JP2005080296A - 自己同期型擬似ランダム・ビット・シーケンス・チェッカ - Google Patents
自己同期型擬似ランダム・ビット・シーケンス・チェッカ Download PDFInfo
- Publication number
- JP2005080296A JP2005080296A JP2004245015A JP2004245015A JP2005080296A JP 2005080296 A JP2005080296 A JP 2005080296A JP 2004245015 A JP2004245015 A JP 2004245015A JP 2004245015 A JP2004245015 A JP 2004245015A JP 2005080296 A JP2005080296 A JP 2005080296A
- Authority
- JP
- Japan
- Prior art keywords
- prbs
- output
- error
- input
- logic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L1/00—Arrangements for detecting or preventing errors in the information received
- H04L1/24—Testing correct operation
- H04L1/242—Testing correct operation by comparing a transmitted test signal with a locally generated replica
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Tests Of Electronic Circuits (AREA)
- Detection And Prevention Of Errors In Transmission (AREA)
Abstract
【解決手段】検査されるPRBSは、デバイス(例えばテスト対象デバイス)により、このデバイスがPRBSを(例えばPRBS発生器から)受信したのに応答して生成することができる。本発明の一態様では、PRBS検査技術は、以下のステップ/動作を含む。所与のクロック・サイクルの間に、デバイスによって生成されたPRBS中のエラー・ビットの存在を検出する。エラー・ビットは、デバイスに入力されたPRBSとデバイスから出力されたPRBSの間の不整合を表す。次いで、後続のクロック・サイクルの間にこのエラー・ビットが伝播することが禁止される。この禁止ステップ/動作は、1回のエラー発生で複数のエラーがカウントされること、またはデバイスによって出力されるPRBS中のエラーがマスキングされること、あるいはその両方を防止する働きをする。
【選択図】図4
Description
420 DUT
430 PRBSチェッカ
432 無入力シーケンス検出器
434 0検出器
436 1検出器
438 エラー・カウンタ
440 カウント・ディスプレイ
Claims (16)
- デバイスが入力擬似ランダム・ビット・シーケンス(PRBS)の受信に応答して生成した出力PRBSの確度を検査する方法であって、
所与のクロック・サイクルの間に、出力PRBS中の、入力PRBSと出力PRBSの間の不整合を表すエラー・ビットの存在を検出するステップと、
後続のクロック・サイクルの間、該エラー・ビットの伝播を禁止するステップとを含む方法。 - 前記禁止ステップが、1回のエラー発生で複数のエラーがカウントされること、および出力PRBS中のエラーがマスキングされることの少なくとも一方を防止する働きをする、請求項1に記載の方法。
- 前記禁止ステップが、エラー・ビットを補正するステップをさらに含む、請求項1に記載の方法。
- デバイスからのPRBSが存在しないことを検出するステップをさらに含む、請求項1に記載の方法。
- 前記デバイスが、通信回路および通信チャネルのうちの一方である、請求項1に記載の方法。
- デバイスが入力擬似ランダム・ビット・シーケンス(PRBS)の受信に応答して生成した出力PRBSの確度を検査する装置であって、
メモリと、
前記メモリに結合され、(i)所与のクロック・サイクルの間に、出力PRBS中の、入力PRBSと出力PRBSの間の不整合を表すエラー・ビットの存在を検出し、(ii)後続のクロック・サイクルの間、該エラー・ビットの伝播を禁止するように動作する、少なくとも1つのプロセッサとを含む装置。 - 前記禁止動作が、1回のエラー発生で複数のエラーがカウントされること、および出力PRBS中のエラーがマスキングされることの少なくとも一方を防止する働きをする、請求項6に記載の装置。
- 前記禁止動作が、エラー・ビットを補正することをさらに含む、請求項6に記載の装置。
- 前記少なくとも1つのプロセッサが、デバイスからのPRBSが存在しないことを検出するように動作する、請求項6に記載の装置。
- 前記デバイスが、通信回路および通信チャネルのうちの一方である、請求項6に記載の装置。
- デバイスが入力擬似ランダム・ビット・シーケンス(PRBS)の受信に応答して生成した出力PRBSの確度を検査する装置であって、
シフト・レジスタ・チェーンと、
所与のクロック・サイクルの間に、出力PRBS中の、入力PRBSと出力PRBSの間の不整合を表すエラー・ビットの存在を検出する、前記シフト・レジスタ・チェーンおよび前記デバイスに結合された論理ゲートと、
エラー・ビットの存在が検出されたのに応答して、1クロック・サイクル待機した後でエラー・ビットの反転を引き起こしてエラー・ビットがシフト・レジスタ・チェーン内をそれ以上伝播することを禁止する論理値を生成する、前記論理ゲートに結合された少なくとも1つの論理検出器とを含む装置。 - 入力PRBSがデバイスを通過し、シフト・レジスタ・チェーンをその全長にわたって初期化するのに十分なクロック・サイクルを与える、前記少なくとも1つの論理検出器に結合された第2の論理検出器をさらに含む、請求項11に記載の装置。
- 前記第2の論理検出器が、その動作を完了した後でイネーブル信号を生成し、前記少なくとも1つの論理検出器をオンにする、請求項12に記載の装置。
- 入力PRBSと出力PRBSの間で検出されたエラーをカウントする、前記論理ゲートに結合されたエラー・カウンタをさらに含む、請求項11に記載の装置。
- エラー・カウントを表示する、前記エラー・カウンタに結合されたエラー・カウント・ディスプレイをさらに含む、請求項14に記載の装置。
- デバイスからのPRBSが存在しないことを検出する、前記シフト・レジスタ・チェーンに結合された第3の論理検出器をさらに含む、請求項11に記載の装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/650,222 US7412640B2 (en) | 2003-08-28 | 2003-08-28 | Self-synchronizing pseudorandom bit sequence checker |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005080296A true JP2005080296A (ja) | 2005-03-24 |
JP4061294B2 JP4061294B2 (ja) | 2008-03-12 |
Family
ID=34217105
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004245015A Expired - Fee Related JP4061294B2 (ja) | 2003-08-28 | 2004-08-25 | 自己同期型擬似ランダム・ビット・シーケンス・チェッカ |
Country Status (2)
Country | Link |
---|---|
US (2) | US7412640B2 (ja) |
JP (1) | JP4061294B2 (ja) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100498502B1 (ko) * | 2003-06-09 | 2005-07-01 | 삼성전자주식회사 | 기준 데이터를 스택시켜 레이턴시를 보상하는 반도체메모리 장치 및 그 테스트 방법 |
JP2006186521A (ja) * | 2004-12-27 | 2006-07-13 | Leader Electronics Corp | チューナのビットエラーレート(ber)測定の方法および装置 |
US7937510B1 (en) | 2005-02-01 | 2011-05-03 | Altera Corporation | Lempel Ziv compression architecture |
US20060190793A1 (en) * | 2005-02-18 | 2006-08-24 | Marlin Viss | Establishing a reference bit in a bit pattern |
EP1863214A1 (en) * | 2007-01-25 | 2007-12-05 | Agilent Technologies, Inc. | Digital signal analysis with evaluation of selected signal bits |
US7941711B2 (en) * | 2007-12-04 | 2011-05-10 | Texas Instruments Incorporated | Determining bit error rate using single data burst |
US9413497B2 (en) | 2013-03-07 | 2016-08-09 | Viavi Solutions Deutschland Gmbh | Bit error pattern analyzer and method |
CN108809719B (zh) * | 2018-06-12 | 2021-05-18 | 迈普通信技术股份有限公司 | 万兆以太网接口互联方法、通信设备及存储介质 |
Family Cites Families (26)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US3648237A (en) | 1969-02-28 | 1972-03-07 | Ibm | Apparatus and method for obtaining synchronization of a maximum length pseudorandom sequence |
GB1281390A (en) | 1969-12-10 | 1972-07-12 | Post Office | Testing digital data transmission systems |
US3694757A (en) | 1970-05-04 | 1972-09-26 | Totuus Communications Inc | Pseudo-random code recognition receiver |
US4122995A (en) * | 1977-08-02 | 1978-10-31 | Burroughs Corporation | Asynchronous digital circuit testing system |
US4283831A (en) * | 1980-05-05 | 1981-08-18 | Tempo G | Method of manufacturing and interlocking jewelry with precise preforms |
DE3225712C2 (de) * | 1982-07-09 | 1985-04-11 | M.A.N. Maschinenfabrik Augsburg-Nuernberg Ag, 8000 Muenchen | Verfahren und Vorrichtung zur Funktionsprüfung von digitalen Rechnern |
JPS60210044A (ja) | 1984-04-03 | 1985-10-22 | Nec Corp | 誤り訂正符号送受信装置 |
US4771463A (en) | 1986-12-05 | 1988-09-13 | Siemens Transmission Systems, Inc. | Digital scrambling without error multiplication |
US5334962A (en) * | 1987-09-18 | 1994-08-02 | Q-Dot Inc. | High-speed data supply pathway systems |
GB9008151D0 (en) | 1990-04-10 | 1990-06-06 | British Telecomm | Data communication |
JPH04103240A (ja) * | 1990-08-22 | 1992-04-06 | Advantest Corp | パターン同期回路 |
GB9020410D0 (en) | 1990-09-19 | 1990-10-31 | Stc Plc | Sequence synchronisation |
US5390199A (en) * | 1991-07-19 | 1995-02-14 | Anritsu Corporation | Advanced code error detection apparatus and system using maximal-length pseudorandom binary sequence |
US5282211A (en) * | 1991-08-14 | 1994-01-25 | Genrad, Inc. | Slip detection during bit-error-rate measurement |
US5349611A (en) | 1992-11-13 | 1994-09-20 | Ampex Systems Corporation | Recovering synchronization in a data stream |
CA2220622C (en) * | 1997-11-03 | 2004-03-30 | Aubin P. J. Roy | Method and circuit for built in self test of phase locked loops |
US6215876B1 (en) * | 1997-12-31 | 2001-04-10 | Transcrypt International, Inc. | Apparatus for and method of detecting initialization vector errors and maintaining cryptographic synchronization without substantial increase in overhead |
US6718276B2 (en) * | 2000-11-28 | 2004-04-06 | Agilent Technologies, Inc. | Method and apparatus for characterizing frequency response on an error performance analyzer |
US6715112B2 (en) * | 2000-11-29 | 2004-03-30 | Agilent Technologies, Inc. | Method and apparatus for displaying triggered waveform on an error performance analyzer |
US6684350B1 (en) * | 2000-12-22 | 2004-01-27 | Cisco Technology, Inc. | Repetitive pattern testing circuit for AC-coupled systems |
KR100421955B1 (ko) * | 2001-08-31 | 2004-03-11 | 엘지전자 주식회사 | 램테스팅 장치 |
US7085993B2 (en) * | 2002-07-29 | 2006-08-01 | International Business Machine Corporation | System and method for correcting timing signals in integrated circuits |
KR100498502B1 (ko) * | 2003-06-09 | 2005-07-01 | 삼성전자주식회사 | 기준 데이터를 스택시켜 레이턴시를 보상하는 반도체메모리 장치 및 그 테스트 방법 |
US7168027B2 (en) * | 2003-06-12 | 2007-01-23 | Micron Technology, Inc. | Dynamic synchronization of data capture on an optical or other high speed communications link |
GB0321641D0 (en) * | 2003-09-16 | 2003-10-15 | Agilent Technologies Inc | Methods and apparatus for measuring service disruption |
US7219113B2 (en) * | 2003-09-26 | 2007-05-15 | International Business Machines Corporation | Pseudo-random binary sequence checker with automatic synchronization |
-
2003
- 2003-08-28 US US10/650,222 patent/US7412640B2/en active Active
-
2004
- 2004-08-25 JP JP2004245015A patent/JP4061294B2/ja not_active Expired - Fee Related
-
2008
- 2008-07-16 US US12/174,327 patent/US7757142B2/en not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
US7412640B2 (en) | 2008-08-12 |
JP4061294B2 (ja) | 2008-03-12 |
US20050050419A1 (en) | 2005-03-03 |
US20080276139A1 (en) | 2008-11-06 |
US7757142B2 (en) | 2010-07-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7757142B2 (en) | Self-synchronizing pseudorandom bit sequence checker | |
JP2553292B2 (ja) | 論理回路テスト装置及び方法 | |
US8479068B2 (en) | Decoded register outputs enabling test clock to selected asynchronous domains | |
JPH02128218A (ja) | 乱数発生器 | |
US20080178055A1 (en) | Test pattern generation circuit having plural pseudo random number generation circuits supplied with clock signals at different timing respectively | |
KR20150133220A (ko) | 스큐가 있는 다중 레인 통신 링크에서의 타임스탬프 보정 | |
Muthiah et al. | Implementation of high-speed LFSR design with parallel architectures | |
TWI477787B (zh) | 時脈故障偵測 | |
US9983262B1 (en) | Built-in self test controller for a random number generator core | |
US7734969B2 (en) | Feedback shift register control | |
US10222415B2 (en) | Generic width independent parallel checker for a device under test | |
Jose et al. | Design of bist (built-in-self-test) embedded master-slave communication using spi protocol | |
JP2005308500A (ja) | 半導体集積回路装置及びテスト方法 | |
Yin et al. | Built-in self-test circuits for high-speed JESD204B transceiver controller | |
US7075461B2 (en) | Method of generating pseudo 8B/10B code and apparatus for generating the same | |
TW202146926A (zh) | 掃描測試裝置與掃描測試方法 | |
JP2017059185A (ja) | スキャンテスト回路及びスキャンテスト装置 | |
JP4962497B2 (ja) | クロック監視回路、情報処理装置およびクロック監視方法 | |
Bibin et al. | Implementation of UART with BIST Technique in FPGA | |
Pasuluri et al. | UART Implementation using the BIST Technique for Generating Test Patterns | |
TWI805469B (zh) | 半導體晶片及序列檢查電路 | |
KR20110071254A (ko) | 시스템온칩 테스트 장치 및 이를 포함하는 시스템온칩 | |
LAKSHMINARAYANA et al. | Design And Simulation of UART Serial Communication Module for Security Applications | |
Aladwany et al. | Architectural Design and Implementation of Bit Error Rate Tester on FPGA | |
CN117854575A (zh) | 半导体晶片及序列检查电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070109 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070322 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070717 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071114 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071115 |
|
A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20071122 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20071218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20071221 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101228 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111228 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121228 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131228 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |