JP2005073231A - 処理装置のための制御装置 - Google Patents

処理装置のための制御装置 Download PDF

Info

Publication number
JP2005073231A
JP2005073231A JP2004197892A JP2004197892A JP2005073231A JP 2005073231 A JP2005073231 A JP 2005073231A JP 2004197892 A JP2004197892 A JP 2004197892A JP 2004197892 A JP2004197892 A JP 2004197892A JP 2005073231 A JP2005073231 A JP 2005073231A
Authority
JP
Japan
Prior art keywords
voltage
frequency
profile
operations
control device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004197892A
Other languages
English (en)
Other versions
JP4157502B2 (ja
Inventor
Anthony Craig Dolwin
アンソニー・クレイグ・ドルウィン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Publication of JP2005073231A publication Critical patent/JP2005073231A/ja
Application granted granted Critical
Publication of JP4157502B2 publication Critical patent/JP4157502B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F9/00Arrangements for program control, e.g. control units
    • G06F9/06Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
    • G06F9/46Multiprogramming arrangements
    • G06F9/48Program initiating; Program switching, e.g. by interrupt
    • G06F9/4806Task transfer initiation or dispatching
    • G06F9/4843Task transfer initiation or dispatching by program, e.g. task dispatcher, supervisor, operating system
    • G06F9/4881Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues
    • G06F9/4887Scheduling strategies for dispatcher, e.g. round robin, multi-level priority queues involving deadlines, e.g. rate based, periodic
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/324Power saving characterised by the action undertaken by lowering clock frequency
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26Power supply means, e.g. regulation thereof
    • G06F1/32Means for saving power
    • G06F1/3203Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234Power saving characterised by the action undertaken
    • G06F1/3296Power saving characterised by the action undertaken by lowering the supply or operating voltage
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02DCLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Software Systems (AREA)
  • Power Sources (AREA)
  • Communication Control (AREA)
  • Mobile Radio Communication Systems (AREA)
  • Circuits Of Receivers In General (AREA)

Abstract

【課題】本発明は電圧のダイナミックスケーリング(DVS)を利用する装置を処理することに関するが、特にそのような装置のための制御装置に限られない。本発明は特に、ソフトウェア無線機(SDR)に適用でき、そのように限定されないが、他の再構成可能な電子システムに適用できる。
【解決手段】少なくともいくつかが制御可能な供給電圧及び/又は周波数を持つ複数の処理リソースを有する処理装置のための制御装置を提供し、制御装置は少なくともいくつかがそれまでに動作が実行されなければならない所定のデッドラインを有する動作をリソース上でスケジューリングする手段と、前記デッドラインを有する前記動作のための電圧及び/又は周波数プロファイルを決定する手段と、スケジュール及びプロファイルに従って、リソースに動作を実行させる手段とを具備する制御装置を提供する。
【選択図】図1

Description

本発明は、電圧のダイナミックスケーリング(DVS)を利用する処理装置に関し、特にそのような装置のための制御装置に排他的に限定されない。本発明は、特にソフトウェア無線機(SDR)に適用可能であるが、そのように限定されず、他の再構成可能な電子システムに適用されてもよい。
基本的なダイナミックスケーリング電圧(DVS)処理モジュールは、従来技術、例えばインテル社(登録商標)のスピードステップ(登録商標)技術に存在する。この技術はバッテリからの電力消費を低減するため、使用されていないときにプロセッサが“スリープ”モードに入ることができる多くのラップトップコンピュータに適用されている。近年、多数の異なる電圧及び周波数、すなわちクロック速度レートで動作可能な処理モジュールが出現してきた。プロセッサの電力消費は、電圧とクロック速度すなわち周波数との両方の関数であり、周知のように、電力消費の二次減少は、理論上はこれらのパラメータの両方を減少させることで達成できる。トランスメータ社(登録商標)はロングラン(登録商標)電力管理技術を提供している。この技術は、プロセッサが“オン”になっているが処理に使用されていないというアイドル状態にしておく時間をプロセッサが最小にすることを確実にするためにプロセッサの電圧およびクロック速度を調整する。
しかしながら、このような方法に伴う課題は、それらが厳しいデッドラインでタスクにあまり適合しないことである。例えばワイヤレス端末によって受信されたデータブロックが、設定された多数のミリ秒以内にビタビデコーダアルゴリズムによってデコードされることを確実にすることである。そのようなシステムでの特定の動作のための処理実行時間のデッドラインは、例えば、端末がワイヤレスセルラ又はローカルエリアネットワークにおいて基地局と相互動作できるように、標準プロトコルによって規定される。
ワイヤレス端末のようなデバイス又はシステムにおける多くのタスク又はオペレーションは、1つ以上の標準規格に従って動作し、幾つかの方法、例えばASICのような専門ハードウェア加速器を使用することによって、或いはソフトウェアに従って構成されているデジタル信号プロセッサを使用することによって実行できる。処理又はタスクのいくつかは、時間的にオーバーラップするか、或いは他のタスクから独立していることが多いので、平行して実行でき、処理リソースは処理電力の一部分をあるタスクに割り当て、別の一部分を別のタスクに割り当てることができる。これは複数のプロセッサを使用するか、或いは例えばマイクロプロセッサのようにリソースをタイムスライスすることによって達成できる。
多数のタスクのための処理時間をスケジューリングする、様々な方法が技術的に知られている。電力消費を低減するために、特定のタスクを処理する場合に処理リソースの電圧−周波数を低減させる概念を盛り込むようなスケジューリング技法を修正することは、フラヴィウス・グライアンの“確率的なデータ及びDVSプロセッサを用いた低エネルギーのための厳しいハードリアルタイムスケジューリング”ISLPED‘01、2001年8月2〜7日において概念用語を用いて説明されている。しかしながら、そのようなシステムの実際の具体化は単純ではない。
ある局面における一般的な条件では、本発明は、少なくともいくつかは制御可能な電圧及び/又は周波数動作パラメータを有している複数の処理リソースを持つ処理装置のための制御装置を提供する。制御装置は、装置が行うべき動作毎に多数の実行パラメータで成る動作データ構造を有するか、或いはこれにアクセスする。例えばワイヤレス端末又は基地局においては、これは所定のプロトコルに関して予め知られており、制御装置は新しいプロトコルを処理するために再構成可能でもよい。動作毎の実行パラメータは、電圧−周波数プロファイル、開始時間、最悪サイクルカウント、及び動作の以前の実行に関する実際の実行サイクルカウントの統計値を設けてもよい。これらの統計値は、動作が何回も実行されるので、平均実行サイクルカウントのようなパラメータのためのベースとなる履歴統計値を与えるため、好ましくは時間経過に従って更新される。電圧−周波数プロファイルの計算手段は、これらのパラメータに基づいて動作毎に記憶されている電圧−周波数プロファイルを与えるか、或いは定期的に更新する。電圧−周波数プロファイルは、例えば処理リソースに初期には低電圧−周波数で動作を実行させて、その後動作実行時間が所定限度(例えば、平均実行時間)を越える場合にのみ動作させることによって動作毎の電力消費を最小にし、厳格な実行時間のデッドライン内で動作を完了するために、処理リソースによって使用される電圧−周波数を増加するよう設けられる。
各動作は、毎回その最悪サイクルカウントまで行われるのではなく、それよりも平均実行サイクルカウント又は時間まで行われる傾向が強いので、動作を実行する処理リソースの電圧−周波数は、最初に、このレベルでも動作デッドライン前に動作が完了するであろう予想における基準よりも低く保つことができる。その後、動作が所定時間を過ぎ、おそらくデッドラインに近くで実行され続けていても、その後、デッドラインに間に合わせるために速やかに動作を終了させるために、電圧−周波数を充分に増加できる。最悪サイクルカウントでは、消費される電力は、動作が(短い時間でも)一定の高い電圧−周波数レベルで行われていたときに消費されたものと同じである。初期の低い電圧−周波数レベルの間、又は実質的にそのレベルの間に動作が行われている場合には、一定の高い電圧−周波数レベルを用いてこの動作が実行されていた場合よりも少ない電力消費となる。従って、移動無線通信又は計算端末のような携帯型装置のためのバッテリ寿命を向上するこの装置による消費電力は全体的に少なくなる。
特に一局面では、本発明は請求項1記載の制御装置を提供する。
本発明の実施形態を、一例としただけであり、限定することを意図せずに以下の図面について説明する。
図1を参照すると、実施形態に従う処理装置の構成は、複数の処理リソースR1−Rn、制御装置1、制御プレーン2、データプレーン3、及びデータバス制御装置4を備えている。処理装置は、例えばUMTSやGSMのような1つ以上のプロトコルに従って、基地局に対して信号を受信及び送信するためのワイヤレス通信端末において使用してもよい。この装置は特にソフトウェア無線機(SDR)アプリケーションに適しており、便宜上及び説明の容易のために、本実施形態は移動ワイヤレス通信アプリケーションに関して説明されているが、それに限定されるものではない。
処理リソースRは、例えばビタビデコーダのような特定のワイヤレス通信処理のためのASICでもよく、複数の使用による再構成可能なデジタル信号処理(DSP)ブロック、又は同様に再構成可能な書換え可能ゲートアレイ(FPGA)でもよい。
データプレーン3は、メモリリソースに結合されたデータバスと、例えばアナログ−デジタル変換器、デジタル−アナログ変換器、チャネルデコーダ、イコライザ、及びボコーダなどの他のリソースに結合された入力/出力インターフェースとを備えた論理エンティティである。メモリはサンプル化信号シンボルのみならず、そのシンボルや、処理チェーン内の種々のステージに従った関連データを記憶して、デコードされたトラフィックデータを得るために使用される。
データバス制御装置4は、種々のリソースR、メモリ、及び他のデータ面コンポーネントの間のアクセスを制御し、例えばリソースが適切なデータを読み出して、その後リソースによる処理に従ってメモリにデータを書き込み直すことができる。
制御プレーン2は、リソースRと制御装置1との間に制御バスを備えた別の倫理エンティティである。また、データと制御プレーンの両方は例えばクロスバー又はネットワークとして実施できる。
制御装置1は、データプレーン内のデータが処理のため正しいリソースRに渡されたこと、および競合エンティティによるデータ転送の要求が適切に処理されることを確実にするために、データバス制御装置4を介してデータプレーン3の動作を制御する。データを転送するために使用される機構も、システムの構成に従って、異なるv−fで実行するように切り換え可能であってもよい。他のすべてのリソースと同様に、データプレーンも“データバス制御装置/アービタ(arbiter)”を介して制御装置により構成される。当業者ならばデータバス制御装置の動作を熟知している。
一般的条件では、制御装置は、データプレーン内のデータが、正しい順序で、可能ならば異なるリソースを使用して実行可能なタスク又はタスクのグループに動作を分けることにより並列に、種々のリソースRにより適切に処理されることを確実にする。更に、制御装置1は、要求された処理が最小の電力消費で実行される方法で、各リソースRの電圧−周波数(v−f)を制御する。処理タスクの多くは処理が完了しなければならない所定のデッドラインを持ち、故に制御装置1は、同時に電力消費を最小にしながら、この制約に従って装置内の処理を制御するよう構成される。これは、例えばワイヤレス通信端末のような厳しいデッドラインのある処理タスクを持つ携帯端末において有用である。
図2は制御装置1を模式的に示し、図3はリソース毎に制御装置により具体化される制御構造を示し、例えばGSMやUMTSのような異なる時間ベースを用いる2組のリソースRを含んでいる。制御装置1は、制御メッセージの適切なリソースRへの転送を制御するディスパッチャ10を備える。ディスパッチャ10は、処理タイムテーブル11に従って、いつ、どの制御メッセージが、どのリソースRに送信されるかを決定する。処理タイムテーブル11は、それぞれが関連リソース識別子を持つ、制御メッセージのリストと開始時間とを備えたデータ構造である。開始時間は通常、WCDMAの場合には10ミリ秒の無線フレームのような予め定められた時間基準に関連する。ワイヤレス通信信号は、受信器が信号を適正に受信し処理するために自己同期するフレーム内で送信される。例えば内部クロック信号から得られたフレーム同期ソース12がディスパッチャ10に供給されて、処理動作が互いの間と同様に適切に同期することを確実にする。
各制御メッセージは、送信時間、宛先、命令、電圧−周波数設定、及び構成情報を含む。処理タイムテーブル11における制御メッセージの性質及びタイミングは、ダイナミックスケジューラ13によって決定される。スケジューラ13は、シャドウ処理タイムテーブル14に制御メッセージを書き込み又は更新し、このタイムテーブル14はアクティブ処理タイムテーブル11と同一の構造を持つ別のデータ構造である。アクティブ処理タイムテーブル11には、一般的に、例えばフレームの終端/始端のようなある都合のよい時間で、シャドウ処理タイムテーブル14のコンテンツがロードされる。シャドウタイムテーブルが使用されるのは、タイムテーブルに変更があるとき、テーブルに書き込むために限られた時間が掛かり、これが生じている間タイムテーブルは不完全なデータを持つことになり、故に欠陥のある命令がリソースに送信されることになるかもしれないからである。制御装置は、イベントが変化するにつれて、様々な動作のための制御メッセージを更新する。例えば、動作は予想よりも早く、リソースの1つの解放を早めに停止してもよく、それ故、制御装置は、新たに解放された処理リソースRに対して、後にスケジューリングされた動作を再割り当ててもよい。
図4は、ある期間にわたって、かつ5つの処理リソースR1−R5に渡って割り当てられる動作O1−O10用スケジュールを示す。動作のいくつかは前回の動作からのデータを要求するので、その動作が完了してしまうまで開始できなく、これに対して他の動作は平行して実行可能である。多数の処理リソースに渡って動作をスケジューリングするためのスケジューラは技術的に知られている。一般的な従来のスケジューラは、その動作の最悪サイクルカウント、すなわち処理リソースが動作を完了するために最悪の状況で実行しなければならない処理サイクルの数に基づいて動作をスケジューリングする。このことから、動作の最大実行時間が何であるかを決定でき、そしてこれはこのとき他の要求される動作に接近して動作をスケジューリングするために使用される。しかしながら、動作はその最悪サイクルカウントを要求しないで、早く終了することが多い。ダイナミックスケジューラは、動作が早めに終了することがある事実を考慮してスケジュールをダイナミックに変更でき、おそらく後でスケジューリングされた動作を早く開始する。このようなダイナミックスケジューラも技術的に知られている。
制御装置1は、処理装置が行うことになっている動作ごとに制御ブロック、即ちレコード16を含む動作制御ブロックデータ構造15も有する。各動作のレコード16は、その動作の最悪サイクルカウントを含む動作に関連づけられた多数のパラメータ、リソース識別子(R1−Rn)、電圧周波数(v−f)プロファイル、及び好ましくは処理装置の動作の前回の実行に対応する実行時間統計値から成る。これらは、統計値が計算される前に値のフィルタリングを行うために使用できる過去の実行時間(実行時間0、実行時間1…)を含む。
制御装置は、動作の最悪サイクルカウントを超えるv−fを決定する電圧周波数プロファイル計算器17も備え、動作を実行するリソースRのv−f動作パラメータを制御するために使用される。量子化器18はv−fプロファイル計算器17の出力を、リソースRに関連づけられた達成可能或いは実際のv−f地点の1つに調整する。量子化器及びプロファイル計算は、単一ブロックにおいて、例えば2つの電圧設定だけが使用されているときに行える。このとき、動作に関連づけられた処理リソースRのための量子化v−fプロファイルは、動作の制御ブロック即ちレコード16に書き込まれる。
動作毎のv−fプロファイルは、一般的にあるレベルで開始し、その後、必要ならば、図5に示すように動作の厳しいデッドラインが近づくに従ってこのレベルを増加する。これは、多くの場合に動作がその最悪サイクルカウントを要求しなく、故に早く終了するという事実を利用している。最初にv−fを低く維持することにより、この低v−fのみを用いて動作の多数の実行が行われ、それ故にこの動作に関連づけられた平均電力消費が減少する。動作がその最悪サイクルカウント、又はこれに近いサイクルカウントを要求している場合には、動作がそのデッドラインまでに終了されることを確実にするためにv−fが増加される。
動作毎のv−fプロファイルは、その動作に関する履歴実行統計値により影響される。例えば、動作が平均実行時間、或いは低標準偏差を持つサイクルカウントを有する場合、即ち、大した変動がない場合には、初期v−fレベルは、平均実行時間が厳しいデッドラインに近いこの低v−fに達するように低く設定できる。その後、動作がサイクルカウントの平均数以上を要求するときに、動作がそれらの実行のための厳しいデッドラインより前に終了することを確実にするためにv−fレベルはかなり高くできる。高い標準偏差を持つ動作に対して、すなわち動作時間に多くの偏差があるとき、すべての実行状態のための厳しいデッドラインより前に動作が終了することを確実にするためにv−fレベルは、初期にはより高くなっている。図6は、3つの標準偏差値、平均実行サイクルカウント500及び30から10000までの間で変化する標準偏差に対する繰り返し周期対繰り返し数を示す。最終的に、計算はサイクルカウントに基づくが、実行時間からサイクルカウントへ変換でき、同様に、ターボデコーダの反復数の平均値及び偏差のような、等価サイクルカウント統計値にマッピングできるより高レベルのメトリックによっても変換できる。
ダイナミックスケジューラ13は、図2で示されるように処理タイムテーブル11及び14へ書き込む動作又はタスク毎に、適切な動作の制御ブロック16からv−fプロファイルを検索するよう設けることができる。或いは、ダイナミックスケジューラ13は、動作の最悪サイクル、平均カウント、デッドライン、及びこれらから派生する図3に示されるような電圧周波数プロファイルのようなパラメータを検索してもよい。
動作は図4を参照してすでに述べたようにスケジューリングされる。すなわち、動作実行時間は同じであるが、動作を行うリソースRが動作の実行中にv−fプロファイルに従って動作するように付加的v−f制御が処理タイムテーブルに追加される。従って、動作の全体の実行時間は影響されないが、そのv−fレベルは決定されたv−fプロファイルに従って変化する。
各リソースRは自己の供給電圧及びクロック周波数を持ち、制御装置はモジュール毎に電圧−周波数を設定する。各モジュールRが別のクロックをオフに動作できるので、データプレーンへのインターフェースは非同期となり、更に、それは異なる動作電圧のバッファもしなければならない。
リソースRは、通常、限定制御コードを持つ専門データ処理ブロックである。すなわち、リソースRはデータを受信し、これを処理して、それからこれを送る。制御装置1は、いつ、どのように各リソースが動作するかを決定する。リソース間でのすべてのデータ転送はデータプレーンを介して行われる。すべての制御メッセージ及び測定報告は制御プレーンを介してなされる。データプレーンはリソースとしても考えられるので、その特性もデータバス制御装置を介して制御できる。例えば、そのv−fは特定のリソースRと対話しているときに調整されてもよい。
各リソースは、制御装置1により動作を実行するよう指示されると、動作を実行する。制御プロセッサ内では、ディスパッチャが処理タイムテーブルを読み出し、リソースがデータを処理すると予想される直前に各リソースにメッセージを送信する。メッセージは構成情報と命令言語とを含む。この方法では、要求された機能を実現するため、リソースが静的にスケジューリングされてもよい。
リソースに送信できる命令の1つは、電圧−周波数命令である。この命令はそのリソースに対して供給電圧を設定し、動作周波数も設定する。リソースは、サイクルの実際の数をカウントするためのカウンタも備えている。この代わりに、リソースは、標準クロックをオフに動作するタイマを有していてもよい。これは動作が完了するのにどれだけの時間がかかるか、すなわち実際の実行時間を計測するために使用される。完了すると、リソースは実行時間と動作ハンドルとをメッセージ内で制御装置に送信する。電圧−周波数ランピング自体によるだけでなく、動作が完了するために、動作が異なる数のサイクルを取ることがあるためにサイクル動作時間は変化する。サイクルカウントの変化の理由には、要求される処理がボイスデコーダのようなデータに左右されること、リソースが別のリソースとデータバスを共有するので、第2のリソースがバスを使用している間ブロックされるおそれがあること、ターボデコーダの反復数がチャネル状態の変化の結果として変化しうるなどの外部状態の変化の結果、システムがリソースにより実現される処理をダイナミックに修正する可能性があることが含まれる。制御装置1は、電圧−周波数ランプが何であったかの知識を用いて実際の実行時間から実際のサイクルカウントを計算する。実行時間を測定する代わりに、リソース内のカウンタを使用して直接サイクルの数をカウントしてもよい。
制御装置1は、各動作の終了時に、各リソースによって送信された実行時間/回数を、それぞれの動作制御ブロックデータレコード16に記憶する。動作制御ブロック15は、最悪サイクルカウント及びフレーム期間に関する開始時間によって初期化される。すなわち最も速い動作が他の動作からのデータの利用可能性及び動作が行われるときの関連タイミングデッドラインにより開始できる。この動作の統計値が設計時に知られている場合には、平均サイクルカウント及び標準偏差もまた初期化時に設定されてもよい。この場合、実際の実行時間が要求されておらず、更に電圧−周波数プロファイルが関連タイミングデッドラインが変化するときにのみ計算する必要があることを示すフラグが設定される。制御装置1は、各動作制御ブロックの記録16のための平均サイクルカウントや標準偏差のような統計値を更新するための統計値計算器19を含む。
統計リソーススケジューリングが変化するか、或いは任意の動作のための電圧−周波数プロファイルが変化するとき、処理タイムテーブル11及び14内のメッセージは、電圧−周波数のための正しい値によって更新される。新しい電圧−周波数プロファイルを計算するための膨大な時間の費を避けるため、更新は、比較的まれな間隔、例えばフレームの終端で行うだけである。
動作の実行中に電圧−周波数を増やすことにより、動作がその平均サイクルカウント未満であるが、最悪サイクルカウントが生じれば、そのデッドラインに達していれば、電力消費は減少する。これは、理想的には、特に、それらが再構成可能に設計されている場合にワイヤレス無線機(ソフトウェア無線機)のようなハードリアルタイムアプリケーションに適する。
図7を参照すると、制御装置1の動作のフローチャートが示される。ダイナミックスケジューラ13は、1組の要求された動作及びそのタイミング制約とを含む動作間のデータフローの定義を構成管理モジュールから受信する。例えばSDR端末では、この定義はGSM内でセルラ通話を受信することに対応する。GSM信号の受信及び送信を達成するよう要求された動作は、その後スケジューラ13にダウンロードされる。スケジューラ13は、図4で図示されたように動作を分割し、これらを適切な時間に異なる処理リソースRへ割り当てることによって、初期スケジュールを決定する。スケジューラ13はその後、動作毎に適切な動作制御ブロック16からv−fプロファイルデータを読み出し、適切な制御メッセージをシャドウ処理タイムテーブル14に書き込む。(絶対時間の)適切な点で、このメッセージはアクティブな処理タイムテーブル11にロードされ、ディスパッチャ10によって適切なリソースRに転送される。
リソースRによる動作が完了すると、完了メッセージが制御装置1に送信される。このメッセージには、動作のための実行時間及び/又は実行サイクルカウントが含まれる。この情報は適切な制御ブロック16に転送され、ここで動作に関して記憶されている統計情報に追加される。スケジューラ13は動作終了時間も監視し、完了動作が早く終了した場合には、後の動作をダイナミックに再スケジューリングできる。
動作毎のv−fプロファイルは、動作ブロック16に記憶されている統計実行時間データから計算され、リソースRのための実際のv−f地点に量子化され、その後、その動作のために動作ブロック16に記憶される(又はダイナミックスケジューラへ直接送られる)。v−fプロファイルは、統計データが上昇するにつれて定期的に更新される。
処理タイムテーブルは、好ましくは以下のように更新される。
a.動作を要求するすべてのメッセージを発見
b.この動作に関連づけられたすべての古い電圧−周波数命令をリストから除去
c.新しい電圧−周波数設定を用いて、新しい電圧−周波数命令をリストに追加。
あるいは、いくつかのリソースは、電圧−周波数設定を内部的に自己修正できてもよい。よって、そのようなケースでは、リソースに送信される構成メッセージは、1組の電圧−周波数値とそれらの関連づけられた相関タイミングとを含む。従って、これらの値が変更されるときには、構成命令だけを修正する必要がある。
この方式のさらなる拡張のために、図3(システム1及び2)で示されるように、1以上の処理タイムテーブル11(及び関連づけられたシャドウ14)が使用される。各タイムテーブルは、異なる時間ベース及びフレーム同期から実行する。これは、GSMやUMTSのような2つのシステムが同一のプラットフォーム上で実施されているときに使用できる。このようなシステムでは、2つのフレーム同期時間が異なり、互いに位相を異にしており、多数のタイムテーブルを用いなく共通点が非常に高く、そのためタイムテーブルが非常に長くなる。これは、リソース上の各動作に対して更に拡張でき、或いは複数の動作を持つ各リソースは自己のタイムテーブル、v−fプロファイル、計算器などを持つ。これによりタイムテーブルへのアクセスが簡明になる。2つのシステム(GSM及びUMTS)間のリソース(例えばデータバス)のオーバーラッピングは可能だが、異なる時間ベースのためにスケジューリングは難しくなる。すなわち、スケジューリングは、それを非常に大きくする公倍数を見つけなければならない。
代替構成では、動作を実行するために別の電圧プロファイル又は周波数プロファイルが計算されるように、電圧又は周波数のうちの1つのみが調整されてもよい。例えば、動作が特定時間で完了するように周波数が設定されてもよく、これが、スケジューラを簡単化し、リソース要求を減少するかもしれない。例えば出力データが動作の最後にグローバルメモリに書き込まれるだけであり、その後直ぐに別の動作によって読み出され、これによってRAMを解放する。
当業者は、上述の装置及び方法が、例えばディスク、CD−又はDVD−ROM、読み出し専用メモリ(ファームファイア)のようなプログラムされたメモリのようなキャリア媒体上で、或いは光学又は電気信号キャリアのようなデータキャリア上で、プロセッサ制御コードとして具体化されてもよいことを認識するだろう。多くのアプリケーションのために、本発明の実施形態は、DSP(デジタル信号プロセッサ)、ASIC(特定用途向けIC)、又はFPGA(書き換え可能ゲートアレイ)上で実現される。従って、コードは、一般のプログラムコードすなわちマイクロコード、或いは例えばASIC又はFPGAをセットアップ又は制御するためのコードを含めてもよい。コードは、再プログラム可能な論理ゲートアレイのような再構成可能な装置をダイナミックに構成するためのコードも含めてもよい。同様に、コードは、ヴェリログ(登録商標)又はVHDL(高速集積回路ハードウェア記述言語)のようなハードウェア記述言語のためのコードを含めてもよい。当業者が認識するように、互いに通信する複数の結合されたコンポーネント間でコードが分配されてもよい。場合によっては、実施形態は、アナログハードウェアを構成するために、書き換え可能(再プログラム可能)アナログアレイ又は同様なデバイス上で動くコードを使用して実現されてもよい。
当業者は、様々な実施形態及びその実施形態に関して記載された特定の特徴が、他の実施形態、又は一般的に上述の教示に従ってそれらの特に記載された特徴と自由に組み合わされてもよいことも認識するだろう。当業者は、添付の請求の範囲の範囲から逸脱することなく、記載された特定の例に対して様々な代替及び修正がなされてもよいことも認識することになる。
処理装置のためのアーキテクチャの概略図である。 図1の処理装置のための制御装置の概略図である。 図2の制御装置により制御される各リソースのための制御装置の制御構造を示す概略図である。 多数の平行処理手段上で実行される種々の動作のタイミングを示すスケジューリング概略図である。 動作のための電圧−周波数プロファイルを示す。 動作のための電圧−周波数プロファイルを示す。 図2の制御装置の動作のフローチャートを示す。

Claims (29)

  1. 少なくともいくつかは制御可能な供給電圧及び/又は周波数を持つ複数の処理リソースを有する処理装置のための制御装置において、
    少なくとも幾つかはそれまでに動作が行わなければならないデッドラインを有する動作を前記リソース上でスケジューリングする手段と、
    前記デッドラインを有する前記動作用電圧及び/又は周波数プロファイルを決定する手段と、
    前記スケジュール及び前記プロファイルに従って、リソースに前記動作を実行させる手段とを具備する制御装置。
  2. 前記プロファイルは、動作を実行する際に装置により消費される平均電力を最小にするよう構成されている請求項1記載の制御装置。
  3. 前記プロファイルは、電圧−周波数プロファイルである請求項1又は2記載の制御装置。
  4. 前記電圧−周波数プロファイルは、2以上の電圧又は周波数動作点を持つ請求項3記載の制御装置。
  5. 前記電圧−周波数プロファイルは、動作の実行時間が経過するに従って増加する電圧又は周波数動作点を含む請求項2、3又は4記載の制御装置。
  6. 動作の平均サイクルカウント以内に動作が完了されていない場合に、前記電圧−周波数プロファイルが、電圧又は周波数動作点を増加する請求項5記載の制御装置。
  7. 前記決定する手段は、それぞれが所定の動作に対応する多数のレコードを有する動作制御データ構造を有し、各レコードは、対応する動作の最悪サイクルカウントを有する請求項1乃至6のいずれか1項記載の制御装置。
  8. 各レコードは、動作の平均サイクルカウント及び平均サイクルカウントの標準偏差を有する請求項7記載の制御装置。
  9. 各レコードは、電圧及び/又は周波数プロファイルを有する請求項7又は8記載の制御装置。
  10. 前記決定する手段は、動作の最悪サイクルカウント、動作の平均サイクルカウント、および平均回数の標準偏差に基づいて前記動作用電圧−周波数プロファイルを計算するよう構成された電圧−周波数プロファイル計算器を具備する請求項1乃9のいずれか1項記載の制御装置。
  11. リソースの利用可能な電圧及び/又は周波数動作点に対応するために、計算器により決定される電圧−周波数プロファイルを量子化するよう構成された量子化手段を更に具備する請求項10記載の制御装置。
  12. 前記スケジューリング手段は、リソースのための多数の制御メッセージを持つ処理タイムテーブルを有し、このメッセージは、動作に対応し、かつ電圧及び/又は周波数制御指令を含む請求項1乃至11のいずれか1項記載の制御装置。
  13. 複数の処理リソースを有する処理装置であって、前記リソースの少なくともいくつかが制御可能な供給電圧及び/又は周波数を有し、請求項1乃至12のいずれか1項記載の制御装置を具備する処理装置。
  14. ワイヤレス端末又は基地局を具備する請求項13記載の装置。
  15. 請求項1乃至14のいずれか1項記載の設定可能デバイスを構成するためのコードを保持するコンピュータプログラム製品。
  16. 少なくともいくつかは制御可能な供給電圧及び/又は周波数を持つ複数の処理リソースを有する処理装置を制御する方法において、
    少なくとも幾つかはそれまでに動作が行わなければならないデッドラインを有する動作を前記リソース上でスケジューリングする工程と、
    前記デッドラインを有する前記動作用電圧及び/又は周波数プロファイルを決定する工程と、
    前記スケジュール及び前記プロファイルに従って、リソースに前記動作を実行する工程とを含む方法。
  17. 前記プロファイルは、動作を実行する際に装置により消費される平均電力を最小にするよう構成されている請求項16記載の方法。
  18. 前記プロファイルは、電圧−周波数プロファイルである請求項16又は17記載の方法。
  19. 前記電圧−周波数プロファイルは、2以上の電圧又は周波数動作点を持つ請求項18記載の方法。
  20. 前記電圧−周波数プロファイルは、動作の実行時間が経過するに従って増加する電圧又は周波数動作点を含む請求項17、18又は19記載の方法。
  21. 動作の平均サイクルカウント以内で動作が完了していない場合に、前記電圧−周波数プロファイルが、電圧又は周波数動作点を増加する請求項20記載の方法。
  22. 前記決定する工程は、それぞれが予め定められた動作に対応する多数のレコードを有する動作制御データ構造を発生させることを含み、各記録は、対応する動作の最悪サイクルカウントを有する請求項16乃至21のいずれか1項記載の方法。
  23. 各レコードは、動作の平均サイクルカウント及び平均サイクルカウントの標準偏差を有する請求項22記載の方法。
  24. 各レコードは、電圧及び/又は周波数プロファイルを有する請求項22又は23記載の方法。
  25. 前記決定する工程は、動作の最悪サイクルカウント、動作の平均サイクルカウント、および平均回数の標準偏差に基づいて前記動作用電圧−周波数プロファイルを計算することを含む請求項16乃至24のいずれか1項記載の方法。
  26. リソースの利用可能な電圧及び/又は周波数動作地点に対応するために、計算器により決定される電圧−周波数プロファイルを量子化することを更に含む請求項25記載の方法。
  27. 前記スケジューリングする工程は、リソースのための多数の制御メッセージを持つ処理タイムテーブルを発生させることを含み、このメッセージは動作に対応しており、電圧及び/又は周波数制御指令を含む請求項16乃至請求項26のいずれか1項記載の方法。
  28. 処理装置がワイヤレス端末又は基地局を具備する請求項16乃至27のいずれか1項記載の方法。
  29. 請求項16乃至28のいずれか1項記載の方法を実行するために、プロセッサにより読み出し可能なコードを保持するプログラム製品。
JP2004197892A 2003-07-08 2004-07-05 処理装置のための制御装置 Expired - Fee Related JP4157502B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
GB0315956A GB2403823B (en) 2003-07-08 2003-07-08 Controller for processing apparatus

Publications (2)

Publication Number Publication Date
JP2005073231A true JP2005073231A (ja) 2005-03-17
JP4157502B2 JP4157502B2 (ja) 2008-10-01

Family

ID=27741788

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004197892A Expired - Fee Related JP4157502B2 (ja) 2003-07-08 2004-07-05 処理装置のための制御装置

Country Status (4)

Country Link
US (1) US7328073B2 (ja)
EP (1) EP1496424A3 (ja)
JP (1) JP4157502B2 (ja)
GB (1) GB2403823B (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722314B1 (ko) 2005-03-24 2007-05-28 중앙대학교 산학협력단 Dvs를 이용한 멀티미디어 신호처리 장치
JP2010537266A (ja) * 2007-08-17 2010-12-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 並列コンピュータにおける事前対応型電力管理
JP2011070565A (ja) * 2009-09-28 2011-04-07 Nec Personal Products Co Ltd クライアント端末及びシンクライアントシステム
US8046622B2 (en) 2007-02-27 2011-10-25 Samsung Electronics Co., Ltd. Dynamically scaling apparatus for a system on chip power voltage
KR20150083883A (ko) * 2012-11-05 2015-07-20 퀄컴 인코포레이티드 보장된 과도 데드라인들로 중앙 프로세싱 유닛 전력을 제어하기 위한 시스템 및 방법
US9301297B2 (en) 2010-11-09 2016-03-29 Panasonic Intellectual Property Management Co., Ltd. Communication processor and communication processing method

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7885409B2 (en) 2002-08-28 2011-02-08 Rockwell Collins, Inc. Software radio system and method
GB2410344B (en) * 2004-01-26 2006-03-15 Toshiba Res Europ Ltd Dynamic voltage controller
KR100806284B1 (ko) * 2005-12-08 2008-02-22 한국전자통신연구원 동적 전압 스케일링을 적용한 고효율 프로세서
WO2007077516A1 (en) * 2006-01-06 2007-07-12 Koninklijke Philips Electronics, N.V. Power aware dynamic scheduling in multiprocessor system employing voltage islands
US7720506B1 (en) 2006-07-28 2010-05-18 Rockwell Collins, Inc. System and method of providing antenna specific front ends for aviation software defined radios
US7831255B1 (en) 2006-07-31 2010-11-09 Rockwell Collins, Inc. System and method of providing automated availability and integrity verification for aviation software defined radios
GB2444518A (en) 2006-12-07 2008-06-11 Symbian Software Ltd Process priority profiles in a computer system
TWI326818B (en) * 2006-12-15 2010-07-01 Inst Information Industry Dynamic voltage scheduling method, system thereof and record medium
US8630170B2 (en) 2008-02-26 2014-01-14 Nxp, B.V. Systems and methods for task scheduling in multi-mode software defined radio devices
US20100058086A1 (en) * 2008-08-28 2010-03-04 Industry Academic Cooperation Foundation, Hallym University Energy-efficient multi-core processor
US9563250B2 (en) 2009-12-16 2017-02-07 Qualcomm Incorporated System and method for controlling central processing unit power based on inferred workload parallelism
US8909962B2 (en) 2009-12-16 2014-12-09 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9176572B2 (en) 2009-12-16 2015-11-03 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9104411B2 (en) 2009-12-16 2015-08-11 Qualcomm Incorporated System and method for controlling central processing unit power with guaranteed transient deadlines
US9128705B2 (en) 2009-12-16 2015-09-08 Qualcomm Incorporated System and method for controlling central processing unit power with reduced frequency oscillations
US8775830B2 (en) 2009-12-16 2014-07-08 Qualcomm Incorporated System and method for dynamically controlling a plurality of cores in a multicore central processing unit based on temperature
US8689037B2 (en) 2009-12-16 2014-04-01 Qualcomm Incorporated System and method for asynchronously and independently controlling core clocks in a multicore central processing unit
KR101124332B1 (ko) * 2010-07-02 2012-03-19 주식회사 하이닉스반도체 비휘발성 메모리 장치 및 그 설정정보 처리방법
CN105930289A (zh) * 2010-07-30 2016-09-07 富士通株式会社 多核处理器系统、分配程序、控制程序、分配方法以及控制方法
US8074093B1 (en) * 2011-06-03 2011-12-06 Johnson Daniel L Method and system for optimizing the completion of computing operations
FR3014215B1 (fr) 2013-12-03 2015-12-11 Thales Sa Procede de gestion des ressources de calcul d'applications logicielles
US10114448B2 (en) * 2014-07-02 2018-10-30 Intel Corporation Autonomous C-state algorithm and computational engine alignment for improved processor power efficiency
CN106569884B (zh) * 2015-10-12 2020-03-10 沈阳高精数控智能技术股份有限公司 一种基于动态电压调节技术的可靠性低功耗调度方法
GB2545507B (en) 2015-12-18 2019-07-17 Imagination Tech Ltd Controlling scheduling of a GPU
GB2545508B (en) 2015-12-18 2019-04-10 Imagination Tech Ltd Controlling operation of a GPU
GB2572684B (en) * 2015-12-18 2020-04-08 Imagination Tech Ltd Controlling operation of a GPU
CN109191344B (zh) * 2018-09-10 2024-01-12 深圳市天英联合科技股份有限公司 课程资源的组织方法、装置、设备和存储介质
WO2024147793A1 (en) * 2023-01-06 2024-07-11 Zeku Technology (Shanghai) Corp., Ltd. Apparatus and method for dynamic data plane layer 2 clock frequency/voltage adjustment

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5222239A (en) * 1989-07-28 1993-06-22 Prof. Michael H. Davis Process and apparatus for reducing power usage microprocessor devices operating from stored energy sources
US5640563A (en) * 1992-01-31 1997-06-17 International Business Machines Corporation Multi-media computer operating system and method
US5812860A (en) * 1996-02-12 1998-09-22 Intel Corporation Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption
US6378081B1 (en) * 1998-10-01 2002-04-23 Gateway, Inc. Power conservation without performance reduction in a power-managed system
US6298448B1 (en) * 1998-12-21 2001-10-02 Siemens Information And Communication Networks, Inc. Apparatus and method for automatic CPU speed control based on application-specific criteria
US6823516B1 (en) * 1999-08-10 2004-11-23 Intel Corporation System and method for dynamically adjusting to CPU performance changes
US7100061B2 (en) * 2000-01-18 2006-08-29 Transmeta Corporation Adaptive power control
JP2002099432A (ja) * 2000-09-22 2002-04-05 Sony Corp 演算処理システム及び演算処理制御方法、タスク管理システム及びタスク管理方法、並びに記憶媒体
US20030061260A1 (en) * 2001-09-25 2003-03-27 Timesys Corporation Resource reservation and priority management

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100722314B1 (ko) 2005-03-24 2007-05-28 중앙대학교 산학협력단 Dvs를 이용한 멀티미디어 신호처리 장치
US8046622B2 (en) 2007-02-27 2011-10-25 Samsung Electronics Co., Ltd. Dynamically scaling apparatus for a system on chip power voltage
US8417984B2 (en) 2007-02-27 2013-04-09 Samsung Electronics Co., Ltd. Dynamically scaling apparatus for a system on chip power voltage
JP2010537266A (ja) * 2007-08-17 2010-12-02 インターナショナル・ビジネス・マシーンズ・コーポレーション 並列コンピュータにおける事前対応型電力管理
JP4659138B2 (ja) * 2007-08-17 2011-03-30 インターナショナル・ビジネス・マシーンズ・コーポレーション 並列コンピュータにおける事前対応型電力管理
US7941681B2 (en) 2007-08-17 2011-05-10 International Business Machines Corporation Proactive power management in a parallel computer
JP2011070565A (ja) * 2009-09-28 2011-04-07 Nec Personal Products Co Ltd クライアント端末及びシンクライアントシステム
US9301297B2 (en) 2010-11-09 2016-03-29 Panasonic Intellectual Property Management Co., Ltd. Communication processor and communication processing method
KR20150083883A (ko) * 2012-11-05 2015-07-20 퀄컴 인코포레이티드 보장된 과도 데드라인들로 중앙 프로세싱 유닛 전력을 제어하기 위한 시스템 및 방법
KR101578336B1 (ko) 2012-11-05 2015-12-16 퀄컴 인코포레이티드 보장된 과도 데드라인들로 중앙 프로세싱 유닛 전력을 제어하기 위한 시스템 및 방법
JP2016505913A (ja) * 2012-11-05 2016-02-25 クアルコム,インコーポレイテッド 保証された過渡期限とともに中央処理装置の電力を制御するためのシステムおよび方法

Also Published As

Publication number Publication date
US7328073B2 (en) 2008-02-05
US20050024927A1 (en) 2005-02-03
GB2403823A (en) 2005-01-12
EP1496424A3 (en) 2006-11-29
EP1496424A2 (en) 2005-01-12
JP4157502B2 (ja) 2008-10-01
GB0315956D0 (en) 2003-08-13
GB2403823B (en) 2005-09-21

Similar Documents

Publication Publication Date Title
JP4157502B2 (ja) 処理装置のための制御装置
JP2005222536A (ja) ダイナミック電圧制御装置
US9329671B2 (en) Power-efficient inter processor communication scheduling
KR101054119B1 (ko) 무선 송수신기에서 슬립 모드들의 제어
US7000140B2 (en) Data processor and data processing system
US20130036428A1 (en) Event triggering method during sleep mode and related mobile devices
CN103064736B (zh) 任务处理装置及方法
WO2014126810A1 (en) Centralized task scheduling
CN112988362B (zh) 一种任务处理方法、装置、电子设备及存储介质
JP2004252937A (ja) アプリケーション実行のエネルギーを重視したスケジューリング
WO2016195778A1 (en) Opportunistic waking of an application processor
CN108605289B (zh) 低功率蜂窝调制解调器系统架构
JP2008515355A (ja) 無線機分離のためにデジタルシグナルプロセッサを制御するための装置、および関連する方法
EP2482189A1 (en) Utilization-based threshold for choosing dynamically between eager and lazy scheduling strategies in RF resource allocation
US20100295582A1 (en) Clock circuit for digital circuit
US20230111984A1 (en) Methods and Apparatus for Adaptive Power Profiling in A Baseband Processing System
US20100113084A1 (en) Power saving in wireless networks
US20100313046A1 (en) Data processing system, method for processing data and computer program product
WO2019079115A9 (en) Programmable hardware sleep cycle controller for 802.11 wireless devices supporting low-power
EP2070216A1 (en) Control of schedulation
TW202215202A (zh) 經由通訊匯流排控制的計算設備中的節能技術
CN113434271A (zh) 任务执行方法及装置、存储介质、电子装置
CN108227893B (zh) 串口控制器、微控制系统及微控制系统中的唤醒方法
CN100378671C (zh) 用于实时数据处理应用中的过载检测的方法和装置
CN117149441B (zh) 一种应用于IoT的任务调度优化方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050908

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080205

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080407

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080507

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080528

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080708

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080711

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110718

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees