JP2005026972A - モノリシック高周波増幅器 - Google Patents
モノリシック高周波増幅器 Download PDFInfo
- Publication number
- JP2005026972A JP2005026972A JP2003189608A JP2003189608A JP2005026972A JP 2005026972 A JP2005026972 A JP 2005026972A JP 2003189608 A JP2003189608 A JP 2003189608A JP 2003189608 A JP2003189608 A JP 2003189608A JP 2005026972 A JP2005026972 A JP 2005026972A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- frequency
- frequency transistor
- drain electrode
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Amplifiers (AREA)
Abstract
【解決手段】高周波トランジスタ3と異なるデバイスプロセス方式により製造された直流動作専用トランジスタ7が定電流バイアスを高周波トランジスタ3に与えるように構成した。これにより、構成が複雑なバイアス回路を搭載することなく、プロセスばらつきによる閾値電圧のばらつきを補償することができる効果を奏する。
【選択図】 図1
Description
【発明の属する技術分野】
この発明は、高周波トランジスタに与える定電流バイアスの省電力を実現するモノリシック高周波増幅器に関するものである。
【0002】
【従来の技術】
最先端のデバイスプロセス技術で製造される化合物半導体高性能モノリシック高周波増幅器では、化合物半導体デバイスのプロセス条件が安定しないためにトランジスタの閾値電圧や飽和電流がロット毎、あるいは、チップ毎にばらつくことがある。
他方、このようにプロセスばらつきによるトランジスタ特性のばらつきがある場合でも、トランジスタを定電流でバイアスすれば、高周波特性のばらつきが比較的小さくなることが知られている。
【0003】
そのため、従来は、トランジスタ毎にゲート電圧が設定できるように調整用分圧抵抗をチップ内部あるいはチップ外部に搭載するようにしている。あるいは、定電流バイアス回路を別に構成して定電流動作を実現している。
下記の特許文献1に開示されている高周波増幅器は、基準電圧発生部、ソースフォロワ定電流回路及びレベル変換回路からなるバイアス回路を搭載し、トランジスタのゲート電圧を設定するようにしている。
【0004】
【特許文献1】
特開平9−252225号公報(段落番号[0019]から[0029]、図1)
【0005】
【発明が解決しようとする課題】
従来のモノリシック高周波増幅器は以上のように構成されているので、半導体デバイスのプロセスばらつきによる閾値電圧のばらつきを補償することができるが、構成が複雑なバイアス回路を搭載する必要があるため、モノリシック形成時にチップ面積が大きくなるとともに、消費電流が大きくなる課題があった。
【0006】
この発明は上記のような課題を解決するためになされたもので、構成が複雑なバイアス回路を搭載することなく、プロセスばらつきによる閾値電圧のばらつきを補償することができるモノリシック高周波増幅器を得ることを目的とする。
【0007】
【課題を解決するための手段】
この発明に係るモノリシック高周波増幅器は、高周波トランジスタと異なるデバイスプロセス方式により製造された直流動作専用トランジスタが定電流バイアスを高周波トランジスタに与えるようにしたものである。
【0008】
【発明の実施の形態】
以下、この発明の実施の一形態を説明する。
実施の形態1.
図1はこの発明の実施の形態1によるモノリシック高周波増幅器を示す構成図であり、図において、高周波入力端子1は高周波信号を入力し、入力整合回路2は高周波トランジスタ3に対するインピーダンス整合を実施して、その高周波信号を高周波トランジスタ3のゲート電極に出力する。化合物半導体の高周波トランジスタ3は高周波信号がゲート電極に与えられると、その高周波信号を増幅して、ドレイン電極から増幅後の高周波信号を出力する。出力整合回路4は高周波トランジスタ3に対するインピーダンス整合を実施して、高周波トランジスタ3のドレイン電極から出力された増幅後の高周波信号を高周波出力端子5に出力する。
駆動電源端子6には駆動電圧が印加されており、化合物半導体の直流動作専用トランジスタ7は高周波トランジスタ3と異なるデバイスプロセス方式により製造され、定電流バイアスを高周波トランジスタ3に与える。分圧抵抗8,9は高周波トランジスタ3のドレイン電極と外部負電圧端子10間に接続され、高周波トランジスタ3のゲート電位を設定する。外部負電圧端子10には負電圧が印加されている。
【0009】
図2は高周波トランジスタ3(HEMT構造)の能動部分を示す概略断面図である。
高周波トランジスタ3では、その高周波性能を改善するために、電子ビーム描画装置を用いて微細な長さのゲート電極31を形成するとともに、ゲート電極31の直下をリセスエッチングすることにより相互コンダクタンスを上昇させている。
高周波トランジスタ3におけるゲート長は、近年では0.1μm以下まで高精細化しているが、これは電子ビームの電子波、あるいは、レジストの粒子径に匹敵するサイズであり、製造上のゲート長のばらつきは不可避的である。
特にデバイスプロセス開発の初期段階では、安定に微細ゲートが形成できるためのプロセスパラメータが確定できないために、ロット毎、あるいは、チップ毎のトランジスタのゲート長はばらつきを有する。このため、一般にゲート長が短くなる程、高周波特性が改善されるが、プロセスばらつきによる電気特性変動が大きくなる。
【0010】
また、低雑音増幅器など、デバイスプロセスによる結晶層のダメージが電気特性に大きな影響を及ぼす場合には、溶解液の化学的作用を利用したウェットエッチングによりリセスエッチングが行われる。ウェットエッチングでは溶解液の濃度調整や均一な攪拌が困難であることから、ロット毎、あるいは、チップ毎のエッチング深さは不可避的にばらつきを有する。トランジスタの閾値電圧はエッチング表面から高移動度2次元電子ガス34までの距離に大きく依存するので、このエッチングプロセスのばらつきにより、ロット毎、あるいは、チップ毎のトランジスタの閾値電圧が変動する。
なお、図2において、30はドレイン電極、32はソース電極、33はエピタキシャル層である。
【0011】
図3は直流動作専用トランジスタ7の能動部分を示す概略断面図である。
上記のようなプロセスばらつきによるトランジスタの電気特性のばらつきを鑑みて、ゲート長は紫外線露光で形成可能な程度(1μm程度)とし、リセスエッチングは行わない。あるいは、エッチングが必要な場合は、エッチング深さ制御が容易なドライエッチングでリセスエッチングを行ってもよい。
このような方法で製造したトランジスタは高周波特性では劣るが、プロセスばらつきによる直流電気特性のばらつきが極めて小さくなる。
【0012】
次に動作について説明する。
直流動作専用トランジスタ7は、ゲート−ソース間が接続されているので、そのバイアス点が飽和領域に入るように十分な駆動電圧を駆動電源端子6より印加すれば、ソースフォロワの定電流源として作用する。
一方、高周波トランジスタ3は、直流動作専用トランジスタ7と直列に接続されているので、分圧抵抗8,9の抵抗値を高周波トランジスタ3の入力インピーダンスに比べて十分大きく選べば、直流動作専用トランジスタ7を流れるドレイン電流と高周波トランジスタ3を流れるドレイン電流は同一に保たれる。
【0013】
上述したように、直流動作専用トランジスタ7は、プロセスばらつきによる閾値電圧の変化をほとんど受けないので、直流動作専用トランジスタ7,高周波トランジスタ3を流れるドレイン電流は定電流に保たれる。
この作用は、分圧抵抗8,9が直流動作専用トランジスタ7,高周波トランジスタ3を流れるドレイン電流の変化に対して負帰還制御するように作用することにより達成される。
【0014】
以上で明らかなように、この実施の形態1によれば、高周波トランジスタ3と異なるデバイスプロセス方式により製造された直流動作専用トランジスタ7が定電流バイアスを高周波トランジスタ3に与えるように構成したので、構成が複雑なバイアス回路を搭載することなく、プロセスばらつきによる閾値電圧のばらつきを補償することができる効果を奏する。
即ち、少ない構成部品で高周波トランジスタ3の高周波性能の優位性を保ちつつ、無調整で高周波トランジスタ3を定電流バイアスすることができる。また、直流動作専用トランジスタ7によって構成されるソースフォロワ回路は出力インピーダンスが非常に大きいので、電源回路とのアイソレーション特性が改善されるという副次的な効果も奏する。
【0015】
実施の形態2.
上記実施の形態1では、高周波トランジスタ3のソース電極を接地して、そのゲート電極には負電位を与えるものについて示したが、図4に示すように、高周波トランジスタ3のソース電極を抵抗12と高周波短絡用キャパシタ11からなる並列回路を介して接地することにより、高周波トランジスタ3を自己バイアスするようにしてもよい。この際、分圧抵抗9は外部負電圧の代わりに接地電位に接続されている。
【0016】
即ち、化合物半導体の電界効果トランジスタは、通常、ゲート電位がソース電位に比べて負極性となるようにバイアスされるが、図4の例では、抵抗12における電位降下量が分圧抵抗9における電位降下量よりも大きくなるように抵抗値を選ぶことにより、高周波トランジスタ3を自己バイアスすることができる。
この構成でも、高周波トランジスタ3のドレイン電流が一定に保たれる作用は上記実施の形態1と同じである。
【0017】
この実施の形態2によれば、外部負電圧端子10を割愛することができるので、外部回路の簡素化を図ることができる効果を奏する。また、自己バイアス回路にはソース帰還抵抗による自己補償効果があるので、高周波トランジスタ3のプロセスばらつきの影響を更に低減する副次的な効果も奏する。
【0018】
実施の形態3.
上記実施の形態2では、高周波トランジスタ3を自己バイアスすることにより、外部負電圧端子10を割愛するものについて示したが、図5に示すように、ゲート電極とドレイン電極が短絡して接地されている直流動作専用トランジスタ7がソースフォロワ回路を構成することにより、外部負電圧端子10を割愛するようにしてもよい。
【0019】
即ち、この実施の形態3では、直流動作専用トランジスタ7がソースフォロワ回路を構成することにより、直流動作専用トランジスタ7が定電流動作するようにして、上記実施の形態1,2と同様に、直流動作専用トランジスタ7が高周波トランジスタ3を定電流バイアスするが、更に、この実施の形態3では、高周波トランジスタ3のソース電位が適応的に変化することにより、高周波トランジスタ3のドレイン電流が定電流に保つように作用する。
【0020】
この実施の形態3によれば、自己バイアスに用いる抵抗12を省略することができるので、回路を更に小型化することができる効果を奏する。また、直流動作専用トランジスタ7が構成するソースフォロワ回路は、出力インピーダンスが非常に大きいので、上記実施の形態2よりも、高周波短絡用キャパシタ11の容量を小さくすることができる副次的な効果も奏する。
【0021】
実施の形態4.
上記実施の形態1〜3では、直流動作専用トランジスタ7と高周波トランジスタ3を直列に接続することにより、高周波トランジスタ3に対して定電流バイアスを与えるものについて示したが、図6に示すように、直流動作専用トランジスタ7と高周波トランジスタ3を並列に接続するようにしてもよい。
図6において、直流動作専用トランジスタ7のゲート電極とドレイン電極は抵抗13を介して短絡されており、抵抗13を設けることにより高周波トランジスタ3のドレイン電流をモニタすることができる。
図6の例では、直流動作専用トランジスタ7のゲート電極は高周波トランジスタ3のドレイン電極に接続され、直流動作専用トランジスタ7のソース電極は分圧抵抗8に接続されている。
【0022】
次に動作について説明する。
例えば、プロセスばらつきにより高周波トランジスタ3のドレイン電流が減少するように変化すると、抵抗13における電位降下量が減少するので、直流動作専用トランジスタ7のゲート電位が上昇して、高周波トランジスタ3を流れるドレイン電流が増大する。
分圧抵抗9を流れる電流は、高周波トランジスタ3を流れるドレイン電流と同一であるから、分圧抵抗9における電位降下量が増大し、直流動作専用トランジスタ7のゲート電位が上昇する。これにより、プロセスばらつきによる高周波トランジスタ3のドレイン電流の減少を補償するように作用する。
【0023】
なお、図6において、直流動作専用トランジスタ7を高周波トランジスタ3と同一のプロセスで製造した場合、上記の補償効果は大幅に減滅する。
その理由は、直流動作専用トランジスタ7と高周波トランジスタ3を同一プロセスで製造すると、プロセスばらつきの類似性により直流動作専用トランジスタ7のドレイン電流が減少する際には、高周波トランジスタ3のドレイン電流も同時に減少する。これは、直流動作専用トランジスタ7のゲート電位を押し下げるように作用するので、上述した作用による直流動作専用トランジスタ7のゲート電位上昇効果を相殺してしまうからである。
【0024】
この実施の形態4によれば、直流動作専用トランジスタ7と高周波トランジスタ3を直列に接続する必要がないので、直流動作専用トランジスタ7のゲート幅を小さく選ぶことにより、バイアス設定回路で消費される電流を大幅に低減することができる効果を奏する。
【0025】
実施の形態5.
上記実施の形態4では、高周波トランジスタ3のソース電極を接地して、そのゲート電極には負電位を与えるものについて示したが、図7に示すように、高周波トランジスタ3のソース電極を抵抗12と高周波短絡用キャパシタ11からなる並列回路を介して接地することにより、高周波トランジスタ3を自己バイアスするようにしてもよい。この際、分圧抵抗9は外部負電圧の代わりに接地電位に接続されている。
【0026】
即ち、化合物半導体の電界効果トランジスタは、通常、ゲート電位がソース電位に比べて負極性となるようにバイアスされるが、図7の例では、抵抗12における電位降下量が分圧抵抗9における電位降下量よりも大きくなるように抵抗値を選ぶことにより、高周波トランジスタ3を自己バイアスすることができる。
この構成でも、高周波トランジスタ3のドレイン電流が一定に保たれる作用は上記実施の形態4と同じである。
【0027】
この実施の形態5によれば、外部負電圧端子10を割愛することができるので、外部回路の簡素化を図ることができる効果を奏する。また、自己バイアス回路にはソース帰還抵抗による自己補償効果があるので、高周波トランジスタ3のプロセスばらつきの影響を更に低減する副次的な効果も奏する。
【0028】
実施の形態6.
図8はこの発明の実施の形態6によるモノリシック高周波増幅器を示す構成図であり、図において、図1と同一符号は同一または相当部分を示すので説明を省略する。
第2の高周波トランジスタ21は第1の高周波トランジスタ3よりもゲート長が長くなるように製造され、定電流バイアスを第1の高周波トランジスタ3に与える。段間整合回路22は第1の高周波トランジスタ3のドレイン電極と第2の高周波トランジスタ21のゲート電極間に接続され、抵抗23は第2の高周波トランジスタ21を自己バイアスするために、第1の高周波トランジスタ3のドレイン電極と第2の高周波トランジスタ21のソース電極間に接続されている。なお、第2の高周波トランジスタ21のソース電極は高周波短絡用キャパシタ24を介して接地されている。
【0029】
上記実施の形態1〜5では、同一チップ内に高周波特性に優れる高周波トランジスタ3とプロセスばらつきに強い直流動作専用トランジスタ7をモノリシックに構成することにより、無調整に高周波特性トランジスタ3を定電流バイアスするものについて示したが、直流動作専用トランジスタ7の代わりに、第1の高周波トランジスタ3よりもゲート長が長い第2の高周波トランジスタ21を用いるようにしてもよい。
【0030】
図8の例では、第1の高周波トランジスタ3は、高周波電気特性を重視してゲート長の短い構造であるのに対して、第2の高周波トランジスタ21は、プロセスばらつきによる電気特性のばらつきを鑑みて、第1の高周波トランジスタ3よりもゲート長が長くなるように構成されている。
これにより、第2の高周波トランジスタ21は、ゲート長が長いので、相対的にはプロセスばらつきに強く、また、抵抗23により自己バイアスの回路構成となっているので、プロセスばらつきによるドレイン電流の変動量が小さい。
【0031】
したがって、第1の高周波トランジスタ3のゲートバイアスを与える分圧抵抗8,9の値を十分に大きく選べば、第1の高周波トランジスタ3のドレイン電流と第2の高周波トランジスタ21のドレイン電流はほぼ同一となるので、分圧抵抗8,9によって与えられる第1の高周波トランジスタ3のゲート電位が、第1の高周波トランジスタ3を流れるドレイン電流の変化に対して負帰還制御するように作用することにより、第1の高周波トランジスタ3のドレイン電流の変化を補償するように作用する。
【0032】
第2の高周波トランジスタ21の高周波特性は、ゲート長の短い第1の高周波トランジスタ3に比べて劣るが、例えば、低雑音増幅器の雑音指数を考えると、以下に示すフリスの式から簡単に分かるように、後段の雑音指数が多段増幅器の全体の雑音指数に与える寄与は小さくなるので、第1の高周波トランジスタ3による増幅効果が十分であれば、ゲート長を長くしたことによる雑音指数の劣化は実際上問題ではなくなる。
【0033】
【数1】
ただし、Ftotalはモノリシック高周波増幅器全体の雑音指数、kはモノリシック高周波増幅器の段数、Fnはn段目の増幅段の雑音指数、Gnはn段目の増幅段の利得である。
【0034】
この実施の形態6によれば、第1の高周波トランジスタ3の後段にプロセスばらつきの影響を受けにくい第2の高周波トランジスタ21で電流変化補償回路を構成するので、第1の高周波トランジスタ3の高周波性能の優位性を損なうことなく、プロセスばらつきによるドレイン電流の変化を補償することができる効果を奏する。また、トランジスタを流れる電流は、すべて高周波増幅作用にも使用されるので、上記実施の形態1〜5と比べて電源効率が高くなる効果を奏する。
【0035】
実施の形態7.
上記実施の形態6では、第1の高周波トランジスタ3のソース電極を接地して、そのゲート電極には負電位を与えるものについて示したが、図9に示すように、第1の高周波トランジスタ3のソース電極を抵抗12と高周波短絡用キャパシタ11からなる並列回路を介して接地することにより、高周波トランジスタ3を自己バイアスするようにしてもよい。この際、分圧抵抗9は外部負電圧の代わりに接地電位に接続されている。
【0036】
即ち、化合物半導体の電界効果トランジスタは、通常、ゲート電位がソース電位に比べて負極性となるようにバイアスされるが、図9の例では、抵抗12における電位降下量が分圧抵抗9における電位降下量よりも大きくなるように抵抗値を選ぶことにより、高周波トランジスタ3を自己バイアスすることができる。
この構成でも、高周波トランジスタ3,21のドレイン電流が一定に保たれる作用は上記実施の形態6と同じである。
【0037】
この実施の形態7によれば、外部負電圧端子10を割愛することができるので、外部回路の簡素化を図ることができる効果を奏する。また、自己バイアス回路にはソース帰還抵抗による自己補償効果があるので、第1の高周波トランジスタ3のプロセスばらつきの影響を更に低減する副次的な効果も奏する。
【0038】
実施の形態8.
上記実施の形態6,7では、後段の第2の高周波トランジスタ21のソース電極から前段の第1の高周波トランジスタ3のドレイン電極に電流が流入するものについて示したが、図10に示すように、前段の第1の高周波トランジスタ3のソース電極から後段の第2の高周波トランジスタ21のドレイン電極に電流が流入するようにしてもよい。
なお、図10の例では、第2の高周波トランジスタ21のソース電極は抵抗25と高周波短絡用キャパシタ24からなる並列回路を介して接地され、第2の高周波トランジスタ21のゲート電極は抵抗26を介して直流接地されている。
また、第1の高周波トランジスタ3のソース電極は高周波遮断インダクタ27を介して第2の高周波トランジスタ21のドレイン電極と接続され、第1の高周波トランジスタ3のドレイン電極は直流遮断キャパシタ28を介して段間整合回路22と接続されている。
【0039】
この実施の形態8では、第2の高周波トランジスタ21のゲート長が長いので、相対的にはプロセスばらつきによる電気特性の変動が小さい。また、抵抗25により自己バイアスの回路構成となっているので、プロセスばらつきによるドレイン電流の変動量が小さい。
第1の高周波トランジスタ3と第2の高周波トランジスタ21は、高周波遮断インダクタ27を介して直列接続されているので、第1の高周波トランジスタ3のドレイン電流と第2の高周波トランジスタ21のドレイン電流は同一となる。したがって、プロセスばらつきによる第1の高周波トランジスタ3のドレイン電流の変化は、第1の高周波トランジスタ3のソース電位が変化して、第1の高周波トランジスタ3のドレイン電流と第2の高周波トランジスタ21のドレイン電流を同一に保とうとする作用により補償される。
【0040】
この実施の形態8によれば、外部負電圧端子10を割愛することができるので、外部回路の簡素化を図ることができる効果を奏する。また、プロセスばらつきの影響が大きいトランジスタのソース電位に対して直接的に補償作用するので、大きい補償効果が得られる効果を奏する。
【0041】
実施の形態9.
上記実施の形態1〜5では、直流動作専用トランジスタ7と高周波トランジスタ3の双方を化合物半導体基板上に結晶成長された化合物半導体エピタキシャル層33に形成するものについて示したが、図11に示すように、シリコン基板35上に結晶成長された化合物半導体エピタキシャル層33に高周波トランジスタ3を形成して、下地のシリコン基板35内に直流動作専用トランジスタ7を形成するようにしてもよい。
【0042】
このような構造は、シリコン基板35上に結晶成長された化合物半導体エピタキシャル層33に高周波トランジスタ3を形成した後に、不要部分をエッチングで除去して、イオン打ち込みと酸化膜形成プロセス・電極形成プロセスによりMOSトランジスタを形成し、配線プロセスを行うことで実現することができる。即ち、この実施の形態9の回路構成は、上記実施の形態1〜5において、直流動作専用トランジスタ7を下地のシリコン基板35上に形成したMOSトランジスタで置き換えることで実施される。したがって、その作用・効果は、上記実施の形態1〜5と同一である。ただし、エンハンスメント型MOSトランジスタを用いる場合は、ゲート−ソース間電圧を正にバイアスする必要があるから、直流動作専用トランジスタ7に一定の正電圧が加わるように、適宜、分圧抵抗を追加する必要がある。
なお、図11において、36はMOSトランジスタのドレイン電極、37はMOSトランジスタのゲート電極、38はMOSトランジスタのソース電極、39はシリコン酸化膜、40は配線層である。
【0043】
この実施の形態9によれば、安価なシリコン基板35上に形成するので、製造コストを大幅に削減することができる効果を奏する。また、一般にシリコン基板35の熱伝導率は化合物半導体の熱伝導率よりも高いので、高周波トランジスタ3の放熱特性を改善することができる効果を奏する。
また、MOSトランジスタの製造プロセスは化合物半導体の製造プロセスよりも成熟しているので、直流動作専用トランジスタ7のプロセスばらつきが非常に小さくなり、上記実施の形態1〜5に示した高周波トランジスタ3の定電流動作の作用を最大限に享受することができる効果を奏する。
【0044】
なお、下地のシリコン基板35上に形成するトランジスタとして、MOSトランジスタの代わりにバイポーラトランジスタを使用しても、定電流回路をバイポーラトランジスタに適したものに変更することにより同様の効果を得ることができる。
【0045】
【発明の効果】
以上のように、この発明によれば、高周波トランジスタと異なるデバイスプロセス方式により製造された直流動作専用トランジスタが定電流バイアスを高周波トランジスタに与えるように構成したので、構成が複雑なバイアス回路を搭載することなく、プロセスばらつきによる閾値電圧のばらつきを補償することができる効果がある。
【図面の簡単な説明】
【図1】この発明の実施の形態1によるモノリシック高周波増幅器を示す構成図である。
【図2】高周波トランジスタ(HEMT構造)の能動部分を示す概略断面図である。
【図3】直流動作専用トランジスタの能動部分を示す概略断面図である。
【図4】この発明の実施の形態2によるモノリシック高周波増幅器を示す構成図である。
【図5】この発明の実施の形態3によるモノリシック高周波増幅器を示す構成図である。
【図6】この発明の実施の形態4によるモノリシック高周波増幅器を示す構成図である。
【図7】この発明の実施の形態5によるモノリシック高周波増幅器を示す構成図である。
【図8】この発明の実施の形態6によるモノリシック高周波増幅器を示す構成図である。
【図9】この発明の実施の形態7によるモノリシック高周波増幅器を示す構成図である。
【図10】この発明の実施の形態8によるモノリシック高周波増幅器を示す構成図である。
【図11】この発明の実施の形態9によるトランジスタを示す断面構成図である。
【符号の説明】
1 高周波入力端子、2 入力整合回路、3 高周波トランジスタ(第1の高周波トランジスタ)、4 出力整合回路、5 高周波出力端子、6 駆動電源端子、7 直流動作専用トランジスタ、8,9 分圧抵抗、10 外部負電圧端子、11 高周波短絡用キャパシタ、12 抵抗、13 抵抗、21 第2の高周波トランジスタ、22 段間整合回路、23 抵抗、24 高周波短絡用キャパシタ、25 抵抗、26 抵抗、27 高周波遮断インダクタ、28 直流遮断キャパシタ、30 ドレイン電極、31 ゲート電極、32 ソース電極、33エピタキシャル層、34 高移動度2次元電子ガス、35 シリコン基板、36 MOSトランジスタのドレイン電極、37 MOSトランジスタのゲート電極、38 MOSトランジスタのソース電極、39 シリコン酸化膜、40 配線層。
Claims (11)
- 高周波信号がゲート電極に与えられると、その高周波信号を増幅して、ドレイン電極から増幅後の高周波信号を出力する高周波トランジスタと、上記高周波トランジスタと異なるデバイスプロセス方式により製造され、定電流バイアスを上記高周波トランジスタに与える直流動作専用トランジスタとを備えたモノリシック高周波増幅器。
- 直流動作専用トランジスタのゲート電極とソース電極を短絡するとともに、上記直流動作専用トランジスタのソース電極と高周波トランジスタのドレイン電極を接続して、上記高周波トランジスタのソース電極を接地する一方、上記直流動作専用トランジスタのドレイン電極に駆動電圧を印加して、上記高周波トランジスタのドレイン電極と外部負電圧間に接続された分圧抵抗により上記高周波トランジスタのゲート電位を設定することを特徴とする請求項1記載のモノリシック高周波増幅器。
- 直流動作専用トランジスタのゲート電極とソース電極を短絡するとともに、上記直流動作専用トランジスタのソース電極と高周波トランジスタのドレイン電極を接続して、上記高周波トランジスタのソース電極を抵抗と高周波短絡用キャパシタからなる並列回路を介して接地する一方、上記直流動作専用トランジスタのドレイン電極に駆動電圧を印加して、上記高周波トランジスタのドレイン電極とグランド間に接続された分圧抵抗により上記高周波トランジスタのゲート電位を設定することを特徴とする請求項1記載のモノリシック高周波増幅器。
- 直流動作専用トランジスタのゲート電極とソース電極を短絡して接地するとともに、上記直流動作専用トランジスタのドレイン電極と高周波トランジスタのソース電極を接続して、上記高周波トランジスタのソース電極を高周波短絡用キャパシタを介して接地する一方、上記高周波トランジスタのドレイン電極に駆動電圧を印加して、上記高周波トランジスタのドレイン電極とグランド間に接続された分圧抵抗により上記高周波トランジスタのゲート電位を設定することを特徴とする請求項1記載のモノリシック高周波増幅器。
- 直流動作専用トランジスタのゲート電極とドレイン電極を抵抗を介して短絡するとともに、上記直流動作専用トランジスタのゲート電極と高周波トランジスタのドレイン電極を接続して、上記高周波トランジスタのソース電極を接地する一方、上記直流動作専用トランジスタのドレイン電極に駆動電圧を印加して、上記直流動作専用トランジスタのソース電極と外部負電圧間に接続された分圧抵抗により上記高周波トランジスタのゲート電位を設定することを特徴とする請求項1記載のモノリシック高周波増幅器。
- 直流動作専用トランジスタのゲート電極とドレイン電極を抵抗を介して短絡するとともに、上記直流動作専用トランジスタのゲート電極と高周波トランジスタのドレイン電極を接続して、上記高周波トランジスタのソース電極を抵抗と高周波短絡用キャパシタからなる並列回路を介して接地する一方、上記直流動作専用トランジスタのドレイン電極に駆動電圧を印加して、上記直流動作専用トランジスタのソース電極とグランド間に接続された分圧抵抗により上記高周波トランジスタのゲート電位を設定することを特徴とする請求項1記載のモノリシック高周波増幅器。
- 高周波トランジスタがシリコン基板上に形成された化合物半導体層上に形成され、直流動作専用のトランジスタが上記シリコン基板のシリコン層上に形成されたMOSトランジスタあるいはバイポーラトランジスタからなることを特徴とする請求項1から請求項6のうちのいずれか1項記載のモノリシック高周波増幅器。
- 高周波信号がゲート電極に与えられると、その高周波信号を増幅して、ドレイン電極から増幅後の高周波信号を出力する第1の高周波トランジスタと、上記第1の高周波トランジスタよりもゲート長が長くなるように製造され、定電流バイアスを上記第1の高周波トランジスタに与える第2の高周波トランジスタとを備えたモノリシック高周波増幅器。
- 第2の高周波トランジスタのソース電極を高周波短絡用キャパシタを介して接地するとともに、上記第2の高周波トランジスタのソース電極と自己バイアス用抵抗を介して第1の高周波トランジスタのドレイン電極を接続して、上記第1の高周波トランジスタのソース電極を接地する一方、上記第2の高周波トランジスタのドレイン電極に駆動電圧を印加して、上記第1の高周波トランジスタのドレイン電極と外部負電圧間に接続された分圧抵抗により上記第1の高周波トランジスタのゲート電位を設定することを特徴とする請求項8記載のモノリシック高周波増幅器。
- 第2の高周波トランジスタのソース電極を高周波短絡用キャパシタを介して接地するとともに、上記第2の高周波トランジスタのソース電極と自己バイアス用抵抗を介して第1の高周波トランジスタのドレイン電極を接続して、上記第1の高周波トランジスタのソース電極を抵抗と高周波短絡用キャパシタからなる並列回路を介して接地する一方、上記第2の高周波トランジスタのドレイン電極に駆動電圧を印加して、上記第1の高周波トランジスタのドレイン電極とグランド間に接続された分圧抵抗により上記第1の高周波トランジスタのゲート電位を設定することを特徴とする請求項8記載のモノリシック高周波増幅器。
- 第2の高周波トランジスタのソース電極を抵抗と高周波短絡用キャパシタからなる並列回路を介して接地するとともに、上記第2の高周波トランジスタのゲート電極を直流接地して、第1の高周波トランジスタのソース電極を高周波短絡用キャパシタを介して接地し、かつ、そのソース電極と上記第2の高周波トランジスタのドレイン電極を接続する一方、上記第1の高周波トランジスタのドレイン電極に駆動電圧を印加して、上記第1の高周波トランジスタのドレイン電極とグランド間に接続された分圧抵抗により上記第1の高周波トランジスタのゲート電位を設定することを特徴とする請求項8記載のモノリシック高周波増幅器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003189608A JP4383786B2 (ja) | 2003-07-01 | 2003-07-01 | モノリシック高周波増幅器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003189608A JP4383786B2 (ja) | 2003-07-01 | 2003-07-01 | モノリシック高周波増幅器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2005026972A true JP2005026972A (ja) | 2005-01-27 |
JP4383786B2 JP4383786B2 (ja) | 2009-12-16 |
Family
ID=34187766
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003189608A Expired - Lifetime JP4383786B2 (ja) | 2003-07-01 | 2003-07-01 | モノリシック高周波増幅器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4383786B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN110401422A (zh) * | 2019-06-21 | 2019-11-01 | 厦门科塔电子有限公司 | 一种高频低噪声放大器电路结构 |
JPWO2021186694A1 (ja) * | 2020-03-19 | 2021-09-23 | ||
JP2023037631A (ja) * | 2018-08-10 | 2023-03-15 | ナブテスコ株式会社 | 多言語音声案内装置および多言語音声案内方法 |
-
2003
- 2003-07-01 JP JP2003189608A patent/JP4383786B2/ja not_active Expired - Lifetime
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2023037631A (ja) * | 2018-08-10 | 2023-03-15 | ナブテスコ株式会社 | 多言語音声案内装置および多言語音声案内方法 |
JP7514907B2 (ja) | 2018-08-10 | 2024-07-11 | ナブテスコ株式会社 | 多言語音声案内装置および多言語音声案内方法 |
CN110401422A (zh) * | 2019-06-21 | 2019-11-01 | 厦门科塔电子有限公司 | 一种高频低噪声放大器电路结构 |
JPWO2021186694A1 (ja) * | 2020-03-19 | 2021-09-23 | ||
US11949411B2 (en) | 2020-03-19 | 2024-04-02 | Mitsubishi Electric Corporation | Semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
JP4383786B2 (ja) | 2009-12-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4315299B2 (ja) | 低電圧演算増幅器とその方法 | |
US8917144B2 (en) | Power amplifier | |
US20070210871A1 (en) | Adaptive linear amplifier | |
US20050184806A1 (en) | High frequency amplifier circuit | |
JP2010103842A (ja) | 増幅素子 | |
JP4383786B2 (ja) | モノリシック高周波増幅器 | |
JP2014030257A (ja) | 電流共有増幅器を用いた信号増幅 | |
KR100413182B1 (ko) | 차동 선형 증폭기 | |
JP3657079B2 (ja) | エンハンスメント型トランジスタ回路のバイアス回路を有する集積回路装置 | |
CN116073770B (zh) | 一种hbt功率放大器和电子设备 | |
JP2004505484A (ja) | 共通電極トランジスタ用ネガティブ・フィードバック利得制御 | |
KR101320146B1 (ko) | 바이어스 회로를 갖는 전력 증폭기 모듈 | |
JP2002076014A (ja) | 高周波用半導体装置 | |
JP4756843B2 (ja) | トランジスタ回路 | |
Kobayashi | Improved efficiency, IP3-bandwidth and robustness of a microwave Darlington amplifier using 0.5/spl mu/m ED PHEMT and a new circuit topology | |
JP3819265B2 (ja) | 増幅器用のバイアス回路および高周波電界効果トランジスタ増幅器 | |
US20060033577A1 (en) | Amplifier circuit | |
JP2001339255A (ja) | 高周波回路 | |
JP2010273284A (ja) | 高周波増幅器 | |
US10944363B2 (en) | Power amplifier | |
JP2006067381A (ja) | トランジスタ集積回路装置 | |
JPH05315855A (ja) | 高周波電力増幅器 | |
US20060054932A1 (en) | Semiconductor device, high-frequency amplifier and personal digital assistant | |
JP2001237656A (ja) | 電界トランジスタを用いた差動増幅器の変動補償システム及び方法 | |
JPH11195932A (ja) | 温度補償機能付き増幅器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060620 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A821 Effective date: 20071019 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20071019 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20071019 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20080709 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20081205 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20081216 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090714 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090824 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20090915 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090924 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121002 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |