【０００１】
【発明の属する技術分野】
本発明は、外部への光の取出し効率を向上させた半導体発光素子に関する。さらに詳しくは、外部に光を取り出し難い電極の下側への電流注入を抑制することにより無駄な発光を抑制して、発光した光を効率的に外部に取り出すことができる半導体発光素子に関する。
【０００２】
【従来の技術】
従来のＩｎＧａＡｌＰ系化合物半導体を用いた半導体発光素子は、たとえば図４に示されるように、ｎ形ＧａＡｓからなる半導体基板３１上に、ｎ形のＩｎＡｌＰ／ＧａＡｓの積層構造からなる光反射層２、ｎ形クラッド層とｐ形クラッド層によりノンドープの活性層をサンドイッチした構造で、ＩｎＧａＡｌＰ系の半導体材料からなるダブルヘテロ接合構造の発光層形成部３、ｐ形のＡｌＧａＡｓ系半導体材料からなるウィンドウ層４、およびｐ形のＧａＡｓからなるコンタクト層５などからなる半導体積層部１０が形成され、コンタクト層５上にＡｕ−Ｂｅ合金などからなる上部電極６、半導体基板の裏面側にＡｕ−Ｇｅ合金などからなる下部電極７がそれぞれ設けられることにより形成されている。
【０００３】
このような構造では、上面側から光を取り出すのに、上部電極は光を透過させないため、上部電極６の下側の活性層で発光した光を有効に上面側から取り出すことができず、折角電流を注入して発光させても結局は無駄になる。そのため、上部電極６の下側で、発光層形成部３とウィンドウ層４との間に、たとえば周囲の半導体層と逆導電形であるｎ形のＧａＡｓまたは絶縁層であるＳｉＯ２などからなる電流ブロック層１１を設けることにより、上部電極６の下側に位置する発光層形成部３への電流注入を抑制し、外部に光を取り出しやすい場所で集中的に発光させることにより、無駄な発光をさせないで発光した光を外部に効率的に取り出す工夫が施されている（たとえば特許文献１参照）。
【０００４】
【特許文献１】
特開平８−２８８５４４号公報（図１）
【０００５】
【発明が解決しようとする課題】
前述のように、上部電極の下側での発光を抑制するために、その上部電極の下側で、発光層形成部と上部電極との間に電流ブロック層を介在させることにより、電流経路が電流ブロック層を迂回するため、上部電極の下側の位置における発光を抑制することができ、無駄な発光を阻止することができる。その結果、発光する光に対して、外部へ取り出すことができる光の割合を上昇させることができる。
【０００６】
しかし、本発明者らは、図４に示される構造でウィンドウ層４を５μｍ厚、上部電極６の直径（電流ブロック層１１の大きさもほぼ同じ）が１２０μｍ、チップの大きさが３３０μｍ角の場合、ウィンドウ層４のキャリア濃度を１×１０１８ｃｍ−３程度と余り高くしない状態で電流のシミュレーションを行った結果、図５に示されるように、上部電極の部分（図５のＷの部分）の下側における発光層形成部３の部分で、上部電極の周囲から２０μｍづつ内部に入った領域でも電流が流れ込み、発光していることを見出した。これは、上部電極６側で電流ブロック層１１により電流の注入を阻止しても、発光層形成部３の基板１側には、全面で電流経路が形成されるため、基板１に近づくにつれて電流が広がるためであることに基づいていると推察される。
【０００７】
なお、図５で、上部電極６の幅（電流ブロック層１１の幅）Ｗは、チップ端面からの寸法で、１０５μｍから２２５μｍの範囲にあり、発光層形成部での電流の流れる範囲が端面から１２５μｍおよび２０５μｍより外側の範囲にあることを示している。縦軸は電流密度を示している。このシミュレーションでは、とくに電流拡散層を設けていない（ウィンドウ層のキャリア濃度も高くせず、透明電極も設けていない）ため、チップ外周部への電流の広がりも殆どなく、上部電極端部の下側に電流が集中していることが分る。実際には、電流拡散層が電流ブロック層の下に設けられると、チップ端面側にも電流は広がるが、電流ブロック層の下側への廻り込みもさらに若干増えると推測される。
【０００８】
本発明は、このような状況に鑑みてなされたもので、発光しても外部に取り出して利用するのが困難な上部電極の下側での発光を抑制し、発光した光はできるだけ外部に取り出して発光効率を向上させることができる構造の半導体発光素子を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明による半導体発光素子は、導電性基板と、該導電性基板の一面側に設けられる発光層形成部を含む半導体積層部と、該半導体積層部の上面側に、チップ面積の一部の大きさで設けられる上部電極と、該上部電極の下側に位置する部分で、前記発光層形成部と前記上部電極側の間のいずれかの層間に設けられる第１の電流ブロック層と、前記上部電極の下側に位置する部分で、前記発光層形成部と前記導電性基板との間のいずれかの層間に設けられる第２の電流ブロック層が設けられている。
【００１０】
ここに「導電性基板」とは、金属板のような導電性の優れた材料の他、半導体基板のように、電気伝導に支障のない程度の抵抗率の材料も含む意味である。また、「いずれかの層間」とは、たとえば上部電極とウィンドウ層との間とか、ウィンドウ層と発光層形成部との間などの異なる層の接合面の他、たとえばウィンドウ層の成長を２回に分割して、その分割した層間のように同じ層の内部も含む意味である。
【００１１】
この構造にすることにより、電流ブロック層が発光層形成部の上下両面に形成されているため、上部電極の下側に位置する発光層形成部へ廻り込む電流は大幅に削減され、無駄な発光を阻止することができ、発光する光の取り出し効率が向上し、大幅に発光効率を上昇させることができる。
【００１２】
一般的には、この発光層形成部の下側に電流ブロック層を部分的に形成すると、表面が平坦でなくなり、その上に積層される発光層形成部が平坦でないことから、膜質が低下し、内部量子効率が低下するため、従来は、発光層形成部の下側には電流ブロック層は形成されていない。しかし、たとえば発光層形成部を積層した後に、発光層形成部の基板側を除去しその表面に電流ブロック層を形成してから導電性基板を貼り付けることにより形成したり、電流ブロック層を形成する半導体層の一部のみの導電形を変えたり、イオン打ち込みなどにより高抵抗化することにより、平坦面を維持しながら上部電極の下側のみを部分的に電流ブロック層とすることができ、部分的に設けられる電流ブロック層の影響を受けないで、良質な発光層形成部を得ることができる。
【００１３】
前記第１および第２の電流ブロック層の少なくとも一方が、前記上部電極より大きく形成されることにより、さらに上部電極の下側への電流の流れ込みを阻止することができ、無駄な発光を阻止することができる。
【００１４】
具体的には、前記導電性基板が、前記半導体積層部の一面で、前記第２の電流ブロック層が設けられた面に金属層を介して貼着される構造であれば、発光層形成部などの半導体層を成長する際に、エッチング工程や拡散工程などを設ける必要がなく、発光層形成部を成長する前に、発光層形成部を成長するのに好ましくない工程を挟む必要がないため、きれいな発光層形成部を成長することができ、内部量子効率に影響を与えることがない。しかし、半導体基板を除去しないで、半導体基板上に連続的に積層する場合でも、たとえば半導体層のうち、上部電極の下側に位置する部分のみの導電形を周囲の導電形と異なる導電形に変えたり、高抵抗化することにより、第２の電流ブロック層を発光層形成部の下側に形成しても、発光層形成部の膜質の低下を防止することができる。
【００１５】
【発明の実施の形態】
つぎに、図面を参照しながら本発明の半導体発光素子について説明をする。本発明による半導体発光素子は、図１にその一実施形態であるＬＥＤチップの断面構造が示されるように、導電性基板１の一面側に発光層形成部３を含む半導体積層部１０が設けられ、その半導体積層部１０の上面側に、チップ面積の一部の大きさで上部電極６が設けられている。そして、上部電極６の下側に位置する部分で、発光層形成部３と上部電極６との間のいずれかの層間に第１の電流ブロック層１１が設けられると共に、上部電極６の下側に位置する部分で、発光層形成部３と導電性基板１との間のいずれかの層間に第２の電流ブロック層１２が設けられていることに特徴がある。
【００１６】
図１に示される例では、第１および第２の電流ブロック層１１、１２は共にＳｉＯ２やＳｉＮのような絶縁膜で形成され、導電性基板１は、半導体積層部１０が形成された後に、その積層された半導体積層部表面に第２の電流ブロック層１２が形成された後に貼り付けにより形成されている。しかし、従来の図４に示される構造で、半導体基板からなる導電性基板に直接半導体層および電流ブロック層を順次形成してもよく、また、電流ブロック層は半導体層で、周囲の半導体層の導電形と異なる導電形の層で形成されてもよい。要は、その電流ブロック層で電流がストップされるものであればよい。
【００１７】
第１および第２の電流ブロック層１１、１２の厚さは、電流をストップさせられればよく、絶縁層の場合で、０．０２〜０．２μｍ、異なる導電形の半導体層の場合で、０．１〜０．２μｍ程度あればよい。また、大きさは、上部電極６とほぼ同程度の大きさに設けられるが、少なくとも一方は、上部電極６より直径で、１０〜４０μｍ程度大きく形成されることが、上部電極６の下側への廻り込みを防ぎ、無駄な電流を防止するという点で好ましい。電流ブロック層１１、１２の大きさが小さいと、上部電極６の下側にも電流が流れ込んで無駄な発光をすることになり、また、電流ブロック層１１、１２が大きすぎると、上部電極の外側での発光も減り、チップ面積に対する発光効率（内部量子効率）が低下するからである。なお、第１および第２の電流ブロック層１１、１２はそれぞれ異なる材料のものでも構わない。
【００１８】
導電性基板１は、積層した半導体積層部１０に貼り付ける場合には、シリコン基板やＧａＰ基板などの半導体基板でも、タングステンやＡｌなどの金属基板でもよい。この場合、導電性基板１の半導体積層部１０との貼り付け面に、たとえばＴｉ／Ａｕ／Ｔｉ／Ａｌをそれぞれ５０ｎｍ、２００ｎｍ、５０ｎｍ、２００ｎｍの厚さづつ導電性基板１側から順次積層した積層構造からなる接着用金属層１４ｂ（図２（ｄ）参照）を設けて接着される。このような積層構造にすることにより、相互拡散を防止（Ｔｉのバリア性）しながら、濡れ性および接着性を向上させることができる。
【００１９】
図１に示される例では、導電性基板１として、半導体基板であるシリコン基板を用いている。シリコン基板は、ｐ形、ｎ形のいずれでもよく、導電性となっており電流注入を阻害しない程度のキャリア濃度を有すればよい。しかし、半導体基板の少なくとも金属層と接合する表面部分に、ＡｓやＢなどをさらに拡散させ、高濃度領域を形成することが望ましい。また、接着面と反対面には、下部電極７とする第２の金属層が設けられる。この場合も、オーミック接触を得られやすくするため、半導体基板１の下部電極７との接触面を高濃度領域にしておくことが好ましい。
【００２０】
なお、導電性基板１として半導体基板を用いる場合、導電性基板１側に向かう発光層形成部３で発光した光は、接着用金属層１４で殆ど反射されるため、光を吸収するＧａＡｓ基板などでもよい。
【００２１】
下部電極７は、導電性基板１がｐ形の場合、Ａｕ−Ｚｎ合金やＡｕ−Ｂｅ合金などシリコン基板とオーミック接触しやすい材料からなり、ｎ形の場合には、Ａｕ−Ｇｅ合金などが好ましい。
【００２２】
発光層形成部３は、図１に示される例では、活性層３ｂを、それよりバンドギャップが大きく屈折率の小さい材料からなるｎ形クラッド層３ａおよびｐ形クラッド層３ｃにより挟持するダブルへテロ構造に形成されており、ｎ形クラッド層３ａが導電性基板１側に設けられている。なお、活性層３ｂは、バルク構造だけに限定されるわけではなく、量子井戸構造であってもよい。半導体材料としては、たとえば、赤色光を得るためにはＩｎＧａＡｌＰ系材料、赤外光を得るためにはＡｌＧａＡｓ系材料が主として用いられる。この発光層形成部３の成長は、目的とする素子の発光波長などにより必要な組成（Ａｌの組成比を変えたり、ドーパントをドーピングしたりする）にしたり、必要な厚さに成長される。
【００２３】
ここにＩｎＧａＡｌＰ系材料とは、Ｉｎ０．４９（Ｇａ１−ｘ Ａｌｘ ）０．５１Ｐの形で表され、ｘの値が０と１との間で種々の値に変化し得る材料を意味する。なお、Ｉｎと（Ａｌｘ Ｇａ１−ｘ ）の混晶比率の０．４９および０．５１はＩｎＧａＡｌＰ系材料が積層されるＧａＡｓなどの半導体基板と格子整合される比率であることを意味し、ＡｌＧａＡｓ系材料とは、ＡｌｙＧａ１−ｙＡｓの形で表され、ｙの値が０と１との間で種々の値に変化し得る材料を意味する。
【００２４】
具体例としては、たとえば、Ｉｎ０．４９（Ｇａ０．２５Ａｌ０．７５）０．５１Ｐからなり、Ｓｅがドープされてキャリア濃度が１×１０１７〜１×１０１９ｃｍ−３程度、厚さが０．５〜２μｍ程度のｎ形クラッド層３ａと、Ｉｎ０．４９（Ｇａ０．８Ａｌ０．２）０．５１Ｐからなり、ノンドープで０．１〜２μｍ程度の厚さの活性層３ｂと、Ｚｎがドープされてキャリア濃度が１×１０１６〜１×１０１９ｃｍ−３程度、厚さが０．５〜２μｍ程度で、ｎ形クラッド層３ａと同じ組成のＩｎＧａＡｌＰ系化合物半導体からなるｐ形クラッド層３ｃとの積層構造により形成される。
【００２５】
一方、ＡｌＧａＡｓ系化合物半導体からなる場合には、Ａｌ０．７Ｇａ０．３Ａｓからなり、Ｓｅがドープされてキャリア濃度が１×１０１７〜１×１０１９ｃｍ−３程度、厚さが０．１〜２μｍ程度のｎ形クラッド層３ａと、Ａｌ０．２Ｇａ０．８Ａｓからなり、ノンドープで０．１〜２μｍ程度の厚さの活性層３ｂと、Ｚｎがドープされてキャリア濃度が１×１０１６〜１×１０１９ｃｍ−３程度、厚さが０．１〜２μｍ程度で、ｎ形クラッド層３ａと同じ組成のＡｌＧａＡｓ系化合物半導体からなるｐ形クラッド層３ｃとの積層構造により形成される。
【００２６】
この発光層形成部３のｐ形クラッド層３ｃ上に、たとえばｐ形ＡｌｚＧａ１−ｚＡｓ（０．５≦ｚ≦０．８）からなるウィンドウ層４が１〜１０μｍ程度形成されることにより、半導体積層部１０が形成されている。ウィンドウ層４は、図１に示される例では、その側面から光を取り出せるようにするもので、光を吸収しないようなバンドギャップの材料により形成されている。
【００２７】
なお、図１の例では示されていないが、ｎ形クラッド層３ａの下に、屈折率の異なる半導体層をλ／（４ｎ）（λは発光波長、ｎは半導体層の屈折率）の厚さで交互に５〜４０層づつ程度積層する反射層（ＤＢＲ）が挿入されていてもよい。反射層を挿入することで、導電性基板１の手前である程度の光を反射することができるからである。反射層（ＤＢＲ）は、活性層３ｂよりもバンドギャップが大きい層、たとえばＡｌＧａＡｓのＡｌの組成を変更した積層構造により得られる。
【００２８】
つぎに、図１に示されるＬＥＤチップの製造方法について、図２を参照しながら説明をする。たとえばｐ形のＧａＡｓ基板１３をＭＯＣＶＤ（有機金属化学気相成長）装置内に入れ、反応ガスのトリエチルガリウム（以下、ＴＥＧという）、トリメチルアルミニウム（以下、ＴＭＡという）、トリメチルインジウム（以下、ＴＭＩｎという）、ホスフィン（以下、ＰＨ３という）およびｐ形ドーパントとしてのジメチル亜鉛（ＤＭＺｎ）、ｎ形ドーパントガスとしてのＨ２Ｓｅのうち必要なガスをキャリアガスの水素（Ｈ２）と共に適宜導入し、５００〜７００℃程度でエピタキシャル成長をする。
【００２９】
まず、図２（ａ）に示されるように、ｐ形でキャリア濃度が１×１０１７〜１×１０２０ｃｍ−３程度のたとえばＡｌ０．７Ｇａ０．３Ａｓからなるｐ形ウィンドウ層４を１〜１０μｍ程度、ｐ形でキャリア濃度が１×１０１６〜１×１０１９ｃｍ−３程度のＩｎ０．４９（Ｇａ０．３Ａｌ０．７）０．５１Ｐからなるｐ形クラッド層３ｃを１μｍ程度エピタキシャル成長する。ついで、たとえばノンドープのＩｎ０．４９（Ｇａ０．３Ａｌ０．７）０．５１Ｐからなる活性層３ｂを０．５μｍ程度、さらにｐ形クラッド層３ｃと同様の反応ガスで、ｎ形でキャリア濃度が１×１０１６〜１×１０１９ｃｍ−３程度のたとえばＩｎ０．４９（Ｇａ０．３ Ａｌ０．７ ）０．５１Ｐからなるｎ形クラッド層３ａを１μｍ程度、それぞれ成長する。
【００３０】
つぎに、図２（ｂ）に示されるように、ＣＶＤ法などにより、たとえばＳｉＯ２を０．０２〜０．２μｍ程度成膜し、上部電極の大きさと殆ど同じか、２０μｍ程度大きくなる大きさになるように、パターニングをし、第２の電流ブロック層１２を形成する。
【００３１】
その後、図２（ｃ）に示されるように、スパッタリングまたは真空蒸着などにより、Ｔｉを０．０５μｍ程度、Ａｕを０．２μｍ程度積層した第１金属層１４ａを形成する。さらに、Ａｇを０．１μｍ程度、Ａｕを０．１μｍ程度積層すると、Ａｇの反射率が高いため、後述する導電性基板１に貼り付けた後に、上面側に光を反射させるのに都合がよい。
【００３２】
一方、図２（ｄ）に示されるように、たとえばＳｉからなる導電性基板１の一表面に、スパッタリングまたは真空蒸着などにより、たとえばＴｉ／Ａｕ／Ｔｉ／Ａｌをそれぞれ０．０５μｍ／０．２μｍ／０．０５μｍ／０．２μｍの積層構造で第２金属層１４ｂを形成する。
【００３３】
つぎに、図２（ｅ）に示されるように、（ｃ）工程で形成された第１の金属層１４ａが、（ｄ）工程で形成された第２の金属層１４ｂと向かい合うように、ＧａＡｓ基板１３を導電性基板１の上に重ね、両者に圧力をかけてチッ素雰囲気中で、７００℃程度のアニールを３〜３０分間行う。その結果、第１および第２の金属層１４ａ、１４ｂが融着し、導電性基板１と第２の電流ブロック層１２およびｎ形クラッド層３ａとが、金属層１４（図２（ｆ）参照）を介して接着される。
【００３４】
その後、図２（ｆ）に示されるように、半導体積層部１０を成長する際の基板であるＧａＡｓ基板１３を、たとえばアンモニア水とＨ２Ｏ２との混合液により、エッチングして除去することにより、ｐ形ウィンドウ層４を露出させ、その露出面にＳｉＯ２層を０．０２〜０．２μｍ程度の厚さ、ＣＶＤ法などにより形成する。そして、上部電極６を形成する場所で、上部電極６とほぼ同じか、直径で２０μｍ程度大きくなる大きさで残るように、その周囲をエッチングにより除去してパターニングをし、第１の電流ブロック層１１を形成する。
【００３５】
その後、露出するウィンドウ層４および第１の電流ブロック層１１上に、たとえばＮｉおよびＡｕを真空蒸着などにより積層して、熱処理をすることにより、２〜１００ｎｍ程度の厚さで光は透過し、電流を拡散させることができる電流拡散層５を形成する。その後、第１電流ブロック層１１上で、電流拡散層５の表面に、たとえばＡｕ−Ｚｎ合金などからなる上部電極６を０．１〜１μｍ程度形成し、導電性基板１の裏面に同様に、Ａｕ−Ｇｅ合金からなる下部電極７を形成する。そして、ダイシングによりウェハからチップ化することにより、図１に示される構造のＬＥＤチップが得られる。なお、導電性基板１が金属板であれば、下部電極７をさらに形成する必要はない。
【００３６】
本発明によれば、光を透過させることができない上部電極の下側には、電流ブロック層が発光層形成部の上下両側に設けられている。そのため、電流ブロック層を廻り込んで内部に電流が流れ込む余地が大幅に抑制され、上部電極の下側の発光層形成部には、殆ど電流が流れず、光を取り出しにくい上部電極の下側での発光を抑制することができる。すなわち、電流ブロック層が一方だけに設けられていると、第１の電流ブロック層の位置を通り過ぎた電流は内部に拡散しやすいが、さらに発光層形成部を挟んで第２の電流ブロック層があると、その部分では電流が流れないため、電流は外部に迂回され、結局発光層形成部での上部電極の下側への電流は抑制される。その結果、無駄な発光がなくなり、電流は上部電極の周囲に集中して流れ、発光した光を有効に取り出すことができ、総合的な発光効率を向上させることができる。
【００３７】
前述の例では、半導体積層部を形成する基板をｐ形のＧａＡｓ基板を用いて行ったが、ｎ形基板を用いて、ｎ形半導体層から成長してもよい。その場合、図１の構造で、導電性基板１側がｐ形となり、上部電極６側がｎ形のＬＥＤチップが得られる。さらに、前述の例では、ウィンドウ層が上部電極側に形成されるように、ＧａＡｓ基板上に最初にウィンドウ層を形成し、半導体積層部１０の上面がｎ形クラッド層で、貼り付けた状態で上面にウィンドウ層が形成されていたが、ＧａＡｓ基板上に発光層形成部およびウィンドウ層を形成して、最終的に導電性基板１側にのみウィンドウ層を形成する構造でもよい。
【００３８】
また、前述の例では、電流ブロック層１１、１２として、ＳｉＯ２を用いたが、ＳｉＮなどの他の絶縁層でもよいし、半導体層で周囲の導電形と異なる導電形、またはプロトンなどのイオン打ち込みなどにより半絶縁化したものでもよい。この場合、図１に示される例のように、電極の大きさに合せてパターニングしてもよいし、その領域のみの導電形を変えたりイオン打ち込みを行ってもよい。
【００３９】
また、前述の例では、透明電極からなる電流拡散層５が設けられ、ウィンドウ層４のキャリア濃度を余り大きくしていないが、ウィンドウ層のキャリア濃度を大きくして、ウィンドウ層により電流を拡散し、透明電極による電流拡散層を設けない構造にすることもできる。この場合、ウィンドウ層表面で、上部電極６の下側には、たとえばＧａＡｓからなるコンタクト層を設け、上部電極６とのオーミックコンタクトを取ることが好ましい。
【００４０】
さらに、図１に示される例では、半導体積層部を形成するＧａＡｓ基板を除去して、導電性基板１を貼り付ける構造であったため、第１および第２の電流ブロック層共に、発光層形成部３を構成する半導体層を成長した後に形成することができ、発光層形成部３の上下両側に電流ブロック層１１、１２を形成しても、発光層形成部３を構成する半導体層の成長に何ら影響を与えないため好ましい。しかし、このような基板貼付け構造でなくても、発光層形成部３の上下両側に電流ブロック層を設けることができる。
【００４１】
図３は、この例を示す断面説明図である。すなわち、ｎ形ＧａＡｓなどからなる導電性基板１上に多層反射層２１が、たとえばｎ形ＡｌＧａＡｓ系化合物のＡｌの組成を変更して、屈折率の異なる半導体層をλ／（４ｎ）（λは発光波長、ｎは半導体層の屈折率）の厚さで交互に５〜４０層づつ程度積層された反射層（ＤＢＲ）で形成され、その上にｎ形ＡｌＧａＡｓ系化合物からなる電流ブロック形成用半導体層２２が積層され、上部電極の真下に相当する部分のみｐ形ドーパンとを注入してｐ形化した第２電流ブロック層１２が形成されている。
【００４２】
その上には、図１に示される例と同様に、ＩｎＧａＡｌＰ系化合物からなるｎ形クラッド層３ａ、ＩｎＧａＡｌＰ系化合物からなる活性層３ｂ、およびＩｎＧａＡｌＰ系化合物からなるｐ形クラッド層３ｃが積層されて発光層形成部３が形成され、さらにその上にＡｌＧａＡｓ系化合物からなるウィンドウ層４が連続的に積層されている。そしてその上に、ＳｉＯ２からなる第１電流ブロック層１１および光を透過する電流拡散層５が設けられ、さらに上部電極６および下部電極７が前述の例と同様に設けられることにより形成されている。
【００４３】
このような構造でも、前述の例と同様に、発光層形成部３の上下両側に電流ブロック層が形成されているため、上部電極の下側に電流の流れ込みを抑制することができ、流れる電流に対して、外に取り出す光の効率を大幅に向上させることができる。もちろん、この場合も、発光層形成部３の下側に形成される第２の電流ブロック層１２は、発光層形成部３の成長前に形成されているが、部分的に導電形を異ならせているため、表面は平坦であり、その上に成長する発光層形成部３の半導体層の膜質を低下させることはない。なお、この第２の電流ブロック層１２の形成は、導電形を異ならせるのではなく、プロトンなどの打ち込みによる半絶縁化で行ってもよい。要は電流を阻止できればよい。
【００４４】
【発明の効果】
本発明によれば、外部に光を取り出すのに不都合な上部電極の下側における活性層での発光を抑制するように、発光層形成部の上下両側に、上部電極とほぼ同程度の大きさに、電流ブロック層が設けられているため、上部電極の下側への電流注入を抑制することができ、無駄な発光を抑制することができる。その結果、入力する電力に対する輝度の割合（発光効率）を非常に向上させることができ、高効率な半導体発光素子が得られる。
【図面の簡単な説明】
【図１】本発明による半導体発光素子の一実施形態の断面構造の説明図である。
【図２】図１に示される半導体発光素子の製造工程を示す図である。
【図３】本発明による半導体発光素子の他の実施形態を示す断面説明図である。
【図４】従来のＬＥＤチップの断面構造の説明図である。
【図５】図４に示される構造のＬＥＤチップの電流注入領域（発光領域）を示す説明図である。
【符号の説明】
１ 導電性基板
３ 発光層形成部
４ ウィンドウ層
５ 電流拡散層
６ 上部電極
７ 下部電極
１０ 半導体積層部
１１ 第１の電流ブロック層
１２ 第２の電流ブロック層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor light emitting device with improved light extraction efficiency to the outside. More specifically, the present invention relates to a semiconductor light emitting device capable of suppressing unnecessary light emission by suppressing current injection to the lower side of an electrode that is difficult to extract light to the outside, and capable of efficiently extracting emitted light to the outside.
[0002]
[Prior art]
As shown in FIG. 4, for example, a semiconductor light emitting device using a conventional InGaAlP-based compound semiconductor has a light reflection layer 2 having a stacked structure of n-type InAlP / GaAs on a semiconductor substrate 31 made of n-type GaAs. A structure in which a non-doped active layer is sandwiched between an n-type clad layer and a p-type clad layer, a light emitting layer forming portion 3 having a double heterojunction structure made of an InGaAlP-based semiconductor material, and a window layer 4 made of a p-type AlGaAs-based semiconductor material And a semiconductor laminated portion 10 made of a contact layer 5 made of p-type GaAs, an upper electrode 6 made of an Au-Be alloy or the like on the contact layer 5, and an Au-Ge alloy made on the back side of the semiconductor substrate. Are formed by providing the lower electrodes 7 respectively.
[0003]
In such a structure, although light is extracted from the upper surface side, the upper electrode does not transmit light, so that light emitted from the active layer below the upper electrode 6 cannot be effectively extracted from the upper surface side. Even if light is emitted by injecting a current, it will eventually be useless. Therefore, below the upper electrode 6, between the light emitting layer forming portion 3 and the window layer 4, for example, n-type GaAs having the opposite conductivity type to the surrounding semiconductor layer or SiO as the insulating layer is formed. 2 By providing the current block layer 11 made of, for example, the current injection into the light emitting layer forming portion 3 located below the upper electrode 6 is suppressed, and the light is intensively emitted to a place where light can be easily taken out. There is a contrivance for efficiently extracting emitted light to the outside without causing unnecessary light emission (for example, see Patent Document 1).
[0004]
[Patent Document 1]
Japanese Patent Application Laid-Open No. 8-288544 (FIG. 1)
[0005]
[Problems to be solved by the invention]
As described above, in order to suppress light emission below the upper electrode, the current path is formed by interposing the current block layer between the light emitting layer forming portion and the upper electrode below the upper electrode. Since the current bypasses the current blocking layer, light emission at a position below the upper electrode can be suppressed, and useless light emission can be prevented. As a result, the proportion of light that can be extracted to the outside with respect to the emitted light can be increased.
[0006]
However, the present inventors assume that the window layer 4 is 5 μm thick, the diameter of the upper electrode 6 (the size of the current blocking layer 11 is also substantially the same) is 120 μm, and the chip size is 330 μm square in the structure shown in FIG. , The carrier concentration of the window layer 4 is 1 × 10 18 cm -3 As a result of simulating the current in a state where the height is not so high, as shown in FIG. 5, the upper electrode is formed in the light emitting layer forming portion 3 below the upper electrode portion (the portion W in FIG. 5). It was found that the current flowed even in a region 20 μm at a time from the periphery of the device to emit light. This is because even when the current blocking layer 11 blocks the current injection on the upper electrode 6 side, a current path is formed on the entire surface of the light emitting layer forming portion 3 on the substrate 1 side. Is presumed to be based on the spread of
[0007]
In FIG. 5, the width W of the upper electrode 6 (the width of the current blocking layer 11) is in the range from 105 μm to 225 μm from the chip end face, and the range of current flow in the light emitting layer forming portion is from the end face. This indicates that the range is outside 125 μm and 205 μm. The vertical axis indicates the current density. In this simulation, no current diffusion layer was provided (the carrier concentration of the window layer was not increased, and no transparent electrode was provided). It can be seen that the current is concentrated on the side. Actually, when the current diffusion layer is provided under the current block layer, the current spreads to the chip end face side, but it is presumed that the amount of sneak to the lower side of the current block layer further increases.
[0008]
The present invention has been made in view of such a situation, and suppresses light emission below the upper electrode, which is difficult to take out and use even when emitting light, and to take out emitted light as much as possible. It is an object of the present invention to provide a semiconductor light emitting device having a structure capable of improving luminous efficiency by using the same.
[0009]
[Means for Solving the Problems]
A semiconductor light emitting device according to the present invention includes a conductive substrate, a semiconductor laminated portion including a light emitting layer forming portion provided on one surface side of the conductive substrate, and a part of a chip area on an upper surface side of the semiconductor laminated portion. A first current blocking layer provided between the light emitting layer forming portion and the upper electrode side at a portion located below the upper electrode; A second current block layer provided between any of the layers between the light emitting layer forming portion and the conductive substrate is provided at a portion located below the electrode.
[0010]
Here, the “conductive substrate” is meant to include not only a material having excellent conductivity such as a metal plate but also a material having a resistivity that does not hinder electric conduction, such as a semiconductor substrate. In addition, “any one of the layers” means, for example, a bonding surface of a different layer such as between the upper electrode and the window layer or between the window layer and the light emitting layer forming portion, and for example, growth of the window layer twice. And the inside of the same layer as between the divided layers.
[0011]
With this structure, since the current blocking layers are formed on the upper and lower surfaces of the light emitting layer forming portion, the current flowing to the light emitting layer forming portion located below the upper electrode is greatly reduced, and unnecessary light emission is performed. Can be prevented, the efficiency of taking out emitted light can be improved, and the luminous efficiency can be greatly increased.
[0012]
Generally, when the current block layer is partially formed under the light emitting layer forming portion, the surface becomes uneven and the light emitting layer forming portion laminated thereon is not flat, so that the film quality deteriorates. Conventionally, no current blocking layer is formed below the light emitting layer forming portion because the internal quantum efficiency is reduced. However, for example, after laminating the light emitting layer forming portion, the substrate side of the light emitting layer forming portion is removed, a current blocking layer is formed on the surface thereof, and then a conductive substrate is attached, or the current blocking layer is formed. By changing the conductivity type of only part of the semiconductor layer to be made, or by increasing the resistance by ion implantation or the like, only the lower side of the upper electrode can be partially used as a current blocking layer while maintaining a flat surface, A high-quality light-emitting layer forming portion can be obtained without being affected by a partially provided current blocking layer.
[0013]
Since at least one of the first and second current blocking layers is formed larger than the upper electrode, it is possible to further prevent a current from flowing below the upper electrode, thereby preventing unnecessary light emission. be able to.
[0014]
Specifically, if the conductive substrate has a structure in which one surface of the semiconductor laminated portion is adhered to a surface on which the second current blocking layer is provided via a metal layer, the light emitting layer forming portion When growing a semiconductor layer such as, there is no need to provide an etching step or a diffusion step, and before growing the light emitting layer forming portion, there is no need to interpose an unfavorable step for growing the light emitting layer forming portion. A clean light emitting layer forming portion can be grown without affecting the internal quantum efficiency. However, even when the semiconductor substrate is not removed and is continuously stacked on the semiconductor substrate, for example, the conductivity type of only a portion of the semiconductor layer located below the upper electrode is changed to a conductivity type different from the surrounding conductivity type. By changing or increasing the resistance, even if the second current blocking layer is formed below the light emitting layer forming portion, it is possible to prevent the film quality of the light emitting layer forming portion from deteriorating.
[0015]
BEST MODE FOR CARRYING OUT THE INVENTION
Next, the semiconductor light emitting device of the present invention will be described with reference to the drawings. A semiconductor light emitting device according to the present invention is provided with a semiconductor laminated portion 10 including a light emitting layer forming portion 3 on one surface side of a conductive substrate 1 as shown in FIG. The upper electrode 6 is provided on the upper surface side of the semiconductor laminated portion 10 in a size of a part of the chip area. The first current blocking layer 11 is provided between the light emitting layer forming section 3 and the upper electrode 6 in a portion located below the upper electrode 6, and the lower side of the upper electrode 6 is provided. Is characterized in that the second current blocking layer 12 is provided between any of the layers between the light emitting layer forming portion 3 and the conductive substrate 1 in the portion located at the position indicated by the arrow mark.
[0016]
In the example shown in FIG. 1, both the first and second current blocking layers 11 and 12 are made of SiO 2. 2 The conductive substrate 1 is formed of an insulating film such as SiN or SiN. The conductive substrate 1 is attached after the second current block layer 12 is formed on the surface of the stacked semiconductor laminated portion after the semiconductor laminated portion 10 is formed. Is formed. However, in the conventional structure shown in FIG. 4, a semiconductor layer and a current blocking layer may be formed sequentially on a conductive substrate made of a semiconductor substrate, and the current blocking layer is a semiconductor layer, and It may be formed of a layer of a conductivity type different from the conductivity type. The point is that the current may be stopped at the current block layer.
[0017]
The thickness of the first and second current blocking layers 11 and 12 may be 0.02 to 0.2 μm in the case of an insulating layer, and 0 in the case of a semiconductor layer of a different conductivity type as long as the current can be stopped. It may be about 0.1 to 0.2 μm. The size of the upper electrode 6 is substantially the same as that of the upper electrode 6, but at least one of them is formed to have a diameter larger than the upper electrode 6 by about 10 to 40 μm. From the viewpoint of preventing sneaking around and preventing useless current. If the size of the current blocking layers 11 and 12 is small, the current flows into the lower side of the upper electrode 6 and wasteful light emission occurs. If the current blocking layers 11 and 12 are too large, the size of the upper electrode 6 increases. This is because light emission on the outside is reduced, and light emission efficiency (internal quantum efficiency) with respect to the chip area is reduced. The first and second current blocking layers 11 and 12 may be made of different materials.
[0018]
When the conductive substrate 1 is to be attached to the laminated semiconductor laminated portion 10, a semiconductor substrate such as a silicon substrate or a GaP substrate, or a metal substrate such as tungsten or Al may be used. In this case, for example, Ti / Au / Ti / Al is sequentially laminated on the surface of the conductive substrate 1 to be bonded to the semiconductor laminated portion 10 in a thickness of 50 nm, 200 nm, 50 nm, and 200 nm, respectively, from the conductive substrate 1 side. A bonding metal layer 14b (see FIG. 2D) having a structure is provided and bonded. With such a laminated structure, wettability and adhesion can be improved while preventing interdiffusion (barrier properties of Ti).
[0019]
In the example shown in FIG. 1, a silicon substrate which is a semiconductor substrate is used as the conductive substrate 1. The silicon substrate may be either p-type or n-type, and may be conductive and have a carrier concentration that does not hinder current injection. However, it is desirable to further diffuse As, B, and the like into at least a surface portion of the semiconductor substrate that is to be joined to the metal layer, thereby forming a high-concentration region. A second metal layer serving as the lower electrode 7 is provided on the surface opposite to the bonding surface. Also in this case, it is preferable to make the contact surface of the semiconductor substrate 1 with the lower electrode 7 a high-concentration region in order to easily obtain ohmic contact.
[0020]
In the case where a semiconductor substrate is used as the conductive substrate 1, light emitted from the light emitting layer forming part 3 toward the conductive substrate 1 is almost reflected by the bonding metal layer 14, so that a light absorbing GaAs substrate or the like is used. May be.
[0021]
The lower electrode 7 is made of a material that easily makes ohmic contact with the silicon substrate such as an Au-Zn alloy or an Au-Be alloy when the conductive substrate 1 is a p-type, and an Au-Ge alloy or the like when the n-type is used. .
[0022]
In the example shown in FIG. 1, the light emitting layer forming section 3 has a double hetero layer in which the active layer 3b is sandwiched between an n-type cladding layer 3a and a p-type cladding layer 3c made of a material having a larger band gap and a smaller refractive index. The n-type cladding layer 3a is formed on the conductive substrate 1 side. The active layer 3b is not limited to the bulk structure, but may have a quantum well structure. As a semiconductor material, for example, an InGaAlP-based material is mainly used to obtain red light, and an AlGaAs-based material is mainly used to obtain infrared light. The light emitting layer forming portion 3 is grown to a required composition (by changing the Al composition ratio or doping with a dopant) or to a required thickness depending on the emission wavelength of the target device.
[0023]
Here, the InGaAlP-based material refers to In 0.49 (Ga 1-x Al x ) 0.51 A material is represented in the form of P, where the value of x can vary between 0 and 1 to various values. Note that In and (Al x Ga 1-x The mixed crystal ratios of 0.49 and 0.51 in ()) are ratios that are lattice-matched to a semiconductor substrate such as GaAs on which an InGaAlP-based material is laminated. y Ga 1-y A material is expressed in the form of As, which means that the value of y can vary between 0 and 1 to various values.
[0024]
As a specific example, for example, In 0.49 (Ga 0.25 Al 0.75 ) 0.51 P, which is doped with Se and has a carrier concentration of 1 × 10 17 ~ 1 × 10 19 cm -3 An n-type cladding layer 3a having a thickness of about 0.5 to 2 μm; 0.49 (Ga 0.8 Al 0.2 ) 0.51 A non-doped active layer 3b having a thickness of about 0.1 to 2 μm and a Zn-doped active layer having a carrier concentration of 1 × 10 16 ~ 1 × 10 19 cm -3 It has a thickness of about 0.5 to 2 μm and has a laminated structure of an n-type cladding layer 3a and a p-type cladding layer 3c made of an InGaAlP-based compound semiconductor having the same composition.
[0025]
On the other hand, when an AlGaAs-based compound semiconductor is used, Al 0.7 Ga 0.3 As, doped with Se and having a carrier concentration of 1 × 10 17 ~ 1 × 10 19 cm -3 An n-type cladding layer 3a having a thickness of about 0.1 to 2 μm; 0.2 Ga 0.8 A non-doped active layer 3b having a thickness of about 0.1 to 2 μm and a Zn-doped active layer having a carrier concentration of 1 × 10 16 ~ 1 × 10 19 cm -3 It has a thickness of about 0.1 to 2 μm, and has a laminated structure of an n-type cladding layer 3a and a p-type cladding layer 3c made of an AlGaAs-based compound semiconductor having the same composition.
[0026]
On the p-type cladding layer 3c of the light emitting layer forming portion 3, for example, p-type Al z Ga 1-z The semiconductor layered portion 10 is formed by forming the window layer 4 made of As (0.5 ≦ z ≦ 0.8) by about 1 to 10 μm. In the example shown in FIG. 1, the window layer 4 allows light to be extracted from the side surface thereof, and is formed of a material having a band gap that does not absorb light.
[0027]
Although not shown in the example of FIG. 1, a semiconductor layer having a different refractive index has a thickness of λ / (4n) (where λ is the emission wavelength and n is the refractive index of the semiconductor layer) below the n-type cladding layer 3a. A reflective layer (DBR), which is alternately stacked by about 5 to 40 layers, may be inserted. By inserting the reflective layer, a certain amount of light can be reflected in front of the conductive substrate 1. The reflection layer (DBR) is obtained by a layer having a band gap larger than that of the active layer 3b, for example, a laminated structure in which the composition of Al of AlGaAs is changed.
[0028]
Next, a method for manufacturing the LED chip shown in FIG. 1 will be described with reference to FIG. For example, a p-type GaAs substrate 13 is placed in an MOCVD (metal organic chemical vapor deposition) apparatus, and triethylgallium (hereinafter, referred to as TEG), trimethylaluminum (hereinafter, referred to as TMA), and trimethylindium (hereinafter, referred to as TMIn) as reaction gases. ), Phosphine (hereinafter PH) 3 Dimethylzinc (DMZn) as a p-type dopant, and H as an n-type dopant gas. 2 The necessary gas of Se is hydrogen (H 2 ), And epitaxially grown at about 500 to 700 ° C.
[0029]
First, as shown in FIG. 2A, a p-type carrier concentration of 1 × 10 17 ~ 1 × 10 20 cm -3 For example Al 0.7 Ga 0.3 The p-type window layer 4 made of As is about 1 to 10 μm thick and has a p-type carrier concentration of 1 × 10 16 ~ 1 × 10 19 cm -3 About In 0.49 (Ga 0.3 Al 0.7 ) 0.51 A p-type cladding layer 3c made of P is epitaxially grown to about 1 μm. Then, for example, undoped In 0.49 (Ga 0.3 Al 0.7 ) 0.51 The active layer 3b made of P is about 0.5 μm, and the same reactive gas as that of the p-type cladding layer 3c is used. 16 ~ 1 × 10 19 cm -3 For example In 0.49 (Ga 0.3 Al 0.7 ) 0.51 An n-type cladding layer 3a made of P is grown to a thickness of about 1 μm.
[0030]
Next, as shown in FIG. 2 Is formed into a film having a thickness of about 0.02 to 0.2 μm, and is patterned so as to be almost the same as the size of the upper electrode or about 20 μm larger to form the second current blocking layer 12.
[0031]
After that, as shown in FIG. 2C, a first metal layer 14a in which Ti is deposited about 0.05 μm and Au is deposited about 0.2 μm is formed by sputtering or vacuum deposition. Further, when Ag is laminated on the order of 0.1 μm and Au is laminated on the order of 0.1 μm, the reflectivity of Ag is high, so that it is convenient to reflect light to the upper surface side after attaching to the conductive substrate 1 described later. .
[0032]
On the other hand, as shown in FIG. 2D, for example, Ti / Au / Ti / Al is deposited on one surface of the conductive substrate 1 made of, for example, 0.05 μm / 0.2 μm by sputtering or vacuum deposition. The second metal layer 14b is formed in a laminated structure of /0.05 μm / 0.2 μm.
[0033]
Next, as shown in FIG. 2E, the GaAs is formed such that the first metal layer 14a formed in the step (c) faces the second metal layer 14b formed in the step (d). The substrate 13 is overlaid on the conductive substrate 1, and pressure is applied to both to perform annealing at about 700 ° C. for 3 to 30 minutes in a nitrogen atmosphere. As a result, the first and second metal layers 14a and 14b are fused, and the conductive substrate 1, the second current blocking layer 12 and the n-type cladding layer 3a are connected to the metal layer 14 (see FIG. 2 (f)). ) Is glued through.
[0034]
Thereafter, as shown in FIG. 2 (f), the GaAs substrate 13 which is a substrate when growing the semiconductor laminated portion 10 is, for example, ammonia water and H 2 O 2 The p-type window layer 4 is exposed by etching with a mixed solution of 2 The layer is formed to a thickness of about 0.02 to 0.2 μm by a CVD method or the like. At the place where the upper electrode 6 is to be formed, its periphery is removed by etching so as to remain almost the same as the upper electrode 6 or about 20 μm in diameter, and is patterned to form a first current blocking layer. 11 is formed.
[0035]
After that, for example, Ni and Au are stacked on the exposed window layer 4 and the first current blocking layer 11 by vacuum deposition or the like, and heat treatment is performed to transmit light with a thickness of about 2 to 100 nm, A current diffusion layer 5 capable of diffusing current is formed. After that, on the first current block layer 11, an upper electrode 6 made of, for example, an Au—Zn alloy is formed on the surface of the current diffusion layer 5 by about 0.1 to 1 μm. A lower electrode 7 made of an Au-Ge alloy is formed. Then, by dicing the wafer into chips, the LED chip having the structure shown in FIG. 1 is obtained. If the conductive substrate 1 is a metal plate, it is not necessary to further form the lower electrode 7.
[0036]
According to the present invention, the current blocking layers are provided on the upper and lower sides of the light emitting layer forming portion below the upper electrode that cannot transmit light. Therefore, the room for the current to flow around the current block layer is greatly suppressed, and almost no current flows to the light emitting layer forming portion below the upper electrode, and the light is hardly taken out under the upper electrode. Can be suppressed. That is, when the current block layer is provided on only one side, the current passing through the position of the first current block layer is easily diffused into the inside, but the second current block layer is further sandwiched between the light emitting layer forming portions. If there is, the current does not flow in that portion, so the current is diverted to the outside, and eventually the current to the lower side of the upper electrode in the light emitting layer forming portion is suppressed. As a result, useless light emission is eliminated, current flows intensively around the upper electrode, the emitted light can be effectively extracted, and overall luminous efficiency can be improved.
[0037]
In the above-described example, the substrate for forming the semiconductor laminated portion is formed using a p-type GaAs substrate, but may be grown from an n-type semiconductor layer using an n-type substrate. In this case, in the structure of FIG. 1, a p-type LED chip on the conductive substrate 1 side and an n-type LED chip on the upper electrode 6 side can be obtained. Further, in the above-described example, the window layer is first formed on the GaAs substrate so that the window layer is formed on the upper electrode side, and the upper surface of the semiconductor laminated portion 10 is bonded with an n-type cladding layer. Although the window layer is formed on the upper surface, a structure in which the light emitting layer forming portion and the window layer are formed on the GaAs substrate and the window layer is finally formed only on the conductive substrate 1 side may be used.
[0038]
In the above-described example, the current blocking layers 11 and 12 are formed of SiO 2. 2 However, another insulating layer such as SiN may be used, a semiconductor layer having a conductivity type different from the surrounding conductivity type, or a semi-insulated layer formed by ion implantation of protons or the like may be used. In this case, as in the example shown in FIG. 1, patterning may be performed according to the size of the electrode, or the conductivity type of only that region may be changed or ion implantation may be performed.
[0039]
Further, in the above-described example, the current diffusion layer 5 composed of a transparent electrode is provided, and the carrier concentration of the window layer 4 is not so increased. However, the carrier concentration of the window layer is increased to diffuse the current through the window layer. Alternatively, a structure in which a current diffusion layer formed of a transparent electrode is not provided may be employed. In this case, it is preferable to provide a contact layer made of, for example, GaAs below the upper electrode 6 on the surface of the window layer and to make ohmic contact with the upper electrode 6.
[0040]
Further, in the example shown in FIG. 1, since the GaAs substrate forming the semiconductor laminated portion is removed and the conductive substrate 1 is attached, both the first and second current blocking layers are formed in the light emitting layer forming portion. 3 can be formed after the semiconductor layer constituting the light emitting layer forming section 3 is formed. Even if the current blocking layers 11 and 12 are formed on both the upper and lower sides of the light emitting layer forming section 3, the semiconductor layer forming the light emitting layer forming section 3 can be formed. It is preferable because it has no effect. However, the current blocking layers can be provided on both the upper and lower sides of the light emitting layer forming section 3 without using such a substrate bonding structure.
[0041]
FIG. 3 is an explanatory sectional view showing this example. That is, on the conductive substrate 1 made of n-type GaAs or the like, the multilayer reflective layer 21 changes, for example, the Al composition of the n-type AlGaAs-based compound to change the semiconductor layers having different refractive indices to λ / (4n) (λ is A light-emitting wavelength, n is a thickness of (a refractive index of a semiconductor layer) and is formed of a reflective layer (DBR) which is alternately laminated by about 5 to 40 layers, and a semiconductor for forming a current block formed of an n-type AlGaAs-based compound thereon. The layer 22 is stacked, and the p-type second current blocking layer 12 is formed by injecting a p-type dopant only into a portion corresponding to a portion directly below the upper electrode.
[0042]
1, an n-type cladding layer 3a made of an InGaAlP-based compound, an active layer 3b made of an InGaAlP-based compound, and a p-type clad layer 3c made of an InGaAlP-based compound are laminated thereon. A light-emitting layer forming section 3 is formed, and a window layer 4 made of an AlGaAs-based compound is continuously laminated thereon. And on top of that, SiO 2 A first current blocking layer 11 made of and a light-transmitting current diffusion layer 5 are provided, and an upper electrode 6 and a lower electrode 7 are provided in the same manner as in the above-described example.
[0043]
Even in such a structure, the current blocking layers are formed on both the upper and lower sides of the light emitting layer forming portion 3 as in the above-described example. In contrast, the efficiency of light taken out can be greatly improved. Of course, also in this case, the second current blocking layer 12 formed below the light emitting layer forming section 3 is formed before the growth of the light emitting layer forming section 3, but the conductivity type is partially changed. Therefore, the surface is flat, and the film quality of the semiconductor layer of the light emitting layer forming portion 3 grown thereon is not degraded. The formation of the second current blocking layer 12 may be performed by semi-insulation by implanting protons or the like, instead of changing the conductivity type. In short, it is only necessary to be able to block the current.
[0044]
【The invention's effect】
According to the present invention, the upper and lower sides of the light emitting layer forming portion are substantially the same size as the upper electrode so as to suppress light emission in the active layer below the upper electrode, which is inconvenient for extracting light to the outside. In addition, since the current blocking layer is provided, current injection to the lower side of the upper electrode can be suppressed, and unnecessary light emission can be suppressed. As a result, the ratio of the luminance to the input power (luminous efficiency) can be greatly improved, and a highly efficient semiconductor light emitting device can be obtained.
[Brief description of the drawings]
FIG. 1 is an explanatory diagram of a cross-sectional structure of an embodiment of a semiconductor light emitting device according to the present invention.
FIG. 2 is a diagram showing a manufacturing process of the semiconductor light emitting device shown in FIG.
FIG. 3 is an explanatory sectional view showing another embodiment of the semiconductor light emitting device according to the present invention.
FIG. 4 is an explanatory diagram of a cross-sectional structure of a conventional LED chip.
FIG. 5 is an explanatory diagram showing a current injection region (light emitting region) of the LED chip having the structure shown in FIG.
[Explanation of symbols]
1 conductive substrate
3 Light emitting layer forming part
4 Window layer
5 Current diffusion layer
6 Upper electrode
7 Lower electrode
10 Semiconductor lamination section
11 1st current block layer
12 Second current blocking layer
