JP2004349275A - Process for producing chip - Google Patents
Process for producing chip Download PDFInfo
- Publication number
- JP2004349275A JP2004349275A JP2003108924A JP2003108924A JP2004349275A JP 2004349275 A JP2004349275 A JP 2004349275A JP 2003108924 A JP2003108924 A JP 2003108924A JP 2003108924 A JP2003108924 A JP 2003108924A JP 2004349275 A JP2004349275 A JP 2004349275A
- Authority
- JP
- Japan
- Prior art keywords
- chip
- dicing
- wafer
- groove
- blade
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、半導体装置や電子部品等のチップ製造方法に関するもので、特にウェーハをダイシングして個々のチップに分割するチップ製造方法に関するものである。
【0002】
【従来の技術】
従来、表面に半導体装置や電子部品等が形成されたウェーハを個々のチップに分割するには、ダイシングブレードと呼ばれる薄型砥石でウェーハに研削溝を入れてウェーハをカットするダイシング装置が用いられていた。ダイシングブレードは、細かなダイヤモンド砥粒をNiで電着したもので、厚さ30μm程度の極薄のものが用いられる。
【0003】
このダイシングブレードを30,000〜60,000rpmで高速回転させてウェーハに切込み、ウェーハを完全切断(フルカット)又は不完全切断(ハーフカット或いはセミフルカット)していた。ハーフカットはウェーハに厚さの半分程度切り込む方法で、セミフルカットは10μm程度の肉厚を残して研削溝を形成する場合のことである。
【0004】
しかし、このダイシングブレードによる研削加工の場合、ウェーハが高脆性材料であるため脆性モード加工となり、ウェーハの表面や裏面にチッピングが生じ、このチッピングが分割されたチップの性能を低下させる要因になっていた。
【0005】
特に最近スマートカードに代表される薄型ICカードに組込まれるICチップは、厚さ100μm以下のものが用いられ、この極薄のICチップ自体の抗折強度(曲げ応力が加えられた時の折損し難さ)が要求されるようになってきたが、ダイシング時に形成されたチップ周縁のチッピングによってチップの抗折強度が低下するという問題があった。また、チップ周縁に生じたチッピングは、微細クラックが徐々に内部に進行するためやっかいな問題であった。
【0006】
ダイシング工程におけるこのチッピングによる抗折強度低下の問題を解決する手段として、ウェーハの裏面にダイシングシートを貼付して表面からダイシングし、各チップの配列を維持したままその表面に別のシートを貼付してから裏面のダイシングシートを剥離し、分割された各チップの裏面及び端面にポリイミド等の薄膜を被覆して、各チップを補強する技術が提案されている(例えば、特許文献1参照。)。
【0007】
この技術においては、チップの補強薄膜を被覆後に再度裏面にシートを貼付し、その後表面側のシートを剥離してダイボンディング工程に送られる。
【0008】
【特許文献1】
特開2002−43251号公報
【0009】
【発明が解決しようとする課題】
しかし、上記の特許文献で提案されている技術は、ダイシング工程の他に補強薄膜被覆工程とその乾燥工程を必要とし、また、粘着シートの張替えを従来工程に比べ2回多く行わなければならず、チップコストが上昇するという問題があった。
【0010】
また、表面を被覆したとしても、チップ周縁に生じた微細クラックが徐々に内部に進行することは回避できず、これがチップの本来有している電気的性能に支障をきたしたり、長時間経過後のチップの抗折強度低下につながるという問題を解決することができなかった。
【0011】
本発明は、このような事情に鑑みてなされたもので、ダイシング時にチップの表裏両面に発生するチッピングを極力抑え、厚さの薄いチップであっても十分な抗折強度を有するチップを製造するチップ製造方法を提供することを目的とする。
【0012】
【課題を解決するための手段】
本発明は前記目的を達成するために、請求項1に記載の発明は、ウェーハをダイシングして個々のチップに分割するチップ製造方法において、先端V形状のダイシングブレードを用いて、前記ウェーハに僅かな肉厚を切り残したV溝を形成する工程と、前記切り残された部分を極薄のダイシングブレードで完全切断する工程と、によって断面が略台形状のチップを製造することを特徴としている。
【0013】
請求項1の発明によれば、ウェーハは先端V形状のダイシングブレードで僅かな肉厚を残したV溝が形成され、残された部分が極薄のダイシングブレードで完全切断されて、断面が略台形状のチップが製造される。この断面が台形状のチップは、通常の矩形断面のチップに比べて、曲げ応力が加えられた時に発生する内部応力が側面から外部に放出しやすいため、抗折強度が向上する。
【0014】
また、請求項2に記載の発明は、請求項1の発明において、前記V溝を形成する工程で切り残すウェーハの肉厚が5μm〜30μmであることを特徴としている。
【0015】
請求項2の発明によれば、V溝で切り残される肉厚が5μm〜30μmと薄いので、切り残された部分を完全切断するための極薄のダイシングブレードに粒度の高いブレードを用いても切断速度を低下させずに切断することができる。
【0016】
請求項3に記載の発明は、請求項1又は請求項2の発明において、前記極薄のダイシングブレードは、砥粒の粒度が♯4000〜♯6000で、厚さが10μm〜30μmであることを特徴としている。
【0017】
請求項3の発明によれば、V溝で切り残された部分を完全切断するダイシングブレードの粒度が♯4000〜♯6000と極細粒度であるため、完全切断時にチッピングが生じない。更に、厚さが10μm〜30μmと薄いので、分割されたチップの断面形状は略台形となり、チッピングが生じないことと合わせてチップの抗折強度が向上する。
【0018】
請求項4に記載の発明は、請求項1、2、又は3のうちいずれか1項の発明において、前記V溝を形成する工程と前記完全切断する工程とを同一の加工速度で行うことを特徴としている。
【0019】
請求項4の発明によれば、V溝形成工程と完全切断工程とを同一の加工速度で行うので、回転軸心が互いに平行な2本のスピンドルを有するダイシング装置を用いて、上記V溝加工と完全切断加工とを同時に行うことができ、スループットをほとんど低下させることなく台形断面のチップを製造することができる。
【0020】
【発明の実施の形態】
以下添付図面に従って本発明に係るチップ製造方法の好ましい実施の形態について詳説する。尚、各図において同一部材には同一の番号または記号を付している。
【0021】
先ず最初に、本発明に係るチップ製造方法に用いるダイシング装置の構成について説明する。図1はダイシング装置の外観を示す斜視図である。ダイシング装置10は、複数のワークが収納されたカセットを外部装置との間で受渡すロードポート60と、吸着部51を有しワークを装置各部に搬送する搬送手段50と、ワークの表面を撮像する撮像手段81と、加工部20と、加工後のワークを洗浄し、乾燥させるスピンナ40、及び装置各部の動作を制御するコントローラ100等とから構成されている。
【0022】
加工部20には、2本対向して配置され、先端に回転ブレード(ダイシングブレード)21が取付けられた高周波モータ内臓型のエアーベアリング式スピンドル22が設けられており、30,000rpm〜60,000rpmで高速回転するとともに、互いに独立して図のY方向のインデックス送りとZ方向の切込み送りとがなされる。また、ワークを吸着載置するワークテーブル23がXテーブル30の移動によって図のX方向に研削送りされるように構成されている。
【0023】
図2は、本発明のチップ製造方法に係る実施の形態を説明する概念図である。ダイシング装置10の対向配置された2本のスピンドル22の内、手前側(図2では左側)のスピンドル22Aには先端V形状のダイシングブレード21Aが取り付けられ、奥側(図2では右側)のスピンドル22Bには極薄のダイシングブレード21Bが取り付けられている。
【0024】
先端V形状のダイシングブレード21Aは、ダイヤモンド砥粒の電鋳ブレードで、粒度♯4000、外径約55mm、先端V角度40°となっており、50,000〜55,000rpmで回転される。また、極薄のダイシングブレード21Bは同じくダイヤモンド砥粒の電鋳ブレードで、粒度♯4000〜♯6000(好ましくは♯5000)、外径約55mm、刃厚10μm〜30μm(好ましくは15μm〜20μm)、刃先突出し量300μmで、砥粒の集中度は標準よりも低いものが使用され、50,000rpm〜55,000rpmで回転される。
【0025】
なお、極薄のダイシングブレード21Bの粒度が♯4000より粗いとウェーハWの裏面チッピングが許容値以上に発生し、♯6000より細かいと研削負荷が大き過ぎてダイシングできない。また、刃厚が10μmより薄いと剛性が弱くてすぐに破損してしまい実用的でなく、30μmより厚いと厚さ100μm以下の極薄のウェーハWの場合にチップCの断面が台形状にならず適さない。
【0026】
本発明のチップ製造方法では、先ず図2(a)に示すように、ウェーハWの裏面をダイシングテープTに貼付した状態で、ウェーハWの主表面に形成された複数のパターン面P間のストリートSに先端V形状のダイシングブレード21AでV溝Gを形成する。
【0027】
形成されたV溝Gは、図2(b)のA部に示すようになっている。図3はこのA部の拡大図である。同図に示すように、V溝GはウェーハWの裏面からDの肉厚だけ切り残してある。この切残し量Dは5μm〜30μmで、好ましくは10μm〜25μmであり、更に15μm〜20μmがより好適である。この時の研削速度は、ウェーハWがSiの場合は40mm/secとした。
【0028】
このV溝形成を数ライン行った後、図2(b)に示すように、最初のV溝Gの底を極薄のダイシングブレード21Bを用いて、ダイシングテープTに10μm程度切り込む形でフルカットダイシング(完全切断)を行う。この時の研削速度も40mm/secとした。
【0029】
なお、切残し量Dが5μm以下の場合、V溝形成時にウェーハWの所々に裏面まで達するクラックが生じる。また、切残し量Dが30μm以上の場合は、V溝形成に続いて行われる粒度♯5000の極薄ブレードによるフルカットダイシング時に、研削負荷が大き過ぎ、研削速度を極度に低速にしないとダイシングできず、スループット上から見て実用的でない。
【0030】
前述したように、V溝形成とフルカットダイシングとの研削速度が同じため、先行するV溝形成と後に続くフルカットダイシングとを同時に行うことができる。このように図2(c)に示すように順次V溝形成とフルカットダイシングとが同時進行し、全てのストリートSの加工が終了すると、ウェーハWが90°回転され、先程のストリートSと直行するストリートSのV溝形成とフルカットダイシングが行われる。
【0031】
このように、先ずウェーハWのパターン面P側を先端V形状のダイシングブレード21AでV溝Gを形成するため、多種のデバイス膜に対応できる。例えば、Lo w−K膜のようなメクレの発生し易い膜や、ポリイミド系の10μm〜20μmの厚膜デバイスの場合においても、チッピングや膜のメクレが軽減され、デバイスの膜厚や膜質に左右されないダイシングが可能である。
【0032】
また、V溝Gの底を極薄のダイシングブレード21Bを用いてフルカットダイシングを行う時は、深いV溝Gに研削水が回り込み易いので研削ポイントへの研削水の供給が良好になり、ウェーハWの裏面チッピング及びダイシングブレード21Bの先端部への膜の目詰まり低減等の効果がもたらされる。
【0033】
このようにしてウェーハWから多数のチップC、C、…が分割される。分割されたチップCは図4に示すように、断面が略台形形状のチップCとなる。台形形状のチップCは、チップ表面側エッジ部が大きく面取りされているため、ダイシング後のピックアップ工程において、角錐コレット等でチップCをピックアップし、ハンドリングする際にも、従来のチップCに比較してその表面側エッジ部の欠けが生じ難いため有利である。
【0034】
なお、通常♯5000の極薄ブレードでSiウェーハをダイシングする場合、研削速度は20mm/secが最高であるが、本発明の場合は切残し量Dが5μm〜30μmと極度に少ないので、40mm/secの速度でダイシングすることができる。
【0035】
次に、本発明のチップ製造方法と従来のダイシング方法によるチップ製造方法との比較例について説明する。
【0036】
この実験において、先端V形状のダイシングブレード21Aは、ダイヤモンド砥粒の電鋳ブレードで、粒度♯4000、外径約55mm、先端V角度40°のものを用い、回転数55,000rpmとした。
【0037】
また、極薄のダイシングブレード21Bは同じくダイヤモンド砥粒の電鋳ブレードで、粒度♯5000、外径約55mm、刃厚15μm、刃先突出し量300μmで、回転数55,000rpmとした。
【0038】
また、従来のダイシング方法では、粒度♯2500のダイヤモンド砥粒の電鋳ブレードで、外径約55mm、刃厚30μm、刃先突出し量300μmのものを用い、回転数40,000rpmとした。
【0039】
先ず、本発明のチップ製造方法で、直径200mm、厚さ50μmのSiミラーウェーハを切残し量Dを20μmとしたV溝形成と切残し部分のフルカットダイシングとを、40mm/secの研削速度で同時研削し、チップサイズ3mm×6mmで24枚ダイシングした。
【0040】
次に、従来のダイシング方法で、一段フルカットにて同じく研削速度40mm/sec、チップサイズ3mm×6mmで24枚ダイシングした。切断モードはどちらもダウンカットで行った。
【0041】
図5は、前記の実験における本発明のチップ製造方法と従来のダイシング方法によるチップ製造方法とで、Siウェーハの裏面チッピングの大きさを比較したものである。チッピングの測定は、ダイシングテープT側からウェーハWの裏面全面を顕微鏡で観察し、チッピングの最大値を測定したものである。
【0042】
図5に示すように、従来のダイシング方法ではチッピングは5μm〜22μmの範囲で、平均値は15.1μmであった。これに対して本発明のチップ製造方法では、2μm〜8.5μmの範囲で、平均値は4.1μmであり、裏面チッピングの大きさが約1/3.7に改善されている。
【0043】
次に、前記の裏面チッピングの実験と同じブレードを用い、同じ加工条件で、直径200mm、厚さ50μmのSiミラーウェーハをチップサイズ10mm×10mmで、本発明のチップ製造方法と従来のダイシング方法夫々の方法で10枚ずつダイシングしてチップCを製造し、夫々の方法によるチップCの抗折強度を比較した。
【0044】
抗折強度の測定は、図6に示す3点法で行った。図6(a)は従来の方法で製造されたチップCの測定状態を表わし、図6(b)は本発明の方法で製造されたチップCの測定状態を表わしている。抗折強度の測定は図6に示すように、チップCの裏面を2点で支持し、主表面側から応力Fを加え、チップCが折損する時点の応力Fを測定するものである。裏面支持の2点間距離は4mmで、上方からの押圧速度は0.15mm/minとした。
【0045】
図7は、この実験結果をまとめたものである。図7に示すように、従来の方法で製造されたチップCの抗折強度は、0.18Kgf〜0.33Kgfの範囲で平均0.23Kgfであった。これに対して本発明の方法で製造されたチップCの場合は、0.22Kgf〜0.39Kgfの範囲で平均0.35Kgfであり、抗折強度は約50%向上していた。
【0046】
なお、本発明ではウェーハWに僅かな肉厚を切り残したV溝Gを形成し、切り残された部分を極薄のダイシングブレード21Bで完全切断しているが、極薄のダイシングブレード21Bによる完全切断に代えて、残された部分にレーザー光を照射し、残された肉厚の内部に改質層を形成して割断するレーザーダイシング方法へ展開することもできる。
【0047】
また、本発明のチップ製造方法によって得られた断面台形状のチップCの各稜線をエッチング、研削、又はプラズマエッチング等によって面取りすることにより、チップCの抗折強度を一層向上させることができる。
【0048】
【発明の効果】
以上説明したように、本発明のチップ製造方法によれば、ウェーハは先端V形状のダイシングブレードで僅かな肉厚を残したV溝が形成され、残された部分が極薄のダイシングブレードで完全切断されて、抗折強度の強い断面が略台形状のチップを得ることができる。この台形形状のチップは、チップ表面側エッジ部が大きく面取りされているため、ダイシング後のピックアップ工程においても、角錐コレット等でチップをピックアップしハンドリングする際に、従来のチップに比較してその表面側エッジ部の欠けが生じ難いため有利である。
【0049】
また、ウェーハのパターン面側を先端V形状のダイシングブレードでV溝を形成するため、チッピングや膜のメクレが軽減されるので、多種のデバイス膜に対応でき、デバイスの膜厚や膜質に左右されないダイシングが可能である。
【0050】
また、V溝の底を極薄のダイシングブレードを用いてフルカットダイシングを行う時は、深いV溝に研削水が回り込み易いので研削ポイントへの研削水の供給が良好になり、ウェーハの裏面チッピング及びダイシングブレードの先端部への膜の目詰まり低減等の効果が大である。
【0051】
また、V溝形成時に切り残される肉厚が薄いので、完全切断するための極薄のダイシングブレードに粒度の高いブレードを用いることができ、粒度の低い通常のブレードを用いた時の切断速度と同じ切削速度を維持したまま、ウェーハの裏面チッピングを許容値以内に抑えることができる。
【図面の簡単な説明】
【図1】本発明の実施の形態に係るチップ製造方法に用いられるダイシング装置の外観図
【図2】本発明の実施の形態に係るチップ製造方法を説明する概念図
【図3】図2におけるA部拡大図
【図4】本発明に係るチップ製造方法で得られたチップを示す斜視図
【図5】裏面チッピングの比較例を表わすグラフ
【図6】チップの抗折強度の測定方法を説明する概念図
【図7】チップの抗折強度の比較例を表わすグラフ
【符号の説明】
10…ダイシング装置、21…ダイシングブレード、21A…先端V形状のダイシングブレード、21B…極薄のダイシングブレード、22、22A、22B…スピンドル、C…チップ、D…切残し量、G…V溝、T…ダイシングテープ、W…ウェーハ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a method for manufacturing chips such as semiconductor devices and electronic components, and more particularly to a method for manufacturing chips by dicing a wafer into individual chips.
[0002]
[Prior art]
Conventionally, in order to divide a wafer having a semiconductor device, electronic components, and the like formed on its surface into individual chips, a dicing apparatus that cuts the wafer by cutting the wafer with a grinding groove using a thin grindstone called a dicing blade has been used. . The dicing blade is obtained by electrodepositing fine diamond abrasive grains with Ni, and has a very thin thickness of about 30 μm.
[0003]
The dicing blade was rotated at a high speed of 30,000 to 60,000 rpm to cut into the wafer, and the wafer was completely cut (full cut) or incompletely cut (half cut or semi-full cut). Half cut is a method of cutting about half the thickness of the wafer, and semi-full cut is the case where a ground groove is formed while leaving a thickness of about 10 μm.
[0004]
However, in the case of grinding with a dicing blade, the wafer is a brittle mode because the wafer is a highly brittle material, and chipping occurs on the front and back surfaces of the wafer, and this chipping is a factor that lowers the performance of the divided chips. Was.
[0005]
Particularly, an IC chip incorporated in a thin IC card typified by a smart card recently has a thickness of 100 μm or less, and has a bending strength (breakage when a bending stress is applied) of the extremely thin IC chip itself. Difficulty), but there is a problem that chip bending strength of the chip is reduced due to chipping of the chip periphery formed at the time of dicing. In addition, chipping at the periphery of the chip is a troublesome problem because fine cracks gradually progress inside.
[0006]
As a means to solve the problem of reduction in bending strength due to this chipping in the dicing process, a dicing sheet is attached to the back surface of the wafer and diced from the surface, and another sheet is attached to the surface while maintaining the arrangement of each chip. After that, a technique has been proposed in which the dicing sheet on the back surface is peeled off, and the back surface and the end surface of each divided chip are coated with a thin film such as polyimide to reinforce each chip (for example, see Patent Document 1).
[0007]
In this technique, a sheet is attached to the back surface again after coating the chip with a reinforcing thin film, and then the sheet on the front surface is peeled off and sent to a die bonding step.
[0008]
[Patent Document 1]
JP-A-2002-43251
[Problems to be solved by the invention]
However, the technique proposed in the above patent document requires a reinforcing thin film coating step and a drying step in addition to the dicing step, and the adhesive sheet must be replaced twice more than in the conventional step. However, there is a problem that the chip cost increases.
[0010]
Also, even if the surface is covered, it is unavoidable that the fine cracks generated on the periphery of the chip gradually progress to the inside, which may hinder the electrical performance inherent to the chip or after a long time has passed. However, it was not possible to solve the problem of lowering the bending strength of the chip.
[0011]
The present invention has been made in view of such circumstances, and minimizes chipping that occurs on both front and back surfaces of a chip during dicing, and manufactures a chip having a sufficient bending strength even with a thin chip. An object of the present invention is to provide a chip manufacturing method.
[0012]
[Means for Solving the Problems]
In order to achieve the above object, the present invention provides a chip manufacturing method for dicing a wafer into individual chips by using a dicing blade having a V-shaped tip. A step of forming a V-groove with an uncut thickness and a step of completely cutting the uncut portion with an extremely thin dicing blade to produce a chip having a substantially trapezoidal cross section. .
[0013]
According to the first aspect of the invention, the wafer is formed with a V-shaped groove having a slight thickness by a dicing blade having a V-shaped tip, and the remaining portion is completely cut by an extremely thin dicing blade, and the cross section is substantially A trapezoidal chip is manufactured. In a chip having a trapezoidal cross section, internal stress generated when a bending stress is applied is more easily released to the outside from the side than in a chip having a normal rectangular cross section, so that the bending strength is improved.
[0014]
According to a second aspect of the present invention, in the first aspect of the present invention, the thickness of the wafer left uncut in the step of forming the V-groove is 5 μm to 30 μm.
[0015]
According to the second aspect of the present invention, since the wall thickness left behind by the V-groove is as thin as 5 μm to 30 μm, even if a very fine dicing blade is used as an ultra-thin dicing blade for completely cutting the remaining portion, Cutting can be performed without reducing the cutting speed.
[0016]
According to a third aspect of the present invention, in the first or second aspect of the present invention, the ultra-thin dicing blade has an abrasive grain size of $ 4000 to $ 6000 and a thickness of 10 µm to 30 µm. Features.
[0017]
According to the third aspect of the present invention, since the dicing blade for completely cutting the part left uncut by the V-groove has an extremely fine grain size of $ 4000 to $ 6000, chipping does not occur at the time of complete cutting. Furthermore, since the thickness is as thin as 10 μm to 30 μm, the sectional shape of the divided chip becomes substantially trapezoidal, and the chip bending strength is improved in addition to the fact that chipping does not occur.
[0018]
According to a fourth aspect of the present invention, in the first aspect of the present invention, the step of forming the V-groove and the step of completely cutting are performed at the same processing speed. Features.
[0019]
According to the invention of claim 4, since the V-groove forming step and the complete cutting step are performed at the same processing speed, the V-groove processing is performed using a dicing apparatus having two spindles whose rotation axes are parallel to each other. And complete cutting can be performed at the same time, and a chip having a trapezoidal cross section can be manufactured with almost no reduction in throughput.
[0020]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, preferred embodiments of a chip manufacturing method according to the present invention will be described in detail with reference to the accompanying drawings. In the drawings, the same members are given the same numbers or symbols.
[0021]
First, the configuration of the dicing apparatus used in the chip manufacturing method according to the present invention will be described. FIG. 1 is a perspective view showing the appearance of the dicing apparatus. The
[0022]
The
[0023]
FIG. 2 is a conceptual diagram illustrating an embodiment according to a chip manufacturing method of the present invention. Of the two
[0024]
The V-shaped
[0025]
When the particle size of the
[0026]
In the chip manufacturing method according to the present invention, first, as shown in FIG. 2A, a street between a plurality of pattern surfaces P formed on the main surface of the wafer W is formed with the back surface of the wafer W attached to a dicing tape T. A V-shaped groove G is formed in S by a
[0027]
The V-groove G thus formed is as shown in part A of FIG. FIG. 3 is an enlarged view of the portion A. As shown in the figure, the V groove G is left uncut from the back surface of the wafer W by the thickness of D. The uncut amount D is 5 μm to 30 μm, preferably 10 μm to 25 μm, and more preferably 15 μm to 20 μm. The grinding speed at this time was 40 mm / sec when the wafer W was Si.
[0028]
After this V-groove formation is performed for several lines, as shown in FIG. 2 (b), the bottom of the first V-groove G is cut into a dicing tape T with a thickness of about 10 μm using an extremely
[0029]
Note that if the uncut amount D is 5 μm or less, cracks may reach the back surface of the wafer W in some places during V-groove formation. When the uncut amount D is 30 μm or more, the grinding load is too large during the full-cut dicing using an ultra-thin blade with a grain size of れ る 5000 performed after the formation of the V-groove, and the dicing must be performed at an extremely low grinding speed. It is not practical from the viewpoint of throughput.
[0030]
As described above, since the V-groove formation and the full-cut dicing have the same grinding speed, the preceding V-groove formation and the subsequent full-cut dicing can be performed simultaneously. In this way, as shown in FIG. 2C, the V-groove formation and the full-cut dicing sequentially proceed simultaneously, and when the processing of all the streets S is completed, the wafer W is rotated by 90 ° and goes straight to the street S. V-groove formation and full-cut dicing of the street S are performed.
[0031]
As described above, since the V-groove G is first formed on the pattern surface P side of the wafer W by the
[0032]
Further, when performing the full cut dicing at the bottom of the V-groove G using an extremely
[0033]
Thus, a large number of chips C, C,... Are divided from the wafer W. As shown in FIG. 4, the divided chip C has a substantially trapezoidal cross section. Since the trapezoidal chip C has a large chamfered edge on the chip surface side, in the pickup process after dicing, the chip C is picked up by a pyramid collet or the like and compared with the conventional chip C when handling. This is advantageous because chipping of the front side edge portion hardly occurs.
[0034]
Incidentally, when dicing a Si wafer with an ultra-thin blade of usually $ 5000, the maximum grinding speed is 20 mm / sec, but in the case of the present invention, the uncut amount D is extremely small, 5 μm to 30 μm, so that Dicing can be performed at a speed of sec.
[0035]
Next, a comparative example of the chip manufacturing method of the present invention and a chip manufacturing method by a conventional dicing method will be described.
[0036]
In this experiment, the
[0037]
The
[0038]
In the conventional dicing method, an electroformed blade of diamond abrasive grains having a particle size of ♯2,500, an outer diameter of about 55 mm, a blade thickness of 30 μm, and a blade tip protrusion amount of 300 μm was used, and the rotation speed was 40,000 rpm.
[0039]
First, in the chip manufacturing method of the present invention, V-groove formation in which the uncut amount D is 20 μm and a full-cut dicing of the uncut portion are performed at a grinding speed of 40 mm / sec. Simultaneous grinding was performed, and 24 chips were diced with a chip size of 3 mm × 6 mm.
[0040]
Next, using a conventional dicing method, 24 pieces were diced at the same grinding speed of 40 mm / sec and a chip size of 3 mm × 6 mm by one-stage full cut. In both cutting modes, downcut was performed.
[0041]
FIG. 5 compares the magnitude of the backside chipping of the Si wafer between the chip manufacturing method of the present invention and the chip manufacturing method using the conventional dicing method in the above experiment. The measurement of chipping is obtained by observing the entire back surface of the wafer W from the dicing tape T side with a microscope and measuring the maximum value of chipping.
[0042]
As shown in FIG. 5, in the conventional dicing method, chipping was in the range of 5 μm to 22 μm, and the average value was 15.1 μm. On the other hand, in the chip manufacturing method of the present invention, the average value is 4.1 μm in the range of 2 μm to 8.5 μm, and the size of the rear surface chipping is improved to about 1 / 3.7.
[0043]
Next, using the same blade as in the backside chipping experiment, and under the same processing conditions, a Si mirror wafer having a diameter of 200 mm and a thickness of 50 μm was formed in a chip size of 10 mm × 10 mm using the chip manufacturing method of the present invention and the conventional dicing method. The chips C were manufactured by dicing 10 chips at a time by the above method, and the bending strengths of the chips C by the respective methods were compared.
[0044]
The bending strength was measured by the three-point method shown in FIG. FIG. 6A shows the measurement state of the chip C manufactured by the conventional method, and FIG. 6B shows the measurement state of the chip C manufactured by the method of the present invention. As shown in FIG. 6, the bending strength is measured by supporting the back surface of the chip C at two points, applying a stress F from the main surface side, and measuring the stress F when the chip C breaks. The distance between the two points of the back support was 4 mm, and the pressing speed from above was 0.15 mm / min.
[0045]
FIG. 7 summarizes the results of this experiment. As shown in FIG. 7, the bending strength of the chip C manufactured by the conventional method was 0.23 kgf in the range of 0.18 kgf to 0.33 kgf. On the other hand, in the case of the chip C manufactured by the method of the present invention, the average was 0.35 kgf in the range of 0.22 kgf to 0.39 kgf, and the bending strength was improved by about 50%.
[0046]
In the present invention, the V-groove G is formed in the wafer W by leaving a small thickness, and the remaining portion is completely cut by the extremely
[0047]
Further, by chamfering each ridge line of the chip C having a trapezoidal cross section obtained by the chip manufacturing method of the present invention by etching, grinding, plasma etching, or the like, the bending strength of the chip C can be further improved.
[0048]
【The invention's effect】
As described above, according to the chip manufacturing method of the present invention, the wafer is formed with a V-shaped groove having a small thickness with a V-shaped dicing blade, and the remaining portion is completely formed with an extremely thin dicing blade. By cutting, a chip having a cross section having a high bending strength and a substantially trapezoidal shape can be obtained. This trapezoidal chip has a large chamfered edge on the chip surface side, so even in the pickup process after dicing, when picking up and handling the chip with a pyramid collet or the like, the chip surface has a higher surface area than a conventional chip. This is advantageous because chipping of the side edge portion hardly occurs.
[0049]
In addition, since the V-groove is formed on the pattern surface side of the wafer with a V-shaped dicing blade, chipping and chipping of the film are reduced, so that it is possible to cope with various types of device films and is not affected by the film thickness or film quality of the device. Dicing is possible.
[0050]
Also, when performing full cut dicing using an extremely thin dicing blade at the bottom of the V-groove, the grinding water easily flows into the deep V-groove, so that the supply of the grinding water to the grinding point becomes good, and the backside chipping of the wafer is performed. In addition, the effect of reducing clogging of the film at the tip of the dicing blade is great.
[0051]
In addition, since the thickness left behind when forming the V-groove is thin, a blade having a high grain size can be used as an ultra-thin dicing blade for complete cutting, and the cutting speed when using a normal blade having a small grain size can be used. While maintaining the same cutting speed, backside chipping of the wafer can be suppressed to within an allowable value.
[Brief description of the drawings]
FIG. 1 is an external view of a dicing apparatus used in a chip manufacturing method according to an embodiment of the present invention. FIG. 2 is a conceptual diagram illustrating a chip manufacturing method according to an embodiment of the present invention. FIG. 4 is a perspective view showing a chip obtained by the chip manufacturing method according to the present invention; FIG. 5 is a graph showing a comparative example of backside chipping; FIG. FIG. 7 is a graph showing a comparative example of the die strength of a chip.
Reference numeral 10: dicing apparatus, 21: dicing blade, 21A: dicing blade having a V-shaped tip, 21B: extremely thin dicing blade, 22, 22A, 22B: spindle, C: chip, D: uncut amount, G: V groove, T: dicing tape, W: wafer
Claims (4)
先端V形状のダイシングブレードを用いて、前記ウェーハに僅かな肉厚を切り残したV溝を形成する工程と、
前記切り残された部分を極薄のダイシングブレードで完全切断する工程と、
によって断面が略台形状のチップを製造することを特徴とするチップ製造方法。In a chip manufacturing method in which a wafer is diced and divided into individual chips,
Using a dicing blade having a V-shaped tip, forming a V-groove in the wafer with a slight thickness left uncut;
A step of completely cutting the uncut portion with an extremely thin dicing blade,
A chip having a substantially trapezoidal cross section.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003108924A JP2004349275A (en) | 2003-03-24 | 2003-04-14 | Process for producing chip |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003080359 | 2003-03-24 | ||
JP2003108924A JP2004349275A (en) | 2003-03-24 | 2003-04-14 | Process for producing chip |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004349275A true JP2004349275A (en) | 2004-12-09 |
Family
ID=33543000
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003108924A Pending JP2004349275A (en) | 2003-03-24 | 2003-04-14 | Process for producing chip |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004349275A (en) |
Cited By (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007194469A (en) * | 2006-01-20 | 2007-08-02 | Renesas Technology Corp | Method for manufacturing semiconductor device |
JP2009076950A (en) * | 2009-01-15 | 2009-04-09 | Renesas Technology Corp | Method for manufacturing semiconductor device |
JP2009177160A (en) * | 2007-12-28 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | Semiconductor device, and method of manufacturing semiconductor device |
JP2010171156A (en) * | 2009-01-22 | 2010-08-05 | Renesas Electronics Corp | Semiconductor device and manufacturing method of semiconductor device |
JP2010539583A (en) * | 2007-09-14 | 2010-12-16 | ハンミ セミコンダクター カンパニー リミテッド | Memory card processing equipment |
US7943421B2 (en) | 2008-12-05 | 2011-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Component stacking using pre-formed adhesive films |
CN103515316A (en) * | 2013-09-10 | 2014-01-15 | 天水华天科技股份有限公司 | Production method of 50-micron ultrathin chips |
CN103515250A (en) * | 2013-09-10 | 2014-01-15 | 天水华天科技股份有限公司 | Production method of 75-micron ultrathin chips |
JP2016076574A (en) * | 2014-10-06 | 2016-05-12 | 株式会社ディスコ | Wafer division method |
WO2018055847A1 (en) * | 2016-09-20 | 2018-03-29 | 株式会社カネカ | Solar cell and method for manufacturing same, and solar cell module |
-
2003
- 2003-04-14 JP JP2003108924A patent/JP2004349275A/en active Pending
Cited By (17)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007194469A (en) * | 2006-01-20 | 2007-08-02 | Renesas Technology Corp | Method for manufacturing semiconductor device |
KR101329609B1 (en) * | 2006-01-20 | 2013-11-15 | 르네사스 일렉트로닉스 가부시키가이샤 | Manufacturing method of semiconductor device |
US7923297B2 (en) | 2006-01-20 | 2011-04-12 | Renesas Electronics Corporation | Manufacturing method of semiconductor device |
JP2010539583A (en) * | 2007-09-14 | 2010-12-16 | ハンミ セミコンダクター カンパニー リミテッド | Memory card processing equipment |
US8999818B2 (en) | 2007-12-28 | 2015-04-07 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor device and method of manufacturing semiconductor device |
JP2009177160A (en) * | 2007-12-28 | 2009-08-06 | Semiconductor Energy Lab Co Ltd | Semiconductor device, and method of manufacturing semiconductor device |
KR101611161B1 (en) * | 2007-12-28 | 2016-04-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | Semiconductor device and method for manufacturing semiconductor device |
US7943421B2 (en) | 2008-12-05 | 2011-05-17 | Taiwan Semiconductor Manufacturing Company, Ltd. | Component stacking using pre-formed adhesive films |
US8664749B2 (en) | 2008-12-05 | 2014-03-04 | Taiwan Semiconductor Manufacturing Company, Ltd. | Component stacking using pre-formed adhesive films |
JP4491036B2 (en) * | 2009-01-15 | 2010-06-30 | 株式会社ルネサステクノロジ | Manufacturing method of semiconductor device |
JP2009076950A (en) * | 2009-01-15 | 2009-04-09 | Renesas Technology Corp | Method for manufacturing semiconductor device |
JP2010171156A (en) * | 2009-01-22 | 2010-08-05 | Renesas Electronics Corp | Semiconductor device and manufacturing method of semiconductor device |
CN103515316A (en) * | 2013-09-10 | 2014-01-15 | 天水华天科技股份有限公司 | Production method of 50-micron ultrathin chips |
CN103515250A (en) * | 2013-09-10 | 2014-01-15 | 天水华天科技股份有限公司 | Production method of 75-micron ultrathin chips |
JP2016076574A (en) * | 2014-10-06 | 2016-05-12 | 株式会社ディスコ | Wafer division method |
WO2018055847A1 (en) * | 2016-09-20 | 2018-03-29 | 株式会社カネカ | Solar cell and method for manufacturing same, and solar cell module |
JPWO2018055847A1 (en) * | 2016-09-20 | 2019-07-11 | 株式会社カネカ | Solar cell, method of manufacturing the same, and solar cell module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN100466184C (en) | Wafer processing method | |
US6699774B2 (en) | Wafer splitting method using cleavage | |
US6066562A (en) | Method for fabricating silicon semiconductor discrete wafer | |
US6214704B1 (en) | Method of processing semiconductor wafers to build in back surface damage | |
WO2003094215A1 (en) | Semiconductor wafer manufacturing method and wafer | |
KR20100110266A (en) | Wafer processing method | |
JP2004349275A (en) | Process for producing chip | |
US6284658B1 (en) | Manufacturing process for semiconductor wafer | |
JP2004096112A (en) | Processing method of semiconductor wafer | |
JP3789802B2 (en) | Manufacturing method of semiconductor device | |
JP2011249499A (en) | Wafer processing method | |
KR20200014196A (en) | Method for processing wafer | |
JP2000260738A (en) | Grinding of semiconductor substrate and semiconductor device and its manufacture | |
JP2005066798A (en) | Chuck table of machining apparatus | |
JP2007335521A (en) | Method for grinding outer periphery of wafer | |
JP2007035760A (en) | Wafer dicing method and wafer dicing equipment | |
KR20090117978A (en) | Cutting blade | |
JP2005142399A (en) | Dicing method | |
JP2007042810A (en) | Work cutting method | |
JP2005129742A (en) | Dicing blade and dicing method | |
JPH07169720A (en) | Dicing device | |
JP3516203B2 (en) | Compound semiconductor wafer | |
JP2009124036A (en) | Dicing method | |
JP3347085B2 (en) | Method of preparing end faces on integrated circuits | |
JP4373711B2 (en) | Cutting method |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20051017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20080918 |
|
A131 | Notification of reasons for refusal |
Effective date: 20080929 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20090630 |