JP2004342746A - 固体撮像装置及び固体撮像装置の出力方法 - Google Patents

Abstract

【課題】均一に高解像度が得られる固体撮像装置を提供する。
【解決手段】複数の画素１１を一定ピッチで１次元配列し、その１次元配列が互いに１／４ピッチずれるように平行配列された第１〜第４画素列１０ａ〜１０ｄと、第１及び第２画素列１０ａ，１０ｂの間に配置される第１ＣＣＤレジスタ２０ａと、第３及び第４画素列１０ｃ，１０ｄの間に配置される第２ＣＣＤレジスタ２０ｂと、第１及び第２画素列１０ａ，１０ｂから供給する信号電荷を制御する第１及び第２シフトゲート３１ａ，３１ｂと、第３及び第４画素列１０ｃ，１０ｄから供給する信号電荷を制御する第３及び第４シフトゲート３１ｃ，３１ｄと、第１及び第２ＣＣＤレジスタ２０ａ，２０ｂの端部を集合する方向に配置され、転送された信号電荷を選択的に検出する電荷検出部４０とを備える。
【選択図】 図１

Description

【０００１】
【発明の属する技術分野】
本発明は、固体撮像装置に係り、特に１出力当たり複数の画素列を有する固体撮像装置及び固体撮像装置の出力方法。
【０００２】
【従来の技術】
固体撮像装置のひとつであるリニアイメージセンサは、画素を線状に配置した画素列により構成される。各画素列で光電変換により発生した信号電荷は、シフトゲートを介して、ＣＣＤレジスタに転送される。転送された信号電荷は、ＣＣＤレジスタ内を順次移動し、出力回路に転送される。出力回路は、各画素列に対応して設けられており、各出力回路からは、出力信号が出力される（例えば、特許文献１参照。）。
【０００３】
【特許文献１】
特開２００２−３５９３６６号公報
【０００４】
【発明が解決しようとする課題】
リニアイメージセンサの読み取り解像度は、リニアイメージセンサ内に配列する画素の個数で決まる。読み取り解像度を上げるには、配列される画素の数を増やせば良いが、画素の寸法（ピクセルサイズ）を変えずに画素の数を増すとリニアイメージセンサが大型化し、光学系の設計上の負担が大きくなる。そこで、リニアイメージセンサの大型化を避けるためにピクセルサイズを小さくして画素の数を増やすと、微細加工技術上の制約から高解像度化が制限されてしまう。一方、ピクセルサイズを小さくせず、単に画素を一列に並べて配置する方法では、画素と画素の間では感度を得られず解像度の低下の原因となっている。
【０００５】
そこで、本発明は上記課題を解決するためになされたものであって、均一に高解像度が得られる固体撮像装置及び固体撮像装置の出力方法を提供することを目的とする。
【０００６】
【課題を解決するための手段】
上記目的を達成するために、本発明の第１の特徴は、（イ）複数の画素を一定ピッチで１次元配列し、その１次元配列が互いに１／４ピッチずれるように平行配列された第１〜第４画素列と、（ロ）第１及び第２画素列の間に配置され、第１及び第２画素列の複数の画素で発生した信号電荷をそれぞれ転送する第１ＣＣＤレジスタと、（ハ）第３及び第４画素列の間に配置され、第３及び第４画素列の複数の画素で発生した信号電荷をそれぞれ転送する第２ＣＣＤレジスタと、（ニ）第１及び第２画素列からそれぞれ第１ＣＣＤレジスタに供給する第１及び第２画素列の複数の画素で発生した信号電荷を制御する第１及び第２シフトゲートと、（ホ）第３及び第４画素列からそれぞれ第２ＣＣＤレジスタに供給する第３及び第４画素列の複数の画素で発生した信号電荷を制御する第３及び第４シフトゲートと、（ヘ）第１及び第２ＣＣＤレジスタの端部を集合する方向に配置され、第１及び第２ＣＣＤレジスタを介して転送された信号電荷を選択的に検出する電荷検出部とを備える固体撮像装置であることを要旨とする。
【０００７】
本発明の第２の特徴は、（イ）複数の画素を一定ピッチで１次元配列し、その１次元配列が互いに１／４ピッチずれるように平行配列された第１〜第４画素列に光信号を入射するステップと、（ロ）第１〜第４画素列の複数の画素で光信号を信号電荷に変換するステップと、（ハ）第１及び第２画素列の複数の画素で発生した信号電荷を第１ＣＣＤレジスタに移送し、第３及び第４画素列の複数の画素で発生した信号電荷を第２ＣＣＤレジスタに移送するステップと、（ニ）第１〜第４画素列の複数の画素で発生した信号電荷を、第１及び第２ＣＣＤレジスタを介して電荷検出部へ転送するステップと、（ホ）電荷検出部に転送された第１〜第４画素列の複数の画素で発生した信号電荷を出力信号に変換し、出力するステップとを含む固体撮像装置の出力方法であることを要旨とする。
【０００８】
【発明の実施の形態】
以下に図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号で表している。但し、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なる。したがって、具体的な厚みや寸法は以下の説明を照らし合わせて判断するべきものである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。
【０００９】
（第１の実施の形態）
本発明の第１の実施の形態に係る固体撮像装置１ａは、図１に示すように、画素が１次元配列され、互いに１／４ピッチずれるように平行配列された第１〜第４画素列１０ａ〜１０ｄを備えるリニアイメージセンサである。そしてこのリニアイメージセンサは、第１画素列１０ａ及び第２画素列１０ｂの間に配置された第１ＣＣＤレジスタ２０ａと、第３画素列１０ｃ及び第４画素列１０ｄの間に配置された第２ＣＣＤレジスタ２０ｂと、第１及び第２画素列からそれぞれ第１ＣＣＤレジスタに供給する信号電荷を制御する第１及び第２シフトゲートと、第３及び第４画素列からそれぞれ第２ＣＣＤレジスタに供給する信号電荷を制御する第３及び第４シフトゲートと、第１及び第２ＣＣＤレジスタ２０ａ，２０ｂの端部に配置された電荷検出部４０とを備える。更に、固体撮像装置１ａは、第１〜第３オーバーフロードレイン領域５０ａ〜５０ｃを備える。更に、第１ＣＣＤレジスタ２０ａ及び第２ＣＣＤレジスタ２０ｂは、第１サミングゲート電極φ３及び第２サミングゲート電極φ４をそれぞれ備える。また、第１ＣＣＤレジスタ２０ａ及び第２ＣＣＤレジスタ２０ｂは、それぞれ第１サミングゲート電極φ３及び第２サミングゲート電極φ４に隣接する転送電極が第１転送電極φ１及び第２転送電極φ２となるように違えて配置される。
【００１０】
第１画素列１０ａは、ｐ型半導体層（Ｓｉ層）に燐（Ｐ）、アンチモン （Ｓｂ）、及びヒ素 （Ａｓ）等のｎ型不純物をドープして形成されたｎ型半導体領域からなる複数の画素１１によって構成されている。第１画素列１０ａには、例えば、１万５千個の画素１１が配列されている。画素１１としては、ｐｎ接合ダイオード（フォトダイオード）等の光電変換素子が使用可能である。第２、第３、及び第４画素列１０ｂ〜１０ｃは、第１画素列１０ａである。
【００１１】
第１シフトゲート３１ａは、図１に示すように、第１画素列１０ａと第１ＣＣＤレジスタ２０ａとの間に配置される。第２シフトゲート３１ｂは、第２画素列１０ｂと第１ＣＣＤレジスタ２０ａとの間に配置される。第３シフトゲート３１ｃは、第３画素列１０ｃと第２ＣＣＤレジスタ２０ｂとの間に配置される。第４シフトゲート３１ｄは、第４画素列１０ｄと第２ＣＣＤレジスタ２０ｂとの間に配置される。第１〜第４シフトゲート３１ａ〜３１ｄの材料としては、ポリシリコン、シリサイド、及び金属等を用いることができる。
【００１２】
第１ＣＣＤレジスタ２０ａには、ＭＯＳゲート構造の第１転送電極φ１及び第２転送電極φ２が交互に設けられたｐ型半導体層である。第１転送電極φ１及び第２転送電極φ２の材料としては、ポリシリコン、シリサイド、及び金属等を用いることができる。図２（ａ）には、第１転送電極φ１部の構造を示した。図２（ａ）に示すように、第１ＣＣＤレジスタ２０ａは、ｐ型半導体層の上にシリコン酸化膜等のゲート絶縁膜（図示せず）を設け、そのゲート絶縁膜の上に第１転送電極φ１を設けた構造である。第１ＣＣＤレジスタ２０ａは、第１及び第２画素列１０ａ，１０ｂの各画素１１で発生した信号電荷を、第１転送電極φ１及び第２転送電極φ２を介して順次転送する。ここで、ＭＯＳゲート構造の第１転送電極φ１がハイ（Ｈ）レベル、且つ第２転送電極φ２がロー（Ｌ）レベルのときには、ＭＯＳゲート構造によるゲート絶縁膜を介しての静電誘導効果により、第２転送電極φ２下の領域から第１転送電極φ１下の領域へ信号電荷が転送される。逆に、第１転送電極φ１がＬレベル、且つ第２転送電極φ２がＨレベルのときには、第１転送電極φ１下の領域から第２転送電極φ２下の領域へ信号電荷が転送される。また、第２ＣＣＤレジスタ２０ｂは、第１ＣＣＤレジスタ２０ａと同じ構造であり、第２ＣＣＤレジスタ２０ｂも、第３及び第４画素列１０ｃ，１０ｄで発生した信号電荷を同様に転送する。
【００１３】
ＭＯＳゲート構造の第１サミングゲート電極φ３は、図１及び図３（ａ）に示すように、第１ＣＣＤレジスタ２０ａの電荷検出部４０側の端部と電荷検出部４０の間に配置される。第１サミングゲート電極φ３は、第１ＣＣＤレジスタ２０ａを順次転送されてきた信号電荷を電荷検出部４０のフローティング領域４２に移送するタイミングを調整する。また、ＭＯＳゲート構造の第２サミングゲート電極φ４は、図１に示すように、第２ＣＣＤレジスタ２０ｂの電荷検出部４０側の端部と電荷検出部４０の間に配置される。第２サミングゲート電極φ４は、第２ＣＣＤレジスタ２０ｂを順次転送されてきた信号電荷を電荷検出部４０のフローティング領域４２に移送するタイミングを調整する。
【００１４】
電荷検出部４０は、図３（ａ）に示すように、ｐ型半導体層の表面に設けたＭＯＳゲート構造の出力ゲート電極４１、ｎ型半導体領域からなるフローティング領域４２、ＭＯＳゲート構造のリセット電極４３、及びｎ型半導体領域からなるリセットドレイン領域４４を有する。出力ゲート電極４１は、駆動パルスによって第１転送電極φ１及び第２転送電極φ２を介して、図３（ａ）に示す第１サミングゲート電極φ３下の領域に転送された信号電荷をフローティング領域４２に注入する電極である。フローティング領域４２で検出された信号電荷は、電位変化として、図１に示した出力アンプ４５に伝えられる。出力アンプ４５は、伝えられた電位変化を増幅して出力信号を出力する。図３（ａ）に示したリセット電極４３は、フローティング領域４２をリース、リセットドレイン領域４４をドレインとするＭＯＳトランジスタのゲート電極である。
【００１５】
第１オーバーフロードレイン領域５０ａは、図１に示すように、第１画素列１０ａを第１シフトゲート３１ａとで挟むように、第１画素列１０ａに隣接して配置される。第２オーバーフロードレイン領域５０ｂは、第２画素列１０ｂと第３画素列１０ｃの間に配置される。第３オーバーフロードレイン領域５０ｃは、第４画素列１０ｄを第４シフトゲート３１ｄとで挟むように、第４画素列１０ｄに隣接して配置される。第１〜第３オーバーフロードレイン領域５０ａ〜５０ｃは、それぞれｐ型半導体層にｎ型不純物をドープして形成されたｎ型半導体領域である。
【００１６】
以下に、本発明の第１の実施の形態に係る固体撮像装置１ａの出力方法を図１〜図３を参照しながら説明する。
【００１７】
（イ）まず、図１に示す固体撮像装置１ａに光信号が入射する。第１画素列１０ａの各画素１１に入射した光信号は光電変換され、信号電荷Ｑ_１１，Ｑ_１２，Ｑ_１３，Ｑ_１４，・・・・・を発生する。第２画素列１０ｂの各画素１１に入射した光信号は光電変換され、信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・を発生する。第３画素列１０ｃの各画素１１に入射した光信号は光電変換され、信号電荷Ｑ_３１，Ｑ_３２，Ｑ_３３，Ｑ_３４，・・・・・を発生する。第４画素列１０ｄの各画素１１に入射した光信号は光電変換され、信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・を発生する。光電変換されて発生した信号電荷は、例えば、図２（ｂ）に示す信号電荷Ｑ_１１及び信号電荷Ｑ_２１のように、それぞれ第１画素列１０ａ及び第２画素列１０ｂの画素１１自身のｎ型半導体領域がｐ型半導体層に形成するポテンシャルの井戸に蓄積される。また、画素１１で自身が形成するポテンシャルの井戸の蓄積容量を超えて発生した余剰電荷Ｑ_ｅｘは、図２（ｂ）に示すように、第１オーバーフロードレイン領域５０ａ及び第２オーバーフロードレイン領域５０ｂにそれぞれ吸収される。他の画素１１で発生した信号電荷も同様である。
【００１８】
（ロ）次に、図１の内側の第２シフトゲート３１ｂ及び第３シフトゲート３１ｃ、並びに第１転送電極φ１にＨレベルのパルスを印加することによって、図１の内側の第２画素列１０ｂの信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・、及び第３画素列１０ｃの信号電荷Ｑ_３１，Ｑ_３２，Ｑ_３３，Ｑ_３４，・・・・・を、それぞれ第１ＣＣＤレジスタ２０ａ及び第２ＣＣＤレジスタ２０ｂに移送する。図２（ｃ）には、図２（ａ）に示す第２シフトゲート３１ｂ及び第１転送電極φ１にＨレベルのパルスを印加することによって、第２画素列１０ｂの画素１１自身に蓄積された信号電荷Ｑ_２１を第１ＣＣＤレジスタ２０ａに移送する（読み出す）場合を示した。
【００１９】
（ハ）移送された信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・、及び信号電荷Ｑ_３１，Ｑ_３２，Ｑ_３３，Ｑ_３４，・・・・・は、それぞれ第１及び第２ＣＣＤレジスタ１０ａ，１０ｂの第１転送電極φ１及び第２転送電極φ２を介して順次転送されて、図１に示した第１サミングゲート電極φ３及び第２サミングゲート電極φ４まで転送される。例えば、図３（ｂ）に示す信号電荷Ｑ_２１は、第２転送電極φ２下の領域に蓄積され、第２転送電極φ２にはＨレベルのパルスが印加されている状態である。そして、図４（ｃ）に示すように、第２転送電極φ２にＬレベル、且つ第１サミングゲート電極φ３にＨレベルのパルスを印加すると、信号電荷Ｑ_２１は、第１サミングゲート電極φ３下の領域に転送される。更に、図４（ｄ）に示すように、第１サミングゲート電極φ３にＬレベルのパルスを印加することで、信号電荷Ｑ_２１は、電荷検出部４０のフローティング領域４２に転送される。このとき、信号電荷Ｑ_２２は、第２転送電極φ２にＨレベルのパルスが印加されるので第２転送電極φ２下の領域に転送される。フローティング領域４２に転送された信号電荷Ｑ_２１は、図１に示した出力アンプ４５を介して、外部のメモリ（図示せず）に送出され、保存される。その後、図３（ａ）に示すリセット電極４３にＨレベルのパルスを印加して、フローティング領域４２に残余している信号電荷Ｑ_２１がリセットドレイン領域４４に移送されることでリセットされる。このようにして、フローティング領域４２に蓄積された信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・は、図１に示した出力アンプ４５を介して、第２出力信号として外部のメモリに順次送出され、保存される。また同様に、フローティング領域４２に蓄積された信号電荷Ｑ_３１，Ｑ_３２，Ｑ_３３，Ｑ_３４，・・・・・は、第３出力信号として外部のメモリに順次送出され、保存される。フローティング領域４２に残存する信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・、及び信号電荷Ｑ_３１，Ｑ_３２，Ｑ_３３，Ｑ_３４，・・・・・はそれぞれ、第２出力信号及び第３出力信号として送出され次第、リセットドレイン領域４４に移送されて順次リセットされる。
【００２０】
（ニ）次に、図１の外側の第１シフトゲート３１ａ及び第４シフトゲート３１ｄ、並びに第２転送電極φ２にＨレベルのパルスを印加することによって、図１の外側の第１画素列１０ａの信号電荷Ｑ_１１，Ｑ_１２，Ｑ_１３，Ｑ_１４，・・・・・、及び第４画素列１０ｄの信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・をそれぞれ第１ＣＣＤレジスタ２０ａ及び第２ＣＣＤレジスタ２０ｂに移送する。
【００２１】
（ホ）移送された信号電荷Ｑ_１１，Ｑ_１２，Ｑ_１３，Ｑ_１４，・・・・・、及び信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・は、それぞれ第１及び第２ＣＣＤレジスタ１０ａ，１０ｂの第１転送電極φ１及び第２転送電極φ２を介して順次転送されて、第１サミングゲート電極φ３及び第２サミングゲート電極φ４まで転送される。そして、転送された信号電荷Ｑ_１１，Ｑ_１２，Ｑ_１３，Ｑ_１４，・・・・・、及び信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・は、電荷検出部４０のフローティング領域４２へ送られる。フローティング領域４２に蓄積された信号電荷Ｑ_１１，Ｑ_１２，Ｑ_１３，Ｑ_１４，・・・・・は、図１に示した出力アンプ４５を介して第１出力信号として外部のメモリに順次送出され、保存される。また同様に、フローティング領域４２に蓄積された信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・は、第４出力信号として外部のメモリに順次送出され、保存される。フローティング領域４２に残存する信号電荷Ｑ_１１，Ｑ_１２，Ｑ_１３，Ｑ_１４，・・・・・、及び信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・はそれぞれ、第１出力信号及び第４出力信号として送出され次第、リセットドレイン領域４４に移送されて順次リセットされる。
【００２２】
（ヘ）次に、外部のメモリにおいて、保存されている第１〜第４出力信号は、合成されて１つの出力信号として出力される。
【００２３】
第１の実施の形態に係る固体撮像装置１ａによれば、１出力当たりに複数の画素列を有し、且つ複数の画素列は互いに画素がずれるように配置されることで、画素と画素の間で解像度を得られなかった所を他の画素列の画素で補完することができるので均一に解像度が得られる。更に、第１の実施の形態に係る固体撮像装置１ａによれば、ピクセルサイズを小さくせず、画素の数を増やすことができるので高解像度が得られる。
【００２４】
（第２の実施の形態）
本発明の第２の実施の形態に係る固体撮像装置１ｂは、図５に示すように、図１に示した固体撮像装置１ａに対して第１ＣＣＤレジスタ２０ａ及び第２ＣＣＤレジスタ２０ｂにそれぞれ第４オーバーフロードレイン領域５０ｄ及び第５オーバーフロードレイン領域５０ｅを更に備える点が異なる。他は図１に示した固体撮像装置１ａと実質的に同様であるので、重複した記載を省略する。
【００２５】
第４オーバーフロードレイン領域５０ｄは、図５及び図６（ａ）に示すように、第１サミングゲート電極φ３から第１ＣＣＤレジスタ２０ｃの電荷検出部４０側に対向する側の端部まで、第１ＣＣＤレジスタ２０ｃの中央部に設けられている。つまり、第１ＣＣＤレジスタ２０ｃは、第４オーバーフロードレイン領域５０ｄによって、第１内側ＣＣＤレジスタ２１ａと第１外側ＣＣＤレジスタ２１ｂに分けられる。また、第５オーバーフロードレイン領域５０ｅは、図５に示すように、第２サミングゲート電極φ４から第２ＣＣＤレジスタ２０ｄの電荷検出部４０側に対向する側の端部まで、第２ＣＣＤレジスタ２０ｄの中央部に設けられている。つまり、第２ＣＣＤレジスタ２０ｄは、第５オーバーフロードレイン領域５０ｅによって、第２内側ＣＣＤレジスタ２２ａと第２外側ＣＣＤレジスタ２２ｂに分けられる。
【００２６】
第１外側ＣＣＤレジスタ２１ｂは、第１画素列１０ａの各画素１１から信号電荷Ｑ_１１，Ｑ_１２，Ｑ_１３，Ｑ_１４，・・・・・を移送してくる領域と第１サミングゲート電極φ３との間の領域で、転送電極の数を第１内側ＣＣＤレジスタ２１ａの転送電極より１つ多くしてある。転送電極を１つ多くすることで、第１サミングゲート電極φ３に隣接する転送電極は、例えば図５に示すように、第１内側ＣＣＤレジスタ２１ａでは第２転送電極φ２となり、第１外側ＣＣＤレジスタ２１ｂでは第１転送電極φ１となるので、互いに異なる。また、第２外側ＣＣＤレジスタ２２ｂは、第４画素列１０ｄの各画素１１から信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・を移送してくる領域と第１サミングゲート電極φ３との間の領域で、転送電極の数を第２内側ＣＣＤレジスタ２２ａの転送電極より１つ多くしてある。転送電極を１つ多くすることで、第２サミングゲート電極φ４に隣接する転送電極は、例えば図５に示すように、第２内側ＣＣＤレジスタ２２ａでは第１転送電極φ１となり、第２外側ＣＣＤレジスタ２２ｂでは第２転送電極φ２となるので、互いに異なる。尚、第１内側ＣＣＤレジスタ２１ａ及び第２内側ＣＣＤレジスタ２２ａの第１及び第２サミングゲート電極φ３，φ４と隣接する転送電極は、互いに異なるように配置される。第１サミングゲート電極φ３及び第２サミングゲート電極φ４に隣接する転送電極が互いに異なることで、一方の転送電極にＨレベルのパルスが印加されたとき他方の転送電極はＬレベルのパルスが印加される。
【００２７】
以下に、本発明の第２の実施の形態に係る固体撮像装置１ｂの出力方法を図５〜図１０を参照しながら説明する。
【００２８】
（イ）まず、図５に示す固体撮像装置１ｂに光信号が入射する。第１画素列１０ａの各画素１１に入射した光信号は光電変換され、信号電荷Ｑ_１１，Ｑ_１２，Ｑ_１３，Ｑ_１４，・・・・・を発生する。第２画素列１０ｂの各画素１１に入射した光信号は光電変換され、信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・を発生する。第３画素列１０ｃの画素１１に入射した光信号は光電変換され、信号電荷Ｑ_３１，Ｑ_３２，Ｑ_３３，Ｑ_３４，・・・・・を発生する。また、第４画素列１０ｄの画素１１に入射した光信号は光電変換され、信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・を発生する。光電変換されて発生した信号電荷は、例えば、図６（ｂ）に示す信号電荷Ｑ_１１及び信号電荷Ｑ_２１のように、それぞれ第１画素列１０ａ及び第２画素列１０ｂの画素１１自身のｎ型半導体領域がｐ型半導体層に形成するポテンシャルの井戸に蓄積される。また、画素１１で自身が形成するポテンシャルの井戸の蓄積容量を超えて発生した余剰電荷Ｑ_ｅｘは、図６（ｂ）に示すように、第１オーバーフロードレイン領域５０ａ及び第２オーバーフロードレイン領域５０ｂにそれぞれ吸収される。他の画素１１で発生した信号電荷も同様である。
【００２９】
（ロ）次に、図１０に示す時刻ｔ１のとき、図５の内側の第２シフトゲート３１ｂ及び第３シフトゲート３１ｃ、並びに第１転送電極φ１にＨレベルのパルスが印加されることによって、図５の内側の第２画素列１０ｂの信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・、及び第３画素列１０ｃの信号電荷Ｑ_３１，Ｑ_３２，Ｑ_３３，Ｑ_３４，・・・・・をそれぞれ第１内側ＣＣＤレジスタ２１ａ及び第２内側ＣＣＤレジスタ２２ａの第１転送電極φ１下の領域に移送する。図７（ｃ）には、図６（ａ）に示す第２シフトゲート３１ｂ及び第１転送電極φ１にＨレベルのパルスを印加することによって、第２画素列１０ｂの画素１１自身に蓄積された信号電荷Ｑ_２１を第１内側ＣＣＤレジスタ２１ａに移送する（読み出す）場合を示した。そして、第１転送電極φ１下の領域に移送された信号電荷Ｑ_２１のうち第１転送電極φ１下の領域の容量を超えた余剰電荷Ｑ_ｅｘは、図７（ｃ）に示すように、第４オーバーフロードレイン領域５０ｄに吸収される。
【００３０】
（ハ）次に、図１０に示す時刻ｔ２のとき、図５の外側の第１シフトゲート３１ａ及び第４シフトゲート３１ｄ、並びに第２転送電極φ２にＨレベルのパルスが印加されることによって、図５の外側の第１画素列１０ａの信号電荷Ｑ_１１，Ｑ_１２，Ｑ_１３，Ｑ_１４，・・・・・、及び第４画素列１０ｄの信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・をそれぞれ第１外側ＣＣＤレジスタ２１ｂ及び第２外側ＣＣＤレジスタ２２ｂの第２転送電極φ２下の領域に移送する。図７（ｄ）には、図６（ａ）に示す第１シフトゲート３１ａ及び第２転送電極φ２にＨレベルのパルスを印加することによって、第１画素列１０ａの画素１１自身に蓄積された信号電荷Ｑ_１１を第１外側ＣＣＤレジスタ２１ｂに移送する（読み出す）場合を示した。そして、第２転送電極φ２下の領域に移送された信号電荷Ｑ_１１のうち第２転送電極φ２下の領域の容量を超えた余剰電荷Ｑ_ｅｘは、図７（ｄ）に示すように、第４オーバーフロードレイン領域５０ｄに吸収される。このとき、前述した信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・、及び信号電荷Ｑ_３１，Ｑ_３２，Ｑ_３３，Ｑ_３４，・・・・・は、第１転送電極φ１がＬレベルで第２転送電極φ２がＨレベルとなるので、第１転送電極φ１下の領域から第２転送電極φ２下の領域に転送される。
【００３１】
（ニ）信号電荷Ｑ_１１，Ｑ_１２，Ｑ_１３，Ｑ_１４，・・・・・、信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・、信号電荷Ｑ_３１，Ｑ_３２，Ｑ_３３，Ｑ_３４，・・・・・、及び信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・は、それぞれ第１転送電極φ１及び第２転送電極φ２を介して順次転送されて、第１サミングゲート電極φ３及び第２サミングゲート電極φ４まで転送される。例えば、図８（ｂ）に示す信号電荷Ｑ_１１は、第１転送電極φ１下の領域にあり、第１転送電極φ１にはＨレベルのパルスが印加されている状態である。そして、図１０に示す時刻ｔ３のとき、図９（ｃ）に示すように、図８（ａ）に示す第１転送電極φ１にＬレベルのパルスを印加し、且つ第１サミングゲート電極φ３にＨレベルのパルスを印加すると、信号電荷Ｑ_１１は第１サミングゲート電極φ３下の領域に転送される。このとき、信号電荷Ｑ_１２は、第２転送電極φ２にＨレベルのパルスが印加されるので第２転送電極φ２下の領域に転送される。
【００３２】
（ホ）次に、図１０に示す時刻ｔ４のとき、図９（ｄ）に示すように、信号電荷Ｑ_１１は第１サミングゲート電極φ３にＬレベルのパルスを印加することで、電荷検出部４０のフローティング領域４２に転送される。このとき、第１転送電極φ１にＬレベルのパルス及び第１サミングゲート電極φ３にＨレベルのパルスが印加されるので、第２内側ＣＣＤレジスタ２２ａの信号電荷Ｑ_３１，Ｑ_３２，Ｑ_３３，Ｑ_３４，・・・・・のいずれかが第２サミングゲート電極φ４下の領域に転送される。フローティング領域４２に転送された信号電荷Ｑ_１１は、第２サミングゲート電極φ４がＨレベルからＬレベルになるときに同期して電荷検出部４０から、図５に示す出力アンプ４５を介して出力信号として出力される。その後、図８（ａ）に示すリセット電極４３にＨレベルのパルスを印加して、フローティング領域４２に残余している信号電荷Ｑ_１１がリセットドレイン領域４４に移送されることでリセットされる。
【００３３】
（ヘ）次に、図１０に示す時刻ｔ５のとき、信号電荷Ｑ_３１，Ｑ_３２，Ｑ_３３，Ｑ_３４，・・・・・のいずれかは、第２サミングゲート電極φ４にＬレベルのパルスを印加することで電荷検出部４０のフローティング領域４２に転送される。このとき、第２転送電極φ２にＬレベルのパルス及び第１サミングゲート電極φ３にＨレベルのパルスが印加されるので、第１内側ＣＣＤレジスタ２１ａの信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・のいずれかが第１サミングゲート電極φ３下の領域に転送される。フローティング領域４２に転送された信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・は、第１サミングゲート電極φ３がＨレベルからＬレベルになるときに同期して電荷検出部４０から、図５に示す出力アンプ４５を介して出力信号として出力される。その後、図８（ａ）に示すリセット電極４３にＨレベルのパルスを印加して、フローティング領域４２に残余している信号電荷Ｑ_３１，Ｑ_３２，Ｑ_３３，Ｑ_３４，・・・・・がリセットドレイン領域４４に移送されることでリセットされる。
【００３４】
（ト）次に、図１０に示す時刻ｔ６のとき、信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・のいずれかは、第１サミングゲート電極φ３にＬレベルのパルスを印加することで電荷検出部４０のフローティング領域４２に転送される。このとき、第２転送電極φ２にＬレベルのパルス及び第２サミングゲート電極φ４にＨレベルのパルスが印加されるので、第２外側ＣＣＤレジスタ２２ｂの信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・のいずれかが第２サミングゲート電極φ４下の領域に転送される。フローティング領域４２に転送された信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・は、第２サミングゲート電極φ４がＨレベルからＬレベルになるときに同期して電荷検出部４０から、図５に示す出力アンプ４５を介して出力信号として出力される。その後、図８（ａ）に示すリセット電極４３にＨレベルのパルスを印加して、フローティング領域４２に残余している信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・がリセットドレイン領域４４に移送されることでリセットされる。
【００３５】
（チ）次に、図１０に示す時刻ｔ７のとき、信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・のいずれかは、第２サミングゲート電極φ４にＬレベルのパルスを印加することで電荷検出部４０のフローティング領域４２に転送される。このとき、第１転送電極φ１にＬレベルのパルス及び第１サミングゲート電極φ３にＨレベルのパルスが印加されるので、第１外側ＣＣＤレジスタ２１ｂの信号電荷Ｑ_１１，Ｑ_１２，Ｑ_１３，Ｑ_１４，・・・・・のいずれかが第２サミングゲート電極φ４下の領域に転送される。フローティング領域４２に転送された信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・は、第１サミングゲート電極φ３がＨレベルからＬレベルになるときに同期して電荷検出部４０から、図５に示す出力アンプ４５を介して出力信号として出力される。その後、図８（ａ）に示すリセット電極４３にＨレベルのパルスを印加して、フローティング領域４２に残余している信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・がリセットドレイン領域４４に移送されることでリセットされる。
【００３６】
第２の実施の形態に係る固体撮像装置１ｂによれば、１出力当たりに複数の画素列を有し、且つ複数の画素列は互いに画素がずれるように配置されることで、画素と画素の間で解像度を得られなかった所を他の画素列の画素で補うことができるので均一に解像度が得られる。更に、第２の実施の形態に係る固体撮像装置１ｂによれば、ピクセルサイズを小さくせず、画素の数を増やすことができるので高解像度が得られる。更に、第２の実施の形態に係る固体撮像装置１ｂは、複数の画素列と同数のＣＣＤレジスタを有することで、各画素列で発生した信号電荷を時系列に読み出すことができる。出力信号が時系列に読み出せることで、固体撮像装置１ｂをもちいるときはメモリに保存して出力信号を並び替えをする工程が不要である。よって、固体撮像装置１ｂは信号をメモリに保存する工程を省くことができる。
【００３７】
（第２の実施の形態の変形例）
本発明の第２の実施の形態の変形例に係る固体撮像装置１ｃは、図１１に示すように、図５に示した固体撮像装置１ｂに対して、第１外側ＣＣＤレジスタ２１ｂにＭＯＳゲート構造の第１スイッチゲート６０ａ及びｎ型半導体領域からなる第１ドレイン領域６１ａを更に備える点と、第２外側ＣＣＤレジスタ２２ｂにＭＯＳゲート構造の第２スイッチゲート６０ｂ及びｎ型半導体領域からなる第２ドレイン領域６１ｂを更に備える点が異なる。他は図５に示した固体撮像装置１ｂと実質的に同様であるので、重複した記載を省略する。
【００３８】
第１ドレイン領域６１ａは、図１１及び図１２（ａ）に示すように、第１外側ＣＣＤレジスタ２１ｂの電荷検出部４０側の端部から分岐して設けられている。第１スイッチゲート６０ａは、図１１及び図１２（ａ）に示すように、第１ドレイン領域６１ａと第１外側ＣＣＤレジスタ２１ｂの電荷検出部４０側の端部との間に設けられている。図１２（ａ）に示す第１スイッチゲート６０ａにＬレベルのパルスが印加されたときは、図１２（ｂ）に示すように、第１外側ＣＣＤレジスタ２１ｂで転送する信号電荷Ｑ_１１は、第１ドレイン領域６１ａに移送されない。一方、第１スイッチゲート６０ａにＨレベルのパルスが印加されたとき、図１２（ｃ）に示すように、信号電荷Ｑ_１１を第１ドレイン領域６１ａに移送する。移送された信号電荷Ｑ_１１は、第１ドレイン領域６１ａに吸収される。第１画素列１０ａで発生した他の信号電荷Ｑ_１２，Ｑ_１３，Ｑ_１４，・・・・・も同様に第１ドレイン領域６１ａに吸収される。
【００３９】
また、第２ドレイン領域６１ｂは、図１１に示すように、第２外側ＣＣＤレジスタ２２ｂの電荷検出部４０側の端部から分岐して設けられている。第２スイッチゲート６０ｂは、図１１に示すように、第１ドレイン領域６１ａと第１外側ＣＣＤレジスタ２１ｂの電荷検出部４０側の端部との間に設けられている。第２スイッチゲート６０ｂにＬレベルのパルスが印加されたときは、第２外側ＣＣＤレジスタ２２ｂで転送する信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・は、第２ドレイン領域６１ｂに移送されない。一方、第２スイッチゲート６０ｂにＨレベルのパルスが印加されたとき、信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・を第２ドレイン領域６１ｂに移送する。移送された信号電荷Ｑ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・は、第２ドレイン領域６１ｂに吸収される。
【００４０】
したがって、第１及び第２スイッチゲート６０ａ，６０ｂにＬレベルのパルスがそれぞれ印加されたとき、固体撮像装置１ｃは図５に示した固体撮像装置１ｂと同じ動作をする。一方、第１及び第２スイッチゲート６０ａ，６０ｂにＨレベルのパルスが印加されたとき、図１１の外側の第１画素列１０ａで発生した信号電荷Ｑ_１１，Ｑ_１２，Ｑ_１３，Ｑ_１４，・・・・・、及び第４画素列１０ｄで発生したＱ_４１，Ｑ_４２，Ｑ_４３，Ｑ_４４，・・・・・は、第１及び第２ドレイン領域６１ａ，６１ｂにそれぞれ掃き捨てられるため出力信号として出力されない。
【００４１】
固体撮像装置１ｃは、第１及び第２スイッチゲート６０ａ，６０ｂにＨレベルのパルスを印加したとき、外側に配置されている第１画素列１０ａ及び第４画素列１０ｄで発生した信号電荷はドレイン領域６１ａ，６１ｂに吸収されるため、考慮しなくて良い。したがって、図１３に示すように、第１サミングゲート電極φ３には第１転送電極φ１と同じパルス、第２サミングゲート電極φ４には第２転送電極φ２と同じパルスをそれぞれ印加すれば良い。
【００４２】
第２の実施の形態の変形例に係る固体撮像装置１ｃによれば、第１及び第２スイッチゲート６０ａ，６０ｂを備えることによって、第１画素列１０ａ及び第４画素列１０ｄで発生した信号電荷が第１及び第２ドレイン領域６１ａ，６１ｂに吸収されるので解像度は落ちるが早い読み出しが可能になる。
【００４３】
（その他の実施の形態）
上記のように、本発明は実施の形態によって記載したが、この開示の一部をなす記述及び図面はこの発明を限定するものであると理解するべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかになるはずである。
【００４４】
第１の実施の形態に係る固体撮像装置１ａを用いてカラーリニアイメージセンサとするときは、例えばＲ・Ｇ・Ｂのカラーフィルターがそれぞれ載置された３個の固体撮像装置１ａが並列に配置される。それぞれの固体撮像装置１ａからは、各色の出力信号が出力されるので、カラーリニアイメージセンサとすることができる。カラーフィルターは、それぞれの固体撮像装置１ａの少なくとも画素列１０ａ〜１０ｄ上に載置されていれば良い。上述においては、固体撮像装置１ａを用いてカラーリニアイメージセンサとしたが、第２の実施の形態に係る固体撮像装置１ｂ及び第２の実施の形態の変形例に係る固体撮像装置１ｃを用いても構わない。
【００４５】
第２の実施の形態に係る固体撮像装置１ｂは、図５に示すように、第４オーバーフロードレイン領域５０ｄ及び第５オーバーフロードレイン領域５０ｅを用いて第１及び第２ＣＣＤレジスタ２０ｃ，２０ｄを区画していたが、図１４に示すように、ＬＯＣＯＳ素子分離及びＳＴＩ素子分離等による素子分離領域５２によって区画しても良い。
【００４６】
また、第２の実施の形態の変形例に係る固体撮像装置１ｃは、図１１に示したように第１スイッチゲート６０ａ及び第１ドレイン領域６１ａを第１外側ＣＣＤレジスタ２１ｂに設け、第２スイッチゲート６０ｂ及び第２ドレイン領域６１ｂを第２外側ＣＣＤレジスタ２２ｂに設けたが、第１及び第２スイッチゲート６０ａ，６０ｂ、並びに第１及び第２ドレイン領域６１ａ，６１ｂを第１内側ＣＣＤレジスタ２１ａ及び第２内側ＣＣＤレジスタ２２ａに設けて図１１の内側の第２画素列１０ｂ及び第３画素列１０ｃで発生した信号電荷Ｑ_２１，Ｑ_２２，Ｑ_２３，Ｑ_２４，・・・・・、Ｑ_３１，Ｑ_３２，Ｑ_３３，Ｑ_３４，・・・・・を第１及び第２ドレイン領域６１ａ，６１ｂで吸収するようにしても構わない。
【００４７】
このように、本発明はここでは記載していない様々な実施の形態等を包含するということを理解すべきである。したがって、本発明はこの開示から妥当な特許請求の範囲の発明特定事項によってのみ限定されるものである。
【００４８】
【発明の効果】
本発明によれば、均一に高解像度が得られる固体撮像装置及び固体撮像装置の出力方法を提供できる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態に係る固体撮像装置の平面図である。
【図２】図２（ａ）は、図１のＡ−Ａ方向から見た断面図であり、図２（ｂ）及び図２（ｃ）は、図２（ａ）の断面図の対応するポテンシャル図である。
【図３】図３（ａ）は、図１のＢ−Ｂ方向から見た断面図であり、図３（ｂ）は、図３（ａ）の断面図に対応するポテンシャル図（その１）である。
【図４】図４（ｃ）は、図３（ａ）の断面図に対応するポテンシャル図（その２）であり、図４（ｄ）は、図３（ａ）の断面図に対応するポテンシャル図（その３）である。
【図５】本発明の第２の実施の形態に係る固体撮像装置の平面図である。
【図６】図６（ａ）は、図５のＣ−Ｃ方向から見た断面図であり、図６（ｂ）は、図６（ａ）の断面図の対応するポテンシャル図（その１）である。
【図７】図７（ｃ）は、図６（ａ）の断面図の対応するポテンシャル図（その２）である。図７（ｄ）は、図６（ａ）の断面図の対応するポテンシャル図（その３）である。
【図８】図８（ａ）は、図５のＤ−Ｄ方向から見た断面図であり、図８（ｂ）は、図８（ａ）の断面図の対応するポテンシャル図（その１）である。
【図９】図９（ｃ）は、図８（ａ）の断面図の対応するポテンシャル図（その２）である。図９（ｄ）は、図８（ａ）の断面図の対応するポテンシャル図（その３）である。
【図１０】本発明の第２の実施の形態に係る固体撮像装置の４画素列読み出し時のタイミングチャートである。
【図１１】本発明の第２の実施の形態の変形例に係る固体撮像装置の平面図である。
【図１２】図１２（ａ）は、図１１のＥ−Ｅ方向から見た断面図であり、図１２（ｂ）は、図１２（ａ）の断面図の対応するポテンシャル図（その１）である。図１２（ｃ）は、図１２（ａ）の断面図の対応するポテンシャル図（その２）である。
【図１３】本発明の第２の実施の形態の変形例に係る固体撮像装置の内側画素列読み出し時のタイミングチャートである。
【図１４】その他の実施の形態に係る固体撮像装置の断面図である。
【符号の説明】
φ１…第１転送電極
φ２…第２転送電極
φ３…第１サミングゲート電極
φ４…第２サミングゲート電極
１ａ〜１ｃ…固体撮像装置
３…シフトゲート
１０ａ…第１画素列
１０ｂ…第２画素列
１０ｃ…第３画素列
１０ｄ…第４画素列
１１…画素
２０ａ…第１ＣＣＤレジスタ
２０ｂ…第２ＣＣＤレジスタ
２０ｃ…第１ＣＣＤレジスタ
２０ｄ…第２ＣＣＤレジスタ
２１ａ…第１内側ＣＣＤレジスタ
２１ｂ…第１外側ＣＣＤレジスタ
２２ａ…第２内側ＣＣＤレジスタ
２２ｂ…第２外側ＣＣＤレジスタ
３１ａ…第１シフトゲート
３１ｂ…第２シフトゲート
３１ｃ…第３シフトゲート
３１ｄ…第４シフトゲート
４０…電荷検出部
４１…出力ゲート電極
４２…フローティング領域
４３…リセット電極
４４…リセットドレイン領域
４５…出力アンプ
５０ａ…第１オーバーフロードレイン領域
５０ｂ…第２オーバーフロードレイン領域
５０ｃ…第３オーバーフロードレイン領域
５０ｄ…第４オーバーフロードレイン領域
５０ｅ…第５オーバーフロードレイン領域
５２…素子分離領域
６０…スイッチゲート
６１…ドレイン領域

Claims (10)

1. 複数の画素を一定ピッチで１次元配列し、該１次元配列が互いに１／４ピッチずれるように平行配列された第１〜第４画素列と、
   前記第１及び第２画素列の間に配置され、前記第１及び第２画素列の前記複数の画素で発生した信号電荷をそれぞれ転送する第１ＣＣＤレジスタと、
   前記第３及び第４画素列の間に配置され、前記第３及び第４画素列の前記複数の画素で発生した信号電荷をそれぞれ転送する第２ＣＣＤレジスタと、
   前記第１及び第２画素列からそれぞれ前記第１ＣＣＤレジスタに供給する前記第１及び第２画素列の前記複数の画素で発生した前記信号電荷を制御する第１及び第２シフトゲートと、
   前記第３及び第４画素列からそれぞれ前記第２ＣＣＤレジスタに供給する前記第３及び第４画素列の前記複数の画素で発生した前記信号電荷を制御する第３及び第４シフトゲートと、
   前記第１及び第２ＣＣＤレジスタの端部を集合する方向に配置され、前記第１及び第２ＣＣＤレジスタを介して転送された前記信号電荷を選択的に検出する電荷検出部
   とを備えることを特徴とする固体撮像装置。
2. 前記第１画素列に隣接して配置され、前記第１画素列の前記複数の画素で発生した余剰電荷を吸収する第１オーバーフロードレイン領域と、
   前記第２及び第３画素列の間に配置され、前記第２及び第３画素列の前記複数の画素で発生した余剰電荷を吸収する第２オーバーフロードレイン領域と、
   前記第４画素列に隣接して配置され、前記第４画素列の前記複数の画素で発生した余剰電荷を吸収する第３オーバーフロードレイン領域
   とを更に備えることを特徴とする請求項１に記載の固体撮像装置。
3. 前記第１ＣＣＤレジスタの前記電荷検出部側の端部と前記電荷検出部の間に配置され、前記第１及び第２画素列の前記複数の画素で発生した前記信号電荷を時系列に読み出す第１サミングゲート電極と、
   前記第２ＣＣＤレジスタと前記電荷検出部の間に配置された、前記第３及び第４画素列の前記複数の画素で発生した前記信号電荷を時系列に読み出す第２サミングゲート電極
   とを備えることを特徴とする請求項１又は２に記載の固体撮像装置。
4. 前記第１サミングゲート電極から前記第１ＣＣＤレジスタの前記電荷検出部側の端部に対向する側の端部まで、前記第１ＣＣＤレジスタの中央部に設けられた第４オーバーフロードレイン領域と、
   前記第２サミングゲート電極から前記第２ＣＣＤレジスタの前記電荷検出部側の端部に対向する側の端部まで、前記第２ＣＣＤレジスタの中央部に設けられた第５オーバーフロードレイン領域
   とを更に備えることを特徴とする請求項３に記載の固体撮像装置。
5. 前記第１及び第２サミングゲート電極から前記第１及び第２ＣＣＤレジスタの前記電荷検出部側の端部に対向する側の端部まで、前記第１及び第２ＣＣＤレジスタの中央部にそれぞれ設けられた素子分離領域を更に備えることを特徴とする請求項３に記載の固体撮像装置。
6. 前記第１ＣＣＤレジスタの前記電荷検出部側の端部から分岐して設けられ、前記第１画素列の前記複数の画素で発生した前記信号電荷を吸収する第１ドレイン領域と、
   前記第１ドレイン領域と前記第１ＣＣＤレジスタの前記電荷検出部側の端部との間に設けられ、前記第１ドレイン領域に移送する前記第１画素列の前記複数の画素で発生した前記信号電荷を制御する第１スイッチゲート
   とを更に備えることを特徴とする請求項４又は５に記載の固体撮像装置。
7. 前記第２ＣＣＤレジスタの前記電荷検出部側の端部から分岐して設けられ、前記第４画素列の前記複数の画素で発生した前記信号電荷を吸収する第２ドレイン領域と、
   前記第２ドレイン領域と前記第２ＣＣＤレジスタの前記電荷検出部側の端部との間に設けられ、前記第２ドレイン領域に移送する前記第４画素列の前記複数の画素で発生した前記信号電荷を制御する第２スイッチゲート
   とを更に備えることを特徴とする請求項４〜６のいずれか１項に記載の固体撮像装置。
8. 複数の画素を一定ピッチで１次元配列し、該１次元配列が互いに１／４ピッチずれるように平行配列された第１〜第４画素列に光信号を入射するステップと、
   前記第１〜第４画素列の前記複数の画素で前記光信号を信号電荷に変換するステップと、
   前記第１及び第２画素列の前記複数の画素で発生した前記信号電荷を第１ＣＣＤレジスタに移送し、前記第３及び第４画素列の前記複数の画素で発生した前記信号電荷を第２ＣＣＤレジスタに移送するステップと、
   前記第１〜第４画素列の前記複数の画素で発生した前記信号電荷を、前記第１及び第２ＣＣＤレジスタを介して電荷検出部へ転送するステップと、
   前記電荷検出部に転送された前記第１〜第４画素列の前記複数の画素で発生した前記信号電荷を出力信号に変換し、出力するステップ
   とを含むことを特徴とする固体撮像装置の出力方法。
9. 前記電荷検出部へ転送するステップは、前記第１〜第４画素列の前記複数の画素で発生した前記信号電荷を、それぞれ前記第１〜第４画素列毎に転送する段階を含むことを特徴とする請求項８に記載の固体撮像装置の出力方法。
10. 前記出力するステップは、前記第１〜第４画素列の前記複数の画素で発生した前記信号電荷を時系列に前記出力信号に変換し、出力する段階を含むことを特徴とする請求項９に記載の固体撮像装置の出力方法。

Images