JP2004295121A - Tft sheet and manufacturing method therefor - Google Patents

Tft sheet and manufacturing method therefor Download PDF

Info

Publication number
JP2004295121A
JP2004295121A JP2004070359A JP2004070359A JP2004295121A JP 2004295121 A JP2004295121 A JP 2004295121A JP 2004070359 A JP2004070359 A JP 2004070359A JP 2004070359 A JP2004070359 A JP 2004070359A JP 2004295121 A JP2004295121 A JP 2004295121A
Authority
JP
Japan
Prior art keywords
bus line
sheet
tft
gate
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2004070359A
Other languages
Japanese (ja)
Inventor
Katsura Hirai
桂 平井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Konica Minolta Inc
Original Assignee
Konica Minolta Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Konica Minolta Inc filed Critical Konica Minolta Inc
Priority to JP2004070359A priority Critical patent/JP2004295121A/en
Publication of JP2004295121A publication Critical patent/JP2004295121A/en
Withdrawn legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a simple and efficient manufacturing method for a TFT sheet having a plurality of TFT elements connected and arrayed through a gate bus line and a source bus line, and then to provide a TFT sheet whose size precision and position precision are improved and which has less variance in performance among individual TFTs. <P>SOLUTION: The TFT sheet is manufactured by connecting the plurality of TFTs, each having as elements a gate electrode, and a source electrode and a drain electrode connected through a channel formed of a gate insulating film and a semiconductor layer, on a base sheet through the gate bus line and source bus line. In this manufacturing method, the positions of the gate bus line and source bus line formed on the sheet are detected and information on the array positions and shapes of the elements is outputted according to the position information to form the respective elements at the array positions. <P>COPYRIGHT: (C)2005,JPO&NCIPI

Description

本発明はTFTシートの製造方法及びそれにより製造されたTFTシートに関する。   The present invention relates to a method for manufacturing a TFT sheet and a TFT sheet manufactured by the method.

情報端末の普及に伴い、コンピュータ用のディスプレイとしてフラットパネルディスプレイに対するニーズが高まっている。また、更に情報化の進展に伴い、従来紙媒体で提供されていた情報が電子化されて提供される機会が増え、薄くて軽い、手軽に持ち運びが可能なモバイル用表示媒体として、電子ペーパーあるいはデジタルペーパーへのニーズも高まりつつある。   With the spread of information terminals, needs for flat panel displays as displays for computers are increasing. In addition, with the progress of computerization, information provided conventionally on paper media has been increasingly provided in the form of electronic media, and electronic paper or electronic paper has been used as a mobile display medium that is thin, light, and easily portable. The need for digital paper is also growing.

一般に平板型のディスプレイ装置においては液晶、有機EL、電気泳動などを利用した素子を用いて表示媒体を形成している。また、こうした表示媒体では画面輝度の均一性や画面書き換え速度などを確保するために、画像駆動素子として薄膜トランジスタ(TFT)により構成されたアクティブ駆動素子を用いる技術が主流になっている。   Generally, in a flat panel display device, a display medium is formed using elements utilizing liquid crystal, organic EL, electrophoresis, or the like. Further, in such a display medium, in order to secure uniformity of screen luminance and screen rewriting speed, a technique using an active driving element constituted by a thin film transistor (TFT) as an image driving element has become mainstream.

ここでTFT素子は、通常、ガラス基板上に主にa−Si(アモルファスシリコン)、p−Si(ポリシリコン)などの半導体薄膜や、ソース、ドレイン、ゲート電極などの金属薄膜を基板上に順次形成していくことで製造される。このTFTを用いるフラットパネルディスプレイの製造には通常、CVD、スパッタリングなどの真空系設備や高温処理工程を要する薄膜形成工程に加え、精度の高いフォトリソグラフ工程が必要とされ、設備コスト、ランニングコストの負荷が非常に大きい。更に近年のディスプレイの大画面化のニーズに伴い、それらのコストは非常に膨大なものとなっている。   Here, the TFT element is usually formed by sequentially forming a semiconductor thin film such as a-Si (amorphous silicon) and p-Si (polysilicon) on a glass substrate and a metal thin film such as a source, a drain and a gate electrode on the substrate in order. It is manufactured by forming. The manufacture of a flat panel display using this TFT usually requires a high-precision photolithography process in addition to a vacuum system such as CVD and sputtering, and a thin film formation process requiring a high-temperature treatment process. The load is very large. Further, with the recent demand for larger screens of displays, their costs have become extremely enormous.

近年、従来のTFT素子のデメリットを補う技術として、有機半導体材料を用いた有機TFT素子の研究開発が盛んに進められている(特許文献1、非特許文献1等参照)。この有機TFT素子は低温プロセスで製造可能であるため、軽く、割れにくい樹脂基板を用いることができ、更に樹脂フィルムを支持体として用いたフレキシブルなディスプレイが実現できると言われている(非特許文献2参照)。また、大気圧下で印刷や塗布などのウェットプロセスで製造できる有機半導体材料を用いることで、生産性に優れ、非常に低コストのディスプレイの実現が期待できる。   In recent years, research and development of an organic TFT element using an organic semiconductor material has been actively pursued as a technique to compensate for the disadvantages of the conventional TFT element (see Patent Document 1, Non-Patent Document 1, etc.). Since this organic TFT element can be manufactured by a low-temperature process, it is said that a light and hard-to-break resin substrate can be used, and a flexible display using a resin film as a support can be realized (Non-Patent Document) 2). In addition, by using an organic semiconductor material that can be manufactured by a wet process such as printing or coating under atmospheric pressure, realization of a display with excellent productivity and extremely low cost can be expected.

また特許文献2及び特許文献3には、インクジェットを用いた有機TFT素子の製造方法が提案されている。
特開平10−190001号公報 米国特許第6087196号明細書 国際公開第01/46987号パンフレット Advanced Material誌 2002年 第2号 99頁(レビュー) SID‘02 Digest p57
Further, Patent Documents 2 and 3 propose a method of manufacturing an organic TFT element using an inkjet.
JP-A-10-190001 U.S. Pat. No. 6,087,196 International Publication No. 01/46987 pamphlet Advanced Material 2002, Issue 2, p. 99 (review) SID'02 Digest p57

しかしながら、有機TFT素子の製造においても、素子を構成する各エレメントの配列の精度を得るには、やはり精度の高いフォトリソグラフ工程が必要とされ、また支持体に樹脂フィルムを用いると、その伸縮により、ガラスを支持体に用いたTFT素子に比べて寸法精度や位置精度が大幅に低下するといった問題がある。   However, even in the production of organic TFT elements, a high-precision photolithographic process is still required to obtain the accuracy of the arrangement of each element constituting the element. In addition, there is a problem that dimensional accuracy and positional accuracy are significantly reduced as compared with a TFT element using glass as a support.

即ち上記特許文献2及び3の技術ではTFTの各エレメントの位置精度に問題があり、多数の画素単位や対応するバスラインをTFTシート上に精度よく形成することができない。したがって、TFT素子間の性能ばらつきも大きくなってしまう問題がある。また位置精度を向上させるためには、パターニング速度を低下しなくてはならず、効率的な製造ができないので、大幅にコストが高くなってしまう。特に樹脂フィルムを支持体に用いた場合は、これらの問題が顕著である。   That is, in the techniques of Patent Documents 2 and 3, there is a problem in the positional accuracy of each element of the TFT, and a large number of pixel units and corresponding bus lines cannot be accurately formed on the TFT sheet. Therefore, there is a problem that the performance variation between the TFT elements is increased. Further, in order to improve the positional accuracy, the patterning speed must be reduced, and efficient manufacturing cannot be performed, so that the cost is significantly increased. In particular, when a resin film is used for the support, these problems are remarkable.

本発明は上記の事情に鑑みてなされたものであり、その目的は、複数のTFT素子がゲートバスライン及びソースバスラインを介して連結配列されたTFTシートの簡易で効率的な製造方法を提供し、それにより寸法精度、位置精度が向上し、且つ個々のTFT間の性能のバラツキが抑えられたTFTシートを提供することである。   The present invention has been made in view of the above circumstances, and an object of the present invention is to provide a simple and efficient method of manufacturing a TFT sheet in which a plurality of TFT elements are connected and arranged via a gate bus line and a source bus line. It is another object of the present invention to provide a TFT sheet in which dimensional accuracy and positional accuracy are improved and variations in performance between individual TFTs are suppressed.

本発明の目的は、
1) 支持体シート上に、ゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極をエレメントとして有する複数の薄膜トランジスタ(TFT)素子が、ゲートバスライン及びソースバスラインを介して連結されたTFTシートを製造するに当たり、シート上に形成されたゲートバスライン又はソースバスラインの位置を検出し、その位置情報に基づいて前記エレメントの配列位置と形状の情報を出力し、該配列位置に各エレメントを形成するTFTシートの製造方法、
2) 支持体シート上に、ゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極、更に画素電極をエレメントとしてこの順に有する複数の薄膜トランジスタ素子が、ゲートバスライン及びソースバスラインを介して連結されたTFTシートを製造するに当たり、シート上に形成されたゲートバスラインの位置を検出し、その位置情報を基に半導体層、ソースバスライン、ソース電極、ドレイン電極、画素電極から選ばれる少なくとも一つのエレメントの位置と形状の情報を出力し、当該位置と形状の情報に基づいて各エレメントを形成するTFTシートの製造方法(第1の実施形態)、
3) ソースバスライン、ソース電極、ドレイン電極、画素電極の少なくとも一つの形成がインクジェット法又はレーザー照射にて行われる2)のTFTシートの製造方法、
4) 半導体層が有機半導体材料からなる1)〜3)の何れかのTFTシートの製造方法、
5) 半導体層がインクジェット法にて形成される1)〜4)の何れかのTFTシートの製造方法、
6) 搬送されるシート上のゲートバスライン又はソースバスラインの位置が検出される1)〜5)の何れかのTFTシートの製造方法、
7) 支持体シート上に、ゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極をエレメントとして有する複数の薄膜トランジスタ(TFT)素子が、ゲートバスライン及びソースバスラインを介して連結されたTFTシートを製造するに当たり、前記エレメントから選ばれる少なくとも1種が予め形成された支持体シートを回転支持部材上に固定した後、該形成されたエレメントの位置を検出し、その位置情報に基づいて、追加形成する他のエレメントの少なくとも1種の配列位置と形状の情報を出力し、回転支持部材を回転させながら前記配列位置に当該他のエレメントを追加形成するTFTシートの製造方法(第3の実施形態)、
8) 前記予め形成されるエレメントがゲート電極及び/又はゲートバスラインである7)のTFTシートの製造方法、
9) 前記予め形成されるエレメントがソース電極、ソースバスライン及びドレイン電極から選ばれる少なくとも1種である7)のTFTシートの製造方法、
10) 追加形成する他のエレメントの形成がインクジェット法又はレーザー照射にて行われる7)〜9)の何れかのTFTシートの製造方法、
11) ゲートバスライン又はソースバスラインの位置が検出される7)〜10)の何れかのTFTシートの製造方法、
12) ゲートバスライン又はソースバスラインが回転支持部材の回転方向に沿う様に支持体シートが前記支持部材に固定される11)のTFTシートの製造方法、
13) 半導体層が有機半導体材料からなる7)〜12)の何れかのTFTシートの製造方法、
14) 1)〜13)の何れかの製造方法で製造されるTFTシート、
15) 樹脂からなる支持体シートを用いる14)のTFTシート、
により達成される。
The object of the present invention is
1) A plurality of thin film transistor (TFT) elements each having a source electrode and a drain electrode connected by a channel formed of a gate electrode, a gate insulating layer, and a semiconductor layer as elements on a support sheet are provided with a gate bus line and a source bus line. In manufacturing the TFT sheet connected via the, the position of the gate bus line or the source bus line formed on the sheet is detected, and information on the arrangement position and the shape of the element is output based on the position information, A method of manufacturing a TFT sheet in which each element is formed at the arrangement position,
2) A plurality of thin film transistors having a gate electrode, a gate insulating layer, a source electrode and a drain electrode connected by a channel composed of a semiconductor layer, and a pixel electrode as elements in this order are formed on a support sheet by a gate bus line and a source. In manufacturing a TFT sheet connected via a bus line, a position of a gate bus line formed on the sheet is detected, and a semiconductor layer, a source bus line, a source electrode, a drain electrode, a pixel are detected based on the position information. A method for producing a TFT sheet that outputs information on the position and shape of at least one element selected from the electrodes and forms each element based on the information on the position and shape (first embodiment);
3) the method of manufacturing a TFT sheet according to 2), wherein at least one of a source bus line, a source electrode, a drain electrode, and a pixel electrode is formed by an inkjet method or laser irradiation;
4) The method for producing a TFT sheet according to any one of 1) to 3), wherein the semiconductor layer is made of an organic semiconductor material;
5) The method for manufacturing a TFT sheet according to any one of 1) to 4), wherein the semiconductor layer is formed by an inkjet method;
6) The method of manufacturing a TFT sheet according to any one of 1) to 5), wherein the position of the gate bus line or the source bus line on the conveyed sheet is detected.
7) A plurality of thin film transistor (TFT) elements each having a source electrode and a drain electrode connected by a channel including a gate electrode, a gate insulating layer, and a semiconductor layer as elements on a support sheet, and form a gate bus line and a source bus line. In manufacturing a TFT sheet connected via a support sheet, at least one selected from the elements is fixed on a rotating support member on which a pre-formed support sheet is formed in advance, and then the position of the formed element is detected. Manufacturing of a TFT sheet that outputs at least one type of arrangement position and shape information of another element to be additionally formed based on the position information, and additionally forms the other element at the arrangement position while rotating a rotation support member. Method (third embodiment),
8) The method of manufacturing a TFT sheet according to 7), wherein the preformed element is a gate electrode and / or a gate bus line;
9) The method of manufacturing a TFT sheet according to 7), wherein the preformed element is at least one selected from a source electrode, a source bus line, and a drain electrode.
10) The method of manufacturing a TFT sheet according to any one of 7) to 9), wherein the formation of another element to be additionally formed is performed by an inkjet method or laser irradiation.
11) The method for manufacturing a TFT sheet according to any one of 7) to 10), wherein the position of the gate bus line or the source bus line is detected;
12) The method of manufacturing a TFT sheet according to 11), wherein the support sheet is fixed to the support member such that the gate bus line or the source bus line is along the rotation direction of the rotary support member.
13) The method for producing a TFT sheet according to any one of 7) to 12), wherein the semiconductor layer is made of an organic semiconductor material;
14) a TFT sheet manufactured by the manufacturing method according to any one of 1) to 13),
15) The TFT sheet 14) using a support sheet made of resin,
Is achieved by

本発明によれば、TFTシートを簡易且つ効率的に製造でき、それにより寸法精度、位置精度が向上し、且つ個々のTFT間の性能のバラツキが抑えられたTFTシートを得ることができる。   ADVANTAGE OF THE INVENTION According to this invention, a TFT sheet can be simply and efficiently manufactured, and thereby, a dimensional accuracy and a positional accuracy are improved, and a TFT sheet in which variations in performance among individual TFTs are suppressed can be obtained.

以下本発明の実施形態について述べるが、本発明はこれらに限定されるものではない。   Hereinafter, embodiments of the present invention will be described, but the present invention is not limited thereto.

本発明のTFTシートの製造方法は、シート上に形成されたゲートバスライン又はソースバスラインの位置を検出し、その位置情報に基づいてTFTを構成するエレメントの配列位置と形状の情報を出力し、該配列位置に各エレメントを形成することを特徴とする(第1及び第2の実施形態)。   The method for manufacturing a TFT sheet according to the present invention detects a position of a gate bus line or a source bus line formed on the sheet, and outputs information on an arrangement position and a shape of an element constituting the TFT based on the position information. Each element is formed at the arrangement position (first and second embodiments).

また本発明のTFTシートの製造方法は、ゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極から選ばれる少なくとも1種が予め形成された支持体シートを回転ドラムやエンドレスベルトといった回転支持部材上に固定した後、該形成されたエレメントの位置を検出し、その位置情報に基づいて、追加形成する他のエレメントの少なくとも1種の配列位置と形状の情報を出力し、回転支持部材を回転させながら前記配列位置に当該他のエレメントを追加形成することを特徴とする(第3の実施形態)。   Further, the method of manufacturing a TFT sheet according to the present invention includes the steps of: forming a support sheet in which at least one selected from a source electrode and a drain electrode connected by a channel including a gate electrode, a gate insulating layer, and a semiconductor layer is formed on a rotating drum or After fixing on a rotating support member such as an endless belt, the position of the formed element is detected, and based on the position information, information of at least one type of arrangement position and shape of another element to be additionally formed is output. Another feature is that the other element is additionally formed at the arrangement position while rotating the rotation support member (third embodiment).

本発明に係るTFTシートは、支持体シート上に、ゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極をエレメントとして有する複数の薄膜トランジスタ素子が、ゲートバスライン及びソースバスラインを介して連結されて形成されたものである。   The TFT sheet according to the present invention includes, on a support sheet, a plurality of thin film transistor elements each having a gate electrode, a gate insulating layer, and a source electrode and a drain electrode connected by a channel including a semiconductor layer as elements. It is formed by being connected via a bus line.

そして薄膜トランジスタ素子は、支持体上に半導体層に接したソース電極とドレイン電極を有し、その上にゲート絶縁層を介してゲート電極を有するトップゲート型と、支持体上にまずゲート電極を有し、ゲート絶縁層を介して半導体層で連結されたソース電極とドレイン電極を有するボトムゲート型に大別される。   The thin film transistor element has a source electrode and a drain electrode in contact with a semiconductor layer on a support, a top-gate type in which a gate electrode is provided thereover with a gate insulating layer interposed therebetween, and a gate electrode on the support first. The semiconductor device is roughly classified into a bottom gate type having a source electrode and a drain electrode connected by a semiconductor layer via a gate insulating layer.

本発明の第1及び第2の実施形態の製造方法においては、TFT素子がトップゲート型の時はソースバスラインの、ボトムゲート型の時はゲートバスラインの位置情報をそれぞれ検出することとなり、特にボトムゲート型のTFT素子を有するシートにおいて、更に画素電極をエレメントとし、ゲートバスラインの位置を検出し、その位置情報を基に半導体層、ソースバスライン、ソース電極、ドレイン電極、画素電極から選ばれる少なくとも一つのエレメントの位置と形状の情報を出力し、当該位置と形状の情報に基づいて各エレメントを形成することが好ましい。   In the manufacturing method according to the first and second embodiments of the present invention, the position information of the source bus line is detected when the TFT element is a top gate type, and the position information of the gate bus line is detected when the TFT element is a bottom gate type. In particular, in a sheet having a bottom gate type TFT element, a pixel electrode is further used as an element, a position of a gate bus line is detected, and a semiconductor layer, a source bus line, a source electrode, a drain electrode, and a pixel electrode are detected based on the position information. Preferably, information on the position and shape of at least one selected element is output, and each element is formed based on the information on the position and shape.

本発明の第3の実施形態の製造方法においては、TFT素子がトップゲート型の時は予め形成されるエレメントがソース電極、ソースバスライン、ドレイン電極の少なくとも1つ、ボトムゲート型の時は予め形成されるエレメントがゲート電極及びゲートバスラインの少なくとも1つであり、これらの何れかの位置情報をそれぞれ検出する。ボトムゲート型のTFT素子を有するシートにおいては、更に画素電極をエレメントとし、検出した前記エレメントの位置情報を基に半導体層、ソースバスライン、ソース電極、ドレイン電極、画素電極から選ばれる少なくとも一つの位置と形状の情報を出力し、当該位置と形状の情報に基づいて各エレメントを追加形成するのが好ましい。トップゲート型のTFT素子を有するシートにおいては、検出した前記エレメントの位置情報を基に半導体層、ゲート電極、ゲートバスラインから選ばれる少なくとも一つの位置と形状の情報を出力し、当該位置と形状の情報に基づいて各エレメントを追加形成するのが好ましい。   In the manufacturing method according to the third embodiment of the present invention, when the TFT element is a top gate type, the element formed in advance is at least one of a source electrode, a source bus line, and a drain electrode, and when the TFT element is a bottom gate type, the element is formed in advance. The formed element is at least one of the gate electrode and the gate bus line, and detects any one of the positional information. In the sheet having the bottom gate type TFT element, the pixel electrode is further used as an element, and at least one selected from a semiconductor layer, a source bus line, a source electrode, a drain electrode, and a pixel electrode based on the detected positional information of the element. It is preferable to output position and shape information, and to additionally form each element based on the position and shape information. In a sheet having a top gate type TFT element, at least one position and shape information selected from a semiconductor layer, a gate electrode, and a gate bus line is output based on the detected position information of the element, and the position and shape information are output. It is preferable to additionally form each element based on the above information.

図1はボトムゲート型のTFT素子を有するシートの配置の1例であり、TFT素子としてはアディショナルキャパシタタイプで、支持体上にまずゲート電極2を有し、ゲート絶縁層を介して半導体層4からなるチャネルで連結されたソース電極6及びドレイン電極5を有し、支持体シート上にそれらがゲートバスライン12及びソースバスライン13を介して連結されている。22は画素電極、23はアディショナルキャパシタである。なお図2はストレージキャパシタタイプの有機TFTを配置したシートの例で、24がストレージキャパシタである。   FIG. 1 shows an example of an arrangement of a sheet having a bottom gate type TFT element. The TFT element is an additional capacitor type, has a gate electrode 2 on a support first, and has a semiconductor layer 4 via a gate insulating layer. And a source electrode 6 and a drain electrode 5 which are connected by a channel consisting of: a gate bus line 12 and a source bus line 13 on a support sheet. 22, a pixel electrode; and 23, an additional capacitor. FIG. 2 is an example of a sheet on which storage capacitor type organic TFTs are arranged, and 24 is a storage capacitor.

図3は、TFT素子が複数配置されるシートの1例の概略等価回路図である。   FIG. 3 is a schematic equivalent circuit diagram of an example of a sheet on which a plurality of TFT elements are arranged.

TFTシート11はマトリクス配置された多数のTFT素子14を有する。12は各TFT素子14のゲート電極のゲートバスラインであり、13は各TFT素子14のソース電極のソースバスラインである。各TFT素子14のソース電極には、出力素子16が接続され、この出力素子16は例えば液晶、電気泳動素子等であり、表示装置における画素を構成する。図示の例では、出力素子16として液晶が、抵抗とコンデンサからなる等価回路で示されている。15は蓄積コンデンサ、17は垂直駆動回路、18は水平駆動回路である。   The TFT sheet 11 has a large number of TFT elements 14 arranged in a matrix. Reference numeral 12 denotes a gate bus line of a gate electrode of each TFT element 14, and reference numeral 13 denotes a source bus line of a source electrode of each TFT element 14. An output element 16 is connected to a source electrode of each TFT element 14, and the output element 16 is, for example, a liquid crystal, an electrophoretic element, or the like, and forms a pixel in a display device. In the illustrated example, liquid crystal is shown as an output element 16 by an equivalent circuit including a resistor and a capacitor. Reference numeral 15 denotes a storage capacitor, 17 denotes a vertical drive circuit, and 18 denotes a horizontal drive circuit.

チャネルを構成する半導体材料としては、a−Si、p−Si、有機半導体材料等公知のものが用いられ、好ましくは有機半導体材料で、π共役系材料が用いられ、例えばポリピロール、ポリ(N−置換ピロール)、ポリ(3−置換ピロール)、ポリ(3,4−二置換ピロール)などのポリピロール類、ポリチオフェン、ポリ(3−置換チオフェン)、ポリ(3,4−二置換チオフェン)、ポリベンゾチオフェンなどのポリチオフェン類、ポリイソチアナフテンなどのポリイソチアナフテン類、ポリチェニレンビニレンなどのポリチェニレンビニレン類、ポリ(p−フェニレンビニレン)などのポリ(p−フェニレンビニレン)類、ポリアニリン、ポリ(N−置換アニリン)、ポリ(3−置換アニリン)、ポリ(2,3−置換アニリン)などのポリアニリン類、ポリアセチレンなどのポリアセチレン類、ポリジアセチレンなどのポリジアセチレン類、ポリアズレンなどのポリアズレン類、ポリピレンなどのポリピレン類、ポリカルバゾール、ポリ(N−置換カルバゾール)などのポリカルバゾール類、ポリセレノフェンなどのポリセレノフェン類、ポリフラン、ポリベンゾフランなどのポリフラン類、ポリ(p−フェニレン)などのポリ(p−フェニレン)類、ポリインドールなどのポリインドール類、ポリピリダジンなどのポリピリダジン類、ナフタセン、ペンタセン、ヘキサセン、ヘプタセン、ジベンゾペンタセン、テトラベンゾペンタセン、ピレン、ジベンゾピレン、クリセン、ペリレン、コロネン、テリレン、オバレン、クオテリレン、サーカムアントラセンなどのポリアセン類およびポリアセン類の炭素の一部をN、S、Oなどの原子、カルボニル基などの官能基に置換した誘導体(トリフェノジオキサジン、トリフェノジチアジン、ヘキサセン−6,15−キノンなど)、ポリビニルカルバゾール、ポリフエニレンスルフィド、ポリビニレンスルフィドなどのポリマーや特開平11−195790に記載された多環縮合体などを用いることができる。   As the semiconductor material constituting the channel, known materials such as a-Si, p-Si, and an organic semiconductor material are used. Preferably, a π-conjugated material is used as the organic semiconductor material. For example, polypyrrole, poly (N- Polypyrroles such as substituted pyrrole), poly (3-substituted pyrrole), poly (3,4-disubstituted pyrrole), polythiophene, poly (3-substituted thiophene), poly (3,4-disubstituted thiophene), polybenzo Polythiophenes such as thiophene, polyisothianaphthenes such as polyisothianaphthene, polychenylenevinylenes such as polyphenylenevinylene, poly (p-phenylenevinylene) such as poly (p-phenylenevinylene), polyaniline, Poly (N-substituted aniline), poly (3-substituted aniline), poly (2,3-substituted aniline), etc. Polyaniline, polyacetylene such as polyacetylene, polydiacetylene such as polydiacetylene, polyazulene such as polyazulene, polypyrene such as polypyrene, polycarbazole such as polycarbazole, poly (N-substituted carbazole), polyselenophene etc. Polyselenophenes, polyfurans, polyfurans such as polybenzofuran, poly (p-phenylene) such as poly (p-phenylene), polyindoles such as polyindole, polypyridazines such as polypyridazine, naphthacene, pentacene, Polyaces such as hexacene, heptacene, dibenzopentacene, tetrabenzopentacene, pyrene, dibenzopyrene, chrysene, perylene, coronene, terylene, ovalen, quaterylene, circum anthracene Derivatives in which a part of carbons of benzenes and polyacenes are substituted with atoms such as N, S, O, and functional groups such as carbonyl groups (such as triphenodioxazine, triphenodithiazine, hexacene-6,15-quinone); Polymers such as polyvinyl carbazole, polyphenylene sulfide, and polyvinylene sulfide, and polycyclic condensates described in JP-A-11-195790 can be used.

また、これらのポリマーと同じ繰返し単位を有するたとえばチオフェン6量体であるα−セクシチオフェンα,ω−ジヘキシル−α−セクシチオフェン、α,ω−ジヘキシル−α−キンケチオフェン、α,ω−ビス(3−ブトキシプロピル)−α−セクシチオフェン、スチリルベンゼン誘導体などのオリゴマーも好適に用いることができる。   Further, for example, thiophene hexamer α-sexithiophene α, ω-dihexyl-α-sexithiophene, α, ω-dihexyl-α-quinkethiophene, α, ω-bis ( Oligomers such as 3-butoxypropyl) -α-sexithiophene and styrylbenzene derivatives can also be suitably used.

さらに銅フタロシアニンや特開平11−251601に記載のフッ素置換銅フタロシアニンなどの金属フタロシアニン類、ナフタレン1,4,5,8−テトラカルボン酸ジイミド、N,N’−ビス(4−トリフルオロメチルベンジル)ナフタレン1,4,5,8−テトラカルボン酸ジイミドとともに、N,N’−ビス(1H,1H−ペルフルオロオクチル)、N,N’−ビス(1H,1H−ペルフルオロブチル)及びN,N’−ジオクチルナフタレン1,4,5,8−テトラカルボン酸ジイミド誘導体、ナフタレン2,3,6,7テトラカルボン酸ジイミドなどのナフタレンテトラカルボン酸ジイミド類、及びアントラセン2,3,6,7−テトラカルボン酸ジイミドなどのアントラセンテトラカルボン酸ジイミド類などの縮合環テトラカルボン酸ジイミド類、C60、C70、C76、C78、C84等フラーレン類、SWNTなどのカーボンナノチューブ、メロシアニン色素類、ヘミシアニン色素類などの色素などがあげられる。 Further, metal phthalocyanines such as copper phthalocyanine and fluorine-substituted copper phthalocyanine described in JP-A-11-251601, naphthalene 1,4,5,8-tetracarboxylic diimide, N, N'-bis (4-trifluoromethylbenzyl) N, N′-bis (1H, 1H-perfluorooctyl), N, N′-bis (1H, 1H-perfluorobutyl) and N, N′- along with naphthalene 1,4,5,8-tetracarboxylic diimide Dioctylnaphthalene 1,4,5,8-tetracarboxylic diimide derivatives, naphthalene tetracarboxylic diimides such as naphthalene 2,3,6,7 tetracarboxylic diimide, and anthracene 2,3,6,7-tetracarboxylic acid Condensed ring tetracarboxylic acids such as anthracenetetracarboxylic diimides such as diimide Examples include diimides, fullerenes such as C 60 , C 70 , C 76 , C 78 and C 84 , carbon nanotubes such as SWNT, and dyes such as merocyanine dyes and hemicyanine dyes.

これらのπ共役系材料のうちでも、チオフェン、ビニレン、チェニレンビニレン、フェニレンビニレン、p−フェニレン、これらの置換体またはこれらの2種以上を繰返し単位とし、かつ該繰返し単位の数nが4〜10であるオリゴマーもしくは該繰返し単位の数nが20以上であるポリマー、ペンタセンなどの縮合多環芳香族化合物、フラーレン類、縮合環テトラカルボン酸ジイミド類、金属フタロシアニンよりなる群から選ばれた少なくとも1種が好ましい。   Among these π-conjugated materials, thiophene, vinylene, chenylene vinylene, phenylene vinylene, p-phenylene, a substituted product thereof, or two or more of these are used as a repeating unit, and the number n of the repeating unit is 4 to 4. At least one selected from the group consisting of an oligomer having 10 or a polymer in which the number n of the repeating unit is 20 or more, a condensed polycyclic aromatic compound such as pentacene, a fullerene, a condensed ring tetracarboxylic diimide, and a metal phthalocyanine Species are preferred.

また、その他の有機半導体材料としては、テトラチアフルバレン(TTF)−テトラシアノキノジメタン(TCNQ)錯体、ビスエチレンテトラチアフルバレン(BEDTTTF)−過塩素酸錯体、BEDTTTF−ヨウ素錯体、TCNQ−ヨウ素錯体、などの有機分子錯体も用いることができる。さらにポリシラン、ポリゲルマンなどのσ共役系ポリマーや特開2000−260999に記載の有機・無機混成材料も用いることができる。   Other organic semiconductor materials include tetrathiafulvalene (TTF) -tetracyanoquinodimethane (TCNQ) complex, bisethylenetetrathiafulvalene (BEDTTTTF) -perchloric acid complex, BEDTTTF-iodine complex, and TCNQ-iodine complex. , Etc. can also be used. Further, σ-conjugated polymers such as polysilane and polygermane, and hybrid organic / inorganic materials described in JP-A-2000-260999 can also be used.

本発明においては、有機半導体層に、たとえば、アクリル酸、アセトアミド、ジメチルアミノ基、シアノ基、カルボキシル基、ニトロ基などの官能基を有する材料や、ベンゾキノン誘導体、テトラシアノエチレンおよびテトラシアノキノジメタンやそれらの誘導体などのように電子を受容するアクセプターとなる材料や、たとえばアミノ基、トリフェニル基、アルキル基、水酸基、アルコキシ基、フェニル基などの官能基を有する材料、フェニレンジアミンなどの置換アミン類、アントラセン、ベンゾアントラセン、置換ベンゾアントラセン類、ピレン、置換ピレン、カルバゾールおよびその誘導体、テトラチアフルバレンとその誘導体などのように電子の供与体であるドナーとなるような材料を含有させ、いわゆるドーピング処理を施してもよい。   In the present invention, for example, a material having a functional group such as acrylic acid, acetamido, dimethylamino group, cyano group, carboxyl group, or nitro group in the organic semiconductor layer, a benzoquinone derivative, tetracyanoethylene, and tetracyanoquinodimethane And materials that are functional acceptors such as amino groups, triphenyl groups, alkyl groups, hydroxyl groups, alkoxy groups and phenyl groups, and substituted amines such as phenylenediamine. , Anthracene, benzoanthracene, substituted benzoanthracenes, pyrene, substituted pyrene, carbazole and its derivatives, tetrathiafulvalene and its derivatives, etc. Process Good.

前記ドーピングとは電子授与性分子(アクセプター)または電子供与性分子(ドナー)をドーパントとして該薄膜に導入することを意味する。従って,ドーピングが施された薄膜は、前記の縮合多環芳香族化合物とドーパントを含有する薄膜である。本発明に用いるドーパントとしては公知のものを採用することができる。   The doping means that an electron donating molecule (acceptor) or an electron donating molecule (donor) is introduced into the thin film as a dopant. Therefore, the doped thin film is a thin film containing the condensed polycyclic aromatic compound and the dopant. Known dopants can be used for the present invention.

これら有機薄膜の作製法としては、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、低エネルギーイオンビーム法、イオンプレーティング法、CVD法、スパッタリング法、プラズマ重合法、電解重合法、化学重合法、スプレーコート法、スピンコート法、ブレードコート法、デイップコート法、キャスト法、ロールコート法、バーコート法、ダイコート法およびLB法等が挙げられ、材料に応じて使用できる。ただし、この中で生産性の点で、有機半導体の溶液を用いて簡単かつ精密に薄膜が形成できるスピンコート法、ブレードコート法、デイップコート法、ロールコート法、バーコート法、ダイコート法等が好まれる。   These organic thin films can be prepared by vacuum deposition, molecular beam epitaxy, ion cluster beam, low energy ion beam, ion plating, CVD, sputtering, plasma polymerization, electrolytic polymerization, chemical polymerization, etc. Examples include a synthesizing method, a spray coating method, a spin coating method, a blade coating method, a dip coating method, a casting method, a roll coating method, a bar coating method, a die coating method, and an LB method, which can be used depending on the material. However, in terms of productivity, spin coating, blade coating, dip coating, roll coating, bar coating, die coating, etc., which can easily and precisely form a thin film using an organic semiconductor solution, are used. Preferred.

なおAdvanced Material誌 1999年 第6号、p480〜483に記載の様に、ペンタセン等前駆体が溶媒に可溶であるものは、塗布により形成した前駆体の膜を熱処理して目的とする有機材料の薄膜を形成しても良い。   In addition, as described in Advanced Material Magazine, No. 6, 1999, p480 to 483, those in which a precursor such as pentacene is soluble in a solvent are prepared by subjecting a precursor film formed by coating to a heat treatment to obtain an intended organic material. May be formed.

本発明の製造方法においては、検出したソースバスライン又はゲートバスライン、或いは予め形成されたエレメントの位置情報に基づいて、位置と形状の情報を出力し、その情報に基づいて半導体層を形成する場合、TFTシート製造プロセスを制御するコンピュータを介して又は直接に、インクジェットプリンタのドライバに当該位置と形状の情報を画像データとして出力し、インクジェット法によって半導体層を形成することが、位置及び形状の制御のし易さから有利である。   In the manufacturing method of the present invention, position and shape information is output based on the detected position information of the source bus line or the gate bus line or the element formed in advance, and the semiconductor layer is formed based on the information. In this case, it is possible to output the position and shape information as image data to a driver of an ink jet printer via a computer that controls a TFT sheet manufacturing process or directly, and form a semiconductor layer by an ink jet method. This is advantageous from the viewpoint of easy control.

半導体層の膜厚としては、特に制限はないが、一般に1μm以下、特に10〜300nmが好ましい。   The thickness of the semiconductor layer is not particularly limited, but is generally 1 μm or less, particularly preferably 10 to 300 nm.

本発明において、ドレイン電極5、ソースバスライン13、ソース電極6、ゲート電極2、ゲートバスライン12及び画素電極22を形成する材料は導電性材料であれば特に限定されず、白金、金、銀、ニッケル、クロム、銅、鉄、錫、アンチモン鉛、タンタル、インジウム、パラジウム、テルル、レニウム、イリジウム、アルミニウム、ルテニウム、ゲルマニウム、モリブデン、タングステン、酸化スズ・アンチモン、酸化インジウム・スズ(ITO)、フッ素ドープ酸化亜鉛、亜鉛、炭素、グラファイト、グラッシーカーボン、銀ペーストおよびカーボンペースト、リチウム、ベリリウム、ナトリウム、マグネシウム、カリウム、カルシウム、スカンジウム、チタン、マンガン、ジルコニウム、ガリウム、ニオブ、ナトリウム、ナトリウム−カリウム合金、マグネシウム、リチウム、アルミニウム、マグネシウム/銅混合物、マグネシウム/銀混合物、マグネシウム/アルミニウム混合物、マグネシウム/インジウム混合物、アルミニウム/酸化アルミニウム混合物、リチウム/アルミニウム混合物等が用いられるが、特に、白金、金、銀、銅、アルミニウム、インジウム、ITOおよび炭素が好ましい。あるいはドーピング等で導電率を向上させた公知の導電性ポリマー、例えば導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェンとポリスチレンスルホン酸の錯体なども好適に用いられる。中でも半導体層との接触面において電気抵抗が少ないものが好ましい。   In the present invention, the material forming the drain electrode 5, the source bus line 13, the source electrode 6, the gate electrode 2, the gate bus line 12, and the pixel electrode 22 is not particularly limited as long as it is a conductive material, and platinum, gold, silver , Nickel, chromium, copper, iron, tin, antimony lead, tantalum, indium, palladium, tellurium, rhenium, iridium, aluminum, ruthenium, germanium, molybdenum, tungsten, tin / antimony oxide, indium / tin oxide (ITO), fluorine Doped zinc oxide, zinc, carbon, graphite, glassy carbon, silver paste and carbon paste, lithium, beryllium, sodium, magnesium, potassium, calcium, scandium, titanium, manganese, zirconium, gallium, niobium, sodium, sodium -Potassium alloys, magnesium, lithium, aluminum, magnesium / copper mixtures, magnesium / silver mixtures, magnesium / aluminum mixtures, magnesium / indium mixtures, aluminum / aluminum oxide mixtures, lithium / aluminum mixtures, etc. are used, especially platinum, Gold, silver, copper, aluminum, indium, ITO and carbon are preferred. Alternatively, a known conductive polymer whose conductivity has been improved by doping or the like, for example, conductive polyaniline, conductive polypyrrole, conductive polythiophene, a complex of polyethylene dioxythiophene and polystyrene sulfonic acid, or the like is also preferably used. Among them, those having low electric resistance at the contact surface with the semiconductor layer are preferable.

電極の形成方法としては、上記を原料として蒸着やスパッタリング等の方法を用いて形成した導電性薄膜を、公知のフォトリソグラフ法やリフトオフ法を用いて電極形成する方法、アルミニウムや銅などの金属箔上に熱転写、インクジェット等によるレジストを用いてエッチングする方法がある。また導電性ポリマーの溶液あるいは分散液、導電性微粒子分散液を直接インクジェットによりパターニングしてもよいし、塗工膜からリソグラフやレーザーアブレーションなどにより形成してもよい。さらに導電性ポリマーや導電性微粒子を含むインク、導電性ペーストなどを凸版、凹版、平版、スクリーン印刷などの印刷法でパターニングする方法も用いることができる。   As a method of forming an electrode, a method of forming an electrode using a known photolithographic method or a lift-off method on a conductive thin film formed by using a method such as evaporation or sputtering using the above as a raw material, or a metal foil such as aluminum or copper There is a method of etching using a resist by thermal transfer, ink jet or the like. A solution or dispersion of a conductive polymer or a dispersion of conductive fine particles may be directly patterned by ink jet, or may be formed from a coating film by lithography or laser ablation. Further, a method of patterning an ink, a conductive paste, or the like containing a conductive polymer or conductive fine particles by a printing method such as letterpress, intaglio, lithographic, or screen printing can also be used.

このような金属微粒子分散液の製造方法として、ガス中蒸発法、スパッタリング法、金属蒸気合成法などの物理的生成法や、コロイド法、共沈法などの、液相で金属イオンを還元して金属微粒子を生成する化学的生成法が挙げられるが、好ましくは、特開平11−76800号、同11−80647号、同11−319538号、特開2000−239853等に示されたコロイド法、特開2001−254185、同2001−53028、同2001−35255、同2000−124157、同2000−123634などに記載されたガス中蒸発法により製造された金属微粒子分散液である。これらの金属微粒子分散液を、下記に示す方法により層を成形した後、溶媒を乾燥させ、さらに100〜300℃、好ましくは150〜200℃の範囲で熱処理することにより、金属微粒子を熱融着させることで電極形成する。   As a method for producing such a metal fine particle dispersion, a metal ion is reduced in a liquid phase, such as a physical generation method such as a gas evaporation method, a sputtering method, a metal vapor synthesis method, a colloid method, and a coprecipitation method. A chemical production method for producing metal fine particles may be mentioned, and preferably, a colloid method described in JP-A-11-76800, JP-A-11-80647, JP-A-11-319538, JP-A-2000-239853, etc. These are metal fine particle dispersions manufactured by the in-gas evaporation method described in JP 2001-254185, JP 2001-53028, JP 2001-35255, JP 2000-124157, JP 2000-123634 and the like. These metal fine particle dispersions are formed into a layer by the method described below, then the solvent is dried, and further heat-treated at 100 to 300 ° C., preferably 150 to 200 ° C., to thereby heat-bond the metal fine particles. Then, an electrode is formed.

本発明の製造方法においては、TFT素子がボトムゲート型で、ゲートバスラインの位置を検出し(第1の実施形態)、又はゲート電極やゲートバスラインの位置を検出し(第2の実施形態)、その位置情報を基にソースバスライン、ソース電極、ドレイン電極、画素電極等の各エレメントを形成する場合、ソースバスライン、ソース電極、ドレイン電極、画素電極の形成はインクジェット法又はレーザー照射によることが、位置や形状の制御のし易さから好ましい。トップゲート型でソースバスラインの位置(第1の実施形態)或いはソース電極、ソースバスライン、ドレイン電極の位置(第2の実施形態)を検出する場合も、電極の形成については同様である。第3の実施形態においても同様であることは言うまでもない。   In the manufacturing method of the present invention, the TFT element is a bottom gate type, and the position of a gate bus line is detected (first embodiment), or the position of a gate electrode or a gate bus line is detected (second embodiment). In the case of forming each element such as a source bus line, a source electrode, a drain electrode, and a pixel electrode based on the positional information, the source bus line, the source electrode, the drain electrode, and the pixel electrode are formed by an inkjet method or laser irradiation. This is preferable because the position and the shape can be easily controlled. The same applies to the formation of the electrodes when detecting the position of the source bus line (first embodiment) or the positions of the source electrode, the source bus line, and the drain electrode (second embodiment) in the top gate type. It goes without saying that the same applies to the third embodiment.

レーザー照射による場合も同様に、例えばTFT素子がボトムゲート型の場合、ソースバスライン、ソース電極、ドレイン電極、画素電極から選ばれる少なくとも1つの出力した位置と形状(電極パターンとも言う。)の情報を、TFTシート製造プロセスを制御するコンピュータを介して又は直接に、レーザー露光装置のドライバに画像データとして出力し、レーザー露光装置を駆動する。   Similarly, in the case of laser irradiation, for example, when the TFT element is a bottom gate type, information on at least one output position and shape (also referred to as an electrode pattern) selected from a source bus line, a source electrode, a drain electrode, and a pixel electrode. Is output as image data to a driver of the laser exposure apparatus via a computer for controlling the TFT sheet manufacturing process or directly, and the laser exposure apparatus is driven.

レーザー照射による電極形成にはアブレーション層を用い、アブレーション層は、エネルギー光吸収剤、バインダー樹脂および必要に応じて添加される各種添加剤から構成することができる。   An ablation layer is used for forming an electrode by laser irradiation, and the ablation layer can be composed of an energy light absorber, a binder resin, and various additives added as needed.

エネルギー光吸収剤は、照射するエネルギー光を吸収する各種の有機および無機材料が使用可能であり、たとえばレーザー光源を赤外線レーザーとした場合、赤外線を吸収する顔料、色素、金属、金属酸化物、金属窒化物、金属炭化物、金属ホウ化物、グラファイト、カーボンブラック、チタンブラック、Al、Fe、Ni、Co等を主成分とするメタル磁性粉末等の強磁性金属粉末などを用いることができ、中でも、カーボンブラック、シアニン系などの色素、Fe系強磁性金属粉末が好ましい。エネルギー光吸収剤の含有量は、アブレーション層形成成分の30〜95質量%程度、好ましくは40〜80質量%である。   As the energy light absorber, various organic and inorganic materials that absorb the energy light to be irradiated can be used. For example, when the laser light source is an infrared laser, a pigment, a dye, a metal, a metal oxide, or a metal that absorbs infrared light is used. Ferromagnetic metal powders such as nitrides, metal carbides, metal borides, graphite, carbon black, titanium black, metal magnetic powders mainly containing Al, Fe, Ni, Co and the like can be used. Dyes such as black and cyanine, and Fe-based ferromagnetic metal powders are preferred. The content of the energy light absorber is about 30 to 95% by mass, preferably 40 to 80% by mass of the ablation layer forming component.

アブレーション層のバインダー樹脂は、前記色材微粒子を十分に保持できるものであれば、特に制限無く用いることができ、ポリウレタン系樹脂、ポリエステル系樹脂、塩化ビニル系樹脂、ポリビニルアセタール系樹脂、セルロース系樹脂、アクリル系樹脂、フェノキシ樹脂、ポリカーボネート、ポリアミド系樹脂、フェノール樹脂、エポキシ樹脂などを挙げることができる。バインダー樹脂の含有量は、アブレーション層形成成分5〜70質量%程度、好ましくは20〜60質量%である。   The binder resin for the ablation layer can be used without any particular limitation as long as it can sufficiently retain the coloring material fine particles. Polyurethane resin, polyester resin, vinyl chloride resin, polyvinyl acetal resin, cellulose resin And acrylic resins, phenoxy resins, polycarbonates, polyamide resins, phenol resins, epoxy resins, and the like. The content of the binder resin is about 5 to 70% by mass, preferably 20 to 60% by mass, for the ablation layer forming component.

なおアブレーション層とは、高密度エネルギー光の照射によりアブレートする層を指し、ここで言うアブレートとは、物理的或いは化学的変化によりアブレーション層が完全に飛散する、一部が破壊される或いは飛散する、隣接する層との界面近傍のみに物理的或いは化学的変化が起こるという現象を含む。このアブレートを利用してレジスト像を形成し、電極を形成させる。   Note that the ablation layer refers to a layer that is ablated by irradiation with high-density energy light, and the ablation referred to here is such that the ablation layer is completely scattered or partially destroyed or scattered due to a physical or chemical change. This includes the phenomenon that a physical or chemical change occurs only in the vicinity of the interface with the adjacent layer. A resist image is formed using this ablation to form an electrode.

高密度エネルギー光は、アブレートを発生させる活性光であれば特に制限はなく用いることができる。露光方法としては、キセノンランプ、ハロゲンランプ、水銀ランプなどによるフラッシュ露光を、フォトマスクを介して行ってもよいし、レーザー光等を収束させ走査露光を行っても良い。レーザー1ビーム当たりの出力は20〜200mWである赤外線レーザー、特に半導体レーザーが最も好ましく用いられる。エネルギー密度としては、好ましくは50〜500mJ/cm2、更に好ましくは100〜300mJ/cm2である。 The high-density energy light can be used without any particular limitation as long as it is active light that generates ablation. As an exposure method, flash exposure using a xenon lamp, a halogen lamp, a mercury lamp, or the like may be performed via a photomask, or scanning exposure may be performed by converging laser light or the like. An infrared laser having an output of 20 to 200 mW per laser beam, particularly a semiconductor laser, is most preferably used. The energy density is preferably 50 to 500 mJ / cm 2, more preferably a 100~300mJ / cm 2.

ゲート絶縁層としては種々の絶縁膜を用いることができるが、特に、比誘電率の高い無機酸化物皮膜が好ましい。無機酸化物としては、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタン、酸化スズ、酸化バナジウム、チタン酸バリウムストロンチウム、ジルコニウム酸チタン酸バリウム、ジルコニウム酸チタン酸鉛、チタン酸鉛ランタン、チタン酸ストロンチウム、チタン酸バリウム、フッ化バリウムマグネシウム、チタン酸ビスマス、チタン酸ストロンチウムビスマス、タンタル酸ストロンチウムビスマス、タンタル酸ニオブ酸ビスマス、トリオキサイドイットリウムなどが挙げられる。それらのうち好ましいのは、酸化ケイ素、酸化アルミニウム、酸化タンタル、酸化チタンである。窒化ケイ素、窒化アルミニウム等の無機窒化物も好適に用いることができる。   Various insulating films can be used as the gate insulating layer, and an inorganic oxide film having a high relative dielectric constant is particularly preferable. As the inorganic oxide, silicon oxide, aluminum oxide, tantalum oxide, titanium oxide, tin oxide, vanadium oxide, barium strontium titanate, barium zirconate titanate, lead zirconate titanate, lead lanthanum titanate, strontium titanate, Examples include barium titanate, barium magnesium fluoride, bismuth titanate, strontium bismuth titanate, strontium bismuth tantalate, bismuth tantalate bismuth, and yttrium trioxide. Among them, preferred are silicon oxide, aluminum oxide, tantalum oxide and titanium oxide. Inorganic nitrides such as silicon nitride and aluminum nitride can also be suitably used.

上記皮膜の形成方法としては、真空蒸着法、分子線エピタキシャル成長法、イオンクラスタービーム法、低エネルギーイオンビーム法、イオンプレーティング法、CVD法、スパッタリング法、大気圧プラズマ法などのドライプロセスや、スプレーコート法、スピンコート法、ブレードコート法、デイップコート法、キャスト法、ロールコート法、バーコート法、ダイコート法などの塗布による方法、印刷やインクジェットなどのパターニングによる方法などのウェットプロセスが挙げられ、材料に応じて使用できる。   Examples of the method for forming the film include a vacuum deposition method, a molecular beam epitaxial growth method, an ion cluster beam method, a low energy ion beam method, an ion plating method, a CVD method, a dry process such as a sputtering method and an atmospheric pressure plasma method, and a spray method. Wet processes such as a coating method, a spin coating method, a blade coating method, a dip coating method, a casting method, a coating method such as a roll coating method, a bar coating method, a die coating method, and a patterning method such as printing or inkjet, Can be used depending on the material.

ウェットプロセスは、無機酸化物の微粒子を、任意の有機溶剤あるいは水に必要に応じて界面活性剤などの分散補助剤を用いて分散した液を塗布、乾燥する方法や、酸化物前駆体、例えばアルコキシド体の溶液を塗布、乾燥する、いわゆるゾルゲル法が用いられる。   The wet process is a method in which fine particles of an inorganic oxide are dispersed in an optional organic solvent or water using a dispersing aid such as a surfactant, if necessary, and a method of drying, or a method of drying an oxide precursor, for example, A so-called sol-gel method of applying and drying a solution of the alkoxide compound is used.

これらのうち好ましいのは、大気圧プラズマ法である。   Of these, the atmospheric pressure plasma method is preferable.

大気圧下でのプラズマ製膜処理による絶縁膜の形成方法は、大気圧または大気圧近傍の圧力下で放電し、反応性ガスをプラズマ励起し、基材上に薄膜を形成する処理で、その方法については特開平11−61406、同11−133205、特開2000−121804、同2000−147209、同2000−185362等に記載されている(以下、大気圧プラズマ法とも称する)。これによって高機能性の薄膜を、生産性高く形成することができる。   The method of forming an insulating film by plasma film formation under atmospheric pressure is a process of forming a thin film on a substrate by discharging under an atmospheric pressure or a pressure close to the atmospheric pressure, exciting a reactive gas by plasma, and forming a thin film on the substrate. The method is described in JP-A-11-61406, JP-A-11-133205, JP-A-2000-121804, JP-A-2000-147209, and JP-A-2000-185362 (hereinafter also referred to as atmospheric pressure plasma method). Thereby, a highly functional thin film can be formed with high productivity.

ゲート絶縁層が陽極酸化膜又は該陽極酸化膜と絶縁膜とで構成されることも好ましい。陽極酸化膜は封孔処理されることが望ましい。陽極酸化膜は、陽極酸化が可能な金属を公知の方法により陽極酸化することにより形成される。   It is also preferable that the gate insulating layer is formed of an anodic oxide film or an anodic oxide film and an insulating film. The anodic oxide film is desirably subjected to a sealing treatment. The anodized film is formed by anodizing a metal capable of being anodized by a known method.

陽極酸化処理可能な金属としては、アルミニウム又はタンタルを挙げることができ、陽極酸化処理の方法には特に制限はなく、公知の方法を用いることができる。陽極酸化処理を行なうことにより、酸化被膜が形成される。陽極酸化処理に用いられる電解液としては、多孔質酸化皮膜を形成することができるものならばいかなるものでも使用でき、一般には、硫酸、燐酸、蓚酸、クロム酸、ホウ酸、スルファミン酸、ベンゼンスルホン酸等あるいはこれらを2種類以上組み合わせた混酸あるいそれらの塩が用いられる。陽極酸化の処理条件は使用する電解液により種々変化するので一概に特定し得ないが、一般的には、電解液の濃度が1〜80質量%、電解液の温度5〜70℃、電流密度0.5〜60A/dm2、電圧1〜100ボルト、電解時間10秒〜5分の範囲が適当である。好ましい陽極酸化処理は、電解液として硫酸、リン酸又はホウ酸の水溶液を用い、直流電流で処理する方法であるが、交流電流を用いることもできる。これらの酸の濃度は5〜45質量%であることが好ましく、電解液の温度20〜50℃、電流密度0.5〜20A/dm2で20〜250秒間電解処理するのが好ましい。 Examples of the metal that can be anodized include aluminum and tantalum. The method of the anodization is not particularly limited, and a known method can be used. By performing the anodic oxidation treatment, an oxide film is formed. As the electrolytic solution used for the anodic oxidation treatment, any electrolyte can be used as long as it can form a porous oxide film. In general, sulfuric acid, phosphoric acid, oxalic acid, chromic acid, boric acid, sulfamic acid, benzene sulfone Acids or the like, or mixed acids obtained by combining two or more kinds thereof or salts thereof are used. Anodizing treatment conditions vary depending on the electrolytic solution used, and thus cannot be specified unconditionally. However, in general, the concentration of the electrolytic solution is 1 to 80% by mass, the temperature of the electrolytic solution is 5 to 70 ° C, and the current density is A suitable range is 0.5 to 60 A / dm 2 , a voltage of 1 to 100 volts, and an electrolysis time of 10 seconds to 5 minutes. A preferred anodic oxidation treatment is a method in which an aqueous solution of sulfuric acid, phosphoric acid, or boric acid is used as an electrolytic solution and treatment is performed with a direct current, but an alternating current may be used. The concentration of these acids is preferably 5 to 45% by mass, and the electrolytic treatment is preferably performed at a temperature of the electrolytic solution of 20 to 50 ° C. and a current density of 0.5 to 20 A / dm 2 for 20 to 250 seconds.

また有機化合物皮膜としては、ポリイミド、ポリアミド、ポリエステル、ポリアクリレート、光ラジカル重合系、光カチオン重合系の光硬化性樹脂、あるいはアクリロニトリル成分を含有する共重合体、ポリビニルフェノール、ポリビニルアルコール、ノボラック樹脂、およびシアノエチルプルラン等を用いることもできる。   As the organic compound film, polyimide, polyamide, polyester, polyacrylate, photo-radical polymerization type, photo-cationic polymerization type photo-curable resin, or copolymer containing acrylonitrile component, polyvinyl phenol, polyvinyl alcohol, novolak resin, And cyanoethyl pullulan can also be used.

有機化合物皮膜の形成法としては、前記ウェットプロセスが好ましい。   As the method for forming the organic compound film, the wet process is preferable.

無機酸化物皮膜と有機酸化物皮膜は積層して併用することができる。またこれら絶縁膜の膜厚としては、一般に50nm〜3μm、好ましくは、100nm〜1μmである。   The inorganic oxide film and the organic oxide film can be laminated and used together. The thickness of these insulating films is generally 50 nm to 3 μm, preferably 100 nm to 1 μm.

ゲート絶縁層3と半導体チャネル4の間に、任意の配向処理を施してもよい。シランカップリング剤、たとえばオクタデシルトリクロロシラン、トリクロロメチルシラザンや、アルカン燐酸、アルカンスルホン酸、アルカンカルボン酸などの自己組織化配向膜が好適に用いられる。   Arbitrary orientation treatment may be performed between the gate insulating layer 3 and the semiconductor channel 4. A silane coupling agent, for example, octadecyltrichlorosilane, trichloromethylsilazane, or a self-assembled alignment film such as alkanephosphoric acid, alkanesulfonic acid, or alkanecarboxylic acid is preferably used.

本発明において支持体は樹脂からなることが好ましく、例えばプラスチックフィルムシートを用いることができる。前記プラスチックフィルムとしては、例えばポリエチレンテレフタレート(PET)、ポリエチレンナフタレート(PEN)、ポリエーテルスルホン(PES)、ポリエーテルイミド、ポリエーテルエーテルケトン、ポリフェニレンスルフィド、ポリアリレート、ポリイミド、ボリカーボネート(PC)、セルローストリアセテート(TAC)、セルロースアセテートプロピオネート(CAP)等からなるフィルム等が挙げられる。このように、プラスチックフィルムを用いることで、ガラス基板を用いる場合に比べて軽量化を図ることができ、可搬性を高めることができるとともに、衝撃に対する耐性を向上できる。   In the present invention, the support is preferably made of a resin, and for example, a plastic film sheet can be used. Examples of the plastic film include polyethylene terephthalate (PET), polyethylene naphthalate (PEN), polyether sulfone (PES), polyether imide, polyether ether ketone, polyphenylene sulfide, polyarylate, polyimide, polycarbonate (PC), Examples include a film made of cellulose triacetate (TAC), cellulose acetate propionate (CAP), and the like. As described above, by using a plastic film, the weight can be reduced as compared with the case of using a glass substrate, portability can be improved, and resistance to impact can be improved.

図4にボトムゲート型のTFT素子での1画素のゲートバスライン12、ソースバスライン13、画素電極22と半導体層4の配置の例を示す。   FIG. 4 shows an example of the arrangement of the gate bus line 12, the source bus line 13, the pixel electrode 22, and the semiconductor layer 4 of one pixel in a bottom gate type TFT element.

図4(a)は画素電極22に突出部(ソース電極6)を設け、ゲートバスライン12上でソースバスライン13とソース電極6が連結される様に半導体層4を設けたものである。図4(b)はソースバスライン13に突出部(ドレイン電極5)を設け、ゲートバスライン12上で画素電極22とドレイン電極5が連結されるように半導体層4を設けたものである。(c)はゲートバスライン12に突出部(ゲート電極2)を設け、ゲート電極2上でソースバスライン13と画素電極22が連結されるように半導体層4を設けたものである。(d)はソースバスライン13の突出部(ドレイン電極5)に更に複数の突出部を設け、また画素電極22にやはり複数の突出部を設け、ゲートバスライン13上で連結される様に半導体層4を設けたものである。   FIG. 4A shows a configuration in which a projection (source electrode 6) is provided on the pixel electrode 22, and the semiconductor layer 4 is provided so that the source bus line 13 and the source electrode 6 are connected on the gate bus line 12. FIG. 4B shows a configuration in which a protrusion (drain electrode 5) is provided on the source bus line 13, and the semiconductor layer 4 is provided so that the pixel electrode 22 and the drain electrode 5 are connected on the gate bus line 12. (C) shows a configuration in which a projection (gate electrode 2) is provided on the gate bus line 12, and the semiconductor layer 4 is provided so that the source bus line 13 and the pixel electrode 22 are connected on the gate electrode 2. 4D, a plurality of protruding portions are further provided on the protruding portion (drain electrode 5) of the source bus line 13, and a plurality of protruding portions are also provided on the pixel electrode 22, so that they are connected on the gate bus line 13. The layer 4 is provided.

例えば、ゲートバスラインの位置を検出してその位置情報に基づいてソースバスライン及び画素電極、半導体層をそれぞれインクジェット法にて形成する場合、ゲートバスラインと対応付けられた図4に示す様な配列位置と形状を画像情報としてインクジェットプリンタのドライバのメモリに記憶させても良いし、TFTシート作製プロセス全体を制御するコンピュータのメモリに記憶させても良い。ソースバスライン及び画素電極をレーザー照射によって形成する場合は、同様にレーザー走査露光装置のドライバのメモリに画像情報として記憶させても良いし、TFTシート作製プロセス全体を制御するコンピュータのメモリに記憶させても良い。   For example, when the position of the gate bus line is detected and the source bus line, the pixel electrode, and the semiconductor layer are formed by the inkjet method based on the position information, respectively, as shown in FIG. The arrangement position and shape may be stored as image information in the memory of the driver of the inkjet printer, or may be stored in the memory of a computer that controls the entire TFT sheet manufacturing process. When the source bus lines and the pixel electrodes are formed by laser irradiation, the information may be stored as image information in the memory of the driver of the laser scanning exposure apparatus, or may be stored in the memory of the computer that controls the entire TFT sheet manufacturing process. May be.

この実施形態においては、ゲートバスラインの位置の検出は、図5に示す様な発光素子20と受光素子21を組み合わせた光センサを用いる。検出は反射光で行っても(図5(a))、透過光で行っても(図5(b))よい。   In this embodiment, the position of the gate bus line is detected using an optical sensor in which a light emitting element 20 and a light receiving element 21 are combined as shown in FIG. Detection may be performed with reflected light (FIG. 5A) or transmitted light (FIG. 5B).

なお図5は、ソースバスライン、画素電極をレーザー照射で形成する場合の検出をモデル的に示し、下引き層8を有する支持体1上に形成されたゲートバスライン12は陽極酸化被膜9を有し、ゲート絶縁層3で被覆され、その上にアブレーション層及び電極材料の金属微粒子が分散された層が形成された状態で、ゲートバスラインの位置が検知される。   FIG. 5 is a model showing the detection in the case where the source bus line and the pixel electrode are formed by laser irradiation. The gate bus line 12 formed on the support 1 having the undercoat layer 8 has the anodic oxide film 9 formed thereon. The position of the gate bus line is detected in a state where the gate bus line is covered with the gate insulating layer 3 and the ablation layer and the layer in which the metal fine particles of the electrode material are dispersed are formed thereon.

第1の及び第2の実施形態におけるゲートバスライン又はソースバスラインの検出は、位置検出センサを走査してもよいが、センサを固定して支持体シートを搬送して行うのが好ましい。また位置検出センサに対する支持体シートの搬送方向は任意でよいが、バスラインの移動方向に対して直交する方向が好ましい。   The detection of the gate bus line or the source bus line in the first and second embodiments may be performed by scanning the position detection sensor, but it is preferable that the sensor is fixed and the support sheet is conveyed. Further, the transport direction of the support sheet with respect to the position detection sensor may be arbitrary, but is preferably a direction orthogonal to the moving direction of the bus line.

図6を基に、第1の実施形態における、樹脂シート上にゲートバスライン(ゲート電極)を平行に形成し、ゲートバスラインの位置を検出する方法を説明する。   With reference to FIG. 6, a method for detecting gate bus line positions by forming gate bus lines (gate electrodes) in parallel on a resin sheet in the first embodiment will be described.

ゲートバスラインに対する搬送方向としては、図6(a)に示す方向でも、図6(b)に示す方向でも良いが、検出のしやすさから図6(a)に示すゲートバスラインに直交する方向が好ましい。この場合、例えば図6(c)に示すようなライン状の光センサSでゲートバスラインを検出する。光センサの数及び配置が任意であることは言うまでもない。   The transfer direction with respect to the gate bus line may be the direction shown in FIG. 6A or the direction shown in FIG. 6B, but is orthogonal to the gate bus line shown in FIG. The direction is preferred. In this case, for example, a gate bus line is detected by a linear optical sensor S as shown in FIG. It goes without saying that the number and arrangement of the optical sensors are arbitrary.

なお、搬送方向のゆらぎを検出するセンサーS’を設置して、ゲート電極以外のソース電極、ドレイン電極等の位置精度をより高めることも可能である。   Note that it is also possible to further increase the positional accuracy of a source electrode, a drain electrode, and the like other than the gate electrode by installing a sensor S 'for detecting fluctuation in the transport direction.

更に図6(d)に示す様に、搬送方向(ゲートバスラインと直交する方向)xに目印となるラインL、L’・・・を入れて、ゲートバスライン方向y側のゲートバスライン形成領域のズレを検知し、TFT素子を構成するエレメント形成の出力位置を補正しても良い。なおラインヘッドを有するインクジェットプリンタで、シート搬送方向を副走査方向としてエレメント形成を行えば、y方向のズレはあまり問題にする必要がないことから、好ましい。   Further, as shown in FIG. 6D, lines L, L ',... Serving as markers in the transport direction (direction orthogonal to the gate bus line) x are inserted to form a gate bus line in the gate bus line direction y. The displacement of the area may be detected, and the output position of the element forming the TFT element may be corrected. Note that it is preferable to perform element formation using an ink jet printer having a line head with the sheet conveyance direction as the sub-scanning direction, because deviation in the y direction does not have to be a problem.

なお、ゲートバスラインの位置情報を検出した後、画素の出力の位置は任意である。例えば、検知したゲートバスラインに対応する画素を出力してもよいし、検知したゲートバスラインの次あるいは複数個先のゲートバスラインに対応する画素を出力してもよい。   After detecting the position information of the gate bus line, the output position of the pixel is arbitrary. For example, a pixel corresponding to the detected gate bus line may be output, or a pixel corresponding to a gate bus line next or a plurality of places ahead of the detected gate bus line may be output.

図10は、第3の実施形態における、予め形成されたエレメントの位置を検知する機構をモデル的に示すものである。   FIG. 10 schematically shows a mechanism for detecting the position of a previously formed element in the third embodiment.

図において位置検出センサ31は、支持体シート1の搬送方向(ドラム回転方向)yの下流側に有るインクジェットプリンタやレーザ露光装置といったエレメントの追加形成手段32に先行して、回転ドラム30に隣接して図のx方向で移動し、ドラム上に固定された支持体シート1上の予め形成されたエレメントの位置を検出する。検出に当たっては支持体シート全面のエレメントを検出しても、部分的にサンプリングして検出してもよい。位置検出センサは複数設けてもよいし、複数の検出センサを並べたライン状ヘッドを用いてもよい。また、図5(a)に示すような光センサを用いて、電極またはバスラインの反射を検出するのが好ましい。なお回転ドラム30中に検出センサを埋め込んでいてもよい。   In the figure, a position detection sensor 31 is adjacent to the rotating drum 30 prior to an additional element forming unit 32 such as an ink jet printer or a laser exposure device on the downstream side in the conveying direction (drum rotation direction) y of the support sheet 1. To detect the position of the preformed element on the support sheet 1 fixed on the drum. In the detection, the elements on the entire surface of the support sheet may be detected or may be partially sampled and detected. A plurality of position detection sensors may be provided, or a linear head in which a plurality of detection sensors are arranged may be used. Further, it is preferable to detect the reflection of the electrode or the bus line using an optical sensor as shown in FIG. The detection sensor may be embedded in the rotating drum 30.

支持体シートの固定方法としては、シートの端部をクランプ機構により抑えたり、ドラムへ吸引密着させるたりするなど、任意の方法を用いることができる。   As a method of fixing the support sheet, any method can be used, such as suppressing the end of the sheet with a clamp mechanism or bringing the sheet into close contact with a drum.

なお、エレメントの追加形成手段32として、インクジェットプリンタのヘッドのノズルや、レーザー露光装置のビームヘッドはマルチ化されていることが好ましい。また、これらのヘッド321を連結して、図11(a)に示すようにインライン状に並べることで、パターニング時間を低減し、かつ出力位置精度を向上させることができる。更に、図11(b)の様にヘッドを傾けることで、出力の解像度を高めることができる。   In addition, it is preferable that the nozzles of the head of the ink jet printer and the beam head of the laser exposure device are multi-layered as the additional element forming means 32. Further, by connecting these heads 321 and arranging them in an inline shape as shown in FIG. 11A, the patterning time can be reduced and the output position accuracy can be improved. Further, by tilting the head as shown in FIG. 11B, the output resolution can be increased.

図7に本発明のTFTシートの製造方法に係る装置構成の1例をモデル的に示す。   FIG. 7 schematically shows an example of an apparatus configuration according to the method for manufacturing a TFT sheet of the present invention.

第1の実施形態として、ゲートバスラインが形成された支持体シートが搬送され、位置検知手段Sがゲートバスラインg1、g2・・・・gNの位置を検出し、その位置情報をTFTシート製造プロセス制御コンピュータ100の中央演算装置(CPU)101に出力する。コンピュータ100は予めROM102に、製造ロットに対応したTFT素子のエレメントの配置のデータと位置と形状を出力するための演算プログラムをメモリとして有し、位置検知手段Sから出力されたバスライン位置情報に基づいて、ROM102から演算プログラムを読み出し、ROM102の配置データを参照しつつTFTシートに形成する個々のTFT素子のエレメントの配列を演算して、その位置と形状のデータ(情報)を、製造ロットと対応付けてRAM103に書き込む。   As a first embodiment, a support sheet on which a gate bus line is formed is conveyed, and a position detecting means S detects the positions of the gate bus lines g1, g2,. Output to the central processing unit (CPU) 101 of the process control computer 100. The computer 100 has, as a memory, in advance in the ROM 102, an arithmetic program for outputting the data of the arrangement of the TFT elements corresponding to the production lot, and the position and shape, and stores the bus line position information output from the position detection means S in the ROM 102. Based on the calculation program read from the ROM 102, the arrangement of the elements of the individual TFT elements formed on the TFT sheet is calculated with reference to the arrangement data of the ROM 102, and the position (shape) data (information) is determined by the manufacturing lot. The data is written into the RAM 103 in association with the data.

例えば樹脂シートの伸縮やバスライン製造法に起因してゲートバスラインg1、g2・・・・gNの各間隔に多少のバラツキが有ったり、ラインに多少の揺らぎが有ったりしても、バスライン位置を検出してそれを基に他のエレメントの位置と形状データを作成するので、確実に全てのTFT素子が、ゲートバスライン及びソースバスラインを介して連結される。   For example, even if there is some variation in each interval of the gate bus lines g1, g2,... GN due to expansion and contraction of the resin sheet and the bus line manufacturing method, or even if there is some fluctuation in the lines, Since the position of the bus line is detected and the position and shape data of the other elements are created based on the position, all the TFT elements are reliably connected via the gate bus line and the source bus line.

位置と形状の情報を出力したエレメントの形成をインクジェット法やレーザー照射法によって形成する場合、CPU101はRAM103から製造ロットと対応付けた位置と形状の情報を読み出し、図示しないインターフェイス(I/F)を介して、インクジェットプリンタ111のドライバ110又はレーザー露光装置121のドライバ120に画像データとして出力する。これらのエレメントの形成はオンラインでもオフラインでも良い。   When forming an element that outputs position and shape information by an ink-jet method or a laser irradiation method, the CPU 101 reads out the position and shape information corresponding to the production lot from the RAM 103 and sets an interface (I / F) not shown. The image data is output as image data to the driver 110 of the inkjet printer 111 or the driver 120 of the laser exposure device 121 via the printer. The formation of these elements may be online or offline.

第3の実施形態では、例えばゲートバスラインが予め形成された支持体シートを回転ドラムの様な回転支持部材上に固定した後、ゲートバスラインの位置を検出し、その位置情報に基づいて、追加形成する他のエレメントの少なくとも1種の配列位置と形状の情報を出力し、回転支持部材を回転させながら前記配列位置に当該他のエレメントを追加形成することになるが、装置構成とその動作については上記と同様である。   In the third embodiment, for example, after a support sheet on which a gate bus line is formed in advance is fixed on a rotary support member such as a rotary drum, the position of the gate bus line is detected, and based on the position information, At least one kind of arrangement position and shape information of another element to be additionally formed is output, and the other element is additionally formed at the arrangement position while rotating the rotation support member. Is the same as above.

引き続く工程でのソースバスライン、ソース電極又は画素電極の形成法は任意であり、通常の金属薄膜形成およびフォトリソグラフによるエッチングを用いた方法を用いてもよいし、スクリーン印刷により、電極材料をパターニングしてもよい。その場合CPU101はRAM103から読み出した製造ロットと対応付けた位置と形状の情報をマスク形成手段130に出力する。   The method of forming the source bus line, the source electrode or the pixel electrode in the subsequent step is optional, and a method using ordinary metal thin film formation and etching by photolithography may be used, or the electrode material is patterned by screen printing. May be. In this case, the CPU 101 outputs to the mask forming means 130 information on the position and shape associated with the production lot read from the RAM 103.

図8に本発明の第1の及び第2の実施形態に係る、ゲートバスライン又はソースバスラインの位置を検出し、その位置情報に基づいてTFT素子を構成するエレメントの配列位置と形状の情報を出力する動作の1例のフローチャートを示す。   FIG. 8 shows the positions of gate bus lines or source bus lines according to the first and second embodiments of the present invention, and information on the arrangement position and shape of the elements constituting the TFT element based on the position information. 3 is a flowchart of an example of the operation for outputting the.

CPU101から位置検知手段Sにバスライン位置検知指令が発せられて処理がスタートする。   The bus line position detection command is issued from the CPU 101 to the position detection means S, and the process starts.

バスラインが形成されたシートの搬送が開始され(ステップS1)、CPU101が有するクロック手段がカウントを開始する(ステップS2)。位置検知手段S(又は位置検出センサ31)は複数個の光センサs1、s2・・・snからなり、各光センサがバスラインを検知する毎に信号をCPU101に送信する(ステップS3)。CPU101はクロックのカウントと光センサからの信号を対応付けて各バスラインの位置と揺らぎの状況を例えばx−y座標上にプロットする、例えば図6に示す様な画像データとして演算する(ステップS4)。   The conveyance of the sheet on which the bus line is formed is started (step S1), and the clock means of the CPU 101 starts counting (step S2). The position detecting means S (or the position detecting sensor 31) includes a plurality of optical sensors s1, s2,... Sn, and sends a signal to the CPU 101 each time each optical sensor detects a bus line (step S3). The CPU 101 calculates the image data as shown in FIG. 6, for example, by plotting the position of each bus line and the state of fluctuation on the xy coordinates, for example, in association with the clock count and the signal from the optical sensor (step S4). ).

全てのバスラインの位置の検知が終了したら(ステップS5でYES)、クロック手段のカウントを終了し(ステップS6)、CPU101はROM102の配置データを参照しつつTFTシートに形成する個々のTFT素子のエレメントの実配列を演算し(ステップS7)、その位置と形状のデータ(情報)を、製造ロットと対応付けてRAM103に書き込み(ステップS8)、引き続いてインクジェット法又はレーザー照射により何れかのエレメントを形成する工程を有するオンラインでの製造でなければ(ステップS9でNO)、処理を終了する。   When the detection of the positions of all the bus lines is completed (YES in step S5), the counting by the clock means is completed (step S6), and the CPU 101 refers to the arrangement data in the ROM 102 and checks the individual TFT elements formed on the TFT sheet. The actual arrangement of the elements is calculated (step S7), and the position and shape data (information) is written in the RAM 103 in association with the production lot (step S8). If it is not online manufacturing having a forming step (NO in step S9), the process is terminated.

オンラインの製造の場合(ステップS9でYES)、CPU101はRAM103から製造ロットと対応付けた位置と形状の情報を読み出し(ステップS10)、インターフェイスを介して、インクジェットプリンタ又はレーザー露光装置のドライバに画像データとして出力して(ステップS11)、処理を終了する。   In the case of online manufacturing (YES in step S9), the CPU 101 reads out information on the position and shape associated with the manufacturing lot from the RAM 103 (step S10), and sends the image data to the driver of the inkjet printer or laser exposure apparatus via the interface. Is output (step S11), and the process ends.

以上は、全てのバスラインの位置の検知が終了してから、TFTシートの全領域のTFT素子のエレメントの位置と形状の情報を出力するフローであるが、バスラインの検知と同期して位置と形状の情報を出力し、更にインクジェットプリンタ又はレーザー露光装置のドライバに画像データとしてオンタイムで出力するフローは図9の様になり、本発明の第3の実施形態の場合もこの様なフローとなる。なおこの場合は必ずしもRAM103に位置と形状の情報を記憶する必要は無い。またこの例は検知と同時に位置と形状の情報を出力するものであるが、何本目かのバスラインを検知してからでも良いし、何本か先からのバスライン上のエレメントの位置と情報で出力を開始しても良い。   The above is the flow of outputting the position and shape information of the elements of the TFT elements in the entire area of the TFT sheet after the detection of the positions of all the bus lines is completed. FIG. 9 shows a flow of outputting the information of the shape and the shape, and further outputting the image data to the driver of the ink jet printer or the laser exposure apparatus on-time as shown in FIG. 9. In the case of the third embodiment of the present invention, such a flow is also shown. It becomes. In this case, it is not always necessary to store the position and shape information in the RAM 103. In this example, the position and the shape information are output simultaneously with the detection. However, the position and the information of the element on the bus line may be detected after detecting a certain number of bus lines. May be used to start output.

バスラインが形成されたシートの搬送、又は回転ドラム30の回転による当該シートの搬送が開始され(ステップS101)、CPU101が有するクロック手段がカウントを開始する(ステップS102)。またCPU101はバスラインのカウントn=iを0にリセットする(ステップS103)。   The conveyance of the sheet on which the bus line is formed or the conveyance of the sheet by the rotation of the rotary drum 30 is started (step S101), and the clock means of the CPU 101 starts counting (step S102). The CPU 101 resets the count n = i of the bus line to 0 (step S103).

位置検知手段S(又は位置検知センサ31)は同様に複数個の光センサs1、s2・・・snからなり、各光センサがバスラインbiを検知したら信号をCPU101に送信する(ステップS104)。CPU101はクロックのカウントと光センサからの信号を対応付けてバスラインbiの位置と揺らぎの状況を例えばx−y座標上にプロットするデータとして演算する(ステップS105)。CPU101はROM102の配置データを参照しつつTFTシートに形成するバスラインbi上のTFT素子のエレメントの配列を演算し(ステップS106)、インターフェイスを介して、インクジェットプリンタ又はレーザー露光装置のドライバに画像データとして出力する(ステップS107)。   The position detection means S (or the position detection sensor 31) similarly includes a plurality of optical sensors s1, s2,... Sn, and transmits a signal to the CPU 101 when each optical sensor detects the bus line bi (step S104). The CPU 101 associates the clock count with the signal from the optical sensor and calculates the position of the bus line bi and the state of fluctuation as data to be plotted on, for example, xy coordinates (step S105). The CPU 101 calculates the arrangement of the elements of the TFT elements on the bus line bi formed on the TFT sheet while referring to the arrangement data in the ROM 102 (step S106), and sends the image data to the driver of the ink jet printer or the laser exposure apparatus via the interface. (Step S107).

次いでCPU101はバスラインのカウントnをi+1とし(ステップS108)、全てのバスラインの検知が終わったか(i+1=N?)をチェックし(ステップS109)、全てのバスラインの検知が終了するまでステップS104からステップS109を繰り返す。   Next, the CPU 101 sets the count n of the bus line to i + 1 (step S108), checks whether the detection of all the bus lines is completed (i + 1 = N?) (Step S109), and continues until the detection of all the bus lines is completed. Steps S104 to S109 are repeated.

全てのバスラインの検知が終了したら(ステップS109でYES)、クロック手段のカウントを終了し(ステップS110)、処理を終了する。   When the detection of all the bus lines is completed (YES in step S109), the counting by the clock unit is completed (step S110), and the process is terminated.

実施例1
厚さ200μmのポリイミドフィルム上にスパッタ法で厚さ200nmのアルミニウムを製膜し、フォトリソ法により、ゲート電極およびゲートバスラインをパターン化した。さらにゲート絶縁層として厚さ200nmの酸化珪素被膜を、下記条件の大気圧プラズマ法にて形成した。なお、このときフィルムの温度は180℃とした。
Example 1
A 200-nm-thick aluminum film was formed on a 200-μm-thick polyimide film by a sputtering method, and a gate electrode and a gate bus line were patterned by a photolithography method. Further, a 200-nm-thick silicon oxide film was formed as a gate insulating layer by an atmospheric pressure plasma method under the following conditions. At this time, the temperature of the film was 180 ° C.

(使用ガス)
不活性ガス:ヘリウム 98.25体積%
反応性ガス:酸素ガス 1.5 体積%
反応性ガス:テトラエトキシシラン蒸気 0.25体積%
(ヘリウムガスにてバブリング)
(放電条件)
放電出力:10W/cm2
前述の様な動作フローでゲート電極およびゲートバスラインの位置を検出し、その位置情報に基づいて、出力した各エレメントの配列位置と形状の情報を画像データとしてピエゾ方式のインクジェット法により以下の操作順でTFTシートを形成した。
(Used gas)
Inert gas: 98.25% by volume of helium
Reactive gas: oxygen gas 1.5 vol%
Reactive gas: tetraethoxysilane vapor 0.25% by volume
(Bubbling with helium gas)
(Discharge conditions)
Discharge output: 10 W / cm 2
The position of the gate electrode and the gate bus line is detected by the operation flow as described above, and based on the position information, the output operation of the arrangement position and shape of each element is used as image data as image data by the piezo-type inkjet method. A TFT sheet was formed in this order.

〈有機半導体層形成工程〉
次に、ゲート絶縁層の上に、下記化合物のクロロホルム溶液を、上記画像データに基づくインクジェット法で、チャネルを形成すべき領域に吐出し、窒素ガス中で、50℃で3分乾燥し、200℃で10分の熱処理を行い、厚さ50nmのペンタセン薄膜である有機半導体層を形成した。
<Organic semiconductor layer forming step>
Next, on the gate insulating layer, a chloroform solution of the following compound is discharged to a region where a channel is to be formed by an ink-jet method based on the above image data, and dried in a nitrogen gas at 50 ° C. for 3 minutes. Heat treatment was performed at 10 ° C. for 10 minutes to form an organic semiconductor layer that was a pentacene thin film having a thickness of 50 nm.

Figure 2004295121
Figure 2004295121

〈ソース電極およびドレイン電極の形成〉
有機半導体層の上にポリビニルアルコール(PVA)水溶液をインクジェットで吐出し、乾燥させることで、ソース電極とドレイン電極を分断する絶縁性領域を形成した。
<Formation of source electrode and drain electrode>
An aqueous solution of polyvinyl alcohol (PVA) was ejected onto the organic semiconductor layer by inkjet and dried to form an insulating region separating the source electrode and the drain electrode.

次いで、絶縁性領域の両端に、銀微粒子の分散液をインクジェットで吐出し、ソース電極、ドレイン電極を形成し、同時にソースバスライン及び画素電極を形成した。   Next, at both ends of the insulating region, a dispersion liquid of silver fine particles was ejected by ink jet to form a source electrode and a drain electrode, and at the same time, a source bus line and a pixel electrode were formed.

作製したTFTシートの各有機TFT素子は、全てpチャネルエンハンスメント型FETの良好な動作特性を示した。
実施例2
実施例1における、ゲート電極、ゲートバスライン、ゲート絶縁膜が形成されたポリイミドフィルム上に、半導体層を形成した。
〈有機半導体層形成工程〉
良く精製した、ポリ(3−ヘキシルチオフェン)のregioregular体(アルドリッチ社製)のクロロホルム溶液を調製し、N2ガスでバブリングすることで、溶液中の溶存酸素を除去し、N2ガス雰囲気中で前記ゲート絶縁膜の表面にアプリケーターを用いて塗布し、室温で乾燥させた後、N2ガス雰囲気中50℃、30分間の熱処理を施した。このときポリ(3−ヘキシルチオフェン)の膜厚は50nmであった。
〈ソース電極およびドレイン電極の形成〉
上記で得たフィルムを、図10のドラム上にセットし、前述の様な動作フローでゲート電極およびゲートバスラインの位置を検出し、その位置情報に基づいて、出力した各エレメントの配列位置と形状の情報を画像データとして、ピエゾ方式のインクジェット法により、金微粒子の分散液をインクジェットで吐出しながら、円筒外面走査により、ソース電極、ドレイン電極を形成し、同時にソースバスライン及び画素電極を形成した。
All of the organic TFT elements of the produced TFT sheet exhibited favorable operation characteristics of the p-channel enhancement type FET.
Example 2
A semiconductor layer was formed on the polyimide film on which the gate electrode, the gate bus line, and the gate insulating film were formed in Example 1.
<Organic semiconductor layer forming step>
Well purified, poly (3-hexylthiophene) chloroform solution was prepared regioregular body (Aldrich), and by bubbling with N 2 gas to remove dissolved oxygen in the solution, in N 2 gas atmosphere The surface of the gate insulating film was applied using an applicator, dried at room temperature, and then subjected to a heat treatment in an N 2 gas atmosphere at 50 ° C. for 30 minutes. At this time, the film thickness of poly (3-hexylthiophene) was 50 nm.
<Formation of source electrode and drain electrode>
The film obtained above is set on the drum of FIG. 10, and the positions of the gate electrode and the gate bus line are detected by the operation flow as described above. Using the shape information as image data, the source electrode and the drain electrode are formed by scanning the outer surface of the cylinder while discharging the dispersion liquid of the fine gold particles by the ink jet method using a piezo ink jet method, and simultaneously the source bus line and the pixel electrode are formed. did.

作製したTFTシートの各有機TFT素子は、全てpチャネルエンハンスメント型FETの良好な動作特性を示した。   All of the organic TFT elements of the produced TFT sheet exhibited favorable operation characteristics of the p-channel enhancement type FET.

アディショナルキャパシタタイプの有機TFTシートの配置の1例を示す図である。It is a figure showing an example of arrangement of an additional capacitor type organic TFT sheet. ストレージキャパシタタイプの有機TFTを配置したシートの例である。It is an example of a sheet on which a storage capacitor type organic TFT is arranged. 本発明のTFTシートの1例の概略の等価回路図である。1 is a schematic equivalent circuit diagram of one example of a TFT sheet of the present invention. ゲートバスライン、ソースバスライン、画素電極と半導体層の配置の例を示す図である。FIG. 3 is a diagram illustrating an example of the arrangement of a gate bus line, a source bus line, a pixel electrode, and a semiconductor layer. ソースバスライン、画素電極をレーザー照射で形成する場合のゲートバスラインの検出をモデル的に示す図である。FIG. 6 is a diagram schematically illustrating detection of a gate bus line when a source bus line and a pixel electrode are formed by laser irradiation. 搬送しながらのゲートバスラインの位置情報を検出する模式図である。FIG. 4 is a schematic diagram for detecting position information of a gate bus line during conveyance. 本発明のTFTシートの製造方法に係る装置構成の1例をモデル的に示す図である。It is a figure which shows an example of the apparatus structure based on the manufacturing method of the TFT sheet of this invention modelly. 本発明に係るTFT素子を構成するエレメントの配列位置と形状の情報を出力する動作の1例のフローチャートである。6 is a flowchart of an example of an operation of outputting information on the arrangement position and shape of the elements constituting the TFT element according to the present invention. 本発明に係るTFT素子を構成するエレメントの配列位置と形状の情報を出力する動作の他の例のフローチャートである。9 is a flowchart of another example of the operation of outputting information on the arrangement position and shape of the elements constituting the TFT element according to the present invention. 第3の実施形態における、エレメントの位置を検知する機構をモデル的に示す図である。FIG. 13 is a diagram schematically illustrating a mechanism for detecting a position of an element in a third embodiment. 第3の実施形態における、エレメントの追加形成手段のヘッド構成の例を示す図である。FIG. 13 is a diagram illustrating an example of a head configuration of an additional element forming unit according to a third embodiment.

符号の説明Explanation of reference numerals

1 支持体
2 ゲート電極
3 ゲート絶縁層
4 半導体層
5 ドレイン電極
6 ソース電極
11 TFTシート
12 ゲートバスライン
13 ソースバスライン
14 TFT素子
15 蓄積コンデンサ
16 出力素子
17 垂直駆動回路
18 水平駆動回路
20 発光素子
21 受光素子
22 画素電極
23 アディショナルキャパシタ
24 ストレージキャパシタ
30 回転ドラム
31 位置検出センサ
32 エレメントの追加形成手段
DESCRIPTION OF SYMBOLS 1 Support body 2 Gate electrode 3 Gate insulating layer 4 Semiconductor layer 5 Drain electrode 6 Source electrode 11 TFT sheet 12 Gate bus line 13 Source bus line 14 TFT element 15 Storage capacitor 16 Output element 17 Vertical drive circuit 18 Horizontal drive circuit 20 Light emitting element Reference Signs List 21 light receiving element 22 pixel electrode 23 additional capacitor 24 storage capacitor 30 rotating drum 31 position detection sensor 32 additional element forming means

Claims (15)

支持体シート上に、ゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極をエレメントとして有する複数の薄膜トランジスタ(TFT)素子が、ゲートバスライン及びソースバスラインを介して連結されたTFTシートを製造するに当たり、シート上に形成されたゲートバスライン又はソースバスラインの位置を検出し、その位置情報に基づいて前記エレメントの配列位置と形状の情報を出力し、該配列位置に各エレメントを形成することを特徴とするTFTシートの製造方法。 A plurality of thin film transistor (TFT) elements each having a source electrode and a drain electrode connected by a channel including a gate electrode, a gate insulating layer, and a semiconductor layer as elements are provided on a support sheet through a gate bus line and a source bus line. In manufacturing a connected TFT sheet, the position of a gate bus line or a source bus line formed on the sheet is detected, and information on the arrangement position and shape of the elements is output based on the position information, and the arrangement is performed. A method for manufacturing a TFT sheet, wherein each element is formed at a position. 支持体シート上に、ゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極、更に画素電極をエレメントとしてこの順に有する複数の薄膜トランジスタ素子が、ゲートバスライン及びソースバスラインを介して連結されたTFTシートを製造するに当たり、シート上に形成されたゲートバスラインの位置を検出し、その位置情報を基に半導体層、ソースバスライン、ソース電極、ドレイン電極、画素電極から選ばれる少なくとも一つのエレメントの位置と形状の情報を出力し、当該位置と形状の情報に基づいて各エレメントを形成することを特徴とするTFTシートの製造方法。 On a support sheet, a plurality of thin film transistors having a gate electrode, a gate insulating layer, a source electrode and a drain electrode connected by a channel composed of a semiconductor layer, and a pixel electrode in this order as a gate bus line and a source bus line In manufacturing a TFT sheet connected via a TFT, a position of a gate bus line formed on the sheet is detected, and based on the position information, a semiconductor layer, a source bus line, a source electrode, a drain electrode, and a pixel electrode are used. A method for producing a TFT sheet, comprising outputting information on the position and shape of at least one selected element and forming each element based on the information on the position and shape. ソースバスライン、ソース電極、ドレイン電極、画素電極の少なくとも一つの形成がインクジェット法又はレーザー照射にて行われることを特徴とする請求項2に記載のTFTシートの製造方法。 The method according to claim 2, wherein at least one of the source bus line, the source electrode, the drain electrode, and the pixel electrode is formed by an inkjet method or laser irradiation. 半導体層が有機半導体材料からなることを特徴とする請求項1乃至3の何れか1項に記載のTFTシートの製造方法。 The method of manufacturing a TFT sheet according to claim 1, wherein the semiconductor layer is made of an organic semiconductor material. 半導体層がインクジェット法にて形成されることを特徴とする請求項1乃至4の何れか1項に記載のTFTシートの製造方法。 The method according to claim 1, wherein the semiconductor layer is formed by an inkjet method. 搬送されるシート上のゲートバスライン又はソースバスラインの位置が検出されることを特徴とする請求項1乃至5の何れか1項に記載のTFTシートの製造方法。 6. The method according to claim 1, wherein a position of a gate bus line or a source bus line on the conveyed sheet is detected. 支持体シート上に、ゲート電極、ゲート絶縁層、半導体層からなるチャネルで連結されたソース電極及びドレイン電極をエレメントとして有する複数の薄膜トランジスタ(TFT)素子が、ゲートバスライン及びソースバスラインを介して連結されたTFTシートを製造するに当たり、前記エレメントから選ばれる少なくとも1種が予め形成された支持体シートを回転支持部材上に固定した後、該形成されたエレメントの位置を検出し、その位置情報に基づいて、追加形成する他のエレメントの少なくとも1種の配列位置と形状の情報を出力し、回転支持部材を回転させながら前記配列位置に当該他のエレメントを追加形成することを特徴とするTFTシートの製造方法。 A plurality of thin film transistor (TFT) elements each having a source electrode and a drain electrode connected by a channel including a gate electrode, a gate insulating layer, and a semiconductor layer as elements are provided on a support sheet through a gate bus line and a source bus line. In manufacturing the linked TFT sheet, after fixing a support sheet in which at least one selected from the elements is formed in advance on a rotating support member, the position of the formed element is detected, and the position information is detected. TFT that outputs information of at least one kind of arrangement position and shape of another element to be additionally formed based on the above, and additionally rotates the other element at the arrangement position while rotating a rotation support member. Sheet manufacturing method. 前記予め形成されるエレメントがゲート電極及び/又はゲートバスラインであることを特徴とする請求項7に記載のTFTシートの製造方法。 The method according to claim 7, wherein the preformed element is a gate electrode and / or a gate bus line. 前記予め形成されるエレメントがソース電極、ソースバスライン及びドレイン電極から選ばれる少なくとも1種であることを特徴とする請求項7に記載のTFTシートの製造方法。 8. The method according to claim 7, wherein the element formed in advance is at least one selected from a source electrode, a source bus line, and a drain electrode. 追加形成する他のエレメントの形成がインクジェット法又はレーザー照射にて行われることを特徴とする請求項7乃至9の何れか1項に記載のTFTシートの製造方法。 The method of manufacturing a TFT sheet according to any one of claims 7 to 9, wherein formation of another element to be additionally formed is performed by an inkjet method or laser irradiation. ゲートバスライン又はソースバスラインの位置が検出されることを特徴とする請求項7乃至10の何れか1項に記載のTFTシートの製造方法。 The method according to any one of claims 7 to 10, wherein a position of a gate bus line or a source bus line is detected. ゲートバスライン又はソースバスラインが回転支持部材の回転方向に沿う様に支持体シートが前記支持部材に固定されることを特徴とする請求項11に記載のTFTシートの製造方法。 The method of manufacturing a TFT sheet according to claim 11, wherein the support sheet is fixed to the support member such that the gate bus line or the source bus line is along the rotation direction of the rotation support member. 半導体層が有機半導体材料からなることを特徴とする請求項7乃至12の何れか1項に記載のTFTシートの製造方法。 The method according to any one of claims 7 to 12, wherein the semiconductor layer is made of an organic semiconductor material. 請求項1乃至13の何れか1項に記載の製造方法で製造されることを特徴とするTFTシート。 A TFT sheet manufactured by the manufacturing method according to claim 1. 樹脂からなる支持体シートを用いることを特徴とする請求項14に記載のTFTシート。 15. The TFT sheet according to claim 14, wherein a support sheet made of a resin is used.
JP2004070359A 2003-03-13 2004-03-12 Tft sheet and manufacturing method therefor Withdrawn JP2004295121A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004070359A JP2004295121A (en) 2003-03-13 2004-03-12 Tft sheet and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2003067864 2003-03-13
JP2004070359A JP2004295121A (en) 2003-03-13 2004-03-12 Tft sheet and manufacturing method therefor

Publications (1)

Publication Number Publication Date
JP2004295121A true JP2004295121A (en) 2004-10-21

Family

ID=33421621

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004070359A Withdrawn JP2004295121A (en) 2003-03-13 2004-03-12 Tft sheet and manufacturing method therefor

Country Status (1)

Country Link
JP (1) JP2004295121A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006054686A1 (en) * 2004-11-18 2008-06-05 コニカミノルタホールディングス株式会社 Organic thin film transistor manufacturing method and organic thin film transistor
JP2008205451A (en) * 2007-01-25 2008-09-04 Toppan Printing Co Ltd Thin-film transistor array and method of manufacturing the same
WO2008117355A1 (en) * 2007-03-22 2008-10-02 Pioneer Corporation Semiconductor substrate manufacturing device, semiconductor substrate manufacturing method and semiconductor substrate

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2006054686A1 (en) * 2004-11-18 2008-06-05 コニカミノルタホールディングス株式会社 Organic thin film transistor manufacturing method and organic thin film transistor
JP2008205451A (en) * 2007-01-25 2008-09-04 Toppan Printing Co Ltd Thin-film transistor array and method of manufacturing the same
WO2008117355A1 (en) * 2007-03-22 2008-10-02 Pioneer Corporation Semiconductor substrate manufacturing device, semiconductor substrate manufacturing method and semiconductor substrate
JPWO2008117355A1 (en) * 2007-03-22 2010-07-08 パイオニア株式会社 Semiconductor substrate manufacturing apparatus, semiconductor substrate manufacturing method, and semiconductor substrate

Similar Documents

Publication Publication Date Title
US6740900B2 (en) Organic thin-film transistor and manufacturing method for the same
US7018872B2 (en) Organic thin-film transistor, organic thin-film transistor sheet and manufacturing method thereof
US6913944B2 (en) Organic thin-film transistor manufacturing method, organic thin-film transistor, and organic thin-film transistor sheet
JP2004146430A (en) Organic thin film transistor, organic thin film transistor device, and their manufacturing methods
JP4572501B2 (en) Method for producing organic thin film transistor
JP2004031933A (en) Method for manufacturing organic thin-film transistor, and organic thin-film transistor and organic transistor sheet manufactured using the same
US20050233491A1 (en) Thin-film transistor sheet and manufacturing method thereof
JP2004221562A (en) Process for fabricating organic thin film transistor element, organic thin film transistor element fabricated by that process, and organic thin film transistor element sheet
JP4419425B2 (en) Organic thin film transistor element
JP2003258256A (en) Organic tft device and its manufacturing method
JP2004165427A (en) Organic thin film transistor element
JP2004064059A (en) Organic thin film transistor, organic thin film transistor sheet, and their manufacturing method
JP2004200365A (en) Organic thin film transistor element
JP4396109B2 (en) Thin film transistor element manufacturing method, thin film transistor element, and thin film transistor element sheet
JP2004295121A (en) Tft sheet and manufacturing method therefor
JP4423864B2 (en) Thin film transistor element and manufacturing method thereof
JP4453252B2 (en) Organic thin film transistor element and organic thin film transistor element sheet
JP2005183889A (en) Thin film transistor (tft) sheet and its manufacturing method, and thin film transistor element formed by it
JP2004273514A (en) Organic thin film transistor and its manufacturing method
JP2004281477A (en) Organic thin film transistor and its fabricating method
JP4479163B2 (en) Thin film transistor and method for manufacturing thin film transistor
JP4581423B2 (en) Thin film transistor element, element sheet and method for manufacturing the same
JP4507513B2 (en) Method for producing organic thin film transistor
JP2004289044A (en) Thin film transistor element sheet and its producing process
JP4423870B2 (en) Image driving element sheet and manufacturing method thereof

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070131

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20091118