JP2004294752A - El display device - Google Patents
El display device Download PDFInfo
- Publication number
- JP2004294752A JP2004294752A JP2003086831A JP2003086831A JP2004294752A JP 2004294752 A JP2004294752 A JP 2004294752A JP 2003086831 A JP2003086831 A JP 2003086831A JP 2003086831 A JP2003086831 A JP 2003086831A JP 2004294752 A JP2004294752 A JP 2004294752A
- Authority
- JP
- Japan
- Prior art keywords
- current
- pixel
- signal line
- transistor
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 description 438
- 238000005401 electroluminescence Methods 0.000 description 419
- 238000010586 diagram Methods 0.000 description 278
- 235000019557 luminance Nutrition 0.000 description 253
- 230000008859 change Effects 0.000 description 216
- 230000002829 reductive effect Effects 0.000 description 109
- 239000003990 capacitor Substances 0.000 description 96
- 239000010408 film Substances 0.000 description 96
- 239000000758 substrate Substances 0.000 description 70
- 238000005516 engineering process Methods 0.000 description 41
- 238000012545 processing Methods 0.000 description 40
- 230000015556 catabolic process Effects 0.000 description 39
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 39
- 230000008569 process Effects 0.000 description 39
- 230000000694 effects Effects 0.000 description 38
- 229920005591 polysilicon Polymers 0.000 description 38
- 230000015572 biosynthetic process Effects 0.000 description 37
- 238000006243 chemical reaction Methods 0.000 description 37
- 230000006870 function Effects 0.000 description 35
- 239000003086 colorant Substances 0.000 description 33
- 230000003071 parasitic effect Effects 0.000 description 33
- 239000010409 thin film Substances 0.000 description 33
- 238000012546 transfer Methods 0.000 description 31
- 230000007423 decrease Effects 0.000 description 28
- 238000009826 distribution Methods 0.000 description 26
- 239000010410 layer Substances 0.000 description 24
- 238000007789 sealing Methods 0.000 description 24
- 239000011159 matrix material Substances 0.000 description 23
- 230000005540 biological transmission Effects 0.000 description 21
- 239000004973 liquid crystal related substance Substances 0.000 description 21
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 20
- 229910052710 silicon Inorganic materials 0.000 description 20
- 239000010703 silicon Substances 0.000 description 20
- 239000004065 semiconductor Substances 0.000 description 19
- 230000035515 penetration Effects 0.000 description 17
- 238000003860 storage Methods 0.000 description 15
- 229910021417 amorphous silicon Inorganic materials 0.000 description 13
- 239000000463 material Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 12
- 239000002184 metal Substances 0.000 description 12
- 239000012071 phase Substances 0.000 description 12
- 238000004519 manufacturing process Methods 0.000 description 10
- 230000001681 protective effect Effects 0.000 description 10
- 230000009467 reduction Effects 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 229910052782 aluminium Inorganic materials 0.000 description 9
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 9
- 238000009792 diffusion process Methods 0.000 description 8
- 230000002349 favourable effect Effects 0.000 description 8
- 238000007667 floating Methods 0.000 description 8
- 239000011521 glass Substances 0.000 description 8
- 230000002093 peripheral effect Effects 0.000 description 8
- 230000002195 synergetic effect Effects 0.000 description 8
- 230000007704 transition Effects 0.000 description 8
- 238000000137 annealing Methods 0.000 description 7
- 238000013461 design Methods 0.000 description 7
- 238000001514 detection method Methods 0.000 description 7
- 238000002474 experimental method Methods 0.000 description 7
- 230000007547 defect Effects 0.000 description 6
- 238000003780 insertion Methods 0.000 description 6
- 230000037431 insertion Effects 0.000 description 6
- 230000002441 reversible effect Effects 0.000 description 6
- 230000001052 transient effect Effects 0.000 description 6
- 101100309620 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sck2 gene Proteins 0.000 description 5
- 238000000605 extraction Methods 0.000 description 5
- 230000001678 irradiating effect Effects 0.000 description 5
- 238000005224 laser annealing Methods 0.000 description 5
- 230000007257 malfunction Effects 0.000 description 5
- 238000002834 transmittance Methods 0.000 description 5
- 238000004804 winding Methods 0.000 description 5
- 241001270131 Agaricus moelleri Species 0.000 description 4
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 4
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 4
- 241001475178 Dira Species 0.000 description 4
- PEDCQBHIVMGVHV-UHFFFAOYSA-N Glycerine Chemical compound OCC(O)CO PEDCQBHIVMGVHV-UHFFFAOYSA-N 0.000 description 4
- 101100420795 Schizosaccharomyces pombe (strain 972 / ATCC 24843) sck1 gene Proteins 0.000 description 4
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000008901 benefit Effects 0.000 description 4
- 238000004364 calculation method Methods 0.000 description 4
- 229910052799 carbon Inorganic materials 0.000 description 4
- 229910052804 chromium Inorganic materials 0.000 description 4
- 239000011651 chromium Substances 0.000 description 4
- 238000012937 correction Methods 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 239000006185 dispersion Substances 0.000 description 4
- 238000011156 evaluation Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 230000006872 improvement Effects 0.000 description 4
- 230000004044 response Effects 0.000 description 4
- 230000000717 retained effect Effects 0.000 description 4
- 229910052709 silver Inorganic materials 0.000 description 4
- 239000004332 silver Substances 0.000 description 4
- LXMSZDCAJNLERA-ZHYRCANASA-N spironolactone Chemical compound C([C@@H]1[C@]2(C)CC[C@@H]3[C@@]4(C)CCC(=O)C=C4C[C@H]([C@@H]13)SC(=O)C)C[C@@]21CCC(=O)O1 LXMSZDCAJNLERA-ZHYRCANASA-N 0.000 description 4
- 208000026082 sterile multifocal osteomyelitis with periostitis and pustulosis Diseases 0.000 description 4
- 239000004593 Epoxy Substances 0.000 description 3
- LYCAIKOWRPUZTN-UHFFFAOYSA-N Ethylene glycol Chemical compound OCCO LYCAIKOWRPUZTN-UHFFFAOYSA-N 0.000 description 3
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 3
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 3
- 239000012790 adhesive layer Substances 0.000 description 3
- 230000002411 adverse Effects 0.000 description 3
- 229910045601 alloy Inorganic materials 0.000 description 3
- 239000000956 alloy Substances 0.000 description 3
- 239000013078 crystal Substances 0.000 description 3
- 239000002274 desiccant Substances 0.000 description 3
- 230000005684 electric field Effects 0.000 description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 3
- 229910052737 gold Inorganic materials 0.000 description 3
- 238000010030 laminating Methods 0.000 description 3
- 239000003550 marker Substances 0.000 description 3
- 230000003287 optical effect Effects 0.000 description 3
- 238000000926 separation method Methods 0.000 description 3
- 239000007787 solid Substances 0.000 description 3
- 230000001360 synchronised effect Effects 0.000 description 3
- 238000009966 trimming Methods 0.000 description 3
- HEZMWWAKWCSUCB-PHDIDXHHSA-N (3R,4R)-3,4-dihydroxycyclohexa-1,5-diene-1-carboxylic acid Chemical compound O[C@@H]1C=CC(C(O)=O)=C[C@H]1O HEZMWWAKWCSUCB-PHDIDXHHSA-N 0.000 description 2
- 206010027146 Melanoderma Diseases 0.000 description 2
- 206010047571 Visual impairment Diseases 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 239000011248 coating agent Substances 0.000 description 2
- 238000000576 coating method Methods 0.000 description 2
- 239000002131 composite material Substances 0.000 description 2
- 238000005520 cutting process Methods 0.000 description 2
- 238000007599 discharging Methods 0.000 description 2
- 210000000744 eyelid Anatomy 0.000 description 2
- 230000004438 eyesight Effects 0.000 description 2
- 229910052732 germanium Inorganic materials 0.000 description 2
- GNPVGFCGXDBREM-UHFFFAOYSA-N germanium atom Chemical compound [Ge] GNPVGFCGXDBREM-UHFFFAOYSA-N 0.000 description 2
- 238000009499 grossing Methods 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000003384 imaging method Methods 0.000 description 2
- 239000002346 layers by function Substances 0.000 description 2
- 239000011777 magnesium Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000011368 organic material Substances 0.000 description 2
- 238000003909 pattern recognition Methods 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- 230000005855 radiation Effects 0.000 description 2
- 238000005070 sampling Methods 0.000 description 2
- 239000007790 solid phase Substances 0.000 description 2
- RICKKZXCGCSLIU-UHFFFAOYSA-N 2-[2-[carboxymethyl-[[3-hydroxy-5-(hydroxymethyl)-2-methylpyridin-4-yl]methyl]amino]ethyl-[[3-hydroxy-5-(hydroxymethyl)-2-methylpyridin-4-yl]methyl]amino]acetic acid Chemical compound CC1=NC=C(CO)C(CN(CCN(CC(O)=O)CC=2C(=C(C)N=CC=2CO)O)CC(O)=O)=C1O RICKKZXCGCSLIU-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910001148 Al-Li alloy Inorganic materials 0.000 description 1
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 1
- 238000012935 Averaging Methods 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 102100040844 Dual specificity protein kinase CLK2 Human genes 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- PXGOKWXKJXAPGV-UHFFFAOYSA-N Fluorine Chemical compound FF PXGOKWXKJXAPGV-UHFFFAOYSA-N 0.000 description 1
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 241000587161 Gomphocarpus Species 0.000 description 1
- 241000282412 Homo Species 0.000 description 1
- 101000749291 Homo sapiens Dual specificity protein kinase CLK2 Proteins 0.000 description 1
- WHXSMMKQMYFTQS-UHFFFAOYSA-N Lithium Chemical compound [Li] WHXSMMKQMYFTQS-UHFFFAOYSA-N 0.000 description 1
- FYYHWMGAXLPEAU-UHFFFAOYSA-N Magnesium Chemical compound [Mg] FYYHWMGAXLPEAU-UHFFFAOYSA-N 0.000 description 1
- 229910000861 Mg alloy Inorganic materials 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 239000004743 Polypropylene Substances 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 239000011324 bead Substances 0.000 description 1
- 230000002457 bidirectional effect Effects 0.000 description 1
- 230000004397 blinking Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 239000003599 detergent Substances 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 239000007772 electrode material Substances 0.000 description 1
- 238000004049 embossing Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 230000001747 exhibiting effect Effects 0.000 description 1
- 238000001914 filtration Methods 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 229910052733 gallium Inorganic materials 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 229910052744 lithium Inorganic materials 0.000 description 1
- 229910052749 magnesium Inorganic materials 0.000 description 1
- 230000014759 maintenance of location Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000035699 permeability Effects 0.000 description 1
- 239000005011 phenolic resin Substances 0.000 description 1
- 230000001443 photoexcitation Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 229920006289 polycarbonate film Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 229920000728 polyester Polymers 0.000 description 1
- 229920006267 polyester film Polymers 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- -1 polypropylene Polymers 0.000 description 1
- 229920001155 polypropylene Polymers 0.000 description 1
- 238000004886 process control Methods 0.000 description 1
- 238000003672 processing method Methods 0.000 description 1
- 230000004043 responsiveness Effects 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000000565 sealant Substances 0.000 description 1
- 239000002210 silicon-based material Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
- XOLBLPGZBRYERU-UHFFFAOYSA-N tin dioxide Chemical compound O=[Sn]=O XOLBLPGZBRYERU-UHFFFAOYSA-N 0.000 description 1
- 229910001887 tin oxide Inorganic materials 0.000 description 1
- 239000010936 titanium Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
- 239000005341 toughened glass Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 230000016776 visual perception Effects 0.000 description 1
Images
Abstract
Description
【０００１】
【発明の属する技術分野】
本発明は、有機または無機エレクトロルミネッセンス（ＥＬ）素子を用いたＥＬ表示パネルなどの自発光表示パネルに関するものである。また、本発明は、これらの表示パネルの駆動回路（ＩＣ）に関するものである。また、本発明は、ＥＬ表示パネルの駆動方法と駆動回路およびそれらを用いた情報表示装置などに関するものである。
【０００２】
【従来の技術】
一般に、アクティブマトリクス型表示装置では、多数の画素をマトリクス状に並べ、与えられた映像信号に応じて画素毎に光強度を制御することによって画像を表示する。たとえば、電気光学物質として液晶を用いた場合は、各画素に書き込まれる電圧に応じて画素の透過率が変化する。電気光学変換物質として有機エレクトロルミネッセンス（ＥＬ）材料を用いたアクティブマトリクス型の画像表示装置は画素に書き込まれる電流に応じて発光輝度が変化する。
【０００３】
液晶表示パネルは、各画素はシャッタとして動作し、バックライトからの光を画素であるシャッタでオンオフさせることにより画像を表示する。有機ＥＬ表示パネルは各画素に発光素子を有する自発光型である。そのため、有機ＥＬ表示パネルは、液晶表示パネルに比べて画像の視認性が高い、バックライトが不要、応答速度が速い等の利点を有する。
【０００４】
有機ＥＬ表示パネルは各発光素子（画素）の輝度は電流量によって制御される。つまり、発光素子が電流駆動型あるいは電流制御型であるという点で液晶表示パネルとは大きく異なる。
【０００５】
有機ＥＬ表示パネルも単純マトリクス方式とアクティブマトリクス方式の構成が可能である。前者は構造が単純であるものの大型かつ高精細の表示パネルの実現が困難である。しかし、安価である。後者は大型、高精細表示パネルを実現できる。しかし、制御方法が技術的に難しい、比較的高価であるという課題がある。現在では、アクティブマトリクス方式の開発が盛んに行われている。アクティブマトリクス方式は、各画素に設けた発光素子に流れる電流を画素内部に設けた薄膜トランジスタ（トランジスタ）によって制御する。このアクティブマトリクス方式の有機ＥＬ表示パネルとしては次のようなパネルが知られている（特許文献１参照）。
【０００６】
この表示パネルの一画素分の等価回路を図４６に示す。画素１６は発光素子であるＥＬ素子１５、第１のトランジスタ１１ａ、第２のトランジスタ１１ｂおよび蓄積容量１９からなる。発光素子１５は有機エレクトロルミネッセンス（ＥＬ）素子である。本発明の実施の形態では、ＥＬ素子１５に電流を供給（制御）するトランジスタ１１ａを駆動用トランジスタ１１と呼ぶ。また、図４６のトランジスタ１１ｂのように、スイッチとして動作するトランジスタをスイッチ用トランジスタ１１と呼ぶ。
【０００７】
有機ＥＬ素子１５は多くの場合、整流性があるため、ＯＬＥＤ（有機発光ダイオード）と呼ばれることがある。図４６などでは発光素子１５としてダイオードの記号を用いている。
【０００８】
ただし、本発明の実施の形態における発光素子１５はＯＬＥＤに限るものではなく、素子１５に流れる電流量によって輝度が制御されるものであればよい。たとえば、無機ＥＬ素子が例示される。その他、半導体で構成される白色発光ダイオードが例示される。また、一般的な発光ダイオードが例示される。その他、発光トランジスタでもよい。また、発光素子１５は必ずしも整流性が要求されるものではない。双方向性ダイオードであってもよい。本発明の実施の形態のＥＬ素子１５はこのいずれでもよい。
【０００９】
図４６の例では、Ｐチャンネル型のトランジスタ１１ａのソース端子（Ｓ）をＶｄｄ（電源電位）とし、ＥＬ素子１５のカソード（陰極）は接地電位（Ｖｓｓ）に接続される。一方、アノード（陽極）はトランジスタ１１ｂのドレイン端子（Ｄ）に接続されている。一方、Ｐチャンネル型のトランジスタ１１ａのゲート端子はゲート信号線１７ａに接続され、ソース端子はソース信号線１８に接続され、ドレイン端子は蓄積容量１９およびトランジスタ１１ａのゲート端子（Ｇ）に接続されている。
【００１０】
画素１６を動作させるために、まず、ゲート信号線１７ａを選択状態とし、ソース信号線１８に輝度情報を表す映像信号を印加する。すると、トランジスタ１１ａが導通し、蓄積容量１９が充電又は放電され、トランジスタ１１ｂのゲート電位は映像信号の電位に一致する。ゲート信号線１７ａを非選択状態とすると、トランジスタ１１ａがオフになり、トランジスタ１１ｂは電気的にソース信号線１８から切り離される。しかし、トランジスタ１１ａのゲート電位は蓄積容量（コンデンサ）１９によって安定に保持される。トランジスタ１１ａを介して発光素子１５に流れる電流は、トランジスタ１１ａのゲート／ソース端子間電圧Ｖｇｓに応じた値となり、発光素子１５はトランジスタ１１ａを通って供給される電流量に応じた輝度で発光し続ける。
【００１１】
【特許文献１】
特開平８−２３４６８３号公報
【００１２】
【発明が解決しようとする課題】
液晶表示パネルは、自発光デバイスではないため、バックライトを用いないと画像を表示できないという問題点がある。バックライトを構成するためには所定の厚みが必要であるため、表示パネルの厚みが厚くなるという課題があった。また、液晶表示パネルでカラー表示を行うためには、カラーフィルターを使用する必要がある。そのため、光利用効率が低いという問題点があった。また、色再現範囲が狭いという課題があった。
【００１３】
有機ＥＬ表示パネルは、低温ポリシリコントランジスタアレイを用いてパネルを構成する。しかし、有機ＥＬ素子は、電流により発光するため、トランジスタの特性にバラツキがあると、表示ムラが発生するという課題があった。
【００１４】
表示ムラは、画素を電流プログラム方式の構成を採用することにより低減することが可能である。電流プログラムを実施するためには、電流駆動方式のドライバ回路が必要である。しかし、電流駆動方式のドライバ回路にも電流出力段を構成するトランジスタ素子にバラツキが発生する。そのため、各出力端子からの階調出力電流にバラツキが発生し、良好な画像表示ができないという課題があった。
【００１５】
【課題を解決するための手段】
この目的を達成するために本発明のＥＬ表示パネル（ＥＬ表示装置）のドライバ回路は、単位電流を出力する複数のトランジスタを具備し、このトランジスタの個数を変化させることにより出力電流を出力するものである。また、多段のカレントミラー回路で構成されたことを特徴としている。信号の受け渡しが電圧受け渡しとなるトランジスタ群は密に形成し、カレントミラー回路の群との信号の受け渡しは、電流受け渡しの構成を採用する。また、基準電流は、複数のトランジスタで行う。
【００１６】
【発明の実施の形態】
本明細書において各図面は、理解を容易にまたは／および作図を容易にするため、省略または／および拡大縮小した箇所がある。たとえば、図１１に図示する表示パネルの断面図では薄膜封止膜１１１などを十分厚く図示している。一方、図１０において、封止フタ８５は薄く図示している。また、省略した箇所もある。たとえば、本発明の表示パネルなどでは、反射防止のために円偏光板などの位相フィルムが必要である。しかし、本明細書の各図面では省略している。以上のことは以下の図面に対しても同様である。また、同一番号または、記号等を付した箇所は同一もしくは類似の形態もしくは材料あるいは機能もしくは動作を有する。
【００１７】
なお、各図面等で説明した内容は特に断りがなくとも、他の実施の形態等と組み合わせることができる。たとえば、図８の表示パネルにタッチパネルなどを付加し、図１５７、図１５９から図１６１に図示する情報表示装置とすることができる。また、拡大レンズ１５８２を取り付け、ビデオカメラ（図１５９など参照のこと）などに用いるビューファインダ（図５８を参照のこと）を構成することもできる。また、図４、図１５、図１８、図２１、図２３、図２９、図３０、図３５、図３６、図４０、図４１、図４４、図１００などで説明した本発明の実施の形態の駆動方法は、いずれの本発明の実施の形態の表示装置または表示パネルに適用することができる。
【００１８】
なお、本明細書では、駆動用トランジスタ１１、スイッチング用トランジスタ１１は薄膜トランジスタとして説明するが、これに限定するものではない。薄膜ダイオード（ＴＦＤ）、リングダイオードなどでも構成することができる。また、薄膜素子に限定するものではなく、シリコンウエハに形成したトランジスタでもものでもよい。基板７１をシリコンウエハで形成すればよい。もちろん、ＦＥＴ、ＭＯＳ−ＦＥＴ、ＭＯＳトランジスタ、バイポーラトランジスタでもよい。これらも基本的に薄膜トランジスタである。その他、バリスタ、サイリスタ、リングダイオード、ホトダオード、ホトトランジスタ、ＰＬＺＴ素子などでもよいことは言うまでもない。つまり、本発明の実施の形態のトランジスタ素子１１、ゲートドライバ回路１２、ソースドライバ回路１４などは、これらのいずれでも使用することができる。
【００１９】
以下、本発明の実施の形態のＥＬパネルについて図面を参照しながら説明をする。有機ＥＬ表示パネルは、図１０に示すように、画素電極としての透明電極１０５が形成されたガラス板７１（アレイ基板）上に、電子輸送層、発光層、正孔輸送層などからなる少なくとも１層の有機機能層（ＥＬ層）１５、及び金属電極（反射膜）（カソード）１０６が積層されたものである。透明電極（画素電極）１０５である陽極（アノード）にプラス、金属電極（反射電極）１０６の陰極（カソード）にマイナスの電圧を加え、すなわち、透明電極１０５及び金属電極１０６間に直流を印加することにより、有機機能層（ＥＬ層）１５が発光する。
【００２０】
金属電極１０６には、リチウム、銀、アルミニウム、マグネシウム、インジウム、銅または各々の合金等の仕事関数が小さなものを用いることが好ましい。特に、例えばＡｌ−Ｌｉ合金を用いることが好ましい。また、透明電極１０５には、ＩＴＯ等の仕事関数の大きな導電性材料または金等を用いることができる。なお、金を電極材料として用いた場合、電極は半透明の状態となる。なお、ＩＴＯはＩＺＯなどの他の材料でもよい。この事項は他の画素電極１０５に対しても同様である。
【００２１】
なお、封止フタ８５とアレイ基板７１との空間には乾燥剤１０７を配置する。これは、有機ＥＬ膜１５は湿度に弱いためである。乾燥剤１０７によりシール剤を浸透する水分を吸収し有機ＥＬ膜１５の劣化を防止する。
【００２２】
図１０はガラスのフタ８５を用いて封止する構成であるが、図１１のようにフィルム（薄膜でもよい。つまり、薄膜封止膜である）１１１を用いた封止であってもよい。たとえば、封止フィルム（薄膜封止膜）１１１としては電解コンデンサのフィルムにＤＬＣ（ダイヤモンド ライク カーボン）を蒸着したものを用いることが例示される。このフィルムは水分浸透性が極めて悪い（防湿性能が高い）。このフィルムを封止膜１１１として用いる。また、ＤＬＣ（ダイヤモンドライク カーボン）膜などを電極１０６の表面に直接蒸着する構成ものよいことは言うまでもない。その他、樹脂薄膜と金属薄膜を多層に積層して、薄膜封止膜を構成してもよい。
【００２３】
薄膜の膜厚はｎ・ｄ（ｎは薄膜の屈折率、複数の薄膜が積層されている場合はそれらの屈折率を総合（各薄膜のｎ・ｄを計算）にして計算する。ｄは薄膜の膜厚、複数の薄膜が積層されている場合はそれらの屈折率を総合して計算する。）が、ＥＬ素子１５の発光主波長λ以下となるようにするとよい。この条件を満足させることにより、ＥＬ素子１５からの光取り出し効率が、ガラス基板で封止した場合に比較して２倍以上になる。また、アルミニウムと銀の合金あるいは混合物あるいは積層物を形成してもよい。
【００２４】
以上のようにフタ８５を用いず、封止膜１１１で封止する構成を薄膜封止と呼ぶ。基板７１側から光を取り出す「下取り出し（図１０を参照、光取り出し方向は図１０の矢印方向である）」の場合の薄膜封止は、ＥＬ膜を形成後、ＥＬ膜上にカソードとなるアルミ電極を形成する。次にこのアルミ膜上に緩衝層としての樹脂層を形成する。緩衝層としては、アクリル、エポキシなどの有機材料が例示される。また、膜厚は１μｍ以上１０μｍ以下の厚みが適する。さらに好ましくは、膜厚は２μｍ以上６μｍ以下の厚みが適する。この緩衝膜上の封止膜７４を形成する。緩衝膜がないと、応力によりＥＬ膜の構造が崩れ、筋状に欠陥が発生する。封止膜１１１は前述したように、ＤＬＣ（ダイヤモンド ライク カーボン）、あるいは電界コンデンサの層構造（誘電体薄膜とアルミ薄膜とを交互に多層蒸着した構造）が例示される。
【００２５】
ＥＬ層１５側から光を取り出す「上取り出し図１１を参照、光取り出し方向は図１１の矢印方向である」の場合の薄膜封止は、ＥＬ膜１５を形成後、ＥＬ膜１５上にカソード（アノード）となるＡｇ−Ｍｇ膜を２０オングストローム以上３００オングストロームの膜厚で形成する。その上に、ＩＴＯなどの透明電極を形成して低抵抗化する。次にこの電極膜上に緩衝層としての樹脂層を形成する。この緩衝膜上に封止膜１１１を形成する。
【００２６】
有機ＥＬ層１５から発生した光の半分は、反射膜１０６で反射され、アレイ基板７１と透過して出射される。しかし、反射膜１０６には外光を反射し写り込みが発生して表示コントラストを低下させる。この対策のために、アレイ基板７１にλ／４板１０８および偏光板（偏光フィルム）１０９を配置している。これらは一般的に円偏光板（円偏光シート）と呼ばれる。
【００２７】
なお、画素が反射電極の場合はＥＬ層１５から発生した光は上方向に出射される。したがって、位相板１０８および偏光板１０９は光出射側に配置することはいうまでもない。なお、反射型画素は、画素電極１０５を、アルミニウム、クロム、銀などで構成して得られる。また、画素電極１０５の表面に、凸部（もしくは凹凸部）を設けることで有機ＥＬ層１５との界面が広くなり発光面積が大きくなり、また、発光効率が向上する。なお、カソード１０６（アノード１０５）となる反射膜を透明電極に形成する、あるいは反射率を３０％以下に低減できる場合は、円偏光板は不要である。写り込みが大幅に減少するからである。また、光の干渉も低減し望ましい。
【００２８】
トランジスタ１１はＬＤＤ（ｌｉｇｈｔｌｙ ｄｏｐｅｄ ｄｒａｉｎ）構造を採用することが好ましい。また、本明細書ではＥＬ素子として有機ＥＬ素子（ＯＥＬ、ＰＥＬ、ＰＬＥＤ、ＯＬＥＤなど多種多様な略称で記述される）１５を例にあげて説明するがこれに限定するものではなく、無機ＥＬ素子にも適用されることは言うまでもない。
【００２９】
まず、有機ＥＬ表示パネルに用いられるアクティブマトリックス方式は、特定の画素を選択し、必要な表示情報を与えられること、１フレーム期間を通じてＥＬ素子に電流を流すことができることという２つの条件を満足させなければならない。
【００３０】
この２つの条件を満足させるため、図４６に図示する従来の有機ＥＬの画素構成では、第１のトランジスタ１１ｂは画素を選択するためのスイッチング用トランジスタ、第２のトランジスタ１１ａはＥＬ素子（ＥＬ膜）１５に電流を供給するための駆動用トランジスタとする。
【００３１】
この構成を用いて階調を表示させる場合、駆動用トランジスタ１１ａのゲート電圧として階調に応じた電圧を印加する必要がある。したがって、駆動用トランジスタ１１ａのオン電流のばらつきがそのまま表示に現れる。
【００３２】
トランジスタのオン電流は単結晶で形成されたトランジスタであれば、きわめて均一であるが、安価なガラス基板に形成することのできる形成温度が４５０度以下の低温ポリシリ技術で形成した低温多結晶トタンジスタでは、そのしきい値のばらつきが±０．２Ｖ〜０．５Ｖの範囲でばらつきがある。そのため、駆動用トランジスタ１１ａを流れるオン電流がこれに対応してばらつき、表示にムラが発生する。これらのムラは、しきい値電圧のばらつきのみならず、トランジスタの移動度、ゲート絶縁膜の厚みなどでも発生する。また、トランジスタ１１の劣化によっても特性は変化する。
【００３３】
この現象は、低温ポリシリコン技術に限定されるものではなく、プロセス温度が４５０度（摂氏）以上の高温ポリシリコン技術でも、固相（ＣＧＳ）成長させた半導体膜を用いてトランジスタなどを形成したものでも発生する。その他、有機トランジスタでも発生する。アモルファスシリコントランジスタでも発生する。
【００３４】
以下に説明する本発明の実施の形態は、これらの技術に対応し、対策できる構成あるいは方式である。なお、本明細書では低温ポリシリコン技術で形成したトランジスタを主として説明する。
【００３５】
したがって、図４６のように、電圧を書き込むことにより、階調を表示させる方法では、均一な表示を得るために、デバイスの特性を厳密に制御する必要がある。しかし、現状の低温多結晶ポリシリコントランジスタなどではこのバラツキを所定範囲以内に抑えるというスペックを満足できない。
【００３６】
本発明の実施の形態のＥＬ表示装置の画素構造は、具体的には図１に示すように単位画素が最低４つからなる複数のトランジスタ１１ならびにＥＬ素子により形成される。画素電極はソース信号線と重なるように構成する。つまり、ソース信号線１８上に絶縁膜あるいはアクリル材料からなる平坦化膜を形成して絶縁し、この絶縁膜上に画素電極１０５を形成する。このようにソース信号線１８上の少なくとも１部に画素電極を重ねる構成をハイアパーチャ（ＨＡ）構造と呼ぶ。不要な干渉光などが低減し、良好な発光状態が期待できる。
【００３７】
ゲート信号線（第１の走査線）１７ａをアクティブ（ＯＮ電圧を印加）とすることによりＥＬ素子１５の駆動用のトランジスタ１１ａおよびスイッチ用トランジスタ１１ｃを通して、前記ＥＬ素子１５に流すべき電流値をソースドライバ回路１４から流す。また、トランジスタ１１ａのゲートとドレイン間を短絡するようにトランジスタ１１ｂがゲート信号線１７ａアクティブ（ＯＮ電圧を印加）となることにより開くと共に、トランジスタ１１ａのゲートとソース間に接続されたコンデンサ（キャパシタ、蓄積容量、付加容量）１９にトランジスタ１１ａのゲート電圧（あるいはドレイン電圧）を記憶する（図３（ａ）を参照のこと）。
【００３８】
なお、コンデンサ（蓄積容量）１９の大きさは、０．２ｐＦ以上２ｐＦ以下とすることがよく、中でもコンデンサ（蓄積容量）１９の大きさは、０．４ｐＦ以上１．２ｐＦ以下とすることがよい。画素サイズを考慮してコンデンサ１９の容量を決定する。１画素に必要な容量をＣｓ（ｐＦ）とし、１画素が占める面積（開口率ではない）をＳｐ（平方μｍ）とすれば、５００／Ｓ ≦ Ｃｓ ≦ ２００００／Ｓとし、さらに好ましくは、１０００／Ｓｐ ≦ Ｃｓ ≦ １００００／Ｓｐとなるようにする。なお、トランジスタのゲート容量は小さいので、ここでいうＱとは、蓄積容量（コンデンサ）１９単独の容量である。
【００３９】
ゲート信号線１７ａを非アクティブ（ＯＦＦ電圧を印加）、ゲート信号線１７ｂをアクティブとして、電流の流れる経路を前記第１のトランジスタ１１ａ並びにＥＬ素子１５に接続されたトランジスタ１１ｄならびに前記ＥＬ素子１５を含む経路に切り替えて、記憶した電流を前記ＥＬ素子１５に流すように動作する（図３（ｂ）を参照のこと）。
【００４０】
この回路は１画素内に４つのトランジスタ１１を有しており、トランジスタ１１ａ のゲートはトランジスタ１１ｂのソースに接続されている。また、トランジスタ１１ｂおよびトランジスタ１１ｃのゲートはゲート信号線１７ａに接続されている。トランジスタ１１ｂのドレインはトランジスタ１１ｃのソースならびにトランジスタ１１ｄのソースに接続され、トランジスタ１１ｃのドレインはソース信号線１８に接続されている。トランジスタ１１ｄのゲートはゲート信号線１７ｂに接続され、トランジスタ１１ｄのドレインはＥＬ素子１５のアノード電極に接続されている。
【００４１】
なお、図１ではすべてのトランジスタはＰチャンネルで構成している。Ｐチャンネルは多少Ｎチャンネルのトランジスタに比較してモビリティが低いが、耐圧が大きくまた劣化も発生しにくいので好ましい。しかし、本発明の実施の形態はＥＬ素子構成をＰチャンネルで構成することのみに限定するものではない。Ｎチャンネルのみで構成してもよい。また、ＮチャンネルとＰチャンネルの両方を用いて構成してもよい。
【００４２】
最適には画素を構成するトランジスタ１１をすべてＰチャンネルで形成し、内蔵ゲートドライバ１２もＰチャンネルで形成することが好ましい。このようにアレイをＰチャンネルのみのトランジスタで形成することにより、マスク枚数が５枚となり、低コスト化、高歩留まり化を実現できる。
【００４３】
以下、さらに本発明の実施の形態の理解を容易にするために、本発明の実施の形態のＥＬ素子構成について図３を用いて説明する。本発明の実施の形態のＥＬ素子構成は２つのタイミングにより制御される。第１のタイミングは必要な電流値を記憶させるタイミングである。このタイミングでトランジスタ１１ｂならびにトランジスタ１１ｃがＯＮすることにより、等価回路として図３（ａ）となる。ここで、信号線より所定の電流Ｉｗが書き込まれる。これによりトランジスタ１１ａはゲートとドレインが接続された状態となり、このトランジスタ１１ａとトランジスタ１１ｃを通じて電流Ｉｗが流れる。したがって、トランジスタ１１ａのゲート−ソースの電圧はＩ１が流れるような電圧となる。
【００４４】
第２のタイミングはトランジスタ１１ａとトランジスタ１１ｃが閉じ、トランジスタ１１ｄが開くタイミングであり、そのときの等価回路は図３（ｂ）となる。トランジスタ１１ａのソース−ゲート間の電圧は保持されたままとなる。この場合、トランジスタ１１ａは常に飽和領域で動作するため、Ｉｗの電流は一定となる。
【００４５】
このように動作させると、図５に図示するようになる。つまり、図５（ａ）の５１ａは表示画面５０における、ある時刻での電流プログラムされている画素（行）（書き込み画素行）を示している。この画素（行）５１ａは、図５（ｂ）に図示するように非点灯（非表示画素（行））とする。他の画素（行）は表示画素（行）５３とする（表示領域５３の画素１６のＥＬ素子１５には電流が流れ、ＥＬ素子１５が発光している）。
【００４６】
図１の画素構成の場合、図３（ａ）に示すように、電流プログラム時は、プログラム電流Ｉｗがソース信号線１８に流れる。この電流Ｉｗがトランジスタ１１ａを流れ、Ｉｗを流す電流が保持されるように、コンデンサ１９に電圧設定（プログラム）される。このとき、トランジスタ１１ｄはオープン状態（オフ状態）である。
【００４７】
次に、ＥＬ素子１５に電流を流す期間は図３（ｂ）のように、トランジスタ１１ｃ、１１ｂがオフし、トランジスタ１１ｄが動作する。つまり、ゲート信号線１７ａにオフ電圧（Ｖｇｈ）が印加され、トランジスタ１１ｂ、１１ｃがオフする。一方、ゲート信号線１７ｂにオン電圧（Ｖｇｌ）が印加され、トランジスタ１１ｄがオンする。
【００４８】
このタイミングチャートを図４に図示する。なお、図４などにおいて、括弧内の添え字（たとえば、（１）など）は画素行の番号を示している。つまり、ゲート信号線１７ａ（１）とは、画素行（１）のゲート信号線１７ａを示している。また、図４の上段の＊Ｈ（「＊」には任意の記号、数値が当てはまり、水平走査線の番号を示す）とは、水平走査期間を示している。つまり、１Ｈとは第１番目の水平走査期間である。なお、以上の事項は、説明を容易にするためであって、限定（１Ｈの番号、１Ｈ周期、画素行番号の順番など）するものではない。
【００４９】
図４でわかるように、各選択された画素行（選択期間は、１Ｈとしている）において、ゲート信号線１７ａにオン電圧が印加されている時には、ゲート信号線１７ｂにはオフ電圧が印加されている。また、この期間は、ＥＬ素子１５には電流が流れていない（非点灯状態）。選択されていない画素行において、ゲート信号線１７ａにオフ電圧が印加され、ゲート信号線１７ｂにはオン電圧が印加されている。また、この期間は、ＥＬ素子１５に電流が流れている（点灯状態）。
【００５０】
なお、トランジスタ１１ａのゲートとトランジスタ１１ｃのゲートは同一のゲート信号線１１ａに接続している。しかし、トランジスタ１１ａのゲートとトランジスタ１１ｃのゲートとを異なるゲート信号線１１に接続してもよい（図３２を参照のこと）。１画素のゲート信号線は３本となる（図１の構成は２本である）。トランジスタ１１ｂのゲートのＯＮ／ＯＦＦタイミングとトランジスタ１１ｃのゲートのＯＮ／ＯＦＦタイミングを個別に制御することにより、トランジスタ１１ａのばらつきによるＥＬ素子１５の電流値バラツキをさらに低減することができる。
【００５１】
ゲート信号線１７ａとゲート信号線１７ｂとを共通にし、トランジスタ１１ｃと１１ｄが異なった導電型（ＮチャンネルとＰチャンネル）とすると、駆動回路の簡略化、ならびに画素の開口率を向上させることが出来る。
【００５２】
このように構成すれば本発明の実施の形態の動作タイミングとしては信号線からの書きこみ経路がオフになる。すなわち所定の電流が記憶される際に、電流の流れる経路に分岐があると正確な電流値がトランジスタ１１ａのソース（Ｓ）−ゲート（Ｇ）間容量（コンデンサ）に記憶されない。トランジスタ１１ｃとトランジスタ１１ｄを異なった導電形にすることにより、お互いの閾値を制御することによって走査線の切り替わりのタイミングで必ずトランジスタ１１ｃがオフしたのちに、トランジスタ１１ｄがオンすることが可能になる。
【００５３】
ただし、この場合お互いの閾値を正確にコントロールする必要があるのでプロセスの注意が必要である。なお、以上述べた回路は最低４つのトランジスタで実現可能であるが、より正確なタイミングのコントロールあるいは後述するように、ミラー効果低減のためにトランジスタ１１ｅを図２に示すように、カスケード接続してトランジスタの総数が４以上になっても動作原理は同じである。このようにトランジスタ１１ｅを加えた構成とすることにより、トランジスタ１１ｃを介してプログラムした電流がより精度よくＥＬ素子１５に流すことができるようになる。
【００５４】
なお、本発明の実施の形態の画素構成は図１、図２の構成に限定されるものではない。たとえば、図１１３のように構成してもよい。図１１３は、図１の構成に比較してスイッチ素子１１ｄがない。替わりに切り替えスイッチ１１３１が形成または配置されている。図１のスイッチ１１ｄは駆動用トランジスタ１１ａからＥＬ素子１５に流れる電流をオンオフ（流す、流さない）制御する機能を有する。以降の実施の形態でも説明をするが、本発明の実施の形態はこのトランジスタ１１ｄのオンオフ制御機能が重要な構成要素である。トランジスタ１１ｄを形成せず、オンオフ機能を実現するのが、図１１３の構成である。
【００５５】
図１１３において、切り替えスイッチ１１３１のａ端子は、アノード電圧Ｖｄｄに接続されている。なお、ａ端子に印加する電圧はアノード電圧Ｖｄｄに限定されるものではなく、ＥＬ素子１５に流れる電流をオフできる電圧であればいずれでもよい。
【００５６】
切り替えスイッチ１１３１のｂ端子は、カソード電圧（図１１３ではグランドと図示している）に接続されている。なお、ｂ端子に印加する電圧はカソード電圧に限定されるものではなく、ＥＬ素子１５に流れる電流をオンできる電圧であればいずれでもよい。
【００５７】
切り替えスイッチ１１３１のｃ端子にはＥＬ素子１５のカソード端子が接続されている。なお、切り替えスイッチ１１３１はＥＬ素子１５に流れる電流をオンオフさせる機能を持つものであればいずれでもよい。したがって、図１１３の形成位置に限定されるものではなく、ＥＬ素子１５の電流が流れる経路であればいずれでもよい。また、スイッチの機能の限定されるものでもなく、ＥＬ素子１５に流れる電流をオンオフできればいずれでもよい。つまり、本発明の実施の形態では、ＥＬ素子１５の電流経路にＥＬ素子１５に流す電流をオンオフできるスイッチング手段を具備しればいずれの画素構成でもよい。
【００５８】
また、オフとは完全に電流が流れない状態を意味するものではない。ＥＬ素子１５に流れる電流を通常よりも低減できるものであればよい。以上の事項は本発明の実施の形態の他の構成においても同様である。
【００５９】
切り替えスイッチ１１３１は、ＰチャンネルとＮチャンネルのトランジスタを組み合わせることにより容易に実現できるので説明を要さないであろう。たとえば、アナログスイッチを２回路形成すればよい。もちろん、スイッチ１１３１はＥＬ素子１５に流れる電流をオンオフするだけであるから、ＰチャンネルトランジスタあるいはＮチャンネルトランジスタでも形成することができることは言うまでもない。
【００６０】
スイッチ１１３１がａ端子に接続されている時は、ＥＬ素子１５のカソード端子にＶｄｄ電圧が印加される。したがって、駆動用トランジスタ１１ａのゲート端子Ｇがいずれの電圧保持状態であってもＥＬ素子１５には電流が流れない。したがって、ＥＬ素子１５は非点灯状態となる。
【００６１】
スイッチ１１３１がｂ端子に接続されている時は、ＥＬ素子１５のカソード端子にＧＮＤ電圧が印加される。したがって、駆動用トランジスタ１１ａのゲート端子Ｇに保持された電圧状態に応じてＥＬ素子１５に電流が流れる。したがって、ＥＬ素子１５は点灯状態となる。
【００６２】
以上のことより図１１３の画素構成では、駆動用トランジスタ１１ａとＥＬ素子１５間にはスイッチング用トランジスタ１１ｄが形成されていない。しかし、スイッチ１１３１を制御することによりＥＬ素子１５の点灯制御を行うことができる。
【００６３】
図１、図２などの画素構成では、駆動用トランジスタ１１ａは１画素につき１個である。本発明はこれに限定するものではなく、駆動用トランジスタ１１ａは１画素に複数個を形成または配置してもよい。図１１６はその実施の形態である。図１１６では１画素に２個の駆動用トランジスタ素子１１ａ１、１１ａ２が形成され、２個の駆動用トランジスタ１１ａ１、１１ａ２のゲート端子は共通のコンデンサ１９に接続されている。駆動用トランジスタ１１ａを複数個形成することにより、プログラムされる電流バラツキが低減するという効果がある。他の構成は、図１などと同様であるので説明を省略する。
【００６４】
図１、図２は駆動用トランジスタ１１ａが出力する電流をＥＬ素子１５に流し、前記電流を駆動用トランジスタ１１ａとＥＬ素子１５間に配置されたスイッチング素子１１ｄでオンオフ制御するものであった。しかし、本発明はこれに限定されるものではない。たとえば、図１１７の構成が例示される。
【００６５】
図１１７の実施の形態では、ＥＬ素子１５に流す電流が駆動用トランジスタ１１ａで制御される。ＥＬ素子１５に流れる電流をオンオフさせるのはＶｄｄ端子とＥＬ素子１５間に配置されたスイッチング素子１１ｄで制御される。したがって、本発明の実施の形態はスイッチング素子１１ｄの配置はどこでもよく、ＥＬ素子１５に流れる電流を制御できるものであればいずれでもよい。
【００６６】
トランジスタ１１ａの特性のバラツキはトランジスタサイズに相関がある。特性バラツキを小さくするため、第１のトランジスタ１１ａのチャンネル長が５μｍ以上１００μｍ以下とすることが好ましい。さらに好ましくは、第１のトランジスタ１１ａのチャンネル長が１０μｍ以上５０μｍ以下とすることが好ましい。これは、チャンネル長Ｌを長くした場合、チャンネルに含まれる粒界が増えることによって電界が緩和されキンク効果が低く抑えられるためであると考えられる。
【００６７】
以上のように、本発明の実施の形態は、ＥＬ素子１５に電流が流れこむ経路、またはＥＬ素子１５から電流が流れ出す経路（つまり、ＥＬ素子１５の電流経路である）にＥＬ素子１５に流れる電流を制御する回路手段を構成または形成もしくは配置したものである。
【００６８】
電流プログラム方式の１つであるカレントミラー方式であっても、図１１４に図示すうように、駆動用トランジスタ１１ｂとＥＬ素子１５間にスイッチング素子としてのトランジスタ１１ｇを形成または配置することによりＥＬ素子１５に流れる電流をオンオフすることができる（制御することができる）。もちろん、トランジスタ１１ｇは図１１３のスイッチ１１３１に置き換えても良い。
【００６９】
なお、図１１４のスイッチング用トランジスタ１１ｄ、１１ｃは１本のゲート信号線１７ａに接続されているが、図１１５に図示するように、トランジスタ１１ｃはゲート信号線１７ａ１で制御し、トランジスタ１１ｄはゲート信号線１７ａ２で制御するように構成してもよい。図１１５の構成の方が、画素１６の制御の汎用性が高くなる。
【００７０】
また、図４２（ａ）に図示するように、トランジスタ１１ｂ、１１ｃなどはＮチャンネルトランジスタで形成してもよい。また、図４２（ｂ）に図示するようにトランジスタ１１ｃ、１１ｄなどはＰチャンネルトランジスタで形成してもよい。
【００７１】
本特許の発明の目的は、トランジスタ特性のばらつきが表示に影響を与えない回路構成を提案するものであり、そのために４トランジスタ以上が必要である。これらのトランジスタ特性により、回路定数を決定する場合、４つのトランジスタの特性がそろわなければ、適切な回路定数を求めることが困難である。レーザー照射の長軸方向に対して、チャンネル方向が水平の場合と垂直の場合では、トランジスタ特性の閾値と移動度が異なって形成される。なお、どちらの場合もばらつきの程度は同じである。水平方向と、垂直方向では移動度、閾値のあたいの平均値が異なる。したがって、画素を構成するすべてのトランジスタのチャンネル方向は同一であるほうが望ましい。
【００７２】
また、蓄積容量１９の容量値をＣｓ、第２のトランジスタ１１ｂのオフ電流値をＩｏｆｆとした場合、次式を満足させることが好ましい。
【００７３】
３ ＜ Ｃｓ／Ｉｏｆｆ ＜ ２４
さらに好ましくは、次式を満足させることが好ましい。
【００７４】
６ ＜ Ｃｓ／Ｉｏｆｆ ＜ １８
トランジスタ１１ｂのオフ電流を５ｐＡ以下とすることにより、ＥＬを流れる電流値の変化を２％以下に抑えることが可能である。これはリーク電流が増加すると、電圧非書き込み状態においてゲート−ソース間（コンデンサの両端）に貯えられた電荷を１フィールド間保持できないためである。したがって、コンデンサ１９の蓄積用容量が大きければオフ電流の許容量も大きくなる。前記式を満たすことによって隣接画素間の電流値の変動を２％以下に抑えることができる。
【００７５】
また、アクティブマトリックスを構成するトランジスタがｐ−チャンネルポリシリコン薄膜トランジスタに構成され、トランジスタ１１ｂがデュアルゲート以上であるマルチゲート構造とすることが好ましい。トランジスタ１１ｂは、トランジスタ１１ａのソース−ドレイン間のスイッチとして作用するため、できるだけＯＮ／ＯＦＦ比の高い特性が要求される。トランジスタ１１ｂのゲートの構造をデュアルゲート構造以上のマルチゲート構造とすることによりＯＮ／ＯＦＦ比の高い特性を実現できる。
【００７６】
画素１６のトランジスタ１１を構成する半導体膜は、低温ポリシリコン技術において、レーザーアニールにより形成するのが一般的である。このレーザーアニールの条件のバラツキがトランジスタ１１特性のバラツキとなる。しかし、１画素１６内のトランジスタ１１の特性が一致していれば、図１などの電流プログラムを行う方式では、所定の電流がＥＬ素子１５に流れるように駆動することができる。この点は、電圧プログラムにない利点である。レーザーとしてはエキシマレーザーを用いることが好ましい。
【００７７】
なお、本発明において、半導体膜の形成は、レーザーアニール方法に限定するものではなく、熱アニール方法、固相（ＣＧＳ）成長による方法でもよい。その他、低温ポリシリコン技術に限定するものではなく、高温ポリシリコン技術を用いても良いことはいうまでもない。また、アモルファスシリコン技術を用いて形成した半導体膜であってもよい。
【００７８】
この課題に対して、本発明の実施の形態では図７に示すように、アニールの時のレーザー照射スポット（レーザー照射範囲）７２をソース信号線１８に平行に照射する。また、１画素列に一致するようにレーザー照射スポット７２を移動させる。もちろん、１画素列に限定するものではなく、たとえば、図５５のＲＧＢを１画素１６という単位でレーザーを照射してもよい（この場合は、３画素列ということになる）。また、複数の画素に同時に照射してもよい。また、レーザーの照射範囲の移動がオーバーラップしてもよいことは言うまでもない（通常、移動するレーザー光の照射範囲はオーバーラップするのが普通である）。
【００７９】
画素はＲＧＢの３画素で正方形の形状となるように作製されている。したがって、Ｒ、Ｇ、Ｂの各画素は縦長の画素形状となる。したがって、レーザー照射スポット７２を縦長にしてアニールすることにより、１画素内ではトランジスタ１１の特性バラツキが発生しないようにすることができる。また、１つのソース信号線１８に接続されたトランジスタ１１の特性（モビリティ、Ｖｔ、Ｓ値など）を均一にすることができる（つまり、隣接したソース信号線１８のトランジスタ１１とは特性が異なる場合があるが、１つのソース信号線に接続されたトランジスタ１１の特性はほぼ等しくすることができる）。
【００８０】
図７の構成では、レーザー照射スポット７２の長さの範囲内に３つのパネルが縦に配置されるように形成されている。レーザー照射スポット７２を照射するアニール装置はガラス基板７４の位置決めマーカー７３ａ、７３ｂを認識（パターン認識による自動位置決め）してレーザー照射スポット７２を移動させる。位置決めマーカー７３の認識はパターン認識装置で行う。アニール装置（図示せず）は位置決めマーカー７３を認識し、画素列の位置をわりだす（レーザー照射範囲７２がソース信号線１８と平行になるようにする）。画素列位置に重なるようにレーザー照射スポット７２を照射してアニールを順次行う。
【００８１】
図７で説明したレーザーアニール方法（ソース信号線１８に平行にライン状のレーザースポットを照射する方式）は、有機ＥＬ表示パネルの電流プログラム方式の時に特に採用することが好ましい。なぜならば、ソース信号線に平行方向にトランジスタ１１の特性が一致しているためである（縦方向に隣接した画素トランジスタの特性が近似している）。そのため、電流駆動時にソース信号線の電圧レベルの変化が少なく、電流書き込み不足が発生しにくい。
【００８２】
たとえば、白ラスター表示であれば、隣接した各画素のトランジスタ１１ａに流す電流はほぼ同一のため、ソースドライバＩＣ１４から出力する電流振幅の変化が少ない。もし、図１のトランジスタ１１ａの特性が同一であり、各画素に電流プログラムする電流値が画素列で等しいのであれば、電流プログラム時のソース信号線１８の電位は一定である。したがって、ソース信号線１８の電位変動は発生しない。１つのソース信号線１８に接続されたトランジスタ１１ａの特性がほぼ同一であれば、ソース信号線１８の電位変動は小さいことになる。このことは、図３８などの他の電流プログラム方式の画素構成でも同一である（つまり、図７の製造方法を適用することが好ましい）。
【００８３】
また、図２７、図３０などで説明する複数の画素行を同時書き込みする方式で均一が画像表示（主としてトランジスタ特性のばらつきに起因する表示ムラが発生しにくいからである）を実現できる。図２７などは複数画素行同時に選択するから、隣接した画素行のトランジスタが均一であれば、縦方向のトランジスタ特性ムラはドライバ回路１４で吸収できる。
【００８４】
なお、図７では、ソースドライバ回路１４は、ＩＣチップを積載するように図示しているが、これに限定するものではなく、ソースドライバ回路１４を画素１６と同一プロセスで形成してもよいことは言うまでもない。
【００８５】
本発明の実施の形態では特に、駆動用トランジスタ１１ｂの閾電圧Ｖｔｈ２が画素内で対応する駆動用トランジスタ１１ａの閾電圧Ｖｔｈ１より低くならない様に設定している。例えば、トランジスタ１１ｂのゲート長Ｌ２をトランジスタ１１ａのゲート長Ｌ１よりも長くして、これらの薄膜トランジスタのプロセスパラメータが変動しても、Ｖｔｈ２がＶｔｈ１よりも低くならない様にする。これにより、微少な電流リークを抑制することが可能である。
【００８６】
なお、以上の事項は、図３８に図示するカレントミラーの画素構成にも適用できる。図３８では、信号電流が流れる駆動用トランジスタ１１ａ、ＥＬ素子１５等からなる発光素子に流れる駆動電流を制御する駆動用トランジスタ１１ｂの他、ゲート信号線１７ａ１の制御によって画素回路とデータ線ｄａｔａとを接続もしくは遮断する取込用トランジスタ１１ｃ、ゲート信号線１７ａ２の制御によって書き込み期間中にトランジスタ１１ａのゲート・ドレインを短絡するスイッチ用トランジスタ１１ｄ、トランジスタ１１ａのゲート−ソース間電圧を書き込み終了後も保持するための容量Ｃ１９および発光素子としてのＥＬ素子１５などから構成される。
【００８７】
図３８でトランジスタ１１ｃ、１１ｄはＮチャンネルトランジスタ、その他のトランジスタはＰチャンネルトランジスタで構成しているが、これは一例であって、必ずしもこの通りである必要はない。容量Ｃｓは、その一方の端子をトランジスタ１１ａのゲートに接続され、他方の端子はＶｄｄ（電源電位）に接続されているが、Ｖｄｄに限らず任意の一定電位でも良い。ＥＬ素子１５のカソード（陰極）は接地電位に接続されている。
【００８８】
次に、本発明の実施の形態のＥＬ表示パネルあるいはＥＬ表示装置について説明をする。図６はＥＬ表示装置の回路を中心とした説明図である。画素１６がマトリックス状に配置または形成されている。各画素１６には各画素の電流プログラムを行う電流を出力するソースドライバ回路１４が接続されている。ソースドライバ回路１４の出力段は映像信号のビット数に対応したカレントミラー回路が形成されている（後に説明する）。たとえば、６４階調であれば、６３個のカレントミラー回路が各ソース信号線に形成され、これらのカレントミラー回路の個数を選択することにより所望の電流をソース信号線１８に印加できるように構成されている（図４８を参照のこと）。
【００８９】
なお、１つのカレントミラー回路の最小出力電流は１０ｎＡ以上５０ｎＡにしている。特にカレントミラー回路の最小出力電流は１５ｎＡ以上３５ｎＡにすることがよい。ドライバＩＣ１４内のカレントミラー回路を構成するトランジスタの精度を確保するためである。
【００９０】
また、ソース信号線１８の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路を内蔵する。ソース信号線１８の電荷を強制的に放出または充電するプリチャージあるいはディスチャージ回路の電圧（電流）出力値は、Ｒ、Ｇ、Ｂで独立に設定できるように構成することが好ましい。ＥＬ素子１５の閾値がＲＧＢで異なるからである（プリチャージ回路については図６５、図６７およびその説明を参照のこと）。
【００９１】
有機ＥＬ素子は大きな温度依存性特性（温特）があることが知られている。この温特による発光輝度変化を調整するため、カレントミラー回路に出力電流を変化させるサーミスタあるいはポジスタなどの非直線素子を付加し、温特による変化を前記サーミスタなどで調整することによりアナログ的に基準電流を調整する（変化させる）。
【００９２】
本発明の実施の形態において、ソースドライバ１４は半導体シリコンチップで形成し、ガラスオンチップ（ＣＯＧ）技術で基板７１のソース信号線１８の端子と接続されている。ソースドライバ１４の実装は、ＣＯＧ技術に限定するものではなく、チップオンフィルム（ＣＯＦ）技術に前述のソースドライバＩＣ１４などを積載し、表示パネルの信号線と接続した構成としてもよい。また、ドライブＩＣは電源ＩＣ８２を別途作製し、３チップ構成としてもよい。
【００９３】
一方、ゲートドライバ回路１２は低温ポリシリコン技術で形成している。つまり、画素のトランジスタと同一のプロセスで形成している。これは、ソースドライバ回路１４に比較して内部の構造が容易で、動作周波数も低いためである。したがって、低温ポリシリ技術で形成しても容易に形成することができ、また、狭額縁化を実現できる。もちろん、ゲートドライバ１２をシリコンチップで形成し、ＣＯＧ技術などを用いて基板７１上に実装してもよいことは言うまでもない。また、画素トランジスタなどのスイッチング素子、ゲートドライバなどは高温ポリシリコン技術で形成してもよく、有機材料で形成（有機トランジスタ）してもよい。
【００９４】
ゲートドライバ１２はゲート信号線１７ａ用のシフトレジスタ回路６１ａと、ゲート信号線１７ｂ用のシフトレジスタ回路６１ｂとを内蔵する。各シフトレジスタ回路６１は正相と負相のクロック信号（ＣＬＫｘＰ、ＣＬＫｘＮ）、スタートパルス（ＳＴｘ）で制御される（図６を参照のこと）。その他、ゲート信号線の出力、非出力を制御するイネーブル（ＥＮＡＢＬ）信号、シフト方向を上下逆転するアップダウン（ＵＰＤＷＭ）信号を付加することが好ましい。他に、スタートパルスがシフトレジスタにシフトされ、そして出力されていることを確認する出力端子などを設けることが好ましい。なお、シフトレジスタのシフトタイミングはコントロールＩＣ８１からの制御信号で制御される。また、外部データのレベルシフトを行うレベルシフト回路を内蔵する。
【００９５】
シフトレジスタ回路６１のバッファ容量は小さいため、直接にはゲート信号線１７を駆動することができない。そのため、シフトレジスタ回路６１の出力とゲート信号線１７を駆動する出力ゲート６３間には少なくとも２つ以上のインバータ回路６２が形成されている。
【００９６】
ソースドライバ１４を低温ポリシリなどのポリシリ技術で基板７１上に直接形成する場合も同様であり、ソース信号線１８を駆動するトランスファーゲートなどのアナログスイッチのゲートとソースドライバ回路１４のシフトレジスタ間には複数のインバータ回路が形成される。以下の事項（シフトレジスタの出力と、信号線を駆動する出力段（出力ゲートあるいはトランスファーゲートなどの出力段間に配置されるインバータ回路に関する事項）は、ソースドライブおよびゲートドライブ回路に共通の事項である。
【００９７】
たとえば、図６ではソースドライバ１４の出力が直接ソース信号線１８に接続されているように図示したが、実際には、ソースドライバのシフトレジスタの出力は多段のインバータ回路が接続されて、インバータの出力がトランスファーゲートなどのアナログスイッチのゲートに接続されている。
【００９８】
インバータ回路６２はＰチャンネルのＭＯＳトランジスタとＮチャンネルのＭＯＳトランジスタから構成される。先にも説明したようにゲートドライバ回路１２のシフトレジスタ回路６１の出力端にはインバータ回路６２が多段に接続されており、その最終出力が出力ゲート回路６３に接続されている。なお、インバータ回路６２はＰチャンネルのみで構成してもよい。ただし、この場合は、インバータではなく単なるゲート回路として構成してもよい。
【００９９】
図８は本発明の実施の形態の表示装置の信号、電圧の供給の構成図あるいは表示装置の構成図である。コントロールＩＣ８１からソースドライバ回路１４ａに供給する信号（電源配線、データ配線など）はフレキシブル基板８４を介して供給する。
【０１００】
図８ではゲートドライバ１２の制御信号はコントロールＩＣで発生させ、ソースドライバ１４で、レベルシフトを行った後、ゲートドライバ１２に印加している。ソースドライバ１４の駆動電圧は４〜８（Ｖ）であるから、コントロールＩＣ８１から出力された３．３（Ｖ）振幅の制御信号を、ゲートドライバ１２が受け取れる５（Ｖ）振幅に変換することができる。
【０１０１】
なお、図８などにおいて１４をソースドライバと記載したが、単なるドライバだけでなく、電源回路、バッファ回路（シフトレジスタなどの回路を含む）、データ変換回路、ラッチ回路、コマンドデコーダ、シフト回路、アドレス変換回路、画像メモリなどを内蔵させてもよい。なお、図８などで説明する構成にあっても、図９などで説明する３辺フリー構成あるいは構成、駆動方式などを適用できることはいうまでもない。
【０１０２】
表示パネルを携帯電話などの情報表示装置に使用する場合、図９に示すように、ソースドライバＩＣ（回路）１４、ゲートドライバＩＣ（回路）１２は、表示パネルの一辺に実装（形成）することが好ましい（なお、このように一辺にドライバＩＣ（回路）を実装（形成）する形態を３辺フリー構成（構造）と呼ぶ。従来は、表示領域のＸ辺にゲートドライバＩＣ１２が実装され、Ｙ辺にソースドライバＩＣ１４が実装されていた）。画面５０の中心線が表示装置の中心になるように設計し易く、また、ドライバＩＣの実装も容易となるからである。なお、ゲートドライバ回路を高温ポリシリコンあるいは低温ポリシリコン技術などで３辺フリーの構成で作製してもよい（つまり、図９のソースドライバ回路１４とゲートドライバ回路１２のうち、少なくとも一方をポリシリコン技術で基板７１に直接形成する）。
【０１０３】
なお、３辺フリー構成とは、基板７１に直接ＩＣを積載あるいは形成した構成だけでなく、ソースドライバＩＣ（回路）１４、ゲートドライバＩＣ（回路）１２などを取り付けたフィルム（ＴＣＰ、ＴＡＢ技術など）を基板７１の一辺（もしくはほぼ一辺）にはりつけた構成も含む。つまり、２辺にＩＣが実装あるいは取り付けられていない構成、配置あるいはそれに類似するすべてを意味する。
【０１０４】
図９のようにゲートドライバ回路１２をソースドライバ回路１４の横に配置すると、ゲート信号線１７は辺Ｃにそって形成する必要がある。
【０１０５】
なお、図９などにおいて太い実線で図示した箇所はゲート信号線１７が並列して形成した箇所を示している。したがって、ｂの部分（画面下部）は走査信号線の本数分のゲート信号線１７が並列して形成され、ａの部分（画面上部）はゲート信号線１７が１本形成されている。
【０１０６】
Ｃ辺に形成するゲート信号線１７のピッチは５μｍ以上１２μｍ以下にする。５μｍ未満では隣接ゲート信号線に寄生容量の影響によりノイズが乗ってしまう。実験によれば７μ以下で寄生容量の影響が顕著に発生する。さらに５μｍ未満では表示画面にビート状などの画像ノイズが激しく発生する。特にノイズの発生は画面の左右で異なり、このビート状などの画像ノイズを低減することは困難である。また、低減１２μｍを越えると表示パネルの額縁幅Ｄが大きくなりすぎ実用的でない。
【０１０７】
前述の画像ノイズを低減するためには、ゲート信号線１７を形成した部分の下層あるいは上層に、グラントパターン（一定電圧に電圧固定あるいは全体として安定した電位に設定されている導電パターン）を配置することにより低減できる。また、別途設けたシールド板（シールド箔（一定電圧に電圧固定あるいは全体として安定した電位に設定されている導電パターン））をゲート信号線１７上に配置すればよい。
【０１０８】
図９のＣ辺のゲート信号線１７はＩＴＯ電極で形成してもよいが、低抵抗化するため、ＩＴＯと金属薄膜とを積層して形成することが好ましい。また、金属膜で形成することが好ましい。ＩＴＯと積層する場合は、ＩＴＯ上にチタン膜を形成し、その上にアルミニウムあるいはアルミニウムとモリブデンの合金薄膜を形成する。もしくはＩＴＯ上にクロム膜を形成する。金属膜の場合は、アルミニウム薄膜、クロム薄膜で形成する。以上の事項は本発明の他の実施の形態でも同様である。
【０１０９】
なお、図９などにおいて、ゲート信号線１７などは表示領域の片側に配置するとしたがこれに限定するものではなく、両方に配置してもよい。たとえば、ゲート信号線１７ａを表示領域５０の右側に配置（形成）し、ゲート信号線１７ｂを表示領域５０の左側に配置（形成）してもよい。以上の事項は他の実施の形態でも同様である。
【０１１０】
また、ソースドライバＩＣ１４とゲートドライバＩＣ１２とを１チップ化してもよい。１チップ化すれば、表示パネルへのＩＣチップの実装が１個で済む。したがって、実装コストも低減できる。また、１チップドライバＩＣ内で使用する各種電圧も同時に発生することができる。
【０１１１】
なお、ソースドライバＩＣ１４、ゲートドライバＩＣ１２はシリコンなどの半導体ウエハで作製し、表示パネルに実装するとしたがこれに限定するものではなく、低温ポリシリコン技術、高温ポリシリコン技術により表示パネル８２に直接形成してもよいことは言うまでもない。
【０１１２】
なお、画素は、Ｒ、Ｇ、Ｂの３原色としたがこれに限定するものではなく、シアン、イエロー、マゼンダの３色でもよい。また、Ｂとイエローの２色でもよい。もちろん、単色でもよい。また、Ｒ、Ｇ、Ｂ、シアン、イエロー、マゼンダの６色でもよい。Ｒ、Ｇ、Ｂ、シアン、マゼンダの５色でもよい。これらはナチュラルカラーとして色再現範囲が拡大し良好な表示を実現できる。以上のように本発明の実施の形態のＥＬ表示装置は、ＲＧＢの３原色でカラー表示を行うものに限定されるものではない。
【０１１３】
有機ＥＬ表示パネルのカラー化には主に三つの方式があり、色変換方式はこのうちの一つである。発光層として青色のみの単層を形成すればよく、フルカラー化に必要な残りの緑色と赤色は、青色光から色変換によって作り出す。したがって、ＲＧＢの各層を塗り分ける必要がない、ＲＧＢの各色の有機ＥＬ材料をそろえる必要がないという利点がある。色変換方式は、塗り分け方式のようは歩留まり低下がない。本発明のＥＬ表示パネルなどはこのいずれの方式でも適用される。
【０１１４】
また、３原色の他に、白色発光の画素を形成してもよい。白色発光の画素はＲ、Ｇ、Ｂ発光の構造を積層することのより作製（形成または構成）することにより実現できる。１組の画素は、ＲＧＢの３原色と、白色発光の画素１６Ｗからなる。白色発光の画素を形成することにより、白色のピーク輝度が表現しやすくなる。したがって、輝き感のある画像表示実現できる。
【０１１５】
ＲＧＢなどの３原色を１組の画素をする場合であっても、各色の画素電極の面積は異ならせることが好ましい。もちろん、各色の発光効率がバランスよく、色純度もバランスがよければ、同一面積でもかまわない。しかし、１つまたは複数の色のバランスが悪ければ、画素電極（発光面積）を調整することが好ましい。各色の電極面積は電流密度を基準に決定すればよい。つまり、色温度が７０００Ｋ（ケルビン）以上１２０００Ｋ以下の範囲で、ホワイトバランスを調整した時、各色の電流密度の差が±３０％以内となるようにする。さらに好ましくは±１５％以内となるようにする。たとえば、電流密度が１００Ａ／平方メーターをすれば、３原色がいずれも７０Ａ／平方メーター以上１３０Ａ／平方メーター以下となるようにする。さらに好ましくは、３原色がいずれも８５Ａ／平方メーター以上１１５Ａ／平方メーター以下となるようにする。
【０１１６】
有機ＥＬ素子１５は自己発光素子である。この発光による光がスイッチング素子としてのトランジスタに入射するとホトコンダクタ現象（ホトコン）が発生する。ホトコンとは、光励起によりトランジスタなどのスイッチング素子のオフ時でのリーク（オフリーク）が増える現象を言う。
【０１１７】
この課題に対処するため、本発明の実施の形態ではゲートドライバ１２（場合によってはソースドライバ１４）の下層、画素トランジスタ１１の下層の遮光膜を形成している。遮光膜はクロムなどの金属薄膜で形成し、その膜厚は５０ｎｍ以上１５０ｎｍ以下にする。膜厚が薄いと遮光効果が乏しく、厚いと凹凸が発生して上層のトランジスタ１１Ａ１のパターニングが困難になる。
【０１１８】
ドライバ回路１２などは裏面だけでなく、表面からの光の進入も抑制するべきである。ホトコンの影響により誤動作するからである。したがって、本発明の実施の形態では、カソード電極が金属膜の場合は、ドライバ１２などの表面にもカソード電極を形成し、この電極を遮光膜として用いている。
【０１１９】
しかし、ドライバ１２の上にカソード電極を形成すると、このカソード電極からの電界によるドライバの誤動作あるいはカソード電極とドライバ回路の電気的接触が発生する可能性がある。この課題に対処するため、本発明の実施の形態ではドライバ回路１２などの上に少なくとも１層、好ましくは複数層の有機ＥＬ膜を画素電極上の有機ＥＬ膜形成と同時に形成する。
【０１２０】
画素の１つ以上のトランジスタ１１の端子間あるいはトランジスタ１１と信号線とが短絡すると、ＥＬ素子１５が常時、点灯する輝点となる場合がある。この輝点は視覚的にめだつので黒点化（非点灯）する必要がある。輝点に対しては、該当画素１６を検出し、コンデンサ１９にレーザー光を照射してコンデンサの端子間を短絡させる。したがって、コンデンサ１９には電荷を保持できなくなるので、トランジスタ１１ａは電流を流さなくすることができる。レーザー光を照射する位置にあたるカソード膜を除去しておくことが望ましい。レーザー照射により、コンデンサ１９の端子電極とカソード膜とがショートすることを防止するためである。
【０１２１】
画素１６のトランジスタ１１の欠陥は、ドライバＩＣ１４などにも影響を与える。例えば、図４５では駆動用トランジスタ１１ａにソース−ドレイン（ＳＤ）ショート４５２が発生していると、パネルのＶｄｄ電圧がソースドライバＩＣ１４に印加される。したがって、ソースドライバＩＣ１４の電源電圧は、パネルの電源電圧Ｖｄｄと同一かもしくは高くしておくことが好ましい。なお、ソースドライバＩＣで使用する基準電流は電子ボリウム４５１で調整できるように構成しておくことが好ましい。
【０１２２】
トランジスタ１１ａにＳＤショート４５２が発生していると、ＥＬ素子１５に過大な電流が流れる。つまり、ＥＬ素子１５が常時点灯状態（輝点）となる。輝点は欠陥として目立ちやすい。たとえば、図４５において、トランジスタ１１ａのソース−ドレイン（ＳＤ）ショートが発生していると、トランジスタ１１ａのゲート（Ｇ）端子電位の大小に関わらず、Ｖｄｄ電圧からＥＬ素子１５に電流が常時流れる（トランジスタ１１ｄがオンの時）。したがって、輝点となる。
【０１２３】
一方、トランジスタ１１ａにＳＤショートが発生していると、トランジスタ１１ｃがオン状態の時、Ｖｄｄ電圧がソース信号線１８に印加されソースドライバ１４にＶｄｄ電圧が印加される。もし、ソースドライバ１４の電源電圧がＶｄｄ以下であれば、耐圧を越えて、ソースドライバ１４が破壊される恐れがある。そのため、ソースドライバ１４の電源電圧はＶｄｄ電圧（パネルの高い方の電圧）以上にすることが好ましい。
【０１２４】
トランジスタ１１ａのＳＤショートなどは、点欠陥にとどまらず、パネルのソースドライバ回路を破壊につながる恐れがあり、また、輝点は目立つためパネルとしては不良となる。したがって、トランジスタ１１ａとＥＬ素子１５間を接続する配線を切断し、輝点を黒点欠陥にする必要がある。この切断には、レーザー光などの光学手段を用いて切断することがよい。
【０１２５】
以下、本発明の実施の形態の駆動方法について説明をする。図１に示すように、ゲート信号線１７ａは行選択期間に導通状態（ここでは図１のトランジスタ１１がｐチャネルトランジスタであるためローレベルで導通となる）となり、ゲート信号線１７ｂは非選択期間時に導通状態とする。
【０１２６】
ソース信号線１８には寄生容量（図示せず）が存在する。寄生容量は、ソース信号線１８とゲート信号線１７とのクロス部の容量、トランジスタ１１ｂ、１１ｃのチャンネル容量などにより発生する。
【０１２７】
ソース信号線１８の電流値変化に要する時間ｔは浮遊容量の大きさをＣ、ソース信号線の電圧をＶ、ソース信号線に流れる電流をＩとするとｔ＝Ｃ・Ｖ／Ｉであるため電流値を１０倍大きくできることは電流値変化に要する時間が１０分の１近くまで短くできる。または、ソース信号線１８の寄生容量が１０倍になっても所定の電流値に変化できるということを示す。従って、短い水平走査期間内に所定の電流値を書きこむためには電流値を増加させることが有効である。
【０１２８】
入力電流を１０倍にすると出力電流も１０倍となり、ＥＬの輝度が１０倍となるため所定の輝度を得るために、図１のトランジスタ１７ｄの導通期間を従来の１０分の１とし、発光期間を１０分の１とすることで、所定輝度を表示するようにした。なお、１０倍を例示して説明しているのは理解を容易にするためである。１０倍に限定するものでないことは言うまでもない。
【０１２９】
つまり、ソース信号線１８の寄生容量の充放電を十分に行い、所定の電流値を画素１６のトランジスタ１１ａにプログラムを行うためには、ソースドライバ１４から比較的大きな電流を出力する必要がある。しかし、このように大きな電流をソース信号線１８に流すとこの電流値が画素にプログラムされてしまい、所定の電流に対し大きな電流がＥＬ素子１５に流れる。たとえば、１０倍の電流でプログラムすれば、当然、１０倍の電流がＥＬ素子１５に流れ、ＥＬ素子１５は１０倍の輝度で発光する。所定の発光輝度にするためには、ＥＬ素子１５に流れる時間を１／１０にすればよい。このように駆動することにより、ソース信号線１８の寄生容量を十分に充放電できるし、所定の発光輝度を得ることができる。
【０１３０】
なお、１０倍の電流値を画素のトランジスタ１１ａ（正確にはコンデンサ１９の端子電圧を設定している）に書き込み、ＥＬ素子１５のオン時間を１／１０にするとしたがこれは一例である。場合によっては、１０倍の電流値を画素のトランジスタ１１ａに書き込み、ＥＬ素子１５のオン時間を１／５にしてもよい。逆に１０倍の電流値を画素のトランジスタ１１ａに書き込み、ＥＬ素子１５のオン時間を１／２倍にする場合もあるであろう。
【０１３１】
本発明の実施の形態は、画素への書き込み電流を所定値以外の値にし、ＥＬ素子１５に流れる電流を間欠状態にして駆動することに特徴がある。本明細書では説明を容易にするため、Ｎ倍の電流値を画素のトランジスタ１１に書き込み、ＥＬ素子１５のオン時間を１／Ｎ倍にするとして説明する。しかし、これに限定するものではなく、Ｎ１倍の電流値を画素のトランジスタ１１に書き込み、ＥＬ素子１５のオン時間を１／（Ｎ２）倍（Ｎ１とＮ２とは異なる）でもよいことは言うまでもない。
【０１３２】
白ラスター表示において、表示画面５０の１フィールド（フレーム）期間の平均輝度をＢ０と仮定する。この時、各画素１６の輝度Ｂ１が平均輝度Ｂ０よりも高くなるように電流（電圧）プログラムを行う駆動方法である。かつ、少なくとも１フィールド（フレーム）期間において、非表示領域５３が発生するようにする駆動方法である。したがって、本発明の実施の形態の駆動方法では、１フィールド（フレーム）期間の平均輝度はＢ１よりも低くなる。
【０１３３】
なお、間欠する間隔（非表示領域５２／表示領域５３）は等間隔に限定するものではない。たとえば、ランダムでもよい（全体として、表示期間もしくは非表示期間が所定値（一定割合）となればよい）。また、ＲＧＢで異なっていてもよい。つまり、白（ホワイト）バランスが最適になるように、Ｒ、Ｇ、Ｂ表示期間もしくは非表示期間が所定値（一定割合）となるように調整（設定）すればよい本発明の実施の形態の駆動方法の説明を容易にするため、１／Ｎとは、１Ｆ（１フィールドまたは１フレーム）を基準にしてこの１Ｆを１／Ｎにするとして説明する。しかし、１画素行が選択され、電流値がプログラムされる時間（通常、１水平走査期間（１Ｈ））があるし、また、走査状態によっては誤差も生じることは言うまでもない。
【０１３４】
たとえば、Ｎ＝１０倍の電流で画素１６に電流プログラムし、１／５の期間の間、ＥＬ素子１５を点灯させてもよい。ＥＬ素子１５は、１０／５＝２倍の輝度で点灯する。Ｎ＝２倍の電流で画素１６に電流プログラムし、１／４の期間の間、ＥＬ素子１５を点灯させてもよい。ＥＬ素子１５は、２／４＝０．５倍の輝度で点灯する。つまり、本発明の実施の形態は、Ｎ＝１倍でない電流でプログラムし、かつ、常時点灯（１／１、つまり、間欠表示でない）状態以外の表示を実施するものである。また、ＥＬ素子１５に供給する電流を１フレーム（あるいは１フィールド）の期間において、少なくとも１回、オフする駆動方式である。また、所定値よりも大きな電流で画素１６にプログラムし、少なくとも、間欠表示を実施する駆動方式である。
【０１３５】
有機（無機）ＥＬ表示装置は、ＣＲＴのように電子銃で線表示の集合として画像を表示するディスプレイとは表示方法が基本的に異なる点にも課題がある。つまり、ＥＬ表示装置では、１Ｆ（１フィールドあるいは１フレーム）の期間の間は、画素に書き込んだ電流（電圧）を保持する。そのため、動画表示を行うと表示画像の輪郭ぼけが発生するという課題が発生する。
【０１３６】
本発明の実施の形態では、１Ｆ／Ｎの期間の間だけ、ＥＬ素子１５に電流を流し、他の期間（１Ｆ（Ｎ−１）／Ｎ）は電流を流さない。この駆動方式を実施し画面の一点を観測した場合を考える。この表示状態では１Ｆごとに画像データ表示、黒表示（非点灯）が繰り返し表示される。つまり、画像データ表示状態が時間的に間欠表示状態となる。動画データ表示を、間欠表示状態でみると画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、ＣＲＴに近い動画表示を実現することができる。
【０１３７】
本発明の実施の形態の駆動方法では、間欠表示を実現する。しかし、間欠表示は、トランジスタ１１ｄを１Ｈ周期でオンオフ制御するだけでよい。したがって、回路のメインクロックは従来と変わらないため、回路の消費電力が増加することもない。液晶表示パネルでは、間欠表示を実現するために画像メモリが必要である。本発明の実施の形態は、画像データは各画素１６に保持されている。したがって、間欠表示を実施するための画像メモリは不要である。
【０１３８】
本発明の実施の形態はスイッチングのトランジスタ１１ｄ、あるいはトランジスタ１１ｅなどをオンオフさせるだけでＥＬ素子１５に流す電流を制御する。つまり、ＥＬ素子１５に流れる電流Ｉｗをオフしても、画像データはそのままコンデンサ１９の保持されている。したがって、次のタイミングでスイッチング素子１１ｄなどをオンさせ、ＥＬ素子１５に電流を流せば、その流れる電流は前に流れていた電流値と同一である。本発明の実施の形態では黒挿入（黒表示などの間欠表示）を実現する際においても、回路のメインクロックをあげる必要がない。また、時間軸伸張を実施する必要もないための画像メモリも不要である。また、有機ＥＬ素子１５は電流を印加してから発光するまでの時間が短く、高速に応答する。そのため、動画表示に適し、さらに間欠表示を実施することのより従来のデータ保持型の表示パネル（液晶表示パネル、ＥＬ表示パネルなど）の問題である動画表示の問題を解決できる。
【０１３９】
さらに、大型の表示装置でソース信号線１８の配線長が長くなり、ソース信号線１８の寄生容量が大きくなる場合は、Ｎ値を大きくすることのより対応できる。ソース信号線１８に印加するプログラム電流値をＮ倍にした場合、ゲート信号線１７ｂ（トランジスタ１１ｄ）の導通期間を１Ｆ／Ｎとすればよい。これによりテレビ、モニターなどの大型表示装置などにも適用が可能である。
【０１４０】
以下、図面を参照しながら、本発明の実施の形態の駆動方法についてさらに詳しく説明をする。ソース信号線１８の寄生容量は、隣接したソース信号線１８間の結合容量、ソースドライブＩＣ（回路）１４のバッファ出力容量、ゲート信号線１７とソース信号線１８とのクロス容量などにより発生する。この寄生容量は通常１０ｐＦ以上となる。電圧駆動の場合は、ドライバＩＣ１４からは低インピーダンスで電圧がソース信号線１８に印加されるため、寄生容量が多少大きくとも駆動では問題とならない。
【０１４１】
しかし、電流駆動では特に黒レベルの画像表示では２０ｎＡ以下の微小電流で画素のコンデンサ１９をプログラムする必要がある。したがって、寄生容量が所定値以上の大きさで発生すると、１画素行にプログラムする時間（通常、１Ｈ以内、ただし、２画素行を同時に書き込む場合もあるので１Ｈ以内に限定されるものではない。）内に寄生容量を充放電することができない。１Ｈ期間で充放電できなれば、画素への書き込み不足となり、解像度がでない。
【０１４２】
図１の画素構成の場合、図３（ａ）に示すように、電流プログラム時は、プログラム電流Ｉｗがソース信号線１８に流れる。この電流Ｉｗがトランジスタ１１ａを流れ、Ｉｗを流す電流が保持されるように、コンデンサ１９に電圧設定（プログラム）される。このとき、トランジスタ１１ｄはオープン状態（オフ状態）である。
【０１４３】
次に、ＥＬ素子１５に電流を流す期間は図３（ｂ）のように、トランジスタ１１ｃ、１１ｂがオフし、トランジスタ１１ｄが動作する。つまり、ゲート信号線１７ａにオフ電圧（Ｖｇｈ）が印加され、トランジスタ１１ｂ、１１ｃがオフする。一方、ゲート信号線１７ｂにオン電圧（Ｖｇｌ）が印加され、トランジスタ１１ｄがオンする。
【０１４４】
今、電流Ｉ１が本来流す電流（所定値）のＮ倍であるとすると、図３（ｂ）のＥＬ素子１５に流れる電流もＩｗとなる。したがって、所定値の１０倍の輝度でＥＬ素子１５は発光する。つまり、図１２に図示するように、倍率Ｎを高くするほど、画素１６の表示輝度Ｂも高くなる。したがって、倍率と画素１６の輝度とは比例関係となる。
【０１４５】
そこで、トランジスタ１１ｄを本来オンする時間（約１Ｆ）の１／Ｎの期間だけオンさせ、他の期間（Ｎ−１）／Ｎ期間はオフさせれば、１Ｆ全体の平均輝度は所定の輝度となる。この表示状態は、ＣＲＴが電子銃で画面を走査しているのと近似する。異なる点は、画像を表示している範囲が画面全体の１／Ｎ（全画面を１とする）が点灯している点である（ＣＲＴでは、点灯している範囲は１画素行（厳密には１画素である）。
【０１４６】
本発明の実施の形態では、この１Ｆ／Ｎの画像表示領域５３が図１３（ｂ）に示すように画面５０の上から下に移動する。本発明の実施の形態では、１Ｆ／Ｎの期間の間だけ、ＥＬ素子１５に電流が流れ、他の期間（１Ｆ・（Ｎ−１）／Ｎ）は電流が流れない。したがって、各画素１６は間欠表示となる。しかし、人間の目には残像により画像が保持された状態となるので、全画面が均一に表示されているように見える。
【０１４７】
なお、図１３に図示するように、書き込み画素行５１ａは非点灯表示５２ａとする。しかし、これは、図１、図２などの画素構成の場合である。図３８などで図示するカレントミラーの画素構成では、書き込み画素行５１ａは点灯状態としてもよい。しかし、本明細書では、説明を容易にするため、主として、図１の画素構成を例示して説明をする。また、図１３、図１６などの所定駆動電流Ｉｗよりも大きい電流でプログラムし、間欠駆動する駆動方法をＮ倍パルス駆動と呼ぶ。
【０１４８】
この表示状態では１Ｆごとに画像データ表示、黒表示（非点灯）が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示（間欠表示）状態となる。液晶表示パネル（本発明の実施の形態以外のＥＬ表示パネル）では、１Ｆの期間、画素にデータが保持されているため、動画表示の場合は画像データが変化してもその変化に追従することができず、動画ボケとなっていた（画像の輪郭ボケ）。しかし、本発明の実施の形態では画像を間欠表示するため、画像の輪郭ぼけがなくなり良好な表示状態を実現できる。つまり、ＣＲＴに近い動画表示を実現することができる。
【０１４９】
なお、図１３に図示するように、駆動するためには、画素１６の電流プログラム期間（図１の画素構成においては、ゲート信号線１７ａのオン電圧Ｖｇｌが印加されている期間）と、ＥＬ素子１５をオフまたはオン制御している期間（図１の画素構成においては、ゲート信号線１７ｂのオン電圧Ｖｇｌまたはオフ電圧Ｖｇｈが印加されている期間）とを独立に制御できる必要がある。したがって、ゲート信号線１７ａとゲート信号線１７ｂは分離されている必要がある。
【０１５０】
たとえば、ゲートドライバ回路１２から画素１６に配線されたゲート信号線１７が１本である場合、ゲート信号線１７に印加されたロジック（ＶｇｈまたはＶｇｌ）をトランジスタ１１ｂに印加し、ゲート信号線１７に印加されたロジックをインバータで変換して（ＶｇｌまたはＶｇｈ）して、トランジスタ１１ｄに印加するという構成では、本発明の実施の形態の駆動方法は実施できない。したがって、本発明の実施の形態では、ゲート信号線１７ａを操作するゲートドライバ回路１２ａと、ゲート信号線１７ｂを操作するゲートドライバ回路１２ｂが必要となる。
【０１５１】
また、本発明の実施の形態の駆動方法は、図１の画素構成においても、電流プログラム期間（１Ｈ）以外の期間においても、非点灯表示にする駆動方法である。
【０１５２】
図１３の駆動方法のタイミングチャートを図１４に図示する。なお、本発明の実施の形態などにおいて、特に断りがない時の画素構成は図１であるとする。図１４でわかるように、各選択された画素行（選択期間は、１Ｈとしている）において、ゲート信号線１７ａにオン電圧（Ｖｇｌ）が印加されている時（図１４（ａ）を参照）には、ゲート信号線１７ｂにはオフ電圧（Ｖｇｈ）が印加されている（図１４（ｂ）を参照）。また、この期間は、ＥＬ素子１５には電流が流れていない（非点灯状態）。選択されていない画素行において、ゲート信号線１７ａにオフ電圧（Ｖｇｈ）が印加され、ゲート信号線１７ｂにはオン電圧（Ｖｇｌ）が印加されている。また、この期間は、ＥＬ素子１５に電流が流れている（点灯状態）。また、点灯状態では、ＥＬ素子１５は所定のＮ倍の輝度（Ｎ・Ｂ）で点灯し、その点灯期間は１Ｆ／Ｎである。したがって、１Ｆを平均した表示パネルの表示輝度は、（Ｎ・Ｂ）×（１／Ｎ）＝Ｂ（所定輝度）となる。
【０１５３】
図１５は、図１４の動作を各画素行に適用した実施の形態である。ゲート信号線１７に印加する電圧波形を示している。電圧波形はオフ電圧をＶｇｈ（Ｈレベル）とし、オン電圧をＶｇｌ（Ｌレベル）としている。（１）（２）などの添え字は選択している画素行番号を示している。
【０１５４】
図１５において、ゲート信号線１７ａ（１）が選択され（Ｖｇｌ電圧）、選択された画素行のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このプログラム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０として説明する。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。）である。したがって、コンデンサ１９には１０倍に電流がトランジスタ１１ａに流れるようにプログラムされる。画素行（１）が選択されている時は、図１の画素構成ではゲート信号線１７ｂ（１）はオフ電圧（Ｖｇｈ）が印加され、ＥＬ素子１５には電流が流れない。
【０１５５】
１Ｈ後には、ゲート信号線１７ａ（２）が選択され（Ｖｇｌ電圧）、選択された画素行のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このプログラム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０として説明する）である。したがって、コンデンサ１９には１０倍に電流がトランジスタ１１ａに流れるようにプログラムされる。画素行（２）が選択されている時は、図１の画素構成ではゲート信号線１７ｂ（２）はオフ電圧（Ｖｇｈ）が印加され、ＥＬ素子１５には電流が流れない。しかし、先の画素行（１）のゲート信号線１７ａ（１）にはオフ電圧（Ｖｇｈ）が印加され、ゲート信号線１７ｂ（１）にはオン電圧（Ｖｇｌ）が印加されるため、点灯状態となっている。
【０１５６】
次の１Ｈ後には、ゲート信号線１７ａ（３）が選択され、ゲート信号線１７ｂ（３）はオフ電圧（Ｖｇｈ）が印加され、画素行（３）のＥＬ素子１５には電流が流れない。しかし、先の画素行（１）（２）のゲート信号線１７ａ（１）（２）にはオフ電圧（Ｖｇｈ）が印加され、ゲート信号線１７ｂ（１）（２）にはオン電圧（Ｖｇｌ）が印加されるため、点灯状態となっている。
【０１５７】
以上の動作を１Ｈの同期信号に同期して画像を表示していく。しかし、図１５の駆動方式では、ＥＬ素子１５には１０倍の電流が流れる。したがって、表示画面５０は約１０倍の輝度で表示される。もちろん、この状態で所定の輝度表示を行うためには、プログラム電流を１／１０にしておけばよいことは言うまでもない。しかし、１／１０の電流であれば寄生容量などにより書き込み不足が発生するため、高い電流でプログラムし、黒画面５２の挿入により所定の輝度を得るのは本発明の実施の形態の基本的な主旨である。
【０１５８】
なお、本発明の実施の形態の駆動方法において、所定電流よりも高い電流がＥＬ素子１５に流れるようにし、ソース信号線１８の寄生容量を十分に充放電するという概念である。つまり、ＥＬ素子１５にＮ倍の電流を流さなくともよい。たとえば、ＥＬ素子１５に並列に電流経路を形成し（ダミーのＥＬ素子を形成し、このＥＬ素子は遮光膜を形成して発光させないなど）、ダミーＥＬ素子とＥＬ素子１５に分流して電流を流しても良い。たとえば、信号電流が０．２μＡのとき、プログラム電流を２．２μＡとして、トランジスタ１１ａには２．２μＡを流す。この電流のうち、信号電流０．２μＡをＥＬ素子１５に流して、２μＡをダミーのＥＬ素子に流すなどの方式が例示される。つまり、図２７のダミー画素行２７１を常時選択状態にする。なお、ダミー画素行は発光させないか、もしくは、遮光膜などを形成し、発光していても視覚的に見えないように構成する。
【０１５９】
以上のように構成することにより、ソース信号線１８に流す電流をＮ倍に増加させることにより、駆動用トランジスタ１１ａにＮ倍の電流が流れるようにプログラムすることができ、かつ、電流ＥＬ素子１５には、Ｎ倍よりは十分小さい電流をながることができることになる。以上の方法では、図５に図示するように、非点灯領域５２を設けることなく、全表示領域５０を画像表示領域５３とすることができる。
【０１６０】
図１３（ａ）は表示画像５０への書き込み状態を図示している。図１３（ａ）において、５１ａは書き込み画素行である。ソースドライバＩＣ１４から各ソース信号線１８にプログラム電流が供給される。なお、図１３などでは１Ｈ期間に書き込む画素行は１行である。しかし、何ら１Ｈに限定するものではなく、０．５Ｈ期間でも、２Ｈ期間でもよい。また、ソース信号線１８にプログラム電流を書き込むとしたが、本発明は電流プログラム方式に限定するものではなく、ソース信号線１８に書き込まれるのは電圧である電圧プログラム方式（図４６など）でもよい。
【０１６１】
図１３（ａ）において、ゲート信号線１７ａが選択されるとソース信号線１８に流れる電流がトランジスタ１１ａにプログラムされる。この時、ゲート信号線１７ｂはオフ電圧が印加されＥＬ素子１５には電流が流れない。これは、ＥＬ素子１５側にトランジスタ１１ｄがオン状態であると、ソース信号線１８からＥＬ素子１５の容量成分が見え、この容量に影響されてコンデンサ１９に十分に正確な電流プログラムができなくなるためである。したがって、図１の構成を例にすれば、図１３（ｂ）で示すように電流を書き込まれている画素行は非点灯領域５２となる。
【０１６２】
今、Ｎ（ここでは、先に述べたようにＮ＝１０とする）倍の電流でプログラムしたとすれば、画面の輝度は１０倍になる。したがって、表示領域５０の９０％の範囲を非点灯領域５２とすればよい。したがって、画像表示領域の水平走査線がＱＣＩＦの２２０本（Ｓ＝２２０）とすれば、２２本と表示領域５３とし、２２０−２２＝１９８本を非表示領域５２とすればよい。一般的に述べれば、水平走査線（画素行数）をＳとすれば、Ｓ／Ｎの領域を表示領域５３とし、この表示領域５３をＮ倍の輝度で発光させる。そして、この表示領域５３を画面の上下方向に走査する。したがって、Ｓ（Ｎ−１）／Ｎの領域は非点灯領域５２とする。この非点灯領域は黒表示（非発光）である。また、この非発光部５２はトランジスタ１１ｄをオフさせることにより実現する。なお、Ｎ倍の輝度で点灯させるとしたが、当然のことながら明るさ調整、ガンマ調整によりＮ倍の値と調整することは言うまでもない。
【０１６３】
また、先の実施の形態で、１０倍の電流でプログラムしたとすれば、画面の輝度は１０倍になり、表示領域５０の９０％の範囲を非点灯領域５２とすればよいとした。しかし、これは、ＲＧＢの画素を共通に非点灯領域５２とすることに限定するものではない。例えば、Ｒの画素は、１／８を非点灯領域５２とし、Ｇの画素は、１／６を非点灯領域５２とし、Ｂの画素は、１／１０を非点灯領域５２と、それぞれの色により変化させてもよい。また、ＲＧＢの色で個別に非点灯領域５２（あるいは点灯領域５３）を調整できるようにしてもよい。これらを実現するためには、Ｒ、Ｇ、Ｂで個別のゲート信号線１７ｂが必要になる。しかし、以上のＲＧＢの個別調整を可能にすることにより、ホワイトバランスを調整することが可能になり、各階調において色のバランス調整が容易になる（図４１を参照のこと）。
【０１６４】
図１３（ｂ）に図示するように、書き込み画素行５１ａを含む画素行が非点灯領域５２とし、書き込み画素行５１ａよりも上画面のＳ／Ｎ（時間的には１Ｆ／Ｎ）の範囲を表示領域５３とする（書き込み走査が画面の上から下方向の場合、画面を下から上に走査する場合は、その逆となる）。画像表示状態は、表示領域５３が帯状になって、画面の上から下に移動する。
【０１６５】
図１３の表示では、１つの表示領域５３が画面の上から下方向に移動する。フレームレートが低いと、表示領域５３が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。
【０１６６】
この課題に対しては、図１６に図示するように、表示領域５３を複数に分割するとよい。この分割された総和がＳ（Ｎ−１）／Ｎの面積となれば、図１３の明るさと同等になる。なお、分割された表示領域５３は等しく（等分に）する必要はない。また、分割された非表示領域５２も等しくする必要はない。
【０１６７】
以上のように、表示領域５３を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割するほど動画表示性能は低下する。
【０１６８】
図１７はゲート信号線１７の電圧波形およびＥＬの発光輝度を図示している。図１７で明らかなように、ゲート信号線１７ｂをＶｇｌにする期間（１Ｆ／Ｎ）を複数に分割（分割数Ｋ）している。つまり、Ｖｇｌにする期間は１Ｆ／（Ｋ・Ｎ）の期間をＫ回実施する。このように制御すれば、フリッカの発生を抑制でき、低フレームレートの画像表示を実現できる。また、この画像の分割数も可変できるように構成することが好ましい。たとえば、ユーザーが明るさ調整スイッチを押すことにより、あるいは明るさ調整ボリウムを回すことにより、この変化を検出してＫの値を変更してもよい。また、ユーザーが輝度を調整するように構成してもよい。表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。
【０１６９】
なお、図１７などにおいて、ゲート信号線１７ｂをＶｇｌにする期間（１Ｆ／Ｎ）を複数に分割（分割数Ｋ）し、Ｖｇｌにする期間は１Ｆ／（Ｋ・Ｎ）の期間をＫ回実施するとしたがこれ限定するものではない。１Ｆ／（Ｋ・Ｎ）の期間をＬ（Ｌ≠Ｋ）回実施してもよい。つまり、本発明の実施の形態は、ＥＬ素子１５に流す期間（時間）を制御することにより画像５０を表示するものである。したがって、１Ｆ／（Ｋ・Ｎ）の期間をＬ（Ｌ≠Ｋ）回実施することは本発明の技術的思想に含まれる。また、Ｌの値を変化させることにより、画像５０の輝度をデジタル的に変更することができる。たとえば、Ｌ＝２とＬ＝３では５０％の輝度（コントラスト）変化となる。また、画像の表示領域５３を分割する時、ゲート信号線１７ｂをＶｇｌにする期間は同一期間に限定するものではない。
【０１７０】
以上の実施の形態は、ＥＬ素子１５に流れる電流を遮断し、また、ＥＬ素子に流れる電流を接続することにより、表示画面５０をオンオフ（点灯、非点灯）するものであった。つまり、コンデンサ１９に保持された電荷によりトランジスタ１１ａに複数回、略同一電流を流すものである。本発明はこれに限定するものではない。たとえば、コンデンサ１９に保持された電荷を充放電させることにより、表示画面５０をオンオフ（点灯、非点灯）する方式でもよい。
【０１７１】
図１８は図１６の画像表示状態を実現するための、ゲート信号線１７に印加する電圧波形である。図１８と図１５の差異は、ゲート信号線１７ｂの動作である。ゲート信号線１７ｂは画面を分割する個数に対応して、その個数分だけオンオフ（ＶｇｌとＶｇｈ）動作する。他の点は図１５と同一であるので説明を省略する。
【０１７２】
ＥＬ表示装置では黒表示は完全に非点灯であるから、液晶表示パネルを間欠表示した場合のように、コントラスト低下もない。また、図１、図２、図３２、図４３、図１１７の構成においては、トランジスタ１１ｄをオンオフ操作するだけで間欠表示を実現できる。また、図３８、図５１、図１１５の構成においては、トランジスタ素子１１ｅをオンオフ操作するだけで、間欠表示を実現することができる。また、図１１３においては切り替え回路１１３１を制御することにより間欠表示を実現できる。また、図１１４においては、トランジスタ１１ｇをオンオフ制御することにより間欠表示を実現できる。これは、コンデンサ１９に画像データがメモリ（アナログ値であるから階調数は無限大）されているからである。つまり、各画素１６に、画像データは１Ｆの期間中は保持されている。この保持されている画像データに相当する電流をＥＬ素子１５に流すか否かをトランジスタ１１ｄ、１１ｅの制御により実現しているのである。
【０１７３】
したがって、以上の駆動方法は、電流駆動方式に限定されるものではなく、電圧駆動方式にも適用できるものである。つまり、ＥＬ素子１５に流す電流が各画素内で保存している構成において、駆動用トランジスタ１１をＥＬ素子１５間の電流経路をオンオフすることにより、間欠駆動を実現するものである。
【０１７４】
コンデンサ１９の端子電圧を維持することはフリッカ低減と低消費電力化に重要である。１フィールド（フレーム）期間でコンデンサ１９の端子電圧が変化（充放電）すると、画面輝度が変化し、フレームレートが低下した時にちらつき（フリッカなど）が発生するからである。トランジスタ１１ａが１フレーム（１フィールド）期間でＥＬ素子１５に流す電流は、少なくとも６５％以下に低下しないようにする必要がある。この６５％とは、画素１６に書き込み、ＥＬ素子１５に流す電流の最初が１００％とした時、次のフレーム（フィールド）で前記画素１６に書き込む直前のＥＬ素子１５に流す電流が６５％以上とすることである。
【０１７５】
図１の画素構成では、間欠表示を実現する場合としない場合では、１画素を構成するトランジスタ１１の個数に変化はない。つまり、画素構成はそのままで、ソース信号線１８の寄生容量の影響と除去し、良好な電流プログラムを実現している。その上、ＣＲＴに近い動画表示を実現しているのである。
【０１７６】
また、ゲートドライバ回路１２の動作クロックはソースドライバ回路１４の動作クロックに比較して十分に遅いため、回路のメインクロックが高くなるということはない。また、Ｎの値の変更も容易である。
【０１７７】
なお、画像表示方向（画像書き込み方向）は、１フィールド（１フレーム）目では画面の上から下方向とし、つぎの第２フィールド（フレーム）目では画面の下から上方向としてもよい。つまり、上から下方向と、下から上方向とを交互にくりかえす。
【０１７８】
さらに、１フィールド（１フレーム）目では画面の上から下方向とし、いったん、全画面を黒表示（非表示）とした後、つぎの第２フィールド（フレーム）目では画面の下から上方向としてもよい。また、いったん、全画面を黒表示（非表示）としてもよい。
【０１７９】
なお、以上の駆動方法の説明では、画面の書き込み方法を画面の上から下あるいは下から上としたが、これに限定するものではない。画面の書き込み方向は絶えず、画面の上から下あるいは下から上と固定し、非表示領域５２の動作方向を１フィールド目では画面の上から下方向とし、つぎの第２フィールド目では画面の下から上方向としてもよい。また、１フレームを３フィールドに分割し、第１のフィールドではＲ、第２のフィールドではＧ、第３のフィールドではＢとして、３フィールドで１フレームを形成するとしてもよい。また、１水平走査期間（１Ｈ）ごとに、Ｒ、Ｇ、Ｂを切り替えて表示してもよい（図１２５から図１３２とその説明などを参照のこと）。以上の事項は他の本発明の実施の形態でも同様である。
【０１８０】
非表示領域５２は完全に非点灯状態である必要はない。微弱な発光あるいは低輝度の画像表示があっても実用上は問題ない。つまり、画像表示領域５３よりも表示輝度が低い領域と解釈するべきである。また、非表示領域５２とは、Ｒ、Ｇ、Ｂ画像表示のうち、１色または２色のみが非表示状態という場合も含まれる。また、Ｒ、Ｇ、Ｂ画像表示のうち、１色または２色のみが低輝度の画像表示状態という場合も含まれる。
【０１８１】
基本的には表示領域５３の輝度（明るさ）が所定値に維持される場合、表示領域５３の面積が広くなるほど、画面５０の輝度は高くなる。たとえば、表示領域５３の輝度が１００（ｎｔ）の場合、表示領域５３が全画面５０に占める割合が１０％から２０％にすれば、画面の輝度は２倍となる。したがって、全画面５０に占める表示領域５３の面積を変化させることにより、画面の表示輝度を変化することができる。画面５０の表示輝度は画面５０に占める表示領域５３の割合に比例する。
【０１８２】
表示領域５３の面積はシフトレジスタ６１へのデータパルス（ＳＴ２）を制御することにより、任意に設定できる。また、データパルスの入力タイミング、周期を変化させることにより、図１６の表示状態と図１３の表示状態とを切り替えることができる。１Ｆ周期でのデータパルス数を多くすれば、画面５０は明るくなり、少なくすれば、画面５０は暗くなる。また、連続してデータパルスを印加すれば図１３の表示状態となり、間欠にデータパルスを入力すれば図１６の表示状態となる。
【０１８３】
図１９（ａ）は図１３のように表示領域５３が連続している場合の明るさ調整方式である。図１９（ａ１）の画面５０の表示輝度が最も明るい。図１９（ａ２）の画面５０の表示輝度が次に明るく、図１９（ａ３）の画面５０の表示輝度が最も暗い。図１９（ａ）は最も動画表示に適する。
【０１８４】
図１９（ａ１）から図１９（ａ３）への変化（あるいはその逆）は、先にも記載したようにゲートドライバ回路１２のシフトレジスタ回路６１などの制御により、容易に実現できる。この際、図１のＶｄｄ電圧は変化させる必要がない。つまり、電源電圧を変化させずに表示画面５０の輝度変化を実施できる。また、図１９（ａ１）から図１９（ａ３）への変化の際、画面のガンマ特性は全く変化しない。したがって、画面５０の輝度によらず、表示画像のコントラスト、階調特性が維持される。これは本発明の効果のある特徴である。
【０１８５】
従来の画面の輝度調整では、画面５０の輝度が低い時は、階調性能が低下する。つまり、高輝度表示の時は６４階調表示を実現できても、低輝度表示の時は、半分以下の階調数しか表示できない場合がほとんどである。これに比較して、本発明の実施の形態の駆動方法では、画面の表示輝度に依存せず、最高の６４階調表示を実現できる。
【０１８６】
図１９（ｂ）は図１６のように表示領域５３が分散している場合の明るさ調整方式である。図１９（ｂ１）の画面５０の表示輝度が最も明るい。図１９（ｂ２）の画面５０の表示輝度が次に明るく、図１９（ｂ３）の画面５０の表示輝度が最も暗い。図１９（ｂ１）から図１９（ｂ３）への変化（あるいはその逆）は、先にも記載したようにゲートドライバ回路１２のシフトレジスタ回路６１などの制御により、容易に実現できる。図１９（ｂ）のように表示領域５３を分散させれば、低フレームレートでもフリッカが発生しない。
【０１８７】
さらに低フレームレートでも、フリッカが発生しないようにするには、図１９（ｃ）のように表示領域５３を細かく分散させればよい。しかし、動画の表示性能は低下する。したがって、動画を表示するには、図１９（ａ）の駆動方法が適している。静止画を表示し、低消費電力化を要望する時は、図１９（ｃ）の駆動方法が適している。図１９（ａ）から図１９（ｃ）の駆動方法の切り替えも、シフトレジスタ６１の制御により容易に実現できる。
【０１８８】
以上の実施の形態は、主として、Ｎ＝２倍、４倍などにする実施の形態であった。しかし、本発明の実施の形態は整数倍に限定されるものではないことは言うまでもない。また、Ｎ＝２以上に限定されるものでもない。たとえば、ある時刻で表示領域５０の半分以下の領域を非点灯領域５２とすることもある。所定値の５／４倍の電流Ｉｗで電流プログラムし、１Ｆの４／５期間点灯させれば、所定の輝度を実現できる。
【０１８９】
本発明はこれに限定されるものではない。一例として、１０／４倍の電流Ｉｗで電流プログラミングし、１Ｆの４／５期間の間点灯させるという方法もある。この場合は、所定輝度の２倍で点灯する。また、５／４倍の電流Ｉｗで電流プログラミングし、１Ｆの２／５期間の間点灯させるという方法もある。この場合は、所定輝度の１／２倍で点灯する。また、５／４倍の電流Ｉｗで電流プログラミングし、１Ｆの１／１期間の間点灯させるという方法もある。この場合は、所定輝度の５／４倍で点灯する。
【０１９０】
つまり、本発明の実施の形態は、プログラム電流の大きさと、１Ｆの点灯期間を制御することにより、表示画面の輝度を制御する方式である。かつ、１Ｆ期間よりも短い期間点灯させることにより、黒画面５２を挿入でき、動画表示性能を向上できる。１Ｆの期間、常時点灯させることにより明るい画面を表示できる。
【０１９１】
画素に書き込む電流（ソースドライバ回路１４から出力するプログラム電流）は、画素サイズがＡ平方ｍｍとし、白ラスター表示所定輝度をＢ（ｎｔ）とした時、プログラム電流Ｉ（μＡ）は、
（Ａ×Ｂ）／２０ ＜＝ Ｉ ＜＝ （Ａ×Ｂ）
の範囲とすることが好ましい。発光効率が良好となり、かつ、電流書込み不足が解消する。
【０１９２】
さらに、好ましくは、プログラム電流Ｉ（μＡ）は、
（Ａ×Ｂ）／１０ ＜＝ Ｉ ＜＝ （Ａ×Ｂ）
の範囲とすることが好ましい。
【０１９３】
図２０はソース信号線１８に流れる電流を増大させる他の実施の形態の説明図である。基本的に複数の画素行を同時に選択し、複数の画素行をあわせた電流でソース信号線１８の寄生容量などを充放電し電流書き込み不足を大幅に改善する方式である。ただし、複数の画素行を同時に選択するため、１画素あたりの駆動する電流を減少させることができる。したがって、ＥＬ素子１５に流れる電流を減少させることができる。ここで、説明を容易にするため、一例として、Ｎ＝１０として説明する（ソース信号線１８に流す電流を１０倍にする）。
【０１９４】
図２０で説明する本発明の実施の形態は、画素行は同時にＭ画素行を選択する。ソースドライバＩＣ１４からは所定電流のＮ倍電流をソース信号線１８に印加する。各画素にはＥＬ素子１５に流す電流のＮ／Ｍ倍の電流がプログラムされる。一例として、ＥＬ素子１５を所定発光輝度とするために、ＥＬ素子１５に流れる時間を１フレーム（１フィールド）のＭ／Ｎ時間にする（ただし、Ｍ／Ｎに限定するものでなない。Ｍ／Ｎとするのは理解を容易にするためである。先にも説明したように、表示する画面５０輝度により自由に設定できることはいうまでもない。）。このように駆動することにより、ソース信号線１８の寄生容量を十分に充放電でき、良好な解像度を所定の発光輝度を得ることができる。
【０１９５】
１フレーム（１フィールド）のＭ／Ｎの期間の間だけ、ＥＬ素子１５に電流を流し、他の期間（１Ｆ（Ｎ−１）Ｍ／Ｎ）は電流を流さないように表示する。この表示状態では１Ｆごとに画像データ表示、黒表示（非点灯）が繰り返し表示される。つまり、画像データ表示状態が時間的に飛び飛び表示（間欠表示）状態となる。したがって、画像の輪郭ぼけがなくなり良好な動画表示を実現できる。また、ソース信号線１８にはＮ倍の電流で駆動するため、寄生容量の影響をうけず、高精細表示パネルにも対応できる。
【０１９６】
図２１は、図２０の駆動方法を実現するための駆動波形の説明図である。信号波形はオフ電圧をＶｇｈ（Ｈレベル）とし、オン電圧をＶｇｌ（Ｌレベル）としている。各信号線の添え字は画素行の番号（（１）（２）（３）など）を記載している。なお、行数はＱＣＩＦ表示パネルの場合は２２０本であり、ＶＧＡパネルでは４８０本である。
【０１９７】
図２１において、ゲート信号線１７ａ（１）が選択され（Ｖｇｌ電圧）、選択された画素行のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。ここでは説明を容易にするため、まず、書き込み画素行５１ａが画素行（１）番目であるとして説明する。
【０１９８】
また、ソース信号線１８に流れるプログラム電流は所定値のＮ倍（説明を容易にするため、Ｎ＝１０として説明する。もちろん、所定値とは画像を表示するデータ電流であるから、白ラスター表示などでない限り固定値ではない。）である。また、５画素行が同時に選択（Ｍ＝５）として説明をする。したがって、理想的には１つの画素のコンデンサ１９には２倍（Ｎ／Ｍ＝１０／５＝２）に電流がトランジスタ１１ａに流れるようにプログラムされる。
【０１９９】
書き込み画素行が（１）画素行目である時、図２１で図示したように、ゲート信号線１７ａは（１）（２）（３）（４）（５）が選択されている。つまり、画素行（１）（２）（３）（４）（５）のスイッチング用トランジスタ１１ｂ、トランジスタ１１ｃがオン状態である。また、ゲート信号線１７ｂはゲート信号線１７ａの逆位相となっている。したがって、画素行（１）（２）（３）（４）（５）のスイッチング用トランジスタ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れていない。つまり、非点灯状態５２である。
【０２００】
理想的には、５画素のトランジスタ１１ａが、それぞれＩｗ×２の電流をソース信号線１８に流す（つまり、ソース信号線１８にはＩｗ×２×Ｎ＝Ｉｗ×２×５＝Ｉｗ×１０。したがって、本発明の実施の形態のＮ倍パルス駆動を実施しない場合が所定電流Ｉｗとすると、Ｉｗの１０倍の電流がソース信号線１８に流れる）。
【０２０１】
以上の動作（駆動方法）により、各画素１６のコンデンサ１９には、２倍の電流がプログラムされる。ここでは、理解を容易にするため、各トランジスタ１１ａは特性（Ｖｔ、Ｓ値）が一致しているとして説明をする。
【０２０２】
同時に選択する画素行が５画素行（Ｍ＝５）であるから、５つの駆動用トランジスタ１１ａが動作する。つまり、１画素あたり、１０／５＝２倍の電流がトランジスタ１１ａに流れる。ソース信号線１８には、５つのトランジスタ１１ａのプログラム電流を加えた電流が流れる。たとえば、書き込み画素行５１ａに、本来、書き込む電流Ｉｗとし、ソース信号線１８には、Ｉｗ×１０の電流を流す。書き込み画素行（１）より以降に画像データを書き込む書き込み画素行５１ｂソース信号線１８への電流量を増加させるため、補助的に用いる画素行である。しかし、書き込み画素行５１ｂは後に正規の画像データが書き込まれるので問題がない。
【０２０３】
したがって、４画素行５１ｂにおいて、１Ｈ期間の間は５１ａと同一表示である。そのため、書き込み画素行５１ａと電流を増加させるために選択した画素行５１ｂとを少なくとも非表示状態５２とするのである。ただし、図３８のようなカレントミラーの画素構成、その他の電圧プログラム方式の画素構成では表示状態としてもよい。
【０２０４】
１Ｈ後には、ゲート信号線１７ａ（１）は非選択となり、ゲート信号線１７ｂにはオン電圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号線１７ａ（６）が選択され（Ｖｇｌ電圧）、選択された画素行（６）のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することのより、画素行（１）には正規の画像データが保持される。
【０２０５】
次の、１Ｈ後には、ゲート信号線１７ａ（２）は非選択となり、ゲート信号線１７ｂにはオン電圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号線１７ａ（７）が選択され（Ｖｇｌ電圧）、選択された画素行（７）のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することのより、画素行（２）には正規の画像データが保持される。以上の動作と１画素行ずつシフトしながら走査することにより１画面が書き換えられる。
【０２０６】
図２０の駆動方法では、各画素には２倍の電流（電圧）でプログラムを行うため、各画素のＥＬ素子１５の発光輝度は理想的には２倍となる。したがって、表示画面の輝度は所定値よりも２倍となる。これを所定の輝度とするためには、図１６に図示するように、書き込み画素行５１を含み、かつ表示領域５０の１／２の範囲を非表示領域５２とすればよい。
【０２０７】
図１３と同様に、図２０のように１つの表示領域５３が画面の上から下方向に移動すると、フレームレートが低いと、表示領域５３が移動するのが視覚的に認識される。特に、まぶたを閉じた時、あるいは顔を上下に移動させた時などに認識されやすくなる。
【０２０８】
この課題に対しては、図２２に図示するように、表示領域５３を複数に分割するとよい。分割された非表示領域５２を加えた部分がＳ（Ｎ−１）／Ｎの面積となれば、分割しない場合と同一となる。
【０２０９】
図２３はゲート信号線１７に印加する電圧波形である。図２１と図２３との差異は、基本的にはゲート信号線１７ｂの動作である。ゲート信号線１７ｂは画面を分割する個数に対応して、その個数分だけオンオフ（ＶｇｌとＶｇｈ）動作する。他の点は図２１とほぼ同一あるいは類推できるので説明を省略する。
【０２１０】
以上のように、表示領域５３を複数に分割することにより画面のちらつきは減少する。したがって、フリッカの発生はなく、良好な画像表示を実現できる。なお、分割はもっと細かくしてもよい。しかし、分割すればするほどフリッカは軽減する。特にＥＬ素子１５の応答性は速いため、５μｓｅｃよりも小さい時間でオンオフしても、表示輝度の低下はない。
【０２１１】
本発明の実施の形態の駆動方法において、ＥＬ素子１５のオンオフは、ゲート信号線１７ｂに印加する信号のオンオフで制御できる。そのため、本発明の実施の形態の駆動方法では、ＫＨｚオーダーの低周波数で制御が可能である。また、黒画面挿入（非表示領域５２挿入）を実現するのには、画像メモリなどを必要としない。したがって、低コストで本発明の実施の形態の駆動回路あるいは方法を実現できる。
【０２１２】
図２４は同時に選択する画素行が２画素行の場合である。検討した結果によると、低温ポリシリコン技術で形成した表示パネルでは、２画素行を同時に選択する方法は表示均一性が実用的であった。これは、隣接した画素の駆動用トランジスタ１１ａの特性が極めて一致しているためと推定される。また、レーザーアニールする際に、ストライプ状のレーザーの照射方向はソース信号線１８と平行に照射することで良好な結果が得られた。
【０２１３】
これは同一時間にアニールされる範囲の半導体膜は特性が均一であるためである。つまり、ストライプ状のレーザー照射範囲内では半導体膜が均一に作製され、この半導体膜を利用したトランジスタのＶｔ、モビリティがほぼ等しくなるためである。したがって、ソース信号線１８の形成方向に平行にストライプ状のレーザーショットを照射し、この照射位置を移動させることにより、ソース信号線１８に沿った画素（画素列、画面の上下方向の画素）の特性はほぼ等しく作製される。したがって、複数の画素行を同時にオンさせて電流プログラムを行った時、プログラム電流は、同時に選択されて複数の画素にはプログラム電流を選択された画素数で割った電流が、ほぼ同一に電流プログラムされる。したがって、目標値に近い電流プログラムを実施でき、均一表示を実現できる。したがって、レーザーショット方向と図２４などで説明する駆動方式とは相乗効果がある。
【０２１４】
以上のように、レーザーショットの方向をソース信号線１８の形成方向と略一致させる（図７を参照のこと）ことにより、画素の上下方向のトランジスタ１１ａの特性がほぼ同一になり、良好な電流プログラムを実施することができる（画素の左右方向のトランジスタ１１ａの特性が一致していなくとも）。以上の動作は、１Ｈ（１水平走査期間）に同期して、１画素行あるいは複数画素行ずつ選択画素行位置をずらせて実施する。
【０２１５】
なお、図８で説明したように、レーザーショットの方向をソース信号線１８と平行にするとしたが、必ずしも平行でなくともよい。ソース信号線１８に対して斜め方向にレーザーショットを照射しても１つのソース信号線１８に沿った画素の上下方向のトランジスタ１１ａの特性はほぼ一致して形成されるからある。したがって、ソース信号線に平行にレーザーショットを照射するとは、ソース信号線１８の沿った任意の画素の上または下に隣接した画素を、１つのレーザー照射範囲に入るように形成するということである。また、ソース信号線１８とは一般的には、映像信号となるプログラム電流あるいは電圧を伝達する配線である。
【０２１６】
なお、本発明の実施の形態では１Ｈごとに、書き込み画素行位置をシフトさせるとしたが、これに限定するものではなく、２Ｈごとにシフト（２画素行ごと）してもよく、また、それ以上の画素行ずつシフトさせてもよい。また、任意の時間単位でシフトしてもよい。また、１画素行とばしでシフトしてもよい。
【０２１７】
画面位置に応じて、シフトする時間を変化させてもよい。たとえば、画面の中央部でのシフト時間を短くし、画面の上下部でシフト時間を長くしてもよい。たとえば、画面５０の中央部は２００μｓｅｃごとに１画素行をシフトし、画面５０の上下部は、１００μｓｅｃごとに１画素行をシフトする。このようにシフトすることにより、画面５０の中央部の発光輝度が高くなり、周辺（画面５０の上部と下部）を低くできる）。なお、画面５０の中央部と画面上部のシフト時間、画面５０の中央部と画面下部のシフト時間は滑らかに時間変化するようにし、輝度輪郭がでないように制御することは言うまでもない。
【０２１８】
なお、ソースドライバ回路１４の基準電流を画面５０の走査位置に対応して変化（図１４６などを参照のこと）させてもよい。たとえば、画面５０の中央部の基準電流を１０μＡとし、画面５０の上下部の基準電流は５μＡとする。このように画面５０位置に対応して基準電流を変化させることにより、画面５０の中央部の発光輝度が高くなり、周辺（画面５０の上部と下部）を低くできる）。なお、画面５０の中央部と画面上部との間の基準電流、画面５０の中央部と画面下部との間の基準電流の値は滑らかに時間変化するようにし、輝度輪郭がでないように基準電流を制御することは言うまでもない。
【０２１９】
また、画面位置に応じて、画素行をシフトする時間を制御する駆動方法と、画面５０位置に対応して基準電流を変化させる駆動方法を組み合わせて画像表示を行っても良いことは言うまでもない。
【０２２０】
フレームごとにシフト時間を変化させてもよい。また、連続した複数画素行を選択することに限定するものではない。例えば、１画素行へだてた画素行を選択してもよい。
【０２２１】
つまり、第１番目の水平走査期間に第１番目の画素行と第３番目の画素行を選択し、第２番目の水平走査期間に第２番目の画素行と第４番目の画素行を選択し、第３番目の水平走査期間に第３番目の画素行と第５番目の画素行を選択し、第４番目の水平走査期間に第４番目の画素行と第６番目の画素行を選択する駆動方法である。もちろん、第１番目の水平走査期間に第１番目の画素行と第３番目の画素行と第５番目の画素行を選択するという駆動方法も技術的範疇である。もちろん、複数画素行へだてた画素行位置を選択してもより。
【０２２２】
なお、以上のレーザーショット方向と、複数本の画素行を同時に選択するという組み合わせは、図１、図２、図３２の画素構成のみに限定されるものではなく、カレントミラーの画素構成である図３８、図４２、図５０などの他の電流駆動方式の画素構成にも適用できることはいうまでもない。また、図４３、図５１、図５４、図４６などの電圧駆動の画素構成にも適用できる。つまり、画素上下のトランジスタの特性が一致しておれば、同一のソース信号線１８に印加した電圧値により良好に電圧プログラムを実施できるからである。
【０２２３】
図２４において、書き込み画素行が（１）画素行目である時、ゲート信号線１７ａは（１）（２）が選択されている（図２５を参照のこと）。つまり、画素行（１）（２）のスイッチング用トランジスタ１１ｂ、トランジスタ１１ｃがオン状態である。したがって、少なくとも画素行（１）（２）のスイッチング用トランジスタ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れていない。つまり、非点灯状態５２である。なお、図２４では、フリッカの発生を低減するため、表示領域５３を５分割している。
【０２２４】
理想的には、２画素（行）のトランジスタ１１ａが、それぞれＩｗ×５（Ｎ＝１０の場合。つまり、Ｋ＝２であるから、ソース信号線１８に流れる電流はＩｗ×Ｋ×５＝Ｉｗ×１０となる）の電流をソース信号線１８に流す。そして、各画素１６のコンデンサ１９には、５倍の電流がプログラムされる。
【０２２５】
同時に選択する画素行が２画素行（Ｋ＝２）であるから、２つの駆動用トランジスタ１１ａが動作する。つまり、１画素あたり、１０／２＝５倍の電流がトランジスタ１１ａに流れる。ソース信号線１８には、２つのトランジスタ１１ａのプログラム電流を加えた電流が流れる。
【０２２６】
たとえば、書き込み画素行５１ａに、本来、書き込む電流Ｉｄとし、ソース信号線１８には、Ｉｗ×１０の電流を流す。書き込み画素行５１ｂは後に正規の画像データが書き込まれるので問題がない。画素行５１ｂは、１Ｈ期間の間は５１ａと同一表示である。そのため、書き込み画素行５１ａと電流を増加させるために選択した画素行５１ｂとを少なくとも非表示状態５２とするのである。
【０２２７】
次の、１Ｈ後には、ゲート信号線１７ａ（１）は非選択となり、ゲート信号線１７ｂにはオン電圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号線１７ａ（３）が選択され（Ｖｇｌ電圧）、選択された画素行（３）のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することのより、画素行（１）には正規の画像データが保持される。
【０２２８】
次の、１Ｈ後には、ゲート信号線１７ａ（２）は非選択となり、ゲート信号線１７ｂにはオン電圧（Ｖｇｌ）が印加される。また、同時に、ゲート信号線１７ａ（４）が選択され（Ｖｇｌ電圧）、選択された画素行（４）のトランジスタ１１ａからソースドライバ１４に向かってソース信号線１８にプログラム電流が流れる。このように動作することのより、画素行（２）には正規の画像データが保持される。以上の動作と１画素行ずつシフト（もちろん、複数画素行ずつシフトしてもよい。たとえば、擬似インターレース駆動であれば、２行ずつシフトするであろう。また、画像表示の観点から、複数の画素行に同一画像を書き込む場合もあるであろう）しながら走査することにより１画面が書き換えられる。
【０２２９】
図１６と同様であるが、図２４の駆動方法では、各画素には５倍の電流（電圧）でプログラムを行うため、各画素のＥＬ素子１５の発光輝度は理想的には５倍となる。したがって、表示領域５３の輝度は所定値よりも５倍となる。これを所定の輝度とするためには、図１６などに図示するように、書き込み画素行５１を含み、かつ表示画面１の１／５の範囲を非表示領域５２とすればよい。
【０２３０】
図２７に図示するように、２本の書き込み画素行５１（５１ａ、５１ｂ）が選択され、画面５０の上辺から下辺に順次選択されていく（図２６も参照のこと。図２６では画素行１６ａと１６ｂが選択されている）。しかし、図２７（ｂ）のように、画面の下辺までくると書き込み画素行５１ａは存在するが、５１ｂはなくなる。つまり、選択する画素行が１本しかなくなる。そのため、ソース信号線１８に印加された電流は、すべて画素行５１ａに書き込まれる。したがって、画素行５１ａに比較して、２倍の電流が画素にプログラムされてしまう。
【０２３１】
この課題に対して、本発明の実施の形態は、図２７（ｂ）に図示するように画面５０の下辺にダミー画素行２７１を形成（配置）している。したがって、選択画素行が画面５０の下辺まで選択された場合は、画面５０の最終画素行とダミー画素行２７１が選択される。そのため、図２７（ｂ）の書き込み画素行には、規定どおりの電流が書き込まれる。
【０２３２】
なお、ダミー画素行２７１は表示領域５０の上端あるいは下端に隣接して形成したように図示したが、これに限定するものではない。表示領域５０から離れた位置に形成されていてもよい。また、ダミー画素行２７１は、図１のスイッチング用トランジスタ１１ｄ、ＥＬ素子１５などは形成する必要はない。形成しないことにより、ダミー画素行２７１のサイズは小さくなる。
【０２３３】
図２８は図２７（ｂ）の状態を示している。図２８で明らかのように、選択画素行が画面５０の下辺の画素１６ｃ行まで選択された場合は、画面５０の最終画素行（ダミー画素行）２７１が選択される。ダミー画素行２７１は表示領域５０外に配置する。つまり、ダミー画素行（ダミー画素）２７１は点灯しない、あるいは点灯させない、もしくは点灯しても表示として見えないように構成する。たとえば、画素電極１０５とトランジスタ１１とのコンタクトホールをなくすとか、ダミー画素行２７１にはＥＬ膜１５を形成しないとかである。また、ダミー画素行の画素電極１０５上に絶縁膜を形成する構成などが例示される。
【０２３４】
図２７では、画面５０の下辺にダミー画素（行）２７１を設ける（形成する、配置する）としたが、これに限定するものではない。たとえば、図２９（ａ）に図示するように、画面の下辺から上辺に走査する（上下逆転走査）する場合は、図２９（ｂ）に図示するように画面５０の上辺にもダミー画素行２７１を形成すべきである。つまり、画面５０の上辺を下辺のそれぞれにダミー画素行２７１を形成（配置）する。以上のように構成することにより、画面の上下反転走査にも対応できるようになる。以上の実施の形態は、２画素行を同時選択する場合であった。
【０２３５】
本発明はこれに限定するものではなく、たとえば、５画素行を同時選択する方式（図２３を参照のこと）でもよい。つまり、５画素行同時駆動の場合は、ダミー画素行２７１は４行分形成すればよい。したがって、ダミー画素行２７１は同時に選択する画素行−１の画素数分を形成すればよい。ただし、これは、１画素行ずつ選択する画素行をシフトする場合である。複数画素行ずつシフトする場合は、選択する画素数をＭとし、シフトする画素行数をＬとしたとき、（Ｍ−１）×Ｌ画素行分を形成すればよい。
【０２３６】
本発明の実施の形態のダミー画素行構成あるいはダミー画素行駆動は、少なくとも１つ以上のダミー画素行を用いる方式である。もちろん、ダミー画素行駆動方法とＮ倍パルス駆動とを組み合わせて用いることが好ましい。
【０２３７】
複数本の画素行を同時に選択する駆動方法では、同時に選択する画素行数が増加するほど、トランジスタ１１ａの特性バラツキを吸収することが困難になる。しかし、同時選択画素行数Ｍが少なくなると、１画素にプログラムする電流が大きくなり、ＥＬ素子１５に大きな電流を流すことになる。ＥＬ素子１５に流す電流が大きいとＥＬ素子１５が劣化しやすくなる。
【０２３８】
図３０はこの課題を解決するものである。図３０の基本概念は、１／２Ｈ（水平走査期間の１／２）は、図２２、図２９で説明したように、複数の画素行を同時に選択する方法である。その後の（１／２）Ｈ（水平走査期間の１／２）は図５、図１３などで説明したように、１画素行を選択する方法を組み合わせたものである。このように組み合わせることにより、トランジスタ１１ａの特性バラツキを吸収しより、高速にかつ面内均一性を良好にすることができる。なお、理解を容易にするため、（１／２）Ｈで操作するとして説明するがこれに限定するものではない。最初の期間を（１／４）Ｈとし、後半の期間を（３／４）Ｈとしてもよい。
【０２３９】
図３０において、説明を容易にするため、第１の期間では５画素行を同時に選択し、第２の期間では１画素行を選択するとして説明をする。まず、第１の期間（前半の１／２Ｈ）では、図３０（ａ１）に図示するように、５画素行を同時に選択する。この動作は図２２を用いて説明したので省略する。一例としてソース信号線１８に流す電流は所定値の２５倍とする。したがって、各画素１６のトランジスタ１１ａ（図１の画素構成の場合）には５倍の電流（２５／５画素行＝５）がプログラムされる。２５倍の電流であるから、ソース信号線１８などに発生する寄生容量は極めて短期間に充放電される。したがって、ソース信号線１８の電位は、短時間で目標の電位となり、各画素１６のコンデンサ１９の端子電圧も５倍電流を流すようにプログラムされる。この２５倍電流の印加時間は前半の１／２Ｈ（１水平走査期間の１／２）とする。
【０２４０】
当然のことながら、書き込み画素行の５画素行は同一画像データが書き込まれるから、表示しないように５画素行のトランジスタ１１ｄはオフ状態とされる。したがって、表示状態は図３０（ａ２）となる。
【０２４１】
次の後半の１／２Ｈ期間は、１画素行を選択し、電流（電圧）プログラムを行う。この状態を図３０（ｂ１）に図示している。書き込み画素行５１ａは先と同様に５倍の電流を流すように電流（電圧）プログラムされる。図３０（ａ１）と図３０（ｂ１）とで各画素に流す電流を同一にするのは、プログラムされたコンデンサ１９の端子電圧の変化を小さくして、より高速に目標の電流を流せるようにするためである。
【０２４２】
つまり、図３０（ａ１）で、複数の画素に電流を流し、高速に概略の電流が流れる値まで近づける。この第１の段階では、複数のトランジスタ１１ａでプログラムしているため、目標値に対してトランジスタのバラツキによる誤差が発生している。次の第２の段階で、データを書き込みかつ保持する画素行のみを選択して、概略の目標値から、所定の目標値まで完全なプログラムを行うのである。
【０２４３】
なお、非点灯領域５２を画面の上から下方向に走査し、また、書き込み画素行５１ａも画面の上から下方向に走査することは図１３などの実施の形態と同様であるので説明を省略する。
【０２４４】
図３１は図３０の駆動方法を実現するための駆動波形である。図３１でわかるように、１Ｈ（１水平走査期間）は２つのフェーズで構成されている。この２つのフェーズはＩＳＥＬ信号で切り替える。ＩＳＥＬ信号は図３１に図示している。
【０２４５】
まず、ＩＳＥＬ信号について説明をしておく。図３０を実施するドライバ回路１４は、電流出力回路Ａと電流出力回路Ｂとを具備している。それぞれの電流出力回路は、８ビットの階調データをＤＡ変換するＤＡ回路とオペアンプなどから構成される。図３０の実施の形態では、電流出力回路Ａは２５倍の電流を出力するように構成されている。一方、電流出力回路Ｂは５倍の電流を出力するように構成されている。電流出力回路Ａと電流出力回路Ｂの出力はＩＳＥＬ信号により電流出力部に形成（配置）されたスイッチ回路が制御され、ソース信号線１８に印加される。この電流出力回路は各ソース信号線に配置されている。
【０２４６】
ＩＳＥＬ信号は、Ｌレベルの時、２５倍電流を出力する電流出力回路Ａが選択されてソース信号線１８からの電流をソースドライバＩＣ１４が吸収する（より適切には、ソースドライバ回路１４内に形成された電流出力回路Ａが吸収する）。２５倍、５倍などの電流出力回路電流の大きさ調整は容易である。複数の抵抗とアナログスイッチで容易に構成できるからである。
【０２４７】
図３０に示すように書き込み画素行が（１）画素行目である時（図３０の１Ｈの欄を参照）、ゲート信号線１７ａは（１）（２）（３）（４）（５）が選択されている（図１の画素構成の場合）。つまり、画素行（１）（２）（３）（４）（５）のスイッチング用トランジスタ１１ｂ、トランジスタ１１ｃがオン状態である。また、ＩＳＥＬがＬレベルであるから、２５倍電流を出力する電流出力回路Ａが選択され、ソース信号線１８と接続されている。また、ゲート信号線１７ｂには、オフ電圧（Ｖｇｈ）が印加されている。したがって、画素行（１）（２）（３）（４）（５）のスイッチング用トランジスタ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れていない。つまり、非点灯状態５２である。
【０２４８】
理想的には、５画素のトランジスタ１１ａが、それぞれＩｗ×２の電流をソース信号線１８に流す。そして、各画素１６のコンデンサ１９には、５倍の電流がプログラムされる。ここでは、理解を容易にするため、各トランジスタ１１ａは特性（Ｖｔ、Ｓ値）が一致しているとして説明をする。
【０２４９】
同時に選択する画素行が５画素行（Ｋ＝５）であるから、５つの駆動用トランジスタ１１ａが動作する。つまり、１画素あたり、２５／５＝５倍の電流がトランジスタ１１ａに流れる。ソース信号線１８には、５つのトランジスタ１１ａのプログラム電流を加えた電流が流れる。たとえば、書き込み画素行５１ａに、従来の駆動方法で画素に書き込む電流Ｉｗとする時、ソース信号線１８には、Ｉｗ×２５の電流を流す。書き込み画素行（１）より以降に画像データを書き込む書き込み画素行５１ｂソース信号線１８への電流量を増加させるため、補助的に用いる画素行である。しかし、書き込み画素行５１ｂは後に正規の画像データが書き込まれるので問題がない。
【０２５０】
したがって、画素行５１ｂは、１Ｈ期間の間は５１ａと同一表示である。そのため、書き込み画素行５１ａと電流を増加させるために選択した画素行５１ｂとを少なくとも非表示状態５２とするのである。
【０２５１】
次の１／２Ｈ（水平走査期間の１／２）では、書き込み画素行５１ａのみを選択する。つまり、（１）画素行目のみを選択する。図３１で明らかなように、ゲート信号線１７ａ（１）のみが、オン電圧（Ｖｇｌ）が印加され、ゲート信号線１７ａ（２）（３）（４）（５）はオフ（Ｖｇｈ）が印加されている。したがって、画素行（１）のトランジスタ１１ａは動作状態（ソース信号線１８に電流を供給している状態）であるが、画素行（２）（３）（４）（５）のスイッチング用トランジスタ１１ｂ、トランジスタ１１ｃがオフ状態である。つまり、非選択状態である。
【０２５２】
また、ＩＳＥＬがＨレベルであるから、５倍電流を出力する電流出力回路Ｂが選択され、この電流出力回路Ｂとソース信号線１８とが接続されている。また、ゲート信号線１７ｂの状態は先の１／２Ｈの状態と変化がなく、オフ電圧（Ｖｇｈ）が印加されている。したがって、画素行（１）（２）（３）（４）（５）のスイッチング用トランジスタ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れていない。つまり、非点灯状態５２である。
【０２５３】
以上のことから、画素行（１）のトランジスタ１１ａが、それぞれＩｗ×５の電流をソース信号線１８に流す。そして、各画素行（１）のコンデンサ１９には、５倍の電流がプログラムされる。
【０２５４】
次の水平走査期間では１画素行、書き込み画素行がシフトする。つまり、今度は書き込み画素行が（２）である。最初の１／２Ｈの期間では、図３１に示すように書き込み画素行が（２）画素行目である時、ゲート信号線１７ａは（２）（３）（４）（５）（６）が選択されている。つまり、画素行（２）（３）（４）（５）（６）のスイッチング用トランジスタ１１ｂ、トランジスタ１１ｃがオン状態である。また、ＩＳＥＬがＬレベルであるから、２５倍電流を出力する電流出力回路Ａが選択され、ソース信号線１８と接続されている。また、ゲート信号線１７ｂには、オフ電圧（Ｖｇｈ）が印加されている。
【０２５５】
したがって、画素行（２）（３）（４）（５）（６）のスイッチング用トランジスタ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れていない。つまり、非点灯状態５２である。一方、画素行（１）のゲート信号線１７ｂ（１）はＶｇｌ電圧が印加されているから、トランジスタ１１ｄはオン状態であり、画素行（１）のＥＬ素子１５は点灯する。
【０２５６】
同時に選択する画素行が５画素行（Ｋ＝５）であるから、５つの駆動用トランジスタ１１ａが動作する。つまり、１画素あたり、２５／５＝５倍の電流がトランジスタ１１ａに流れる。ソース信号線１８には、５つのトランジスタ１１ａのプログラム電流を加えた電流が流れる。
【０２５７】
次の１／２Ｈ（水平走査期間の１／２）では、書き込み画素行５１ａのみを選択する。つまり、（２）画素行目のみを選択する。図３１で明らかなように、ゲート信号線１７ａ（２）のみが、オン電圧（Ｖｇｌ）が印加され、ゲート信号線１７ａ（３）（４）（５）（６）はオフ（Ｖｇｈ）が印加されている。
【０２５８】
したがって、画素行（１）（２）のトランジスタ１１ａは動作状態（画素行（１）はＥＬ素子１５に電流を流し、画素行（２）はソース信号線１８に電流を供給している状態）であるが、画素行（３）（４）（５）（６）のスイッチング用トランジスタ１１ｂ、トランジスタ１１ｃがオフ状態である。つまり、非選択状態である。
【０２５９】
また、ＩＳＥＬがＨレベルであるから、５倍電流を出力する電流出力回路Ｂが選択され、この電流出力回路１２２２ｂとソース信号線１８とが接続されている。また、ゲート信号線１７ｂの状態は先の１／２Ｈの状態と変化がなく、オフ電圧（Ｖｇｈ）が印加されている。したがって、画素行（２）（３）（４）（５）（６）のスイッチング用トランジスタ１１ｄがオフ状態であり、対応する画素行のＥＬ素子１５には電流が流れていない。つまり、非点灯状態５２である。
【０２６０】
以上のことから、画素行（２）のトランジスタ１１ａが、それぞれＩｗ×５の電流をソース信号線１８に流す。そして、各画素行（２）のコンデンサ１９には、５倍の電流がプログラムされる。以上の動作を順次、実施することにより１画面を表示することができる。
【０２６１】
図３０で説明した駆動方法は、第１の期間でＧ画素行（Ｇは２以上）を選択し、各画素行にはＮ倍の電流を流すようにプログラムする。第１の期間後の第２の期間ではＢ画素行（ＢはＧよりも小さく、１以上）を選択し、画素にはＮ倍の電流を流すようにプログラムする方式である。
【０２６２】
しかし、他の方策もある。第１の期間でＧ画素行（Ｇは２以上）を選択し、各画素行の総和電流がＮ倍の電流となるようにプログラムする。第１の期間後の第２の期間ではＢ画素行（ＢはＧよりも小さく、１以上）を選択し、選択された画素行の総和の電流（ただし、選択画素行が１の時は、１画素行の電流）がＮ倍となるようにプログラムする方式である。たとえば、図３０（ａ１）において、５画素行を同時に選択し、各画素のトランジスタ１１ａには２倍の電流を流す。したがって、ソース信号線１８には５×２倍＝１０倍の電流が流れる。次の第２の期間では図３０（ｂ１）において、１画素行を選択する。この１画素のトランジスタ１１ａには１０倍の電流を流す。
【０２６３】
なお、図３１において、複数の画素行を同時に選択する期間を１／２Ｈとし、１画素行を選択する期間を１／２Ｈとしたがこれに限定するものではない。複数の画素行を同時に選択する期間を１／４Ｈとし、１画素行を選択する期間を３／４Ｈとしてもよい。また、複数の画素行を同時に選択する期間と、１画素行を選択する期間とを加えた期間は１Ｈとしたがこれに限定するものではない。たとえば、２Ｈ期間でも、１．５Ｈ期間であっても良い。
【０２６４】
また、図３０において、５画素行を同時に選択する期間を１／２Ｈとし、次の第２の期間では２画素行を同時に選択するとしてもよい。この場合でも実用上、支障のない画像表示を実現できる。
【０２６５】
また、図３０において、５画素行を同時に選択する第１の期間を１／２Ｈとし、１画素行を選択する第２の期間を１／２Ｈとする２段階としたがこれに限定するものではない。たとえば、第１の段階は、５画素行を同時に選択し、第２の期間は前記５画素行のうち、２画素行を選択し、最後に、１画素行を選択する３つの段階としてもよい。つまり、複数の段階で画素行に画像データを書き込んでも良い。
【０２６６】
以上の実施の形態は、１画素行を順次選択し画素に電流プログラムを行う方式、あるいは、複数の画素行を順次選択し画素に電流プログラムを行う方式である。しかし、本発明はこれに限定するものではない。画像データに応じて１画素行を順次選択し画素に電流プログラムを行う方式と、複数の画素行を順次選択し画素に電流プログラムを行う方式を組み合わせてもよい。
【０２６７】
以下、本発明の実施の形態のインターレース駆動について説明をする。図１３３はインターレース駆動を行う本発明の実施の形態の表示パネルの構成である。図１３３において、奇数画素行のゲート信号線１７ａはゲートドライバ回路１２ａ１に接続されている。偶数画素行のゲート信号線１７ａはゲートドライバ回路１２ａ２に接続されている。一方、奇数画素行のゲート信号線１７ｂはゲートドライバ回路１２ｂ１に接続されている。偶数画素行のゲート信号線１７ｂはゲートドライバ回路１２ｂ２に接続されている。
【０２６８】
したがって、ゲートドライバ回路１２ａ１の動作（制御）により奇数画素行の画像データが順次書き換えられる。奇数画素行は、ゲートドライバ回路１２ｂ１の動作（制御）によりＥＬ素子の点灯、非点灯制御が行われる。また、ゲートドライバ回路１２ａ２の動作（制御）により偶数画素行の画像データが順次書き換えられる。また、偶数画素行は、ゲートドライバ回路１２ｂ２の動作（制御）によりＥＬ素子の点灯、非点灯制御が行われる。
【０２６９】
図１３４（ａ）は、第１フィールドでの表示パネルの動作状態である。図１３４（ｂ）は、第２フィールドでの表示パネルの動作状態である。なお、説明を容易にするため、１フレームは２フィールドで構成されているとする。図１３４において、斜線を記入したゲートドライバ１２はデータの走査動作がしていないことを示している。つまり、図１３４（ａ）の第１フィールドでは、プログラム電流の書込み制御としてゲートドライバ回路１２ａ１が動作し、ＥＬ素子１５の点灯制御としてゲートドライバ回路１２ｂ２が動作する。図１３４（ｂ）の第２フィールドでは、プログラム電流の書込み制御としてゲートドライバ回路１２ａ２が動作し、ＥＬ素子１５の点灯制御としてゲートドライバ回路１２ｂ１が動作する。以上の動作が、フレーム内で繰り返される。
【０２７０】
図１３５が第１フィールドでの画像表示状態である。図１３５（ａ）が書込み画素行（電流（電圧）プログラムを行っている奇数画素行位置を図示している。図１３５（ａ１）→（ａ２）→（ａ３）と書込み画素行位置が順次シフトされる。第１フィールドでは、奇数画素行が順次書き換えられる（偶数画素行の画像データは保持されている）。図１３５（ｂ）が奇数画素行の表示状態を図示している。なお、図１３５（ｂ）は奇数画素行のみを図示している。偶数画素行は図１３５（ｃ）に図示している。図１３５（ｂ）でも明らかなように、奇数画素行に対応する画素のＥＬ素子１５は非点灯状態である。一方、偶数画素行は、図１３５（ｃ）に図示しているように表示領域５３と非表示領域５２を走査する（Ｎ倍パルス駆動）。
【０２７１】
図１３６が第２フィールドでの画像表示状態である。図１３６（ａ）が書込み画素行（電流（電圧）プログラムを行っている奇数画素行位置を図示している。図１３６（ａ１）→（ａ２）→（ａ３）と書込み画素行位置が順次シフトされる。第２フィールドでは、偶数画素行が順次書き換えられる（奇数画素行の画像データは保持されている）。図１３６（ｂ）が奇数画素行の表示状態を図示している。なお、図１３６（ｂ）は奇数画素行のみを図示している。偶数画素行は図１３６（ｃ）に図示している。図１３６（ｂ）でも明らかなように、偶数画素行に対応する画素のＥＬ素子１５は非点灯状態である。一方、奇数画素行は、図１３６（ｃ）に図示しているように表示領域５３と非表示領域５２を走査する（Ｎ倍パルス駆動）。
【０２７２】
以上のように駆動することにより、インターレース駆動をＥＬ表示パネルで容易に実現することができる。また、Ｎ倍パルス駆動を実施することにより書込み不足も発生せず、動画ボケも発生することがない。また、電流（電圧）プログラムの制御と、ＥＬ素子１５の点灯制御も容易であり、回路も容易に実現できる。
【０２７３】
なお、本発明の実施の形態の駆動方式は、図１３５、図１３６の駆動方式に限定されるものではない。たとえば、図１３７の駆動方式も例示される。図１３５、図１３６は、電流（電圧）プログラムを行っている奇数画素行または偶数画素行は非表示領域５２（非点灯、黒表示）とするものであった。図１３７の実施の形態は、ＥＬ素子１５の点灯制御を行うゲートドライバ回路１２ｂ１、１２ｂ２の両方を同期させて動作させるものである。ただし、電流（電圧）プログラムを行っている画素行５１は非表示領域となるように制御することはいうまでもない（図３８のカレントミラー画素構成ではその必要はない）。図１３７では、奇数画素行と偶数画素行の点灯制御が同一であるので、ゲートドライバ回路１２ｂ１と１２ｂ２の２つと設ける必要はない。ゲートドライバ回路１２ｂを１つで点灯制御することができる。
【０２７４】
図１３７は、奇数画素行と偶数画素行の点灯制御を同一にする駆動方法であった。しかし、本発明はこれに限定するものではない。図１３８は、奇数画素行と偶数画素行の点灯制御を異ならせた実施の形態である。とくに、図１３８は奇数画素行の点灯状態（表示領域５３、非表示領域５２）の逆パターンを偶数画素行の点灯状態にした例である。したがって、表示領域５３の面積と非表示領域５２の面積とは同一になるようにしている。もちろん、表示領域５３の面積と非表示領域５２の面積とは同一になることに限定されるものではない。
【０２７５】
また、図１３６、図１３５において、奇数画素行あるいは偶数画素行ですべての画素行が非点灯状態にすることに限定されるものではない。
【０２７６】
以上の実施の形態は、１画素行ずつ電流（電圧）プログラムを実施する駆動方法であった。しかし、本発明の駆動方法はこれに限定されるものではなく、図１３９に図示するように２画素行（複数画素行）を同時に電流（電圧）プログラム行っても良いことは言うまでもない（図２７とその説明も参照のこと）。図１３９（ａ）は奇数フィールドの実施の形態であり、図１３９（ｂ）は偶数フィールドの実施の形態である。奇数フィールドでは、（１、２）画素行、（３、４）画素行、（５、６）画素行、（７、８）画素行、（９、１０）画素行、（１１、１２）画素行、・・・・・・・・（ｎ、ｎ＋１）画素行（ｎは１以上の整数）の組で２画素行を順次選択し、電流プログラムを行っていく。偶数フィールドでは、（２、３）画素行、（４、５）画素行、（６、７）画素行、（８、９）画素行、（１０、１１）画素行、（１２、１３）画素行、・・・・・・・・（ｎ＋１、ｎ＋２）画素行（ｎは１以上の整数）の組で２画素行を順次選択し、電流プログラムを行っていく。
【０２７７】
以上のように各フィールドで複数画素行を選択し電流プログラムを行うことによりソース信号線１８に流す電流を増加することができ、黒書き込みを良好にすることができる。また、奇数フィールドと偶数フィールドで選択する複数画素行の組を少なくとも１画素行ずらせることにより、画像の解像度を向上させることができる。
【０２７８】
図１３９の実施の形態は、各フィールドで選択する画素行を２画素行としたが、これに限定するものではなく３画素行としてもよい。この場合は、奇数フィールドと偶数フィールドで選択する３画素行の組は１画素行ずらせる方法と、２画素行ずらせる方法の２方式を選択可能である。また、各フィールドで選択する画素行は４画素行以上としてもよい。また、図１２５〜図１３２に図示するように、１フレームを３フィールド以上で構成するようにしてもよい。
【０２７９】
また、図１３９の実施の形態では、２画素行を同時に選択するとしたが、これに限定するものではなく、１Ｈを前半１／２Ｈと後半の１／２Ｈとし、奇数フィールドでは、第１Ｈ期間の前半の１／２Ｈ期間に第１画素行を選択して電流プログラムを行い、後半の１／２Ｈ期間に第２画素行を選択して電流プログラムを行う。次の第２Ｈ期間の前半の１／２Ｈ期間に第３画素行を選択して電流プログラムを行い、後半の１／２Ｈ期間に第４画素行を選択して電流プログラムを行う。また、次の第３Ｈ期間の第１Ｈ期間の前半の１／２Ｈ期間に第５画素行を選択して電流プログラムを行い、後半の１／２Ｈ期間に第６画素行を選択して電流プログラムを行う。・・・・・・と駆動してもよい。
【０２８０】
また、偶数フィールドでは、第１Ｈ期間の前半の１／２Ｈ期間に第２画素行を選択して電流プログラムを行い、後半の１／２Ｈ期間に第３画素行を選択して電流プログラムを行う。次の第２Ｈ期間の前半の１／２Ｈ期間に第４画素行を選択して電流プログラムを行い、後半の１／２Ｈ期間に第５画素行を選択して電流プログラムを行う。また、次の第３Ｈ期間の第１Ｈ期間の前半の１／２Ｈ期間に第６画素行を選択して電流プログラムを行い、後半の１／２Ｈ期間に第７画素行を選択して電流プログラムを行う。・・・・・・と駆動してもよい。
【０２８１】
以上の実施の形態においても各フィールドで選択する画素行を２画素行としたが、これに限定するものではなく３画素行としてもよい。この場合は、奇数フィールドと偶数フィールドで選択する３画素行の組は１画素行ずらせる方法と、２画素行ずらせる方法の２方式を選択可能である。また、各フィールドで選択する画素行は４画素行以上としてもよい。
【０２８２】
本発明の実施の形態のＮ倍パルス駆動方法では、各画素行で、ゲート信号線１７ｂの波形を同一にし、１Ｈの間隔でシフトさせて印加していく。このように走査することにより、ＥＬ素子１５が点灯している時間を１Ｆ／Ｎに規定しながら、順次、点灯する画素行をシフトさせることができる。このように、各画素行で、ゲート信号線１７ｂの波形を同一にし、シフトさせていることを実現することは容易である。図６のシフトレジスタ回路６１ａ、６１ｂに印加するデータであるＳＴ１、ＳＴ２を制御すればよいからである。たとえば、入力ＳＴ２がＬレベルの時、ゲート信号線１７ｂにＶｇｌが出力され、入力ＳＴ２がＨレベルの時、ゲート信号線１７ｂにＶｇｈが出力されるとすれば、シフトレジスタ１７ｂに印加するＳＴ２を１Ｆ／Ｎの期間だけＬレベルで入力し、他の期間はＨレベルにする。この入力されたＳＴ２を１Ｈに同期したクロックＣＬＫ２でシフトしていくだけである。
【０２８３】
なお、ＥＬ素子１５をオンオフする周期は０．５ｍｓｅｃ以上にする必要がある。この周期が短いと、人間の目の残像特性により完全な黒表示状態とならず、画像がぼやけたようになり、あたかも解像度が低下したようになる。また、データ保持型の表示パネルの表示状態となる。しかし、オンオフ周期を１００ｍｓｅｃ以上になると、点滅状態に見える。したがって、ＥＬ素子のオンオフ周期は０．５μｓｅｃ以上１００ｍｓｅｃ以下にすべきである。さらに好ましくは、オンオフ周期を２ｍｓｅｃ以上３０ｍｓｅｃ以下にすべきである。さらに好ましくは、オンオフ周期を３ｍｓｅｃ以上２０ｍｓｅｃ以下にすべきである。
【０２８４】
先にも記載したが、黒画面５２の分割数は、１つにすると良好な動画表示を実現できるが、画面のちらつきが見えやすくなる。したがって、黒挿入部を複数に分割することが好ましい。しかし、分割数をあまりに多くすると動画ボケが発生する。分割数は１以上８以下とすべきである。さらに好ましくは１以上５以下とすることが好ましい。
【０２８５】
なお、黒画面の分割数は静止画と動画で変更できるように構成することが好ましい。分割数とは、Ｎ＝４では、７５％が黒画面であり、２５％が画像表示である。このとき、７５％の黒表示部を７５％の黒帯状態で画面の上下方向に走査するのが分割数１である。２５％の黒画面と２５／３％の表示画面の３ブロックで走査するのが分割数３である。静止画は分割数を多くする。動画は分割数を少なくする。切り替えは入力画像に応じて自動的（動画検出など）に行っても良く、ユーザーが手動で行ってもよい。また、表示装置の映像などに入力コンセントに対応して切り替ええするように構成すればよい。
【０２８６】
たとえば、携帯電話などにおいて、壁紙表示、入力画面では、分割数を１０以上とする（極端には１Ｈごとにオンオフしてもよい）。ＮＴＳＣの動画を表示するときは、分割数を１以上５以下とする。なお、分割数は３以上の多段階に切り替えできるように構成することが好ましい。たとえば、分割数なし、２、４、８などである。
【０２８７】
また、全表示画面に対する黒画面の割合は、全画面の面積を１とした時、０．２以上０．９以下（Ｎで表示すれば１．２以上９以下）とすることが好ましい。また、特に０．２５以上０．６以下（Ｎで表示すれば１．２５以上６以下）とすることが好ましい。０．２０以下であると動画表示での改善効果が低い。０．９以上であると、表示部分の輝度が高くなり、表示部分が上下に移動することが視覚的に認識されやすくなる。
【０２８８】
また、１秒あたりのフレーム数は、１０以上１００以下（１０Ｈｚ以上１００Ｈｚ以下）が好ましい。さらには１２以上６５以下（１２Ｈｚ以上６５Ｈｚ以下）が好ましい。フレーム数が少ないと、画面のちらつきが目立つようになり、あまりにもフレーム数が多いと、ソースドライバ回路１４などからの書き込みが苦しくなり解像度が劣化する。
【０２８９】
なお、以上の事項は、図３８などの電流プログラムの画素構成、図４３、図５１、図５４などの電圧プログラムの画素構成でも適用できることは言うまでもない。図３８では、トランジスタ１１ｄを、図４３ではトランジスタ１１ｄを、図５１ではトランジスタ１１ｅをオンオフ制御すればよい。このように、ＥＬ素子１５に電流を流す配線をオンオフすることにより、本発明の実施の形態のＮ倍パルス駆動を容易に実現できる。
【０２９０】
また、ゲート信号線１７ｂの１Ｆ／Ｎの期間だけ、Ｖｇｌにする時刻は１Ｆ（１Ｆに限定するものではない。単位期間でよい。）の期間のうち、どの時刻でもよい。単位時間にうち、所定の期間だけＥＬ素子１５をオンさせることにより、所定の平均輝度を得るものだからである。ただし、電流プログラム期間（１Ｈ）後、すぐにゲート信号線１７ｂをＶｇｌにしてＥＬ素子１５を発光させる方がよい。図１のコンデンサ１９の保持率特性の影響を受けにくくなるからである。
【０２９１】
また、この画像の分割数も可変できるように構成することが好ましい。たとえば、ユーザーが明るさ調整スイッチを押すことにより、あるいは明るさ調整ボリウムを回すことにより、この変化を検出してＫの値を変更する。表示する画像の内容、データにより手動で、あるいは自動的に変化させるように構成してもよい。
【０２９２】
このようにＫの値（画像表示部５３の分割数）を変化させることも容易に実現できる。図６においてＳＴに印加するデータのタイミング（１ＦのいつにＬレベルにするか）を調整あるいは可変できるように構成しておけばよいからである。
【０２９３】
なお、図１６などでは、ゲート信号線１７ｂをＶｇｌにする期間（１Ｆ／Ｎ）を複数に分割（分割数Ｍ）し、Ｖｇｌにする期間は１Ｆ／（Ｋ・Ｎ）の期間をＫ回実施するとしたがこれ限定するものではない。１Ｆ／（Ｋ・Ｎ）の期間をＬ（Ｌ≠Ｋ）回実施してもよい。つまり、本発明の実施の形態は、ＥＬ素子１５に流す期間（時間）を制御することにより画像５０を表示するものである。したがって、１Ｆ／（Ｋ・Ｎ）の期間をＬ（Ｌ≠Ｋ）回実施することは本発明の技術的思想に含まれる。また、Ｌの値を変化させることにより、画像５０の輝度をデジタル的に変更することができる。たとえば、Ｌ＝２とＬ＝３では５０％の輝度（コントラスト）変化をなる。これらの制御も、本発明の他の実施の形態にも適用できることは言うまでもない（もちろん、以降に説明する本発明にも適用できる）。これらも本発明の実施の形態のＮ倍パルス駆動である。
【０２９４】
以上の実施の形態は、ＥＬ素子１５と駆動用トランジスタ１１ａとの間にスイッチング素子としてのトランジスタ１１ｄを配置（形成）し、このトランジスタ１１ｄを制御することにより、画面５０をオンオフ表示するものであった。この駆動方法により、電流プログラム方式の黒表示状態での電流書き込み不足をなくし、良好な解像度あるいは黒表示を実現するものであった。つまり、電流プログラム方式では、良好な黒表示を実現することが重要である。次に説明する駆動方法は、駆動用トランジスタ１１ａをリセットし、良好な黒表示を実現するものである。以下、図３２を用いて、その実施の形態について説明をする。
【０２９５】
図３２は基本的には図１の画素構成である。図３２の画素構成では、プログラムされたＩｗ電流がＥＬ素子１５に流れ、ＥＬ素子１５が発光する。つまり、駆動用トランジスタ１１ａはプログラムされることにより、電流を流す能力を保持している。この電流を流す能力を利用してトランジスタ１１ａをリセット（オフ状態）にする方式が図３２の駆動方式である。以降、この駆動方式をリセット駆動と呼ぶ。
【０２９６】
図１の画素構成でリセット駆動を実現するためには、トランジスタ１１ｂとトランジスタ１１ｃを独立してオンオフ制御できるように構成する必要がある。つまり、図３２で図示するようにトランジスタ１１ｂをオンオフ制御するゲート信号線１７ａ（ゲート信号線ＷＲ）、トランジスタ１１ｃをオンオフ制御するゲート信号線１７ｃ（ゲート信号線ＥＬ）を独立して制御できるようにする。ゲート信号線１７ａとゲート信号線１７ｃの制御は、図６に図示するように独立した２つのシフトレジスタ６１で行えばよい。
【０２９７】
トランジスタ１１ｂを駆動するゲート信号線１７ａとトランジスタ１１ｄを駆動するゲート信号線１７ｂの駆動電圧は変化させるとよい（図１の画素構成の場合）。ゲート信号線１７ａの振幅値（オン電圧とオフ電圧との差）は、ゲート信号線１７ｂの振幅値よりも小さくする。
【０２９８】
ゲート信号線１７の振幅値が大きいと、ゲート信号線１７と画素１６との突き抜け電圧が大きくなり、黒浮きが発生する。ゲート信号線１７ａの振幅は、ソース信号線１８の電位が画素１６に印加されない（印加する（選択時））を制御すればよいのである。ソース信号線１８の電位変動は小さいから、ゲート信号線１７ａの振幅値は小さくすることができる。
【０２９９】
一方、ゲート信号線１７ｂはＥＬのオンオフ制御を実施する必要がある。したがって、振幅値は大きくなる。これに対応するため、シフトレジスタ６１ａと６１ｂとの出力電圧を変化させる。画素がＰチャンネルトランジスタで形成されている場合は、シフトレジスタ６１ａと６１ｂのＶｇｈ（オフ電圧）を略同一にし、シフトレジスタ６１ａのＶｇｌ（オン電圧）をシフトレジスタ６１ｂのＶｇｌ（オン電圧）よりも低くする。
【０３００】
以下、図３３を参照しながら、リセット駆動方式について説明をする。図３３はリセット駆動の原理説明図である。まず、図３３（ａ）に図示するように、トランジスタ１１ｃ、トランジスタ１１ｄをオフ状態にし、トランジスタ１１ｂをオン状態にする。すると、駆動用トランジスタ１１ａのドレイン（Ｄ）端子とゲート（Ｇ）端子はショート状態となり、Ｉｂ電流が流れる。一般的に、トランジスタ１１ａは１つ前のフィールド（フレーム）で電流プログラムされている。この状態でトランジスタ１１ｄがオフ状態となり、トランジスタ１１ｂがオン状態にすれば、駆動電流Ｉｂがトランジスタ１１ａのゲート（Ｇ）端子に流れる。そのため、トランジスタ１１ａのゲート（Ｇ）端子とドレイン（Ｄ）端子とが同一電位となり、トランジスタ１１ａはリセット（電流を流さない状態）になる。
【０３０１】
なお、図３３（ａ）の動作の前に、トランジスタ１１ｂ、トランジスタ１１ｃをオフ状態にし、トランジスタ１１ｄをオン状態にし、駆動用トランジスタ１１ａに電流を流すという動作を実施することが好ましい。この動作は、極力短時間に完了させることが好ましい。ＥＬ素子１５に電流が流れてＥＬ素子１５が点灯し、表示コントラストを低下させる恐れがあるからである。この動作時間は、１Ｈ（１水平走査期間）の０．１％以上１０％以下とすることが好ましい。さらに好ましくは０．２％以上２％以下となるようにすることが好ましい。もしくは０．２μｓｅｃ以上５μｓｅｃ以下となるようにすることが好ましい。また、全画面の画素１６に一括して前述の動作（図３３（ａ）の前に行う動作）を実施してもよい。以上の動作を実施することにより、駆動用トランジスタ１１ａのドレイン（Ｄ）端子電圧が低下し、図３３（ａ）の状態でスムーズなＩｂ電流を流すことができるようになる。なお、以上の事項は、本発明の実施の形態の他のリセット駆動方式にも適用される。
【０３０２】
図３３（ａ）の実施時間を長くするほど、Ｉｂ電流が流れ、コンデンサ１９の端子電圧が小さくなる傾向がある。したがって、図３３（ａ）の実施時間は固定値にする必要がある。実験および検討によれば、図３３（ａ）の実施時間は、１Ｈ以上５Ｈ以下にすることが好ましい。
【０３０３】
なお、この期間は、Ｒ、Ｇ、Ｂの画素で異ならせることが好ましい。各色の画素でＥＬ材料が異なり、このＥＬ材料の立ち上がり電圧などに差異があるためである。ＲＧＢの各画素で、ＥＬ材料に適応して、もっとも最適な期間を設定する。なお、実施の形態において、この期間は１Ｈ以上５Ｈ以下にするとしたが、黒挿入（黒画面を書き込む）を主とする駆動方式では、５Ｈ以上であってもよいことは言うまでもない。なお、この期間が長いほど、画素の黒表示状態は良好となる。
【０３０４】
図３３（ａ）を実施後、１Ｈ以上５Ｈ以下の期間おいて、図３３（ｂ）の状態にする。図３３（ｂ）はトランジスタ１１ｃ、トランジスタ１１ｂをオンさせ、トランジスタ１１ｄをオフさせた状態である。図３３（ｂ）の状態は、以前にも説明したが、電流プログラムを行っている状態である。つまり、ソースドライバ回路１４からプログラム電流Ｉｗを出力（あるいは吸収）し、このプログラム電流Ｉｗを駆動用トランジスタ１１ａに流す。このプログラム電流Ｉｗが流れるように、駆動用トランジスタ１１ａのゲート（Ｇ）端子の電位を設定するのである（設定電位はコンデンサ１９に保持される）。
【０３０５】
もし、プログラム電流Ｉｗが０（Ａ）であれば、トランジスタ１１ａは電流を図３３（ａ）の電流を流さない状態が保持されたままとなるから、良好な黒表示を実現できる。また、図３３（ｂ）で白表示の電流プログラムを行う場合であっても、各画素の駆動用トランジスタの特性バラツキが発生していても、完全に黒表示状態のオフセット電圧から電流プログラムを行う。したがって、目標の電流値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ１１ａの特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。
【０３０６】
図３３（ｂ）の電流プログラミング後、図３３（ｃ）に図示するように、トランジスタ１１ｂ、トランジスタ１１ｃとオフし、トランジスタ１１ｄをオンさせて、駆動用トランジスタ１１ａからのプログラム電流Ｉｗ（＝Ｉｅ）をＥＬ素子１５に流し、ＥＬ素子１５を発光させる。図３３（ｃ）に関しても、図１などで以前に説明をしたので詳細は省略する。
【０３０７】
つまり、図３３で説明した駆動方式（リセット駆動）は、駆動用トランジスタ１１ａとＥＬ素子１５間を切断（電流が流れない状態）し、かつ、駆動用トランジスタのドレイン（Ｄ）端子とゲート（Ｇ）端子（もしくはソース（Ｓ）端子とゲート（Ｇ）端子、さらに一般的に表現すれば駆動用トランジスタのゲート（Ｇ）端子を含む２端子）間をショートする第１の動作と、前記動作の後、駆動用トランジスタに電流（電圧）プログラムを行う第２の動作とを実施するものである。かつ、少なくとも第２の動作は第１の動作後に行うものである。なお、リセット駆動を実施するためには、図３２の構成のように、トランジスタ１１ｂとトランジスタ１１ｃとを独立に制御できるように、構成しておかねばならない。
【０３０８】
画像表示状態は（もし、瞬時的な変化が観察できるのであれば）、まず、電流プログラムを行われる画素行は、リセット状態（黒表示状態）になり、１Ｈ後に電流プログラムが行われる（この時も黒表示状態である。トランジスタ１１ｄがオフだからである。）。次に、ＥＬ素子１５に電流が供給され、画素行は所定輝度（プログラムされた電流）で発光する。つまり、画面の上から下方向に、黒表示の画素行が移動し、この画素行が通りすぎた位置で画像が書き換わっていくように見えるはずである。
【０３０９】
なお、リセット後、１Ｈ後に電流プログラムを行うとしたがこの期間は、５Ｈ程度以内としてもよい。図３３（ａ）のリセットが完全に行われるのに比較的長時間を必要とするからである。もし、この期間を５Ｈとすれば、５画素行が黒表示（電流プログラムの画素行もいれると６画素行）となるはずである。
【０３１０】
また、リセット状態は１画素行ずつ行うことに限定するものではなく、複数画素行ずつ同時にリセット状態にしてもよい。また、複数画素行ずつ同時にリセット状態にし、かつオーバーラップしながら走査してもよい。たとえば、４画素行を同時にリセットするのであれば、第１の水平走査期間（１単位）に、画素行（１）（２）（３）（４）をリセット状態にし、次の第２の水平走査期間に、画素行（３）（４）（５）（６）をリセット状態にし、さらに次の第３の水平走査期間に、画素行（５）（６）（７）（８）をリセット状態にする。また、次の第４の水平走査期間に、画素行（７）（８）（９）（１０）をリセット状態にするという駆動状態が例示される。なお、当然、図３３（ｂ）、図３３（ｃ）の駆動状態も図３３（ａ）の駆動状態と同期して実施される。
【０３１１】
また、１画面の画素すべてを同時にあるいは走査状態でリセット状態にしてから、図３３（ｂ）（ｃ）の駆動を実施してもよいことはいうまでもない。また、インターレース駆動状態（１画素行あるいは複数画素行の飛び越し走査）で、リセット状態（１画素行あるいは複数画素行飛び越し）にしてもよいことは言うまでもない。また、ランダムのリセット状態を実施してもよい。また、本発明の実施の形態のリセット駆動の説明は、画素行を操作する方式である（つまり、画面の上下方向の制御する）。しかし、リセット駆動の概念は、制御方向が画素行に限定されるものではない。たとえば、画素列方向にリセット駆動を実施してもよいことは言うまでのない。
【０３１２】
なお、図３３のリセット駆動は、本発明の実施の形態のＮ倍パルス駆動などと組み合わせること、インターレース駆動と組み合わせることによりさらに良好な画像表示を実現できる。特に図２２の構成は、間欠Ｎ／Ｋ倍パルス駆動（１画面に点灯領域を複数設ける駆動方法である。この駆動方法は、ゲート信号線１７ｂを制御し、トランジスタ１１ｄをオンオフ動作させることにより容易に実現できる。このことは以前に説明をした。）を容易に実現できるので、フリッカの発生もなく、良好な画像表示を実現できる。
【０３１３】
また、他の駆動方法、たとえば、以降の説明するプリチャージ駆動方式などと組み合わせることによりさらに優れた画像表示を実現できることは言うまでもない。以上のように、本発明の実施の形態と同様にリセット駆動も本明細書の他の実施の形態と組み合わせて実施することができることは言うまでもない。
【０３１４】
図３４はリセット駆動を実現する表示装置の構成図である。ゲートドライバ回路１２ａは、図３２におけるゲート信号線１７ａおよびゲート信号線１７ｂを制御する。ゲート信号線１７ａにオンオフ電圧を印加することによりトランジスタ１１ｂがオンオフ制御される。また、ゲート信号線１７ｂにオンオフ電圧を印加することによりトランジスタ１１ｄがオンオフ制御される。ゲートドライバ回路１２ｂは、図３２におけるゲート信号線１７ｃを制御する。ゲート信号線１７ｃにオンオフ電圧を印加することによりトランジスタ１１ｃがオンオフ制御される。
【０３１５】
したがって、ゲート信号線１７ａはゲートドライバ回路１２ａで操作し、ゲート信号線１７ｃはゲートドライバ回路１２ｂで操作する。そのため、トランジスタ１１ｂをオンさせて駆動用トランジスタ１１ａをリセットするタイミングと、トランジスタ１１１ｃをオンさせて駆動用トランジスタ１１ａに電流プログラムを行うタイミングとを自由に設定できる。他の構成などは、以前に説明したものと同一または類似するため説明を省略する。
【０３１６】
図３５はリセット駆動のタイミングチャートである。ゲート信号線１７ａにオン電圧を印加し、トランジスタ１１ｂをオンさせ、駆動用トランジスタ１１ａをリセットしている時には、ゲート信号線１７ｂにはオフ電圧を印加し、トランジスタ１１ｄをオフ状態にしている。したがって、図３２（ａ）の状態となっている。この期間にＩｂ電流が流れる。
【０３１７】
図３５のタイミングチャートでは、リセット時間は２Ｈ（ゲート信号線１７ａにオン電圧が印加され、トランジスタ１１ｂがオンする）としているが、これに限定するものではない。２Ｈ以上でもよい。また、リセットが極めて高速に行える場合は、リセット時間は１Ｈ未満であってもよい。
【０３１８】
リセット期間を何Ｈ期間にするかはゲートドライバ回路１２に入力するＤＡＴＡ（ＳＴ）パルス期間で容易に変更できる。たとえば、ＳＴ端子に入力するＤＡＴＡを２Ｈ期間の間Ｈレベルとすれば、各ゲート信号線１７ａから出力されるリセット期間は２Ｈ期間となる。同様に、ＳＴ端子に入力するＤＡＴＡを５Ｈ期間の間Ｈレベルとすれば、各ゲート信号線１７ａから出力されるリセット期間は５Ｈ期間となる。
【０３１９】
１Ｈ期間のリセット後、画素行（１）のゲート信号線１７ｃ（１）に、オン電圧が印加される。トランジスタ１１ｃがオンすることにより、ソース信号線１８に印加されたプログラム電流Ｉｗがトランジスタ１１ｃを介して駆動用トランジスタ１１ａに書き込まれる。
【０３２０】
電流プログラム後、画素（１）のゲート信号線１７ｃにオフ電圧が印加され、トランジスタ１１ｃがオフし、画素がソース信号線と切り離される。同時に、ゲート信号線１７ａにもオフ電圧が印加され、駆動用トランジスタ１１ａのリセット状態が解消される（なお、この期間は、リセット状態と表現するよりも、電流プログラム状態と表現する方が適切である）。また、ゲート信号線１７ｂにはオン電圧が印加され、トランジスタ１１ｄがオンして、駆動用トランジスタ１１ａにプログラムされた電流がＥＬ素子１５に流れる。なお、画素行（２）以降についても、画素行（１）と同様であり、また、図３５からその動作は明らかであるから説明を省略する。
【０３２１】
図３５において、リセット期間は１Ｈ期間であった。図３６はリセット期間を５Ｈとした実施の形態である。リセット期間を何Ｈ期間にするかはゲートドライバ回路１２に入力するＤＡＴＡ（ＳＴ）パルス期間で容易に変更できる。図３６ではゲートドライバ回路１２ａのＳＴ１端子に入力するＤＡＴＡを５Ｈ期間の間Ｈレベルし、各ゲート信号線１７ａから出力されるリセット期間を５Ｈ期間とした実施の形態である。リセット期間は、長いほど、リセットが完全に行われ、良好な黒表示を実現できる。しかし、リセット期間の割合分は表示輝度が低下することになる。
【０３２２】
図３６はリセット期間を５Ｈとした実施の形態であった。また、このリセット状態は連続状態であった。しかし、リセット状態は連続して行うことに限定されるものではない。たとえば、各ゲート信号線１７ａから出力される信号を１Ｈごとにオンオフ動作させてもよい。このようにオンオフ動作させるのは、シフトレジスタの出力段に形成されたイネーブル回路（図示せず）を操作することにより容易に実現できる。また、ゲートドライバ回路１２に入力するＤＡＴＡ（ＳＴ）パルスを制御することで容易に実現できる。
【０３２３】
図３４の回路構成では、ゲートドライバ回路１２ａは少なくとも２つのシフトレジスタ回路（１つはゲート信号線１７ａ制御用、他の１つはゲート信号線１７ｂ制御用）が必要であった。そのため、ゲートドライバ回路１２ａの回路規模が大きくなるという課題があった。図３７はゲートドライバ回路１２ａのシフトレジスタを１つにした実施の形態である。図３７の回路を動作させた出力信号のタイミングチャートは図３５のごとくなる。なお、図３５と図３７とはゲートドライバ回路１２ａ、１２ｂから出力されているゲート信号線１７の記号が異なっているので注意が必要である。
【０３２４】
図３７のＯＲ回路３７１が付加されていることから明らかであるが、各ゲート信号線１７ａの出力は、シフトレジスタ回路６１ａの前段出力とのＯＲをとって出力される。つまり、２Ｈ期間、ゲート信号線１７ａからはオン電圧が出力される。一方、ゲート信号線１７ｃはシフトレジスタ回路６１ａの出力がそのまま出力される。したがって、１Ｈ期間の間、オン電圧が印加される。
【０３２５】
たとえば、シフトレジスタ回路６１ａの２番目にＨレベル信号が出力されている時、画素１６（１）のゲート信号線１７ｃにオン電圧が出力され、画素１６（１）が電流（電圧）プログラムの状態である。同時に、画素１６（２）のゲート信号線１７ａにもオン電圧が出力され、画素１６（２）のトランジスタ１１ｂがオン状態となり、画素１６（２）の駆動用トランジスタ１１ａがリセットされる。
【０３２６】
同様に、シフトレジスタ回路６１ａの３番目にＨレベル信号が出力されている時、画素１６（２）のゲート信号線１７ｃにオン電圧が出力され、画素１６（２）が電流（電圧）プログラムの状態である。同時に、画素１６（３のゲート信号線１７ａにもオン電圧が出力され、画素１６（３）トランジスタ１１ｂがオン状態となり、画素１６（３）駆動用トランジスタ１１ａがリセットされる。つまり、２Ｈ期間、ゲート信号線１７ａからはオン電圧が出力され、ゲート信号線１７ｃに１Ｈ期間、オン電圧が出力される。
【０３２７】
プログラム状態の時は、トランジスタ１１ｂとトランジスタ１１ｃが同時にオン状態となる（図３３（ｂ））ら、非プログラム状態（図３３（ｃ））に移行する際、トランジスタ１１ｃがトランジスタ１１ｂよりも先にオフ状態となると、図３３（ｂ）のリセット状態となってしまう。これと防止するためには、トランジスタ１１ｃがトランジスタ１１ｂよりもあとからオフ状態にする必要がある。そのためには、ゲート信号線１７ａがゲート信号線１７ｃよりも先にオン電圧が印加されるように制御する必要がある。
【０３２８】
以上の実施の形態は、図３２（基本的には図１）の画素構成に関する実施の形態であった。しかし、本発明はこれに限定されるものではない。たとえば、図３８に示すようなカレントミラーの画素構成であっても実施することができる。なお、図３８ではトランジスタ１１ｅをオンオフ制御することにより、図１３、図１５などで図示するＮ倍パルス駆動を実現できる。図３９は図３８のカレントミラーの画素構成での実施の形態の説明図である。以下、図３９を参照しながら、カレントミラーの画素構成におけるリセット駆動方式について説明をする。
【０３２９】
図３９（ａ）に図示するように、トランジスタ１１ｃ、トランジスタ１１ｅをオフ状態にし、トランジスタ１１ｄをオン状態にする。すると、電流プログラム用トランジスタ１１ｂのドレイン（Ｄ）端子とゲート（Ｇ）端子はショート状態となり、図に示すようにＩｂ電流が流れる。一般的に、トランジスタ１１ｂは１つ前のフィールド（フレーム）で電流プログラムされ、電流を流す能力がある（ゲート電位はコンデンサ１９に１Ｆ期間保持され、画像表示をおこなっているから当然である。ただし、完全な黒表示を行っている場合、電流は流れない）。この状態でトランジスタ１１ｅがオフ状態とし、トランジスタ１１ｄがオン状態にすれば、駆動電流Ｉｂがトランジスタ１１ａのゲート（Ｇ）端子の方向に流れる（ゲート（Ｇ）端子とドレイン（Ｄ）端子がショートされる）。そのため、トランジスタ１１ａのゲート（Ｇ）端子とドレイン（Ｄ）端子とが同一電位となり、トランジスタ１１ａはリセット（電流を流さない状態）になる。また、駆動用トランジスタ１１ｂのゲート（Ｇ）端子は電流プログラム用トランジスタ１１ａのゲート（Ｇ）端子と共通であるから、駆動用トランジスタ１１ｂもリセット状態となる。
【０３３０】
このトランジスタ１１ａ、トランジスタ１１ｂのリセット状態（電流を流さない状態）は、図５１などで説明する電圧オフセットキャンセラ方式のオフセット電圧を保持した状態と等価である。つまり、図３９（ａ）の状態では、コンデンサ１９の端子間には、オフセット電圧（電流が流れ始める開始電圧。この電圧の絶対値以上の電圧を印加することにより、トランジスタ１１に電流が流れる）が保持されていることになる。このオフセット電圧はトランジスタ１１ａ、トランジスタ１１ｂの特性に応じて異なる電圧値である。したがって、図３９（ａ）の動作を実施することにより、各画素のコンデンサ１９にはトランジスタ１１ａ、トランジスタ１１ｂが電流を流さない（つまり、黒表示電流（ほとんど０に等しい））状態が保持されることになるのである（電流が流れ始める開始電圧にリセットされた）。
【０３３１】
なお、図３９（ａ）においても図３３（ａ）と同様に、リセットの実施時間を長くするほど、Ｉｂ電流が流れ、コンデンサ１９の端子電圧が小さくなる傾向がある。したがって、図３９（ａ）の実施時間は固定値にする必要がある。実験および検討によれば、図３９（ａ）の実施時間は、１Ｈ以上１０Ｈ（１０水平走査期間）以下とすることが好ましい。さらには１Ｈ以上５Ｈ以下にすることが好ましい。あるいは、２０μｓｅｃ以上２ｍｓｅｃ以下とすることが好ましい。このことは図３３の駆動方式でも同様である。
【０３３２】
図３３（ａ）も同様であるが、図３９（ａ）のリセット状態と、図３９（ｂ）の電流プログラム状態とを同期をとって行う場合は、図３９（ａ）のリセット状態から、図３９（ｂ）の電流プログラム状態までの期間が固定値（一定値）となるから問題はない（固定値にされている）。つまり、図３３（ａ）あるいは図３９（ａ）のリセット状態から、図３３（ｂ）あるいは図３９（ｂ）の電流プログラム状態までの期間が、１Ｈ以上１０Ｈ（１０水平走査期間）以下とすることが好ましい。さらには１Ｈ以上５Ｈ以下にすることが好ましいのである。あるいは、２０μｓｅｃ以上２ｍｓｅｃ以下とすることが好ましいのである。この期間が短いと駆動用トランジスタ１１が完全にリセットされない。また、あまりにも長いと駆動用トランジスタ１１が完全にオフ状態となり、今度は電流をプログラムするのに長時間を要するようになる。また、画面５０の輝度も低下する。
【０３３３】
図３９（ａ）を実施後、図３９（ｂ）の状態にする。図３９（ｂ）はトランジスタ１１ｃ、トランジスタ１１ｄをオンさせ、トランジスタ１１ｅをオフさせた状態である。図３９（ｂ）の状態は、電流プログラムを行っている状態である。つまり、ソースドライバ回路１４からプログラム電流Ｉｗを出力（あるいは吸収）し、このプログラム電流Ｉｗを電流プログラム用トランジスタ１１ａに流す。このプログラム電流Ｉｗが流れるように、駆動用トランジスタ１１ｂのゲート（Ｇ）端子の電位をコンデンサ１９に設定するのである。
【０３３４】
もし、プログラム電流Ｉｗが０（Ａ）（黒表示）であれば、トランジスタ１１ｂは電流を図３３（ａ）の電流を流さない状態が保持されたままとなるから、良好な黒表示を実現できる。また、図３９（ｂ）で白表示の電流プログラムを行う場合は、各画素の駆動用トランジスタの特性バラツキが発生していても、完全に黒表示状態のオフセット電圧（各駆動用トランジスタの特性に応じて設定された電流が流れる開始電圧）から電流プログラムを行う。したがって、目標の電流値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ１１ａあるいはトランジスタ１１ｂの特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。
【０３３５】
図３９（ｂ）の電流プログラミング後、図３９（ｃ）に図示するように、トランジスタ１１ｃ、トランジスタ１１ｄとオフし、トランジスタ１１ｅをオンさせて、駆動用トランジスタ１１ｂからのプログラム電流Ｉｗ（＝Ｉｅ）をＥＬ素子１５に流し、ＥＬ素子１５を発光させる。図３９（ｃ）に関しても、以前に説明をしたので詳細は省略する。
【０３３６】
図３３、図３９で説明した駆動方式（リセット駆動）は、駆動用トランジスタ１１ａあるいはトランジスタ１１ｂとＥＬ素子１５間を切断（電流が流れない状態。トランジスタ１１ｅあるいはトランジスタ１１ｄで行う）し、かつ、駆動用トランジスタのドレイン（Ｄ）端子とゲート（Ｇ）端子（もしくはソース（Ｓ）端子とゲート（Ｇ）端子、さらに一般的に表現すれば駆動用トランジスタのゲート（Ｇ）端子を含む２端子）間をショートする第１の動作と、前記動作の後、駆動用トランジスタに電流（電圧）プログラムを行う第２の動作とを実施するものである。
【０３３７】
少なくとも第２の動作は第１の動作後に行うものである。なお、第１の動作における駆動用トランジスタ１１ａあるいはトランジスタ１１ｂとＥＬ素子１５間を切断するという動作は、必ずしも必須の条件ではない。もし、第１の動作における駆動用トランジスタ１１ａあるいはトランジスタ１１ｂとＥＬ素子１５間を切断せずに、駆動用トランジスタのドレイン（Ｄ）端子とゲート（Ｇ）端子間をショートする第１の動作を行っても多少のリセット状態のバラツキが発生する程度で済む場合があるからである。これは、作製したアレイのトランジスタ特性を検討して決定する。
【０３３８】
図３９のカレントミラーの画素構成は、電流プログラムトランジスタ１１ａをリセットすることにより、結果として駆動用トランジスタ１１ｂをリセットする駆動方法であった。
【０３３９】
図３９のカレントミラーの画素構成では、リセット状態では、必ずしも駆動用トランジスタ１１ｂとＥＬ素子１５間を切断する必要はない。したがって、電流プログラム用トランジスタａのドレイン（Ｄ）端子とゲート（Ｇ）端子（もしくはソース（Ｓ）端子とゲート（Ｇ）端子、さらに一般的に表現すれば電流プログラム用トランジスタのゲート（Ｇ）端子を含む２端子、あるいは駆動用トランジスタのゲート（Ｇ）端子を含む２端子）間をショートする第１の動作と、前記動作の後、電流プログラム用トランジスタに電流（電圧）プログラムを行う第２の動作とを実施するものである。そして、少なくとも第２の動作は第１の動作後に行うものである。
【０３４０】
画像表示状態は（もし、瞬時的な変化が観察できるのであれば）、まず、電流プログラムを行われる画素行は、リセット状態（黒表示状態）になり、所定Ｈ後に電流プログラムが行われる。画面の上から下方向に、黒表示の画素行が移動し、この画素行が通りすぎた位置で画像が書き換わっていくように見えるはずである。
【０３４１】
以上の実施の形態は、電流プログラムの画素構成を中心として説明をしたが、本発明の実施の形態のリセット駆動は電圧プログラムの画素構成にも適用することができる。図４３は電圧プログラムの画素構成におけるリセット駆動を実施するための本発明の実施の形態の画素構成（パネル構成）の説明図である。
【０３４２】
図４３の画素構成では、駆動用トランジスタ１１ａをリセット動作させるためのトランジスタ１１ｅが形成されている。ゲート信号線１７ｅにオン電圧が印加されることにより、トランジスタ１１ｅがオンし、駆動用トランジスタ１１ａのゲート（Ｇ）端子とドレイン（Ｄ）端子間をショートさせる。また、ＥＬ素子１５と駆動用トランジスタ１１ａとの電流経路を切断するトランジスタ１１ｄが形成されている。以下、図４４を参照しながら、電圧プログラムの画素構成における本発明の実施の形態のリセット駆動方式について説明をする。
【０３４３】
図４４（ａ）に図示するように、トランジスタ１１ｂ、トランジスタ１１ｄをオフ状態にし、トランジスタ１１ｅをオン状態にする。駆動用トランジスタ１１ａのドレイン（Ｄ）端子とゲート（Ｇ）端子はショート状態となり、図に示すようにＩｂ電流が流れる。そのため、トランジスタ１１ａのゲート（Ｇ）端子とドレイン（Ｄ）端子とが同一電位となり、駆動用トランジスタ１１ａはリセット（電流を流さない状態）になる。なお、トランジスタ１１ａをリセットする前に、図３３あるいは図３９で説明したように、ＨＤ同期信号に同期して、最初にトランジスタ１１ｄをオンさせ、トランジスタ１１ｅをオフさせて、トランジスタ１１ａに電流を流しておく。その後、図４４（ａ）の動作を実施する。
【０３４４】
なお、電圧プログラムの画素構成においても、電流プログラムの画素構成と同様に、図４４（ａ）のリセットの実施時間を長くするほど、Ｉｂ電流が流れ、コンデンサ１９の端子電圧が小さくなる傾向がある。したがって、図４４（ａ）の実施時間は固定値にする必要がある。実施時間は、０．２Ｈ以上５Ｈ（５水平走査期間）以下とすることが好ましい。さらには０．５Ｈ以上４Ｈ以下にすることが好ましい。あるいは、２μｓｅｃ以上４００μｓｅｃ以下とすることが好ましい。
【０３４５】
また、ゲート信号線１７ｅは前段の画素行のゲート信号線１７ａと共通にしておくことが好ましい。つまり、ゲート信号線１７ｅと前段の画素行のゲート信号線１７ａとをショート状態で形成する。この構成を前段ゲート制御方式と呼ぶ。なお、前段ゲート制御方式とは、着目画素行より少なくとも１Ｈ前以上に選択される画素行のゲート信号線波形を用いるものである。したがって、１画素行前に限定されるものではない。たとえば、２画素行前のゲート信号線の信号波形を用いて着目画素の駆動用トランジスタ１１ａのリセットを実施してもよい。
【０３４６】
前段ゲート制御方式をさらに具体的に記載すれば以下のようになる。着目する画素行が（Ｎ）画素行とし、そのゲート信号線がゲート信号線１７ｅ（Ｎ）、ゲート信号線１７ａ（Ｎ）とする。１Ｈ前に選択される前段の画素行は、画素行が（Ｎ−１）画素行とし、そのゲート信号線がゲート信号線１７ｅ（Ｎ−１）、ゲート信号線１７ａ（Ｎ−１）とする。また、着目画素行の次の１Ｈ後に選択される画素行が（Ｎ＋１）画素行とし、そのゲート信号線がゲート信号線１７ｅ（Ｎ＋１）、ゲート信号線１７ａ（Ｎ＋１）とする。
【０３４７】
第（Ｎ−１）Ｈ期間では、第（Ｎ−１）画素行のゲート信号線１７ａ（Ｎ−１）にオン電圧が印加されると、第（Ｎ）画素行のゲート信号線１７ｅ（Ｎ）にもオン電圧が印加される。ゲート信号線１７ｅ（Ｎ）と前段の画素行のゲート信号線１７ａ（Ｎ−１）とがショート状態で形成されているからである。したがって、第（Ｎ−１）画素行の画素のトランジスタ１１ｂ（Ｎ−１）がオンし、ソース信号線１８の電圧が駆動用トランジスタ１１ａ（Ｎ−１）のゲート（Ｇ）端子に書き込まれる。同時に、第（Ｎ）画素行の画素のトランジスタ１１ｅ（Ｎ）がオンし、駆動用トランジスタ１１ａ（Ｎ）のゲート（Ｇ）端子とドレイン（Ｄ）端子間がショートされ、駆動用トランジスタ１１ａ（Ｎ）がリセットされる。
【０３４８】
第（Ｎ−１）Ｈ期間の次の第（Ｎ）期間では、第（Ｎ）画素行のゲート信号線１７ａ（Ｎ）にオン電圧が印加されると、第（Ｎ＋１）画素行のゲート信号線１７ｅ（Ｎ＋１）にもオン電圧が印加される。したがって、第（Ｎ）画素行の画素のトランジスタ１１ｂ（Ｎ）がオンし、ソース信号線１８に印加されている電圧が駆動用トランジスタ１１ａ（Ｎ）のゲート（Ｇ）端子に書き込まれる。同時に、第（Ｎ＋１）画素行の画素のトランジスタ１１ｅ（Ｎ＋１）がオンし、駆動用トランジスタ１１ａ（Ｎ＋１）のゲート（Ｇ）端子とドレイン（Ｄ）端子間がショートされ、駆動用トランジスタ１１ａ（Ｎ＋１）がリセットされる。
【０３４９】
以下同様に、第（Ｎ）Ｈ期間の次の第（Ｎ＋１）期間では、第（Ｎ＋１）画素行のゲート信号線１７ａ（Ｎ＋１）にオン電圧が印加されると、第（Ｎ＋２）画素行のゲート信号線１７ｅ（Ｎ＋２）にもオン電圧が印加される。したがって、第（Ｎ＋１）画素行の画素のトランジスタ１１ｂ（Ｎ＋１）がオンし、ソース信号線１８に印加されている電圧が駆動用トランジスタ１１ａ（Ｎ＋１）のゲート（Ｇ）端子に書き込まれる。同時に、第（Ｎ＋２）画素行の画素のトランジスタ１１ｅ（Ｎ＋２）がオンし、駆動用トランジスタ１１ａ（Ｎ＋２）のゲート（Ｇ）端子とドレイン（Ｄ）端子間がショートされ、駆動用トランジスタ１１ａ（Ｎ＋２）がリセットされる。
【０３５０】
以上の本発明の実施の形態の前段ゲート制御方式では、１Ｈ期間、駆動用トランジスタ１１ａはリセットされ、その後、電圧（電流）プログラムが実施される。
【０３５１】
図３３（ａ）も同様であるが、図４４（ａ）のリセット状態と、図４４（ｂ）の電圧プログラム状態とを同期をとって行う場合は、図４４（ａ）のリセット状態から、図４４（ｂ）の電流プログラム状態までの期間が固定値（一定値）となるから問題はない（固定値にされている）。この期間が短いと駆動用トランジスタ１１が完全にリセットされない。また、あまりにも長いと駆動用トランジスタ１１ａが完全にオフ状態となり、今度は電流をプログラムするのに長時間を要するようになる。また、画面１２の輝度も低下する。
【０３５２】
図４４（ａ）を実施後、図４４（ｂ）の状態にする。図４４（ｂ）はトランジスタ１１ｂをオンさせ、トランジスタ１１ｅ、トランジスタ１１ｄをオフさせた状態である。図４４（ｂ）の状態は、電圧プログラムを行っている状態である。つまり、ソースドライバ回路１４からプログラム電圧を出力し、このプログラム電圧を駆動用トランジスタ１１ａのゲート（Ｇ）端子に書き込む（駆動用トランジスタ１１ａのゲート（Ｇ）端子の電位をコンデンサ１９に設定する）。なお、電圧プログラム方式の場合は、電圧プログラム時にトランジスタ１１ｄを必ずしもオフさせる必要はない。また、図１３、図１５などのＮ倍パルス駆動などと組み合わせること、あるいは以上のような、間欠Ｎ／Ｋ倍パルス駆動（１画面に点灯領域を複数設ける駆動方法である。この駆動方法は、トランジスタ１１ｅをオンオフ動作させることにより容易に実現できる）を実施する必要がなければ、トランジスタ１１ｅが必要でない。このことは以前に説明をしたので、説明を省略する。
【０３５３】
図４３の構成あるいは図４４の駆動方法で白表示の電圧プログラムを行う場合は、各画素の駆動用トランジスタの特性バラツキが発生していても、完全に黒表示状態のオフセット電圧（各駆動用トランジスタの特性に応じて設定された電流が流れる開始電圧）から電圧プログラムを行う。したがって、目標の電流値にプログラムされる時間が階調に応じて等しくなる。そのため、トランジスタ１１ａの特性バラツキによる階調誤差がなく、良好な画像表示を実現できる。
【０３５４】
図４４（ｂ）の電流プログラミング後、図４４（ｃ）に図示するように、トランジスタ１１ｂをオフし、トランジスタ１１ｄをオンさせて、駆動用トランジスタ１１ａからのプログラム電流をＥＬ素子１５に流し、ＥＬ素子１５を発光させる。
【０３５５】
以上のように、図４３の電圧プログラムにおける本発明の実施の形態のリセット駆動は、まず、ＨＤ同期信号に同期して、最初にトランジスタ１１ｄをオンさせ、トランジスタ１１ｅをオフさせて、トランジスタ１１ａに電流を流す第１の動作と、トランジスタ１１ａとＥＬ素子１５間を切断し、かつ、駆動用トランジスタ１１ａのドレイン（Ｄ）端子とゲート（Ｇ）端子（もしくはソース（Ｓ）端子とゲート（Ｇ）端子、さらに一般的に表現すれば駆動用トランジスタのゲート（Ｇ）端子を含む２端子）間をショートする第２の動作と、前記動作の後、駆動用トランジスタ１１ａに電圧プログラムを行う第３の動作を実施するものである。
【０３５６】
以上の実施の形態では、駆動用トランジスタ素子１１ａ（図１の画素構成の場合）からＥＬ素子１５に流す電流を制御するのに、トランジスタ１１ｄをオンオフさせて行う。トランジスタ１１ｄをオンオフさせるためには、ゲート信号線１７ｂを走査する必要があり、走査のためには、シフトレジスタ６１（ゲート回路１２）が必要となる。しかし、シフトレジスタ６１は規模が大きく、ゲート信号線１７ｂの制御にシフトレジスタ６１を用いたのでは狭額縁化できない。図４０で説明する方式は、この課題を解決するものである。
【０３５７】
なお、本発明の実施の形態は、主として図１などに図示する電流プログラムの画素構成を例示して説明をするが、これに限定するものではなく、図３８などで説明した他の電流プログラム構成（カレントミラーの画素構成）であっても適用できることはいうまでもない。また、ブロックでオンオフする技術的概念は、図４１などの電圧プログラムの画素構成であっても適用できることは言うまでもない。
【０３５８】
図４０はブロック駆動方式の実施の形態である。まず、説明を容易にするため、ゲートドライバ回路１２は基板７１に直接形成したか、もしくはシリコンチップのゲートドライバＩＣ１２を基板７１に積載したとして説明をする。また、ソースドライバ１４およびソース信号線１８は図面が煩雑になるため省略する。
【０３５９】
図４０において、ゲート信号線１７ａはゲートドライバ回路１２と接続されている。一方、各画素のゲート信号線１７ｂは点灯制御線４０１と接続されている。図４０では４本のゲート信号線１７ｂが１つの点灯制御線４０１と接続されている。
【０３６０】
なお、４本のゲート信号線１７ｂでブロックするというのはこれに限定するものではなく、それ以上であってもよいことは言うまでもない。一般的に表示領域５０は少なくとも５以上に分割することが好ましい。さらに好ましくは、１０以上に分割することが好ましい。さらには、２０以上に分割することが好ましい。分割数が少ないと、フリッカが見えやすい。あまりにも分割数が多いと、点灯制御線４０１の本数が多くなり、制御線４０１のレイアウトが困難になる。
【０３６１】
したがって、ＱＣＩＦ表示パネルの場合は、垂直走査線の本数が２２０本であるから、少なくとも、２２０／５＝４４本以上でブロック化する必要があり、好ましくは、２２０／１０＝１１以上でブロック化する必要がある。ただし、奇数行と偶数行で２つのブロック化を行った場合は、低フレームレートでも比較的フリッカの発生が少ないため、２つのブロック化で十分の場合がある。
【０３６２】
図４０の実施の形態では、点灯制御線４０１ａ、４０１ｂ、４０１ｃ、４０１ｄ……４０１ｎと順次、オン電圧（Ｖｇｌ）を印加するか、もしくはオフ電圧（Ｖｇｈ）を印加し、ブロックごとにＥＬ素子１５に流れる電流をオンオフさせる。
【０３６３】
なお、図４０の実施の形態では、ゲート信号線１７ｂと点灯制御線４０１とがクロスすることがない。したがって、ゲート信号線１７ｂと点灯制御線４０１とのショート欠陥は発生しない。また、ゲート信号線１７ｂと点灯制御線４０１とが容量結合することがないため、点灯制御線４０１からゲート信号線１７ｂ側を見た時の容量付加が極めて小さい。したがって、点灯制御線４０１を駆動しやすい。
【０３６４】
ゲートドライバ１２にはゲート信号線１７ａが接続されている。ゲート信号線１７ａにオン電圧を印加することにより、画素行が選択され、選択された各画素のトランジスタ１１ｂ、１１ｃはオンして、ソース信号線１８に印加された電流（電圧）を各画素のコンデンサ１９にプログラムする。一方、ゲート信号線１７ｂは各画素のトランジスタ１１ｄのゲート（Ｇ）端子と接続されている。したがって、点灯制御線４０１にオン電圧（Ｖｇｌ）が印加されたとき、駆動用トランジスタ１１ａとＥＬ素子１５との電流経路を形成し、逆にオフ電圧（Ｖｇｈ）が印加された時は、ＥＬ素子１５のアノード端子をオープンにする。
【０３６５】
なお、点灯制御線４０１に印加するオンオフ電圧の制御タイミングと、ゲートドライバ回路１２がゲート信号線１７ａに出力する画素行選択電圧（Ｖｇｌ）のタイミングは１水平走査クロック（１Ｈ）に同期していることが好ましい。しかし、これに限定するものではない。
【０３６６】
点灯制御線４０１に印加する信号は単に、ＥＬ素子１５への電流をオンオフさせるだけである。また、ソースドライバ１４が出力する画像データと同期がとれている必要もない。点灯制御線４０１に印加する信号は、各画素１６のコンデンサ１９にプログラムされた電流を制御するものだからである。したがって、必ずしも、画素行の選択信号と同期がとれている必要はない。また、同期する場合であってもクロックは１Ｈ信号に限定されるものではなく、１／２Ｈでも、１／４Ｈであってもよい。
【０３６７】
図３８に図示したカレントミラーの画素構成の場合であっても、ゲート信号線１７ｂを点灯制御線４０１に接続することにより、トランジスタ１１ｅをオンオフ制御できる。したがって、ブロック駆動を実現できる。
【０３６８】
なお、図３２において、ゲート信号線１７ａを点灯制御線４０１に接続し、リセットを実施すれば、プロック駆動を実現できる。つまり、本発明の実施の形態のブロック駆動とは、１つの制御線で、複数の画素行を同時に非点灯（あるいは黒表示）とする駆動方法である。
【０３６９】
以上の実施の形態は、１画素行ごとに１本の選択画素行を配置（形成）する構成であった。本発明は、これに限定するものではなく、複数の画素行で１本の選択ゲート信号線を配置（形成）してもよい。
【０３７０】
図４１はその実施の形態である。なお、説明を容易にするため、画素構成は図１の場合を主として例示して説明をする。図４１では画素行の選択ゲート信号線１７ａは３つの画素（１６Ｒ、１６Ｇ、１６Ｂ）を同時に選択する。Ｒの記号とは赤色の画素関連を意味し、Ｇの記号とは緑色の画素関連を意味し、Ｂの記号とは青色の画素関連を意味するものとする。
【０３７１】
したがって、ゲート信号線１７ａの選択により、画素１６Ｒ、画素１６Ｇおよび画素１６Ｂが同時に選択されデータ書き込み状態となる。画素１６Ｒはソース信号線１８Ｒからデータをコンデンサ１９Ｒに書き込み、画素１６Ｇはソース信号線１８Ｇからデータをコンデンサ１９Ｇに書き込む。画素１６Ｂはソース信号線１８Ｂからデータをコンデンサ１９Ｂに書き込む。
【０３７２】
画素１６Ｒのトランジスタ１１ｄはゲート信号線１７ｂＲに接続されている。また、画素１６Ｇのトランジスタ１１ｄはゲート信号線１７ｂＧに接続され、画素１６Ｂのトランジスタ１１ｄはゲート信号線１７ｂＢに接続されている。したがって、画素１６ＲのＥＬ素子１５Ｒ、画素１６ＧのＥＬ素子１５Ｇ、画素１６ＢのＥＬ素子１５Ｂは別個にオンオフ制御することができる。つまり、ＥＬ素子１５Ｒ、ＥＬ素子１５Ｇ、ＥＬ素子１５Ｂはそれぞれのゲート信号線１７ｂＲ、１７ｂＧ、１７ｂＢを制御することにより、点灯時間、点灯周期を個別に制御可能である。
【０３７３】
この動作を実現するためには、図６の構成において、ゲート信号線１７ａを走査するシフトレジスタ回路６１と、ゲート信号線１７ｂＲを走査するシフトレジスタ回路６１と、ゲート信号線１７ｂＧを走査するシフトレジスタ回路６１と、ゲート信号線１７ｂＢを走査するシフトレジスタ回路６１の４つを形成（配置）することが適切である。
【０３７４】
なお、ソース信号線１８に所定電流のＮ倍の電流を流し、ＥＬ素子１５に所定電流のＮ倍の電流を１／Ｎの期間流すとしたが、実用上はこれを実現できない。実際にはゲート信号線１７に印加した信号パルスがコンデンサ１９に突き抜け、コンデンサ１９に所望の電圧値（電流値）を設定できないからである。一般的にコンデンサ１９には所望の電圧値（電流値）よりも低い電圧値（電流値）が設定される。たとえば、１０倍の電流値を設定するように駆動しても、５倍程度の電流しかコンデンサ１９には設定されない。たとえば、Ｎ＝１０としても実際にＥＬ素子１５に流れる電流はＮ＝５の場合と同一となる。したがって、本発明の実施の形態はＮ倍の電流値を設定し、Ｎ倍に比例したあるいは対応する電流をＥＬ素子１５に流れるように駆動する方法である。もしくは、所望値よりも大きい電流をＥＬ素子１５にパルス状に印加する駆動方法である。
【０３７５】
また、所望値より電流（そのまま、ＥＬ素子１５に連続して電流を流すと所望輝度よりも高くなるような電流）を駆動用トランジスタ１１ａ（図１を例示する場合）に電流（電圧）プログラムを行い、ＥＬ素子１５に流れる電流を間欠にすることにより、所望のＥＬ素子の発光輝度を得るものである。
【０３７６】
また、図１などのスイッチング用トランジスタ１１ｂ、１１ｃなどはＮチャンネルで形成することが好ましい。コンデンサ１９への突き抜け電圧が低減するからである。また、コンデンサ１９のオフリークも減少するから、１０Ｈｚ以下の低いフレームレートにも適用できるようになる。
【０３７７】
また、画素構成によっては、突き抜け電圧がＥＬ素子１５に流れる電流を増加させる方向に作用する場合は、白ピーク電流が増加し、画像表示のコントラスト感が増加する。したがって、良好な画像表示を実現できる。
【０３７８】
逆に、図１のスイッチング用トランジスタ１１ｂ、１１ｃをＰチャンネルにすることのより突き抜けを発生させて、より黒表示を良好にする方法も有効である。Ｐチャンネルトランジスタ１１ｂがオフするときにはＶｇｈ電圧となる。そのため、コンデンサ１９の端子電圧がＶｄｄ側に少しシフトする。そのため、トランジスタ１１ａのゲート（Ｇ）端子電圧は上昇し、より黒表示となる。また、第１階調表示とする電流値を大きくすることができるから（階調１までに一定のベース電流を流すことができる）、電流プログラム方式で書き込み電流不足を軽減できる。
【０３７９】
図１におけるトランジスタ１１ｂは駆動用トランジスタ１１ａが流す電流をコンデンサ１９に保持するために動作する。つまり、駆動用トランジスタ１１ａのゲート端子（Ｇ）とドレイン端子（Ｄ）もしくはソース端子（Ｓ）間をプログラム時にショートさせる機能を有する。このトランジスタ１１ｂのような機能を有するスイッチング用トランジスタを短絡トランジスタと呼ぶことにする。短絡トランジスタはソース端子またはドレイン端子が保持用のコンデンサ１９に接続されている。短絡トランジスタはゲート信号線１７ａに印加された電圧により、オンオフ制御される。課題は、オフ電圧が印加された時にゲート信号線１７ａの電圧がコンデンサ１９に突き抜けることである。この突き抜け電圧により、コンデンサ１９の電位（＝駆動用トランジスタ１１ａのゲート端子（Ｇ）電位）が変動し、良好な電流プログラムができなくなり、レーザーショットムラなどが発生する。したがって、突き抜け電圧は小さくする必要がある。
【０３８０】
突き抜け電圧を小さくするためには、短絡トランジスタ１１ｂのサイズを小さくするとよい。今、短絡トランジスタのサイズＳｃｃをチャンネル幅Ｗ（μｍ）、チャンネル長Ｌ（μｍ）とし、Ｓｃｃ＝Ｗ・Ｌ（平方μｍ）とする。短絡トランジスタが複数直列接続されて構成されている場合は、Ｓｃｃは接続されたトランジスタサイズの総和である。たとえば、１つの短絡トランジスタのＷ＝５（μｍ）、Ｌ＝６（μｍ）とし、個数（ｎ＝４）が接続されて構成されていれば、Ｓｃｃ＝５×６×４＝１２０（平方μｍ）である。
【０３８１】
短絡トランジスタのサイズと突き抜け電圧は相関がある。この関係を図１９４に示す。なお、短絡トランジスタはＰチャンネルトランジスタであるとする。ただし、Ｎチャンネルトランジスタであっても適用できる。
【０３８２】
図１９４において、横軸はＳｃｃ／ｎとしている。Ｓｃｃは先に説明したように短絡トランジスタのサイズの総和せある。ｎは接続された短絡トランジスタ数である。図１９４ではＳｃｃをｎ個でわったものを横軸にしている。つまり、短絡トランジスタが１個あたりのサイズである。
【０３８３】
先に実施の形態では、短絡トランジスタのサイズＳｃｃをチャンネル幅Ｗ（μｍ）、チャンネル長Ｌ（μｍ）とし、短絡トランジスタ数がｎ＝４であれば、Ｓｃｃ／ｎ＝５×６×４／４＝３０（平方μｍ）である。図１９４において、縦軸は突き抜け電圧（Ｖ）である。
【０３８４】
突き抜け電圧は０．３（Ｖ）以内にしないと、レーザーショットムラが発生し、視覚的に許容できない。したがって、１つあたりの短絡トランジスタのサイズは２５（平方μｍ）以下にする必要がある。一方で、短絡トランジスタは５（平方μｍ）以上にしないと、トランジスタの加工精度がでず、ばらつきが大きくなる。また、駆動能力にも課題を生じる。以上のことから短絡トランジスタ１１ｂは５（平方μｍ）以上２５（平方μｍ）以下にする必要がある。さらに好ましくは、短絡トランジスタ１１ｂは５（平方μｍ）以上２０（平方μｍ）以下にする必要がある。
【０３８５】
短絡トランジスタによる突き抜け電圧は、短絡トランジスタを駆動する電圧（Ｖｇｈ、Ｖｇｌ）の振幅値（Ｖｇｈ−Ｖｇｌ）とも相関がある。振幅値が大きいほど突き抜け電圧は大きくなる。この関係を図１９６に図示している。図１９６において、横軸を振幅値（Ｖｇｈ−Ｖｈｌ）（Ｖ）としている。縦軸は突き抜け電圧である。図１９４でも説明したように、突き抜け電圧は０．３（Ｖ）以下となるようにする必要がある。
【０３８６】
なお、突き抜け電圧の許容値０．３（Ｖ）は言い換えると、ソース信号線１８の振幅値の１／５以下（２０％以下）である。ソース信号線１８はプログラム電流が白表示の場合は、１．５（Ｖ）であり、プログラム電流が黒表示の場合は３．０（Ｖ）である。したがって、（３．０−１．５）／５＝０．３（Ｖ）となる。
【０３８７】
一方、ゲート信号線の振幅値（Ｖｇｈ−Ｖｈｌ）は４（Ｖ）以上ないと十分に画素１６に書き込むことができない。以上のことから、ゲート信号線の振幅値（Ｖｇｈ−Ｖｇｌ）は、４（Ｖ）以上１５（Ｖ）以下の条件と満足させる必要がある。さらに好ましくは、ゲート信号線の振幅値（Ｖｇｈ−Ｖｇｌ）は、５（Ｖ）以上１２（Ｖ）以下の条件と満足させる必要がある。
【０３８８】
以下、図面を参照しながら本発明の実施の形態の他の駆動方式について説明をする。図１２５は本発明の実施の形態のシーケンス駆動を実施するための表示パネルの説明図である。ソースドライバ回路１４は接続端子６８１にＲ、Ｇ、Ｂデータを切り替えて出力する。したがって、ソースドライバ回路１４の出力端子数は図４８などの場合に比較して１／３の出力端子数ですむ。
【０３８９】
ソースドライバ回路１４から接続端子６８１に出力する信号は、出力切り替え回路１２５１のよりソース信号線１８Ｒ、１８Ｇ、１８Ｂに振り分けられる。出力切り替え回路１２５１はポリシリコン技術あるいはアモルファスシリコン技術で基板７１に直接形成する。また、出力切り替え回路１２５１はシリコンチップで形成し、ＣＯＧ技術、ＴＡＢ技術、ＣＯＦ技術で基板７１に実装してもよい。また、出力切り替え回路１２５１は切り替えスイッチ１２５１をソースドライバ回路１４の回路として、ソースドライバ回路１４に内蔵させてもよい。
【０３９０】
切り替えスイッチ１２５２がＲ端子に接続されている時は、ソースドライバ回路１４からの出力信号は、ソース信号線１８Ｒに印加される。切り替えスイッチ１２５２がＧ端子に接続されている時は、ソースドライバ回路１４からの出力信号は、ソース信号線１８Ｇに印加される。切り替えスイッチ１２５２がＢ端子に接続されている時は、ソースドライバ回路１４からの出力信号は、ソース信号線１８Ｂに印加される。
【０３９１】
なお、図１２６の構成では、切り替えスイッチ１２５２がＲ端子に接続されている時は、切り替えスイッチのＧ端子およびＢ端子はオープンである。したがって、ソース信号線１８Ｇおよび１８Ｂに入力される電流は０Ａである。したがって、ソース信号線１８Ｇおよび１８Ｂに接続された画素１６は黒表示となる。
【０３９２】
切り替えスイッチ１２５２がＧ端子に接続されている時は、切り替えスイッチのＲ端子およびＢ端子はオープンである。したがって、ソース信号線１８Ｒおよび１８Ｂに入力される電流は０Ａである。したがって、ソース信号線１８Ｒおよび１８Ｂに接続された画素１６は黒表示となる。
【０３９３】
なお、図１２６の構成では、切り替えスイッチ１２５２がＢ端子に接続されている時は、切り替えスイッチのＲ端子およびＧ端子はオープンである。したがって、ソース信号線１８Ｒおよび１８Ｇに入力される電流は０Ａである。したがって、ソース信号線１８Ｒおよび１８Ｇに接続された画素１６は黒表示となる。
【０３９４】
基本的には、１フレームが３フィールドで構成される場合、第１フィールドで、表示領域５０の画素１６に順次Ｒ画像データが書き込まれる。第２フィールドでは、表示領域５０の画素１６に順次Ｇ画像データが書き込まれる。また、第３フィールドでは、表示領域５０の画素１６に順次Ｂ画像が書き込まれる。
【０３９５】
以上のように、フィールドごとにＲデータ→Ｇデータ→Ｂデータ→Ｒデータ→Ｇデータ→Ｂデータ→Ｒデータ→・・・・・ が順次書き換えられシーケンス駆動が実現される。図１のようにスイッチング用トランジスタ１１ｄをオンオフさせて、Ｎ倍パルス駆動を実現することなどは、図５、図１３、図１６などで説明をした。これらの駆動方法をシーケンス駆動と組み合わせることができることは言うまでもない。もちろん、その他の本発明の実施の形態の駆動方法とシーケンス駆動とを組み合わせることができることは言うまでもない。
【０３９６】
また、先に説明した実施の形態では、Ｒ画素１６に画像データを書き込む時は、Ｇ画素およびＢ画素には黒データを書き込むとした。Ｇ画素１６に画像データを書き込む時は、Ｒ画素およびＢ画素には黒データを書き込むとした。Ｂ画素１６に画像データを書き込む時は、Ｒ画素およびＧ画素には黒データを書き込むとした。本発明はこれに限定するものではない。
【０３９７】
たとえば、Ｒ画素１６に画像データを書き込む時は、Ｇ画素およびＢ画素の画像データは前フィールドで書き換えられた画像データを保持するようにしてもよい。このように駆動すれば画面５０輝度を明るくすることができる。Ｇ画素１６に画像データを書き込む時は、Ｒ画素およびＢ画素の画像データは前フィールドで書き換えられた画像データを保持するようにしする。Ｂ画素１６に画像データを書き込む時は、Ｇ画素およびＲ画素の画像データは前フィールドで書き換えられた画像データを保持する。
【０３９８】
以上のように、書き換えている色画素以外の画素の画像データを保持するには、ＲＧＢ画素でゲート信号線１７ａを独立に制御できるようにすればよい。たとえば、図１２５に図示するように、ゲート信号線１７ａＲは、Ｒ画素のトランジスタ１１ｂ、トランジスタ１１ｃのオンオフを制御する信号線とする。また、ゲート信号線１７ａＧは、Ｇ画素のトランジスタ１１ｂ、トランジスタ１１ｃのオンオフを制御する信号線とする。ゲート信号線１７ａＢは、Ｂ画素のトランジスタ１１ｂ、トランジスタ１１ｃのオンオフを制御する信号線とする。一方、ゲート信号線１７ｂはＲ画素、Ｇ画素、Ｂ画素のトランジスタ１１ｄを共通でオンオフさせる信号線とする。
【０３９９】
以上のように構成すれば、ソースドライバ回路１４がＲの画像データを出力し、スイッチ１２５２がＲ接点に切り替わっているときは、ゲート信号線１７ａＲにオン電圧を印加し、ゲート信号線ａＧとゲート信号線ａＢとにオフ電圧を印加することができる。したがって、Ｒの画像データをＲ画素１６に書き込み、Ｇ画素１６およびＢ画素１６は前にフィールドの画像データを保持したままにできる。
【０４００】
第２フィールドでソースドライバ回路１４がＧの画像データを出力し、スイッチ１２５２がＧ接点に切り替わっているときは、ゲート信号線１７ａＧにオン電圧を印加し、ゲート信号線ａＲとゲート信号線ａＢとにオフ電圧を印加することができる。したがって、Ｇの画像データをＧ画素１６に書き込み、Ｒ画素１６およびＢ画素１６は前にフィールドの画像データを保持したままにできる。
【０４０１】
第３フィールドでソースドライバ回路１４がＢの画像データを出力し、スイッチ１２５２がＢ接点に切り替わっているときは、ゲート信号線１７ａＢにオン電圧を印加し、ゲート信号線ａＲとゲート信号線ａＧとにオフ電圧を印加することができる。したがって、Ｂの画像データをＢ画素１６に書き込み、Ｒ画素１６およびＧ画素１６は前にフィールドの画像データを保持したままにできる。
【０４０２】
図１２５の実施の形態では、ＲＧＢごとに画素１６のトランジスタ１１ｂをオンオフさせるゲート信号線１７ａを形成あるは配置するとした。しかし、本発明はこれに限定されるものではない。たとえば、図１２６に図示するように、ＲＧＢの画素１６に共通のゲート信号線１７ａを形成または配置する構成であってもよい。
【０４０３】
図１２５などの構成において、切り替えスイッチ１２５２がＲのソース信号線を選択しているときは、Ｇのソース信号線とＢのソース信号線はオープンになるとして説明をした。しかし、オープン状態は電気的にはフローティング状態であり、好ましいことではない。
【０４０４】
図１２６は、このフローティング状態をなくすために対策を行った構成である。出力切り替え回路１２５１のスイッチ１２５２のａ端子はＶａａ電圧（黒表示となる電圧）に接続されている。ｂ端子はソースドライバ回路１４の出力端子と接続されている。スイッチ１２５２はＲＧＢそれぞれに設けられている。
【０４０５】
図１２６の状態では、スイッチ１２５２ＲはＶａａ端子に接続されている。したがって、ソース信号線１８Ｒには、Ｖａａ電圧（黒電圧）が印加されている。スイッチ１２５２ＧはＶａａ端子に接続されている。したがって、ソース信号線１８Ｇには、Ｖａａ電圧（黒電圧）が印加されている。スイッチ１２５２Ｂはソースドライバ回路１４の出力端子に接続されている。したがって、ソース信号線１８Ｂには、Ｂの映像信号が印加されている。
【０４０６】
以上の状態では、Ｂ画素の書き換え状態であり、Ｒ画素とＧ画素には黒表示電圧が印加される。以上のようにスイッチ１２５２を制御することにより、画素１６の画像は書き換えられる。なお、ゲート信号線１７ｂの制御などに関しては以前説明した実施の形態と同様であるので説明を省略する。
【０４０７】
以上の実施の形態では、第１フィールドでＲ画素１６を書き換え、第２フィールドでＧ画素１６を書き換え、第３フィールドでＢ画素１６を書き換えるとした。つまり、１フィールドごとに書き換えられる画素の色が変化する。本発明はこれに限定されるものではない。１水平走査期間（１Ｈ）ごとに書き換える画素の色を変化させてもよい。たとえば、１Ｈ目にＲ画素を書き換え、２Ｈ番目にＧ画素を書き換え、３Ｈ番目にＢ画素を書き換え、４Ｈ番目にＲ画素を書き換え、・・・・・・と駆動する方法である。もちろん、２Ｈ以上の複数水平走査期間ごとに書き換える画素の色を変化させてもよいし、１／３フィールドごとに書き換える画素の色を変化させてもよい。
【０４０８】
図１２７は１Ｈごとに書き換える画素の色を変化させた実施の形態である。なお、図１２７から図１２９において、斜線でしめした画素１６は、画素を書き換えずに前フィールドの画像データを保持していること、もしくは、黒表示にされていることを示している。もちろん、画素を黒表示したり、前フィールドのデータを保持したりと繰り返し実施してもよい。
【０４０９】
なお、図１２５から図１２９の駆動方式において、図１３などのＮ倍パルス駆動やＭ行同時駆動を実施してもよいことは言うまでもない。図１２５から図１２９などは画素１６の書き込み状態を説明している。ＥＬ素子１５の点灯制御は説明しないが、以前あるいは以降に説明する実施の形態を組み合わせることができることは言うまでもない。もちろん、図２７で説明したダミー画素行２７１を形成した構成、ダミー画素行を使用する駆動方法と組み合わせてもよい。
【０４１０】
また、１フレームは３フィールドで構成されることに限定されるものではない。２フィールドでもよいし、４フィールド以上でもよい。１フレームが２フィールドで、ＲＧＢの３原色の場合は、第１フィールドで、ＲとＧ画素を書き換え、第２フィールドでＢ画素を書き換えるという実施の形態が例示される。また、１フレームが４フィールドで、ＲＧＢの３原色の場合は、第１フィールドで、Ｒ画素を書き換え、第２フィールドでＧ画素を書き換え、第３フィールドと第４フィールドでＢ画素を書き換えるという実施の形態が例示される。これらのシーケンスは、ＲＧＢのＥＬ素子１５の発光効率を考慮して検討することのより効率よくホワイトバランスをとることができる。
【０４１１】
以上の実施の形態では、第１フィールドでＲ画素１６を書き換え、第２フィールドでＧ画素１６を書き換え、第３フィールドでＢ画素１６を書き換えるとした。つまり、１フィールドごとに書き換えられる画素の色が変化する。
【０４１２】
図１２７の実施の形態では、第１フィールドの１Ｈ目にＲ画素を書き換え、２Ｈ番目にＧ画素を書き換え、３Ｈ番目にＢ画素を書き換え、４Ｈ番目にＲ画素を書き換え、・・・・・・と駆動する方法である。もちろん、２Ｈ以上の複数水平走査期間ごとに書き換える画素の色を変化させてもよいし、１／３フィールドごとに書き換える画素の色を変化させてもよい。
【０４１３】
図１２７の実施の形態では、第１フィールドの１Ｈ目にＲ画素を書き換え、２Ｈ番目にＧ画素を書き換え、３Ｈ番目にＢ画素を書き換え、４Ｈ番目にＲ画素を書き換える。第２フィールドの１Ｈ目にＧ画素を書き換え、２Ｈ番目にＢ画素を書き換え、３Ｈ番目にＲ画素を書き換え、４Ｈ番目にＧ画素を書き換える。第３フィールドの１Ｈ目にＢ画素を書き換え、２Ｈ番目にＲ画素を書き換え、３Ｈ番目にＧ画素を書き換え、４Ｈ番目にＢ画素を書き換える。
【０４１４】
以上のように、各フィールドでＲ、Ｇ、Ｂ画素を任意にあるいは所定の規則性を持って書き換えることにより、Ｒ、Ｇ、Ｂのカラーセパレーションを防止することができる。また、フリッカの発生も抑制できる。
【０４１５】
図１２８では、１Ｈごとに書き換えられる画素１６の色数は複数となっている。図１２７では、第１フィールドにおいて、１Ｈ番目は書き換えられる画素１６はＲ画素であり、２Ｈ番目は書き換えられる画素１６はＧ画素である。また、３Ｈ番目は書き換えられる画素１６はＢ画素であり、４Ｈ番目は書き換えられる画素１６はＲ画素である。
【０４１６】
図１２８では、１Ｈごとに、書き換える画素の色位置を異ならせている。各フィールドでＲ、Ｇ、Ｂ画素を異ならせ（所定の規則性を持っていてもよいことは言うまでもない）、順次書き換えることにより、Ｒ、Ｇ、Ｂのカラーセパレーションを防止することができる。また、フリッカの発生も抑制できる。
【０４１７】
なお、図１２８の実施の形態においても、各絵素（ＲＧＢ画素の組）では、ＲＧＢの点灯時間あるいは発光強度を一致させる。このことは、図１２６、図１２７などの実施の形態においても同然、実施することは言うまでもない。色ムラになるからである。
【０４１８】
図１２８のように、１Ｈごとに書き換える画素の色数（図１２８の第１フィールドの１Ｈ番目は、Ｒ、Ｇ、Ｂの３色が書き換えられている）を複数にするのは、図１２５において、ソースドライバ回路１４が各出力端子に任意（一定の規則性があってもよい）の色の映像信号を出力できるように構成し、スイッチ１２５２が接点Ｒ、Ｇ、Ｂを任意（一定の規則性があってもよい）に接続できるように構成すればよい。
【０４１９】
図１２９の実施の形態の表示パネルでは、ＲＧＢの３原色に加えて、Ｗ（白）の画素１６Ｗを有している。画素１６Ｗを形成または配置することのより、色ピーク輝度を良好に実現できる。また、高輝度表示を実現できる。図１２９（ａ）は１画素行に、Ｒ、Ｇ、Ｂ、Ｗ画素１６を形成した実施の形態である。図１２９（ｂ）は、１画素行ごとに、ＲＧＢＷの画素１６を配置した構成である。
【０４２０】
図１２９の駆動方法においても、図１２７、図１２８などの駆動方式を実施できることは言うまでもない。また、Ｎ倍パルス駆動や、Ｍ画素行同時駆動などを実施できることは言うまでもない。これらの事項は、当業者であれば本明細書により容易に具現化できるので説明を省略する。
【０４２１】
なお、本発明の実施の形態は説明を容易にするため、本発明の実施の形態の表示パネルはＲＧＢの３原色を有するとして説明しているが、これに限定するものではない。ＲＧＢに加えて、シアン、イエロー、マゼンダを加えても良いし、Ｒ、Ｇ、Ｂのいずれかの単色、Ｒ、Ｇ、Ｂのいずれかの２色を用いた表示パネルであってもよい。
【０４２２】
また、以上のシーケンス駆動方式では、フィールドごとにＲＧＢを操作するとしてが、本発明はこれに限定されるものではないことは言うまでもない。また、図１２５から図１２９の実施の形態は、画素１６に画像データを書き込む方法について説明したものである。図１などのトランジスタ１１ｄを操作し、ＥＬ素子１５に電流を流して画像を表示する方式を説明したものではない（もちろん、関連している）。ＥＬ素子１５に流れる電流は、図１の画素構成では、トランジスタ１１ｄを制御することにより行う。
【０４２３】
また、図１２７、図１２８などの駆動方法では、トランジスタ１１ｄ（図１の場合）を制御することにより、ＲＧＢ画像を順次表示することができる。たとえば、図１３０（ａ）は１フレーム（１フィールド）期間にＲ表示領域５３Ｒ、Ｇ表示領域５３Ｇ、Ｂ表示領域５３Ｂを画面の上から下方向（下方向から上方向でもよい）に走査する。ＲＧＢの表示領域以外の領域は非表示領域５２とする。つまり、間欠駆動を実施する。
【０４２４】
図１３０（ｂ）は１フィールド（１フレーム）期間にＲＧＢ表示領域５３を複数発生するように実施した実施の形態である。この駆動方法は、図１６の駆動方法と類似である。したがって、説明を必要としないであろう。図１３０（ｂ）に表示領域５３を複数に分割することにより、フリッカの発生はより低フレームレートでもなくなる。
【０４２５】
図１３１（ａ）は、ＲＧＢの表示領域５３で表示領域５３の面積を異ならせたものである（表示領域５３の面積は点灯期間に比例することは言うまでもない）。図１３１（ａ）では、Ｒ表示領域５３ＲとＧ表示領域５３Ｇと面積を同一にしている。Ｇ表示領域５３ＧよりＢ表示領域５３Ｂの面積を大きくしている。有機ＥＬ表示パネルでは、Ｂの発光効率が悪い場合が多い、図１３１（ａ）のようにＢ表示領域５３Ｂを他の色の表示領域５３よりも大きくすることにより、効率よくホワイトバランスをとることができるようになる。
【０４２６】
図１３１（ｂ）は、１フィールド（フレーム）期間で、Ｂ表示期間５３Ｂが複数（５３Ｂ１、５３Ｂ２）となるようにした実施の形態である。図１３１（ａ）は１つのＢ表示領域５３Ｂを変化させる方法であった。変化させることによりホワイトバランスを良好に調整できるようにする。図１３１（ｂ）は、同一面積のＢ表示領域５３Ｂを複数表示させることにより、ホワイトバランスを良好にする。
【０４２７】
本発明の実施の形態の駆動方式は図１３１（ａ）と図１３１（ｂ）のいずれに限定するものではない。Ｒ、Ｇ、Ｂの表示領域５３を発生し、また、間欠表示することにより、結果として動画ボケを対策し、画素１６への書き込み不足を改善することを目的としている。なお、図１６の駆動方法では、Ｒ、Ｇ、Ｂが独立の表示領域５３は発生しない。ＲＧＢが同時に表示される（Ｗ表示領域５３が表示されると表現すべきである）。なお、図１３１（ａ）と図１３１（ｂ）とは組み合わせてもよいことはいうまでもない。たとえば、図１３１（ａ）のＲＧＢの表示面積５３を変化し、かつ図１３１（ｂ）のＲＧＢの表示領域５３を複数発生させる駆動方法の実施である。
【０４２８】
なお、図１３０から図１３１の駆動方式は、図１２５から図１２９の本発明の実施の形態の駆動方式に限定されるものではない。図４１のように、ＲＧＢごとにＥＬ素子１５（ＥＬ素子１５Ｒ、ＥＬ素子１５Ｇ、ＥＬ素子１５Ｂ）に流れる電流を制御できる構成あれば、図１３０、図１３１の駆動方式を容易に実施できることは言うでもないであろう。ゲート信号線１７ｂＲにオンオフ電圧を印加することにより、Ｒ画素１６Ｒをオンオフ制御することができる。ゲート信号線１７ｂＧにオンオフ電圧を印加することにより、Ｇ画素１６Ｇをオンオフ制御することができる。ゲート信号線１７ｂＢにオンオフ電圧を印加することにより、Ｂ画素１６Ｂをオンオフ制御することができる。
【０４２９】
また、以上の駆動を実現するためには、図１３２に図示するように、ゲート信号線１７ｂＲを制御するゲートドライバ回路１２ｂＲ、ゲート信号線１７ｂＧを制御するゲートドライバ回路１２ｂＧ、ゲート信号線１７ｂＢを制御するゲートドライバ回路１２ｂＢを形成または配置すればよい。図１３２のゲートドライバ１２ｂＲ、１２ｂＧ、１２ｂＢを図６などで説明した方法で駆動することにより、図１３０、図１３１の駆動方法を実現できる。もちろん、図１３２の表示パネルの構成で、図１６の駆動方法なども実現できることは言うまでもない。
【０４３０】
また、図１２５から図１２８の構成で、画像データを書き換える画素１６以外の画素１６に、黒画像データを書き換える方式であれば、ＥＬ素子１５Ｒを制御するゲート信号線１７ｂＲ、ＥＬ素子１５Ｇを制御するゲート信号線１７ｂＧ、ＥＬ素子１５Ｂを制御するゲート信号線ｂＢが分離されておらず、ＲＧＢ画素に共通のゲート信号線１７ｂであっても、図１３０、図１３１の駆動方式を実現できることは言うまでもない。
【０４３１】
図１５、図１８、図２１などでは、ゲート信号線１７ｂ（ＥＬ側選択信号線）は１水平走査期間（１Ｈ）を単位として、オン電圧（Ｖｇｌ）、オフ電圧（Ｖｇｈ）を印加するとして説明をした。しかし、ＥＬ素子１５の発光量は、流す電流が定電流の時、流す時間に比例する。したがって、流す時間は１Ｈ単位に限定する必要はない。
アウトプットイネーブル（ＯＥＶ）の概念を導入するため、以下のように規定する。ＯＥＶ制御を行うことにより、１水平走査期間（１Ｈ）以内のゲート信号線１７ａ、１７ｂにオンオフ電圧（Ｖｇｌ電圧、Ｖｇｈ電圧）を画素１６に印加できるようになる。
説明を容易にするため、本発明の実施の形態の表示パネルでは、電流プログラムを行う画素行を選択するゲート信号線１７ａ（図１の場合）であるとして説明をする。また、ゲート信号線１７ａを制御するゲートドライバ回路１２ａの出力をＷＲ側選択信号線と呼ぶ。ＥＬ素子１５を選択するゲート信号線１７ｂ（図１の場合）であるとして説明をする。また、ゲート信号線１７ｂを制御するゲートドライバ回路１２ｂの出力をＥＬ側選択信号線と呼ぶ。
【０４３２】
ゲートドライバ回路１２は、スタートパルスが入力され、入力されたスタートパルスが保持データとして順次シフトレジスタ内をシフトする。ゲートドライバ回路１２ａのシフトレジスタ内の保持データにより、ＷＲ側選択信号線に出力される電圧がオン電圧（Ｖｇｌ）かオフ電圧（Ｖｇｈ）かが決定される。さらに、ゲートドライバ回路１２ａの出力段には、強制的に出力をオフにするＯＥＶ１回路（図示せず）が形成または配置されている。ＯＥＶ１回路がＬレベルの時には、ゲートドライバ回路１２ａの出力であるＷＲ側選択信号をそのままゲート信号線１７ａに出力する。以上の関係をロジック的に図示すれば、図２２４（ａ）の関係となる（ＯＲ回路である）。なお、オン電圧をロジックレベルのＬ（０）とし、オフ電圧をロジック電圧のＨ（１）としている。
【０４３３】
つまり、ゲートドライバ回路１２ａがオフ電圧を出力している場合は、ゲート信号線１７ａにオフ電圧が印加される。ゲートドライバ回路１２ａがオン電圧（ロジックではＬレベル）を出力している場合は、ＯＲ回路でＯＥＶ１回路の出力とＯＲが取られてゲート信号線１７ａに出力される。つまり、ＯＥＶ１回路は、Ｈレベルの時、ゲートドライバ信号線１７ａに出力する電圧をオフ電圧（Ｖｇｈ）にする（図１７６のタイミングチャートの例を参照のこと）。
【０４３４】
ゲートドライバ回路１２ｂのシフトレジスタ内の保持データにより、ゲート信号線１７ｂ（ＥＬ側選択信号線）に出力される電圧がオン電圧（Ｖｇｌ）かオフ電圧（Ｖｇｈ）かが決定される。さらに、ゲートドライバ回路１２ｂの出力段には、強制的に出力をオフにするＯＥＶ２回路（図示せず）が形成または配置されている。ＯＥＶ２回路がＬレベルの時には、ゲートドライバ回路１２ｂの出力をそのままゲート信号線１７ｂに出力する。以上の関係をロジック的に図示すれば、図１７６（ａ）の関係となる。なお、オン電圧をロジックレベルのＬ（０）とし、オフ電圧をロジック電圧のＨ（１）としている。
【０４３５】
つまり、ゲートドライバ回路１２ｂがオフ電圧を出力している場合（ＥＬ側選択信号はオフ電圧）は、ゲート信号線１７ｂにオフ電圧が印加される。ゲートドライバ回路１２ｂがオン電圧（ロジックではＬレベル）を出力している場合は、ＯＲ回路でＯＥＶ２回路の出力とＯＲが取られてゲート信号線１７ｂに出力される。つまり、ＯＥＶ２回路は、入力信号がＨレベルの時、ゲートドライバ信号線１７ｂに出力する電圧をオフ電圧（Ｖｇｈ）にする。したがって、ＯＥＶ２回路のよりＥＬ側選択信号がオン電圧出力状態であっても、強制的にゲート信号線１７ｂに出力される信号はオフ電圧（Ｖｇｈ）になる。なお、ＯＥＶ２回路の入力がＬであれば、ＥＬ側選択信号がスルーでゲート信号線１７ｂに出力される（図１７６のタイミングチャートの例を参照のこと）。
【０４３６】
なお、ＯＥＶ２の制御により、画面輝度を調整する。画面輝度により変化できる明るさの許容範囲がある。図１７５は許容変化（％）と画面輝度（ｎｔ）の関係を図示したものである。図１７５でわかるように、比較的暗い画像で許容変化量が小さい。したがって、ＯＥＶ２による制御あるいはＤｕｔｙ比制御による画面５０の輝度調整は、画面５０輝度を考慮して制御する。制御による許容変化は画面が明るい時よりも暗い時を短くする。
【０４３７】
図１４０は、１／４Ｄｕｔｙ比駆動である。４Ｈ期間に１Ｈ期間の間、ゲート信号線１７ｂ（ＥＬ側選択信号線）にオン電圧が印加され、水平同期信号（ＨＤ）に同期してオン電圧が印加されている位置が走査される。したがって、オン時間は１Ｈ単位である。
【０４３８】
しかし、本発明はこれに限定するものではなく、図１４３に図示するように１Ｈ未満（図１４３は１／２Ｈ）としてもよく、また、１Ｈ以下としてもよい。つまり、１Ｈ単位に限定されるものではなく、１Ｈ単位以外の発生も容易である。ゲートドライバ回路１２ｂ（ゲート信号線１７ｂを制御する回路である）の出力段に形成または配置されたＯＥＶ２回路を用いればよい。ＯＥＶ２回路は先に説明したＯＥＶ１回路と同様であるので説明を省略する。
【０４３９】
図１４１は、ゲート信号線１７ｂ（ＥＬ側選択信号線）のオン時間は１Ｈを単位としていない。奇数画素行のゲート信号線１７ｂ（ＥＬ側選択信号線）は１Ｈ弱の期間オン電圧が印加される。偶数画素行のゲート信号線１７ｂ（ＥＬ側選択信号線）は、極短い期間オン電圧が印加される。また、奇数画素行のゲート信号線１７ｂ（ＥＬ側選択信号線）に印加されるオン電圧時間Ｔ１と偶数画素行のゲート信号線１７ｂ（ＥＬ側選択信号線）に印加されるオン電圧時間Ｔ２を加えた時間を１Ｈ期間となるようにしている。図１４１を第１フィールドの状態とする。
【０４４０】
第１フィールドの次の第２フィールドでは、偶数画素行のゲート信号線１７ｂ（ＥＬ側選択信号線）は１Ｈ弱の期間オン電圧が印加される。奇数画素行のゲート信号線１７ｂ（ＥＬ側選択信号線）は、極短い期間オン電圧が印加される。また、偶数画素行のゲート信号線１７ｂ（ＥＬ側選択信号線）に印加されるオン電圧時間Ｔ１と奇数画素行のゲート信号線１７ｂ（ＥＬ側選択信号線）に印加されるオン電圧時間Ｔ２を加えた時間を１Ｈ期間となるようにしている。
【０４４１】
以上のように、複数画素行でのゲート信号線１７ｂ（ＥＬ側選択信号線）に印加するオン時間の和を一定となるようにし、また、複数フィールドで各画素行のＥＬ素子１５の点灯時間を一定となるようにしてもよい。
【０４４２】
図１４２は、ゲート信号線１７ｂ（ＥＬ側選択信号線）のオン時間を１．５Ｈをしている。また、Ａ点におけるゲート信号線１７ｂ（ＥＬ側選択信号線）の立ち上りと立下りが重なるようにしている。ゲート信号線１７ｂ（ＥＬ側選択信号線）とソース信号線１８とはカップリングしている。そのため、ゲート信号線１７ｂ（ＥＬ側選択信号線）の波形が変化すると波形の変化がソース信号線１８に突き抜ける。この突き抜けによりソース信号線１８に電位変動が発生すると電流（電圧）プログラムの精度が低下し、駆動用トランジスタ１１ａの特性ムラが表示されるようになる。
【０４４３】
図１４２において、Ａ点において、ゲート信号線１７Ｂ（ＥＬ側選択信号線）（１）はオン電圧（Ｖｇｌ）印加状態からオフ電圧（Ｖｇｈ）印加状態に変化する。ゲート信号線１７Ｂ（ＥＬ側選択信号線）（２）はオフ電圧（Ｖｇｈ）印加状態からオン電圧（Ｖｇｌ）印加状態に変化する。したがって、Ａ点では、ゲート信号線１７Ｂ（ＥＬ側選択信号線）（１）の信号波形とゲート信号線１７Ｂ（ＥＬ側選択信号線）（２）の信号波形が打ち消しあう。したがって、ソース信号線１８とゲート信号線１７Ｂ（ＥＬ側選択信号線）とがカップリングしていても、ゲート信号線１７Ｂ（ＥＬ側選択信号線）の波形変化がソース信号線１８に突き抜けることはない。そのため、良好な電流（電圧）プログラム精度を得ることができ、均一な画像表示を実現できる。
【０４４４】
なお、図１４２は、オン時間が１．５Ｈの実施の形態であった。しかし、本発明はこれに限定するものではなく、図１４４に図示するように、オン電圧の印加時間を１Ｈ以下としてもよいことは言うまでもない。
【０４４５】
ゲート信号線１７Ｂ（ＥＬ側選択信号線）にオン電圧を印加する期間を調整することにより、表示画面５０の輝度をリニアに調整することができる。これはＯＥＶ２回路を制御することにより容易に実現できる。たとえば、図１４５では、図１４５（ａ）よりも図１４５（ｂ）の方が表示輝度は低くなる。また、図１４５（ｂ）よりも図１４５（ｃ）の方が表示輝度は低くなる。
【０４４６】
図１０９はＯＥＶ２とゲート信号線１７ｂの信号波形の関係を図示してものである。図１０９において、図１０９（ａ）が最もＯＥＶ２がＬレベルになる期間が短い。したがって、ゲート信号線１７ｂにオン電圧が印加される期間が短いため、ＥＬ素子１５に流れる電流期間は短くなる。この状態は結果的にはＤｕｔｙ比が小さい状態である。図１０９（ｂ）が次にＯＥＶ２がＬレベルになる期間が長い。さらに図１０９（ｃ）は図１０９（ｂ）よりもＯＥＶ２がＬレベルになる期間が長い。そのため、図１０９（ｃ）のＤｕｔｙ比は図１０９（ｂ）のＤｕｔｙ比よりも大きいことになる。
【０４４７】
なお、図１０９（ａ）（ｂ）（ｃ）の実施の形態は、１Ｈより短い期間でＤｕｔｙ比制御を行うものである。しかし、本発明はこれに限定するものではなく、図１０９（ｄ）に図示するように１Ｈ単位でＤｕｔｙ比制御を行っても良い。なお、図１０９（ｄ）はＤｕｔｙ比１／２の実施の形態である。
図１０９（ａ）が最もＯＥＶ２がＬレベルになる期間が短い。したがって、ゲート信号線１７ｂにオン電圧が印加される期間が短いため、ＥＬ素子１５に流れる電流期間は短くなる。この状態は結果的にはＤｕｔｙ比が小さい状態である。
図１０９（ａ）が最もＯＥＶ２がＬレベルになる期間が短い。したがって、ゲート信号線１７ｂにオン電圧が印加される期間が短いため、ＥＬ素子１５に流れる電流期間は短くなる。この状態は結果的にはＤｕｔｙ比が小さい状態である。
また、図１４６に図示するように、１Ｈ期間にオン電圧を印加する期間とオフ電圧を印加する期間の組を複数回設けてもより。図１４６（ａ）は６回設けた実施の形態である。図１４６（ｂ）は３回設けた実施の形態である。図１４６（ｃ）は１回設けた実施の形態である。図１４６では、図１４６（ａ）よりも図１４６（ｂ）の方が表示輝度は低くなる。また、図１４６（ｂ）よりも図１４６（ｃ）の方が表示輝度は低くなる。したがって、オン期間の回数を制御することにより表示輝度を容易に調整（制御）できる。
【０４４８】
以後、本発明の実施の形態の電流駆動方式のソースドライバＩＣ（回路）１４について説明をする。本発明の実施の形態のソースドライバＩＣは、以前に説明した本発明の実施の形態の駆動方法、駆動回路を実現するために用いる。また、本発明の実施の形態の駆動方法、駆動回路、表示装置と組み合わせて用いる。なお、説明は、ＩＣチップとして説明をするがこれに限定するものではなく、低温ポリシリコン技術、アモルファスシリコン技術などを用いて、表示パネルの基板７１上に作製してもよいことは言うまでもない。
【０４４９】
まず、図５５に、従来の電流駆動方式のドライバ回路の一例を示す。ただし、図５５は本発明の実施の形態の電流駆動方式のソースドライバＩＣ（ソースドライバ回路）１４を説明するための原理的なものである。
【０４５０】
図５５において、５５１はＤ／Ａ変換器である。Ｄ／Ａ変換器５５１にはｎビットのデータ信号が入力され、入力されたデータに基づき、Ｄ／Ａ変換器からアナログ信号が出力される。このアナログ信号はオペアンプ５５２に入力される。オペアンプ５５２はＮチャンネルトランジスタ４７１ａに入力され、トランジスタ４７１ａに流れる電流が抵抗５３１に流れる。抵抗Ｒの端子電圧はオペアンプ５５２の−入力となり、この−端子の電圧とオペアンプ５５２の＋端子とは同一電圧となる。したがってＤ／Ａ変換器５５１の出力電圧は抵抗５３１の端子電圧となる。
【０４５１】
抵抗５３１の抵抗値が１ＭΩとし、Ｄ／Ａ変換器５５１の出力が１（Ｖ）であれば、抵抗５３１には１（Ｖ）／１ＭΩ＝１（μＡ）の電流が流れる。これが定電流回路となる。したがって、データ信号の値に応じて、Ｄ／Ａ変換器５５１のアナログ出力が変化し、このアナログ出力に値にもとづいて抵抗５３１に所定電流が流れ、プログラム電流Ｉｗとなる。
【０４５２】
しかし、ＤＡ変換回路５５１の回路規模は大きい。また、オペアンプ５５２の回路規模も大きい。１出力回路に、ＤＡ変換回路５５１とオペアンプ５５２を形成するとソースドライバＩＣ１４の大きさは巨大となる。したがって、実用上は作製することが不可能である。
【０４５３】
本発明の実施の形態はかかる点に鑑みてなされたものである。本発明の実施の形態のソースドライバ回路１４は、電流出力回路の規模をコンパクトにし、電流出力端子間の出力電流ばらつきをできるだけ最小限にするための回路構成、レイアウト構成を有するものである。
【０４５４】
図４７に、本発明の実施の形態の電流駆動方式のソースドライバＩＣ（回路）１４の１実施の形態における構成図を示す。図４７は、一例として電流源を３段構成（４７１、４７２、４７３）とした場合の多段式カレントミラー回路を示している。
【０４５５】
図４７において、第１段の電流源４７１の電流値は、Ｎ個（ただし、Ｎは任意の整数）の第２段電流源４７２にカレントミラー回路によりコピーされる。更に、第２段電流源４７２の電流値は、Ｍ個（ただし、Ｍは任意の整数）の第３段電流源４７３にカレントミラー回路によりコピーされる。この構成により、結果として第１段電流源４７１の電流値は、Ｎ×Ｍ個の第３段電流源４７３にコピーされることになる。
【０４５６】
例えば、ＱＣＩＦ形式の表示パネルのソース信号線１８に１個のドライバＩＣ１４で駆動する場合は、１７６出力（ソース信号線が各ＲＧＢで１７６出力必要なため）となる。この場合は、Ｎを１６個とし、Ｍ＝１１個とする。しがたって、１６×１１＝１７６となり、１７６出力に対応できる。このように、ＮまたはＭのうち、一方を８または１６もしくはその倍数とすることにより、ドライバＩＣの電流源のレイアウト設計が容易になる。
【０４５７】
本発明の実施の形態の多段式カレントミラー回路による電流駆動方式のソースドライバＩＣ（回路）１４では、前記したように、第１段電流源４７１の電流値を直接Ｎ×Ｍ個の第３段電流源４７３にカレントミラー回路でコピーするのではなく、中間に第２段電流源４７２を配備しているので、そこでトランジスタ特性のばらつきを吸収することが可能である。
【０４５８】
特に、本発明の実施の形態は、第１段のカレントミラー回路（電流源４７１）と第２段にカレントミラー回路（電流源４７２）を密接して配置するところに特徴がある。第１段の電流源４７１から第３段の電流源４７３（つまり、カレントミラー回路の２段構成）であれば、第１段の電流源と接続される第２段の電流源４７３の個数が多く、第１段の電流源４７１と第３段の電流源４７３を密接して配置することができない。
【０４５９】
本発明の実施の形態のソースドライバ回路１４のように、第１段のカレントミラー回路（電流源４７１）の電流を第２段のカレントミラー回路（電流源４７２）にコピーし、第２段のカレントミラー回路（電流源４７２）の電流を第３段にカレントミラー回路（電流源４７２）にコピーする構成である。この構成では、第１段のカレントミラー回路（電流源４７１）に接続される第２段のカレントミラー回路（電流源４７２）の個数は少ない。したがって、第１段のカレントミラー回路（電流源４７１）と第２段のカレントミラー回路（電流源４７２）とを密接して配置することができる。
【０４６０】
密接してカレントミラー回路を構成するトランジスタを配置できれば、当然のことながら、トランジスタのばらつきは少なくなるから、コピーされる電流値のバラツキも少なくなる。また、第２段のカレントミラー回路（電流源４７２）に接続される第３段のカレントミラー回路（電流源４７３）の個数も少なくなる。したがって、第２段のカレントミラー回路（電流源４７２）と第３段のカレントミラー回路（電流源４７３）とを密接して配置することができる。
【０４６１】
つまり、全体として、第１段のカレントミラー回路（電流源４７１）、第２段のカレントミラー回路（電流源４７２）、第３段のカレントミラー回路（電流源４７３）の電流受け取り部のトランジスタを密接して配置することができる。したがって、密接してカレントミラー回路を構成するトランジスタを配置できるから、トランジスタのばらつきは少なくなり、出力端子からの電流信号のバラツキは極めて少なくなる（精度が高い）。
【０４６２】
本発明の実施の形態において、電流源４７１、４７２、４７３と表現したり、カレントミラー回路と表現したりしている。これらは同義に用いている。つまり、電流源とは、本発明の実施の形態の基本的な構成概念であり、電流源を具体的に構成するとカレントミラー回路となるからである。したがって、電流源はカレントミラー回路のみに限定するものではなく、オペアンプ５５２とトランジスタ４７１と抵抗Ｒの組み合わせからなる定電流回路でもよい。
【０４６３】
図４８はさらに具体的なソースドライバＩＣ（回路）１４の構造図である。図４８は第３の電流源４７３の部分を図示している。つまり、１つのソース信号線１８に接続される出力部である。最終段のカレントミラー構成として、複数の同一サイズのカレントミラー回路（単位トランジスタ４８４（１単位））で構成されており、その個数が画像データのビットに対応して、ビット重み付けされている。
【０４６４】
なお、本発明の実施の形態のソースドライバＩＣ（回路）１４を構成するトランジスタは、ＭＯＳタイプに限定するものではなく、バイポーラタイプでもよい。また、シリコン半導体に限定するものではなく、ガリ砒素半導体でもよい。また、ゲルマニウム半導体でもよい。また、基板に低温ポリシリコンなどのポリシリコン技術、アモルファスシリコン技術で直接形成したものでもよい。
【０４６５】
図４８で明らかであるが、本発明の１実施の形態として、６ビットのデジタル入力の場合を図示している。つまり、２の６乗であるから、６４階調表示である。このソースドライバＩＣ１４をアレイ基板に積載することにより、赤（Ｒ）、緑（Ｇ）、青（Ｂ）が各６４階調であるから、６４×６４×６４＝約２６万色を表示できることになる。
【０４６６】
６４階調の場合は、Ｄ０ビットの単位トランジスタ４８４は１個、Ｄ１ビットの単位トランジスタ４８４は２個、Ｄ２ビットの単位トランジスタ４８４は４個、Ｄ３ビットの単位トランジスタ４８４は８個、Ｄ４ビットの単位トランジスタ４８４は１６個、Ｄ５ビットの単位トランジスタ４８４は３２個であるから、計単位トランジスタ４８４は６３個である。つまり、本発明の実施の形態は階調の表現数（この実施の形態の場合は、６４階調）−１個の単位トランジスタ４８４を１出力と構成（形成）する。なお、単位トランジスタ１個が複数のサブ単位トランジスタに分割されている場合であっても、単位トランジスタが単にサブ単位トランジスタに分割されているだけである。したがって、本発明の実施の形態が、階調の表現数−１個の単位トランジスタで構成されていることには差異はない（同義である）。
【０４６７】
図４８において、Ｄ０はＬＳＢ入力を示しており、Ｄ５はＭＳＢ入力を示している。Ｄ０入力端子にＨレベル（正論理時）の時、スイッチ４８１ａ（オンオフ手段である。もちろん、単体トランジスタで構成してもよいし、ＰチャンネルトランジスタとＮチャンネルトランジスタとを組み合わせたアナログスイッチなどでもよい）がオンする。すると、カレントミラーを構成する電流源（１単位）４８４に向かって電流が流れる。この電流はＩＣ１４内の内部配線４８３に流れる。この内部配線４８３はＩＣ１４の端子電極を介してソース信号線１８に接続されているから、この内部配線４８３に流れる電流が画素１６のプログラム電流となる。
【０４６８】
たとえば、Ｄ１入力端子にＨレベル（正論理時）の時、スイッチ４８１ｂがオンする。すると、カレントミラーを構成する２つの電流源（１単位）４８４に向かって電流が流れる。この電流はＩＣ１４内の内部配線４８３に流れる。この内部配線４８３はＩＣ１４の端子電極を介してソース信号線１８に接続されているから、この内部配線４８３に流れる電流が画素１６のプログラム電流となる。
【０４６９】
他のスイッチ４８１でも同様である。Ｄ２入力端子にＨレベル（正論理時）の時は、スイッチ４８１ｃがオンする。すると、カレントミラーを構成する４つの電流源（１単位）４８４に向かって電流が流れる。Ｄ５入力端子にＨレベル（正論理時）の時は、スイッチ４８１ｆがオンする。すると、カレントミラーを構成する３２つの電流源（１単位）４８４に向かって電流が流れる。
【０４７０】
以上のように、外部からのデータ（Ｄ０〜Ｄ５）に応じて、それに対応する電流源（１単位）に向かって電流が流れる。したがって、データに応じて、０個から６３個に電流源（１単位）に電流が流れるように構成されている。
【０４７１】
なお、本発明の実施の形態は説明を容易にするため、電流源は６ビットの６３個としているが、これに限定するものではない。８ビットの場合は、２５５個の単位トランジスタ４８４を形成（配置）すればよい。また、４ビットの時は、１５個の単位トランジスタ４８４を形成（配置）すればよい。単位電流源を構成するトランジスタ４８４は同一のチャンネル幅Ｗ、チャンネル幅Ｌとする。このように同一のトランジスタで構成することにより、ばらつきの少ない出力段を構成することができる。
【０４７２】
また、単位トランジスタ４８４はすべてが、同一の電流を流すことに限定するものではない。たとえば、各単位トランジスタ４８４を重み付けしてもよい。たとえば、１単位の単位トランジスタ４８４と、２倍の単位トランジスタ４８４と、４倍の単位トランジスタ４８４などを混在させて電流出力回路を構成してもよい。 しかし、単位トランジスタ４８４を重み付けして構成すると、各重み付けした電流源が重み付けした割合にならず、バラツキが発生する可能性がある。したがって、重み付けする場合であっても、各電流源は、１単位の電流源となるトランジスタを複数個形成することにより構成することが好ましい。
【０４７３】
単位トランジスタ４８４を構成するトランジスタの大きさは一定以上の大きさが必要である。トランジスタサイズが小さいほど出力電流のバラツキが大きくなる。トランジスタ４８４の大きさとは、チャンネル長Ｌとチャンネル幅Ｗをかけたサイズをいう。たとえば、Ｗ＝３μｍ、Ｌ＝４μｍであれば、１つの単位電流源を構成するトランジスタ４８４のサイズは、Ｗ×Ｌ＝１２平方μｍである。トランジスタサイズが小さくなるほどバラツキが大きくなるのはシリコンウエハの結晶界面の状態が影響しているためと考えられる。したがって、１つのトランジスタが複数の結晶界面にまたがって形成されているとトランジスタの出力電流バラツキは小さくなる。
【０４７４】
トランジスタサイズと出力電流のバラツキの関係を図１１９に示す。図１１９のグラフの横軸はトランジスタサイズ（平方μｍ）である。縦軸は、出力電流のバラツキを％で示したものである。ただし、出力電流のバラツキ％は、単位電流源（１つの単位トランジスタ）４８４を６３個の組で形成し（６３個形成し）、この組を多数組ウエハ上に形成し、出力電流のバラツキをもとめたものである。したがって、グラフの横軸は、１つの単位電流源を構成するトランジスタサイズ（単位トランジスタ４８４のサイズ）で図示しているが、実際の並列するトランジスタは６３個あるので面積は６３倍である。しかし、図１１９では単位トランジスタ４８４の大きさを単位として検討している。したがって、図１１９でおいて、３０平方μｍの単位トランジスタ４８４を６３個形成したとき、その時の出力電流のバラツキは、０．５％となることを示している。
【０４７５】
６４階調の場合は、１００／６４＝１．５％である。したがって、出力電流バラツキは１．５％以内にする必要がある。図１１９から１．５％以下にするためには、単位トランジスタのサイズは２平方μｍ以上にする必要がある（６４階調は６３個の２平方μｍの単位トランジスタが動作する）。一方でトランジスタサイズには制限がある。ＩＣチップサイズが大きくなる点と、１出力あたりの横幅に制限があるからである。この点から、単位トランジスタ４８４のサイズの上限は、３００平方μｍである。したがって、６４階調表示では、単位トランジスタ４８４のサイズは、２平方μｍ以上３００平方μｍ以下にする必要がある。
【０４７６】
１２８階調の場合は、１００／１２８＝１％である。したがって、出力電流バラツキは１％以内にする必要がある。図１１９から１％以下にするためには、単位トランジスタのサイズは８平方μｍ以上にする必要がある。したがって、１２８階調表示では、単位トランジスタ４８４のサイズは、８平方μｍ以上３００平方μｍ以下にする必要がある。
【０４７７】
一般的に、階調数をＫとし、単位トランジスタ４８４の大きさをＳｔ（平方μｍ）としたとき、
４０ ≦ Ｋ／√（Ｓｔ） かつ Ｓｔ ≦ ３００の関係を満足させる。
さらに好ましくは、１２０ ≦ Ｋ／√（Ｓｔ） かつ Ｓｔ ≦ ３００の関係を満足させることが好ましい。
【０４７８】
以上の例は、６４階調で６３個のトランジスタを形成した場合である。６４階調を１２７個の単位トランジスタ４８４で構成する場合は、単位トランジスタ４８４のサイズとは、２つの単位トランジスタ４８４を加えたサイズである。たとえば、６４階調で、単位トランジスタ４８４のサイズが１０平方μｍであり、１２７個形成されていたら、図１１９では単位トランジスタのサイズは１０×２＝２０の欄をみる必要がある。同様に、６４階調で、単位トランジスタ４８４のサイズが１０平方μｍであり、２５５個形成されていたら、図１１９では単位トランジスタのサイズは１０×４＝４０の欄をみる必要がある。
【０４７９】
単位トランジスタ４８４は大きさだけでなく、形状も考慮する必要がある。キンクの影響を低減するためである。キンクとは、単位トランジスタ４８４のゲート電圧を一定に保った状態で、単位トランジスタ４８４のソース（Ｓ）−ドレイン（Ｄ）電圧を変化させたときに、単位トランジスタ４８４に流れる電流が変化する現象と言う。キンクの影響がない場合（理想状態）では、ソース（Ｓ）−ドレイン（Ｄ）間に印加する電圧を変化させても、単位トランジスタ４８４に流れる電流は変化しない。
【０４８０】
キンクの影響が発生するのは、図１などの駆動用トランジスタ１１ａのＶｔのバラツキにより、ソース信号線１８が異なる場合である。ドライバ回路１４は、画素の駆動用トランジスタ１１ａにプログラム電流が流れるように、プログラム電流をソース信号線１８に流す。このプログラム電流により、駆動用トランジスタ１１ａのゲート端子電圧が変化し、駆動用トランジスタ１１ａにプログラム電流が流れるようになる。図３でわかるように、選択された画素１６がプログラム状態の時は、駆動用トランジスタ１１ａのゲート端子電圧＝ソース信号線１８電位である。
【０４８１】
したがって、各画素１６の駆動用トランジスタ１１ａのＶｔばらつきにより、ソース信号線１８の電位は異なる。ソース信号線１８の電位は、ドライバ回路１４の単位トランジスタ４８４のソース−ドレイン電圧となる。つまり、画素１６の駆動用トランジスタ１１ａのＶｔバラツキにより、単位トランジスタ４８４に印加されるソース−ドレイン電圧が異なり、このソース−ドレイン間電圧により、単位トランジスタ４８４にキンクによる出力電流のバラツキが発生する。
【０４８２】
図１２３は単位トランジスタＬ／Ｗと目標値からのずれ（ばらつき）のグラフである。単位トランジスタのＬ／Ｗ比が２以下では、目標値からのずれが大きい（直線の傾きが大きい）。しかし、Ｌ／Ｗが大きくなるにつれて、目標値のずれが小さくなる傾向にある。単位トランジスタＬ／Ｗが２以上では目標値からのずれの変化は小さくなる。また、目標値からのずれ（ばらつき）はＬ／Ｗ＝２以上で、０．５％以下となる。したがって、トランジスタの精度としてソースドライバ回路１４に採用できる。なお、Ｌは単位トランジスタ４８４のチャンネル長、Ｗは単位トランジスタのチャンネル幅である。
【０４８３】
しかし、単位トランジスタ４８４のチャンネル長Ｌがいくらでも長くすることはできない。Ｌが長いほどＩＣチップ１４が大きくなるからである。また、単位トランジスタ４８４のゲート端子電圧が上昇し、ＩＣ１４に必要な電源電圧が高くなる。電源電圧が高くなると高耐圧のＩＣプロセスを採用する必要がある。高耐圧のＩＣプロセスで形成したソースドライバＩＣ１４は単位トランジスタ４８４の出力バラツキが大きい（図１２１とその説明を参照のこと）。検討の結果によれば、Ｌ／Ｗは１００以下にすることが好ましい。さらに好ましくは、Ｌ／Ｗは５０以下にすることが好ましい。
【０４８４】
以上のことから、単位トランジスタＬ／Ｗは２以上にすることが好ましい。また、Ｌ／Ｗは１００以下にすることが好ましい。さらに好ましくは、Ｌ／Ｗは４０以下にすることが好ましい。
【０４８５】
また、Ｌ／Ｗの大きさは階調数にも依存する。階調数が少ない場合は、階調と階調との差が大きいため、キンクの影響により単位トランジスタ４８４の出力電流がばらついても問題がない。しかし、階調数が多い表示パネルでは、階調と階調との差が小さいため、キンクの影響により単位トランジスタ４８４の出力電流が少しでもばらつくと階調数が低減する。
【０４８６】
以上のことを勘案し、本発明の実施の形態のドライバ回路１４は、階調数をＫとし、単位トランジスタ４８４のＬ／Ｗ（Ｌは単位トランジスタ４８４のチャンネル長、Ｗは単位トランジスタのチャンネル幅）とした時、
（√（Ｋ／１６）） ≦ Ｌ／Ｗ ≦ かつ （√（Ｋ／１６））×２０
の関係を満足させるように構成（形成）している。この関係を図示すると図１２０のようになる。図１２０の直線の上側が本発明の実施の形態の実施範囲である。
【０４８７】
単位トランジスタ４８４の出力電流のバラツキはソースドライバＩＣ１４の耐圧にも依存している。ソースドライバＩＣの耐圧とは一般的にＩＣの電源電圧を意味する。たとえば、５（Ｖ）耐圧とは、電源電圧を標準電圧５（Ｖ）で使用する。なお、ＩＣ耐圧とは最大使用電圧と読み替えてもよい。これらの耐圧は、半導体ＩＣメーカーが５（Ｖ）耐圧プロセス、１０（Ｖ）耐圧プロセスと標準化して保有している。
【０４８８】
ＩＣ耐圧が単位トランジスタ４８４の出力バラツキに影響を与えるのは、トランジスタ４８４のゲート絶縁膜の膜質、膜厚によると考えられる。ＩＣ耐圧が高いプロセスで製造したトランジスタ４８４はゲート絶縁膜が厚い。これば高電圧の印加でも絶縁破壊を発生しないようにするためである。絶縁膜が厚いと、ゲート絶縁膜厚の制御が困難になり、またゲート絶縁膜の膜質バラツキも大きくなる。そのため、トランジスタのバラツキが大きくなる。また、高耐圧プロセスで製造したトランジスタはモビリティが低くなる。モビリティが低いと、トランジスタのゲートに注入される電子が少し変化するだけで特性が異なる。したがって、トランジスタのバラツキが大きくなる。したがって、単位トランジスタ４８４のバラツキを少なくするためには、ＩＣ耐圧が低いＩＣプロセスを採用することが好ましい。
【０４８９】
図１２１はＩＣ耐圧を単位トランジスタ４８４の出力バラツキの関係を図示してものである。縦軸のバラツキ比率とは、１．８（Ｖ）耐圧プロセスで作製して単位トランジスタ４８４のバラツキを１としている。なお、図１２１は単位トランジスタ４８４の形状Ｌ／Ｗを１２（μｍ）／６（μｍ）とし、各耐圧プロセスで製造した単位トランジスタ４８４の出力バラツキを示している。また、各ＩＣ耐圧プロセスで複数の単位トランジスタを形成し、出力電流バラツキを求めている。ただし、耐圧プロセスは、１．８（Ｖ）耐圧、２．５（Ｖ）耐圧、３．３（Ｖ）耐圧、５（Ｖ）耐圧、８（Ｖ）耐圧、１０（Ｖ）耐圧、１５（Ｖ）耐圧など離散値である。しかし、説明を容易にするため、各耐圧で形成したトランジスタのバラツキをグラフに記入し、直線で結んでいる。
【０４９０】
図１２１でもわかるが、ＩＣ耐圧が９（Ｖ）程度までは、ＩＣプロセスに対するバラツキ比率（単位トランジスタ４８４の出力電流バラツキ）の増加割合は小さい。しかし、ＩＣ耐圧が１０（Ｖ）以上になるとＩＣ耐圧に対するバラツキ比率の傾きが大きくなる。
【０４９１】
図１２１におけるバラツキ比率は３以内が、６４階調から２５６階調表示でのバラツキ許容範囲である。ただし、このばらつき比率は、単位トランジスタ４８４の面積、Ｌ／Ｗにより異なる。しかし、単位トランジスタ４８４の形状などを変化させても、ＩＣ耐圧に対するバラツキ比率の変化傾向はほとんど差がない。ＩＣ耐圧９〜１０（Ｖ）以上でバラツキ比率が大きくなる傾向がある。
【０４９２】
一方、図４８の出力端子６８１の電位は、画素１６の駆動用トランジスタ１１ａのプログラム電流により変化する。ほぼ、駆動用トランジスタ１１ａのゲート端子電圧とソース信号線１８の電位と等しい。また、ソース信号線１８の電位がソースドライバＩＣ（回路）１４の出力端子６８１の電位となる。画素１６の駆動用トランジスタ１１ａが白ラスター（最大白表示）の電流を流す時のゲート端子電位Ｖｗとする。画素１６の駆動用トランジスタ１１ａが黒ラスター（完全黒表示）の電流を流す時のゲート端子電位Ｖｂとする。Ｖｗ−Ｖｂの絶対値は２（Ｖ）以上必要である。また、Ｖｗ電圧が端子６８１に印加されている時、単位トランジスタ４８４のチャンネル間電圧は、０．５（Ｖ）必要である。
【０４９３】
したがって、出力端子６８１（端子６８１はソース信号線１８と接続され、電流プログラム時、画素１６の駆動用トランジスタ１１ａのゲート端子電圧が印加される）には、０．５（Ｖ）から（（Ｖｗ−Ｖｂ）＋０．５）（Ｖ）の電圧が印加される。Ｖｗ−Ｖｂは２（Ｖ）であるから、端子６８１は最大２（Ｖ）＋０．５（Ｖ）＝２．５（Ｖ）印加される。したがって、ソースドライバＩＣ１４の出力電圧（電流）がｒａｉｌ−ｔｏ−ｒａｉｌ回路構成（ＩＣ電源電位まで、電圧を出力できる回路構成）であっても、ＩＣ耐圧としては２．５（Ｖ）必要である。端子７４１の振幅必要範囲は、２．５（Ｖ）以上必要である。
【０４９４】
以上のことから、ソースドライバＩＣ１４の耐圧は、２．５（Ｖ）以上１０（Ｖ）以下のプロセスを使用することが好ましい。さらに好ましくは、ソースドライバＩＣ１４の耐圧は、３（Ｖ）以上９（Ｖ）以下のプロセスを使用することが好ましい。
【０４９５】
なお、以上の説明は、ソースドライバＩＣ１２の使用耐圧プロセスは、２．５（Ｖ）以上１０（Ｖ）以下のプロセスを使用するとした。しかし、この耐圧は、基板７１に直接にソースドライバ回路１４が形成された実施の形態（低温ポリシリコンプロセスなど）にも適用される。基板７１に形成されたソースドライバ回路１４の使用耐圧は１５（Ｖ）以上と高い場合がある。この場合は、ソースドライバ回路１４に使用する電源電圧を図１２１に図示するＩＣ耐圧に置き換えてもよい。また、ソースドライバＩＣ１４にあっても、ＩＣ耐圧とせず、使用する電源電圧に置き換えても良い。
【０４９６】
単位トランジスタ４８４の面積は出力電流のバラツキと相関がある。図１２２は単位トランジスタ４８４の面積を一定とし、単位トランジスタ４８４のトランジスタ幅Ｗを変化させた時のグラフである。図１２１は単位トランジスタ４８４のチャンネル幅Ｗ＝２（μｍ）のバラツキを１としている。グラフの縦軸は、チャンネル幅Ｗ＝２（μｍ）のバラツキを１とした時に相対比である。
【０４９７】
図１２２で示すようにバラツキ比率は、単位トランジスタのＷが２（μｍ）から９〜１０（μｍ）まで緩やかに増加し、１０（μｍ）以上でバラツキ比率の増加は大きくなる傾向がある。また、チャンネル幅Ｗ＝２（μｍ）以下でバラツキ比率が増加する傾向がある。
【０４９８】
図１２２におけるバラツキ比率は３以内が、６４階調から２５６階調表示でのバラツキ許容範囲である。ただし、このばらつき比率は、単位トランジスタ４８４の面積により異なる。しかし、単位トランジスタ４８４の面積を変化させても、ＩＣ耐圧に対するバラツキ比率の変化傾向はほとんど差がない。
【０４９９】
以上のことから、単位トランジスタ４８４のチャンネル幅Ｗは２（μｍ）以上１０（μｍ）以下とすることが好ましい。さらに好ましくは、単位トランジスタ４８４のチャンネル幅Ｗは２（μｍ）以上９（μｍ）以下とすることが好ましい。ただし、階調数が６４階調の時は、チャンネル幅Ｗは２（μｍ）以上１５（μｍ）以下でも実用上は支障がない。
【０５００】
図５２に図示するように、第２段のカレントミラー回路４７２ｂを流れる電流は、第３段のカレントミラー回路を構成するトランジスタ４７３ａにコピーされ、カレントミラー倍率が１倍の時は、この電流がトランジスタ４７３ｂに流れる。この電流は、最終段の単位トランジスタ４８４にコピーされる。
【０５０１】
Ｄ０に対応する部分は、１個の単位トランジスタ４８４で構成されているので、最終段電流源の単位トランジスタ４７３に流れる電流値である。Ｄ１に対応する部分は２個の単位トランジスタ４８４で構成されているので、最終段電流源の２倍の電流値である。Ｄ２は４個の単位トランジスタ４８４で構成されているので、最終段電流源の４倍の電流値であり、・・・、Ｄ５に対応する部分は３２個のトランジスタで構成されているので、最終段電流源の３２倍の電流値である。ただし、最終段のカレントミラー回路のミラー比が１の場合である。
【０５０２】
６ビットの画像データＤ０、Ｄ１、Ｄ２、・・・、Ｄ５で制御されるスイッチを介してプログラム電流Ｉｗはソース信号線に出力される（電流を引き込む）。したがって、６ビットの画像データＤ０、Ｄ１、Ｄ２、・・・、Ｄ５のＯＮ、ＯＦＦに応じて、出力線には、最終段電流源４７３の１倍、２倍、４倍、・・・、３２倍の電流が加算されて出力される。すなわち、６ビットの画像データＤ０、Ｄ１、Ｄ２、・・・、Ｄ５により、最終段電流源４７３の０〜６３倍の電流値が出力線より出力される（ソース信号線１８から電流を引き込む。
【０５０３】
実際には、図７６、図７７、図７８、図１１８に図示するように、ソースドライバＩＣ１４内には、Ｒ、Ｇ、Ｂごとの基準電流（ＩａＲ、ＩａＧ、ＩａＢ）は、抵抗４９１（４９１Ｒ、４９１Ｇ、４９１Ｂ）などで調整できるように構成されている。基準電流Ｉａを調整することにより、ホワイトバランスを容易に調整することができる。
ＥＬ表示パネルで、フルカラー表示を実現するためには、ＲＧＢのそれぞれに基準電流を形成（作成）する必要がある。ＲＧＢの基準電流の比率でホワイトバランスを調整できる。電流駆動方式の場合は、また、本発明の実施の形態は、１つの基準電流から単位トランジスタ４８４が流す電流値を決定する。したがって、基準電流の大きさを決定すれば、単位トランジスタ４８４が流す電流を決定することができる。そのため、Ｒ、Ｇ、Ｂのそれぞれの基準電流を設定すれば、すべての階調におけるホワイトバランスが取れることになる。以上の事項は、ソースドライバ回路１４が電流きざみ出力（電流駆動）であることから発揮される効果である。したがって、いかに、ＲＧＢごとに基準電流の大きさを設定できるかがポイントとなる。
ＥＬ素子の発光効率は、ＥＬ材料の蒸着あるいは塗布する膜厚で決定される。もしくは、支配的な要因である。膜厚は、ロットごとにほぼ一定である。したがって、ＥＬ素子１５の形成膜厚をロット管理すれば、ＥＬ素子１５に流す電流と発光輝度の関係が決定される。つまり、ロットごとに、ホワイトバランスをとるための電流値は固定である。
【０５０４】
図４９に、３段式カレントミラー回路による１７６出力（Ｎ×Ｍ＝１７６）の回路図の一例を示す。図４９では、第１段カレントミラー回路による電流源４７１を親電流源、第２段カレントミラー回路による電流源４７２を子電流源、第３段カレントミラー回路による電流源４７３を孫電流源と記している。最終段カレントミラー回路である第３段カレントミラー回路による電流源の整数倍の構成により、１７６出力のばらつきを極力抑え、高精度な電流出力が可能である。
【０５０５】
なお、密集して配置するとは、第１の電流源４７１と第２の電流源４７２とを少なくとも８ｍｍ以内の距離に配置（電流あるいは電圧の出力側と電流あるいは電圧の入力側）することをいう。さらには、５ｍｍ以内に配置することが好ましい。この範囲であれば、検討によりシリコンチップ内で配置されてトランジスタの特性（Ｖｔ、モビリティ（μ））差がほとんど発生しないからである。また、同様に、第２の電流源４７２と第３の電流源４７３（電流の出力側と電流の入力側）も少なくとも８ｍｍ以内の距離に配置する。さらに好ましくは、５ｍｍ以内の位置に配置することが好ましい。以上の事項は、本発明の他の実施の形態においても適用されることは言うまでもない。
【０５０６】
この電流あるいは電圧の出力側と電流あるいは電圧の入力側とは、以下の関係を意味する。図５０の電圧受け渡しの場合は、第（Ｉ）段の電流源のトランジスタ４７１（出力側）と第（Ｉ＋１）の電流源のトランジスタ４７２ａ（入力側）とを密集して配置する関係である。図５１の電流受け渡しの場合は、第（Ｉ）段の電流源のトランジスタ４７１ａ（出力側）と第（Ｉ＋１）の電流源のトランジスタ４７２ｂ（入力側）とを密集して配置する関係である。
【０５０７】
なお、図４９、図５０などにおいて、トランジスタ４７１は１個としたが、これに限定するものではない。たとえば、小さなサブトランジスタ４７１を複数個形成し、この複数個のサブトランジスタのソースまたはドレイン端子を抵抗４９１と接続して単位トランジスタ４８４を構成してもよい。小さなサブトランジスタを複数個並列に接続することのより、単位トランジスタ４８４のばらつきを低減することができる。
【０５０８】
同様に、トランジスタ４７２ａは１個としたが、これに限定するものではない。たとえば、小さなトランジスタ４７２ａを複数個形成し、このトランジスタ４７２ａの複数個のゲート端子を、トランジスタ４７１のゲート端子と接続してもよい。小さなトランジスタ４７２ａを複数個並列に接続することのより、トランジスタ４７２ａのばらつきを低減することができる。
【０５０９】
したがって、本発明の実施の形態の構成としては、１つのトランジスタ４７１と複数個のトランジスタ４７２ａとを接続する構成、複数個のトランジスタ４７１と１個のトランジスタ４７２ａとを接続する構成、複数個のトランジスタ４７１と複数個のトランジスタ４７２ａとを接続する構成が例示される。以上の実施の形態は後に詳細に説明する。
【０５１０】
以上の事項は、図５２のトランジスタ４７３ａとトランジスタ４７３ｂとの構成にも適用される。１つのトランジスタ４７３ａと複数個のトランジスタ４７３ｂａとを接続する構成、複数個のトランジスタ４７３ａと１個のトランジスタ４７３ｂとを接続する構成、複数個のトランジスタ４７３ａと複数個のトランジスタ４７３ｂとを接続する構成が例示される。小さなトランジスタ４７３を複数個並列に接続することのより、トランジスタ４７３のばらつきを低減することができるからである。
【０５１１】
以上の事項は、図５２のトランジスタ４７２ａ、４７２ｂとの関係にも適用することができる。また、図４８のトランジスタ４７３ｂも複数個のトランジスタで構成することが好ましい。図５６、図５７のトランジスタ４７３についても同様に複数個のトランジスタで構成することが好ましい。
【０５１２】
ここで、ソースドライバＩＣ１４はシリコンチップで形成するとして説明するが、これに限定するものではない。ソースドライバＩＣ１４は、ガリウム基板、ゲルマニウム基板など形成された他の半導体チップでもよい。また、単位トランジスタ４８４は、バイポーラトランジスタ、ＣＭＯＳトランジスタ、ＦＥＴ、バイＣＭＯＳトランジスタ、ＤＭＯＳトランジスタのいずれでもよい。しかし、単位トランジスタ４８４の出力バラツキを小さくする観点から、単位トランジスタ４８４はＣＭＯＳトランジスタで構成することが好ましい。
【０５１３】
単位トランジスタ４８４はＮチャンネルで構成することが好ましい。Ｐチャンネルトランジスタで構成した単位トランジスタは、Ｎチャンネルトランジスタで構成した単位トランジスタに比較して、出力バラツキが１．５倍になる。
【０５１４】
ソースドライバＩＣ１４の単位トランジスタ４８４は、Ｎチャンネルトランジスタで構成することが好ましいことから、ソースドライバＩＣ１４のプログラム電流は、画素１６からソースドライバＩＣへの引き込み電流となる。したがって、画素１６の駆動用トランジスタ１１ａはＰチャンネルで構成される。また、図１のスイッチング用トランジスタ１１ｄもＰチャンネルトランジスタで構成される。
【０５１５】
以上のことから、ソースドライバＩＣ（回路）１４の出力段の単位トランジスタ４８４をＮチャンネルトランジスタで構成し、画素１６の駆動用トランジスタ１１ａをＰチャンネルトランジスタで構成するという構成は、本発明の実施の形態の特徴ある構成である。なお、画素１６を構成するトランジスタ１１のすべて（トランジスタ１１ａ、１１ｂ、１１ｃ、１１ｄ）をＰチャンネルと形成するとよい。Ｎチャンネルトランジスタを形成するプロセスとなくすことができるから、低コスト化と高歩留まり化を実現できる。
【０５１６】
なお、単位トランジスタ４８４はＩＣ１４に形成するとしたが、これに限定するものではない。低温ポリシリコン技術でソースドライバ回路１４を形成してもよい。この場合も、ソースドライバ回路１４内の単位トランジスタ４８４はＮチャンネルトランジスタで構成することが好ましい。
【０５１７】
図５１は電流受け渡し構成の実施の形態である。なお、図５０は電圧受け渡し構成の実施の形態である。 図５０、図５１とも回路図としては同じであり、レイアウト構成すなわち配線の引き回し方が異なる。図５０において、４７１は第１段電流源用Ｎチャンネルトランジスタ、４７２ａは第２段電流源用Ｎチャンネルトランジスタ、４７２ｂは第２段電流源用Ｐチャンネルトランジスタである。
【０５１８】
図５１において、４７１ａは第１段電流源用Ｎチャンネルトランジスタ、４７２ａは第２段電流源用Ｎチャンネルトランジスタ、４７２ｂは第２段電流源用Ｐチャンネルトランジスタである。
【０５１９】
図５０では、可変抵抗４９１（電流を変化するために用いるものである）とＮチャンネルトランジスタ４７１で構成される第１段電流源のゲート電圧が、第２段電流源のＮチャンネルトランジスタ４７２ａのゲートに受け渡されているので、電圧受け渡し方式のレイアウト構成となる。
【０５２０】
一方、図５１では、可変抵抗４９１とＮチャンネルトランジスタ４７１ａで構成される第１段電流源のゲート電圧が、隣接する第２段電流源のＮチャンネルトランジスタ４７２ａのゲートに印加され、その結果トランジスタに流れる電流値が、第２段電流源のＰチャンネルトランジスタ４７２ｂに受け渡されているので、電流受け渡し方式のレイアウト構成となる。
【０５２１】
なお、本発明の実施の形態では説明を容易にするため、あるいは理解を容易にするために、第１の電流源と第２の電流源との関係を中心に説明しているが、これに限定されるものではなく、第２の電流源と第３の電流源との関係、あるいはそれ以外の電流源との関係においても適用される（適用できる）ことは言うまでもない。
【０５２２】
図５０に示した電圧受け渡し方式のカレントミラー回路のレイアウト構成では、カレントミラー回路を構成する第１段の電流源のＮチャンネルトランジスタ４７１と第２段の電流源のＮチャンネルトランジスタ４７２ａが離れ離れになる（離れ離れになりやすいというべきではある）ので、両者のトランジスタ特性に相違が生じやすい。したがって、第１段電流源の電流値が第２段電流源に正確に伝達されず、ばらつきが生じやすい。
【０５２３】
それに対して、図５１に示した電流受け渡し方式のカレントミラー回路のレイアウト構成では、カレントミラー回路を構成する第１段電流源のＮチャンネルトランジスタ４７１ａと第２段電流源のＮチャンネルトランジスタ４７２ａが隣接している（隣接して配置しやすい）ので、両者のトランジスタ特性に相違は生じにくく、第１段電流源の電流値が第２段電流源に正確に伝達され、ばらつきが生じにくい。
【０５２４】
以上のことから、本発明の実施の形態の多段式カレントミラー回路の回路構成（本発明の実施の形態の電流駆動方式のソースドライバＩＣ（回路）１４として、電圧受け渡しではなく、電流受け渡しとなるレイアウト構成とすることにより、よりばらつきの小さくでき好ましい。以上の実施の形態は本発明の他の実施の形態にも適用できることは言うまでもない。
【０５２５】
なお、説明の都合上、第１段電流源から第２段電流源の場合を示したが、第２段電流源から第３段電流源、第３段電流源から第４段電流源、・・・などの多段の場合も同様であることは言うまでもない。また、本発明の実施の形態は１段の電流源構成を採用してもよいことは言うまでもない（図４８、図１６４、図１６５、図１６６などを参照のこと）
図５２は、図４９の３段構成のカレントミラー回路（３段構成の電流源）を、電流受け渡し方式にした場合の例を示している（したがって、図４９は電圧受け渡し方式の回路構成である）。
【０５２６】
図５２では、まず、可変抵抗４９１とＮチャンネルトランジスタ４７１で基準電流が作成される。なお、可変抵抗４９１で基準電流を調整するように説明しているが、実際は、ソースドライバＩＣ（回路）１４内に形成（もしくは配置）された電子ボリウム回路によりトランジスタ４７１のソース電圧が設定され、調整されるように構成される。もしくは、図４８に図示するような多数の電流源（１単位）４８４から構成される電流方式の電子ボリウムから出力される電流を直接にトランジスタ４７１のソース端子に供給することにより基準電流は調整される（図５３を参照のこと）。
【０５２７】
トランジスタ４７１による第１段電流源のゲート電圧が、隣接する第２段電流源のＮチャンネルトランジスタ４７２ａのゲートに印加され、その結果トランジスタに流れる電流値が、第２段電流源のＰチャンネルトランジスタ４７２ｂに受け渡される。また、第２の電流源のトランジスタ４７２ｂによるゲート電圧が、隣接する第３段電流源のＮチャンネルトランジスタ４７３ａのゲートに印加され、その結果トランジスタに流れる電流値が、第３段電流源のＮチャンネルトランジスタ４７３ｂに受け渡される。第３段電流源のＮチャンネルトランジスタ４７３ｂのゲートには図４８に図示する多数の単位トランジスタ４８４が必要なビット数に応じて形成（配置）される。
【０５２８】
図５３では、前記多段式カレントミラー回路の第１段電流源４７１に、電流値調整用素子が具備されていることを特徴としている。この構成により、第１段電流源４７１の電流値を変化させることにより、出力電流をコントロールすることが可能となる。
【０５２９】
トランジスタのＶｔバラツキ（特性バラツキ）は、１ウエハ内で１００（ｍＶ）程度のばらつきがある。しかし、１００μ以内に近接して形成されたトランジスタのＶｔバラツキは、少なくとも、１０（ｍＶ）以下である（実測）。つまり、トランジスタを近接して形成し、カレントミラー回路を構成することにより、カレントミラー回路の出力電流バラツキを減少させることができる。したがって、ソースドライバＩＣの各端子の出力電流バラツキを少なくすることができる。
【０５３０】
なお、トランジスタのバラツキはＶｔであるとして説明をするが、トランジスタのバラツキはＶｔだけではない。しかし、Ｖｔバラツキがトランジスタの特性バラツキの主要因であるから、理解を容易にするため、Ｖｔバラツキ＝トランジスタバラツキとして説明をする。
【０５３１】
図１１８はトランジスタの形成面積（平方ミリメートル）と、単体トランジスタ４８４の出力電流バラツキとの測定結果を示している。出力電流バラツキとは、Ｖｔ電圧での電流バラツキである。黒点は所定の形成面積内に作製された評価サンプル（１０−２００個）のトランジスタ出力電流バラツキである。図１１８のＡ領域（形成面積０．５平方ミリメートル以内）内で形成されたトランジスタには、ほとんど出力電流のバラツキがない（ほぼ、誤差範囲の出力電流バラツキしかない。つまり、一定の出力電流が出力される）。逆にＣ領域（形成面積２．４平方ミリメートル以上）では、形成面積に対する出力電流のバラツキが急激に大きくなる傾向がある。Ｂ領域（形成面積０．５平方ミリメートル以上２．４平方ミリメートル以下）では、形成面積に対する出力電流のバラツキはほぼ比例の関係にある。
【０５３２】
ただし、出力電流の絶対値は、ウエハごとに異なる。しかし、この問題は、本発明の実施の形態のソースドライバＩＣ（回路）１４において、基準電流を調整すること、あるいは所定値にすることにより対応できる。また、カレントミラー回路などの回路工夫で対応できる（解決できる）。
【０５３３】
本発明の実施の形態は、入力デジタルデータ（Ｄ）により、単位トランジスタ４８４に流れる電流数を切り替えることによりソース信号線１８に流れる電流量を変化（制御）する。階調数が６４階調以上であれば、１／６４＝０．０１５であるから、理論的には、１〜２％以内の出力電流バラツキ以内にする必要がある。なお、１％以内の出力バラツキは、視覚的には判別することが困難になり、０．５％以下ではほぼ判別することができない（均一に見える）。
【０５３４】
出力電流バラツキ（％）を１％以内にするためには、図１１８の結果に示すようにトランジスタ群（バラツキの発生を抑制すべきトランジスタ）の形成面積を２平方ミリメーター以内にする必要がある。さらに好ましくは、出力電流のバラツキ（つまり、トランジスタのＶｔバラツキ）を０．５％以内にすることが好ましい。図１１８の結果に示すようにトランジスタ群５２１の形成面積を１．２平方ミリメーター以内にすればよい。なお、形成面積とは、縦×横の長さの面積である。たとえば、一例として、１．２平方ミリメートルでは、１ｍｍ×１．２ｍｍである。
【０５３５】
また、単位トランジスタ４８４の組（６４階調であれば６３個のトランジスタ４８４のかたまり（図４８などを参照のこと）に関しても同様である。単位トランジスタ４８４の組の形成面積を２平方ミリメーター以内にする必要がある。さらに好ましくは、単位トランジスタの組４８４の形成面積を１．２平方ミリメーター以内にすればよい。
【０５３６】
なお、以上は、特に８ビット（２５６階調）以上の場合である。２５６階調以下の場合、たとえば、６ビット（６４階調）の場合は、出力電流のバラツキは２％程度であっても良い（画像表示上、実状は問題がない）。この場合は、トランジスタ群５２１は、５平方ミリメートル以内に形成すればよい。また、トランジスタ群５２１（図５２では、トランジスタ群５２１ａと５２１ｂの２つを図示している）の両方が、この条件を満足することを要しない。少なくとも一方が（３つ以上ある場合は、１つ以上のトランジスタ群５２１）この条件を満足するように構成すれば本発明の実施の形態の効果が発揮される。特に、下位のトランジスタ群５２１（５２１ａが上位で、５２１ｂが下位の関係）に関してこの条件を満足させることが好ましい。画像表示に問題が発生しにくくなるからである。
【０５３７】
本発明の実施の形態のソースドライバＩＣ（回路）１４は、図５２に図示するように、親、子、孫というように複数の電流源を多段接続し、かつ各電流源を密配置にしている（もちろん、親、子の２段接続でもよい）。また、各電流源間（トランジスタ群５２１間）を電流受け渡しにしている。具体的には、図５２の点線で囲った範囲（トランジスタ群５２１）を密配置にする。このトランジスタ群５２１は電圧受け渡しの関係にある。また、親の電流源４７１と子の電流源４７２ａとは、ソースドライバＩＣ１４チップの略中央部に形成または配置する。チップの左右に配置された子の電流源を構成するトランジスタ４７２ａと、子の電流源を構成するトランジスタ４７２ｂとの距離を比較的短くすることができるからである。つまり、最上位のトランジスタ群５２１ａをＩＣチップの略中央部に配置する。そして、ＩＣチップ１４の左右に、下位のトランジスタ群５２１ｂを配置する。好ましくは、この下位のトランジスタ群５２１ｂの個数がＩＣチップの左右で略等しくなるように配置または、形成もしくは作製するのである。なお、以上の事項は、ＩＣチップ１４に限定されず、低温ポリシリコン技術あるいは高温ポリシリコン技術で基板７１に直接形成したソースドライバ回路１４にも適用される。他の事項も同様である。
【０５３８】
本発明の実施の形態では、トランジスタ群５２１ａはＩＣチップ１４の略中央部に１つ構成または配置または形成あるいは作製されたおり、チップの左右に８個ずつトランジスタ群５２１ｂが形成されている（Ｎ＝８＋８、図４７を参照のこと）。子のトランジスタ群５２１ｂはチップの左右に等しくなるように、もしくは、チップ中央の親が形成された位置に対し、左側に形成または配置されたトランジスタ群５２１ｂの個数と、チップの右側に形成または配置されたトランジスタ群５２１ｂの個数との差が、４個以内となるように構成することが好ましい。さらには、チップの左側に形成または配置されたトランジスタ群５２１ｂの個数と、チップの右側に形成または配置されたトランジスタ群５２１ｂの個数との差が、１個以内となるように構成することが好ましい。以上の事項は、孫にあたるトランジスタ群（図５２では省略されているが）についても同様である。
【０５３９】
親電流源４７１と子電流源４７２ａ間は電圧受け渡し（電圧接続）されている。したがって、トランジスタのＶｔバラツキの影響を受けやすい。そのため、トランジスタ群５２１ａの部分を密配置する。このトランジスタ群５２１ａの形成面積を、図１１８の図示するように２平方ミリメートル以内の面積に形成する。さらに好ましくは１．２平方ミリメートル以内に形成する。もちろん、階調数が６４階調以下の場合は、５平方ミリメートル以内でもよい。
【０５４０】
トランジスタ群５２１ａと子トランジスタ４７２ｂ間は電流でデータを受け渡し（電流受け渡し）をしているので、距離は流れても構わない。この距離の範囲（たとえば、上位のトランジスタ群５２１ａの出力端から下位のトランジスタ５２１ｂの入力端までの距離）は、先に説明したように、第２の電流源（子）を構成するトランジスタ４７２ａと第２の電流源（子）を構成するトランジスタ４７２ｂとを、少なくとも１０ｍｍ以内の距離に配置する。このましくは８ｍｍ以内に配置または形成する。さらには、５ｍｍ以内に配置することが好ましい。
【０５４１】
この範囲であれば、検討によりシリコンチップ内で配置されてトランジスタの特性（Ｖｔ、モビリティ（μ））差が、電流受け渡しではほとんど影響しないからである。特に、この関係は、下位のトランジスタ群で実施することが好ましい。たとえば、トランジスタ群５２１ａが上位で、その下位にトランジスタ群５２１ｂ、さらにその下位にトランジスタ群５２１ｃがあれば、トランジスタ群５２１ｂとトランジスタ群５２１ｃの電流受け渡しをこの関係を満足させる。したがって、すべてのトランジスタ群５２１がこの関係を満足させることに、本発明の実施の形態が限定されるものではない。少なくとも１組のトランジスタ群５２１がこの関係を満足さえるようにすればよい。特に、下位の方が、トランジスタ群５２１の個数が多くなるからである。
【０５４２】
第３の電流源（孫）を構成するトランジスタ４７３ａと第３の電流源を構成するトランジスタ４７３ｂについても同様である。なお、電圧受け渡しでも、ほぼ適用することができることは言うまでもない。
【０５４３】
トランジスタ群５２１ｂはチップの左右方向（長手方向、つまり、出力端子６８１と対面する位置に）に形成または作製あるいは配置されている。トランジスタ群５２１ｂはチップの左右方向（長手方向、つまり、出力端子６８１と対面する位置に）に形成または作製あるいは配置されている。このトランジスタ群５２１ｂの個数Ｍは、本発明の実施の形態では１１個（図４７を参照）である。
【０５４４】
子電流源４７２ｂと孫電流源４７３ａ間は電圧受け渡し（電圧接続）されている。そのため、トランジスタ群５２１ａと同様にトランジスタ群５２１ｂの部分を密配置する。このトランジスタ群５２１ｂの形成面積を、図１１８の図示するように２平方ミリメートル以内の面積に形成する。さらに好ましくは１．２平方ミリメートル以内に形成する。ただし、このトランジスタ群５２１ｂ部分のＶｔが少しでもばらつくと画像として認識されやすい。したがって、ほとんどバラツキが発生しないように、形成面積は図１１８のＡ領域（０．５平方ミリメートル以内）にすることが好ましい。
【０５４５】
トランジスタ群５２１ｂを孫トランジスタ４７３ａとトランジスタ４７３ｂ間は電流でデータを受け渡し（電流受け渡し）をしているので、多少、距離は流れても構わない。この距離の範囲についても先の説明と同様である。第３の電流源（孫）を構成するトランジスタ４７３ａと第２の電流源（孫）を構成するトランジスタ４７３ｂとを、少なくとも８ｍｍ以内の距離に配置する。さらには、５ｍｍ以内に配置することが好ましい。
【０５４６】
図５３に、前記電流値制御用素子として、電子ボリウムで構成した場合を示す。電子ボリウムは抵抗５３１（電流制限および各基準電圧を作成する。抵抗５３１はポリシリで形成する）、デコーダ５３２、レベルシフタ５３３などで構成される。なお、電子ボリウムは電流を出力する。トランジスタ４８１はアナログスイッチ回路として機能する。
【０５４７】
なお、ソースドライバＩＣ（回路）１４において、トランジスタを電流源と記載する場合がある。トランジスタで構成されたカレントミラー回路などは電流源として機能するからである。
【０５４８】
また、電子ボリウム回路は、ＥＬ表示パネルの色数に応じて形成（もしくは配置）する。たとえば、ＲＧＢの３原色であれば、各色に対応する３つの電子ボリウム回路を形成（もしくは配置）し、各色を独立に調整できるようにすることが好ましい。しかし、１つの色を基準にする（固定する）場合は、色数−１分の電子ボリウム回路を形成（もしくは配置）する。
【０５４９】
図６８は、ＲＧＢの３原色を独立に基準電流を制御する抵抗素子４９１を形成（配置）した構成である。もちろん、抵抗素子４９１は電子ボリウムに置き換えてもよいことは言うまでもない。また、抵抗素子４９１はソースドライバＩＣ（回路）１４内に内蔵させてもよい。電流源４７１、電流源４７２などの親電流源、子電流源など基本（根本）となる電流源は図６８に図示する領域に電流出力回路６５４に密集して配置する。密集して配置することにより、各ソース信号線１８からの出力バラツキが低減する。図６８に図示するようにＩＣチップ（回路）１４の中央部に電流出力回路６５４（電流出力回路に限定されるものではない。基準電流発生回路部、コントローラ部でもよい。つまり、６５４とは出力回路が形成されていない領域である）に配置することのより、ＩＣチップ（回路）１４の左右に電流源４７１、４７２などから電流を均等に分配することが容易となる。したがって、左右の出力バラツキが発生しにくい。
【０５５０】
ただし、中央部に電流出力回路６５４に配置することに限定するものではない。ＩＣチップの片端もしくは両端に形成してもよい。また、出力電流回路６５４と平行に形成または配置してもよい。
【０５５１】
ＩＣチップ１４の中央部にコントローラあるいは出力電流回路６５４を形成することは、ＩＣチップ１４の単位トランジスタ４８４のＶｔ分布の影響を受けやすいため、あまり好ましいとはいえない（ウエハのＶｔはウエハ内で滑らかな分布が発生しているからである）。
【０５５２】
図５２の回路構成では、１つのトランジスタ４７３ａと１つのトランジスタ４７３ｂとが一対一の関係で接続されている。図５１においても、１つのトランジスタ４７２ａと１つのトランジスタ４７２ｂとが一対一の完成で接続されている。図４９などにおいても同様である。
【０５５３】
しかし、１つのトランジスタと１つのトランジスタとが一対一の関係で接続されていると、対応するトランジスタの特性（Ｖｔなど）の特性がバラツクとこのトランジスタに接続されたトランジスタの出力にバラツキが発生してしまう。
【０５５４】
この課題を解決する構成の実施の形態が図５８の構成である。図５８の構成は、一例として４つのトランジスタ４７３ａからなる伝達トランジスタ群５２１ｂ（５２１ｂ１、５２１ｂ２、５２１ｂ３）と４つのトランジスタ４７３ｂからなる伝達トランジスタ群５２１ｃ（５２１ｃ１、５２１ｃ２、５２１ｃ３）とを接続されている。ただし、伝達トランジスタ群５２１ｂ、伝達トランジスタ群５２１ｃはそれぞれ４つのトランジスタ４７３で構成されるとしたがこれに限定されるものではなく、３以下でもよく、５以上でもよいことは言うまでもない。つまり、トランジスタ４７３ａに流れる基準電流Ｉｂを、トランジスタ４７３ａとカレントミラー回路を構成する複数のトランジスタ４７３で出力し、この出力電流を複数のトランジスタ４７３ｂで受けるものである。
【０５５５】
複数のトランジスタ４７３ａと複数のトランジスタ４７３ｂと略同一サイズで、かつ同一個数に設定することが好ましい。また、１出力を構成する単位トランジスタ４８４の個数（図４８のように６４階調の場合は６３個）と、単位トランジスタ４８４とカレントミラーを構成するトランジスタ４７３ｂの個数とは略同一サイズ、かつ同一個数にすることが好ましい。具体的には単位トランジスタ４８４のサイズとトランジスタ４７３ｂのサイズとの差は、±２５％以内にすることが好ましい。以上のように構成すればカレント倍率が精度よく設定でき、また、出力電流のばらつきも少なくなる。なお、トランジスタの面積とは、トランジスタのチャンネル長Ｌとトランジスタのチャンネル幅Ｗをかけた面積をいう。
【０５５６】
なお、トランジスタ４７３ｂに流す電流Ｉｃ１に対して、４７２ｂに流れる電流Ｉｂは５倍以上になるように設定することが好ましい。トランジスタ４７３ａのゲート電位が安定し、出力電流による過渡現象の発生を抑制できるからである。
【０５５７】
また、伝達トランジスタ群５２１ｂ１には４つのトランジスタ４７３ａが隣接して配置され、伝達トランジスタ群５２１ｂ１に隣接して伝達トランジスタ群５２１ｂ２が配置され、この伝達トランジスタ群５２１ｂ２には４つのトランジスタ４７３ａが隣接して配置されというように形成されるとしているがこれに限定するものではない。たとえば、伝達トランジスタ群５２１ｂ１のトランジスタ４７３ａと伝達トランジスタ群５２１ｂ２のトランジスタ４７３ａとが相互に位置関係を交錯するように配置または形成してもよい。位置関係を交錯（トランジスタ４７３の配置を伝達トランジスタ群５２１間で入れ替える）させることにより、各端子での出力電流（プログラム電流）のバラツキをより少なくすることができる。
【０５５８】
このように電流受け渡しするトランジスタを複数のトランジスタで構成することにより、トランジスタ群全体として出力電流のバラツキが少なくなり、各端子での出力電流（プログラム電流）のバラツキをより少なくすることができる。
【０５５９】
伝達トランジスタ群５２１を構成するトランジスタ４７３の形成面積の総和が重要な項目である。基本的にトランジスタ４７３の形成面積の総和が大きいほど、出力電流（ソース信号線１８から流入するプログラム電流）のバラツキは少なくなる。つまり、伝達トランジスタ群５２１の形成面積（トランジスタ４７３の形成面積の総和）が大きいほどバラツキは小さくなる。しかし、トランジスタ４７３の形成面積が大きくなればチップ面積が大きくなり、ＩＣチップ１４の価格が高くなる。
【０５６０】
なお、伝達トランジスタ群５２１の形成面積とは、伝達トランジスタ群５２１を構成するトランジスタ４７３の面積の総和である。また、トランジスタ４７３の面積とは、トランジスタ４７３のチャンネル長Ｌとトランジスタ４７３のチャンネル幅Ｗをかけた面積をいう。したがって、トランジスタ５２１が１０個のトランジスタ４７３で構成され、トランジスタ４７３のチャンネル長Ｌが１０μｍ、トランジスタ４７３のチャンネル幅Ｗが５μｍとすれば、伝達トランジスタ群５２１の形成面積Ｔｍ（平方μｍ）は１０μｍ×５μｍ×１０個＝５００（平方μｍ）である。
【０５６１】
伝達トランジスタ群５２１の形成面積は単位トランジスタ４８４との関係を所定の関係を維持するようにする必要がある。また、伝達トランジスタ群５２１ａと伝達トランジスタ群５２１ｂとは所定の関係を維持するようにする必要がある。
【０５６２】
トランジスタ群５２１の形成面積は単位トランジスタ４８４との関係について説明をする。図５０でも図示しているように、１つのトランジスタ４７３ｂに対応して複数の単位トランジスタ４８４が接続されている。６４階調の場合は、１つのトランジスタ４７３ｂに対応する単位トランジスタ４８４は６３個である（図４８の構成の場合）。この単位トランジスタ郡（この例では、単位トランジスタ４８４が６３個）の形成面積Ｔｓ（平方μｍ）は、単位トランジスタ４７３のチャンネル長Ｌが１０μｍ、トランジスタ４７３のチャンネル幅Ｗが１０μｍとすれば、１０μｍ×１０μｍ×６３個＝６３００平方μｍである。
【０５６３】
図４８のトランジスタ４７３ｂが、図５８では、伝達トランジスタ群５２１ｃが該当する。単位トランジスタ群の形成面積Ｔｓと伝達トランジスタ群５２１ｃの形成面積Ｔｍとは、以下の関係となるようにする。
【０５６４】
１／４ ≦ Ｔｍ／Ｔｓ ≦ ６
さらに好ましくは、単位トランジスタ群の形成面積Ｔｓと伝達トランジスタ群５２１ｃの形成面積Ｔｍとは、以下の関係となるようにする。
【０５６５】
１／２ ≦ Ｔｍ／Ｔｓ ≦ ４
以上の関係を満足させることにより、各端子での出力電流（プログラム電流）のバラツキを少なくすることができる。
【０５６６】
また、伝達トランジスタ群５２１ｂの形成面積Ｔｍｍは伝達トランジス群５２１ｃの形成面積Ｔｍｓとは、以下の関係となるようにする。
【０５６７】
１／２ ≦ Ｔｍｍ／Ｔｍｓ ≦ ８
さらに好ましくは、単位トランジスタ群の形成面積Ｔｓと伝達トランジスタ群５２１ｃの形成面積Ｔｍとは、以下の関係となるようにする。
【０５６８】
１ ≦ Ｔｍｍ／Ｔｍｓ ≦ ４
以上の関係を満足させることにより、各端子での出力電流（プログラム電流）のバラツキを少なくすることができる。
【０５６９】
トランジスタ群５２１ｂ１からの出力電流Ｉｃ１、トランジスタ群５２１ｂ２からの出力電流Ｉｃ２、トランジスタ群５２１ｂ２からの出力電流Ｉｃ３とするとき、出力電流Ｉｃ１、出力電流Ｉｃ２、および出力電流Ｉｃ３は一致させる必要がある。本発明の実施の形態では、トランジスタ群５２１は複数のトランジスタ４７３で構成しているため、個々のトランジスタ４７３がばらついていても、トランジスタ群５２１としては、出力電流Ｉｃのバラツキは発生しない。
【０５７０】
なお、以上の実施の形態は、図５２のように３段のカレントミラー接続（多段のカレントミラー接続）の構成に限定されるものではない。１段のカレントミラー接続にも適用できることは言うまでのない。また、図５２の実施の形態は、複数のトランジスタ４７３ａからなるトランジスタ群５２１ｂ（５２１ｂ１、５２１ｂ２、５２１ｂ３・・・・・・）と複数のトランジスタ４７３ｂからなるトランジスタ群５２１ｃ（５２１ｃ１、５２１ｃ２、５２１ｃ３・・・・・・）とを接続した実施の形態であった。しかし、本発明はこれに限定するものではなく、１つのトランジスタ４７３ａと複数のトランジスタ４７３ｂからなるトランジスタ群５２１ｃ（５２１ｃ１、５２１ｃ２、５２１ｃ３・・・・・・）とを接続してもよい。また、複数のトランジスタ４７３ａからなるトランジスタ群５２１ｂ（５２１ｂ１、５２１ｂ２、５２１ｂ３・・・・・・）と１つのトランジスタ群４７３ｂとを接続してもよい。
【０５７１】
図４８において、スイッチ４８１ａは０ビット目に対応し、スイッチ４８１ｂは１ビット目に対応し、スイッチ４８１ｃは２ビット目に対応し、……スイッチ４８１ｆは５ビット目に対応する。０ビット目は１つの単位トランジスタで構成され、１ビット目は２つの単位トランジスタで構成され、２ビット目は４つの単位トランジスタで構成され、……５ビット目は３２つの単位トランジスタで構成される。説明を容易にするために、ドライバ回路１４は６４階調表示対応で、６ビットであるとして説明をする。
【０５７２】
本発明の実施の形態のソースドライバＩＣ（回路）１４の構成では、１ビット目は０ビット目に対して２倍のプログラム電流を出力する。２ビット目は１ビット目に対して２倍のプログラム電流を出力する。３ビット目は２ビット目に対して２倍のプログラム電流を出力する。４ビット目は３ビット目に対して２倍のプログラム電流を出力する。５ビット目は４ビット目に対して２倍のプログラム電流を出力する。逆に言えば、各隣接したビットは、正確に２倍のプログラム電流を出力できるように構成する必要がある。
【０５７３】
図５８の構成は、複数のトランジスタ４７３ａの出力電流を複数のトランジスタ４７３ｂで受け取ることにより、各端子の出力電流のばらつきを低減させるものであった。図６０は基準電流をトランジスタ群の両側から給電することにより出力電流のバラツキを低減する構成である。つまり、電流Ｉｂの供給源を複数設ける。本発明の実施の形態では、電流Ｉｂ１と電流Ｉｂ２とは同一の電流値とし、電流Ｉｂ１を発生するトランジスタと電流Ｉｂ２を発生するトランジスタと、対をなすトランジスタでカレントミラー回路を構成している。
【０５７４】
したがって、本発明の実施の形態は、単位トランジスタ４８４の出力電流を規定する基準電流を発生するトランジスタ（電流発生手段）を複数個形成または配置された構成である。さらに好ましくは、複数のトランジスタからの出力電流を、カレントミラー回路を構成するトランジスタなどの電流受け取り回路に接続し、この複数のトランジスタが発生するゲート電圧により単位トランジスタ４８４の出力電流を制御する構成である。つまり、本発明の実施の形態は、単位トランジスタ４８４とカレントミラー回路を構成するトランジスタ４７３ｂが複数個形成された構成である。図５８では、単位トランジスタ４８４が６３個形成されたトランジスタ群に対し、カレントミラー回路を形成する５つのトランジスタ４７３ｂが配置（形成）されている。
【０５７５】
単位トランジスタ４８４のゲート端子電圧は、ＩＣチップがシリコンチップの場合、０．５２以上０．６８（Ｖ）以下の範囲に設定することが好ましい。この範囲であれば、単位トランジスタ４８４の出力電流のバラツキが少なくなる。以上の事項は、図１６３、図１６４、図１６５などの本発明の他の実施の形態においても同様である。
【０５７６】
図６０において、基準電流Ｉｂ１と基準電流Ｉｂ２を個別に調整できるように構成しておくと、ゲート端子５８１のａ点の電圧とｂ点の電圧を自由に設定できるようになる。基準電流Ｉｂ１とＩｂ２の調整により、ＩＣチップ１４の左右で単位トランジスタのＶｔが異なるため、出力電流の傾斜が発生している場合も補正することができる。
【０５７７】
カレントミラー回路を構成するトランジスタが発生する電流を受け渡すのは、複数のトランジスタで受け渡すのが好ましい。ＩＣチップ１４内に形成されるトランジスタには特性バラツキが発生する。トランジスタの特性バラツキを抑制するためには、トランジスタサイズを大きくする方法がある。しかし、トランジスタサイズを大きくしてもカレントミラー回路のカレントミラー倍率が大きくずれる場合がある。この課題を解決するには、複数のトランジスタで電流あるいは電圧受け渡しをするように構成するとよい。複数のトランジスタで構成すれば、各トランジスタの特性がばらついていても全体としての特性バラツキは小さくなる。また、カレントミラー倍率の精度も向上する。トータルで考えればＩＣチップ面積も小さくなる。
【０５７８】
図５８はトランジスタ群５２１ａとトランジスタ群５２１ｂでカレントミラー回路を構成している。トランジスタ５２１ａは複数のトランジスタ４７２ｂで構成されている。一方、トランジスタ群５２１ｂはトランジスタ４７３ａで構成されている。同様にトランジスタ群５２１ｃも複数のトランジスタ４７３ｂで構成されている。
【０５７９】
トランジスタ群５２１ｂ１、トランジスタ群５２１ｂ２、トランジスタ群５２１ｂ３、トランジスタ群５２１ｂ４・・・・・・・・を構成するトランジスタ４７３ａは同一個数に形成している。また、各トランジスタ群５２１ｂのトランジスタ４７３ａの総面積（トランジスタ群５２１ｂ内のトランジスタ４７３ａのＷＬサイズ×トランジスタ４７３ａ数）は（略）等しくなるように形成している。トランジスタ群５２１ｃについても同様である。
【０５８０】
トランジスタ５２１ｃのトランジスタ４７３ｂの総面積（トランジスタ群５２１ｃ内のトランジスタ４７３ｂのＷＬサイズ×トランジスタ４７３ｂ数）をＳｃとする。また、トランジスタ５２１ｂのトランジスタ４７３ａの総面積（トランジスタ群５２１ｂ内のトランジスタ４７３ａのＷＬサイズ×トランジスタ４７３ａ数）とＳｂとする。トランジスタ５２１ａのトランジスタ４７２ｂの総面積（トランジスタ群５２１ａ内のトランジスタ４７２ｂのＷＬサイズ×トランジスタ４７２ｂ数）をＳａとする。また、１出力の単位トランジスタ４８４の総面積をＳｄ（図４８の実施の形態では単位トランジスタ４８４のＷＬ面積×６３）とする。
【０５８１】
総面積Ｓｃと総面積Ｓｂとは略等しくなるように形成することが好ましい。トランジスタ群５２１ｂを構成するトランジスタ４７３ａの個数と、トランジスタ群５２１ｃのトランジスタ４７３ｂの個数とを同数にすることが好ましい。ただし、ＩＣチップ１４のレイアウトの制約などから、トランジスタ群５２１ｂを構成するトランジスタ４７３ａの個数を、トランジスタ群５２１ｃのトランジスタ４７３ｂの個数よりも少なくし、トランジスタ群５２１ｂを構成するトランジスタ４７３ａのサイズをトランジスタ群５２１ｃのトランジスタ４７３ｂのサイズよりも大きくしてもよい。
【０５８２】
この実施の形態を図５９に図示する。トランジスタ群５２１ａは複数のトランジスタ４７２ｂで構成されている。トランジスタ群５２１ａとトランジスタ４７３ａはカレントミラー回路を構成する。トランジスタ４７３ａは電流Ｉｃを発生させる。１つのトランジスタ４７３ａはトランジスタ群５２１ｃの複数のトランジスタ４７３ｂを駆動する（１つのトランジスタ４７３ａからの電流Ｉｃは複数のトランジスタ４７３ｂに分流される。一般にトランジスタ４７３ａの個数は、出力回路分の個数が配置または形成される。たとえば、ＱＣＩＦ＋パネルの場合は、Ｒ、Ｇ、Ｂ回路において、各１７６個のトランジスタ４７３ａが形成または配置される。
【０５８３】
総面積Ｓｄと総面積Ｓｃの関係は、出力バラツキに相関がある。この関係を図１２４に図示している。なお、バラツキ比率などに関しては図１２１を参照のこと。バラツキ比率は、総面積Ｓｄ：総面積Ｓｃ＝２：１（Ｓｃ／Ｓｄ＝１／２）の時を１としている。図１２４でもわかるように、Ｓｃ／Ｓｄが小さいと急激にバラツキ比率が悪くなる。特にＳｃ／Ｓｄ＝１／２以下で悪くなる傾向がある。Ｓｃ／Ｓｄが１／２以上では、出力バラツキが低減する。その低減効果は緩やかである。また、Ｓｃ／Ｓｄ＝１／２程度で出力バラツキが許容範囲となる。以上のことから、１／２ ＜＝ Ｓｃ／Ｓｄの関係となるように形成することが好ましい。しかし、Ｓｃが大きくなるとＩＣチップサイズも大きくなることになる。したがって、上限はＳｃ／Ｓｄ＝４とすることが好ましい。つまり、１／２ ＜＝ Ｓｃ／Ｓｄ ＜＝ ４の関係を満足するようにする。
【０５８４】
なお、Ａ ＞＝ Ｂは、ＡはＢ以上という意味である。 Ａ ＞ Ｂは、ＡはＢより大きいという意味である。Ａ ＜＝ Ｂは、ＡはＢ以下という意味である。 Ａ ＜ Ｂは、ＡはＢより小さいという意味である。
【０５８５】
さらには、総面積Ｓｄと総面積Ｓｃは、略等しくなるようにすることが好ましい。さらに１出力の単位トランジスタ４８４の個数と、トランジスタ群５２１ｃのトランジスタ４７３ｂの個数とを同数にすることが好ましい。つまり、６４階調表示であれば、１出力の単位トランジスタ４８４は６３個形成される。したがって、トランジスタ群５２１ｃを構成するトランジスタ４７３ｂの個数は６３個形成される。
【０５８６】
また、好ましくは、トランジスタ群５２１ａ、トランジスタ群５２１ｂ、トランジスタ５２１ｃ、単位トランジスタ４８４は、ＷＬ面積の比率が４倍以内のトランジスタで構成することが好ましい。さらに好ましくはＷＬ面積の比率が２倍以内のトランジスタで構成することが好ましい。さらには、すべて同一サイズのトランジスタで構成することが好ましい。つまり、略同一形状のトランジスタでカレントミラー回路、出力電流回路６５４を構成することが好ましい。
【０５８７】
総面積Ｓａは総面積Ｓｂよりも大きくなるようにする。好ましくは、２００Ｓｂ ＞＝ Ｓａ ＞＝ ４Ｓｂの関係を満足するように構成する。また、すべてのトランジスタ群５２１ｂを構成するトランジスタ４７３ａの総面積とＳａが略等しくなるように構成する。
【０５８８】
図６０などはゲート配線５８１の両端にトランジスタあるいはトランジスタ群を配置する構成であった。したがって、ゲート配線５８１の両側に配置するトランジスタは２個であり、または、トランジスタ群は２組であった。しかし、本発明はこれに限定するものではない。図６１に図示するようにゲート配線５８１の中央部などにもトランジスタあるいはトランジスタ群を配置または形成してもよい。図６１では３つのトランジスタ群５２１ａを形成している。本発明の実施の形態は、ゲート配線５８１に形成するトランジスタあるいはトランジスタ群５２１は複数形成することに特徴がある。複数形成することにより、ゲート配線５８１を低インピーダンス化でき、安定度が向上する。
【０５８９】
さらに安定度を向上させるためには、図６２に図示するように、ゲート配線５８１にコンデンサ６６１を形成または配置することが好ましい。コンデンサ６６１はＩＣチップ１４あるいはソースドライバ回路１４内に形成してもよいし、ＩＣ１４の外付けコンデンサとしてチップ外部に配置あるいは積載してもよい。コンデンサ６６１を外付けにする場合は、ＩＣチップの端子にコンデンサ接続端子を配置する。
【０５９０】
以上の実施の形態は、基準電流を流し、この基準電流をカレントミラー回路でコピーし、最終段の単位トランジスタ４８４に伝達する構成である。画像表示が黒表示（完全な黒ラスター）の時は、いずれの単位トランジスタ４８４にも電流が流れない。いずれのスイッチ４８１もオープンだからである。したがって、ソース信号線１８に流れる電流は０（Ａ）であるから、電力は消費しない。
【０５９１】
しかし、黒ラスター表示であっても、基準電流は流れる。たとえば、図６３の電流Ｉｂおよび電流Ｉｃである。この電流は無効電流となる。基準電流は電流プログラム時に流れるように構成すると効率がよい。したがって、画像の垂直ブランキング期間水平ブランキング期間には基準電流が流れることを制限する。また、ウエイト期間なども基準電流が流れることを制限する。
【０５９２】
基準電流が流れないようにするには、図６３に図示するようにスリープスイッチ６３１をオープンにすればよい。スリープスイッチ６３１はアナログスイッチである。アナログスイッチは、ソースドライバ回路あるいはソースドライバＩＣ１４内に形成する。もちろん、ＩＣ１４の外部にスリープスイッチ６３１を配置し、このスリープスイッチ６３１を制御してもよい。
【０５９３】
スリープスイッチ６３１をオフにすることにより、基準電流Ｉｂが流れないようになる。そのため、トランジスタ群５２１ａ１内のトランジスタ４７３ａに電流が流れないから、基準電流Ｉｃも０（Ａ）となる。したがって、トランジスタ群５２１ｃのトランジスタ４７３ｂにも電流が流れない。したがって、電力効率が向上する。
【０５９４】
図６４は、タイミングチャートである。水平同期信号ＨＤに同期してブランキング信号が発生する。ブランキング信号はＨレベルの時、ブランキング期間であり、Ｌレベルの時、映像信号が印加されている期間である。スリープスイッチ６３１はＬレベルの時、オフ（オープン）であり、Ｈレベルの時、オンである。
【０５９５】
したがって、ブランキング期間Ａの時、スリープスイッチ６３１はオフであるから、基準電流は流れない。Ｄの期間、スリープスイッチ６３１はオンであり、基準電流が発生する。
【０５９６】
なお、画像データに応じてスリープスイッチ６３１のオンオフ制御を行っても良い。たとえば、１画素行の画像データがすべて黒画像データの時（１Ｈの期間はすべてのソース信号線１８に出力されるプログラム電流は０である）、スリープスイッチ６３１をオフにして、基準電流（Ｉｃ、Ｉｂなど）が流れないようにする。また、各ソース信号線に対応するようにスリープスイッチを形成または配置し、オンオフ制御してもよい。たとえば、奇数番目のソース信号線１８が黒表示（縦黒ストライプ表示）の時は、奇数番目に対応するスリープスイッチをオフにする。
【０５９７】
図５２、図７７は多段接続のカレントミラー構成を有するソースドライバＩＣ（回路）１４の構成図である。本発明の実施の形態は、図５２などの多段接続の構成に限定されるものではない。１段接続のソースドライバ回路１４でもよい。図１６６から図１７２、図１９０、図１９１、図２０８、図２１１、図２１３、図２１４は１段接続のソースドライバＩＣ（回路）の構成図である。１段構成は、回路構成がシンプルで出力電流バラツキが小さい。この場合も単位トランジスタ４８４はＮチャンネルトランジスタで構成する。したがって、ソース信号線１８からのプログラム電流はシンク（ｓｉｎｋ）電流となる。単位トランジスタ４８４のゲート端子と、トランジスタ４７３ｂのゲート端子とは共通のゲート配線５８１で接続をする。なお、図１６６は単位トランジスタ群５２１ｃを示している。各図面の単位トランジスタ５２１ｃを示す点線内に配置あるいは形成される。
【０５９８】
図２０７、図２１０、図２２８のように複数のソースドライバＩＣ（１４ａ、１４ｂ）が隣接して配置されている場合を考える。白ラスター表示においては、すべての端子（Ｉｏｕｔ）の出力電流がばらつきなく一致していることが好ましい。出力電流のバラツキが発生していても、隣接出力端子間の出力電流差が小さければ、視覚的にバラツキとして認識されることはない。なお、隣接出力端子間のばらつきは、１％以内にする必要がある。
【０５９９】
１つのソースドライバＩＣ１４で表示画面５０を駆動する場合は、隣接出力端子間のバラツキが小さければよい。しかし、図２２８のように、複数のソースドライバＩＣ１４で１つの画面５０を駆動する場合は課題となる。隣接出力端子間のバラツキが少なくとも、ソースドライバＩＣ１４ａとソースドライバＩＣ１４ｂの出力電流の絶対値に差が発生しているからである。
【０６００】
ソースドライバＩＣ１４ａの単位トランジスタ群５２１のＩｏｕｔｎと、ソースドライバＩＣ１４ｂの単位トランジスタ群５２１のＩｏｕｔ（ｎ＋１）の出力電流の絶対値が異なれば隣接出力差により画面５０に境目が発生するからである。以下、この課題を解決する方法を説明する。
【０６０１】
図１６７において、トランジスタ４７２ｂと２つのトランジスタ４７３ａとはカレントミラー回路を構成している。トランジスタ４７３ａ１とトランジスタ４７３ａ２は同一サイズである。したがって、トランジスタ４７３ａ１が流す電流Ｉｃとトランジスタ４７３ａ２が流す電流Ｉｃは同一である。
【０６０２】
図１６７の単位トランジスタ４８４からなるトランジスタ群５２１ｃとトランジスタ４７３ｂ１、および単位トランジスタ４８４からなるトランジスタ群５２１ｃとトランジスタ４７３ｂ２とはカレントミラー回路を構成する。トランジスタ群５２１ｃの出力電流にはバラツキが発生する。しかし、近接してカレントミラー回路を構成するトランジスタ群５２１の出力は精度よく電流が規定される。
【０６０３】
ソースドライバＩＣ１４ａにおいて、トランジスタ４７３ｂ１とトランジスタ群５２１ｃ１とは近接して配置され、カレントミラー回路を構成している。また、トランジスタ４７３ｂ２とトランジスタ群５２１ｃｎとも近接して配置されてカレントミラー回路を構成している。したがって、トランジスタ４７３ｂ１に流れる電流とトランジスタ４７３ｂ２に流れる電流が等しければ、トランジスタ群５２１ｃ１の出力電流とトランジスタ群５２１ｃｎの出力電流とは等しくなる。
【０６０４】
同様に、ソースドライバＩＣ１４ｂにおいて、トランジスタ４７３ｂ１とトランジスタ群５２１ｃ（ｎ＋１）とは近接して配置され、カレントミラー回路を構成している。また、トランジスタ４７３ｂ２とトランジスタ群５２１ｃ（２ｎ）とも近接して配置されてカレントミラー回路を構成している。したがって、トランジスタ４７３ｂ１に流れる電流とトランジスタ４７３ｂ２に流れる電流が等しければ、トランジスタ群５２１ｃ（ｎ＋１）の出力電流とトランジスタ群５２１ｃ（２ｎ）の出力電流とは等しくなる。
【０６０５】
図２２８において、オペアンプ５２２の正極性端子に基準電圧Ｖｓが印加される。オペアンプ５２２の負極性端子には外付け抵抗Ｒ１が接続される。また、抵抗Ｒ１の一端子は、安定した電圧Ｖｐに接続されている。したがって、抵抗Ｒ１とオペアンプ５２２およびトランジスタ４７３で定電流回路が構成される。トランジスタ４７３を流れる電流Ｉｃは、Ｉｃ＝（Ｖｓ−Ｖｐ）／Ｒ１となる。なお、抵抗Ｒ１は外付け抵抗であるとしたが、これに限定するものではなく、ソースドライバＩＣ（回路）１４内に内蔵されたものでもよい。たとえば、ＩＣチップ内に形成された拡散抵抗、ポリシリコン抵抗などが例示される。もちろん、抵抗は低温ポリシリコン技術で形成してもよい。また、基準電圧Ｖｓ、Ｖｐなどは、ソースドライバＩＣ（回路）１４の電源電圧Ｖｃｃと共通にしてもよい。また、パネルのアノード電圧Ｖｄｄと兼用にしてもよい。
【０６０６】
ソースドライバＩＣ１４ａとソースドライバＩＣ１４ｂに同一基準電圧Ｖｓが印加され、この基準電圧Ｖｓにより、オペアンプ５５２からなる定電流回路により基準電流Ｉｃが発生する（図１７０なども参照のこと）。以下説明を容易にするために、抵抗Ｒ１はＩＣ１４の外付け抵抗であり、１％以下の精度のものが使用されるとして説明をする。
【０６０７】
以上の構成より、ソースドライバＩＣ１４ａのトランジスタ４７３ｂ１とトランジスタ４７３ｂ２に流れる電流Ｉｃ、ソースドライバＩＣ１４ｂのトランジスタ４７３ｂ１とトランジスタ４７３ｂ２に流れる電流Ｉｃを等しくすることができる。したがって、ソースドライバＩＣ１４ａのトランジスタ４７３ｂ２と、ソースドライバＩＣ１４ｂのトランジスタ４７３ｂ１に流れる電流Ｉｃが等しくすることができる。
【０６０８】
ソースドライバＩＣ１４ａにおいて、トランジスタ４７３ｂ２とトランジスタ群５２１ｃｎとは近接して配置されているため、精度がよいカレントミラー回路を構成している。また、ソースドライバＩＣ１４ｂにおいて、トランジスタ４７３ｂ１とトランジスタ群５２１ｃ（ｎ＋１）とは近接して配置されているため、精度がよいカレントミラー回路を構成している。以上のことから、ソースドライバＩＣ１４ａの単位トランジスタ群５２１ｃｎの出力電流と、ソースドライバＩＣ１４ｂの単位トランジスタ５２１ｃ（ｎ＋１）の出力電流とは略一致する。そのため、画面５０における、ソースドライバＩＣ１４ａとソースドライバＩＣ１４ｂとの境目は発生しない。
【０６０９】
以上のように本発明の実施の形態のソースドライバＩＣ１４はチップの左右に基準電流を流すトランジスタ４７３ｂを具備している点が大きな特徴である。たとえば、図２０７に図示するようにソースドライバＩＣ１４に一方のみにトランジスタ４７３ｂを具備している場合を考えると明らかである。図２０７の構成では、図２０８に図示するように、単位トランジスタ群５２１ｃ１はトランジスタ４７３ｂから近いため、精度のよいカレントミラー回路が構成されている。しかし、トランジスタ４７３ｂからＤ距離離れた（ＤはＩＣチップサイズの横幅に近い距離）単位トランジスタ群５２１ｃｎとトランジスタ４７３ｂとはカレントミラー回路の精度はない。
【０６１０】
図２０８の構成のソースドライバＩＣ１４を図２０７のように複数配置した場合、たとえ、ソースドライバＩＣ１４ａのトランジスタ４を図２０７のように複数配置した場合、たとえ、ソースドライバＩＣ１４ａのトランジスタ４７３ｂと、ソースドライバＩＣ１４ｂのトランジスタ４７３ｂとに同一の基準電流Ｉｃを流しても、図２０９に図示するように、端子６８１ａと端子６８１ｎとの出力電流の大きさには傾斜が発生する。そのため、ソースドライバＩＣ１４ａが駆動する画面５０ａと、ソースドライバＩＣ１４ｂが駆動する画面５０ｂとの間に境目が発生する。
【０６１１】
本発明の実施の形態では、図２１０に図示するように、ソースドライバＩＣ１４はチップの左右に基準電流を流すトランジスタ４７３ｂ（４７３ｂ１、４７３ｂ２）を形成または配置されている。具体的回路構成は、図２１１である。
【０６１２】
図２２８の実施の形態では、外付け抵抗の程度と、基準電圧Ｖｓなどの精度を上げるとことにより、ＩＣ１４のトランジスタ４７３ａと４７３ｂに流す電流Ｉｃ１とＩｃ２を等しくすることができる。したがって、トランジスタ４７３ｂとカレントミラー回路を構成するトランジスタ群５２１ｃ１、５２１ｃｎ、５２１ｃ（ｎ＋１）、５２１ｃ（２ｎ）の同一階調における出力電流を精度よく同一にすることができる。そのため、画面５０を複数のソースドライバＩＣ（回路）１４で駆動する場合であっても、ソースドライバＩＣ（回路）１４間の境目は見えることはない。なお、電流Ｉｃ１とＩｃ２は、ＩＣチップ外に構成した基準電流回路で発生し、トランジスタ４７３ｂに供給してもよいことはいうまでもない。
【０６１３】
抵抗Ｒ１１ａと抵抗Ｒ１２ａとの所定比率の抵抗値あるいは好ましくは同一の抵抗値に形成される（設計される）。同様に、抵抗Ｒ２１ａと抵抗Ｒ２２ａとの所定比率の抵抗値あるいは好ましくは同一の抵抗値に形成される（設計される）。また、抵抗Ｒ１１ｂと抵抗Ｒ１２ｂ、抵抗Ｒ２１ｂと抵抗Ｒ２２ｂの組に対しても同様である。ここでは説明を容易にするため、抵抗Ｒ１１ａ、抵抗Ｒ１２ａ、抵抗Ｒ２１ａ、抵抗Ｒ２２ａ、抵抗Ｒ１１ｂ、抵抗Ｒ１２ｂ、抵抗Ｒ２１ｂ、抵抗Ｒ２２ｂは同一の抵抗値となるように設計（形成）されているとする。
【０６１４】
抵抗Ｒ１１ａ、Ｒ１２ａとは近接して形成または配置される。同様に、抵抗Ｒ２１ａ、Ｒ２２ａとは近接して形成または配置され、抵抗Ｒ１１ｂ、Ｒ１２ｂとは近接して形成または配置される。同様に、抵抗Ｒ２１ｂ、Ｒ２２ｂとは近接して形成または配置される。各抵抗はポリシリコン抵抗あるいは拡散抵抗である。ＩＣチップ内で形成する（構成する）抵抗の値は、近接して配置した抵抗の相対比は精度よく形成できるという特質がある。しかし、絶対値には精度がない場合が多い。
【０６１５】
ＩＣ１４の基準電流源は、ＩＣチップの両端に形成される場合が多い。しかし、２つの基準電流源の距離はせいぜい２０ｍｍ程度である。したがって、ソースドライバＩＣ１４ａの抵抗Ｒ１１ａと抵抗Ｒ２１ａの抵抗値差はわずかである場合が多い。しかし、ＩＣチップが異なるソースドライバＩＣ１４ａの抵抗Ｒ１１ａと抵抗Ｒ２１ａと、ソースドライバＩＣ１４ｂ抵抗Ｒ１１ｂと抵抗Ｒ２１ｂとは絶対値が大きく異なる場合が多い。ソースドライバＩＣ１４ａと１４ｂが同一ウエハで形成されていても、ＩＣの形成位置が大きく異なることが多いからである。
【０６１６】
説明を容易にするため、一例としてソースドライバＩＣ１４ａの抵抗１１ａ、抵抗１２ａ、抵抗２１ａ、抵抗２２ａの抵抗値は等しく、５０（ＫΩ）であるとして説明をする。また、ソースドライバＩＣ１４ｂの抵抗１１ｂ、抵抗１２ｂ、抵抗２１ｂ、抵抗２２ｂの抵抗値は等しく、７５（ＫΩ）であるとして説明をする。つまり、ソースドライバＩＣ１４ａの内蔵抵抗とソースドライバＩＣ１４ｂの内蔵抵抗とは、絶対値が異なり、各ソースドライバＩＣの内蔵抵抗の相対抵抗値は等しいと想定している。
【０６１７】
図２２９において、抵抗Ｒ１１ａ、抵抗Ｒ２１ａ、抵抗Ｒ１１ｂ、抵抗Ｒ２１ｂの一端子は電圧Ｖｐに接続されている。また、オペアンプ５２２に基準電圧Ｖｓが印加されている。この点において、図２２８の構成と同一である。図２２９と図２２８との差異は、図２２８において、抵抗Ｒ１が外付け抵抗である点である。また、図２２９で隣接したソースドライバＩＣの内蔵抵抗を接続配線２２９１でカスケード接続している点である。
【０６１８】
ソースドライバＩＣ１４ａの抵抗Ｒ２２ａとソースドライバＩＣ１４ｂの抵抗Ｒ１１ｂとは接続配線２２９１で電気的に接続されている。接続配線２２９１ｃとは、基板７１上に形成された配線パターンが例示される。したがって、ソースドライバＩＣ１４ａのオペアンプ５２２ｂに接続される抵抗はＲ１１ｂ＋Ｒ２２ａ＝７５（ＫΩ）＋５０（ＫΩ）＝１２５（ＫΩ）となる。また、ソースドライバＩＣ１４ａの抵抗Ｒ２１ａとソースドライバＩＣ１４ｂの抵抗Ｒ１２ｂとは接続配線２２９１ｂで電気的に接続されている。したがって、ソースドライバＩＣ１４ｂのオペアンプ５２２ａに接続される抵抗はＲ１１ｂ＋Ｒ２２ａ＝７５（ＫΩ）＋５０（ＫΩ）＝１２５（ＫΩ）となる。
【０６１９】
ソースドライバＩＣ１４ａのオペアンプ５２２ｂおよびソースドライバＩＣ１４ｂのオペアンプ５２２ａに接続された抵抗は１２５（ＫΩ）と等しく、また、印加される基準電圧Ｖｓ、Ｖｐなども同一である。したがって、図２２９におけるソースドライバＩＣ１４ａのトランジスタ４７３ｂ２に流れる電流Ｉｃ２と、ソースドライバＩＣ１４ｂのトランジスタ４７３ｂ１に流れる電流Ｉｃ１とは等しくなる。そのため、ソースドライバＩＣ１４ａのトランジスタ群５２１ｃｎに流れるプログラム電流と、ソースドライバＩＣ１４ｂのトランジスタ群５２１ｃ（ｎ＋１）に流れるプログラム電流とは等しくなる。
【０６２０】
図２２９の構成のより、図２２８のように外付け抵抗なしに、隣接したソースドライバＩＣ１４間のプログラム出力電流を等しくすることができる。つまり、ソースドライバＩＣ１４内の抵抗Ｒの絶対値がばらついていても自己整合により、基準電流が等しくすることができる。したがって、本発明の実施の形態のソースドライバＩＣ１４は基板７１に複数個を実装する場合であっても、全く調整の必要がなく、実装するだけでソースドライバＩＣのカスケード接続を実現することができる。
【０６２１】
なお、ソースドライバＩＣ１４内の抵抗Ｒはトリミングにより所定の絶対値の抵抗値となるように調整してもよい。また、抵抗Ｒ１１ａとＲ１２ａ、抵抗Ｒ２１ａとＲ２２ａなどの組の相対抵抗値が所定の相対値となるように調整してもよい。
また、図２２９に図示するように、ソースドライバ１４ａの端の内蔵抵抗１１ａと抵抗１２ａとは配線２２９１ａでショートする。また、ソースドライバ１４ｂの端の内蔵抵抗２１ｂと抵抗２２ｂとは配線２２９１ｄでショートする。
【０６２２】
ソースドライバ１４ａの端の内蔵抵抗１１ａと抵抗１２ａとは接続配線２２９１ａにより接続される。ソースドライバＩＣ１４ａのオペアンプ５２２ａに接続される抵抗は、抵抗１１ａ＋抵抗１２ａ＝５０（ＫΩ）＋５０（ＫΩ）＝１００（ＫΩ）となる。ソースドライバＩＣ１４ａのオペアンプ５２２ｂに接続される抵抗はＲ２１ｂ＋Ｒ２２ａ＝７５（ＫΩ）＋５０（ＫΩ）＝１２５（ＫΩ）である。したがって、ソースドライバＩＣ１４ａの基準電流Ｉｃ１と基準電流Ｉｃ２とは異なった値となる。そのため、ソースドライバＩＣ１４ａのＩｏｕｔ１のプログラム出力電流と、ソースドライバＩＣ１４ａのＩｏｕｔｎのプログラム出力電流とは異なった値となってしまう。しかし、Ｉｏｕｔ１は画面５０の端に位置するため、画面５０の端の明るさが画面５０の中央部と異なっていても視覚的に認識されることはない。ただし、画面５０の中央部から端部には明るさが滑らかに変化している必要がある。
【０６２３】
同様に、ソースドライバ１４ｂの端の内蔵抵抗２１ｂと抵抗２２ｂとは接続配線２２９１ｄにより接続される。ソースドライバＩＣ１４ｂのオペアンプ５２２ｂに接続される抵抗は、抵抗２１ｂ＋抵抗２２ｂ＝７５（ＫΩ）＋７５（ＫΩ）＝１５０（ＫΩ）となる。ソースドライバＩＣ１４ｂのオペアンプ５２２ａに接続される抵抗はＲ１１ｂ＋Ｒ１２ｂ＝７５（ＫΩ）＋５０（ＫΩ）＝１２５（ＫΩ）である。したがって、ソースドライバＩＣ１４ｂの基準電流Ｉｃ１と基準電流Ｉｃ２とは異なった値となる。そのため、ソースドライバＩＣ１４ｂのＩｏｕｔ（ｎ＋１）のプログラム出力電流と、ソースドライバＩＣ１４ｂのＩｏｕｔ（２ｎ）のプログラム出力電流とは異なった値となってしまう。しかし、Ｉｏｕｔ（２ｎ）は画面５０の端に位置するため、画面５０の端の明るさが画面５０の中央部と異なっていても視覚的に認識されることはない。
【０６２４】
なお、図２３０に図示するように、抵抗Ｒ１２ａにボリウム４９１ａを接続することにより、また、抵抗Ｒ２２ｂにボリウム４９１ｂを接続することにより、トランジスタ群５２１ｃからのプログラム電流を調整できるように構成してもよい。また、抵抗Ｒ１２ａ、抵抗Ｒ２２ａなどを電子ボリウムなどにしてもよい。以上の事項は、抵抗Ｒ２２ａ、抵抗１２ｂに適用してもよいことは言うまでもない。
【０６２５】
図２２８、図２２９、図２３０は各ソースドライバ回路１４に抵抗を内蔵する構成であった。本発明はこれに限定するものではない。たとえば、図２３１に図示するように、ソースドライバＩＣ１４ａに同一抵抗値Ｒ（Ｒ１、Ｒ２、Ｒ３、Ｒ４）を内蔵してもよい。抵抗Ｒ（Ｒ１、Ｒ２、Ｒ３、Ｒ４）は近接させて配置する。近接して配置することにより、抵抗値の相対値は精度よく形成することできる。なお、抵抗（Ｒ１、Ｒ２、Ｒ３、Ｒ４）はレーザートリミングを行い、絶対値が等しくなるように調整してもよい。また、トリミングにより抵抗の相対値を等しくなるように調整してもよい。
【０６２６】
ソースドライバＩＣ１４ａの抵抗Ｒ３、Ｒ４は端子ａ２、端子ａ４を介して出力される。この出力は、ソースドライバＩＶ１４ｂの端子ｂ２、端子ｂ３よりソースドライバＩＣ１４ｂに入力される。以上のように構成されることにより、ソースドライバＩＣ１４ａ内の抵抗Ｒ３はソースドライバＩＣ１４ｂのオペアンプ５２２ａと接続され、定電流回路が構成される。また、ソースドライバＩＣ１４ａ内の抵抗Ｒ４はソースドライバＩＣ１４ｂのオペアンプ５２２ｂと接続され、定電流回路が構成される。
【０６２７】
なお、基準電圧ＶｓもソースドライバＩＣ１４ａに入力され、ソースドライバＩＣ１４ｂにはソースドライバＩＣ１４ａの端子ａ１を介して出力される。出力された基準電圧ＶｓはソースドライバＩＣ１４ｂの端子ｂ１よりソースドライバＩＣ１４ｂに入力される。
【０６２８】
先の実施の形態では、トランジスタ４７３ｂ１とトランジスタ４７３ｂ２に流す電流は同一としたが、図２１１では説明を容易にするため、トランジスタ４７３ｂ１には基準電流Ｉｃ１を流し、トランジスタ４７３ｂ２には基準電流Ｉｃ２を流すとして説明をする。
【０６２９】
図２１０の構成では、ソースドライバＩＣ１４ａの単位トランジスタ群５２１ｃｎはトランジスタ４７３ｂ２から近いため、精度のよいカレントミラー回路が構成されている。また、ソースドライバＩＣ１４ｂの単位トランジスタ群５２１ｃ１はトランジスタ４７３ｂ１から近いため、精度のよいカレントミラー回路が構成されている。したがって、ソースドライバＩＣ１４ａの基準電流Ｉｃ２とソースドライバＩＣ１４ｂの基準電流Ｉｃ１を調整すれば、ソースドライバＩＣ１４ａの単位トランジスタ群５２１ｃｎの出力電流と、ソースドライバＩＣ１４ｂの単位トランジスタ群５２１ｃ１の出力電流とを調整することができる。
【０６３０】
したがって、図２０９のようにソースドライバＩＣ１４ａとソースドライバＩＣ１４ｂの出力電流に傾きがある場合でも、ソースドライバＩＣ１４ａの基準電流Ｉｃ２または（および）ソースドライバＩＣ１４ｂの基準電流Ｉｃ１を調整することにより、図２１２に示すように出力電流が画面５０ａと５０ｂで連続するように調整することができる。もちろん、基準電流Ｉｃ１と基準電流Ｉｃ２とを同一にすることにより、画面５０ａと画面５０ｂの境目が発生しないようにできることは言うまでもない。
【０６３１】
つまり、本発明の実施の形態において、トランジスタ４７３ｂ１の基準電流Ｉｃ１とトランジスタ４７３ｂ２の基準電流Ｉｃ２を調整できるように構成することにより、より画面５０ａと画面５０ｂの境目が発生しないようにすることができる。
【０６３２】
なお、以上の説明では、トランジスタ４７３ｂは１個のように説明した。しかし、トランジスタ４７３ｂは複数個で形成し、トランジスタ群５２１ｂとすることが好ましい。トランジスタ５２１ｂは複数個のトランジスタ４７３ｂで構成される。また、トランジスタ群５２１ｂのトランジスタ４７３ｂのトランジスタサイズ、形状は、単位トランジスタ４８４と同一形状、同一サイズとすることが好ましい。また、トランジスタ群５２１ｂのトランジスタ４７３ｂの個数は、トランジスタ５２１ｃの単位トランジスタ４８４の個数と同一にすることが好ましい。さらにトランジスタ群５２１ｂを複数ブロック形成することが好ましい。
【０６３３】
または、トランジスタ群５２１ｂのトランジスタ４７３ｂのトランジスタの総面積は、単位トランジスタ群５２１ｃを構成する単位トランジスタ４８４の総面積と略一致させることが好ましい。さらにトランジスタ群５２１ｂを複数ブロック形成することが好ましい。
【０６３４】
図２１５はトランジスタ群５２１ｂのトランジスタ４８３ｂの配置構成である。１つのトランジスタ群５２１ｂに単位トランジスタ群５２１ｃの単位トランジスタ４８４と同一数の６３個のトランジスタ４７３ｂが形成されている。もちろん、１つのトランジスタ群５２１ｂ内のトランジスタ４７３ｂの個数は６３個に限定するものではない。単位トランジスタ群５２１ｃの単位トランジスタ４８４数が階調数−１で構成される場合は、トランジスタ群５２１ｂ内のトランジスタ４７３ｂの個数も階調数−１あるいはこれと同様もしくは類似個数が形成される。また、図２１５の構成に限定されるものではなく、図２１６のようにマトリックス状に形成または配置してもよい。
【０６３５】
以上の構成を図２１３に模式図的にしめす。単位トランジスタ群５２１ｃが出力端子数分、並列に配置される。単位トランジスタ群５２１ｃの両脇にトランジスタ群５２１ｂが複数ブロック形成されている。トランジスタ群５２１ｂのトランジスタ４７３ｂのゲート端子と、単位トランジスタ群５２１ｃの単位トランジスタ４８４のゲート端子とはゲート配線５８１で接続される。
【０６３６】
なお、以上の説明は、説明を容易にするため、単色のソースドライバＩＣ１４のように説明したが、本来は、図２１４のように構成される。つまり、トランジスタ群５２１ｂおよび単位トランジスタ群５２１ｃは赤（Ｒ）、緑（Ｇ）、青（Ｂ）のトランジスタ群が交互に配置される（図２１４において、添え字Ｒが付加されたトランジスタ群は赤（Ｒ）用を示しており、添え字Ｇが付加されたトランジスタ群は緑（Ｇ）用を示しており、添え字Ｂが付加されたトランジスタ群は青（Ｂ）用を示している）。以上のように、ＲＧＢ用のトランジスタ群を交互に配置することによりＲＧＢ間の出力バラツキが低減する。この構成もソースドライバＩＣ１４内のレイアウトとして重要な要件である。
【０６３７】
なお、図２２８において、基準電流Ｉｃはオペアンプ５５２などにより発生させるとしたが、これに限定するものではない。ボリウムに置き換えて、このボリウムにより基準電流Ｉｃを調整するように構成してもよい。また、トランジスタ４７３ｂは図６２と同様に、複数のトランジスタで形成し、トランジスタ群５２１ｂ１、トランジスタ５２１ｂ２としてもよい。また、固定抵抗でもよい。
【０６３８】
トランジスタ群５２１ｃ内の単位トランジスタ４８４の配置においても考慮を有する。なお、以下の単位トランジスタ４８４などの配置、構成に関する事項は、トランジスタ群５２１ａのトランジスタ４７３ａ、トランジスタ群５２１ｂのトランジスタ４７３ｂに対しても適用される。
【０６３９】
単位トランジスタ群５２１ｃは規則正しく配置または形成することが必要である。また、単位トランジスタ群５２１ｃ内の単位トランジスタ４８４も規則正しく形成または配置する必要がある。たとえば、単位トランジスタ４８４に抜けがあると、その周辺の単位トランジスタ４８４の特性が他の単位トランジスタ４８４の特性と異なってしまう。また、トランジスタのゲート線にレイアウトも規則ただしく形成または配置する必要がある。
【０６４０】
図２１７は出力段の単位トランジスタ群５２１ｃでの単位トランジスタ４８４の配置を模式的に図示している。６４階調を表現する６３個の単位トランジスタ４８４はマトリックス状に規則正しく配置されている。しかし、６４個の単位トランジスタ４８４であれば、４列×１６行に配置することができるが、単位トランジスタ４８４は６３個であるので、１箇所形成しない箇所が発生する（斜線部）。すると、斜線部の周辺の単位トランジスタ４８４ａ、４８４ｂ、４８４ｃの特性が他の単位トランジスタ４８４と異なって作製されてしまう。
【０６４１】
この課題を解決するために、本発明の実施の形態は、斜線部にダミートランジスタ１３４１を形成または配置する。すると、単位トランジスタ４８４ａ、単位トランジスタ４８４ｂ、単位トランジスタ４８４ｃの特性が他の単位トランジスタ４８４と一致するようになる。つまり、本発明の実施の形態は、ダミートランジスタ１３４１を形成することにより、単位トランジスタ４８４をマトリックス状に構成するものである。また、単位トランジスタ４８４をマトリックス状にかけがないように配置するものである。または、単位トランジスタ４８４は線対称性を有するように配置するものである。
【０６４２】
６４階調を表現するためには、６３個の単位トランジスタ４８４をトランジスタ群５２１ｃに配置するとしたが、本発明はこれに限定されるものではない。単位トランジスタ４８４は、さらに複数のサブトランジスタで構成してもよい。
【０６４３】
図１３５（ａ）は、単位トランジスタ４８４である。図１３５（ｂ）は４つのサブトランジスタ２１８１で、単位トランジスタ４８４を構成している。複数のサブトランジスタ２１８１を加算した出力電流は、単位トランジスタ４８４と同一となるようにする。つまり、単位トランジスタ４８４を４つのサブトランジスタ２１８１で構成している。
【０６４４】
なお、本発明の実施の形態は単位トランジスタ４８４を４つのサブトランジスタ２１８１で構成することに限定するものではなく、単位トランジスタ４８４を複数のサブトランジスタ２１８１で構成すればいずれの構成でもよい。ただし、サブトランジスタ２１８１は同一のサイズまたは同一の出力電流を出力するように構成する。
【０６４５】
図１３５において、Ｓはトランジスタのソース端子、Ｇはトランジスタのゲート端子、Ｄはトランジスタのドレイン端子を示している。図１３５（ｂ）において、サブトランジスタ２１８１は同一方向に配置している。図１３５（ｃ）はサブトランジスタ２１８１が行方向に異なる方向に配置している。また、図１３５（ｄ）はサブトランジスタ２１８１が列方向に異なる方向に配置し、かつ点対称となるように配置している。図１３５（ｂ）、図１３５（ｃ）、図１３５（ｄ）はいずれも規則性がある。
【０６４６】
図１３５（ａ）（ｂ）（ｃ）（ｄ）はレイアウトであるが、サブトランジスタ２１８１は図１３５（ｅ）に図示するように直列に接続して単位トランジスタ４８４としてもよい。また、図１３５（ｆ）に図示するように並列に接続して単位トランジスタ４８４としてもよい。
【０６４７】
単位トランジスタ４８４あるいはサブトランジスタ２１８１の形成方向を変化させると特性は異なることが多い。たとえば、図１３５（ｃ）において、単位トランジスタ４８４ａとサブトランジスタ２１８１ｂとは、ゲート端子に印加された電圧が同一でも、出力電流は異なる。しかし、図１３５（ｃ）では、異なる特性のサブトランジスタ２１８１が同数ずつ形成されている。したがって、トランジスタ（単位）としてはバラツキが少なくなる。また、形成方向が異なる単位トランジスタ４８４あるいはサブトランジスタ２１８１の方向を変化させることにより、特性差が補間しあって、トランジスタ（１単位）のバラツキは低減するという効果を発揮する。以上の事項は、図１３５（ｄ）の配置にも該当することは言うまでもない。
【０６４８】
したがって、図１３６などに図示するように、単位トランジスタ４８４の方向を変化させ、トランジスタ群５２１ｃとして縦方向に形成した単位トランジスタ４８４の特性と横方向に形成した単位トランジスタ４８４の特性とを補間しあうことにより、トランジスタ群５２１ｃとしてばらつきを少なくすることができる。
【０６４９】
図１３６はトランジスタ群５２１ｃ内で列ごとに単位トランジスタ４８４の形成方向を変化させた実施の形態である。図１３７はトランジスタ群５２１ｃ内で行ごとに単位トランジスタ４８４の形成方向を変化させた実施の形態である。図１３８はトランジスタ群５２１ｃ内で行および列ごとに単位トランジスタ４８４の形成方向を変化させた実施の形態である。なお、ダミートランジスタ１３４１を形成または配置する場合もこの構成要件にしたがって構成する。
【０６５０】
以上の実施の形態は、同一のサイズまたは同一の電流出力の単位トランジスタをトランジスタ群５２１ｃ内に構成あるいは形成する構成であった（図１３９（ｂ）を参照のこと）。しかし、本発明はこれに限定するものではない。図１３９（ａ）に図示するように、０ビット目（スイッチ６４１ａ）は、１単位の単位トランジスタ４８４ａを接続する（形成する）。１ビット目（スイッチ６４１ｂ）は、２単位の単位トランジスタ４８４ｂを接続する（形成する）。２ビット目（スイッチ６４１ｃ）は、４単位の単位トランジスタ４８４ｃを接続する（形成する）。３ビット目（スイッチ６４１ｄ）は、８単位の単位トランジスタ４８４ｄを接続する（形成する）。４ビット目（図示せず）は、１６単位の単位トランジスタ４８４ａを接続する（形成する）。５ビット目（図示せず）は、３２単位の単位トランジスタ４８４ａを接続する（形成する）としてもよい。なお、たとえば、１６単位の単位トランジスタとは、単位トランジスタ４８４の１６個分の電流を出力するトランジスタである。
【０６５１】
＊単位（＊は整数）の単位トランジスタはチャンネル幅Ｗを比例的に変化させる（チャンネル長Ｌを一定にする）ことにより容易に形成することができる。しかし、現実には、チャンネル幅Ｗを２倍にしても出力電流は２倍にならないことが多い。これは実際にトランジスタを作製して実験によりチャンネル幅Ｗを決定する。しかし、本発明の実施の形態において、チャンネル幅Ｗが比例条件からずれていても、比例しているとして表現する。
【０６５２】
図１６７、図１６８、図１６９では、トランジスタ４７２ｂの電流は抵抗Ｒ１で規定するとしたがこれに限定するものではなく、図１７０に図示するように、電子ボリウム４５１ａ、４５１ｂとしてもよい。図１７０の構成では電子ボリウム４５１ａと電子ボリウム４５１ｂを独立に動作させることができる。したがって、トランジスタ４７２ａ１とトランジスタ４７２ａ２とが流す電流の値を変更することができる。したがって、チップの左右の出力段５２１ｃの出力電流傾きを調整可能である。なお、電子ボリウム４５１は図１７１に図示するように１つにし、２つのオペアンプ７２２を制御するように構成してもよい。また、図６３でスリープスイッチ６３１について説明した。同様に、図１７２のようにスリープスイッチを配置あるいは形成しても良いことは言うまでもない。
【０６５３】
図１６６から図１７２のカレントミラーの１段構成では単位トランジスタ４８４の個数が非常に多いため、ソースドライバＩＣ（回路）１４のドライバ回路出力段について説明を加えておく。なお、説明を容易にするため、図１６８、図１６９を例示して説明をする。しかし、説明はトランジスタ４７３ｂの個数とその総面積、単位トランジスタ４８４の個数と総面積に関わる事項であるので他の実施の形態にも適用できることは言うまでもない。
【０６５４】
図１６８、図１６９において、トランジスタ群５２１ｂのトランジスタ４７３ｂの総面積（トランジスタ群５２１ｂ内のトランジスタ４７３ｂのＷＬサイズ×トランジスタ４７３ｂ数）をＳｂとする。なお、図１６８、図１６９のようにゲート配線５８１の左右にトランジスタ群５２１ｂがある場合は面積を２倍にする。図１６７のように２つの場合はトランジスタ４７３ｂの面積×２である。なお、トランジスタ群５２１ｂが１個のトランジスタ４７３ｂで構成される場合は、１個のトランジスタ４７３ｂのサイズであることは言うまでもない。
【０６５５】
また、トランジスタ群５２１ｃの単位トランジスタ４８４の総面積（トランジスタ群５２１ｃ内のトランジスタ４８４のＷＬサイズ×トランジスタ４８４数）をＳｃとする。トランジスタ群５２１ｃの個数をｎとする。ｎはＱＣＩＦ＋パネルの場合は１７６である（ＲＧＢごとに基準電流回路が形成されている場合）。
【０６５６】
図１６５の横軸は、Ｓｃ×ｎ／Ｓｂである。縦軸は変動比率であり、変動比率は最も悪い状況を１としている。図１６５に図示するようにＳｃ×ｎ／Ｓｂが大きくなるにしたがって、変動比率は悪くなる。Ｓｃ×ｎ／Ｓｂが大きくなることは、出力端子数ｎを一定とすると、トランジスタ群５２１ｃの単位トランジスタ４８４総面積が、トランジスタ群５２１ｂのトランジスタ４７３ｂ総面積に対して広いことを示す。この場合は変動比率が悪くなる。
【０６５７】
Ｓｃ×ｎ／Ｓｂが小さくなることは、出力端子数ｎを一定とすると、トランジスタ群５２１ｃの単位トランジスタ４８４総面積が、トランジスタ群５２１ｂのトランジスタ４７３ｂ総面積に対して狭いことを示す。この場合は変動比率が小さくなる。
【０６５８】
変動許容範囲は、Ｓｃ×ｎ／Ｓｂが５０以下である。Ｓｃ×ｎ／Ｓｂが５０以下であれば、変動比率は許容範囲内であり、ゲート配線５８１の電位変動は極めて小さくなる。したがって、横クロストークの発生もなく、出力バラツキも許容範囲内となり良好な画像表示を実現できる。Ｓｃ×ｎ／Ｓｂが５０以下であれば許容範囲であるが、Ｓｃ×ｎ／Ｓｂを５以下としてもほとんど効果がない。逆に、Ｓｂが大きくなりＩＣ１４のチップ面積が増加する。したがって、Ｓｃ×ｎ／Ｓｂは５以上５０以下にすることが好ましい。
【０６５９】
図１８５はＩＣ耐圧を単位トランジスタの出力バラツキの関係を図示してものである。縦軸のバラツキ比率とは、１．８（Ｖ）耐圧プロセスで作製して単位トランジスタ４８４のバラツキを１としている。なお、図１８５は単位トランジスタ４８４の形状Ｌ／Ｗを１２（μｍ）／６（μｍ）とし、各耐圧プロセスで製造した単位トランジスタ４８４の出力バラツキを示している。また、各ＩＣ耐圧プロセスで複数の単位トランジスタを形成し、出力電流バラツキを求めている。ただし、耐圧プロセスは、１．８（Ｖ）耐圧、２．５（Ｖ）耐圧、３．３（Ｖ）耐圧、５（Ｖ）耐圧、８（Ｖ）耐圧、１０（Ｖ）耐圧、１５（Ｖ）耐圧などとびとびである。しかし、説明を容易にするため、各耐圧で形成したトランジスタのバラツキをグラフに記入し、直線で結んでいる。
【０６６０】
図１８５からＩＣ耐圧が９（Ｖ）程度までは、ＩＣプロセスに対するバラツキ比率（単位トランジスタ４８４の出力電流バラツキ）の増加割合は小さい。しかし、ＩＣ耐圧が１０（Ｖ）以上になるとＩＣ耐圧に対するバラツキ比率の傾きが大きくなる。
【０６６１】
図１８５におけるバラツキ比率は３以内が、６４階調から２５６階調表示でのバラツキ許容範囲である。ただし、このばらつき比率は、単位トランジスタ４８４の面積、Ｌ／Ｗにより異なる。しかし、単位トランジスタ４８４の形状などを変化させても、ＩＣ耐圧に対するバラツキ比率の変化傾向はほとんど差がない。ＩＣ耐圧９〜１０（Ｖ）以上でバラツキ比率が大きくなる傾向がある。
【０６６２】
一方、ソースドライバＩＣ（回路）１４の出力端子６８１の電位は、画素１６の駆動用トランジスタ１１ａのプログラム電流により変化する。画素１６の駆動用トランジスタ１１ａが白ラスター（最大白表示）の電流を流す時のゲート端子電位Ｖｗとする。画素１６の駆動用トランジスタ１１ａが黒ラスター（完全黒表示）の電流を流す時のゲート端子電位Ｖｂとする。Ｖｗ−Ｖｂの絶対値は２（Ｖ）以上必要である。また、Ｖｗ電圧が出力端子６８１に印加されている時、単位トランジスタ４８４のチャンネル間電圧は、０．５（Ｖ）必要である。
【０６６３】
したがって、出力端子６８１（端子６８１はソース信号線１８と接続され、電流プログラム時、画素１６の駆動用トランジスタ１１ａのゲート端子電圧が印加される）には、０．５（Ｖ）から（（Ｖｗ−Ｖｂ）＋０．５）（Ｖ）の電圧が印加される。Ｖｗ−Ｖｂは２（Ｖ）であるから、端子６８１は最大２（Ｖ）＋０．５（Ｖ）＝２．５（Ｖ）印加される。したがって、ソースドライバＩＣ１４の出力電圧（電流）がｒａｉｌ−ｔｏ−ｒａｉｌ出力であっても、ＩＣ耐圧としては２．５（Ｖ）必要である。出力端子６８１の振幅必要範囲は、２．５（Ｖ）以上必要である。
【０６６４】
以上のことから、ソースドライバＩＣ１４の耐圧は、２．５（Ｖ）以上１０（Ｖ）以下のプロセスを使用することが好ましい。さらに好ましくは、ソースドライバＩＣ１４の耐圧は、３（Ｖ）以上９（Ｖ）以下のプロセスを使用することが好ましい。ＩＣ耐圧とは、使用できる電源電圧の最大値と同等である。なお、使用できる電源電圧とは、常時使用できる電圧であり、瞬時耐圧ではない。
【０６６５】
なお、以上の説明は、ソースドライバＩＣ１２の使用耐圧プロセスは、２．５（Ｖ）以上１０（Ｖ）以下のプロセスを使用するとした。しかし、この耐圧は、アレイ基板７１に直接にソースドライバ回路１４が形成された実施の形態（低温ポリシリコンプロセスなど）にも適用される。アレイ基板７１に形成されたソースドライバ回路１４の使用耐圧は１５（Ｖ）以上と高い場合がある。この場合は、ソースドライバ回路１４に使用する電源電圧を図１８５に図示するＩＣ耐圧に置き換えてもよい。また、ソースドライバＩＣ１４にあっても、ＩＣ耐圧とせず、使用する電源電圧に置き換えても良い。
【０６６６】
単位トランジスタ４８４の面積は出力電流のバラツキと相関がある。図１８６は単位トランジスタ４８４の面積を一定とし、単位トランジスタ４８４のトランジスタ幅Ｗを変化させた時のグラフである。図１８６は単位トランジスタ４８４のチャンネル幅Ｗ＝２（μｍ）のバラツキを１としている。
【０６６７】
図１８６で示すようにバラツキ比率は、単位トランジスタのＷが２（μｍ）から９〜１０（μｍ）まで緩やかに増加し、１０（μｍ）以上でバラツキ比率の増加は大きくなる傾向がある。また、チャンネル幅Ｗ＝２（μｍ）以下でバラツキ比率が増加する傾向がある。
【０６６８】
図１８６におけるバラツキ比率は３以内が、６４階調から２５６階調表示でのバラツキ許容範囲である。ただし、このばらつき比率は、単位トランジスタ４８４の面積により異なる。しかし、単位トランジスタ４８４の面積を変化させても、ＩＣ耐圧に対するバラツキ比率の変化傾向はほとんど差がない。
【０６６９】
以上のことから、単位トランジスタ４８４のチャンネル幅Ｗは２（μｍ）以上１０（μｍ）以下とすることが好ましい。さらに好ましくは、単位トランジスタ４８４のチャンネル幅Ｗは２（μｍ）以上９（μｍ）以下とすることが好ましい。また、単位トランジスタ４８４のチャンネル幅Ｗは図１８４のゲート配線５８１のリンキング抑制対策からも上記範囲で形成することが好ましい。
【０６７０】
図１８７は単位トランジスタ４８４のＬ／Ｗと目標値からのずれ（ばらつき）のグラフである。単位トランジスタ４８４のＬ／Ｗ比が２以下では、目標値からのずれが大きい（直線の傾きが大きい）。しかし、Ｌ／Ｗが大きくなるにつれて、目標値のずれが小さくなる傾向にある。単位トランジスタ４８４のＬ／Ｗが２以上では目標値からのずれの変化は小さくなる。また、目標値からのずれ（ばらつき）はＬ／Ｗ＝２以上で、０．５％以下となる。したがって、トランジスタの精度としてソースドライバ回路１４に採用できる。
【０６７１】
以上のことから、単位トランジスタ４８４のＬ／Ｗは２以上にすることが好ましい。しかし、Ｌ／Ｗが大きいということはＬが長くなることを意味しているからトランジスタサイズが大きくなる。したがって、Ｌ／Ｗは４０以下にすることが好ましい。
【０６７２】
また、Ｌ／Ｗの大きさは階調数にも依存する。階調数が少ない場合は、階調と階調との差が大きいため、キンクの影響により単位トランジスタ４８４の出力電流がばらついても問題がない。しかし、階調数が多い表示パネルでは、階調と階調との差が小さいため、キンクの影響により単位トランジスタ４８４の出力電流が少しでもばらつくと階調数が低減する。
【０６７３】
以上のことを勘案し、本発明の実施の形態のドライバ回路１４は、階調数をＫとし、単位トランジスタ４８４のＬ／Ｗ（Ｌは単位トランジスタ４８４のチャンネル長、Ｗは単位トランジスタのチャンネル幅）とした時、
（√（Ｋ／１６））≦Ｌ／Ｗ ≦かつ （√（Ｋ／１６））×２０
の関係を満足させるように構成（形成）している。
【０６７４】
図１６９などにおいて、トランジスタ群５２１ａのトランジスタ４７３ａの総面積Ｓａとし、トランジスタ群５２１ｂのトランジスタ４７３ｂの総面積Ｓｂとした時、総面積Ｓａと総面積Ｓｂの関係は、出力バラツキに相関がある。この関係を図１８８に図示している。なお、バラツキ比率などに関しては図１８５を参照のこと。
【０６７５】
バラツキ比率は、総面積Ｓｂ：総面積Ｓａ＝２：１（Ｓａ／Ｓｂ＝１／２）の時を１としている。図１８８でもわかるように、Ｓａ／Ｓｂが小さいと急激にバラツキ比率が悪くなる。特にＳａ／Ｓｂ＝１／２以下で悪くなる傾向がある。Ｓａ／Ｓｂが１／２以上では、出力バラツキが低減する。その低減効果は緩やかである。また、Ｓａ／Ｓｂ＝１／２程度で出力バラツキが許容範囲となる。以上のことから、１／２＜＝Ｓａ／Ｓｂの関係となるように形成することが好ましい。しかし、Ｓａが大きくなるとＩＣチップサイズも大きくなることになる。したがって、上限はＳａ／Ｓｂ＝４とすることが好ましい。つまり、１／２＜＝Ｓａ／Ｓｂ＜＝４の関係を満足するようにする。
【０６７６】
なお、Ａ＞＝Ｂは、ＡはＢ以上という意味である。Ａ＞Ｂは、ＡはＢより大きいという意味である。Ａ＜＝Ｂは、ＡはＢ以下という意味である。Ａ＜Ｂは、ＡはＢより小さいという意味である。
【０６７７】
さらには、総面積Ｓｂと総面積Ｓａは、略等しくなるようにすることが好ましい。さらに１出力の単位トランジスタ４８４の個数と、トランジスタ群５２１ｃのトランジスタ６３３ｂの個数とを同数にすることが好ましい。つまり、６４階調表示であれば、１出力の単位トランジスタ４８４は６３個形成される。したがって、トランジスタ群５２１ｃを構成するトランジスタ６３３ｂは６３個形成される。
【０６７８】
また、好ましくは、トランジスタ群５２１ａ、トランジスタ群５２１ｂ、単位トランジスタ群５２１ｃ、単位トランジスタ４８４は、ＷＬ面積が４倍以内のトランジスタで構成することが好ましい。さらに好ましくはＷＬ面積が２倍以内のトランジスタで構成することが好ましい。さらには、すべて同一サイズのトランジスタで構成することが好ましい。つまり、略同一形状のトランジスタでカレントミラー回路、出力電流回路７０４を構成することが好ましい。
【０６７９】
総面積Ｓａは総面積Ｓｂよりも大きくなるようにする。好ましくは、２００Ｓｂ＞＝Ｓａ＞＝４Ｓｂの関係を満足するように構成する。また、すべてのトランジスタ群５２１ｂを構成するトランジスタ６３３ａの総面積とＳａが略等しくなるように構成する。
【０６８０】
図１９１に図示するような、１段接続のソースドライバ回路では、特に表示パネルに画像を表示するとソース信号線１８に印加された電流によりソース信号線電位が変動する。この電位変動によいソースドライバＩＣ１４のゲート配線５８１がゆれる課題がある（図１８４を参照のこと）。図１８４に図示するように、ソース信号線１８に印加される映像信号が変化するポイントでゲート配線５８１にリンキングが発生する。リンキングによりゲート配線５８１の電位が変化するから、単位トランジスタ４８４のゲート電位が変化し、出力電流が変動する。特に、ゲート配線５８１の電位変動は、ゲート信号線１４に沿ったクロストーク（横クロストーク）となる。
【０６８１】
この揺れ（ゲート配線５８１のリンキング（図１８４を参照のこと））は、ソースドライバＩＣ１４の電源電圧が影響する。電源電圧が高いほどリンキングする波高値が大きくなるからでる。最悪、電源電圧まで振幅する。ゲート配線５８１の電圧は、定常値が０．５５〜０．６５（Ｖ）である。したがって、わずかなリンキングの発生でも出力電流の大きさの変動値は大きい。
【０６８２】
図１６３はソースドライバＩＣ１４の電源電圧が１．８（Ｖ）の時を基準にしたゲート配線の電位変動比率である。変動比率はソースドライバＩＣ１４の電源電圧が高くなるにつれて変動比率も大きくなる。変動比率の許容範囲は３程度である。これ以上変動比率が大きいと、横クロストークが発生する。また、変動比率はＩＣ電源電圧が１０〜１２（Ｖ）以上で電源電圧に対する変化割合が大きくなる傾向がある。したがって、ソースドライバＩＣ１４の電源電圧は１２（Ｖ）以下にする必要がある。
【０６８３】
一方、駆動用トランジスタ１１ａが白表示から黒表示の電流を流すために、ソース信号線１８の電位は一定の振幅変化させる必要がある。この振幅必要範囲は、２．５（Ｖ）以上必要である。振幅必要範囲は電源電圧以下である。ソース信号線１８の出力電圧がＩＣの電源電圧を越えることはできないからである。
【０６８４】
以上のことから、ソースドライバＩＣ１４の電源電圧は、２．５（Ｖ）以上１２（Ｖ）以下にする必要がある。この範囲とすることにおりゲート配線５８１の変動が規定範囲に抑制され、横クロストークが発生せず、良好な画像表示を実現できる。
【０６８５】
ゲート配線５８１の配線抵抗も課題となる。ゲート配線５８１の配線抵抗Ｒ（Ω）とは、図１６７では、トランジスタ４７３ｂ１からトランジスタ４７３ｂ２までの配線全長の抵抗である。または、ゲート配線全長の抵抗である。ゲート配線５８１の過渡現象の大きさは、１水平走査期間（１Ｈ）にも依存する。１Ｈ期間が短ければ、過渡現象の影響も大きいからである。配線抵抗Ｒ（Ω）が高いほど過渡現象は発生しやすい。この現象は特に、図１６６から図１７２の１段カレントミラー接続の構成で課題となる。ゲート配線５８１が長く、１つのゲート配線５８１に接続された単位トランジスタ４８４の数が多いためである。もちろん、図１６２の多段接続でも課題であることは言うまでもない。
【０６８６】
図１６４は、ゲート配線５８１の配線抵抗Ｒ（Ω）と１Ｈ期間Ｔ（ｓｅｃ）と掛算（Ｒ・Ｔ）を横軸にとり、縦軸に変動比率をとったグラフである。変動比率の１はＲ・Ｔ＝１００を基準にしている。図１６４でわかるように、Ｒ・Ｔが５以下で変動比率が大きくなる傾向がある。また、Ｒ・Ｔが１０００以上で変動比率が大きくなる傾向がある。したがって、Ｒ・Ｔは５以上１０００以下にすることが好ましい。
【０６８７】
Ｄｕｔｙ比も課題となる。Ｄｕｔｙ比によりソース信号線１８の変動も大きくなるからである。ここで、トランジスタ群５２１ｃの単位トランジスタ４８４の総面積（トランジスタ群５２１ｃ内のトランジスタ４８４のＷＬサイズ×トランジスタ４８４数）をＳｃとする。
【０６８８】
図１８９は横軸をＳｃ×Ｄｕｔｙ比とし、縦軸を変動比率としている。図１８９でわかるようにＳｃ×Ｄｕｔｙ比が５０以上で変動比率が大きくなる傾向がある。また、変動比率が３以下の時が変動許容範囲である。したがって、Ｓｃ×Ｄｕｔｙ比は５０以下で駆動できるように制御することが好ましい。
【０６８９】
変動許容範囲は、Ｓｃ×Ｄｕｔｙ比ｂが５０以下である。Ｓｃ×Ｄｕｔｙ比が５０以下であれば、変動比率は許容範囲内であり、ゲート配線５８１の電位変動は極めて小さくなる。したがって、横クロストークの発生もなく、出力バラツキも許容範囲内となり良好な画像表示を実現できる。Ｓｃ×Ｄｕｔｙ比が５０以下であれば許容範囲であるが、Ｓｃ×Ｄｕｔｙ比を５以下としてもほとんど効果がない。逆に、ソースドライバＩＣ１４のチップ面積が増加する。したがって、Ｓｃ×Ｄｕｔｙ比は５以上５０以下にすることが好ましい。
【０６９０】
図２１１でトランジスタ４７３ｂ１に流す基準電流Ｉｃ１と、トランジスタ４７３ｂ２に流す基準電流Ｉｃ２とを調整することにより、図２１２に図示するように、ソースドライバＩＣ１４ａと１４ｂとのカスケード接続を良好に行えることを説明した。
【０６９１】
なお、図２１１では、基準電流Ｉｃ１とＩｃ２とを調整するとした。しかし、ゲート配線５８１が所定値以上の抵抗値を有していると、トランジスタ４７３ｂ１に流す基準電流Ｉｃ１と、トランジスタ４７３ｂ２に流す基準電流Ｉｃ２とを同一にしても、図２１１のように出力電流の傾斜が補正される。これは、図１９１に図示するように傾斜を補正する補正電流Ｉｄがゲート配線５８１に流れるからである。
【０６９２】
理解を容易にするため、具体的な数値で説明する。Ｉｃ１＝Ｉｃ２＝１０（μＡ）とし、この時、トランジスタ４７３ｂ１のゲート端子電圧Ｖ１＝０．６０（Ｖ）、トランジスタ４７３ｂ２のゲート端子電圧Ｖ２＝０．６１（Ｖ）とする。トランジスタ４７３ｂ２に流れる基準電流とトランジスタ４７３ｂ１に流れる基準電流との差を１％以内にする必要があるから、基準電流＝１０（μＡ）の１％は０．１（μＡ）である。したがって、（Ｖ２−Ｖ１）／０．１（μＡ）＝（０．６１−０．６０）（Ｖ）／０．１（μＡ）＝１００（ＫΩ）となる。したがって、ゲート配線５８１の抵抗値を１００（ＫΩ）とすることにより、出力電流の傾きは調整され、隣接して配置されたＩＣ１４の出力電流の差は１％以内の差におさまる。
【０６９３】
ゲート配線５８１が高抵抗であるほど、補正電流Ｉｄの大きさは小さくてよい。しかし、ゲート配線５８１の抵抗値をあまりに高くすると、図１８４のリンキングの波高値も大きくなり、横クロストークの発生が顕著となる。したがって、ゲート配線５８１の抵抗値には適切な範囲が存在する。
【０６９４】
本発明の実施の形態は、ゲート配線５８１のうちすべてをまたは、少なくともゲート配線５８１の一部はポリシリコンからなる配線で形成したことを特徴としている。好ましくは、単位トランジスタ４８４のゲート端子とのコンタクト部あるいは近傍以外をポリシリコンで形成する。ゲート配線５８１は配線幅を調整することにより、あるいは、蛇行させることにより目標の抵抗値に形成あるいは構成する。
【０６９５】
ゲート配線のリンキング発生を抑制するには、ゲート配線５８１を所定値以下の抵抗値にすることで達成できる。また、トランジスタ４７３ｂの総面積Ｓｂ（トランジスタ群５２１ｂの総面積Ｓｂ）を大きくすることにより、達成できる。また、基準電流Ｉｃを大きくすることにより達成できる。
【０６９６】
１出力の単位トランジスタ４８４の面積（１つのトランジスタ群５２１ｃ内の単位トランジスタ４８４の総面積）をＳ０とし、トランジスタ群５２１ｂのトランジスタ４７３ｂの総面積Ｓｂ（図２１３のようにトランジスタ群５２１ｂが複数ある時は、複数のトランジスタ群５２１ｂのトランジスタ４７３ｂの総面積）とする。図１９２はＳｂ／Ｓ０を横軸とし、許容できるゲート配線抵抗（ＫΩ）を縦軸とした時の関係を示している。図１９２の実線の下側の範囲が許容範囲である（リンキングの発生の影響を受けない範囲である）。言い換えれば、横クロストークが実用上、許容できる範囲である。
【０６９７】
図１９２の横軸は、総トランジスタ群５２１ｂの大きさＳｂに対する１出力あたりの単位トランジスタ４８４の大きさＳ０である（６４階調の場合は、単位トランジスタ４８４が６３個分）。Ｓ０を固定値であるとすると、Ｓｂが大きいほど、ゲート配線５８１が許容できる抵抗値も大きくなる。これは、Ｓｂが大きくなるほどゲート配線５８１に対するインピーダンスが低くなり、安定度が増加するためである。
【０６９８】
Ｓ０は出力電流（プログラム電流）を発生させるものであり、また、出力バラツキを一定値以下にする必要から、Ｓ０の大きさは設計上の変更範囲は狭い。一方でゲート配線５８１の抵抗値を所定値とするためには設計制約がある。ゲート配線５８１を高抵抗にするには、配線が細くなり断線が発生する課題、安定度の課題がある。また、Ｓｂを大きくするとチップ面積が大きくなり、コストが高くなる。したがって、ＩＣ１４のチップサイズの課題から、Ｓｂ／Ｓ０は５０以下にすることが好ましい、また、ゲート配線５８１の安定した設計、リンキングの課題などの制約から、Ｓｂ／Ｓ０は５以上にすることが好ましい。したがって、５＜＝ Ｓｂ／Ｓ０ ＜＝ ５０の条件を満足させる必要がある。
【０６９９】
図１９２のグラフ（実線）から、Ｓｂ／Ｓ０が小さくなるほど実線カーブの傾きは緩やかになる。また、Ｓｂ／Ｓ０が１５以上では傾きが一定になる傾向がある。したがって、Ｓｂ／Ｓ０が５以上１５以下では、ゲート配線５８１の抵抗値は４００（ＫΩ）以下にする必要がある。また、Ｓｂ／Ｓ０が１５以上５０以下では、Ｓｂ／Ｓ０×２４（ＫΩ）以下にする必要がある。たとえば、Ｓｂ／Ｓ０＝５０の時は、５０×２４＝１２００（ＫΩ）以下にする必要がある。
【０７００】
トランジスタ４７３ｂに流れる基準電流Ｉｃと、許容ゲート配線抵抗には相関がある。基準電流Ｉｃが大きいほどトランジスタ４７３ｂからゲート配線５８１をみたときのインピーダンスが低くなるからである。図１９３にその関係を示す。図１９３は横軸をトランジスタ４７３ｂ（もしくはトランジスタ群５２１ｂ）に流れる基準電流Ｉｃ（μＡ）である。縦軸が許容できるゲート配線抵抗（ＫΩ）を示している。図１９３の実線の下側の範囲が許容範囲である（リンキングの発生の影響を受けない範囲である）。言い換えれば、横クロストークが実用上、許容できる範囲である。
【０７０１】
基準電流Ｉｃを大きくすれば、ゲート配線５８１の安定度は向上する。しかし、ソースドライバＩＣ１４で消費する無効電流が増加し、また、ゲート配線５８１の電位も高くなる。このことから、基準電流Ｉｃは５０（μＡ）以下にする必要がある。
【０７０２】
基準電流Ｉｃを小さくすれば、ゲート配線５８１の安定度は低下するため、ゲート配線５８１の抵抗値を下げる必要がある。しかし、一定値以下に基準電流を下げると単位トランジスタ５２１ｃからの出力電流のバラツキが大きくなる。つまり出力電流の安定度がなくなる。このことから、基準電流Ｉｃは２（μＡ）以上にする必要がある。以上のことから、トランジスタ４７３ｂに流す基準電流Ｉｃは２（μＡ）以上５０（μＡ）以下にする必要がある。
【０７０３】
図１９３のグラフ（実線）は、２つの直線に近似できる。Ｉｃが２（μＡ）以上１５（μＡ）以下では、ゲート配線５８１の抵抗値（ＭΩ）は、０．０４×Ｉｃ（ＭΩ）以下にする必要がある。たとえば、Ｉｃ＝１５（μＡ）であれば、ゲート配線５８１の抵抗値は、０．０４×１５＝０．６（ＭΩ）以下の条件を満足させる必要がある。
【０７０４】
Ｉｃが１５（μＡ）以上５０（μＡ）以下では、ゲート配線５８１の抵抗値（ＭΩ）は、０．０２５×Ｉｃ（ＭΩ）以下にする必要がある。たとえば、Ｉｃ＝５０（μＡ）であれば、ゲート配線５８１の抵抗値は、０．０２５×５０＝１．２５（ＭΩ）以下の条件を満足させる必要がある。
【０７０５】
１画素行が選択される期間（１水平走査期間（１Ｈ））と、ゲート配線５８１の抵抗Ｒ（ＫΩ）×ゲート配線５８１の長さＤ（ｍ）にも相関がある。１Ｈ期間が短いほど、ゲート配線５８１の電位が正常値に戻るのに要する期間を短くする必要があるからである。また、図２１１のようにゲート配線５８１長Ｄ（＝ドライバＩＣのチップ長さ）が長くなると、トランジスタ４７３ｂから最も遠い単位トランジスタ群５２１ｃの電位変動が許容範囲を越えるからである。この現象は、単位トランジスタ４８４とソース信号線１８間の寄生容量が影響を与えているためと推定される。つまり、ドライバＩＣ１４のチップ長Ｄが長くなると単純なゲート配線５８１の抵抗値だけでなく、寄生容量によるゲート配線５８１の電位変動も考慮する必要があることを示している。
【０７０６】
図１９５は横軸を１水平走査期間（μ秒）としている。縦軸がゲート配線抵抗（ＫΩ）とチップ長Ｄ（ｍ）の掛算値である。図１９５の実線の下側の範囲が許容範囲である。Ｒ・Ｄは９（ＫΩ・ｍ）がソースドライバＩＣの作製限界である。これ以上は、コストが高くなり実用的でない。一方、Ｒ・Ｄが０．０５以下では、図１９１の電流Ｉｄが大きくなりすぎ、隣接出力電流の偏差が大きくなりすぎる。したがって、Ｒ・Ｄ（ＫΩ・ｍ）は０．０５以上９以下にする必要がある。
【０７０７】
画素１６を構成するトランジスタ１１をＰチャンネルで構成すると、プログラム電流は画素１６からソース信号線１８に流れ出す方向になる。そのため、ソースドライバ回路の単位トランジスタ４８４（図４８、図５７などを参照のこと）は、Ｎチャンネルのトランジスタで構成する必要がある。つまり、ソースドライバ回路１４はプログラム電流Ｉｗを引き込むように回路構成する必要がある。
【０７０８】
したがって、画素１６の駆動用トランジスタ１１ａ（図１の場合）がＰチャンネルトランジスタの場合は、必ず、ソースドライバ回路１４はプログラム電流Ｉｗを引き込むように、単位トランジスタ４８４をＮチャンネルトランジスタで構成する。ソースドライバ回路１４をアレイ基板７１に形成するには、Ｎチャンネル用マスク（プロセス）とＰチャンネル用マスク（プロセス）の両方を用いる必要がある。概念的に述べれば、画素１６とゲートドライバ１２をＰチャンネルトランジスタで構成し、ソースドライバの引き込み電流源のトランジスタはＮチャンネルで構成するのが本発明の実施の形態の表示パネル（表示装置）である。
【０７０９】
したがって、画素１６のトランジスタ１１をＰチャンネルトランジスタで形成し、ゲートドライバ回路１２をＰチャンネルトランジスタで形成する。このように画素１６のトランジスタ１１とゲートドライバ回路１２の両方をＰチャンネルトランジスタで形成することにより基板７１を低コスト化できる。しかし、ソースドライバ１４は、単位トランジスタ４８４をＮチャンネルトランジスタで形成することが必要になる。したがって、ソースドライバ回路１４は基板７１に直接形成することができない。そこで別途、シリコンチップなどでソースドライバ回路１４を作製し、基板７１に積載する。つまり、本発明の実施の形態は、ソースドライバＩＣ１４（映像信号としてのプログラム電流を出力する手段）を外付けする構成である。
【０７１０】
なお、ソースドライバ回路１４はシリコンチップで構成するとしたがこれに限定するものではない。たとえば、低温ポリシリコン技術などでガラス基板に多数個を同時に形成し、チップ状に切断して、基板７１に積載してもよい。なお、基板７１にソースドライバ回路を積載するとして説明しているが、積載に限定するものではない。ソースドライバ回路１４の出力端子５２１を基板７１のソース信号線１８に接続するのであればいずれの形態でもよい。たとえば、ＴＡＢ技術でソースドライバ回路１４をソース信号線１８に接続する方式が例示される。シリコンチップなどに別途ソースドライバ回路１４を形成することにより、出力電流のバラツキが低減し、良好な画像表示を実現できる。また、低コスト化が可能である。
【０７１１】
また、画素１６の選択トランジスタをＰチャンネルで構成し、ゲートドライバ回路をＰチャンネルトランジスタで構成するという構成は、有機ＥＬなどの自己発光デバイス（表示パネルあるいは表示装置）に限定されるものではない。たとえば、液晶表示デバイス、ＦＥＤ（フィールドエミッションディスプレイ）にも適用することができる。
【０７１２】
画素１６のスイッチング用トランジスタ１１ｂ、１１ｃがＰチャンネルトランジスタで形成されていると、Ｖｇｈで画素１６が選択状態となる。Ｖｇｌで画素１６が非選択状態となる。以前にも説明したが、ゲート信号線１７ａがオン（Ｖｇｌ）からオフ（Ｖｇｈ）になる時に電圧が突き抜ける（突き抜け電圧）。画素１６の駆動用トランジスタ１１ａがＰチャンネルトランジスタで形成されていると、黒表示状態の時、この突き抜け電圧によりトランジスタ１１ａがより電流が流れないようになる。したがって、良好な黒表示を実現できる。黒表示を実現することが困難であるという点が、電流駆動方式の課題である。
【０７１３】
本発明の実施の形態では、ゲートドライバ回路１２をＰチャンネルトランジスタで構成することにより、オン電圧はＶｇｈとなる。したがって、Ｐチャンネルトランジスタで形成された画素１６とマッチングがよい。また、黒表示を良好にする効果を発揮させるためには、図１、図２、図３２、図１１３、図１１６の画素１６の構成のように、アノード電圧Ｖｄｄから駆動用トランジスタ１１ａ、ソース信号線１８を介してソースドライバ回路１４の単位トランジスタ４８４にプログラム電流Ｉｗが流入するように構成することが重要である。したがって、ゲートドライバ回路１２および画素１６をＰチャンネルトランジスタで構成し、ソースドライバ回路１４を基板に積載し、かつソースドライバ回路１４の単位トランジスタ４８４をＮチャンネルトランジスタで構成することは、すぐれた相乗効果を発揮する。また、Ｎチャンネルで形成した単位トランジスタ４８４はＰチャンネルで形成した単位トランジスタ４８４に比較して出力電流のバラツキが小さい。同一面積（Ｗ・Ｌ）のトランジスタ４８４で比較した場合、Ｎチャンネルの単位トランジスタ４８４はＰチャンネルの単位トランジスタ４８４に比較して、出力電流のばらつきは、１／１．５から１／２になる。この理由からもソースドライバＩＣ１４の単位トランジスタ４８４はＮチャンネルで形成することが好ましい。
【０７１４】
なお、図４２（ｂ）においても同様である。図４２（ｂ）は駆動用トランジスタ１１ｂを介してソースドライバ回路１４の単位トランジスタ４８４に電流が流入するのではない。しかし、アノード電圧Ｖｄｄからプログラム用トランジスタ１１ａ、ソース信号線１８を介してソースドライバ回路１４の単位トランジスタ４８４にプログラム電流Ｉｗが流入するように構成である。したがって、図１と同様に、ゲートドライバ回路１２および画素１６をＰチャンネルトランジスタで構成し、ソースドライバ回路１４を基板に積載し、かつソースドライバ回路１４の単位トランジスタ４８４をＮチャンネルトランジスタで構成することは、すぐれた相乗効果を発揮する。
【０７１５】
なお、本発明の実施の形態では、画素１６の駆動用トランジスタ１１ａをＰチャンネルで構成し、スイッチングトランジスタ１１ｂ、１１ｃをＰチャンネルで構成する。また、ソースドライバＩＣ１４の出力段の単位トランジスタ４８４をＮチャンネルで構成するとした。また、好ましくは、ゲートドライバ回路１２はＰチャンネルトランジスタで構成するとした。
【０７１６】
前述の逆の構成でも効果を発揮することは言うまでもない。画素１６の駆動用トランジスタ１１ａをＮチャンネルで構成し、スイッチングトランジスタ１１ｂ、１１ｃをＮチャンネルで構成する。また、ソースドライバＩＣ１４の出力段の単位トランジスタ４８４をＰチャンネルとする構成である。なお、好ましくは、ゲートドライバ回路１２はＮチャンネルトランジスタで構成する。この構成も本発明の構成である。
【０７１７】
以下、基準電流回路について説明する。図６８に図示するように基準電流回路６９１は、Ｒ、Ｇ、Ｂごとに形成（配置）する。また、基準電流回路６９１Ｒ、６９１Ｇ、６９１Ｂは近接して配置する。
【０７１８】
Ｒの基準電流回路６５４Ｒには基準電流を調整するボリウム（電子ボリウム）４９１Ｒが配置され、Ｇの基準電流回路６５４Ｇには基準電流を調整するボリウム（電子ボリウム）４９１Ｇが配置され、Ｂの基準電流回路６５４Ｂには基準電流を調整するボリウム（電子ボリウム）４９１Ｂが配置される。
【０７１９】
なお、ボリウム４９１などは、ＥＬ素子１５の温特を補償できるように、温度で変化するように構成することが好ましい。また、図６９に図示するように、基準電流回路６９１は電流制御回路６９２で制御される。基準電流の制御（調整）により、単位トランジスタ４８４より出力する単位電流を変化させることができる。
【０７２０】
ＩＣチップの出力端子には、出力パッド６８１が形成または配置されている。この出力パッドと、表示パネルのソース信号線１８とが接続される。出力バッド６８１は、メッキ技術あるいはネイルヘッドボンダ技術によりバンプ（突起）が形成されている。突起の高さは１０μｍ以上４０μｍ以下の高さにする。
【０７２１】
前記バンプと各ソース信号線１８とは導電性接合層（図示せず）を介して電気的に接続されている。導電性接合層は接着剤としてエポキシ系、フェノール系等を主剤とし、銀（Ａｇ）、金（Ａｕ）、ニッケル（Ｎｉ）、カーボン（Ｃ）、酸化錫（ＳｎＯ２）などのフレークを混ぜた物、あるいは紫外線硬化樹脂などである。導電性接合層は、転写等の技術でバンプ上に形成する。なお、バンプあるいは出力パッド６８１とソース信号線１８との接続は、以上の方式に限定するものではない。また、アレイ基板上にＩＣ１４を積載せず、フィルムキャリヤ技術を用いてもよい。また、ポリイミドフィルム等を用いてソース信号線１８などと接続しても良い。
【０７２２】
本発明の実施の形態では、前記基準電流回路６９１が、Ｒ用、Ｇ用、Ｂ用の３系統に分離されているので、発光特性や温度特性をＲ、Ｇ、Ｂでそれぞれ調整することができ、最適なホワイトバランスを得ることが可能である（図７０を参照のこと）。
【０７２３】
次にプリチャージ回路について説明をする。先にも説明しているが、電流駆動方式では、黒表示時で、画素に書き込む電流が小さい。そのため、ソース信号線１８などに寄生容量があると、１水平走査期間（１Ｈ）に画素１６に十分な電流を書き込むことができないという問題点があった。一般に、電流駆動型発光素子では、黒レベルの電流値は数ｎＡ程度と微弱であるため、その信号値で数１０ｐＦ程度あると思われる寄生容量（配線負荷容量）を駆動することは困難である。この課題を解決するためには、ソース信号線１８に画像データを書き込む前に、プリチャージ電圧を印加し、ソース信号線１８の電位レベルを画素のトランジスタ１１ａの黒表示電流（基本的にはトランジスタ１１ａはオフ状態）にすることが有効である。このプリチャージ電圧の形成（作成）には、画像データの上位ビットをデコードすることにより、黒レベルの定電圧出力を行うことが有効である。
【０７２４】
図６５に、本発明の実施の形態のプリチャージ機能を有した電流出力方式のソースドライバＩＣ（回路）１４の一例を示す。図６５では、６ビットの定電流出力回路の出力段にプリチャージ機能を搭載した場合を示している。図６５において、プリチャージ制御信号は、画像データＤ０〜Ｄ５の上位３ビットＤ３、Ｄ４、Ｄ５がすべて０である場合をＮＯＲ回路６５２でデコードし、水平同期信号ＨＤによるリセット機能を有するドットクロックＣＬＫのカウンタ回路６５１の出力とのＡＮＤ回路６５３をとり、一定期間黒レベル電圧Ｖｐを出力するように構成されている。他の場合は、電流出力段６５４（具体的には図４８、図５６、図５７などの構成である）からの出力電流がソース信号線１８に印加される（ソース信号線１８からプログラム電流Ｉｗを吸収する）。この構成により、画像データが黒レベルに近い０階調目〜７階調目の場合、１水平期間のはじめの一定期間だけ黒レベルに相当する電圧が書き込まれて、電流駆動の負担が減り、書き込み不足を補うことが可能となる。なお、完全黒表示を０階調目とし、完全白表示を６３階調目とする（６４階調表示の場合）。
【０７２５】
図６５では、プリチャージ電圧を印加すると、内部配線４８３のＢ点にプリチャージ電圧が印加される。したがって、プリチャージ電圧は電流出力段６５４にも印加されることになる。しかし、電流出力段６５４は定電流回路であるから、高インピーダンスである。そのため、定電流回路６５４にプリチャージ電圧が印加されても回路の動作上問題は発生しない。なお、電流出力段６５４にプリチャージ電圧が印加されないようにするには、図６５のＡ点で切断し、スイッチ６５５を配置すればよい（図６６を参照のこと）。前記スイッチはプリチャージスイッチ４８１ａと連動させ、プリチャージスイッチ４８１ａがオンしている時にはオフになるように制御する。
【０７２６】
プリチャージは全階調範囲で実施してもよいが、好ましくは、プリチャージを行う階調は、黒表示領域に限定すべきである。つまり、書き込み画像データを判定し、黒領域階調（低輝度、つまり、電流駆動方式では、書き込み電流が小さい（微小））を選択しプリチャージする（選択プリチャージと呼ぶ）。全階調データに対し、プリチャージすると、今度は、白表示領域で、輝度の低下（目標輝度に到達しない）が発生する。また、画像に縦筋が表示されるという課題が発生する場合がある。
【０７２７】
好ましくは、階調データの階調０から全階調の１／８の領域の階調領域で、選択プリチャージを行う（たとえば、６４階調の時は、０階調目から７階調目までの画像データの時、プリチャージを行ってから、画像データを書き込む）。さらに、好ましくは、階調データの階調０から１／１６の領域の階調で、選択プリチャージを行う（たとえば、６４階調の時は、０階調目から３階調目までの画像データと時、プリチャージを行ってから、画像データを書き込む）。
【０７２８】
特に黒表示で、コントラストを高くするためには、階調０のみを検出してプリチャージする方式も有効である。極めて黒表示が良好になる。階調０のみをプリチャージする方法は、画像表示に与える弊害の発生が少ない。したがって、最もプリチャージ技術として採用することが好ましい。
【０７２９】
なお、プリチャージの電圧、階調範囲は、Ｒ、Ｇ、Ｂで異ならせることも有効である。ＥＬ表示素子１５は、Ｒ、Ｇ、Ｂで発光開始電圧、発光輝度が異なっているからである。たとえば、Ｒは、階調データの階調０から１／８の領域の階調で、選択プリチャージを行う（たとえば、６４階調の時は、０１階調目から７階調目までの画像データの時、プリチャージを行ってから、画像データを書き込む）。他の色（Ｇ、Ｂ）は、階調データの階調０から１／１６の領域の階調で、選択プリチャージを行う（たとえば、６４階調の時は、０階調目から３階調目までの画像データと時、プリチャージを行ってから、画像データを書き込む）などの制御を行う。また、プリチャージ電圧も、Ｒは７（Ｖ）であれば、他の色（Ｇ、Ｂ）は、７．５（Ｖ）の電圧をソース信号線１８に書き込むようにする。最適なプリチャージ電圧は、ＥＬ表示パネルの製造ロットで異なることが多い。したがって、プリチャージ電圧は、外部ボリウムなどで調整できるように構成しておくことが好ましい。この調整回路も電子ボリウム回路を用いることにより容易に実現できる。
【０７３０】
なお、プリチャージ電圧は、図１のアノード電圧Ｖｄｄ−０．５（Ｖ）以下、アノード電圧Ｖｄｄ−２．５（Ｖ）以内にすることが好ましい。
【０７３１】
階調０のみをプリチャージする方法にあっても、Ｒ、Ｇ、Ｂの一色あるいは２色を選択してプリチャージする方法も有効である。画像表示に与える弊害の発生が少ない。また、画面輝度が所定輝度以下あるいは所定輝度以上の時に、プリチャージすることも有効である。特に画面５０の輝度が低輝度の時は、黒表示が困難である。低輝度の時に、０階調プリチャージなどのプリチャージ駆動を実施することにより画像のコントラスト感が良好になる。
【０７３２】
また、全くプリチャージしない第０モード、階調０のみをプリチャージする第１モード、階調０から階調３の範囲でプリチャージする第２モード、階調０から階調７の範囲でプリチャージする第３モード、全階調の範囲でプリチャージする第４モードなどを設定し、これらをコマンドで切り替えるように構成することが好ましい。これらは、ソースドライバＩＣ（回路）１４内においてロジック回路を構成（設計）することにより容易に実現できる。
【０７３３】
図６６は選択プリチャージ回路部の具体化構成図である。ＰＶはプリチャージ電圧の入力端子である。外部入力あるいは、電子ボリウム回路により、Ｒ、Ｇ、Ｂで個別のプリチャージ電圧が設定される。なお、Ｒ、Ｇ、Ｂで個別のプリチャージ電圧を設定するとしたがこれに限定するものではない。Ｒ、Ｇ、Ｂで共通であってもよい。プリチャージ電圧は、画素１６の駆動用トランジスタ１１ａのＶｔに相関するものであり、この画素１６はＲ、Ｇ、Ｂ画素で同一だからである。画素１６の駆動用トランジスタ１１ａのＷ／Ｌ比などがＲ、Ｇ、Ｂで異ならせている（異なった設計となっている）場合は、プリチャージ電圧を異なった設計に対応して調整することが好ましい。たとえば、駆動用トランジスタ１１ａのチャンネル長Ｌが大きくなれば、トランジスタ１１ａのダイオード特性は悪くなり、ソース−ドレイン（ＳＤ）電圧は大きくなる。したがって、プリチャージ電圧は、ソース電位（Ｖｄｄ）に対して低く設定する必要がある。
【０７３４】
プリチャージ電圧ＰＶはアナログスイッチ５６１に入力されている。このアナログスイッチのＷ（チャンネル幅）はオン抵抗を低減するために、１０μｍ以上にする必要がある。しかし、あまりＷが大きいと、寄生容量も大きくなるので１００μｍ以下にする。さらに好ましくは、チャンネル幅Ｗは１５μｍ以上６０μｍ以下にすることが好ましい。
【０７３５】
なお、この選択プリチャージは、階調０のみをプリチャージするとか、階調０から階調７の範囲でプリチャージするとか固定してもよいが、低階調流域（図７９の階調０から階調Ｒ１もしくは階調（Ｒ１−１））を選択プリチャージするというように、低階調領域と連動させてもよい。つまり、選択プリチャージは、低階調領域が階調０から階調Ｒ１の時はこの範囲で実施し、低階調領域が階調０から階調Ｒ２の時はこの範囲で実施するように連動させて実施する。なお、この制御方式の方が他の方式に比較して、ハード規模が小さくなる。
【０７３６】
以上の信号の印加状態により、スイッチ４８１ａがオンオフ制御され、スイッチ４８１ａオンの時、プリチャージ電圧ＰＶがソース信号線１８に印加される。なお、プリチャージ電圧ＰＶを印加する時間は、別途形成したカウンタ（図示せず）により設定される。このカウンタはコマンドにより設定できるように構成されている。また、プリチャージ電圧の印加時間は１水平走査期間（１Ｈ）の１／１００以上１／５以下の時間に設定することが好ましい。たとえば、１Ｈが１００μｓｅｃとすれば、１μｓｅｃ以上２０μｓｅｃ（１Ｈの１／１００以上１Ｈの１／５以下）とする。さらに好ましくは、２μｓｅｃ以上１０μｓｅｃ（１Ｈの２／１００以上１Ｈの１／１０以下）とする。
【０７３７】
図６７は図６５あるいは図６６の変形例である。図６７は入力画像データに応じてプリチャージするかしないかを判定し、プリチャージ制御を行うプリチャージ回路である。たとえば、画像データが階調０のみの時にプリチャージを行う設定、画像データが階調０、１のみの時にプリチャージを行う設定、階調０は必ずプリチャージし、階調１が所定以上連続して発生する場合にプリチャージする設定を行うことができる。
【０７３８】
図６７は、本発明の実施の形態のプリチャージ機能を有した電流出力方式のソースドライバＩＣ（回路）１４の一例を示す。図６７では、６ビットの定電流出力回路の出力段にプリチャージ機能を搭載した場合を示している。図６７において、一致回路６７１は、画像データＤ０〜Ｄ５に応じてデコードし、水平同期信号ＨＤによるリセット機能を有するＲＥＮ端子入力、ドットクロックＣＬＫ端子入力でプリチャージするかしないかを判定する。また、一致回路６７１はメモリを有しており、数Ｈあるいは数フィールド（フレーム）の画像データによるプリチャージ出力結果を保持している。保持結果にもとづき、プリチャージするか否かを判定し、プリチャージ制御する機能を有する。たとえば、階調０は必ずプリチャージし、階調１が６Ｈ（６水平走査期間）以上連続して発生する場合にプリチャージする設定を行うことができる。また、階調０、１は必ずプリチャージし、階調２が３Ｆ（３フレーム期間）以上連続して発生する場合にプリチャージする設定を行うことができる。
【０７３９】
一致回路６７１の出力と、カウンタ回路６５１の出力とが、ＡＮＤ回路６５３でＡＮＤされ、一定期間黒レベル電圧Ｖｐを出力するように構成されている。他の場合は、図５２などで説明した電流出力段６５４からの出力電流がソース信号線１８に印加される（ソース信号線１８からプログラム電流Ｉｗを吸収する）。他の構成は、図６５、図６６などと同等あるいは類似であるので説明を省略する。なお、図６７ではプリチャージ電圧はＡ点に印加しているが、Ｂ点に印加してもよいことはいうまでもない（図６６も参照のこと）。
【０７４０】
図２２３は図６７に加えて、プリチャージ電圧を階調に応じて変化できるように構成した実施の形態である。図２２３では印加する画像データに応じてプリチャージ電圧を変化させることが容易に実現できる。プリチャージ電圧は画像データ（Ｄ３〜Ｄ０）によって、電子ボリウム４５１により変化させることができる。図２２３では、Ｄ３〜Ｄ０ビットは電子ボリウムに接続されていることから、低階調のプリチャージ電圧が変更できるようにしていることがわかる。これは、黒表示の書き込み電流は微小であり、白表示の書き込み電流は大きいからである。したがって、低階調領域になるにしたがって、プリチャージ電圧を高くする。画素１６の駆動用トランジスタ１１ａをＰチャンネルとしているため、アノード電圧（Ｖｄｄ）がもっと黒表示電圧である。高階調領域になるにしたがって、プリチャージ電圧を低く（画素トランジスタ１１ａがＰチャンネルの時）する。つまり、低階調表示では、電圧プログラム方式が実施され、高階調表示（白表示）では、電流プログラム方式が実施されていることになる。
【０７４１】
図２２３のプリチャージ回路では、階調０のみをプリチャージするとか、階調０から階調７の範囲でプリチャージするとかを選択できる。また、各階調に対するプリチャージ電圧も電子ボリウム４５１で変更できる。他の構成は、図６５、図６６、図６７と同様であるので説明を省略する。
【０７４２】
ソース信号線１８に印加する画像データにより、プリチャージ電圧ＰＶ印加時間を可変することによっても良好な結果が得られる。たとえば、完全黒表示の階調０では印加時間を長くし、階調４ではそれよりも短くするなどである。また、１Ｈ前の画像データと次に印加する画像データの差を考慮して、印加時間を設定することも良好な結果を得ることができる。たとえば、１Ｈ前にソース信号線に画素を白表示にする電流と書き込み、次の１Ｈに、画素に黒表示にする電流を書き込む時は、プリチャージ時間を長くする。黒表示の電流は微小であるからである。逆に、１Ｈ前にソース信号線に画素を黒表示にする電流と書き込み、次の１Ｈに、白素に黒表示にする電流を書き込む時は、プリチャージ時間を短くするか、もしくはプリチャージを停止する（行わない）。白表示の書き込み電流は大きいからである。
【０７４３】
印加する画像データに応じてプリチャージ電圧を変化かえることも有効である。黒表示の書き込み電流は微小であり、白表示の書き込み電流は大きいからである。したがって、低階調領域になるにしたがって、プリチャージ電圧を高く（Ｖｄｄに対して。なお、画素トランジスタ１１ａがＰチャンネルの時）し、高階調領域になるにしたがって、プリチャージ電圧を低く（画素トランジスタ１１ａがＰチャンネルの時）するという制御方法も有効である。
【０７４４】
以下、理解を容易にするため、図６６を中心に説明する。なお、以下に説明する事項は図６５、図６７のプリチャージ回路にも適用できることは言うまでもない。
【０７４５】
プログラム電流オープン端子（ＰＯ端子）が“０”の時は、スイッチ６５５がオフ状態となり、ＩＬ端子およびＩＨ端子とソース信号線１８とは切り離される（Ｉｏｕｔ端子が、ソース信号線１８と接続されている）。したがって、プログラム電流Ｉｗはソース信号線１８には流れない。ＰＯ端子はプログラム電流Ｉｗをソース信号線に印加している時は、“１”とし、スイッチ６５５をオンして、プログラム電流Ｉｗをソース信号線１８に流す。
【０７４６】
ＰＯ端子に“０”を印加し、スイッチ６５５をオープンにする時は、表示領域のいずれの画素行も選択されていない時である。単位トランジスタ４８４は入力データ（Ｄ０〜Ｄ５）に基づいて電流をたえず、ソース信号線１８から引き込んでいる。この電流が選択された画素１６のＶｄｄ端子からトランジスタ１１ａを介してソース信号線１８に流れ込む電流である。したがって、いずれの画素行も選択されていない時は、画素１６からソース信号線１８に電流が流れる経路がない。いずれの画素行も選択されていない時とは、任意の画素行が選択され、次の画素行が選択されるまでの間に発生する。なお、このようないずれの画素（画素行）も選択されず、ソース信号線１８に流れ込む（流れ出す）経路がない状態を、全非選択期間と呼ぶ。
【０７４７】
この状態で、出力端子６８１がソース信号線１８に接続されていると、オンしている単位トランジスタ４８４（実際にはオンしているのはＤ０〜Ｄ５端子のデータにより制御されるスイッチ４８１であるが）に電流が流れる。そのため、ソース信号線１８の寄生容量に充電された電荷が放電し、ソース信号線１８の電位が、急激に低下する。以上のように、ソース信号線１８の電位が低下すると、本来ソース信号線１８に書き込む電流により、元の電位まで回復するのに時間を要するようになってしまう。
【０７４８】
この課題を解決するため、本発明の実施の形態は、全非選択期間に、ＰＯ端子に“０”を印加し、図６６のスイッチ６５５をオフとして、出力端子６８１とソース信号線１８とを切り離す。切り離すことにより、ソース信号線１８から単位トランジスタ４８４に電流が流れ込むことはなくなるから、全非選択期間にソース信号線１８の電位変化は発生しない。以上のように、全非選択期間にＰＯ端子を制御し、ソース信号線１８から電流源を切り離すことにより、良好な電流書き込みを実施することができる。
【０７４９】
また、画面に白表示領域（一定の輝度を有する領域）の面積（白面積）と、黒表示領域（所定以下の輝度の領域）の面積（黒面積）が混在し、白面積と黒面積の割合が一定の範囲の時、プリチャージを停止するという機能を付加することは有効である（適正プリチャージ）。この一定の範囲で、画像に縦筋が発生するからである。もちろん、逆に一定の範囲で、プリチャージするという場合もある。また、画像が動いた時、画像がノイズ的になるからである。適正プリチャージは、演算回路で白面積と黒面積に該当する画素のデータをカウント（演算）することにより、容易に実現することができる。
【０７５０】
プリチャージ制御は、Ｒ、Ｇ、Ｂで異ならせることも有効である。ＥＬ表示素子１５は、Ｒ、Ｇ、Ｂで発光開始電圧、発光輝度が異なっているからである。たとえば、Ｒは、所定輝度の白面積：所定輝度の黒面積の比が１：２０以上でプリチャージを停止または開始し、ＧとＢは、所定輝度の白面積：所定輝度の黒面積の比が１：１６以上でプリチャージを停止または開始するという方法が例示される。なお、実験および検討結果によれば、有機ＥＬパネルの場合、所定輝度の白面積：所定輝度の黒面積の比が１：１００以上（つまり、黒面積が白面積の１００倍以上）でプリチャージを停止することが好ましい。さらには、所定輝度の白面積：所定輝度の黒面積の比が１：２００以上（つまり、黒面積が白面積の２００倍以上）でプリチャージを停止することが好ましい。
【０７５１】
さらに、プリチャージについて説明をする。図２３２はプリチャージ回路の他の実施の形態である。図６６の実施の形態との差異は、プリチャージイネーブル（ＰＥＮ）とプリチャージセレクト（ＰＳＬ）などによりプリチャージスイッチ４８１ａが制御される点である。なお、制御スイッチをＯＰＶとする。なお、電流出力段のスイッチ６５６はＰＯ信号により制御される。
【０７５２】
本発明のこの実施の形態では、プリチャージするかしないかは、画像データにより決定される。この制御として、ＰＳＬ信号、ＰＥＮ信号は重要な機能を発揮する。
【０７５３】
以前にも説明をしたが、図２３５に図示するように、ＲＧＢの画像データ（ＲＤＡＴＡ、ＧＤＡＴＡ、ＢＤＡＴＡ）は各８ビットである。ＲＧＢ各８ビットの画像データは、ガンマ回路８３４でガンマ変換されて、１０ビット信号となる。ガンマ変換された信号は、フレームレートコントロール（ＦＲＣ）回路８３５でＦＲＣ処理されて、６ビットの画像データに変換される。プリチャージ制御回路（ＰＣ）２３５１は、変換された６ビットの画像データからプリチャージ制御信号（プリチャージする時はＨレベルとし、プリチャージしない時はＬレベルとする）を発生させる。このプリチャージを発生させる方式については後に説明をする。
【０７５４】
図２３６は、ソースドライバＩＣ（回路）１４のプリチャージ回路２３６３を中心とするブロック図である。プリチャージ回路２３６３とは、図６６、図２３２、図２３３などの回路が該当する。プリチャージ制御回路２３５１によりプリチャージ制御信号ＰＣ信号（赤（ＲＰＣ）、緑（ＧＰＣ）、青（ＢＰＣ））が出力される。このＰＣ信号は図２３５に図示するコントロールＩＣ８１のプリチャージ制御回路２３５１により発生し、ＰＣ信号は、図２３６に図示するソースドライバＩＣ１４のセレクタ回路２３６２に入力される。
【０７５５】
セレクタ回路２３６２は、メインクロックに同期して出力段に対応するラッチ回路２３６１に順次ラッチしていく。ラッチ回路２３６１はラッチ回路２３６１ａとラッチ回路２３６１ｂの２段構成である。ラッチ回路２３６１ｂは水平走査クロック（１Ｈ）に同期してプリチャージ回路２３６３にデータを送出する。つまり、セレクタは、１画素行分の画像データおよびＰＣデータを順次ラッチしていき、水平走査クロック（１Ｈ）に同期して、ラッチ回路２３６１ｂでデータをストアする。
【０７５６】
なお、図２３６では、ラッチ回路２３６１のＲ、Ｇ、ＢはＲＧＢの画像データ６ビットのラッチ回路であり、Ｐはプリチャージ信号（ＲＰＣ、ＧＰＣ、ＢＰＣ）の３ビットをラッチするラッチ回路である。
【０７５７】
プリチャージ回路２３６３は、ラッチ回路２３６１ｂの出力がＨレベルの時、スイッチ４８１ａをオンさせ、ソース信号線１８にプリチャージ電圧を出力する。電流出力回路６５４は画像データに応じて、プログラム電流をソース信号線１８に出力する。
【０７５８】
図２３５、図２３６の構成を概略的に図示すれば、図２３７の構成となる。なお、図２３７、図２３８は図２２８のように、１つの表示パネルに複数のソースドライバＩＣ（回路）１４を積載した構成（ソースドライバＩＣのカソード接続）である。また、図２３７、図２３８のＣＳＥＬ１、ＣＳＥＬ２はＩＣチップのセレクト信号である。ＣＳＥＬ信号によりどちらにＩＣチップを選択し、画像データおよびＰＣ信号を入力するかを決定する。
【０７５９】
図２３６、図２３７の構成では、各ＲＧＢ画像データに対応して、ＰＣ信号を発生させている。プリチャージの印加は、以上のようにＲＧＢごとに行うことが好ましい。しかし、動画表示、自然画表示では、ＲＧＢごとにプリチャージするかしないかを判断する必要がない場合が多い。つまり、ＲＧＢを輝度信号に変換し（換算し）、輝度によりプリチャージをするかしないかを判断してもよい。このようにしたのが、図２３８の構成である。図２３７の構成では、ＰＣ信号は３ビット必要である（ＲＰＣ、ＧＰＣ、ＢＰＣ）が、図２３８の構成では、ＰＣ信号はＲＧＢＰＣの１ビットでよい。したがって、図２３６のラッチ回路２３６１においても、Ｐは１ビットのラッチでよい。なお、以降の説明では、説明を容易にする点、作図を容易にする観点から、ＲＧＢを考慮せずに説明を行う。
【０７６０】
以上の本発明の実施の形態の構成は、コントローラ８１が画像データに基づいてＰＣ信号（プリチャージ制御信号）を発生する点、ソースドライバＩＣ１４がＰＣ信号をラッチし１Ｈの同期信号に同期してソース信号線１８に印加する点に特徴がある。また、コントローラ８１は図２３５に図示するように、プリチャージモード（ＰＭＯＤＥ）信号により、プリチャージ信号の発生を容易に変更することができる。たとえば、ＰＭＯＤＥとは、階調０のみをプリチャージするモード、階調０−７など一定の階調範囲をプリチャージするモード、画像データが明るい画像データから暗い画像データに変化する時にプリチャージするモード、一定のフレームで連続して低階調表示となる時に、プリチャージするモードなどが例示される。
【０７６１】
なお、１画素のデータについてプリチャージするかしないかを判断することに限定するものではない。たとえば、複数画素行の画像データにもとづいてプリチャージ判断をおこなってもよい。また、プリチャージを行う周辺画素の画像データを勘案して（たとえば、重み付け処理など）プリチャージ判断を行っても良い。また、動画と静止画でプリチャージ判断を変化する方法も例示される。以上事項は、画像データに基づき、コントローラがプリチャージ信号を発生することにより、良好な汎用性が発揮される点が重要である。以降、このプリチャージ判断とプリチャージモードを中心に説明をする。
【０７６２】
なお、本発明の実施の形態において、プリチャージ駆動では、プリチャージ電圧を出力するとして説明をするが、これに限定するものではない。１水平走査期間よりも短く、プログラム電流よりも大きい電流をソース信号線１８に書き込む方式でもよい。つまり、プリチャージ電流をソース信号線１８に書込み、その後にプログラム電流をソース信号線１８に書き込む方式でもよい。プリチャージ電流も物理的には電圧変化を引き起こしていることには差異はない。プリチャージをプリチャージ電流で行う方式も本発明の実施の形態のプリチャージ駆動の範疇である。たとえば、図２２３では電子ボリウム４５１を切り換えることによりプリチャージ電圧が変化する。この電子ボリウム４５１を電流出力の電子ボリウムに変更すればよい。変更は複数のカレントミラー回路を組み合わせることにより容易に実現できる。また、図２３２、図２３３にあっては、プリチャージ電圧Ｖｐをカレントミラー回路からなる電流出力に変更すればよい。本発明の実施の形態では説明を容易にするため、プリチャージ駆動はプリチャージ電圧で行うとして説明をする。
【０７６３】
また、プリチャージ電圧（電流）の印加は、一定のプリチャージ電圧（電流）を印加することに限定するものではない。たとえば、複数のプリチャージ電圧をソース信号線に印加してもよい。たとえば、第１のプリチャージ電圧５（Ｖ）を５（μｓｅｃ）印加した後、第２のプリチャージ電圧４．５（Ｖ）を５（μｓｅｃ）印加する方法である。その後に、プログラム電流Ｉｗをソース信号線１８に印加する。また、プリチャージ電圧を鋸波状に変化させたものでもよい。また、矩形波を印加してもよい。また、正規のプログラム電流（電圧）にプリチャージ電圧（電流）を重畳させてもよい。また、プリチャージ電圧（電流）の大きさ、プリチャージ電圧（電流）の印加期間は、画像データに対応させて変化させてもよい。
【０７６４】
また、本発明の実施の形態は電流駆動方式において、プリチャージ電圧（電流）を印加するとして説明をするが、プリチャージ駆動は、電圧駆動方式でも効果を発揮する。電圧駆動方式では、ＥＬ素子１５を駆動する駆動用トランジスタサイズが大きいため、ゲート容量が大きい。そのため、正規のプログラム電圧が書き込みにくいという課題がある。この課題に対して、プログラム電圧を印加する前に、プリチャージを実施することにより、駆動用トランジスタをリセット状態にすることができ、良好な書込みを実現できる。したがって、本発明の実施の形態のプリチャージ駆動方式は、電流プログラム駆動に限定されるものではない。本発明の実施の形態では、説明を容易にするために、電流プログラム駆動の画素構成（図１などを参照のこと）を例示して説明をする。
【０７６５】
また、本発明の実施の形態において、プリチャージ駆動方式は、駆動用トランジスタ１１ａのみに作用するものではない。たとえば、図３８の画素構成において、カレントミラー回路を構成するトランジスタ１１ａにも作用して効果を発揮する。本発明の実施の形態のプリチャージ駆動方式は、ソースドライバＩＣ（回路）１４からみたソース信号線１８の寄生容量を充放電することを１つの目的としているが、当然のことながらソースドライバＩＣ（回路）１４内の寄生容量も充放電されることも目的としている。
【０７６６】
また、プリチャージ電圧（電流）は、黒表示を良好にすることを１つの目的としているが、これに限定されるものではない。白表示を書込み易くする白書込みプリチャージ電圧（電流）を印加すれば、良好な白表示も実現できる。つまり、本発明の実施の形態のプリチャージ駆動とは、プログラム電流（プログラム電圧）を書き込む前に、前記プログラム電流（プログラム電圧）を書込み易くするための、所定の電圧（電流）を印加し、予備充電するものである。
【０７６７】
また、本発明の実施の形態は、黒表示でプリチャージするとして説明をするが、これは、基本的には駆動用トランジスタ１１ａからソースドライバＩＣ（回路）１４に吸い込み電流で実施する場合である。駆動用トランジスタ１１ａなどがＮチャンネルトランジスタの場合は、ソースドライバＩＣ（回路）１４からは吐き出し電流でプログラムすることになる。この場合は、白表示で書込みにくい画素構成の場合も発生する。したがって、本発明の実施の形態のプリチャージ駆動方法は、ソース信号線１８などを所定電位に変化させるものであって、白表示でプリチャージするとか、黒表示でプリチャージするとかは実施形態にすぎない。したがって、これらに限定されるものではない。
【０７６８】
プリチャージ電圧（電流）の印加タイミングは、プログラム電圧（電流）を書き込む画素行を選択した状態でプリチャージ電圧（電流）を書き込むことが好ましいが、これに限定するものではなく、画素行が非選択の状態で、ソース信号線１８にプリチャージ電圧（電流）を印加して予備充電を行ない、その後、プログラム電流（電圧）を書き込む画素行を選択してもよい。
【０７６９】
また、プリチャージ電圧は、ソース信号線１８に印加するとしているが、他の方式も例示される。たとえば、アノード端子への印加電圧（Ｖｄｄ）またはカソード端子への印加電圧（Ｖｓｓ）を変化させてもよい（プリチャージ電圧を印加）。アノード電圧またはカソード電圧を変化させることにより、駆動用トランジスタ１１ａの書込み能力が拡大される。したがって、プリチャージ効果が発揮される。特に、アノード電圧（Ｖｄｄ）をパルス的に変化させる方式を実施する効果が高い。
【０７７０】
図２３９（ａ）は階調０のみをプリチャージした時の説明図である。階調０のみのプリチャージは階調飛びがなく、良好な黒表示を実現できるので好ましい方法である。図２３９において、行番号は、画素行の番号を示している。画素行は、第１画素行からｎ画素行まで順次画像データが書き換えられ、最終画素行ｎまで電流プログラムがされると、また、第１画素行から電流プログラムが開始される。
【０７７１】
画像データは、６４階調の画像データである。画像データは０から６３の値をとる。当然ながら、２５６階調の時は、０から２５５までの値をとる。ＰＳＬはプリチャージセレクト信号であり、Ｈレベル（記号Ｈ）のとき、プリチャージ電圧の出力が許可させる。Ｌレベルの時は、プリチャージ電圧は出力されない。ＰＥＮはプリチャージイネーブル信号である。このＰＥＮはコントローラ８１の判断により出力される信号である。つまり、コントローラは画像データに基づいて、ＰＥＮ信号をＨまたはＬレベルにする。ＰＥＮがＨレベルの時は、プリチャージをするという判断信号であり、Ｌレベルの時は、プリチャージしないという判断信号である。図２３９では、階調０の時にのみ、ＰＥＮ信号はＨレベルとなっている。Ｐ出力は、スイッチ４８１ａのオンオフ状態である（図２３２、図２３３を参照のこと）。表では、○はスイッチ４８１ａがオン状態（ソース信号線１８にプリチャージ電圧Ｖｐが印加された状態）である。×はスイッチ４８１ａがオフ状態（ソース信号線１８にプリチャージ電圧が印加されていない状態）である。
【０７７２】
図２３９（ａ）では、画素行番号３と画素行番号８に該当する箇所で、ＰＥＮ信号がＨとなっている。同時に画素行番号３と画素行番号８では、ＰＳＬ信号もＨレベルであるので、Ｐ出力は○（プリチャージ電圧Ｖｐが出力された状態となっている。図２３９（ｂ）では、ＰＥＮ信号は図２３９（ａ）と同一であるが、ＰＳＬ信号がＬレベルである。したがって、Ｐ出力はたえず、×（プリチャージ電圧Ｖｐが出力されていない）の状態となっている。基本的にはＰＥＮ信号もコントローラ８１から出力される。しかし、ＰＥＮ信号はユーザーが調整できるようにすることが好ましい。
【０７７３】
また、プリチャージ電圧Ｖｐが出力されている期間は、図２３２のカウンタ６５１で設定することができる。このカウンタはプログラマブルカウンタであり、コントローラからの設定値、あるいはユーザーの設定値に基づき動作する。カウンタ６５１はメインクロック（ＣＬＫ）に同期して動作するように構成されている。
【０７７４】
図２４０（ａ）は階調０から階調７のみをプリチャージした時の説明図である。低階調領域のみにプリチャージする方法は、電流駆動が黒表示領域を書込みにくいという課題を解決する方策として有効である。なお、いずれの範囲までプリチャージするかはコントローラ８１により設定できる。
【０７７５】
図２４０では、階調０−７の時にのみ、ＰＥＮ信号はＨレベルとなっている。Ｐ出力は、スイッチ４８１ａのオンオフ状態である（図２３２、図２３３などを参照のこと）。図２４０（ａ）では、画素行番号３、５、６、７、１１、１２、１３に該当する箇所で、画像データは７以下であるので、ＰＥＮ信号がＨとなっている。同時に以上の箇所で、ＰＳＬ信号もＨレベルであるので、Ｐ出力は○（プリチャージ電圧Ｖｐが出力された状態）となっている。図２４０（ｂ）では、ＰＳＬ信号がＬレベルであるので、Ｐ出力はすべて×（プリチャージ電圧が印加されていない状態）となっている。
【０７７６】
図２４１は画素１６の輝度が低くなる時にプリチャージを実施する駆動方式の説明図である。電流プログラム方式では、画素１６の輝度を高くするとき（白表示）のプログラム電流Ｉｗが大きい。したがって、ソース信号線１８に寄生容量があっても十分寄生容量を充放電することができる。しかし、画素１６を黒表示にプログラムするときは、プログラム電流は小さくソース信号線１８の寄生容量などを十分に充放電することができない。したがって、画素１６に書き込むプログラム電流が大きくなる時は、プリチャージをする必要がない場合が多い。逆に画素１６に書き込む電流が小さくなる時（黒表示となる時）はプリチャージする必要が発生する。
【０７７７】
図２４１は画素１６の輝度が低くなる時にプリチャージを実施する駆動方式の説明図である。第１画素行目の画像データが３９である。したがって、ソース信号線１８には、画素１６を画像データ３９に電流プログラムする電位が保持されている。第２画素行目の画像データは１２である。したがって、ソース信号線１８は画像データ１２に対応する電位になるようにする必要がある。しかし、プログラム電流は階調３９から階調１２と小さくなる。そのため、ソース信号線１８を十分に充放電できない状態が発生する場合がある。この課題に対応するため、プリチャージする（ＰＥＮ信号はＨレベルとなる）。画素行３、５、６、８、１１、１２、１３、１５においても同様の判定結果となる。
【０７７８】
第３画素行目の画像データは０である。したがって、ソース信号線１８には、画素１６を画像データ０に電流プログラムする電位が保持されている。第４画素行目の画像データは２１である。したがって、ソース信号線１８は画像データ２１に対応する電位になるようにする必要がある。プログラム電流は階調０から階調２１と大きくなる。そのため、ソース信号線１８を十分に充放電可能である。したがって、第４画素行ではプリチャージする必要はない。
【０７７９】
以上の判断を、コントローラ８１で実施する。実施の結果、図２４１（ａ）に図示するように、ＰＥＮ信号は、画素行２、３、５、６、８、１１、１２、１３、１５でＨレベルとなる。つまり、前記画素行ではプリチャージするという結果となる。図２４１（ａ）では、ＰＳＬ信号もＨレベルであるから、Ｐ出力の欄でわかるように、Ｐ出力は、画素行２、３、５、６、８、１１、１２、１３、１５で○（プリチャージする）ことになる。なお、他の画素行ではプリチャージは行われない。
【０７８０】
図２４１（ｂ）では、ＰＥＮ信号は図２４１（ａ）と同一であるが、ＰＳＬ信号がＬレベルである。したがって、Ｐ出力はたえず、×（プリチャージ電圧Ｖｐが出力されていない）の状態となっている。基本的にはＰＥＮ信号もコントローラ８１から出力される。しかし、ＰＥＮ信号はユーザーが調整できるようにすることが好ましい。
【０７８１】
図２４２は、図２４０と図２４１のプリチャージ方法を組み合わせた方式である。画素１６の輝度が低くなる時にプリチャージを実施し、かつ、画素１６のプログラム電流が０−７階調の低輝度となる場合にプリチャージする方法である。どの階調以下でプリチャージするか否かは、コントローラＩＣ８１の設定値で変更可能である。また、ユーザーが変更することも可能である。変更は、コントローラ内部のテーブルにマイコンからシリアルインターフェースを介して行う。
【０７８２】
画像データは図２４１の実施の形態と同一である。しかし、図２４２では、第２画素行では画像データが１２であり、第１５画素行では、画像データが１２であるため、ＰＥＮ信号はＬレベルの判定結果となっている。先にも説明したように、一定以上のプログラム電流Ｉｗの大きさがあれば、ソース信号線１８の寄生容量を充放電できる。したがって、プリチャージする必要はない。逆にプリチャージするとソース信号線１８の電位が黒表示電位まで変化し、中間調表示の電位に復帰するのに時間を要する。
【０７８３】
以上の判断を、コントローラ８１で実施する。実施の結果、図２４２（ａ）に図示するように、ＰＥＮ信号は、画素行３、５、６、８、１１、１２、１３でＨレベルとなる。つまり、前記画素行ではプリチャージするという結果となる。図２４２（ａ）では、ＰＳＬ信号もＨレベルであるから、Ｐ出力の欄でわかるように、Ｐ出力は、画素行３、５、６、８、１１、１２、１３で○（プリチャージする）ことになる。なお、他の画素行ではプリチャージは行われない。図２４２（ｂ）では、ＰＥＮ信号は図２４２（ａ）と同一であるが、ＰＳＬ信号がＬレベルである。したがって、Ｐ出力はたえず、×（プリチャージ電圧Ｖｐが出力されていない）の状態となっている。
【０７８４】
以上の実施の形態は、各ＲＧＢのプリチャージについて説明をしていないが、図２４３のように各ＲＧＢでプリチャージ判定を行うことが好ましいことは言うまでもない。各ＲＧＢで画像データがことなっているからである。特に、図４１、図１２５、図１２６のように、列方向に各ＲＧＢ画素が配置される場合に良好な結果が得られる。各ソース信号線には連続して同一色の画素データが印加されるからである。
【０７８５】
図２４３は、図２４０と同様に階調０−７の範囲でプリチャージを実施する駆動方法である。各ＲＧＢでのプリチャージの判断をコントローラ８１で実施する。実施の結果、図２４３に図示するように、Ｒ画像データでは、ＰＥＮ信号は、画素行３、５、６、７、８、１１、１２、１３でＨレベルとなる。つまり、前記画素行ではプリチャージするという結果となる。Ｇ画像データでは、ＰＥＮ信号は、画素行３、７、９、１１、１２、１３、１４でＨレベルとなる。つまり、前記画素行ではプリチャージするという結果となる。Ｂ画像データでは、ＰＥＮ信号は、画素行１、２、３、６、７、８、９、１５でＨレベルとなる。つまり、前記画素行ではプリチャージするという結果となる。
【０７８６】
以上の実施の形態では、画素行に対応してプリチャージをするか否かを判断した。しかし、本発明はこれに限定するものではない。フレーム（フィールド）単位で各画素に印加される画像データの大きさ、変化などを判定し、プリチャージするか否かを判断してもよいことは言うまでもない。図２４４はその実施の形態である。
【０７８７】
図２４４はある画素１６に着目した画像データの変化を示している。図２４４の表の第１行目はフレーム番号を示している。表の２行目はある画素１６にプログラムされる画像データの変化を示している。また、図２４４は、図２３９と同様に階調０でプリチャージする駆動方式の変形例である。図２３９では、階調０で必ずプリチャージする方法であった。図２４４では、階調０が一定フレーム連続する時にプリチャージする方法である。連続は、カウンタで示す。
【０７８８】
図２４４（ａ）では、フレーム３、４、５、６、１１、１２で階調０である。そのため、カウント値は、第３フレームから第６フレームまで順次カウントされる。また、フレーム１１、１２でカウントされる。図２４４（ａ）では、階調０が３フレーム連続する時に、プリチャージを実施するように制御されている。したがって、フレーム５、６でＰ出力が○（プリチャージ電圧が出力される）となる。フレーム１１、１２では２フレームしか階調０が連続しないため、プリチャージはされない。
【０７８９】
図２４４（ｂ）では、ＰＳＬ信号によりカウント制御を実施している。ＰＳＬ信号がＨレベルの時に、カウント値はアップされる。図２４４（ｂ）では、フレーム５、１２でＰＳＬ信号がＬレベルため、カウントアップされない。そのため、プリチャージ電圧は、フレーム６でしか出力されない。
【０７９０】
なお、図２４４では階調０が一定フレーム連続する時にプリチャージするとしたが、本発明はこれに限定するものではなく、図２４０で説明したように、一定の階調範囲（たとえば、階調０−７）が連続する時にプリチャージするように制御してもよい。また、連続したフレームに限定するものではなく、離散的であってもよい。また、連続した画素行で一定の階調範囲（たとえば、階調０のみ、階調０−７など）が連続する時にプリチャージするように制御してもよい。
【０７９１】
以上のように本発明の実施の形態のプリチャージ駆動方式では、画像データの値あるいは画像データの変化状態あるいはプリチャージする画素の近傍の画像データ値とその変化などにより、プリチャージするか否かを判定し、プリチャージ電圧（電流）を印加する。また、プリチャージを印加するか否かの情報は、ソースドライバＩＣ（回路）に保持される。したがって、ソースドライバＩＣ（回路）１４はプリチャージ信号をラッチするラッチ回路２３６１（保持回路あるいは記憶手段（メモリ））を具備するだけであるから構成は容易である。また、いずれのプリチャージ方式でもコントローラＩＣのプログラムを変更するだけで対応できるため汎用性がある。
【０７９２】
図２３２では、スイッチ４８１ａをオンオフすることにより、端子６８１からプリチャージ電圧Ｖｐを出力し、スイッチ６５５はＰＯ信号によりオンオフすることにより、プログラム電流Ｉｗを端子６８１からソース信号線１８に印加する。しかし、図２３２の構成では、スイッチ４８１ａが閉じ、プリチャージ電圧Ｖｐが端子６８１に印加された時には、電流出力回路６５４（単位トランジスタ群５２１ｃ）にもプリチャージ電圧Ｖｐが印加される。電流出力回路６５４にプリチャージ電圧が印加されると電流出力回路６５４に異状動作が発生する場合がある。
【０７９３】
この課題に対しては、図２３３に図示するように、スイッチ６５５を電流出力回路６５４とＡ点との間に配置し、ＯＰＶ信号をインバータ６２でロジック反転してスイッチ６５６を制御するように構成する。つまり、スイッチ４８１ａが閉じている時は、スイッチ６５６は開く（オープン）状態となるようにする。このように構成することにより、端子６８１にプリチャージ電圧Ｖｐが印加されている時は、スイッチ６５５は開いているために、電流出力回路６５４にはプリチャージ電圧は印加されない。このタイミングチャートを図２３４（ａ）に図示する。図２３４（ａ）において、ＯＰＶ信号がＨになっている期間ｔには、ＰＯ信号はＬとなっている。さらに好ましくは、スイッチ４８１ａが閉じている期間の前後には、スイッチ６５５がオフ（開いている）になっていることが好ましい。つまり、図２３４（ｂ）に図示するように、ＯＰＶ信号がＨになっている期間の前後を含めたｔ２の期間の間ＰＯ信号がＬレベルにする。スイッチ４８１ａのオンオフによる過渡現象の悪影響を防止するためである。
【０７９４】
図１のように画素１６の駆動用トランジスタ１１ａ、選択トランジスタ（１１ｂ、１１ｃ）がＰチャンネルトランジスタの場合は、突き抜け電圧が発生する。これは、ゲート信号線１７ａの電位変動が、選択トランジスタ（１１ｂ、１１ｃ）のＧ−Ｓ容量（寄生容量）を介して、コンデンサ１９の端子に突き抜けるためである。Ｐチャンネルトランジスタ１１ｂがオフするときにはＶｇｈ電圧となる。そのため、コンデンサ１９の端子電圧がＶｄｄ側に少しシフトする。そのため、トランジスタ１１ａのゲート（Ｇ）端子電圧は上昇し、より黒表示となる。したがって、良好な黒表示を実現できる。
【０７９５】
しかし、第０階調目の完全黒表示は実現できるが、第１階調などは表示しにくいことになる。もしくは、第０階調から第１階調まで大きく階調飛びが発生したり、特定の階調範囲で黒つぶれが発生したりする。
【０７９６】
この課題を解決する構成が、図５４の構成である。出力電流値を嵩上げする機能を有することを特徴としている。嵩上げ回路５４１の主たる目的は、突き抜け電圧の補償である。また、画像データが黒レベル０であっても、ある程度（数１０ｎＡ）電流が流れるようにし、黒レベルの調整にも用いることができる。
【０７９７】
基本的には、図５４は、図４８の出力段に嵩上げ回路（図５４の点線で囲まれた部分）を追加したものである。図５４は、電流値嵩上げ制御信号として３ビット（Ｋ０、Ｋ１、Ｋ２）を仮定したものであり、この３ビットの制御信号により、孫電流源の電流値の０〜７倍の電流値を出力電流に加算することが可能である。
【０７９８】
以上が本発明の実施の形態のソースドライバＩＣ（回路）１４の基本的な概要である。以後、さらに詳細に本発明の実施の形態のソースドライバＩＣ（回路）１４についてさらに詳しく説明をする。
【０７９９】
ＥＬ素子１５に流す電流Ｉ（Ａ）と発光輝度Ｂ（ｎｔ）とは線形の関係がある。つまり、ＥＬ素子１５に流す電流Ｉ（Ａ）と発光輝度Ｂ（ｎｔ）とは比例する。電流駆動方式では、１ステップ（階調刻み）は、電流（単位トランジスタ４８４（１単位））である。
【０８００】
人間の輝度に対する視覚は２乗特性をもっている。つまり、２乗の曲線で変化する時、明るさは直線的に変化しているように認識される。しかし、図８３の関係であると、低輝度領域でも高輝度領域でも、ＥＬ素子１５に流す電流Ｉ（Ａ）と発光輝度Ｂ（ｎｔ）とは比例する。したがって、１ステップ（１階調）きざみづつ変化させると、低階調部（黒領域）では、１ステップに対する輝度変化が大きい（黒飛びが発生する）。高階調部（白領域）は、ほぼ２乗カーブの直線領域と一致するので、１ステップに対する輝度変化は等間隔で変化しているように認識される。以上のことから、電流駆動方式（１ステップが電流きざみの場合）において（電流駆動方式のソースドライバＩＣ（回路）１４において）、黒表示領域の表示が特に課題となる。
【０８０１】
この課題に対して、低階調領域（階調０（完全黒表示）から階調（Ｒ１））の電流出力の傾きを小さくし、高階調領域（階調（Ｒ１）から最大階調（Ｒ））の電流出力の傾きを大きくする。つまり、低階調領域では、１階調あたりに（１ステップ）増加する電流量と小さくする。高階調領域では、１階調あたりに（１ステップ）増加する電流量と大きくする。高階調領域と低階調領域で１ステップあたりに変化する電流量を異ならせることにより、階調特性が２乗カーブに近くなり、低階調領域での黒飛びの発生はない。
【０８０２】
なお、以上の実施の形態では、低階調領域と高階調領域の２段階の電流傾きとしたが、これに限定するものではない。３段階以上であっても良いことは言うまでもない。しかし、２段階の場合は回路構成が簡単になるので好ましいことは言うまでもない。好ましくは、５段階以上の傾きを発生できるようにガンマ回路は構成することが望ましい。
【０８０３】
本発明の技術的思想は、電流駆動方式のソースドライバＩＣ（回路）などにおいて（基本的には電流出力で階調表示を行う回路である。したがって、表示パネルがアクティブマトリックス型に限定されるものではなく、単純マトリックス型も含まれる。）、１階調ステップあたりの電流増加量が複数存在させることである。
【０８０４】
ＥＬなどの電流駆動型の表示パネルは、印加される電流量に比例して表示輝度が変化する。したがって、本発明の実施の形態のソースドライバＩＣ（回路）１４では、１つの電流源（１単位トランジスタ）４８４に流れるもととなる基準電流を調整することにより、容易に表示パネルの輝度を調整することができる。
【０８０５】
ＥＬ表示パネルでは、Ｒ、Ｇ、Ｂで発光効率が異なり、また、ＮＴＳＣ基準に対する色純度がずれている。したがって、ホワイトバランスを最適にするためにはＲＧＢの比率を適正に調整する必要がある。調整は、ＲＧＢのそれぞれの基準電流を調整することにより行う。たとえば、Ｒの基準電流を２μＡにし、Ｇの基準電流を１．５μＡにし、Ｂの基準電流を３．５μＡにする。以上のように少なくとも複数の表示色の基準電流のうち、少なくとも１色の基準電流は変更あるいは調整あるいは制御できるように構成することが好ましい。
【０８０６】
電流駆動方式は、ＥＬに流す電流Ｉと輝度の関係は直線の関係がある。したがって、ＲＧＢの混合によるホワイトバランスの調整は、所定の輝度の一点でＲＧＢの基準電流を調整するだけでよい。つまり、所定の輝度の一点でＲＧＢの基準電流を調整し、ホワイトバランスを調整すれば、基本的には全階調にわたりホワイトバランスがとれている。したがって、本発明の実施の形態はＲＧＢの基準電流を調整できる調整手段を具備する点、１点折れまたは多点折れガンマカーブ発生回路（発生手段）を具備する点に特徴がある。以上の事項は電流制御のＥＬ表示パネルに特有の回路方式である。
【０８０７】
本発明の実施の形態のガンマ回路では、一例として低階調領域で１階調あたり１０ｎＡ増加（低階調領域でのガンマカーブの傾き）にする。また、高階調領域で１階調あたり５０ｎＡ増加（高階調領域でのガンマカーブの傾き）する。
【０８０８】
なお、高階調領域で１階調あたり電流増加量／低階調領域で１階調あたり電流増加量をガンマ電流比率と呼ぶ。この実施の形態では、ガンマ電流比率は、５０ｎＡ／１０ｎＡ＝５である。ＲＧＢのガンマ電流比率は同一にする。つまり、ＲＧＢでは、ガンマ電流比率を同一にした状態でＥＬ素子１５に流れる電流（＝プログラム電流）を制御する。
【０８０９】
このようにガンマ電流比率をＲＧＢで同一に維持したまま調整すると回路構成は容易になる。各色に、低階調部に印加する基準電流を発生する定電流回路と、高階調部に印加する基準電流を発生する定電流回路とを作製し、これらを相対的に流す電流を調整するボリウムを作製（配置）すればよいからである。
【０８１０】
図５６は低電流領域の定電流発生回路部の構成図である。また、図５７は高電流領域の定電流回路部および嵩上げ電流回路部の構成図である。図５６に図示するように低電流源回路部は基準電流ＩＮＬが印加され、基本的にはこの電流が単位電流となり、入力データＬ０〜Ｌ４により、単位トランジスタ４８４が必要個数動作し、その総和として低電流部のプログラム電流ＩｗＬが流れる。
【０８１１】
また、図５７に図示するように高電流源回路部は基準電流ＩＮＨが印加され、基本的にはこの電流が単位電流となり、入力データＨ０〜Ｌ５により、単位トランジスタ４８４が必要個数動作し、その総和として低電流部のプログラム電流ＩｗＨが流れる。
【０８１２】
嵩上げ電流回路部も同様であって、図５７に図示するように基準電流ＩＮＨが印加され、基本的にはこの電流が単位電流となり、入力データＡＫ０〜ＡＫ２により、単位トランジスタ４８４が必要個数動作し、その総和として嵩上げ電流に対応する電流ＩｗＫが流れる
ソース信号線１８に流れるプログラム電流ＩｗはＩｗ＝ＩｗＨ＋ＩｗＬ＋ＩｗＫである。ＩｗＨとＩｗＬの比率、つまりガンマ電流比率は、先にも説明した第１の関係を満足させるようにする。
【０８１３】
図５６、図５７に図示するようにオンオフスイッチ４８１は、インバータ５６２とＰチャンネルトランジスタとＮチャンネルトランジスタからなるアナログスイッチ５６１から構成される。このようにスイッチ４８１を、インバータ５６２とＰチャンネルトランジスタとＮチャンネルトランジスタからなるアナログスイッチ５６１から構成することにより、オン抵抗を低下することができ、単位トランジスタ４８４とソース信号線１８間の電圧降下が極めて小さくすることができる。このことは本発明の他の実施の形態においても適用されることは言うまでもない。
【０８１４】
図５６の低電流回路部と図５７の高電流回路部の動作について説明をする。本発明の実施の形態のソースドライバＩＣ（回路）１４は、低電流回路部Ｌ０〜Ｌ４の５ビットで構成され、高電流回路部Ｈ０〜Ｈ５の６ビットで構成される。なお、回路の外部から入力されるデータはＤ０〜Ｄ５の６ビット（各色６４階調）である。この６ビットデータをＬ０〜Ｌ４の５ビット、高電流回路部Ｈ０〜Ｈ５の６ビットに変換してソース信号線に画像データに対応するプログラム電流Ｉｗを印加する。つまり、入力６ビットデータを、５＋６＝１１ビットデータに変換をしている。したがって、高精度のガンマカーブを形成できる。
【０８１５】
以上のように、入力６ビットデータを、５＋６＝１１ビットデータに変換をしている。本発明の実施の形態では、高電流領域の回路のビット数（Ｈ）は、入力データ（Ｄ）のビット数と同一にし、低電流領域の回路のビット数（Ｌ）は、入力データ（Ｄ）のビット数−１としている。なお、低電流領域の回路のビット数（Ｌ）は、入力データ（Ｄ）のビット数−２としてもよい。このように構成することにより、低電流領域のガンマカーブと、高電流領域のガンマカーブとが、ＥＬ表示パネルの画像表示に最適になる。
【０８１６】
ゲートドライバ回路１２は、通常、ＮチャンネルトランジスタとＰチャンネルトランジスタで構成する。しかし、Ｐチャンネルトランジスタのみで形成することが好ましい。アレイを作製に必要とするマスク数が減少し、製造歩留まり向上、スループットの向上が見込まれるからである。したがって、図１、図２などに例示したように、画素１６を構成するトランジスタをＰチャンネルトランジスタとするとともに、ゲートドライバ回路１２もＰチャンネルトランジスタで形成あるいは構成する。ＮチャンネルトランジスタとＰチャンネルトランジスタでゲートドライバ回路を構成すると必要なマスク数は１０枚となるが、Ｐチャンネルトランジスタのみで形成すると必要なマスク数は５枚になる。
【０８１７】
しかし、Ｐチャンネルトランジスタのみでゲートドライバ回路１２などを構成すると、レベルシフタ回路をアレイ基板７１に形成できない。レベルシフタ回路はＮチャンネルトランジスタとＰチャンネルトランジスタで構成するからである。
【０８１８】
以下、基板７１に内蔵するゲートドライバ回路１２をＰチャンネルのトランジスタのみで構成した本発明の実施の形態のゲートドライバ１２について説明をする。先にも説明したように、画素１６とゲートドライバ回路１２とをＰチャンネルトランジスタのみで形成する（つまり、基板７１に形成するトランジスタはすべてＰチャンネルトランジスタである。反対に言えば、Ｎチャンネルのトランジスタを用いない状態）ことにより、アレイを作製に必要とするマスク数が減少し、製造歩留まり向上、スループットの向上が見込まれるからである。また、Ｐチャンネルトランジスタの性能のみの向上に取り組みができるため、結果として特性改善が容易である。たとえば、Ｖｔ電圧の低減化（より０（Ｖ）に近くするなど）、Ｖｔバラツキの減少を、ＣＭＯＳ構造（ＰチャンネルとＮチャンネルトランジスタを用いる構成）よりも容易に実施できる。
【０８１９】
本発明の実施の形態では、主として図１の画素構成を例示して説明をするがこれに限定するものではなく、他の画素構成でもよいことは言うまでもない。また、以下に説明するゲートドライバ１２構成あるいは配置形態は、有機ＥＬ表示パネルなどの自己発光デバイスに限定されるものではない。液晶表示パネル、電磁遊動表示パネルあるいはＦＥＤ（フィールドエミッションディスプレイ）などにも採用することができる。たとえば、液晶表示パネルでは、画素の選択スイッチング素子の制御として本発明の実施の形態のゲートドライバ回路１２の構成あるいは方式を採用してもよい。また、ゲートドライバ回路１２を２相用いる場合は、１相を画素のスイッチング素子の選択用として用い、他方を画素において、保持容量の１方の端子に接続してもよい。この方式は、独立ＣＣ駆動と呼ばれるものである。また、図７１、図７３などで説明する構成は、ゲートドライバ回路１２だけでなく、ソースドライバ回路１４のシフトレジスタ回路などにも採用することができることは言うまでもない。
【０８２０】
図７１は、本発明の実施の形態のゲートドライバ回路１２のブロック図である。説明を容易にするため、４段分しか図示していないが、基本的には、ゲート信号線１７数に対応する単位ゲート出力回路７１１が形成または配置される。
【０８２１】
図７１に図示するように、本発明の実施の形態のゲートドライバ回路１２（１２ａ、１２ｂ）では、４つのクロック端子（ＳＣＫ０、ＳＣＫ１、ＳＣＫ２、ＳＣＫ３）と、１つのスタート端子（データ信号（ＳＳＴＡ））、シフト方向を上下反転制御する２つの反転端子（ＤＩＲＡ、ＤＩＲＢ、これらは、逆相の信号を印加する）の信号端子から構成される。また、電源端子としてＬ電源端子（ＶＢＢ）と、Ｈ電源端子（Ｖｄ）などから構成される。
【０８２２】
画素１６をＰチャンネルのトランジスタで構成することのより、Ｐチャンネルトランジスタで形成したゲートドライバ回路１２とのマッチングが良くなる。Ｐチャンネルトランジスタ（図１の画素構成では、トランジスタ１１ｂ、１１ｃ、トランジスタ１１ｄ）はＬ電圧でオンする。一方、ゲートドライバ回路１２もＬ電圧が選択電圧である。Ｐチャンネルのゲートドライバは図７３の構成でもわかるが、Ｌレベルを選択レベルとするとマッチングが良い。Ｌレベルが長期間保持できないからである。一方、Ｈ電圧は長時間保持することができる。
【０８２３】
ＥＬ素子１５に電流を供給する駆動用トランジスタ（図１ではトランジスタ１１ａ）をＰチャンネルで構成することにより、ＥＬ素子１５のカソードが金属薄膜のべた電極に構成することができる。また、アノード電位Ｖｄｄから順方向にＥＬ素子１５に電流を流すことができる。以上の事項から、画素１６のトランジスタをＰチャンネルとし、ゲートドライバ１２のトランジスタもＰチャンネルとすることがよい。以上のことから、本発明の実施の形態の画素１６を構成するトランジスタ（駆動用トランジスタ、イッチング用トランジスタ）をＰチャンネルで形成し、ゲートドライバ回路１２のトランジスタをＰチャンネルで構成するという事項は単なる設計事項ではない。
【０８２４】
なお、レベルシフタ（ＬＳ）回路を、基板７１に直接に形成してもよい。つまり、レベルシフタ（ＬＳ）回路をＮチャンネルとＰチャンネルトランジスタで形成する。コントローラ（図示せず）からのロジック信号は、基板７１に直接形成されたレベルシフタ回路で、Ｐチャンネルトランジスタで形成されたゲートドライバ回路１２のロジックレベルに適合するように昇圧する。この昇圧したロジック電圧を前記ゲートドライバ回路１２に印加する。
【０８２５】
なお、レベルシフタ回路を半導体チップで形成し、基板７１にＣＯＧ実装などしてもよい。また、ソースドライバ回路１４は、半導体チップで形成し、基板７１にＣＯＧ実装する。ただし、ソースドライバ回路１４を半導体チップで形成することに限定するものではなく、ポリシリコン技術を用いて基板７１に直接に形成してもよい。
【０８２６】
画素１６を構成するトランジスタ１１をＰチャンネルで構成すると、プログラム電流は画素１６からソース信号線１８に流れ出す方向になる。そのため、ソースドライバ回路の単位電流回路４８４（図５６、図５７などを参照のこと）は、Ｎチャンネルのトランジスタで構成する必要がある。つまり、ソースドライバ回路１４はプログラム電流Ｉｗを引き込むように回路構成する必要がある。
【０８２７】
したがって、画素１６の駆動用トランジスタ１１ａ（図１の場合）がＰチャンネルトランジスタの場合は、必ず、ソースドライバ回路１４はプログラム電流Ｉｗを引き込むように、単位トランジスタ４８４をＮチャンネルトランジスタで構成する。ソースドライバ回路１４をアレイ基板７１に形成するには、Ｎチャンネル用マスク（プロセス）とＰチャンネル用マスク（プロセス）の両方を用いる必要がある。概念的に述べれば、画素１６とゲートドライバ１２をＰチャンネルトランジスタで構成し、ソースドライバの引き込み電流源のトランジスタはＮチャンネルで構成するのが本発明の実施の形態の表示パネル（表示装置）である。
【０８２８】
したがって、画素１６のトランジスタ１１をＰチャンネルトランジスタで形成し、ゲートドライバ回路１２をＰチャンネルトランジスタで形成する。このように画素１６のトランジスタ１１とゲートドライバ回路１２の両方をＰチャンネルトランジスタで形成することにより基板７１を低コスト化できる。しかし、ソースドライバ１４は、単位トランジスタ４８４をＮチャンネルトランジスタで形成することが必要になる。したがって、ソースドライバ回路１４は基板７１に直接形成することができない。そこで別途、シリコンチップなどでソースドライバ回路１４を作製し、基板７１に積載する。なお、ソースドライバ回路１４はシリコンチップで構成するとしたがこれに限定するものではない。たとえば、低温ポリシリコン技術などでガラス基板に多数個を同時に形成し、チップ状に切断して、基板７１に積載してもよい。なお、基板７１にソースドライバ回路を積載するとして説明しているが、積載に限定するものではない。ソースドライバ回路１４の出力端子６８１を基板７１のソース信号線１８に接続するのであればいずれの形態でもよい。たとえば、ＴＡＢ技術でソースドライバ回路１４をソース信号線１８に接続する方式が例示される。シリコンチップなどに別途ソースドライバ回路１４を形成することにより、出力電流のバラツキが低減し、良好な画像表示を実現できる。また、低コスト化が可能である。
【０８２９】
また、画素１６の選択トランジスタをＰチャンネルで構成し、ゲートドライバ回路をＰチャンネルトランジスタで構成するという構成は、有機ＥＬなどの自己発光デバイス（表示パネルあるいは表示装置）に限定されるものではない。たとえば、液晶表示デバイス、ＦＥＤ（フィールドエミッションディスプレイ）にも適用することができる。
【０８３０】
反転端子（ＤＩＲＡ、ＤＩＲＢ）は各単位ゲート出力回路７１１に対し、共通の信号が印加される。なお、図７３の等価回路図をみれば、理解できるが、反転端子（ＤＩＲＡ、ＤＩＲＢ）は互いに逆極性の電圧値を入力する。また、シフトレジスタの走査方向を反転させる場合は、反転端子（ＤＩＲＡ、ＤＩＲＢ）に印加している電圧の極性を反転させる。
【０８３１】
なお、図７１の回路構成は、クロック信号線数は４つである。４つが本発明の実施の形態では最適な数であるが、本発明はこれに限定するものではない。４つ以下でも４つ以上でもよい。
【０８３２】
クロック信号（ＳＣＫ０、ＳＣＫ１、ＳＣＫ２、ＳＣＫ３）の入力は、隣接した単位ゲート出力回路７１１で異ならせている。たとえば、単位ゲート出力回路７１１ａには、クロック端子のＳＣＫ０がＯＣに、ＳＣＫ２がＲＳＴに入力されている。この状態は、単位ゲート出力回路７１１ｃも同様である。単位ゲート出力回路７１１ａに隣接した単位ゲート出力回路７１１ｂ（次段の単位ゲート出力回路）は、クロック端子のＳＣＫ１がＯＣに、ＳＣＫ３がＲＳＴに入力されている。したがって、単位ゲート出力回路７１１に入力されるクロック端子は、ＳＣＫ０がＯＣに、ＳＣＫ２がＲＳＴに入力され、次段は、クロック端子のＳＣＫ１がＯＣに、ＳＣＫ３がＲＳＴに入力され、さらに次段の単位ゲート出力回路７１１に入力されるクロック端子は、ＳＣＫ０がＯＣに、ＳＣＫ２がＲＳＴに入力され、というように交互に異ならせている。
【０８３３】
図７３が単位ゲート出力回路７１１の回路構成である。構成するトランジスタはＰチャンネルのみで構成している。図７４が図７３の回路構成を説明するためのタイミングチャートである。なお、図７２は図７３の複数段分におけるタイミングチャートを図示したものである。したがって、図７３を理解することにより、全体の動作を理解することができる。動作の理解は、文章で説明するよりも、図７３の等価回路図を参照しながら、図７４のタイミングチャートを理解することにより達成されるため、詳細な各トランジスタの動作の説明は省略する。
【０８３４】
Ｐチャンネルのみでドライバ回路構成を作成すると、基本的にゲート信号線１７をＨレベル（図７３ではＶｄ電圧）に維持することは可能である。しかし、Ｌレベル（図７３ではＶＢＢ電圧）に長時間維持することは困難である。しかし、画素行の選択時などの短期間維持は十分にできる。
【０８３５】
画素１６のスイッチング用トランジスタ１１ｂ、１１ｃがＰチャンネルトランジスタで形成されていると、Ｖｇｈで画素１６が選択状態となる。Ｖｇｌで画素１６が非選択状態となる。以前にも説明したが、ゲート信号線１７ａがオン（Ｖｇｌ）からオフ（Ｖｇｈ）になる時に電圧が突き抜ける（突き抜け電圧）。画素１６の駆動用トランジスタ１１ａがＰチャンネルトランジスタで形成されていると、黒表示状態の時、この突き抜け電圧によりトランジスタ１１ａがより電流が流れないようになる。したがって、良好な黒表示を実現できる。黒表示を実現することが困難であるという点が、電流駆動方式の課題である。しかし、ゲートドライバ回路１２をＰチャンネルトランジスタで構成することにより、オン電圧はＶｇｈとなる。したがって、Ｐチャンネルトランジスタで形成された画素１６とマッチングがよい。また、図１、図２、図３２、図１１３、図１１６の画素１６構成のように、アノード電圧Ｖｄｄから駆動用トランジスタ１１ａ、ソース信号線１８を介してソースドライバ回路１４の単位トランジスタ４８４にプログラム電流Ｉｗが流入するように構成することが重要である。したがって、ゲートドライバ回路１２および画素１６をＰチャンネルトランジスタで構成し、ソースドライバ回路１４を基板に積載し、かつソースドライバ回路１４の単位トランジスタ４８４をＮチャンネルトランジスタで構成することは、すぐれた相乗効果を発揮する。
【０８３６】
なお、図４２（ｂ）においても同様である。図４２（ｂ）は駆動用トランジスタ１１ｂを介してソースドライバ回路１４の単位トランジスタ４８４に電流が流入するのではない。しかし、アノード電圧Ｖｄｄからプログラム用トランジスタ１１ａ、ソース信号線１８を介してソースドライバ回路１４の単位トランジスタ４８４にプログラム電流Ｉｗが流入するように構成である。したがって、図１と同様に、ゲートドライバ回路１２および画素１６をＰチャンネルトランジスタで構成し、ソースドライバ回路１４を基板に積載し、かつソースドライバ回路１４の単位トランジスタ４８４をＮチャンネルトランジスタで構成することは、すぐれた相乗効果を発揮する。
【０８３７】
ＩＮ端子に入力された信号と、ＲＳＴ端子に入力されたＳＣＫクロックにより、ｎ１が変化し、ｎ２はｎ１の反転信号状態となる。ｎ２の電位とｎ４の電位とは同一極性であるが、ＯＣ端子に入力されたＳＣＫクロックによりｎ４の電位レベルはさらに低くなる。この低くなるレベルに対応して、Ｑ端子がその期間、Ｌレベルに維持される（オン電圧がゲート信号線１７から出力される）。ＳＱあるいはＱ端子に出力される信号は、次段の単位ゲート出力回路７１１に転送される。
【０８３８】
図７１、図７３の回路構成において、ＩＮ（ＩＮＡ、ＩＮＢ）端子、クロック端子の印加信号のタイミングを制御することにより、図７５（ａ）に図示するように、１ゲート信号線１７を選択する状態と、図７５（ｂ）に図示するように２ゲート信号線１７を選択する状態とを同一の回路構成を用いて実現できる。
【０８３９】
選択側のゲートドライバ回路１２ａにおいて、図７５（ａ）の状態は、１画素行（５１ａ）を同時に選択する駆動方式である（ノーマル駆動）。また、選択画素行は１行ずつシフトする。図７５（ｂ）は、２画素行を選択する構成である。この駆動方式は、図２７、図２８、図２９で説明した複数画素行（５１ａ、５１ｂ）の同時選択駆動（ダミー画素行を構成する方式）である。選択画素行は、１画素行ずつシフトし、かつ隣接した２画素行が同時に選択される。特に、図７５（ｂ）の駆動方法は、最終的な映像を保持する画素行（５１ａ）に対し、画素行５１ｂは予備充電される。そのため、画素１６が書き込み易くなる。つまり、本発明の実施の形態は、端子に印加する信号により、２つの駆動方式を切り替えて実現できる。
【０８４０】
なお、図７５（ｂ）は隣接した画素１６行を選択する方式であるが、図７６に図示するように、隣接した以外の画素１６行を選択してもよい（図７６は、３画素行離れた位置の画素行を選択している実施の形態である）。また、図７３の構成では、４画素行の組で制御される。４画素行にうち、１画素行を選択するか、連続した２画素行を選択するかの制御を実施できる。これは、使用するクロック（ＳＣＫ）が４本によることの制約である。クロック（ＳＣＫ）８本になれば、８画素行の組で制御を実施できる。
【０８４１】
選択側のゲートドライバ１２ａの動作は、図７５の動作である。図７５（ａ）に図示するように、１画素行を選択し、選択位置を１水平同期信号に同期して１画素行ずつシフトする。また、図７５（ｂ）に図示するように、２画素行を選択し、選択位置を１水平同期信号に同期して１画素行ずつシフトする。
以下、図面を参照しながら、電流駆動方式（電流プログラム方式）による高画質表示方法について説明をする。電流プログラム方式は、画素１６に電流信号を印加して、画素１６に電流信号を保持させる。そして、ＥＬ素子１５に保持させた電流を印加するものである。
【０８４２】
ＥＬ素子１５は印加した電流の大きさに比例して発光する。つまり、ＥＬ素子１５の発光輝度はプログラムする電流の値とリニアの関係がある。一方、電圧プログラム方式では、印加した電圧を画素１６で電流に変換する。この電圧−電流変換は非線形である。非線形の変換は制御方法が複雑になる。
【０８４３】
電流駆動方式は、映像データの値をそのままプログラム電流に線形に変換する。簡単な例で例示すれば、６４階調表示であれば、映像データの０はプログラム電流Ｉｗ＝０μＡとし、映像データ６３はプログラム電流Ｉｗ＝６．３μＡとする（比例の関係となる）。同様に、映像データ３２はプログラム電流Ｉｗ＝３．２μＡとし、映像データ１０はプログラム電流Ｉｗ＝１．０μＡとする。つまり、映像データはそのまま、比例の関係でプログラム電流Ｉｗに変換される。
【０８４４】
理解を容易にするため、映像データとプログラム電流は比例の関係で変換されるとして説明する。実際はさらに容易に、映像データとプログラム電流とを変換できる。図４８に図示するように本発明の実施の形態は単位トランジスタ４８４の単位電流が、映像データの１に該当するからである。さらに、単位電流は基準電流回路を調整することにより、容易に任意の値に調整できるからである。また、基準電流はＲ、Ｇ、Ｂ回路ごとに設けられており、ＲＧＢ回路に基準電流回路を調整することにより全階調範囲にわたりホワイトバランスをとることができるからである。このことは電流プログラム方式で、かつ本発明の実施の形態のソースドライバ回路１４、表示パネル構成の相乗効果である。
【０８４５】
ＥＬ表示パネルでは、プログラム電流とＥＬ素子１５の発光輝度が線形の関係にあるという特徴がある。このことは電流プログラム方式の大きな特徴である。つまり、プログラム電流の大きさを制御すれば、リニアにＥＬ素子１５の発光輝度を調整できる。
【０８４６】
駆動用トランジスタ１１ａはゲート端子に印加した電圧と、駆動用トランジスタ１１ａが流す電流とは非線形である（２乗カーブになることが多い）。したがって、電圧プログラム方式では、プログラム電圧と発光輝度とは非線形の関係にあり、きわめて発光制御が困難である。電圧プログラムに比較して電流プログラム方式では極めて発光制御が容易である。特に、図１の画素構成では、プログラム電流とＥＬ素子１５に流れる電流が理論上は等しい。したがって、発光制御は極めてわかりやすく、制御が容易である。本発明の実施の形態のＮ倍パルス駆動の場合も、プログラム電流を１／Ｎにして計算することにより発光輝度を把握できるから、発光制御の容易という点で優れている。図３８などの画素構成がカレントミラー構成の場合は、駆動用トランジスタ１１ｂとプログラム用トランジスタ１１ａとがことなり、カレントミラー倍率のずれが発生するため、発光輝度の誤差要因がある。しかし、図１の画素構成では、駆動用トランジスタとプログラム用トランジスタが同一であるから、この課題もない。
【０８４７】
ＥＬ素子１５は、投入電流量により発光輝度が比例して変化する。ＥＬ素子１５に印加する電圧（アノード電圧）は固定値である。したがって、ＥＬ表示パネルの発光輝度は消費電力と比例の関係にある。
【０８４８】
以上のことから、映像データとプログラム電流は比例し、プログラム電流とＥＬ素子１５の発光輝度は比例し、ＥＬ素子１５の発光輝度と消費電力は比例する。したがって、映像データをロジック処理すれば、ＥＬ表示パネルの消費電流（電力）、ＥＬ表示パネルの発光輝度、ＥＬ表示パネルの消費電力を制御できることになる。つまり、映像データをロジック処理（加算など）することにより、ＥＬ表示パネルの輝度、消費電力を把握することができる。したがって、ピーク電流が設定値を越えないようにすることなどの処理が極めて容易である。
【０８４９】
特に本発明の実施の形態のＥＬ表示パネルは電流駆動方式である。かつ特徴ある構成のより画像表示制御が容易である。特徴ある画像表示制御方法は２つある。１つは、基準電流の制御である。もう１つはＤｕｔｙ比制御である。この基準電流制御とＤｕｔｙ比制御を単独であるいは組み合わせることにより、ダイナミックレンジが広く、かつ高画質表示、高コントラストを実現できる。
【０８５０】
まず、基準電流制御は図７７に図示するように、ソースドライバＩＣ（回路）１４は、各ＲＧＢの基準電流を調整する回路を具備している。また、ソースドライバ回路１４からのプログラム電流Ｉｗはいくつの単位トランジスタ４８４に流れているが出力されているかで決定される。１つの単位トランジスタ４８４が出力する電流は、基準電流の大きさに比例する。したがって、基準電流を調整することにより、１つの単位トランジスタ４８４が出力する電流が決定され、プログラム電流の大きさが決定される。基準電流と単位トランジスタ４８４の出力電流がリニアの関係にあり、かつ、プログラム電流と輝度がリニアの関係にあることから、白ラスター表示で各ＲＧＢの基準電流を調整してホワイトバランスを調整すれば、すべての階調でホワイトバランスが維持される。
【０８５１】
なお、図７７は、カレントミラーを多段接続した構成であるが、本発明はこれに限定するものではない。図１６６から図１７０などの１段構成のソースドライバＩＣ（回路）１４であっても基準電流を容易に調整でき、全階調でホワイトバランスが維持されることは言うまでもない。また、基準電流の調整で、ＥＬ表示パネルの輝度を制御できることは言うまでもない。
【０８５２】
図７８はＤｕｔｙ比制御方法である。図７８（ａ）は非表示領域５２を連続して挿入する方法である。動画表示に適する。また、図７８（ａ１）が最も画像が暗く、図７８（ａ４）が最も明るい。ゲート信号線１７ｂの制御で自由にＤｕｔｙ比を変更できる。図７８（ｃ）は非表示領域５２を多数に分割して挿入する方法である。特に静止画表示に適する。また、図７８（ｃ１）が最も画像が暗く、図７８（ｃ４）が最も明るい。ゲート信号線１７ｂの制御で自由にＤｕｔｙ比を変更できる。また、図７８（ｂ）は、図７８（ａ）と図７８（ｃ）との中間状態である。図７８（ｂ）も同様にゲート信号線１７ｂの制御で自由にＤｕｔｙ比を変更できる。
【０８５３】
表示領域５３の分散は、表示パネルの画素行数が２２０本で、１／４Ｄｕｔｙであれば、２２０／４＝５５となるから、１から５５（１の明るさからその５５倍の明るさまで調整できる）。また、表示パネルの画素行が２２０本で、１／２Ｄｕｔｙであれば、２２０／２＝１１０となるから、１から１１０（１の明るさからその１１０倍の明るさまで調整できる）。したがって、画面輝度５０の明るさの調整レンジは非常に広い（画像表示のダイナミックレンジが広い）。また、いずれに明るさであっても、表現できる階調数を維持できると特徴がある。たとえば、６４階調表示であれば、白ラスターでの画面５０輝度が３００ｎｔであっても、３ｎｔであっても６４階調表示を実現できる。
【０８５４】
なお、以前にも説明したが、Ｄｕｔｙは、ゲートドライバ１２ｂへのスタートパルスを制御することにより容易に変更できる。したがって、１／２Ｄｕｔｙ、１／４Ｄｕｔｙ、３／４Ｄｕｔｙ、３／８Ｄｕｔｙと多種多様なＤｕｔｙを容易に変更できる。
【０８５５】
１水平走査期間（１Ｈ）単位のＤｕｔｙ比駆動は、水平同期信号に同期させてゲート信号線１７ｂのオンオフ信号を印加すればよい。さらに、１Ｈ単位以下でもＤｕｔｙ比制御することができる。図１４５、図１４６の駆動方法である。１Ｈ期間以内において、ＯＥＶ２制御を行うことにより、微小ステップの明るさ制御（Ｄｕｔｙ比制御）が可能である（図１０９とその説明も参照のこと。また、図１７５とその説明を参照のこと）。
【０８５６】
１Ｈ以内のＤｕｔｙ比制御を行うのは、Ｄｕｔｙ比が１／４Ｄｕｔｙ以下の場合に実施する。画素行数が２２０画素行であれば、５５／２２０Ｄｕｔｙ以下である。つまり、１／２２０から５５／２２０Ｄｕｔｙの範囲で行う。１ステップの変化が変化前から変化後で１／２０（５％）以上変化する時に実施する。さらに好ましくは、１／５０（２％）以下の変化でもＯＥＶ２制御を行い微小なＤｕｔｙ比駆動制御を行うことが望ましい。つまり、ゲート信号線１７ｂによるＤｕｔｙ比制御では、変化前から変化後の明るさ変化が５％以上になる時は、ＯＥＶ２による制御を行うことにより変化量が５％以下になるように少しずつ変化させる。この変化には、図９４で説明するＷａｉｔ機能を導入することが好ましい。Ｄｕｔｙ比が１／４Ｄｕｔｙ以下で１Ｈ以内のＤｕｔｙ比制御を実施するのは、１ステップあたりの変化量が大きいためもあるが、画像が中間調であるため、微小な変化でも視覚的に認識されやすいためでもある。人間の視覚は、一定以上の暗い画面では、明るさ変化に対する検出能力が低い。また、一定以上の明るい画面でも、明るさ変化に対する検出能力が低い。これは、人間の視覚が２乗特性に依存しているためと思われる。
【０８５７】
図１７４は画面の変化に対する検出機能をグラフ化したものである。横軸は、画面の明るさ（ｎｔ）である。縦軸は許容変化（％）である。許容変化（％）は、任意Ｄｕｔｙから次のＤｕｔｙに変化したさせた明るさの変化割合（％）が、許容できるか限界点を記載したものである。ただし、許容変化（％）は、画像の内容（変化割合、シーンなど）により変動割合が大きい。また、個人的な動画検出能力などに依存しやすい。
【０８５８】
図１７４でもわかるように、画面５０の輝度が高い時には、Ｄｕｔｙ変化に対する許容変化が大きい。また、画面５０の輝度が暗い時もＤｕｔｙ変化に対する許容変化が大きい傾向にある。しかし、中間調表示の場合は、許容変化の限界値（％）は小さい。画像が中間調であるため、微小な変化でも視覚的に認識されやすいためである。
【０８５９】
一例をあげれば、パネルの画素行が２００本であれば、５０／２００Ｄｕｔｙ以下（１／２００以上５０／２００以下）でＯＥＶ２制御を行って、１Ｈ以下の期間のＤｕｔｙ比制御を行う。１／２００Ｄｕｔｙから２／２００Ｄｕｔｙに変化すると１／２００Ｄｕｔｙと２／２００Ｄｕｔｙの差は、１／２００であり、１００％の変化となる。この変化はフリッカとして完全に視覚的に認識されてしまう。したがって、ＯＥＶ２制御（図１７５などを参照のこと）を行い、１Ｈ（１水平走査期間）以下の期間でＥＬ素子１５への電流供給を制御する。なお、１Ｈ期間以下（１Ｈ期間以内）でＤｕｔｙ比制御するとしたが、これに限定するものではない、図１９でもわかるように非表示領域５２は連続している。つまり、１０．５Ｈ期間というような制御も本発明の範疇である。つまり、本発明は１Ｈ期間に限定されず（小数点以下が発生する）、Ｄｕｔｙ比駆動を行うものである。
【０８６０】
４０／２００Ｄｕｔｙから４１／２００Ｄｕｔｙに変化すると、４０／２００Ｄｕｔｙと４１／２００Ｄｕｔｙの差は、１／２００であり、（１／２００）／（４０／２００）で２．５％の変化となる。この変化はフリッカとして視覚的に認識されるか否かは、画面輝度５０に依存する可能性が高い。ただし、４０／２００Ｄｕｔｙは中間調表示であるので、視覚的に敏感である。したがって、ＯＥＶ２制御（図１７５などを参照のこと）を行い、１Ｈ（１水平走査期間）以下の期間でＥＬ素子１５への電流供給を制御することが望ましい。
【０８６１】
以上のように、本発明の実施の形態の駆動方法および表示装置は、画素１６にＥＬ素子１５に流す電流値を記憶できる構成（図１ではコンデンサ１９が該当する）と、駆動用トランジスタ１１ａと発光素子（ＥＬ素子１５が例示される）との電流経路をオンオフできる構成（図１、図４３、図１１３、図１１４、図１１７などの画素構成が該当する）の表示パネルにあって、少なくとも表示画像の表示状態において図１９の表示状態が発生させる（画像の輝度によっては、画面５０が表示領域５３（Ｄｕｔｙ１／１になってもよい）駆動方法である。かつ、Ｄｕｔｙ比駆動（少なくとも画面５０の一部が非表示領域５３となる駆動方法または駆動状態）が所定のＤｕｔｙ比以下では、１水平走査期間（１Ｈ期間）以内あるいは１Ｈ期間単位に限定されるＥＬ素子１５に流す電流を制御して、表示画面５０の輝度制御を行うものである。この制御はＯＥＶ２制御により実施する（ＯＥＶ２に関しては図１７５とその説明を参照のこと）。
【０８６２】
１Ｈ単位以外のＤｕｔｙ比制御を行う所定Ｄｕｔｙ比は、Ｄｕｔｙ比が１／４Ｄｕｔｙ以下の場合に実施する。逆に所定Ｄｕｔｙ比以上では、１Ｈ単位でＤｕｔｙ比制御を行う。もしくはＯＥＶ２制御は実施しない。また、１Ｈ期間以外のＤｕｔｙ比制御は、１ステップの変化が変化前から変化後で１／２０（５％）以上変化する時に実施する。さらに好ましくは、１／５０（２％）以下の変化でもＯＥＶ２制御を行い微小なＤｕｔｙ比駆動制御を行うことが望ましい。もしくは、白ラスターの最大輝度の１／４以下の輝度で実施する。
【０８６３】
本発明の実施の形態のＤｕｔｙ比制御駆動によれば、図７９に図示するように、ＥＬ表示パネルの階調表現数が６４階調であれば、表示画面５０の表示輝度（ｎｔ）がいずれの輝度であっても、６４階調表示が維持される。たとえば、画素行数が２２０本で、１画素行のみが表示領域５３（表示状態）の時（Ｄｕｔｙ比１／２２０）であっても、６４階調表示を実現できる。各画素行がソースドライバ回路１４のプログラム電流Ｉｗにより順次画像が書き込まれ、ゲート信号線１７ｂにより、この１画素行分が順次画像表示されるからである。
【０８６４】
もちろん、２２０画素行のすべてが表示領域５３（表示状態）の時（Ｄｕｔｙ比２２０／２２０＝Ｄｕｔｙ比１／１）であっても、６４階調表示を実現できる。画素行にソースドライバ回路１４のプログラム電流Ｉｗにより順次画像が書き込まれ、ゲート信号線１７ｂによりすべての画素行が同時に画像表示されるからである。また、２０画素行のみが表示領域５３（表示状態）の時（Ｄｕｔｙ２０／２２０＝Ｄｕｔｙ１／１１）であっても、６４階調表示を実現できる。各画素行がソースドライバ回路１４のプログラム電流Ｉｗにより順次画像が書き込まれ、ゲート信号線１７ｂにより、この２０画素行分が順次走査されて画像表示されるからである。
【０８６５】
本発明の実施の形態のＤｕｔｙ比制御駆動は、ＥＬ素子１５の点灯時間の制御であるから、Ｄｕｔｙ比に対する画面５０の明るさは、リニアの関係にある。したがって、画像の明るさ制御がきわめて容易であり、その信号処理回路もシンプルとなり、低コスト化を実現できる。図７７のようにＲＧＢの基準電流を調整し、ホワイトバランスをとる。Ｄｕｔｙ比制御では、Ｒ、Ｇ、Ｂを同時に明るさ制御するためにいずれの階調、画面５０の明るさにおいてもホワイトバランスは維持される。
【０８６６】
Ｄｕｔｙ比制御は、表示画面５０に対する表示領域５３の面積を変化させることにより、画面５０の輝度を変化するものであった。当然、表示面積５３に比例してＥＬ表示パネルに流れる電流はほぼ比例して変化する。したがって、映像データの総和を求めることにより、表示画面５０のＥＬ素子１５に流れる全消費電流を算出することができる。ＥＬ素子１５のアノード電圧Ｖｄｄは直流電圧で固定値のため、全消費電流が算出できれば、画像データに応じて全消費電力をリアルタイムで算出することができる。算出された全消費電力が規定された最大電力を越えると予測される場合は、図７７の基準電流を電子ボリウムなどの調整回路で調整し、ＲＧＢの基準電流を抑制制御すればよい。
【０８６７】
また、白ラスター表示での所定輝度を設定し、この時をＤｕｔｙ比最小になるように設定する。たとえば、Ｄｕｔｙ比１／８にする。自然画像はＤｕｔｙ比を大きくする。最大のＤｕｔｙは１／１である。たとえば、画面５０の１／１００しか画像が表示されない自然画像をＤｕｔｙ１／１とする。Ｄｕｔｙ比１／１からＤｕｔｙ比１／８は画面５０の自然画像の表示状態で滑らかに変化させる。
【０８６８】
以上のように一実施の形態として、白ラスター表示で（自然画像ではすべての画素が１００％点灯している状態）でＤｕｔｙ比１／８とし、画面５０の１／１００の画素が点灯している状態をＤｕｔｙ比１／１とする。概略の消費電力は、画素数×点灯画素数の割合×Ｄｕｔｙ比で算出できる。
【０８６９】
説明を容易にするため、画素数を１００とすると、白ラスター表示での消費電力は、１００×１（１００％）×Ｄｕｔｙ比１／８＝８０となる。一方、１／１００が点灯している自然画像の消費電力は、１００×（１／１００）（１％）×Ｄｕｔｙ比１／１＝１となる。Ｄｕｔｙ１／１〜Ｄｕｔｙ比１／８は画像の点灯画素数（実際には、点灯画素の総電流＝１フレームのプログラム電流の総和）に応じてフリッカが発生しないようになめらかにＤｕｔｙ比制御が実施される。
【０８７０】
以上のように白ラスターで消費電力割合は８０であり、１／１００が点灯している自然画像の消費電力割合は、１になる。したがって、白ラスター表示での所定輝度を設定し、この時をＤｕｔｙ比最小になるように設定すれば、最大電流を抑制することができる。
【０８７１】
本発明の実施の形態は、１画面のプログラム電流の総和をＳとし、Ｄｕｔｙ比をＤとし、Ｓ×Ｄで駆動制御を実施するものである。また、白ラスター表示でのプログラム電流の総和をＳｗとし、最大のＤｕｔｙ比をＤｍａｘ（通常は、Ｄｕｔｙ比１／１が最大である）とし、最小のＤｕｔｙ比をＤｍｉｎとし、また、任意の自然画像でのプログラム電流の総和をＳｓとした時、Ｓｗ×Ｄｍｉｎ ＞＝Ｓｓ×Ｄｍａｘの関係が維持されるようにする駆動方法およびそれを実現する表示装置である。
【０８７２】
なお、Ｄｕｔｙ比の最大は１／１とする。最小はＤｕｔｙ比１／１６以上にすることが好ましい。つまり、Ｄｕｔｙ比は１／８以上１／１以下にする。なお、１／１を必ず使用することには制約されないことは言うまでもない。好ましくは、最小のＤｕｔｙ比は１／１０以上にする。Ｄｕｔｙ比が小さすぎると、フリッカの発生が目立ちやすく、また、画像内容による画面の輝度変化が大きくなりすぎ、画像が見づらくなるからである。
【０８７３】
先にも説明したがプログラム電流は映像データと比例の関係にある。したがって、プログラム電流の総和とはプログラム電流の総和と同義である。なお、１フレーム（１フィールド）期間のプログラム電流の総和を求めるとしたが、これに限定するものではない、１フレーム（１フィールド）において、所定間隔あるいは、所定周期などでプログラム電流を加算する画素をサンプリングしてプログラム電流（映像データ）の総和としてもよい。また、制御を行うフレーム（フィールド）の前後の総和データを用いてもよいし、推定あるいは予測による総和データをもちいて、Ｄｕｔｙ比制御を行っても良い。
【０８７４】
なお、以上の説明ではＤｕｔｙ比Ｄで制御するとして説明したが、Ｄｕｔｙ比は、所定期間（通常は１フィールドまたは１フレームである。つまり、一般的には任意の画素の画像データが書き換えられる周期もしくは時間である）におけるＥＬ素子１５の点灯期間である。つまり、Ｄｕｔｙ比１／８とは、１フレームの１／８の期間（１Ｆ／８）の間、ＥＬ素子１５が点灯していることを意味する。したがって、Ｄｕｔｙ比は、画素１６が書き変えられる周期時間をＴｆとし、画素の点灯期間Ｔａとした時、Ｄｕｔｙ比＝Ｔａ／Ｔｆと読み替えることができる。
【０８７５】
なお、画素１６が書き変えられる周期時間をＴｆとし、Ｔｆを基準とするとしたがこれに限定されるものではない。本発明の実施の形態のＤｕｔｙ比制御駆動は、１フレームあるいは１フィールドで動作を完結させる必要はない。つまり、数フィールドあるいは数フレーム期間を１周期としてＤｕｔｙ比制御を実施してもよい（図１０４などを参照のこと）。したがって、Ｔｆは画素を書き換える周期だけに限定されるものではなく、１フレームあるいは１フィールド以上であってもよい。たとえば、１フィールドあるいは１フレームごとに点灯期間Ｔａがことなる場合は、繰り返し周期（期間）をＴｆとし、この期間の総点灯期間Ｔａを採用すればよい。つまり、数フィールドあるいは数フレーム期間の平均点灯時間をＴａとしてもよい。Ｄｕｔｙ比についても同様である。Ｄｕｔｙがフレーム（フィールド）ごとに異なる場合は、複数フレーム（フィールド）の平均Ｄｕｔｙ比を算出して用いればよい。
【０８７６】
したがって、白ラスター表示でのプログラム電流の総和をＳｗとし、任意の自然画像でのプログラム電流の総和をＳｓとし、最小の点灯期間をＴａｓ、最大の点灯期間をＴａｍ（通常はＴａｍ＝ＴｆであるからＴａｍ／Ｔｆ＝１）とした時、Ｓｗ×（Ｔａｓ／Ｔｆ） ＞＝ Ｓｓ×（Ｔａｍ／Ｔｆ）の関係が維持されるようにする駆動方法およびそれを実現する表示装置である。
【０８７７】
画面５０の明るさを制御する方式として、図７７などで説明した構成もある。つまり、基準電流を調整することにより、単位トランジスタ４８４に流れる電流を変化させプログラム電流の大きさを調整することにより、画面輝度５０を変化させる方式である。なお、基準電流の調整方式に関しては図５３などで説明している。
【０８７８】
図７７の４９１Ｒは赤（Ｒ）の基準電流を調整するボリウムである。ただし、ボリウムと表現しているのは説明を容易にするためであり、実際には電子ボリウムであり、外部から６ビットのデジタル信号により、６４段階でＲ回路の基準電流ＩａＲがリニアに調整できるように構成されている。基準電流ＩａＲを調整することにより、トランジスタ４７１Ｒとカレントミラー回路を構成するトランジスタ４７２ａに流れる電流をリニアに変化させることができる。したがって、トランジスタ群５２１ａのトランジスタ４７２ａと電流受け渡しされたトランジスタ４７２ｂに流れる電流が変化し、トランジスタ４７２ｂとカレントミラー回路を構成するトランジスタ群５２１ｂのトランジスタ４７３ａが変化し、トランジスタ４７３ａと電流受け渡しされたトランジスタ４７３ｂが変化する。したがって、単位トランジスタ４８４の駆動電流（単位電流）が変化するから、プログラム電流を変化させることができる。なお、Ｇの基準電流ＩａＧ、Ｂの基準電流ＩａＢについても同様である。
【０８７９】
図７７は、親子孫の３段階のトランジスタ接続であるが、本発明はこれに限定するものではない。たとえば、図１６６から図１７０のように基準電流を発生する回路と単位トランジスタ４８４とが直結された１段構成であっても適用されることが言うまでもない。つまり、本発明の実施の形態は、１つの基準電流あるいは基準電圧により、プログラム電流あるいはプログラム電圧を変更できる回路構成にあって、基準電流あるいは基準電圧によって画面５０の明るさを変化させる方式である。
【０８８０】
図７７に図示するように、（電子）ボリウム４９１は、赤（Ｒ）、緑（Ｇ）、Ｂ（青）の回路にそれぞれ形成されている。したがって、ボリウム４９１Ｒ、４９１Ｇ、４９１Ｂを調整することにより、それぞれに接続された単位トランジスタ４８４の電流を変化（制御あるいは調整）することができる。したがって、ＲＧＢの割合調整によりホワイト（Ｗ）調整を容易に行うことができる。もちろん、ＲＧＢの基準電流（トランジスタ４７２Ｒ、４７２Ｇ、４７２Ｂに流れる電流）を出荷時にあらかじめ調整しておけば、ＲＧＢの電子ボリウム（４９１Ｒ，４９１Ｇ，４９１Ｂ）を一括して変化できる電子ボリウムを別途設けることにより、ホワイト（Ｗ）バランス調整を行うこともできる。たとえば、図１６９、図１７０において、抵抗Ｒ１の値を、各ＲＧＢ回路にホワイトバランスがとれるように調整する。この状態で、図１６９、図１７０電子ボリウム４５１のスイッチＳをＲＧＢで同一に切り替えればホワイトバランスを維持したまま、画面輝度を調整できる。
【０８８１】
以上のように本発明の実施の形態の基準電流の駆動方法は、ホワイトバランスがとれるように、ＲＧＢの基準電流値を調整する。そして、この状態を中心として、ＲＧＢの基準電流を同一比率で調整するものである。同一比率で調整するため、ホワイトバランスが維持される。
【０８８２】
以上のように電子ボリウム４９１の調整により、プログラム電流をリニアに変化することができる。なお、説明を容易にするため、図１に図示した画素構成を例として説明するが、本発明はこれに限定するものではなく、他の画素構成でもよいことは言うまでもない。
【０８８３】
図７７に図示あるいは説明したように基準電流の制御により、プログラム電流をリニアに調整することができる。１つあたりの単位トランジスタ４８４の出力電流が変化するからである。単位トランジスタ４８４の出力電流を変化させるとプログラム電流Ｉｗも変化する。画素のコンデンサ１９にプログラムされる電流（実際はプログラム電流に相当する電圧である）が大きいほど、ＥＬ素子１５に流れる電流も大きくなる。ＥＬ素子１５に流れる電流と発光輝度はリニアに比例する。したがって、基準電流を変化することによりＥＬ素子１５の発光輝度をリニアに変化させることができる。
【０８８４】
なお、本発明の実施の形態は、図７７で説明した基準電流制御方式と、図７８で説明したＤｕｔｙ比制御方式のうち、少なくとも一方の方式を用いて画面の明るさなどの制御を行うものである。好ましくは、図７７と図７８の方式を組み合わせて実施することが好ましい。
【０８８５】
以下、図７７、図７８で説明した方式を用いた駆動方法について、さらに詳しく説明をする。本発明の実施の形態の駆動方法は、ＥＬ表示パネルに消費される消費電流の上限にリミットすることが１つの目的である。ＥＬ表示パネルはＥＬ素子１５に流れる電流を輝度が比例関係にある。したがって、ＥＬ素子１５に流れる電流を増大させれば、ＥＬ表示パネルの輝度もどんどん明るくすることができる。輝度に比例して消費される電流（＝消費電力）も増大する。
【０８８６】
携帯装置に用いる場合は、電池などの容量に制限がある。また、電源回路も消費される電流が大きくなると規模が大きくなる。したがって、消費する電流にはリミットを設ける必要がある。このリミットを設けること（ピーク電流抑制）が本発明の実施の形態の１つの目的である。
【０８８７】
また、画像がコントラストを大きくすることにより、表示が良好になる。めりはりのあるように画像変換して画像を表示することにより表示が良好になる。以上のように画像表示を良好にすることが本発明の実施の形態の２つめの目的である。以上の２つの目的（あるいは一方）を実現する本発明の実施の形態をＡＩ駆動と呼ぶことにする。
【０８８８】
まず、説明を容易にするために、本発明の実施の形態のＩＣチップ１４は６４階調表示であるとする。ＡＩ駆動を実現するためには、階調表現範囲を拡大することが望ましい。説明を容易にするために、本発明の実施の形態のソースドライバＩＣ（回路）１４は６４階調表示とし、画像データは２５６階調とする。この画像データをＥＬ表示装置のガンマ特性に適合するように、ガンマ変換を行う。ガンマ変換は入力２５６階調を１０２４階調に拡大することによって実施する。ガンマ変換された画像データは、ソースドライバＩＣ１４の６４階調に適合するように、誤差拡散処理あるいはフレームレートコントロール（ＦＲＣ）処理が行われ、ソースドライバＩＣ１４に印加される。
【０８８９】
ＦＲＣはフィールドごとに画像表示を重ね合わせることにより高階調表示を実現するものである。誤差拡散処理は、一例として図９９に図示するように画素Ａの画像データを処理方向の右に７／１６、左下に３／１６、下に５／１６、右下に１／１６に分散させる方法である。分散処理により高階調表示を実現できる。一種の面積階調である。
【０８９０】
図示する容易性から図８０、図８１では６４階調表示を５１２階調に変換するとして説明をする。変換は、誤差拡散処理方式あるいはフレームレート制御（ＦＲＣ）により行う。ただし、図８０では階調変換を行っているというよりは、画像の明るさを変換したと解釈してもよい。
【０８９１】
図８０は、本発明の実施の形態の駆動方法による画像変換処理を説明するものである。図８０は、横軸は、階調（番号）である。階調（番号）が大きいほど、画面５０の輝度が明るいことを示している。逆に階調（番号）が小さいほど、画像が暗いことを示している。縦軸は、度数である。度数とは、画像を構成する画素の明るさのヒストグラムを示している。たとえば、図８０（ａ）のＡ１は画像の２４階調レベルの輝度の画素が最も多いことを示す。
【０８９２】
図８０（ａ）は画像の階調表現数を維持したまま、表示明るさを変化させた例である。Ａ１を原画像とすると、原画像はおよそ６４階調の表現範囲である。Ａ２は階調表現数を維持したまま、明るさの中心を２５６階調に変換した例である。Ａ３も同様に階調表現数を維持したまま、明るさの中心を４４８階調の変換した例である。このような変換は画像データに所定の大きさのデータを加算することにより変換することにより達成できる。
【０８９３】
しかし、図８０（ａ）の階調変換は本発明の実施の形態の駆動方式では実現が困難である。本発明の実施の形態の駆動方式では、図８０（ｂ）の階調変換を行う。
【０８９４】
図８０（ｂ）は、原画像の度数分布を拡大した例である。Ｂ１を原画像とすると、原画像はおよそ６４階調の表現範囲である。Ｂ２は階調表現範囲を２５６階調まで拡大した例である。画面の輝度が明るくなり、階調表現範囲も拡大する。Ｂ３は、さらに階調表現範囲を５１２階調まで拡大した例である。画面表示輝度がさらに明るくなり、階調表現範囲も拡大する。
【０８９５】
図８０（ｂ）の実現は、本発明の実施の形態の駆動方式で容易に実現できる。図７７で説明した基準電流を変化させることにより実現できる。また、図７８のＤｕｔｙ比を変更（制御）することにより実現できる。もしくは、図７７と図７８の方式を組み合わせることにより実現できる。基準電流制御あるいはＤｕｔｙ比制御により、画像の明るさ制御は容易である。たとえば、Ｄｕｔｙ比が１／４の時に図８０（ｂ）のＢ２の表示状態であれば、Ｄｕｔｙ比を１／１６にすれば、図８０（ｂ）のＢ１の表示状態となる。また、Ｄｕｔｙ比を１／２にすれば、図８０（ｂ）のＢ３の表示状態となる。基準電流制御の場合も同様である。基準電流の大きさを、２倍あるいは１／４にすることのより図８０（ｂ）の画像表示が可能である。
【０８９６】
図８０（ｂ）の横軸は階調数としている。本発明の実施の形態の駆動方法では階調数の増加ではない。本発明の実施の形態の駆動方法では、図７９で説明したように表示輝度が変化しても階調数が維持されていることに特徴がある。つまり、図８０（ｂ）ではＢ１の６４階調数が、Ｂ２では２５６階調に変換されたとしている。しかし、Ｂ２の階調数は６４階調である。１つの階調範囲が、Ｂ１に比較して４倍に拡大されている。Ｂ１からＢ２への変換は画像表示のダイナミック変換されたことにほかならない。したがって、高階調表示を実現したのを同等である。したがって、高画質表示を実現できる。
【０８９７】
同様に、図８０（ｂ）ではＢ１の６４階調数が、Ｂ３では５１２階調に変換されたとしている。しかし、Ｂ３の階調数は６４階調である。１つの階調範囲が、Ｂ１に比較して８倍に拡大されている。Ｂ１からＢ３への変換は画像表示のダイナミック変換されたことにほかならない。
【０８９８】
図８０（ａ）では、画面５０の輝度を向上させることができる。しかし、画面５０は全体が白っぽくなる（白浮き）。しかし、消費電流の増加は比較的少ない（といっても、画面輝度に比例して消費電流は増大する）。図８０（ｂ）では、画面５０の輝度を向上でき、階調の表示範囲も拡大しているため、画質劣化もない。しかし、消費電流の増加は大きい。
【０８９９】
階調数と画面輝度を比例とし、原画像を６４階調とすると、階調数の増加（ダイナミックレンジの拡大）＝輝度の増大となる。したがって、消費電力（消費電流）が増加する。この課題を解決するため、本発明の実施の形態は、図７７の基準電流と調整（制御）する方式、図７８のＤｕｔｙ比を制御する方式のいずれか、もしくは両方を組み合わせる。
【０９００】
１画面の画像データが全体的に大きいときは画像データの総和は大きくなる。たとえば、白ラスターは６４階調表示の場合は画像データとしては６３であるから、画面５０の画素数×６３が画像データの総和である。１／１００の白ウインドウ表示で、白表示部が最大輝度の白表示では、画面５０の画素数×（１／１００）×６３が画像データの総和である。
【０９０１】
本発明の実施の形態では画像データの総和あるいは画面の消費電流量を予測できる値を求め、この総和あるいは値により、Ｄｕｔｙ比制御あるいは基準電流制御を行う。
【０９０２】
なお、画像データの総和を求めるとしたが、これに限定するものではない。たとえば、画像データの１フレームの平均レベルを求めてこれを用いてもよい。アナログ信号であれば、アナログ画像信号をコンデンサによりフィルタリングすることにより平均レベルを得ることができる。アナログの映像信号に対しフィルタを介して直流レベルを抽出し、この直流レベルをＡＤ変換して画像データの総和としてもよい。この場合は、画像データはＡＰＬレベルとも言うことができる。また、画面５０を構成する画像のすべてのデータを加算する必要はなく、画面５０の１／Ｗ（Ｗは１より大きい値）をピックアップして抽出し、ピックアップしたデータの総和を求めてもよい。
【０９０３】
説明を容易にするため、以上の場合も画像データの総和を求めるとして説明をする。画像データの総和は、画像のＡＰＬレベルをもとめる事に一致する場合が多い。また、画像データの総和とは、デジタル的に加算する手段もあるが、以上のデジタルおよびアナログによる画像データの総和を求める方法を、以後、説明を容易にするためＡＰＬレベルと呼ぶ。
【０９０４】
白ラスターの時にＡＰＬレベルは画像がＲＧＢ各６ビットであるから６３（６３階調目であるからデータの表現としては６３で示されている）×画素数（ＱＣＩＦパネルの場合は１７６×ＲＧＢ×２２０）となる。したがって、ＡＰＬレベルは最大となる。ただし、ＲＧＢのＥＬ素子１５で消費する電流は異なるから、ＲＧＢで分離して画像データを算出することが好ましい。
【０９０５】
この課題に対して、図８４に図示する演算回路を使用する。図８４において、８４１、８４２乗算器である。８４１は発光輝度を重み付けする乗算器である。Ｒ、Ｇ、Ｂでは視感度が異なる。ＮＴＳＣでの視感度は、Ｒ：Ｇ：Ｂ＝３：６：１である。したがって、Ｒの乗算器８４１Ｒでは、Ｒ画像データ（Ｒｄａｔａ）に対して３倍の乗算を行う。また、Ｇの乗算器８４１Ｇでは、Ｇ画像データ（Ｇｄａｔａ）に対して６倍の乗算を行う。また、Ｂの乗算器８４１Ｂでは、Ｂ画像データ（Ｂｄａｔａ）に対して１倍の乗算を行う。
【０９０６】
ＥＬ素子１５はＲＧＢで発光効率が異なる。通常、Ｂの発光効率が最も悪い。次にＧが悪い。Ｒが最も発光効率が良好である。そこで、乗算器８４２で発光効率の重み付けを行う。Ｒの乗算器８４２Ｒでは、Ｒ画像データ（Ｒｄａｔａ）に対してＲの発光効率の乗算を行う。また、Ｇの乗算器８４２Ｇでは、Ｇ画像データ（Ｇｄａｔａ）に対してＧの発光効率の乗算を行う。また、Ｂの乗算器８４２Ｂでは、Ｂ画像データ（Ｂｄａｔａ）に対してＢの発光効率の乗算を行う。
乗算器８４１および８４２の結果は、加算器８４３で加算され、総和回路８４４に蓄積される。この総和回路８７の結果にもとづき、図７７のＤｕｔｙ比制御、図７８の基準電流制御を実施する。
【０９０７】
図８４のように制御すると、輝度信号（Ｙ信号）に対するＤｕｔｙ比制御、基準電流制御を実施することができる。しかし、輝度信号（Ｙ信号）を求めて、Ｄｕｔｙ制御などを行うと課題が発生する場合がある。たとえば、ブルーバック表示である。ブルーバック表示ではＥＬパネルで消費する電流は比較的大きい。しかし、表示輝度は低い。ブルー（Ｂ）の視感度が低いためである。そのため、輝度信号（Ｙ信号）の総和（ＡＰＬレベル）は小さく算出されるため、Ｄｕｔｙ制御が高Ｄｕｔｙになる。したがって、フリッカの発生などが生じる。
【０９０８】
この課題に対しては、乗算器８４１をスルーにして用いるとよい。消費電流に対する総和（ＡＰＬレベル）が求められるからである。輝度信号（Ｙ信号）による総和（ＡＰＬレベル）と消費電流による総和（ＡＰＬレベル）は、両方を求めて加味して総合ＡＰＬレベルを求めることが望ましい。総合ＡＰＬレベルによりＤｕｔｙ比制御、基準電流制御を実施する。
【０９０９】
黒ラスターは６４階調表示の場合は０階調目であるから、ＡＰＬレベルは０で最小値となる。図８０の駆動方式では、消費電力（消費電流）は画像データに比例する。なお、画像データは、画面５０を構成するデータの全ビットをカウントする必要はなく、たとえば、画像が６ビットで表現される場合、上位ビット（ＭＳＢ）のみをカウントしてもよい。この場合は、階調数が３２以上で、１カウントされる。したがって、画面５０を構成する画像データによりＡＰＬレベルは変化する。
【０９１０】
本発明の実施の形態では、得られたＡＰＬレベルの大きさにより、図７８の基準電流制御あるいは図７７のＤｕｔｙ比制御を実施する。
【０９１１】
理解を容易にするため、具体的に数値を例示して説明する。ただし、これは仮想的であり、実際には実験、画像評価により制御データ、制御方法を決定する必要がある。
【０９１２】
ＥＬパネルで最大に流せる電流を１００（ｍＡ）とする。白ラスター表示ととき、総和（ＡＰＬレベル）は２００（単位なし）になるとする。このＡＰＬレベルが２００の時、そのままパネルに印加するとＥＬパネルに２００（ｍＡ）が流れるとする。なお、ＡＰＬレベルが０の時、ＥＬパネルに流れる電流は０（ｍＡ）である。また、ＡＰＬレベルが１００の時、Ｄｕｔｙ比は１／２で駆動するものとする。
【０９１３】
したがって、ＡＰＬが１００以上の場合は、制限である１００（ｍＡ）以下となるようにする必要がある。最も簡単には、ＡＰＬレベルが２００の時、Ｄｕｔｙを（１／２）×（１／２）＝１／４にし、ＡＰＬレベルが１００の時、Ｄｕｔｙを１／２とする。ＡＰＬレベルが１００以上２００以下の時は、Ｄｕｔｙが１／４〜１／２の間をとるように制御する。Ｄｕｔｙ比１／４〜１／２は、ＥＬ選択側のゲートドライバ１２ｂが、同時に選択するゲート信号線１７ｂの本数を制御することにより実現できる。
【０９１４】
ただし、ＡＰＬレベルのみを考慮し、Ｄｕｔｙ比制御を実施すれば、画像に応じて画面５０の平均輝度（ＡＰＬ）に応じで画面５０の輝度が変化し、フリッカが発生する。この課題に対して、もとめるＡＰＬレベルは、少なくとも２フレーム、このましくは、１０フレームさらに好ましくは６０フレーム以上の期間保持し、この期間で演算して、ＡＰＬレベルによりＤｕｔｙ比制御によるＤｕｔｙ比を算出する。また、画面５０の最大輝度（ＭＡＸ）、最小輝度（ＭＩＮ）、輝度の分布状態（ＳＧＭ）などの画像の特徴抽出を行ってＤｕｔｙ比制御を行うことが好ましい。以上の事項は、基準電流制御にも適用されることは言うまでもない。
【０９１５】
また、画像の特徴抽出により、黒伸張、白伸張を実施することも重要である。これは、最大輝度（ＭＡＸ）、最小輝度（ＭＩＮ）、輝度の分布状態（ＳＧＭ）を考慮して行うとよい。たとえば、図８１（ａ）では、画像の中心データＫｂは２５６階調付近に分布し、高輝度部Ｋｃは、３２０階調付近に分布している。また、低輝度部Ｋａは、１２８階調付近に分布している。
【０９１６】
図８１（ｂ）は図８１（ａ）の画像に対して黒伸張および白伸張を実施した例である。ただし、黒伸張と白伸張を同時に行う必要はなく、一方だけを実施してもよい。また、画像の中心部分（図８１（ａ）のＫｂも低階調部あるいは高階調部に移動させてもよい。これらの適切な移動情報は、ＡＰＬレベル、最大輝度（ＭＡＸ）、最小輝度（ＭＩＮ）、輝度の分布状態（ＳＧＭ）からもとめることができる。ただし、経験的な事項の場合もある。人間の視感度が影響するからである。したがって、画像評価と実験とを繰り返して検討する必要がある。しかし、黒伸張あるいは白伸張などの画像処理は、ガンマカーブを演算であるいはルックアップテーブルからもとめることをできるから容易に実現できる。図８１（ｂ）のように処理をすることにより、画像にめりはりがつき、良好な画像表示を実現できる。
【０９１７】
なお、Ｄｕｔｙ比制御により、画面５０の明るさを変化させるのは、図８２のように行う。図８２（ａ）は表示領域５３を連続して変化させる駆動方法である。図８２（ａ１）の画面５０輝度よりは図８２（ａ２）の画面５０輝度が明るい。最も明るいのは図８２（ａｎ）の状態である。図８２（ａ）のＤｕｔｙ比制御による駆動は動画表示に適する。
【０９１８】
図８２（ｂ）は表示領域５３を分割して変化させる駆動方法である。図８２（ｂ１）は一例として画面５０の２箇所に表示領域５３を発生させている。図８２（ｂ２）も図８２（ｂ１）と同様に画面５０の２箇所に表示領域５３を発生させているが、２箇所のうち１箇所に表示領域５３の画素行が増加している（一方は１画素行が表示領域５３、他方は２画素行が表示領域５３である）。図８２（ｂ３）も図８２（ｂ２）と同様に画面５０の２箇所に表示領域５３を発生させているが、２箇所のうち１箇所に表示領域５３の画素行が増加している（両方とも２画素行が表示領域５３である）。以上のように表示領域５３を分散させてＤｕｔｙ比制御を行っても良い。一般的に図８２（ｂ）は静止画表示に適する。
【０９１９】
図８２（ｂ）は表示領域５３の分散を２分散としている。しかし、これは作図を容易にするためである。実際には、表示領域５３の分散は３分散以上にする。図８３は本発明の実施の形態の駆動回路のブロック図である。以下、本発明の実施の形態の駆動回路について説明をする。図８３では、外部からＹ／ＵＶ映像信号と、コンポジット（ＣＯＭＰ）映像信号が入力できるように構成されている。どちらに映像信号を入力するかは、スイッチ回路８３１により選択される。
【０９２０】
スイッチ回路８３１で選択された映像信号は、デコーダおよびＡ／Ｄ回路によりデコードおよびＡＤ変換され、デジタルのＲＧＢ画像データに変換される。ＲＧＢ画像データは各８ビットである。また、ＲＧＢ画像データはガンマ回路８３４でガンマ処理される。同時に輝度（Ｙ）信号が求められる。ガンマ処理により、ＲＧＢ画像データは各１０ビットの画像データに変換される。
【０９２１】
ガンマ処理後、画像データはＦＲＣ処理または誤差拡散処理が処理回路８３５で行われる。ＦＲＣ処理または誤差拡散処理によりＲＧＢ画像データは６ビットに変換される。この画像データはＡＩ処理回路８３６でＡＩ処理あるいはピーク電流処理が実施される。また、動画検出回路８３７で動画検出が行われる。同時に、カラーマネージメント回路８３８でカラーマネージメント処理が行われる。ＡＩ処理回路８３６、動画検出回路８３７、カラーマネージメント回路８３８の処理結果は演算回路８３９に送られ、演算処理回路８３９で制御演算、Ｄｕｔｙ比制御、基準電流制御データに変換され、変換された結果が、ソースドライバ回路１４およびゲートドライバ回路１２に制御データとして送出される。
【０９２２】
Ｄｕｔｙ比制御データはゲートドライバ回路１２ｂに送られ、Ｄｕｔｙ比制御が実施される。一方、基準電流制御データはソースドライバ回路１４に送られ、基準電流制御が実施される。ガンマ補正され、ＦＲＣまたは誤差拡散処理された画像データもソースドライバ回路１４に送られる。
【０９２３】
図８１（ｂ）の画像データ変換は、ガンマ回路８３４のガンマ処理により行う必要がある。ガンマ回路８３４は、多点折れガンマカーブにより階調変換を行う。２５６階調の画像データは、多点折れガンマカーブにより１０２４階調に変換される。
【０９２４】
ガンマ回路８３４により多点折れガンマカーブでガンマ変換するとしたが、これに限定するものではない。図８５に図示するように、一点折れガンマカーブでガンマ変換してもよい。一点折れガンマカーブを構成するハード規模が小さいため、コントロールＩＣを低コスト化できる。
【０９２５】
図８５において、ａは３２階調目での折れ線ガンマ変換である。ｂは６４階調目での折れ線ガンマ変換である。ｃは９６階調目での折れ線ガンマ変換である。ｄは１２８階調目での折れ線ガンマ変換である。画像データが高階調に集中している場合は、高階調での階調数を多くするため、図８５のｄのガンマカーブを選択する。画像データが低階調に集中している場合は、低階調での階調数を多くするため、図８５のａのガンマカーブを選択する。画像データの分布が分散している場合は、図８５のｂ、ｃなどのガンマカーブを選択する。なお、以上の実施の形態では、ガンマカーブを選択するとしたが、実際には、ガンマカーブは演算により発生させるので選択するのではない。
【０９２６】
ガンマカーブの選択は、ＡＰＬレベル、最大輝度（ＭＡＸ）、最小輝度（ＭＩＮ）、輝度の分布状態（ＳＧＭ）を加味して行う。また、Ｄｕｔｙ比制御、基準電流制御も加味して行う。
【０９２７】
図８６は多点折れガンマカーブの実施の形態である。画像データが高階調に集中している場合は、高階調での階調数を多くするため、図８５のｎのガンマカーブを選択する。画像データが低階調に集中している場合は、低階調での階調数を多くするため、図８５のａのガンマカーブを選択する。画像データの分布が分散している場合は、図８５のｂからｎ−１のガンマカーブを選択する。ガンマカーブの選択は、ＡＰＬレベル、最大輝度（ＭＡＸ）、最小輝度（ＭＩＮ）、輝度の分布状態（ＳＧＭ）を加味して行う。また、Ｄｕｔｙ比制御、基準電流制御も加味して行う。
【０９２８】
表示パネル（表示装置）が使用する環境に合わせて選択するガンマカーブを変化することも有効である。特にＥＬ表示パネルでは、屋内では良好な画像表示を実現できるが、屋外では低階調部は見えない。ＥＬ表示パネルは自発光のためである。そこで、図８７に図示するように、ガンマカーブを変化させてもよい。ガンマカーブａは屋内用のガンマカーブである。ガンマカーブｂは屋外用のガンマカーブである。ガンマカーブａとｂとの切り替えは、ユーザーがスイッチを操作することにより切り替えるようにする。また、外光の明るさをホトセンサで検出し、自動的に切り替えるようにしてもよい。なお、ガンマカーブを切り替えるとしたが、これに限定するものではない。計算によりガンマカーブを発生させてもよいことは言うまでもない。屋外の場合は、外光があかるいため、低階調表示部は見えない。したがって、低階調部をつぶすガンマカーブｂを選択することが有効である。
【０９２９】
屋外では、図８８のようにガンマカーブを発生させることも有効である。ガンマカーブａは１２８階調目までは出力階調は０にする。１２８階調からガンマ変換を行う。以上のように、低階調部は全く表示しないようにガンマ変換することにより消費電力を削減できる。また、図８８のガンマカーブｂのようにガンマ変換を行っても良い。図８８のガンマカーブは１２８階調目までは出力階調を０にする。１２８以上は出力階調を５１２以上とする。図８８のガンマカーブｂでは高階調部を表示し、出力階調数も少なくすることにより屋外でも画像表示を見えやすくする効果がある。
【０９３０】
本発明の実施の形態の駆動方式では、Ｄｕｔｙ比制御と基準電流制御により画像輝度を制御し、また、ダイナミックレンジを拡大する。また、高コントラスト表示を実現する。
【０９３１】
液晶表示パネルでは、白表示および黒表示はバックライトからの透過率で決定される。本発明の実施の形態のＤｕｔｙ比駆動のように画面５０に非表示領域５２を発生させても、黒表示における透過率は一定である。逆に非表示領域５２を発生させることにより、１フレーム期間における白表示輝度が低下するから表示コントラストは低下する。
【０９３２】
ＥＬ表示パネルは、黒表示は、ＥＬ素子１５に流れる電流が０の状態である。したがって、本発明の実施の形態のＤｕｔｙ比駆動のように画面５０に非表示領域５２を発生させても、黒表示の輝度は０である。非表示領域５２の面積を大きくすると白表示輝度は低下する。しかし、黒表示の輝度が０であるから、コントラストは無限大である。したがって、Ｄｕｔｙ比駆動は、ＥＬ表示パネルに最適な駆動方法である。以上のことは、基準電流制御においても同様である。基準電流の大きさを変化させても、黒表示の輝度は０である。基準電流を大きくすると白表示輝度は増加する。したがって、基準電流制御においても良好な画像表示を実現できる。
【０９３３】
Ｄｕｔｙ比制御は、全階調範囲で階調数が保持され、また、全階調範囲でホワイトバランスが維持される。また、Ｄｕｔｙ比制御により画面５０の輝度変化は１０倍近く変化させることができる。また、変化はＤｕｔｙ比に線形の関係になるから制御も容易である。しかし、Ｄｕｔｙ比制御は、Ｎ倍パルス駆動であるから、ＥＬ素子１５に流れる電流の大きさが大きく、また、画面５０の輝度にかかわらず、常時ＥＬ素子に流れる電流の大きさが大きくなり、ＥＬ素子１５が劣化しやすいという課題がある。
【０９３４】
基準電流制御は、画面輝度５０を高くするときに、基準電流量を大きくするものである。したがって、画面５０が高いときにしか、ＥＬ素子１５に流れる電流は大きくならない。そのため、ＥＬ素子１５が劣化しにくい。課題は、基準電流を変化させた時のホワイトバランス維持が困難である傾向が強い。
【０９３５】
本発明の実施の形態では、基準電流制御とＤｕｔｙ比制御の両方を用いる。画面５０が白ラスター表示に近い時には、基準電流は一定値に固定し、Ｄｕｔｙ比のみを制御して表示輝度などを変化させる。画面５０に黒ラスター表示に近い時は、Ｄｕｔｙ比は一定値に固定し、基準電流のみを制御させて表示輝度などを変化させる。
【０９３６】
Ｄｕｔｙ比制御は、データ和／最大値が１／１０以上１／１の範囲で実施する。さらに好ましくは、データ和／最大値が１／１００以上１／１の範囲で実施する。また、基準電流の倍率変化（単位トランジスタ４８４の出力電流変化）は、データ和／最大値が１／１０以上１／１０００の範囲で実施する。さらに好ましくはデータ和／最大値が１／１００以上１／２０００の範囲で実施する。基準電流制御とＤｕｔｙ比制御はオーバーラップしないようにすることが好ましい。図８９ではデータ和／最大値が１／１００以下では基準電流の倍率を変化させており、１／１００以上でＤｕｔｙ比を変化させている。したがって、オーバーラップはしていない。
【０９３７】
ここでは説明を容易にするため、Ｄｕｔｙ比の最大はＤｕｔｙ比１／１とし、最小はＤｕｔｙ比１／８とする。基準電流は、１倍から３倍に変化させるとする。また、データ和は画面５０のデータの総和を意味し、（データ和の）最大値は、最大輝度での白ラスター表示での画像データの総和であるとする。なお、Ｄｕｔｙ比１／１まで使用する必要がないことは言うまでもない。Ｄｕｔｙ比１／１は最大値として記載している。本発明の実施の形態の駆動方法では、最大のＤｕｔｙ比を２１０／２２０などと設定してもよいことは言うまでもない。なお、２２０はＱＣＩＦ＋の表示パネルの画素行数を例示している。
【０９３８】
なお、Ｄｕｔｙ比の最大はＤｕｔｙ比１／１とし、最小はＤｕｔｙ比１／１６以内にすることが好ましい。さらに好ましくは、Ｄｕｔｙ比１／１０以内にするとよい。フリッカの発生を抑制できるからである。基準電流の変化範囲は、４倍以内にすることが好ましい。さらに好ましくは２．５倍以内にする。基準電流の倍数を大きくしすぎると、基準電流発生回路の線形性がなくなり、ホワイトバランスずれが発生するからである。
【０９３９】
データ和／（データ和の）最大値＝１／１００とは、一例として１／１００の白ウインドウ表示である。自然画像では、画像表示する画素のデータ和が、白ラスター表示の１／１００に換算できる状態を意味する。したがって、１００画素あたりに１点の白輝点表示もデータ和／最大値が１／１００である。
【０９４０】
以下の説明では最大値とは白ラスターの画像データの加算値としたが、これは説明を容易にするためである。最大値は画像データの加算処理あるいはＡＰＬ処理などで発生する最大値である。したがって、データ和／最大値とは、処理を行う画面の画像データの最大値に対する割合である。
【０９４１】
なお、データ和は消費電流で算定するか、輝度で算定するかはどちらでもよい。ここでは説明を容易にするため、輝度（画像データ）の加算であるとして説明をする。一般的に輝度（画像データ）の加算の方式が処理は容易であり、コントローラＩＣのハード規模も小さくできる。また、Ｄｕｔｙ比制御によるフリッカの発生もなく、ダイナミックレンジを広く取れることから好ましい。
【０９４２】
図８９は本発明の実施の形態の基準電流制御とＤｕｔｙ比制御を実施した例である。図８９ではデータ和／最大値が１／１００以下では基準電流の倍率を３倍まで変化させている。１／１００以上でＤｕｔｙ比を１／１から１／８まで変化させている。したがって、データ和／最大値が１／１から１／１００００までで、Ｄｕｔｙ比制御で８倍、基準電流制御で３倍であるから、８×３＝２４倍の変化が実施されている。基準電流制御およびＤｕｔｙ比制御はともに画面輝度を変化させるから、２４倍のダイナミックレンジが実現されていることになる。
【０９４３】
データ和／最大値が１／１ではＤｕｔｙ比が１／８である。したがって、表示輝度は最大値の１／８になっている。データ和／最大値が１であるから、白ラスター表示である。つまり、白ラスター表示では表示輝度が最大の１／８に低下している。画面５０の１／８が画像表示領域５３であり、非表示領域５２が７／８を占めている。データ和／最大値が１／１に近い画像は、ほとんどの画素１６が高階調表示である。ヒストグラムで表現すれば、ヒストグラムの高階調領域に大多数のデータが分布している。この画像表示では、画像が白つぶれ状態でありメリハリ感がない。そのため、図８６などのガンマカーブのｎまたはｎに近いものが選択される。
【０９４４】
データ和／最大値が１／１００では、Ｄｕｔｙ比は１／１である。画面５０の全体が表示領域５３である。したがって、Ｎ倍パルス駆動は実施されていない。ＥＬ素子１５の発光輝度がそのまま画面５０の表示輝度となる。画像表示はほとんどが黒表示であり、一部に画像が表示されている状態である。イメージで表現すれば、データ和／最大値が１／１００の画像表示とは、真っ暗な夜空に月がでている画像である。この画像でＤｕｔｙ比を１／１にするということは、月の部分は、白ラスターの輝度の８倍の輝度で表示されることになる。したがって、ダイナミックレンジの広い画像表示を実現できる。画像表示されているのは１／１００の領域であるから、１／１００の領域の輝度を８倍にしたとしても消費電力の増加はわずかである。
【０９４５】
データ和／最大値が１／１００に近い画像は、ほとんどの画素１６が低階調表示である。ヒストグラムで表現すれば、ヒストグラムの低階調領域に大多数のデータが分布している。この画像表示では、画像が黒つぶれ状態でありメリハリ感がない。そのため、図８６などのガンマカーブのｂまたはｂに近いものが選択される。
【０９４６】
以上のように本発明の実施の形態の駆動方法は、Ｄｕｔｙ比が大きくなるにしたがって、ガンマのｘ乗数を大きくする駆動方法である。Ｄｕｔｙ比が小さくなるにしたがって、ガンマのｘ乗数を小さくする駆動方法である。
【０９４７】
図８９ではデータ和／最大値が１／１００以下では基準電流の倍率を３倍まで変化させている。データ和／最大値が１／１００ではＤｕｔｙ比が１／１として、Ｄｕｔｙ比により画面輝度を高くしている。データ和／最大値が１／１００よりも小さくなるにしたがって、基準電流の倍率を大きくしている。したがって、発光している画素１６はより高輝度で発光する。たとえば、データ和／最大値が１／１０００とは、メージで表現すれば、真っ暗な夜空に星がでている画像である。この画像でＤｕｔｙ比を１／１にするということは、星の部分は、白ラスターの輝度の８×２＝１６倍の輝度で表示されることになる。したがって、ダイナミックレンジの広い画像表示を実現できる。画像表示されているのは１／１０００の領域であるから、１／１０００の領域の輝度を１６倍にしたとしても消費電力の増加はわずかである。
【０９４８】
基準電流の制御はホワイトバランスを維持することが難しいという点である。しかし、真っ暗な夜空に星がでている画像ではホワイトバランスがずれていても視覚的にはホワイトバランスずれは認識されない。以上のことから、データ和／最大値が非常に小さい範囲で、基準電流制御を行う本発明の実施の形態は適切な駆動方法である。
【０９４９】
データ和／最大値が１／１０００では、Ｄｕｔｙ比は１／１である。画面５０の全体が表示領域５３である。したがって、Ｎ倍パルス駆動は実施されていない。ＥＬ素子１５の発光輝度がそのまま画面５０の表示輝度となる。画像表示はほとんどが黒表示であり、一部に画像が表示されている状態である。
【０９５０】
データ和／最大値が１／１０００に近い画像は、ほとんどの画素１６が低階調表示である。ヒストグラムで表現すれば、ヒストグラムの低階調領域に大多数のデータが分布している。この画像表示では、画像が黒つぶれ状態でありメリハリ感がない。そのため、図８６などのガンマカーブのｂまたはｂに近いものが選択される。
【０９５１】
以上のように本発明の実施の形態の駆動方法は、基準電流が小さくなるにしたがって、ガンマのｘ乗数を大きくする駆動方法である。また、基準電流が大きくなるにしたがって、ガンマのｘ乗数を小さくする駆動方法である。
【０９５２】
図８９では、基準電流の変化およびＤｕｔｙ比制御の変化は直線的に図示している。しかし、本発明はこれに限定されるものではない。図９０に図示するように基準電流の倍率制御、Ｄｕｔｙ比制御を曲線的にしてもよい。図８９、図９０では、横軸のデータ和／最大値が対数であるから、基準電流制御およびＤｕｔｙ比制御の線が曲線になるのは自然である。データ和／最大値と基準電流倍率の関係、データ和／最大値とＤｕｔｙ比制御の関係は、画像データの内容、画像表示状態、外部環境に合わせて設定することが好ましい。
【０９５３】
図８９、図９０は、ＲＧＢのＤｕｔｙ比制御、基準電流制御を同一にした実施の形態である。本発明は、これに限定するものではない。図９１に図示するように、ＲＧＢで基準電流倍率の傾きを変化させてもよい。図９１では、青（Ｂ）の基準電流倍率の変化の傾きを最も大きくし、緑（Ｇ）の基準電流倍率の変化の傾きを次に大きくし、赤（Ｒ）の基準電流倍率の変化の傾きを最も小さくしている。基準電流を大きくすると、ＥＬ素子１５に流れる電流も大きくなる。ＥＬ素子はＲＧＢで発光効率が異なる。また、ＥＬ素子１５に流れる電流が大きくなると印加電流に対する発光効率が悪くなる。特に、Ｂではその傾向が顕著である。そのため、ＲＧＢで基準電流量を調整しないとホワイトバランスが取れなくなる。したがって、図９１のように、基準電流倍率を大きくした時（各ＲＧＢのＥＬ素子１５に流す電流が大きい領域）では、ホワイトバランスを維持できるようにＲＧＢの基準電流倍率を異ならせることが有効である。データ和／最大値と基準電流倍率の関係、データ和／最大値とＤｕｔｙ比制御の関係は、画像データの内容、画像表示状態、外部環境に合わせて設定することが好ましい。
【０９５４】
図９１は基準電流倍率をＲＧＢで異ならせた実施の形態であった。図９２はＤｕｔｙ比制御も異ならせている。データ和／最大値を１／１００以上でＢとＧで同一にし、Ｒの傾きを小さくしている。また、ＧとＲは１／１００以下でＤｕｔｙ比１／１であるが、Ｂは１／１００以下でＤｕｔｙ比１／２としている。以上のような駆動方法は、図１２５から図１３１で説明した駆動方法により実施することができる。以上のように駆動すれば、ＲＧＢのホワイトバランス調整を最適にすることができる。データ和／最大値と基準電流倍率の関係、データ和／最大値とＤｕｔｙ比制御の関係は、画像データの内容、画像表示状態、外部環境に合わせて設定することが好ましい。また、ユーザーが自由に設定あるいは調整できるように構成することが好ましい。
【０９５５】
図８９から図９１は、一例としてデータ和／最大値を１／１００を境に基準電流倍率とＤｕｔｙ比を変化させる方法であった。データ和／最大値を一定の値を境で、基準電流倍率とＤｕｔｙ比を変化させ、基準電流倍率が変化させる領域とＤｕｔｙ比を変化させる領域を重ならないようにしている。このように構成することによりホワイトバランスの維持が容易である。つまり、データ和／最大値が１／１００以上Ｄｕｔｙ比を変化させ、データ和／最大値が１／１００以下で基準電流を変化させている。基準電流倍率が変化させる領域とＤｕｔｙ比を変化させる領域を重ならないようにしている。この方法は、本発明の実施の形態の特徴ある方法である。
【０９５６】
なお、データ和／最大値が１／１００以上でＤｕｔｙ比を変化させ、データ和／最大値が１／１００以下で基準電流を変化させたとしたが、逆の関係でもよい。つまり、データ和／最大値が１／１００以下でＤｕｔｙ比を変化させ、データ和／最大値が１／１００以上で基準電流を変化させてもよい。また、データ和／最大値が１／１０以上でＤｕｔｙ比を変化させ、データ和／最大値が１／１００以下で基準電流を変化させ、データ和／最大値が１／１００以上１／１０以下では、基準電流倍率およびＤｕｔｙ比を一定値としてもよい。
【０９５７】
場合によっては、本発明は以上の方法に限定されない。図９３に図示するようにデータ和／最大値が１／１００以上でＤｕｔｙ比を変化させ、データ和／最大値が１／１０以下でＢの基準電流を変化させてもよい。Ｂの基準電流変化とＲＧＢのＤｕｔｙ比とを変化をオーバーラップさせている。
【０９５８】
早いスピードで明るい画面と暗い画面とは交互に繰り返す時、変化に応じてＤｕｔｙ比を変化させるとのフリッカが発生する。したがって、あるＤｕｔｙ比から他のＤｕｔｙ比に変化する時は、ヒステリシス（時間遅延）を設けて変化させることが好ましい。たとえば、ヒステリシス期間を１ｓｅｃとすると、１ｓｅｃ期間内に、画面輝度が明るい暗いが複数回繰り返しても、以前のＤｕｔｙ比が維持される。つまり、Ｄｕｔｙ比は変化しない。
【０９５９】
このヒステリシス（時間遅延）時間をＷａｉｔ時間と呼ぶ。また、変化前のＤｕｔｙ比を変化前Ｄｕｔｙ比と呼び、変化後のＤｕｔｙ比を変化後Ｄｕｔｙ比と呼ぶ。
【０９６０】
変化前Ｄｕｔｙ比が小さい状態から、他のＤｕｔｙ比に変化する時は、変化によるフリッカの発生が起こりやすい。変化前Ｄｕｔｙ比が小さい状態は、画面５０のデータ和が小さい状態あるいは画面５０に黒表示部が多い状態である。したがって、画面５０が中間調の表示で視感度が高いためと思われる。また、Ｄｕｔｙ比が小さい領域では、変化Ｄｕｔｙとの差が大きくなる傾向があるからである。もちろん、Ｄｕｔｙ比の差が大きくなる時は、ＯＥＶ２端子を用いて制御する。しかし、ＯＥＶ２制御にも限界がある。以上のことから、変化前Ｄｕｔｙ比が小さい時は、ｗａｉｔ時間を長くする必要がある。
【０９６１】
変化前Ｄｕｔｙ比が大きい状態から、他のＤｕｔｙ比に変化する時は、変化によるフリッカの発生が起こりにくい。変化前Ｄｕｔｙ比が大きい状態は、画面５０のデータ和が大きい状態あるいは画面５０に白表示部が多い状態である。したがって、画面５０全体が白表示で視感度が低いためと思われる。以上のことから、変化前Ｄｕｔｙ比が大きい時は、ｗａｉｔ時間は短くてよい。
【０９６２】
以上の関係を図９４に図示する。横軸は変化前Ｄｕｔｙ比である。縦軸はＷａｉｔ時間（秒）である。Ｄｕｔｙ比が１／１６以下では、Ｗａｉｔ時間を３秒（ｓｅｃ）と長くしている。Ｄｕｔｙ比が１／１６以上Ｄｕｔｙ比８／１６（＝１／２）では、Ｄｕｔｙ比に応じてＷａｉｔ時間を３秒から２秒に変化させる。Ｄｕｔｙ比８／１６以上Ｄｕｔｙ比１６／１６＝１／１では、Ｄｕｔｙ比に応じて２秒から０秒に変化させる。
【０９６３】
以上のように、本発明の実施の形態のＤｕｔｙ比制御はＤｕｔｙ比に応じてＷａｉｔ時間を変化させる。Ｄｕｔｙ比が小さい時はＷａｉｔ時間を長くし、Ｄｕｔｙ比が大きい時はＷａｉｔ時間を短くする。つまり、少なくともＤｕｔｙ比を可変する駆動方法にあって、第１の変化前のＤｕｔｙ比が第２の変化前のＤｕｔｙ比よりも小さく、第１の変化前Ｄｕｔｙ比のＷａｉｔ時間が、第２の変化前Ｄｕｔｙ比のＷａｉｔ時間よりも長く設定することを特徴とするものである。
【０９６４】
なお、以上の実施の形態では、変化前Ｄｕｔｙ比を基準にしてＷａｉｔ時間を制御あるいは規定するとした。しかし、変化前Ｄｕｔｙ比と変化後Ｄｕｔｙ比との差はわずかである。したがって、前述の実施の形態において変化前Ｄｕｔｙ比を変化後Ｄｕｔｙ比と読み替えても良い。
【０９６５】
また、以上の実施の形態において、変化前Ｄｕｔｙ比と変化後Ｄｕｔｙ比を基準にして説明した。変化前Ｄｕｔｙ比と変化後Ｄｕｔｙ比との差が大きい時はＷａｉｔ時間を長くとる必要があることはいうまでもない。また、Ｄｕｔｙ比の差が大きい時は、中間状態のＤｕｔｙ比を経由して変化後Ｄｕｔｙ比に変化させることが良好であることは言うまでもない。
【０９６６】
本発明の実施の形態のＤｕｔｙ比制御方法は、変化前Ｄｕｔｙ比と変化後Ｄｕｔｙ比との差が大きい時はＷａｉｔ時間を長くとる駆動方法である。つまり、Ｄｕｔｙ比の差に応じてＷａｉｔ時間を変化させる駆動方法である。また、Ｄｕｔｙ比の差が大きい時にＷａｉｔ時間を長くとる駆動方法である。
【０９６７】
また、本発明の実施の形態のＤｕｔｙ比の方法は、Ｄｕｔｙ比の差が大きい時は、中間状態のＤｕｔｙ比を経由して変化後Ｄｕｔｙ比に変化させることを特徴とする駆動方法である。
【０９６８】
図９４の実施の形態では、Ｄｕｔｙ比に対するＷａｉｔ時間を、Ｒ（赤）Ｇ（緑）Ｂ（青）で同一にするとして説明した。しかし、本発明の実施の形態は、図９５に図示するようにＲＧＢでＷａｉｔ時間を変化させてもよいことは言うまでもない。ＲＧＢで視感度が異なるからである。視感度にあわせてＷａｉｔ時間を設定することにより、より良好な画像表示を実現できる。
【０９６９】
データ和／（データ和の）最大値＝１／１００とは、一例として１／１００の白ウインドウ表示である。自然画像では、画像表示する画素のデータ和が、白ラスター表示の１／１００に換算できる状態を意味する。したがって、１００画素あたりに１点の白輝点表示もデータ和／最大値が１／１００である。
【０９７０】
以下の説明では最大値とは白ラスターの画像データの加算値としたが、これは説明を容易にするためである。最大値は画像データの加算処理あるいはＡＰＬ処理などで発生する最大値である。したがって、データ和／最大値とは、処理を行う画面の画像データの最大値に対する割合である。
【０９７１】
ただし、データ和とは、１画面のデータを正確に加算することを必要としない。１画面をサンプリングした画素のデータの加算値から１画面の加算値を推定（予測）したものでもよい。また、最大値も同様である。また、複数フィールドあるいは複数フレームからの予測値あるいは推定値でもよい。また、画像データの加算だけでなく、映像データをローパスフィルタ回路によりＡＰＬレベルを求めて、このＡＰＬレベルをデータ和としてもよい。この時の最大値は、最大振幅の映像データが入力された時のＡＰＬレベルの最大値である。
【０９７２】
なお、データ和は表示パネルの消費電流で算定するか、輝度で算定するかはどちらでもよい。ここでは説明を容易にするため、輝度（画像データ）の加算であるとして説明をする。一般的に輝度（画像データ）の加算の方式が処理は容易である。
【０９７３】
図１９７は横軸をデータ和／最大値としている。最大値は１である。縦軸はＤＵＴＹ比である。データ和＝最大値（データ和／最大値＝１）は、全画素行が最大の白表示状態である。データ和／最大値が小さい時は、暗い画面あるいは画像表示領域が少ない画面である。この時は、ＤＵＴＹ比を大きくしている。したがって、画像を表示している画素の輝度は高い。そのため、画像のダイナミックレンジが拡大されて高画質表示される。データ和／最大値が大きい時（最大値は１）は、明るい画面あるいは画像表示領域が広い画面である。この時は、ＤＵＴＹ比を小さくしている。したがって、画像を表示している画素の輝度は低い。そのため、低消費電力化が可能である。画面から放射される光量は大きいため、画像が暗く感じることはない。
【０９７４】
図１９７では、データ和／最大値が１．０の時に、到達するＤＵＴＹ比値を変化させている。たとえば、ＤＵＴＹ比＝１／２は画面の１／２が画像表示状態になる。したがって、画像は明るい。ＤＵＴＹ比＝１／８は画面の１／８が画像表示状態になる。したがって、ＤＵＴＹ比＝１／２に比較して１／４の明るさである。
【０９７５】
本発明の実施の形態の駆動方式では、データ和などにより画像輝度を制御し、また、ダイナミックレンジを拡大する。また、高コントラスト表示を実現する。液晶表示パネルでは、白表示および黒表示はバックライトからの透過率で決定される。本発明の実施の形態の駆動方法のように画面に非表示領域を発生させても、黒表示における透過率は一定である。逆に非表示領域を発生させることにより、１フレーム期間における白表示輝度が低下するから表示コントラストは低下する。
【０９７６】
ＥＬ表示パネルは、黒表示は、ＥＬ素子に流れる電流が０の状態である。したがって、本発明の実施の形態の駆動方法のように画面に非表示領域を発生させても、黒表示の輝度は０である。非表示領域の面積を大きくすると白表示輝度は低下する。しかし、黒表示の輝度が０であるから、コントラストは無限大である。したがって、良好な画像表示を実現できる。
【０９７７】
また、本発明の実施の形態の駆動方法では、全階調範囲で階調数が保持され、また、全階調範囲でホワイトバランスが維持される。また、ＤＵＴＹ比制御により画面の輝度変化は１０倍近く変化させることができる。また、変化はＤＵＴＹ比に線形の関係になるから制御も容易である。また、Ｒ、Ｇ、Ｂを同一比率で変化させることできる。したがって、どのＤｕｔｙ比においてもホワイトバランスは維持される。
【０９７８】
データ和／最大値とＤＵＴＹ比の関係は、画像データの内容、画像表示状態、外部環境に合わせて設定することが好ましい。また、ユーザーが自由に設定あるいは調整できるように構成することが好ましい。
【０９７９】
以上の切り替え動作は、携帯電話、モニターなどの電源をオンしたときに、表示画面を非常に明るく表示し、一定の時間を経過した後は、電力セーブするために、表示輝度を低下させる構成に用いる。また、ユーザーが希望する明るさに設定する機能としても用いることができる。たとえば、屋外などでは、画面を非常に明るくする。屋外では周辺が明るく、画面が全く見えなくなるからである。つまり、屋外では、図１９７のａのカーブを選択する。しかし、高い輝度で表示し続けるとＥＬ素子は急激に劣化する。そのため、非常に明るくする場合は、短時間で通常の輝度に復帰させるように構成しておく。たとえば、通常では、ｃのカーブを選択する。また、さらに、高輝度で表示させる場合は、ユーザーがボタンと押すことにより表示輝度を高くできるようの構成しておく。
【０９８０】
したがって、ユーザーがボタンで切り替えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り替えできるように構成しておくことが好ましい。また、表示輝度を５０％、６０％、８０％とユーザーなどが設定できるように構成しておくことが好ましい。また、外部のマイコンなどにより、Ｄｕｔｙ比カーブ、傾きなどを書き換えるように構成することが好ましい。また、メモリされた複数のＤｕｔｙカーブから１つを選択できるように構成することが好ましい。
【０９８１】
なお、ＤＵＴＹ比カーブなどの選択は、ＡＰＬレベル、最大輝度（ＭＡＸ）、最小輝度（ＭＩＮ）、輝度の分布状態（ＳＧＭ）を加味して行うことが好ましいことは言うまでもない。
【０９８２】
以上のように、たとえば、ａは屋外用のカーブである。ｃは屋内用のカーブである。ｂは屋内と屋外との中間状態用のカーブである。カーブａ、ｂ、ｃとの切り替えは、ユーザーがスイッチを操作することにより切り替えるようにする。また、外光の明るさをホトセンサで検出し、自動的に切り替えるようにしてもよい。なお、ガンマカーブを切り替えるとしたが、これに限定するものではない。計算によりガンマカーブを発生させてもよいことは言うまでもない。
【０９８３】
図１９７のＤＵＴＹ比は直線であったが、これに限定するものではない。図１９８に図示するように、一点折れカーブとしてもよい。
【０９８４】
画像データ和が小さい時は、図１９８のｃカーブを選択する。消費電力が低減する効果が発揮される。画像表示の低下はない。画像データ和が大きい時は、ａカーブを選択する。画像の表示が明るくない、フリッカの発生が少なくなる。
【０９８５】
本発明の他の実施の形態において、ＤＵＴＹ比の変化は、データ和／最大値が１／１０以上の範囲で実施する（図１９９を参照のこと）。データ和／最大値が１に近い画像の発生は少なく、図１９７のようにデータ和／最大値が１まで、ＤＵＴＹ比が変化するように駆動すると、画像表示が暗く感じられるからである。さらに好ましくは、ＤＵＴＹ比の変化はデータ和／最大値が８／１０以上の範囲で実施する。
【０９８６】
図１９９ではデータ和／最大値が０．９以下ではＤＵＴＹ比を１から１／５まで変化させている。したがって、５倍のダイナミックレンジが実現されていることになる。
【０９８７】
データ和／最大値が０．９以上では１／５である。したがって、表示輝度は最大値の１／５になっている。データ和／最大値＝１は白ラスター表示である。つまり、白ラスター表示では表示輝度が最大の１／５に低下している。
【０９８８】
データ和／最大値が０．１以下では、ＤＵＴＹ比は１／１である。画面の１／１０が表示領域である。ＥＬ素子の発光輝度がそのまま画素の表示輝度となる。画像表示はほとんどが黒表示であり、一部に画像が表示されている状態である。イメージで表現すれば、データ和／最大値が０．１以下の画像表示とは、真っ暗な夜空に月がでている画像である。この画像でＤＵＴＹ比を１／１にするということは、月の部分は、白ラスターの輝度の５倍の輝度で表示されることになる。したがって、ダイナミックレンジの広い画像表示を実現できる。画像表示されているのは１／１０の領域であるから、１／１０の領域の輝度を５倍にしたとしても消費電力の増加はわずかである。
【０９８９】
データ和／最大値が０に近い画像は、ほとんどの画素が低階調表示である。ヒストグラムで表現すれば、ヒストグラムの低階調領域に大多数のデータが分布している。この画像表示では、画像が黒つぶれ状態でありメリハリ感がない。そのため、ガンマカーブを制御して黒表示部のダイナミックレンジを広くする。
【０９９０】
以上の実施の形態では、データ和／最大値が０では、ＤＵＴＹ比を１にするとしたが、本発明はこれに限定するものではない。図２００に図示するように、ＤＵＴＹ比を１より小さい値となるようにしてもよいことは言うまでもない。また、ＤＵＴＹ比のカーブは図２０１に図示するように曲線となるようにしてもよい。
【０９９１】
図２０２に図示するように、赤（Ｒ）、緑（Ｇ）、青（Ｂ）の画素で、ＤＵＴＹ比カーブを変化させてもよい。図２０２では、青（Ｂ）のＤＵＴＹ比の変化の傾きを最も大きくし、緑（Ｇ）のＤＵＴＹ比の変化の傾きを次に大きくし、赤（Ｒ）のＤＵＴＹ比の変化の傾きを最も小さくしている。以上のように駆動すれば、ＲＧＢのホワイトバランス調整を最適にすることができる。データ和／最大値とＤＵＴＹ比の関係は、画像データの内容、画像表示状態、外部環境に合わせて設定することが好ましい。また、ユーザーが自由に設定あるいは調整できるように構成することが好ましい。
【０９９２】
早いスピードで明るい画面と暗い画面とは交互に繰り返す時、変化に応じてＤＵＴＹ比を変化させるとのフリッカが発生する。したがって、あるＤＵＴＹ比から他のＤＵＴＹ比に変化する時は、図２０３に図示するように、ヒステリシス（時間遅延）を設けて変化させることが好ましい。たとえば、ヒステリシス期間を１ｓｅｃとすると、１ｓｅｃ期間内に、画面輝度が明るい暗いが複数回繰り返しても、以前のＤＵＴＹ比が維持される。つまり、ＤＵＴＹ比は変化しない。
【０９９３】
このヒステリシス（時間遅延）時間をＷａｉｔ時間と呼ぶ。また、変化前のＤＵＴＹ比を変化前ＤＵＴＹ比と呼び、変化後のＤＵＴＹ比を変化後ＤＵＴＹ比と呼ぶ。
【０９９４】
変化前ＤＵＴＹ比が小さい状態から、他のＤＵＴＹ比に変化する時は、変化によるフリッカの発生が起こりやすい。変化前ＤＵＴＹ比が小さい状態は、画面のデータ和が小さい状態あるいは画面に黒表示部が多い状態である。
【０９９５】
したがって、画面が中間調の表示で視感度が高いためと思われる。また、ＤＵＴＹ比が小さい領域では、変化ＤＵＴＹ比との差が大きくなる傾向があるからである。もちろん、ＤＵＴＹ比の差が大きくなる時は、ＯＥＶを用いて制御する。しかし、ＯＥＶ制御にも限界がある。以上のことから、変化前ＤＵＴＹ比が小さい時は、ｗａｉｔ時間を長くする必要がある。
【０９９６】
変化前ＤＵＴＹ比が大きい状態から、他のＤＵＴＹ比に変化する時は、変化によるフリッカの発生が起こりにくい。変化前ＤＵＴＹ比が大きい状態は、画面のデータ和が大きい状態あるいは画面に白表示部が多い状態である。したがって、画面全体が白表示で視感度が低いためと思われる。以上のことから、変化前ＤＵＴＹ比が大きい時は、ｗａｉｔ時間は短くてよい。
【０９９７】
以上の関係を図２０３に図示する。横軸は変化前ＤＵＴＹ比である。縦軸はＷａｉｔ時間（秒）である。ＤＵＴＹ比が１／１６以下では、Ｗａｉｔ時間を３秒（ｓｅｃ）と長くしている。ＤＵＴＹ比が１／１６以上ＤＵＴＹ比８／１６（＝１／２）では、ＤＵＴＹ比に応じてＷａｉｔ時間を３秒から２秒に変化させる。ＤＵＴＹ比８／１６以上ＤＵＴＹ比１６／１６＝１／１では、ＤＵＴＹ比に応じて２秒から０秒に変化させる。
【０９９８】
以上のように、本発明の実施の形態のＤＵＴＹ比制御はＤＵＴＹ比に応じてＷａｉｔ時間を変化させる。ＤＵＴＹ比が小さい時はＷａｉｔ時間を長くし、ＤＵＴＹ比が大きい時はＷａｉｔ時間を短くする。つまり、少なくともＤＵＴＹ比を可変する駆動方法にあって、第１の変化前のＤＵＴＹ比が第２の変化前のＤＵＴＹ比よりも小さく、第１の変化前ＤＵＴＹ比のＷａｉｔ時間が、第２の変化前ＤＵＴＹ比のＷａｉｔ時間よりも長く設定することを特徴とするものである。
【０９９９】
なお、以上の実施の形態では、変化前ＤＵＴＹ比を基準にしてＷａｉｔ時間を制御あるいは規定するとした。しかし、変化前ＤＵＴＹ比と変化後ＤＵＴＹ比との差はわずかである。したがって、前述の実施の形態において変化前ＤＵＴＹ比を変化後ＤＵＴＹ比と読み替えても良い。
【１０００】
また、以上の実施の形態において、変化前ＤＵＴＹ比と変化後ＤＵＴＹ比を基準にして説明した。変化前ＤＵＴＹ比と変化後ＤＵＴＹ比との差が大きい時はＷａｉｔ時間を長くとる必要があることはいうまでもない。また、ＤＵＴＹ比の差が大きい時は、中間状態のＤＵＴＹ比を経由して変化後ＤＵＴＹ比に変化させることが良好であることは言うまでもない。
【１００１】
本発明の実施の形態のＤＵＴＹ比制御方法は、変化前ＤＵＴＹ比と変化後ＤＵＴＹ比との差が大きい時はＷａｉｔ時間を長くとる駆動方法である。つまり、ＤＵＴＹ比の差に応じてＷａｉｔ時間を変化させる駆動方法である。また、ＤＵＴＹ比の差が大きい時にＷａｉｔ時間を長くとる駆動方法である。
また、本発明の実施の形態のＤＵＴＹ比の方法は、ＤＵＴＹ比の差が大きい時は、中間状態のＤＵＴＹ比を経由して変化後ＤＵＴＹ比に変化させることを特徴とする駆動方法である。
【１００２】
以上の実施の形態では、ＤＵＴＹ比に対するＷａｉｔ時間を、Ｒ（赤）Ｇ（緑）Ｂ（青）で同一にするとして説明した。しかし、本発明の実施の形態は、Ｒ、Ｇ、ＢでＷａｉｔ時間を変化させてもよいことは言うまでもない。ＲＧＢで視感度が異なるからである。視感度にあわせてＷａｉｔ時間を設定することにより、より良好な画像表示を実現できる。
【１００３】
以上の実施の形態は、Ｄｕｔｙ比制御に関する実施の形態であった。基準電流制御についてもＷａｉｔ時間を設定することが好ましい。図９６はその実施の形態である。
【１００４】
基準電流が小さい時は画面５０が暗く、基準電流が大きい時は画面５０が明るい。つまり、基準電流倍率が小さい時は、中間調表示状態と言い換えることができる。基準電流倍率が高いときは、高輝度の画像表示状態である。したがって、基準電流倍率が低い時は、変化に対する視感度が高いため、Ｗａｉｔ時間を長くする必要がある。一方、基準電流倍率が高いときは、変化に対する視感度が低いため、Ｗａｉｔ時間が短くても良い。したがって、図９６に図示するように、基準電流倍率に対するＷａｉｔ時間を設定すればよい。
【１００５】
データ和などに対する基準電流倍率は、パネルモジュール外部から変更できるようにしておくことが望ましい。外部からの変更は、マイコンなどを用いて、パネルモジュールの制御回路８３９（図８３、図２０５およびその説明を参照のこと）のメモリに書き込めばよい。
【１００６】
図２２４は基準電流倍率を変化させる方式の説明図である。図２２４の横軸はアドレス番号である。アドレス番号は０番地から５１１番地であり、９ビットとなっている。また、横軸はアドレスとしているが、図１９７から図２０２などで説明したデータ和／最大値に対応していると考えてよい。つまり、データ和＝最大値の時は、データ和／最大値＝１である。この状態がアドレスの５１１番地に該当させていると考えてよい。また、データ和×２＝最大値の時は、データ和／最大値＝１／２である。この状態がアドレスの２５５番地に該当させていると考えてよい。
【１００７】
各アドレスに対するデータ（基準電流倍率）は、図２２５に図示するようにアドレスバスとデータバスに印加されたデータ値により順次書き換えられる。
【１００８】
縦軸の基準電流はメモリ状態によって変化する。実線のａ線では、アドレスの値によらず、たえず、基準電流倍率が１と変化しない状態にされた場合を示している。点線のｂ線では、データ和が大きい時（画面５０全体が白表示に近い状態）では基準電流を１から変化しないようにし、データ和が小さい時（画面５０が黒表示に近い状態か、表示された画素が少ない状態）では基準電流の変化を大きくしている。したがって、画像表示のダイナミックレンジが拡大されている。一点鎖線のｃ線では、データ和が大きい時から小さい時に、その変化が一定に変化するようにしている。
【１００９】
以上のように、基準電流倍率を書き換えることにより本発明の実施の形態の駆動方式の適用性が拡大される。なお、図２２４において、ａ、ｂ、ｃ線となるように各アドレスに対するデータを書き換えるとしたが、これに限定するものでなく、制御回路８３９などに、ａ、ｂ、ｃ線のカーブ（データ）を格納しておき、選択して切り換えるように制御してもよい。
【１０１０】
図２２６はｄｕｔｙ比を変化させる方式の説明図である。図２２６の横軸はアドレス番号である。アドレス番号は０番地から２５５番地であり、８ビットとなっている。また、横軸はアドレスとしているが、図１９７から図２０２などで説明したデータ和／最大値に対応していると考えてよい。つまり、データ和＝最大値の時は、データ和／最大値＝１である。この状態がアドレスの２５５番地に該当させていると考えてよい。また、データ和×２＝最大値の時は、データ和／最大値＝１／２である。この状態がアドレスの１２７番地に該当させていると考えてよい。各アドレスに対するデータ（ｄｕｔｙ比）は、図２２７に図示するようにアドレスバスとデータバスに印加されたデータ値により順次書き換えられる。縦軸の基準電流はメモリ状態によって変化する。実線のａ線では、アドレスの値によらず、たえず、ｄｕｔｙ比が１と変化しない状態にされた場合を示している。点線のｂ線では、データ和が大きい時（画面５０全体が白表示に近い状態）ではｄｕｔｙ比を０．２から変化しないようにし、データ和が小さい時（画面５０が黒表示に近い状態か、表示された画素が少ない状態）ではｄｕｔｙ比の変化を大きくしている。したがって、画像表示のダイナミックレンジが拡大されている。一点鎖線のｃ線では、データ和が大きい時から小さい時に、その変化が一定に変化するようにしている。
【１０１１】
以上のように、ｄｕｔｙ比を書き換えることにより本発明の実施の形態の駆動方式の適用性が拡大される。なお、図２２６において、ａ、ｂ、ｃ線となるように各アドレスに対するデータを書き換えるとしたが、これに限定するものでなく、制御回路８３９などに、ａ、ｂ、ｃ線のカーブ（データ）を格納しておき、選択して切り換えるように制御してもよい。また、図２２４と図２２６とは相互に組み合わせて実施してもよいことは言うまでもない。
【１０１２】
本発明の実施の形態は、データ和あるいはＡＰＬを算出（検出）し、この値のよりＤｕｔｙ比制御、基準電流制御を行うものである。図９８はこのＤｕｔｙ比と基準電流倍率を求めるフローチャートである。
【１０１３】
図９８に図示するように、入力された画像データは、概略のＡＰＬが算出される（仮ＡＰＬが算出される）。このＡＰＬから基準電流の値、基準電流倍率が決定される。決定された基準電流、基準電流倍率は、電子ボリウムデータに変換されソースドライバ回路１４に印加される。
【１０１４】
一方、画像データはガンマ処理回路に入力され、ガンマ特性が決定される。ガンマ特性の処理した画像データからＡＰＬが算出される。算出されたＡＰＬよりＤｕｔｙ比を決定する。次に、画像が動画か静止画により、Ｄｕｔｙパターンが決定される。Ｄｕｔｙパターンとは、非表示領域５２と表示領域５３との分布状態である。動画の場合は、非表示領域５２を一括に挿入する。静止画の場合は、非表示領域５２を分散させて挿入にする。したがって、静止画の場合は、非表示領域５２と表示領域非表示領域５２を分散させて挿入するＤｕｔｙパターンに変換する。動画の場合は、非表示領域５２を一括で挿入するＤｕｔｙパターンに変換する。変換されたパターンは、ゲートドライバ回路１２ｂのスタートパルスＳＴ（図６を参照のこと）として印加される。
【１０１５】
図９４、図９５では、Ｄｕｔｙ比に応じてＷａｉｔ時間を制御することを説明し、また、図８９から図９３において、データ和に応じてＤｕｔｙ比制御を行うことを説明した。図１０３はさらにＤｕｔｙ比制御およびＷａｉｔ時間を行うための詳細な説明図である。ただし、説明を容易にするため、時間的ファクタなどを縮小して表現している。
【１０１６】
図１０３において、最上段はフレーム（フィールド）番号を示している。２段目はＡＰＬレベル（データ和が該当）を示している。３段目はＡＰＬレベルから算出された対応Ｄｕｔｙ比を示している。最下段は、Ｗａｉｔ時間を考慮し補正して結果のＤｕｔｙ比（処理Ｄｕｔｙ比）を示している。つまり、各フレームのＡＰＬレベルにより対応Ｄｕｔｙ比（３段目）は８／６４→９／６４→９／６４→１０／６４→９／６４→１０／６４→１１／６４→１１／６４→１２／６４→１４／６４→・・・・・と変化する。
【１０１７】
対応Ｄｕｔｙ比に対して、処理Ｄｕｔｙ比はＷａｉｔ時間を考慮して、８／６４→８／６４→９／６４→９／６４→９／６４→１０／６４→１０／６４→１１／６４→１２／６４→１２／６４→・・・・・と変化する。
【１０１８】
図１０３では、Ｗａｉｔ時間により対応Ｄｕｔｙ比を補正している。また、処理Ｄｕｔｙ比は分子が整数にしている（図１０７は分子には小数点があることと比較のこと）。図１０３では、Ｄｕｔｙ比の変化が滑らかにし、フリッカが発生しにくいように駆動している。図１０３において、フレーム３、４、５で対応Ｄｕｔｙ比が９／６４、１０／６４、９／６４に変化しているが、Ｗａｉｔ時間制御を実施し、処理Ｄｕｔｙ比は、９／６４、９／６４、９／６４に変化させている（フレーム４において点線で補正箇所を記載している）。また、図１０３において、フレーム９、１０、１１で対応Ｄｕｔｙ比が１２／６４、１４／６４、１１／６４に変化しているが、Ｗａｉｔ時間制御を実施し、処理Ｄｕｔｙ比は、１２／６４、１２／６４、１１／６４に変化させている（フレーム１０において点線で補正箇所を記載している）。以上のようにＷａｉｔ時間制御を行うことにより、Ｄｕｔｙ比制御にヒステリシス（時間遅延あるいはローパスフィルタ）を持たせることにより、ＡＰＬレベルが急激に変化してもＤｕｔｙ比が変化しないようにしている。
【１０１９】
以上のような、Ｄｕｔｙ比制御は、１フレームあるいは１フィールドで完結する必要はない。数フィールド（数フレーム）の期間でＤｕｔｙ比制御を行っても良い。この場合のＤｕｔｙ比は数フィールド（数フレーム）の平均値をＤｕｔｙ比とする。なお、数フィールド（数フレーム）でＤｕｔｙ比制御を行う場合であっても、数フィールド（数フレーム）期間は、６フィールド（６フレーム）以下にすることが好ましい。これ以上であるとフリッカが発生する場合があるからである。また、数フィールド（数フレーム）とは整数ではなく、２．５フレーム（２．５フィールド）などでもよい。つまり、フィールド（フレーム）単位には限定されない。
【１０２０】
図１０４は数フィールド（数フレーム）でＤｕｔｙ比制御を行う場合の実施の形態である。図１０４は数フィールド（数フレーム）を行う場合の概念を図示している。ＭはＤｕｔｙ比制御を行う長さである。１フィールド（１フレーム）が画素行数２５６であれば、Ｍ＝１０２４は４フィールド（４フレーム）が該当する。つまり、図１０４は４フィールド（４フレーム）でＤｕｔｙ比制御を行う実施の形態である。
【１０２１】
Ｍは仮想的ゲートドライバ１２ｂのシフトレジスタ６１ｂの保持データ列をしめしている（図６を参照のこと）。保持データ列には、ゲート信号線１７ｂに印加する電圧をオフ電圧にするかオン電圧にするかのデータ（オンオフ電圧）が保持されている。この保持データ列の平均値がＤｕｔｙ比を示すことになる。なお、図１０４において、Ｍ＝Ｎであっても良いことは言うまでもない。また、場合によっては、Ｍ ＜ Ｎの関係でＤｕｔｙ比制御を行っても良いことは言うまでもない。
【１０２２】
たとえば、Ｍ＝１０２４の保持データ列において、オン電圧データが２５６あり、オフ電圧が７６８であれば、Ｄｕｔｙ比は２５６／１０２４＝１／４となる。なお、オン電圧データの分布状態は表示画像が動画の場合は、固まって保持されており、表示画像が静止画の場合は、オン電圧の分布状態は分散して保持されている。
【１０２３】
つまり、仮想的にオンオフ電圧データ列がＥＬ表示パネルのゲート信号線１７ｂに順次印加される。オンオフ電圧が順次印加されることによりＥＬ表示パネルがＤｕｔｙ比制御され、所定の明るさで報じされる。
【１０２４】
図１０５は図１０４のＤｕｔｙ比制御を実現するための回路構成のブロック図である。まず、映像信号（画像データ）はＹ変換回路１０５１により、輝度信号に変換される。次に、ＡＰＬ演算回路１０５２により、ＡＰＬレベル（データ和あるいはデータ和／最大値）が求められる。このＡＰＬレベルによりＤｕｔｙ比がフィールド（フレーム）単位で算出され、結果はスタック１０５３に蓄えられる。スタック回路１０５３はｆｉｒｓｔ ｉｎ ｆｉｒｓｔ ｏｕｔ構成である。なお、Ｗａｉｔ時間制御によりＤｕｔｙ比は補正されてスタック回路１０５３に格納される。スタック１０５３に格納されたＤｕｔｙ比データは、パラレル／シリアル変換（Ｐ／Ｓ）回路１０５４により、シフトレジスタ６１ｂのＳＴパルス（図６を参照のこと）として印加され、印加されたデータの順番に応じてゲートドライバ回路１２ｂからゲート信号線１７ｂのオンオフ電圧が出力される。
以上の実施の形態では、フィールドあるいはフレームでＤｕｔｙ比制御を実施するとした。しかし、本発明はこれに限定するものではない。たとえば、１フレーム＝４フィールドとし、複数のフィールドを単位としてＤｕｔｙ比制御を行っても良い。複数のフィールドを用いてＤｕｔｙ比制御を行うことにより、フリッカの発生しない滑らかな画像表示を実現できる。
【１０２５】
図１０６において、１−１は１フレームの第１フィールドを意味し、１−２は１フレームの第２フィールドを意味し、１−３は１フレームの第３フィールドを意味し、１−４は１フレームの第４フィールドを意味する。また、２−１は２フレームの第１フィールドを意味する。
【１０２６】
Ｄｕｔｙ比が１２８／１０２４→１３２／１０２４に変化させる場合は、１−１では１２８／１０２４、１−２では１２９／１０２４、１−３では１３０／１０２４、１−４では１３１／１０２４、２−１では１３２／１０２４と変化させる。以上の変化により１２８／１０２４から１３２／１０２４に緩やかに変化する。
【１０２７】
Ｄｕｔｙ比が１２８／１０２４→１３０／１０２４に変化させる場合は、１−１では１２８／１０２４、１−２では１２８／１０２４、１−３では１２９／１０２４、１−４では１２９／１０２４、２−１では１３０／１０２４と変化させる。以上の変化により１２８／１０２４から１３０／１０２４に緩やかに変化する。
【１０２８】
Ｄｕｔｙ比が１２８／１０２４→１３６／１０２４に変化させる場合は、１−１では１２８／１０２４、１−２では１３０／１０２４、１−３では１３２／１０２４、１−４では１３４／１０２４、２−１では１３６／１０２４と変化させる。以上の変化により１２８／１０２４から１３６／１０２４に緩やかに変化する。
【１０２９】
フィールド（フレーム）のＤｕｔｙ比制御におけるＤｕｔｙ比の分子は整数である必要はない。たとえば、図１０７に図示するように、小数点以下となるように制御してもよい。分子が小数点以下とするのは、ＯＥＶ２端子を制御することより、容易に実現できる。また、複数のフレーム（フィールド）での平均Ｄｕｔｙ比を用いることによりＤｕｔｙ比の分母を小数点以下が発生することができる。逆に、Ｄｕｔｙ比の分母に小数点以下を発生するようにしてもよい。図１０７では、分子が３０．８、３１．２など小数点以下としている。なお、分母、分子を一定以上の大きな整数にすることにより小数点以下を必要ないようにすることができる。
【１０３０】
動画と静止画とでは、Ｄｕｔｙ比パターンを変化させる。Ｄｕｔｙ比パターンを急激に変化させると画像変化が認識されてしまうことがある。また、フリッカが発生する場合がある。この課題は動画のＤｕｔｙ比と静止画のＤｕｔｙ比との差異によって発生する。動画では非表示領域５２を一括して挿入するＤｕｔｙパターンを用いる。静止画では非表示領域５２を分散して挿入するＤｕｔｙパターンを用いる。非表示領域５２の面積／画面面積５０の比率がＤｕｔｙ比となる。しかし、同一Ｄｕｔｙ比であっても、非表示領域５２の分散状態で人間の視感度は異なる。これは人間の動画応答性に依存するためと考えられる。
【１０３１】
中間動画は、非表示領域５２の分散状態が、動画の分散状態と静止画の分散状態との中間の分散状態である。なお、中間動画は複数の状態を準備し、変化前の動画状態あるいは静止画状態に対応させて複数の中間動画から選択してもよい。複数の中間動画状態とは、非表示領域の分散状態が動画表示に近く、たとえば、非表示領域５２が３分割された構成が一例として例示される。また、逆に非表示領域が静止画のように多数に分散された状態が例示される。
【１０３２】
静止画でも明るい画像もあれば暗い画像もある。動画も同様である。したがって、変化前の状態に応じてどの中間動画の状態に移行するかを決定すればよい。また、場合によっては、中間動画を経由せずに動画から静止画に移行してもよい。中間動画を経由せずに静止画から動画に移行してもよい。たとえば、画面５０が低輝度の画像は動画表示と静止画表示とが直接移動しても違和感はない。また、複数の中間動画表示を経由して表示状態を移行させてもよい。たとえば、動画表示のＤｕｔｙ状態から、中間動画表示１のＤｕｔｙ比状態に移行し、さらに中間動画表示２のＤｕｔｙ状態に移行してから静止画表示のＤｕｔｙ状態に移行させてもよい。
【１０３３】
図１０８に図示するように動画表示から静止画表示に移動する時に、中間動画状態を経由させる。また、静止画表示から中間動画表示を経由して動画表示に移行させる。各状態の移行時間はＷａｉｔ時間をおくことが好ましい。
【１０３４】
図１１０は動画と静止画および中間動画を移行するときの、Ｄｕｔｙ比、非表示領域の分散数を示している。図１１０において、動画静止画レベルが０の時は、画像表示が動画レベルであること、１の時は画像表示が準動画（中間動画）状態であることを示している。また、２の時は、画像表示が静止画状態であることを示している。
【１０３５】
分散数は、非表示領域５２の分割数である。１とは非表示領域５２が一括して画面に挿入されていることを示している。３０とは非表示領域５２が３０に分割して挿入されていることを示している。同様に５０とは非表示領域５２が５０に分割して挿入されていることを示している。Ｄｕｔｙ比は以前にも説明したが、白表示の輝度低減率をしめしている。つまり、Ｄｕｔｙ比１／２とは、最高の白輝度の１／２の表示状態となっていることを示す。
【１０３６】
図１１０で図示するように、動画静止画レベルは、動画から静止画に移行する時、静止画から動画に移行する時に中間動画（準動画）状態を経由して移行する。
【１０３７】
動画から静止画に移行する時間は、図１１１に図示するようにＷａｉｔ時間を設けることが好ましい。Ｗａｉｔ時間は、動画の割合によって決定するとよい。図１１０の横軸の異なるデータ数とは、あるフレームと次のフレーム間で動画検出をし、動画検出により検出された動画の割合を示している。つまり、フレーム間で演算し、画像データが異なっている画素の割合が横軸である。したがって、数値が大きいほど、動画表示に近いということになる。図１１０では動画表示に近いほど、Ｗａｉｔ時間を長く確保している。
【１０３８】
さらにＤｕｔｙ比制御について説明するために、本発明の実施の形態の有機ＥＬ表示装置の電源回路について説明をする。図１１２は本発明の実施の形態の電源回路の構成図である。１１２２は制御回路である。抵抗１１２５ａと１１２５ｂの中点電位を制御し、トランジスタ１１２６のゲート信号を出力する。トランス１１２１の１次側には電源Ｖｐｃが印加され、１次側の電流がトランジスタ１１２６のオンオフ制御により２次側に伝達される。１１２３は整流ダイオードであり、１１２４は平滑化コンデンサである。
【１０３９】
図２０１は本発明の実施の形態の電源回路の構成図である。１１２２は制御回路である。トランジスタ１７７５をオンオフ制御かけることにより、コイル１７７１に流れる電流、駆動波形を変化させ、コンデンサ１７７４に充電される電荷を制御する。抵抗１１２５ａと１１２５ｂの中点電位を制御し、トランジスタ１１２６のゲート信号を出力する。抵抗の抵抗値を変化させることによりＶｄｄ電圧（アノード電圧）を変化させることができる。電圧の発生はコイル（トランス）１７７１で行っているため、アノード電圧の変化によりカソード電圧（Ｖｓｓ）も変化する。つまり、アノード電圧（Ｖｄｄ）が高くなれば、カソード電圧（Ｖｓｓ）もシフトする。
【１０４０】
たとえば、アノード電圧（Ｖｄｄ）が６（Ｖ）で、カソード電圧（Ｖｓｓ）が−６（Ｖ）の場合を考える。アノード電圧（Ｖｄｄ）を９（Ｖ）に３（Ｖ）変化させると、カソード電圧（Ｖｓｓ）は−６（Ｖ）から−３（Ｖ）にシフトする。これは、トランス１１２１の入力側と出力側が絶縁されている効果である。
【１０４１】
電流駆動方式の有機ＥＬ表示パネルは、電位的な観点から以下の特徴がある。本発明の実施の形態の画素構成は、図１などでの説明したように駆動用トランジスタ１１ａはＰチャンネルのトランジスタである。また、プログラム電流を発生するソースドライバ１４の単位トランジスタ４８４はＮチャンネルのトランジスタである。この構成により、プログラム電流は、画素１６からソースドライバＩＣ（回路）１４に向かって流れる吸い込み電流（シンク電流）となっている。したがって、電位的な動作は、アノード（Ｖｄｄ）を原点として動作している。つまり、画素１６へのプログラムは電流であるから、駆動の電圧マージンが確保されていれば、ソースドライバＩＣ（回路）１４の電位はいずれでも良い。
【１０４２】
制御回路１１２２の制御はコントローラなどのロジック回路で制御する。したがって、制御回路１１２２とロジック回路のグランドは一致させる必要がある。しかし、トランス１１２１は入力側と出力側は切り離されている。電流プログラム方式のソースドライバＩＣ（回路）１４は出力側に作用し、アノード電位（Ｖｄｄ）を基準に動作する。したがって、ソースドライバＩＣ（回路）１４のグランドは、制御回路１１２２、ロジック回路のグランドと一致させる必要はない。この点で、ソースドライバＩＣ１４が電流プログラム方式であること、トランス１１２２を用いてアノード電圧（Ｖｓｓ）を発生させること（さらに加えるならば、アノード電圧（Ｖｄｄ）を基準としてカソード電圧（Ｖｓｓ）を発生させること）、画素１６の駆動用トランジスタ１１ａがＰチャンネルであることの組み合わせは相乗効果を発揮する。
【１０４３】
また、有機ＥＬ表示パネルは、アノード（Ｖｄｄ）とカソード（Ｖｓｓ）との絶対値で動作する。たとえば、Ｖｄｄ＝６（Ｖ）で、Ｖｓｓ＝−６（Ｖ）であれば、６−（−６）＝１２（Ｖ）で動作する。図１１２の本発明の実施の形態のトランス１１２１を用いた電源回路では、アノード（Ｖｄｄ）を基準にしてカソード電圧（Ｖｓｓ）が変化する。また、アノード電圧（Ｖｄｄ）が、本発明の実施の形態の電流駆動のソースドライバＩＣ（回路）１４のプログラム電流の基準位置である。つまり、アノード電圧（Ｖｄｄ）を原点として動作している。逆に、カソード電圧（Ｖｓｓ）の電位あるいは制御はラフでよい。この理由によっても、図１１２のトランスを用いた本発明の実施の形態の電源回路、電流駆動の画素１６構成を有する有機ＥＬパネル、電流プログラム方式のソースドライバＩＣ（回路）１４とは組み合わせによる相乗効果を発揮することが理解できる。また、アノード電圧の変化によりカソード電圧がシフトする点も重要である。
【１０４４】
また、有機ＥＬパネルは、アノードＶｄｄから駆動用トランジスタ１１ａに流れ込む電流Ｉｄｄと、ＥＬ素子１５からカソードＶｓｓに流れ出す電流Ｉｓｓが略一致する。つまり、Ｉｄｄ＝Ｉｓｓの関係がある。実際は、Ｉｄｄ＞Ｉｓｓとなるが、この差は、ソースドライバＩＣ（回路）１４のプログラム電流であるため、極わずかであり無視できる。図１１２、図１７７のトランス１１２１は、構成上、アノードＶｄｄから出力される電流と、カソードＶｓｓから吸い込む電流が一致する。この点においても、有機ＥＬパネルと本発明の実施の形態のトランス１１２１を用いた電源回路の組み合わせの相乗効果は大きい。
【１０４５】
なお、画素１６の駆動用トランジスタ１１ａをＮチャンネルトランジスタとする場合は、ソースドライバＩＣ（回路）１４の単位トランジスタ４８４はＰチャンネルトランジスタとすると同様の効果を発揮できることは言うまでもない。
【１０４６】
ゲートドライバ回路１２のＶｇｈ電圧、Ｖｇｌ電圧、ソースドライバ回路の電源電圧などは、カソード電圧（Ｖｓｓ）または（および）アノード電圧（Ｖｄｄ）から発生させると効率がよい。また、トランス１１２１は入力２端子、出力２端子の４端子構成でもよいか、図１１２に図示するように、入力２端子、出力は中点といれて３端子とすることが望ましい。なお、トランス１１２１には単巻きトランス（コイル）も含まれる。
【１０４７】
トランス１１２１の１次側には電源Ｖｐｃが印加され、１次側の電流がトランジスタ１１２６のオンオフ制御により２次側に伝達される。１１２３は整流ダイオードであり、１１２４は平滑化コンデンサである。
【１０４８】
アノード電圧Ｖｄｄは抵抗１１２５ｂに出力電圧が調整される。Ｖｓｓはカソード電圧である。カソード電圧Ｖｓｓは図１７８に図示するように２つの電圧を選択して出力できるように構成されている。選択はスイッチ１７８１で行う。カソード電圧としての２つの電圧（図１７８では、−９（Ｖ）と−６（Ｖ））の発生は、トランス１１２１の出力側に中間タップを設けることにより容易に発生できる。また、トランス１１２１の出力側に−９（Ｖ）用と、−６（Ｖ）用の２つの巻線を構成し、この巻線のいずれかを選択することのより容易に発生できる。この点も本発明の実施の形態のすぐれた点である。また、図１７８などではカソード電圧（Ｖｓｓ）を切り換える点も特徴である。アノードは電位の原点として変化させると回路構成が複雑となり、コストが高くなる。一方、カソード電圧（Ｖｓｓ）は１０％程度の電位誤差が発生しても、画像表示に影響を与えない（鈍感である）。したがって、アノード電圧を基準としてカソード電圧を設定する点、パネルの温度特性にあわせて、カソード電圧（Ｖｓｓ）を変化させる点は本発明の実施の形態の優れた特徴である。また、トランス１１２１は、入力巻線数と出力巻線数との比を変化させることにより容易にカソード電圧およびアノード電圧を変化させることも利点が多い。また、トランジスタ１７７６のスイッチング状態を変化することにより、アノード電圧（Ｖｄｄ）を変化できることも利点が多い。図１７８では、スイッチ１７８１により−９（Ｖ）が選択されている。
【１０４９】
なお、図１７８では、カソード電圧Ｖｓｓを２つの電圧から選択するとしたが、これに限定するものではなく、２つ以上にしてもよい。また、カソード電圧は可変レギュレータ回路を用いて、連続的に変化させてもよい。
【１０５０】
スイッチ２０２１の選択は温度センサ７０１からの出力結果による。パネル温度が低いときは、Ｖｓｓ電圧として、−９（Ｖ）を選択する。一定以上のパネル温度の時は、−６（Ｖ）を選択する。これは、ＥＬ素子１５に温特があり、低温側でＥＬ素子１５の端子電圧が高くなるためである。なお、図１７８では、２つの電圧から１つの電圧を選択し、Ｖｓｓ（カソード電圧）とするとしたが、これに限定するものではなく、３つ以上の電圧からＶｓｓ電圧を選択できるように構成してもよい。以上の事項は、Ｖｄｄについても同様に適用される。なお、本発明の実施の形態は一定以下の低温では、カソード電圧（Ｖｓｓ）を低くする点も特徴ある構成である。
【１０５１】
なお、図１７８では、温度センサ７０１でカソード電圧を切り換える（変化させる）としたが、これに限定するものではない。たとえば、図１７７に図示するように、出力電圧を決定する抵抗１７７５に並列にあるいは直列に可変抵抗（ポジスタ、サーミスタなど）を形成または配置し、全体として温度により抵抗値を変化できるように構成してもよい。
【１０５２】
図１７８のように、複数の電圧をパネル温度により選択できるように構成することで、パネルの消費電力を低減することができる。一定温度以下の時に、Ｖｓｓ電圧を低下させればよいからである。通常は、電圧が低いＶｓｓ＝−６（Ｖ）を使用することができる。なお、スイッチ２０２１は図１７８に図示するように構成してもよい。なお、複数のカソード電圧Ｖｓｓを発生させるのは、図１７８のトランス１１２１から中間タップをとりだすことにより容易に実現できる。アノード電圧Ｖｄｄの場合も同様である。実施の形態として、図１７９の構成を例示する。図１７９では、トランス１７７１の中間タップを用いて複数のカソード電圧を発生させている。
【１０５３】
図１８０は電位設定の説明図である。この例では説明を容易にするため、ソースドライバＩＣ１４はＧＮＤを基準にするとして説明をする。ソースドライバＩＣ１４の電源はＶｃｃである。Ｖｃｃはアノード電圧（Ｖｄｄ）と一致させてもよい。本発明の実施の形態では消費電力の観点から、Ｖｃｃ＜Ｖｄｄにしている。好ましくは、ソースドライバＩＣ（回路）のＶｃｃ電圧は Ｖｄｄ−１．５（Ｖ） ＜＝ Ｖｃｃ ＜＝ Ｖｄｄの関係を満足させることが好ましい。たとえば、Ｖｄｄ＝７（Ｖ）であれば、Ｖｃｃは、Ｖｄｄ−１．５＝５．５（Ｖ）以上７（Ｖ）以下の条件を満足させることが好ましい。なお、Ｖｃｃ電圧とは、図４８、図１６６のスイッチ４８１を動作させる最大電圧である。
【１０５４】
ゲートドライバ回路１２のオフ電圧Ｖｇｈは、Ｖｄｄ電圧以上にする。好ましくは、Ｖｄｄ＋０．２（Ｖ）＜＝Ｖｇｈ＜＝Ｖｄｄ＋２．５（Ｖ）の関係を満足させる。たとえば、Ｖｄｄ＝７（Ｖ）であれば、Ｖｇｈは、７＋０．２＝７．２（Ｖ）以上７＋２．５＝９．５（Ｖ）以下の条件を満足させるようにする。以上の条件は、画素選択側（図１の画素構成ではトランジスタ１１ｂ、１１ｃ）と、ＥＬ選択側（図１の画素構成ではトランジスタ１１ｄ）の両方に適用される。
【１０５５】
駆動用トランジスタ１１ａとのプログラム電流の経路を発生させるスイッチング用トランジスタ（図１の画素構成にあっては、トランジスタ１１ｂ、１１ｃが該当する）のオン電圧Ｖｇｌは、Ｖｄｄ−Ｖｄｄ以下Ｖｄｄ−Ｖｄｄ−４（Ｖ）の条件を満足させるか、もしくは、カソード電圧Ｖｓｓと略一致させることが好ましい。同様に、ＥＬ選択側（図１の画素構成にあっては、トランジスタ１１ｄが該当する）のオン電圧も同様である。つまり、アノード電圧が７（Ｖ）、カソード電圧が−６（Ｖ）であれば、オン電圧Ｖｇｌは、７−７（Ｖ）＝０（Ｖ）以下７−７−４＝−４（Ｖ）の範囲にすることが好ましい。もしくは、オン電圧Ｖｇｌはカソード電圧と略一致させ、−６（Ｖ）あるいはその近傍とすることが好ましい。
【１０５６】
なお、画素１６の駆動用トランジスタ１１ａがＮチャンネルのトランジスタの場合は、Ｖｇｈはオン電圧となる。この場合は、オフ電圧をオン電圧に置き換えればよいことは言うまでもない。
【１０５７】
本発明の実施の形態の電源回路の課題に、アノード電圧Ｖｄｄおよび（または）カソード電圧ＶｓｓからＶｇｈ、Ｖｇｌ電圧などを発生させている点がある。アノード電圧などはトランス１１２１で発生させ、この電圧から、ＤＣＤＣコンバータＶｇｈ、Ｖｇｌ電圧などが印加されることになる。
【１０５８】
しかし、Ｖｇｈ、Ｖｇｌはゲートドライバ回路１２の制御電圧であり、この電圧が印加されていないと、画素のトランジスタ１１はフローティング状態となってしまう。また、Ｖｃｃ電圧がないと、ソースドライバＩＣ（回路）１４もフローティング状態となり、誤動作と引き起こす。したがって、図１８１に図示するように、Ｖｇｈ、Ｖｇｌ、Ｖｃｃ電圧をパネルに印加した後、Ｔ１時間経過後、あるいは同時にＶｄｄ、Ｖｓｓ電圧を印加する必要がある。
【１０５９】
この課題に対して、本発明の実施の形態は図１８２に図示する構成で解決している。図１８２において、１７８３ａはトランス１１２１などから構成される電源回路である。１７８３ｂは、電源回路１７８３ａからの電圧を入力し、Ｖｇｈ、Ｖｇｌ、Ｖｃｃ電圧などを発生させる電源回路であり、ＤＣＤＣコンバータ回路、レギュレータ回路などで構成される。１８２１はスイッチである。サイリスタ、メカニカルリレー、電子リレー、トランジスタ、アナログスイッチなどが該当する。
【１０６０】
図１８２（ａ）では、電源回路１７８３ａがまず、アノード電圧（Ｖｄｄ）およびカソード電圧（Ｖｓｓ）を発生する。この発生時には、スイッチ１８２１ａがオープン状態となっている。したがって、表示パネルにはアノード電圧（Ｖｄｄ）は印加されない。電源回路１７８３ａで発生したアノード電圧（Ｖｄｄ）およびカソード電圧（Ｖｓｓ）は電源回路１７８３ｂに印加され、電源回路１７８３ｂでＶｇｈ、Ｖｇｌ、Ｖｃｃ電圧が発生させられ、表示パネルに印加される。Ｖｇｈ、Ｖｇｌ、Ｖｃｃ電圧を表示パネルに印加した後、スイッチ１８２１ａがオン（クローズ）し、表示パネルにアノード電圧（Ｖｄｄ）が印加される。
【１０６１】
図１８２（ａ）では、アノード電圧（Ｖｄｄ）のみをスイッチ１８２１ａで遮断している。これは、アノード電圧（Ｖｄｄ）が印加されていなければ、ＥＬ素子１５に電流を印加する経路が発生せず、また、ソースドライバＩＣ（回路）１４に流れる経路も発生しないからである。したがって、表示パネルが誤動作あるいはフローティング動作することがない。
【１０６２】
もちろん、図１８２（ｂ）に図示するように、スイッチ１８２１ａ、１８２１ｂの両方をオンオフ制御することにより、表示パネルに印加する電圧を制御してもよい。ただし、スイッチ１８２１ａと１８２１ｂは同時にクローズ状態にするか、もしくは、スイッチ１８２１ａがクローズした後、スイッチ１８２１ｂがクローズ状態となるように制御する必要がある。
【１０６３】
以上は、電源回路１７８３ａのＶｄｄ端子にスイッチ１８２１を形成または配置する構成であった。図１８３はスイッチ１８２１を形成または配置しない構成である。アノード電圧（Ｖｄｄ）とＶｇｈ電圧が近似し、また、アノード電圧（Ｖｄｄ）とＶｃｃ電圧が近似している点、Ｖｇｈ電圧が印加されていればゲートドライバ１２によりゲート信号線１７ａ、１７ｂにオフ電圧Ｖｇｈが印加され、トランジスタ１１（図１の構成ではトランジスタ１１ｂ、トランジスタ１１ｃ、トランジスタ１１ｄ）がオフ状態になることを利用している。トランジスタ１１がオフ状態であれば、駆動用トランジスタ１１ａからＥＬ素子１５に流れる電流経路は発生せず、また、駆動用トランジスタ１１ａからソースドライバＩＣ（回路）１４に流れるプログラム電流の経路も発生しないから、表示パネルが誤動作あるいは異状動作することがない。
【１０６４】
アノード電圧（Ｖｄｄ）とＶｇｈ電圧が近似していると、抵抗１８３１ａでショートされていても抵抗にはほとんどで電流が流れない。したがって、電力ロスはほとんど発生しない。たとえば、アノード電圧（Ｖｄｄ）＝７（Ｖ）で、Ｖｇｈ＝８（Ｖ）とし、抵抗１８３１ａが１０（ＫΩ）とすれば、（８−７）／１０＝０．１となるから、抵抗１８３１ａに流れる電流は、０．１（ｍＡ）である。また、Ｖｇｈはオフ電圧である。また、ゲートドライバ回路１２から出力される電圧であるので、使用する電流は小さい。本発明の実施の形態はこの性質を利用している。つまり、アノード電圧（Ｖｄｄ）端子とＶｇｈ端子とを短絡した抵抗１８３１ａによって、ゲート信号線１７をオフ電圧（Ｖｇｈ）あるいはその近傍の電位に保持することができる。したがって、アノード電圧（Ｖｄｄ）からＥＬ素子１５に流れる電流経路が発生することがなく、表示パネルに異状動作が発生しない。なお、ゲートドライバ回路１２のシフトレジスタ６１（図６を参照のこと）を動作させ、すべてのゲート信号線１７からオフ電圧（Ｖｇｈ）が出力されるように、制御することは言うまでもない。
【１０６５】
その後、電源回路１７８３ｂが完全動作し、電源回路１７８３ｂから規定のＶｇｈ電圧、Ｖｇｌ電圧、Ｖｃｃ電圧が出力される。
【１０６６】
同様に、アノード電圧（Ｖｄｄ）とＶｃｃ電圧が近似していると、抵抗１８３１ｂでショートされていても抵抗にはほとんどで電流が流れない。したがって、電力ロスはほとんど発生しない。たとえば、アノード電圧（Ｖｄｄ）＝７（Ｖ）で、Ｖｃｃ＝６（Ｖ）とし、抵抗１８３１ａが１０（ＫΩ）とすれば、（７−６）／１０＝０．１となるから、抵抗１８３１ｂに流れる電流は、０．１（ｍＡ）である。また、ＶｃｃはソースドライバＩＣ（回路）１４で使用する電圧であるが、Ｖｃｃから消費される電流はソースドライバ回路１４のシフトレジスタ回路とスイッチ４８１（図４８、図１６６を参照のこと）のオンオフ制御に使用される程度であり、わずかである。
【１０６７】
本発明の実施の形態はこの性質を利用している。つまり、アノード電圧（Ｖｄｄ）端子とＶｃｃ端子とを短絡した抵抗１８３１ｂによって、ソースドライバ回路１４のスイッチ４８１をオフ（オープン）状態にすることにより、単位トランジスタ４８４には電流が流れ込まなくすることができる。したがって、アノード電圧（Ｖｄｄ）からソース信号線１８への電流経路は発生しないから、表示パネルに異状動作が発生しない。なお、ソースドライバ回路１４のシフトレジスタを動作させ、すべてのソース信号線１７から単位トランジスタ４８４の電流経路を切り離すように制御することは言うまでもない。
【１０６８】
また、図１８３において、カソード電圧（Ｖｓｓ）端子とＶｇｌ端子間を抵抗（図示せず）で短絡しておいてもよい。この抵抗の短絡により、カソード電圧（Ｖｓｓ）の発生時にカソード電圧（Ｖｓｓ）がＶｇｌ端子に印加される。したがって、ゲートドライバ回路１２が正常動作する。
【１０６９】
なお、図１８３ではアノード電圧（Ｖｄｄ）でＶｇｈ端子を抵抗１８３１でショートするとしたが、駆動用トランジスタ１１ａがＮチャンネルのトランジスタの場合は、アノード電圧（Ｖｄｄ）とＶｇｌ端子もしくは、カソード電圧（Ｖｓｓ）とＶｇｌ端子とをショートさせることは言うまでもない。
【１０７０】
アノード電圧（Ｖｄｄ）とＶｇｈ電圧間、アノード電圧（Ｖｄｄ）とＶｃｃ電圧間などは比較的に高い抵抗でショート（接続）するとしたが、これに限定するものではない。抵抗１８３１をリレーあるいはアナログスイッチなどのスイッチに置き換えても良い。つまり、アノード電圧（Ｖｄｄ）が発生した時点で、リレーがクローズ状態にしておく。したがって、アノード電圧（Ｖｄｄ）をＶｇｈ端子およびＶｃｃ端子に印加される。次に、電源回路１７８３ｂでＶｇｈ電圧、Ｖｈｌ電圧、Ｖｃｃ電圧などが発生した時点で、リレーをオープン状態にし、アノード電圧（Ｖｄｄ）とＶｇｈ端子、およびアノード電圧（Ｖｄｄ）とＶｃｃ端子とを切り離す。
【１０７１】
トランス１１２１は比較的高さが高い。そのため、図２０６に図示するように、ソースドライバＩＣ１４に対面する位置に配置された基板８３に実装する。基板８３はシャーシ２０６１に取り付け、トランス１１２１などからの放熱を良好にする。基板８３にはチップコンデンサ、チップ抵抗などのチップ部品２０６３を実装する。また、トランス１１２１に前面には、パネルモジュールの操作ボタン２０６２を配置している。
【１０７２】
ＥＬ表示パネルからの発熱対策は重要である。発熱対策のため、パネルの裏面（表示画面５０からの光が出ない面）に金属材料からなるシャーシ２０６１を取り付ける（図２０６を参照のこと）。シャーシ２０６１には放熱を良好にするため、凹凸（図示せず）を形成する。また、シャーシ２０６１とパネルでは封止フタ８５）間に接着層を配置する。接着層は熱伝導性のよい材料を用いる。たとえば、シリコン樹脂やシリコン材料からなるペーストが例示される。これらは、レギュレータＩＣと放熱板間の接着剤（密着剤）としてよく用いられている。なお、接着層は接着する機能に限定されず、シャーシとパネルとを密着させる機能のみでもよい。
【１０７３】
有機ＥＬ表示パネルは、アノードＶｄｄとカソードＶｓｓ間にＥＬ素子１５が形成（配置）されている。図１１２の電源回路からアノードＶｄｄ電圧およびカソードＶｓｓ電圧の供給を受ける。ＥＬ素子１５が発光しない時は、アノード−カソード間に流れる電流は０である。本発明の実施の形態のＤｕｔｙ比制御では、画素行ごとにゲート信号線１７ｂのオンオフ電圧と印加し、ＥＬ素子１５の電流制御を行なう。また、オン電圧を印加したゲート信号線１７ｂの位置は走査される。たとえば、図９７は非表示領域５２を４分割した実施の形態である。図９７（ａ）、（ｂ）、（ｃ）、（ｄ）は非表示領域５２の大きさは異なる。しかし、非表示領域５２は画面５０の上部から下部に走査される（移動していく）。同様に表示領域５３も画面５０の上から下方向に走査される。非表示領域５２に該当する画素１６のＥＬ素子１５には電流が流れない。一方、表示領域５３に該当する画素１６のＥＬ素子１５には電流が流れる。
【１０７４】
ここで課題を説明するために、１画素行ごとに非表示領域５２と表示領域５３とが繰り返す表示パターンを例示する。この表示状態は白黒の横ストライプ表示である。つまり、奇数画素行が白表示であり、偶数画素行が黒表示である。なお、この表示パターンを１横ストライプと呼ぶ。
【１０７５】
画素行数を２２０画素行数あるとし、Ｄｕｔｙ比を１１０／２２０の状態を例示する。Ｄｕｔｙ比１１０／２２０とは、ゲート信号線１７ｂに対し、１画素行ごとにオン電圧とオフ電圧が印加された状態である。また、オン電圧またはオフ電圧が印加されたゲート信号線１７ｂ位置は、水平同期信号に同期して走査される。したがって、ある画素行のゲート信号線１７ｂに着目すれば、このゲート信号線１７ｂには水平同期信号に同期して、オン電圧印加状態とオフ電圧印加状態とが交互に繰り返される。画面５０全体で考えれば偶数画素行にオン電圧が印加される。この期間には、奇数画素行にはオフ電圧が印加されている。１水平走査期間後に奇数画素行にオン電圧が印加される。この期間には偶数画素行にはオフ電圧が印加される。
【１０７６】
奇数画素行が白表示で、偶数画素行が黒表示の１横ストライプ表示では、奇数画素行にオン電圧が印加された時には、電源回路から表示領域に電流が流れる。しかし、偶数画素行にオン電圧が印加されたときは、偶数画素行が黒表示のため、電源回路から表示領域には電流が流れない。したがって、電源回路は１水平走査期間ごとに、電流を流す動作と、電流を全く流さない動作とを繰り返すことになる。この動作は電源回路にとって、好ましいことではない。電源回路に過渡現象が発生し、また電源効率が悪化するからである。
【１０７７】
この課題を解決する駆動方式を図１００に図示する。図１００では、Ｄｕｔｙ比を１／２とせず、複数のＤｕｔｙ比の状態が画面５０内で発生するようにし、１横ストライプ表示であっても常時電流が流れるように制御している。
【１０７８】
図１００（ａ）（ｂ）はＤｕｔｙ比１／２とＤｕｔｙ比１／１とＤｕｔｙ比１／３とを発生させ、全体として（１フレーム期間の平均で）Ｄｕｔｙ比１／２を実現している。以上のように、複数のＤｕｔｙ比を１フレーム期間に組み合わせることにより１横ストライプ表示であっても、電源回路からの出力電流がオンオフ状態となることはなくなる。つまり、比較的１横ストライプなどの規則正しい表示パターンは多く表示さえることが多い。これに対して、非表示領域５２幅が等間隔になるＤｕｔｙ比パターンによるＤｕｔｙ比制御を行うと電源回路に負担が発生しやすい。したがって、Ｄｕｔｙ比パターンは画面５０に同時に複数発生するように駆動することが好ましい。また、Ｄｕｔｙ比パターンは、単一Ｄｕｔｙ比パターンとせず、１フレームまたは福数フレーム（フィールド）の平均として所定Ｄｕｔｙ比になるようにすることが好ましい。
【１０７９】
なお、図１００において、Ｄｕｔｙ比パターンは図９７に図示するように画面５０の上から下方向に走査されることはいうまでもない。また、本発明の実施の形態のＤｕｔｙ比制御方法において、水平同期信号に同期して１画素行ごとに走査位置を移動させるとしたが、これに限定するものではない。たとえば、水平同期信号に同期して複数画素行ずつ走査位置を移動させてもよい。また、走査方向は、画面５０の上から下方向に限定するものではない。たとえば、１フィールド目は画面５０の上から下方向に走査し、２フィールド目は画面５０の下から上方向に走査してもよい。
【１０８０】
図１００は離散した１画素行のゲート信号線１７ｂごとにオン電圧印加とオフ電圧印加する駆動方法であった。しかし、本発明はこれに限定するものではない。図１０１ａ）は図１００の駆動状態である。同様の画面５０輝度を実現する駆動は、図１０１（ｂ）のＤｕｔｙ比パターンでの実現できる。図１０１（ｂ）ではオン電圧またはオフ電圧が印加される画素行連続させている。
【１０８１】
同一の画面５０輝度を実現するＤｕｔｙ比パターンは多種多様なパターンがある。図１０２（ａ）に図示するように、非表示領域５２を極めて多く分散させるパターンもあれば、図１０２（ｂ）のように比較的非表示領域５２の分散状態を少なくしたパターンもある。図１０２（ａ）のパターンも図１０２（ｂ）のパターンのＤｕｔｙ比を約分すれば同一になる。したがって、画面５０輝度は同一にすることができる。
【１０８２】
ＥＬ表示パネルでは、ＥＬ素子１５の劣化により画像が焼きつくという問題がある。特に画像は固定パターンで焼きつきやすい。この課題に対応するため、本発明の実施の形態は、固定パターンを表示するサブ画像表示領域５０ｂ（サブ画面）を具備している。表示領域５０ａ（メイン画面）はテレビ画像などの動画表示領域である。
【１０８３】
図１４７の本発明の実施の形態のＥＬ表示パネルでは、サブ画面５０ｂとメイン画面５０ａとのゲートドライバ回路１２は共通である。サブ画面５０ａは２０画素行以上とする。したがって、一例として画面５０はメイン画面５０ａの２２０画素行と、サブ画面５０ｂの２４画素行から構成される。なお、画素列数は１７６×ＲＧＢである（図１４８参照）。
【１０８４】
メイン画面５０ａとサブ画面５０ｂとは図１４９に図示するように、明確に分離してもよい。図１４９では、メイン画面５０ａとサブ画面５０ｂ間にスペースＢＬを設けている。スペースＢＬは画素１６が形成されていない領域である。
【１０８５】
なお、メイン画面（メインパネル）とサブ画面（サブパネル）の画素の駆動用トランジスタ１７ａのＷ／Ｌ（Ｗは駆動用トランジスタのチャンネル幅、Ｌは駆動用トランジスタのチャンネル長）を変化させてもよい。基本的にはサブ画面（サブパネル）のＷ／Ｌを大きくする。また、メイン画面（メインパネル）５０ａの画素１６ａサイズとサブ画面（サブパネル）５０ｂの画素サイズ１６ｂの大きさを変化させてもよい。また、メイン画面（メインパネル）５０ａのアノード電源あるいはカソード電源と、サブ画面（サブパネル）５０ｂのアノード電圧Ｖｄｄあるいはカソード電圧Ｖｓｓを別電圧とし、印加する電圧を変化させてもよい。
【１０８６】
また、サブパネル７１ａとメインパネル７１ａを図１５０（ｂ）に図示するように重ねて使用する場合は、封止基板（封止薄膜層）８５ａと封止基板（封止薄膜層）８５ｂ間に緩衝シート１５０４を配置もしくは形成する。緩衝シート１５０４としては、マグネシウム合金などの金属からなる板あるいはシート、ポリエステルなどの樹脂からなる板あるいはシートが例示される。
【１０８７】
図１５０も図示するように、サブ画面５０ｂを表示するサブパネル７１ｂを別途設けてもよい。メインパネル７１ａとサブパネル７１ｂとはフレキ基板８４でソース信号線１８ａと１８ｂ接続する。フレキ基板８４には、接続配線１５０３を形成しておく。ソース信号線１８ａの終端には、アナログスイッチ１５０１から構成されるアナログスイッチ群を配置する。アナログスイッチ１５０１はソースドライバ回路１４からの電流信号をサブパネル７１ｂに供給するか否かの制御を行うものである。
【１０８８】
アナログスイッチ１５０１のオンオフ制御を行うため、スイッチ制御線１５０２が形成される。スイッチ制御線１５０２へのロジック信号によりサブパネルへの信号供給が制御され画像が表示される。
【１０８９】
なお、サブパネル７１ｂにゲートドライバ回路を形成せず、もしくはゲートドライバＩＣチップを実装せず、図９で説明したようにＷＲ側にゲート信号線１７を形成し、図４０で説明した点灯制御線４０１を形成または配置してもよい（図１５１参照）。
【１０９０】
アナログスイッチ１５０１は図１５２に図示するようにＰチャンネルとＮチャンネルとを組み合わせたＣＭＯＳタイプが好ましい。スイッチ制御線１５０２の途中にインバータ１５２１を配置してスイッチ１５０１をオンオフ制御する。また、図１５３に図示するように、アナログスイッチ１５０１ｂはＰチャンネルのみで形成してもよい。
【１０９１】
また、サブパネル７１ｂとメインパネル７１ａでソース信号線１８数が異なる場合は、図１５４のように構成してもよい。アナログスイッチ１５０１ａと１５０１ｂの出力をショートし、同一の端子１３２２ａに接続する。また、図１５５に図示するように、アナログスイッチ１５０１ｂの出力をＶｄｄ電圧に接続し、オンしないように構成してもよい。また、図１５６に図示するように、サブパネル７１ｂと接続することが不要なソース信号線１８の終端にはアナログスイッチ１５０１ａ（１５０１ａ１，１５０１ａ２）を配置または形成してもよい。アナログスイッチ１５０１ａはオフ電圧を印加し、オンしないように構成する。
【１０９２】
焼き付きは、一定以上の期間、画像が変化しない場合に発生する。本発明の実施の形態では、データ和が小さい時にＤＵＴＹ比を大きくしてダイナミックレンジを拡大させている。しかし、データ和が小さいときに、静止画を表示しつづけると焼き付きが発生してしまう。この課題を解決するためには、一定期間以上、静止画が表示されていることを検出し、ＤＵＴＹ比を小さくするか、基準電流を小さくすればよい。本発明の実施の形態は、静止画状態が一定期間連続する場合に、ｄｕｔｙ比あるいは（および）基準電流を変化（小さくする）する駆動方法である。
【１０９３】
課題はいかにして静止画が連続しているかを検出するかである。静止検出は、フレームあるいはフィールド間で、画像データの差分をとりことにより実現できる。しかし、フレーム間などで差分をとるためには、フレームメモリが必要である。本発明の実施の形態では、画像データのサンプルポイントのみの画像データ対して差分演算を実施してこの課題を解決している。図２０４、図２０５はその説明図である。
図２０４において、画面５０を構成する画像データを一定間隔でサンプリングし、サンプリングされた画像データの総和（総和はＳＵＭ回路２０５１で実施する）を求め、次にフレームの画像データの総和と比較する。総和が一致しているか、類似した大きさであれば、静止画である。判定は、数秒あるいは数十秒の単位で行う。つまり、総和の比較（比較回路２０５２で実施する）はフレーム（フィールド）ごとに行う（もちろん、複数フレームまたはフィールド間隔で実施してもよい）。途中で比較結果が静止画として判定される場合もあるが、すぐにＤＵＴＹ比あるいは基準電流を変更せず、一定期間以上に連続する場合に、固定パターンが表示されているとしてＤＵＴＹ比あるいは基準電流を変化させる。
なお、実施の形態ではサンプリングした画像データの総和をとり、比較するとしたが、これに限定するものではなく、画素データごとに差分をとり、静止画であるかを検出してもよいことは言うまでもない。
【１０９４】
つぎに、本発明の実施の形態の駆動方式を実施する本発明の表示機器についての実施の形態について説明をする。図１５７は情報端末装置の一例としての携帯電話の平面図である。筐体１５７３にアンテナ１５７１、テンキー１５７２などが取り付けられている。１５７２などが表示色切換キーあるいは電源オンオフ、フレームレート切り替えキーである。
【１０９５】
キー１５７２を１度押さえると表示色は８色モードに、つづいて同一キー１５７２を押さえると表示色は４０９６色モード、さらにキー１５７２を押さえると表示色は２６万色モードとなるようにシーケンスを組んでもよい。キーは押さえるごとに表示色モードが変化するトグルスイッチとする。なお、別途表示色に対する変更キーを設けてもよい。この場合、キー１５７２は３つ（以上）となる。
【１０９６】
キー１５７２はプッシュスイッチの他、スライドスイッチなどの他のメカニカルなスイッチでもよく、また、音声認識などにより切換るものでもよい。たとえば、４０９６色を受話器に音声入力すること、たとえば、「高品位表示」、「４０９６色モード」あるいは「低表示色モード」と受話器に音声入力することにより表示パネルの表示画面５０に表示される表示色が変化するように構成する。これは現行の音声認識技術を採用することにより容易に実現することができる。
【１０９７】
また、表示色の切り替えは電気的に切換るスイッチでもよく、表示パネルの表示部５０に表示させたメニューを触れることにより選択するタッチパネルでも良い。また、スイッチを押さえる回数で切換る、あるいはクリックボールのように回転あるいは方向により切換るように構成してもよい。
【１０９８】
１５７２は表示色切換キーとしたが、フレームレートを切換るキーなどとしてもよい。また、動画と静止画とを切換るキーなどとしてもよい。また、動画と静止画とフレームレートなどの複数の要件を同時に切り替えてもよい。また、押さえ続けると徐々に（連続的に）フレームレートが変化するように構成してもよい。この場合は発振器を構成するコンデンサＣ、抵抗Ｒのうち、抵抗Ｒを可変抵抗にしたり、電子ボリウムにしたりすることにより実現できる。また、コンデンサはトリマコンデンサとすることにより実現できる。また、半導体チップに複数のコンデンサを形成しておき、１つ以上のコンデンサを選択し、これらを回路的に並列に接続することにより実現してもよい。
【１０９９】
さらに、本発明の実施の形態のＥＬ表示パネルあるいはＥＬ表示装置もしくは駆動方法を採用した実施の形態について、図面を参照しながら説明する。
【１１００】
図１５８は本発明の実施の形態におけるビューファインダの断面図である。但し、説明を容易にするため模式的に描いている。また一部拡大あるいは縮小した箇所が存在し、また、省略した箇所もある。たとえば、図１５８において、接眼カバーを省略している。以上のことは他の図面においても該当する。
【１１０１】
ボデー１５７３の裏面は暗色あるいは黒色にされている。これは、ＥＬ表示パネル（表示装置）１５７４から出射した迷光がボデー１５７３の内面で乱反射し表示コントラストの低下を防止するためである。また、表示パネルの光出射側には位相板（λ／４板など）１０８、偏光板１０９などが配置されている。このことは図１０、図１１でも説明している。
【１１０２】
接眼リング１５８１には拡大レンズ１５８２が取り付けられている。観察者は接眼リング１５８１をボデー１５７３内での挿入位置を可変して、表示パネル１５７４の表示画像５０にピントがあうように調整する。
【１１０３】
また、必要に応じて表示パネル１５７４の光出射側に正レンズ１５８３を配置すれば、拡大レンズ１５８２に入射する主光線を収束させることができる。そのため、拡大レンズ１５８２のレンズ径を小さくすることができ、ビューファインダを小型化することができる。
【１１０４】
図１５９はビデオカメラの斜視図である。ビデオカメラは撮影（撮像）レンズ部１５９２とビデオカメラ本体１５７３と具備し、撮影レンズ部１５９２とビューファインダ部１５７３とは背中合わせとなっている。また、ビューファインダ（図１５８も参照）１５７３には接眼カバーが取り付けられている。観察者（ユーザー）はこの接眼カバー部から表示パネル１５７４の画像５０を観察する。
【１１０５】
一方、本発明の実施の形態のＥＬ表示パネルは表示モニターとしても使用されている。表示部５０は支点１５９１で角度を自由に調整できる。表示部５０を使用しない時は、格納部１５９３に格納される。
【１１０６】
スイッチ１５９４は以下の機能を実施する切り替えあるいは制御スイッチである。スイッチ１５９４は表示モード切り替えスイッチである。スイッチ１５９４は、携帯電話などにも取り付けることが好ましい。この表示モード切り替えスイッチ１５９４について説明をする。
【１１０７】
本発明の実施の形態の駆動方法の１つにＮ倍の電流をＥＬ素子１５に流し、１Ｆの１／Ｍの期間だけ点灯させる方法がある。この点灯させる期間を変化させることのより、明るさをデジタル的に変更することができる。たとえば、Ｎ＝４として、ＥＬ素子１５には４倍の電流を流す。点灯期間を１／Ｍとし、Ｍ＝１、２、３、４と切り替えれば、１倍から４倍までの明るさ切り替えが可能となる。なお、Ｍ＝１、１．５、２、３、４、５、６などと変更できるように構成してもよい。
【１１０８】
以上の切り替え動作は、携帯電話、モニターなどの電源をオンしたときに、表示画面５０を非常に明るく表示し、一定の時間を経過した後は、電力セーブするために、表示輝度を低下させる構成に用いる。また、ユーザーが希望する明るさに設定する機能としても用いることができる。たとえば、屋外などでは、画面を非常に明るくする。屋外では周辺が明るく、画面が全く見えなくなるからである。しかし、高い輝度で表示し続けるとＥＬ素子１５は急激に劣化する。そのため、非常に明るくする場合は、短時間で通常の輝度に復帰させるように構成しておく。さらに、高輝度で表示させる場合は、ユーザーがボタンと押すことにより表示輝度を高くできるようの構成しておく。
【１１０９】
したがって、ユーザーがボタン１５９４で切り替えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り替えできるように構成しておくことが好ましい。また、表示輝度を５０％、６０％、８０％とユーザーなどが設定できるように構成しておくことが好ましい。
【１１１０】
なお、表示画面５０はガウス分布表示にすることが好ましい。ガウス分布表示とは、中央部の輝度が明るく、周辺部を比較的暗くする方式である。視覚的には、中央部が明るければ周辺部が暗くとも明るいと感じられる。主観評価によれば、周辺部が中央部に比較して７０％の輝度を保っておれば、視覚的に遜色ない。さらに低減させて、５０％輝度としてもほぼ、問題がない。本発明の実施の形態の自己発光型表示パネルでは、以前に説明したＮ倍パルス駆動（Ｎ倍の電流をＥＬ素子１５に流し、１Ｆの１／Ｍの期間だけ点灯させる方法）を用いて画面の上から下方向に、ガウス分布を発生させている。
【１１１１】
具体的には、画面の上部と下部ではＭの値と大きくし、中央部でＭの値を小さくする。これは、ゲートドライバ１２のシフトレジスタの動作速度を変調することなどにより実現する。画面の左右の明るさ変調は、テーブルのデータと映像データとを乗算することにより発生させている。以上の動作により、周辺輝度（画角０．９）を５０％にした時、１００％輝度の場合に比較して約２０％の低消費電力化が可能である。周辺輝度（画角０．９）を７０％にした時、１００％輝度の場合に比較して約１５％の低消費電力化が可能である。
【１１１２】
なお、ガウス分布表示はオンオフできるように切り替えスイッチなどを設けることが好ましい。たとえば、屋外などで、ガウス表示させると画面周辺部が全く見えなくなるからである。したがって、ユーザーがボタンで切り替えできるようにしておくか、設定モードで自動的に変更できるか、外光の明るさを検出して自動的に切り替えできるように構成しておくことが好ましい。また、周辺輝度を５０％、６０％、８０％とユーザーなどが設定できるように構成しておくことがこのましい。
【１１１３】
液晶表示パネルではバックライトで固定のガウス分布を発生させている。したがって、ガウス分布のオンオフを行うことはできない。ガウス分布をオンオフできるのは自己発光型の表示デバイス特有の効果である。
【１１１４】
また、フレームレートが所定の時、室内の蛍光灯などの点灯状態と干渉してフリッカが発生する場合がある。つまり、蛍光灯が６０Ｈｚの交流で点灯しているとき、ＥＬ表示素子１５がフレームレート６０Ｈｚで動作していると、微妙な干渉が発生し、画面がゆっくりと点滅しているように感じられる場合がある。これをさけるにはフレームレートを変更すればよい。本発明の実施の形態はフレームレートの変更機能を付加している。また、Ｎ倍パルス駆動（Ｎ倍の電流をＥＬ素子１５に流し、１Ｆの１／Ｍの期間だけ点灯させる方法）において、ＮまたはＭの値を変更できるように構成している。
【１１１５】
以上の機能をスイッチ１５９４で実現できるようにする。スイッチ１５９４は表示画面５０のメニューにしたがって、複数回おさえることにより、以上に説明した機能を切り替え実現する。
【１１１６】
なお、以上の事項は、携帯電話だけに限定されるものではなく、テレビ、モニターなどに用いることができることはいうまでもない。また、どのような表示状態にあるかをユーザーがすぐに認識できるように、表示画面にアイコン表示をしておくことが好ましい。以上の事項は以下の事項に対しても同様である。
【１１１７】
本実施の形態のＥＬ表示装置などはビデオカメラだけでなく、図１６０に示すような電子カメラ、スチルカメラなどにも適用することができる。表示装置はカメラ本体１６０１に付属されたモニター５０として用いる。カメラ本体１６０１にはシャッタ１６０３の他、スイッチ１５９４が取り付けられている。
【１１１８】
以上は表示パネルの表示領域が比較的小型の場合であるが、３０インチ以上と大型となると表示画面５０がたわみやすい。その対策のため、本発明の実施の形態では図１６１に示すように表示パネルに外枠１６１１をつけ、外枠１６１１をつりさげられるように固定部材１６１４で取り付けている。この固定部材１６１４を用いて、壁などに取り付ける。
【１１１９】
しかし、表示パネルの画面サイズが大きくなると重量も重たくなる。そのため、表示パネルの下側に脚取り付け部１６１３を配置し、複数の脚１６１２で表示パネルの重量を保持できるようにしている。
【１１２０】
脚１６１２はＡに示すように左右に移動でき、また、脚１６１２はＢに示すように収縮できるように構成されている。そのため、狭い場所であっても表示装置を容易に設置することができる。
【１１２１】
図１６１のテレビでは、画面の表面を保護フィルム（保護板でもよい）で被覆している。これは、表示パネルの表面に物体があたって破損することを防止することが１つの目的である。保護フィルムの表面にはＡＩＲコートが形成されており、また、表面をエンボス加工することにより表示パネルに外の状況（外光）が写り込むことを抑制している。
【１１２２】
保護フィルムと表示パネル間にビーズなどを散布することにより、一定の空間が配置されるように構成されている。また、保護フィルムの裏面に微細な凸部を形成し、この凸部で表示パネルと保護フィルム間に空間を保持させる。このように空間を保持することにより保護フィルムからの衝撃が表示パネルに伝達することを抑制する。
【１１２３】
また、保護フィルムと表示パネル間にアルコール、エチレングリコールなど液体あるいはゲル状のアクリル樹脂あるいはエポキシなどの固体樹脂などの光結合剤を配置または注入することも効果がある。界面反射を防止できるとともに、前記光結合剤が緩衝材として機能するからである。
【１１２４】
保護フィルムをしては、ポリカーボネートフィルム（板）、ポリプロピレンフィルム（板）、アクリルフィルム（板）、ポリエステルフィルム（板）、ＰＶＡフィルム（板）などが例示される。その他エンジニアリング樹脂フィルム（ＡＢＳなど）を用いることができることは言うまでもない。また、強化ガラスなど無機材料からなるものでもよい。保護フィルムを配置するかわりに、表示パネルの表面をエポキシ樹脂、フェノール樹脂、アクリル樹脂で０．５ｍｍ以上２．０ｍｍ以下の厚みでコーティングすることも同様の効果がある。また、これらの樹脂表面にエンボス加工などをすることも有効である。
【１１２５】
また、保護フィルムあるいはコーティング材料の表面をフッ素コートすることも効果がある。表面についた汚れを洗剤などで容易にふき落とすことができるからである。また、保護フィルムを厚く形成し、フロントライトと兼用してもよい。
【１１２６】
本発明の実施の形態における表示パネルは、３辺フリーの構成と組み合わせることも有効であることはいうまでもない。特に３辺フリーの構成は画素がアモルファスシリコン技術を用いて作製されているときに有効である。また、アモルファスシリコン技術で形成されたパネルでは、トランジスタ素子の特性バラツキのプロセス制御が不可能のため、本発明の実施の形態のＮ倍パルス駆動、リセット駆動、ダミー画素駆動などを実施することが好ましい。つまり、本発明の実施の形態におけるトランジスタ１１などは、ポリシリコン技術によるものに限定するものではなく、アモルファスシリコンによるものであってもよい。つまり、本発明の実施の形態の表示パネルにおいて画素１６を構成するトランジスタ１１はアモルファスシリコン技術で用いて形成したトランジスタであってもよい。また、ゲートドライバ回路１２、ソースドライバ回路１４もアモルファスシリコン技術を用いて形成あるいは構成してもよいことは言うまでもない。
【１１２７】
なお、本発明の実施の形態のＮ倍パルス駆動（図１３、図１６、図１９、図２０、図２２、図２４、図３０など）などは、低温ポリシリコン技術でトランジスタ１１を形成して表示パネルよりも、アモルファスシリコン技術でトランジスタ１１を形成した表示パネルに有効である。アモルファスシリコンのトランジスタ１１では、隣接したトランジスタの特性がほぼ一致しているからである。したがって、加算した電流で駆動しても個々のトランジスタの駆動電流はほぼ目標値となっている（特に、図２２、図２４、図３０のＮ倍パルス駆動はアモルファスシリコンで形成したトランジスタの画素構成において有効である）。
【１１２８】
Ｄｕｔｙ比制御駆動、基準電流制御、Ｎ倍パルス駆動など本明細書で記載した本発明の実施の形態の駆動方法および駆動回路などは、有機ＥＬ表示パネルの駆動方法および駆動回路などに限定されるものではない。図１７３に図示するようにフィールドエミッションディスプレイ（ＦＥＤ）などの他のディスプレイにも適用できることは言うまでもない。
【１１２９】
図１７３のＦＥＤでは基板７１上にマトリックス状に電子を放出する電子放出突起１７３３（図１０では画素電極１０５が該当する）が形成されている。画素には映像信号回路１７３２（図１ではソースドライバ回路１４が該当する）からの画像データを保持する保持回路１７３４が形成されている（図１ではコンデンサが該当する）。また、電子放出突起１７３３の前面には制御電極１７３１が配置されている。制御電極１７３１にはオンオフ制御回路１７３５（図１ではゲートドライバ回路１２が該当する）により電圧信号が印加される。
【１１３０】
図１７３の画素構成で、図１７４に図示するように周辺回路を構成すれば、Ｄｕｔｙ比制御駆動あるいはＮ倍パルス駆動などを実施できる。映像信号回路１７３２からソース信号線１８に画像データ信号が印加される。オンオフ制御回路１７３５ａから選択信号線２１７３に画素１６選択信号が印加され順次画素１６が選択され、画像データが書き込まれる。また、オンオフ制御回路１７３５ｂからオンオフ信号線１７４２にオンオフ信号が印加され、画素のＦＥＤがオンオフ制御（Ｄｕｔｙ比制御）される。
【１１３１】
本発明の実施の形態で説明した技術的思想はビデオカメラ、プロジェクター、立体テレビ、プロジェクションテレビなどに適用できる。また、ビューファインダ、携帯電話のモニター、ＰＨＳ、携帯情報端末およびそのモニター、デジタルカメラおよびそのモニターにも適用できる。
【１１３２】
また、電子写真システム、ヘッドマウントディスプレイ、直視モニターディスプレイ、ノートパーソナルコンピュータ、ビデオカメラ、電子スチルカメラにも適用できる。また、現金自動引き出し機のモニター、公衆電話、テレビ電話、パーソナルコンピュータ、腕時計およびその表示装置にも適用できる。
【１１３３】
さらに、家庭電器機器の表示モニター、ポケットゲーム機器およびそのモニター、表示パネル用バックライトあるいは家庭用もしくは業務用の照明装置などにも適用あるいは応用展開できることは言うまでもない。照明装置は色温度を可変できるように構成することが好ましい。これは、ＲＧＢの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更できる。また、広告あるいはポスターなどの表示装置、ＲＧＢの信号器、警報表示灯などにも応用できる。
【１１３４】
また、スキャナの光源としても有機ＥＬ表示パネルは有効である。ＲＧＢのドットマトリックスを光源として、対象物に光を照射し、画像を読み取る。もちろん、単色でもよいことは言うまでもない。また、アクティブマトリックスに限定するものではなく、単純マトリックスでもよい。色温度を調整できるようにすれば画像読み取り精度も向上する。
【１１３５】
また、液晶表示装置のバックライトにも有機ＥＬ表示装置は有効である。ＥＬ表示装置（バックライト）のＲＧＢの画素をストライプ状あるいはドットマトリックス状に形成し、これらに流す電流を調整することにより色温度を変更でき、また、明るさの調整も容易である。その上、面光源であるから、画面の中央部を明るく、周辺部を暗くするガウス分布を容易に構成できる。また、Ｒ、Ｇ、Ｂ光を交互に走査する、フィールドシーケンシャル方式の液晶表示パネルのバックライトとしても有効である。また、バックライトを点滅しても黒挿入することにより動画表示用などの液晶表示パネルのバックライトとしても用いることができる。
【１１３６】
【発明の効果】
本発明のソースドライバ回路は、カレントミラー回路を構成するトランジスタが隣接するように形成しているので、しきい値のずれによる出力電流のばらつきが小さい。したがって、ＥＬ表示パネルの輝度むらの発生を抑制することが可能となり、その実用的効果は大きい。
【１１３７】
また、本発明の表示パネル、表示装置等は、高画質、良好な動画表示性能、低消費電力、低コスト化、高輝度化等のそれぞれの構成に応じて特徴ある効果を発揮する。
【１１３８】
なお、本発明を用いれば、低消費電力の情報表示装置などを構成できるので、電力を消費しない、また、小型軽量化できるので、資源を消費しない。また、高精細の表示パネルであっても十分に対応できる。したがって、本発明は地球環境、宇宙環境に優しい。
【図面の簡単な説明】
【図１】本発明の実施の形態の表示パネルの画素構成図である。
【図２】本発明の実施の形態の表示パネルの画素構成図である。
【図３】本発明の実施の形態の表示パネルの動作の説明図である。
【図４】本発明の実施の形態の表示パネルの動作の説明図である。
【図５】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図６】本発明の実施の形態の表示装置の構成図である。
【図７】本発明の実施の形態の表示パネルの製造方法の説明図である。
【図８】本発明の実施の形態の表示装置の構成図である。
【図９】本発明の実施の形態の表示装置の構成図である。
【図１０】本発明の実施の形態の表示パネルの断面図である。
【図１１】本発明の実施の形態の表示パネルの断面図である。
【図１２】本発明の実施の形態の表示パネルの説明図である。
【図１３】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図１４】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図１５】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図１６】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図１７】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図１８】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図１９】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図２０】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図２１】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図２２】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図２３】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図２４】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図２５】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図２６】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図２７】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図２８】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図２９】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図３０】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図３１】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図３２】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図３３】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図３４】本発明の実施の形態の表示装置の構成図である。
【図３５】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図３６】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図３７】本発明の実施の形態の表示装置の構成図である。
【図３８】本発明の実施の形態の表示パネルの画素構成図である。
【図３９】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図４０】本発明の実施の形態の表示装置の構成図である。
【図４１】本発明の実施の形態の表示装置の構成図である。
【図４２】本発明の実施の形態の表示パネルの画素構成図である。
【図４３】本発明の実施の形態の表示パネルの画素構成図である。
【図４４】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図４５】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図４６】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図４７】本発明の実施の形態の駆動回路の説明図である。
【図４８】本発明の実施の形態の駆動回路の説明図である。
【図４９】本発明の実施の形態の駆動回路の説明図である。
【図５０】本発明の実施の形態の駆動回路の説明図である。
【図５１】本発明の実施の形態の駆動回路の説明図である。
【図５２】本発明の実施の形態の駆動回路の説明図である。
【図５３】本発明の実施の形態の駆動回路の説明図である。
【図５４】本発明の実施の形態の駆動回路の説明図である。
【図５５】本発明の実施の形態の駆動回路の説明図である。
【図５６】本発明の実施の形態の駆動回路の説明図である。
【図５７】本発明の実施の形態の駆動回路の説明図である。
【図５８】本発明の実施の形態の駆動回路の説明図である。
【図５９】本発明の実施の形態の駆動回路の説明図である。
【図６０】本発明の実施の形態の駆動回路の説明図である。
【図６１】本発明の実施の形態の駆動回路の説明図である。
【図６２】本発明の実施の形態の駆動回路の説明図である。
【図６３】本発明の実施の形態の駆動回路の説明図である。
【図６４】本発明の実施の形態の駆動回路の説明図である。
【図６５】本発明の実施の形態の駆動回路の説明図である。
【図６６】本発明の実施の形態の駆動回路の説明図である。
【図６７】本発明の実施の形態の駆動回路の説明図である。
【図６８】本発明の実施の形態の駆動回路の説明図である。
【図６９】本発明の実施の形態の駆動回路の説明図である。
【図７０】本発明の実施の形態の駆動回路の説明図である。
【図７１】本発明の実施の形態の駆動回路の説明図である。
【図７２】本発明の実施の形態の駆動回路の説明図である。
【図７３】本発明の実施の形態の駆動回路の説明図である。
【図７４】本発明の実施の形態の駆動回路の説明図である。
【図７５】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図７６】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図７７】本発明の実施の形態の駆動回路の説明図である。
【図７８】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図７９】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図８０】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図８１】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図８２】本発明の実施の形態の表示装置の駆動方法の説明図である。
【図８３】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図８４】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図８５】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図８６】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図８７】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図８８】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図８９】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図９０】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図９１】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図９２】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図９３】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図９４】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図９５】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図９６】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図９７】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図９８】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図９９】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図１００】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１０１】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１０２】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１０３】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１０４】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１０５】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１０６】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１０７】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１０８】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１０９】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１１０】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１１１】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１１２】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図１１３】本発明の実施の形態の表示パネルの画素構成図である。
【図１１４】本発明の実施の形態の表示パネルの画素構成図である。
【図１１５】本発明の実施の形態の表示パネルの画素構成図である。
【図１１６】本発明の実施の形態の表示パネルの画素構成図である。
【図１１７】本発明の実施の形態の表示パネルの画素構成図である。
【図１１８】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図１１９】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図１２０】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図１２１】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図１２２】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図１２３】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図１２４】本発明の実施の形態の表示装置の駆動回路の説明図である。
【図１２５】本発明の実施の形態の表示装置の説明図である。
【図１２６】本発明の実施の形態の表示装置の説明図である。
【図１２７】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１２８】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１２９】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１３０】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１３１】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１３２】本発明の実施の形態の表示装置の説明図である。
【図１３３】本発明の実施の形態の表示装置の説明図である。
【図１３４】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１３５】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１３６】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１３７】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１３８】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１３９】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１４０】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１４１】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１４２】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１４３】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１４４】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１４５】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１４６】本発明の実施の形態の表示パネルの駆動方法の説明図である。
【図１４７】本発明の実施の形態の表示装置の説明図である。
【図１４８】本発明の実施の形態の表示装置の説明図である。
【図１４９】本発明の実施の形態の表示装置の説明図である。
【図１５０】本発明の実施の形態の表示装置の説明図である。
【図１５１】本発明の実施の形態の表示装置の説明図である。
【図１５２】本発明の実施の形態の表示装置の説明図である。
【図１５３】本発明の実施の形態の表示装置の説明図である。
【図１５４】本発明の実施の形態の表示装置の説明図である。
【図１５５】本発明の実施の形態の表示装置の説明図である。
【図１５６】本発明の実施の形態の表示装置の説明図である。
【図１５７】本発明の実施の形態の表示装置の説明図である。
【図１５８】本発明の実施の形態の表示装置の説明図である。
【図１５９】本発明の実施の形態の表示装置の説明図である。
【図１６０】本発明の実施の形態の表示装置の説明図である。
【図１６１】本発明の実施の形態の表示装置の説明図である。
【図１６２】本発明の実施の形態の表示装置の説明図である。
【図１６３】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１６４】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１６５】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１６６】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１６７】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１６８】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１６９】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１７０】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１７１】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１７２】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１７３】本発明の実施の形態の表示装置の説明図である。
【図１７４】本発明の実施の形態の表示装置の説明図である。
【図１７５】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１７６】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１７７】本発明の実施の形態の電源回路の説明図である。
【図１７８】本発明の実施の形態の電源回路の説明図である。
【図１７９】本発明の実施の形態の電源回路の説明図である。
【図１８０】本発明の実施の形態の電源回路の説明図である。
【図１８１】本発明の実施の形態の電源回路の説明図である。
【図１８２】本発明の実施の形態の電源回路の説明図である。
【図１８３】本発明の実施の形態の電源回路の説明図である。
【図１８４】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１８５】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１８６】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１８７】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１８８】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１８９】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１９０】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１９１】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１９２】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１９３】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図１９４】本発明の実施の形態の表示装置の説明図である。
【図１９５】本発明の実施の形態の表示装置の説明図である。
【図１９６】本発明の実施の形態の表示装置の説明図である。
【図１９７】本発明の実施の形態の表示装置の説明図である。
【図１９８】本発明の実施の形態の表示装置の説明図である。
【図１９９】本発明の実施の形態の表示装置の説明図である。
【図２００】本発明の実施の形態の表示装置の説明図である。
【図２０１】本発明の実施の形態の表示装置の説明図である。
【図２０２】本発明の実施の形態の表示装置の説明図である。
【図２０３】本発明の実施の形態の表示装置の説明図である。
【図２０４】本発明の実施の形態の表示装置の説明図である。
【図２０５】本発明の実施の形態の表示装置の説明図である。
【図２０６】本発明の実施の形態の表示装置の説明図である。
【図２０７】本発明の実施の形態の表示装置の説明図である。
【図２０８】本発明の実施の形態の表示装置の説明図である。
【図２０９】本発明の実施の形態の表示装置の説明図である。
【図２１０】本発明の実施の形態の表示装置の説明図である。
【図２１１】本発明の実施の形態の表示装置の説明図である。
【図２１２】本発明の実施の形態の表示装置の説明図である。
【図２１３】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２１４】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２１５】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２１６】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２１７】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２１８】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２１９】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２２０】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２２１】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２２２】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２２３】本発明の実施の形態の表示装置の説明図である。
【図２２４】本発明の実施の形態の表示装置の説明図である。
【図２２５】本発明の実施の形態の表示装置の説明図である。
【図２２６】本発明の実施の形態の表示装置の説明図である。
【図２２７】本発明の実施の形態の表示装置の説明図である。
【図２２８】本発明の実施の形態の表示装置の説明図である。
【図２２９】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２３０】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２３１】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２３２】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２３３】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２３４】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２３５】本発明の実施の形態の駆動回路の説明図である。
【図２３６】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２３７】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２３８】本発明の実施の形態のソースドライバＩＣ（回路）の説明図である。
【図２３９】本発明の実施の形態の駆動方法の説明図である。
【図２４０】本発明の実施の形態の駆動方法の説明図である。
【図２４１】本発明の実施の形態の駆動方法の説明図である。
【図２４２】本発明の実施の形態の駆動方法の説明図である。
【図２４３】本発明の実施の形態の駆動方法の説明図である。
【図２４４】本発明の実施の形態の駆動方法の説明図である。
【符号の説明】
１１ トランジスタ（薄膜トランジスタ）
１２ ゲートドライバＩＣ（回路）
１４ ソースドライバＩＣ（回路）
１５ ＥＬ（素子）（発光素子）
１６ 画素
１７ ゲート信号線
１８ ソース信号線
１９ 蓄積容量（付加コンデンサ、付加容量）
５０ 表示画面
５１ 書き込み画素（行）
５２ 非表示画素（非表示領域、非点灯領域）
５３ 表示画素（表示領域、点灯領域）
６１ シフトレジスタ
６２ インバータ
６３ 出力バッファ
７１ アレイ基板（表示パネル）
７２ レーザー照射範囲（レーザースポット）
７３ 位置決めマーカー
７４ ガラス基板（アレイ基板）
８１ コントロールＩＣ（回路）
８２ 電源ＩＣ（回路）
８３ プリント基板
８４ フレキシブル基板
８５ 封止フタ
８６ カソード配線
８７ アノード配線（Ｖｄｄ）
８８ データ信号線
８９ ゲート制御信号線
１０１ 土手（リブ）
１０２ 層間絶縁膜
１０４ コンタクト接続部
１０５ 画素電極
１０６ カソード電極
１０７ 乾燥剤
１０８ λ／４板
１０９ 偏光板
１１１ 薄膜封止膜
２７１ ダミー画素（行）
３４１ 出力段回路
３７１ ＯＲ回路
４０１ 点灯制御線
４７１ 逆バイアス線
４７２ ゲート電位制御線
４５１ 電子ボリウム回路
４５２ トランジスタのＳＤ（ソース−ドレイン）ショート
４７１、４７２、４７３ 電流源（トランジスタ）
４８１ スイッチ（オンオフ手段）
４８４ 電流源（単位トランジスタ）
４８３ 内部配線
４９１ 電子ボリウム
５２１ トランジスタ群
５３１ 抵抗
５３２ デコーダ回路
５３３ レベルシフタ回路
５４１ 嵩上げ回路
５５１ Ｄ／Ａ変換器
５５２ オペアンプ
５６１ アナログスイッチ
５６２ インバータ
５８１ ゲート配線
６３１ スリープスイッチ（基準電流オンオフ手段）
６５１ カウンタ
６５２ ＮＯＲ
６５３ ＡＮＤ
６５４ 電流出力回路
６５５ スイッチ
６７１ 一致回路
６８１ 入出力パッド
６９１ 基準電流回路
６９２ 電流制御回路
７０１ 温度検出手段
７０２ 温度制御回路
７１１ 単位ゲート出力回路
１１２１ コイル（トランス）
１１２２ 制御回路
１１２３ ダイオード
１１２４ コンデンサ
１１２５ 抵抗
１１２６ トランジスタ
１１３１ 切り替え回路（アナログスイッチ）
１２５１ 出力切り替え回路
１２５２ 切り替えスイッチ
１５０１ アナログスイッチ
１５０２ スイッチ制御線
１５０３ 接続配線
１５０４ 緩衝シート（板）
１５２１ インバータ
１５２２ 接続端子
１５７１ アンテナ
１５７２ キー
１５７３ 筐体
１５７４ 表示パネル
１５８１ 接眼リング
１５８２ 拡大レンズ
１５８３ 凸レンズ
１５９１ 支点（回転部）
１５９２ 撮影レンズ
１５９３ 格納部
１５９４ スイッチ
１６０１ 本体
１６０２ 撮影部
１６０３ シャッタスイッチ
１６１１ 取り付け枠
１６１２ 脚
１６１３ 取り付け台
１６１４ 固定部
１７３１ 制御電極
１７３２ 映像信号回路
１７３３ 電子放出突起
１７３４ 保持回路
１７３５ オンオフ制御回路
１７４１ 選択信号線
１７４２ オンオフ信号線
１７８１ スイッチ
１７８３ 電源回路
１８２１ スイッチ
１８３１ 抵抗
１９０１ 基準電流回路
２０４１ サンプリングポイント
２０５１ ＳＵＭ回路
２０５２ 比較回路
２０６１ シャーシ
２０６２ 操作ボタン
２０６３ チップ部品
２１７１ ダミートランジスタ
２１８１ サブトランジスタ
２３５１ プリチャージ制御回路
２３６１ ラッチ回路
２３６２ セレクタ回路
２３６３ プリチャージ回路[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a self-luminous display panel such as an EL display panel using an organic or inorganic electroluminescence (EL) element. The present invention also relates to a drive circuit (IC) for such a display panel. Further, the present invention relates to a method and a circuit for driving an EL display panel, and an information display device using the same.
[0002]
[Prior art]
In general, in an active matrix display device, an image is displayed by arranging a large number of pixels in a matrix and controlling the light intensity for each pixel in accordance with a given video signal. For example, when liquid crystal is used as the electro-optical material, the transmittance of a pixel changes according to the voltage written to each pixel. In an active matrix type image display device using an organic electroluminescence (EL) material as an electro-optical conversion material, light emission luminance changes according to a current written to a pixel.
[0003]
In a liquid crystal display panel, each pixel operates as a shutter, and displays an image by turning on / off light from a backlight with a shutter which is a pixel. The organic EL display panel is a self-luminous type having a light emitting element in each pixel. Therefore, the organic EL display panel has advantages such as higher image visibility, no backlight, and faster response speed than the liquid crystal display panel.
[0004]
In the organic EL display panel, the luminance of each light emitting element (pixel) is controlled by the amount of current. That is, the liquid crystal display panel is greatly different from the liquid crystal display panel in that the light emitting element is a current drive type or a current control type.
[0005]
The organic EL display panel can be configured in a simple matrix system or an active matrix system. The former has a simple structure, but it is difficult to realize a large and high-definition display panel. But it is cheap. The latter can realize a large, high-definition display panel. However, there is a problem that the control method is technically difficult and relatively expensive. At present, active matrix systems are being actively developed. In the active matrix method, a current flowing through a light emitting element provided in each pixel is controlled by a thin film transistor (transistor) provided inside the pixel. The following panel is known as an active matrix type organic EL display panel (see Patent Document 1).
[0006]
FIG. 46 shows an equivalent circuit for one pixel of the display panel. The
[0007]
Since the
[0008]
However, the
[0009]
In the example of FIG. 46, the source terminal (S) of the P-
[0010]
In order to operate the
[0011]
[Patent Document 1]
JP-A-8-234683
[0012]
[Problems to be solved by the invention]
Since the liquid crystal display panel is not a self-luminous device, there is a problem that an image cannot be displayed unless a backlight is used. Since a predetermined thickness is required to constitute a backlight, there is a problem that the thickness of the display panel is increased. In order to perform color display on the liquid crystal display panel, it is necessary to use a color filter. Therefore, there is a problem that the light use efficiency is low. There is also a problem that the color reproduction range is narrow.
[0013]
The organic EL display panel is configured using a low-temperature polysilicon transistor array. However, since the organic EL element emits light by electric current, there is a problem that if the characteristics of the transistor vary, display unevenness occurs.
[0014]
The display unevenness can be reduced by adopting a configuration of the current programming method for the pixels. In order to execute a current program, a driver circuit of a current drive system is required. However, even in the driver circuit of the current driving method, variations occur in the transistor elements constituting the current output stage. For this reason, there is a problem in that the gradation output current from each output terminal varies, and good image display cannot be performed.
[0015]
[Means for Solving the Problems]
In order to achieve this object, a driver circuit of an EL display panel (EL display device) according to the present invention includes a plurality of transistors that output a unit current, and outputs an output current by changing the number of transistors. It is. Further, the present invention is characterized in that it is constituted by a multi-stage current mirror circuit. A transistor group in which signal transfer is voltage transfer is formed densely, and a signal transfer with a current mirror circuit group employs a current transfer configuration. The reference current is supplied by a plurality of transistors.
[0016]
BEST MODE FOR CARRYING OUT THE INVENTION
In this specification, some drawings are omitted or / and enlarged / reduced in order to facilitate understanding and / or drawing. For example, in the cross-sectional view of the display panel illustrated in FIG. 11, the thin
[0017]
Note that the contents described in each drawing and the like can be combined with other embodiments and the like without any particular notice. For example, by adding a touch panel or the like to the display panel in FIG. 8, the information display device illustrated in FIGS. 157 and 159 to FIG. 161 can be obtained. Further, a viewfinder (see FIG. 58) used for a video camera (see FIG. 159 and the like) can be configured by attaching the magnifying
[0018]
Note that in this specification, the driving
[0019]
Hereinafter, an EL panel according to an embodiment of the present invention will be described with reference to the drawings. As shown in FIG. 10, the organic EL display panel has at least one of an electron transport layer, a light emitting layer, a hole transport layer, and the like on a glass plate 71 (array substrate) on which a
[0020]
As the
[0021]
Note that a
[0022]
FIG. 10 shows a configuration in which sealing is performed using a
[0023]
The film thickness of the thin film is calculated by n · d (n is the refractive index of the thin film, and when a plurality of thin films are laminated, the refractive index is integrated (calculate n · d of each thin film). , And when a plurality of thin films are laminated, the refractive index is calculated as a whole.) Is preferably equal to or less than the main emission wavelength λ of the
[0024]
The structure in which the
[0025]
In the thin film encapsulation in the case of extracting light from the
[0026]
Half of the light generated from the
[0027]
When the pixel is a reflective electrode, light generated from the
[0028]
The
[0029]
First, the active matrix method used for the organic EL display panel satisfies two conditions that a specific pixel is selected and necessary display information is given and that a current can be supplied to the EL element throughout one frame period. There must be.
[0030]
In order to satisfy these two conditions, in the conventional organic EL pixel configuration shown in FIG. 46, the
[0031]
When a gray scale is displayed using this configuration, it is necessary to apply a voltage corresponding to the gray scale as the gate voltage of the driving
[0032]
The on-state current of a transistor is extremely uniform if it is a transistor formed of a single crystal, but it can be formed on an inexpensive glass substrate at a low temperature of 450 ° C. or lower. , There are variations in the threshold value in the range of ± 0.2 V to 0.5 V. Therefore, the on-current flowing through the driving
[0033]
This phenomenon is not limited to the low-temperature polysilicon technology. Even in the high-temperature polysilicon technology having a process temperature of 450 degrees Celsius or higher, a transistor or the like is formed using a semiconductor film grown by solid phase (CGS). It also occurs in things. Others also occur in organic transistors. It also occurs in amorphous silicon transistors.
[0034]
The embodiments of the present invention described below have configurations or systems that can cope with these technologies and take measures. In this specification, a transistor formed by a low-temperature polysilicon technology will be mainly described.
[0035]
Therefore, in the method of displaying a gray scale by writing a voltage as shown in FIG. 46, it is necessary to strictly control device characteristics in order to obtain a uniform display. However, current low-temperature polycrystalline silicon transistors and the like cannot satisfy the specification of suppressing this variation within a predetermined range.
[0036]
Specifically, the pixel structure of the EL display device according to the embodiment of the present invention is formed by a plurality of
[0037]
When the gate signal line (first scanning line) 17a is activated (an ON voltage is applied), a current value to be passed through the
[0038]
Note that the size of the capacitor (storage capacitance) 19 is preferably 0.2 pF or more and 2 pF or less, and particularly, the size of the capacitor (storage capacitance) 19 is preferably 0.4 pF or more and 1.2 pF or less. . The capacity of the
[0039]
The
[0040]
This circuit has four
[0041]
In FIG. 1, all the transistors are configured by P-channel. The P-channel is somewhat lower in mobility than an N-channel transistor, but is preferable because it has a higher breakdown voltage and hardly causes deterioration. However, the embodiment of the present invention is not limited to the EL element configuration only including the P channel. You may comprise only N channels. Further, the configuration may be made using both the N channel and the P channel.
[0042]
Optimally, it is preferable that all the
[0043]
Hereinafter, in order to further facilitate understanding of the embodiment of the present invention, the configuration of the EL element of the embodiment of the present invention will be described with reference to FIG. The EL element configuration according to the embodiment of the present invention is controlled by two timings. The first timing is a timing at which a necessary current value is stored. When the
[0044]
The second timing is when the
[0045]
When operated in this way, the result is as shown in FIG. That is,
[0046]
In the case of the pixel configuration of FIG. 1, as shown in FIG. 3A, at the time of current programming, a program current Iw flows through the
[0047]
Next, during a period in which a current flows through the
[0048]
This timing chart is shown in FIG. In FIG. 4 and the like, the suffix in parentheses (for example, (1)) indicates the number of the pixel row. That is, the
[0049]
As can be seen from FIG. 4, in each selected pixel row (selection period is 1H), when an ON voltage is applied to the
[0050]
Note that the gate of the
[0051]
When the
[0052]
With such a configuration, the write path from the signal line is turned off as the operation timing of the embodiment of the present invention. That is, when the predetermined current is stored, if there is a branch in the current flow path, an accurate current value is not stored in the capacitance (capacitor) between the source (S) and the gate (G) of the
[0053]
However, in this case, it is necessary to pay attention to the process because it is necessary to accurately control each other's threshold. The above-described circuit can be realized with at least four transistors. However, for more accurate timing control or as described later, the
[0054]
The pixel configuration according to the embodiment of the present invention is not limited to the configurations shown in FIGS. For example, the configuration may be as shown in FIG. FIG. 113 does not include the
[0055]
In FIG. 113, the terminal a of the
[0056]
The b terminal of the
[0057]
The cathode terminal of the
[0058]
Further, OFF does not mean a state in which no current flows completely. What is necessary is just to be able to reduce the current flowing through the
[0059]
The
[0060]
When the
[0061]
When the
[0062]
As described above, in the pixel configuration of FIG. 113, the switching
[0063]
In the pixel configurations shown in FIGS. 1 and 2, there is one driving
[0064]
1 and 2 show that the current output from the driving
[0065]
In the embodiment of FIG. 117, the current flowing through the
[0066]
The variation in the characteristics of the
[0067]
As described above, in the embodiment of the present invention, the current flows into the
[0068]
Even in the case of the current mirror method which is one of the current programming methods, as shown in FIG. 114, by forming or disposing a
[0069]
Although the
[0070]
As shown in FIG. 42A, the
[0071]
An object of the invention of this patent is to propose a circuit configuration in which variation in transistor characteristics does not affect display, and for that purpose, four or more transistors are required. When determining circuit constants based on these transistor characteristics, it is difficult to determine appropriate circuit constants unless the characteristics of the four transistors are uniform. When the channel direction is horizontal and vertical with respect to the major axis direction of the laser irradiation, the threshold and the mobility of the transistor characteristics are formed differently. The degree of variation is the same in both cases. The mobility and the average value of the threshold are different between the horizontal direction and the vertical direction. Therefore, it is desirable that the channel directions of all the transistors forming the pixel be the same.
[0072]
When the capacitance value of the
[0073]
3 <Cs / Ioff <24
More preferably, it is preferable to satisfy the following expression.
[0074]
6 <Cs / Ioff <18
By setting the off-state current of the
[0075]
Further, it is preferable that the transistor forming the active matrix is formed as a p-channel polysilicon thin film transistor, and the
[0076]
The semiconductor film forming the
[0077]
In the present invention, the formation of the semiconductor film is not limited to the laser annealing method, but may be a thermal annealing method or a method using solid phase (CGS) growth. In addition, it is needless to say that the present invention is not limited to the low-temperature polysilicon technology, but may use the high-temperature polysilicon technology. Further, a semiconductor film formed using an amorphous silicon technique may be used.
[0078]
To address this problem, in the embodiment of the present invention, as shown in FIG. 7, a laser irradiation spot (laser irradiation range) 72 at the time of annealing is irradiated in parallel to the
[0079]
The pixels are formed so as to have a square shape with three pixels of RGB. Therefore, each of the R, G, and B pixels has a vertically long pixel shape. Therefore, by making the
[0080]
In the configuration of FIG. 7, three panels are formed so as to be vertically arranged within the range of the length of the
[0081]
The laser annealing method (a method of irradiating a linear laser spot parallel to the source signal line 18) described with reference to FIG. 7 is preferably employed particularly in a current programming method of an organic EL display panel. This is because the characteristics of the
[0082]
For example, in the case of white raster display, since the currents flowing through the
[0083]
Furthermore, uniform image display (because display unevenness mainly due to variations in transistor characteristics hardly occurs) can be realized by a method of simultaneously writing a plurality of pixel rows described in FIGS. In FIG. 27 and the like, a plurality of pixel rows are selected at the same time. Therefore, if the transistors in adjacent pixel rows are uniform, the transistor characteristics unevenness in the vertical direction can be absorbed by the
[0084]
In FIG. 7, the
[0085]
Particularly, in the embodiment of the present invention, the threshold voltage Vth2 of the driving
[0086]
The above items can also be applied to the pixel configuration of the current mirror shown in FIG. In FIG. 38, the pixel circuit and the data line data are controlled by controlling the gate signal line 17a1 in addition to the driving
[0087]
In FIG. 38, the
[0088]
Next, an EL display panel or an EL display device according to an embodiment of the present invention will be described. FIG. 6 is an explanatory diagram focusing on the circuit of the EL display device. The
[0089]
The minimum output current of one current mirror circuit is set to 10 nA or more and 50 nA. In particular, the minimum output current of the current mirror circuit is preferably 15 nA or more and 35 nA. This is to ensure the accuracy of the transistors constituting the current mirror circuit in the
[0090]
Further, a precharge or discharge circuit for forcibly releasing or charging the electric charge of the
[0091]
It is known that organic EL elements have large temperature-dependent characteristics (temperature characteristics). A non-linear element such as a thermistor or a posistor that changes the output current is added to the current mirror circuit in order to adjust the change in light emission luminance due to the temperature characteristic. Adjust (change) the current.
[0092]
In the embodiment of the present invention, the
[0093]
On the other hand, the
[0094]
The
[0095]
Since the buffer capacity of the
[0096]
The same applies to the case where the
[0097]
For example, FIG. 6 shows that the output of the
[0098]
The
[0099]
FIG. 8 is a configuration diagram of supply of signals and voltages of the display device of the embodiment of the present invention or a configuration diagram of the display device. Signals (power wiring, data wiring, etc.) supplied from the
[0100]
In FIG. 8, the control signal of the
[0101]
Although 14 is described as a source driver in FIG. 8 and the like, not only a simple driver but also a power supply circuit, a buffer circuit (including a circuit such as a shift register), a data conversion circuit, a latch circuit, a command decoder, a shift circuit, an address A conversion circuit, an image memory, and the like may be incorporated. It goes without saying that the three-side free configuration or configuration, drive method, or the like described in FIG. 9 or the like can be applied to the configuration described in FIG. 8 or the like.
[0102]
When the display panel is used for an information display device such as a mobile phone, as shown in FIG. 9, the source driver IC (circuit) 14 and the gate driver IC (circuit) 12 are mounted (formed) on one side of the display panel. (Note that such a form in which a driver IC (circuit) is mounted (formed) on one side is called a three-side free configuration (structure). Conventionally, a
[0103]
The three-side free configuration means not only a configuration in which an IC is directly mounted or formed on the
[0104]
When the
[0105]
In FIG. 9 and the like, the portions shown by thick solid lines indicate the portions where the
[0106]
The pitch of the
[0107]
In order to reduce the above-mentioned image noise, a grant pattern (a conductive pattern fixed at a fixed voltage or set to a stable potential as a whole) is arranged below or above the portion where the
[0108]
The
[0109]
In FIG. 9 and the like, the
[0110]
Further, the
[0111]
The
[0112]
The pixels have three primary colors of R, G, and B, but are not limited thereto, and may have three colors of cyan, yellow, and magenta. Further, two colors of B and yellow may be used. Of course, it may be a single color. Further, six colors of R, G, B, cyan, yellow, and magenta may be used. R, G, B, cyan, and magenta may be used. These are natural colors, the color reproduction range is expanded, and good display can be realized. As described above, the EL display device according to the embodiment of the present invention is not limited to the one that performs color display using the three primary colors of RGB.
[0113]
There are mainly three methods for colorizing an organic EL display panel, and the color conversion method is one of them. It is sufficient to form a single layer of only blue as the light emitting layer, and the remaining green and red necessary for full colorization are created by color conversion from blue light. Therefore, there is an advantage that there is no need to separately apply each layer of RGB, and it is not necessary to prepare organic EL materials of each color of RGB. The color conversion method does not lower the yield unlike the color separation method. The EL display panel and the like of the present invention can be applied to any of these methods.
[0114]
Further, pixels emitting white light may be formed in addition to the three primary colors. A pixel emitting white light can be realized by manufacturing (forming or forming) by stacking structures of R, G, and B light emission. One set of pixels includes three primary colors of RGB and a
[0115]
Even when a set of pixels includes three primary colors such as RGB, it is preferable that the areas of the pixel electrodes of each color be different. Of course, if the luminous efficiency of each color is well-balanced and the color purity is well-balanced, the same area may be used. However, if the balance of one or more colors is poor, it is preferable to adjust the pixel electrode (light emitting area). The electrode area of each color may be determined based on the current density. In other words, when the white balance is adjusted within the range of the color temperature of 7000 K (Kelvin) or more and 12000 K or less, the difference of the current density of each color is set within ± 30%. More preferably, it is within ± 15%. For example, if the current density is 100 A / square meter, the three primary colors are set to be 70 A / square meter or more and 130 A / square meter or less. More preferably, all three primary colors are set to be 85 A / square meter or more and 115 A / square meter or less.
[0116]
The
[0117]
In order to address this problem, in the embodiment of the present invention, a light-shielding film below the gate driver 12 (or the
[0118]
The
[0119]
However, if a cathode electrode is formed on the
[0120]
When the terminals of one or
[0121]
The defect of the
[0122]
When the SD short 452 occurs in the
[0123]
On the other hand, if an SD short occurs in the
[0124]
An SD short circuit of the
[0125]
Hereinafter, a driving method according to an embodiment of the present invention will be described. As shown in FIG. 1, the
[0126]
The
[0127]
Assuming that the time t required for changing the current value of the
[0128]
When the input current is increased by a factor of ten, the output current also increases by a factor of ten, and the luminance of the EL increases by a factor of ten. To obtain a predetermined luminance, the conduction period of the transistor 17d in FIG. Is set to 1/10, so that a predetermined luminance is displayed. Note that the explanation is given by exemplifying 10 times for easy understanding. Needless to say, it is not limited to 10 times.
[0129]
That is, in order to sufficiently charge and discharge the parasitic capacitance of the
[0130]
Note that a 10-fold current value is written to the
[0131]
The embodiment of the present invention is characterized in that the pixel is driven in such a manner that the writing current to the pixel is set to a value other than the predetermined value and the current flowing through the
[0132]
In the white raster display, it is assumed that the average luminance in one field (frame) period of the
[0133]
The intermittent intervals (
[0134]
For example, the current may be programmed in the
[0135]
The organic (inorganic) EL display device also has a problem that a display method is fundamentally different from a display such as a CRT which displays an image as a set of line displays by an electron gun. That is, in the EL display device, the current (voltage) written to the pixel is held during the period of 1F (one field or one frame). Therefore, there is a problem that when displaying a moving image, the outline of a displayed image is blurred.
[0136]
In the embodiment of the present invention, the current flows through the
[0137]
In the driving method according to the embodiment of the present invention, intermittent display is realized. However, the intermittent display only needs to perform on / off control of the
[0138]
In the embodiment of the present invention, the current flowing to the
[0139]
Further, when the wiring length of the
[0140]
Hereinafter, the driving method according to the embodiment of the present invention will be described in more detail with reference to the drawings. The parasitic capacitance of the
[0141]
However, in the case of current driving, particularly for displaying an image at a black level, it is necessary to program the
[0142]
In the case of the pixel configuration of FIG. 1, as shown in FIG. 3A, at the time of current programming, a program current Iw flows through the
[0143]
Next, during a period in which a current flows through the
[0144]
Now, assuming that the current I1 is N times the original current (predetermined value), the current flowing through the
[0145]
Therefore, if the
[0146]
In the embodiment of the present invention, the 1F / N
[0147]
Note that, as shown in FIG. 13, the
[0148]
In this display state, image data display and black display (non-lighting) are repeatedly displayed every 1F. In other words, the image data display state is a temporally intermittent display (intermittent display) state. In a liquid crystal display panel (an EL display panel other than the embodiment of the present invention), data is held in pixels for a period of 1F. Therefore, in the case of displaying a moving image, even if image data changes, the change is followed. Was not able to be performed, and the moving image was blurred (outline blur of the image). However, in the embodiment of the present invention, since the image is displayed intermittently, it is possible to realize a good display state without blurring of the outline of the image. That is, it is possible to realize moving image display close to a CRT.
[0149]
As shown in FIG. 13, in order to drive, the current programming period of the pixel 16 (the period in which the ON voltage Vgl of the
[0150]
For example, when there is one
[0151]
The driving method according to the embodiment of the present invention is a driving method for non-lighting display in the pixel configuration of FIG. 1 and in a period other than the current programming period (1H).
[0152]
FIG. 14 shows a timing chart of the driving method in FIG. Note that, in the embodiments of the present invention and the like, a pixel configuration unless otherwise specified is shown in FIG. As can be seen from FIG. 14, when the ON voltage (Vgl) is applied to the
[0153]
FIG. 15 shows an embodiment in which the operation of FIG. 14 is applied to each pixel row. 3 shows a voltage waveform applied to the
[0154]
In FIG. 15, a
[0155]
After 1H, the
[0156]
After the next 1H, the
[0157]
The above operation is synchronized with the 1H synchronization signal to display an image. However, in the driving method shown in FIG. 15, a 10-fold current flows through the
[0158]
In the driving method according to the embodiment of the present invention, the concept is such that a current higher than a predetermined current flows through the
[0159]
With the above-described configuration, by increasing the current flowing through the
[0160]
FIG. 13A illustrates a state of writing to the
[0161]
In FIG. 13A, when the
[0162]
Assuming that the current is programmed with N times (here, N = 10 as described above) times, the brightness of the screen becomes 10 times. Therefore, the 90% range of the
[0163]
Further, in the above embodiment, if the programming is performed with a current 10 times, the luminance of the screen is increased by a factor of 10, and the
[0164]
As illustrated in FIG. 13B, a pixel row including the
[0165]
In the display of FIG. 13, one
[0166]
To solve this problem, the
[0167]
As described above, the screen flicker is reduced by dividing the
[0168]
FIG. 17 illustrates the voltage waveform of the
[0169]
In FIG. 17 and the like, the period (1F / N) for setting the
[0170]
In the above embodiment, the
[0171]
FIG. 18 shows a voltage waveform applied to the
[0172]
In the EL display device, the black display is completely turned off, so that the contrast does not decrease as in the case where the liquid crystal display panel is intermittently displayed. In the configurations of FIGS. 1, 2, 32, 43, and 117, intermittent display can be realized only by turning on / off the transistor 11d. 38, 51, and 115, intermittent display can be realized only by turning on / off the
[0173]
Therefore, the above driving method is not limited to the current driving method, but can be applied to the voltage driving method. That is, in a configuration in which the current flowing through the
[0174]
Maintaining the terminal voltage of the
[0175]
In the pixel configuration of FIG. 1, the number of
[0176]
Further, since the operation clock of the
[0177]
The image display direction (image writing direction) may be downward from the top of the screen in the first field (first frame), and may be upward from the bottom of the screen in the second field (frame). That is, the direction from top to bottom and the direction from bottom to top are alternately repeated.
[0178]
Further, in the first field (first frame), the screen is set downward from the top, and once the entire screen is displayed in black (non-display), in the second field (frame), the screen is set downward from the bottom. Is also good. Further, the entire screen may be displayed black (non-display) once.
[0179]
In the above description of the driving method, the screen writing method is described from the top to the bottom or from the bottom to the top of the screen. However, the invention is not limited to this. The writing direction of the screen is constantly fixed from top to bottom or bottom to top. The operation direction of the
[0180]
The
[0181]
Basically, when the brightness (brightness) of the
[0182]
The area of the
[0183]
FIG. 19A shows a brightness adjustment method when the
[0184]
The change from FIG. 19 (a1) to FIG. 19 (a3) (or vice versa) can be easily realized by controlling the
[0185]
In the conventional brightness adjustment of the screen, when the brightness of the
[0186]
FIG. 19B shows a brightness adjustment method when the
[0187]
In order to prevent flicker even at a low frame rate, the
[0188]
The above embodiment is mainly an embodiment in which N = 2 times, 4 times, or the like. However, it goes without saying that the embodiment of the present invention is not limited to an integral multiple. Further, it is not limited to N = 2 or more. For example, an area less than half of the
[0189]
The present invention is not limited to this. As an example, there is a method in which current programming is performed with a current Iw that is 10/4 times larger and lighting is performed during a 4/5 period of 1F. In this case, the light is lit at twice the predetermined luminance. There is also a method in which current programming is performed with a current Iw that is 5/4 times as much as the current Iw and lighting is performed for 2/5 of 1F. In this case, the light is turned on at half the predetermined luminance. In addition, there is a method in which current programming is performed with a current Iw that is 5/4 times as much as the current Iw and lighting is performed for a 1/1 period of 1F. In this case, the light is lit at 5/4 times the predetermined luminance.
[0190]
That is, the embodiment of the present invention is a method of controlling the brightness of the display screen by controlling the magnitude of the program current and the lighting period of 1F. In addition, by turning on the light for a period shorter than the 1F period, the
[0191]
When the pixel size is A square mm and the predetermined white raster display brightness is B (nt), the program current I (μA) is as follows:
(A × B) / 20 <= I <= (A × B)
It is preferable to set it in the range. Luminous efficiency is improved, and insufficient current writing is eliminated.
[0192]
Further, preferably, the program current I (μA) is
(A × B) / 10 <= I <= (A × B)
It is preferable to set it in the range.
[0193]
FIG. 20 is an explanatory diagram of another embodiment in which the current flowing through the
[0194]
In the embodiment of the present invention described with reference to FIG. 20, the pixel row selects M pixel rows at the same time. The
[0195]
The current is supplied to the
[0196]
FIG. 21 is an explanatory diagram of driving waveforms for realizing the driving method of FIG. The signal waveform has an off voltage of Vgh (H level) and an on voltage of Vgl (L level). The suffix of each signal line indicates the pixel row number ((1), (2), (3), etc.). The number of rows is 220 for the QCIF display panel and 480 for the VGA panel.
[0197]
In FIG. 21, a
[0198]
Further, the program current flowing through the
[0199]
When the writing pixel row is the (1) -th pixel row, (1), (2), (3), (4), and (5) are selected as the
[0200]
Ideally, the
[0201]
By the above operation (driving method), a double current is programmed in the
[0202]
Since five pixel rows are selected simultaneously (M = 5), five
[0203]
Therefore, in the four
[0204]
After 1H, the
[0205]
After the next 1H, the
[0206]
In the driving method shown in FIG. 20, since each pixel is programmed with twice the current (voltage), the emission luminance of the
[0207]
As in FIG. 13, when one
[0208]
To solve this problem, the
[0209]
FIG. 23 shows a voltage waveform applied to the
[0210]
As described above, the screen flicker is reduced by dividing the
[0211]
In the driving method according to the embodiment of the present invention, on / off of the
[0212]
FIG. 24 shows a case where two pixel rows are selected at the same time. According to the examination result, in the display panel formed by the low-temperature polysilicon technology, the method of simultaneously selecting two pixel rows has a practical display uniformity. This is presumed to be because the characteristics of the driving
[0213]
This is because the characteristics of the semiconductor film in the range of annealing at the same time are uniform. That is, the semiconductor film is uniformly formed within the stripe-shaped laser irradiation range, and the Vt and the mobility of the transistor using the semiconductor film are substantially equal. Therefore, by irradiating a stripe-shaped laser shot in parallel with the direction in which the
[0214]
As described above, by making the direction of the laser shot substantially coincide with the direction in which the
[0215]
Although the direction of the laser shot is set to be parallel to the
[0216]
In the embodiment of the present invention, the writing pixel row position is shifted every 1H. However, the present invention is not limited to this. The writing pixel row position may be shifted every 2H (every 2 pixel rows). The above pixel rows may be shifted. Also, the shift may be performed in arbitrary time units. Further, the shift may be performed by skipping one pixel row.
[0219]
The shift time may be changed according to the screen position. For example, the shift time at the center of the screen may be shortened, and the shift time at the top and bottom of the screen may be increased. For example, the central part of the
[0218]
Note that the reference current of the
[0219]
Further, it goes without saying that the image display may be performed by combining the driving method for controlling the time for shifting the pixel row in accordance with the screen position and the driving method for changing the reference current corresponding to the
[0220]
The shift time may be changed for each frame. Further, the present invention is not limited to selecting a plurality of continuous pixel rows. For example, a pixel row that is set to one pixel row may be selected.
[0221]
That is, the first and third pixel rows are selected during the first horizontal scanning period, and the second and fourth pixel rows are selected during the second horizontal scanning period. Then, a third pixel row and a fifth pixel row are selected during the third horizontal scanning period, and a fourth pixel row and a sixth pixel row are selected during the fourth horizontal scanning period This is a driving method. Of course, a driving method of selecting the first pixel row, the third pixel row, and the fifth pixel row in the first horizontal scanning period is also within the technical scope. Of course, it is better to select a pixel row position that extends to a plurality of pixel rows.
[0222]
The combination of the above-described laser shot direction and simultaneous selection of a plurality of pixel rows is not limited to the pixel configurations of FIGS. 1, 2, and 32, but is a pixel configuration of a current mirror. Needless to say, the present invention can be applied to pixel configurations of other current drive systems such as 38, 42, and 50. Also, the present invention can be applied to the voltage-driven pixel configurations shown in FIGS. 43, 51, 54, 46, and the like. That is, if the characteristics of the transistors above and below the pixel match, voltage programming can be performed satisfactorily with the voltage applied to the same
[0223]
In FIG. 24, when the writing pixel row is the (1) -th pixel row, (1) and (2) are selected as the
[0224]
Ideally, the
[0225]
Since two pixel rows are selected at the same time (K = 2), two driving
[0226]
For example, a current Id is originally written in the
[0227]
After the next 1H, the
[0228]
After the next 1H, the
[0229]
In the driving method of FIG. 24, since the programming is performed with five times the current (voltage) in each pixel, the emission luminance of the
[0230]
As shown in FIG. 27, two write pixel rows 51 (51a, 51b) are selected and are sequentially selected from the upper side to the lower side of the screen 50 (see also FIG. 26. In FIG. 26, the
[0231]
To cope with this problem, in the embodiment of the present invention, a
[0232]
Although the
[0233]
FIG. 28 shows the state of FIG. 27 (b). As is clear from FIG. 28, when the selected pixel row has been selected up to the pixel 16c row on the lower side of the
[0234]
In FIG. 27, the dummy pixels (rows) 271 are provided (formed, arranged) on the lower side of the
[0235]
The present invention is not limited to this. For example, a method of simultaneously selecting five pixel rows (see FIG. 23) may be used. That is, in the case of simultaneous driving of five pixel rows, four
[0236]
The dummy pixel row configuration or the dummy pixel row driving according to the embodiment of the present invention is a method using at least one or more dummy pixel rows. Of course, it is preferable to use a combination of the dummy pixel row driving method and the N-fold pulse driving.
[0237]
In a driving method in which a plurality of pixel rows are selected at the same time, it becomes more difficult to absorb variations in characteristics of the
[0238]
FIG. 30 solves this problem. The basic concept of FIG. 30 is a method of simultaneously selecting a plurality of pixel rows in 1 / 2H (1/2 of the horizontal scanning period), as described with reference to FIGS. The subsequent (1/2) H (1/2 of the horizontal scanning period) is obtained by combining the method of selecting one pixel row as described with reference to FIGS. With such a combination, variations in characteristics of the
[0239]
In FIG. 30, for ease of description, the description is given on the assumption that five pixel rows are simultaneously selected in the first period and one pixel row is selected in the second period. First, in the first period (1 / 2H in the first half), five pixel rows are simultaneously selected as shown in FIG. This operation has been described with reference to FIG. As an example, the current flowing through the
[0240]
Naturally, the same image data is written in the five pixel rows of the writing pixel row, so that the
[0241]
In the second half of the second half period, one pixel row is selected and current (voltage) programming is performed. This state is illustrated in FIG. 30 (b1). The
[0242]
That is, in FIG. 30 (a1), a current is caused to flow through a plurality of pixels to approach a value at which an approximate current flows at high speed. In the first stage, since the programming is performed by the plurality of
[0243]
The scanning of the
[0244]
FIG. 31 shows driving waveforms for realizing the driving method of FIG. As can be seen from FIG. 31, 1H (one horizontal scanning period) is composed of two phases. These two phases are switched by the ISEL signal. The ISEL signal is illustrated in FIG.
[0245]
First, the ISEL signal will be described. The
[0246]
When the ISEL signal is at the L level, the current output circuit A that outputs a 25-fold current is selected, and the current from the
[0247]
As shown in FIG. 30, when the writing pixel row is the (1) pixel row (see the 1H column in FIG. 30), the
[0248]
Ideally, the
[0249]
Since five pixel rows are selected at the same time (K = 5), five
[0250]
Therefore, the
[0251]
In the next 1 / 2H (1/2 of the horizontal scanning period), only the
[0252]
Further, since ISEL is at the H level, the current output circuit B that outputs a five-fold current is selected, and the current output circuit B and the
[0253]
From the above, the
[0254]
In the next horizontal scanning period, one pixel row and a writing pixel row shift. That is, this time, the writing pixel row is (2). In the first 1 / 2H period, as shown in FIG. 31, when the write pixel row is the (2) pixel row, the
[0255]
Therefore, the switching
[0256]
Since five pixel rows are selected at the same time (K = 5), five
[0257]
In the next 1 / 2H (1/2 of the horizontal scanning period), only the
[0258]
Therefore, the
[0259]
Further, since ISEL is at the H level, the current output circuit B that outputs a five-fold current is selected, and the current output circuit 1222b and the
[0260]
From the above, the
[0261]
In the driving method described with reference to FIG. 30, a G pixel row (G is 2 or more) is selected in the first period, and programming is performed so that an N-fold current flows in each pixel row. In a second period after the first period, a B pixel row (B is smaller than G, 1 or more) is selected, and programming is performed so that N times the current flows to the pixel.
[0262]
However, there are other strategies. In the first period, G pixel rows (G is 2 or more) are selected, and programming is performed so that the total current of each pixel row becomes N times the current. In a second period after the first period, a B pixel row (B is smaller than G, 1 or more) is selected, and a current of the sum of the selected pixel rows (however, when the selected pixel row is 1, This is a method of programming so that the current of one pixel row) becomes N times. For example, in FIG. 30 (a1), five pixel rows are simultaneously selected, and twice the current flows through the
[0263]
In FIG. 31, the period during which a plurality of pixel rows are selected at the same time is ＨH, and the period during which one pixel row is selected is ＨH, but the present invention is not limited to this. The period for simultaneously selecting a plurality of pixel rows may be １ ／ H, and the period for selecting one pixel row may be ／ H. In addition, the period in which the period for selecting a plurality of pixel rows at the same time and the period for selecting one pixel row are added is 1H, but is not limited to this. For example, the period may be 2H or 1.5H.
[0264]
In FIG. 30, the period in which five pixel rows are simultaneously selected may be set to 1 / 2H, and two pixel rows may be simultaneously selected in the next second period. Even in this case, a practically acceptable image display can be realized.
[0265]
Further, in FIG. 30, the first period for simultaneously selecting five pixel rows is set to 1 / 2H, and the second period for selecting one pixel row is set to 1 / 2H. However, the present invention is not limited to this. Absent. For example, the first stage may select five pixel rows at the same time, and the second period may select three pixel rows among the five pixel rows and finally select three pixel rows. . That is, image data may be written to a pixel row in a plurality of stages.
[0266]
The above embodiment is a method of sequentially selecting one pixel row and performing current programming on the pixels, or a method of sequentially selecting a plurality of pixel rows and performing current programming on the pixels. However, the present invention is not limited to this. A method of sequentially selecting one pixel row according to image data and performing current programming on the pixel may be combined with a method of sequentially selecting a plurality of pixel rows and performing current programming on the pixel.
[0267]
Hereinafter, the interlace driving according to the embodiment of the present invention will be described. FIG. 133 shows a configuration of a display panel according to an embodiment of the present invention which performs interlace driving. In FIG. 133, the
[0268]
Therefore, the image data of the odd-numbered pixel rows is sequentially rewritten by the operation (control) of the gate driver circuit 12a1. In the odd-numbered pixel rows, the lighting (non-lighting) of the EL elements is controlled by the operation (control) of the gate driver circuit 12b1. Further, the image data of the even-numbered pixel rows is sequentially rewritten by the operation (control) of the gate driver circuit 12a2. Further, in the even-numbered pixel rows, the lighting (non-lighting) of the EL elements is controlled by the operation (control) of the gate driver circuit 12b2.
[0269]
FIG. 134A shows the operation state of the display panel in the first field. FIG. 134B shows an operation state of the display panel in the second field. It is assumed that one frame is composed of two fields for ease of explanation. In FIG. 134, the hatched
[0270]
FIG. 135 shows an image display state in the first field. FIG. 135 (a) shows an odd pixel row position where a writing pixel row (current (voltage) programming is performed. FIG. 135 (a1) → (a2) → (a3) sequentially shifts the writing pixel row position. In the first field, the odd-numbered pixel rows are sequentially rewritten (the image data of the even-numbered pixel rows are retained), and FIG.135 (b) shows the display state of the odd-numbered pixel rows. 135 (b) shows only the odd-numbered pixel rows, the even-numbered pixel rows are shown in Fig. 135 (c), and as is clear from Fig. 135 (b), the EL of the pixels corresponding to the odd-numbered pixel rows. The
[0271]
FIG. 136 shows an image display state in the second field. FIG. 136 (a) illustrates the write pixel row (the position of the odd pixel row where the current (voltage) programming is performed. The write pixel row position is sequentially shifted as shown in FIG. 136 (a1) → (a2) → (a3)). In the second field, the even-numbered pixel rows are sequentially rewritten (the image data of the odd-numbered pixel rows are retained), and FIG.136 (b) shows the display state of the odd-numbered pixel rows. 136 (b) shows only the odd-numbered pixel rows, the even-numbered pixel rows are shown in Fig. 136 (c), and, as is clear from Fig. 136 (b), the EL of the pixels corresponding to the even-numbered pixel rows. The
[0272]
By driving as described above, interlaced driving can be easily realized on the EL display panel. In addition, by performing the N-fold pulse driving, insufficient writing does not occur and moving image blur does not occur. Further, control of a current (voltage) program and lighting control of the
[0273]
The driving method according to the embodiment of the present invention is not limited to the driving methods shown in FIGS. 135 and 136. For example, the driving method shown in FIG. 137 is also exemplified. 135 and 136, the odd-numbered pixel rows or even-numbered pixel rows on which the current (voltage) programming is performed are set as the non-display area 52 (non-lighting, black display). In the embodiment shown in FIG. 137, both the gate driver circuits 12b1 and 12b2 for controlling the lighting of the
[0274]
FIG. 137 shows a driving method for making the lighting control of the odd-numbered pixel rows and the even-numbered pixel rows the same. However, the present invention is not limited to this. FIG. 138 shows an embodiment in which lighting control of odd-numbered pixel rows and lighting control of even-numbered pixel rows are made different. In particular, FIG. 138 shows an example in which the reverse pattern of the lighting state of the odd-numbered pixel row (the
[0275]
In addition, in FIGS. 136 and 135, it is not limited to setting all the pixel rows in the odd-numbered pixel rows or the even-numbered pixel rows to the non-lighting state.
[0276]
In the above-described embodiment, the driving method for executing the current (voltage) program for each pixel row has been described. However, the driving method of the present invention is not limited to this. Needless to say, current (voltage) programming may be performed simultaneously on two pixel rows (a plurality of pixel rows) as shown in FIG. 139 (FIG. 27). And its description). FIG. 139 (a) shows an embodiment of an odd field, and FIG. 139 (b) shows an embodiment of an even field. In odd fields, (1, 2) pixel rows, (3, 4) pixel rows, (5, 6) pixel rows, (7, 8) pixel rows, (9, 10) pixel rows, (11, 12) pixels ...,...,... (N, n + 1) pixel rows (n is an integer of 1 or more) are sequentially selected as two pixel rows, and current programming is performed. In even fields, (2,3) pixel rows, (4,5) pixel rows, (6,7) pixel rows, (8,9) pixel rows, (10,11) pixel rows, (12,13) pixel rows ... (N + 1, n + 2) pixel rows (n is an integer of 1 or more) are sequentially selected as two pixel rows, and current programming is performed.
[0277]
As described above, by selecting a plurality of pixel rows in each field and performing current programming, the current flowing through the
[0278]
In the embodiment of FIG. 139, two pixel rows are selected in each field. However, the present invention is not limited to this, and three pixel rows may be used. In this case, two sets of a method of shifting one pixel and a method of shifting two pixels can be selected as a set of three pixel rows selected in the odd field and the even field. The number of pixel rows selected in each field may be four or more. Further, as shown in FIGS. 125 to 132, one frame may be composed of three or more fields.
[0279]
In the embodiment of FIG. 139, two pixel rows are selected at the same time. However, the present invention is not limited to this. 1H is set to the former half H and the
[0280]
In the even field, the current programming is performed by selecting the second pixel row in the first half H period of the first H period and performing the current programming by selecting the third pixel row in the latter half H period. In the first half of the next second H period, the fourth pixel row is selected and current programming is performed, and in the latter half of the second H period, the fifth pixel row is selected and current programming is performed. Further, the current programming is performed by selecting the sixth pixel row in the first half of the first H period of the next third H period, and selecting the seventh pixel row in the second half of the first H period. Do. ... May be driven.
[0281]
Also in the above-described embodiment, the number of pixel rows selected in each field is two pixel rows. However, the present invention is not limited to this, and three pixel rows may be used. In this case, two sets of a method of shifting one pixel and a method of shifting two pixels can be selected as a set of three pixel rows selected in the odd field and the even field. The number of pixel rows selected in each field may be four or more.
[0282]
In the N-fold pulse driving method according to the embodiment of the present invention, in each pixel row, the waveform of the
[0283]
The cycle of turning on and off the
[0284]
As described above, when the number of divisions of the
[0285]
It is preferable that the number of divisions of the black screen is configured to be changed between a still image and a moving image. When the number of divisions is N = 4, 75% is a black screen and 25% is an image display. At this time, the number of divisions is one in which the 75% black display section is scanned in the vertical direction of the screen in a 75% black band state. The number of divisions is three, which is scanned by three blocks of a 25% black screen and a 25/3% display screen. For still images, increase the number of divisions. For videos, reduce the number of divisions. The switching may be performed automatically (moving image detection or the like) according to the input image, or may be manually performed by the user. In addition, it may be configured to switch to a video or the like of the display device in accordance with the input outlet.
[0286]
For example, in a mobile phone or the like, the number of divisions is set to 10 or more on the wallpaper display and input screen (in extreme cases, it may be turned on and off every 1H). When displaying an NTSC moving image, the number of divisions is set to 1 or more and 5 or less. The number of divisions is preferably configured to be switchable in three or more stages. For example, there is no division number, 2, 4, 8, or the like.
[0287]
The ratio of the black screen to the entire display screen is preferably 0.2 or more and 0.9 or less (1.2 or more and 9 or less when displayed by N), when the area of the entire screen is 1. In particular, it is preferable to be 0.25 or more and 0.6 or less (1.25 or more and 6 or less when indicated by N). If it is less than 0.20, the effect of improving moving image display is low. When the ratio is 0.9 or more, the brightness of the display portion increases, and it is easy to visually recognize that the display portion moves up and down.
[0288]
The number of frames per second is preferably 10 or more and 100 or less (10 Hz or more and 100 Hz or less). Further, the frequency is preferably 12 or more and 65 or less (12 Hz or more and 65 Hz or less). When the number of frames is small, flickering of the screen becomes conspicuous. When the number of frames is too large, writing from the
[0289]
Needless to say, the above items can be applied to the pixel configuration of the current program shown in FIG. 38 and the pixel configuration of the voltage program shown in FIGS. 43, 51, and 54. 38, the
[0290]
In addition, the time when the
[0291]
In addition, it is preferable that the number of divisions of the image is configured to be variable. For example, when the user presses the brightness adjustment switch or turns the brightness adjustment volume, the change is detected and the value of K is changed. You may comprise so that it may change manually or automatically according to the content and data of the image to be displayed.
[0292]
Changing the value of K (the number of divisions of the image display unit 53) in this manner can be easily realized. This is because, in FIG. 6, the timing of the data applied to ST (when the L level is set at 1F) may be adjusted or changed.
[0293]
In FIG. 16 and the like, the period (1F / N) for setting the
[0294]
In the above embodiment, a
[0295]
FIG. 32 is basically the pixel configuration of FIG. In the pixel configuration of FIG. 32, the programmed Iw current flows through the
[0296]
In order to realize reset driving with the pixel configuration of FIG. 1, it is necessary to configure the
[0297]
The driving voltage of the
[0298]
If the amplitude value of the
[0299]
On the other hand, the
[0300]
Hereinafter, the reset driving method will be described with reference to FIG. FIG. 33 is a diagram for explaining the principle of reset driving. First, as illustrated in FIG. 33A, the
[0301]
Note that before the operation in FIG. 33A, it is preferable to perform an operation in which the
[0302]
33A, the Ib current flows, and the terminal voltage of the
[0303]
It is preferable that this period be different for the R, G, and B pixels. This is because the EL material differs for each color pixel, and there is a difference in the rising voltage of the EL material. In each pixel of RGB, the most optimal period is set according to the EL material. In this embodiment, the period is set to 1H or more and 5H or less. However, it is needless to say that the period may be set to 5H or more in a driving method mainly using black insertion (black screen writing). The longer the period, the better the black display state of the pixel.
[0304]
After the implementation of FIG. 33 (a), the state of FIG. 33 (b) is set in a period of 1H or more and 5H or less. FIG. 33B shows a state in which the
[0305]
If the program current Iw is 0 (A), the
[0306]
After the current programming of FIG. 33B, as shown in FIG. 33C, the
[0307]
That is, the driving method (reset driving) described with reference to FIG. 33 disconnects the driving
[0308]
In the image display state (if an instantaneous change can be observed), first, the pixel row on which current programming is performed is in a reset state (black display state), and after 1H, current programming is performed (at this time, Is also in a black display state because the
[0309]
Although the current programming is performed 1 H after the reset, this period may be set within about 5 H. This is because it takes a relatively long time for the reset of FIG. 33A to be completely performed. If this period is set to 5H, 5 pixel rows should display black (6 pixel rows including the current programming pixel row).
[0310]
Further, the reset state is not limited to being performed one pixel row at a time, but may be performed simultaneously for a plurality of pixel rows. Alternatively, the scanning may be performed while simultaneously resetting a plurality of pixel rows and overlapping each other. For example, if four pixel rows are to be reset simultaneously, the pixel rows (1), (2), (3), and (4) are reset in the first horizontal scanning period (one unit), and the next second horizontal row is reset. During the scanning period, the pixel rows (3), (4), (5), and (6) are reset, and during the next third horizontal scanning period, the pixel rows (5), (6), (7), and (8) are reset. State. Further, a driving state in which the pixel rows (7), (8), (9), and (10) are reset in the next fourth horizontal scanning period is exemplified. It should be noted that the driving states of FIGS. 33 (b) and 33 (c) are also implemented in synchronization with the driving state of FIG. 33 (a).
[0311]
Needless to say, the driving shown in FIGS. 33B and 33C may be performed after all the pixels of one screen are reset at the same time or in the scanning state. Needless to say, the reset state (interlacing of one or more pixel rows) may be set in the interlaced driving state (interlacing scanning of one or more pixel rows). Further, a random reset state may be performed. Further, the description of the reset driving according to the embodiment of the present invention is a method of operating a pixel row (that is, controlling the vertical direction of the screen). However, the concept of the reset drive is not limited to the control direction of the pixel row. For example, it goes without saying that the reset driving may be performed in the pixel column direction.
[0312]
Note that the reset drive in FIG. 33 can be combined with the N-fold pulse drive and the like in the embodiment of the present invention, and further excellent image display can be realized by combining with the interlace drive. In particular, the configuration of FIG. 22 is a driving method of intermittent N / K times pulse driving (a plurality of lighting regions are provided in one screen. This driving method is easy by controlling the
[0313]
Needless to say, further excellent image display can be realized by combining with another driving method, for example, a precharge driving method described below. As described above, it goes without saying that reset driving can be performed in combination with the other embodiments of the present specification, similarly to the embodiment of the present invention.
[0314]
FIG. 34 is a configuration diagram of a display device that realizes reset driving. The
[0315]
Therefore, the
[0316]
FIG. 35 is a timing chart of the reset drive. When an ON voltage is applied to the
[0317]
In the timing chart of FIG. 35, the reset time is 2H (an on-voltage is applied to the
[0318]
The H period for the reset period can be easily changed by the DATA (ST) pulse period input to the
[0319]
After the reset for the 1H period, an on-voltage is applied to the
[0320]
After the current programming, an off-voltage is applied to the
[0321]
In FIG. 35, the reset period was a 1H period. FIG. 36 shows an embodiment in which the reset period is set to 5H. The H period for the reset period can be easily changed by the DATA (ST) pulse period input to the
[0322]
FIG. 36 shows an embodiment in which the reset period is set to 5H. This reset state was a continuous state. However, the reset state is not limited to being performed continuously. For example, the signal output from each
[0323]
In the circuit configuration of FIG. 34, the
[0324]
As is apparent from the addition of the
[0325]
For example, when the H-level signal is being output to the second of the
[0326]
Similarly, when an H-level signal is output to the third position of the
[0327]
In the programmed state, if the
[0328]
The above embodiment is an embodiment relating to the pixel configuration of FIG. 32 (basically, FIG. 1). However, the present invention is not limited to this. For example, the present invention can be implemented even with a current mirror pixel configuration as shown in FIG. In FIG. 38, the N-fold pulse driving shown in FIGS. 13 and 15 can be realized by controlling the
[0329]
As shown in FIG. 39A, the
[0330]
The reset state (state in which no current flows) of the
[0331]
In FIG. 39 (a), similarly to FIG. 33 (a), the longer the reset execution time is, the more the Ib current flows and the terminal voltage of the
[0332]
33 (a) is the same, but when the reset state of FIG. 39 (a) and the current program state of FIG. 39 (b) are performed in synchronization with each other, the reset state of FIG. There is no problem since the period up to the current program state in FIG. 39B is a fixed value (constant value) (it is fixed). That is, the period from the reset state in FIG. 33A or FIG. 39A to the current programming state in FIG. 33B or FIG. 39B is 1H or more and 10H or less (10 horizontal scanning periods). Is preferred. Furthermore, it is preferable to set it to 1H or more and 5H or less. Alternatively, it is preferable to set the period between 20 μsec and 2 msec. If this period is short, the driving
[0333]
After performing FIG. 39A, the state of FIG. 39B is set. FIG. 39B shows a state in which the
[0334]
If the program current Iw is 0 (A) (black display), the
[0335]
After the current programming in FIG. 39B, as shown in FIG. 39C, the
[0336]
In the drive method (reset drive) described with reference to FIGS. 33 and 39, the
[0337]
At least the second operation is performed after the first operation. Note that the operation of disconnecting the driving
[0338]
The pixel configuration of the current mirror in FIG. 39 is a driving method in which the
[0339]
In the pixel configuration of the current mirror shown in FIG. 39, it is not always necessary to disconnect the driving
[0340]
In the image display state (if an instantaneous change can be observed), first, the pixel row on which current programming is performed is in a reset state (black display state), and after a predetermined H, current programming is performed. The pixel row for black display moves from the top to the bottom of the screen, and the image should appear to be rewritten at the position where the pixel row has passed.
[0341]
Although the above embodiment has been described with a focus on the pixel configuration of the current program, the reset drive of the embodiment of the present invention can also be applied to the pixel configuration of the voltage program. FIG. 43 is an explanatory diagram of a pixel configuration (panel configuration) according to an embodiment of the present invention for performing reset driving in a pixel configuration of voltage programming.
[0342]
In the pixel configuration of FIG. 43, a
[0343]
As shown in FIG. 44A, the
[0344]
In the pixel configuration of the voltage program, as in the pixel configuration of the current program, the longer the reset execution time in FIG. 44A is, the more the Ib current flows and the terminal voltage of the
[0345]
Further, it is preferable that the
[0346]
The following describes the pre-stage gate control system more specifically. The pixel row of interest is the (N) pixel row, and its gate signal lines are the
[0347]
In the (N-1) H period, when an ON voltage is applied to the
[0348]
In the (N) period following the (N-1) H period, when an ON voltage is applied to the
[0349]
Similarly, in the (N + 1) -th period following the (N) H-period, when an on-voltage is applied to the
[0350]
In the pre-stage gate control method according to the above-described embodiment of the present invention, the driving
[0351]
The same applies to FIG. 33A. However, when the reset state of FIG. 44A and the voltage program state of FIG. 44B are performed in synchronization with each other, the reset state of FIG. There is no problem because the period up to the current program state in FIG. 44B is a fixed value (constant value) (set to a fixed value). If this period is short, the driving
[0352]
After the implementation of FIG. 44A, the state shown in FIG. FIG. 44B shows a state in which the
[0353]
In the case of performing the white display voltage programming by the configuration of FIG. 43 or the driving method of FIG. 44, even if the characteristic variation of the driving transistor of each pixel occurs, the offset voltage of the completely black display state (each driving transistor) The voltage program is performed from the start voltage at which the current set according to the characteristic of (1) flows. Therefore, the time programmed to the target current value becomes equal according to the gradation. Therefore, there is no gradation error due to variation in characteristics of the
[0354]
After the current programming of FIG. 44 (b), as shown in FIG. 44 (c), the
[0355]
As described above, in the reset driving according to the embodiment of the present invention in the voltage program of FIG. 43, first, in synchronization with the HD synchronization signal, the
[0356]
In the above embodiment, the current flowing from the driving
[0357]
The embodiment of the present invention will be described mainly by exemplifying the pixel configuration of the current program shown in FIG. 1 and the like. However, the present invention is not limited to this, and other current program configurations described in FIG. It goes without saying that the present invention can be applied even to (the pixel configuration of the current mirror). Needless to say, the technical concept of turning on / off in a block can be applied to a pixel configuration of a voltage program as shown in FIG.
[0358]
FIG. 40 shows an embodiment of the block drive system. First, for ease of explanation, the description will be made assuming that the
[0359]
In FIG. 40, the
[0360]
It should be noted that blocking with the four
[0361]
Therefore, in the case of the QCIF display panel, since the number of vertical scanning lines is 220, it is necessary to block at least 220/5 = 44 or more, and preferably, block at 220/10 = 11 or more. There is a need to. However, when two blocks are formed in the odd-numbered rows and the even-numbered rows, flickering is relatively small even at a low frame rate, so that two blocks may be sufficient.
[0362]
In the embodiment of FIG. 40, the ON voltage (Vgl) or the OFF voltage (Vgh) is applied sequentially to the
[0363]
In the embodiment of FIG. 40, the
[0364]
The
[0365]
The control timing of the on / off voltage applied to the lighting control line 401 and the timing of the pixel row selection voltage (Vgl) output to the
[0366]
The signal applied to the lighting control line 401 merely turns on and off the current to the
[0367]
Even in the case of the current mirror pixel configuration shown in FIG. 38, the
[0368]
In FIG. 32, if the
[0369]
In the above embodiment, one selected pixel row is arranged (formed) for each pixel row. The present invention is not limited to this, and one selection gate signal line may be arranged (formed) in a plurality of pixel rows.
[0370]
FIG. 41 shows the embodiment. Note that, for ease of description, the pixel configuration will be described mainly by exemplifying the case of FIG. In FIG. 41, the selection
[0371]
Therefore, by selecting the
[0372]
The
[0373]
To realize this operation, in the configuration of FIG. 6, a
[0374]
Although a current N times the predetermined current flows through the
[0375]
In addition, a current (voltage) program is applied to the driving
[0376]
It is preferable that the switching
[0377]
Further, depending on the pixel configuration, when the penetration voltage acts in a direction to increase the current flowing through the
[0378]
Conversely, it is also effective to make the switching
[0379]
The
[0380]
In order to reduce the penetration voltage, the size of the short-
[0381]
There is a correlation between the size of the short-circuit transistor and the penetration voltage. FIG. 194 shows this relationship. It is assumed that the short-circuit transistor is a P-channel transistor. However, an N-channel transistor can be applied.
[0382]
In FIG. 194, the horizontal axis is Scc / n. Scc is the sum of the sizes of the short-circuit transistors as described above. n is the number of connected short-circuit transistors. In FIG. 194, the horizontal axis is obtained by dividing Scc by n pieces. That is, the size of each short-circuit transistor is one.
[0383]
In the first embodiment, the size Scc of the short-circuit transistor is defined as channel width W (μm) and channel length L (μm). If the number of short-circuit transistors is n = 4, Scc / n = 5 × 6 × 4/4 = 30 (square μm). In FIG. 194, the vertical axis represents the penetration voltage (V).
[0384]
If the punch-through voltage is not less than 0.3 (V), laser shot unevenness occurs and is visually unacceptable. Therefore, the size of each short-circuit transistor needs to be 25 (square μm) or less. On the other hand, if the short-circuit transistor is not set to 5 (square μm) or more, the processing accuracy of the transistor will not be high, and the variation will be large. In addition, there is a problem in driving performance. From the above, it is necessary to set the short-
[0385]
The punch-through voltage of the short-circuit transistor also has a correlation with the amplitude value (Vgh-Vgl) of the voltage (Vgh, Vgl) for driving the short-circuit transistor. The punch-through voltage increases as the amplitude value increases. This relationship is illustrated in FIG. In FIG. 196, the horizontal axis represents the amplitude value (Vgh−Vhl) (V). The vertical axis is the penetration voltage. As described with reference to FIG. 194, the penetration voltage needs to be 0.3 (V) or less.
[0386]
Note that the permissible value of the penetration voltage 0.3 (V) is, in other words, １ ／ or less (20% or less) of the amplitude value of the
[0387]
On the other hand, if the amplitude value (Vgh−Vhl) of the gate signal line is not more than 4 (V), the
[0388]
Hereinafter, another driving method according to the embodiment of the present invention will be described with reference to the drawings. FIG. 125 is an explanatory diagram of a display panel for performing sequence driving according to an embodiment of the present invention. The
[0389]
A signal output from the
[0390]
When the
[0391]
In the configuration of FIG. 126, when the
[0392]
When the
[0393]
In the configuration of FIG. 126, when the
[0394]
Basically, when one frame is composed of three fields, R image data is sequentially written to the
[0395]
As described above, for each field, R data → G data → B data → R data → G data → B data → R data →... The N-fold pulse driving by turning on / off the switching
[0396]
In the above-described embodiment, when writing image data to the
[0397]
For example, when writing image data to the
[0398]
As described above, in order to hold the image data of the pixels other than the color pixel being rewritten, it is sufficient that the RGB signal can independently control the
[0399]
With the above configuration, when the
[0400]
In the second field, when the
[0401]
In the third field, when the
[0402]
In the embodiment of FIG. 125, a
[0403]
In the configuration of FIG. 125 and the like, it has been described that when the
[0404]
FIG. 126 shows a configuration in which measures have been taken to eliminate this floating state. The terminal a of the
[0405]
In the state of FIG. 126, the
[0406]
The above state is a rewriting state of the B pixel, and a black display voltage is applied to the R pixel and the G pixel. By controlling the
[0407]
In the above embodiment, the
[0408]
FIG. 127 shows an embodiment in which the color of a pixel to be rewritten is changed every 1H. In FIGS. 127 to 129, the
[0409]
It is needless to say that in the driving methods shown in FIGS. 125 to 129, N-fold pulse driving and M-row simultaneous driving as shown in FIG. 13 may be performed. FIGS. 125 to 129 illustrate the writing state of the
[0410]
Also, one frame is not limited to being composed of three fields. The number of fields may be two or four or more. In the case where one frame is composed of two fields and three primary colors of RGB, an embodiment in which R and G pixels are rewritten in the first field and B pixels are rewritten in the second field is exemplified. If one frame is composed of four fields and three primary colors of RGB, the R pixel is rewritten in the first field, the G pixel is rewritten in the second field, and the B pixel is rewritten in the third and fourth fields. Is exemplified. In these sequences, white balance can be more efficiently obtained by considering the luminous efficiency of the
[0411]
In the above embodiment, the
[0412]
In the embodiment of FIG. 127, the R pixel is rewritten at 1H in the first field, the G pixel is rewritten at 2H, the B pixel is rewritten at 3H, the R pixel is rewritten at 4H, and so on. And the driving method. Of course, the color of the pixel to be rewritten may be changed every two or more horizontal scanning periods, or the color of the pixel to be rewritten may be changed every ３ field.
[0413]
In the embodiment of FIG. 127, the R pixel is rewritten at 1H of the first field, the G pixel is rewritten at 2H, the B pixel is rewritten at 3H, and the R pixel is rewritten at 4H. The G pixel is rewritten at 1H in the second field, the B pixel is rewritten at 2H, the R pixel is rewritten at 3H, and the G pixel is rewritten at 4H. The B pixel is rewritten at 1H in the third field, the R pixel is rewritten at 2H, the G pixel is rewritten at 3H, and the B pixel is rewritten at 4H.
[0414]
As described above, the R, G, and B pixels can be rewritten arbitrarily or with a predetermined regularity in each field, thereby preventing R, G, and B color separation. Further, generation of flicker can be suppressed.
[0415]
In FIG. 128, the number of colors of the
[0416]
In FIG. 128, the color position of the pixel to be rewritten is changed every 1H. The R, G, and B pixels can be different in each field (needless to say, they may have a predetermined regularity), and by sequentially rewriting, the R, G, and B color separation can be prevented. Further, generation of flicker can be suppressed.
[0417]
In the embodiment of FIG. 128 as well, for each picture element (a set of RGB pixels), the RGB lighting time or the light emission intensity is made to match. It goes without saying that this is carried out in the embodiments shown in FIGS. 126 and 127 as well. This is because the color becomes uneven.
[0418]
As shown in FIG. 128, the case where the number of colors of pixels to be rewritten every 1H (the three colors of R, G, and B are rewritten at the 1Hth in the first field of FIG. 128) is plural in FIG. , The
[0419]
The display panel of the embodiment in FIG. 129 has W (white)
[0420]
In the driving method of FIG. 129, it goes without saying that the driving methods of FIGS. 127 and 128 can be implemented. It goes without saying that N-fold pulse driving and M pixel row simultaneous driving can be implemented. These items can be easily embodied by those skilled in the art in the present specification, and thus description thereof is omitted.
[0421]
Although the embodiments of the present invention have been described assuming that the display panel of the embodiment of the present invention has the three primary colors of RGB for ease of explanation, the present invention is not limited to this. In addition to RGB, cyan, yellow, and magenta may be added, or a display panel using a single color of R, G, and B, or two colors of R, G, and B may be used.
[0422]
In the above-described sequence driving method, RGB is operated for each field, but it is needless to say that the present invention is not limited to this. The embodiments of FIGS. 125 to 129 describe a method of writing image data to the
[0423]
In the driving methods shown in FIGS. 127 and 128, the RGB images can be sequentially displayed by controlling the
[0424]
FIG. 130B shows an embodiment in which a plurality of
[0425]
FIG. 131A shows a case where the area of the
[0426]
FIG. 131B shows an embodiment in which one field (frame) period has a plurality of
[0427]
The driving method according to the embodiment of the present invention is not limited to either FIG. 131 (a) or FIG. 131 (b). The purpose of the present invention is to generate a
[0428]
130 to 131 are not limited to the driving methods according to the embodiment of the present invention shown in FIGS. 125 to 129. As shown in FIG. 41, if the current flowing through the EL element 15 (
[0429]
In order to realize the above driving, as shown in FIG. 132, the gate driver circuit 12bR for controlling the gate signal line 17bR, the gate driver circuit 12bG for controlling the gate signal line 17bG, and the gate signal line 17bB are controlled. The gate driver circuit 12bB may be formed or arranged. Driving the gate drivers 12bR, 12bG, and 12bB of FIG. 132 by the method described in FIG. 6 and the like can realize the driving methods of FIGS. Needless to say, the driving method shown in FIG. 16 can be realized with the configuration of the display panel shown in FIG.
[0430]
In addition, in the configuration shown in FIGS. 125 to 128, if the method is to rewrite black image data to the
[0431]
In FIG. 15, FIG. 18, FIG. 21, etc., it is assumed that the
In order to introduce the concept of output enable (OEV), it is defined as follows. By performing the OEV control, it becomes possible to apply the on / off voltage (Vgl voltage, Vgh voltage) to the
For ease of description, in the display panel according to the embodiment of the present invention, the description will be made assuming that the
[0432]
The
[0433]
That is, when the
[0434]
The data held in the shift register of the
[0435]
That is, when the
[0436]
The screen brightness is adjusted by the control of OEV2. There is an allowable range of brightness that can be changed depending on the screen brightness. FIG. 175 illustrates the relationship between the allowable change (%) and the screen luminance (nt). As can be seen from FIG. 175, the permissible change amount is small for a relatively dark image. Therefore, the brightness adjustment of the
[0437]
FIG. 140
[0438]
However, the present invention is not limited to this, and may be less than 1H (１ ／ H in FIG. 143) as shown in FIG. 143, or may be 1H or less. In other words, the present invention is not limited to the 1H unit, and generation other than the 1H unit is easy. An OEV2 circuit formed or arranged at the output stage of the
[0439]
In FIG. 141, the ON time of the
[0440]
In the second field subsequent to the first field, the on-voltage is applied to the
[0441]
As described above, the sum of the ON times applied to the
[0442]
In FIG. 142, the ON time of the
[0443]
In FIG. 142, at point A, the gate signal line 17B (EL-side selection signal line) (1) changes from an ON voltage (Vgl) applied state to an OFF voltage (Vgh) applied state. The gate signal line 17B (EL side selection signal line) (2) changes from the off voltage (Vgh) applied state to the on voltage (Vgl) applied state. Therefore, at point A, the signal waveform of gate signal line 17B (EL-side selection signal line) (1) and the signal waveform of gate signal line 17B (EL-side selection signal line) (2) cancel each other. Therefore, even when the
[0444]
FIG. 142 shows an embodiment in which the ON time is 1.5H. However, the present invention is not limited to this. Needless to say, as shown in FIG. 144, the application time of the on-voltage may be 1H or less.
[0445]
By adjusting the period during which the ON voltage is applied to the gate signal line 17B (EL-side selection signal line), the luminance of the
[0446]
FIG. 109 illustrates the relationship between OEV2 and the signal waveform of the
[0447]
In the embodiment of FIGS. 109 (a), (b) and (c), the duty ratio control is performed in a period shorter than 1H. However, the present invention is not limited to this, and the duty ratio control may be performed in 1H units as shown in FIG. FIG. 109D shows an embodiment in which the duty ratio is 1/2.
FIG. 109A shows that the period during which OEV2 is at the L level is the shortest. Therefore, the period during which the ON voltage is applied to the
FIG. 109A shows that the period during which OEV2 is at the L level is the shortest. Therefore, the period during which the ON voltage is applied to the
Further, as illustrated in FIG. 146, a set of a period in which an ON voltage is applied and a period in which an OFF voltage is applied in a 1H period may be provided a plurality of times. FIG. 146 (a) shows an embodiment provided six times. FIG. 146 (b) shows an embodiment provided three times. FIG. 146 (c) shows an embodiment provided once. In FIG. 146, the display luminance is lower in FIG. 146 (b) than in FIG. 146 (a). Further, the display luminance is lower in FIG. 146 (c) than in FIG. 146 (b). Therefore, the display luminance can be easily adjusted (controlled) by controlling the number of ON periods.
[0448]
Hereinafter, the current driver type source driver IC (circuit) 14 according to the embodiment of the present invention will be described. The source driver IC according to the embodiment of the present invention is used to realize the driving method and the driving circuit according to the embodiment of the present invention described above. Further, the driving method, the driving circuit, and the display device of the embodiment of the present invention are used in combination. The description will be made with reference to an IC chip, but the present invention is not limited to this. Needless to say, the IC chip may be formed on the
[0449]
First, FIG. 55 shows an example of a conventional driver circuit of a current drive system. However, FIG. 55 is a principle for explaining the current driver type source driver IC (source driver circuit) 14 according to the embodiment of the present invention.
[0450]
In FIG. 55, reference numeral 551 denotes a D / A converter. An n-bit data signal is input to the D / A converter 551, and an analog signal is output from the D / A converter based on the input data. This analog signal is input to the operational amplifier 552. The operational amplifier 552 is input to the N-
[0451]
If the resistance value of the
[0452]
However, the circuit scale of the DA conversion circuit 551 is large. Further, the circuit scale of the operational amplifier 552 is large. If the DA conversion circuit 551 and the operational amplifier 552 are formed in one output circuit, the size of the
[0453]
The embodiment of the present invention has been made in view of such a point. The
[0454]
FIG. 47 shows a configuration diagram of a current driver type source driver IC (circuit) 14 according to an embodiment of the present invention. FIG. 47 shows a multi-stage current mirror circuit in a case where the current source has a three-stage configuration (471, 472, 473) as an example.
[0455]
In FIG. 47, the current value of the first-stage
[0456]
For example, when one
[0457]
In the source driver IC (circuit) 14 of the current drive method using the multi-stage current mirror circuit according to the embodiment of the present invention, as described above, the current value of the first-stage
[0458]
In particular, the embodiment of the present invention is characterized in that a current mirror circuit (current source 472) in the first stage and a current mirror circuit (current source 472) in the second stage are closely arranged. In the case of the first-stage
[0459]
Like the
[0460]
If transistors forming the current mirror circuit can be arranged closely, naturally, the variation of the transistors is reduced, and the variation of the copied current value is also reduced. Also, the number of the third-stage current mirror circuits (current sources 473) connected to the second-stage current mirror circuits (current sources 472) is reduced. Therefore, the second-stage current mirror circuit (current source 472) and the third-stage current mirror circuit (current source 473) can be arranged closely.
[0461]
That is, as a whole, the transistors in the current receiving units of the first-stage current mirror circuit (current source 471), the second-stage current mirror circuit (current source 472), and the third-stage current mirror circuit (current source 473) are used. Can be placed closely. Therefore, since the transistors constituting the current mirror circuit can be arranged closely, variations in the transistors are reduced, and variations in the current signal from the output terminal are extremely reduced (high accuracy).
[0462]
In the embodiment of the present invention, it is expressed as a
[0463]
FIG. 48 is a more specific structure diagram of the source driver IC (circuit) 14. FIG. 48 illustrates a portion of the third
[0464]
The transistors constituting the source driver IC (circuit) 14 according to the embodiment of the present invention are not limited to the MOS type, but may be of the bipolar type. The invention is not limited to a silicon semiconductor, but may be a gallium arsenide semiconductor. Further, a germanium semiconductor may be used. Alternatively, the substrate may be directly formed by a polysilicon technology such as low-temperature polysilicon or an amorphous silicon technology.
[0465]
As is apparent from FIG. 48, a case of a 6-bit digital input is shown as one embodiment of the present invention. That is, since it is 2 to the sixth power, 64 gradation display is performed. By mounting the
[0466]
In the case of 64 gradations, one D0
[0467]
In FIG. 48, D0 indicates an LSB input, and D5 indicates an MSB input. When the D0 input terminal is at the H level (at the time of positive logic), the
[0468]
For example, when the D1 input terminal is at the H level (at the time of positive logic), the
[0469]
The same applies to the other switches 481. When the D2 input terminal is at the H level (at the time of positive logic), the
[0470]
As described above, according to external data (D0 to D5), a current flows toward the corresponding current source (one unit). Therefore, according to the data, the current flows from 0 to 63 current sources (1 unit).
[0471]
Although the embodiment of the present invention uses 63 current sources of 6 bits for ease of description, the present invention is not limited to this. In the case of 8 bits, 255
[0472]
Further, all the
[0473]
The size of the transistor forming the
[0474]
FIG. 119 shows the relationship between the transistor size and the variation in the output current. The horizontal axis of the graph in FIG. 119 is the transistor size (square μm). The vertical axis shows the variation of the output current in%. However, the variation% of the output current can be calculated by forming a unit current source (one unit transistor) 484 in 63 sets (forming 63 units), forming a large number of sets on a wafer, and reducing the variation in output current. It is what I sought. Therefore, the horizontal axis of the graph is shown by the transistor size (the size of the unit transistor 484) constituting one unit current source, but the area is 63 times since there are actually 63 parallel transistors. However, FIG. 119 considers the size of the
[0475]
In the case of 64 gradations, 100/64 = 1.5%. Therefore, the output current variation needs to be within 1.5%. In order to make it 1.5% or less from FIG. 119, the size of the unit transistor needs to be 2 μm or more (63 unit transistors of 2 μm operate for 64 gradations). On the other hand, there is a limit on the transistor size. This is because the IC chip size becomes large and the width per output is limited. From this point, the upper limit of the size of the
[0476]
In the case of 128 gradations, 100/128 = 1%. Therefore, the output current variation must be within 1%. In order to make it 1% or less from FIG. 119, the size of the unit transistor needs to be 8 square μm or more. Therefore, in the case of 128 gradation display, the size of the
[0477]
Generally, when the number of gradations is K and the size of the
The relationship of 40 ≦ K / √ (St) and St ≦ 300 is satisfied.
More preferably, it is preferable to satisfy the relationship of 120 ≦ K / √ (St) and St ≦ 300.
[0478]
The above example is a case where 63 transistors are formed with 64 gradations. When 64 gradations are formed by 127
[0479]
It is necessary to consider not only the size but also the shape of the
[0480]
The effect of the kink occurs when the
[0481]
Therefore, the potential of the
[0482]
FIG. 123 is a graph of a deviation (variation) from the unit transistor L / W and a target value. When the L / W ratio of the unit transistor is 2 or less, the deviation from the target value is large (the slope of the straight line is large). However, as L / W increases, the deviation of the target value tends to decrease. When the unit transistor L / W is 2 or more, the change in deviation from the target value is small. The deviation (variation) from the target value is L / W = 2 or more and 0.5% or less. Therefore, the accuracy of the transistor can be adopted in the
[0483]
However, the channel length L of the
[0484]
From the above, it is preferable that the unit transistor L / W be two or more. Further, L / W is preferably set to 100 or less. More preferably, L / W is preferably 40 or less.
[0485]
Further, the magnitude of L / W also depends on the number of gradations. When the number of gradations is small, the difference between the gradations is large, so that there is no problem even if the output current of the
[0486]
In consideration of the above, the
(√ (K / 16)) ≦ L / W ≦ and (√ (K / 16)) × 20
Is formed (formed) so as to satisfy the relationship (1). FIG. 120 illustrates this relationship. The upper side of the straight line in FIG. 120 is an implementation range of the embodiment of the present invention.
[0487]
The variation of the output current of the
[0488]
It is considered that the IC breakdown voltage affects the output variation of the
[0489]
FIG. 121 illustrates the relationship between the IC breakdown voltage and the output variation of the
[0490]
As can be seen from FIG. 121, up to an IC withstand voltage of about 9 (V), the increase ratio of the variation ratio (the output current variation of the unit transistor 484) to the IC process is small. However, when the IC breakdown voltage is 10 (V) or more, the gradient of the variation ratio with respect to the IC breakdown voltage increases.
[0490]
The variation ratio within 3 in FIG. 121 is the variation allowable range in the 64-gradation to 256-gradation display. However, this variation ratio differs depending on the area and L / W of the
[0492]
On the other hand, the potential of the
[0493]
Therefore, the output terminal 681 (the terminal 681 is connected to the
[0494]
From the above, it is preferable to use a process in which the withstand voltage of the
[0495]
In the above description, the withstand voltage process of the
[0496]
The area of the
[0497]
As shown in FIG. 122, the variation ratio gradually increases from 2 (μm) to 9 to 10 (μm) from the unit transistor W, and the variation ratio tends to increase more than 10 (μm). In addition, the variation ratio tends to increase when the channel width W is 2 (μm) or less.
[0498]
The variation ratio within 3 in FIG. 122 is an allowable variation range in the 64-gradation to 256-gradation display. However, the variation ratio differs depending on the area of the
[0499]
From the above, it is preferable that the channel width W of the
[0500]
As shown in FIG. 52, the current flowing through the second-stage
[0501]
Since the portion corresponding to D0 is constituted by one
[0502]
The program current Iw is output to the source signal line via the switch controlled by the 6-bit image data D0, D1, D2,..., D5 (the current is drawn). Therefore, according to the ON / OFF of the 6-bit image data D0, D1, D2,..., D5, the output line is connected to the first, second, fourth,. The current of 32 times is added and output. That is, a current value of 0 to 63 times that of the final stage
[0503]
Actually, as shown in FIGS. 76, 77, 78, and 118, the reference currents (IaR, IaG, IaB) for each of R, G, and B are stored in the
In order to realize full color display on the EL display panel, it is necessary to form (create) a reference current for each of RGB. The white balance can be adjusted by the ratio of the RGB reference currents. In the case of the current driving method, the embodiment of the present invention determines the value of the current flowing through the
The luminous efficiency of an EL element is determined by the thickness of the EL material deposited or applied. Or it is the dominant factor. The film thickness is almost constant for each lot. Therefore, if the formed film thickness of the
[0504]
FIG. 49 shows an example of a circuit diagram of 176 outputs (N × M = 176) by a three-stage current mirror circuit. In FIG. 49, the
[0505]
Note that the dense arrangement means that the first
[0506]
The current or voltage output side and the current or voltage input side mean the following relationship. In the case of the voltage transfer in FIG. 50, the transistor 471 (output side) of the (I) -th current source and the
[0507]
Although the number of the
[0508]
Similarly, the number of the
[0509]
Therefore, according to the embodiment of the present invention, a configuration in which one
[0510]
The above is also applied to the configuration of the
[0511]
The above is also applicable to the relationship with the
[0512]
Here, the
[0513]
It is preferable that the
[0514]
Since the
[0515]
As described above, the configuration in which the
[0516]
Although the
[0517]
FIG. 51 shows an embodiment of the current transfer configuration. FIG. 50 shows an embodiment of the voltage transfer configuration. 50 and 51 are the same as the circuit diagrams, and differ in the layout configuration, that is, the way of wiring. In FIG. 50,
[0518]
In FIG. 51,
[0519]
In FIG. 50, the gate voltage of the first-stage current source constituted by the variable resistor 491 (used to change the current) and the N-
[0520]
On the other hand, in FIG. 51, the gate voltage of the first-stage current source constituted by the
[0521]
Note that, in the embodiment of the present invention, the relationship between the first current source and the second current source is mainly described for ease of explanation or for easy understanding. It is needless to say that the present invention is not limited to the above and can be applied (applicable) to the relationship between the second current source and the third current source, or to the relationship between other current sources.
[0522]
In the layout configuration of the voltage transfer type current mirror circuit shown in FIG. 50, the N-
[0523]
On the other hand, in the layout configuration of the current transfer type current mirror circuit shown in FIG. 51, the N-
[0524]
From the above, the circuit configuration of the multi-stage current mirror circuit according to the embodiment of the present invention (the current driver type source driver IC (circuit) 14 according to the embodiment of the present invention performs current transfer instead of voltage transfer). It is preferable to adopt a layout configuration because variation can be reduced, and it is needless to say that the above embodiment can be applied to other embodiments of the present invention.
[0525]
For the sake of explanation, the case where the first-stage current source is switched to the second-stage current source is shown, but the second-stage current source is switched to the third-stage current source, the third-stage current source is switched to the fourth-stage current source,. It goes without saying that the same applies to the case of multiple stages such as. Needless to say, the embodiment of the present invention may employ a single-stage current source configuration (see FIGS. 48, 164, 165, 166, etc.).
FIG. 52 shows an example in which the three-stage current mirror circuit (three-stage current source) of FIG. 49 is of a current transfer type (therefore, FIG. 49 shows a voltage transfer type circuit configuration). ).
[0526]
In FIG. 52, first, a reference current is created by the
[0527]
The gate voltage of the first-stage current source by the
[0528]
FIG. 53 is characterized in that a first-stage
[0529]
Vt variations (characteristic variations) of the transistors vary by about 100 (mV) within one wafer. However, the Vt variation of the transistor formed close to 100 μm is at least 10 (mV) or less (actual measurement). That is, by forming transistors close to each other to form a current mirror circuit, it is possible to reduce variations in output current of the current mirror circuit. Therefore, it is possible to reduce the variation in the output current of each terminal of the source driver IC.
[0530]
Note that although the description will be made on the assumption that the variation of the transistor is Vt, the variation of the transistor is not limited to Vt. However, since Vt variation is a main factor of transistor characteristic variation, the description is made on the assumption that Vt variation = transistor variation for easy understanding.
[0531]
FIG. 118 shows the measurement results of the transistor formation area (square millimeter) and the output current variation of the
[0532]
However, the absolute value of the output current differs for each wafer. However, this problem can be solved by adjusting the reference current or setting it to a predetermined value in the source driver IC (circuit) 14 according to the embodiment of the present invention. In addition, it is possible to cope (can be solved) with a circuit device such as a current mirror circuit.
[0533]
In the embodiment of the present invention, the amount of current flowing through the
[0534]
In order to make the output current variation (%) within 1%, it is necessary to make the formation area of the transistor group (transistors to suppress the variation) within 2 square millimeters as shown in the result of FIG. . More preferably, the variation in the output current (that is, the variation in the Vt of the transistor) is set to be within 0.5%. As shown in the results of FIG. 118, the formation area of the transistor group 521 may be set within 1.2 square millimeters. Note that the formation area is an area of length × width. For example, as an example, for 1.2 square millimeters, it is 1 mm × 1.2 mm.
[0535]
The same applies to a set of unit transistors 484 (a cluster of 63
[0536]
Note that the above is particularly the case of 8 bits (256 gradations) or more. In the case of 256 gradations or less, for example, in the case of 6 bits (64 gradations), the variation of the output current may be about 2% (there is no problem in actuality in image display). In this case, the transistor group 521 may be formed within 5 square millimeters. Further, both the transistor group 521 (in FIG. 52, two
[0537]
As shown in FIG. 52, the source driver IC (circuit) 14 according to the embodiment of the present invention includes a plurality of current sources such as a parent, a child, and a grandchild connected in multiple stages, and the current sources are densely arranged. (Of course, two-stage connection of parent and child may be used). In addition, current is passed between the current sources (between the transistor groups 521). Specifically, a range (transistor group 521) surrounded by a dotted line in FIG. 52 is densely arranged. The transistor group 521 has a relation of voltage transfer. In addition, the parent
[0538]
In the embodiment of the present invention, one
[0539]
Voltage transfer (voltage connection) is performed between the parent
[0540]
Since data is transferred between the
[0541]
This is because, within this range, a difference in transistor characteristics (Vt, mobility (μ)) that is arranged in the silicon chip and has little effect on current transfer will be examined. In particular, this relationship is preferably implemented in a lower transistor group. For example, if the
[0542]
The same applies to the
[0543]
The
[0544]
Voltage is transferred (voltage connection) between the child
[0545]
Since the
[0546]
FIG. 53 shows a case where the current value control element is formed of an electronic regulator. The electronic regulator is composed of a resistor 531 (which creates a current limit and each reference voltage. The
[0547]
In the source driver IC (circuit) 14, a transistor may be referred to as a current source. This is because a current mirror circuit or the like including transistors functions as a current source.
[0548]
The electronic volume circuits are formed (or arranged) according to the number of colors of the EL display panel. For example, in the case of three primary colors of RGB, it is preferable to form (or arrange) three electronic volume circuits corresponding to each color so that each color can be adjusted independently. However, when one color is used as a reference (fixed), an electronic volume circuit for one color is formed (or arranged).
[0549]
FIG. 68 shows a configuration in which a
[0550]
However, the arrangement is not limited to the arrangement of the
[0551]
Forming the controller or the output
[0552]
In the circuit configuration of FIG. 52, one
[0553]
However, when one transistor and one transistor are connected in a one-to-one relationship, the characteristics of the corresponding transistor (such as Vt) vary and the output of the transistor connected to this transistor varies. Would.
[0554]
An embodiment of a configuration that solves this problem is the configuration in FIG. In the configuration of FIG. 58, as an example, a
[0555]
It is preferable that the plurality of
[0556]
Note that the current Ib flowing through the
[0557]
Further, four
[0558]
By configuring the transistors that transfer current as described above with a plurality of transistors, variations in output current as a whole transistor group can be reduced, and variations in output current (program current) at each terminal can be further reduced.
[0559]
An important item is the sum of the formation areas of the
[0560]
Note that the formation area of the transmission transistor group 521 is the total area of the
[0561]
The formation area of the transmission transistor group 521 needs to maintain a predetermined relationship with the
[0562]
The relationship between the formation area of the transistor group 521 and the
[0563]
The
[0564]
1/4 ≦ Tm / Ts ≦ 6
More preferably, the formation area Ts of the unit transistor group and the formation area Tm of the
[0565]
1/2 ≦ Tm / Ts ≦ 4
By satisfying the above relationship, the variation in the output current (program current) at each terminal can be reduced.
[0566]
Further, the formation area Tmm of the
[0567]
1/2 ≦ Tmm / Tms ≦ 8
More preferably, the formation area Ts of the unit transistor group and the formation area Tm of the
[0568]
1 ≦ Tmm / Tms ≦ 4
By satisfying the above relationship, the variation in the output current (program current) at each terminal can be reduced.
[0569]
When the output current Ic1 from the transistor group 521b1, the output current Ic2 from the transistor group 521b2, and the output current Ic3 from the transistor group 521b2 are required, the output current Ic1, the output current Ic2, and the output current Ic3 need to match. In the embodiment of the present invention, the transistor group 521 includes a plurality of
[0570]
The above embodiment is not limited to the configuration of the three-stage current mirror connection (multi-stage current mirror connection) as shown in FIG. It goes without saying that the present invention can be applied to a single-stage current mirror connection. In the embodiment of FIG. 52, a
[0571]
In FIG. 48, a
[0572]
In the configuration of the source driver IC (circuit) 14 according to the embodiment of the present invention, the first bit outputs twice the program current as the 0th bit. The second bit outputs twice the program current as the first bit. The third bit outputs twice as much programming current as the second bit. The fourth bit outputs twice the program current as the third bit. The fifth bit outputs twice as much programming current as the fourth bit. Conversely, each adjacent bit must be configured to output exactly twice the program current.
[0573]
In the configuration of FIG. 58, the output current of the plurality of
[0574]
Therefore, the embodiment of the present invention has a configuration in which a plurality of transistors (current generating means) for generating a reference current for defining the output current of the
[0575]
When the IC chip is a silicon chip, the gate terminal voltage of the
[0576]
In FIG. 60, if the reference current Ib1 and the reference current Ib2 are configured to be individually adjustable, the voltage at the point a and the voltage at the point b of the
[0577]
It is preferable that the current generated by the transistors constituting the current mirror circuit be transferred by a plurality of transistors. The characteristics of the transistors formed in the
[0578]
FIG. 58 shows a current mirror circuit including the
[0579]
The
[0580]
The total area of the
[0581]
It is preferable that the total area Sc and the total area Sb are formed to be substantially equal. It is preferable that the number of
[0582]
This embodiment is shown in FIG. The
[0583]
The relationship between the total area Sd and the total area Sc has a correlation with the output variation. This relationship is illustrated in FIG. Refer to FIG. 121 for the variation ratio and the like. The variation ratio is set to 1 when the total area Sd: the total area Sc = 2: 1 (Sc / Sd = 1/2). As can be seen from FIG. 124, when Sc / Sd is small, the variation ratio suddenly worsens. In particular, it tends to be worse when Sc / Sd = 1/2 or less. When Sc / Sd is 以上 or more, output variation is reduced. The effect of the reduction is moderate. Further, when Sc / Sd = １ ／, the output variation becomes an allowable range. From the above, it is preferable to form them so as to satisfy the relationship of 1/2 <= Sc / Sd. However, as Sc increases, the IC chip size also increases. Therefore, the upper limit is preferably set to Sc / Sd = 4. That is, the relationship of 1/2 <= Sc / Sd <= 4 is satisfied.
[0584]
A> = B means that A is greater than or equal to B. A> B means that A is greater than B. A <= B means that A is B or less. A <B means that A is smaller than B.
[0585]
Further, it is preferable that the total area Sd and the total area Sc be substantially equal. Further, it is preferable that the number of
[0586]
In addition, it is preferable that the
[0587]
The total area Sa is set to be larger than the total area Sb. Preferably, the configuration is such that the relationship of 200Sb >> = Sa >> = 4Sb is satisfied. In addition, the total area of the
[0588]
In FIG. 60 and the like, a transistor or a transistor group is arranged at both ends of the
[0589]
In order to further improve the stability, it is preferable to form or arrange a
[0590]
The above embodiment has a configuration in which a reference current flows, the reference current is copied by a current mirror circuit, and transmitted to the
[0591]
However, even in the black raster display, the reference current flows. For example, the current Ib and the current Ic in FIG. This current becomes a reactive current. It is efficient if the reference current is configured to flow during current programming. Therefore, the reference current is restricted from flowing during the vertical blanking period and the horizontal blanking period of the image. Also, the flow of the reference current is restricted during a wait period or the like.
[0592]
To prevent the reference current from flowing, the
[0593]
Turning off the
[0594]
FIG. 64 is a timing chart. A blanking signal is generated in synchronization with the horizontal synchronization signal HD. When the blanking signal is at the H level, it is a blanking period, and when it is at the L level, it is a period during which a video signal is applied. The
[0595]
Therefore, during the blanking period A, since the
[0596]
Note that on / off control of the
[0597]
52 and 77 are configuration diagrams of the source driver IC (circuit) 14 having a multi-stage connection current mirror configuration. Embodiments of the present invention are not limited to the configuration of multi-stage connection as shown in FIG. The
[0598]
Consider a case where a plurality of source driver ICs (14a, 14b) are arranged adjacent to each other as shown in FIGS. 207, 210, and 228. In the white raster display, it is preferable that the output currents of all terminals (Iout) match without variation. Even if the output current varies, if the output current difference between adjacent output terminals is small, it is not visually recognized as the variation. The variation between adjacent output terminals needs to be within 1%.
[0599]
When the
[0600]
This is because if the absolute value of the output current of the unit transistor group 521 of the
[0601]
In FIG. 167, a
[0602]
The
[0603]
In the
[0604]
Similarly, in the
[0605]
In FIG. 228, the reference voltage Vs is applied to the positive terminal of the
[0606]
The same reference voltage Vs is applied to the
[0607]
With the above configuration, the current Ic flowing through the transistors 473b1 and 473b2 of the
[0608]
In the
[0609]
As described above, the feature of the
[0610]
When a plurality of
[0611]
In the embodiment of the present invention, as shown in FIG. 210, the
[0612]
In the embodiment of FIG. 228, the currents Ic1 and Ic2 flowing through the
[0613]
The resistors R11a and R12a are formed (designed) to have a predetermined ratio of resistance or preferably the same resistance. Similarly, the resistor R21a and the resistor R22a are formed (designed) to have a predetermined ratio of resistance or preferably the same resistance. The same applies to the set of the resistors R11b and R12b, and the set of the resistors R21b and R22b. Here, for ease of explanation, it is assumed that the resistors R11a, R12a, R21a, R22a, R11b, R12b, R21b, and R22b are designed (formed) to have the same resistance value. .
[0614]
The resistors R11a and R12a are formed or arranged close to each other. Similarly, the resistors R21a and R22a are formed or arranged close to each other, and the resistors R11b and R12b are formed or arranged close to each other. Similarly, the resistors R21b and R22b are formed or arranged close to each other. Each resistor is a polysilicon resistor or a diffusion resistor. The value of a resistor formed (configured) in an IC chip has a characteristic that the relative ratio of resistors arranged close to each other can be accurately formed. However, the absolute values often have no precision.
[0615]
The reference current source of the
[0616]
For ease of description, as an example, the description will be made on the assumption that the resistance values of the
[0617]
In FIG. 229, one terminal of the resistors R11a, R21a, R11b, and R21b is connected to the voltage Vp. The reference voltage Vs is applied to the
[0618]
The resistor R22a of the
[0619]
The resistance connected to the
[0620]
With the configuration of FIG. 229, the program output current between the adjacent
[0621]
Note that the resistance R in the
As shown in FIG. 229, the built-in
[0622]
The
[0623]
Similarly, the internal resistor 21b and the resistor 22b at the end of the
[0624]
As shown in FIG. 230, the program current from the
[0625]
FIGS. 228, 229, and 230 show a configuration in which each
[0626]
The resistances R3 and R4 of the
[0627]
The reference voltage Vs is also input to the
[0628]
In the above embodiment, the currents flowing through the transistors 473b1 and 473b2 are the same. However, in FIG. 211, the reference current Ic1 flows through the transistor 473b1 and the reference current Ic2 flows through the transistor 473b2 for ease of explanation. It will be described as.
[0629]
In the configuration of FIG. 210, the unit transistor group 521cn of the
[0630]
Therefore, even when the output current of the
[0631]
That is, in the embodiment of the present invention, by configuring the reference current Ic1 of the transistor 473b1 and the reference current Ic2 of the transistor 473b2 to be adjustable, the boundary between the
[0632]
Note that in the above description, the number of the
[0633]
Alternatively, the total area of the
[0634]
FIG. 215 shows an arrangement of the transistor 483b in the
[0635]
The above configuration is schematically shown in FIG. The
[0636]
The above description has been made with reference to the single-color
[0637]
In FIG. 228, the reference current Ic is generated by the operational amplifier 552 or the like, but the present invention is not limited to this. Instead of the volume, the reference current Ic may be adjusted by the volume. The
[0638]
Consideration is also given to the arrangement of the
[0639]
The
[0640]
FIG. 217 schematically illustrates the arrangement of the
[0641]
In order to solve this problem, in the embodiment of the present invention, a dummy transistor 1341 is formed or arranged in a hatched portion. Then, the characteristics of the
[0642]
In order to represent 64 gradations, 63
[0643]
FIG. 135A shows a
[0644]
Note that the embodiment of the present invention is not limited to the case where the
[0645]
In FIG. 135, S indicates a source terminal of the transistor, G indicates a gate terminal of the transistor, and D indicates a drain terminal of the transistor. In FIG. 135B, the sub-transistors 2181 are arranged in the same direction. In FIG. 135C, the sub-transistors 2181 are arranged in different directions in the row direction. In FIG. 135 (d), the sub-transistors 2181 are arranged in different directions in the column direction and are arranged so as to be point-symmetric. 135 (b), 135 (c), and 135 (d) have regularity.
[0646]
Although FIGS. 135 (a), (b), (c), and (d) are layouts, the sub-transistor 2181 may be connected in series as the
[0647]
The characteristics often differ when the formation direction of the
[0648]
Therefore, as illustrated in FIG. 136 and the like, the direction of the
[0649]
FIG. 136 shows an embodiment in which the formation direction of the
[0650]
In the above embodiment, the unit transistors having the same size or the same current output are configured or formed in the
[0651]
The unit transistor of * unit (* is an integer) can be easily formed by proportionally changing the channel width W (keeping the channel length L constant). However, actually, even if the channel width W is doubled, the output current often does not double. In this method, a channel width W is determined by an experiment in which a transistor is actually manufactured. However, in the embodiment of the present invention, even if the channel width W deviates from the proportional condition, it is expressed as proportional.
[0652]
In FIGS. 167, 168, and 169, the current of the
[0653]
Since the number of
[0654]
168 and 169, the total area of the
[0655]
The total area of the
[0656]
The horizontal axis of FIG. 165 is Sc × n / Sb. The vertical axis indicates the fluctuation ratio, and the worst situation is 1 for the fluctuation ratio. As shown in FIG. 165, the variation ratio becomes worse as Sc × n / Sb increases. An increase in Sc × n / Sb indicates that the total area of the
[0657]
The decrease in Sc × n / Sb indicates that the total area of the
[0658]
The allowable variation range is Sc × n / Sb of 50 or less. If Sc × n / Sb is 50 or less, the fluctuation ratio is within the allowable range, and the fluctuation in the potential of the
[0659]
FIG. 185 illustrates the relationship between the IC breakdown voltage and the output variation of the unit transistor. The variation ratio on the vertical axis indicates that the variation of the
[0660]
From FIG. 185, the increase ratio of the variation ratio (the variation in the output current of the unit transistor 484) to the IC process is small until the IC breakdown voltage is about 9 (V). However, when the IC breakdown voltage is 10 (V) or more, the gradient of the variation ratio with respect to the IC breakdown voltage increases.
[0661]
In FIG. 185, the variation ratio within 3 is an allowable variation range in the range from 64 gradations to 256 gradations. However, this variation ratio differs depending on the area and L / W of the
[0662]
On the other hand, the potential of the
[0663]
Therefore, the output terminal 681 (the terminal 681 is connected to the
[0664]
From the above, it is preferable to use a process in which the withstand voltage of the
[0665]
In the above description, the withstand voltage process of the
[0666]
The area of the
[0667]
As shown in FIG. 186, the variation ratio tends to increase gradually from 2 (μm) to 9 to 10 (μm) from the unit transistor W, and the variation ratio tends to increase more than 10 (μm). In addition, the variation ratio tends to increase when the channel width W is 2 (μm) or less.
[0668]
The variation ratio in FIG. 186 within 3 is the variation allowable range in the 64-gradation to 256-gradation display. However, the variation ratio differs depending on the area of the
[0669]
From the above, it is preferable that the channel width W of the
[0670]
FIG. 187 is a graph of the L / W of the
[0671]
From the above, it is preferable that L / W of the
[0672]
Further, the magnitude of L / W also depends on the number of gradations. When the number of gradations is small, the difference between the gradations is large, so that there is no problem even if the output current of the
[0673]
In consideration of the above, the
(√ (K / 16)) ≦ L / W ≦ and (√ (K / 16)) × 20
Is formed (formed) so as to satisfy the relationship (1).
[0674]
In FIG. 169 and the like, when the total area Sa of the
[0675]
The variation ratio is set to 1 when the total area Sb: the total area Sa = 2: 1 (Sa / Sb = 1/2). As can be seen from FIG. 188, when Sa / Sb is small, the variation ratio rapidly deteriorates. Especially when Sa / Sb = 1/2 or less, it tends to be worse. When Sa / Sb is １ ／ or more, output variation is reduced. The effect of the reduction is moderate. Further, when Sa / Sb = １ ／, the output variation becomes an allowable range. From the above, it is preferable to form them so as to satisfy the relationship of 1/2 <= Sa / Sb. However, as Sa increases, the IC chip size also increases. Therefore, the upper limit is preferably set to Sa / Sb = 4. That is, the relationship of 1/2 <= Sa / Sb <= 4 is satisfied.
[0676]
Note that A> = B means that A is greater than or equal to B. A> B means that A is greater than B. A <= B means that A is B or less. A <B means that A is smaller than B.
[0677]
Further, it is preferable that the total area Sb and the total area Sa be substantially equal. Further, it is preferable that the number of
[0678]
In addition, it is preferable that the
[0679]
The total area Sa is set to be larger than the total area Sb. Preferably, the configuration is such that the relationship of 200Sb >> = Sa >> = 4Sb is satisfied. In addition, the total area of the transistors 633a included in all the
[0680]
In a single-stage connected source driver circuit as shown in FIG. 191, particularly when an image is displayed on a display panel, the current applied to the
[0681]
This fluctuation (linking of the gate wiring 581 (see FIG. 184)) is affected by the power supply voltage of the source driver IC14. This is because the peak value of the linking increases as the power supply voltage increases. At worst, it swings up to the power supply voltage. The voltage of the
[0682]
FIG. 163 shows the potential fluctuation ratio of the gate wiring based on the case where the power supply voltage of the
[0683]
On the other hand, in order for the driving
[0684]
From the above, the power supply voltage of the
[0685]
The wiring resistance of the
[0686]
FIG. 164 is a graph in which the horizontal axis represents the wiring resistance R (Ω) of the
[0687]
The duty ratio is also an issue. This is because the fluctuation of the
[0688]
In FIG. 189, the horizontal axis represents Sc × Duty ratio, and the vertical axis represents variation ratio. As can be seen from FIG. 189, the variation ratio tends to increase when the Sc × Duty ratio is 50 or more. When the variation ratio is 3 or less, the variation is within the allowable range. Therefore, it is preferable to control the driving so that the Sc × Duty ratio is 50 or less.
[0689]
In the variation allowable range, the Sc × Duty ratio b is 50 or less. If the Sc × Duty ratio is 50 or less, the fluctuation ratio is within the allowable range, and the fluctuation in the potential of the
[0690]
In FIG. 211, by adjusting the reference current Ic1 flowing to the transistor 473b1 and the reference current Ic2 flowing to the transistor 473b2, it is explained that the cascade connection between the
[0691]
In FIG. 211, the reference currents Ic1 and Ic2 are adjusted. However, when the
[0692]
In order to facilitate understanding, specific numerical values will be described. It is assumed that Ic1 = Ic2 = 10 (μA), and at this time, the gate terminal voltage V1 of the transistor 473b1 = 0.60 (V) and the gate terminal voltage V2 of the transistor 473b2 = 0.61 (V). Since the difference between the reference current flowing through the transistor 473b2 and the reference current flowing through the transistor 473b1 needs to be within 1%, 1% of the reference current = 10 (μA) is 0.1 (μA). Therefore, (V2−V1) /0.1 (μA) = (0.61−0.60) (V) /0.1 (μA) = 100 (KΩ). Therefore, by setting the resistance value of the
[0693]
The higher the resistance of the
[0694]
The embodiment of the present invention is characterized in that all or at least a part of the
[0696]
The occurrence of linking of the gate wiring can be suppressed by setting the resistance of the
[0696]
The area of the
[0697]
The horizontal axis of FIG. 192 is the size S0 of the
[0698]
S0 is for generating an output current (program current) and the output variation must be kept below a certain value, so that the size of S0 has a narrow design change range. On the other hand, there is a design constraint for setting the resistance value of the
[0699]
From the graph (solid line) in FIG. 192, the slope of the solid line curve becomes gentler as Sb / S0 decreases. When Sb / S0 is 15 or more, the inclination tends to be constant. Therefore, when Sb / S0 is 5 or more and 15 or less, the resistance value of the
[0700]
There is a correlation between the reference current Ic flowing through the
[0701]
When the reference current Ic is increased, the stability of the
[0702]
If the reference current Ic is reduced, the stability of the
[0703]
The graph (solid line) in FIG. 193 can be approximated to two straight lines. When Ic is 2 (μA) or more and 15 (μA) or less, the resistance value (MΩ) of the
[0704]
When Ic is 15 (μA) or more and 50 (μA) or less, the resistance value (MΩ) of the
[0705]
There is also a correlation between the period in which one pixel row is selected (one horizontal scanning period (1H)) and the resistance R (KΩ) of the gate wiring 581 x the length D (m) of the
[0706]
In FIG. 195, the horizontal axis represents one horizontal scanning period (μ second). The vertical axis represents the product of the gate wiring resistance (KΩ) and the chip length D (m). The range below the solid line in FIG. 195 is the allowable range. R · D is 9 (KΩ · m), which is the manufacturing limit of the source driver IC. Above this, the cost increases and is not practical. On the other hand, when RD is 0.05 or less, the current Id in FIG. 191 becomes too large, and the deviation between adjacent output currents becomes too large. Therefore, R · D (KΩ · m) needs to be 0.05 or more and 9 or less.
[0707]
When the
[0708]
Therefore, when the driving
[0709]
Therefore, the
[0710]
Note that the
[0711]
The configuration in which the selection transistor of the
[0712]
When the switching
[0713]
In the embodiment of the present invention, the ON voltage becomes Vgh by configuring the
[0714]
The same applies to FIG. 42 (b). In FIG. 42B, current does not flow into the
[0715]
In the embodiment of the present invention, the driving
[0716]
It goes without saying that the reverse configuration described above is also effective. The driving
[0717]
Hereinafter, the reference current circuit will be described. As shown in FIG. 68, the reference
[0718]
A regulator (electronic regulator) 491R for adjusting the reference current is arranged in the R reference current circuit 654R, and a regulator (electronic regulator) 491G for adjusting the reference current is arranged in the G reference current circuit 654G. A circuit (electronic volume) 491B for adjusting the reference current is arranged in the circuit 654B.
[0719]
The
[0720]
An
[0721]
The bump and each
[0722]
In the embodiment of the present invention, since the reference
[0723]
Next, the precharge circuit will be described. As described above, in the current driving method, the current to be written to the pixel during black display is small. Therefore, if there is a parasitic capacitance in the
[0724]
FIG. 65 shows an example of a current output type source driver IC (circuit) 14 having a precharge function according to the embodiment of the present invention. FIG. 65 shows a case where a precharge function is mounted on the output stage of a 6-bit constant current output circuit. In FIG. 65, the precharge control signal is a dot clock CLK having a function of resetting the horizontal synchronization signal HD by decoding the case where the upper three bits D3, D4, and D5 of the image data D0 to D5 are all 0 and decoding by the NOR
[0725]
In FIG. 65, when the precharge voltage is applied, the precharge voltage is applied to the point B of the
[0726]
The precharge may be performed in the entire gradation range, but preferably, the gradation for performing the precharge should be limited to the black display region. In other words, the image data to be written is determined, and a black area gradation (low luminance, that is, in the current driving method, a small (small) write current) is selected and precharged (referred to as selective precharge). When all the gradation data is precharged, a decrease in luminance (not reaching the target luminance) occurs in the white display area. Further, there may be a problem that a vertical streak is displayed on an image.
[0727]
Preferably, the selective precharge is performed in a gray scale region of
[0728]
In particular, in order to increase the contrast in black display, a method of detecting and precharging only
[0729]
It is also effective to make the precharge voltage and the gradation range different for R, G, and B. This is because the
[0730]
It is preferable that the precharge voltage is equal to or lower than the anode voltage Vdd-0.5 (V) in FIG. 1 and within the anode voltage Vdd-2.5 (V).
[0731]
Even in the method of precharging only
[0732]
Also, a 0th mode in which no precharge is performed at all, a first mode in which only grayscale 0 is precharged, a second mode in which precharge is performed in
[0733]
FIG. 66 is a specific configuration diagram of the selection precharge circuit unit. PV is a precharge voltage input terminal. Individual precharge voltages are set for R, G, and B by an external input or an electronic volume circuit. Although the individual precharge voltages are set for R, G, and B, the present invention is not limited to this. R, G, and B may be common. The precharge voltage is related to the Vt of the driving
[0734]
The precharge voltage PV is input to the
[0735]
This selective precharge may be performed by precharging only
[0736]
The on / off control of the
[0737]
FIG. 67 is a modification of FIG. 65 or FIG. FIG. 67 shows a precharge circuit that determines whether or not to precharge according to input image data and performs precharge control. For example, a setting to perform precharge when the image data is only the
[0738]
FIG. 67 shows an example of a current output type source driver IC (circuit) 14 having a precharge function according to an embodiment of the present invention. FIG. 67 shows a case where a precharge function is mounted on the output stage of a 6-bit constant current output circuit. In FIG. 67, the
[0739]
The output of the
[0740]
FIG. 223 shows an embodiment in which, in addition to FIG. 67, the precharge voltage can be changed according to the gradation. In FIG. 223, the precharge voltage can be easily changed according to the applied image data. The precharge voltage can be changed by the
[0741]
In the precharge circuit in FIG. 223, it is possible to select whether to precharge only the
[0742]
Good results can also be obtained by changing the precharge voltage PV application time depending on the image data applied to the
[0734]
It is also effective to change the precharge voltage according to the applied image data. This is because the write current for black display is very small and the write current for white display is large. Therefore, the precharge voltage is increased (with respect to Vdd; when the
[0744]
Hereinafter, in order to facilitate understanding, description will be made mainly with reference to FIG. It goes without saying that the items described below can also be applied to the precharge circuits of FIGS. 65 and 67.
[0745]
When the program current open terminal (PO terminal) is “0”, the
[0746]
When "0" is applied to the PO terminal to open the
[0747]
In this state, when the
[0748]
In order to solve this problem, the embodiment of the present invention applies “0” to the PO terminal during the entire non-selection period, turns off the
[0749]
In addition, the area (white area) of the white display area (area having a certain luminance) and the area (black area) of the black display area (area of a predetermined luminance or less) are mixed on the screen. It is effective to add a function of stopping precharge when the ratio is within a certain range (appropriate precharge). This is because vertical streaks occur in the image in this certain range. Of course, conversely, precharging may be performed within a certain range. Another reason is that when the image moves, the image becomes noise-like. The appropriate precharge can be easily realized by counting (calculating) the data of the pixels corresponding to the white area and the black area in the arithmetic circuit.
[0750]
It is also effective to make the precharge control different for R, G, and B. This is because the
[0751]
Further, the precharge will be described. FIG. 232 shows another embodiment of the precharge circuit. The difference from the embodiment of FIG. 66 is that the
[0752]
In this embodiment of the present invention, whether or not to precharge is determined by image data. As this control, the PSL signal and the PEN signal exhibit important functions.
[0753]
As described above, as shown in FIG. 235, the RGB image data (RDATA, GDATA, BDATA) is 8 bits each. The 8-bit RGB image data is gamma-converted by a
[0754]
FIG. 236 is a block diagram mainly showing the
[0755]
The
[0756]
In FIG. 236, R, G, and B of the latch circuit 2361 are latch circuits for 6-bit RGB image data, and P is a latch circuit for latching 3 bits of a precharge signal (RPC, GPC, BPC). .
[0757]
When the output of the
[0758]
If the configuration of FIGS. 235 and 236 is schematically illustrated, the configuration of FIG. 237 is obtained. 237 and 238 show a configuration in which a plurality of source driver ICs (circuits) 14 are mounted on one display panel (cathode connection of the source driver IC) as shown in FIG. Further, CSEL1 and CSEL2 in FIGS. 237 and 238 are select signals of the IC chip. The IC chip is selected based on the CSEL signal, and it is determined whether to input the image data and the PC signal.
[0759]
In the configurations of FIGS. 236 and 237, a PC signal is generated corresponding to each of the RGB image data. It is preferable to apply the precharge for each of RGB as described above. However, in moving image display and natural image display, it is often not necessary to determine whether or not to precharge each RGB. That is, RGB may be converted (converted) into a luminance signal, and whether or not to perform precharge may be determined based on the luminance. This is the configuration of FIG. 238. In the configuration of FIG. 237, the PC signal requires three bits (RPC, GPC, BPC), but in the configuration of FIG. 238, the PC signal may be one bit of RGBPC. Therefore, in the latch circuit 2361 of FIG. 236, P may be a 1-bit latch. In the following description, from the viewpoint of facilitating the description and facilitating the drawing, the description will be made without considering the RGB.
[0760]
The configuration of the embodiment of the present invention described above is that the
[0761]
Note that the present invention is not limited to determining whether to precharge data of one pixel. For example, a precharge determination may be made based on image data of a plurality of pixel rows. Further, the precharge determination may be performed in consideration of the image data of the peripheral pixels to be precharged (for example, weighting processing). Also, a method of changing the precharge judgment between a moving image and a still image is exemplified. It is important that the controller generates a precharge signal based on image data, thereby exhibiting good versatility. Hereinafter, the precharge determination and the precharge mode will be mainly described.
[0762]
In the embodiment of the present invention, the precharge driving is described as outputting a precharge voltage, but the present invention is not limited to this. A method in which a current shorter than one horizontal scanning period and larger than the program current is written to the
[0763]
Further, the application of the precharge voltage (current) is not limited to applying a constant precharge voltage (current). For example, a plurality of precharge voltages may be applied to the source signal line. For example, a method in which a first precharge voltage 5 (V) is applied for 5 (μsec) and then a second precharge voltage 4.5 (V) is applied for 5 (μsec). After that, the program current Iw is applied to the
[0764]
Further, although the embodiment of the present invention is described on the assumption that a precharge voltage (current) is applied in the current drive system, the precharge drive is also effective in the voltage drive system. In the voltage driving method, since the size of the driving transistor for driving the
[0765]
In the embodiment of the present invention, the precharge driving method does not operate only on the driving
[0766]
The precharge voltage (current) has one purpose of improving black display, but is not limited to this. By applying a white writing precharge voltage (current) for facilitating writing of white display, good white display can be realized. In other words, the precharge driving according to the embodiment of the present invention means that before writing a program current (program voltage), a predetermined voltage (current) for facilitating writing of the program current (program voltage) is applied. It is for pre-charging.
[0767]
Although the embodiment of the present invention is described on the assumption that precharging is performed in black display, this is basically a case where the operation is performed with a sink current from the driving
[0768]
The application timing of the precharge voltage (current) is preferably such that the precharge voltage (current) is written in a state where the pixel row to which the program voltage (current) is to be written is selected. However, the present invention is not limited to this. In the selected state, a precharge voltage (current) may be applied to the
[0769]
Also, the precharge voltage is applied to the
[0770]
FIG. 239 (a) is an explanatory diagram when
[0771]
The image data is 64-gradation image data. The image data takes values from 0 to 63. As a matter of course, in the case of 256 gradations, values from 0 to 255 are taken. PSL is a precharge select signal, and when H level (symbol H), output of the precharge voltage is permitted. At the time of the L level, the precharge voltage is not output. PEN is a precharge enable signal. This PEN is a signal output by the judgment of the
[0772]
In FIG. 239 (a), the PEN signal is at H at locations corresponding to
[0773]
The period during which the precharge voltage Vp is output can be set by the
[0774]
FIG. 240A is an explanatory diagram when only the
[0775]
In FIG. 240, the PEN signal is at the H level only when the gradation is 0-7. The P output is an on / off state of the
[0776]
FIG. 241 is an explanatory diagram of a driving method for performing precharge when the luminance of the
[0777]
FIG. 241 is an explanatory diagram of a driving method for performing precharge when the luminance of the
[0778]
The image data in the third pixel row is 0. Therefore, the
[0779]
The above determination is performed by the
[0780]
In FIG. 241 (b), the PEN signal is the same as in FIG. 241 (a), but the PSL signal is at the L level. Therefore, the P output is constantly in the state of x (the precharge voltage Vp is not output). Basically, the PEN signal is also output from the
[0781]
FIG. 242 shows a method in which the precharge methods shown in FIGS. 240 and 241 are combined. In this method, precharging is performed when the luminance of the
[0782]
The image data is the same as in the embodiment in FIG. However, in FIG. 242, since the image data is 12 in the second pixel row and 12 in the fifteenth pixel row, the PEN signal is the L level determination result. As described above, if the magnitude of the program current Iw is equal to or larger than a certain value, the parasitic capacitance of the
[0783]
The above determination is performed by the
[0784]
Although the above embodiment does not describe the precharge of each RGB, it goes without saying that it is preferable to perform the precharge determination for each RGB as shown in FIG. This is because image data is different for each RGB. Particularly, as shown in FIGS. 41, 125, and 126, good results can be obtained when the RGB pixels are arranged in the column direction. This is because pixel data of the same color is continuously applied to each source signal line.
[0785]
FIG. 243 shows a driving method for performing precharge in the range of gradation 0-7 as in FIG. The
[0786]
In the above embodiment, it was determined whether or not to perform precharge corresponding to a pixel row. However, the present invention is not limited to this. It goes without saying that the size or change of the image data applied to each pixel may be determined on a frame (field) basis to determine whether or not to precharge. FIG. 244 shows the embodiment.
[0787]
FIG. 244 shows a change in image data focusing on a
[0788]
In FIG. 244 (a), the gradation is 0 in
[0789]
In FIG. 244 (b), the count control is performed by the PSL signal. When the PSL signal is at the H level, the count value is increased. In FIG. 244 (b), since the PSL signal is at the L level in
[0790]
Note that in FIG. 244, precharge is performed when
[0791]
As described above, in the precharge driving method according to the embodiment of the present invention, whether or not to perform precharge is determined based on the value of image data, the state of change of image data, or the value of image data in the vicinity of a pixel to be precharged and its change. Is determined, and a precharge voltage (current) is applied. Information on whether to apply a precharge is held in a source driver IC (circuit). Therefore, the configuration is easy because the source driver IC (circuit) 14 only includes the latch circuit 2361 (holding circuit or storage means (memory)) that latches the precharge signal. In addition, any of the precharge methods can be dealt with only by changing the program of the controller IC, so that there is versatility.
[0792]
In FIG. 232, by turning on / off the
[0793]
To solve this problem, as shown in FIG. 233, the
[0794]
As shown in FIG. 1, when the driving
[0795]
However, although a complete black display of the 0th gradation can be realized, it is difficult to display the 1st gradation and the like. Alternatively, a large gradation jump occurs from the 0th gradation to the 1st gradation, or blackout occurs in a specific gradation range.
[0796]
The configuration that solves this problem is the configuration in FIG. It has a function of raising the output current value. The main purpose of the raising
[0797]
Basically, FIG. 54 is obtained by adding a raising circuit (a portion surrounded by a dotted line in FIG. 54) to the output stage in FIG. FIG. 54 is based on the assumption that three bits (K0, K1, K2) are used as the current value raising control signal, and a current value of 0 to 7 times the current value of the grandchild current source is output by the three-bit control signal. It can be added to the current.
[0798]
The above is the basic outline of the source driver IC (circuit) 14 according to the embodiment of the present invention. Hereinafter, the source driver IC (circuit) 14 according to the embodiment of the present invention will be described in further detail.
[0799]
There is a linear relationship between the current I (A) flowing through the
[0800]
Human visual perception of luminance has a squared characteristic. In other words, when changing according to the square curve, the brightness is recognized as changing linearly. However, according to the relationship in FIG. 83, the current I (A) flowing through the
[0801]
In order to solve this problem, the gradient of the current output in the low gradation area (gradation 0 (complete black display) to gradation (R1)) is reduced, and the high gradation area (gradation (R1) to maximum gradation (R1) is reduced). )) To increase the slope of the current output. That is, in the low gradation area, the current amount that increases per gradation (one step) is set to be small. In the high gradation area, the amount of current increases per gradation (one step). By making the amount of current changing per step different between the high gradation region and the low gradation region, the gradation characteristic becomes close to a square curve, and no blackout occurs in the low gradation region.
[0802]
In the above-described embodiment, the current gradient has two steps of the low gradation area and the high gradation area. However, the present invention is not limited to this. It goes without saying that three or more stages may be used. However, it is needless to say that the two-stage configuration is preferable because the circuit configuration is simplified. Preferably, the gamma circuit is configured to generate five or more levels of inclination.
[0803]
The technical idea of the present invention is a circuit for performing gray scale display by current output in a current driver type source driver IC (circuit) or the like. Therefore, the display panel is limited to an active matrix type. However, a simple matrix type is also included.) This means that a plurality of current increments per gradation step exist.
[0804]
In a current-driven display panel such as an EL, the display luminance changes in proportion to the amount of current applied. Therefore, in the source driver IC (circuit) 14 according to the embodiment of the present invention, the luminance of the display panel can be easily adjusted by adjusting the reference current that flows through one current source (one unit transistor) 484. can do.
[0805]
In the EL display panel, the luminous efficiencies are different among R, G, and B, and the color purity is different from the NTSC standard. Therefore, in order to optimize the white balance, it is necessary to appropriately adjust the RGB ratio. The adjustment is performed by adjusting the respective reference currents of RGB. For example, the reference current of R is 2 μA, the reference current of G is 1.5 μA, and the reference current of B is 3.5 μA. As described above, among the reference currents of at least a plurality of display colors, it is preferable that at least one of the reference currents can be changed, adjusted, or controlled.
[0806]
In the current driving method, the relationship between the current I flowing through the EL and the luminance has a linear relationship. Therefore, adjustment of the white balance by mixing RGB only requires adjusting the RGB reference current at one point of a predetermined luminance. In other words, if the RGB reference current is adjusted at one point of the predetermined luminance and the white balance is adjusted, the white balance is basically obtained over all gradations. Therefore, the embodiment of the present invention is characterized in that it has an adjusting means capable of adjusting the RGB reference current, and that it has a one-point or multi-point gamma curve generating circuit (generating means). The above is a circuit method specific to the current control EL display panel.
[0807]
In the gamma circuit according to the embodiment of the present invention, as an example, an increase of 10 nA per gradation in the low gradation region (the gradient of the gamma curve in the low gradation region) is made. In addition, in the high gradation region, the value increases by 50 nA per gradation (the slope of the gamma curve in the high gradation region).
[0808]
The amount of current increase per gradation in the high gradation region / the amount of current increase per gradation in the low gradation region is called a gamma current ratio. In this embodiment, the gamma current ratio is 50 nA / 10 nA = 5. The gamma current ratio of RGB is the same. That is, in RGB, the current (= program current) flowing through the
[0809]
If the gamma current ratio is adjusted while maintaining the same value for RGB, the circuit configuration becomes easy. For each color, a constant current circuit that generates a reference current to be applied to the low gradation part and a constant current circuit that generates a reference current to be applied to the high gradation part are manufactured, and a volume that adjusts the current flowing relatively therebetween Is to be manufactured (arranged).
[0810]
FIG. 56 is a configuration diagram of the constant current generation circuit section in the low current region. FIG. 57 is a configuration diagram of a constant current circuit portion and a raised current circuit portion in a high current region. As shown in FIG. 56, the reference current INL is applied to the low current source circuit section, and this current basically becomes a unit current, and the required number of
[0811]
Further, as shown in FIG. 57, the reference current INH is applied to the high current source circuit section, and this current basically becomes a unit current, and the required number of
[0812]
The same applies to the raising current circuit section. As shown in FIG. 57, the reference current INH is applied, and this current basically becomes a unit current, and the required number of
The program current Iw flowing through the
[0813]
As shown in FIGS. 56 and 57, the on / off
[0814]
The operation of the low current circuit section of FIG. 56 and the high current circuit section of FIG. 57 will be described. The source driver IC (circuit) 14 according to the embodiment of the present invention includes five bits of low current circuit parts L0 to L4 and six bits of high current circuit parts H0 to H5. The data input from outside the circuit is 6 bits D0 to D5 (64 gradations for each color). The 6-bit data is converted into 5 bits L0 to L4 and 6 bits of the high current circuit units H0 to H5, and a program current Iw corresponding to the image data is applied to the source signal line. That is, the input 6-bit data is converted into 5 + 6 = 11-bit data. Therefore, a highly accurate gamma curve can be formed.
[0815]
As described above, input 6-bit data is converted into 5 + 6 = 11-bit data. In the embodiment of the present invention, the number of bits (H) of the circuit in the high current region is equal to the number of bits of the input data (D), and the number of bits (L) of the circuit in the low current region is the input data (D). ) Is −1. Note that the number of bits (L) of the circuit in the low current region may be the number of bits -2 of the input data (D). With this configuration, the gamma curve in the low current region and the gamma curve in the high current region are optimized for displaying an image on the EL display panel.
[0816]
The
[0817]
However, if the
[0818]
Hereinafter, the
[0819]
In the embodiment of the present invention, the pixel configuration of FIG. 1 will be mainly described by way of example, but the present invention is not limited to this, and it goes without saying that another pixel configuration may be used. The configuration or arrangement of the
[0820]
FIG. 71 is a block diagram of the
[0821]
As shown in FIG. 71, in the gate driver circuit 12 (12a, 12b) of the embodiment of the present invention, four clock terminals (SCK0, SCK1, SCK2, SCK3) and one start terminal (data signal (SSTA) )) And two inverting terminals (DIRA and DIRB, which apply signals of opposite phases) for controlling the shift direction upside down. Further, the power supply terminal includes an L power supply terminal (VBB), an H power supply terminal (Vd), and the like.
[0822]
Since the
[0823]
By configuring the driving transistor (the
[0824]
Note that the level shifter (LS) circuit may be formed directly on the
[0825]
Note that the level shifter circuit may be formed of a semiconductor chip and mounted on the
[0826]
When the
[0827]
Therefore, when the driving
[0828]
Therefore, the
[0829]
The configuration in which the selection transistor of the
[0830]
A common signal is applied to the inverting terminals (DIRA, DIRB) for each unit gate output circuit 711. As can be understood from the equivalent circuit diagram of FIG. 73, the inverting terminals (DIRA, DIRB) receive voltage values of opposite polarities. When reversing the scan direction of the shift register, the polarity of the voltage applied to the reversal terminals (DIRA, DIRB) is reversed.
[0831]
In the circuit configuration of FIG. 71, the number of clock signal lines is four. Four is the optimal number in the embodiment of the present invention, but the present invention is not limited to this. The number may be four or less or four or more.
[0832]
Inputs of the clock signals (SCK0, SCK1, SCK2, SCK3) are made different between adjacent unit gate output circuits 711. For example, in the unit
[0832]
FIG. 73 shows a circuit configuration of the unit gate output circuit 711. The transistors to be configured are composed of only the P channel. FIG. 74 is a timing chart for explaining the circuit configuration of FIG. 73. FIG. 72 is a timing chart for a plurality of stages in FIG. Therefore, the entire operation can be understood by understanding FIG. 73. The operation can be understood by understanding the timing chart of FIG. 74 with reference to the equivalent circuit diagram of FIG. 73 rather than the explanation in the text. Therefore, detailed description of the operation of each transistor is omitted.
[0834]
If a driver circuit configuration is created using only the P channel, it is basically possible to maintain the
[0835]
When the switching
[0836]
The same applies to FIG. 42 (b). In FIG. 42B, current does not flow into the
[0837]
In response to the signal input to the IN terminal and the SCK clock input to the RST terminal, n1 changes, and n2 becomes an inverted signal state of n1. The potential of n2 and the potential of n4 have the same polarity, but the potential level of n4 is further lowered by the SCK clock input to the OC terminal. In response to this lowering level, the Q terminal is maintained at the L level during that period (ON voltage is output from the gate signal line 17). The signal output to the SQ or Q terminal is transferred to the next unit gate output circuit 711.
[0838]
In the circuit configurations shown in FIGS. 71 and 73, one
[0839]
In the
[0840]
Although FIG. 75B shows a method of selecting 16 adjacent pixels, 16 rows other than adjacent pixels may be selected as shown in FIG. This is an embodiment in which pixel rows at distant positions are selected). In the configuration shown in FIG. 73, control is performed by a set of four pixel rows. It is possible to control whether one pixel row is selected or four consecutive pixel rows are selected from the four pixel rows. This is a limitation of using four clocks (SCK). If the number of clocks (SCK) is eight, control can be performed with a set of eight pixel rows.
[0841]
The operation of the
Hereinafter, a high-quality display method using a current driving method (current programming method) will be described with reference to the drawings. In the current programming method, a current signal is applied to the
[0842]
The
[0843]
In the current driving method, the value of video data is linearly converted as it is into a program current. As a simple example, in the case of 64-gradation display,
[0844]
For ease of understanding, description will be made on the assumption that video data and program current are converted in a proportional relationship. Actually, the video data and the program current can be more easily converted. This is because the unit current of the unit transistor 484 corresponds to one of the video data in the embodiment of the present invention as shown in FIG. Further, the unit current can be easily adjusted to an arbitrary value by adjusting the reference current circuit. Also, the reference current is provided for each of the R, G, and B circuits, and white balance can be obtained over the entire gradation range by adjusting the reference current circuit in the RGB circuit. This is a synergistic effect of the current program method and the configuration of the source driver circuit 14 and the display panel of the embodiment of the present invention.
[0845]
The EL display panel is characterized in that the program current and the emission luminance of the EL element 15 have a linear relationship. This is a major feature of the current programming method. In other words, by controlling the magnitude of the program current, the light emission luminance of the EL element 15 can be adjusted linearly.
[0846]
The voltage applied to the gate terminal of the driving transistor 11a and the current flowing through the driving transistor 11a are non-linear (often a square curve). Therefore, in the voltage program method, the program voltage and the light emission luminance have a non-linear relationship, and it is extremely difficult to control light emission. Light emission control is extremely easy with the current programming method as compared with the voltage programming. In particular, in the pixel configuration of FIG. 1, the program current and the current flowing through the EL element 15 are theoretically equal. Therefore, light emission control is very easy to understand and control. Also in the case of the N-fold pulse drive according to the embodiment of the present invention, since the emission luminance can be grasped by calculating with the program current set to 1 / N, it is excellent in that the emission control is easy. In the case where the pixel configuration shown in FIG. 38 or the like is a current mirror configuration, the driving transistor 11b and the programming transistor 11a are different from each other, causing a shift in the current mirror magnification, and there is an error factor in light emission luminance. However, in the pixel configuration of FIG. 1, the driving transistor and the programming transistor are the same, and thus do not have this problem.
[0847]
The emission luminance of the EL element 15 changes in proportion to the applied current amount. The voltage (anode voltage) applied to the EL element 15 is a fixed value. Therefore, the emission luminance of the EL display panel is proportional to the power consumption.
[0848]
From the above, the video data is proportional to the program current, the program current is proportional to the emission luminance of the EL element 15, and the emission luminance of the EL element 15 is proportional to the power consumption. Therefore, if logic processing is performed on video data, it is possible to control the current consumption (power) of the EL display panel, the emission luminance of the EL display panel, and the power consumption of the EL display panel. That is, the luminance and power consumption of the EL display panel can be grasped by performing logic processing (addition, etc.) on the video data. Therefore, processing such as preventing the peak current from exceeding the set value is extremely easy.
[0849]
In particular, the EL display panel according to the embodiment of the present invention is of a current drive type. Further, the image display control is easier with a characteristic configuration. There are two distinctive image display control methods. One is control of the reference current. The other is duty ratio control. By using the reference current control and the duty ratio control alone or in combination, it is possible to realize a wide dynamic range, high image quality display, and high contrast.
[0850]
First, in the reference current control, as shown in FIG. 77, the source driver IC (circuit) 14 includes a circuit for adjusting the reference current of each RGB. Further, the program current Iw from the source driver circuit 14 is determined by how many unit transistors 484 are flowing but are output. The current output from one unit transistor 484 is proportional to the magnitude of the reference current. Therefore, by adjusting the reference current, the current output from one unit transistor 484 is determined, and the magnitude of the program current is determined. Since the reference current and the output current of the unit transistor 484 have a linear relationship, and the program current and the luminance have a linear relationship, if the white balance is adjusted by adjusting the RGB reference currents in white raster display. , The white balance is maintained at all gradations.
[0851]
Although FIG. 77 shows a configuration in which current mirrors are connected in multiple stages, the present invention is not limited to this. It is needless to say that the reference current can be easily adjusted even with the single-stage source driver IC (circuit) 14 shown in FIGS. 166 to 170 and the white balance is maintained at all gradations. Needless to say, the luminance of the EL display panel can be controlled by adjusting the reference current.
[0852]
FIG. 78 shows a duty ratio control method. FIG. 78 (a) shows a method of continuously inserting the non-display area 52. Suitable for video display. FIG. 78 (a1) shows the darkest image, and FIG. 78 (a4) shows the brightest image. The duty ratio can be freely changed by controlling the gate signal line 17b. FIG. 78 (c) shows a method of inserting the non-display area 52 by dividing it into a large number. Particularly suitable for still image display. FIG. 78 (c1) shows the darkest image, and FIG. 78 (c4) shows the brightest image. The duty ratio can be freely changed by controlling the gate signal line 17b. FIG. 78 (b) is an intermediate state between FIGS. 78 (a) and 78 (c). Similarly, in FIG. 78B, the duty ratio can be freely changed by controlling the gate signal line 17b.
[0853]
The dispersion of the display area 53 is 220/4 = 55 if the number of pixel rows of the display panel is 220 and the duty is 1/4 Duty. Therefore, the dispersion is adjusted from 1 to 55 (from 1 to 55 times the brightness). it can). Also, if the display panel has 220 pixel rows and Ｄ duty, then 220/2 = 110, so 1 to 110 (the brightness can be adjusted from 1 to 110 times the brightness). Therefore, the adjustment range of the brightness of the screen luminance 50 is very wide (the dynamic range of image display is wide). In addition, regardless of the brightness, the number of expressible gradations can be maintained. For example, in the case of the 64-gradation display, the 64-gradation display can be realized regardless of whether the luminance of the screen 50 in the white raster is 300 nt or 3 nt.
[0854]
As described above, the duty can be easily changed by controlling the start pulse to the gate driver 12b. Therefore, a variety of Duties such as 1/2 Duty, 1/4 Duty, 3/4 Duty, and 3/8 Duty can be easily changed.
[0855]
The duty ratio drive in one horizontal scanning period (1H) may be performed by applying an on / off signal of the gate signal line 17b in synchronization with the horizontal synchronization signal. Further, the duty ratio can be controlled even in units of 1H or less. 145 and 146 are the driving methods. By performing the OEV2 control within the 1H period, the brightness control (duty ratio control) of a minute step can be performed (see also FIG. 109 and its description, and see FIG. 175 and its description). .
[0856]
The duty ratio control within 1H is performed when the duty ratio is 1/4 Duty or less. If the number of pixel rows is 220 pixel rows, it is 55/220 Duty or less. In other words, it is performed in the range of 1/220 to 55/220 Duty. This is performed when the change of one step changes by 1/20 (5%) or more after the change before the change. More preferably, it is desirable to perform OEV2 control even with a change of 1/50 (2%) or less and to perform minute duty ratio drive control. In other words, in the duty ratio control by the gate signal line 17b, when the brightness change after the change becomes 5% or more before the change, the change is made little by little by controlling the OEV2 so that the change amount becomes 5% or less. Let it. It is preferable to introduce the Wait function described in FIG. 94 for this change. The duty ratio control within 1H when the duty ratio is equal to or less than 1/4 Duty is performed because the amount of change per step is large. However, since the image is halftone, even a minute change is visually recognized. It is also easy. Human vision has a low ability to detect a change in brightness on a dark screen over a certain level. Further, even on a screen that is brighter than a certain level, the ability to detect a change in brightness is low. This is probably because human vision depends on the squared characteristic.
[0857]
FIG. 174 is a graph showing a detection function for a change in the screen. The horizontal axis is the brightness (nt) of the screen. The vertical axis indicates the allowable change (%). The permissible change (%) describes a limit point at which the change rate (%) of the brightness changed from an arbitrary Duty to the next Duty is permissible. However, the allowable change (%) has a large change ratio depending on the content of the image (change ratio, scene, etc.). In addition, it tends to depend on the ability to detect individual moving images.
[0858]
As can be seen from FIG. 174, when the luminance of the screen 50 is high, the allowable change with respect to the duty change is large. Further, even when the luminance of the screen 50 is dark, the allowable change with respect to the duty change tends to be large. However, in the case of the halftone display, the limit value (%) of the allowable change is small. This is because the image is halftone, and even a small change is easily recognized visually.
[0859]
For example, if the number of pixel rows of the panel is 200, OEV2 control is performed at 50/200 Duty or less (1/200 or more and 50/200 or less), and duty ratio control is performed for a period of 1H or less. When changing from 1/200 Duty to 1/200 Duty, the difference between 1/200 Duty and 2/200 Duty is 1/200, which is a 100% change. This change is completely visually recognized as flicker. Therefore, OEV2 control (see FIG. 175 and the like) is performed to control the current supply to the EL element 15 in a period of 1H (one horizontal scanning period) or less. Although the duty ratio control is performed in the 1H period or less (within the 1H period), the present invention is not limited to this. The non-display area 52 is continuous as can be seen in FIG. That is, control such as a 10.5H period is also within the scope of the present invention. That is, the present invention is not limited to the 1H period (a decimal part is generated) and performs the duty ratio drive.
[0860]
When changing from 40/200 Duty to 41/200 Duty, the difference between 40/200 Duty and 41/200 Duty is 1/200, which is (1/200) / (40/200), a change of 2.5%. Whether this change is visually recognized as flicker or not is highly likely to depend on the screen luminance 50. However, since 40/200 Duty is a halftone display, it is visually sensitive. Therefore, it is desirable to perform the OEV2 control (see FIG. 175 and the like) and control the current supply to the EL element 15 in a period of 1H (one horizontal scanning period) or less.
[0861]
As described above, the driving method and the display device according to the embodiment of the present invention include a configuration capable of storing a current value flowing to the EL element 15 in the pixel 16 (corresponding to the capacitor 19 in FIG. 1), and the driving transistor 11a. In a display panel having a structure capable of turning on and off a current path to and from a light emitting element (the EL element 15 is exemplified) (corresponding to a pixel structure in FIGS. 1, 43, 113, 114, and 117), at least 19 is generated in the display state of the display image (the screen 50 may be the display area 53 (Duty1 / 1 may be used depending on the luminance of the image). When the driving method or the driving state in which a part of the non-display area 50 becomes the non-display area 53 is equal to or less than the predetermined duty ratio, it is within one horizontal scanning period (1H period) or in 1H period units. By controlling the current passed through the EL element 15 to be constant, and performs brightness control of the display screen 50. The control is carried out by OEV2 control (see Figure 175 and the description thereof with regard OEV2).
[0862]
The predetermined duty ratio for performing the duty ratio control other than the 1H unit is performed when the duty ratio is equal to or less than 1/4 Duty. Conversely, when the duty ratio is equal to or higher than the predetermined duty ratio, the duty ratio control is performed in 1H units. Alternatively, the OEV2 control is not performed. The duty ratio control other than the 1H period is performed when the change of one step changes by 1/20 (5%) or more after the change before the change. More preferably, it is desirable to perform OEV2 control even with a change of 1/50 (2%) or less and to perform minute duty ratio drive control. Alternatively, the processing is performed at a luminance of 1/4 or less of the maximum luminance of the white raster.
[0863]
According to the duty ratio control drive of the embodiment of the present invention, as shown in FIG. 79, if the number of gradation representations of the EL display panel is 64 gradations, the display luminance (nt) of the display screen 50 may be any one. Even at a luminance of 64, 64 gradation display is maintained. For example, even when the number of pixel rows is 220 and only one pixel row is in the display area 53 (display state) (duty ratio 1/220), 64-gradation display can be realized. This is because an image is sequentially written in each pixel row by the program current Iw of the source driver circuit 14, and an image of one pixel row is sequentially displayed by the gate signal line 17b.
[0864]
Of course, even when all of the 220 pixel rows are in the display area 53 (display state) (
[0865]
Since the duty ratio control drive according to the embodiment of the present invention is control of the lighting time of the
[0866]
In the duty ratio control, the luminance of the
[0867]
Also, a predetermined luminance in the white raster display is set, and at this time, the duty ratio is set to be the minimum. For example, the duty ratio is set to 1/8. For a natural image, the duty ratio is increased. The maximum duty is 1/1. For example, a natural image in which an image is displayed only in 1/100 of the
[0868]
As described above, in one embodiment, the duty ratio is set to 1/8 in white raster display (in a natural image, all pixels are turned on at 100%), and 1/100 pixels of the
[0869]
Assuming that the number of pixels is 100 for ease of explanation, the power consumption in white raster display is 100 × 1 (100%) × duty ratio 比 = 80. On the other hand, the power consumption of the natural image in which 1/100 is turned on is 100 × (1/100) (1%) ×
[0870]
As described above, the power consumption ratio of the white raster is 80, and the power consumption ratio of the natural image in which 1/100 is lit is 1. Therefore, the maximum current can be suppressed by setting the predetermined luminance in the white raster display and setting this time so that the duty ratio is minimized.
[0871]
In the embodiment of the present invention, the sum of the program currents for one screen is S, the duty ratio is D, and the drive control is performed by S × D. Also, the sum of the program currents in the white raster display is Sw, the maximum Duty ratio is Dmax (usually, the
[0873]
Note that the maximum duty ratio is 1/1. It is preferable that the minimum is set to a duty ratio of 1/16 or more. That is, the duty ratio is set to ８ or more and 1/1 or less. Needless to say, the use of 1/1 is not restricted. Preferably, the minimum duty ratio is 1/10 or more. This is because if the duty ratio is too small, the occurrence of flicker is conspicuous, and the change in screen luminance due to the image content becomes too large, making it difficult to see the image.
[0873]
As described above, the program current is proportional to the video data. Therefore, the sum of the program currents is synonymous with the sum of the program currents. Although the sum of the program currents in one frame (one field) period is calculated, the present invention is not limited to this. Pixels to which the program current is added at a predetermined interval or a predetermined period in one frame (one field) are described. May be sampled to obtain the sum of program currents (video data). Further, the total data before and after the frame (field) to be controlled may be used, or the duty ratio control may be performed using the total data estimated or predicted.
[0874]
In the above description, the duty ratio is controlled by the duty ratio D. However, the duty ratio is a predetermined period (usually one field or one frame. That is, generally, a period at which image data of an arbitrary pixel is rewritten) Or the lighting time of the
[0875]
Note that the cycle time at which the
[0876]
Therefore, the sum of the program currents in white raster display is Sw, the sum of the program currents in an arbitrary natural image is Ss, the minimum lighting period is Tas, and the maximum lighting period is Tam (usually Tam = Tf). And Tam / Tf = 1), a driving method for maintaining a relationship of Sw × (Tas / Tf) >> = Ss × (Tam / Tf) and a display device realizing the driving method.
[0877]
As a method of controlling the brightness of the
[0878]
[0877]
FIG. 77 shows three-stage transistor connection of parent and offspring, but the present invention is not limited to this. For example, it goes without saying that the present invention can be applied to a single-stage configuration in which a circuit for generating a reference current and a
[0880]
As shown in FIG. 77, the (electronic)
[0881]
As described above, the reference current driving method according to the embodiment of the present invention adjusts the RGB reference current values so that white balance can be obtained. With this state as the center, the RGB reference currents are adjusted at the same ratio. Since the adjustment is performed at the same ratio, the white balance is maintained.
[0882]
As described above, by adjusting the
[0883]
By controlling the reference current as shown or described in FIG. 77, the program current can be linearly adjusted. This is because the output current of one
[0884]
Note that the embodiment of the present invention performs control such as screen brightness using at least one of the reference current control method described in FIG. 77 and the duty ratio control method described in FIG. 78. It is. It is preferable to carry out the combination of the methods shown in FIGS. 77 and 78.
[0885]
Hereinafter, the driving method using the method described with reference to FIGS. 77 and 78 will be described in more detail. One purpose of the driving method according to the embodiment of the present invention is to limit the upper limit of the current consumed by the EL display panel. The luminance of the EL display panel is proportional to the current flowing through the
[0886]
When used in a portable device, there is a limit to the capacity of a battery or the like. Further, the power supply circuit also increases in scale when the consumed current increases. Therefore, it is necessary to set a limit on the consumed current. Providing this limit (suppression of peak current) is one object of the embodiment of the present invention.
[0887]
In addition, the display is improved by increasing the contrast of the image. The display is improved by displaying the image after the image conversion so as to have a sharp edge. The second object of the embodiment of the present invention is to improve the image display as described above. An embodiment of the present invention that achieves the above two objects (or one of them) will be referred to as AI driving.
[0888]
First, for ease of explanation, it is assumed that the
[0889]
The FRC realizes high gradation display by superimposing image displays for each field. In the error diffusion processing, as an example, as shown in FIG. 99, the image data of the pixel A is distributed to 7/16 to the right, 3/16 to the lower left, 5/16 to the lower, and 1/16 to the lower right in the processing direction. Is the way. High gradation display can be realized by distributed processing. This is a kind of area gradation.
[0890]
For ease of illustration, FIGS. 80 and 81 will be described assuming that 64 gray scale display is converted to 512 gray scale. The conversion is performed by an error diffusion processing method or frame rate control (FRC). However, in FIG. 80, it may be interpreted that the brightness of the image is converted, rather than performing the gradation conversion.
[0891]
FIG. 80 illustrates the image conversion processing by the driving method according to the embodiment of the present invention. In FIG. 80, the horizontal axis is the gradation (number). The larger the gradation (number), the brighter the luminance of the
[0892]
FIG. 80A shows an example in which the display brightness is changed while the number of gradations of an image is maintained. Assuming that A1 is an original image, the original image has an expression range of approximately 64 gradations. A2 is an example in which the center of brightness is converted into 256 gradations while maintaining the number of gradation representations. A3 is also an example in which the center of brightness is converted into 448 gradations while maintaining the number of gradation representations. Such conversion can be achieved by adding data of a predetermined size to the image data for conversion.
[0893]
However, it is difficult to realize the gradation conversion in FIG. 80A by the driving method according to the embodiment of the present invention. In the driving method according to the embodiment of the present invention, the gradation conversion shown in FIG.
[0894]
FIG. 80B is an example in which the frequency distribution of the original image is enlarged. Assuming that B1 is an original image, the original image has an expression range of approximately 64 gradations. B2 is an example in which the gradation expression range is expanded to 256 gradations. The brightness of the screen becomes brighter, and the gradation expression range is expanded. B3 is an example in which the gradation expression range is further expanded to 512 gradations. The screen display brightness is further increased, and the gradation expression range is expanded.
[0895]
80 (b) can be easily realized by the driving method according to the embodiment of the present invention. This can be realized by changing the reference current described with reference to FIG. In addition, this can be realized by changing (controlling) the duty ratio in FIG. Alternatively, it can be realized by combining the methods of FIGS. 77 and 78. The brightness control of the image is easy by the reference current control or the duty ratio control. For example, if the duty ratio is 1/4 and the display state is B2 in FIG. 80 (b), and if the duty ratio is 1/16, the display state is B1 in FIG. 80 (b). If the duty ratio is set to 1/2, the display state becomes B3 in FIG. 80 (b). The same applies to the case of the reference current control. By making the magnitude of the reference current twice or one fourth, the image shown in FIG. 80B can be displayed.
[0896]
The horizontal axis in FIG. 80B is the number of gradations. The driving method according to the embodiment of the present invention does not increase the number of gradations. The driving method according to the embodiment of the present invention is characterized in that the number of gradations is maintained even when the display luminance changes as described with reference to FIG. That is, in FIG. 80B, it is assumed that the number of 64 tones of B1 has been converted to 256 tones of B2. However, the number of gradations of B2 is 64 gradations. One gradation range is expanded four times compared to B1. The conversion from B1 to B2 is nothing but dynamic conversion of image display. Therefore, high gradation display is equivalent. Therefore, high-quality display can be realized.
[0897]
Similarly, in FIG. 80B, it is assumed that the number of 64 gradations of B1 has been converted to 512 gradations of B3. However, the number of gradations of B3 is 64 gradations. One gradation range is expanded eight times compared to B1. The conversion from B1 to B3 is nothing but dynamic conversion of the image display.
[0898]
In FIG. 80A, the brightness of the
[0899]
Assuming that the number of gradations and the screen luminance are proportional and the original image has 64 gradations, the increase in the number of gradations (expansion of the dynamic range) = the increase in luminance. Therefore, power consumption (current consumption) increases. In order to solve this problem, the embodiment of the present invention combines one or both of the method of adjusting (controlling) the reference current with FIG. 77 and the method of controlling the duty ratio of FIG. 78.
[0900]
When the image data of one screen is entirely large, the sum of the image data becomes large. For example, the white raster has 63 image data in the case of 64 gradation display, so the number of pixels of the
[0901]
In the embodiment of the present invention, a value that can predict the sum of the image data or the current consumption of the screen is obtained, and the duty ratio control or the reference current control is performed based on the sum or the value.
[0902]
Although the sum of the image data is determined, the present invention is not limited to this. For example, an average level of one frame of image data may be obtained and used. In the case of an analog signal, an average level can be obtained by filtering the analog image signal with a capacitor. A DC level may be extracted from an analog video signal through a filter, and the DC level may be AD-converted to obtain a sum of image data. In this case, the image data can also be called an APL level. Further, it is not necessary to add all the data of the image forming the
[0903]
In order to facilitate the explanation, the above case will be described assuming that the sum of the image data is obtained. The sum of image data often coincides with the determination of the APL level of an image. In addition, there is a means of digitally adding the sum of image data, but the above-described method of calculating the sum of digital and analog image data is hereinafter referred to as an APL level for ease of explanation.
[0904]
At the time of the white raster, the APL level is 63 (since it is the 63rd gradation, the data is represented by 63 because the image is 6 bits each for RGB) × the number of pixels (176 × RGB × for the QCIF panel) 220). Therefore, the APL level becomes maximum. However, since the currents consumed by the
[0905]
For this problem, an arithmetic circuit shown in FIG. 84 is used. In FIG. 84, there are 841 and 842 multipliers. 841 is a multiplier for weighting the light emission luminance. R, G, and B have different luminosity. The visibility in NTSC is R: G: B = 3: 6: 1. Therefore, the
[0906]
The luminous efficiency of the
The results of multipliers 841 and 842 are added in adder 843 and accumulated in summing
[0907]
With the control as shown in FIG. 84, the duty ratio control and the reference current control for the luminance signal (Y signal) can be performed. However, when a luminance signal (Y signal) is obtained and duty control or the like is performed, a problem may occur. For example, it is a blue-back display. In the blue-back display, the current consumed by the EL panel is relatively large. However, the display brightness is low. This is because the visibility of blue (B) is low. Therefore, since the total sum (APL level) of the luminance signal (Y signal) is calculated to be small, the duty control becomes high. Therefore, flicker occurs.
[0908]
To solve this problem, the multiplier 841 may be used in a through state. This is because the sum (APL level) for the consumed current is obtained. It is desirable that the total (APL level) based on the luminance signal (Y signal) and the total (APL level) based on the current consumption be calculated to take into account both to determine the total APL level. The duty ratio control and the reference current control are performed according to the total APL level.
[0909]
Since the black raster is the 0th gradation in the case of 64 gradation display, the APL level is 0 and the minimum value. In the driving method shown in FIG. 80, power consumption (current consumption) is proportional to image data. In the image data, it is not necessary to count all the bits of the data constituting the
[0910]
In the embodiment of the present invention, the reference current control shown in FIG. 78 or the duty ratio control shown in FIG. 77 is executed according to the obtained APL level.
[0911]
In order to facilitate understanding, specific numerical values will be described. However, this is virtual, and it is actually necessary to determine control data and a control method by experiments and image evaluation.
[0912]
The maximum current that can flow in the EL panel is assumed to be 100 (mA). In the case of white raster display, the sum (APL level) is assumed to be 200 (no unit). When the APL level is 200, if it is applied to the panel as it is, 200 (mA) flows through the EL panel. When the APL level is 0, the current flowing through the EL panel is 0 (mA). When the APL level is 100, the duty ratio is set to 1/2.
[0913]
Therefore, when the APL is 100 or more, it is necessary to make the limit 100 (mA) or less. In the simplest case, when the APL level is 200, the duty is (１ ／) × (１ ／) = １ ／, and when the APL level is 100, the duty is １ ／. When the APL level is 100 or more and 200 or less, the duty is controlled so as to be between 1/4 and 1/2. The duty ratio of 1/4 to 1/2 can be realized by controlling the number of
[0914]
However, if the duty ratio control is performed in consideration of only the APL level, the luminance of the
[0915]
It is also important to carry out black extension and white extension by extracting image features. This may be performed in consideration of the maximum luminance (MAX), the minimum luminance (MIN), and the distribution state of the luminance (SGM). For example, in FIG. 81A, the center data Kb of the image is distributed near 256 gradations, and the high luminance portion Kc is distributed near 320 gradations. Further, the low-luminance portions Ka are distributed around 128 gradations.
[0916]
FIG. 81B shows an example in which black extension and white extension are performed on the image of FIG. 81A. However, it is not necessary to perform black stretching and white stretching simultaneously, and only one of them may be performed. In addition, the central portion of the image (Kb in FIG. 81 (a) may also be moved to the low gradation portion or the high gradation portion. The appropriate movement information includes the APL level, the maximum luminance (MAX), and the minimum luminance ( MIN) and the luminance distribution state (SGM), but may be empirical because human luminosity is affected, so that image evaluation and experiment are repeated. However, image processing such as black expansion or white expansion can be easily realized because a gamma curve can be obtained by calculation or from a look-up table, by performing processing as shown in FIG. In addition, the image becomes sticky and a good image display can be realized.
[0917]
The brightness of the
[0918]
FIG. 82 (b) shows a driving method in which the
[0919]
FIG. 82 (b) shows that the variance of the
[0920]
The video signal selected by the
[0921]
After the gamma processing, the image data is subjected to FRC processing or error diffusion processing by the
[0922]
The duty ratio control data is sent to the
[0923]
The image data conversion in FIG. 81B needs to be performed by gamma processing of the
[0924]
Although the
[0925]
In FIG. 85, a represents polygonal line gamma conversion at the 32nd gradation. b is a polygonal line gamma conversion at the 64th gradation. c is a polygonal line gamma conversion at the 96th gradation. d is polygonal line gamma conversion at the 128th gradation. When the image data is concentrated on high gradations, the gamma curve d in FIG. 85 is selected to increase the number of high gradations. When the image data is concentrated on low gradations, the gamma curve of FIG. 85A is selected in order to increase the number of low gradations. If the distribution of the image data is dispersed, a gamma curve such as b or c in FIG. 85 is selected. Although the gamma curve is selected in the above embodiment, the gamma curve is not actually selected because it is generated by calculation.
[0926]
The selection of the gamma curve is performed in consideration of the APL level, the maximum luminance (MAX), the minimum luminance (MIN), and the luminance distribution state (SGM). In addition, the duty ratio control and the reference current control are performed in consideration of the duty ratio control and the reference current control.
[0927]
FIG. 86 shows an embodiment of a multi-point broken gamma curve. When the image data is concentrated on the high gradation, the gamma curve n in FIG. 85 is selected in order to increase the number of gradations in the high gradation. When the image data is concentrated on low gradations, the gamma curve of FIG. 85A is selected in order to increase the number of low gradations. If the distribution of the image data is scattered, the gamma curve from b to n-1 in FIG. 85 is selected. The selection of the gamma curve is performed in consideration of the APL level, the maximum luminance (MAX), the minimum luminance (MIN), and the luminance distribution state (SGM). In addition, the duty ratio control and the reference current control are performed in consideration of the duty ratio control and the reference current control.
[0928]
It is also effective to change the selected gamma curve according to the environment used by the display panel (display device). In particular, with an EL display panel, good image display can be realized indoors, but a low gradation portion cannot be seen outdoors. The EL display panel is for self light emission. Therefore, the gamma curve may be changed as shown in FIG. Gamma curve a is an indoor gamma curve. Gamma curve b is an outdoor gamma curve. Switching between the gamma curves a and b is performed by the user operating the switch. Alternatively, the brightness of the external light may be detected by a photo sensor and automatically switched. Although the gamma curve is switched, the present invention is not limited to this. It goes without saying that a gamma curve may be generated by calculation. In the case of outdoors, the low gradation display portion cannot be seen because the outside light is bright. Therefore, it is effective to select the gamma curve b that crushes the low gradation part.
[0929]
Outdoors, it is also effective to generate a gamma curve as shown in FIG. In the gamma curve a, the output gradation is set to 0 up to the 128th gradation. Gamma conversion is performed from 128 tones. As described above, the power consumption can be reduced by performing gamma conversion so that the low gradation part is not displayed at all. Also, gamma conversion may be performed as in a gamma curve b in FIG. In the gamma curve of FIG. 88, the output gradation is set to 0 up to the 128th gradation. For 128 or more, the output gradation is 512 or more. In the gamma curve b of FIG. 88, a high gradation portion is displayed, and by reducing the number of output gradations, there is an effect of making the image display easily visible even outdoors.
[0930]
In the driving method according to the embodiment of the present invention, the image luminance is controlled by the duty ratio control and the reference current control, and the dynamic range is expanded. Further, a high contrast display is realized.
[0931]
In a liquid crystal display panel, white display and black display are determined by the transmittance from the backlight. Even when the
[0932]
The EL display panel has a black display in which the current flowing through the
[0933]
In the duty ratio control, the number of gradations is maintained in the entire gradation range, and the white balance is maintained in the entire gradation range. Further, the change in the brightness of the
[0934]
The reference current control is to increase the reference current amount when increasing the
[0935]
In the embodiment of the present invention, both the reference current control and the duty ratio control are used. When the
[0936]
The duty ratio control is performed when the data sum / maximum value is in the range of 1/10 to 1/1. More preferably, the processing is performed in a range where the sum of data / maximum value is 1/100 or more and 1/1. Further, the change in the magnification of the reference current (change in the output current of the unit transistor 484) is performed in a range where the data sum / maximum value is 1/10 or more and 1/1000. It is more preferable that the sum of data / maximum value is in the range of 1/100 to 1/2000. It is preferable that the reference current control and the duty ratio control do not overlap. In FIG. 89, when the data sum / maximum value is 1/100 or less, the magnification of the reference current is changed, and when it is 1/100 or more, the duty ratio is changed. Therefore, there is no overlap.
[0937]
Here, for ease of explanation, the maximum duty ratio is set to 1/1, and the minimum is set to 1/8. It is assumed that the reference current is changed from 1 to 3 times. The data sum means the sum of the data on the
[0938]
Note that the maximum duty ratio is preferably set to 1/1, and the minimum is preferably set to within 1/16. More preferably, the duty ratio should be within 1/10. This is because generation of flicker can be suppressed. The change range of the reference current is preferably within four times. More preferably, it is within 2.5 times. If the multiple of the reference current is too large, the linearity of the reference current generation circuit is lost, and a white balance shift occurs.
[0939]
The data sum / the maximum value of the data sum = 1/100 is, for example, 1/100 white window display. In the case of a natural image, it means that the data sum of pixels to be displayed can be converted to 1/100 of white raster display. Therefore, the sum of data / maximum value of 1 white luminescent spot per 100 pixels is 1/100.
[0940]
In the following description, the maximum value is the added value of the image data of the white raster, but this is for ease of description. The maximum value is the maximum value generated in image data addition processing or APL processing. Therefore, the data sum / maximum value is a ratio to the maximum value of the image data of the screen to be processed.
[0941]
It should be noted that the data sum may be calculated based on the current consumption or the luminance. Here, for the sake of simplicity, the description will be made assuming that the addition is luminance (image data). Generally, the method of adding the luminance (image data) is easy, and the hardware scale of the controller IC can be reduced. Further, it is preferable because flicker does not occur due to the duty ratio control and the dynamic range can be widened.
[0942]
FIG. 89 shows an example in which the reference current control and the duty ratio control according to the embodiment of the present invention are performed. In FIG. 89, when the data sum / maximum value is 1/100 or less, the magnification of the reference current is changed up to three times. The duty ratio is changed from 1/1 to 1/8 at 1/100 or more. Therefore, since the data sum / maximum value is 1/1 to 1/10000, the duty ratio control is 8 times, and the reference current control is 3 times, the change is 8 × 3 = 24 times. Since both the reference current control and the duty ratio control change the screen luminance, a dynamic range of 24 times is realized.
[0943]
When the data sum / maximum value is 1/1, the duty ratio is 1/8. Therefore, the display luminance is 1/8 of the maximum value. Since the data sum / maximum value is 1, white raster display is performed. That is, in white raster display, the display luminance is reduced to 1/8 of the maximum. 1/8 of the
[0944]
When the data sum / maximum value is 1/100, the duty ratio is 1/1. The
[0945]
In the image in which the data sum / maximum value is close to 1/100, most of the
[0946]
As described above, the driving method according to the embodiment of the present invention is a driving method in which the x multiplier of gamma increases as the duty ratio increases. This is a driving method that reduces the x multiplier of gamma as the duty ratio decreases.
[0947]
In FIG. 89, when the data sum / maximum value is 1/100 or less, the magnification of the reference current is changed up to three times. When the data sum / maximum value is 1/100, the duty ratio is 1/1, and the screen luminance is increased by the duty ratio. As the data sum / maximum value becomes smaller than 1/100, the magnification of the reference current is increased. Therefore, the emitting
[0948]
Control of the reference current is that it is difficult to maintain white balance. However, in an image in which stars appear in a dark night sky, even if the white balance is shifted, the white balance shift is not visually recognized. From the above, the embodiment of the present invention in which the reference current control is performed in a range where the data sum / maximum value is very small is an appropriate driving method.
[0949]
When the data sum / maximum value is 1/1000, the duty ratio is 1/1. The
[0950]
In the image in which the data sum / maximum value is close to 1/1000, most of the
[0951]
As described above, the driving method according to the embodiment of the present invention is a driving method in which the x multiplier of gamma increases as the reference current decreases. This is a driving method in which the x multiplier of gamma is reduced as the reference current increases.
[0952]
In FIG. 89, the change in the reference current and the change in the duty ratio control are shown linearly. However, the present invention is not limited to this. As shown in FIG. 90, the magnification control and the duty ratio control of the reference current may be curved. In FIGS. 89 and 90, since the sum of data / maximum value on the horizontal axis is logarithmic, it is natural that the reference current control and the duty ratio control have curved lines. The relationship between the data sum / maximum value and the reference current magnification, and the relationship between the data sum / maximum value and the duty ratio control are preferably set according to the content of the image data, the image display state, and the external environment.
[0953]
89 and 90 show an embodiment in which the RGB duty ratio control and the reference current control are the same. The present invention is not limited to this. As shown in FIG. 91, the gradient of the reference current magnification may be changed in RGB. In FIG. 91, the gradient of the change in the reference current magnification for blue (B) is maximized, the gradient of the change in the reference current magnification for green (G) is increased next, and the gradient of the change in the reference current magnification for red (R) is increased. The inclination is minimized. When the reference current increases, the current flowing through the
[0954]
FIG. 91 shows an embodiment in which the reference current magnification is different between RGB. In FIG. 92, the duty ratio control is also different. The sum of data / maximum value is equal to or greater than 1/100 for B and G, and the slope of R is reduced. G and R have a duty ratio of 1/1 at 1/100 or less, while B has a duty ratio of 1/2 at 1/100 or less. The above driving method can be implemented by the driving method described with reference to FIGS. By driving as described above, RGB white balance adjustment can be optimized. The relationship between the data sum / maximum value and the reference current magnification, and the relationship between the data sum / maximum value and the duty ratio control are preferably set according to the content of the image data, the image display state, and the external environment. In addition, it is preferable that the user can freely set or adjust.
[0955]
FIGS. 89 to 91 show a method in which the reference current magnification and the duty ratio are changed with the data sum / maximum value being 1/100 as an example. The reference current magnification and the duty ratio are changed at a fixed value of the data sum / maximum value so that the area where the reference current magnification changes and the area where the duty ratio changes do not overlap. With this configuration, it is easy to maintain the white balance. That is, the duty ratio is changed when the data sum / maximum value is 1/100 or more, and the reference current is changed when the data sum / maximum value is 1/100 or less. The region where the reference current magnification changes and the region where the duty ratio changes do not overlap. This method is a characteristic method of the embodiment of the present invention.
[0956]
Although the duty ratio is changed when the data sum / maximum value is 1/100 or more, and the reference current is changed when the data sum / maximum value is 1/100 or less, the reverse relationship may be used. That is, the duty ratio may be changed when the data sum / maximum value is 1/100 or less, and the reference current may be changed when the data sum / maximum value is 1/100 or more. Further, the duty ratio is changed when the data sum / maximum value is 1/10 or more, the reference current is changed when the data sum / maximum value is 1/100 or less, and the data sum / maximum value is 1/100 or more and 1/10 or less. Then, the reference current magnification and the duty ratio may be set to constant values.
[0957]
In some cases, the present invention is not limited to the above method. As shown in FIG. 93, the duty ratio may be changed when the data sum / maximum value is 1/100 or more, and the reference current of B may be changed when the data sum / maximum value is 1/10 or less. The change of the reference current change of B and the duty ratio of RGB overlap.
[0958]
When a bright screen and a dark screen are alternately repeated at a high speed, flicker occurs when the duty ratio is changed according to the change. Therefore, when changing from a certain duty ratio to another duty ratio, it is preferable to change the duty ratio by providing hysteresis (time delay). For example, assuming that the hysteresis period is 1 sec, the previous duty ratio is maintained even if the screen luminance is bright and dark several times within the 1 sec period. That is, the duty ratio does not change.
[0959]
This hysteresis (time delay) time is called a Wait time. Further, the duty ratio before the change is called a duty ratio before the change, and the duty ratio after the change is called a duty ratio after the change.
[0960]
When the duty ratio before the change changes from a small state to another duty ratio, flicker due to the change is likely to occur. The state where the duty ratio before change is small is a state where the data sum of the
[0961]
When the duty ratio before the change changes from a large state to another duty ratio, flicker due to the change hardly occurs. The state where the duty ratio before the change is large is a state where the data sum of the
[0962]
The above relationship is shown in FIG. The horizontal axis is the duty ratio before the change. The vertical axis is the Wait time (second). When the duty ratio is 1/16 or less, the wait time is extended to 3 seconds (sec). When the duty ratio is 1/16 or more and the duty ratio is 8/16 (= １ ／), the wait time is changed from 3 seconds to 2 seconds in accordance with the duty ratio. At a duty ratio of 8/16 or more and a duty ratio of 16/16 = 1/1, the duty is changed from 2 seconds to 0 seconds in accordance with the duty ratio.
[0963]
As described above, the duty ratio control according to the embodiment of the present invention changes the wait time according to the duty ratio. When the duty ratio is small, the wait time is lengthened, and when the duty ratio is large, the wait time is shortened. That is, in the driving method in which at least the duty ratio is variable, the duty ratio before the first change is smaller than the duty ratio before the second change, and the Wait time of the first duty ratio before the change is equal to the second time. It is characterized in that it is set longer than the Wait time of the duty ratio before the change.
[0964]
In the above embodiment, the Wait time is controlled or specified based on the duty ratio before the change. However, the difference between the duty ratio before the change and the duty ratio after the change is small. Therefore, the duty ratio before the change may be read as the duty ratio after the change in the above-described embodiment.
[0965]
Further, in the above embodiment, the description has been made based on the duty ratio before the change and the duty ratio after the change. When the difference between the duty ratio before the change and the duty ratio after the change is large, it goes without saying that it is necessary to increase the wait time. When the difference between the duty ratios is large, it is needless to say that it is preferable to change the duty ratio after the change via the duty ratio in the intermediate state.
[0967]
The duty ratio control method according to the embodiment of the present invention is a driving method that takes a longer wait time when the difference between the duty ratio before change and the duty ratio after change is large. That is, this is a driving method in which the Wait time is changed according to the difference in the duty ratio. Also, this is a driving method in which the Wait time is extended when the difference in the duty ratio is large.
[0967]
Further, the duty ratio method according to the embodiment of the present invention is a driving method characterized in that when the duty ratio difference is large, the duty ratio is changed to the changed duty ratio via the intermediate duty ratio.
[0968]
In the embodiment of FIG. 94, it has been described that the Wait time for the duty ratio is the same for R (red), G (green), and B (blue). However, it goes without saying that the embodiment of the present invention may change the Wait time in RGB as shown in FIG. This is because the visibility is different for RGB. By setting the Wait time in accordance with the visibility, a better image display can be realized.
[0969]
The data sum / the maximum value of the data sum = 1/100 is, for example, 1/100 white window display. In the case of a natural image, it means that the data sum of pixels to be displayed can be converted to 1/100 of white raster display. Therefore, the sum of data / maximum value of 1 white luminescent spot per 100 pixels is 1/100.
[0970]
In the following description, the maximum value is the added value of the image data of the white raster, but this is for ease of description. The maximum value is the maximum value generated in image data addition processing or APL processing. Therefore, the data sum / maximum value is a ratio to the maximum value of the image data of the screen to be processed.
[0971]
However, the data sum does not require that data of one screen be accurately added. A value obtained by estimating (predicting) the added value of one screen from the added value of the data of the pixels obtained by sampling one screen may be used. The same applies to the maximum value. Also, a predicted value or an estimated value from a plurality of fields or a plurality of frames may be used. In addition to the addition of image data, the APL level of video data may be obtained by a low-pass filter circuit, and the APL level may be used as the data sum. The maximum value at this time is the maximum value of the APL level when the video data having the maximum amplitude is input.
[0972]
The sum of the data may be calculated based on the current consumption of the display panel or the brightness. Here, for the sake of simplicity, the description will be made assuming that the addition is luminance (image data). Generally, the method of adding luminance (image data) is easy.
[0973]
In FIG. 197, the horizontal axis represents the data sum / maximum value. The maximum value is 1. The vertical axis is the duty ratio. Data sum = maximum value (data sum / maximum value = 1) is a white display state in which all the pixel rows are the maximum. When the data sum / maximum value is small, it is a dark screen or a screen with a small image display area. At this time, the duty ratio is increased. Therefore, the brightness of the pixel displaying the image is high. As a result, the dynamic range of the image is enlarged and a high quality image is displayed. When the data sum / maximum value is large (the maximum value is 1), the image is a bright screen or a screen with a wide image display area. At this time, the duty ratio is reduced. Therefore, the brightness of the pixel displaying the image is low. Therefore, low power consumption can be achieved. Since the amount of light emitted from the screen is large, the image does not feel dark.
[0974]
In FIG. 197, when the data sum / maximum value is 1.0, the DUTY ratio value to be reached is changed. For example, when the duty ratio is 1/2, half of the screen is in the image display state. Therefore, the image is bright. When the duty ratio is 1/8, 1/8 of the screen is in the image display state. Therefore, the brightness is 1/4 compared to the duty ratio = 1/2.
[0975]
In the driving method according to the embodiment of the present invention, image brightness is controlled by summing data and the like, and a dynamic range is expanded. Further, a high contrast display is realized. In a liquid crystal display panel, white display and black display are determined by the transmittance from the backlight. Even when a non-display area is generated on the screen as in the driving method according to the embodiment of the present invention, the transmittance in black display is constant. Conversely, by generating a non-display area, the white display luminance in one frame period is reduced, so that the display contrast is reduced.
[0976]
The EL display panel has a black display in which the current flowing through the EL element is 0. Therefore, even when a non-display area is generated on the screen as in the driving method according to the embodiment of the present invention, the luminance of black display is zero. When the area of the non-display area is increased, the white display luminance decreases. However, since the luminance of black display is 0, the contrast is infinite. Therefore, good image display can be realized.
[0977]
In the driving method according to the embodiment of the present invention, the number of gradations is maintained in the entire gradation range, and the white balance is maintained in the entire gradation range. Further, the luminance change of the screen can be changed by nearly 10 times by the duty ratio control. Further, since the change has a linear relationship with the duty ratio, the control is easy. Further, R, G, and B can be changed at the same ratio. Therefore, the white balance is maintained at any duty ratio.
[0978]
The relationship between the data sum / maximum value and the DUTY ratio is preferably set according to the content of the image data, the image display state, and the external environment. In addition, it is preferable that the user can freely set or adjust.
[0979]
The above switching operation is designed to display the display screen very brightly when the power of the mobile phone, monitor, etc. is turned on, and to reduce the display brightness after a certain period of time to save power. Used. It can also be used as a function to set the brightness desired by the user. For example, outdoors, the screen is made very bright. This is because the surroundings are bright outdoors and the screen is completely invisible. In other words, the curve a in FIG. 197 is selected outdoors. However, if the display is continued at a high luminance, the EL element rapidly deteriorates. For this reason, in the case of making the brightness very bright, it is configured to return to the normal brightness in a short time. For example, normally, the curve c is selected. Further, in the case where the display is performed at a high luminance, the display luminance is configured to be increased by the user pressing a button.
[0980]
Therefore, it is preferable that the user be able to switch with a button, change automatically in the setting mode, or detect the brightness of external light and switch automatically. Further, it is preferable that the display brightness is set to be 50%, 60%, 80% and the like so that the user can set the display brightness. Further, it is preferable that the duty ratio curve, the slope, and the like be rewritten by an external microcomputer or the like. Further, it is preferable that one of the duty curves stored in the memory can be selected.
[0981]
Needless to say, the selection of the duty ratio curve and the like is preferably performed in consideration of the APL level, the maximum luminance (MAX), the minimum luminance (MIN), and the luminance distribution state (SGM).
[0982]
As described above, for example, a is an outdoor curve. c is a curve for indoor use. b is a curve for an intermediate state between indoor and outdoor. Switching between the curves a, b, and c is performed by the user operating the switch. Alternatively, the brightness of the external light may be detected by a photo sensor and automatically switched. Although the gamma curve is switched, the present invention is not limited to this. It goes without saying that a gamma curve may be generated by calculation.
[0983]
Although the DUTY ratio in FIG. 197 is a straight line, it is not limited to this. As shown in FIG. 198, a one-point broken curve may be used.
[0984]
When the image data sum is small, the c-curve in FIG. 198 is selected. The effect of reducing power consumption is exhibited. There is no reduction in image display. When the image data sum is large, the a-curve is selected. The display of the image is not bright, and the occurrence of flicker is reduced.
[0985]
In another embodiment of the present invention, the change in the duty ratio is performed when the sum of data / maximum value is 1/10 or more (see FIG. 199). This is because an image having a data sum / maximum value close to 1 is rarely generated, and if the DUTY ratio is changed until the data sum / maximum value is 1 as shown in FIG. 197, the image display is felt dark. More preferably, the change in the DUTY ratio is performed when the sum of data / maximum value is 8/10 or more.
[0986]
In FIG. 199, when the data sum / maximum value is 0.9 or less, the DUTY ratio is changed from 1 to 1/5. Therefore, a five-fold dynamic range is realized.
[0987]
When the data sum / maximum value is 0.9 or more, it is 1/5. Therefore, the display luminance is 1/5 of the maximum value. Data sum / maximum value = 1 indicates white raster display. That is, in the white raster display, the display luminance is reduced to 1/5 of the maximum.
[0988]
When the data sum / maximum value is 0.1 or less, the DUTY ratio is 1/1. One tenth of the screen is a display area. The light emission luminance of the EL element directly becomes the display luminance of the pixel. Most of the images are displayed in black, and the image is partially displayed. In terms of an image, an image display in which the sum of data / maximum value is 0.1 or less is an image in which the moon appears in a dark night sky. Setting the DUTY ratio to 1/1 in this image means that the moon portion is displayed at a luminance five times the luminance of the white raster. Therefore, image display with a wide dynamic range can be realized. Since the image is displayed in the 1/10 area, even if the luminance of the 1/10 area is increased by a factor of 5, the increase in power consumption is slight.
[0989]
In an image in which the data sum / maximum value is close to 0, most of the pixels are in low gradation display. If represented by a histogram, the majority of data is distributed in the low gradation area of the histogram. In this image display, the image is in a blackened state and there is no sharp feeling. Therefore, the gamma curve is controlled to widen the dynamic range of the black display section.
[0990]
In the above embodiment, the duty ratio is set to 1 when the data sum / maximum value is 0, but the present invention is not limited to this. As shown in FIG. 200, it goes without saying that the duty ratio may be set to a value smaller than 1. Further, the duty ratio curve may be a curve as shown in FIG.
[0991]
As shown in FIG. 202, the duty ratio curve may be changed for red (R), green (G), and blue (B) pixels. In FIG. 202, the gradient of the change in the duty ratio of blue (B) is the largest, the gradient of the change in the duty ratio of green (G) is the next largest, and the gradient of the change in the duty ratio of red (R) is the largest. I'm making it smaller. By driving as described above, RGB white balance adjustment can be optimized. The relationship between the data sum / maximum value and the DUTY ratio is preferably set according to the content of the image data, the image display state, and the external environment. In addition, it is preferable that the user can freely set or adjust.
[0992]
When a bright screen and a dark screen are alternately repeated at a high speed, a flicker occurs in which the duty ratio is changed according to the change. Therefore, when changing from a certain DUTY ratio to another DUTY ratio, it is preferable to provide a hysteresis (time delay) as shown in FIG. For example, assuming that the hysteresis period is 1 sec, the previous DUTY ratio is maintained even if the screen luminance is bright and dark several times within the 1 sec period. That is, the duty ratio does not change.
[0993]
This hysteresis (time delay) time is called a Wait time. The DUTY ratio before the change is referred to as a DUTY ratio before the change, and the DUTY ratio after the change is referred to as a DUTY ratio after the change.
[0994]
When the duty ratio before change changes from a small state to another duty ratio, flicker due to the change is likely to occur. The state in which the duty ratio before the change is small is a state in which the data sum of the screen is small or a state in which the screen has many black display portions.
[0995]
Therefore, it is considered that the screen is a halftone display and the visibility is high. Also, in a region where the DUTY ratio is small, the difference from the changed DUTY ratio tends to be large. Of course, when the difference between the duty ratios becomes large, control is performed using OEV. However, there is a limit to OEV control. From the above, when the duty ratio before change is small, it is necessary to lengthen the wait time.
[0996]
When the duty ratio before the change changes from the large state to another duty ratio, flicker due to the change hardly occurs. The state in which the duty ratio before change is large is a state in which the data sum of the screen is large or a state in which the screen has many white display portions. Therefore, it is considered that the entire screen is displayed in white and the visibility is low. From the above, when the duty ratio before change is large, the wait time may be short.
[0997]
The above relationship is shown in FIG. The horizontal axis is the duty ratio before change. The vertical axis is the Wait time (second). When the duty ratio is 1/16 or less, the wait time is extended to 3 seconds (sec). When the duty ratio is 1/16 or more and the duty ratio is 8/16 (= 1/2), the wait time is changed from 3 seconds to 2 seconds according to the duty ratio. When the duty ratio is 8/16 or more and the duty ratio is 16/16 = 1/1, the duty is changed from 2 seconds to 0 second in accordance with the duty ratio.
[0998]
As described above, the duty ratio control according to the embodiment of the present invention changes the wait time according to the duty ratio. When the duty ratio is small, the wait time is lengthened, and when the duty ratio is large, the wait time is shortened. That is, in the driving method of changing at least the DUTY ratio, the DUTY ratio before the first change is smaller than the DUTY ratio before the second change, and the Wait time of the first DUTY ratio before the change is equal to the second time. It is characterized in that it is set longer than the Wait time of the duty ratio before change.
[0999]
In the above embodiment, the wait time is controlled or specified based on the duty ratio before change. However, the difference between the duty ratio before change and the duty ratio after change is small. Therefore, the duty ratio before the change may be read as the duty ratio after the change in the above embodiment.
[1000]
Further, in the above embodiment, the description has been made based on the duty ratio before change and the duty ratio after change. When the difference between the duty ratio before the change and the duty ratio after the change is large, it is needless to say that the wait time needs to be increased. When the difference between the duty ratios is large, it is needless to say that it is preferable to change to the duty ratio after the change through the duty ratio in the intermediate state.
[1001]
The duty ratio control method according to the embodiment of the present invention is a driving method in which the wait time is lengthened when the difference between the duty ratio before change and the duty ratio after change is large. That is, this is a driving method in which the Wait time is changed according to the difference in the DUTY ratio. This is a driving method in which the Wait time is lengthened when the difference in the DUTY ratio is large.
The duty ratio method according to the embodiment of the present invention is a driving method characterized in that when the difference in the duty ratio is large, the duty ratio is changed to the changed duty ratio via the duty ratio in an intermediate state.
[1002]
In the above embodiment, the description has been given assuming that the Wait time for the DUTY ratio is the same for R (red), G (green), and B (blue). However, it goes without saying that in the embodiment of the present invention, the Wait time may be changed for R, G, and B. This is because the visibility is different for RGB. By setting the Wait time in accordance with the visibility, a better image display can be realized.
[1003]
The above embodiment is an embodiment relating to the duty ratio control. It is preferable to set the Wait time also for the reference current control. FIG. 96 shows this embodiment.
[1004]
When the reference current is small, the
[1005]
It is desirable that the reference current magnification for the data sum or the like can be changed from outside the panel module. External changes may be written to the memory of the panel module control circuit 839 (see FIGS. 83 and 205 and the description thereof) using a microcomputer or the like.
[1006]
FIG. 224 is an explanatory diagram of a method of changing the reference current magnification. The horizontal axis in FIG. 224 is the address number. The address number is from
[1007]
The data (reference current magnification) for each address is sequentially rewritten by the data values applied to the address bus and the data bus as shown in FIG.
[1008]
The reference current on the vertical axis changes depending on the memory state. The solid line a indicates a case where the reference current magnification is constantly changed to 1 regardless of the address value. In the dotted line b, when the data sum is large (the
[1009]
As described above, by rewriting the reference current magnification, the applicability of the driving method according to the embodiment of the present invention is expanded. In FIG. 224, the data for each address is rewritten so as to form the a, b, and c lines. However, the present invention is not limited to this. ) May be stored and controlled so as to select and switch.
[1010]
FIG. 226 is an explanatory diagram of a method of changing the duty ratio. The horizontal axis in FIG. 226 is the address number. The address number is from
[1011]
As described above, rewriting the duty ratio expands the applicability of the driving method according to the embodiment of the present invention. In FIG. 226, the data for each address is rewritten so as to form the lines a, b, and c. However, the present invention is not limited to this. ) May be stored and controlled so as to select and switch. 224 and 226 may be implemented in combination with each other.
[1012]
In the embodiment of the present invention, the data sum or the APL is calculated (detected), and the duty ratio control and the reference current control are performed based on this value. FIG. 98 is a flowchart for obtaining the duty ratio and the reference current magnification.
[1013]
As shown in FIG. 98, a rough APL is calculated for the input image data (a temporary APL is calculated). The value of the reference current and the reference current magnification are determined from the APL. The determined reference current and reference current magnification are converted into electronic volume data and applied to the
[1014]
On the other hand, the image data is input to the gamma processing circuit, and the gamma characteristic is determined. The APL is calculated from the image data processed with the gamma characteristic. The duty ratio is determined from the calculated APL. Next, the duty pattern is determined based on whether the image is a moving image or a still image. The duty pattern is a distribution state of the
[1015]
In FIGS. 94 and 95, control of the Wait time according to the duty ratio has been described, and in FIGS. 89 to 93, control of the duty ratio in accordance with the data sum has been described. FIG. 103 is a detailed explanatory diagram for further performing the duty ratio control and the Wait time. However, in order to facilitate the explanation, time factors and the like are reduced.
[1016]
In FIG. 103, the top row shows frame (field) numbers. The second row shows the APL level (corresponding to the data sum). The third row shows the corresponding duty ratio calculated from the APL level. The bottom row shows the resulting duty ratio (processing duty ratio) after correcting in consideration of the Wait time. That is, the corresponding duty ratio (third stage) is 8/64 → 9/64 → 9/64 → 10/64 → 9/64 → 10/64 → 11/64 → 11/64 → 12 depending on the APL level of each frame. / 64 → 14/64 →...
[1017]
For the corresponding duty ratio, the processing duty ratio is 8/64 → 8/64 → 9/64 → 9/64 → 9/64 → 10/64 → 10/64 → 11/64 → in consideration of the Wait time. 12/64 → 12/64 →...
[1018]
In FIG. 103, the corresponding duty ratio is corrected by the Wait time. In the processing duty ratio, the numerator is an integer (FIG. 107 is compared with the fact that the numerator has a decimal point). In FIG. 103, the driving is performed so that the change in the duty ratio is smooth and flicker does not easily occur. In FIG. 103, the corresponding duty ratios have changed to 9/64, 10/64, and 9/64 in
[1019]
The duty ratio control as described above does not need to be completed in one frame or one field. The duty ratio control may be performed during a period of several fields (several frames). In this case, the duty ratio is an average value of several fields (several frames). Even when the duty ratio control is performed in several fields (several frames), it is preferable that the period of several fields (several frames) be six fields (six frames) or less. If it is more than this, flicker may occur. The number of fields (several frames) is not an integer but may be 2.5 frames (2.5 fields). That is, the present invention is not limited to a field (frame) unit.
[1020]
FIG. 104 shows an embodiment in which the duty ratio control is performed in several fields (several frames). FIG. 104 illustrates the concept when several fields (several frames) are performed. M is a length for performing the duty ratio control. If one field (one frame) has 256 pixel rows, M = 1024 corresponds to four fields (four frames). That is, FIG. 104 shows an embodiment in which the duty ratio control is performed in four fields (four frames).
[1021]
M indicates a data string held in the
[1022]
For example, in the retained data sequence of M = 1024, if there are 256 on-voltage data and 768 off-voltages, the duty ratio is 256/1024 = 1/4. Note that the distribution state of the on-voltage data is held solid when the display image is a moving image, and the distribution state of the on-voltage is dispersed and held when the display image is a still image.
[1023]
That is, a virtual on / off voltage data sequence is sequentially applied to the
[1024]
FIG. 105 is a block diagram of a circuit configuration for implementing the duty ratio control of FIG. First, a video signal (image data) is converted into a luminance signal by a
In the above embodiment, the duty ratio control is performed in the field or the frame. However, the present invention is not limited to this. For example, one frame = 4 fields, and the duty ratio control may be performed in units of a plurality of fields. By performing the duty ratio control using a plurality of fields, a smooth image display without flicker can be realized.
[1025]
In FIG. 106, 1-1 means the first field of one frame, 1-2 means the second field of one frame, 1-3 means the third field of one frame, and 1-4 means It means the fourth field of one frame. Further, 2-1 means the first field of two frames.
[1026]
When the duty ratio is changed from 128/1024 to 132/1024, 1-1 / 128/1024, 1-2 / 129/1024, 1-3 / 130/1024, 1-4 / 131/1024, 2- In the case of 1, it is changed to 132/1024. Due to the above change, it gradually changes from 128/1024 to 132/1024.
[1027]
When the duty ratio is changed from 128/1024 to 130/1024, 1-1 / 128/1024, 1-2 / 128/1024, 1-3 / 129/1024, 1-4 / 129/1024, 2- In the case of 1, it is changed to 130/1024. Due to the above change, it gradually changes from 128/1024 to 130/1024.
[1028]
When changing the duty ratio from 128/1024 to 136/1024, 1-1 / 128/1024, 1-2 / 130/1024, 1-3 / 132/1024, 1-4 / 134/1024, 2-
[1029]
The numerator of the duty ratio in the field (frame) duty ratio control need not be an integer. For example, as shown in FIG. 107, control may be performed so that the value is below the decimal point. The numerator below the decimal point can be easily realized by controlling the OEV2 terminal. In addition, by using the average duty ratio in a plurality of frames (fields), the denominator of the duty ratio can be generated to the right of the decimal point. Conversely, a decimal part may be generated in the denominator of the duty ratio. In FIG. 107, the numerator is below the decimal point such as 30.8 or 31.2. By setting the denominator and the numerator to large integers equal to or more than a certain value, it is possible to eliminate the need for decimal places.
[1030]
The duty ratio pattern is changed between a moving image and a still image. If the duty ratio pattern is suddenly changed, an image change may be recognized. Also, flicker may occur. This problem is caused by the difference between the duty ratio of a moving image and the duty ratio of a still image. For a moving image, a duty pattern in which the
[1031]
In the intermediate moving image, the distribution state of the
[1032]
Some still images are bright and some are dark. The same goes for videos. Therefore, it is sufficient to determine which intermediate moving image state to transition to according to the state before the change. In some cases, a transition from a moving image to a still image may be made without passing through the intermediate moving image. The transition from a still image to a moving image may be performed without going through the intermediate moving image. For example, an image having a low luminance on the
[1033]
As shown in FIG. 108, when moving from the moving image display to the still image display, an intermediate moving image state is passed. Further, the display is shifted from the still image display to the moving image display via the intermediate moving image display. The transition time of each state is preferably a wait time.
[1034]
FIG. 110 shows the duty ratio and the number of variances of the non-display area when a moving image is transferred to a still image and an intermediate moving image. In FIG. 110, when the moving image still image level is 0, the image display is at the moving image level, and when it is 1, the image display is in the quasi moving image (intermediate moving image) state. A value of 2 indicates that the image display is in a still image state.
[1035]
The number of shares is the number of divisions of the
[1036]
As shown in FIG. 110, the moving image still image level shifts via an intermediate moving image (quasi-moving image) state when shifting from a moving image to a still image and when shifting from a still image to a moving image.
[1037]
It is preferable to provide a Wait time for the transition from the moving image to the still image as shown in FIG. The Wait time may be determined based on the ratio of the moving image. The number of different data on the horizontal axis in FIG. 110 indicates the ratio of moving images detected by moving image detection between a certain frame and the next frame. In other words, the horizontal axis represents the ratio of pixels calculated between frames and having different image data. Therefore, the larger the numerical value, the closer to the moving image display. In FIG. 110, the wait time is secured longer as the moving image is displayed.
[1038]
In order to further explain the duty ratio control, a power supply circuit of the organic EL display device according to the embodiment of the present invention will be described. FIG. 112 is a configuration diagram of a power supply circuit according to an embodiment of the present invention. 1122 is a control circuit. The midpoint potential of the
[1039]
FIG. 201 is a configuration diagram of a power supply circuit according to an embodiment of the present invention. 1122 is a control circuit. By controlling the transistor 1775 to be turned on and off, the current flowing through the coil 1771 and the drive waveform are changed, and the charge charged in the capacitor 1774 is controlled. The midpoint potential of the
[1040]
For example, consider the case where the anode voltage (Vdd) is 6 (V) and the cathode voltage (Vss) is -6 (V). When the anode voltage (Vdd) is changed by 3 (V) to 9 (V), the cathode voltage (Vss) shifts from -6 (V) to -3 (V). This is an effect that the input side and the output side of the
[1041]
The current-driven organic EL display panel has the following characteristics from the viewpoint of potential. In the pixel configuration according to the embodiment of the present invention, the driving
[1042]
The control of the
[1043]
Further, the organic EL display panel operates with an absolute value of the anode (Vdd) and the cathode (Vss). For example, if Vdd = 6 (V) and Vss = -6 (V), the operation is performed at 6-(-6) = 12 (V). In the power supply circuit using the
[1044]
In the organic EL panel, the current Idd flowing from the anode Vdd into the driving
[1045]
When the driving
[1046]
The Vgh voltage and Vgl voltage of the
[1047]
The power supply Vpc is applied to the primary side of the
[1048]
The output voltage of the anode voltage Vdd is adjusted by the
[1049]
In FIG. 178, the cathode voltage Vss is selected from two voltages. However, the present invention is not limited to this, and may be two or more. Further, the cathode voltage may be changed continuously using a variable regulator circuit.
[1050]
The selection of the switch 2021 depends on the output result from the
[1051]
In FIG. 178, the cathode voltage is switched (changed) by the
[1052]
As shown in FIG. 178, by configuring so that a plurality of voltages can be selected based on the panel temperature, the power consumption of the panel can be reduced. This is because the Vss voltage may be reduced when the temperature is equal to or lower than a certain temperature. Usually, Vss = −6 (V) having a low voltage can be used. The switch 2021 may be configured as shown in FIG. The generation of a plurality of cathode voltages Vss can be easily realized by taking out an intermediate tap from the
[1053]
FIG. 180 is an explanatory diagram of the potential setting. In this example, the
[1054]
The off voltage Vgh of the
[1055]
The on-voltage Vgl of the switching transistor (which corresponds to the
[1056]
When the driving
[1057]
One of the problems of the power supply circuit according to the embodiment of the present invention is that Vgh and Vgl voltages are generated from the anode voltage Vdd and / or the cathode voltage Vss. The anode voltage and the like are generated by the
[1058]
However, Vgh and Vgl are control voltages of the
[1059]
The embodiment of the present invention has solved this problem with the configuration shown in FIG. In FIG. 182, 1783a is a power supply circuit including a
[1060]
In FIG. 182 (a), the
[1061]
In FIG. 182 (a), only the anode voltage (Vdd) is cut off by the
[1062]
Of course, as shown in FIG. 182 (b), the voltage applied to the display panel may be controlled by turning on and off both
[1063]
The above is the configuration in which the switch 1821 is formed or arranged at the Vdd terminal of the
[1064]
When the anode voltage (Vdd) and the Vgh voltage are close to each other, almost no current flows through the resistor even if the
[1065]
After that, the
[1066]
Similarly, when the anode voltage (Vdd) is close to the Vcc voltage, almost no current flows through the resistor even if the
[1067]
Embodiments of the present invention make use of this property. That is, by turning off the
[1068]
In FIG. 183, the cathode voltage (Vss) terminal and the Vgl terminal may be short-circuited by a resistor (not shown). Due to the short circuit of the resistor, the cathode voltage (Vss) is applied to the Vgl terminal when the cathode voltage (Vss) is generated. Therefore, the
[1069]
In FIG. 183, the Vgh terminal is short-circuited by the resistor 1831 at the anode voltage (Vdd). However, when the driving
[1070]
Although a short circuit (connection) between the anode voltage (Vdd) and the Vgh voltage and between the anode voltage (Vdd) and the Vcc voltage is made with a relatively high resistance, the present invention is not limited to this. The resistor 1831 may be replaced with a switch such as a relay or an analog switch. That is, when the anode voltage (Vdd) is generated, the relay is closed. Therefore, the anode voltage (Vdd) is applied to the Vgh terminal and the Vcc terminal. Next, when the Vgh voltage, the Vhl voltage, the Vcc voltage, and the like are generated in the
[1071]
The
[1072]
It is important to take measures against heat generation from the EL display panel. To prevent heat generation, a
[1073]
The organic EL display panel has an
[1074]
Here, in order to explain the problem, a display pattern in which the
[1075]
Assume that the number of pixel rows is 220 and the duty ratio is 110/220. The
[1076]
In one horizontal stripe display in which odd-numbered pixel rows display white and even-numbered pixel rows display black, when an ON voltage is applied to the odd-numbered pixel rows, current flows from the power supply circuit to the display area. However, when the on-voltage is applied to the even-numbered pixel row, no current flows from the power supply circuit to the display area because the even-numbered pixel row displays black. Therefore, the power supply circuit repeats the operation of flowing a current and the operation of not flowing a current every one horizontal scanning period. This operation is not preferable for the power supply circuit. This is because a transient phenomenon occurs in the power supply circuit and the power supply efficiency deteriorates.
[1077]
FIG. 100 shows a driving method for solving this problem. In FIG. 100, the duty ratio is not set to 1/2, but a plurality of duty ratio states are generated in the
[1078]
FIGS. 100 (a) and 100 (b) generate a Duty ratio of 1/2, a Duty ratio of 1/1, and a Duty ratio of 1/3, and realize a duty ratio of 1/2 (on average in one frame period) as a whole. I have. As described above, by combining a plurality of duty ratios in one frame period, even in the case of one horizontal stripe display, the output current from the power supply circuit does not turn on / off. That is, many regular display patterns such as one horizontal stripe are often displayed. On the other hand, if the duty ratio control is performed by the duty ratio pattern in which the width of the
[1079]
In FIG. 100, it goes without saying that the duty ratio pattern is scanned downward from the top of the
[1080]
FIG. 100 shows a driving method in which an ON voltage is applied and an OFF voltage is applied to each of the
[1081]
There are various types of duty ratio patterns for realizing the
[1082]
The EL display panel has a problem that an image is burned due to deterioration of the
[1083]
In the EL display panel of the embodiment of FIG. 147 of the present invention, the
[1084]
The
[1085]
The W / L (W is the channel width of the driving transistor, L is the channel length of the driving transistor) of the driving
[1086]
When the sub-panel 71a and the
[1087]
As shown in FIG. 150, a
[1088]
To perform on / off control of the
[1089]
The
[1090]
The
[1091]
When the number of source signal lines 18 is different between the
[1092]
Burn-in occurs when the image does not change for a certain period or more. In the embodiment of the present invention, when the data sum is small, the DUTY ratio is increased to expand the dynamic range. However, when the data sum is small, burn-in occurs when a still image is continuously displayed. In order to solve this problem, it is only necessary to detect that a still image is displayed for a certain period or more, and reduce the DUTY ratio or reduce the reference current. The embodiment of the present invention is a driving method that changes (decreases) the duty ratio or (and) the reference current when the still image state continues for a certain period.
[1093]
The problem is how to detect whether the still images are continuous. Stillness detection can be realized by taking the difference in image data between frames or fields. However, a frame memory is required to obtain a difference between frames. In the embodiment of the present invention, this problem is solved by performing a difference operation on the image data of only the sample points of the image data. FIG. 204 and FIG. 205 are explanatory diagrams thereof.
In FIG. 204, the image data constituting the
Note that, in the embodiment, the sum of the sampled image data is calculated and compared. No.
[1094]
Next, an embodiment of a display device of the present invention that implements the driving method of the embodiment of the present invention will be described. FIG. 157 is a plan view of a mobile phone as an example of the information terminal device. An
[1095]
When the key 1572 is pressed once, the display color is set to the 8-color mode, when the same key 1572 is pressed, the display color is set to the 4096-color mode, and when the key 1572 is pressed further, the display color is set to the 260,000-color mode. May be. The key is a toggle switch that changes the display color mode each time the key is pressed. Note that a change key for the display color may be separately provided. In this case, the number of
[1096]
The key 1572 may be another mechanical switch such as a slide switch in addition to a push switch, or may be switched by voice recognition or the like. For example, voice input of 4096 colors to the receiver, for example, voice input of "high-quality display", "4096 color mode" or "low display color mode" to the receiver is displayed on the
[1097]
Further, the display color may be switched by an electrical switch or a touch panel selected by touching a menu displayed on the
[1098]
Although 1572 is a display color switching key, it may be a key for switching a frame rate. Further, a key for switching between a moving image and a still image may be used. A plurality of requirements such as a moving image, a still image, and a frame rate may be simultaneously switched. Further, the frame rate may be configured to be gradually (continuously) changed as the holding is continued. This case can be realized by making the resistor R of the capacitor C and the resistor R constituting the oscillator a variable resistor or an electronic volume. The capacitor can be realized by a trimmer capacitor. Alternatively, a plurality of capacitors may be formed on a semiconductor chip, and one or more capacitors may be selected and connected in parallel in a circuit.
[1099]
Further, an embodiment employing an EL display panel, an EL display device, or a driving method according to an embodiment of the present invention will be described with reference to the drawings.
[1100]
FIG. 158 is a sectional view of the viewfinder according to the embodiment of the present invention. However, it is schematically illustrated for ease of explanation. Some parts are partially enlarged or reduced, and some parts are omitted. For example, in FIG. 158, the eyepiece cover is omitted. The above also applies to other drawings.
[1101]
The back surface of the
[1102]
A magnifying
[1103]
If a
[1104]
FIG. 159 is a perspective view of the video camera. The video camera includes a photographing (imaging)
[1105]
On the other hand, the EL display panel according to the embodiment of the present invention is also used as a display monitor. The angle of the
[1106]
The
[1107]
As one of the driving methods according to the embodiment of the present invention, there is a method in which an N-fold current is supplied to the
[1108]
The above switching operation is configured to display the
[1109]
Therefore, it is preferable that the user be able to switch using the
[1110]
It is preferable that the
[1111]
Specifically, the value of M is increased at the top and bottom of the screen, and the value of M is reduced at the center. This is realized by modulating the operation speed of the shift register of the
[1112]
Note that a switch or the like is preferably provided so that the Gaussian distribution display can be turned on and off. This is because, for example, when Gaussian display is performed outdoors, the periphery of the screen becomes completely invisible. Therefore, it is preferable that the user be able to switch with a button, change automatically in the setting mode, or detect the brightness of external light and switch automatically. In addition, it is preferable that the peripheral luminance is set to be 50%, 60%, or 80% so that the user can set the peripheral luminance.
[1113]
In a liquid crystal display panel, a fixed Gaussian distribution is generated by a backlight. Therefore, the Gaussian distribution cannot be turned on / off. The ability to turn on and off the Gaussian distribution is an effect unique to a self-luminous display device.
[1114]
Further, when the frame rate is predetermined, flicker may occur due to interference with the lighting state of the indoor fluorescent lamp or the like. In other words, when the
[1115]
The above functions can be realized by the
[1116]
It should be noted that the above items are not limited to mobile phones only, but can be used for televisions, monitors, and the like. Further, it is preferable to display an icon on the display screen so that the user can immediately recognize the display state. The above items are the same for the following items.
[1117]
The EL display device and the like of this embodiment can be applied not only to a video camera but also to an electronic camera and a still camera as shown in FIG. The display device is used as the
[1118]
The above is the case where the display area of the display panel is relatively small. However, when the display area is as large as 30 inches or more, the
[1119]
However, as the screen size of the display panel increases, the weight also increases. Therefore, the
[1120]
The leg 1612 can move left and right as shown in A, and the leg 1612 can be contracted as shown in B. Therefore, the display device can be easily installed even in a narrow place.
[1121]
In the television of FIG. 161, the surface of the screen is covered with a protective film (or a protective plate). This is one purpose of preventing the object from hitting and damaging the surface of the display panel. An AIR coat is formed on the surface of the protective film, and by embossing the surface, reflection of an external situation (external light) on the display panel is suppressed.
[1122]
A certain space is arranged by dispersing beads or the like between the protective film and the display panel. In addition, fine projections are formed on the back surface of the protection film, and the projections maintain a space between the display panel and the protection film. By maintaining the space in this way, transmission of the impact from the protective film to the display panel is suppressed.
[1123]
It is also effective to dispose or inject an optical binder such as a liquid resin such as alcohol or ethylene glycol or a solid resin such as epoxy between the protective film and the display panel. This is because interface reflection can be prevented and the optical binder functions as a buffer.
[1124]
Examples of the protective film include a polycarbonate film (plate), a polypropylene film (plate), an acrylic film (plate), a polyester film (plate), and a PVA film (plate). Needless to say, other engineering resin films (such as ABS) can be used. Further, it may be made of an inorganic material such as tempered glass. The same effect can be obtained by coating the surface of the display panel with an epoxy resin, a phenol resin, or an acrylic resin to a thickness of 0.5 mm or more and 2.0 mm or less instead of disposing the protective film. It is also effective to emboss the resin surface.
[1125]
It is also effective to coat the surface of the protective film or the coating material with fluorine. This is because dirt on the surface can be easily wiped off with a detergent or the like. Further, the protective film may be formed thick and may also be used as a front light.
[1126]
It goes without saying that the display panel according to the embodiment of the present invention is also effective in combination with a three-side free configuration. In particular, the three-side-free configuration is effective when the pixel is manufactured using amorphous silicon technology. Further, in a panel formed by the amorphous silicon technology, it is impossible to perform process control of the variation in the characteristics of the transistor elements. preferable. That is, the
[1127]
Note that the N-fold pulse driving (FIGS. 13, 16, 19, 20, 22, 22, and 30, etc.) according to the embodiment of the present invention uses the low-temperature polysilicon technology to form the
[1128]
The driving method and the driving circuit of the embodiment of the present invention described in this specification such as the duty ratio control driving, the reference current control, and the N-fold pulse driving are limited to the driving method and the driving circuit of the organic EL display panel. Not something. It goes without saying that the present invention can be applied to other displays such as a field emission display (FED) as shown in FIG.
[1129]
In the FED of FIG. 173, electron emission projections 1733 (which correspond to the
[1130]
If the peripheral circuit is configured as illustrated in FIG. 174 with the pixel configuration illustrated in FIG. 173, the duty ratio control drive or the N-fold pulse drive can be performed. An image data signal is applied from the
[1131]
The technical concept described in the embodiment of the present invention can be applied to a video camera, a projector, a three-dimensional television, a projection television, and the like. Further, the present invention can be applied to a viewfinder, a monitor of a mobile phone, a PHS, a portable information terminal and its monitor, a digital camera and its monitor.
[1132]
Further, the present invention can be applied to an electrophotographic system, a head-mounted display, a direct-view monitor display, a notebook personal computer, a video camera, and an electronic still camera. In addition, the present invention can be applied to a monitor of an automatic teller machine, a payphone, a videophone, a personal computer, a wristwatch, and a display device thereof.
[1133]
Further, it goes without saying that the present invention can be applied or applied to a display monitor of a home electric appliance, a pocket game device and its monitor, a backlight for a display panel, or a lighting device for home or business use. It is preferable that the lighting device is configured to be able to change the color temperature. The color temperature can be changed by forming RGB pixels in a stripe shape or a dot matrix shape and adjusting the current flowing through these pixels. Further, the present invention can be applied to a display device for an advertisement or a poster, an RGB signal device, an alarm indicator, and the like.
[1134]
An organic EL display panel is also effective as a light source for a scanner. An image is read by irradiating an object with light using an RGB dot matrix as a light source. Of course, it is needless to say that a single color may be used. Further, the present invention is not limited to the active matrix, but may be a simple matrix. If the color temperature can be adjusted, the image reading accuracy can be improved.
[1135]
The organic EL display device is also effective for a backlight of a liquid crystal display device. The color temperature can be changed by forming RGB pixels of an EL display device (backlight) in a stripe shape or a dot matrix shape and adjusting the current flowing therethrough, and the brightness can be easily adjusted. In addition, since the light source is a surface light source, a Gaussian distribution in which the central portion of the screen is bright and the peripheral portion is dark can be easily configured. Further, it is also effective as a backlight of a field sequential type liquid crystal display panel that alternately scans R, G, and B lights. Further, even if the backlight blinks, it can be used as a backlight of a liquid crystal display panel for displaying a moving image or the like by inserting black.
[1136]
【The invention's effect】
In the source driver circuit of the present invention, the transistors constituting the current mirror circuit are formed so as to be adjacent to each other, so that the variation in the output current due to the shift in the threshold value is small. Therefore, it is possible to suppress the occurrence of uneven brightness of the EL display panel, and the practical effect is large.
[1137]
Further, the display panel, the display device, and the like of the present invention exhibit characteristic effects according to the respective configurations such as high image quality, good moving image display performance, low power consumption, low cost, and high luminance.
[1138]
According to the present invention, a low power consumption information display device or the like can be configured, so that power is not consumed. In addition, since the device can be reduced in size and weight, resources are not consumed. Further, even a high-definition display panel can sufficiently cope with the problem. Therefore, the present invention is friendly to the global environment and the space environment.
[Brief description of the drawings]
FIG. 1 is a diagram illustrating a pixel configuration of a display panel according to an embodiment of the present invention.
FIG. 2 is a diagram illustrating a pixel configuration of a display panel according to an embodiment of the present invention.
FIG. 3 is an explanatory diagram of an operation of the display panel according to the embodiment of the present invention.
FIG. 4 is an explanatory diagram of an operation of the display panel according to the embodiment of the present invention.
FIG. 5 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 6 is a configuration diagram of a display device according to an embodiment of the present invention.
FIG. 7 is an explanatory diagram of the method for manufacturing the display panel of the embodiment of the present invention.
FIG. 8 is a configuration diagram of a display device according to an embodiment of the present invention.
FIG. 9 is a configuration diagram of a display device according to an embodiment of the present invention.
FIG. 10 is a cross-sectional view of the display panel according to the embodiment of the present invention.
FIG. 11 is a cross-sectional view of a display panel according to an embodiment of the present invention.
FIG. 12 is an explanatory diagram of a display panel according to an embodiment of the present invention.
FIG. 13 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 14 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 15 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 16 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 17 is an explanatory diagram illustrating a driving method of the display device according to the embodiment of the present invention.
FIG. 18 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 19 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 20 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 21 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 22 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 23 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 24 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 25 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 26 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 27 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 28 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 29 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 30 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 31 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 32 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 33 is an explanatory diagram of a driving method of the display device according to the embodiment of the present invention.
FIG. 34 is a configuration diagram of a display device according to an embodiment of the present invention.
FIG. 35 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 36 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 37 is a configuration diagram of a display device according to an embodiment of the present invention.
FIG. 38 is a diagram illustrating a pixel configuration of a display panel according to an embodiment of the present invention.
FIG. 39 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 40 is a configuration diagram of a display device according to an embodiment of the present invention.
FIG. 41 is a configuration diagram of a display device according to an embodiment of the present invention.
FIG. 42 is a diagram illustrating a pixel configuration of a display panel according to an embodiment of the present invention.
FIG. 43 is a diagram illustrating a pixel configuration of a display panel according to an embodiment of the present invention.
FIG. 44 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 45 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 46 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 47 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 48 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 49 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 50 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 51 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 52 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 53 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 54 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 55 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 56 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 57 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 58 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 59 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 60 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 61 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 62 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 63 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 64 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 65 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 66 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 67 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 68 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 69 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 70 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 71 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 72 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 73 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 74 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 75 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 76 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 77 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 78 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 79 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 80 is an explanatory diagram of a method for driving the display device of an embodiment of the present invention.
FIG. 81 is an explanatory diagram of a method for driving a display device of an embodiment of the present invention.
FIG. 82 is an explanatory diagram of a method for driving the display device of the embodiment of the present invention.
FIG. 83 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 84 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 85 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 86 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG 87 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 88 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 89 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 90 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 91 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 92 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG 93 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 94 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 95 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG 96 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 97 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 98 is an explanatory diagram of a drive circuit of a display device according to an embodiment of the present invention.
FIG. 99 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 100 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 101 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 102 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 103 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 104 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 105 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 106 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 107 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 108 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 109 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 110 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 111 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG 112 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 113 is a pixel configuration diagram of a display panel according to an embodiment of the present invention.
FIG. 114 is a pixel configuration diagram of a display panel of an embodiment of the present invention.
FIG. 115 is a pixel configuration diagram of a display panel of an embodiment of the present invention.
FIG. 116 is a pixel configuration diagram of a display panel of an embodiment of the present invention.
FIG. 117 is a diagram illustrating a pixel configuration of a display panel according to an embodiment of the present invention.
FIG. 118 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 119 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 120 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG 121 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG 122 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG 123 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG 124 is an explanatory diagram of a drive circuit of a display device of an embodiment of the present invention.
FIG. 125 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 126 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 127 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 128 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 129 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 130 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 131 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 132 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 133 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 134 is an explanatory diagram of a display panel driving method according to an embodiment of the present invention;
FIG. 135 is an explanatory diagram of a display panel driving method according to an embodiment of the present invention;
FIG. 136 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 137 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 138 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 139 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 140 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 141 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 142 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 143 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 144 is an explanatory diagram of a display panel driving method according to an embodiment of the present invention.
FIG. 145 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 146 is an explanatory diagram of a method for driving a display panel of an embodiment of the present invention.
FIG. 147 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 148 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 149 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 150 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 151 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 152 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 153 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 154 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 155 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 156 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 157 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 158 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 159 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 160 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 161 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 162 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 163 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention;
FIG. 164 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 165 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 166 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 167 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 168 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 169 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 170 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 171 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 172 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 173 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 174 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 175 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 176 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 177 is an explanatory diagram of a power supply circuit according to an embodiment of the present invention.
FIG. 178 is an explanatory diagram of a power supply circuit according to an embodiment of the present invention.
FIG. 179 is an explanatory diagram of a power supply circuit according to an embodiment of the present invention.
FIG. 180 is an explanatory diagram of a power supply circuit according to an embodiment of the present invention.
FIG. 181 is an explanatory diagram of a power supply circuit according to an embodiment of the present invention.
FIG. 182 is an explanatory diagram of a power supply circuit according to an embodiment of the present invention.
FIG. 183 is an explanatory diagram of a power supply circuit according to an embodiment of the present invention.
FIG. 184 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 185 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 186 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 187 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 188 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 189 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
190 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention. FIG.
FIG. 191 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 192 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 193 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 194 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 195 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 196 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 197 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 198 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 199 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 200 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 201 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 202 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 203 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 204 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 205 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 206 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 207 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 208 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 209 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 210 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 211 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 212 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 213 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 214 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 215 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 216 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 217 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 218 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 219 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 220 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 221 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 222 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 223 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 224 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 225 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 226 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 227 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 228 is an explanatory diagram of a display device according to an embodiment of the present invention.
FIG. 229 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 230 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 231 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 232 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 233 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 234 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 235 is an explanatory diagram of a drive circuit according to an embodiment of the present invention.
FIG. 236 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 237 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 238 is an explanatory diagram of a source driver IC (circuit) according to an embodiment of the present invention.
FIG. 239 is an explanatory diagram of a driving method according to an embodiment of the present invention.
FIG. 240 is an explanatory diagram of a driving method according to an embodiment of the present invention.
FIG. 241 is an explanatory diagram of a driving method according to an embodiment of the present invention.
FIG. 242 is an explanatory diagram of a driving method according to an embodiment of the present invention.
FIG. 243 is an explanatory diagram of a driving method according to an embodiment of the present invention.
FIG. 244 is an explanatory diagram of a driving method according to an embodiment of the present invention.
[Explanation of symbols]
11 Transistor (thin film transistor)
12 Gate driver IC (circuit)
14 Source driver IC (circuit)
15 EL (element) (light-emitting element)
16 pixels
17 Gate signal line
18 Source signal line
19 Storage capacity (additional capacitor, additional capacity)
50 Display screen
51 Write pixel (row)
52 Non-display pixels (non-display area, non-lighting area)
53 display pixels (display area, lighting area)
61 shift register
62 Inverter
63 output buffer
71 Array substrate (display panel)
72 Laser irradiation range (laser spot)
73 Positioning marker
74 Glass substrate (array substrate)
81 Control IC (circuit)
82 Power supply IC (circuit)
83 Printed Circuit Board
84 Flexible board
85 Sealing lid
86 Cathode wiring
87 Anode wiring (Vdd)
88 Data signal line
89 Gate control signal line
101 Embankment (rib)
102 Interlayer insulating film
104 Contact connection
105 pixel electrode
106 Cathode electrode
107 desiccant
108 λ / 4 plate
109 Polarizing plate
111 Thin film sealing film
271 Dummy pixel (row)
341 Output stage circuit
371 OR circuit
401 Lighting control line
471 Reverse bias line
472 Gate potential control line
451 Electronic volume circuit
452 SD (source-drain) short of transistor
471, 472, 473 Current source (transistor)
481 switch (on / off means)
484 current source (unit transistor)
483 Internal Wiring
491 Electronic volume
521 transistor group
531 resistance
532 decoder circuit
533 level shifter circuit
541 Raising circuit
551 D / A converter
552 operational amplifier
561 analog switch
562 inverter
581 gate wiring
631 sleep switch (reference current on / off means)
651 counter
652 NOR
653 AND
654 current output circuit
655 switch
671 Match circuit
681 I / O pad
691 Reference current circuit
692 Current control circuit
701 Temperature detection means
702 Temperature control circuit
711 Unit gate output circuit
1121 Coil (Transformer)
1122 control circuit
1123 Diode
1124 Capacitor
1125 resistance
1126 transistor
1131 Switching circuit (analog switch)
1251 Output switching circuit
1252 switch
1501 Analog switch
1502 Switch control line
1503 Connection wiring
1504 Buffer sheet (board)
1521 Inverter
1522 connection terminal
1571 antenna
1572 key
1573 case
1574 display panel
1581 Eyepiece ring
1582 magnifying lens
1583 convex lens
1591 fulcrum (rotating part)
1592 shooting lens
1593 storage
1594 switch
1601 body
1602 Imaging unit
1603 Shutter switch
1611 Mounting frame
1612 legs
1613 Mounting base
1614 Fixed part
1731 Control electrode
1732 Video signal circuit
1733 electron emission protrusion
1734 holding circuit
1735 ON / OFF control circuit
1741 Select signal line
1742 ON / OFF signal line
1781 switch
1783 Power supply circuit
1821 switch
1831 Resistance
1901 Reference current circuit
2041 Sampling points
2051 SUM circuit
2052 Comparison circuit
2061 chassis
2062 Operation buttons
2063 Chip parts
2171 Dummy transistor
2181 Subtransistor
2351 Precharge control circuit
2361 Latch circuit
2362 Selector circuit
2363 precharge circuit
Claims (1)
２相のラッチ回路と、
プリチャージ電圧を発生するプリチャージ電圧出力回路と、
プログラム電流を発生する電流出力回路を具備することを特徴とするＥＬ表示装置。A selector circuit;
A two-phase latch circuit,
A precharge voltage output circuit for generating a precharge voltage,
An EL display device comprising a current output circuit for generating a program current.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003086831A JP2004294752A (en) | 2003-03-27 | 2003-03-27 | El display device |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2003086831A JP2004294752A (en) | 2003-03-27 | 2003-03-27 | El display device |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004294752A true JP2004294752A (en) | 2004-10-21 |
| JP2004294752A5 JP2004294752A5 (en) | 2007-10-18 |
Family
ID=33401351
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003086831A Pending JP2004294752A (en) | 2003-03-27 | 2003-03-27 | El display device |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2004294752A (en) |
Cited By (15)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004309810A (en) * | 2003-04-08 | 2004-11-04 | Kodak Kk | Display device |
| JP2004334124A (en) * | 2003-05-12 | 2004-11-25 | Matsushita Electric Ind Co Ltd | Current driving device and display device |
| JP2005128306A (en) * | 2003-10-24 | 2005-05-19 | Dainippon Printing Co Ltd | Driving device for display for time sharing gray scale display and display for time sharing gray scale display |
| JPWO2003091978A1 (en) * | 2002-04-26 | 2005-09-02 | 東芝松下ディスプレイテクノロジー株式会社 | Driving method of EL display panel |
| JP2006133731A (en) * | 2004-11-08 | 2006-05-25 | Samsung Sdi Co Ltd | Light emitting display and driving method thereof |
| JP2006184846A (en) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | Light-emitting display device and its drive method |
| JP2006285235A (en) * | 2005-03-31 | 2006-10-19 | Samsung Sdi Co Ltd | Light emitting display and method of driving the same |
| JP2006285236A (en) * | 2005-03-31 | 2006-10-19 | Samsung Sdi Co Ltd | Light emitting display and method of driving the same |
| JP2006330664A (en) * | 2005-05-26 | 2006-12-07 | Samsung Sdi Co Ltd | Light emitting display device and driving method thereof |
| JP2007233398A (en) * | 2002-04-26 | 2007-09-13 | Toshiba Matsushita Display Technology Co Ltd | Driving method of el display panel |
| JP2007256958A (en) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Method of driving el display panel |
| JP2007263989A (en) * | 2005-03-01 | 2007-10-11 | Toshiba Matsushita Display Technology Co Ltd | Display device using self-luminous element and driving method of the same |
| US7710367B2 (en) | 2004-11-17 | 2010-05-04 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and method of driving the same |
| US8330684B2 (en) | 2007-02-02 | 2012-12-11 | Samsung Display Co., Ltd. | Organic light emitting display and its driving method |
| CN107644616A (en) * | 2016-07-22 | 2018-01-30 | 上海和辉光电有限公司 | A kind of display device |
Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10153760A (en) * | 1996-09-24 | 1998-06-09 | Toshiba Electron Eng Corp | Liquid crystal display device |
| WO1998040871A1 (en) * | 1997-03-12 | 1998-09-17 | Seiko Epson Corporation | Pixel circuit, display device and electronic equipment having current-driven light-emitting device |
| WO1998048403A1 (en) * | 1997-04-23 | 1998-10-29 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and method |
| WO2001006484A1 (en) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Current drive circuit and display comprising the same, pixel circuit, and drive method |
| JP2001060076A (en) * | 1999-06-17 | 2001-03-06 | Sony Corp | Picture display device |
| JP2001083924A (en) * | 1999-09-08 | 2001-03-30 | Matsushita Electric Ind Co Ltd | Drive circuit and drive method of current control type light emitting element |
| JP2001210122A (en) * | 2000-01-28 | 2001-08-03 | Matsushita Electric Ind Co Ltd | Luminaire, video display device, method of driving video display device, liquid crystal display panel, method of manufacturing liquid crystal display panel, method of driving liquid crystal display panel, array substrate, display device, viewfinder and video camera |
| JP2001296837A (en) * | 2000-04-13 | 2001-10-26 | Toray Ind Inc | Driving method for current controlled type display device |
| JP2002149125A (en) * | 2000-11-10 | 2002-05-24 | Nec Corp | Data line driving circuit for panel display device |
| JP2002244618A (en) * | 2000-12-15 | 2002-08-30 | Lg Philips Lcd Co Ltd | Circuit for driving active matrix electroluminescent device |
| JP2003058133A (en) * | 2001-06-06 | 2003-02-28 | Semiconductor Energy Lab Co Ltd | Image display device and its driving method |
| JP2003066865A (en) * | 2001-08-24 | 2003-03-05 | Matsushita Electric Ind Co Ltd | Display substrate, and method and device for its inspection |
| JP2003066908A (en) * | 2001-08-28 | 2003-03-05 | Matsushita Electric Ind Co Ltd | Active matrix type display device and driving method therefor |
| JP2003076327A (en) * | 2001-09-05 | 2003-03-14 | Nec Corp | Driving circuit of current driven element, driving method and image display device |
| WO2003023750A1 (en) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | El display panel, its driving method, and el display apparatus |
| WO2003023752A1 (en) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | El display, el display driving circuit and image display |
| WO2003027998A1 (en) * | 2001-09-25 | 2003-04-03 | Matsushita Electric Industrial Co., Ltd. | El display panel and el display apparatus comprising it |
| JP2003114645A (en) * | 2001-08-02 | 2003-04-18 | Seiko Epson Corp | Driving of data line used to control unit circuit |
| JP2003283267A (en) * | 2002-03-27 | 2003-10-03 | Matsushita Electric Ind Co Ltd | Output circuit for controlling gray-scale, its testing device, and method for testing the circuit |
-
2003
- 2003-03-27 JP JP2003086831A patent/JP2004294752A/en active Pending
Patent Citations (19)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10153760A (en) * | 1996-09-24 | 1998-06-09 | Toshiba Electron Eng Corp | Liquid crystal display device |
| WO1998040871A1 (en) * | 1997-03-12 | 1998-09-17 | Seiko Epson Corporation | Pixel circuit, display device and electronic equipment having current-driven light-emitting device |
| WO1998048403A1 (en) * | 1997-04-23 | 1998-10-29 | Sarnoff Corporation | Active matrix light emitting diode pixel structure and method |
| JP2001060076A (en) * | 1999-06-17 | 2001-03-06 | Sony Corp | Picture display device |
| WO2001006484A1 (en) * | 1999-07-14 | 2001-01-25 | Sony Corporation | Current drive circuit and display comprising the same, pixel circuit, and drive method |
| JP2001083924A (en) * | 1999-09-08 | 2001-03-30 | Matsushita Electric Ind Co Ltd | Drive circuit and drive method of current control type light emitting element |
| JP2001210122A (en) * | 2000-01-28 | 2001-08-03 | Matsushita Electric Ind Co Ltd | Luminaire, video display device, method of driving video display device, liquid crystal display panel, method of manufacturing liquid crystal display panel, method of driving liquid crystal display panel, array substrate, display device, viewfinder and video camera |
| JP2001296837A (en) * | 2000-04-13 | 2001-10-26 | Toray Ind Inc | Driving method for current controlled type display device |
| JP2002149125A (en) * | 2000-11-10 | 2002-05-24 | Nec Corp | Data line driving circuit for panel display device |
| JP2002244618A (en) * | 2000-12-15 | 2002-08-30 | Lg Philips Lcd Co Ltd | Circuit for driving active matrix electroluminescent device |
| JP2003058133A (en) * | 2001-06-06 | 2003-02-28 | Semiconductor Energy Lab Co Ltd | Image display device and its driving method |
| JP2003114645A (en) * | 2001-08-02 | 2003-04-18 | Seiko Epson Corp | Driving of data line used to control unit circuit |
| JP2003066865A (en) * | 2001-08-24 | 2003-03-05 | Matsushita Electric Ind Co Ltd | Display substrate, and method and device for its inspection |
| JP2003066908A (en) * | 2001-08-28 | 2003-03-05 | Matsushita Electric Ind Co Ltd | Active matrix type display device and driving method therefor |
| JP2003076327A (en) * | 2001-09-05 | 2003-03-14 | Nec Corp | Driving circuit of current driven element, driving method and image display device |
| WO2003023750A1 (en) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | El display panel, its driving method, and el display apparatus |
| WO2003023752A1 (en) * | 2001-09-07 | 2003-03-20 | Matsushita Electric Industrial Co., Ltd. | El display, el display driving circuit and image display |
| WO2003027998A1 (en) * | 2001-09-25 | 2003-04-03 | Matsushita Electric Industrial Co., Ltd. | El display panel and el display apparatus comprising it |
| JP2003283267A (en) * | 2002-03-27 | 2003-10-03 | Matsushita Electric Ind Co Ltd | Output circuit for controlling gray-scale, its testing device, and method for testing the circuit |
Cited By (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007233398A (en) * | 2002-04-26 | 2007-09-13 | Toshiba Matsushita Display Technology Co Ltd | Driving method of el display panel |
| JPWO2003091978A1 (en) * | 2002-04-26 | 2005-09-02 | 東芝松下ディスプレイテクノロジー株式会社 | Driving method of EL display panel |
| JP2007256958A (en) * | 2002-04-26 | 2007-10-04 | Toshiba Matsushita Display Technology Co Ltd | Method of driving el display panel |
| JP2004309810A (en) * | 2003-04-08 | 2004-11-04 | Kodak Kk | Display device |
| JP2004334124A (en) * | 2003-05-12 | 2004-11-25 | Matsushita Electric Ind Co Ltd | Current driving device and display device |
| JP4566545B2 (en) * | 2003-10-24 | 2010-10-20 | 大日本印刷株式会社 | Time-division gradation display drive, time-division gradation display |
| JP2005128306A (en) * | 2003-10-24 | 2005-05-19 | Dainippon Printing Co Ltd | Driving device for display for time sharing gray scale display and display for time sharing gray scale display |
| JP2006133731A (en) * | 2004-11-08 | 2006-05-25 | Samsung Sdi Co Ltd | Light emitting display and driving method thereof |
| US8354984B2 (en) | 2004-11-08 | 2013-01-15 | Samsung Display Co., Ltd. | Organic light emitting display and driving method thereof |
| JP4509851B2 (en) * | 2004-11-08 | 2010-07-21 | 三星モバイルディスプレイ株式會社 | Light emitting display device and driving method thereof |
| US7710367B2 (en) | 2004-11-17 | 2010-05-04 | Samsung Mobile Display Co., Ltd. | Organic light emitting display and method of driving the same |
| US7742066B2 (en) | 2004-12-24 | 2010-06-22 | Samsung Mobile Display Co., Ltd. | Organic light emitting diode display and driving method thereof |
| JP2006184846A (en) * | 2004-12-24 | 2006-07-13 | Samsung Sdi Co Ltd | Light-emitting display device and its drive method |
| JP2007263989A (en) * | 2005-03-01 | 2007-10-11 | Toshiba Matsushita Display Technology Co Ltd | Display device using self-luminous element and driving method of the same |
| JP2006285235A (en) * | 2005-03-31 | 2006-10-19 | Samsung Sdi Co Ltd | Light emitting display and method of driving the same |
| US8022907B2 (en) | 2005-03-31 | 2011-09-20 | Samsung Mobile Display Co., Ltd. | Brightness controlled organic light emitting display and method of driving the same |
| JP2006285236A (en) * | 2005-03-31 | 2006-10-19 | Samsung Sdi Co Ltd | Light emitting display and method of driving the same |
| JP2006330664A (en) * | 2005-05-26 | 2006-12-07 | Samsung Sdi Co Ltd | Light emitting display device and driving method thereof |
| US8330684B2 (en) | 2007-02-02 | 2012-12-11 | Samsung Display Co., Ltd. | Organic light emitting display and its driving method |
| CN107644616A (en) * | 2016-07-22 | 2018-01-30 | 上海和辉光电有限公司 | A kind of display device |
| US10374061B2 (en) | 2016-07-22 | 2019-08-06 | Everdisplay Optronics (Shanghai) Limited | Display device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4146421B2 (en) | EL display device and driving method of EL display device | |
| US10347183B2 (en) | EL display apparatus | |
| JP4357413B2 (en) | EL display device | |
| JP4490650B2 (en) | EL display device driving method and EL display device | |
| JP4452076B2 (en) | EL display device. | |
| JP2004093682A (en) | Electroluminescence display panel, driving method of electroluminescence display panel, driving circuit of electroluminescence display apparatus and electroluminescence display apparatus | |
| JPWO2003027998A1 (en) | EL display device | |
| JP2004294752A (en) | El display device | |
| JP2005055726A (en) | El display device | |
| JP2004361816A (en) | El display device | |
| JP2004279990A (en) | El display device | |
| JP2006030289A (en) | El display device | |
| JP4131743B2 (en) | EL display device driving method and EL display device | |
| JP2007226258A (en) | Driver circuit of el display panel | |
| JP2009104147A (en) | El display device | |
| JP2007226257A (en) | Driver circuit of el display panel | |
| JP2006023398A (en) | Electroluminescence display apparatus | |
| JP2005140934A (en) | El display device |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060324 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070830 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20080415 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20080604 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20081014 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20081112 |
|
| A911 | Transfer to examiner for re-examination before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20081218 |
|
| A912 | Re-examination (zenchi) completed and case transferred to appeal board |
Free format text: JAPANESE INTERMEDIATE CODE: A912 Effective date: 20090515 |
|
| RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100723 |