JP2004258598A - 広視野角高速応答液晶表示装置 - Google Patents

Abstract

【目的】視野角特性が良好で、信頼性と生産性にすぐれ、応答速度がはやく、動画表示に適した明るい、コントラストの良い、大画面表示装置を低コストで実現する。
【構成】垂直配向方式液晶表示装置に関して、走査配線，映像信号配線，画素電極，配向方向制御電極，走査配線と映像信号配線の交差部に形成された薄膜トランジスタ素子と対向基板側に形成された共通電極から構成され、前記配向方向制御電極と画素電極と対向基板側に形成された共通電極の３つの電極が作り出す電界分布により垂直配向された負の誘電率異方性液晶分子の運動方向をコントロールしていることを特徴とする。
【選択図】図８

Description

【０００１】
【産業上の利用分野】
本発明は、低コストで広視野角、高輝度・高速応答の大画面アクティブマトリックス型液晶ＴＶ表示装置に関する。
【０００２】
【従来の技術】
図１にあるように従来の垂直配向方式液晶表示装置は、カラーフィルター側基板の透明共通電極の上に、液晶分子の運動方向を制御するバンプを形成し、かつアクティブマトリックス基板の透明画素電極に、液晶分子の運動方向を制御するスリットをもうけ、これらのバンプとスリットが１組になって液晶分子の運動方向を決定する方式を採用している。カラーフィルター側基板にバンプのかわりに液晶分子の運動方向を制御するスリットを透明共通電極に形成する方法もある。
これらの両方の方式ともに量産され実用化されている。
【０００３】
【発明が解決しようとする課題】
従来のマルチドメイン垂直配向方式液晶表示装置ではカラーフィルター基板に、バンプかスリットを透明共通電極に形成しなければならず、ホトマスク工程を、１回ふやさなければならなかった。そのためにコストアップをさけることができなかった。
【０００４】さらに図１にあるようなカラーフィルター側にバンプを形成する垂直配向方式液晶表示装置では、バンプの幅、高さ、傾斜面の角度を精密にコントロールしないと、液晶分子のたおれかたにバラツキが生じてしまい、中間調領域でムラが発生しやすかった。
バンプの材質がポジ型ホトレジストであるために、有機溶剤を完全にとりのぞく必要があり、２００度以上の高温で焼きかためなければならず工程の短縮化が難かしかった。ポジ型ホトレジストのバンプから液晶中に汚染物が溶出した場合、残像の現象が発生し信頼性の点でも問題となる。
【０００５】従来のバンプを用いたカラーフィルター基板では、バンプの材料としてポジ型ホトレジストを用いるために、垂直配向膜の塗布工程で不良が発生した場合、リワークする時に、酸素プラズマを用いたダライアッシング方法を用いることができない。そのためにランニングコストの高い有機溶剤を用いたウェットリムーブ方法を用いなければならずリワークコストが非常に高くなるという欠点があった。
【０００６】従来のバンプやスリットを用いる垂直配向方式液晶表示装置では黒表示から中間調表示または白表示から中間調表示に移る時の液晶の応答速度が遅いという欠点があった。
【０００７】本発明は、上記の問題点を解決するものであり、その目的とする所は、大型の垂直配向方式液晶表示装置の信頼性を向上し、安価に短時間で製造できしかも明るく応答速度のはやい液晶表示を実現することにある。
【０００８】
【課題を解決するための手段】前記課題を解決し、上記目的を達成するために、本発明では下記の手段を用いる。
【０００９】〔手段１〕アクティブマトリックス基板とカラーフィルター基板に垂直配向された負の誘電率異方性液晶分子に電圧を印加し、異なる２方向または４方向に液晶分子をたおれさせるために下記の２種類の電極構造と構造配置をアクティブマトリックス基板の１画素内に形成した。
ｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、細長いスリット状のパターン（スリット部には、透明電極はない。）を形成する。
ｉｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、細長いスリット状のパターンを形成し、このスリットの下層に絶縁膜をかいしてスリットの形状とほぼ同じ形状でスリットよりもオーバーサイズになっている液晶配向方向制御電極を形成する。
ｉｉｉ）ｎ行ｍ列の画素において、（ｎ−１）行の走査線と（ｍ＋１）列の映像信号配線がまじわる位置に薄膜トランジスタ素子を形成し、（ｍ＋１）列の映像信号配線と、ｎ行ｍ列の画素に用いる液晶配向方向制御電極とが、この薄膜トランジスタをかいして連結されており、かつｎ行の走査線とｍ列の映像信号配線がまじわる位置に薄膜トランジスタ素子を形成し、ｍ列の映像信号配線と、ｎ行ｍ列の画素に用いる透明画素電極とが、この薄膜トランジスタ素子をかいして連結されている。
【００１０】〔手段２〕アクティブマトリックス基板とカラーフィルター基板に垂直配向された負の誘電率異方性液晶分子に電圧を印加し、異なる２方向または４方向に液晶分子をたおれさせるために下記の２種類の電極構造と構造配置をアクティブマトリックス基板の１画素内に形成した。
ｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、細長いスリット状のパターン（スリット部には透明電極はない。）を形成する。
ｉｉ）カラーフィルター基板側には、透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、細長いスリット状のパターンを形成し、このスリットの下層に絶縁膜をかいしてスリットの形状とほぼ同じ形状でスリットよりもオーバーサイズになっている液晶配向方向制御電極を形成する。
ｉｉｉ）ｎ行ｍ列の画素において、（ｎ−１）行の走査線上に、薄膜トランジスタ素子を形成し、ｎ行の共通電極と、ｎ行ｍ列の画素に用いる液晶配向方向制御電極とが、この薄膜トランジスタ素子をかいして連結されており、かつｎ行の走査線とｍ列の映像信号配線とがまじわる位置に薄膜トランジスタ素子を形成し、ｍ列の映像信号配線とｎ行ｍ列の画素に用いる透明画素電極とが、この薄膜トランジスタをかいして連結されている。
【００１１】〔手段３〕アクティブマトリックス基板とカラーフィルター基板に垂直配向された負の誘電率異方性液晶分子に電圧を印加し多方向に液晶分子をたおれさせるために下記の２種類の電極構造と構造配置をアクティブマトリックス基板の１画素内に形成した。
ｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、円形または多角形の穴（穴の部分には透明電極はない。）
ｉｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、細長いスリット状のパターンを形成し、このスリットの下層に絶縁膜をかいして、スリットの形状とほぼ同じ形状でスリットよりもオーバーサイズになっている液晶配向方向制御電極を形成する。
ｉｉｉ）ｎ行ｍ列の画素において、（ｎ−１）行の走査線と（ｍ＋１）列の映像信号配線がまじわる位置に薄膜トランジスタ素子を形成し、（ｍ＋１）列の映像信号配線とｎ行ｍ列の画素に用いる液晶配向方向制御電極とが、この薄膜トランジスタ素子をかいして連結されており、かつ、ｎ行の走査線とｍ列の映像信号配線がまじわる位置に薄膜トランジスタ素子を形成し、ｍ列の映像信号配線とｎ行ｍ列の画素に用いる透明画素電極とが、この薄膜トランジスタ素子をかいして連結されている。
【００１２】〔手段４〕アクティブマトリックス基板とカラーフィルター基板に垂直配向された負の誘電率異方性液晶分子に電圧を印加し、多方向に液晶分子をたおれさせるために下記の２種類の電極構造と構造配置をアクティブマトリックス基板の１画素内に形成した。
ｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、円形または多角形の穴（穴の部分には透明電極はない。）を多数形成する。
ｉｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、細長いスリット状のパターンを形成し、このスリットの下層に絶縁膜をかいしてスリットの形状とほぼ同じ形状でスリットよりもオーバーサイズになっている液晶配向方向制御電極を形成する。
ｉｉｉ）ｎ行ｍ列の画素において、（ｎ−１）行の走査線上に、薄膜トランジスタ素子を形成し、ｎ行の共通電極と、ｎ行ｍ列の画素に用いる液晶配向方向制御電極とが、この薄膜トランジスタ素子をかいして連結されており、かつｎ行の走査線とｍ列の映像信号配線とがまじわる位置に薄膜トランジスタを形成し、ｍ列の映像信号配線とｎ行ｍ列の画素に用いる透明画素電極とが、この薄膜トランジスタ素子をかいして連結されている。
【００１３】〔手段５〕手段１，２，３，４において、走査線のアドレス信号波形の時間幅が水平周期の２倍以上あり、（ｎ−１）番めの走査線アドレス信号波形とｎ番めの走査線のアドレス信号波形とが水平周期の１倍以上かさなりあっており、かつｍ列の映像信号配線の映像信号電圧と、（ｍ＋１）列の映像信号配線の映像信号電圧の極性は、お互に異なっておりかつ水平周期ごとに互いに極性がいれかわり、かつ垂直周期ごとに互いに極性がいれかわるようにした。
【００１４】〔手段６〕手段１，３において、ｎ行の走査線とｍ列の映像信号配線がまじわる位置に形成され、透明画素電極に連結されている薄膜トランジスタ素子のチャネル長（Ｌ_１）よりも、（ｎ−１）行の走査線と（ｍ＋１）列の映像信号配線がまじわる位置に形成され液晶配向方向制御電極に連結されている薄膜トランジスタ素子のチャネル長（Ｌ_２）の方が大きく（Ｌ_１＜Ｌ_２）なるようにした。
【００１５】〔手段７〕手段２，４において、ｎ行の走査線とｍ列の映信号配線がまじわる位置に形成され、透明画素電極に連結されている薄膜トランジスタ素子のチャネル長（Ｌ_１）よりも、（ｎ−１）行の走査線上に形成され、液晶配向方向制御電極に連結されている薄膜トランジスタ素子のチャネル長（Ｌ_２）の方が大きく（Ｌ_１＜Ｌ_２）なるようにした。
【００１６】〔手段８〕手段１，２，３，４において、液晶配向方向制御電極に連結されている薄膜トランジスタ素子に、ダブルトランジスタ素子構造またはオフセットチャネル素子構造を用いた。
【００１７】〔手段９〕手段１，２において、アクティブマトリックス基板側の透明画素電極に形成されている細長くのびたスリットと、液晶配向方向制御電極と組みになったスリットとが、走査線ののびている方向に対してほぼ±４５度の角度の方向に、お互いにほぼ平行な関係をたもちながら、交互に配置されており、液晶セルの外部に設置する２枚の偏光板の偏光軸は、走査線方向と映像信号配線方向にそろえ、互いに直交する配置とした。
【００１８】〔手段１０〕手段１，２において、アクティブマトリックス基板側の透明画素電極に形成されている細長くのびたスリットが、走査線ののびている方向に対して、ほぼ平行な方向と、直交する方向に配置されかつ液晶配向方向制御電極と組みになっているスリットが、走査信号配線方向に対してほぼ±４５度の角度の方向になるように配置し、液晶セルの外部に設置する２枚の偏光板の偏光軸は、走査線方向と映像信号配線方向にそろえ、互いに直交する配置とした。
【００１９】〔手段１１〕手段１，２において、アクティブマトリックス基板側の透明画素電極に形成されている細長くのびたスリットが、走査線ののびている方向に対してほぼ±４５度の角度に配置されており、かつ液晶配向方向制御電極と組みになっているスリットが、走査線ののびている方向に対してほぼ平行な方向と、直交する方向とに配置され、かつ画素電極の外周部を液晶配向方向制御電極が、絶縁膜をかいして透明画素電極とかさなりあいながらとり囲んでいる構造とし、液晶セルの外部に設置する２枚の偏光板の偏光軸は、走査線方向と映像信号配線方向にそろえ、互いに直交する配置とした。
【００２０】〔手段１２〕手段３，４において、アクティブマトリックス基板側の透明画素電極に形成されている複数の円形または多角形の穴をとり囲むように液晶配向方向制御電極と組になったスリットが、走査線ののびた方向に対して平行な方向と直交する方向に配置されており、かつ透明画素電極の外周部を液晶配向方向制御電極が、透明画素電極と絶縁膜をかいしてかさなりながらとり囲んでいる構造とし、液晶セルの外部に設置する２枚の偏光板の偏光軸は、走査線方向と、映像信号配線方向にそろえ、互いに直交する配置とした。
【００２１】〔手段１３〕手段１，２，３，４において透明画素電極のスリットの下層に絶縁物をかいして形成された液晶配向方向制御電極が走査線形成時に同時に同じ層に形成されるようにした。
【００２２】〔手段１４〕手段１，２において、透明画素電極のスリットの下層に絶縁物をかいして形成された液晶配向方向制御電極が映像信号配線形成時に同時に同じ層に形成されるようにした。
【００２３】〔手段１５〕手段１において１画素を駆動するために１画素中に２個の薄膜トランジスタ素子を必要とし、かつｎ行の走査線とｍ列の映像信号配線がまじわる位置に形成された薄膜トランジスタ素子のドレイン電極と透明画素電極とを電気的に接続するためのコンタクトホールが１個だけ存在するようにした。
【００２４】〔手段１６〕手段１，３において、１画素を駆動するために１画素中に２個の薄膜トランジスタ素子を必要とし、かつ（ｎ−１）行の走査線と（ｍ＋１）列の映像信号配線がまじわる位置に形成された薄膜トランジスタ素子のドレイン電極と、液晶配向方向制御電極とを電気的に接続するためのコンタクトホールが２個存在し、かつｎ行の走査線とｍ列の映像信号配線がまじわる位置に形成された薄膜トランジスタ素子のドレイン電極と透明画素電極とを電気的に接続するためのコンタクトホールが１個だけ存在するようにした。
【００２５】〔手段１７〕手段１，２，３，４において、１画素を駆動するために１画素中に２個の薄膜トランジスタ素子を必要とし、かつ１個の薄膜トランジスタは、透明画素電極に接続されており、残りの１個の薄膜トランジスタは、液晶配向方向制御電極に接続し、透明画素電極と液晶配向方向制御電極とを絶縁膜をかいしてオーバーラップさせて容量を形成した。
【００２６】〔手段１８〕手段１，２，３，４において液晶配向方向制御電極と連結されているダブルトランジスタ構造を有する薄膜トランジスタ素子の中間電極と透明画素電極とが絶縁膜をかいしてかさなりあって容量を形成するようにした。
【００２７】〔手段１９〕手段１，３においてｎ行ｍ列の透明画素電極と（ｎ−１）行の走査線とが、絶縁膜をかいしてかさなりあって保持容量を形成できるようにした。
【００２８】〔手段２０〕手段２，４においてｎ行ｍ列の透明画素電極とｎ行の共通電極とが、絶縁膜をかいしてかさなりあって保持容量を形成できるようにした。
【００２９】
【作用】手段１，２，３，４，５を用いることで、従来図１にあるような液晶分子の運動方向制御用バンプをＣＦ（カラーフィルター）基板に形成する必要がなくなった。図２，図１０，図１５，図１６にあるように簡単なカラーフィルター構造となり低価格を実現できる。
さらに従来問題となっていたバンプからの汚染物の液晶中への拡散問題は完全になくなり、パンプの形状の不均一性から発生していた中間調領域でのムラの問題も完全になくなった。
これによりいちじるしい歩留りの向上と信頼性の向上を同時に実現できる。
【００３０】さらにバンプがないので、配向膜塗布が失敗しても、ドライアッシャーによる酸素プラズマで簡単に短時間で再成することができる。配向膜塗布前の表面処理にドライアッシャーを用いた酸素とアルゴンのプラズマ処理を用いることができるので、配向膜塗布工程でのはじきやピンホールの発生をいちじるしく低減できる。
【００３１】手段１，２，３，４，５，６，７，８，１８を用いることで、液晶配向方向制御電極を駆動するための特別な駆動ＩＣや、接続端子部が必要なくなり製品の低価格を実現できる。さらにダブルトランジスタ構造やオフセットトランジスタ構造を用いることでリーク電流を低減できる。トランジスタのソースとドレイン電極間に大きな電圧が印加されても電界の集中を分散して防止できるので薄膜トランジスタのスレーショールド電圧（Ｖｔｈ）のシフトを低減でき、信頼性の高い液晶パネルを実現できる。液晶配向方向制御電極に接続されている薄膜トランジスタのチャネル長（Ｌ_２）を大きくすることでリーク電流を低減できる。
【００３２】手段１，２，３，４，５，９，１０，１１，１２を用いることで、偏光板の有効利用効率を従来のＴＮモードの液晶パネルとくらべて、大幅に向上することができ、超大型液晶表示装置で用いる偏光板のコストを低減できる。さらにバックライトで使用する２種類の材料の多層積層体（商品名スリーエムのＤ−ＢＥＦ）からなる反射性偏光子の有効利用効率も同様に大幅に向上することができるので、超大型液晶表示装置用のバックライトのコストも大幅に低減できる。
【００３３】手段１，２，３，４，１３，１４を用いることで従来のＴＮモードのアクティブマトリックス基板の製造工程とカラーフィルターの製造工程をほとんど変更することなく同じプロセスで本発明のアクティブマトリックス液晶パネルを製造することができるので、歩留りと低コスト化の点で優位に立てる。
【００３４】手段１，２，３，４，５，１５，１６，１７を用いることで最も単純な構造の垂直配向方式液晶表示装置を実現できる。１画素内でよぶんな、不必要な薄膜トランジスタがないので最も開口率を大きくできるので明るい表示を実現できる。
【００３５】手段１，２，３，４，５，６，７，８，１８を用いることで、透明画素電極と液晶配向方向制御電極との間に大きな電圧を印加できるので垂直配向された液晶分子を駆動させるための電界の歪みを非常に大きくできる。これにより液晶分子の反応速度を大きくすることができ、動画表示をしても画像の流れや残像現象はほとんど発生しない。
【００３６】手段１，２，３，４，１９，２０を用いることで、ｎ行の走査線がＯＦＦするときに透明画素電極の電位変動が小さくなりフリッカーを低減することができる。
【００３７】手段１，２，３，４，５を用いることで黒表示の時に垂直配向された液晶分子は、全領域ほぼ垂直に配向しているので、光ぬけが従来のバンプを用いるものよりもはるかに少なくなり暗室でも完全に均一な黒表示を実現できる。
【００３８】
【実施例】
〔実施例１〕図２，図５，図８，は、本発明の第１の実施例の断面図，モデル図，平面図である。図１９，図２０が本発明の第１の実施例のＴＦＴアレイ基板の製造プロセスフローである。図３１，図３２はＴＦＴアレイ基板の拡大断面図である。
カラーフィルター基板には、ベタ透明共通電極があり、この基板に対向してアクティブマトリックス基板が平行に配置されている。従来の垂直配向モードの液晶パネルには図１にあるように液晶の運動方向を制御するためのバンプが透明共通電極上に形成されていたが、本発明の垂直配向モードの液晶パネルには、このようなバンプは必要ない。
アクティブマトリックス基板は、まずはじめに走査線を形成した後絶縁膜とアモルファスシリコン層（ノンドープ層）とオーミックコンタクト用のｎ^＋アモルファスシリコン層を堆積する。薄膜トランジスタ素子部を形成した後、映像信号配線とドレイン電極と液晶配向方向制御電極とを同時に同層に形成する。日本の公開特許特開２０００−０６６２４０に開示されているハーフトーン露光技術を用いることで、薄膜トランジスタ素子部と映像信号配線とドレイン電極と液晶配向方向制御電極を同時に同層に作ることも可能である。図３２，がハーフトーン露光を用いた本発明の実施例１の薄膜トランジスタとアクティブマトリックス基板の断面図である。
【００３９】図８にあるように本発明の実施例１では１画素中に必要な薄膜トランジスタ素子は２個だけで十分である。ｎ行ｍ列の透明画素電極は、ｎ行の走査線とｍ列の映像信号配線のまじわる位置に形成された薄膜トランジスタ素子に連結されており、液晶配向方向制御電極は、（ｎ−１）行の走査線と（ｍ＋１）列の映像信号配線のまじわる位置に形成された薄膜トランジスタ素子に連結されている。透明画素電極には、２種類のスリットが形成されており、そのスリットの断面拡大図が図３，図４である。
図３のタイプのスリットでは電圧を印加された時に垂直配向された液晶分子は、図３にしめされた方向にたおれる。図４のタイプのスリットでは、スリットの下層に絶縁膜をかいして液晶配向方向制御電極が配置されている。図４のタイプのスリットでは、電圧を印加した時に垂直配向された液晶分子は、図４にしめされた方向にたおれる。図３，図４の変形したものが図１１，図１２である。図４では透明画素電極のスリットよりも液晶配向方向制御電極のほうがサイズが大きくなっており、お互いに絶縁膜をかいしてかさなりあっている。本発明の重要な点は、透明画素電極と液晶配向方向制御電極とが絶縁膜をかいしてかさなりあい、容量を形成している点である。図６１のような電極構造配置でも図４と同様な方向に負の誘電率異方性液晶分子を運動させることはできるが、図６２のような平面構造では透明画素電極と液晶配向方向制御電極とがかさなりあっていないため透明画素電極と液晶配向方向制御電極とで形成される容量が小さいために本発明の駆動方式を用いる場合問題である。
図６３，や図６４のように透明画素電極と液晶配向方向制御電極とが、すこしでも絶縁膜をかいしてかさなりあっていることが、本発明の駆動方式では特に重要となります。
【００４０】〔実施例２〕図１０，図１３は、本発明の第２の実施例の断面図，平面図である。図２１，図２２が本発明の第２の実施例のＴＦＴアレイ基板の製造プロセスフローである。図２９，図３０は、ＴＦＴアレイ基板の拡大断面図である。
カラーフィルター基板にはベタ透明共通電極があり、実施例１と同様にバンプは無い。
アクティブマトリックス基板は、まずはじめに走査線と液晶配向方向制御電極を同時に同層に形成した後絶縁膜とアモルファスシリコン層（ノンドープ層）とオーミックコンタクト用のｎ^＋アモルファスシリコン層を堆積する。薄膜トランジスタ素子部を形成した後、映像信号配線とドレイン電極とを同時に形成する。
日本の公開特許特開２０００−０６６２４０に開示されているハーフトーン露光技術を用いることで、薄膜トランジスタ素子部と映像信号配線とドレイン電極とを同時に同層に作ることも可能である。図３０がハーフトーン露光を用いた本発明の実施例２の薄膜トランジスタとアクティブマトリックス基板の断面図である。
【００４１】図１３にあるように本発明の実施例２では１画素中に必要な薄膜トランジスタ素子は２個だけで十分である。ｎ行ｍ列の透明画素電極は、ｎ行の走査線とｍ列の映像信号配線のまじわる位置に形成された薄膜トランジスタ素子に連結されており、液晶配向方向制御電極は、（ｎ−１）行の走査線と（ｍ＋１）列の映像信号配線のまじわる位置に形成された薄膜トランジスタ素子に連結されている。実施例１の場合この薄膜トランジスタ素子のドレイン電極と液晶配向方向制御電極とが同時に同層に形成されるため自動的に連結されるが、実施例２の場合、この薄膜トランジスタ素子のドレイン電極と液晶配向方向制御電極は同層に形成されていないためこれら２つの電極を電気的に連結するために２つのコンタクトホールをあけなければならない。実施例１では２つの薄膜トランジスタ素子と、１個のコンタクトホールで十分であったが、実施例２では図１３にあるように２つの薄膜トランジスタ素子と、３個のコンタクトホールが必要となります。
【００４２】〔実施例３〕図２，図６，図９は本発明の第３の実施例の断面図，モデル図，平面図である。図２３，図２４が本発明の第３の実施例のＴＦＴアレイ基板の製造プロセスフローである。
図３５，図３６はＴＦＴアレイ基板の拡大断面図である。
カラーフィルター基板にはベタ透明共通電極があり、実施例１と同様にバンプは無い。
アクティブマトリックス基板は、まずはじめに走査線と共通電極を同時に同層に形成した後絶縁膜とアモルファスシリコン層（ノンドープ層）とオーミックコンタクト用のｎ^＋アモルファスシリコン層を堆積する。
薄膜トランジスタ素子部を形成した後、映像信号配線とドレイン電極と液晶配向方向制御電極とを同時に同層に形成する。
日本の公開特許 特開２０００−０６６２４０に開示されているハーフトーン露光技術を用いることで、薄膜トランジスタ素子部と映像信号配線とドレイン電極と液晶配向方向制御電極とを同時に同層に作ることも可能である。図３６がハーフトーン露光を用いた本発明の実施例３の薄膜トランジスタとアクティブマトリックス基板の断面図である。
【００４３】図９にあるように本発明の実施例３では、１画素中に必要な薄膜トランジスタ素子は２個だけで十分である。ｎ行ｍ列の透明画素電極は、ｎ行の走査線とｍ列の映像信号配線のまじわる位置に形成された薄膜トランジスタ素子に連結されており、液晶配向方向制御電極は、（ｎ−１）行の捜査線上に形成された薄膜トランジスタに連結されている。画素電極の構造としては実施例１，実施例２のような形状も可能であるが、図９では透明画素電極にあけられたスリットは走査線ののびている方向に対して水平配置と垂直配置されており、液晶配向方向制電極と組みになっているスリットは走査線ののびている方向に対して±４５度の角度に配置されている。実施例３の場合（ｎ−１）行の走査線上に形成された薄膜トランジスタ素子のソース電極とｎ行の共通電極とは同層に形成されていないため、これらの２つの電極を電気的に連結するために２つのコンタクトホールをあけなければならない。そのため実施例３では実施例２と同様に図９にあるように２個の薄膜トランジスタ素子と、３個のコンタクトホールが必要となります。
【００４４】〔実施例４〕図１０，図６５は、本発明の第４の実施例の断面図と平面図である。図２５，図２６が本発明の第４の実施例のＴＦＴアレイ基板の製造プロセスフローである。図３３，図３４はＴＦＴアレイ基板の拡大断面図である。
カラーフィルター基板には、ベタ透明共通電極があり、実施例１と同様にバンプは無い。
アクティブマトリックス基板はまずはじめに走査線と共通電極と液晶配向制御電極とを同時に同層に形成した後絶縁膜とアモルファスシリコン層（ノンドープ層）とオーミックコンタクト用のｎ^＋アモルファスシリコン層を堆積する。薄膜トランジスタ素子部を形成した後、映像信号配線とドレイン電極とを同時に形成する。
日本の公開特許特開２０００−０６６２４０に開示されているハーフトーン露光技術を用いることで薄膜トランジスタ素子部と映像信号配線とドレイン電極とを同時に同層に作ることも可能である。図３４が、ハーフトーン露光を用いた本発明の実施例４の薄膜トランジスタとアクティブマトリックス基板の断面図である。
図６５にあるように本発明の実施例４では、１画素中に必要な薄膜トランジスタ素子は２個だけで十分である。ｎ行ｍ列の透明画素電極は、ｎ行の走査線とｍ列の映像信号配線のまじわる位置に形成された薄膜トランジスタ素子に連結されており、液晶配向方向制御電極は、（ｎ−１）行の走査線上に形成された薄膜トランジスタに連結されている。実施例４の場合（ｎ−１）行の走査線上に形成された薄膜トランジスタ素子のソース電極とドレイン電極とをそれぞれ共通電極と液晶配向方向制御電極とに電気的に連結させるために、それぞれ２個づつのコンタクトホールをあけなければならない。
そのため、実施例４では、図６５にあるように２個の薄膜トランジスタ素子と５個のコンタクトホールが必要となります。
【００４５】〔実施例５〕図７が本発明の第５番目の実施例である駆動波形に関するタイミングチャートである。実施例１，２３，４で記述した垂直配向方式液晶表示装置を駆動するための駆動波形である。ここで重要なことは（ｎ−１）行の走査線とｎ行の走査線の信号波形（アドレス信号幅）がすくなくとも水平周期の２倍以上の時間幅をもっており、かつ互いに１水平周期以上の時間幅でかさなりあっており、かつ、ｍ列の映像信号配線の映像信号電圧極性と、（ｍ＋１）列の映像信号配線の映像信号電圧極性は、お互いに異なっており、かつ水平周期ごとに互いに極性が反転していることである。本発明の駆動方式を用いれば、図１７，図１８にあるように回路モデル図の容量Ｃ２（容量Ｃ２は透明画素電極と液晶配向方向制御電極とが絶縁膜をかいしてかさなりあうことで形成された容量である。）に（ｎ−１）行の走査線の信号波形とｎ行の走査線の信号波形がかさなりあっている時に充電することが可能となります。
【００４６】図１７では、液晶配向方向制御電極は（ｎ−１）行の走査線と（ｍ＋１）列の映像信号配線がまじわる位置に形成された薄膜トランジスタ素子に連結され、透明画素電極はｎ行の走査線とｍ列の映像信号配線がまじわる位置に形成された薄膜トランジスタ素子に連結されている。ｍ列の映像信号配線が＋７Ｖ、（ｍ＋１）列の映像信号配線が−７Ｖの時に、（ｎ−１）行とｎ行の走査線が両方ともにアドレスされていると、上記２つの薄膜トランジスタは動作し容量Ｃ２は充電されＡ，Ｂの電位はそれぞれ＋７，−７Ｖになる。（ｎ−１）行の走査線がとじてからｍ列の映像信号配線の電圧が＋７Ｖから−７Ｖに極性を変化させ、（ｍ＋１）列の映像信号配線の電圧が−７Ｖから＋７Ｖに極性を変化させると、容量Ｃ２のＡの電位はｎ行の薄膜トランジスタが動作しているため＋７Ｖから−７Ｖに変化する。この時（ｎ−１）行の薄膜トランジスタは動作していないため容量Ｃ２のＢ電位は−７Ｖから−２１Ｖに変化する。次にｎ行走査線がとじるとｎ行ｍ列の画素容量Ｃ２の電位はＡが−７Ｖ，Ｂが−２１Ｖに固定される。
１垂直周期後同じ動作がおこなわれるがｍ列の映像信号配線の信号電圧と、（ｍ＋１）列の映像信号配線の信号電圧の極性が反転するため、１垂直周期後の容量Ｃ２の電位はＡが＋７Ｖ，Ｂは＋２１Ｖに固定される。このような電位関係が発生することで図４にあるような等電位線の分布となり液晶分子の運動方向が決定される。透明画素電極と液晶配向方向制御電極との間には、大きな電界が発生するため液晶分子の運動速度を大きくすることができるようになる。
【００４７】図１８では、液晶配向方向制御電極は、（ｎ−１）行の走査線上に形成された薄膜トランジスタ素子に連結されており、この薄膜トランジスタ素子のソース電極はｎ行の共通電極に連結されている。透明画素電極はｎ行の走査線とｍ列の映像信号配線がまじわる位置に形成された薄膜トランジスタ素子に連結されている。
ｍ列の映像信号配線が＋７Ｖ、（ｍ＋１）列の映像信号配線が−７Ｖの時に、（ｎ−１）行とｎ行の走査線が両方ともにアドレスされていると、上記２つの薄膜トランジスタは動作し、容量Ｃ２は充電されＡ，Ｂの電位はそれぞれ＋７Ｖ，ＯＶになる。（ｎ−１）行の走査線がとじてからｍ列の映像信号配線の電圧が＋７Ｖから−７Ｖに極性を変化させ、（ｍ＋１）列の映像信号配線の電圧が−７Ｖから＋７Ｖに極性を変化させると、容量Ｃ２のＡの電位は、ｎ行の薄膜トランジスタが動作しているため＋７Ｖから−７Ｖに変化する。この時（ｎ−１）行の薄膜トランジスタは動作していないため、容量Ｃ２のＢ電位はＯＶから−１４Ｖに変化する。次にｎ行走査線がとじると、ｎ行ｍ列の画素容量Ｃ２の電位はＡが−７Ｖ，Ｂが−１４Ｖに固定される。１垂直周期後同じ動作がおこなわれるが、ｍ列の映像信号配線の信号電圧と、（ｍ＋１）列の映像信号配線の信号電圧の極性が反転するため、１垂直周期後の容量Ｃ２の電位はＡが＋７Ｖ，Ｂは＋１４Ｖに固定される。このような電位関係が発生することで、図４にあるような等電位線の分布となり、液晶分子の運動方向が決定される。
【００４８】〔実施例６〕図１４，図２７，図２８，図１５，図１６は、本発明の第６の実施例の平面図と断面図である。図２１，図２２が本発明の第６の実施例のＴＦＴアレイ基板の製造プロセスフローである。
図２９，図３０は、ＴＦＴアレイ基板の拡大断面図である。
カラーフィルター基板には、ベタ共通電極があり、実施例１と同様にバンプは無い。液晶配向方向制御電極と薄膜トランジスタの連結方法は実施例２とまったく同じである。
実施例６では、透明画素電極に形成されたスリット形状が実施例２とは異なり、図１４，図２７，図２８にあるような走査線方向に±４５度で配置されているものと、水平または、垂直に配置されているもの、または、円形や多角形のもので構成されている。液晶配向方向制御電極は、図１４，図２７，図２８にあるように透明画素電極の外周をぐるりととり囲んでおり、スリットと組みになっている液晶配向方向制御電極は走査線の方向に対して水平または、垂直に配置されている。
【００４９】〔実施例７〕図３７，図３８，図３９，図４０，図４１，図４２と図４５，図４６，図４７，図４８，図５１，図５２，図５３，図５４，図５９図６０は、本発明の第７の実施例の回路モデル図と、薄膜トランジスタの平面図と断面図である。本発明の実施例５にすでにのべたように本発明の駆動方式を用いた場合、（ｎ−１）行の走査線上に形成された薄膜トランジスタに連結されている（ｍ＋１）列の映像信号配線と液晶配向方向制御電極との電極間に印加される電圧は最大で２８Ｖ程度にもなるのでこの２つの電極間のリーク電流が増大するという問題が発生する。そこで本発明の実施例７では、（ｎ−１）行の走査線上に形状され、液晶配向方向制御電極と連結されている薄膜トランジスタ素子の構造にダブルトランジスタ構造を採用した。ダブルトランジスタ構造は図５９，図６０にあてるように通常のシングルトランジスタよりもチャネル長が長くなっておりソース電極とドレイン電極間に高電圧が印加されてもリーク電流の増加をおさえることが可能である。ダブルトランジスタ構造を用いない場合トランジスタのチャネル長を長くすることもリーク電流の低減のためには有効である。図２９や図３３にあるように透明画素電極に連結されている薄膜トランジスタのチャネル長（Ｌ_１）よりも液晶配向方向制御電極に連結されている薄膜トランジスタのチャネル長（Ｌ_２）の方を大きくすることでリーク電流を低減できる。
【００５０】ソース電極とドレイン電極のリーク電流を低減する方法として図５６，図５７，図５８のようなオフセット・トランジスタ構造も考えられる。この場合図５５のような平面構造の薄膜トランジスタ構造となります。
【００５１】〔実施例８〕図１１，図１２，図６３，図６４は、本発明の第８の実施例の平面図である。実施例１，２，３，４，６に用いられる透明画素電極と液晶配向方向制御電極の形状に関するものである。負の誘電率異方性液晶分子は電圧を印加した時に透明電極のくさびの長くのびた方向に液晶分子の長軸方向をそろえる性質があり、本発明の実施例８の形状を採用することでディスクリネーションの発生をおさえることができる。
ディスクリネーションが発生すると液晶パネルの透過率が低下してしまい、応答速度もおそくなる傾向にある。本発明の形状を採用することで応答速度と透過率を向上することができる。
【００５２】
【発明の効果】
本発明を用いることで従来のマルチドメイン垂直配向方式液晶表示装置に用いられていたバンプまたはスリット付きのカラーフィルター基板を用いる必要がなくなりコストを低減することが可能となる。
バンプやスリット加工にともなうバラツキが原因の表示ムラも同時になくなるので歩留りが非常に高くなる。
さらにバンプやスリットのすきまからカラーフィルターの顔料中の不純物やバンプ中の不純物が液晶中に拡散しムラや残像（画像焼き付き）の問題をひきおこすことがなくなるので非常に信頼性の高い垂直配向方式液晶表示装置を実現できる。
【００５３】ポリイミド配向膜塗布工程で不良が発生しても、簡単に酸素プラズマ処理によりリワーク可能となるので、リワークコストを低減できる。
【００５４】本発明の電極構造と構造配置ならびに駆動方法を用いることで、開口率の大きなアクティブマトリックス基板を作れるので明るい表示装置を実現できる。さらに液晶分子の応答速度を向上することができるので動画対応の超大型液晶ＴＶを実現できる。
【００５５】バンプを用いた従来の垂直配向方式液晶表示装置よりも暗室で光ぬけの少ないより黒い表示を均一に実現できる。
【図面の簡単な説明】
【図１】従来のマルチドメイン垂直配向方式液晶パネルの断面構造図
【図２】本発明のマルチドメイン垂直配向方式液晶パネルの断面構造図
【図３】平面電極とスリット電極が形成する電界による、垂直配向された負の誘電率異方性液晶分子の運動方向
【図４】平面電極とスリット電極と配向方向制御電極が形成する電界による垂直配向された負の誘電率異方性液晶分子の運動方向
【図５】本発明のマルチドメイン垂直配向方式液晶パネルの平面構造図
【図６】本発明のマルチドメイン垂直配向方式液晶パネルの平面構造図
【図７】本発明のマルチドメイン垂直配向方式液晶パネルの駆動電圧波形
【図８】本発明のマルチドメイン垂直配向方式液晶パネルの平面構造図
【図９】本発明のマルチドメイン垂直配向方式液晶パネルの平面構造図
【図１０】本発明のマルチドメイン垂直配向方式液晶パネルの断面構造図
【図１１】本発明の液晶配向方向制御電極と透明画素電極に形成されたスリットの平面構造図
【図１２】本発明の液晶配向方向制御電極と透明画素電極に形成されたスリットの平面構造図
【図１３】本発明のマルチドメイン垂直配向方式液晶パネルの平面構造図
【図１４】本発明のマルチドメイン垂直配向方式液晶パネルの平面構造図
【図１５】本発明のマルチドメイン垂直配向方式液晶パネルの断面構造図
【図１６】本発明のマルチドメイン垂直配向方式液晶パネルの断面構造図
【図１７】本発明のマルチドメイン垂直配向方式液晶パネルの回路モデル図
【図１８】本発明のマルチドメイン垂直配向方式液晶パネルの回路モデル図
【図１９】本発明のマルチドメイン垂直配向方式液晶パネル製造のための５ホトマスク工程フロー説明
【図２０】本発明のマルチドメイン垂直配向方式液晶パネル製造のための４ホトマスク工程フロー説明
【図２１】本発明のマルチドメイン垂直配向方式液晶パネル製造のための５ホトマスク工程フロー説明
【図２２】本発明のマルチドメイン垂直配向方式液晶パネル製造のための４ホトマスク工程フロー説明
【図２３】本発明のマルチドメイン垂直配向方式液晶パネル製造のための５ホトマスク工程フロー説明
【図２４】本発明のマルチドメイン垂直配向方式液晶パネル製造のための４ホトマスク工程フロー説明
【図２５】本発明のマルチドメイン垂直配向方式液晶パネル製造のための５ホトマスク工程フロー説明
【図２６】本発明のマルチドメイン垂直配向方式液晶パネル製造のための４ホトマスク工程フロー説明
【図２７】本発明のマルチドメイン垂直配向方式液晶パネルの平面構造図
【図２８】本発明のマルチドメイン垂直配向方式液晶パネルの平面構造図
【図２９】本発明のマルチドメイン垂直配向方式液晶パネルの断面構造図
【図３０】本発明のマルチドメイン垂直配向方式液晶パネルの断面構造図
【図３１】本発明のマルチドメイン垂直配向方式液晶パネルの断面構造図
【図３２】本発明のマルチドメイン垂直配向方式液晶パネルの断面構造図
【図３３】本発明のマルチドメイン垂直配向方式液晶パネルの断面構造図
【図３４】本発明のマルチドメイン垂直配向方式液晶パネルの断面構造図
【図３５】本発明のマルチドメイン垂直配向方式液晶パネルの断面構造図
【図３６】本発明のマルチドメイン垂直配向方式液晶パネルの断面構造図
【図３７】本発明のマルチドメイン垂直配向方式液晶パネルの回路モデル図
【図３８】本発明のマルチドメイン垂直配向方式液晶パネルの回路モデル図
【図３９】本発明のマルチドメイン垂直配向方式液晶パネルの回路モデル図
【図４０】本発明のマルチドメイン垂直配向方式液晶パネルの回路モデル図
【図４１】本発明のマルチドメイン垂直配向方式液晶パネルの回路モデル図
【図４２】本発明のマルチドメイン垂直配向方式液晶パネルの回路モデル図
【図４３】本発明のマルチドメイン垂直配向方式液晶パネルの部分平面図
【図４４】本発明のマルチドメイン垂直配向方式液晶パネルの部分平面図
【図４５】本発明のマルチドメイン垂直配向方式液晶パネルの部分平面図
【図４６】本発明のマルチドメイン垂直配向方式液晶パネルの部分平面図
【図４７】本発明のマルチドメイン垂直配向方式液晶パネルの部分平面図
【図４８】本発明のマルチドメイン垂直配向方式液晶パネルの部分平面図
【図４９】本発明のマルチドメイン垂直配向方式液晶パネルの部分平面図
【図５０】本発明のマルチドメイン垂直配向方式液晶パネルの部分平面図
【図５１】本発明のマルチドメイン垂直配向方式液晶パネルの部分平面図
【図５２】本発明のマルチドメイン垂直配向方式液晶パネルの部分平面図
【図５３】本発明のマルチドメイン垂直配向方式液晶パネルの部分平面図
【図５４】本発明のマルチドメイン垂直配向方式液晶パネルの部分平面図
【図５５】本発明のマルチドメイン垂直配向方式液晶パネル用オフセット薄膜トランジスター素子の平面図
【図５６】本発明のマルチドメイン垂直配向方式液晶パネル用オフセット薄膜トランジスター素子の断面図
【図５７】本発明のマルチドメイン垂直配向方式液晶パネル用オフセット薄膜トランジスター素子の断面図
【図５８】本発明のマルチドメイン垂直配向方式液晶パネル用オフセット薄膜トランジスター素子の断面図
【図５９】本発明のマルチドメイン垂直配向方式液晶パネル用ダブルゲート薄膜トランジスター素子の断面図
【図６０】本発明のマルチドメイン垂直配向方式液晶パネル用のダブルゲート薄膜トランジスター素子の断面図
【図６１】平面電極とスリット電極と液晶配向方向制御電極が形成する電界による垂直配向された負の誘電率異方性液晶分子の運動
【図６２】本発明の液晶配向方向制御電極と透明画素電極に形成されたスリットの平面構造図
【図６３】本発明の液晶配向方向制御電極と透明画素電極に形成されたスリットの平面構造図
【図６４】本発明の液晶配向方向制御電極と透明画素電極に形成されたスリットの平面構造図
【符合の説明】
１−−−−カラーフィルター側ガラス基板
２−−−−ブラックマスク（遮光膜）
３−−−−カラーフィルター層
４−−−−カラーフィルター側透明導電膜（透明共通電極）
５−−−−垂直配向液晶分子の方向制御用バンプ
６−−−−カラーフィルター側垂直配向膜
７−−−−アクティブマトリックス基板側垂直配向膜
８−−−−透明画素電極
９−−−−画素電極側に形成されたスリット開口部
１０−−−−パッシベーション膜
１１−−−−映像信号配線
１２−−−−ゲート絶縁膜
１３−−−−アクティブマトリックス素子側ガラス基板
１４−−−−負の誘電率異方性液晶
１５−−−−液晶配向制御電極
１６−−−−透明画素電極に接続されている薄膜トランジスタ素子
１７−−−−走査線
１８−−−−アクティブマトリックス基板側の共通電極
１９−−−−液晶配向制御電極に接続されている薄膜トランジスタ素子
２０−−−−共通電極と液晶配向制御電極に接続されている薄膜トランジスタ素子
２１−−−−共通電極電位
２２−−−−（ｎ−１）行走査線信号波形
２３−−−−ｍ列映像信号配線信号波形
２４−−−−（ｍ＋１）列映像信号配線波形
２５−−−−ｎ行走査線信号波形
２６−−−−透明画素電極とトランジスタのドレイン電極を連結するためのコンタクトホール
２７−−−−共通電極とトランジスタのソース電極とを連結するためのコンタクトホール
２８−−−−共通電極とトランジスタのソース電極とを連結するためのコンタクトホール
２９−−−−液晶配向制御電極上の透明画素電極に形成された開口部
３０−−−−薄膜トランジスタ素子のドレイン電極
３１−−−−液晶配向制御電極とトランジスタのドレイン電極を連結するためのコンタクトホール
３２−−−−液晶配向制御電極とトランジスタのドレイン電極を連結するためのコンタクトホール
３３−−−−透明画素電極に形成された四角形型開口部
３４−−−−走査線端子部
３５−−−−ノンドープ薄膜半導体層
３６−−−−ｎ^＋ａ−ｓｉ層（オーミックコンタクト層）
Ｃ１−−−−透明画素電極とＣＦ（カラーフィルター）基板側の共通電極が形成する容量
Ｃ２−−−−透明画素電極と液晶配向方向制御電極が形成する容量
Ｃ３−−−−透明画素電極と走査線が形成する容量
Ｃ４−−−−ダブル薄膜トランジスタの中間電極と透明画素電極が形成する容量
Ｃ５−−−−透明画素電極と共通電極が形成する容量
３７−−−−ダブル薄膜トランジスタの中間電極
３８−−−−エッチングストッパー層
Ｆ−−−−オフセット薄膜トランジスタ素子のオフセット量
３９−−−−ソース電極（共通電極に連結）
４０−−−−ドレイン電極（液晶配向方向制御電極に連結）
４１−−−−液晶配向制御電極とトランジスタのドレイン電極とを連結するためのコンタクトホール
４２−−−−液晶配向制御電極とトランジスタのドレイン電極とを連結するためのコンタクトホール

Claims (21)

1. 基板上に走査線と映像信号配線と、前記走査線と映像信号配線との各交差部に形成された薄膜トランジスタ素子と、前記薄膜トランジスタ素子に接続された、細長い複数のスリットが形成されている透明画素電極と、前記透明画素電極のスリットの下層に絶縁物をかいして形成された液晶配向方向制御電極を有するアクティブマトリックス基板と、前記アクティブマトリックス基板に対向するカラーフィルター基板と、前記アクティブマトリックス基板と、前記カラーフィルター基板に挟持された負の誘電率異方性液晶層とからなるカラーアクティブマトリックス型垂直配向方式液晶表示装置に関して、アクティブマトリックス基板とカラーフィルター基板間に、垂直配向された液晶分子に電圧を印加し、異なる２方向または異なる４方向に液晶分子をたおれさせるために、下記の２種類の電極構造と構造配置をアクティブマトリックス基板の１画素内に採用したことを特徴とする液晶表示装置。
   ｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、細長いスリット状のパターン（スリット部には透明電極はない。）を形成する。
   ｉｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、細長いスリット状のパターンを形成し、このスリットの下層に絶縁膜をかいしてスリットの形状とほぼ同じ形状で、スリットよりもオーバーサイズになっている液晶配向方向制御電極を形成する。
   ｉｉｉ）ｎ行、ｍ列の画素において、（ｎ−１）行の走査線と（ｍ＋１）列の映像信号配線がまじわる位置に薄膜トランジスタ素子を形成し、（ｍ＋１）列の映像信号配線と、ｎ行ｍ列の画素に用いる液晶配向方向制御電極とが、この薄膜トランジスタ素子をかいして連結されており、かつｎ行の走査線とｍ列の映像信号配線がまじわる位置に薄膜トランジスタ素子を形成し、ｍ列の映像信号配線と、ｎ行ｍ列の画素に用いる透明画素電極とが、この薄膜トランジスタ素子をかいして連結されている。
2. 基板上に走査線と映像信号配線と、前記走査線と映像信号配線との各交差部に形成された薄膜トランジスタ素子と、前記薄膜トランジスタ素子に接続された細長い複数のスリットが形成されている透明画素電極と、前記透明画素電極のスリットの下層に絶縁物をかいして形成された液晶配向方向制御電極を有するアクティブマトリックス基板と、前記アクティブマトリックス基板に対向するカラーフィルター基板と、前記アクティブマトリックス基板と、前記カラーフィルター基板に挟持された負の誘電率異方性液晶層とからなるカラーアクティブマトリックス型垂直配向方式液晶表示装置に関して、アクティブマトリックス基板とカラーフィルター基板間に、垂直配向された液晶分子に電圧を印加し、異なる２方向または異なる４方向に液晶分子をたおれさせるために、下記の２種類の電極構造と構造配置をアクティブマトリックス基板の１画素内に採用したことを特徴とする液晶表示装置。
   ｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には細長いスリット状のパターン（スリット部には透明電極はない。）を形成する。
   ｉｉ）カラフィルター基板側には、透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、細長いスリット状のパターンを形成し、このスリットの下層に絶縁膜をかいしてスリットの形状とほぼ同じ形状で、スリットよりもオーバーサイズになっている液晶配向方向制御電極を形成する。
   ｉｉｉ）ｎ行ｍ列の画素において、（ｎ−１）行の走査線上に、薄膜トランジスタ素子を形成し、ｎ行の共通電極と、ｎ行ｍ列の画素に用いる液晶配向方向制御電極とが、この薄膜トランジスタ素子をかいして連結されており、かつｎ行の走査線とｍ列の映像信号配線とがまじわる位置に薄膜トランジスタ素子を形成し、ｍ列の映像信号配線とｎ行ｍ列の画素に用いる透明画素電極とが、この薄膜トランジスタをかいして連結されている。
3. 基板上に走査線と映像信号配線と、前記走査線と映像信号配線との各交差部に形成された薄膜トランジスタ素子と、前記薄膜トランジスタ素子に接続された円形または多角形の複数の穴と、細長い複数のスリットが形成されている透明画素電極と、前記透明画素電極のスリットの下層に絶縁膜をかいして形成された液晶配向方向制御電極を有するアクティブマトリックス基板と、前記アクティブマトリックス基板に対向するカラーフィルター基板と、前記アクティブマトリックス基板と前記カラーフィルター基板に挟持された負の誘電率異方性液晶層とからならカラーアクティブマトリックス型垂直配向方式液晶表示装置に関して、アクティブマトリックス基板とカラーフィルター基板間に、垂直配向された液晶分子に電圧を印加して、多方向に液晶分子をたおれさせるために、下記の２種類の電極構造と構造配置をアクティブマトリックス基板の１画素内に採用したことを特徴とする液晶表示装置。
   ｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、円形または多角形の穴（穴の部分には透明電極はない。）
   ｉｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、細長いスリット状のパターンを形成し、このスリットの下層に絶縁膜をかいして、スリットの形状とほぼ同じ形状でスリットよりもオーバーサイズになっている液晶配向方向制御電極を形成する。
   ｉｉｉ）ｎ行、ｍ列の画素において、（ｎ−１）行の走査線と（ｍ＋１）列の映像信号配線がまじわる位置に薄膜トランジスタ素子を形成し、（ｍ＋１）列の映像信号配線と、ｎ行ｍ列の画素に用いる液晶配向方向制御電極とが、この薄膜トランジスタ素子をかいして連結されており、かつｎ行の走査線とｍ列の映像信号配線がまじわる位置に薄膜トランジスタ素子を形成し、ｍ列の映像信号配線と、ｎ行ｍ列の画素に用いる透明画素電極とがこの薄膜トランジスタ素子をかいして連結されている。
4. 基板上に走査線と映像信号配線と、前記走査線と映像信号配線との各交差部に形成された薄膜トランジスタ素子と、前記薄膜トランジスタ素子に接続された、円形または多角形の複数の穴と、細長い複数のスリットが形成されている透明画素電極と、前記透明画素電極のスリットの下層に絶縁膜をかいして形成された液晶配向方向制御電極を有するアクティブマトリックス基板と、前記アクティブマトリックス基板に対向するカラーフィルター基板と、前記アクティブマトリックス基板と前記カラーフィルター基板に挟持された負の誘電率異方性液晶層とからなるカラーアクティブマトリックス型垂直配向方式液晶表示装置に関して、アクティブマトリックス基板とカラーフィルター基板間に、垂直配向された液晶分子に電圧を印加して、多方向に液晶分子をたおれさせるために、下記の２種類の電極構造と構造配置をアクティブマトリックス基板の１画素内に採用したことを特徴とする液晶表示装置。
   ｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、円形または多角形の穴（穴の部分には透明電極はない。）を多数形成する。
   ｉｉ）カラーフィルター基板側には透明なベタ電極を用い、これに対向するアクティブマトリックス基板側の透明画素電極には、細長いスリット状のパターンを形成し、このスリットの下層に絶縁膜をかいしてスリットの形状とほぼ同じ形状でスリットよりもオーバーサイズになっている液晶配向方向制御電極を形成する。
   ｉｉｉ）ｎ行ｍ列の画素において、（ｎ−１）行の走査線上に、薄膜トランジスタ素子を形成し、ｎ行の共通電極と、ｎ行ｍ列の画素に用いる液晶配向方向制御電極とが、この薄膜トランジスタ素子をかいして連結されており、かつｎ行の走査線とｍ列の映像信号配線とがまじわる位置に薄膜トランジスタを形成し、ｍ列の映像信号配線とｎ行ｍ列の画素に用いる透明画素電極とが、この薄膜トランジスタ素子をかいして連結されている。
5. 請求項１，２，３，４において、走査線のアドレス信号波形の時間幅が水平周期の２倍以上あり、（ｎ−１）番めの走査線アドレス信号波形と、ｎ番めの走査線のアドレス信号波形とが水平周期の１倍以上かさなりあっており、かつｍ列の映像信号配線の映像信号電圧と（ｍ＋１）列の映像信号配線の映像信号電圧の極性は、お互いに異なっており、かつ、水平周期ごとに互いに極性がいれかわり、かつ垂直周期ごとにそれぞれの極性が反転していることを特徴とする液晶表示装置の駆動方法とこの駆動方法を用いた液晶表示装置。
6. 請求項１，３において、ｎ行の走査線とｍ列の映像信号配線がまじわる位置に形成され、透明画素電極に連結されている薄膜トランジスタ素子のチャネル長（Ｌ_１）よりも、（ｎ−１）行の走査線と（ｍ＋１）列の映像信号配線がまじわる位置に形成され、液晶配向方向制御電極に連結されている薄膜トランジスタ素子のチャネル長（Ｌ_２）の方が大きい（Ｌ_１＜Ｌ_２）ことを特徴とする液晶表示装置。
7. 請求項２，４において、ｎ行の走査線とｍ列の映像信号配線がまじわる位置に形成され、透明画素電極に連結されている薄膜トランジスタ素子のチャネル長（Ｌ_１）よりも、（ｎ−１）行の走査線上に形成され、液晶配向方向制御電極に連結されている薄膜トランジスタ素子のチャネル長（Ｌ_２）の方が大きい（Ｌ_１＜Ｌ_２）ことを特徴とする液晶表示装置。
8. 請求項１，２，３，４において、液晶配向方向制御電極に連結されている薄膜トランジスタ素子にダブルトランジスター素子構造または、オフセットチャネル素子構造を用いていることを特徴とする液晶表示装置。
9. 請求項１，２において、アクティブマトリックス基板側の透明画素電極に形成されている細長くのびたスリットと、液晶配向方向制御電極と組みになったスリットとが、走査線ののびている方向に対してほぼ±４５度の角度の方向に、お互いにほぼ平行な関係をたもちながら交互に配置されていることを特徴とする液晶表示装置。
10. 請求項１，２において、アクティブマトリックス基板側の透明画素電極に形成されている細長くのびたスリットが、走査線の、のびている方向に対してほぼ平行な方向と、直交する方向に配置されかつ液晶配向方向制御電極と組みになっているスリットが、走査信号配線方向に対してほぼ±４５度の角度の方向に配置されている構造を特徴とする液晶表示装置。
11. 請求項１，２において、アクティブマトリックス基板側の透明画素電極に形成されている細長くのびたスリットが、走査線ののびている方向に対してほぼ±４５度の角度に配置されており、かつ液晶配向方向制御電極と組みになっているスリットが、走査線ののびている方向に対してほぼ平行な方向と、直交する方向とに配置され、かつ画素電極の外周部を液晶配向方向制御電極が絶縁膜をかいして透明画素電極とかさなりあいながらとり囲んでいる構造を特徴とする液晶表示装置。
12. 請求項３，４において、アクティブマトリックス基板側の透明画素電極に形成されている複数の円形または多角形の穴をとり囲むように液晶配向方向制御電極と組になったスリットが、走査線ののびた方向に対して平行な方向と直交する方向に配置されており、かつ透明画素電極の外周部を液晶配向方向制御電極が、透明画素電極と絶縁膜をかいしてかさなりながらとり囲んでいる構造を特徴とする液晶表示装置
13. 請求項１，２，３，４において透明画素電極のスリットの下層に絶縁物をかいして形成された液晶配向方向制御電極が走査線形成時に同時に同じ層に形成されていることを特徴とする液晶表示装置
14. 請求項１，２において、透明画素電極のスリットの下層に絶縁物をかいして形成された液晶配向方向制御電極が映像信号配線形成時に同時に同じ層に形成されていることを特徴とする液晶表示装置
15. 請求項１において１画素を駆動するために１画素中に２個の薄膜トランジスタ素子を必要とし、かつ、ｎ行の走査線とｍ列の映像信号配線がまじわる位置に形成された薄膜トランジスタ素子のドレイン電極と透明画素電極とを電気的に接続するためのコンタクトホールが１個だけ存在することを特徴とする液晶表示装置
16. 請求項１，３において１画素を駆動するために１画素中に２個の薄膜トランジスタ素子を必要とし、かつ（ｎ−１）行の走査線と（ｍ＋１）列の映像信号配線がまじわる位置に形成された薄膜トランジスタ素子のドレイン電極と、液晶配向方向制御電極とを電気的に接続するためのコンタクトホールが２個存在し、かつｎ行の走査線とｍ列の映像信号配線がまじわる位置に形成された薄膜トランジスタ素子のドレイン電極と透明画素電極とを電気的に接続するためのコンタクトホールが１個だけ存在することを特徴とする液晶表示装置
17. 請求項１，２，３，４において、１画素を駆動するために１画素中に２個の薄膜トランジスタ素子を必要とし、かつ１個の薄膜トランジスタは透明画素電極に接続されており、残りの１個の薄膜トランジスタは、液晶配向方向制御電極に接続し、前記透明画素電極と前記液晶配向方向制御電極とを絶縁膜をかいてオーバーラップさせて、容量を形成したことを特徴とする液晶表示装置
18. 請求項１，２，３，４において、液晶配向方向制御電極と連結されているダブルトランジスタ構造を有する薄膜トランジスタ素子の中間電極と透明画素電極とが絶縁まくをとをかいしてかさなりあって容量を形成していることを特徴とする液晶表示装置
19. 請求項１，３において、ｎ行ｍ列の透明画素電極と（ｎ−１）行の走査線とが絶縁膜をかいしてかさなりあって保持容量を形成していることを特徴とする液晶表示装置
20. 請求項２，４において ｎ行ｍ列の透明画素電極とｎ行の共通電極とが絶縁膜をかいしてかさなりあって保持容量を形成していることを特徴とする液晶表示装置
21. 請求項１，２，３，４においてハーフトーン露光技術を用いて薄膜トランジスタ素子部と映像信号配線と液晶配向方向制御電極とを同時に同層に形成したことを特徴とする液晶表示装置

Images