JP2004247040A - Information recording medium - Google Patents

Information recording medium Download PDF

Info

Publication number
JP2004247040A
JP2004247040A JP2004099763A JP2004099763A JP2004247040A JP 2004247040 A JP2004247040 A JP 2004247040A JP 2004099763 A JP2004099763 A JP 2004099763A JP 2004099763 A JP2004099763 A JP 2004099763A JP 2004247040 A JP2004247040 A JP 2004247040A
Authority
JP
Japan
Prior art keywords
data
row
sector
parity
ecc
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004099763A
Other languages
Japanese (ja)
Inventor
Kazumi Iwata
和己 岩田
Atsushi Hayamizu
淳 速水
Original Assignee
Victor Co Of Japan Ltd
日本ビクター株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2000295116 priority Critical
Application filed by Victor Co Of Japan Ltd, 日本ビクター株式会社 filed Critical Victor Co Of Japan Ltd
Priority to JP2004099763A priority patent/JP2004247040A/en
Publication of JP2004247040A publication Critical patent/JP2004247040A/en
Pending legal-status Critical Current

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide an information recording medium recorded with an information signal of a structure which is relatively easily made longer in the maximum burst error length without increasing redundancy. <P>SOLUTION: The information recording medium has a step of forming an ECC block composed of main data relating to main information on a prescribed number of words, auxiliary information including a sector address etc., and a parity by a product code system and a step of determining a continuous N piece (n≥2) among the ECC blocks as one set and outputting signals while interleaving by each (k+1)th line is successively switched after each k-th row of each ECC block is successively switched and outputted in such a manner that each first row of the one set of each ECC block is successively switched and outputted and thereafter each second row is successively switched and outputted. The information recorded medium with the information signal of the structure added with a frame synchronization to the signal outputted under interleaving is provided. <P>COPYRIGHT: (C)2004,JPO&NCIPI

Description

本発明は特に高密度記録の信号処理に好適なデータ構造の情報信号を記録した情報記録媒体に関する。   The present invention particularly relates to an information recording medium on which an information signal having a data structure suitable for signal processing of high-density recording is recorded.
近年、情報情報記録媒体の高密度化が進み、例えばDVD(Digital Versatile Disk)ではCD(compact Disk)に比べて最短マーク長が短く、トラック線密度もトラックピッチが0.74μmとCDのそれぞれ1/2以下であり、ユーザの記録容量は片面一層ディスクで4.7GBである。   In recent years, the density of information information recording media has been increasing. For example, a DVD (Digital Versatile Disk) has a shorter minimum mark length than a CD (Compact Disk), and a track line density has a track pitch of 0.74 μm, which is 1 for each CD. / 2 or less, and the recording capacity of the user is 4.7 GB for a single-sided single-layer disc.
さらに、現在の赤レーザを用いた世代に対し、次世代のバイオレットレーザ(GaN)を使用した超高密度光ディスクが各社で検討されており、そのユーザの記録容量は20GBを超えるといわれている。当然、最短マーク長及びトラックピッチも小さくなり、それらの値はDVDに比べて約1/2程度になるといわれている。このような状況では、ディスク成型上または、使用中の埃や傷などで光ディスクにディフェクトが生じると、データ長から相対的に見た場合ディフェクトはDVDの2倍の大きさとなる。   In addition, ultra-high-density optical disks using the next generation violet laser (GaN) are being studied by various companies with respect to the current generation using a red laser, and the recording capacity of the user is said to exceed 20 GB. Naturally, the shortest mark length and the track pitch also become smaller, and their values are said to be about 1/2 compared to DVD. In such a situation, if a defect occurs on the optical disk due to dust or scratches during molding of the disk or during use, the defect is twice as large as a DVD when viewed relatively from the data length.
例えば、DVDでは、図13(A)に示すように、192行×172列のデータを一組として、各行に対しPIパリティを10列、各列に対しPOパリティ16行を生成する積符号化を施し、208行×182列のECC(エラーコレクションコード)ブロックを構成している。また、図13(B)に示すように、POパリティはデータ12行に対し、次の行にPOパリティ1行が挿入されるインターリーブを行っている。   For example, in the case of a DVD, as shown in FIG. 13A, product coding in which data of 192 rows × 172 columns is set as a set, and 10 columns of PI parity are generated for each row and 16 rows of PO parity are generated for each column. To form an ECC (error correction code) block of 208 rows × 182 columns. Further, as shown in FIG. 13B, the PO parity is interleaved by inserting one row of PO parity into the next row for 12 rows of data.
また、DVDには、図14に模式的に示すように、上記のECCブロックは、1番目のECCブロックEB1の1行目から208行目までが順番に記録されてから2番目のECCブロックEB2の1行目から208行目までが順番に記録され、以下同様にして順番に記録される。   Further, as schematically shown in FIG. 14, in the DVD, the above ECC block is sequentially recorded from the first row to the 208th row of the first ECC block EB1, and then the second ECC block EB2 is recorded. Are recorded in order from the first line to the 208th line, and so on.
この方法ではPOパリティによるイレージャ訂正を行った場合、最大16行まで訂正可能である。これは、ディスク上の連続する6mmまでのディフェクトによるデータエラーが訂正可能である。このような連続するエラーを一般にバーストエラーというが、このようなフォーマットのもとで線密度を1/2にした場合、訂正できるディフェクトは3mmまでとなってしまう。また、PIパリティでは通常5シンボル(バイト)の訂正が可能であり、ランダムエラーが無いと仮定した場合、訂正可能なバーストエラー長はDVDで最大約10μmである。従って、線密度を1/2にした場合、PIパリティで訂正できるディフェクトは最大約5μmとなってしまう。   In this method, when erasure correction using PO parity is performed, up to 16 rows can be corrected. This can correct data errors due to continuous defects up to 6 mm on the disk. Such a continuous error is generally referred to as a burst error. When the linear density is reduced to の in such a format, the defect that can be corrected is up to 3 mm. Also, PI parity can normally correct 5 symbols (bytes), and assuming that there is no random error, the burst error length that can be corrected is up to about 10 μm for DVD. Therefore, when the linear density is reduced to 1 /, the maximum defect that can be corrected by the PI parity is about 5 μm.
従って、上記の従来のディジタル信号処理方法及び情報記録媒体では、ランダムエラーが発生する状況下では、PIパリティ及びPOパリティで訂正できるバーストエラー長は一層短くなる。なお、DVDのPO行のインターリーブはセクタ内のパリティの含める割合を一定に保つもので、バーストエラーの分散をさせるものでなく訂正長を増やす効果はない。   Therefore, in the above-described conventional digital signal processing method and information recording medium, the burst error length that can be corrected by the PI parity and the PO parity is further reduced under a situation where a random error occurs. Note that the interleaving of the PO row of the DVD keeps the ratio of including the parity in the sector constant, does not disperse the burst error, and has no effect of increasing the correction length.
このような問題を解決するには、パリティ数を増やし訂正長を大きくする方法があるが、ECCブロックに対するパリティの冗長度が増し、高密度記録に不利である。   To solve such a problem, there is a method of increasing the number of parities and increasing the correction length. However, the redundancy of the parity with respect to the ECC block increases, which is disadvantageous for high-density recording.
本発明は以上の点に鑑みなされたもので、冗長度を増やさずに比較的簡単に最大バーストエラー訂正長を長くしたデータ構造の情報信号を記録した情報記録媒体を提供することを目的とする。   The present invention has been made in view of the above points, and has as its object to provide an information recording medium that records an information signal having a data structure in which the maximum burst error correction length is relatively easily increased without increasing redundancy. .
また、本発明の他の目的は、比較的小規模なバーストエラーを分散させて、データの線密度を高密度化したデータ構造の情報信号を記録した情報記録媒体を提供することにある。   It is another object of the present invention to provide an information recording medium on which an information signal having a data structure in which a relatively small burst error is dispersed to increase a data linear density is recorded.
上記した課題を解決するために、本発明は、下記の構成になる情報記録媒体を提供する。
入来するディジタル情報信号を所定数のワード単位で分割し、M行×N列よりなる連続するK個のデータセクタを形成すると共に、前記K個のデータセクタを夫々列方向に2つに分割することにより、夫々M行×N/2列よりなる第1及び第2の分割データセクタを得て、前記各分割データセクタの行単位で生成したインナーパリティ及び前記各分割データセクタをK個列方向に配列して生成したアウターパリティと共に記録した記録媒体であって、
前記各データセクタについて、第1の分割データセクタの1行目、前記第1の分割データセクタの1行目に対するインナーパリティ、第2の分割データセクタの1行目、前記第2の分割データセクタの1行目に対するインナーパリティというように、前記第1の分割データセクタの1行目から前記2の分割データセクターのM行目に対するインナーパリティまでを順次配列し、これを1番目のデータセクタからK番目のデータセクタまで繰り返して配列するに際して、前記各データセクタの間に、前記K個の分割データセクタから生成した第1のアウターパリティと第2のアウターパリティとの何れか一方を交互に挿入して配列して記録したことを特徴とする情報記録媒体。
In order to solve the above-described problems, the present invention provides an information recording medium having the following configuration.
An incoming digital information signal is divided in units of a predetermined number of words to form K continuous data sectors of M rows × N columns, and the K data sectors are each divided into two in the column direction. By doing so, first and second divided data sectors each having M rows × N / 2 columns are obtained, and the inner parity generated in row units of each divided data sector and each divided data sector are represented by K columns. A recording medium recorded with outer parity generated by arranging in the direction,
For each data sector, the first row of the first divided data sector, the inner parity with respect to the first row of the first divided data sector, the first row of the second divided data sector, the second divided data sector Are sequentially arranged from the first row of the first divided data sector to the inner parity of the M-th row of the second divided data sector. When repeatedly arranging up to the K-th data sector, one of the first outer parity and the second outer parity generated from the K divided data sectors is alternately inserted between the data sectors. An information recording medium characterized by being recorded in an array.
本発明によれば、冗長度を増やさずに比較的簡単に最大バーストエラー訂正長を長くしたデータ構造の情報信号を記録した情報記録媒体を提供することができ、また、比較的小規模なバーストエラーを分散させて、データの線密度を高密度化したデータ構造の情報信号を記録した情報記録媒体を提供することができる。   According to the present invention, it is possible to relatively easily provide an information recording medium on which an information signal having a data structure in which the maximum burst error correction length is increased without increasing redundancy, and a relatively small burst It is possible to provide an information recording medium that records an information signal having a data structure in which errors are dispersed and the data linear density is increased.
本発明の実施の形態について図面と共に説明する。図1は本発明になる情報記録媒体の第1の実施の形態のデータの配置を示す。この第1の実施の形態は、記録媒体上に積符号化方式によるECC符号化された符号化データを離散させるインターリーブ方式において、図1に示すように、連続する2個の積符号化されたECCブロックEB1及びEB2を1組として、1番目のECCブロックEB1の1行目の次に2番目のECCブロックEB2の1行目、続いて1番目のECCブロックEB1の2行目の次に2番目のECCブロックEB2の2行目というように、1番目のECCブロックEB1のr行目の次に2番目のECCブロックEB2のr行目を配置し、行単位でデータのインターリーブを行う。   An embodiment of the present invention will be described with reference to the drawings. FIG. 1 shows the data arrangement of the first embodiment of the information recording medium according to the present invention. According to the first embodiment, as shown in FIG. 1, two consecutive product-coded products are used in an interleave system in which coded data ECC-coded by a product coding system is discretely recorded on a recording medium. As a set of the ECC blocks EB1 and EB2, the first row of the first ECC block EB1 is followed by the first row of the second ECC block EB2, and then the second row of the first ECC block EB1 is followed by 2 The r-th row of the second ECC block EB2 is arranged next to the r-th row of the first ECC block EB1, such as the second row of the first ECC block EB2, and data interleaving is performed row by row.
つまり、第1の実施の形態では、行単位で2つのECCブロックEB1及びEB2のデータが交互に配置される。なお、2つのECCブロックEB1及びEB2の構成は、図13に示した積符号ブロックである。また、DVDと同じように、予めデータ12行に対しPOパリティ1行を挿入して1セクタ中のパリティの含める割合を一定に保っておくものとする。   That is, in the first embodiment, the data of the two ECC blocks EB1 and EB2 are alternately arranged in row units. The configuration of the two ECC blocks EB1 and EB2 is the product code block shown in FIG. Also, as in the case of a DVD, one row of PO parity is inserted in advance into 12 rows of data, and the rate of inclusion of parity in one sector is kept constant.
ここで、第1の実施の形態において、図1に示すように例えばECCブロック18行の大きなバーストエラーが発生したものとすると、再生時にデインターリーブした後の各ECCブロックに含まれるエラー分布は図2(B)に示すように、1番目のECCブロックEB1の9行と2番目のECCブロックEB2の9行にエラーが分散して生じる。   Here, in the first embodiment, assuming that a large burst error of, for example, 18 rows of ECC blocks occurs as shown in FIG. 1, the error distribution included in each ECC block after deinterleaving during reproduction is shown in FIG. As shown in FIG. 2 (B), errors are dispersedly generated in nine rows of the first ECC block EB1 and nine rows of the second ECC block EB2.
これに対し、図14に示した従来の記録媒体において図14に示したように、上記と同じ18行のバーストエラーが1番目のECCブロックEB1に発生したものとすると、再生時にデインターリーブした後の各ECCブロックに含まれるエラー分布は図2(A)に示すように、ECCブロックEB1の連続する18行にエラーが発生する。   On the other hand, as shown in FIG. 14, in the conventional recording medium shown in FIG. 14, if the same 18-row burst error occurs in the first ECC block EB1, as shown in FIG. As shown in FIG. 2A, errors occur in 18 consecutive rows of the ECC block EB1.
図2(A)及び同図(B)を比較すると分かるように、バーストエラーの行における発生始めと終りの位置によりエラーの分散率は若干変わるが、おおよそ同図(B)に示す第1の実施の形態の方が同図(A)に示す従来に比べてエラーが1/2に分散される。すなわち、第1の実施の形態では、各行ではエラーの分散はなく訂正長を長くする効果はないが、各列が含むエラー行数は従来の1/2に減ることになる。   As can be seen by comparing FIGS. 2A and 2B, the error dispersion rate slightly changes depending on the start and end positions of the burst error in the row, but the first error shown in FIG. In the embodiment, errors are distributed to half compared to the conventional case shown in FIG. That is, in the first embodiment, there is no error dispersion in each row and there is no effect of increasing the correction length, but the number of error rows included in each column is reduced to half of the conventional case.
この場合、図2(A)に示した従来ではPOパリティによりイレージャ訂正を行おうとしても訂正限度である16行のエラーを越えているため訂正不能である。これに対し、第1の実施の形態では図2(B)に示すように、各ECCブロックのエラー行数が9行であり、訂正限度である16行のエラーを越えていないため訂正可能である。また、記録線密度をDVDの1/2とした場合、従来方式では16行分約3mmがバーストエラー訂正限度であるが、本方式ではDVD線密度と同じ約6mmまでのバーストエラー訂正が可能であり、記録線密度をDVDと同じ線密度とした場合では約12mmのバーストエラー訂正が可能となる。つまり、冗長度を変えずに訂正長を2倍にすることができる。   In this case, in the prior art shown in FIG. 2A, even if the erasure correction is performed by the PO parity, the error cannot be corrected because the error exceeds the correction limit of 16 rows. On the other hand, in the first embodiment, as shown in FIG. 2B, the number of error lines in each ECC block is nine, and the number of error lines does not exceed the correction limit of 16 lines, so that correction is possible. is there. When the recording linear density is の of that of a DVD, the burst error correction limit is about 3 mm for 16 rows in the conventional method, but the burst error correction up to about 6 mm, which is the same as the DVD linear density, is possible in the present method. If the recording linear density is the same as that of the DVD, burst error correction of about 12 mm can be performed. That is, the correction length can be doubled without changing the redundancy.
なお、図示しないが連続するn個(n≧2)の積符号ブロック(ECCブロック)を1組として1番目からn番目までの各ECCブロックのr行目をそれぞれ順番に順次配置するようにしてもよく、この場合は大きなバーストエラーは、n個のECCブロックに分散され、1ECCブロックに含まれるエラーは、従来方式に比べて約1/nとなり、長大バーストエラー訂正長はn倍にすることができる。   Although not shown, n consecutive (n ≧ 2) product code blocks (ECC blocks) are set as one set, and the r-th row of each of the first to n-th ECC blocks is sequentially arranged in order. In this case, a large burst error is distributed to n ECC blocks, and an error included in one ECC block is about 1 / n of that of the conventional method, and a long burst error correction length is n times. Can be.
次に、情報記録再生装置について説明する。図3は情報記録再生装置のブロック図を示す。この形態はDVD記録再生装置に適用したもので、まず、記録系の構成及び動作について説明するに、MPEGエンコーダ11により映像情報及び音声情報が、公知のMPEG方式に基づいて圧縮符号化され、メインデータとしてスタティック・ランダム・アクセス・メモリ(SRAM)12に供給される。   Next, an information recording / reproducing apparatus will be described. FIG. 3 shows a block diagram of the information recording / reproducing apparatus. This embodiment is applied to a DVD recording / reproducing apparatus. First, the configuration and operation of a recording system will be described. First, video information and audio information are compression-encoded by an MPEG encoder 11 based on a known MPEG method. The data is supplied to a static random access memory (SRAM) 12 as data.
また、下位3バイトのセクタアドレスと上位1バイトのディスクインフォメーションデータからなる計4バイトのIDがIEDエンコーダ13に供給され、ここで2バイトのIDエラー訂正用パリティIEDが付加された後SRAM12に供給される。IEDは、RS(6,4,3)で生成される。ここで、RS(a,b,c)は、符号語長a、情報点数b、最小符号間距離cであるリードソロモン符号を意味する。   In addition, a total of 4 bytes of ID consisting of a lower 3 byte sector address and an upper 1 byte of disk information data are supplied to the IED encoder 13, where a 2-byte ID error correcting parity IED is added and then supplied to the SRAM 12. Is done. The IED is generated by RS (6, 4, 3). Here, RS (a, b, c) means a Reed-Solomon code having a codeword length a, the number of information points b, and a minimum inter-code distance c.
SRAM12は上記のメインデータ、ID及びIEDと、6バイトのコピープロテクト情報CPとが入力されてこれらを一旦蓄積し、メインデータ2048バイトに対して上記のID、IED及びCPを付加した計2060バイトを単位として読み出してEDCエンコーダ14に供給し、ここでエラー検出パリティ(EDC:error detection code)を生成させる。EDCの生成にはCRC(CyclicRedundancy Code:巡回符号)が使用される。生成されたEDCは、SRAM12に書き込まれる。   The SRAM 12 receives the main data, the ID and the IED, and the 6-byte copy protection information CP and temporarily stores them. The total of 2060 bytes is obtained by adding the ID, the IED and the CP to 2048 bytes of the main data. Is read as a unit and supplied to the EDC encoder 14, where an error detection parity (EDC: error detection code) is generated. CRC (Cyclic Redundancy Code: cyclic code) is used to generate the EDC. The generated EDC is written to the SRAM 12.
また、EDCエンコーダ14で生成されたEDCと前記2060バイトのデータからなる計2064バイトは、メインデータスクランブラ15に供給され、セクタアドレスを使用してメインデータ部分2048バイトだけが乱数化される。ここではスクランブルの方法についての詳細説明は省略する。この乱数化されたメインデータ、すなわち、スクランブルドメインデータ2048バイトは、SRAM12に書き込まれる。なお、このときのSRAM12上のメモリマップは、図4(A)に示したマッピングになるようにアドレッシングされるものとする。このとき、後の処理で生成されるECCパリティの領域は空けておくものとする。   Further, a total of 2064 bytes including the EDC generated by the EDC encoder 14 and the 2060-byte data are supplied to the main data scrambler 15, and only the 2048-byte main data portion is randomized using the sector address. Here, a detailed description of the scrambling method is omitted. This randomized main data, that is, 2048 bytes of scramble domain data, is written to the SRAM 12. It is assumed that the memory map on the SRAM 12 at this time is addressed so as to have the mapping shown in FIG. At this time, it is assumed that the area of the ECC parity generated in the subsequent processing is left empty.
上記の2064バイトのデータは、DVDではデータセクタと呼ばれ、図5に示すように、172列(バイト)×12行からなる。先頭の4バイトのIDの下位3バイトであるセクタアドレスは、連続するデータセクタに対して+1ずつ加算されていくものとする。なお、図5中、「CPR_MAI」は、前記のコピープロテクト情報CPを示す。また、「M0」、「M1」及び「M2047」は、メインデータの第1、第2及び第2048バイト目をそれぞれ示す。   The above 2064-byte data is called a data sector in DVD, and is composed of 172 columns (bytes) × 12 rows as shown in FIG. It is assumed that the sector address which is the lower 3 bytes of the ID of the first 4 bytes is added to successive data sectors by +1. In FIG. 5, “CPR_MAI” indicates the copy protection information CP. “M0”, “M1” and “M2047” indicate the first, second and 2048th bytes of the main data, respectively.
SRAM12には、上記のデータセクタ単位で図4(A)に示すように、交互に配置される。これにより、インターリーブ後のDRAM19のメモリマップ上のセクタ番号、すなわち、ディスク上に書き込まれるデータのセクタ番号は順序良く並べられる。こうすることで、後述の再生時に、ディフェクトなどで一部のセクタアドレスが読み取れなくても、セクタアドレスの連続性を確認することで読み取れなかったアドレスの予想が可能である。データセクタのアドレスは、この後で生成されるECCブロックの先頭が再生時に判別できるように、図4(A)中、ECCブロック1のデータセクタ1のセクタアドレスの下位5ビットは必ず"00000B"であるようにする。   In the SRAM 12, the data sectors are alternately arranged as shown in FIG. 4A. Thus, the sector numbers on the memory map of the DRAM 19 after the interleaving, that is, the sector numbers of the data written on the disk are arranged in order. By doing so, even if some sector addresses cannot be read due to defects or the like during reproduction, which will be described later, it is possible to predict the addresses that could not be read by checking the continuity of the sector addresses. In FIG. 4A, the lower 5 bits of the sector address of the data sector 1 of the ECC block 1 are always "00000B" so that the beginning of the ECC block generated thereafter can be determined during reproduction. So that
このようにして、32セクタのデータセクタがSRAM12に蓄積されると、奇数番目のデータセクタからなる、計16データセクタ、すなわち172列(バイト)×192行のデータが、図4(A)のSRAMマッピングの列方向にアクセスされて、ECC POエンコーダ16に供給され、ここでRS(208,192,17)で16バイトのPOパリティ(アウターパリティ)が生成され、生成されたPOパリティがSRAM12のPOパリティ領域に書き込まれる。これが172列分行われ、SRAM12の図4(A)のメモリマップにIで示したPOパリティ領域に蓄積される。   In this manner, when 32 data sectors are stored in the SRAM 12, a total of 16 data sectors, that is, 172 columns (bytes) × 192 rows of odd-numbered data sectors are obtained as shown in FIG. The data is accessed in the column direction of the SRAM mapping and supplied to the ECC PO encoder 16, where a 16-byte PO parity (outer parity) is generated by the RS (208, 192, 17), and the generated PO parity is stored in the SRAM 12 It is written to the PO parity area. This is performed for 172 columns, and is stored in the PO parity area indicated by I in the memory map of the SRAM 12 in FIG.
次に、図4(A)のSRAMマッピングの行方向に172バイトのデータがアクセスされて、ECC PIエンコーダ17に供給され、ここでRS(182,172,11)で10バイトのPIパリティ(インナーパリティ)が生成され、生成されたPIパリティがSRAM12のPIパリティ領域に書き込まれる。これが208行(=192行+16行)分行われ、SRAM12の図4(A)のメモリマップにIIで示したPIパリティ領域に蓄積される。この182列×208行がECCブロック1を構成する。   Next, 172 bytes of data are accessed in the row direction of the SRAM mapping of FIG. 4A and supplied to the ECC PI encoder 17, where the RS (182, 172, 11) uses a 10-byte PI parity (inner). Parity) is generated, and the generated PI parity is written in the PI parity area of the SRAM 12. This is performed for 208 rows (= 192 rows + 16 rows), and is stored in the PI parity area of the SRAM 12 indicated by II in the memory map of FIG. The 182 columns × 208 rows constitute the ECC block 1.
同様にして、SRAM12に蓄積された32セクタのデータセクタのうち、偶数番目のデータセクタからなる、計16データセクタ、すなわち172列(バイト)×192行のデータに対しても、積符号であるPOパリティ及びPIパリティが生成されてSRAM12に書き込まれ、SRAM12のメモリマップ上には図4(A)に示すように、182列×208行のECCブロック2が蓄積される。なお、上記のような積符号を使用している場合、PIパリティを192行分先に生成して、その後POパリティを182列分生成するようにしてもよい。   Similarly, of the 32 data sectors stored in the SRAM 12, a total of 16 data sectors, that is, data of 172 columns (bytes) × 192 rows, composed of even-numbered data sectors, are also product codes. A PO parity and a PI parity are generated and written into the SRAM 12, and an ECC block 2 of 182 columns × 208 rows is accumulated on the memory map of the SRAM 12, as shown in FIG. When the above product code is used, the PI parity may be generated 192 rows ahead, and then the PO parity may be generated 182 columns.
次に、インターリーブ処理部18は、光ディスク23に実際に記録されるデータ並び順でSRAM12のデータをアクセスし、つまりインターリーブしながらデータを読み出してDRAM19に書き込む。すなわち、インターリーブ処理部18は、SRAM12から一つ目のECCブロック1の1行目の182バイトを読み出した後、二つ目のECCブロック2の1行目の182バイトを読み出し、次に一つ目のECCブロック1の2行目の182バイトを読み出した後、二つ目のECCブロック2の2行目の182バイトを読み出し、以下、同様にして二つのECCブロックの各行を交互に読み出す。   Next, the interleave processing unit 18 accesses the data in the SRAM 12 in the order of the data actually recorded on the optical disc 23, that is, reads out the data while interleaving and writes the data in the DRAM 19. That is, the interleave processing unit 18 reads 182 bytes of the first row of the first ECC block 1 from the SRAM 12, reads 182 bytes of the first row of the second ECC block 2, and then reads After reading out the 182 bytes of the second row of the second ECC block 1, the 182 bytes of the second row of the second ECC block 2 are read, and thereafter, similarly, each row of the two ECC blocks is read alternately.
なお、二つのECCブロックのPOパリティの各行は、それぞれのECCブロックのセクタ毎に1行読み出される。例えば、二つ目のECCブロック2の最初の1セクタの最終行(つまり、12行目)が読み出された後、一つ目のECCブロック1のPOパリティの1行目が読み出され、次に二つ目のECCブロック2のPOパリティの1行目が読み出される。このように、各セクタの読み出し後に1行のPOパリティを二つのECCブロックから順次に読み出す。   Each row of the PO parity of the two ECC blocks is read out for each sector of each ECC block. For example, after the last row of the first sector of the second ECC block 2 (that is, the twelfth row) is read, the first row of the PO parity of the first ECC block 1 is read, Next, the first row of the PO parity of the second ECC block 2 is read. Thus, after reading each sector, the PO parity of one row is sequentially read from the two ECC blocks.
このようにインターリーブ処理部18で読み出されたSRAM12からのデータ及びパリティは、ダイナミック・ランダム・アクセス・メモリ(DRAM)19に書き込まれる。従って、DRAM19のメモリマップは、図4(B)に示すものとなる。これにより、図1に示したディスク上のデータ配置と同じ順序でDRAM19上にデータが蓄積される。   The data and parity from the SRAM 12 read by the interleave processing unit 18 in this manner are written to a dynamic random access memory (DRAM) 19. Therefore, the memory map of the DRAM 19 is as shown in FIG. Thus, data is stored on the DRAM 19 in the same order as the data arrangement on the disk shown in FIG.
なお、DRAM19は、MPEGエンコーダ11から送られてくるデータの転送レートと、光ディスク23への書き込みの転送レートが異なる場合の転送レート差の吸収用である。この場合、光ディスク23への書き込みの転送レートは、MPEGエンコーダ11から送られてくるデータの転送レートより大きく設定する。このようにすることで、DRAM19に書き込む転送レートよりDRAM19から読み出す転送レートの方が低くなるため、DRAM19がフル状態になることがなく、MPEGエンコーダ11から送られてくるデータを捨てることはない。   Note that the DRAM 19 is for absorbing a transfer rate difference when the transfer rate of data sent from the MPEG encoder 11 is different from the transfer rate of writing to the optical disk 23. In this case, the transfer rate of writing to the optical disk 23 is set to be higher than the transfer rate of data sent from the MPEG encoder 11. By doing so, the transfer rate for reading from the DRAM 19 is lower than the transfer rate for writing to the DRAM 19, so that the DRAM 19 does not become full and the data sent from the MPEG encoder 11 is not discarded.
ドライブはDRAM19が空になれば光ディスク23への書き込み(DRAM19からの読み出し)を停止し、DRAM19内にデータが蓄積されるのを待てばよい。一般には、ドライブはスチル状態(光ディスク23を回転する図示しないスピンドルモータの1回転に一回の割合で1トラックバックジャンプ)となり、DRAM19にある程度のデータが蓄積されれば、光ディスク23への書き込みを停止した続きから記録を再開する。   When the DRAM 19 becomes empty, the drive stops writing to the optical disk 23 (reading from the DRAM 19) and waits until data is accumulated in the DRAM 19. Generally, the drive is in a still state (one track back jump every one rotation of a spindle motor (not shown) for rotating the optical disk 23), and when a certain amount of data is accumulated in the DRAM 19, writing to the optical disk 23 is stopped. Resume recording from where you left off.
以上のようにDRAM19に蓄積されたデータ及び各種パリティを、変調及びフレームシンク付加部20は、図4(B)の左から右方向に、かつ、上から下方向に順番に読み出して変調(DVDの場合、8/16変調)し、更に再生時のデータ同期用のフレームシンクを91バイト間隔に付加してNRZI変換部21に供給する。   As described above, the modulation and frame sync addition unit 20 reads out the data and various parities stored in the DRAM 19 in order from left to right and from top to bottom in FIG. In the case of the above, 8/16 modulation), a frame sync for data synchronization at the time of reproduction is added at an interval of 91 bytes, and supplied to the NRZI converter 21.
NRZI変換部21は入力信号をNRZI変換(1で反転)してピックアップ22に供給し、ピックアップ22内のレーザ光源から出射されるレーザ光の強度を変調し、その変調レーザ光を、図示しないスピンドルモータにより回転している光ディスク(ここでは書き込み可能なDVD)23に照射して記録する。従って、光ディスク23には、図1で示したように、二つのECCブロックEB1及びEB2の各行が交互に記録されることになる。なお、ECCブロックEB2に続いては、EB3とEB4の各行が交互に記録され、以下同様にして連続する2つのECCブロックの各行が交互に記録される。   The NRZI conversion unit 21 performs NRZI conversion (inverted by 1) on the input signal and supplies the signal to the pickup 22, modulates the intensity of laser light emitted from the laser light source in the pickup 22, and converts the modulated laser light into a spindle (not shown). An optical disk (here, a writable DVD) 23 rotated by a motor is irradiated and recorded. Therefore, as shown in FIG. 1, each row of the two ECC blocks EB1 and EB2 is alternately recorded on the optical disc 23. After the ECC block EB2, each row of EB3 and EB4 is recorded alternately, and similarly, each row of two consecutive ECC blocks is recorded alternately.
なお、インターリーブはSRAM12の読み出し時に行ったが、DRAM19への書き込み時に行ってもよく、またSRAM12への書き込み時にインターリーブを行い、EDC生成やECC生成はデインターリーブしながらデータを読み出してもよい。   The interleaving is performed at the time of reading the SRAM 12, but may be performed at the time of writing to the DRAM 19, or the interleaving may be performed at the time of writing to the SRAM 12, and the data may be read while deinterleaving the EDC generation and the ECC generation.
また、SRAM12及びDRAM19の二つのメモリを用いたが、DRAMだけでもよい。この場合、インターリーブは、一つのDRAMへの書き込み又は読み出し時に行えばよい。例えば、図4(B)のDRAMマッピングになるようにデータを書き込み、EDC、スクランブル、EDC処理をDRAMをアクセスしながら生成した後、データを第1行目から順番に読み出し、光ディスク23に書き込めばよい。   Although two memories, the SRAM 12 and the DRAM 19, are used, only the DRAM may be used. In this case, the interleaving may be performed at the time of writing to or reading from one DRAM. For example, if data is written so as to have the DRAM mapping shown in FIG. 4B, and EDC, scramble, and EDC processing are generated while accessing the DRAM, the data is sequentially read from the first row and written to the optical disk 23. Good.
次に、再生系の構成及び動作について説明する。図示しないスピンドルモータにより回転している光ディスク23に対してピックアップ22から強度一定のレーザ光が照射され、これにより光ディスク23の信号記録面から反射した反射光がピックアップ22に入射して光電変換され、得られた読取信号が信号処理部24に供給されてRF増幅、波形整形、ビットPLLなどの信号処理が施される。ビットPLLで抽出されたビットクロックは、NRZ変換及びシンク検出部25に供給され、そのビットクロックに基づいてNRZ変換され、更にフレームシンクを検出して各データバイトの区切りを見つけ出す(すなわち、フレーム同期をとる)。   Next, the configuration and operation of the reproducing system will be described. A laser light having a constant intensity is irradiated from the pickup 22 to the optical disk 23 that is rotating by a spindle motor (not shown), whereby the reflected light reflected from the signal recording surface of the optical disk 23 enters the pickup 22 and is photoelectrically converted. The obtained read signal is supplied to the signal processing unit 24 and subjected to signal processing such as RF amplification, waveform shaping, and bit PLL. The bit clock extracted by the bit PLL is supplied to an NRZ conversion and sync detection unit 25, where it is subjected to NRZ conversion based on the bit clock, and further detects a frame sync to find a break of each data byte (ie, frame synchronization). Take).
後述するが、NRZ変換及びシンク検出部25によるフレーム同期に際しては、フレーム同期をとった後セクタ同期をとる。このように、フレーム同期、セクタ同期が取られた再生信号は、復調器26に供給されて復調(ここでは8/16復調)された後、ID検出部27及びデインターリーブ処理部28に供給される。ここで、復調器26の出力信号中のIDには3ビットのセクタアドレスが含まれており、そのセクタアドレスは16セクタから構成されているECCブロックの1セクタ毎にアドレス値が1増加するようになされており、かつ、ECCブロック単位で変化する。   As will be described later, when performing frame synchronization by the NRZ conversion and sync detection unit 25, sector synchronization is performed after frame synchronization. As described above, the reproduced signal having undergone frame synchronization and sector synchronization is supplied to a demodulator 26 and demodulated (here, 8/16 demodulation), and then supplied to an ID detection unit 27 and a deinterleave processing unit 28. You. Here, the ID in the output signal of the demodulator 26 includes a 3-bit sector address, and the sector address is increased by one for each sector of the ECC block composed of 16 sectors. And changes in units of ECC blocks.
ID検出部27は再生信号中のIDを検出し、そのID中のセクタアドレスをサーボ制御部36へ供給し、ドライブのシーク動作に使用させる。再生信号が光ディスク23のユーザ所望のセクタアドレスからのものでなければ、サーボ制御部36はピックアップ22を光ディスク23の所望のセクタアドレス位置にまで移送して再生させるシーク動作を行い、所望のセクタアドレスであれば、デインターリーブ処理部28でデインターリーブしながら再生信号をSRAM29に書き込む。   The ID detection section 27 detects an ID in the reproduction signal, supplies the sector address in the ID to the servo control section 36, and uses the sector address in a seek operation of the drive. If the reproduction signal is not from the user's desired sector address of the optical disk 23, the servo control unit 36 performs a seek operation for moving the pickup 22 to a desired sector address position of the optical disk 23 and reproducing the data. If so, the reproduction signal is written into the SRAM 29 while being deinterleaved by the deinterleave processing unit 28.
デインターリーブ処理部28は、ID検出部27からのセクタアドレスに基づいて、復調器26からの復調信号のECCブロックの先頭(ECCブロックシンク)とそのECCブロックが連続する2つのECCブロックのどちらのECCブロックかを検出して、図4(A)のメモリマップと同じになるようにアドレッシング(デインターリーブ)しながらSRAM29に書き込む。   Based on the sector address from the ID detection unit 27, the deinterleave processing unit 28 determines which one of the head (ECC block sync) of the ECC block of the demodulated signal from the demodulator 26 and the two ECC blocks in which the ECC block is continuous. It is detected whether the block is an ECC block, and is written into the SRAM 29 while addressing (deinterleaving) so as to be the same as the memory map in FIG.
ただし、2つのECCブロックの先頭のECCブロックの先頭セクタからSRAM29に書き込むことにする。なぜなら、連続する2つのECCブロックが揃わなければ、ECCブロックが完結せず、エラー訂正ができないからである。この2つのECCブロックの先頭セクタは、セクタアドレスの下位5ビットが"00000B"であることで判定できる。   However, it is assumed that data is written to the SRAM 29 from the first sector of the first ECC block of the two ECC blocks. This is because if two consecutive ECC blocks are not aligned, the ECC block is not completed and error correction cannot be performed. The first sector of the two ECC blocks can be determined by the lower 5 bits of the sector address being "00000B".
ECC PI訂正部30は、SRAM29に少なくとも1行分(182バイト)のデータが蓄積される毎に、SRAM29から行方向にデータを読み出し、PIパリティを用いてエラー訂正を行い、訂正後のデータをSRAM29に書き込む。また、ECC PO訂正部31は、連続する2つのECCブロックのすべての行のPI訂正が行われ、訂正後のデータがSRAM29に書き込まれてからPO訂正を開始する。   The ECC PI correction unit 30 reads data in the row direction from the SRAM 29 every time data of at least one row (182 bytes) is accumulated in the SRAM 29, performs error correction using PI parity, and outputs the corrected data. Write to SRAM29. The ECC PO correction unit 31 starts the PO correction after the PI correction of all the rows of the two consecutive ECC blocks is performed and the corrected data is written in the SRAM 29.
PO訂正はSRAM29からメモリマップの列方向に一つのECCブロックの208バイトのデータを読み出し、POパリティを用いて行う。すべての列、すなわち182バイトのPO訂正が行われた後、ID検出部32及びデスクランブラ33は、1つ目のECCブロックのセクタデータ、すなわち、IDとIEDとCPとメインデータとEDCパリティを合わせた2064バイトを順次アクセスしてSRAM29からデータを読み出す。   The PO correction is performed by reading out 208 bytes of data of one ECC block from the SRAM 29 in the column direction of the memory map and using the PO parity. After the PO correction of all columns, that is, 182 bytes, is performed, the ID detection unit 32 and the descrambler 33 determine the sector data of the first ECC block, that is, the ID, IED, CP, main data, and EDC parity. The combined 2064 bytes are sequentially accessed to read data from the SRAM 29.
ID検出部32はSRAM29から読み出したデータからIDを再び検出し、そのセクタアドレスをデスクランブラ33へ供給する。デスクランブラ33はID検出部32から入力されたセクタアドレスを使用して、SRAM29から読み出したデータ中のメインデータ2048バイトのスクランブルを解く。デスクランブラ33によりデスクランブルされたデータは、EDCエラー検出部34に供給されてEDCによりエラーがないかどうか判断される。   The ID detector 32 detects the ID again from the data read from the SRAM 29 and supplies the sector address to the descrambler 33. The descrambler 33 descrambles 2048 bytes of main data in the data read from the SRAM 29 using the sector address input from the ID detection unit 32. The data descrambled by the descrambler 33 is supplied to the EDC error detection unit 34, and the EDC determines whether there is an error.
EDCエラー検出部34は、エラー無しとの検出結果をDRAM35に入力してデスクランブラ33によりデスクランブルされたデータをDRAM35に書き込ませ、エラーがあるときは、エラー有りとの検出結果をDRAM35に入力してDRAM35の書き込みを停止し、かつ、再び同じデータを光ディスク23から読み出すようにサーボ制御部36に命令を送る。サーボ制御部36は、再び所望のセクタアドレスをアクセスするように、ピックアップ22を移動させる。このような動作は一般にリトライと呼ばれる。   The EDC error detection unit 34 inputs the detection result indicating that there is no error to the DRAM 35 and writes the data descrambled by the descrambler 33 to the DRAM 35. If there is an error, the EDC error detection unit 34 inputs the detection result indicating that there is an error to the DRAM 35. Then, the writing to the DRAM 35 is stopped, and a command is sent to the servo control unit 36 to read the same data from the optical disk 23 again. The servo control unit 36 moves the pickup 22 so as to access the desired sector address again. Such an operation is generally called a retry.
実際には、EDCでエラーを検出した時点では、既にDRAM35内にデスクランブルされた1セクタ分のデータが書き込まれているので、エラーがあった場合は、DRAM35の書き込みアドレスポインタを1セクタ分戻す必要がある。DRAM35に書き込まれたデータは、MPEGデコーダ37により順次読み出され、ここでMPEG方式に基づいて伸長処理されることにより、映像信号及び音声信号とされる。なお、デインターリーブはSRAM29の読み出し後に行うようにしてもよい。   Actually, when an error is detected by the EDC, the descrambled data for one sector has already been written in the DRAM 35. If an error occurs, the write address pointer of the DRAM 35 is returned by one sector. There is a need. The data written in the DRAM 35 is sequentially read out by the MPEG decoder 37, and is subjected to a decompression process based on the MPEG method to be a video signal and an audio signal. The deinterleaving may be performed after reading the SRAM 29.
ここでは、ECCブロックは複数のデータセクタによって構成したが、後述するが、一つのデータセクタを分割して2つのECCブロックに配分してもよい。図7(A)に示すように、1つのデータセクタを6行×344列とし、それを列方向に1/2に分けた場合、つまり、図5に示した12行×172列のデータセクタを図7(A)に示すように、奇数行のみからなる6行×172列の第1の分割データセクタ(i番目のデータセクタではi_1)と、偶数行のみからなる6行×172列の第2の分割データセクタ(i番目のデータセクタではi_2)とに分割して、それらを2列にする。   Here, the ECC block is composed of a plurality of data sectors, but as will be described later, one data sector may be divided and allocated to two ECC blocks. As shown in FIG. 7A, when one data sector is made up of 6 rows × 344 columns and divided in half in the column direction, that is, the data sector of 12 rows × 172 columns shown in FIG. As shown in FIG. 7 (A), a first divided data sector of 6 rows × 172 columns consisting only of odd rows (i_1 in the i-th data sector) and a 6 row × 172 columns of even rows only It is divided into a second divided data sector (i_2 in the i-th data sector), and these are divided into two columns.
このうち、左側の分割データセクタは、ECCブロック1を構成し、右側の分割データセクタは、ECCブロック2を構成するようにする。前述の例に合わせるならば、図8(A)のように配置する。このようにした場合、図4(B)とデータセクタの配置が異なるが、メモリアドレス配置は同じである。この場合、データセクタの配置は図9(B)に示すようになる。また、このときのインターリーブ前のメモリマップは図9(A)に示される。   The left divided data sector forms an ECC block 1 and the right divided data sector forms an ECC block 2. In the case of the above example, they are arranged as shown in FIG. In this case, the arrangement of the data sectors is different from that of FIG. 4B, but the memory address arrangement is the same. In this case, the arrangement of the data sectors is as shown in FIG. FIG. 9A shows a memory map before interleaving at this time.
図9(B)の例では2つの分割データセクタを共に12行(=2×6行)出力する毎に、2つのECCブロック1及び2のPOパリティを1行ずつ出力する。こうすることによって、記録媒体上にはメインデータが順序良く並ぶことにより、再生時のメモリアクセスが容易になる。   In the example of FIG. 9B, every time two divided data sectors are output in 12 rows (= 2 × 6 rows), the PO parities of the two ECC blocks 1 and 2 are output one by one. By doing so, the main data is arranged in order on the recording medium, so that memory access during reproduction is facilitated.
これは、データセクタをM行N列で与えた場合、データセクタを列方向に1/2に分けて各々M行(N/2)列の第1の分割データセクタと第2の分割データセクタに分割し、2つのECCブロックを構成し、第1の分割データセクタと第2の分割データセクタの各(M×2)行毎(2データセクタ毎)に両方のECCブロックのPO行1行を挿入するといったインターリーブを行うことである。言い換えれば、R行(=M×2)C列(=N/2)で与えられるデータセクタを奇数行からなる(R/2)行C列の第1の分割データセクタと偶数行からなるR/2)行C列の第2の分割データセクタに分割し、2つのECCブロックを構成し、第1の分割データセクタと第2の分割データセクタの各R行毎(2データセクタ毎)に両方のECCブロックのPO行1行を挿入するといったインターリーブを行うことである。   This is because, when a data sector is given by M rows and N columns, the data sector is divided in half in the column direction, and the first divided data sector and the second divided data sector of M rows (N / 2) columns are respectively provided. To form two ECC blocks, and a PO row and one row of both ECC blocks for each (M × 2) row (every two data sectors) of the first divided data sector and the second divided data sector Interleaving, such as inserting In other words, a data sector given by R rows (= M × 2) and C columns (= N / 2) is replaced by a first divided data sector of odd rows (R / 2) and C columns and an R row consisting of even rows. / 2) divided into the second divided data sectors in the row C column to form two ECC blocks, and for each R row (every two data sectors) of the first divided data sector and the second divided data sector Interleaving such as inserting one PO row of both ECC blocks is performed.
次に、フレームシンクの記録再生方法について更に説明する。NRZ変換及びシンク検出部25によるフレームシンク検出では、正常に検出できたフレームシンクから次のフレームシンクのくる位置をビット数をカウントすることにより予測し、予測されたビット数の前後数ビット以内に次のフレームシンクが来なければ、擬似的にフレームシンクを予測した地点に挿入することによって、フレームシンクがディフェクトなどで読み取れない場合への対処を行う。   Next, the recording / reproducing method of the frame sync will be further described. In the frame sync detection by the NRZ conversion and sync detection unit 25, the position of the next frame sync from the normally detected frame sync is predicted by counting the number of bits, and within a few bits before and after the predicted bit number. If the next frame sync does not come, a case where the frame sync cannot be read due to a defect or the like is dealt with by inserting the frame sync at the predicted point.
ここで、例えば、2つの連続したフレームシンクが検出できたとする。その場合、フレーム同期がとれたとして、次にセクタ同期を行う。従来のDVDでは、各セクタの最初のフレームシンクには他のフレームシンクとは異なるユニークなコードを採用している。このフレームシンクをSY0と呼ぶ。このSY0が現れるのは、26シンクフレームの一定間隔である。NRZ変換及びシンク検出部25は、再生時に正常に検出できたSY0から次にSY0がくる位置を予測する。これは、簡単にはフレームシンク周波数で26カウントし、そこに次のSY0が来るかどうかを判断すればよい。前述した通り、SY0の間隔は26シンクフレーム一定であるので、簡単なカウンタで予測が可能である。   Here, for example, it is assumed that two consecutive frame syncs have been detected. In that case, it is determined that frame synchronization has been achieved, and then sector synchronization is performed. In the conventional DVD, a unique code different from other frame syncs is adopted as the first frame sync of each sector. This frame sync is called SY0. This SY0 appears at a constant interval of 26 sync frames. The NRZ conversion and sync detection unit 25 predicts the next position of SY0 from SY0 that was normally detected during reproduction. This can be done simply by counting 26 at the frame sync frequency and determining whether or not the next SY0 comes there. As described above, since the interval of SY0 is constant at 26 sync frames, prediction can be performed with a simple counter.
ところが、前述の実施の形態では、図4(B)に示したようなDRAM19のメモリマップに従い、連続する2つのECCブロックの各行が1行単位で交互に光ディスク23に記録がされているので、DVDと同じように1セクタの先頭フレームのみユニークなシンクSY0を採用した場合、光ディスク23に記録される信号の物理セクタは図6に示すように、SY0の発生周期が一定でなくなってしまう。ただし、シンクコード自体はDRAM19には記憶されず、変調及びフレームシンク付加部20において、91バイト間隔で付加された後光ディスク23に記録される。   However, in the above-described embodiment, each row of two consecutive ECC blocks is alternately recorded on the optical disc 23 in units of one row according to the memory map of the DRAM 19 as shown in FIG. When a unique sync SY0 is adopted only for the first frame of one sector as in the case of the DVD, the generation period of the SY0 is not constant in the physical sector of the signal recorded on the optical disk 23 as shown in FIG. However, the sync code itself is not stored in the DRAM 19, but is recorded on the optical disk 23 after being added at an interval of 91 bytes in the modulation and frame sync adding unit 20.
すなわち、この方法では図6に示すように、2つのECCブロックの先頭から保護を行う場合、最初は41で示すデータセクタ1の先頭のシンクフレームSY0の後、2シンクフレーム後に42で示すデータセクタ2の先頭のシンクフレームSY0が位置し、続いて50シンクフレーム後に43で示すデータセクタ3の先頭のシンクフレームSY0の後、2シンクフレーム後に44で示すデータセクタ3の先頭のシンクフレームSY0が位置し、以下同様に、SY0の間隔が2シンクフレームと50シンクフレームと交互となる。   That is, in this method, as shown in FIG. 6, when protection is performed from the beginning of two ECC blocks, first, after the first sync frame SY0 of data sector 1 indicated by 41, the data sector indicated by 42 after two sync frames The first sync frame SY0 of data sector 3 indicated by 43 is located after the first sync frame of data sector 3 indicated by 43 after 50 sync frames, and the first sync frame SY0 of data sector 3 indicated by 44 is located after 50 sync frames. Thereafter, similarly, the interval of SY0 alternates between two sync frames and 50 sync frames.
この場合、2つのECCブロックのどちらのSY0かの判断は、最初に正常にSY0を検出した後、同時に2つのカウンタにより2シンクフレーム先と50シンクフレーム先の両方に予測値を設け、どちらに次のSY0がくるかで判断すればよい。しかし、この方法は回路が複雑になる。   In this case, the determination of which SY0 of the two ECC blocks is performed is to first detect SY0 normally, and then simultaneously provide the predicted values to both the two-sync frame destination and the fifty-sync frame destination by using two counters. It may be determined whether the next SY0 comes. However, this method requires a complicated circuit.
そこで、この実施の形態では、図7(A)に示したメモリマッピングになるように、メインデータ、ID、IED及びCPからなる2060バイトを、図3のSRAM12に書き込んだ後、読み出して4バイトのEDCをEDCエンコーダ14で生成してSRAM12に書き込む。ここで、図7(A)に示すように、1つのデータセクタは6行×344列であり、それを列方向に1/2に分け、後で行われるECC PIパリティ生成のためのSRAM領域を開けておくものとする。   Therefore, in this embodiment, 2060 bytes consisting of main data, ID, IED, and CP are written into the SRAM 12 of FIG. 3 and then read out so that the memory mapping shown in FIG. Is generated by the EDC encoder 14 and written into the SRAM 12. Here, as shown in FIG. 7A, one data sector is 6 rows × 344 columns, which is divided in half in the column direction, and an SRAM area for ECC PI parity generation performed later. Shall be opened.
つまり、図5に示した12行×172列のデータセクタを図7(A)に示すように、奇数行のみからなる6行×172列の第1の分割データセクタ(i番目のデータセクタではi_1)と、偶数行のみからなる6行ラ172列の第2の分割データセクタ(i番目のデータセクタではi_2)とに分割して、それらを2列にする。このうち、左側の分割データセクタは、ECCブロック1を構成し、右側の分割データセクタはECCブロック2を構成する。   That is, as shown in FIG. 7A, a 12-row × 172-column data sector shown in FIG. 5 is converted into a 6-row × 172-column first divided data sector consisting of only odd-numbered rows (in the i-th data sector, i_1) and a second divided data sector (i_2 for the i-th data sector) of six rows and 172 columns consisting of even rows only, and divides them into two columns. The left divided data sector forms an ECC block 1 and the right divided data sector forms an ECC block 2.
図7(A)のSRAMマッピングに示すように、192行32セクタ(=192行、16セクタ×2)が揃った後、前述の例と同様に、スクランブラ15によりメインデータは乱数化され、SRAM12に書き込まれる。次に、ECC POエンコーダ16によりSRAM12から列方向に192行(バイト)のデータを読み出し、10バイトのPOパリティを生成してSRAM12のPOパリティ領域に書き込む。これを344列(=172列×2)分行う。続いて、図7(A)に示すように、ECC PIエンコーダ17によりSRAM12から行方向に172列(バイト)のデータを読み出し、10バイトのPIパリティを生成してSRAM12のPIパリティ領域に書き込む。これを416行(=208行×2)分行う。   As shown in the SRAM mapping of FIG. 7A, after 192 rows and 32 sectors (= 192 rows, 16 sectors × 2) are prepared, the main data is randomized by the scrambler 15 as in the above-described example. The data is written to the SRAM 12. Next, 192 rows (bytes) of data are read from the SRAM 12 in the column direction by the ECC PO encoder 16, a 10-byte PO parity is generated, and written into the PO parity area of the SRAM 12. This is performed for 344 columns (= 172 columns × 2). Subsequently, as shown in FIG. 7A, 172 columns (bytes) of data are read from the SRAM 12 in the row direction by the ECC PI encoder 17, a 10-byte PI parity is generated, and written to the PI parity area of the SRAM 12. This is performed for 416 rows (= 208 rows × 2).
これにより、SRAM12には、図7(A)のメモリマップに示すように、左半分の第1のECCブロック1と右半分の第2のECCブロックの計2つのECCブロックが生成できたことになる。セクタアドレスは、前記の例と同様に、連続するデータセクタに対して+1ずつ加算されていくものとする。   As a result, as shown in the memory map of FIG. 7A, a total of two ECC blocks, that is, the first ECC block 1 in the left half and the second ECC block in the right half have been generated in the SRAM 12. Become. The sector address is assumed to be incremented by +1 for successive data sectors, as in the above-described example.
次に、SRAM12から読み出されたデータが、図7(B)に示すように、DRAM19にインターリーブ処理部18でインターリーブされながら書き込まれる。インターリーブは前述したように、1つ目のECCブロックの1行目を読み出した後、2つ目のECCブロックの1行目を読み出し、次に1つ目のECCブロックの2行目を読み出した後、2つ目のECCブロックの2行目を読み出すように、ECCブロックの各行を交互に加算していくものとする。また、2つのECCブロックのPO行は、1データセクタ12行(6行×2)毎に片側のPO行一行(182バイト)を挿入する。   Next, the data read from the SRAM 12 is written into the DRAM 19 while being interleaved by the interleave processing unit 18 as shown in FIG. As described above, the interleave reads the first row of the first ECC block, reads the first row of the second ECC block, and then reads the second row of the first ECC block. Thereafter, each row of the ECC block is added alternately so as to read the second row of the second ECC block. As the PO rows of two ECC blocks, one PO row on one side (182 bytes) is inserted for every 12 rows (6 rows × 2) of one data sector.
これにより、DRAM19のメモリマップ上には、図7(B)に示すようにデータが蓄積される。なお、図7(A)と同図(B)とは、一見すると殆ど同じであり、SRAM12のデータとDRAM19のデータとではインターリーブが行われていないように見えるが、ここでいうインターリーブとは、ECCブロックと光ディスク23に書き込まれるデータとの関係であり、ECCブロックをまたいで書き込まれるのでインターリーブしているといえる。   As a result, data is accumulated on the memory map of the DRAM 19 as shown in FIG. At first glance, FIG. 7A and FIG. 7B are almost the same, and it seems that the interleaving is not performed between the data of the SRAM 12 and the data of the DRAM 19. This is the relationship between the ECC block and the data to be written on the optical disk 23. Since the data is written across the ECC block, it can be said that the data is interleaved.
図7のメモリマップを表現を代えてインターリーブを理解し易く図示したものが図8であり、両者は同じことを表している。図8(A)はSRAM12のメモリマップで、6行172列の第1の分割データが全部で32セクタと、POパリティ16行172列と、PIパリティ208行10列からなる、全部で208行182列により第1のECCブロックを構成し、同様に第2の分割データセクタの32セクタを含む208行182列により第2のECCブロックを構成している。内容は図7(A)と同じである。これをDRAM19のメモリマップ上で、図8(B)に示すようにインターリーブされる。図8(B)は図7(B)と同一である。   FIG. 8 illustrates the memory map of FIG. 7 in a different representation for easy understanding of interleaving, and both show the same thing. FIG. 8A is a memory map of the SRAM 12, in which the first divided data of 6 rows and 172 columns is composed of 32 sectors in total, 16 rows of 172 columns of PO parity, and 208 rows and 10 columns of PI parity. A first ECC block is constituted by 182 columns, and similarly, a second ECC block is constituted by 208 rows and 182 columns including 32 sectors of the second divided data sector. The contents are the same as in FIG. This is interleaved on the memory map of the DRAM 19 as shown in FIG. FIG. 8B is the same as FIG. 7B.
DRAM19から順次に読み出されたインターリーブ後のデータは、前記と同様にして変調及びフレームシンクが91バイト間隔で付加され、更にNRZI変換された後、光ディスク23に記録される。   The interleaved data sequentially read from the DRAM 19 is added to the modulation and frame sync at 91-byte intervals in the same manner as described above, and further subjected to NRZI conversion, and then recorded on the optical disk 23.
これにより、光ディスク23に記録されたデータ及びフレームシンクからなる物理セクタを図示すると、図10に示すようになり、セクタの先頭のフレームシンクSY0は、51、52、53で示すように、26シンクフレームの等間隔で配置される。なお、図10中、Fnは相対フレームNo.を示す。また、データセクタ1−1a、1−1bは図7(B)及び図8(B)に示すデータセクタ1−1の前半の91列(バイト)、後半の81列(バイト)とPIパリティ10バイトとを示す。他も同様である。このように、シンクフレームSY0を等間隔で記録再生することができるので、再生時のセクタ同期が簡単な回路で行うことができる。   As a result, the physical sector composed of the data and the frame sync recorded on the optical disk 23 is shown in FIG. 10, and the first frame sync SY0 of the sector is 26 syncs as indicated by 51, 52 and 53. The frames are arranged at equal intervals. In FIG. 10, Fn indicates a relative frame number. The data sectors 1-1a and 1-1b are composed of 91 columns (bytes) in the first half, 81 columns (bytes) in the second half, and a PI parity 10 shown in FIGS. 7B and 8B. Byte. Others are the same. As described above, since the sync frame SY0 can be recorded and reproduced at regular intervals, sector synchronization during reproduction can be performed by a simple circuit.
この場合の再生動作は前述した図6の構成の場合と同様であるので、ごく簡単に説明する。図3のECC PI訂正部30は、SRAM29に少なくとも1行分(182バイト)のデータが蓄積される毎に、SRAM29から行方向にデータを読み出し、PIパリティを用いてエラー訂正を行い、訂正後のデータをSRAM29に書き込む。また、ECC PO訂正部31は、連続する2つのECCブロックのすべての行のPI訂正が行われ、訂正後のデータがSRAM29に書き込まれてからPO訂正を開始する。   The reproducing operation in this case is the same as that of the configuration of FIG. 6 described above, and therefore will be described only briefly. Each time at least one row (182 bytes) of data is accumulated in the SRAM 29, the ECC PI correction unit 30 in FIG. 3 reads data in the row direction from the SRAM 29, performs error correction using PI parity, and performs error correction. Is written in the SRAM 29. The ECC PO correction unit 31 starts the PO correction after the PI correction of all the rows of the two consecutive ECC blocks is performed and the corrected data is written in the SRAM 29.
PO訂正はSRAM29からメモリマップの列方向に208バイトのデータを読み出し、POパリティを用いて、2ECCブロックすべての列、すなわち364列(=182列×2)のPO訂正が行われる。この後、2つのECCブロックにまたがったセクタデータ、すなわち、IDとIEDとCPとメインデータとEDCパリティを合わせた2064バイトを順次アクセスしてSRAM29からデータを読み出す。   In PO correction, 208 bytes of data are read from the SRAM 29 in the column direction of the memory map, and PO correction is performed on all columns of 2 ECC blocks, that is, 364 columns (= 182 columns × 2) using PO parity. Thereafter, the sector data spanning two ECC blocks, that is, 2064 bytes including ID, IED, CP, main data, and EDC parity are sequentially accessed to read data from the SRAM 29.
以上は図7(A)に示す12行172列のデータセクタを例としたが、データセクタをM行N列で与えた場合、データセクタを列方向に1/2に分けて各々M行(N/2)列の第1の分割データセクタと第2の分割データセクタとに分割し、2つのECCブロックを構成し、第1の分割データセクタと第2の分割データセクタの各M行毎(1データセクタ毎)に片方のECCブロックのPO行1行を挿入するといったインターリーブを行えばよい。言い換えれば、R行(=M×2)C列(=N/2)で与えられるデータセクタを奇数行からなるR/2行C列の第1の分割データセクタと偶数行からなるR/2行C列の第2の分割データセクタとに分割し、2つのECCブロックを構成し、第1の分割データセクタと第2の分割データセクタの各(R/2)行毎(1データセクタ毎)に片方のECCブロックのPO行1行を挿入するといったインターリーブを行うことである。   The above is an example of the data sector of 12 rows and 172 columns shown in FIG. 7A, but when the data sector is given by M rows and N columns, the data sector is divided in half in the column direction and each of M rows ( (N / 2) columns into a first divided data sector and a second divided data sector to form two ECC blocks, and each M row of the first divided data sector and the second divided data sector Interleaving may be performed such that one PO row of one ECC block is inserted into each (one data sector). In other words, a data sector given by R rows (= M × 2) and C columns (= N / 2) is divided into a first divided data sector of R / 2 rows and C columns composed of odd rows and R / 2 composed of even rows. It is divided into a second divided data sector in row C and forms two ECC blocks, and each (R / 2) row of the first divided data sector and the second divided data sector (each data sector) ) Is to insert one PO row of one ECC block.
次に、本発明の第2の実施の形態について説明する。図11は本発明の情報記録媒体の第2の実施の形態のデータの配置を示す。この第2の実施の形態は、記録媒体上に積符号化方式によるECC符号化された符号化データを離散させるインターリーブ方式において、図11に示すように、連続する2個の積符号化されたECCブロックEB1及びEB2を1組として、1番目のECCブロックEB1の1行目の1バイト目の次に2番目のECCブロックEB2の1行目の2バイト目、続いて1番目のECCブロックEB1の1行目の3バイト目の次に2番目のECCブロックEB2の1行目の4バイト目というように、1番目のECCブロックEB1の1行目の奇数バイト目の次に2番目のECCブロックEB2の1行目の偶数バイト目を配置することを1行目の終りまで繰り返す。図11では、このデータの組合せをEB1_1(EB2_1)行で示す。   Next, a second embodiment of the present invention will be described. FIG. 11 shows the data arrangement of the information recording medium according to the second embodiment of the present invention. In the second embodiment, as shown in FIG. 11, two consecutive product coded data are used in an interleave method in which coded data ECC-coded by a product coding method is discretely recorded on a recording medium. As a set of the ECC blocks EB1 and EB2, the first byte of the first row of the first ECC block EB1, the second byte of the first row of the second ECC block EB2, and the first ECC block EB1 And the second ECC next to the odd-numbered byte of the first row of the first ECC block EB1 such as the fourth byte of the first row of the second ECC block EB2 next to the third byte of the first row Arranging the even-numbered byte in the first row of the block EB2 is repeated until the end of the first row. In FIG. 11, this data combination is indicated by the EB1_1 (EB2_1) row.
前述したように、1つのECCブロックは各行182列(バイト)で、208行(バイト)からなるので、1番目のECCブロックEB1の1行目の181バイト目に続いて2番目のECCブロックEB2の1行目の182バイト目が配置される。続いて、今度はEB2の1行目の1バイト目が配置され、次にEB1の1行目の2バイト目が配置され、以下同様にしてEB2の奇数バイト目の次にEB1の偶数バイト目を配置することが1行目の終りまでバイト単位で繰り返される。図11では、このデータの組合せをEb2_1(EB1_1)行で示す。   As described above, one ECC block has 182 columns (bytes) in each row and is composed of 208 rows (bytes). Therefore, the second ECC block EB2 follows the 181st byte in the first row of the first ECC block EB1. The 182nd byte of the first row is placed. Subsequently, the first byte of the first row of EB2 is arranged, the second byte of the first row of EB1 is arranged next, and the odd-numbered byte of EB2 is followed by the even-numbered byte of EB2. Is repeated byte by byte until the end of the first line. In FIG. 11, this data combination is indicated by the Eb2_1 (EB1_1) row.
次に、EB1及びEB2の2行目についても上記と同様に、EB1及びEB2のうちの一方のECCブロックのkバイト目を配置した後、他方のECCブロックの(k+1)バイト目を配置するというようにバイト単位で2行目の終りまで繰り返してデータ配置が行われる。このようなデータ順序の配置がEB1及びEB2のすべての行について行われる。   Next, for the second row of EB1 and EB2, similarly, the k-th byte of one ECC block of EB1 and EB2 is arranged, and then the (k + 1) -th byte of the other ECC block is arranged. As described above, data arrangement is repeatedly performed in byte units until the end of the second line. Such an arrangement of the data order is performed for all the rows of EB1 and EB2.
なお、第1の実施の形態と同様に、2つのECCブロックのPOパリティの各行はそれぞれのECCブロックのセクタ毎に1行読み出す。例えば、一つ目のECCブロックEB1の最初の1セクタの最終行の最終バイト、つまり182バイト目が読み出された後、1つめのECCブロックEB1のPOパリティの1行目の1バイト目が読み出され、次に二つ目のECCブロックEB2のPOパリティの1行目の2バイト目が読み出されるようにする。以上のようにして、図11に示した光ディスク上のデータ配列と同じ順序で情報記録再生装置の記録系のメモリ(図3のDRAM19)にデータが書き込まれる。   As in the first embodiment, each row of PO parity of two ECC blocks is read out for each sector of each ECC block. For example, after the last byte of the last row of the first sector of the first ECC block EB1, that is, the 182nd byte is read, the first byte of the first row of the PO parity of the first ECC block EB1 is Then, the second byte of the first row of the PO parity of the second ECC block EB2 is read. As described above, data is written to the memory (DRAM 19 in FIG. 3) of the recording system of the information recording / reproducing apparatus in the same order as the data array on the optical disk shown in FIG.
この例では、インターリーブをSRAMの読み出し時に行ったが、これに限定されるものではなく、DRAMへの書き込み時でもよい。また、SRAMへの書き込み時に行い、EDC生成やECC生成はデインターリーブしながらデータを読み出して行ってもよい。   In this example, the interleaving is performed at the time of reading from the SRAM, but is not limited to this, and may be at the time of writing to the DRAM. Further, it may be performed at the time of writing to the SRAM, and EDC generation and ECC generation may be performed by reading data while deinterleaving.
なお、第2の実施の形態の光ディスクの再生系におけるPI訂正に際しては、2つのECCブロックの両方の1行(182バイト×2)がメモリ(図3のSRAM29に相当)に書き込まれ終る毎に、PIエラー訂正処理が2回(2つのECCブロックの各1行分)行われる。PO訂正は、2つのECCブロックのすべての行のPI訂正が終了した後、第1の実施の形態と同様にして行われる。   In the PI correction in the reproduction system of the optical disk according to the second embodiment, every time one row (182 bytes × 2) of two ECC blocks is written into the memory (corresponding to the SRAM 29 in FIG. 3), , PI error correction processing is performed twice (for each one row of two ECC blocks). The PO correction is performed in the same manner as in the first embodiment after the PI correction of all the rows of the two ECC blocks is completed.
ここで、第2の実施の形態の光ディスクの再生時に比較的小さいバーストエラーが3箇所で起こったとする。それぞれ図11に61で示す位置で発生した8バイトエラー、62で示す位置で発生した5バイトエラー、63で示す位置で発生した10バイトエラーとする。   Here, it is assumed that relatively small burst errors occur at three places during reproduction of the optical disc of the second embodiment. In FIG. 11, an 8-byte error occurred at a position indicated by 61, a 5-byte error occurred at a position indicated by 62, and a 10-byte error occurred at a position indicated by 63.
この場合の再生時のデインターリーブされたデータのエラー分布を図12に示す。記録時に偶数データの入れ替えをしない場合ではエラーはそのまま各行に残るが、第2の実施の形態ではバーストエラーは2つのECCブロックに分散され、一つ目のECCブロックEB1にはそれぞれ4バイト、2バイト、5バイト、二つ目のECCブロックにはそれぞれ4バイト、3バイト、5バイトと分散される。ここで、20行目に生じた5バイトバーストエラーのようにバーストエラーが奇数データ長の場合は、どちらかのECCブロックのエラー長が1バイト分長くなる。なお、図11及び図12中、Dnは各行内の相対データNo.nのデータを示す。   FIG. 12 shows an error distribution of the deinterleaved data at the time of reproduction in this case. If even data is not replaced at the time of recording, the error remains in each row, but in the second embodiment, the burst error is distributed to two ECC blocks, and the first ECC block EB1 has 4 bytes, 2 bytes each. Bytes, 5 bytes, and 4 bytes, 3 bytes, and 5 bytes are distributed to the second ECC block, respectively. Here, when the burst error has an odd data length, such as a 5-byte burst error that has occurred in the 20th row, the error length of one of the ECC blocks is increased by one byte. In FIGS. 11 and 12, Dn indicates the data of the relative data No. n in each row.
前述のように、DVDのPIパリティは10バイトであり、通常5シンボル(バイト)の訂正が可能であるため、記録時に偶数データの入れ替えをしない従来の場合では、5バイトのエラーは訂正可能であるが残りの8バイトのエラーと10バイトのエラーは訂正することができない。これに対し、第2の実施の形態では、比較的小さなバーストエラー長に対し、各々の1つのECCブロックの行内に含まれるエラーを約1/2にすることができるため、上記の8バイトのエラーと10バイトのエラーは、2つのECCブロックにエラーが4バイトずつ、あるいは5バイトずつに分散され、よってすべて訂正可能である。   As described above, the PI parity of a DVD is 10 bytes, and usually 5 symbols (bytes) can be corrected. Therefore, in a conventional case where even-numbered data is not replaced during recording, a 5-byte error can be corrected. However, the remaining 8 byte error and 10 byte error cannot be corrected. On the other hand, in the second embodiment, the error included in the row of each one ECC block can be reduced to about 1/2 for a relatively small burst error length. The error and the 10-byte error are distributed in two ECC blocks in four bytes or five bytes, and are therefore all correctable.
この第2の実施の形態では、比較的小さなバーストエラー長に対し、各々の1つのECCブロックの行内に含まれるエラーを約1/2にすることができる。前述したように、ランダムエラーが無いと仮定した場合、従来のDVDフォーマットで訂正可能なバーストエラー長はDVDで最大約10μmであり、線密度を1/2にした場合、PIで訂正されるディフェクトは最大約5μmである。それに対し、第2の実施の形態ではおおよそその2倍のバーストエラー訂正が可能であるため、線密度を1/2にした場合でも、PIで訂正されるディフェクトは最大約10μmである。DVD線密度の場合では約20μmまでのバーストエラーがPIで訂正可能となる。   In the second embodiment, for a relatively small burst error length, the error contained in each one ECC block row can be reduced to about 1 /. As described above, assuming that there is no random error, the burst error length that can be corrected in the conventional DVD format is up to about 10 μm in DVD, and when the linear density is reduced to 1 /, the defect corrected by PI is reduced. Is a maximum of about 5 μm. On the other hand, in the second embodiment, the burst error can be corrected approximately twice as much, so that even when the linear density is reduced to 1 /, the defect corrected by the PI is at most about 10 μm. In the case of DVD linear density, burst errors up to about 20 μm can be corrected by PI.
なお、2つのECCブロックで同一行に比較的小さなエラーが発生した場合、バーストエラー長は第2の実施の形態を用いた場合、その行内のエラー数は平均化されるため、訂正不能になる確率を下げることにもなる。   When a relatively small error occurs in the same row in two ECC blocks, the burst error length cannot be corrected because the number of errors in the row is averaged when the second embodiment is used. It also lowers the probability.
また、この第2の実施の形態では、2つのECCブロックのPOパリティの各行はそれぞれのECCブロックのセクタ毎に1行読み出すようにしたが、前述の図7(A)に示すように、1つのデータセクタ6行×344列を、第1の分割データセクタと第2の分割データセクタに分割し、2つのECCブロックを構成し、2データセクタ12行(第1の分割データセクタ12行と第2の分割データセクタ12行)毎に両方のECCブロックのPO行1行(=182バイト×2)を挿入するといったインターリーブを施した後に、第2の実施の形態で示したインターリーブを行ってもよい。こうすることによって、第2の実施の形態でも、媒体上にはメインデータが順序良く並ぶことにより、再生時のメモリアクセスが容易になる。   In the second embodiment, each row of the PO parity of the two ECC blocks is read out one row for each sector of each ECC block. However, as shown in FIG. One data sector, 6 rows × 344 columns, is divided into a first divided data sector and a second divided data sector to form two ECC blocks, and has two data sectors, 12 lines (the first divided data sector, 12 lines). After interleaving such that one PO row (= 182 bytes × 2) of both ECC blocks is inserted for each of the second divided data sectors (12 rows), the interleaving described in the second embodiment is performed. Is also good. By doing so, also in the second embodiment, the main data is arranged in order on the medium, so that memory access during reproduction is facilitated.
更に、前述の図7(A)に示すように、1つのデータセクタ6行×344列を、第1の分割データセクタと第2の分割データセクタに分割し、2つのECCブロックを構成し、1データセクタ12行(第1の分割データセクタ6行と第2の分割データセクタ6行)毎に片側のECCブロックのPO行1行(=182バイト×2)を挿入するといったインターリーブを施した後に、第2の実施の形態で示したインターリーブを行ってもよい。こうすることによって、第2の実施の形態でも、物理セクタの先頭のユニークなフレームシンクSY0を一定周期で記録することができる。   Further, as shown in FIG. 7A, one data sector of 6 rows × 344 columns is divided into a first divided data sector and a second divided data sector to constitute two ECC blocks. Interleaving was performed such that one PO row (= 182 bytes × 2) of one ECC block was inserted for each 12 data sectors (6 first divided data sectors and 6 second divided data sectors). Later, the interleaving described in the second embodiment may be performed. By doing so, also in the second embodiment, the unique frame sync SY0 at the head of the physical sector can be recorded at a constant period.
なお、本発明は以上の実施の形態に限定されるものではなく、例えば以上の実施の形態では積符号はPIパリティとPOバリティの2種類としたが、3種類以上の積符号を用いる場合にも適用できる。   The present invention is not limited to the above embodiments. For example, in the above embodiments, two types of product codes, PI parity and PO parity, are used. Is also applicable.
また、第2の実施の形態では、2つの積符号ブロック(EB1及びEB2)の同一行を1バイト毎に交互に切り替えているが、1行182バイトの素数である2バイト単位、13バイト単位、14バイト単位又は91バイト単位で交互に切り替えてもよい。ただし、単位バイト数が少ないほど、比較的小さなエラーに対して訂正能力を向上できる。また、各実施の形態でインターリーブした後のディジタル信号は、無線や有線で伝送したり、インターネットを介して配信することも可能である。   In the second embodiment, the same row of the two product code blocks (EB1 and EB2) is alternately switched for each byte. However, a prime number of 182 bytes per row is a 2-byte unit or a 13-byte unit. , 14 bytes or 91 bytes. However, as the number of unit bytes is smaller, the correction capability for a relatively small error can be improved. Also, the digital signal after interleaving in each embodiment can be transmitted wirelessly or by wire, or can be distributed via the Internet.
本発明の情報記録媒体の第1の実施の形態のデータの配置図である。FIG. 3 is a data layout diagram of the first embodiment of the information recording medium of the present invention. 図14と図1の場合の再生時のデインターリーブ後のECCブロックのエラー分布図である。FIG. 15 is an error distribution diagram of an ECC block after deinterleaving at the time of reproduction in FIGS. 14 and 1. 情報記録再生装置のブロック図である。It is a block diagram of an information recording / reproducing apparatus. 図3中の記録系のインターリーブ前とインターリーブ後の二つのメモリのメモリマップの一例を示す図である。FIG. 4 is a diagram illustrating an example of a memory map of two memories before and after interleaving of the recording system in FIG. 3. DVDのデータセクタの構成を示す図である。FIG. 2 is a diagram illustrating a configuration of a data sector of a DVD. 図3による物理セクタの一例の構成図である。FIG. 4 is a configuration diagram of an example of a physical sector according to FIG. 3; 図3中の記録系のインターリーブ前とインターリーブ後の二つのメモリのメモリマップの他の例を示す図である。FIG. 4 is a diagram illustrating another example of a memory map of two memories before and after interleaving of the recording system in FIG. 3. 図7の二つのメモリのメモリマップを別の表現方法で示す図である。FIG. 8 is a diagram showing a memory map of the two memories of FIG. 7 in another expression method. 図3中の記録系のインターリーブ前とインターリーブ後の二つのメモリのメモリマップの更に他の例を示す図である。FIG. 4 is a diagram showing still another example of a memory map of two memories before and after interleaving of the recording system in FIG. 3. 図7及び図8による物理セクタの一例の構成図である。FIG. 9 is a configuration diagram of an example of a physical sector according to FIGS. 7 and 8; 本発明の情報記録媒体の第2の実施の形態のデータの配置図である。FIG. 11 is a data layout diagram of a second embodiment of the information recording medium of the present invention. 図11の場合の再生時のデインターリーブ後のECCブロックのエラー分布図である。FIG. 12 is an error distribution diagram of an ECC block after deinterleaving at the time of reproduction in the case of FIG. 11. 従来におけるECCブロック構成図である。It is a block diagram of a conventional ECC block. 従来の情報記録媒体上での一例のデータの配置図である。FIG. 11 is a layout diagram of an example of data on a conventional information recording medium.
符号の説明Explanation of reference numerals
11 MPEGエンコーダ
12、29 スタティック・ランダム・アクセス・メモリ(SRAM)
14 EDCエンコーダ
15 メインデータスクランブラ
16 ECC POエンコーダ
17 ECC PIエンコーダ
18 インターリーブ処理部
19、35 ダイナミック・ランダム・アクセス・メモリ(DRAM)
20 変調及びフレームシンク付加部
21 NRZI変換部
22 ピックアップ
23 光ディスク
25 NRZ変換・シンク検出部
26 復調器
27、32 ID検出部
28 デインターリーブ処理部
30 ECC PI訂正部
31 ECC PO訂正部
33 デスクランブラ
34 EDCエラー検出部
36 サーボ制御部
37 MPEGデコーダ
I POパリティ領域
II PIパリティ領域
11 MPEG encoder 12, 29 Static random access memory (SRAM)
14 EDC encoder 15 Main data scrambler 16 ECC PO encoder 17 ECC PI encoder 18 Interleave processing unit 19, 35 Dynamic random access memory (DRAM)
Reference Signs List 20 Modulation and frame sync addition unit 21 NRZI conversion unit 22 Pickup 23 Optical disk 25 NRZ conversion / sync detection unit 26 Demodulator 27, 32 ID detection unit 28 Deinterleave processing unit 30 ECC PI correction unit 31 ECC PO correction unit 33 Descrambler 34 EDC error detection unit 36 Servo control unit 37 MPEG decoder
IPO parity area
II PI parity area

Claims (1)

  1. 入来するディジタル情報信号を所定数のワード単位で分割し、M行×N列よりなる連続するK個のデータセクタを形成すると共に、前記K個のデータセクタを夫々列方向に2つに分割することにより、夫々M行×N/2列よりなる第1及び第2の分割データセクタを得て、前記各分割データセクタの行単位で生成したインナーパリティ及び前記各分割データセクタをK個列方向に配列して生成したアウターパリティと共に記録した記録媒体であって、
    前記各データセクタについて、第1の分割データセクタの1行目、前記第1の分割データセクタの1行目に対するインナーパリティ、第2の分割データセクタの1行目、前記第2の分割データセクタの1行目に対するインナーパリティというように、前記第1の分割データセクタの1行目から前記2の分割データセクターのM行目に対するインナーパリティまでを順次配列し、これを1番目のデータセクタからK番目のデータセクタまで繰り返して配列するに際して、前記各データセクタの間に、前記K個の分割データセクタから生成した第1のアウターパリティと第2のアウターパリティとの何れか一方を交互に挿入して配列して記録したことを特徴とする情報記録媒体。
    An incoming digital information signal is divided in units of a predetermined number of words to form K continuous data sectors of M rows × N columns, and the K data sectors are each divided into two in the column direction. By doing so, first and second divided data sectors each having M rows × N / 2 columns are obtained, and the inner parity generated in row units of each divided data sector and each divided data sector are represented by K columns. A recording medium recorded with outer parity generated by arranging in the direction,
    For each data sector, the first row of the first divided data sector, the inner parity with respect to the first row of the first divided data sector, the first row of the second divided data sector, the second divided data sector Are sequentially arranged from the first row of the first divided data sector to the inner parity of the M-th row of the second divided data sector. When repeatedly arranging up to the K-th data sector, one of the first outer parity and the second outer parity generated from the K divided data sectors is alternately inserted between the data sectors. An information recording medium characterized by being recorded in an array.
JP2004099763A 2000-09-27 2004-03-30 Information recording medium Pending JP2004247040A (en)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2000295116 2000-09-27
JP2004099763A JP2004247040A (en) 2000-09-27 2004-03-30 Information recording medium

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004099763A JP2004247040A (en) 2000-09-27 2004-03-30 Information recording medium

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP2000347592A Division JP3752995B2 (en) 2000-09-27 2000-11-15 Information recording / reproducing device

Publications (1)

Publication Number Publication Date
JP2004247040A true JP2004247040A (en) 2004-09-02

Family

ID=33031637

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004099763A Pending JP2004247040A (en) 2000-09-27 2004-03-30 Information recording medium

Country Status (1)

Country Link
JP (1) JP2004247040A (en)

Similar Documents

Publication Publication Date Title
JP3752995B2 (en) Information recording / reproducing device
KR940008742B1 (en) Information transmission method
AU766811B2 (en) Encoding multiword information by wordwise interleaving
US5732088A (en) Data recording/reproducing apparatus, method thereof, and data record medium
JP5401581B2 (en) Recording method and reproducing method
JP2002319242A (en) Method and device for recording, transmission device, method and device for reproduction, reception device, recording medium, and transmission medium
KR100354744B1 (en) Interleave method and circuitry for high density recording media
JPH11110920A (en) Error-correcting coding method and device, error-correcting decoding method and device and data recording and reproducing device and storage medium
JPH0950677A (en) Device and method for data recording/reproducing and data recording medium
JP2004281043A (en) Information signal processing method
JP2856072B2 (en) Information recording method, information reproducing method and information reproducing apparatus
JP2004192806A (en) Information recording method and information reproducing method
JPH10188489A (en) Optical disk, optical disk recorder, and optical disk reproducer
JP2004247040A (en) Information recording medium
JPH11297000A (en) Data generating method and data generating device
JP2006099955A (en) Digital signal processing method, data recording and reproducing apparatus, and data recording medium
JP2004348930A (en) Error correction method and error correction device
KR100425294B1 (en) optical information recording medium and data recording apparatus thereon
JP2006164377A (en) Digital data recording apparatus, and recording and reproducing apparatus
JPH09259546A (en) Error correction system using vanishing flag
JP3384402B2 (en) Information reproducing method and information reproducing apparatus
JP2002367296A (en) Error correction encoding method of disk medium, error correction encoding method, disk medium, error correction method and error correction circuit
JP2006024359A (en) Digital signal recording method, disk recording medium, and correction processing apparatus
JP2002329368A (en) Error correction encoding method for disk medium, error correction encoding circuit, disk medium, error correction method, and error correction circuit

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080122

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080523