JP2004221243A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2004221243A JP2004221243A JP2003005833A JP2003005833A JP2004221243A JP 2004221243 A JP2004221243 A JP 2004221243A JP 2003005833 A JP2003005833 A JP 2003005833A JP 2003005833 A JP2003005833 A JP 2003005833A JP 2004221243 A JP2004221243 A JP 2004221243A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- semiconductor integrated
- integrated circuit
- threshold field
- effect transistors
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
- Logic Circuits (AREA)
Abstract
【解決手段】プロセス変動に応じて、開閉状態が決定する開閉回路SW1、SW2、…、SWnにより、電流を流す高閾値電界効果トランジスタNM11、NM12、…、NM1n、NM21、NM22、…、NM2n、…、NMm1、NMm2、…、NMmnを限定し、導通電流が大きくなるに従い、選択する高閾値電界効果トランジスタNM11、NM12、…、NM1n、NM21、NM22、…、NM2n、…、NMm1、NMm2、…、NMmnの数を減少させる。
【選択図】 図1
Description
【発明の属する技術分野】
本発明は半導体集積回路に関し、特に、MT−CMOSで構成された半導体集積回路に関する。
【0002】
【従来の技術】
近年、特に携帯用電子機器の高速化、長時間バッテリ駆動の要求に応えるため、半導体集積回路には低電源電圧化及び高速化が要求されている。
【0003】
低消費電力化のために電源電圧を下げると動作速度が低下するため、MOSFET(Metal−Oxide−Semiconductor Field Effect Transistor)、あるいは、より広くMISFET(Metal−Insulator−Semiconductor Field Effect Transistor)の閾電圧を低くする必要がある。しかしこの場合、リーク電流の増加が問題となってくる。このため、従来、低閾値のMOSFET(以下MOSトランジスタと呼ぶ)の電源線と実際の電源線との間に、高閾値のMOSトランジスタを接続し、動作が必要なときだけ電源供給を行うMT−CMOS(Multi−Threshold Complementary MOS)技術が提供されている(例えば、特許文献1または特許文献2参照)。
【0004】
図7は、従来のMT−CMOS技術を用いた半導体集積回路の概念を示す回路図であり、図7(A)が高閾値のPチャネルのMOSトランジスタを用いたもの、図7(B)が高閾値のNチャネルのMOSトランジスタを用いたものである。
【0005】
図7(A)は、高電位の実電源線VDDと、CMOS回路C1、C2、…、Cmに電源を供給する疑似電源線VD1、VD2、…、VDmの間に高閾値のPチャネルのMOSトランジスタPM1、PM2、…、PMmを設けた構成である。
【0006】
また、図7(B)は、低電位(接地電位)の実電源線VSSと、低閾値のPチャネル及びNチャネルのMOSトランジスタで構成されたCMOS回路C1、C2、…、Cmに電源を供給する疑似電源線VS1、VS2、…、VSmの間に高閾値のNチャネルのMOSトランジスタNM1、NM2、…、NMmを設けた構成である。
【0007】
図7(A)の回路において、動作が必要なときだけ、電源制御端子PC1、PC2、…、PCmにLowレベル(以下Lレベルと略す)の信号を入力する。また、図7(B)の回路においては、動作が必要なときだけ、電源制御端子PC1、PC2、…、PCmにHighレベル(以下Hレベルと略す)の信号を入力する。これにより、高閾値のPチャネルのMOSトランジスタPM1、PM2、…、PMmまたはNチャネルのMOSトランジスタNM1、NM2、…、NMmをオンすることで、電源部Eからの電源を疑似電源線VD1、VD2、…、VDmまたは疑似電源線VS1、VS2、…、VSmを介してCMOS回路C1、C2、…、Cmに供給する。
【0008】
実際の回路の設計においては、ロットやウェハサイズのばらつきなどのプロセスによる変動(以下プロセス変動と呼ぶ)を勘案してCMOS回路C1、C2、…、Cmの最大消費電流を求めて、高閾値のMOSトランジスタPM1、PM2、…、PMm、NM1、NM2、…、NMmの部分で許容される電圧降下を満たすようなオン抵抗になるように、ゲート幅(以下トランジスタサイズまたは単にサイズと呼ぶこともある)を設定するのが一般的である。
【0009】
【特許文献1】
特開平5−210976号公報(段落番号〔0013〕〜〔0020〕,第1図,第3図)
【特許文献2】
特開平7−212217号公報(段落番号〔0012〕〜〔0014〕,第1図)
【0010】
【発明が解決しようとする課題】
しかし、半導体は周知のごとく製造のたびにプロセス変動があるため、ある範囲の特性の分布が許容されており、MT−CMOSにおける高閾値のMOSトランジスタにおいても特性の分布つまりプロセス変動に起因するばらつきがある。高閾値MOSトランジスタはオフのときのサブスレッショルド領域におけるリーク電流は少なく、オンの時の線形領域における導通電流は多いことが望ましいが導通電流が多い特性の場合は、リーク電流も多いという問題がある。
【0011】
同一サイズのMOSトランジスタにおいてプロセスにより変動する導通電流とリーク電流の関係は、オン時のドレイン・ソース間電圧をVon、そのときのドレイン電流をIon、オフ時のドレイン・ソース間電圧をVoff、そのときのドレイン電流(リーク電流)をIoffとし、Vonが許容される電圧降下を考慮した一定値(Vdrop)とすると、以下のような式になる。
【0012】
【数1】
log(Ioff)=a×Ion+b (1)
また、CMOS回路の消費電流もプロセス変動に依存しているため、最大消費電流はプロセス変動による最大値を採用せざるを得ない。よって、設計時にはプロセス変動を勘案し、オン時の導通電流が最小の場合でも必要な特性、すなわちCMOS回路の最大消費電流において高閾値MOSトランジスタの電圧降下が一定値(Vdrop)以下になるようなオン抵抗になるようにMOSトランジスタのサイズを決定する。
【0013】
しかし、オン時の導通電流が最小の特性よりも大きい場合は、電圧降下は少なくなるがリーク電流が増えてしまうという問題があった。
本発明はこのような点に鑑みてなされたものであり、リーク電流を低減可能な半導体集積回路を提供することを目的とする。
【0014】
【課題を解決するための手段】
本発明では上記課題を解決するために、高低の閾値の電界効果トランジスタで構成された半導体集積回路において、図1で示すように、図示しない低閾値電界効果トランジスタからなる論理回路(図1ではCMOS回路と図示されている)C1、C2、…、Cmと、論理回路C1、C2、…、Cmの電源制御を行い、総ゲート幅が、プロセスにより変動するオン時の導通電流の最小時に電圧降下が許容される一定値以下になる幅になるように、数量及びゲート幅が規定された複数の高閾値電界効果トランジスタNM11、NM12、…、NM1n、NM21、NM22、…、NM2n、…、NMm1、NMm2、…、NMmnと、高閾値電界効果トランジスタNM11、NM12、…、NM1n、NM21、NM22、…、NM2n、…、NMm1、NMm2、…、NMmnと、電源Eと接続した実電源線VDDとの間に接続され、低閾値電界効果トランジスタ及び高閾値電界効果トランジスタNM11、NM12、…、NM1n、NM21、NM22、…、NM2n、…、NMm1、NMm2、…、NMmnのプロセス変動に応じて開閉状態が決定する複数の開閉回路(図1ではスイッチと図示されている)SW1、SW2、…、SWnと、を有することを特徴とする半導体集積回路1が提供される。
【0015】
上記構成によれば、プロセス変動に応じて、開閉状態が決定する開閉回路SW1、SW2、…、SWnにより、電流を流す高閾値電界効果トランジスタNM11、NM12、…、NM1n、NM21、NM22、…、NM2n、…、NMm1、NMm2、…、NMmnを限定し、導通電流が大きくなるに従い、選択する高閾値電界効果トランジスタNM11、NM12、…、NM1n、NM21、NM22、…、NM2n、…、NMm1、NMm2、…、NMmnの数を減少させる。これにより、導通電流が大きい場合には、選択される合計のトランジスタサイズが縮小され、リーク電流を減少する。
【0016】
【発明の実施の形態】
以下本発明の実施の形態を図面を参照して説明する。
図1は、本発明の実施の形態の半導体集積回路の概念を示す回路図である。
【0017】
本発明の実施の形態の半導体集積回路1は、低閾値のPチャネル及びNチャネルのMOSトランジスタ(図示を省略)からなるCMOS回路C1、C2、…、Cmと、高閾値のNチャネルのMOSトランジスタNM11、NM12、…、NM1n、NM21、Nm22、…、NM2n、…、NMm1、NMm2、…、NMmnと、スイッチSW1、SW2、…、SWnとを有する。
【0018】
なお、電源Eは、半導体集積回路1の外部に存在する。
CMOS回路C1、C2、…、Cmは、一方の端子を電源Eの低電位側と接続する実電源線VSSと接続している。さらに、CMOS回路C1、C2、…、Cmにおいて、CMOS回路C1は他方の端子を疑似電源線VD1を介して高閾値のNチャネルのMOSトランジスタNM11、NM12、…、NM1nと、CMOS回路C2は他方の端子を疑似電源線VD2を介して高閾値のNチャネルのMOSトランジスタNM21、NM22、…、NM2nと、CMOS回路Cmは他方の端子を疑似電源線VDmを介して高閾値のNチャネルのMOSトランジスタNMm1、NMm2、NMmnと接続している。また、CMOS回路C1と接続されるMOSトランジスタNM11、NM12、…、NM1nは、ゲートを電源制御端子PC1と接続しており、他方の入出力端子(ドレインまたはソース)は、それぞれ疑似電源線VD21、VD22、…、VD2nを介してスイッチSW1、SW2、…、SWnと接続される。CMOS回路C2と接続されるMOSトランジスタNM21、NM22、…、NM2nは、ゲートを電源制御端子PC2と接続しており、他方の入出力端子(ドレインまたはソース)は、それぞれ疑似電源線VD21、VD22、…、VD2nを介してスイッチSW1、SW2、…、SWnと接続される。CMOS回路Cmと接続されるMOSトランジスタNMm1、NMm2、…、NMmnは、ゲートを電源制御端子PCmと接続しており、他方の入出力端子(ドレインまたはソース)は、それぞれ疑似電源線VD21、VD22、…、VD2nを介してスイッチSW1、SW2、…、SWnと接続される。スイッチSW1、SW2、…、SWnの他方の端子は、電源Eの高電位側と接続された、実電源線VDDと接続される。
【0019】
以下、CMOS回路C1とこれに接続されるMOSトランジスタNM11、NM12、…、NM1n部分を例にして説明を進める。CMOS回路C2、…、Cmとこれに接続される複数のMOSトランジスタについては、CMOS回路C1とこれに接続されるMOSトランジスタNM11、NM12、…、NM1nと同様であるので説明を省略する。
【0020】
高閾値のMOSトランジスタNM11、NM12、…、NM1nは、それぞれのゲート幅の合計の長さ、つまり総ゲート幅が、プロセスにより変動するオン時の導通電流の最小時に電圧降下が許容される一定値(Vdrop)以下になる幅Wtとなるように、数量及びそれぞれのMOSトランジスタのゲート幅が規定されている。例えば、幅Wtが100μmである場合、それぞれのゲート幅を20μmとすると、5個のMOSトランジスタを設けることになる。なお、それぞれのMOSトランジスタのサイズは同じでなくてもよい。
【0021】
スイッチSW1、SW2、…、SWnは、CMOS回路C1を構成する低閾値のMOSトランジスタと、高閾値のMOSトランジスタNM11、NM12、…、NM1nのプロセス変動に応じて開閉状態を決定する。なお、スイッチSW1、SW2、…、SWnの具体的な構成例やプロセス変動の検出などについては後述する。
【0022】
CMOS回路C1に対する電源制御端子PC1において、入力がHレベルとなると、MOSトランジスタNM11、NM12、…、NM1nは同時にオンとなる。ここで、実際に電流が流れるのは、それぞれに接続されたスイッチSW1、SW2、…、SWnが閉じていて、疑似電源線VD21、VD22、…、VD2nに電源が供給されているMOSトランジスタのみである。入力がLowレベル(以下Lレベルと呼ぶ)の時には、非導通状態となり、スイッチSW1、SW2、…、SWnのうち、閉じた状態で、疑似電源線VD21、VD22、…、VD2nに電源が供給されているMOSトランジスタにはリーク電流が流れるが、開いた状態で、疑似電源線VD21、VD22、…、VD2nに電源が供給されていないMOSトランジスタにはリーク電流が流れない。
【0023】
使用する高閾値のMOSトランジスタNM11、NM12、…、NM1nの数量は、プロセス特性に応じて、スイッチSW1、SW2、…、SWnの開閉状態を決定することによって決まる。
【0024】
以下、スイッチSW1、SW2、…、SWnの開閉について説明する。
まず、CMOS回路C1を構成する低閾値のMOSトランジスタ(図示を省略)のプロセス変動が無いものとする。プロセスの特性によって決まる導通電流が最大のときに、電圧降下を許容値であるVdrop以下とする場合を考える。このとき最低必要なゲート幅となるように、スイッチSW1、SW2、…、SWnを閉じてMOSトランジスタを必要な数だけ選択する。選択されたMOSトランジスタの合計のゲート幅をWsとすると、ゲート幅WtのMOSトランジスタをそのまま使用する場合と比較して、電圧降下はWt/Ws倍に増加するが許容値以下であり、リーク電流をWs/Wt倍に低減することができる。
【0025】
次に、CMOS回路C1を構成する低閾値のMOSトランジスタ(図示を省略)のプロセス変動を考慮する。CMOS回路C1の消費電流がプロセス変動による最大値に比べて減少する場合には、前述した、最低必要なゲート幅がさらに小さくなる。よって、スイッチSW1、SW2、…、SWnは、合計がそのゲート幅になるように、MOSトランジスタNM11、NM12、…、NM1nを選択する。これにより、リーク電流をさらに減少することができる。
【0026】
図2は、高閾値のMOSトランジスタを5個設けた場合のプロセスの特性に応じて決定した、スイッチの開閉状態を示す図である。
図2では、トランジスタサイズが、MOSトランジスタNM11、NM12、NM13、NM14、NM15で、0.14Wt、0.20Wt、0.21Wt、0.22Wt、0.23Wtとしており、これらを合計したサイズが1.00Wtとなっていることが分かる。
【0027】
スイッチSW1、SW2、SW3、SW4、SW5はプロセス変動による導通電流の大きさごとに、開閉状態(オンオフ)を決定している。例えば、10〜12mAのときは、スイッチSW1、SW2、SW3、SW4、SW5のすべてを閉じ、MOSトランジスタNM11、NM12、NM13、NM14、NM15に実電源線VDDからの電流を流す。プロセス変動により導通電流が増加するとともに、使用するMOSトランジスタの数量を減少させる。
【0028】
図2にはさらに、スイッチSW1、SW2、SW3、SW4、SW5により選択したMOSトランジスタの合計サイズWsと、最大リーク電流、効果を示している。効果は、オフにしているトランジスタサイズの割合で示される。つまり、合計サイズWsが小さいほど、リーク電流を低減させる効果が大きいことを意味する。
【0029】
例えば、導通電流が50mAの場合は、スイッチSW2のみ閉じた状態にして、MOSトランジスタNM12をオン状態にする。このとき合計のゲート幅WsはMOSトランジスタNM12のゲート幅である0.20Wtとなるので、前述のように、リーク電流はWs/Wtの割合で減少することから、ゲート幅WtのMOSトランジスタをそのまま使用する場合と比較して、1/5に減少させることが可能である。
【0030】
図3は、高閾値のMOSトランジスタを複数設けた場合と、1つの場合の導通電流とリーク電流の関係を示すグラフである。
ここでは、トランジスタサイズWtのMOSトランジスタ1個と、Wtを5つに分割してMOSトランジスタを5個設けた場合と、50に分割してMOSトランジスタを50個設けた場合とについて、比較している。横軸が導通電流(A)で縦軸がリーク電流(A)であって、プロセスにより、導通電流が10mAから50mAの範囲で変動するとした場合の例である。図から明らかなように、MOSトランジスタ1つの場合と比べてトランジスタサイズWtを分割して、複数のMOSトランジスタを設けるとリーク電流が低減することができる。
【0031】
次にスイッチSW1、SW2、…、SWnの詳細を説明する。なお、以下では、図1で示した構成のうち、スイッチSW1、SW2、…、SWnの符号のみ変え、他の部分は図1と同じ構成要素であるので、同符合とし、説明を省略する。
【0032】
図4は、スイッチを配線またはヴィアホールを用いて作成した例を示す図である。
ここでは、スイッチSWa1、SWa2、…、SWanを実電源線VDDと、疑似電源線VD21、VD22、VD2nを、ヴィアホールまたは配線を用いて接続箇所V1、V2、…、Vnで接続するかしないかによって形成する。なお、同一スイッチSWa1、SWa2、…、SWan内では、開または閉の一方の状態である。
【0033】
このようなスイッチSWa1、SWa2、…、SWanの作成手段について説明する。
半導体集積回路の製造工程においては、MOSトランジスタなどの回路素子を形成し、各素子への電極配線が終了した後にMOSトランジスタの特性をモニタチップ(ロットやウェハーのプロセス変動によるばらつきなどを、電気的に監視できるような特別のチップであり、ウェハー上に入れることがある)で測定する。その測定結果により、後の配線工程で各スイッチSWa1、SWa2、…、SWanの配線またはヴィアホール形成用の部分のみ異なったマスクを使用することで、スイッチSWa1、SWa2、…、SWanの開閉を設定できる。
【0034】
図5は、スイッチをMOSトランジスタを用いて作成した例を示す図である。
ここでは、高閾値のNチャネルのMOSトランジスタSWb1、SWb2、…、SWbnでスイッチを形成している。
【0035】
また、電源制御端子P01、P02、…、P0nは、MOSトランジスタSWb1、SWb2、…、SWbnを制御する端子であり、Lレベルのときにスイッチが閉状態、Hレベルのときに開状態となる。制御の仕方の例としては、以下のようなものが考えられる。
【0036】
半導体集積回路の製造時にモニタチップの特性を測定して、ヒューズにより電源制御端子P01、P02、…、P0nのレベルを決めることによりMOSトランジスタSWb1、SWb2、…、SWbnの状態を決定する。
【0037】
他には、チップ内に電界効果トランジスタの測定回路を設けて、測定結果で電源制御端子P01、P02、…、P0nのレベルを決めることによりMOSトランジスタSWb1、SWb2、…、SWbnの状態を決定する、などがある。
【0038】
以上の説明では、スイッチを半導体集積回路の内部に設置するとしたが、外部に設けるようにしてもよい。
図6は、スイッチを半導体集積回路の外部に設置した場合の例を示す図である。
【0039】
この場合のスイッチSWc1、SWc2、…、SWcnの制御の仕方の例としては、以下のようなものが考えられる。
製造ロットによる特性をモニタチップなどにより測定し、スイッチSWc1、SWc2、…、SWcnとしては本発明の実施の形態の半導体集積回路10を実装する印刷配線板にジャンパ線あるいは0Ω抵抗器を使用し、スイッチSWc1、SWc2、…、SWcnを閉じる必要があるときは実装、開く必要があるときは未実装とする。実装の有無は印刷配線板への自動実装機のプログラムを変更することで容易に実現できる。
【0040】
他には、チップ内に電界効果トランジスタの測定回路を設けて、測定結果をスイッチSWc1、SWc2、…、SWcnの制御情報として使用することにより開閉状態を決定するようにしてもよい。
【0041】
なお、上記では、高閾値の電界効果トランジスタとして、NチャネルのMOSトランジスタを使用し、実電源線VDDを正極、実電源線VSSを負極として説明したが、これに限定されず、NチャネルのMOSトランジスタの代わりにPチャネルのMOSトランジスタを使用することも、実電源線VDDと、実電源線VSSの極性を逆にして本発明を実現することも可能であることはいうまでもない。
【0042】
【発明の効果】
以上説明したように本発明では、総ゲート幅が、プロセスにより変動するオン時の導通電流の最小時に許容される電圧降下が一定値以下になる幅になるように、数量及びゲート幅が規定された複数の高閾値電界効果トランジスタを設け、プロセス変動に応じて、開閉回路により、導通電流の最大のとき電圧降下が許容される一定値以下になるゲート幅となるように電界効果トランジスタを選択する。これにより、プロセスの変動に起因する特性のばらつきを考慮して、リーク電流を低減することができ、半導体集積回路の性能向上が期待できる。
【図面の簡単な説明】
【図1】本発明の実施の形態の半導体集積回路の概念を示す回路図である。
【図2】高閾値のMOSトランジスタを5個設けた場合のプロセスの特性に応じて決定した、スイッチの開閉状態を示す図である。
【図3】高閾値のMOSトランジスタを複数設けた場合と、1つの場合の導通電流とリーク電流の関係を示すグラフである。
【図4】スイッチを配線またはヴィアホールを用いて作成した例を示す図である。
【図5】スイッチをMOSトランジスタを用いて作成した例を示す図である。
【図6】スイッチを半導体集積回路の外部に設置した場合の例を示す図である。
【図7】従来のMT−CMOS技術を用いた半導体集積回路の概念を示す回路図であり、図7(A)が高閾値のPチャネルのMOSトランジスタを用いたもの、図7(B)が高閾値のNチャネルのMOSトランジスタを用いたものである。
【符号の説明】
1 半導体集積回路
C1、C2、…、Cm CMOS回路
E 電源
NM11、NM12、…、NM21、NM21、NM22、…、NM2n、…、NMm1、NMm2、…、NMmn 高閾値電界効果トランジスタ
PC1、PC2、…、PCm 電源制御端子
SW1、SW2、…、SWn スイッチ
VDD、VSS 実電源線
VD21、VD22、…、VD2n、1VD、VD2、…、VDm 疑似電源線
Claims (4)
- 高低の閾値の電界効果トランジスタで構成された半導体集積回路において、
低閾値電界効果トランジスタからなる論理回路と、
前記論理回路の電源制御を行い、総ゲート幅が、プロセスにより変動するオン時の導通電流の最小時に電圧降下が許容される一定値以下になる幅になるように、数量及びゲート幅が規定された複数の高閾値電界効果トランジスタと、
前記高閾値電界効果トランジスタと、電源と接続した実電源線との間に接続され、前記低閾値電界効果トランジスタ及び前記高閾値電界効果トランジスタの前記プロセスの変動に応じて開閉状態が決定する複数の開閉回路と、
を有することを特徴とする半導体集積回路。 - 前記開閉回路は、前記導通電流の最大のときには、電圧降下が前記一定値以下となるのに最低必要な前記ゲート幅となるように、前記高閾値電界効果トランジスタを選択することを特徴とする請求項1記載の半導体集積回路。
- 前記開閉回路は、前記実電源線と、前記高閾値電界効果トランジスタとの間における配線またはヴィアホールの有無により構成されることを特徴とする請求項1記載の半導体集積回路。
- 前記開閉回路は、高閾値の電界効果トランジスタにより構成されることを特徴とする請求項1記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003005833A JP4549026B2 (ja) | 2003-01-14 | 2003-01-14 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003005833A JP4549026B2 (ja) | 2003-01-14 | 2003-01-14 | 半導体集積回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004221243A true JP2004221243A (ja) | 2004-08-05 |
JP4549026B2 JP4549026B2 (ja) | 2010-09-22 |
Family
ID=32896391
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003005833A Expired - Fee Related JP4549026B2 (ja) | 2003-01-14 | 2003-01-14 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4549026B2 (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008503084A (ja) * | 2004-06-15 | 2008-01-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路のための電源の適応制御 |
JP2008532265A (ja) * | 2005-02-14 | 2008-08-14 | クゥアルコム・インコーポレイテッド | 個々のパワー・ドメインをイネーブルするための分散型供給電流スイッチ回路 |
JP2010067900A (ja) * | 2008-09-12 | 2010-03-25 | Elpida Memory Inc | 半導体装置 |
US9429610B2 (en) | 2014-01-16 | 2016-08-30 | Qualcomm Incorporated | Voltage dependent die RC modeling for system level power distribution networks |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06350062A (ja) * | 1993-06-11 | 1994-12-22 | Hitachi Ltd | 半導体集積回路装置 |
JPH07212218A (ja) * | 1994-01-19 | 1995-08-11 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
JPH088714A (ja) * | 1994-06-23 | 1996-01-12 | Nippon Telegr & Teleph Corp <Ntt> | バッファ回路 |
JPH08316327A (ja) * | 1995-05-18 | 1996-11-29 | Sony Corp | 半導体装置の製造方法 |
JP2000133772A (ja) * | 1998-10-26 | 2000-05-12 | Sony Corp | 半導体装置 |
JP2000277627A (ja) * | 1999-03-29 | 2000-10-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002042471A (ja) * | 2000-07-26 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置 |
JP2002110920A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 半導体集積回路 |
JP2003007975A (ja) * | 2001-06-27 | 2003-01-10 | Sony Corp | 半導体装置およびその製造方法 |
-
2003
- 2003-01-14 JP JP2003005833A patent/JP4549026B2/ja not_active Expired - Fee Related
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06350062A (ja) * | 1993-06-11 | 1994-12-22 | Hitachi Ltd | 半導体集積回路装置 |
JPH07212218A (ja) * | 1994-01-19 | 1995-08-11 | Nippon Telegr & Teleph Corp <Ntt> | 論理回路 |
JPH088714A (ja) * | 1994-06-23 | 1996-01-12 | Nippon Telegr & Teleph Corp <Ntt> | バッファ回路 |
JPH08316327A (ja) * | 1995-05-18 | 1996-11-29 | Sony Corp | 半導体装置の製造方法 |
JP2000133772A (ja) * | 1998-10-26 | 2000-05-12 | Sony Corp | 半導体装置 |
JP2000277627A (ja) * | 1999-03-29 | 2000-10-06 | Matsushita Electric Ind Co Ltd | 半導体装置 |
JP2002042471A (ja) * | 2000-07-26 | 2002-02-08 | Mitsubishi Electric Corp | 半導体装置 |
JP2002110920A (ja) * | 2000-09-27 | 2002-04-12 | Toshiba Corp | 半導体集積回路 |
JP2003007975A (ja) * | 2001-06-27 | 2003-01-10 | Sony Corp | 半導体装置およびその製造方法 |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008503084A (ja) * | 2004-06-15 | 2008-01-31 | コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ | 集積回路のための電源の適応制御 |
JP2008532265A (ja) * | 2005-02-14 | 2008-08-14 | クゥアルコム・インコーポレイテッド | 個々のパワー・ドメインをイネーブルするための分散型供給電流スイッチ回路 |
US8063664B2 (en) | 2005-02-14 | 2011-11-22 | Qualcomm Incorporated | Distributed supply current switch circuits for enabling individual power domains |
JP2010067900A (ja) * | 2008-09-12 | 2010-03-25 | Elpida Memory Inc | 半導体装置 |
US9429610B2 (en) | 2014-01-16 | 2016-08-30 | Qualcomm Incorporated | Voltage dependent die RC modeling for system level power distribution networks |
Also Published As
Publication number | Publication date |
---|---|
JP4549026B2 (ja) | 2010-09-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0986177B1 (en) | Semiconductor integrated circuit apparatus | |
US6191615B1 (en) | Logic circuit having reduced power consumption | |
US7457092B2 (en) | Current limited bilateral MOSFET switch with reduced switch resistance and lower manufacturing cost | |
KR101034614B1 (ko) | 정전기 보호 회로 | |
US20030001663A1 (en) | Method and apparatus for dynamic leakage control | |
US5239211A (en) | Output buffer circuit | |
JP3899092B2 (ja) | パワーゲーティング技術、回路および集積回路装置 | |
US6621329B2 (en) | Semiconductor device | |
KR100357279B1 (ko) | 풀업회로및반도체장치 | |
JP2004221243A (ja) | 半導体集積回路 | |
JP2006295322A (ja) | レベルシフタ回路 | |
JP3667288B2 (ja) | インタフェースバッファ | |
KR20060044684A (ko) | 비휘발성 메모리 회로 및 반도체 장치 | |
JPS60237720A (ja) | 出力回路 | |
US6985026B2 (en) | Semiconductor integrated circuit device and cellular terminal using the same | |
JP3467686B2 (ja) | 半導体装置及びそれを用いた電子機器 | |
US20090284287A1 (en) | Output buffer circuit and integrated circuit | |
US7782124B2 (en) | Voltage supply circuit of semiconductor device | |
US20060220715A1 (en) | Power down circuit capable of a wide rage control signal regardless of the power supply voltage fluction | |
JP2871309B2 (ja) | 電源電圧検知回路 | |
JP2011182056A (ja) | 半導体集積回路 | |
JP3147042B2 (ja) | 半導体集積回路 | |
JPH10117138A (ja) | 半導体集積回路 | |
JP3123534B2 (ja) | 論理回路 | |
JP2976497B2 (ja) | 半導体集積回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060104 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20080730 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090220 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091027 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100330 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100517 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100706 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100706 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130716 Year of fee payment: 3 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |