JP2004199062A - 多重ドメイン液晶表示装置用薄膜トランジスタ表示板 - Google Patents
多重ドメイン液晶表示装置用薄膜トランジスタ表示板 Download PDFInfo
- Publication number
- JP2004199062A JP2004199062A JP2003416089A JP2003416089A JP2004199062A JP 2004199062 A JP2004199062 A JP 2004199062A JP 2003416089 A JP2003416089 A JP 2003416089A JP 2003416089 A JP2003416089 A JP 2003416089A JP 2004199062 A JP2004199062 A JP 2004199062A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- thin film
- film transistor
- wiring
- pixel electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/1333—Constructional arrangements; Manufacturing methods
- G02F1/1343—Electrodes
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
- G02F1/136—Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
- G02F1/1362—Active matrix addressed cells
- G02F1/13624—Active matrix addressed cells having more than one switching element per pixel
-
- G—PHYSICS
- G02—OPTICS
- G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
- G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
- G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour
- G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour based on liquid crystals, e.g. single liquid crystal display cells
- G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
Abstract
【課題】 製造工程が簡単で安定した多重ドメインを形成する液晶表示装置を提供する。
【解決手段】 画素電極の切開部と重なる方向制御電極を形成し、方向制御電極電圧をスイッチングする薄膜トランジスタを基準電位が印加される維持電極線に連結する。画素電極には二つの薄膜トランジスタを連結し、一つは方向制御電極に初期電圧を形成する時に方向制御電極用薄膜トランジスタと同時にオンオフされるようにし、もう一つは画像信号をスイッチングするようにする。このようにすれば、白色を表示する時は勿論赤、緑、青の単色を表示する時もテクスチャーが安定する。
【選択図】 図１
【解決手段】 画素電極の切開部と重なる方向制御電極を形成し、方向制御電極電圧をスイッチングする薄膜トランジスタを基準電位が印加される維持電極線に連結する。画素電極には二つの薄膜トランジスタを連結し、一つは方向制御電極に初期電圧を形成する時に方向制御電極用薄膜トランジスタと同時にオンオフされるようにし、もう一つは画像信号をスイッチングするようにする。このようにすれば、白色を表示する時は勿論赤、緑、青の単色を表示する時もテクスチャーが安定する。
【選択図】 図１
Description
本発明は液晶表示装置に関し、特に広視野角を得るために画素領域を複数のドメインに分割する垂直配向液晶表示装置に関する。
液晶表示装置は、一般に共通電極と色フィルターなどが形成されている色フィルター表示板と、薄膜トランジスタと画素電極などが形成されている薄膜トランジスタ表示板との間に液晶物質を注入し、画素電極と共通電極に互いに異なる電位を印加することによって電界を形成して液晶分子の配列を変更し、これによって光の透過率を調節して画像を表現する装置である。
このような液晶表示装置は視野角が狭いことが大きな短所である。このような短所を克服するために視野角を広くするための様々な方案が開発されており、その中でも液晶分子を上下基板に対して垂直に配向し、画素電極及びその対向電極である共通電極に一定の切除パターンや突起を形成する方法が有力視されている。
切除パターンを形成する方法としては、画素電極及び共通電極に各々切除パターンを形成し、これら切除パターンによって形成されるフリンジフィールド（ｆｒｉｎｇｅ ｆｉｅｌｄ）を利用して液晶分子が横になる方向を調節することによって視野角を広くする方法がある。
突起を形成する方法は、画素電極及び共通電極上に各々突起を形成し、突起により歪曲される電気場を利用して液晶分子の横になる方向を調節する方式である。
その他に、下部基板上に形成されている画素電極には切除パターンを形成し、上部基板に形成されている共通電極上に突起を形成し、切除パターン及び突起により形成されるフリンジフィールドを利用して液晶の横になる方向を調節してドメインを形成する方式がある。
視野角を広くするための様々な方法において、共通電極に切開パターンを形成する方法は共通電極をパターニングするために別途のマスクを必要とし、色フィルター上にオーバーコート膜がない構造では、色フィルターの顔料が液晶物質に影響を与えることになるので色フィルター上にオーバーコート膜を形成しなければならず、パターニングされた電極の周縁でプレチルトが激しく発生する等の問題がある。また、突起を形成する方法も突起を形成するための別途工程を必要として既存の工程を変更しなければならないため、液晶表示装置の製造方法を複雑にする問題がある。さらに、突起や切開部によって開口率が減少するという問題も包含している。
本発明が目的とする技術的課題は、製造工程が簡単で安定した多重ドメインを形成する液晶表示装置を提供することである。本発明の他の技術的課題は、安定した多重ドメインを形成するために切開部と方向制御電極の配置を最適化することである。
このような課題を解決するために、本発明では方向制御電極に基準電位を印加した状態で初期電圧を形成する。具体的には、絶縁基板と、前記絶縁基板上に形成されている第１配線と、前記絶縁基板上に形成され前記第１配線と絶縁されて交差している第２配線と、前記第２配線と絶縁されて交差している第３配線と、前記第１配線と前記第２配線が交差して形成する画素領域毎に形成され、切開部によって複数の小部分に分割されている画素電極と、前記第１配線と前記第２配線が交差して形成する画素領域毎に形成され、所定の前記切開部と重なる所定の部分を有する方向制御電極と、前記画素電極、該当画素段の前記第１配線及び前記第２配線と各々連結されている第１画素電極用薄膜トランジスタと、前記画素電極、前段の前記第１配線及び該当画素段の前記第２配線と各々連結されている第２画素電極用薄膜トランジスタと、前記方向制御電極、前段の前記第１配線及び前記第３配線と各々連結されている方向制御電極用薄膜トランジスタとを含む薄膜トランジスタ表示板を用意する。
この時、前記第３配線は前記切開部のうち前記方向制御電極と重ならない部分と重なる部分を含み、前記第３配線は隣接する２つの前記第１配線間に２つが反転対称をなすように形成されることができ、前記第３配線には基準電位が印加されることが好ましい。
また、画素電極切開部は前記画素電極を上下に両分する横方向切開部と横方向切開部を中心にして反転対称をなす斜線方向切開部を含むことが好ましく、前記方向制御電極は前記第２配線と同一層に同一物質で形成することができる。
本発明では、方向制御電極を維持電極に連結し、基準電位を印加した状態で画素電極との初期電圧を形成するので、白色を表示する時は勿論赤、緑、青の単色を表示する時もテクスチャーが安定している。
添付した図面を参照して本発明の実施例に対して本発明の属する技術分野における通常の知識を有する者が容易に実施できるように詳細に説明する。しかし、本発明は多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、種々の層及び領域を明確に表現するために厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時は、中間に他の部分がないことを意味する。
以下、図面を参照して本発明の実施例による多重ドメイン液晶表示装置に対して説明する。
図１は本発明の実施例による液晶表示装置の回路図である。本発明の実施例による液晶表示装置は、薄膜トランジスタ表示板とこれに対向する色フィルター表示板及びこれらの間に注入されている液晶層から構成されている。
薄膜トランジスタ表示板にはゲート線とデータ線が交差して画素領域を形成し、基準電位Ｖｃｏｍが印加される維持電極線がゲート線と並んで形成されている。この時、ゲート線を通じて走査信号が伝達され、データ線を通じて画像信号が伝達され、維持電極線には基準電位が印加される。
各画素領域にはゲート線に連結されているゲート電極、データ線に連結されているソース電極及び画素電極にドレーン電極が連結されている第１画素電極用薄膜トランジスタＴ１、前段のゲート線に連結されているゲート電極、基準電位が印加される維持電極線に連結されているソース電極及び方向制御電極に連結されているドレーン電極を有する方向制御電極用薄膜トランジスタＴ２、及び前段のゲート線に連結されているゲート電極、データ線に連結されているソース電極及び画素電極にドレーン電極が連結されている第２画素電極用薄膜トランジスタＴ３が１つずつ形成されている。
画素電極は色フィルター表示板の共通電極と液晶蓄電器を形成し、その静電容量はＣＬＣとする。また、画素電極は維持電極線に連結されている維持電極と維持蓄電器を形成し、その静電容量はＣＳＴとする。図１ではＣＬＣ+ＣＳＴをＣ１とする。
方向制御電極は画素電極と容量性結合をしており、これらの間の静電容量はＣ２とする。方向制御電極は色フィルター表示板の共通電極と液晶蓄電器を形成し、その静電容量はＣＬＤとする。また、方向制御電極はゲート線と寄生蓄電器を形成し、その静電容量はＣＤＧとする。図１ではＣＬＤ+ＣＤＧをＣ３とする。
回路図には示していないが、本発明による液晶表示装置の画素電極は切開部を有し、この切開部を通じて方向制御電極による電界が流出できるように方向制御電極と切開部が重なっている。切開部を通じて流出される方向制御電極の電界によって液晶分子がプレチルト（ｐｒｅｔｉｌｔ）を有することになり、プレチルトを有する液晶分子は画素電極の電界が印加されると、散らばることなく速かにプレチルトにより決定された方向に配向される。
しかし、方向制御電極の電界により液晶分子がプレチルトを有するためには、共通電極に対する方向制御電極の電位差（以下、“方向制御電極電圧”という。）が共通電極に対する画素電極の電位差（以下、“画素電極電圧”という。）に比して所定値以上大きくなければならない。
本発明による液晶表示装置では、画素電極に本信号電圧が印加される直前に維持電極線電位を方向制御電極に印加すると同時に、画素電極には前段の画像信号電圧を印加し、方向制御電極と画素電極との間に所定の電位差を形成した後、本信号電圧が画素電極に印加される時点からは方向制御電極を浮遊状態にすることにより、このような条件を容易に満足させることができる。以下、その理由について説明する。
ドット反転駆動において、付与された画素電極が正の電位にリフレッシュされる瞬間を検討する。前段のゲートにＯＮ信号が印加されれば、方向制御電極用薄膜トランジスタＴ２と第２画素電極用薄膜トランジスタＴ３がターンオンされ、方向制御電極には基準電位が印加され、画素電極には前段画素の画像信号である負の電位（ドット反転駆動であるため前段画素には本画素の反対極性電位が印加される。）が印加されるので、方向制御電極は画素電極より高い電位を有するようになる。つまり、ＶＤＣＥ＞Ｖｐである。
その後、方向制御電極用薄膜トランジスタＴ２がターンオフされると、方向制御電極は浮遊状態となる。従って、画素電極電位が如何に変化しても常に方向制御電極電位が画素電極電位より高い状態を維持することになる。つまり、第１画素電極用薄膜トランジスタＴ１がターンオンされ、画素電極が正の電荷に充電されて電位が上昇すれば、方向制御電極の電位も画素電極電位と一定の電位差を維持しながら一緒に上昇する。これを回路関係式によって説明する。回路内の蓄電器両端の電圧は以下の式の通りである。
そして、画素電極が負の電位にリフレッシュされる場合は、前段画素の画像信号が正極性を有することになるため、方向制御電極の電位が画素電極の電位よりさらに低くなる。従って、共通電極との電位差（電圧）は方向制御電極が画素電極より常に大きくなる。
図１を参照して方向制御電極の電位を式で表すと次のようである。ここで、Ｖｄ１は該当画素の画素電極電圧、-Ｖｄ３は前段画素の画素電極電圧である。
ＶＤＣＥ≒Ｃ２（Ｖｄ１+Ｖｄ３/（Ｃ２+Ｃ３） （１）
（１）式の誘導過程は次のとおりである。まず、前段ゲート線にＯＮ電圧が印加された場合、Ｔ２及びＴ３はＯＮ状態になり、Ｔ１はＯＦＦ状態となる。従って、方向制御電極には基準電位が印加されて方向制御電極電圧（Ｖ[ｄ２]）は０になる。画素電極には前段の画像信号電圧（-Ｖ[ｄ３]）が印加される。各蓄電器に充電される電荷量は次の通りである。
Ｑ[３]=Ｃ[３]Ｖ[ｄ２]=０ （２）
Ｑ[２]=Ｃ[２]（Ｖ[ｄ２]+Ｖ[ｄ３]）=Ｃ[２]Ｖ[ｄ３] （３）
Ｑ[１]=Ｃ[１]Ｖ[ｄ３] （４）
次に、本段ゲート線にＯＮ電圧が印加される場合、Ｔ１はＯＮ状態になり、Ｔ２及びＴ３はＯＦＦ状態となる。従って、方向制御電極は浮遊状態に置かれることになり、方向制御電極に充電された電荷量はそのまま維持される。その結果、
Ｑ’[２]+Ｑ’[３]=Ｑ[２]+Ｑ[３]=Ｃ[２]Ｖ[ｄ３] （５）
また、電圧分配法則によって、
-Ｑ’[２]/Ｃ[２]+Ｑ’[３]/Ｃ[３]=Ｖ[ｄ１] （６）
であり、式５と６をＱ’[２]/Ｃ[２]に対して整理すれば、
Ｑ’[２]/Ｃ２
={１/（Ｃ[２]+Ｃ[３]）}{-Ｃ[３]Ｖ[ｄ１]+Ｃ[２]Ｖ[ｄ３]}
=Ｖ’[２] （７）
である。一方、電圧分配法則によって、
Ｖ’[２]=ＶＤＣＥ-Ｖ[ｄ１] （８）
であるので（８）式に（７）式を代入して整理すると（１）式が得られる。
ＶＤＣＥ≒Ｃ２（Ｖｄ１+Ｖｄ３/（Ｃ２+Ｃ３） （１）
（１）式の誘導過程は次のとおりである。まず、前段ゲート線にＯＮ電圧が印加された場合、Ｔ２及びＴ３はＯＮ状態になり、Ｔ１はＯＦＦ状態となる。従って、方向制御電極には基準電位が印加されて方向制御電極電圧（Ｖ[ｄ２]）は０になる。画素電極には前段の画像信号電圧（-Ｖ[ｄ３]）が印加される。各蓄電器に充電される電荷量は次の通りである。
Ｑ[３]=Ｃ[３]Ｖ[ｄ２]=０ （２）
Ｑ[２]=Ｃ[２]（Ｖ[ｄ２]+Ｖ[ｄ３]）=Ｃ[２]Ｖ[ｄ３] （３）
Ｑ[１]=Ｃ[１]Ｖ[ｄ３] （４）
次に、本段ゲート線にＯＮ電圧が印加される場合、Ｔ１はＯＮ状態になり、Ｔ２及びＴ３はＯＦＦ状態となる。従って、方向制御電極は浮遊状態に置かれることになり、方向制御電極に充電された電荷量はそのまま維持される。その結果、
Ｑ’[２]+Ｑ’[３]=Ｑ[２]+Ｑ[３]=Ｃ[２]Ｖ[ｄ３] （５）
また、電圧分配法則によって、
-Ｑ’[２]/Ｃ[２]+Ｑ’[３]/Ｃ[３]=Ｖ[ｄ１] （６）
であり、式５と６をＱ’[２]/Ｃ[２]に対して整理すれば、
Ｑ’[２]/Ｃ２
={１/（Ｃ[２]+Ｃ[３]）}{-Ｃ[３]Ｖ[ｄ１]+Ｃ[２]Ｖ[ｄ３]}
=Ｖ’[２] （７）
である。一方、電圧分配法則によって、
Ｖ’[２]=ＶＤＣＥ-Ｖ[ｄ１] （８）
であるので（８）式に（７）式を代入して整理すると（１）式が得られる。
このような構造の薄膜トランジスタ基板では、Ｔ２がデータ線に連結されないため方向制御電極によりデータ線の負荷が増加することを防止することができる。そして、方向制御電極を維持電極に連結し、基準電位を印加した状態で画素電極との初期電圧を形成するので、白色を表示する時は勿論赤、緑、青の単色を表示する時にもテクスチャーが安定する。
以下、本発明のさらに具体的な実施例を図２〜図５を参照して説明する。
図２は本発明の第１の実施例による液晶表示装置の配置図であり、図３、図４及び図５はそれぞれ図２のIII-III'線、IV-IV'線及びV-V'とV'-V”に沿った断面図である。
本発明の第１の実施例による液晶表示装置は、薄膜トランジスタ表示板１００とこれと対向している色フィルター表示板２００及びこれら二つの表示板１００、２００の間に注入され基板に垂直に配向されている液晶で構成される。以下、薄膜トランジスタ表示板１００に対してさらに詳細に説明する。
絶縁基板１１０上にゲート線１２１が形成されており、ゲート線１２１と交差するようにデータ線１７１が形成されている。
ゲート線１２１とデータ線１７１は互いに絶縁され、これらが交差して形成する画素領域には第１ゲート電極１２３ａｂ、第１ソース電極１７３ａｂ及び第１ドレーン電極１７５ａの３端子を有する第１画素電極用薄膜トランジスタと、第１ゲート電極１２３ａｂ、第１ソース電極１７３ａｂ及び第２ドレーン電極１７５ｂの３端子を有する第２画素電極用薄膜トランジスタ、そして第２ゲート電極１２３ｃ、第２ソース電極１７３ｃ及び第３ドレーン電極１７５ｃを有する方向制御電極用薄膜トランジスタが各々一つずつ形成されており、方向制御電極１７８と画素電極１９０が各々形成されている。
この時、第１画素電極用薄膜トランジスタは画素電極１９０に印加される本画像信号をスイッチングするためのもので、第２画素電極用薄膜トランジスタと方向制御電極用薄膜トランジスタは画素電極１９０と方向制御電極１７８との間に初期電位差を形成するためのものである。
第１画素電極用薄膜トランジスタのゲート電極１２３ａｂ、ソース電極１７３ａｂ及びドレーン電極１７５ａは、各々該当画素段のゲート線１２１、データ線１７１及び画素電極１９０に連結され、第２画素電極用薄膜トランジスタのゲート電極１２３ａｂ、ソース電極１７３ａｂ及びドレーン電極１７５ｂは、各々前段のゲート線１２１、該当画素段のデータ線１７１及び画素電極１９０に連結されている。方向制御電極用薄膜トランジスタのゲート電極１２３ｃ、ソース電極１７３ｃ及びドレーン電極１７５ｃは、各々前段のゲート線１２１、維持電極線１３１ｂ及び方向制御電極１７８に連結されている。この時、維持電極線１３１ｂとソース電極１７３ｃの連結は保護膜１８０上に形成されている連結部９２によって行われる。
方向制御電極１７８は、液晶分子のプレチルトを制御するための方向制御電圧の印加を受けて、共通電極２７０との間に方向制御電界を形成する。ここで、方向制御電極１７８はデータ線１７１を形成する段階で形成される。
薄膜トランジスタ表示板１００に対して各層の構造を考慮して詳細に説明する。
絶縁基板１１０上に横方向にゲート線１２１が形成され、第１及び第２ゲート電極１２３ａｂ、１２３ｃがゲート線１２１に連結されている。ゲート線１２１の一端１２５は外部回路と接触するために幅が拡張されている。また、絶縁基板１１０上には第１及び第２維持電極線１３１ａ、１３１ｂと第１〜第４維持電極１３３ａ、１３３ｂ、１３４ａ、１３４ｂが形成されている。第１及び第２維持電極線１３１ａ、１３１ｂは、各画素領域では周辺部に沿って屈折しているが、全体的には横方向に延びており、第１及び第２維持電極１３３ａ、１３３ｂは各々第１及び第２維持電極線１３１ａ、１３１ｂから縦方向に延びている。第３及び第４維持電極１３４ａ、１３４ｂは縦方向に延びて途中で屈折して斜線方向に延びる。第１維持電極線１３１ａ、第１及び第３維持電極１３３ａ、１３４ａからなる第１維持配線と第２維持電極線１３１ｂ、第２及び第４維持電極１３３ｂ、１３４ｂから構成される第２維持配線は互いに反転対称をなしている。
ゲート配線１２１、１２３ａｂ、１２３ｃ、１２５及び維持電極配線１３１、１３３ａ、１３３ｂ、１３３ｃ、１３３ｄはアルミニウムやその合金、クロムやその合金、モリブデンやその合金などで構成され、必要によっては物理化学的特性の優れたＣｒまたはＭｏ合金などで構成される第１層と、低抵抗のＡｌやＡｇ合金などで構成される第２層との二重層で形成することもできる。
ゲート配線１２１、１２３ａｂ、１２３ｃ、１２５及び維持電極配線１３１ａ、１３１ｂ、１３３ａ、１３３ｂ、１３４ａ、１３４ｂの上にはゲート絶縁膜１４０が形成されている。
ゲート絶縁膜１４０上には非晶質シリコンなどの半導体からなる半導体層１５１、１５４ａｂ、１５４ｃが形成されている。半導体層１５１、１５４ａｂ、１５４ｃは薄膜トランジスタのチャンネルを形成する第１及び第２チャンネル部半導体層１５４ａｂ、１５４ｃとデータ線１７１の下に位置するデータ線部半導体層１５１を含む。半導体層１５１、１５４ａｂ、１５４ｃの上部には、シリサイドまたはｎ型不純物が高濃度でドーピングされているｎ+水素化非晶質シリコンなどの物質で作られた抵抗性接触層１６１、１６３ａｂ、１６３ｃ、１６５ａ、１６５ｂ、１６５ｃが各々形成されている。
抵抗性接触層１６１、１６３ａｂ、１６３ｃ、１６５ａ、１６５ｂ、１６５ｃ及びゲート絶縁膜１４０の上にはデータ配線１７１、１７３ａｂ、１７３ｃ、１７５ａ、１７５ｂ、１７５ｃ、１７９が形成されている。データ配線１７１、１７３ａｂ、１７３ｃ、１７５ａ、１７５ｂ、１７５ｃ、１７９は縦方向に形成され、ゲート線１２１と交差して画素を形成するデータ線１７１と、データ線１７１の分枝で抵抗性接触層１６３ａｂの上部まで延びる第１ソース電極１７３ａｂと、第１ソース電極１７３ａｂと分離されて第１ソース電極１７３ａｂの反対側抵抗性接触層１６５ａ、１６５ｂの上部に各々形成されている第１及び第２ドレーン電極１７５ａ、１７５ｂと、第２ゲート電極１２３ｃの上部で対向している抵抗性接触層１６３ｃ、１６５ｃ上に形成されている第２ソース電極１７３ｃ及び第３ドレーン電極１７５ｃを含む。データ線１７１の一端１７９は外部回路と接触するために幅が拡張されている。
また、ゲート線１２１とデータ線１７１が交差して形成される画素領域内には、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ、１７８ｄ、１７８ｅが形成されている。この時、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ、１７８ｄ、１７８ｅは、第３ドレーン電極１７５ｃと連結されている幹部１７８と、幹部１７８から分かれて斜線方向に延びている斜線枝部１７８ｄ、１７８ｅ、幹部１７８から分かれて横方向に延びている横枝部１７８ｃ及び横枝部１７８ｃから分かれて斜線方向に延びて途中で屈折され縦方向に延びている屈折枝部１７８ａ、１７８ｂから構成される。
データ配線１７１、１７３ａｂ、１７３ｃ、１７５ａ、１７５ｂ、１７５ｃ、１７９及び方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ、１７８ｄ、１７８ｅは、アルミニウムやその合金、クロムやその合金、モリブデンやその合金などから構成され、必要によって物理化学的特性の優れたＣｒまたはＭｏ合金などで構成される第１層と、低抵抗のＡｌまたはＡｇ合金などで構成される第２層との二重層で形成することもできる。
データ配線１７１、１７３ａｂ、１７３ｃ、１７５ａ、１７５ｂ、１７５ｃ、１７９上に窒化ケイ素または有機絶縁膜から構成される保護膜１８０が形成されている。
保護膜１８０上に保護膜１８０を貫通する第１及び第２接触孔１８１、１８２を通じて各々第１及び第２ドレーン電極１７５ａ、１７５ｂと連結されている画素電極１９０が形成されている。
画素電極１９０は横方向切開部１９１と斜線方向切開部１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂを有する。横方向切開部１９１は画素電極１９０を上下に半分にしており、斜線方向切開部１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂは横方向切開部１９１を中心にして反転対称をなしている。ここで、一部の切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂは方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ、１７８ｄ、１７８ｅと重なり、他の一部の切開部１９３ａ、１９３ｂは維持電極１３３ａ、１３３ｂと重なる。
保護膜１８０上に保護膜１８０とゲート絶縁膜１４０を貫通する接触孔１８５と、保護膜１８０を貫通する接触孔１８６を通じて維持電極線１３１と第２ソース電極１７３ｃを連結する連結部９２が形成されている。
さらに、保護膜１８０上には保護膜１８０とゲート絶縁膜１４０を貫通する接触孔１８３、１８４を通じて各々ゲート線の一端１２５及びデータ線の一端１７９と連結されている補助接触部材９５、９７が形成されている。ここで、画素電極１９０及び補助接触部材９５、９７はＩＺＯ（ｉｎｄｉｕｍ ｚｉｎｃ ｏｘｉｄｅ）で構成されている。画素電極１９０及び補助パッド９５、９７はＩＴＯで形成することもできる。
以上、画素電極１９０は画素領域を複数のドメインに分割するための切開部１９１、１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂを有し、一部の切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂは方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ、１７８ｄ、１７８ｅと重なっている。つまり、液晶表示装置を上から観察した時、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ、１７８ｄ、１７８ｅが切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂを通じて露出して見えるように、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ、１７８ｄ、１７８ｅと切開部１９１、１９２ａ、１９２ｂ、１９４ａ、１９４ｂ、１９５ａ、１９５ｂを配置する。
切開部１９１、１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂは、画素電極１９０を複数の小部分に分割し、各小部分上に位置する液晶領域をドメインという。切開部１９１、１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂを中心にして両側に位置するドメインでは、電界印加の際に液晶の配向が互いに異なり、この配向方向によりドメインを４種類に分けることができる。
また、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ、１７８ｄ、１７８ｅは方向制御電極用薄膜トランジスタに連結され、画素電極１９０は第１及び第２画素電極用薄膜トランジスタに連結されている。一方、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ、１７８ｄ、１７８ｅはゲート配線１２１、１２３ａｂ、１２３ｃ、１２５と同じ層に形成することもできる。また、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ、１７８ｄ、１７８ｅ上部の保護膜１８０を除去してトレンチを形成することもできる。
次は、色フィルター表示板２００についてさらに詳細に説明する。ガラスなどの透明な絶縁物質からなる上部基板２１０の下面に光漏れを防止するためのブラックマトリックス２２０と、赤、緑、青の色フィルター２３０及びＩＴＯまたはＩＺＯなどの透明な導電物質から構成される共通電極２７０が形成されている。
液晶層３に含まれている液晶分子は、画素電極１９０と共通電極２７０との間に電界が印加されない状態でその方向子が下部基板１１０と上部基板２１０に対して垂直になるよう配向され、負の誘電率異方性を有する。
下部基板１１０と上部基板２１０は、画素電極１９０が色フィルター２３０と対応して正確に重なるように位置合わせられる。このようにすれば、画素領域は切開部１９１、１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂによって複数のドメインに分割される。そして、方向制御電極１７８、１７８ａ、１７８ｂ、１７８ｃ、１７８ｄ、１７８ｅによって分割されたドメイン内での液晶の配向がさらに安定する。
前記では液晶分子が負の誘電率異方性を有し、基板１１０、２１０に対して垂直配向されていることを説明したが、正の誘電率異方性を有する液晶分子を基板１１０、２１０に対して水平配向して液晶層３を形成することもできる。
また、本発明の実施例による薄膜トランジスタ表示板の構造は、５回の写真エッチング工程により製造したものである。４回の写真エッチング工程によっても製造できるが、この場合にはデータ配線及び方向制御電極が非晶質シリコン層、抵抗性接触層及び金属層の３重層で形成され、これら３個層の平面パターンが実質的に同一模様に形成されるという特徴がある。これは、一つの感光膜を利用して非晶質シリコン層、抵抗性接触層及び金属層をパターニングするためである。
以上のような液晶表示装置において、ドメインの分割は画素電極が有する切開部が行い、方向制御電極及び維持電極がドメインの安定性を強化する。従って、切開部と方向制御電極及び維持電極の配置によりドメイン分割を行うこともでき、このような配置によるドメイン分割を行わないように構成することもでき、ドメインの安定性もこれらの配置により大きく影響される。
本発明の第１の実施例では、第１ソース電極１７３ａｂが単純な直線状に形成されているが、チャンネルの幅を広めるためにソース電極１７３ａｂの模様を変形できる。その一例を第２の実施例として説明する。
図６は本発明の第２の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。第２の実施例では第１ソース電極１７３ａｂをＷ字状に形成し、第１及び第２ドレーン電極１７５ａ、１７５ｂを囲むようにしてチャンネルの幅を広める。その他の構造は第１の実施例と同様である。
一方、切開部の模様も多様に変形することができる。その一例を第３の実施例として説明する。
図７は本発明の第３の実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。第３の実施例では、斜線方向切開部１９４ａ、１９４ｂが縮少されて画素電極１９０の中央で終わっており、１９４ａ及び１９４ｂとそれぞれ並ぶ斜線方向切開部１９５ａ、１９５ｂが追加されていることが第１の実施例と異なる点である。斜線方向切開部１９５ａ、１９５ｂも画素電極１９０の中央で終わっており、斜線方向切開部１９４ａ、１９４ｂ、１９５ａ、１９５ｂ両側の画素電極１９０部分を連結する橋が形成されている。その他の構造は第１の実施例と同様である。
以上、本発明の好ましい実施例を参照して説明したが、本発明は上記内容に限定されるものではなく、本技術分野の通常の知識を有する者であればこれによる本発明の範疇を逸脱しない範囲内において様々な変形及び均等な他の実施例が可能であることが理解できるであろう。
１１０ 絶縁基板
１００、２００ 表示板
１２１ ゲート線
１２３ａｂ、１２３ｃ ゲート電極
１４０ ゲート絶縁膜
１５１、１５４ａｂ、１５４ｃ 半導体層
１７１ データ線
１７３ａｂ、１７３ｃ ソース電極
１７５ａ、１７５ｂ、１７５ｃ ドレーン電極
１７８ 方向制御電極
１８０ 保護膜
１９０ 画素電極
１９１ 横方向切開部
１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂ 斜線方向切開部
２７０ 共通電極
Ｔ１ 第１画素電極用薄膜トランジスタ
Ｔ２ 方向制御電極用薄膜トランジスタ
Ｔ３ 第２画素電極用薄膜トランジスタ
１００、２００ 表示板
１２１ ゲート線
１２３ａｂ、１２３ｃ ゲート電極
１４０ ゲート絶縁膜
１５１、１５４ａｂ、１５４ｃ 半導体層
１７１ データ線
１７３ａｂ、１７３ｃ ソース電極
１７５ａ、１７５ｂ、１７５ｃ ドレーン電極
１７８ 方向制御電極
１８０ 保護膜
１９０ 画素電極
１９１ 横方向切開部
１９２ａ、１９２ｂ、１９３ａ、１９３ｂ、１９４ａ、１９４ｂ 斜線方向切開部
２７０ 共通電極
Ｔ１ 第１画素電極用薄膜トランジスタ
Ｔ２ 方向制御電極用薄膜トランジスタ
Ｔ３ 第２画素電極用薄膜トランジスタ
Claims (6)
- 絶縁基板と、
前記絶縁基板上に形成されている第１配線と、
前記絶縁基板上に形成され、前記第１配線と絶縁されて交差している第２配線と、
前記第２配線と絶縁されて交差している第３配線と、
前記第１配線と前記第２配線が交差して形成する画素領域毎に形成され、切開部によって複数の小部分に分割されている画素電極と、
前記第１配線と前記第２配線が交差して形成する画素領域毎に形成され、所定の前記切開部と重なる所定の部分を有する方向制御電極と、
前記画素電極、該当する画素段の前記第１配線及び前記第２配線と各々連結されている第１画素電極用薄膜トランジスタと、
前記画素電極、前段の前記第１配線及び該当画素段の前記第２配線と各々連結されている第２画素電極用薄膜トランジスタと、
前記方向制御電極、前段の前記第１配線及び前記第３配線と各々連結されている方向制御電極用薄膜トランジスタを含む薄膜トランジスタ表示板。 - 前記第３配線は前記切開部のうち前記方向制御電極と重ならない部分と重なる部分を含む請求項１に記載の薄膜トランジスタ表示板。
- 前記第３配線は隣接する２つの前記第１配線間に２つが反転対称をなすように形成されている請求項２に記載の薄膜トランジスタ表示板。
- 前記第３配線には基準電位が印加される請求項１に記載の薄膜トランジスタ表示板。
- 前記画素電極切開部は前記画素電極を上下に両分する横方向切開部と横方向切開部を中心にして反転対称をなす斜線方向切開部を含む請求項１に記載の薄膜トランジスタ表示板。
- 前記方向制御電極は前記第２配線と同一の層に同一の物質で形成されている請求項１に記載の薄膜トランジスタ基板。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020020079692A KR100895312B1 (ko) | 2002-12-13 | 2002-12-13 | 다중 도메인 액정 표시 장치용 박막 트랜지스터 표시판 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2004199062A true JP2004199062A (ja) | 2004-07-15 |
| JP4601945B2 JP4601945B2 (ja) | 2010-12-22 |
Family
ID=32768467
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003416089A Expired - Fee Related JP4601945B2 (ja) | 2002-12-13 | 2003-12-15 | 多重ドメイン液晶表示装置用薄膜トランジスタ表示板 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US6995394B2 (ja) |
| JP (1) | JP4601945B2 (ja) |
| KR (1) | KR100895312B1 (ja) |
| CN (1) | CN100385322C (ja) |
| TW (1) | TWI354847B (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006085133A (ja) * | 2004-09-17 | 2006-03-30 | Samsung Electronics Co Ltd | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| JP2006106759A (ja) * | 2004-10-06 | 2006-04-20 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| JP2006126837A (ja) * | 2004-10-25 | 2006-05-18 | Samsung Electronics Co Ltd | 多重ドメイン薄膜トランジスタ表示板 |
Families Citing this family (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100870005B1 (ko) * | 2002-03-07 | 2008-11-21 | 삼성전자주식회사 | 액정 표시 장치 |
| KR100848095B1 (ko) * | 2002-05-09 | 2008-07-24 | 삼성전자주식회사 | 박막 트랜지스터 기판, 액정 표시 장치 및 박막 트랜지스터 기판의 제조 방법 |
| KR20040105934A (ko) * | 2003-06-10 | 2004-12-17 | 삼성전자주식회사 | 다중 도메인 액정 표시 장치 및 그에 사용되는 표시판 |
| KR101112543B1 (ko) * | 2004-11-04 | 2012-03-13 | 삼성전자주식회사 | 다중 도메인 박막 트랜지스터 표시판 |
| TWI401640B (zh) | 2004-11-12 | 2013-07-11 | Samsung Display Co Ltd | 顯示裝置及其驅動方法 |
| KR101133757B1 (ko) * | 2004-11-25 | 2012-04-09 | 삼성전자주식회사 | 액정 표시 장치 |
| KR20060102953A (ko) * | 2005-03-25 | 2006-09-28 | 삼성전자주식회사 | 액정 표시 장치 |
| TWI341939B (en) * | 2005-04-25 | 2011-05-11 | Au Optronics Corp | Multi-domain vertically alignment liquid crystal display and driving method thereof |
| KR101209051B1 (ko) * | 2005-05-04 | 2012-12-06 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 및 그를 포함하는 액정 표시 장치 |
| CN100445819C (zh) * | 2006-03-28 | 2008-12-24 | 友达光电股份有限公司 | 低色偏的液晶显示器及其驱动方法 |
| JP2008300755A (ja) * | 2007-06-04 | 2008-12-11 | Ips Alpha Technology Ltd | 表示装置 |
| KR101340054B1 (ko) * | 2007-06-05 | 2013-12-11 | 삼성디스플레이 주식회사 | 표시장치 및 이의 구동방법 |
| TWI387827B (zh) * | 2008-03-12 | 2013-03-01 | Chunghwa Picture Tubes Ltd | 多域垂直配向型（ｍｖａ）畫素結構 |
| JP4682279B2 (ja) * | 2008-03-21 | 2011-05-11 | 奇美電子股▲ふん▼有限公司 | 液晶表示装置 |
| TWI388909B (zh) * | 2008-06-11 | 2013-03-11 | Chimei Innolux Corp | 薄膜電晶體陣列基板及其應用與製造方法 |
| TWI384308B (zh) * | 2009-07-01 | 2013-02-01 | Au Optronics Corp | 顯示裝置及顯示驅動方法 |
| KR101605467B1 (ko) | 2009-10-16 | 2016-04-04 | 삼성디스플레이 주식회사 | 박막 트랜지스터 표시판 |
| JP5078176B2 (ja) * | 2010-07-21 | 2012-11-21 | 株式会社ジャパンディスプレイセントラル | 液晶表示装置 |
| US8405086B1 (en) * | 2011-11-04 | 2013-03-26 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Pixel structure of display panel and method for manufacturing the same |
| TWI498220B (zh) * | 2012-10-31 | 2015-09-01 | Au Optronics Corp | 顯示面板及其製造方法 |
| US9263477B1 (en) * | 2014-10-20 | 2016-02-16 | Shenzhen China Star Optoelectronics Technology Co., Ltd. | Tri-gate display panel |
Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11212107A (ja) * | 1998-01-26 | 1999-08-06 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型液晶表示装置およびその駆動方法ならびにその製造方法 |
| JP2001235752A (ja) * | 1999-06-25 | 2001-08-31 | Nec Corp | マルチドメイン液晶表示装置 |
| JP2001235751A (ja) * | 1999-06-25 | 2001-08-31 | Nec Corp | マルチドメイン液晶表示装置 |
| WO2003075077A2 (en) * | 2002-03-07 | 2003-09-12 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor array panel therefor |
| WO2003096114A1 (en) * | 2002-05-09 | 2003-11-20 | Samsung Electronics Co., Ltd. | Multi-domain liquid crystal display and a thin film transistor substrate of the same |
| WO2004023201A1 (en) * | 2002-09-09 | 2004-03-18 | Samsung Electronics Co., Ltd. | Multi-domain liquid crystal display and a thin film transistor substrate of the same |
| WO2004029709A1 (en) * | 2002-09-27 | 2004-04-08 | Samsung Electronics Co., Ltd. | Thin film transistor panel for multi-domain liquid crystal display |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2976948B2 (ja) * | 1997-10-06 | 1999-11-10 | 日本電気株式会社 | 液晶表示装置、その製造方法およびその駆動方法 |
| KR100379287B1 (ko) * | 1999-06-25 | 2003-04-10 | 닛뽄덴끼 가부시끼가이샤 | 멀티 도메인 액정 표시장치 |
| JP2001083519A (ja) * | 1999-09-16 | 2001-03-30 | Toshiba Corp | 液晶表示装置 |
| JP3492582B2 (ja) * | 2000-03-03 | 2004-02-03 | Ｎｅｃ液晶テクノロジー株式会社 | 液晶表示装置及びその製造方法 |
| KR100612995B1 (ko) * | 2000-03-13 | 2006-08-14 | 삼성전자주식회사 | 액정 표시 장치 및 그에 사용되는 박막 트랜지스터 기판 |
| JP2002122887A (ja) * | 2000-06-12 | 2002-04-26 | Nec Corp | 液晶表示装置及びその製造方法 |
-
2002
- 2002-12-13 KR KR1020020079692A patent/KR100895312B1/ko active IP Right Grant
-
2003
- 2003-12-11 US US10/733,170 patent/US6995394B2/en not_active Expired - Lifetime
- 2003-12-12 TW TW092135231A patent/TWI354847B/zh not_active IP Right Cessation
- 2003-12-13 CN CNB2003101147876A patent/CN100385322C/zh not_active Expired - Fee Related
- 2003-12-15 JP JP2003416089A patent/JP4601945B2/ja not_active Expired - Fee Related
Patent Citations (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH11212107A (ja) * | 1998-01-26 | 1999-08-06 | Matsushita Electric Ind Co Ltd | アクティブマトリクス型液晶表示装置およびその駆動方法ならびにその製造方法 |
| JP2001235752A (ja) * | 1999-06-25 | 2001-08-31 | Nec Corp | マルチドメイン液晶表示装置 |
| JP2001235751A (ja) * | 1999-06-25 | 2001-08-31 | Nec Corp | マルチドメイン液晶表示装置 |
| WO2003075077A2 (en) * | 2002-03-07 | 2003-09-12 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor array panel therefor |
| WO2003096114A1 (en) * | 2002-05-09 | 2003-11-20 | Samsung Electronics Co., Ltd. | Multi-domain liquid crystal display and a thin film transistor substrate of the same |
| WO2004023201A1 (en) * | 2002-09-09 | 2004-03-18 | Samsung Electronics Co., Ltd. | Multi-domain liquid crystal display and a thin film transistor substrate of the same |
| WO2004029709A1 (en) * | 2002-09-27 | 2004-04-08 | Samsung Electronics Co., Ltd. | Thin film transistor panel for multi-domain liquid crystal display |
Cited By (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2006085133A (ja) * | 2004-09-17 | 2006-03-30 | Samsung Electronics Co Ltd | 多重ドメイン薄膜トランジスタ表示板及びこれを含む液晶表示装置 |
| JP2006106759A (ja) * | 2004-10-06 | 2006-04-20 | Samsung Electronics Co Ltd | 薄膜トランジスタ表示板 |
| US8300192B2 (en) | 2004-10-06 | 2012-10-30 | Samsung Electronics Co., Ltd. | Liquid crystal display and thin film transistor array panel usable with the liquid crystal display |
| US8477279B2 (en) | 2004-10-06 | 2013-07-02 | Samsung Display Co., Ltd. | Liquid crystal display and thin film transistor array panel usable with the liquid crystal display |
| JP2006126837A (ja) * | 2004-10-25 | 2006-05-18 | Samsung Electronics Co Ltd | 多重ドメイン薄膜トランジスタ表示板 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI354847B (en) | 2011-12-21 |
| CN100385322C (zh) | 2008-04-30 |
| JP4601945B2 (ja) | 2010-12-22 |
| KR20040051979A (ko) | 2004-06-19 |
| TW200422740A (en) | 2004-11-01 |
| CN1515948A (zh) | 2004-07-28 |
| US20040178409A1 (en) | 2004-09-16 |
| KR100895312B1 (ko) | 2009-05-07 |
| US6995394B2 (en) | 2006-02-07 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4601945B2 (ja) | 多重ドメイン液晶表示装置用薄膜トランジスタ表示板 | |
| JP4452513B2 (ja) | 多重ドメイン液晶表示装置用薄膜トランジスタ表示板 | |
| JP4921701B2 (ja) | 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板 | |
| JP5057500B2 (ja) | 多重ドメイン液晶表示装置及びそれに用いられる表示板 | |
| EP1655632B1 (en) | Thin film transistor array panel | |
| JP4781632B2 (ja) | 液晶表示装置 | |
| US7751009B2 (en) | Array substrate for in-plane switching mode liquid crystal display | |
| JP2005018079A (ja) | 薄膜トランジスタ表示板及びこれを含む液晶表示装置 | |
| JP4741209B2 (ja) | 多重ドメイン液晶表示装置及びその薄膜トランジスタ基板 | |
| KR100910558B1 (ko) | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 | |
| EP1480070B1 (en) | LCD - TFT array with electrode cutouts for multi-domain pixels | |
| KR100878241B1 (ko) | 다중 도메인 액정 표시 장치용 박막 트랜지스터 기판 | |
| US20090195737A1 (en) | Liquid Crystal Display | |
| KR101122227B1 (ko) | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 | |
| KR101071252B1 (ko) | 다중 도메인 액정 표시 장치 | |
| KR100984364B1 (ko) | 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치 | |
| KR20050016833A (ko) | 다중 도메인 액정 표시 장치 및 그 박막 트랜지스터 기판 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061127 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100323 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100623 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100907 |
|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100929 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131008 Year of fee payment: 3 |
|
| R371 | Transfer withdrawn |
Free format text: JAPANESE INTERMEDIATE CODE: R371 |
|
| S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| LAPS | Cancellation because of no payment of annual fees |