JP2004179482A - Semiconductor device - Google Patents
Semiconductor device Download PDFInfo
- Publication number
- JP2004179482A JP2004179482A JP2002345420A JP2002345420A JP2004179482A JP 2004179482 A JP2004179482 A JP 2004179482A JP 2002345420 A JP2002345420 A JP 2002345420A JP 2002345420 A JP2002345420 A JP 2002345420A JP 2004179482 A JP2004179482 A JP 2004179482A
- Authority
- JP
- Japan
- Prior art keywords
- frequency signal
- semiconductor device
- signal wiring
- dummy
- rewiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は、高周波信号を伝達するための高周波信号配線を含む再配線を有する半導体装置に関する。
【0002】
【従来の技術】
従来の高周波回路で構成した半導体装置には、半導体基板の表面に形成された集積回路と、半導体基板の裏面に形成された裏面接地電極とを、半導体基板の表面に形成された接地電極と半導体基板に貫通して形成されたスルーホールとで接続したものがある(例えば、特許文献1参照。)。
【0003】
【特許文献1】
特開2002−124593号公報
【0004】
【発明が解決しようとする課題】
しかしながら、上記従来の半導体装置では、半導体基板にスルーホールを貫通して形成しているので、製造工程が煩雑であるという問題があった。また、上記従来の半導体装置では、半導体基板の裏面に形成された裏面接地電極を外部回路基板に接続するほかに、上記特許文献1には記載はないが、半導体基板の表面に形成された集積回路に接続される信号線を何らかの方法で外部回路基板に接続する必要があり、これまた製造工程が煩雑であるという問題があった。
そこで、この発明は、製造工程を簡略化することができる半導体装置を提供することを目的とする。
【0005】
【課題を解決するための手段】
請求項1に記載の発明は、半導体基板上にグラウンド層が設けられ、該グラウンド層上に絶縁膜を介して高周波信号を伝達するための高周波信号配線を含む再配線が設けられていることを特徴とするものである。
請求項2に記載の発明は、請求項1に記載の発明において、前記高周波信号配線は該高周波信号配線よりも幅広のパッド部を有することを特徴とするものである。
請求項3に記載の発明は、請求項2に記載の発明において、前記高周波信号配線のパッド部下の前記グラウンド層に開口部が設けられていることを特徴とするものである。
請求項4に記載の発明は、請求項3に記載の発明において、前記グラウンド層の開口部のサイズは前記高周波信号配線のパッド部のサイズとほぼ同じであることを特徴とするものである。
請求項5に記載の発明は、請求項3に記載の発明において、前記グラウンド層の開口部のサイズは前記高周波信号配線のパッド部のサイズよりも大きくなっていることを特徴とするものである。
請求項6に記載の発明は、請求項3に記載の発明において、前記グラウンド層の開口部のサイズは前記高周波信号配線のパッド部のサイズよりも小さくなっていることを特徴とするものである。
請求項7に記載の発明は、請求項2または3に記載の発明において、前記高周波信号配線のパッド部は、該高周波信号配線の途中に設けられた、高周波信号の減衰を抑制するためのダミーパッド部であることを特徴とするものである。
請求項8に記載の発明は、請求項7に記載の発明において、前記高周波信号配線は屈曲部を有し、前記ダミーパッド部は当該屈曲部に設けられていることを特徴とするものである。
請求項9に記載の発明は、請求項7または8に記載の発明において、前記ダミーパッド部は、1つの高周波信号配線上に、前記所定の間隔で、複数個設けられていることを特徴とするものである。
請求項10に記載の発明は、請求項7または8に記載の発明において、前記ダミーパッド部上にダミーポストが設けられていることを特徴とするものである。請求項11に記載の発明は、請求項2または3に記載の発明において、前記高周波信号配線のパッド部は、該高周波信号配線の先端部に設けられた外部接続用パッド部であることを特徴とするものである。
請求項12に記載の発明は、請求項11に記載の発明において、前記高周波信号配線の外部接続用パッド部上に外部接続用ポストが設けられていることを特徴とするものである。
請求項13に記載の発明は、請求項12に記載の発明において、前記絶縁膜上に外部接続用のグラウンドポストが前記グラウンド層に接続されて設けられていることを特徴とするものである。
請求項14に記載の発明は、請求項12に記載の発明において、前記高周波信号配線以外の前記再配線の先端部に該再配線よりも幅広の外部接続用パッド部が設けられ、該外部接続用パッド部上に外部接続用ポストが設けられていることを特徴とするものである。
請求項15に記載の発明は、請求項1に記載の発明において、前記再配線の一部は前記高周波信号配線に沿って設けられたグラウンド線であることを特徴とするものである。
請求項16に記載の発明は、請求項15に記載の発明において、前記グラウンド線は前記高周波信号配線の両側に設けられていることを特徴とするものである。
そして、この発明によれば、半導体基板上にグラウンド層を設け、該グラウンド層上に絶縁膜を介して高周波信号を伝達するための高周波信号配線を含む再配線を設けているので、高周波信号配線を含む再配線およびグラウンド層を半導体基板の一面側にのみ設ければよく、したがって製造工程を簡略化することができる。
【0006】
【発明の実施の形態】
図1はこの発明の一実施形態としての半導体装置の要部の透過平面図を示し、図2は図1のA−A線に沿う一部の断面図を示し、図3は図1のB−B線に沿う一部の断面図を示し、図4は図1のC−C線に沿う一部の断面図を示したものである。この半導体装置は、CSP(chip size package)と呼ばれるものであり、例えば、ブルートゥースの送受信信号回路を内蔵し、携帯電話などの電子機器に組み込まれるものである。
【0007】
この半導体装置は平面正方形状のシリコン基板(半導体基板)1を備えている。シリコン基板1の上面周辺部にはアルミニウムからなる複数の接続パッド2が、シリコン基板1の上面中央部に設けられた集積回路(図示せず)に接続されて設けられている。接続パッド2の中央部を除くシリコン基板1の上面には酸化シリコンからなる絶縁膜3およびポリイミドからなる保護膜4が設けられている。接続パッド2の中央部は、絶縁膜3および保護膜4に設けられた開口部5を介して露出されている。
【0008】
絶縁膜3の上面中央部において保護膜4の下側にはグラウンド層6が設けられている。グラウンド層6は、銅からなる下地金属層6Aと該下地金属層6A上に設けられた銅からなる上層金属層6Bとからなっている。開口部5を介して露出された接続パッド2の上面から保護膜4の上面の所定の箇所にかけて第1〜第3の再配線7、8、9が設けられている。第1〜第3の再配線7、8、9も、銅からなる下地金属層7A、8A、9Aと該下地金属層7A、8A、9A上に設けられた銅からなる上層金属層7B、8B、9Bとからなっている。第1〜第3の再配線7、8、9は、めっきなどにより同時に形成されるものである。
【0009】
第1の再配線(高周波信号配線)7は、ブルートゥースに組み込まれた高周波処理回路に接続される送受信信号線であり、接続パッド2に接続された部分からなる正方形状の接続部7aと、円形状のダミーパッド部7bと、接続部7aとダミーパッド部7bとを接続する引き回し線7cと、円形状の外部接続用パッド部7dと、両パッド部7b、7dを接続する引き回し線7eとからなっている。この場合、第1の再配線7を送受信信号線として1本のみ図示しているが、送信信号線と受信信号線とを別々に形成してもよい。
【0010】
第2の再配線8は、グラウンド線であり、接続パッド2に接続された部分からなる正方形状の接続部8aと、円形状の外部接続用パッド部8bと、接続部8aと外部接続用パッド部8bとを接続する引き回し線8cとからなっている。第3の再配線9は、送受信配線以外の回路用配線であり、接続パッド2に接続された部分からなる正方形状の接続部9aと、円形状の先端パッド部8bと、接続部8aと外部接続用パッド8bとを接続する引き回し線8cとからなっている。ここで、図1に示すように、送受信信号線としての第1の再配線7の両側にはグラウンド線としての第2の再配線8が第1の再配線7に沿って設けられている。
【0011】
第1の再配線7の外部接続用パッド部7dの上面には銅からなる円柱形状の外部接続用ポストS0が設けられている。第1の再配線7のダミーパッド部7bの上面には銅からなるダミーポストDが設けられている。第2の再配線8の外部接続用パッド部8bには銅からなる円柱形状の外部接続用のグラウンドポストGが設けられている。第3の再配線9の外部接続用パッド9bの上面には銅からなる円柱形状の外部接続用ポストS1が設けられている。
【0012】
すべてのポストS0、S1、G、Dは、図1に示すように、グラウンド層6上に配置され、めっきなどにより同時に形成されるものであり、実質的に同一の高さを有する。また、ダミーポストDとそれ以外のポストS0、S1、Gsとは、同一の直径であっても、あるいは、異なる直径であってもよい。
【0013】
そして、図2に示すように、第1の再配線7のダミーパッド部7bおよび外部接続用パッド部7d下のグラウンド層6には当該バッド部7b、7dとほぼ同じサイズの開口部11、12が設けられている。また、図3に示すように、グラウンドポストG下のパッド部8bは、保護膜4に設けられた開口部13を介してグラウンド層6に接続されている。なお、グラウンドポストGには、図1および図3に示すように、島状のパッド部8bを介してグラウンド層6にのみ接続されているものもある。
【0014】
すべてのポストS0、S1、G、Dを除いて第1〜第3の再配線7、8、9を含む保護膜4の上面にはエポキシ系樹脂からなる封止膜14がその上面がすべてのポストS0、S1、G、Dの上面とほぼ面一となるように設けられている。
【0015】
ここで、ダミーパッド部およびダミーポストなる用語は、本発明においては、当該回路の終端に位置し、他の回路に接続されることのないパッド部およびポストと定義付けされる。ダミーパッド部7bおよびダミーポストDの役目については後で説明する。
【0016】
以上のように、この半導体装置では、シリコン基板1上にグラウンド層6を設け、該グラウンド層6上に保護膜(絶縁膜)4を介して高周波信号を伝達するための高周波信号配線を含む第1〜第3の再配線7、8、9を設けているので、高周波信号配線を含む第1〜第3の再配線7、8、9およびグラウンド層6をシリコン基板1の上面側にのみ設ければよく、したがって製造工程を簡略化することができる。
【0017】
また、第1〜第3の再配線7、8、9の先端パッド部7d、8b(図3に示す島状のパッド部8bを含む。)、9b上に設けられたポストS0、S1、Gを外部回路基板(図示せず)に一括して接続すればよいので、これまた製造工程を簡略化することができる。
【0018】
次に、ダミーパッド部7bおよびダミーポストDの役目について、実験結果と併せて説明する。まず、第1の実験のために、図5(A)、(B)に示す半導体装置を用意した。この半導体装置は平面正方形状のシリコン基板21を備えている。シリコン基板21の上面には酸化シリコンからなる絶縁膜22、アルミニウムからなるグラウンド層23およびポリイミドからなる保護膜24が設けられている。
【0019】
保護膜24の上面の図5(A)において上下方向の中央部には銅からなる再配線25が左右方向に延びて設けられている。再配線25の中央部には円形状のダミーパッド部26が設けられている。再配線25の両端部には正方形状の接続端子27、28が設けられている。ダミーパッド部26の上面には銅からなる円柱形状のダミーポスト29が設けられている。
【0020】
保護膜24の上面において接続端子27、28の各上下方向両側には銅からなる長方形状の接続端子30が再配線25と平行に設けられている。接続端子30は、保護膜24に設けられた円形状の開口部31を介してグラウンド層23に接続されている。
【0021】
ここで、再配線25は、図1に示す第1の再配線7に対応する。ダミーパッド部25は、図1に示すダミーパッド部7bに対応する。ダミーポスト28は、図1に示すダミーポストDに対応する。グラウンド層23は、図1に示すグラウンド層6に対応する。
【0022】
次に、上記構成の半導体装置の寸法の一例について説明する。シリコン基板21の平面サイズは2400×2400μm、厚さは600μmである。絶縁膜22の厚さは0.5μmである。グラウンド層23の厚さは1μmである。保護膜24の厚さは6μmである。接続端子27、28およびダミーパッド部26を含む再配線25の厚さは5μmである。再配線25の幅は10μmである。ダミーパッド部26を含む再配線25の長さは1800μmである。
【0023】
接続端子27、28の平面サイズは170×170μmである。ダミーパッド部26およびダミーポスト29の直径は300μmである。ダミーポスト29の高さは100μmである。接続端子30の平面サイズは340×170μmである。接続端子30と接続端子27、28との間隔は130μmである。開口部31の直径は130μmである。
【0024】
次に、上記構成の半導体装置の高周波信号の透過特性S21について、ネットワークアナライザ等の測定器具を用いて調べた。この場合、接続端子27、28、40に測定用のプローブを接触させた。また、本発明の半導体装置は、ダミーパッド部25上にダミーポスト28を有するもの(以下、ポスト有りCSPという。)と、ダミーパッド部25は有するが、その上にダミーポスト28が形成されていないもの(以下、ポスト無しCSPという。)とを用意し、また、比較のために、図6に示すように、ダミーポスト29およびダミーパッド部26を有せず、再配線25のみを有する半導体装置(以下、再配線のみCSPという。)を用意した。
【0025】
そして、各CSPの高周波信号の透過特性S21を測定したところ、図7に示す結果が得られた。図7において、実線はポスト有りCSPの透過特性S21を示し、一点鎖線は再配線のみCSPの透過特性S21を示す。この場合、ポスト無しCSPの透過特性S21は、実線で示すポスト有りCSPの透過特性S21とほぼ同じであるので、当該実線で示すこととする。
【0026】
さて、図7から明らかなように、高周波信号の減衰量は、約19GHzまでは、一点鎖線で示す再配線のみCSPの方が実線で示すポスト有りCSPおよびポスト無しCSPよりも小さいが、約19GHzを越えると、逆転し、実線で示すポスト有りCSPおよびポスト無しCSPの方が一点鎖線で示す再配線のみCSPよりも小さくなる。
【0027】
したがって、約19GHz以上の周波数帯域では、ポスト有りCSPおよびポスト無しCSPでの高周波信号の減衰は再配線のみCSPの場合と比較して抑制することができる。また、ポスト有りCSPの透過特性S21とポスト無しCSPの透過特性S21とはほぼ同じであるので、ポスト29の有無による差はほとんど見られない。
【0028】
ここで、図5(A)において、ダミーパッド部26の左側の再配線25および接続端子27(つまり、図1においてダミーパッド部7bの下側の再配線7cおよび接続部7a)の部分の特性インピーダンスをZ1とし、ダミーパッド部26およびダミーポスト29(つまり、図1においてダミーパッド部7bおよびダミーポストD)の部分の特性インピーダンスをZ2とし、ダミーパッド部26の左側の再配線25および接続端子28(つまり、図1においてダミーパッド部7bの上側の再配線7e、外部接続用パッド部7dおよび外部接続用ポストS0)の部分の特性インピーダンスをZ3としたとき、伝送特性を良くするために、Z1≒Z2≒Z3であることが望ましい。
【0029】
なお、上記第1の実験では、再配線25を直線としたが、次に、第2の実験として、再配線が屈曲部を有する場合について説明する。この場合、図8に示す半導体装置を用意した。この図8に示す半導体装置において、図5(A)に示す半導体装置と同一名称部分には同一の符号を付して説明する。なお、この半導体装置の断面形状は、基本的には、図5(B)に示す場合と同じである。ただし、この場合、ダミーパッド部26のみを有し、その上にはダミーポストは設けられていない。
【0030】
この半導体装置では、再配線25の中央部はほぼ90°に折り曲げられ、その屈曲部となる部分に円形状のダミーパッド部26が設けられている。この場合、ダミーパッド部26の中心は、シリコン基板21の中心で、再配線25の屈曲部となる点に配置されている。
【0031】
次に、上記構成の半導体装置の高周波信号の透過特性S21について、ネットワークアナライザ等の測定器具を用いて調べた。この場合、比較のために、図9(A)、(B)にそれぞれ示す半導体装置を用意した。すなわち、図9(A)に示す半導体装置では、ダミーパッド部26は再配線25の屈曲部の内側に配置され、図9(B)に示す半導体装置では、ダミーパッド部26は再配線25の屈曲部の外側に配置されている。
【0032】
なお、ここでは、1つの高周波信号配線の2本の線分が交差する点を屈曲部とし、ダミーパッドの中心が前記屈曲部を中心とする2本の線分の交差角の小さい側に位置する場合を屈曲部の内側に位置するとし、前記屈曲部を中心とする2本の線分の交差角の大きい側に位置する場合を屈曲部の外側に位置するとする。
【0033】
次に、図8および図9(A)、(B)にそれぞれ示す半導体装置の高周波信号の透過特性S21を測定したところ、図10に示す結果が得られた。図10において、実線は図9(A)に示す半導体装置(以下、パッド内側CSPという。)の透過特性S21を示し、点線は図8に示す半導体装置(以下、パッド中心CSPという。)の透過特性S21を示し、一点鎖線は図9(B)に示す半導体装置(以下、パッド外側CSPという。)の透過特性S21を示す。
【0034】
さて、図10から明らかなように、約6GHzまでは、各CSPとも高周波信号がほぼ同じように減衰するが、約6GHz〜約19GHzまでの範囲では、実線で示すパッド内側CSPの高周波信号の減衰が一番大きく、次いで点線で示すパッド中心CSPの高周波信号の減衰が大きく、一点鎖線で示すパッド外側CSPの高周波信号の減衰が一番小さい。しかし、高周波信号が約19GHzを越えると、実線で示すパッド内側CSPの高周波信号の減衰が一番小さく、次いで点線で示すパッド中心CSPの高周波信号の減衰が小さいが、一点鎖線で示すパッド外側CSPの高周波信号の減衰は急激に大きくなる。
【0035】
つまり、高周波信号が約6GHz〜約19GHzの場合と、高周波信号が約19GHzを越える場合とでは、減衰の大きさが全く逆になる。したがって、ダミーパッド部26は、再配線25の屈曲部となる点に配置するか、再配線25の屈曲部の内側に配置するか、あるいは再配線25の屈曲部の外側に配置かは、再配線25に伝送される高周波信号の周波数により適切なものを選択することが好ましい。仮に、伝送される高周波信号の周波数が約19GHzより小さい場合と、約19GHzを越える場合があれば、その屈曲点を点線で示す如くパッド中心に位置させるのが最も好ましいことになる。
【0036】
次に、図2に示すダミーパッド部7b下のグラウンド層6の開口部11の役目について、実験結果と併せ説明する。まず、図5(A)、(B)に示す半導体装置とほぼ同様の半導体装置を用意した。ただし、この場合、ダミーパッド部26およびダミーポスト29の直径は150μmとし、その他の寸法は上記の場合と同じとした。
【0037】
また、ダミーパッド部26下のグラウンド層23に直径150μm(ダミーパッド部26直径と同じ)の開口部を形成した第1の半導体装置、直径170μmの開口部を形成した第2の半導体装置、直径190μmの開口部を形成した第3の半導体装置、直径130μmの開口部を形成した第4の半導体装置、開口部を形成しない第5の半導体装置を用意した。上記において、各半導体装置は、ダミーパッド部26上にダミーポスト29を設けないものと、ダミーポスト29を設けたものとを用意した。
【0038】
そして、第1〜第5の半導体装置の高周波信号の透過特性S21を測定したところ、図11に示す結果が得られた。すなわち、第1〜第3の半導体装置の場合には、図11において実線で示すように、ほぼ同一の透過特性S21が得られ、第4および第5の半導体装置の場合には、図11において点線で示すように、ほぼ同一の透過特性S21が得られた。また、ダミーパッド部26上にダミーポスト29を設けないものと、ダミーポスト29を設けたものとは、ほぼ同一の透過特性S21を示したので、図11では、同一の特性曲線として図示されている。
【0039】
さて、図11から明らかなように、高周波信号の減衰は、約26GHz〜約42GHzの周波数帯域においては、実線で示す第1〜第3の半導体装置の方が点線で示す第4および第5の半導体装置よりも小さいが、それ以外の周波数帯域、すなわち、約26GHzより小さい周波数帯域および約42GHzより大きい周波数帯域においては、逆転し、点線で示す第4および第5の半導体装置の方が実線で示す第1〜第3の半導体装置よりも小さくなる。但し、約26GHzより小さい周波数帯域では、実線で示す第1〜第3の半導体装置と点線で示す第4および第5の半導体装置との差違はそれほど大きいものではない。
【0040】
なお、上述の実験は、ダミーパッド部26のサイズおよび保護膜24の厚さ等につき一例を採用しただけであるから、各パラメータを変化させた場合にはグラウンド層23の開口部のサイズと周波数帯域の減衰率との相関は変化することが推測されるが、ここで重要なことは、ダミーパッド部26下のグラウンド層23に形成する開口部のサイズにより、再配線に伝送される周波数に対して透過特性S21を最適にするよう選択することができるということである。
【0041】
以上のことを考察するに、上述の如く、高周波信号の減衰を抑制するために、第1の再配線7の途中に第1の再配線7よりも幅広の円形状のダミーパッド部7bを設けているため、ダミーパッド部7bを含む第1の再配線7全体としての形状がダミーパッド部7bの部分において大きく異なってしまう。
【0042】
この結果、グラウンド層6に開口部11を設けない場合には、ダミーパッド部7bの部分における浮遊容量が増大し、特性インピーダンスが大きく変化し、伝送特性が低下する。そこで、ダミーパッド部7b下のグラウンド層6にダミーパッド部7bの直径とほぼ同じかそれよりも大径の開口部11を設けると、ダミーパッド部7bの部分における浮遊容量が減少し、特性インピーダンスの変化が抑制され、伝送特性を良くすることができる。
【0043】
なお、図2に示す外部接続用パッド部7d下のグラウンド層6の開口部12も同様の理由から設けられている。また、図8および図9に示すように、再配線が屈曲部を有する場合も同様である。
【0044】
ところで、図11において、実線と点線とは互いに左右方向にシフトしている関係にあると言える。この点から、グラウンド層6の開口部11、12の直径を周波数に応じて変えると、透過特性S21の良好な範囲をシフトすることが可能であると言える。
【0045】
なお、上記実施形態では、ダミーパッド部およびダミーポストを高周波信号配線に1個のみ形成しているが、高周波信号配線が長い場合には、所定の間隔、例えば、1mm程度の間隔で、複数個設けるようにしてもよい。
【0046】
【発明の効果】
以上説明したように、この発明によれば、半導体基板上にグラウンド層を設け、該グラウンド層上に絶縁膜を介して高周波信号を伝達するための高周波信号配線を含む再配線を設けているので、高周波信号配線を含む再配線およびグラウンド層を半導体基板の一面側にのみ設ければよく、したがって製造工程を簡略化することができる。
【図面の簡単な説明】
【図1】この発明の一実施形態としての半導体装置の要部の透過平面図。
【図2】図1のA−A線に沿う一部の断面図。
【図3】図1のB−B線に沿う一部の断面図。
【図4】図1のC−C線に沿う一部の断面図。
【図5】第1の実験で用いた半導体装置の平面図。
【図6】第1の実験で用いた他の半導体装置の平面図。
【図7】第1の実験による高周波信号の透過特性を示す図。
【図8】第2の実験で用いた半導体装置の平面図。
【図9】(A)、(B)はそれぞれ第2の実験で用いた他の半導体装置の平面図。
【図10】第2の実験による高周波信号の透過特性を示す図。
【図11】その他の実験による高周波信号の透過特性を示す図。
【符号の説明】
1 シリコン基板
2 接続パッド
3 絶縁膜
4 保護膜
6 グラウンド層
7、8、9 再配線
11、12 開口部
S0 外部接続用ポスト
S1 外部接続用ポスト
G グラウンドポスト
D ダミーポスト
21 シリコン基板
22 絶縁膜
23 グラウンド層
24 保護膜
25 再配線
26 ダミーパッド部
29 ダミーポスト[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor device having a rewiring including a high-frequency signal wiring for transmitting a high-frequency signal.
[0002]
[Prior art]
2. Description of the Related Art A semiconductor device including a conventional high-frequency circuit includes an integrated circuit formed on a surface of a semiconductor substrate and a back ground electrode formed on a back surface of the semiconductor substrate. There is one connected through a through hole formed through a substrate (for example, see Patent Document 1).
[0003]
[Patent Document 1]
JP-A-2002-124593
[Problems to be solved by the invention]
However, the conventional semiconductor device has a problem that the manufacturing process is complicated because the through hole is formed in the semiconductor substrate. Further, in the above-described conventional semiconductor device, in addition to connecting the back surface ground electrode formed on the back surface of the semiconductor substrate to an external circuit board, although not described in
Therefore, an object of the present invention is to provide a semiconductor device capable of simplifying a manufacturing process.
[0005]
[Means for Solving the Problems]
According to the first aspect of the present invention, a ground layer is provided on a semiconductor substrate, and a rewiring including a high-frequency signal wiring for transmitting a high-frequency signal via an insulating film is provided on the ground layer. It is a feature.
According to a second aspect of the present invention, in the first aspect of the invention, the high-frequency signal wiring has a pad portion wider than the high-frequency signal wiring.
According to a third aspect of the present invention, in the second aspect of the present invention, an opening is provided in the ground layer below a pad portion of the high-frequency signal wiring.
According to a fourth aspect of the present invention, in the third aspect, the size of the opening of the ground layer is substantially the same as the size of the pad of the high-frequency signal wiring.
According to a fifth aspect of the present invention, in the third aspect of the present invention, the size of the opening of the ground layer is larger than the size of the pad of the high-frequency signal wiring. .
According to a sixth aspect of the present invention, in the third aspect of the present invention, the size of the opening of the ground layer is smaller than the size of the pad of the high-frequency signal wiring. .
According to a seventh aspect of the present invention, in the second or third aspect, the pad portion of the high-frequency signal wiring is a dummy provided in the middle of the high-frequency signal wiring for suppressing attenuation of a high-frequency signal. It is a pad part.
The invention according to
According to a ninth aspect of the present invention, in the invention of the seventh or eighth aspect, a plurality of the dummy pad portions are provided at a predetermined interval on one high-frequency signal wiring. Is what you do.
According to a tenth aspect of the present invention, in the invention of the seventh or eighth aspect, a dummy post is provided on the dummy pad portion. According to an eleventh aspect of the present invention, in the invention of the second or third aspect, the pad portion of the high-frequency signal wiring is an external connection pad portion provided at a tip end of the high-frequency signal wiring. It is assumed that.
According to a twelfth aspect of the present invention, in the eleventh aspect, an external connection post is provided on the external connection pad portion of the high-frequency signal wiring.
According to a thirteenth aspect of the present invention, in the twelfth aspect of the present invention, a ground post for external connection is provided on the insulating film so as to be connected to the ground layer.
According to a fourteenth aspect of the present invention, in the invention according to the twelfth aspect, an external connection pad portion wider than the rewiring is provided at a leading end of the rewiring other than the high-frequency signal wiring, and A post for external connection is provided on the pad portion.
According to a fifteenth aspect of the present invention, in the first aspect, a part of the rewiring is a ground line provided along the high-frequency signal wiring.
The invention according to claim 16 is the invention according to
According to the present invention, the ground layer is provided on the semiconductor substrate, and the re-wiring including the high-frequency signal wiring for transmitting the high-frequency signal via the insulating film is provided on the ground layer. Need only be provided on one surface side of the semiconductor substrate, and the manufacturing process can be simplified.
[0006]
BEST MODE FOR CARRYING OUT THE INVENTION
FIG. 1 is a transparent plan view of a main part of a semiconductor device as one embodiment of the present invention, FIG. 2 is a partial cross-sectional view taken along line AA of FIG. 1, and FIG. FIG. 4 shows a partial cross-sectional view along the line B-C, and FIG. 4 shows a partial cross-sectional view along the line CC in FIG. This semiconductor device is called a CSP (chip size package), and has a built-in Bluetooth transmission / reception signal circuit and is incorporated in an electronic device such as a mobile phone.
[0007]
This semiconductor device includes a planar square silicon substrate (semiconductor substrate) 1. A plurality of
[0008]
A
[0009]
The first rewiring (high-frequency signal wiring) 7 is a transmission / reception signal line connected to a high-frequency processing circuit incorporated in Bluetooth, and has a square connection portion 7 a formed of a portion connected to the
[0010]
The
[0011]
External connection posts S 0 of a cylindrical shape made of copper is provided on the upper surface of the
[0012]
As shown in FIG. 1, all the posts S 0 , S 1 , G, and D are arranged on the
[0013]
As shown in FIG. 2,
[0014]
Except for all the posts S 0 , S 1 , G, and D, a sealing
[0015]
Here, the terms “dummy pad portion” and “dummy post” are defined in the present invention as a pad portion and a post located at the end of the circuit and not connected to other circuits. The role of the
[0016]
As described above, in this semiconductor device, the
[0017]
Further, the first through the
[0018]
Next, the roles of the
[0019]
In FIG. 5A, the upper surface of the
[0020]
On the upper surface of the
[0021]
Here, the
[0022]
Next, an example of dimensions of the semiconductor device having the above configuration will be described. The plane size of the
[0023]
The plane size of the
[0024]
Next, the transmission characteristic S 21 of the high-frequency signal of the semiconductor device having the above structure was examined using a measurement device, such as a network analyzer. In this case, a probe for measurement was brought into contact with the
[0025]
Then, measurement of the transmission characteristics S 21 of each CSP in the high-frequency signal, the result shown in FIG. 7 was obtained. 7, the solid line post there shows the transmission characteristic S 21 of CSP, dashed line shows the transmission characteristic S 21 of CSP only rewiring. In this case, the transmission characteristic S 21 without posts CSP, since the transmission characteristic S 21 of the post there CSP indicated by the solid line is approximately the same and is represented by the solid line.
[0026]
As apparent from FIG. 7, the attenuation of the high-frequency signal is smaller than the CSP with the post and the CSP without the post shown by the solid line only for the CSP of the rewiring indicated by the dashed line up to about 19 GHz. Is exceeded, the CSP with post and the CSP without post shown by the solid line are smaller than the CSP only by the rewiring shown by the dashed line.
[0027]
Therefore, in the frequency band of about 19 GHz or more, the attenuation of the high-frequency signal in the CSP with the post and the CSP without the post can be suppressed as compared with the case of the CSP with only the rewiring. Further, since the transmission characteristics S21 of the CSP with the post and the transmission characteristics S21 of the CSP without the post are almost the same, there is almost no difference due to the presence or absence of the
[0028]
Here, in FIG. 5A, the characteristics of the portion of the
[0029]
In the first experiment described above, the
[0030]
In this semiconductor device, the central portion of the
[0031]
Next, the transmission characteristic S 21 of the high-frequency signal of the semiconductor device having the above structure was examined using a measurement device, such as a network analyzer. In this case, the semiconductor devices shown in FIGS. 9A and 9B were prepared for comparison. That is, in the semiconductor device shown in FIG. 9A, the
[0032]
Here, a point where two line segments of one high-frequency signal wiring intersect is defined as a bent portion, and the center of the dummy pad is located on the side where the intersection angle of the two line segments centered on the bent portion is small. In this case, it is assumed that the position is located inside the bent portion, and the case where it is located on the side where the intersection angle of the two lines around the bent portion is large is positioned outside the bent portion.
[0033]
Next, FIGS. 8 and FIG. 9 (A), the Measurement of the transmission characteristic S 21 of the high-frequency signal of the semiconductor device shown respectively (B), the results shown in FIG. 10 were obtained. 10, the solid line a semiconductor device shown in FIG. 9 (A) (hereinafter, referred to as the pad inner CSP.) Shows the transmission characteristic S 21 of the dotted line semiconductor device shown in FIG. 8 (hereinafter, referred to as the pad center CSP.) Of shows the transmission characteristic S 21, the dashed line a semiconductor device shown in FIG. 9 (B) shows the transmission characteristic S 21 (hereinafter, referred to as the pad outer CSP.).
[0034]
Now, as is apparent from FIG. 10, the high-frequency signal of each CSP attenuates almost the same up to about 6 GHz, but the attenuation of the high-frequency signal of the CSP inside the pad shown by a solid line in the range of about 6 GHz to about 19 GHz. Is the largest, then the attenuation of the high frequency signal of the pad center CSP shown by the dotted line is the largest, and the attenuation of the high frequency signal of the pad outer CSP shown by the dashed line is the smallest. However, when the high-frequency signal exceeds about 19 GHz, the attenuation of the high-frequency signal of the pad inner CSP shown by the solid line is the smallest, and then the attenuation of the high-frequency signal of the pad center CSP shown by the dotted line is the smallest, but the pad outer CSP shown by the dashed line. Of the high-frequency signal of FIG.
[0035]
That is, the magnitude of the attenuation is completely opposite between the case where the high-frequency signal is about 6 GHz to about 19 GHz and the case where the high-frequency signal exceeds about 19 GHz. Therefore, it is determined whether the
[0036]
Next, the role of the
[0037]
Further, a first semiconductor device having an opening of 150 μm in diameter (same as the diameter of the dummy pad portion 26) in the
[0038]
Then, measurement of the transmission characteristics S 21 of the high frequency signal of the first to fifth semiconductor devices, the results shown in FIG. 11 were obtained. That is, when the first to third semiconductor devices, as shown by the solid line in FIG. 11, almost the same transmission characteristic S 21 are obtained, in the case of the fourth and fifth semiconductor device, FIG. 11 in as indicated by the dotted line, substantially identical transmission characteristics S 21 were obtained. Also, to those without the dummy posts 29 provided on the
[0039]
As is apparent from FIG. 11, the attenuation of the high-frequency signal is smaller in the first to third semiconductor devices indicated by solid lines than in the fourth and fifth indicated by dotted lines in the frequency band of about 26 GHz to about 42 GHz. The fourth and fifth semiconductor devices, which are smaller than the semiconductor device but reversed in other frequency bands, that is, the frequency band smaller than about 26 GHz and the frequency band larger than about 42 GHz, It is smaller than the first to third semiconductor devices shown. However, in a frequency band smaller than about 26 GHz, the difference between the first to third semiconductor devices indicated by solid lines and the fourth and fifth semiconductor devices indicated by dotted lines is not so large.
[0040]
In the above experiment, only one example was used for the size of the
[0041]
Considering the above, as described above, in order to suppress the attenuation of the high-frequency signal, a circular
[0042]
As a result, when the
[0043]
The
[0044]
By the way, in FIG. 11, it can be said that the solid line and the dotted line are in a relationship shifted from each other in the left-right direction. Said from this point, changing depending on the frequency the diameter of the
[0045]
In the above embodiment, only one dummy pad portion and one dummy post are formed on the high-frequency signal wiring. However, when the high-frequency signal wiring is long, a plurality of dummy pads and dummy posts are formed at predetermined intervals, for example, at intervals of about 1 mm. It may be provided.
[0046]
【The invention's effect】
As described above, according to the present invention, the ground layer is provided on the semiconductor substrate, and the re-wiring including the high-frequency signal wiring for transmitting the high-frequency signal via the insulating film is provided on the ground layer. The rewiring including the high-frequency signal wiring and the ground layer may be provided only on one surface side of the semiconductor substrate, so that the manufacturing process can be simplified.
[Brief description of the drawings]
FIG. 1 is a transparent plan view of a main part of a semiconductor device as one embodiment of the present invention.
FIG. 2 is a partial cross-sectional view along the line AA in FIG. 1;
FIG. 3 is a partial cross-sectional view along the line BB of FIG. 1;
FIG. 4 is a partial cross-sectional view taken along line CC of FIG. 1;
FIG. 5 is a plan view of a semiconductor device used in a first experiment.
FIG. 6 is a plan view of another semiconductor device used in the first experiment.
FIG. 7 is a diagram illustrating transmission characteristics of a high-frequency signal according to a first experiment.
FIG. 8 is a plan view of a semiconductor device used in a second experiment.
FIGS. 9A and 9B are plan views of other semiconductor devices used in the second experiment.
FIG. 10 is a diagram illustrating transmission characteristics of a high-frequency signal according to a second experiment.
FIG. 11 is a diagram illustrating transmission characteristics of a high-frequency signal according to another experiment.
[Explanation of symbols]
DESCRIPTION OF
Claims (16)
Priority Applications (8)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002345420A JP4089402B2 (en) | 2002-11-28 | 2002-11-28 | Semiconductor device |
KR1020047011265A KR100651038B1 (en) | 2002-11-21 | 2003-11-18 | High frequency signal transmission structure |
AU2003279577A AU2003279577A1 (en) | 2002-11-21 | 2003-11-18 | High frequency signal transmission structure |
EP03772863A EP1454356A1 (en) | 2002-11-21 | 2003-11-18 | High frequency signal transmission structure |
CN2003801001336A CN1685502B (en) | 2002-11-21 | 2003-11-18 | High frequency signal transmission structure |
PCT/JP2003/014659 WO2004047169A1 (en) | 2002-11-21 | 2003-11-18 | High frequency signal transmission structure |
TW092132488A TWI235416B (en) | 2002-11-21 | 2003-11-20 | High frequency signal transmission structure |
US10/880,920 US7012490B2 (en) | 2002-11-21 | 2004-06-30 | High frequency signal transmission structure |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002345420A JP4089402B2 (en) | 2002-11-28 | 2002-11-28 | Semiconductor device |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004179482A true JP2004179482A (en) | 2004-06-24 |
JP4089402B2 JP4089402B2 (en) | 2008-05-28 |
Family
ID=32706600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002345420A Expired - Fee Related JP4089402B2 (en) | 2002-11-21 | 2002-11-28 | Semiconductor device |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4089402B2 (en) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007288038A (en) * | 2006-04-19 | 2007-11-01 | Casio Comput Co Ltd | Semiconductor device |
JP2010027832A (en) * | 2008-07-18 | 2010-02-04 | Tdk Corp | Semiconductor-embedded module and its manufacturing method |
JP2011091407A (en) * | 2009-10-26 | 2011-05-06 | Samsung Electronics Co Ltd | Semiconductor package and method of fabricating the same, as well as data transmission and reception system |
-
2002
- 2002-11-28 JP JP2002345420A patent/JP4089402B2/en not_active Expired - Fee Related
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2007288038A (en) * | 2006-04-19 | 2007-11-01 | Casio Comput Co Ltd | Semiconductor device |
JP2010027832A (en) * | 2008-07-18 | 2010-02-04 | Tdk Corp | Semiconductor-embedded module and its manufacturing method |
US8742589B2 (en) | 2008-07-18 | 2014-06-03 | Tdk Corporation | Semiconductor embedded module and method for producing the same |
JP2011091407A (en) * | 2009-10-26 | 2011-05-06 | Samsung Electronics Co Ltd | Semiconductor package and method of fabricating the same, as well as data transmission and reception system |
Also Published As
Publication number | Publication date |
---|---|
JP4089402B2 (en) | 2008-05-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9251942B2 (en) | Electronic substrate, semiconductor device, and electronic device | |
JP4185499B2 (en) | Semiconductor device | |
US9202791B2 (en) | ESD protection device | |
US9159670B2 (en) | Ultra fine pitch and spacing interconnects for substrate | |
JP2008524845A (en) | High frequency multilayer printed circuit board including through connection | |
US20090085208A1 (en) | Semiconductor device | |
US10784216B2 (en) | Semiconductor device and semiconductor package including the same | |
JP2007134359A (en) | Semiconductor device and manufacturing method thereof | |
TWI235416B (en) | High frequency signal transmission structure | |
US7670859B2 (en) | Semiconductor device and method for manufacturing the same | |
US8847391B2 (en) | Non-circular under bump metallization (UBM) structure, orientation of non-circular UBM structure and trace orientation to inhibit peeling and/or cracking | |
JP2008017421A (en) | Semiconductor device | |
JP2004179482A (en) | Semiconductor device | |
TWI620278B (en) | Electronic package and the manufacture thereof | |
JP2006049557A (en) | Semiconductor device | |
JP4134694B2 (en) | High frequency signal circuit board | |
US7176581B2 (en) | Semiconductor device having conductive bumps, method of manufacturing thereof, circuit board and electronic apparatus | |
US20140322868A1 (en) | Barrier layer on bump and non-wettable coating on trace | |
JP2007081267A (en) | Semiconductor device and manufacturing method therefor | |
JP2008227518A (en) | Circuit board for high-frequency signal | |
JP2008112776A (en) | Semiconductor device | |
JP2016028409A (en) | Electronic device | |
JP2010003799A (en) | Semiconductor device |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050317 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20060208 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20060406 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060629 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061212 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070124 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070320 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070516 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071030 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071225 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080205 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080218 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110307 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313111 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120307 Year of fee payment: 4 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130307 Year of fee payment: 5 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |