JP2004173315A - 伝送線制御装置多重化システム - Google Patents

伝送線制御装置多重化システム Download PDF

Info

Publication number
JP2004173315A
JP2004173315A JP2004036228A JP2004036228A JP2004173315A JP 2004173315 A JP2004173315 A JP 2004173315A JP 2004036228 A JP2004036228 A JP 2004036228A JP 2004036228 A JP2004036228 A JP 2004036228A JP 2004173315 A JP2004173315 A JP 2004173315A
Authority
JP
Japan
Prior art keywords
lan
control
address
lan control
transmission line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004036228A
Other languages
English (en)
Other versions
JP3782423B2 (ja
Inventor
Masahiro Hitomi
政弘 一見
Kenichi Mori
憲一 森
Hideyuki Koinuma
秀之 鯉沼
Original Assignee
Fujitsu Ltd
富士通株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd, 富士通株式会社 filed Critical Fujitsu Ltd
Priority to JP2004036228A priority Critical patent/JP3782423B2/ja
Publication of JP2004173315A publication Critical patent/JP2004173315A/ja
Application granted granted Critical
Publication of JP3782423B2 publication Critical patent/JP3782423B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】伝送線制御装置多重化システムに関し,例えば運用系と予備系のLAN制御装置10に対する同一MACアドレスの管理を容易にし,異常時における運用系と予備系の切り替えの簡易化, 高速化を図ることを目的とする。
【解決手段】LAN制御装置10に割り振られたMACアドレスを,システム処理系装置20のアドレス格納装置30で管理し,LAN制御装置10はアドレス格納装置30からMACアドレスを読み出して通信処理を行う。また,LAN制御装置状態検出回路60によって,MACアドレスを使用することができるLAN制御装置10を選択する。
【選択図】図1

Description

本発明は,例えばイーサーネット(ethernet),ファイバディストリビューティッドデータインタフェース(FDDI)等を含むLANの多重化システムに係わり,特にハードウェア運用時および交換時のMACアドレスの管理,LAN制御装置の切り替えなどを簡易に行うことができるようにした伝送線制御装置多重化システムに関する。
LANに接続される装置には,ネットワーク上で一意に識別できるMACアドレスが付与されている。従来,MACアドレスは,LAN伝送路への送受信を制御するLAN制御装置に対して与えられ,例えばROM等にそのMACアドレスが格納されて,LAN制御装置にそのROM等が組み込まれていた。ROM等に格納してMACアドレスが提供されるのは,簡単にMACアドレスが書き換わることがあると,ネットワーク上の誤動作が生じるので,その誤動作を未然に防止するためである。
ところで,LAN制御装置を二重化しているシステムでは,1つのLAN制御装置を運用系とし,他のLAN制御装置を予備(待機)系として,運用系装置に異常があった場合には,予備系装置に切り替えるようにしている。運用系装置と予備系装置との切り替えでは,通信中のセッションを一旦終了させ,装置を切り替えた後に,新たな通信を最初から開始するようにされている。
従来,この運用系装置と予備系装置との切り替えにおいて,MACアドレスを共通にする必要があるため,運用系装置の故障等による切り替え時に,ハードウェア交換された旧運用系装置からMACアドレスが格納されたROM等を取り外し,新たに運用系となる旧予備系装置にMACアドレスが格納されたROM等を実装し直す必要があった。
LAN制御装置の二重化においては,同一MACアドレスを複数管理する必要があり,LAN制御装置の故障時には,交換する装置にも同一のMACアドレスをアサインしていなければならない。また,運用系と予備系との切り替え時には,通信中のセッションは中断することになる。
本発明は上記問題点の解決を図り,LAN制御装置の運用系と予備系に対して,LANにおいて誤動作が生じることがない形態で同一のMACアドレスを与えることができるようにし,異常時において高速な運用系と予備系の切り替えを可能にするとともに,信頼性を向上させることを目的とする。また,通信中のセッションを中断させることなく簡易に切り替えることができるようにすることを目的とする。
図1は本発明の構成例を示す図である。以下,伝送線がLAN伝送路の場合の例について説明する。
図1において,LAN制御装置10a,10b,10c,10d,…は,LAN伝送路に対する信号の送受信を制御する装置である。システム処理系装置20は,これらのLAN制御装置10を用いてデータ通信を行う装置である。システム処理系装置20は,データ処理のための1以上の中央処理装置(CPU)21を備え,またLAN制御装置10は,それぞれ制御用のマイクロプロセッサ(MPU)11a,11b,…を備える。
システム処理系装置20には,LAN制御装置10に与えられたネットワーク上のアドレスを記憶するアドレス格納装置30が設けられる。このアドレス格納装置30は,例えばMACアドレスが格納されたROM等によって構成されるものである。また,システム処理系装置20には,各LAN制御装置10の実装条件を含む状態またはシステム処理系装置20による選択状態を監視し,複数のLAN制御装置10a,10bのうち有効とするLAN制御装置を選択するLAN制御装置状態検出回路60が設けられる。アドレスアクセス制御回路40は,LAN制御装置状態検出回路60が有効としたLAN制御装置に対してのみ,アドレス格納装置30からのネットワーク上のアドレスの読み出しを可能とする回路である。
アドレスアクセス制御回路40は,LAN制御装置状態検出回路60によって選択されなかった無効のLAN制御装置からのアドレス格納装置30に対するアクセスに対して,そのアクセス要求を出したLAN制御装置またはシステム処理系装置20に割り込みを発生させる割り込み発生回路50を備える。または,そのアクセス要求を出したLAN制御装置に対して予め定められた値をアクセス値として与える回路を備える。
アドレス格納装置30は,複数の異なるネットワーク上のアドレスを格納しており,LAN制御装置10の実装位置により,アドレス格納装置30におけるアクセス可能なネットワーク上のアドレスの格納位置が決定されるように構成されている。
本発明に関連する技術では,アドレス格納装置30は,LAN制御装置10に与えられたネットワーク上のアドレスを記憶し,LAN制御装置状態検出回路60は,複数のLAN制御装置10(10a,10b)を,その各LAN制御装置の実装位置,その各LAN制御装置の内部状態,もしくはシステム処理系装置20からの指示,またはそれらの条件の組み合わせにより,1つを運用系装置とし,他を予備系装置とする制御信号を出力するように構成される。
各LAN制御装置10は,LAN制御装置状態検出回路60からの指示により運用系装置のみLAN伝送路またはシステム処理系装置20への送信処理を可能とし,予備系装置ではサプレスする送受信無効化回路12a,12b,…を備える。そして,LAN制御装置10は,アドレス格納装置30に格納された同一のネットワーク上のアドレスを用いて同一通信処理を実行するように構成されている。
〔作用〕
以下,説明を簡単にするために,管理対象のネットワーク上のアドレスがMACアドレスである場合について説明する。本発明では,MACアドレスを記憶するROM等のアドレス格納装置30を,LAN制御装置10に設けるのではなく,システム処理系装置20に設ける。そして,複数のLAN制御装置10がアドレス格納装置30における同一のMACアドレス等をアクセス可能とする。これにより,異常時における運用系と予備系との切り替え時において,MACアドレスが格納されたROM等の差し換えが不要になる。
また,同一のMACアドレスを複数のLAN制御装置10に対して割り当てることができるが,運用系ではないLAN制御装置10からのMACアドレスの要求に対して割り込み発生回路50等よりMACアドレスが使用不可であることを通知する手段を設けることにより,MACアドレスの重複割り当てによる誤動作を防止することができる。
また,図1に示すLAN制御装置10a,10bをそれぞれ運用系,予備系として,これらに1つのMACアドレスを割り当て,さらにLAN制御装置10c,10dをそれぞれ運用系,予備系として,これらに他の1つのMACアドレスを割り当てるというように,複数のMACアドレスをシステム処理系装置20が持つアドレス格納装置30によって管理することも可能である。このとき,LAN制御装置10の実装位置に基づいて,アドレス格納装置30におけるMACアドレス格納位置のアドレスを生成することによって,MACアドレスの誤割り当てを防止することができる。
本発明に関連する技術では,LAN制御装置10の予備系装置に対するMACアドレスの読み出しを禁止する代わりに,運用系装置と予備系装置の双方に同時に同一MACアドレスを割り当て,運用系装置と予備系装置とに同一通信処理を実行させ,正常時には,送受信無効化回路12によって予備系装置の送受信を無効化し,運用系装置に障害が発生した場合には,予備系装置を運用系装置として切り替え,その送受信無効化回路12を働かせないようにすることにより,通信中のセッションを中断することなく,切り替えを高速に行うことが可能になる。
本発明によれば,例えばMACアドレスのROM等を差し換えることなく,LAN制御装置の運用系と予備系の切り替えを高速にかつ安全に行うことができるようになる。したがって,システムの信頼性が向上する。また,運用時におけるLAN制御装置の交換も容易になる。さらに,運用系LAN制御装置の異常発生時に,予備系LAN制御装置による代行により通信中のセッションを中断することなく,通信を続行させることが可能となる。
図2は本発明の実施例におけるLAN制御装置の接続構成例を示す図である。本実施例では,スロットIDが“00”の第1のスロットにLAN制御装置が2台,スロットIDが“01”の第2のスロットにLAN制御装置が2台接続されているものとする。
例えばスロットID=00のLAN制御装置10a,10bは,図2(B)に示すように,実装を示す信号101a,101b(実装=1,未実装=0)と,バスにエラーがあったことを示す信号102a,102b(エラーなし=1,エラーあり=0)と,LAN制御装置の内部状態を示す信号103a,103b(正常=1,異常=0)を出力する。
図3は本発明の実施例におけるアドレス格納装置の構成例を示す図である。
図1に示すアドレス格納装置30は,図3に示すようにLAN制御装置10の各スロット対応にMACアドレスを格納するROM(#0)30−0,ROM(#1)30−1から構成される。ここでは,システム処理系装置20のメモリ空間(またはI/O空間)上のアドレスとして,ROM30−0には010000番地,ROM30−1には010010番地が割り当てられている。すなわち,010000番地のアドレスを指定したリードアクセスに対しては,スロットID=00のMACアドレスが読み出され,010010番地のアドレスを指定したリードアクセスに対しては,スロットID=01のMACアドレスが読み出されるようになっている。
図4は本発明の実施例におけるLAN制御装置状態検出回路の構成例を示す図である。図中,61a,61bはLAN制御装置10a,10bの実装信号101a,101bを保持するラッチ,62a,62bはLAN制御装置10a,10bのバスエラー信号102a,102bを保持するラッチ,63a,63bはLAN制御装置10a,10bの内部状態信号103a,103bを保持するラッチである。64a,64b,65a,65bはアンド回路を表す。
選択信号110aは,システム処理系装置20がLAN制御装置10aを運用系装置として選択することを指示する信号である。選択信号110bは,システム処理系装置20がLAN制御装置10bを運用系装置として選択することを指示する信号である。ここで,選択信号110bを選択信号110aの反転信号として1本化することも可能である。また,運用系装置および予備系装置の各優先順位が,LAN制御装置の実装位置によって自動的に決まるようにし,選択信号110a,110bの双方を省略する構成も可能である。
有効信号120aは,LAN制御装置10aが運用系装置として有効であることを示す信号である。また,有効信号120bはLAN制御装置10bが運用系装置として有効であることを示す信号である。有効信号120aは,選択信号110aが“1”で,かつ実装信号101aが“1(実装)”,バスエラー信号102aが“1(エラーなし)”,内部状態信号103aが“1(正常)”のとき,“1(有効)”となる。また,有効信号120bは,有効信号120aが“0(無効)”,選択信号110bが“1”で,かつ実装信号101bが“1(実装)”,バスエラー信号102bが“1(エラーなし)”,内部状態信号103bが“1(正常)”のとき,“1(有効)”となる。
図5は本発明の実施例におけるアドレスアクセス制御回路の構成例を示す図である。
システム処理系装置20は,直接,010000番地にアクセスすることによって,ROM(#0)30−0に格納されたスロットID=00のLAN制御装置10a,10bに対するMACアドレスを読むことができる。同様に,010010番地にアクセスすることによって,ROM(#1)30−1に格納されたスロットID=01のLAN制御装置10c,10dに対するMACアドレスを読むことができる。
一方,LAN制御装置10からのアドレス格納装置30に対するアクセスでは,図5に示すように,アドレス生成回路41によって,アドレス格納装置30に対するアドレスの中間部に,アクセス要求元のスロットIDを埋め込む。したがって,LAN制御装置10aまたはLAN制御装置10bのアクセスでは,ROM(#0)30−0に格納されたMACアドレスが読み出され,LAN制御装置10cまたはLAN制御装置10dのアクセスでは,ROM(#1)30−1に格納されたMACアドレスが読み出される。これによって,複数のMACアドレスのスロット間の混同が防止される。
さらに,図5に示すアンド回路42により,アクセス要求元からのアドレス格納装置30に対するROMリード信号と,運用系を示す有効信号120a(または120b)との論理積をとり,アクセスの可否をチェックする。もし有効信号120a(または120b)が“0”で予備系装置からのアクセス要求であれば,割り込み発生回路50によってアクセス要求元のLAN制御装置10a(または10b)に対する割り込み信号130a(または130b)を発生させる。要求元が運用系装置であれば,読み取り可を示すデータアック(ACK)信号(図示省略)を返し,MACアドレスを送る。
なお,予備系装置からの誤ったアクセスに対して,割り込み信号を出力する代わりに,MACアドレスではなく,予め定められた固定値のデータを読み出し結果として出力するようにしてもよい。また,システム処理系装置20に対して異常アクセスを通知するために,割り込み信号130a(または130b)によってシステム処理系装置20に割り込みをかけるようにしてもよい。
図6は,本発明の実施例におけるLAN制御装置のブロック図である。LAN制御装置10は,MPU11のプログラム等が格納されるメモリ13と,実装信号出力回路14と,バス制御装置15と,送受信制御装置(LANCE)16と,割り込み制御回路17とを有する。図6の送信無効化回路12−1,受信無効化回路12−2は,後述する本発明に関連する技術で使用される回路である。
実装信号出力回路14は,図6(B)に示すようにフリップフロップ141等を有し,このLAN制御装置10がシステム処理系装置20に装着されたときに,プルアップされた“1”の実装信号101をコネクタ経由で出力する回路である。もちろん,実装信号101の出力には他にも種々の方法をとり得る。
割り込み制御回路17は,割り込み発生回路50によって発生した割り込み信号130によって,MPU11に割り込み(インタラプト)をかけ,例えば初期化時におけるMACアドレスの読み出し異常を通知する回路である。なお,バス制御装置15の主要部および送受信制御装置16の内部構成については,従来装置とほぼ同様であり,また本発明の要旨には直接関係がないため,ここでの詳しい説明は省略する。
以上説明した本発明の実施例では,同一スロット内のLAN制御装置10a,10bから1つの運用系装置を選択して,その装置だけを動作させ,予備系装置は動作させないで待機させていた。これに対し,次に説明する本発明に関連する技術では,運用系装置の選択については同じであるが,運用系装置および予備系装置の双方にアドレス格納装置30へのアクセスを許可し,同一のMACアドレスを用いて同時に動作させる。
すなわち,LAN制御装置10a,10bは,システム処理系装置20からの指示で同一の通信処理を実行し,同時に動作する。このとき,LAN伝送路およびシステム処理系装置20に対する送受信を1本化するために,送信無効化回路12−1および受信無効化回路12−2を設ける。
送信無効化回路12−1は,例えば図6(C)に示すように構成され,LAN伝送路に信号を送信するトランシーバ71と,LAN伝送路から信号を受信するレシーバ72と,LAN伝送路への送信を抑止するためのスリーステートバッファ73と,有効信号120を反転するインバータ74からなる。LAN伝送路からの受信信号はすべて送受信制御装置16に通知され,LAN伝送路への送信信号は,有効信号120が“1”のときのみ,スリーステートバッファ73とトランシーバ71を介して送信される。有効信号120が“0”の場合,すなわち本装置が予備系の場合には,送信が抑止される。
また,受信無効化回路12−2は,例えば図6(D)に示すように構成され,システム処理系装置20のシステムバスとLAN制御装置10の内部バスとの間で出力を抑止するためのスリーステートバッファ80と,有効信号120を反転するインバータ81とを有する。本装置が運用系(有効信号120が“1”)の場合,LAN伝送路からの受信データ等はシステム処理系装置20へ送出され,本装置が予備系(有効信号120が“0”)の場合には,システム処理系装置20への送出が抑止される。
なお,図6に示す有効信号120は,LAN制御装置10aの場合には図4に示す有効信号120aであり,LAN制御装置10bの場合には図4に示す有効信号120bである。したがって,これらの有効信号の切り替わりにより,運用系と予備系とが直ちに切り替わり,運用系装置の障害時に通信中のセッションを中断させることなく,予備系装置を新たな運用系装置として,通信処理を続行させることができる。
本発明の構成例を示す図である。 本発明の実施例におけるLAN制御装置の接続構成例を示す図である。 本発明の実施例におけるアドレス格納装置の構成例を示す図である。 本発明の実施例におけるLAN制御装置状態検出回路の構成例を示す図である。 本発明の実施例におけるアドレスアクセス制御回路の構成例を示す図である。 本発明の実施例におけるLAN制御装置のブロック図である。
符号の説明
10(10a,10b,10c,10d) LAN制御装置
11(11a,11b) MPU
12(12a,12b) 送受信無効化回路
20 システム処理系装置
21 CPU
30 アドレス格納装置
40 アドレスアクセス制御回路
50 割り込み発生回路
60 LAN制御装置状態検出回路

Claims (3)

  1. 伝送線に対する信号の送受信を制御する複数のLAN制御装置と,これらのLAN制御装置を用いてデータ通信を行うシステム処理系装置とを備えたシステムにおいて,
    前記システム処理系装置は,
    前記LAN制御装置に与えられた伝送線上のMACアドレスを記憶するアドレス格納装置と,
    前記複数のLAN制御装置の実装条件を含む状態または自システム処理系装置による選択状態を監視し,複数のLAN制御装置のうち有効とするLAN制御装置を選択するLAN制御装置状態検出回路と,
    前記LAN制御装置状態検出回路が有効としたLAN制御装置に対してのみ,前記アドレス格納装置からの伝送線上のMACアドレスの読み出しを可能とするアドレスアクセス制御回路とを備えた
    ことを特徴とする伝送線制御装置多重化システム。
  2. 請求項1記載の伝送線制御装置多重化システムにおいて,
    前記アドレスアクセス制御回路は,
    前記LAN制御装置状態検出回路によって選択されなかった無効のLAN制御装置からの前記アドレス格納装置に対するアクセスに対して,そのアクセス要求を出したLAN制御装置または自システム処理系装置に割り込みを発生させる回路,またはそのアクセス要求を出したLAN制御装置に対して予め定められた値をアクセス値として与える回路を備えた
    ことを特徴とする伝送線制御装置多重化システム。
  3. 請求項1記載の伝送線制御装置多重化システムにおいて,
    前記アドレス格納装置は,複数の異なる伝送線上のMACアドレスを格納しており,
    前記LAN制御装置の実装位置により,前記アドレス格納装置におけるアクセス可能な伝送線上のMACアドレスの格納位置が決定されるように構成されている
    ことを特徴とする伝送線制御装置多重化システム。
JP2004036228A 2004-02-13 2004-02-13 伝送線制御装置多重化システムおよび伝送装置 Expired - Fee Related JP3782423B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004036228A JP3782423B2 (ja) 2004-02-13 2004-02-13 伝送線制御装置多重化システムおよび伝送装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004036228A JP3782423B2 (ja) 2004-02-13 2004-02-13 伝送線制御装置多重化システムおよび伝送装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
JP7034812A Division JPH08235084A (ja) 1995-02-23 1995-02-23 伝送線制御装置多重化システム

Publications (2)

Publication Number Publication Date
JP2004173315A true JP2004173315A (ja) 2004-06-17
JP3782423B2 JP3782423B2 (ja) 2006-06-07

Family

ID=32709516

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004036228A Expired - Fee Related JP3782423B2 (ja) 2004-02-13 2004-02-13 伝送線制御装置多重化システムおよび伝送装置

Country Status (1)

Country Link
JP (1) JP3782423B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283608A (ja) * 2007-05-14 2008-11-20 Hitachi Ltd 冗長化された通信経路を切り替える計算機、プログラム及び方法
US8266261B2 (en) 2009-03-27 2012-09-11 Nec Corporation Server system, collective server apparatus, and MAC address management method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008283608A (ja) * 2007-05-14 2008-11-20 Hitachi Ltd 冗長化された通信経路を切り替える計算機、プログラム及び方法
US8266261B2 (en) 2009-03-27 2012-09-11 Nec Corporation Server system, collective server apparatus, and MAC address management method

Also Published As

Publication number Publication date
JP3782423B2 (ja) 2006-06-07

Similar Documents

Publication Publication Date Title
JPH08235084A (ja) 伝送線制御装置多重化システム
US7853767B2 (en) Dual writing device and its control method
JP4607942B2 (ja) ストレージシステムおよびルートスイッチ
JP2001306350A (ja) フィールド機器制御システムおよびコンピュータが読取り可能な記憶媒体
KR102092660B1 (ko) Cpu 및 다중 cpu 시스템 관리 방법
CN111585835A (zh) 一种带外管理系统的控制方法、装置和存储介质
JP2007094578A (ja) ストレージシステム及びその構成部品交換処理方法
JP3782423B2 (ja) 伝送線制御装置多重化システムおよび伝送装置
US8005357B2 (en) Optical transmission apparatus
JP2011034161A (ja) サーバシステム及びサーバシステムの管理方法
WO2013018183A1 (ja) システム制御装置、電力制御方法及び電子システム
JP2013167922A (ja) 冗長化通信システムおよび冗長化通信方法
JP2002344450A (ja) 高可用性処理方法及びその実施システム並びにその処理プログラム
JP2000222375A (ja) マルチプロセッサシステム
JP4572138B2 (ja) サーバ装置、サーバシステム、及びサーバシステムでの系切り換え方法
JP2011203941A (ja) 情報処理装置、監視方法、および監視プログラム
US8639967B2 (en) Controlling apparatus, method for controlling apparatus and information processing apparatus
US9959173B2 (en) Node, arithmetic processing device, and arithmetic processing method
KR100302867B1 (ko) 에치 디 엘 씨 중계 노드 제어장치 및 방법
JP2007172172A (ja) ファイバーチャネルスイッチおよびそれを用いたコンピュータシステム
JP3884643B2 (ja) プロセス制御装置
JP5609272B2 (ja) サーバ装置、サーバシステム及びサーバ装置の制御方法
US20150154083A1 (en) Information processing device and recovery management method
US8775695B2 (en) Specific identification information management device, information processing device, and specific identification information setting method
CN108632142B (zh) 节点控制器的路由管理方法和装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051007

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20051018

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20051219

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20060307

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20060309

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100317

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110317

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120317

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees