JP2004172738A

JP2004172738A - Demodulation method and apparatus

Info

Publication number: JP2004172738A
Application number: JP2002333643A
Authority: JP
Inventors: Takuya Kurakake; 卓也倉掛; Naoyoshi Nakamura; 直義中村; Kimiyuki Oyamada; 公之小山田
Original assignee: Nippon Hoso Kyokai NHK; Telecommunications Advancement Organization; Japan Broadcasting Corp
Current assignee: Telecommunications Advancement Organization; Japan Broadcasting Corp
Priority date: 2002-11-18
Filing date: 2002-11-18
Publication date: 2004-06-17

Abstract

<P>PROBLEM TO BE SOLVED: To provide a demodulation apparatus capable of quickly obtaining stable carrier synchronization against the frequency deviation of a recovered carrier caused at channel switching or the like even when distortion due to reflection or the like exists. <P>SOLUTION: The demodulation apparatus provided with a carrier recovery circuit including: a circuit (4) for complex-multiplying (3) an error evaluation value obtained from a demodulation signal with a modulation input signal U to obtain an updated signal E and updating a phase error compensation amount H on the basis of the obtained update signal and a frequency error compensation amount F; and a circuit (7) for updating the frequency error compensation amount F on the basis of variations in the phase error compensation amount H, and provided with a complex multiplier (1) for complex-multiplying the carrier recovered by the carrier recovery circuit with the modulation input signal U to obtain the demodulation signal V, is provided with a means for normalizing the phase error compensation amount H updated by the phase error compensation amount update circuit (4) by an absolute value of the amount or an approximate value of the absolute value and the frequency error compensation amount updated by the frequency error compensation amount update circuit (7) by an absolute value of the amount or an approximate value of the absolute value. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、復調方法および装置に係り、特に、トレーニング系列のない多値ＱＡＭ信号を復調する復調方法および装置に関する。
【０００２】
【従来の技術】
デジタル伝送方式のひとつであるＱＡＭ方式は、古くからマイクロ波無線通信の分野で利用されている伝送方式であるが、近年、ケーブル伝送の分野でもデジタル放送の再送信やケーブルモデムなどに利用されており、６４ＱＡＭ、２５６ＱＡＭが実用化されている。
【０００３】
ケーブル伝送では、ケーブル内での多重反射による伝送歪みに対応できること、およびチャンネル切替時には搬送披に周波数誤差があっても速やかに搬送波再生を行えることが主要な課題となり、伝送容量の観点からこれらの課題をトレーニング系列を用いることなく解決することが望まれる。また、低価格化のため、Ａ−Ｄ変換をできるだけ装置の前段で行い、殆どの信号処理をデジタル信号処理とすることによって装置をＬＳＩ化するといった工夫が行われている。
【０００４】
図１２は、従来のＱＡＭ復調に用いられる復調装置の一例の構成をブロック図にて示している。
図１２において、この復調装置では、変調入力信号であるＩＦ信号をＡ−Ｄ変換器によりＡ／Ｄ（３３）し、固定周波数で直交検波する準同期検波（３４）し、タイミング再生部（３５）を経てロールオフフィルタ（３６）により波形整形した後、搬送波再生部（３７）を介して判定帰還等化器（３８）に入力し、波形等化処理を行い、復調出力を得るようにしている。なお、（）内の符号は、図１２に付した符号と一致している。
また、同装置においては、ロールオフフィルタ（３６）処理以前に、タイミング再生部（３５）によりシンボルタイミングの回復も行っている。
【０００５】
ケーブル伝送では、図１２に示すように、反射による波形歪みの等化に、等化特性に優れ、演算量の低減による高速化を図ることができる判定帰還等化器３７を用いるのが一般的である。判定帰還等化器は、本発明の説明でも使用する図８に示すように構成され、特に、Ｆｅｅｄ−ＢａｃｋＦＩＲＦｉｌｔｅｒ（ＦＢＦＦ）（図８に符号３０で示している）では、判定値を帰還する構成のため事前に位相誤差の少ないＩ，Ｑ信号が入力される必要がある。構成としては、搬送波再生回路を判定帰還等化器のＦｅｅｄ−ＦｏｗａｒｄＦＩＲＦｉｌｔｅｒ（ＦＦＦＦ）の後に置く構成もある。トレーニング系列を用いずに判定帰還等化器の係数を適応的に収束させるアルゴリズムとしては、判定値を利用したＬＭＳアルゴリズムやＲＣＡ，ＣＭＡといった既知のブラインド等化アルゴリズムがある（例えば、非特許文献１参照）。
また、多値ＱＡＭに適したブラインド等化アルゴリズムとして特許文献１に記載されているアルゴリズムや、非特許文献２に記載されているＭＣＭＡアルゴリズムなとがある。
【０００６】
図１３は、図１２中の搬送波再生部（３７）の一構成例をブロック図にて示している。
図１３においては、位相検出部（３９）で検出した位相誤差情報をループフィルタ（４０）を介してフイードバックすることによりデジタルＶＣＯ（４１）を制御し、ＶＣＯ出力と入力信号Ｕを複素乗算（４２）することで、準同期検波されたＩ信号、Ｑ信号から搬送波の周波数誤差などによる位相誤差を取り除くものである。位相誤差情報を得る方法としては、判定値（Ｉ−Ｑ平面におけるコンスタレーション・パターンの中で最も近い点の値）を利用する方法（判定指向アルゴリズム（ＤＤＡ））、判定値を利用しないコスタス法がある。
また、デジタル信号処理で実現するデジタルＶＣＯ（４１）では三角関数演算用の数値テーブルが必要であり、精度向上につれて回路規模が大きくなる。
【０００７】
一方、三角関数演算が不要な復調方法として、特許文献２や特許文献３に記載されているものがある。前者（特許文献２）は、入力複素信号Ｕと復調信号Ｖの相互相関の変動値から周波数誤差補償量Ｆを求め、それに基いて位相誤差補償量Ｈを求めることを繰り返す方法であり、後者（特許文献３）は、入力複素信号Ｕ、復調信号Ｖ、および周波数誤差補償量Ｆから位相補償量Ｈを求めることと、位相誤差補償量Ｈの変動から周波数誤差補償量Ｆを求めることを繰り返す方法である。
また、後者（特許文献３）については、ＬＭＳアルゴリズムに基づく波形等化部と組合せる手法が特許文献４に記載されている。
【０００８】
いずれも（特許文献２および特許文献３に記載の方法）具体的には復調信号Ｖの判定後の値Ｄ（またはトレーニング信号）と入力複素信号Ｕとの誤差を利用してウイナーフィルターの係数を更新するもので、本発明の基礎となるものである。
【０００９】
図１４は、復調信号Ｖの判定後の値Ｄ（またはトレーニング信号）と入力複素信号Ｕとの誤差を利用してウイナーフィルターの係数を更新する従来の復調装置の一例の構成をブロック図にて示している。
なお、図１４において、本発明復調装置には見られない判定回路４３は、復調信号Ｖが得られたかどうかを判定し、得られて以降誤差評価回路２を動作させるためのものである。
また、図１４においては、後述する本発明による復調装置（図１）との違いが明瞭となるように、図１と同一の構成要素には同一符号を付して示している。
【００１０】
【特許文献１】
特開２０００−３６７７７号公報
【特許文献２】
特開平５−２０７０８８号公報
【特許文献３】
特開平１０−３２２４０９号公報
【特許文献４】
特開平１１−１１２３９０号公報
【特許文献５】
特開２００１−１８９６８６号公報
【非特許文献１】
ＳｉｍｏｎＨａｙｋｉｎ著、「適応フィルタ理論」科学技術出版より平成１３年１月１０日刊行
【非特許文献２】
Ｋ．Ｎ．Ｏｈ“ＡＳｉｎｇｌｅ／ＭｕｌｔｉｌｅｖｅｌＭｏｄｕｌｕｓＡｌｇｏｒｉｔｈｍｆｏｒＢｌｉｎｄＥｑｕａｌｉｚａｔｉｏｎｏｆＱＡＭＳｉｇｎａｌｓ ”ＩＥＩＣＥＴｒａｎｓ．Ｖｏｌ．Ｅ８０Ａ，Ｎｏ．６，ｐｐ．１０３３−１０３８（１９９７）
【００１１】
【発明が解決しようとする課題】
しかし、このような判定値Ｄを利用する復調装置では、反射などの影響があると、正しくない判定値を基に動作することになり、初期引込みができないという問題がある。また、判定値を用いないブラインド等化アルゴリズムを適用することも考えられるが、そのままでは安定性に問題がある。
【００１２】
本発明の目的は、上述した問題を解決するとともに、トレーニング系列のない多値ＱＡＭ信号を復調する復調装置において、反射などによる歪みがあっても、チャンネル切り替えの際などに起こる周波数ずれに対して、速やかに安定した搬送波同期を得ることのでき、しかも、三角関数の値を算出する必要のない復調装置を提供することにある。
【００１３】
【課題を解決するための手段】
上記目的を達成するため、本発明復調方法は、変調入力信号に復調信号から得られた誤差評価値を複素乗算して更新信号を得て、該得られた更新信号と周波数誤差補償量とに基づいて位相誤差補償量を更新する第１のステップと、前記位相誤差補償量の変動に基づいて前記周波数誤差補償量を更新する第２のステップとからなる搬送波再生手順を具え、該搬送波再生手順で再生された搬送波を変調入力信号に複素乗算して復調を行う復調方法において、前記第１のステップにおいて前記位相誤差補償量をその絶対値または絶対値の近似値で、また、前記第２のステップにおいて前記周波数誤差補償量をその絶対値または絶対値の近似値でそれぞれ規格化するようにしたことを特徴とするものである。
【００１４】
また、本発明復調装置は、変調入力信号に復調信号から得られた誤差評価値を複素乗算して更新信号を得て、該得られた更新信号と周波数誤差補償量とに基づいて位相誤差補償量を更新する位相誤差補償量更新回路、および前記位相誤差補償量の変動に基づいて前記周波数誤差補償量を更新する周波数誤差補償量更新回路を具えた搬送波再生回路と、該搬送波再生回路で再生された搬送波を変調入力信号に複素乗算して復調信号を得る複素乗算器とを具えた復調装置において、前記位相誤差補償量更新回路で更新された位相誤差補償量をその絶対値または絶対値の近似値で、また、前記周波数誤差補償量更新回路で更新された周波数誤差補償量をその絶対値または絶対値の近似値でそれぞれ規格化する手段を具えていることを特徴とするものである。
【００１５】
また、本発明復調装置は、前記規格化が、前記位相誤差補償量更新回路および前記周波数誤差補償量更新回路でそれぞれ更新された誤差補償量について、実部、虚部の２乗和を計算し、計算結果の平方根を求めることで絶対値を得て、該得られた絶対値で、前記誤差補償量を除算することを特徴とするものである。
【００１６】
また、本発明復調装置は、前記規格化が、前記位相誤差補償量更新回路および前記周波数誤差補償量更新回路でそれぞれ更新された誤差補償量について、それぞれの実部、虚部の大小比較、ビットシフトおよび加算のみからなる近似演算によって行われるようにしたことを特徴とするものである。
【００１７】
また、本発明復調装置は、前記複素乗算器の出力側から前記誤差評価値を生成する回路の入力側の間に等化器を配置し、前記複素乗算器の出力信号に復調信号が現れるようになってから、前記等化器のタップ係数を前記誤差評価値を生成する回路の出力で制御するようにしたことを特徴とするものである。
【００１８】
【発明の実施の形態】
以下に添付図面を参照し、発明の実施の形態に基づいて本発明を詳細に説明する。
まず、本発明の第１の実施の形態についてその基本原理を説明する。
上述した、非特許文献２に記載されているアルゴリズム（ＭＣＭＡアルゴリズムは、ＱＡＭ信号を復調する際の準同期検波方式における搬送披再生回路にも適用することができ、搬送波とほぼ等しい周波数で準同期検披してベースバンド信号とした複素変調信号Ｕ（ｎ）の位相を位相補償量Ｈ（ｎ）で制御して復調信号
【外１】

を得る場合の、Ｈ（ｎ）を以下のようにして得ることができる。ここで
【外２】

は複素共役を示している。また、ｎはシンボル周期を単位とした時刻を表している。
【００１９】
ＭＣＭＡアルゴリズムでは、次の評価関数Ｊ（ｎ）を最小化するようにＨ（ｎ）を更新する。
【数１】

ここで、Ｅは期待値を表し、搬送波再生回路出力
【数２】

とし、
【数３】

を送信シンボルとして、
【数４】

である。
【００２０】
いま、任意の時刻ｎの位相誤差補償量Ｈ（ｎ）について、評価関数Ｊ（ｎ）の確率的勾配（瞬時勾配）を求め、この勾配と逆方向の微小量を位相誤差補償量Ｈ（ｎ）に加えて更新を繰り返すことで評価関数Ｊ（ｎ）を極小化する。これを式で表すと、微小量にするための係数をｃとして、
【数５】

となる。
【００２１】
ここで、
【外３】

は、期待値に関する勾配でなく瞬時値に対する勾配であることを表しており、
【外４】

は、
【数６】

として、Ｈに関する勾配を求めるための以下の偏微分を表す。
【数７】

【００２２】
これを整理すると、
【数８】

となる。ここで、μ＝４ｃはステップサイズである。μは、Ｈが収束するためにはＵの自己相関で決まる上限があり、それより小さな値に設定する必要がある。この式に従って更新したＨの複素共役と入力信号Ｕとを複素乗算すれば、位相誤差を除去した復調信号を得ることができる。
【００２３】
しかしながら、準同期検波の際の周波数誤差があると、上記の（５），（６）式に従ってＨを更新しても正しい復調信号が得られなくなる。なぜなら、Ｈの更新量はステップサイズに依存し、周波数誤差による位相変動量がこれより大きくなると追従できなくなるからである。
【００２４】
従って、上記（３）式を周波数誤差による位相変動量を考慮した式に変更する必要がある。時刻ｎから時刻ｎ＋１の間で周波数誤差による位相変動分を次のように周波数誤差補償量Ｆ（ｎ）で補正することとする。
【数９】

ここで、周波数誤差補償量Ｆ（ｎ）についても推定する必要がある。Ｆ（ｎ）については
【数１０】

を最小化するようにＦ（ｎ）を更新する。
【００２５】
これを式で表すと、
【数１１】

となる。これを（６），（７）式を用いて整理すると、
【数１２】

となる。ここで
【数１３】

である。
【００２６】
（７），（１０）式を用いて位相制御を行い、〔外１〕を得ることが、既知の三角関数の値を算出する必要のない復調装置に判定値を用いないブラインド等化アルゴリズムを適用した方法である。
また、これを実行する復調装置が図１４に示されている。
【００２７】
しかし、この方法では、（７），（１０）式によるＨ，Ｆの更新の際に、Ｈ，Ｆの振幅変動が大きくなる傾向があり、安定性の面で問題がある。
【００２８】
そこで、本発明では、Ｈ，Ｆの振幅を規格化することで安定性を向上させる。規格化は、必ずしもＨ，Ｆの更新の都度行う必要はなく、周期的に行っても、振幅誤差に閾値を設けてそれを越えたら行うようにしてもよいが、ここでは、Ｈ，Ｆの更新のたびに規格化を行うものとして、（７），（１０）式の代わりに
【数１４】

により更新を行う。これにより、〔外１〕を得ることで正しい復調動作が行われることになる。
【００２９】
以上が、本発明の第１の実施形態の基本原理である。
図１は、本発明復調装置の第１の実施形態をブロック図にて示している。
この図１を含めて、以下のブロック図では、二重線は複素スカラー量で表される信号線を表すこととする。
図１において、１，３は複素乗算器、２は誤差評価回路、４は位相誤差補償量更新回路、５，８は規格化回路、６，９は遅延回路、および７は周波数誤差補償量更新回路である。
【００３０】
動作につき説明する。
図１に示す回路は、入力信号Ｕ（ｎ）に位相誤差補償量Ｈ（ｎ）を複素乗算器１で複素乗算することで位相誤差を取り除き、復調信号Ｖ（ｎ）を得る回路である。復調信号Ｖ（ｎ）から誤差評価回路２により誤差評価値
【外５】

が得られ、得られた誤差評価値〔外５〕と入力信号Ｕ（ｎ）を複素乗算器３で複素乗算することにより更新信号Ｅ（ｎ）が得られる。位相誤差補償量更新回路４には、更新信号Ｅ（ｎ）、遅延回路６で遅延させた位相誤差補償量Ｈ（ｎ）、周波数誤差補償量Ｆ（ｎ）が入力され、その出力を規格化回路５により絶対値で規格化することで、次回の位相誤差補償に用いるＨ（ｎ＋１）が得られる。このＨ（ｎ＋１）が次のステップで遅延回路６より出力されることにより、Ｕ（ｎ＋１）の位相誤差補償が行われる。
【００３１】
また、周波数誤差補償量更新回路７には、更新信号Ｅ（ｎ）、位相誤差補償量Ｈ（ｎ）、遅延回路９で遅延させた周波数誤差補償量Ｆ（ｎ）が入力され、その出力を規格化回路８により絶対値で規格化することで、次回の周波数誤差補償に用いるＦ（ｎ＋１）が得られる。このＦ（ｎ＋１）が次のステップで遅延回路９より出力され、Ｈ（ｎ＋２），Ｆ（ｎ＋２）を得るために用いられる。
【００３２】
図２は、図１中の位相誤差補償量更新回路４の構成をブロック図にて示している。
図２において、１０は重み付け回路、１１は減算器、および１２は複素乗算器である。
【００３３】
動作につき説明する。
入力された更新信号Ｅ（ｎ）に、重み付け回路１０で、ステップサイズμの重み付けを施し、これを減算器１１において位相誤差補償量Ｈ（ｎ）から減算する．さらに減算器１１の出力と周波数誤差補償量Ｆ（ｎ）とを複素乗算器１２で複素乗算し、結果を出力する。ステップサイズμは、収束の状態に応じて、値を変えてもよい。
【００３４】
図３は、図１中の周波数誤差補償量更新回路７の構成をブロック図にて示している。
図３において、１３は重み付け回路、１４は複素共役回路、１５，１６は複素乗算器、および１７は減算器である。
【００３５】
動作につき説明する。
入力された更新信号Ｅ（ｎ）に、重み付け回路１３で、ステップサイズ
【外６】

の重み付けを施し、これと、位相誤差補償量Ｈ（ｎ）を複素共役回路１４を通して得られた
【外７】

とを、複素乗算器１５で複素乗算する。さらに周波数誤差補償量Ｆ（ｎ）と複素乗算器１６で複素乗算し、その結果を減算器１７において周波数誤差補償量Ｆ（ｎ）から減算し、結果を出力する。ステップサイズ〔外６〕は、収束の状態に応じて、値を変えてもよい。
【００３６】
図４は、図１中の誤差評価回路２の構成をブロック図にて示している。
図４において、１８，１９は２乗器、２０，２１は減算器、２２，２３は乗算器、および２４は符号反転回路である。
なお、図４において、実線は実スカラー量で表現される信号線を、また二重線は複素スカラー量で表される信号線をそれぞれ表している。
【００３７】
複素スカラー量で表現される復調信号Ｖ（ｎ）を実部ｖｒ、虚部ｖｉに分け、それぞれを２乗器１８，１９により２乗し、それら２乗した値から減算器２０，２１によりそれぞれ基準値を減算する。得られた結果のそれぞれに、乗算器２２，２３により実部ｖｒ、虚部ｖｉを乗算してｅｒ、ｅｉを得る。ｅｉについては、符号反転回路２４で符号反転したうえで、複素数化して誤差評価値
【数１５】

を得る。
これは、上述した第１の実施形態の基本原理の説明中の（６）式に相当し、基準値は（２）式から得られる。また、非特許文献２に記載されているように収束状況に応じて基準値を切替えてもよい。
【００３８】
図５は、図１中の規格化回路５，８で行われる演算をフローチャートにて示している。
この演算は、当該回路に入力された複素信号Ｘ（＝Ｘｒ＋ｊＸｉ）の実部Ｘｒ、虚部Ｘｉの２乗の和Ｙを計算し、Ｙの平方根Ｚを求めることで絶対値を得て、その絶対値で、入力された複素信号Ｘを除算することで規格化を行うものである。
【００３９】
以上の回路構成により、本発明の原理説明で用いた（７），（１０）式による位相誤差補償量Ｈ（ｎ）、周波数誤差補償量Ｆ（ｎ）の更新において、更新の都度、規格化によりその振幅変動を押さえることになり、その結果、位相誤差の安定な補償が可能になり、復調に使用して安定な搬送波が再生される。
なお、規格化を行うにあたっては、絶対値Ｚに近似した値を用い、これで規格化してもよい。
【００４０】
次に、本発明の第２の実施形態について説明する。
第２の実施形態は、図５における規格化回路での複素数Ｘ（＝Ｘｒ＋ｊＸｉ）に対する絶対値演算を、平方根演算が不要な近似演算に変更したものである。絶対値Ｚの近似式は次の通りである。
【数１６】

【００４１】
この近似式自体は、例えば、特許文献５に等化プロセスにおける誤差量計算の近似方法として記載されている既知の近似式である。
図６は、この近似式を使用する場合の規格化演算をフローチャートにて示している。
図６に示すように、入力された複素信号Ｘ（＝Ｘｒ＋ｊＸｉ）の実部Ｘｒ、虚部Ｘｉの絶対値の大小を比較し、｜Ｘｒ｜＞｜Ｘｉ｜であれば、ＭＩＮ＝｜Ｘｉ｜，ＭＡＸ＝｜Ｘｒ｜とし、そうでなければ、ＭＩＮ＝｜Ｘｒ｜，ＭＡＸ＝｜Ｘｉ｜とする．次に、ＭＡＸを４で割る。これは、ＭＡＸを２ビットだけ右にシフトすることで実現できる。シフトした結果をＳＭＡＸとする。
【００４２】
さらに、ＭＩＮからＳＭＡＸを減算した値をＹとし、その正負を判断する。Ｙ＜０であれば、ＭＡＸを２で複素信号Ｘの絶対値Ｚとして出力し、そうでなければ、ＭＡＸを２で割る。これは、ＭＡＸを１ビットだけ右にシフトすることで実現できる。シフトした結果をＹＹとする。ＭＡＸとＹＹの和Ｚを求め、これを複素信号Ｘの絶対値として出力する。
以上、絶対値の近似演算プロセスを用いることにより、搬送波再生回路を安定化させるための規格化回路を極めて効率的に実現することができる。
【００４３】
次に、本発明復調装置の第３の実施形態について説明する。
図７は、本発明復調装置の第３の実施形態をブロック図にて示している。
この第３の実施形態は、図７に示すように、前述した第１の実施形態中、複素乗算器１の出力側から誤差評価回路２の入力側の間に等化器２５を配置するとともに、複素乗算器３に供給される入力信号Ｕを等化器２５相当時間分遅延させる遅延回路２６を、複素乗算器３の入力信号Ｕ供給側に配置したものであり、これは、誤差評価回路２を搬送波再生回路と等化器２５が共用する構成となっている。
なお、誤差評価回路２の出力側と等化器２５の間には、スイッチＳＷが配置されているが、この動作については次に説明する。
【００４４】
図８は、図７中の等化器２５を、判定帰還等化器に構成した場合をブロック図にて示している。
図８において、２６はＦｅｅｄ−ＦｏｗａｒｄＦＩＲＦｉｌｔｅｒ（ＦＦＦＦ）、２７，３１は係数更新部、２８は加算器、２９は判定回路、および３０はＦｅｅｄ−ＢａｃｋＦＩＲＦｉｌｔｅｒ（ＦＢＦＦ）である。
【００４５】
図７、図８の動作を説明する。
図７に示すように、等化器２５が入ることにより、復調信号Ｖを得るまでの時間遅れが発生するため、遅延回路２６により、更新信号Ｅを得るための入力信号Ｕをその分遅延させる。初期段階では、図７、図８に示すスイッチＳＷを開くことにより、誤差評価回路２の出力は搬送波再生回路でのみ利用され、等化器２５には入力されないようにしてＦＩＲＦｉｌｔｅｒの初期のタップ係数を維持するようにし、搬送披再生回路が収束してきた段階で、スイッチＳＷを閉じて誤差評価回路２の出力を等化器２５に入力して、等化器を動作させることも可能である。ここで、ＦＩＲＦｉｌｔｅｒのタップ係数の更新を開始するまでは、等化器２５は単なる遅延回路となるように、初期タップ係数を与えておく。
【００４６】
次に、本発明復調装置の第４の実施形態について説明する。
図９は、本発明復調装置の第４の実施形態をブロック図にて示している。
本実施形態は、図７に示した等化器２５を通した信号と、通さない信号を切替スイッチＳＷ′で切り替えて誤差評価回路２に供給するようにしたものである。
【００４７】
すなわち、初期段階で等化器２５を動作させない状態においては、搬送波再生のループ遅延を短くするため、等化器入力前の信号（複素乗算器１の出力信号）を誤差評価回路２に直接入力する。そして、等化器２５を動作きせる段階では、図７におけると同様に等化器２５が入り、誤差評価回路２を搬送波再生回路と等化器２５が共用する。それと同時に更新信号Ｅを得るために、その分、切替スイッチＳＷ″で切り替えて遅延回路２６で遅延させた入力信号Ｕを用いる。
【００４８】
図１０は、本発明復調装置の第３の実施形態、すなわち等化器を配置した復調装置において、シミュレーションで得られた１０２４ＱＡＭのコンスタレーションを示している。
このコンスタレーションは、受信Ｃ／Ｎ＝３７ｄＢ、準同期検波の周波数ずれがシンボルレートの０．３％、Ｄ／Ｕ＝１１ｄＢの反射があると仮定した受信環境下で得られたものである。
【００４９】
図１１は、本発明による位相誤差補償量Ｈ、周波数誤差補償量Ｆの規格化を行わなかった場合のコンスタレーションを、比較例として示している。
比較例では、振幅変動により正しいコンスタレーションが得られず、そのため、安定した搬送波の再生および等化が実現されていない。
なお、等化器の構成は、Ｆｅｅｄ−ＦｏｗａｒｄＦＩＲＦｉｌｔｅｒ（ＦＦＦＦ）がタップ数７でタップ間隔はシンボル周期の１／２、また、Ｆｅｅｄ−ＢａｃｋＦＩＲＦｉｌｔｅｒ（ＦＢＦＦ）がタップ数３２でタップ間隔はシンボル周期と等しくした。
【００５０】
以上の説明においては、本発明復調装置を構成するのに、ＭＣＭＡアルゴリズムに基いた誤差評価回路を使用するものとしたが、本発明は、それに限定されるものではない。
【００５１】
【発明の効果】
本発明によれば、三角関数の値を算出する必要のない搬送波再生回路において、ブラインド等化アルゴリズムを適用して位相誤差補償量Ｈを更新することで、反射のある環境下で多値ＱＡＭ伝送を行う場合に、判定誤りが生じやすい状況においても初期引き込みを可能とし、その際に、更新のたびに位相誤差補償量Ｈ、周波数誤差補償最Ｆをその絶対値で規格化することにより、位相誤差補償量Ｈ、周波数誤差補償最Ｆの振幅変動をなくし、搬送波再生動作を安定化することを可能にした。
【００５２】
また、本発明によれば、規格化のための絶対値演算に、大小比較、ビットシフト、加算のみからなる近似演算を用いることで、平方根演算を行う場合と比較して回路規模を小さくすることが可能となった。
【図面の簡単な説明】
【図１】本発明復調装置の第１の実施形態をブロック図にて示している。
【図２】図１中の位相誤差補償量更新回路の構成をブロック図にて示している。
【図３】図１中の周波数誤差補償量更新回路の構成をブロック図にて示している。
【図４】図１中の誤差評価回路の構成をブロック図にて示している。
【図５】図１中の規格化回路で行われる演算をフローチャートにて示している。
【図６】誤差量計算に近似式を使用する場合（本発明復調装置の第２の実施形態）の規格化演算をフローチャートにて示している。
【図７】本発明復調装置の第３の実施形態をブロック図にて示している。
【図８】図７中の等化器を、判定帰還等化器に構成した場合をブロック図にて示している。
【図９】本発明復調装置の第４の実施形態をブロック図にて示している。
【図１０】本発明復調装置の第３の実施形態について、シミュレーションで得られた１０２４ＱＡＭのコンスタレーションを示している。
【図１１】本発明による位相誤差補償量Ｈ、周波数誤差補償量Ｆの規格化を行わなかった場合のコンスタレーションを、比較例として示している。
【図１２】従来のＱＡＭ復調に用いられる復調装置の一例の構成をブロック図にて示している。
【図１３】図１２中の搬送波再生部の一構成例をブロック図にて示している。
【図１４】復調信号Ｖの判定後の値Ｄ（またはトレーニング信号）と入力複素信号Ｕとの誤差を利用してウイナーフィルターの係数を更新する従来の復調装置の一例の構成をブロック図にて示している。
【符号の説明】
１，３複素乗算器
２誤差評価回路
４位相誤差補償量更新回路
５，８規格化回路
６，９遅延回路
７周波数誤差補償量更新回路
１０重み付け回路
１１減算器
１２複素乗算器
１３重み付け回路
１４複素共役回路
１５，１６複素乗算器
１７減算器
１８，１９２乗器
２０，２１減算器
２２，２３乗算器
２４符号反転回路
２５等化器
２６遅延回路
２７Ｆｅｅｄ−ＦｏｗａｒｄＦＩＲＦｉｌｔｅｒ（ＦＦＦＦ）
２８，３２係数更新部
２９加算器
３０判定回路
３１Ｆｅｅｄ−ＢａｃｋＦＩＲＦｉｌｔｅｒ（ＦＢＦＦ）
３３Ａ−Ｄ変換器（Ａ／Ｄ）
３４準同期検波部
３５タイミング再生部
３６ロールオフフィルタ
３７搬送波再生部
３８判定帰還等化器
３９位相検出部
４０ループフィルタ
４１デジタルＶＣＯ
４２複素乗算器
４３判定回路
ＳＷスイッチ
ＳＷ′、ＳＷ″ 切替スイッチ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a demodulation method and apparatus, and more particularly, to a demodulation method and apparatus for demodulating a multilevel QAM signal without a training sequence.
[0002]
[Prior art]
The QAM system, which is one of the digital transmission systems, is a transmission system that has been used in the field of microwave radio communication for a long time. In recent years, the QAM system has been used in the field of cable transmission for retransmission of digital broadcasting and cable modems. Thus, 64QAM and 256QAM have been put to practical use.
[0003]
In cable transmission, the main issues are to be able to cope with transmission distortion due to multiple reflections in the cable and to be able to quickly recover carrier waves even when there is a frequency error in the carrier at the time of channel switching. It is desired to solve the problem without using a training sequence. Further, in order to reduce the cost, a device has been devised in which the A / D conversion is performed as much as possible in the preceding stage of the device, and most of the signal processing is performed by digital signal processing to make the device an LSI.
[0004]
FIG. 12 is a block diagram showing a configuration of an example of a demodulation device used for conventional QAM demodulation.
In FIG. 12, in this demodulation device, an IF signal which is a modulation input signal is A / D (33) by an A / D converter, quasi-synchronous detection (34) for quadrature detection at a fixed frequency, and a timing recovery unit (35). ), The waveform is shaped by a roll-off filter (36), and then input to a decision feedback equalizer (38) via a carrier recovery unit (37) to perform a waveform equalization process to obtain a demodulated output. I have. The reference numerals in parentheses are the same as those in FIG.
Further, in the same device, before the roll-off filter (36) processing, the symbol timing is recovered by the timing reproducing unit (35).
[0005]
In cable transmission, as shown in FIG. 12, it is common to use a decision feedback equalizer 37 which is excellent in equalization characteristics and can achieve high speed by reducing the amount of calculation, for equalizing waveform distortion due to reflection. It is. The decision feedback equalizer is configured as shown in FIG. 8, which is also used in the description of the present invention. In particular, in a Feed-Back FIR Filter (FBFF) (indicated by reference numeral 30 in FIG. 8), the decision value is fed back. Therefore, I and Q signals having a small phase error need to be input in advance. As a configuration, there is also a configuration in which a carrier recovery circuit is placed after a Feed-Forward FIR Filter (FFFF) of a decision feedback equalizer. As an algorithm for adaptively converging the coefficient of the decision feedback equalizer without using a training sequence, there are known blind equalization algorithms such as LMS algorithm and RCA and CMA using decision values (for example, Non-Patent Document 1). reference).
Further, as a blind equalization algorithm suitable for multi-level QAM, there are an algorithm described in Patent Document 1 and an MCMA algorithm described in Non-Patent Document 2.
[0006]
FIG. 13 is a block diagram showing an example of the configuration of the carrier recovery unit (37) in FIG.
In FIG. 13, the digital VCO (41) is controlled by feeding back the phase error information detected by the phase detector (39) via the loop filter (40), and the VCO output and the input signal U are subjected to complex multiplication (42). ) To remove a phase error due to a carrier frequency error or the like from the quasi-coherently detected I signal and Q signal. As a method for obtaining the phase error information, a method using a decision value (a value of a closest point in a constellation pattern on an IQ plane) (decision-directed algorithm (DDA)), a Costas method not using a decision value There is.
Further, the digital VCO (41) realized by digital signal processing requires a numerical table for trigonometric function operation, and the circuit scale increases as the accuracy improves.
[0007]
On the other hand, as a demodulation method that does not require a trigonometric function operation, there are methods described in Patent Literature 2 and Patent Literature 3. The former (Patent Literature 2) is a method of repeatedly calculating a frequency error compensation amount F from a variation value of a cross-correlation between an input complex signal U and a demodulated signal V and calculating a phase error compensation amount H based on the frequency error compensation amount. Patent Literature 3) discloses a method of repeatedly obtaining a phase compensation amount H from an input complex signal U, a demodulated signal V, and a frequency error compensation amount F, and obtaining a frequency error compensation amount F from a change in the phase error compensation amount H. It is.
As for the latter (Patent Literature 3), Patent Literature 4 describes a method of combining with the waveform equalizer based on the LMS algorithm.
[0008]
In each case (methods described in Patent Literatures 2 and 3), specifically, the coefficient of the Wiener filter is calculated using the error between the value D (or the training signal) after the determination of the demodulated signal V and the input complex signal U. It is an update and forms the basis of the present invention.
[0009]
FIG. 14 is a block diagram showing a configuration of an example of a conventional demodulation apparatus that updates a coefficient of a Wiener filter using an error between a value D (or a training signal) after the determination of the demodulated signal V and the input complex signal U. Is shown.
In FIG. 14, a determination circuit 43 not found in the demodulation device of the present invention determines whether or not the demodulated signal V is obtained, and operates the error evaluation circuit 2 after the determination.
In FIG. 14, the same components as those in FIG. 1 are denoted by the same reference numerals so that the difference from the demodulator (FIG. 1) according to the present invention described later becomes clear.
[0010]
[Patent Document 1]
JP 2000-36777 A
[Patent Document 2]
JP-A-5-207088
[Patent Document 3]
JP-A-10-322409
[Patent Document 4]
JP-A-11-112390
[Patent Document 5]
JP 2001-189686 A
[Non-patent document 1]
Simon Haykin, "Adaptive Filter Theory," published by Science and Technology Publishing on January 10, 2001.
[Non-patent document 2]
K. N. Oh "A Single / Multilevel Modulus Algorithm for Blind Equalization of QAM Signals" IEICE Trans. Vol. E80A, No. 6, pp. 1033-1038 (1997)
[0011]
[Problems to be solved by the invention]
However, the demodulation apparatus using such a determination value D operates based on an incorrect determination value under the influence of reflection or the like, and has a problem that initial pull-in cannot be performed. Further, it is conceivable to apply a blind equalization algorithm that does not use a judgment value, but there is a problem in stability as it is.
[0012]
SUMMARY OF THE INVENTION An object of the present invention is to solve the above-mentioned problem and to provide a demodulator for demodulating a multi-valued QAM signal without a training sequence. Another object of the present invention is to provide a demodulation device that can quickly and stably achieve carrier synchronization and that does not need to calculate the value of a trigonometric function.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, the demodulation method of the present invention obtains an update signal by complexly multiplying a modulation input signal by an error evaluation value obtained from the demodulated signal, and obtains the obtained update signal and a frequency error compensation amount. And a second step of updating the frequency error compensation amount based on the variation of the phase error compensation amount, based on the variation of the phase error compensation amount. In the demodulation method for performing complex demodulation by multiplying the modulated input signal by the carrier reproduced in the step (a), demodulating the phase error compensation amount in the first step with an absolute value or an approximate value of the absolute value, and the second step. In the step, the frequency error compensation amount is normalized by an absolute value or an approximate value of the absolute value.
[0014]
Also, the demodulation device of the present invention obtains an update signal by complexly multiplying the modulation input signal by an error evaluation value obtained from the demodulated signal, and performs phase error compensation based on the obtained update signal and the frequency error compensation amount. A carrier regenerating circuit including a phase error compensation amount updating circuit for updating the amount, a frequency error compensation amount updating circuit for updating the frequency error compensation amount based on the variation of the phase error compensation amount, and a carrier wave reproducing circuit. And a complex multiplier for obtaining a demodulated signal by complexly multiplying the modulated carrier by the modulated input signal, wherein the phase error compensation amount updated by the phase error compensation amount updating circuit is represented by an absolute value or an absolute value. Means for normalizing the frequency error compensation amount updated by the frequency error compensation amount update circuit with an absolute value or an approximate value of the absolute value, respectively. A.
[0015]
Further, the demodulation device of the present invention calculates the sum of squares of the real part and the imaginary part of the error compensation amounts updated by the normalization and the phase error compensation amount update circuits and the frequency error compensation amount update circuits, respectively. The absolute value is obtained by calculating the square root of the calculation result, and the error compensation amount is divided by the obtained absolute value.
[0016]
Further, the demodulation device according to the present invention is characterized in that, for the error compensation amounts updated by the phase error compensation amount updating circuit and the frequency error compensation amount updating circuit, the real part and the imaginary part are compared, This is characterized in that the calculation is performed by an approximation operation consisting of only shift and addition.
[0017]
Further, in the demodulation device of the present invention, an equalizer is arranged between an output side of the complex multiplier and an input side of a circuit for generating the error evaluation value, so that a demodulated signal appears in an output signal of the complex multiplier. After that, the tap coefficient of the equalizer is controlled by the output of the circuit that generates the error evaluation value.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, the present invention will be described in detail based on embodiments with reference to the accompanying drawings.
First, the basic principle of the first embodiment of the present invention will be described.
The algorithm described in Non-Patent Document 2 (the MCMA algorithm can also be applied to a carrier reproduction circuit in a quasi-synchronous detection method when demodulating a QAM signal, and is quasi-synchronized at a frequency substantially equal to the carrier. The demodulated signal is obtained by controlling the phase of the complex modulated signal U (n) which has been detected and used as the baseband signal with the phase compensation amount H (n).
[Outside 1]

H (n) can be obtained as follows. here
[Outside 2]

Indicates a complex conjugate. Further, n represents time in units of symbol periods.
[0019]
In the MCMA algorithm, H (n) is updated so as to minimize the next evaluation function J (n).
(Equation 1)

Here, E represents an expected value, and the carrier wave recovery circuit output
(Equation 2)

age,
[Equation 3]

As a transmission symbol,
(Equation 4)

It is.
[0020]
Now, for a phase error compensation amount H (n) at an arbitrary time n, a stochastic gradient (instantaneous gradient) of the evaluation function J (n) is obtained, and a small amount in a direction opposite to the gradient is calculated as a phase error compensation amount H (n). ) And updating is repeated to minimize the evaluation function J (n). When this is expressed by an equation, a coefficient for making a minute amount is c, and
(Equation 5)

It becomes.
[0021]
here,
[Outside 3]

Indicates that the gradient is not for the expected value but for the instantaneous value.
[Outside 4]

Is
(Equation 6)

Represents the following partial derivative for obtaining the gradient with respect to H.
(Equation 7)

[0022]
To sort this out,
(Equation 8)

It becomes. Here, μ = 4c is the step size. μ has an upper limit determined by the autocorrelation of U in order for H to converge, and must be set to a smaller value. By performing complex multiplication of the complex conjugate of H updated according to this equation and the input signal U, a demodulated signal from which a phase error has been removed can be obtained.
[0023]
However, if there is a frequency error at the time of quasi-synchronous detection, a correct demodulated signal cannot be obtained even if H is updated according to the above equations (5) and (6). This is because the update amount of H depends on the step size, and if the amount of phase variation due to the frequency error is larger than this, it becomes impossible to follow.
[0024]
Therefore, it is necessary to change the above equation (3) to an equation that takes into account the amount of phase fluctuation due to frequency error. From time n to time n + 1, the phase variation due to the frequency error is corrected by the frequency error compensation amount F (n) as follows.
(Equation 9)

Here, it is necessary to estimate the frequency error compensation amount F (n). About F (n)
(Equation 10)

F (n) is updated so that is minimized.
[0025]
Expressing this as an equation,
[Equation 11]

It becomes. When this is rearranged using equations (6) and (7),
(Equation 12)

It becomes. here
(Equation 13)

It is.
[0026]
By performing phase control using equations (7) and (10) and obtaining [1], a blind equalization algorithm that does not use a decision value can be used in a demodulator that does not need to calculate a known trigonometric function value. This is the method applied.
FIG. 14 shows a demodulator for performing this.
[0027]
However, in this method, when H and F are updated according to the equations (7) and (10), the amplitude fluctuations of H and F tend to be large, and there is a problem in stability.
[0028]
Therefore, in the present invention, the stability is improved by normalizing the amplitudes of H and F. The normalization need not always be performed each time H and F are updated, and may be performed periodically or when a threshold value is set for the amplitude error and the amplitude error exceeds the threshold value. Assuming that the standardization is performed each time an update is performed, instead of the equations (7) and (10)
[Equation 14]

Update by. Thus, a correct demodulation operation is performed by obtaining [1].
[0029]
The above is the basic principle of the first embodiment of the present invention.
FIG. 1 is a block diagram showing a first embodiment of the demodulation device of the present invention.
In the following block diagrams including FIG. 1, a double line indicates a signal line represented by a complex scalar quantity.
In FIG. 1, 1 and 3 are complex multipliers, 2 is an error evaluation circuit, 4 is a phase error compensation amount updating circuit, 5 and 8 are normalization circuits, 6, 9 are delay circuits, and 7 is a frequency error compensation amount updating. Circuit.
[0030]
The operation will be described.
The circuit shown in FIG. 1 is a circuit that removes a phase error by complexly multiplying an input signal U (n) by a phase error compensation amount H (n) by a complex multiplier 1 to obtain a demodulated signal V (n). Error evaluation value from demodulated signal V (n) by error evaluation circuit 2
[Outside 5]

Is obtained, and the obtained error evaluation value [Eq. 5] and the input signal U (n) are complex-multiplied by the complex multiplier 3 to obtain the update signal E (n). The phase error compensation amount update circuit 4 receives the update signal E (n), the phase error compensation amount H (n) and the frequency error compensation amount F (n) delayed by the delay circuit 6, and normalizes the output. By normalizing with the absolute value by the circuit 5, H (n + 1) used for the next phase error compensation is obtained. This H (n + 1) is output from the delay circuit 6 in the next step, so that the phase error of U (n + 1) is compensated.
[0031]
The frequency error compensation amount update circuit 7 receives the update signal E (n), the phase error compensation amount H (n), and the frequency error compensation amount F (n) delayed by the delay circuit 9, and outputs the output. By normalizing with the absolute value by the normalizing circuit 8, F (n + 1) used for the next frequency error compensation can be obtained. This F (n + 1) is output from the delay circuit 9 in the next step, and is used to obtain H (n + 2) and F (n + 2).
[0032]
FIG. 2 is a block diagram showing the configuration of the phase error compensation amount updating circuit 4 in FIG.
In FIG. 2, reference numeral 10 denotes a weighting circuit, 11 denotes a subtractor, and 12 denotes a complex multiplier.
[0033]
The operation will be described.
The input update signal E (n) is weighted by the weighting circuit 10 with a step size μ, and this is subtracted from the phase error compensation amount H (n) by the subtractor 11. Further, the output of the subtracter 11 and the frequency error compensation amount F (n) are complex-multiplied by the complex multiplier 12, and the result is output. The value of the step size μ may be changed according to the convergence state.
[0034]
FIG. 3 is a block diagram showing a configuration of the frequency error compensation amount updating circuit 7 in FIG.
In FIG. 3, 13 is a weighting circuit, 14 is a complex conjugate circuit, 15 and 16 are complex multipliers, and 17 is a subtractor.
[0035]
The operation will be described.
A weighting circuit 13 applies a step size to the input update signal E (n).
[Outside 6]

And the phase error compensation amount H (n) is obtained through the complex conjugate circuit 14.
[Outside 7]

Are multiplied by a complex multiplier 15. Further, a complex multiplication is performed by the complex multiplier 16 with the frequency error compensation amount F (n), and the result is subtracted from the frequency error compensation amount F (n) by the subtracter 17, and the result is output. The value of the step size [6] may be changed according to the convergence state.
[0036]
FIG. 4 is a block diagram showing a configuration of the error evaluation circuit 2 in FIG.
In FIG. 4, 18 and 19 are squarers, 20 and 21 are subtractors, 22 and 23 are multipliers, and 24 is a sign inverting circuit.
In FIG. 4, a solid line represents a signal line represented by a real scalar quantity, and a double line represents a signal line represented by a complex scalar quantity.
[0037]
The demodulated signal V (n) expressed by a complex scalar quantity is divided into a real part vr and an imaginary part vi, each of which is squared by the squarers 18 and 19, and subtracted by the subtractors 20 and 21 from the squared values. Subtract the reference value. Each of the obtained results is multiplied by the real part vr and the imaginary part vi by the

multipliers

22 and 23 to obtain er and ei. ei is sign-inverted by the sign-inverting circuit 24 and then converted to a complex number to obtain an error evaluation value.
[Equation 15]

Get.
This corresponds to equation (6) in the description of the basic principle of the first embodiment, and the reference value is obtained from equation (2). Further, as described in Non-Patent Document 2, the reference value may be switched according to the convergence state.
[0038]
FIG. 5 is a flowchart showing operations performed by the

normalization circuits

5 and 8 in FIG.
This operation calculates the sum Y of the square of the real part Xr and the imaginary part Xi of the complex signal X (= Xr + jXi) input to the circuit, obtains the square root Z of Y, obtains the absolute value, Normalization is performed by dividing the input complex signal X by the absolute value.
[0039]
With the above circuit configuration, in updating the phase error compensation amount H (n) and the frequency error compensation amount F (n) according to the equations (7) and (10) used in the description of the principle of the present invention, the standardization is performed every time the update is performed. As a result, the amplitude fluctuation is suppressed, and as a result, a stable compensation of the phase error becomes possible, and a stable carrier wave is reproduced for use in demodulation.
In performing the normalization, a value approximating the absolute value Z may be used, and the standardization may be performed using this value.
[0040]
Next, a second embodiment of the present invention will be described.
In the second embodiment, the absolute value operation for the complex number X (= Xr + jXi) in the normalization circuit in FIG. 5 is changed to an approximate operation that does not require a square root operation. The approximate expression of the absolute value Z is as follows.
(Equation 16)

[0041]
The approximation formula itself is, for example, a known approximation formula described in Patent Document 5 as an approximation method for calculating an error amount in the equalization process.
FIG. 6 is a flowchart showing the normalization calculation using this approximation formula.
As shown in FIG. 6, the magnitudes of the absolute values of the real part Xr and the imaginary part Xi of the input complex signal X (= Xr + jXi) are compared, and if | Xr |> | Xi |, MIN = | Xi | , MAX = | Xr |, otherwise MIN = | Xr |, MAX = | Xi |. Next, MAX is divided by four. This can be realized by shifting MAX to the right by 2 bits. The result of the shift is defined as SMAX.
[0042]
Further, a value obtained by subtracting SMAX from MIN is set to Y, and the sign is determined. If Y <0, MAX is output as 2 and the absolute value Z of the complex signal X is output; otherwise, MAX is divided by 2. This can be realized by shifting MAX one bit to the right. The result of the shift is defined as YY. The sum Z of MAX and YY is obtained, and this is output as the absolute value of the complex signal X.
As described above, the normalization circuit for stabilizing the carrier recovery circuit can be realized very efficiently by using the absolute value approximation calculation process.
[0043]
Next, a third embodiment of the demodulation device of the present invention will be described.
FIG. 7 is a block diagram showing a third embodiment of the demodulation device of the present invention.
In the third embodiment, as shown in FIG. 7, the equalizer 25 is arranged between the output side of the complex multiplier 1 and the input side of the error evaluation circuit 2 in the first embodiment. , A delay circuit 26 for delaying the input signal U supplied to the complex multiplier 3 by the time equivalent to the equalizer 25 is disposed on the input signal U supply side of the

complex multiplier

3, 2 is shared by the carrier recovery circuit and the equalizer 25.
Note that a switch SW is arranged between the output side of the error evaluation circuit 2 and the equalizer 25. This operation will be described below.
[0044]
FIG. 8 is a block diagram showing a case where the equalizer 25 in FIG. 7 is configured as a decision feedback equalizer.
In FIG. 8, reference numeral 26 denotes a feed-forward FIR filter (FFFF),

reference numerals

27 and 31 denote coefficient update units, reference numeral 28 denotes an adder, reference numeral 29 denotes a determination circuit, and reference numeral 30 denotes a feed-back FIR filter (FBFF).
[0045]
The operation of FIGS. 7 and 8 will be described.
As shown in FIG. 7, when the equalizer 25 enters, a time delay occurs until the demodulated signal V is obtained. Therefore, the delay circuit 26 delays the input signal U for obtaining the update signal E by that amount. . In the initial stage, by opening the switch SW shown in FIGS. 7 and 8, the output of the error evaluation circuit 2 is used only in the carrier recovery circuit, and is not input to the equalizer 25, so that the initial tap of the FIR filter is started. It is also possible to maintain the coefficients and, at the stage when the carrier reproduction circuit has converged, close the switch SW and input the output of the error evaluation circuit 2 to the equalizer 25 to operate the equalizer. . Here, until the update of the tap coefficients of the FIR filter is started, the initial tap coefficients are given so that the equalizer 25 becomes a simple delay circuit.
[0046]
Next, a fourth embodiment of the demodulation device of the present invention will be described.
FIG. 9 is a block diagram showing a fourth embodiment of the demodulation device of the present invention.
In this embodiment, the signal passed through the equalizer 25 shown in FIG. 7 and the signal not passed therethrough are switched by the changeover switch SW ′ and supplied to the error evaluation circuit 2.
[0047]
That is, when the equalizer 25 is not operated in the initial stage, the signal before the input to the equalizer (the output signal of the complex multiplier 1) is directly input to the error evaluation circuit 2 in order to reduce the loop delay of the carrier wave recovery. I do. Then, at the stage where the equalizer 25 is operated, the equalizer 25 is turned on as in FIG. 7, and the error evaluation circuit 2 is shared by the carrier recovery circuit and the equalizer 25. At the same time, in order to obtain the update signal E, the input signal U switched by the switch SW ″ and delayed by the delay circuit 26 is used accordingly.
[0048]
FIG. 10 shows a 1024 QAM constellation obtained by simulation in the third embodiment of the demodulation device of the present invention, that is, in a demodulation device provided with an equalizer.
This constellation was obtained under a reception environment assuming that reception C / N = 37 dB, frequency deviation of quasi-synchronous detection is 0.3% of the symbol rate, and D / U = 11 dB is reflected.
[0049]
FIG. 11 shows, as a comparative example, a constellation when the phase error compensation amount H and the frequency error compensation amount F according to the present invention are not normalized.
In the comparative example, a correct constellation was not obtained due to the amplitude fluctuation, and therefore, stable carrier wave reproduction and equalization were not realized.
The equalizer has a feed-forward FIR filter (FFFF) with a tap number of 7 and a tap interval of の of the symbol period, and a feed-back FIR filter (FBFF) with a tap number of 32 and a tap interval of 32. It was made equal to the symbol period.
[0050]
In the above description, an error evaluation circuit based on the MCMA algorithm is used to configure the demodulation device of the present invention, but the present invention is not limited to this.
[0051]
【The invention's effect】
According to the present invention, in a carrier recovery circuit that does not need to calculate the value of a trigonometric function, the amount of phase error compensation H is updated by applying a blind equalization algorithm, so that multi-level QAM transmission can be performed in a reflective environment. Is performed, initial pull-in can be performed even in a situation where a determination error is likely to occur. At this time, the phase error compensation amount H and the frequency error compensation maximum F are standardized by their absolute values each time updating is performed, so that the phase The amplitude fluctuations of the error compensation amount H and the frequency error compensation maximum F have been eliminated, and the carrier recovery operation can be stabilized.
[0052]
Further, according to the present invention, by using an approximation operation consisting only of magnitude comparison, bit shift, and addition for an absolute value operation for normalization, the circuit scale can be reduced as compared with a case where a square root operation is performed. Became possible.
[Brief description of the drawings]
FIG. 1 is a block diagram showing a first embodiment of a demodulation device of the present invention.
FIG. 2 is a block diagram showing a configuration of a phase error compensation amount updating circuit in FIG. 1;
FIG. 3 is a block diagram showing a configuration of a frequency error compensation amount updating circuit in FIG. 1;
FIG. 4 is a block diagram showing a configuration of an error evaluation circuit in FIG. 1;
FIG. 5 is a flowchart illustrating an operation performed by the normalization circuit in FIG. 1;
FIG. 6 is a flowchart illustrating a normalization calculation when an approximation formula is used for calculating an error amount (a second embodiment of the demodulation device of the present invention).
FIG. 7 is a block diagram showing a third embodiment of the demodulation device of the present invention.
8 is a block diagram showing a case where the equalizer in FIG. 7 is configured as a decision feedback equalizer.
FIG. 9 is a block diagram showing a fourth embodiment of the demodulation device of the present invention.
FIG. 10 shows a 1024 QAM constellation obtained by simulation for a third embodiment of the demodulation device of the present invention.
FIG. 11 shows, as a comparative example, a constellation in which the phase error compensation amount H and the frequency error compensation amount F according to the present invention are not normalized.
FIG. 12 is a block diagram showing a configuration of an example of a demodulation device used for conventional QAM demodulation.
FIG. 13 is a block diagram showing an example of a configuration of a carrier recovery unit in FIG. 12;
FIG. 14 is a block diagram illustrating a configuration of an example of a conventional demodulation apparatus that updates a coefficient of a Wiener filter using an error between a value D (or a training signal) after the determination of a demodulated signal V and an input complex signal U. Is shown.
[Explanation of symbols]
1,3 complex multiplier
2 Error evaluation circuit
4 Phase error compensation amount update circuit
5,8 Normalization circuit
6,9 delay circuit
7 Frequency error compensation amount update circuit
10 Weighting circuit
11 Subtractor
12 Complex multiplier
13 Weighting circuit
14 Complex conjugate circuit
15,16 complex multiplier
17 Subtractor
18, 19 squarer
20,21 Subtractor
22,23 Multiplier
24 Sign inversion circuit
25 Equalizer
26 Delay circuit
27 Feed-Forward FIR Filter (FFFF)
28, 32 coefficient update unit
29 adder
30 judgment circuit
31 Feed-Back FIR Filter (FBFF)
33 AD converter (A / D)
34 Quasi-synchronous detector
35 Timing playback unit
36 Roll-off filter
37 Carrier recovery unit
38 Decision feedback equalizer
39 Phase detector
40 Loop filter
41 Digital VCO
42 complex multiplier
43 Judgment circuit
SW switch
SW ', SW "changeover switch

Claims

A first step of obtaining an update signal by complexly multiplying the modulation input signal by an error evaluation value obtained from the demodulated signal and updating the phase error compensation amount based on the obtained update signal and the frequency error compensation amount When,
And a second step of updating the frequency error compensation amount based on the variation of the phase error compensation amount. The method further comprises: complexly multiplying the modulated carrier signal reproduced by the carrier recovered in the carrier wave restoration procedure. In the demodulation method of performing
In the first step, the phase error compensation amount is normalized by its absolute value or an approximate value of the absolute value, and in the second step, the frequency error compensation amount is normalized by its absolute value or an approximate value of the absolute value, respectively. A demodulation method characterized in that the demodulation method is performed.

A phase error compensation amount for complexly multiplying the modulation input signal by an error evaluation value obtained from the demodulated signal to obtain an update signal and updating the phase error compensation amount based on the obtained update signal and the frequency error compensation amount An update circuit, and a carrier recovery circuit including a frequency error compensation amount update circuit that updates the frequency error compensation amount based on the variation of the phase error compensation amount,
A complex multiplier for obtaining a demodulated signal by complexly multiplying the modulated input signal by the carrier reproduced by the carrier regenerating circuit.
The phase error compensation amount updated by the phase error compensation amount updating circuit is represented by its absolute value or an approximate value of the absolute value, and the frequency error compensation amount updated by the frequency error compensation amount updating circuit is represented by its absolute value or absolute value. A demodulation device characterized by comprising means for normalizing each value with an approximate value.

3. The demodulation device according to claim 2, wherein the normalization calculates a sum of squares of a real part and an imaginary part for the error compensation amounts updated by the phase error compensation amount updating circuit and the frequency error compensation amount updating circuit, respectively. A demodulation circuit which obtains an absolute value by obtaining a square root of a calculation result, and divides the error compensation amount by the obtained absolute value.

3. The demodulator according to claim 2, wherein the normalization is performed on the error compensation amounts updated by the phase error compensation amount update circuit and the frequency error compensation amount update circuit, and the real part and the imaginary part are compared. A demodulation circuit characterized in that the demodulation is performed by an approximate operation consisting of only bit shift and addition.

5. The demodulator according to claim 2, wherein an equalizer is arranged between an output side of the complex multiplier and an input side of a circuit that generates the error evaluation value. 6. A demodulation circuit characterized in that after the demodulated signal appears in the output signal, the tap coefficient of the equalizer is controlled by the output of the circuit that generates the error evaluation value.