JP2004165672A - 集積回路の2つの線路間を電気的に接続する装置 - Google Patents
集積回路の2つの線路間を電気的に接続する装置 Download PDFInfo
- Publication number
- JP2004165672A JP2004165672A JP2003385102A JP2003385102A JP2004165672A JP 2004165672 A JP2004165672 A JP 2004165672A JP 2003385102 A JP2003385102 A JP 2003385102A JP 2003385102 A JP2003385102 A JP 2003385102A JP 2004165672 A JP2004165672 A JP 2004165672A
- Authority
- JP
- Japan
- Prior art keywords
- line
- interface
- lines
- insulating material
- connector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
- H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
- H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/5226—Via connections in a multilevel interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
- H01L23/528—Geometry or layout of the interconnection structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Geometry (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Multi-Conductor Connections (AREA)
Abstract
【課題】 接続体と電気伝導線路間の境界性面にボイドが形成される可能性を減らす。
【解決手段】 集積回路の2つの伝導線路1、2の間を電気的に接続する装置は、2つの線路1、2間に第1の伝導性接続体3aを有する。この装置は、第1の接続体との線路の境界面とは異なり、かつ線路の電流が流れる方向に平行であって、絶縁材料と線路の横方向の境界面とは異なった、2つの線路の1つの追加の境界面3bから3g;6aから6fをさらに有する。追加の境界面は、第1の接続体3aから線路の幅よりも実質的に小さい距離の位置に配置されている。この追加の境界面は、2つの線路1、2の間に第2の電気伝導性接続体3bから3gを配置することにより、または線路にリブ6aから6fを配置することにより、または線路の面の少なくとも1つに切り込みを配置することによって得ることができる。
【選択図】 図4
【解決手段】 集積回路の2つの伝導線路1、2の間を電気的に接続する装置は、2つの線路1、2間に第1の伝導性接続体3aを有する。この装置は、第1の接続体との線路の境界面とは異なり、かつ線路の電流が流れる方向に平行であって、絶縁材料と線路の横方向の境界面とは異なった、2つの線路の1つの追加の境界面3bから3g;6aから6fをさらに有する。追加の境界面は、第1の接続体3aから線路の幅よりも実質的に小さい距離の位置に配置されている。この追加の境界面は、2つの線路1、2の間に第2の電気伝導性接続体3bから3gを配置することにより、または線路にリブ6aから6fを配置することにより、または線路の面の少なくとも1つに切り込みを配置することによって得ることができる。
【選択図】 図4
Description
本発明は、電気回路の2つの伝導線路間を電気的に接続する装置に関し、特に集積電子回路に関する。
基板の表面に形成された集積電子回路において、基板の表面の上方にある重なり合った平行な平面内にある2つの伝導線路を電気的に互いに接続することがしばしば必要となる。これを行うために、これら線路は、特にその線路が互いに交差する場合には、基板表面へのそれぞれの投影が共通部分を持つように配置される。次に、これら2つの線路間を基板表面に対して直交する方向に電気的に接続する電気接続体が2つの線路間に配置される。
このような接続体は、当業者の専門用語では「ビア」という用語によって公知である。「ビア」は、2つの線路のそれぞれに接触し、基板表面に直交する軸を有する実質的に円柱状の部分を有する。この円柱形の部分は特に微小であり、各線路との境界面に、基板表面に平行に約0.1マイクロメータ、そして基板表面に直交する方向に沿っては約0.5マイクロメータの断面を有している。これらの寸法は接続体を形成する方法と関連している。
伝導線路は、例えば銅またはアルミニウムのような金属で形成される。これらの線路の密度は同じバルク材の理論的密度よりもしばしば小さく、そのため線路はそれらの構成材料の収縮、すなわち、熱的現象、特に加熱によって引き起こされる収縮を受ける。このような現象は、特に電気回路を形成中または後の回路の使用中に発生する。この収縮は線路への孔の形成を引き起こすことがある。通常、そのような孔は接続体と線路の間の境界面に形成される。その結果、2つの線路間の導通が断たれ、このことが電気回路の正常な動作を妨げることがある。場合によっては、導通が断たれることはないが、その孔が存在することで接続体と線路間の電気抵抗が増加する。したがって、電気回路の信頼性が、特にエレクトロマイグレーション効果によって低下する。
特に、線路の材料は、線路を形成した後では、初期のボイドが材料の全体にわたって分散されて存在するような多孔性を有する。これらの初期のボイドは、特に多孔性の孔、さもなければ材料中の原子規模の構造的な空位である。初期のボイドは、線路の材料と線路の外側の材料、特に線路が配置されている絶縁材料との間の膨張の違いによって発生する線路材料の応力によっても発生する。このような初期のボイドは、線路の材料と絶縁材料がそれぞれ異なる熱膨張率を有しているときに特に現れる。他の形態の初期のボイドも存在するが、それらの性質やそれらの発生源を特定することが困難である場合が多い。
初期のボイドは、線路の伝導材料中に特定の移動度を有すること、初期のボイドは、特定の場所に集まるように移動して、この場所により大きなボイドを形成することがわかっている。1つの線路の初期のボイドが集まる場所は、例えば線路材料の粒子間の接合部、すなわち特に大きな局部的応力を有するこうした線路の表面上の部位である。これは、線路と、線路自身の材料よりも硬くておよび/または弾性がある、線路を囲んでいる材料との間の境界面に属する縁部、または線路と、線路を囲んでいる材料とは異なった、線路の外側にある材料との間のより小さな境界面において特にそうである。
したがって、接続体と線路間の境界面は初期のボイドが集まりやすい場所である。それゆえ、接続体の断面に匹敵する大きさのボイドがこの境界面に現われることがある。多数の初期のボイドが接続体との境界面における局部化されたボイドの形成を伴った場合には、接続体と線路間の電気的接触が断たれる。電気的接触が断たれることは、特に高い集積度を有する電子回路では、接続体が小さければ小さいほどより速く、そして線路が広く、したがって多数の初期のボイドを含んでいそうな場合には、より速く発生する。
本発明の1つの目的は、接続体と伝導線路間の境界面にボイドが形成される可能性を減少させることにある。
したがって、本発明は、第1の線路と第2の線路間に第1の伝導性接続体を有する、集積電気回路の、第1の伝導線路と第2の伝導線路間を電気的に接続する装置を提供する。第1の線路は、第1の接続体との第1の境界面と、第1の線路を横方向に囲む絶縁材料との第2の境界面を有し、第2の境界面は、第1の線路内を電流が流れる方向に実質的に平行である。第1の線路は、第1の接続体から、第1の境界面での第1の線路の幅よりも実質的に小さいある距離離れた位置に配置された、第1の線路と第1の接続体の外側の材料との少なくとも1つの追加の境界面をさらに有する。従来、線路の幅は電流が線路内を流れる方向に直交し、かつ基板表面に平行な方向に測定されている。
このように、この電気的に接続する装置は、第1の線路内に存在する初期のボイドが集まることがある1つまたは2つ以上の追加の境界面を有する。初期のボイドは次に、第1の接続体と第1の線路間の境界面だけでなく、1つまたは2つ以上の追加の境界面上の多くの場所に分散し、その結果、第1の接続体で発生したボイドは小さくなる。この結果、2つの線路間の導通が断たれる可能性は減り、追加の境界面の大きさが大きくなればなる程なおさらそうである。回路の信頼性はこのように向上する。
2つの線路間の導通が断たれる可能性のこの減少は、1つまたは2つ以上の追加の境界面が第1の接続体の近く配置された場合に確認された。第1の接続体における第1の線路の幅よりも小さい、少なくとも1つの追加の境界面と第1の接続体間の距離が前記の可能性の実質的な減少を確認するのにとって好ましいものと思われる。
本発明にしたがって追加された追加の境界面は、少なくとも2つの異なった種類のものであってもよい。第1の実施態様によれば、追加の境界面は2つの線路間に第2の伝導性接続体を追加することよって得られる。これは次に第1の線路と第2の接続体の間の境界面になる。この境界面が小さい場合には、この境界面は初期のボイドが集まるのに好都合な場所を形成する。特に、第1と第2接続体は同一、すなわち同じ材料で作られ、かつ実質的に同じ大きさを有していてもよい。この場合、所与の初期のボイドが線路との2つの接続体の1つの境界面に向かっての拡がる各確率は、第1の接続体だけが存在する構成においてこの初期のボイドが第1の接続体との境界面に向かって拡散する各確率の半分になる。このように、線路と第1の接続体間の電気的接触が失われる確率は、それに応じて減少する。
第2の実施態様によれば、この追加の境界面は第1の線路と絶縁材料間の境界面である。このような追加の境界面は、特に第2の境界面に機能を追加することによって得ることができる。このような機能は、第2の境界面に対する追加の境界面部分を形成する。第2の境界面は第1の線路内を電流が流れる方向に実質的に平行であるので、追加の境界面部分はそれとは異なる方向を向いていてもよい。線路と絶縁材料の間のこれらの追加の境界面部分は、初期のボイドが集まる追加の場所を形成する。したがって、第1の実施態様の場合と同じようにして、線路と第1の接続体の間の電気的接触が失われる可能性は減少する。
次に、本発明の実施の形態について図面を参照して説明する。
明瞭にするために、各図に示す種々の回路部分の寸法は実際の寸法に比例していない。いくつかの図に示す同一の参照番号は同一の要素に対応している。以下で用いられる用語「上部の」、「下部の」、「上に」「下に」は、図1と2に示された、線路に直交する共通の方向Dに関して定義されている。
従来技術の装置に関する図1によれば、2つの線路1と2の間の接続は接続体3、すなわち「ヴィア」によってなされている。線路1および2の各々は、例えば真直ぐで、D方向に異なった高さで配置されている。2つの線路1および2の各々は、各線路におけるそれぞれの電流I1およびI2が流れる向きに垂直な平面内に長方形の断面を有している。これらは、約0.1から20マイクロメータの幅と、約0.5マイクロメータの厚さ(D方向に)を有している。線路1と2は互いに接してはいないが、D方向に互いに重なり合ったそれぞれの部分を有している。接続体3は、重なり合った線路の前記部分の間に配置され、D方向に平行な軸を有する、例えば円柱からなっている。したがって、接続体3は、線路1の上面にある境界面4によって線路1に、また線路2の下面にある境界面5によって線路2に接している。図1に示された幅l1は境界面4における線路1の幅である。
線路1と2および接続体3は、当業者に周知の「ダマシン」法によって作ることができる。この方法では、線路1、2および接続体3は、実質的に平坦な基板(図示せず)の上方で、D方向に重なり合った絶縁層内に形成されている。このために、各層は、線路1、接続体3、および線路2のうちの1つの要素の、D方向に直交する平面内の断面に対応する開口部を有するリソグラフィマスクによってエッチングされている。このようにしてエッチングされた容積には、当業者には周知の、例えば電解析出工程を有する方法を使用して、金属が充填されている。マスクは取り除かれて、堆積された過剰な金属を除去するために研磨が実行される。次に、次の絶縁層が生成される。
このようにして作られた線路と接続体は、異なる層の電気的絶縁材料内に配置される。この絶縁材料はいかなる化学組成を有していてもよい。特に、絶縁材料は、絶縁性の電気的挙動を絶縁材料に与えるように、他の原子、例えば酸素、炭素、フッ素等と結合したシリコン原子を有していてもよい。特にそれはシリカであってもよい。絶縁材料は、有機材料または「テフロン」という名称で知られてた、例えば炭素とフッ素の原子を含む化合物のような炭素原子をベースとした材料であってもよい。
線路1および2は、例えば銅、アルミニウム、銀、または上記の金属の少なくとも1つを含む合金をベースにしたものであってもよい金属で作られている。この金属が上述したように堆積されると、その金属は同じバルク材の理論的密度(「かさ密度」)よりも小さい密度を有している。一例として、実際の密度はその理論的密度の約83%から98.6%である。したがって、拡がり、特定の場所に集まり、その結果この場所により大きなボイドを形成する、図1においてveで示す初期のボイドが、例えば線路1内に存在する、境界面4は初期のボイドveが集るような位置であり、したがって図1においてVで示すより大きなボイドが境界面4から生じる。したがって、線路1と接続体3の間の電気抵抗が増し、もしボイドVが境界面4に対して十分に大きいと、これは線路1と接続体3の間の電気的接触の切断を引き起こす。
本発明の実施形態の種々の例を以下に説明する。それらは図1に示す要素を有し、然るべき製造方法によって得られる。これらの実施形態の各々は図1の接続装置の構成の変形例に相当し、これはこの構成におけるボイド容積Vの大きさに対して、このボイドの容積Vを小さくすることを目的としている。
図2は本発明の第1の典型的な実施形態を示している。この第1の実施形態によれば、それぞれが図1の接続体3と同一である2つの接続体3aと3bが、線路1の幅に沿って互いに近接して配置されている。このために、これらの接続体3aと3bにおける線路1の幅を広げることがおそらく必要であろう。したがって、2つの接続体3aと3を隔てている距離dは線路1の幅l1よりも小さい。
接続体3aと3bの線路1とのそれぞれの2つの境界面4aと4bはそれぞれ、初期のボイドveが集まる特定の場所を形成し、その結果初期の各ボイドveは、境界面4aまたは境界面4bのいずれかに拡がる。その結果生じたボイドの容積は次に、図1の電気的接続構成のために得られた成長速度の1/2で、それぞれ境界面4aと4bにおいて成長し、その結果得られた最終的な寸法はより小さくなる。線路1と2間の導通が無くなるおそれは少なくなる。このおそれは、これらの大きさが十分に小さい場合には、ほとんどなくなる。
線路1と2の間の導通が失われるおそれをさらに減らすために、3つ以上の接続体を線路1と2の間に配置してもよい。特に、これら接続体は、線路1の幅に沿って、および線路1内の電流が流れる方向I1に分布していてもよい。
図3は本発明の第2の実施形態を示している。この第2の実施形態によれば、絶縁材料で作らされた2つのリブ6aと6bが、電流が流れる方向I1と平行に線路1内に配置されている。例えば、これは線路1を囲む材料と同じ材料である。リブ6aと6bは、例えば接続体3の両側、すなわち線路1の接続体3と同じ上面に配置されている。最高の効率を得るために、接続体3はリブ6aと6bの概ね真中に配置されている。
リブ6aと6bの面は本発明における追加の境界面を形成している。接続体3とリブ6aの間の距離dは線路1の幅l1よりも小さい。
線路1内にあるいくつかの初期のボイドveが、それらが集まる場所、すなわちリブ6aと6bの面にある場所、に向かって拡がるとすると、接続体3と線路1の間の境界面に到着する初期のボイドの数は、図1の構成と比較して減少する。
これら2つのリブの1つだけで本発明の作用を達成するのに十分であってもよい。しかし、この結果は、接続体3の両側に1つずつが配置された2つのリブによってより満足のいくものとなる。
第2の実施形態の改良例によれば、リブ6aと6bは線路1の上面と下面の間で線路1を横切っている。この場合、線路1の、接続体3に対向する2つのリブ6aと6bの一方と同じ側に最初に現われる初期のボイドveは、接続体3と線路1間の境界面に到達してはじめて拡がる。したがって、接続体3の線路1との境界面に達する初期のボイドが生じる線路1の容積は小さくなる。このようにして、線路1と2の間の導通を切断する確率がさらに小さくなる。
図4の接続装置は図2の装置と図3の装置の組み合わせに相当する。線路1を囲む絶縁材料の3つ以上のリブ、例えば6つのリブ6aから6fが線路1の幅に沿って一定間隔で線路1に入っている。6つのリブ6aから6fはそれぞれ電流I1の流れる方向に平行である。リブ6aから6fは互いに同じであってもよい。次に、接続体3aが線路1の上面の第1の端部とリブ6aの間に配置され、接続体3bから3fが2つの連続するリブ6aと6b、6bと6c、6cと6d、6dと6e、6eと6fの間にそれぞれ配置され、接続体3gがリブ6fと線路1の上面の第2の端部の間に配置されている。線路1と2間の導通が断たれる確率の減少分は、図2と3のそれぞれ構成に対応する減少分を合わせたものになる。
場合によっては、電流I1の流れる方向に直交するリブの断面を補償するように、リブ6aから6fにおける線路1の全幅を局部的に大きくしてもよい。このような構成によって、電流の、線路1の全長にわたって一定流れ断面を得ることができる。これは次に、初期のボイドが拡がるのを促進するであろう、電流密度の局部的な増大によって熱が発生するのを防止する。
線路1と2間のいくつかの接続体は、2つの隣接したリブの間、またはリブと線路1の上面の1つの端部の間に配置してもよい。そのような接続体は電流I1の流れる方向に一列に並び、線路2の幅がそれに応じて局部的に変えるのが好ましい。
図5の電気的接続装置は、図4の原理を線路1と2の各々に対して対称に適用することによって得られる。このように、線路2には接続体における第2の線路の幅よりも実質的に小さいこの接続体から離れて配置された少なくとも1つの絶縁リブが入っている。図5では、5つのリブ7aから7eが線路2内に配置されている。各リブは、線路2内を電流I2が流れる方向と平行で、かつ線路2をその上面と下面の間で横切っている。次に、接続体3が、リブ6aから6eの少なくとも1つが、線路1との、それらのそれぞれの境界面での2つの接続体もを分離するように、そしてリブ7aから7eの少なくとも1つが、線路2との、それらのそれぞれの境界面での任意の2つの接続体を分離するように、線路1と2の間に配置されている。線路1と2内を電流I1とI2が流れる方向が互いに実質的に直交するときに、すべての接続体3は、線路1のリブ6aから6eが電流I2の方向に一列ずつ挿入され、線路2のリブ7aから7eが電流I1の方向に一列ずつ挿入されたマトリクスを形成する。
図6に示した第3の実施形態において、線路1の両縁部は、図6の面に対して垂直な、D方向に線路1の全体の高さにわたって延びる切り込みの形で配置されている。これらの切り込みは、一方で、図1に示す構成に存在し、従来技術から周知の、線路1と、線路1を囲む絶縁材料との間の境界面に相当する、電流I1の方向に平行な面9を有している。これらの切り込みは、電流I1の方向に垂直で、図6で参照番号8が付けられていて、面9同士の間に挿入された面をさらに有している。面8は追加の境界面部分を形成している。追加の境界面部分8のいくつかは、接続体3から、線路1の幅l1よりも小さい距離dの位置に位置している。追加の境界面部分は、追加の初期ボイドveが面9上に存在する場所に対して集まる場所を有している。したがって、接続体3と線路1間に、境界面の方向に拡がる初期ボイドveの数は、本発明の原理にしたがって、切り込み構造によって与えられる追加の境界面部分の面積に比例して減少する。
図7は切り込みが、線路1の接続体3から隔たった部分内に線路1の幅lに対して線路1の外に配置された図6の構成の変形例を示している。このような構成によって、電流I1の線路1の全長にわたって一定の、流れの有効幅を確保することができる。
線路1の線路2との電気的接続領域内の線路1のいくつかの面上に切り込みを配置することからなる本発明の第3の実施形態は、第1の実施形態および/または第2の実施形態と組合せることが有利であることがもちろん理解されるべきである。
1 線路
2 線路
3、3a〜3g 接続体
4、4a、4b 境界面
6a〜6f リブ
7a〜7f リブ
8、9 面
I1、I2 電流
l1 幅
ve 初期ボイド
V ボイド
D 方向
2 線路
3、3a〜3g 接続体
4、4a、4b 境界面
6a〜6f リブ
7a〜7f リブ
8、9 面
I1、I2 電流
l1 幅
ve 初期ボイド
V ボイド
D 方向
Claims (16)
- 集積回路の第1の伝導線路(1)と第2の伝導線路(2)との間を電気的に接続する装置であって、前記第1の線路と前記第2の線路間に第1の伝導性接続体(3a)を有し、前記第1の線路は、前記第1の接続体との第1の境界面(4a)と、前記第1の線路を横方向に囲む絶縁材料との第2の境界面とを有し、前記第2の境界面は、前記第1の線路内を電流(I1)が流れる方向に実質的に平行である電気的接続装置において、前記第1の線路(1)は、前記第1の接続体から、前記第1の境界面における前記第1の線路の幅(11)よりも実質的に小さい距離(d)離れた位置に位置する、絶縁材料との少なくとも1つの追加の境界面(6aから6f;8)を有することを特徴とする電気的接続装置。
- 前記追加の境界面は、前記第1の線路(1)に含まれる、絶縁材料からなるリブ(6aから6f)の面を有する、請求項1に記載の装置。
- 前記リブ(6aから6f)は、電流(I1)が前記第1の線路内を流れる方向に平行である、請求項2に記載の装置。
- 前記追加の境界面は、互いに、かつ前記第1の線路内を電流(I1)が流れる方向に平行である、前記第1の線路(1)に含まれる、絶縁材料からなるいくつかのリブ(6aから6f)の面を有する、請求項3に記載の装置。
- 前記第1の線路(1)と前記第2の線路(2)の間にいくつかの接続体(3aから3g)を有し、前記第1の線路と各2つの接続体(3)との間の少なくとも2つの境界面が、前記第1の線路に含まれる少なくとも1つのリブによって分離されている、請求項4に記載の装置。
- 前記第1の線路(1)に含まれる1つまたは2つ以上の前記リブ(6aから6f)は、前記第1の線路を、前記第1の線路および前記第2の線路に直交する方向(D)に、前記第1の線路の2つの対向する面の間で横切っている、請求項2から5のいずれか1項に記載の装置。
- 前記第2の線路(2)は、前記第1の接続体から、前記第1の接続体とのその境界面における前記第2の線路の幅よりも実質的に小さいある距離離れた位置に、絶縁材料からなる少なくとも1つのリブ(7aから7e)を有する、請求項1から6のいずれか1項に記載の装置。
- 前記第2の線路(2)は、互いに、かつ前記第2の線路内を電流(I2)が流れる方向に平行な、絶縁材料からなるいくつかのリブ(7aから7e)を有する、請求項7に記載の装置。
- 前記第2の線路と各2つの前記接続体(3)間の少なくとも2つの境界面が、前記第2の線路に含まれる少なくとも1つのリブ(7aから7e)によって分離されている、請求項5または請求項8に記載の装置。
- 前記第2の線路(2)に含まれる1つまたは2つ以上の前記リブ(7aから7e)が、前記第2の線路を前記第2の線路の2つの対向する面の間で横切っている、請求項7から9のいずれか1項に記載の装置。
- 前記追加の境界面は、前記第2の境界面の部分同士(9)の間に挿入された切り込みの面(8)を有する、請求項1から10に記載の装置。
- 前記第2の境界面の部分同士(9)の間に挿入された切り込みの前記面(8)は、前記第1の線路内を電流(I1)が流れる方向に実質的に直交している、請求項11記載の装置。
- 前記第1の線路(1)と前記第2の線路(2)間に、前記第1の接続体から、前記第1の境界面における、前記第1の線路の幅(11)よりも実質的に小さいある距離(d)離れた位置にある第2の伝導性接続体をさらに有する、請求項11または請求項12に記載の装置。
- 前記絶縁材料はシリコン原子を含む、請求項1から13のいずれか1項に記載の装置。
- 前記絶縁材料は炭素とフッ素の原子を含む、請求項1から13のいずれか1項に記載の装置。
- 前記第1の線路(1)、前記第2の線路(2)、または1つまたは2つ以上の前記接続体(3)の前記材料の少なくとも1つは、銅、アルミニウム、銀、または前記金属の少なくとも1つを含む合金をベースにしている、請求項1から15のいずれか1項に記載の装置。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
FR0214242 | 2002-11-14 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004165672A true JP2004165672A (ja) | 2004-06-10 |
Family
ID=32116613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003385102A Pending JP2004165672A (ja) | 2002-11-14 | 2003-11-14 | 集積回路の2つの線路間を電気的に接続する装置 |
Country Status (3)
Country | Link |
---|---|
US (1) | US6917116B2 (ja) |
EP (1) | EP1420443A3 (ja) |
JP (1) | JP2004165672A (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8435802B2 (en) | 2006-05-22 | 2013-05-07 | Taiwan Semiconductor Manufacturing Co., Ltd. | Conductor layout technique to reduce stress-induced void formations |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04332152A (ja) * | 1991-05-02 | 1992-11-19 | Mitsubishi Electric Corp | 半導体集積回路装置の配線接続構造およびその製造方法 |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02192146A (ja) * | 1989-01-20 | 1990-07-27 | Toshiba Corp | 半導体装置 |
EP0393635B1 (en) * | 1989-04-21 | 1997-09-03 | Nec Corporation | Semiconductor device having multi-level wirings |
US5434452A (en) * | 1993-11-01 | 1995-07-18 | Motorola, Inc. | Z-axis compliant mechanical IC wiring substrate and method for making the same |
US5457344A (en) * | 1994-03-25 | 1995-10-10 | Bartelink; Dirk J. | Test fixtures for C4 solder-bump technology |
JP3432284B2 (ja) * | 1994-07-04 | 2003-08-04 | 三菱電機株式会社 | 半導体装置 |
US5446311A (en) * | 1994-09-16 | 1995-08-29 | International Business Machines Corporation | High-Q inductors in silicon technology without expensive metalization |
JPH08293523A (ja) * | 1995-02-21 | 1996-11-05 | Seiko Epson Corp | 半導体装置およびその製造方法 |
JP3287181B2 (ja) * | 1995-08-15 | 2002-05-27 | ソニー株式会社 | 多層配線の接続構造 |
US6043562A (en) * | 1996-01-26 | 2000-03-28 | Micron Technology, Inc. | Digit line architecture for dynamic memory |
US6603646B2 (en) * | 1997-04-08 | 2003-08-05 | X2Y Attenuators, Llc | Multi-functional energy conditioner |
JP3941156B2 (ja) * | 1997-05-21 | 2007-07-04 | ソニー株式会社 | 半導体装置の製造方法 |
US5932928A (en) * | 1997-07-03 | 1999-08-03 | Micron Technology, Inc. | Semiconductor circuit interconnections and methods of making such interconnections |
JP2974022B1 (ja) * | 1998-10-01 | 1999-11-08 | ヤマハ株式会社 | 半導体装置のボンディングパッド構造 |
US6207553B1 (en) * | 1999-01-26 | 2001-03-27 | Advanced Micro Devices, Inc. | Method of forming multiple levels of patterned metallization |
US6218282B1 (en) * | 1999-02-18 | 2001-04-17 | Advanced Micro Devices, Inc. | Method of forming low dielectric tungsten lined interconnection system |
SE518181C2 (sv) * | 1999-12-10 | 2002-09-03 | Ericsson Telefon Ab L M | Förfarande och anordning vid elektroniska kretsarrangemang |
JP2002208633A (ja) * | 2001-01-10 | 2002-07-26 | Matsushita Electric Ind Co Ltd | 半導体装置およびその製造方法 |
JP3974470B2 (ja) * | 2002-07-22 | 2007-09-12 | 株式会社東芝 | 半導体装置 |
-
2003
- 2003-10-13 EP EP03292536.4A patent/EP1420443A3/fr not_active Withdrawn
- 2003-11-14 US US10/714,442 patent/US6917116B2/en not_active Expired - Lifetime
- 2003-11-14 JP JP2003385102A patent/JP2004165672A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH04332152A (ja) * | 1991-05-02 | 1992-11-19 | Mitsubishi Electric Corp | 半導体集積回路装置の配線接続構造およびその製造方法 |
Also Published As
Publication number | Publication date |
---|---|
US20040140565A1 (en) | 2004-07-22 |
EP1420443A3 (fr) | 2014-10-15 |
US6917116B2 (en) | 2005-07-12 |
EP1420443A2 (fr) | 2004-05-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009117591A (ja) | 配線構造及びその形成方法 | |
JPS63234549A (ja) | 配線構造 | |
JP2005191540A (ja) | 配線構造及びその製造方法 | |
CN103517542A (zh) | 电路板、具有该电路板的电子模块、照明装置和制造该电路板的方法 | |
US6909188B2 (en) | Semiconductor device and manufacturing method thereof | |
TWI449156B (zh) | 半導體裝置及其形成方法 | |
CA1301369C (en) | Hermetic pin grid array package | |
JP4713936B2 (ja) | 半導体装置 | |
JPS61114585A (ja) | 電気的結線構造及びその形成方法 | |
JP2000049223A (ja) | 半導体装置 | |
US5789796A (en) | Programmable anti-fuse device and method for manufacturing the same | |
JP2004165672A (ja) | 集積回路の2つの線路間を電気的に接続する装置 | |
JPH09191051A (ja) | 半導体素子の配線構造及びその形成方法 | |
US20050204314A1 (en) | Placement and routing method to reduce Joule heating | |
US20130026647A1 (en) | Via structure | |
JP4174412B2 (ja) | 半導体装置及びその製造方法 | |
CN1319891A (zh) | 防止低介电常数材料中的铜互连被氧化的结构 | |
JP3221383B2 (ja) | 半導体装置の多層配線構造 | |
JP3858849B2 (ja) | 半導体装置およびその製造方法 | |
JP2926568B1 (ja) | 半導体集積回路とその配線方法 | |
JP2003257970A (ja) | 半導体装置及びその配線構造 | |
JP4682437B2 (ja) | 基板装置 | |
EP0547692B1 (en) | Electrical wire deletion | |
US7138900B2 (en) | Resetable over-current protection device and method of making the same | |
JPH11121612A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20061017 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090901 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100921 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110302 |