JP2004158793A - Method and device for forming insulating film - Google Patents

Method and device for forming insulating film Download PDF

Info

Publication number
JP2004158793A
JP2004158793A JP2002325375A JP2002325375A JP2004158793A JP 2004158793 A JP2004158793 A JP 2004158793A JP 2002325375 A JP2002325375 A JP 2002325375A JP 2002325375 A JP2002325375 A JP 2002325375A JP 2004158793 A JP2004158793 A JP 2004158793A
Authority
JP
Japan
Prior art keywords
forming
insulating film
film
plasma
bias voltage
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002325375A
Other languages
Japanese (ja)
Inventor
Tomohisa Hoshino
Keiei Kagawa
Yusaku Kashiwagi
Motoichi Tei
智久 星野
勇作 柏木
基市 鄭
恵永 香川
Original Assignee
Tokyo Electron Ltd
東京エレクトロン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tokyo Electron Ltd, 東京エレクトロン株式会社 filed Critical Tokyo Electron Ltd
Priority to JP2002325375A priority Critical patent/JP2004158793A/en
Publication of JP2004158793A publication Critical patent/JP2004158793A/en
Application status is Pending legal-status Critical

Links

Images

Abstract

PROBLEM TO BE SOLVED: To provide a method and a device by which an insulating film having good characteristics and high porosity can be formed.
SOLUTION: At the time of forming the insulating film by a plasma CVD using 1, 3, 5-trimethyl-1, 3, 5-trivinyl siloxane (V3D3) and isopropyl alcohol (IPA) as the start materials, a high-frequency bias voltage is impressed to the plasma. When the bias voltage is impressed, an SiOC film having a siloxane structure fetching IPS fragments in a loosely coupled state is formed by efficiently attracting particles contained in the plasma to a wafer W side. Since the fragments etc., in the film thus formed are coupled with each other with low energy, they are eliminated easily by annealing and pores can be formed in the film while the basic skeleton of the film is maintained.
COPYRIGHT: (C)2004,JPO

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、絶縁膜の形成方法及びその装置に関し、特に、空孔を有する低誘電率を有する絶縁膜の形成方法及びその装置に関する。 The present invention relates to a forming method and apparatus of the insulating film, in particular, to the formation method and apparatus of the insulating film having a low dielectric constant having pores.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
近時、半導体装置の高速化、小型化の要請を背景として、半導体素子の多層化及び配線の微細化が進められている。 Recently, high-speed semiconductor device, the background of demand for miniaturization, miniaturization of multilayer and a wiring of a semiconductor device has been advanced. 例えば、0.15μm以下の設計ルールに対しては、多層構造を有する配線の信号伝播速度が遅延し、所望の高速化が図れないという問題がある。 For example, for the following design rule 0.15 [mu] m, the signal propagation speed of the line is delayed with a multilayer structure, there is a problem that can not be achieved the desired speed. この微細化に伴う配線遅延の増大を防ぐためには、配線の層間絶縁膜の低誘電率化が有効である。 To prevent this increase in wiring delay due to miniaturization, the dielectric constant of the interlayer insulating film of the wiring is enabled.
【0003】 [0003]
そこで、従来、種々の絶縁膜形成材料が検討されてきた。 Therefore, conventionally, various insulating film-forming material have been studied. なかでも、膜中に存在する空孔により、膜としての誘電率が材料固有の誘電率より低下するという観点から、空孔が形成された絶縁膜が注目されている。 Among them, the pores present in the film, from the viewpoint of the dielectric constant of the film is lower than the material-specific dielectric constant insulating film pores are formed has been attracting attention.
【0004】 [0004]
このような絶縁膜の形成方法として、例えば、CVD(Chemical Vapor Deposition)等により、低沸点成分若しくは分解し易い分子群である炭化水素化合物等を含む絶縁膜を成膜し、後処理により、この炭化水素化合物を除去し、マトリックスの膜中に空孔を形成する方法が検討されている。 As a method for forming such an insulating film, for example, by a CVD (Chemical Vapor Deposition) or the like, forming an insulating film containing hydrocarbon compound such as a low boiling component or easily decomposable molecular groups, by post-treatment, the removing the hydrocarbon compounds, a method of forming pores in the film matrix has been studied.
【0005】 [0005]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
しかし、炭化水素化合物のCH基と絶縁膜の骨格構造(例えば、シロキサン構造)との結合が比較的強いため、炭化水素化合物を除去するためには、高いエネルギーを膜に印加することが必要となる。 However, the skeletal structure of the CH groups of the hydrocarbon compound insulating film (e.g., siloxane structure) is relatively strong bond with, in order to remove hydrocarbon compounds, is necessary to apply a high energy to the membrane Become. このため、空孔を形成する際に、膜の骨格構造そのものにダメージを与え、絶縁膜としての機能を劣化させてしまうという問題があった。 Therefore, when forming the holes, damage to the skeletal structure itself of the film, there is a problem that deteriorates the function as an insulating film.
【0006】 [0006]
本発明は、上記実状に鑑みてなされたもので、膜特性が良好で、空孔率の高い絶縁膜の形成方法及び絶縁膜の形成装置を提供することを目的とする。 The present invention has been made in consideration of the above, film properties are good, and to provide a forming device forming method and the insulating film having a high porosity insulating film.
【0007】 [0007]
【課題を解決するための手段】 In order to solve the problems]
上記目的を達成するため、本発明の第1の観点に係る絶縁膜の形成方法は、 To achieve the above object, a method of forming the insulating film according to the first aspect of the present invention,
プラズマCVDにより絶縁膜を被処理体上に形成する絶縁膜形成ステップを備え、 Comprising an insulating film forming step of forming an insulating film on the target object by plasma CVD,
前記絶縁膜形成ステップは、プラズマ中の粒子が前記被処理体に引き寄せられるように、バイアス電圧を印加するバイアス電圧印加ステップを含む、 The insulating film forming step, so that particles in the plasma are attracted to the workpiece, comprising a bias voltage applying step of applying a bias voltage,
ことを特徴とする。 It is characterized in.
【0008】 [0008]
この方法によれば、有機化合物が励起されて発生したイオン性有機分子が、基板側に印加された高周波バイアスにより、基板表面に引き寄せられて、膜の主成分であるシリコン化合物と絶縁膜を形成する。 According to this method, forming ionic organic molecule organic compound occurs is excited by the high frequency bias applied to the substrate side, are attracted to the substrate surface, a silicon compound and the insulating film which is a main component of film to. この絶縁膜中に含まれる有機分子は、原料である有機化合物の分子構造の全部又は一部をそのまま有するものがある。 The organic molecules contained in the insulating film are those as having all or part of the molecular structure of the organic compound materials. アニールステップでは、比較的低いエネルギーでこの有機分子を絶縁膜から脱離させ得るので、絶縁膜を構成する骨格構造に与えるダメージは極めて小さい。 The annealing step, so may the organic molecule is desorbed from the insulating film at a relatively low energy, damage to the skeletal structure forming the insulating film very small. 従って、膜特性が良好で、空孔率の高い絶縁膜を容易に形成することができる。 Therefore, the film characteristics are good, it is possible to easily form a high porosity insulating film.
【0009】 [0009]
絶縁膜形成ステップでは、膜形成物質と有機分子とを出発物質とするプラズマCVDにより、膜形成物質を基本構造として形成される膜中に、有機分子およびその分解生成物の少なくとも一方が含まれる絶縁膜を被処理体に形成することができる。 The insulating film formation step, a plasma CVD to a starting material and a film forming material and the organic molecules during the film formed a film forming material as a basic structure includes at least one of the organic molecules and their decomposition products insulation it is possible to form a film on the target object.
【0010】 [0010]
バイアス電圧印加ステップでは、高周波電圧を印加することが望ましい。 Bias voltage application step, it is desirable to apply a high frequency voltage.
【0011】 [0011]
バイアス電圧印加ステップでは、被処理体の表面がエッチングされない程度の出力でバイアス電圧を印加することが望ましい。 Bias voltage application step, it is desirable to apply a bias voltage at the output of the degree that the surface of the object to be processed is not etched.
【0012】 [0012]
絶縁膜形成ステップにて形成された絶縁膜をアニールするアニールステップをさらに備えることができる。 It may further comprise an annealing step of annealing the insulating film formed by the insulating film forming step.
【0013】 [0013]
アニールステップでは、絶縁膜を励起ガスに暴露し、または、熱処理するようにしてもよい。 The annealing step, exposing the insulating film to excite the gas, or may be heat treated.
【0014】 [0014]
膜形成物質はシリコン化合物から構成されることが望ましい。 Film forming material is preferably constructed from a silicon compound.
【0015】 [0015]
有機分子は極性基を含んで構成されることが望ましい。 Organic molecules is desired to be configured to include a polar group.
【0016】 [0016]
有機分子は低級アルコールから構成されるることがさらに望ましい。 Organic molecules It is further desirable Ru comprised a lower alcohol.
【0017】 [0017]
上記目的を達成するため、本発明の第2の観点に係る絶縁膜の形成装置は、 To achieve the above object, forming apparatus of an insulating film according to a second aspect of the present invention,
被処理体を収容するチャンバと、 A chamber for accommodating the object to be processed,
前記チャンバ内にプラズマを生成するプラズマ生成手段と、 A plasma generating means for generating a plasma in the chamber,
プラズマ中の粒子が前記被処理体に引き寄せられるように、バイアス電圧を印加するバイアス電圧印加手段と、 As particles in the plasma are attracted to the object to be processed, and the bias voltage applying means for applying a bias voltage,
を備える、 Equipped with a,
ことを特徴とする。 It is characterized in.
【0018】 [0018]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
本発明の実施の形態にかかる絶縁膜の形成方法について、以下図面を参照して説明する。 A method for forming the insulating film according to an embodiment of the present invention will be described below with reference to the drawings. 本実施の形態の絶縁膜の形成方法によれば、シリコン(Si)と酸素素(O)と炭素(C)とを主成分として構成され、空孔率の高い、即ち、低誘電率の絶縁膜(以下、SiOC系膜)が形成される。 According to the method of forming the insulating film of the present embodiment is composed of a silicon (Si) and oxygen-containing (O) and carbon (C) as a main component, a high porosity, i.e., a low dielectric constant insulating film (hereinafter, SiOC-based film) is formed.
【0019】 [0019]
図1に、本実施の形態の絶縁膜の形成方法を実施するための装置の構成例を示す。 Figure 1 shows a configuration example of a device for carrying out the method for forming the insulating film of the present embodiment.
本実施の形態の処理装置は、上下平行に対向する電極を有する、いわゆる平行平板型プラズマCVD装置として構成され、半導体ウェハ(以下、ウェハW)の表面にSiOC系膜をCVDにより成膜する。 Processing apparatus of this embodiment, the upper and lower parallel having opposed electrodes, are configured as a so-called parallel plate type plasma CVD apparatus, a semiconductor wafer (hereinafter wafer W) is deposited by CVD a SiOC-based film on the surface of the.
【0020】 [0020]
図1を参照して、処理装置11は、円筒形状のチャンバ12を有する。 Referring to FIG. 1, the processing apparatus 11 has a chamber 12 of cylindrical shape. チャンバ12は、アルマイト処理(陽極酸化処理)されたアルミニウム等の導電性材料からなる。 Chamber 12 is made of a conductive material such as aluminum which is anodized (anodizing treatment). また、チャンバ12は接地されている。 In addition, the chamber 12 is grounded.
【0021】 [0021]
チャンバ12の底部には排気口13が設けられている。 An exhaust port 13 is provided at the bottom of the chamber 12. 排気口13には、ターボ分子ポンプなどの真空ポンプを備える排気装置14が接続されている。 The exhaust port 13, an exhaust device 14 including a vacuum pump such as a turbo molecular pump is connected. 排気装置14は、チャンバ12内を所定の圧力まで排気する。 Exhauster 14 exhausts the chamber 12 to a predetermined pressure. また、チャンバ12の側壁にはゲートバルブ15が設けられている。 Further, the gate valve 15 is provided in the side wall of the chamber 12. ゲートバルブ15を開放した状態で、チャンバ12の外部との間でのウェハWの搬入出がなされる。 With opened gate valve 15, loading and unloading of the wafer W between the outside of the chamber 12 is made.
【0022】 [0022]
除害装置35は、排気装置14により排出されたチャンバ12内の雰囲気ガスを無害化するための装置である。 Abatement device 35 is a device for detoxifying ambient gas in the chamber 12 exhausted by the exhaust device 14. 除害装置35は、所定の触媒により雰囲気ガスを燃焼あるいは熱分解して、無害な物質に変換する。 Abatement device 35, and the combustion or pyrolysis of the atmospheric gas by a predetermined catalyst, into a harmless substance.
【0023】 [0023]
チャンバ12の底部には略円柱状のサセプタ支持台16が設けられている。 A substantially cylindrical susceptor supporting table 16 is provided at the bottom of the chamber 12. サセプタ支持台16の上には、ウェハWの載置台としてのサセプタ17が設けられている。 On the susceptor supporting table 16, the susceptor 17 as a mounting table of the wafer W is provided. サセプタ17は下部電極としての機能を有し、サセプタ支持台16とサセプタ17との間は、セラミックなどの絶縁体18により絶縁されている。 The susceptor 17 has a function as a lower electrode, between the susceptor support 16 and the susceptor 17 is insulated by an insulator 18, such as a ceramic.
【0024】 [0024]
サセプタ支持台16の内部には、ウェハWを所定温度に加熱するための、図示しないヒータが埋設されている。 Inside the susceptor support 16, for heating the wafer W to a predetermined temperature, a heater is embedded (not shown). また、サセプタ支持台16の内部には、さらに下部冷媒流路19が設けられている。 Also, inside the susceptor support 16, and further the lower coolant flow path 19 is provided. 下部冷媒流路19には冷媒が循環している。 Refrigerant is circulated in the lower refrigerant passage 19. ウェハWはヒータにより所望の温度に制御される。 Wafer W is controlled to a desired temperature by the heater. また、下部冷媒流路19を冷媒が循環することにより、サセプタ17等の部材の過熱が防止される。 Further, by the lower coolant channel 19 refrigerant is circulated, overheating of members such as the susceptor 17 is prevented.
【0025】 [0025]
サセプタ支持台16には、半導体ウエハWの受け渡しをするためのリフトピン20が設けられており、リフトピン20はシリンダ(図示せず)により昇降可能となっている。 The susceptor support 16, lift pins 20 for transferring the semiconductor wafer W is provided, the lift pins 20 are movable up and down by a cylinder (not shown). また、サセプタ17は、その上中央部が凸状の円板状に成形され、その上にウエハWと略同形の図示しない静電チャックが設けられている。 Further, the susceptor 17 has its upper center portion is formed into a convex disc shape, the wafer W substantially electrostatic chuck (not shown) of the same shape is provided thereon. サセプタ17上に載置されたウェハWは、直流電圧が印加されることにより静電吸着される。 Wafer W placed on the susceptor 17 is electrostatically attracted by the DC voltage is applied.
【0026】 [0026]
下部電極として機能するサセプタ17には、第1の高周波電源21が第1の整合器22を介して接続されている。 The susceptor 17 functions as a lower electrode, a first high-frequency power source 21 is connected via a first matching unit 22. 第1の高周波電源21は0.1〜5MHzの範囲の周波数の電圧を、例えば、300Wで印加する。 First high frequency power supply 21 is a voltage of a frequency in the range of 0.1~5MHz, for example, it is applied at 300 W. 第1の高周波電源21に上記範囲の周波数の電圧を印加することにより、後述するように、プラズマ中の有機分子およびそのフラグメントが効率的にウエハWに引き寄せられる。 By the first high frequency power source 21 applies a voltage of a frequency in the above range, as described later, the organic molecules and fragments thereof in the plasma are attracted to efficiently wafer W.
【0027】 [0027]
サセプタ17の上方には、このサセプタ17と平行に対向してシャワーヘッド23が設けられている。 Above the susceptor 17, the shower head 23 is provided in parallel to face the susceptor 17. シャワーヘッド23のサセプタ17に対向する面には、多数のガス穴24を有する、アルミニウム等からなる電極板25が備えられている。 The surface facing the susceptor 17 of the shower head 23 has a number of gas holes 24, the electrode plate 25 made of aluminum or the like is provided. また、シャワーヘッド23は、電極支持体26により、チャンバ12の天井部分に支持されている。 Further, the shower head 23, the electrode support 26 is supported on the ceiling portion of the chamber 12. シャワーヘッド23の内部には、上部冷媒流路27が設けられている。 Inside the shower head 23, the upper coolant flow path 27 is provided. 上部冷媒流路27には冷媒が循環し、シャワーヘッド23は所望の温度に制御される。 Coolant circulates in the upper refrigerant passage 27, the shower head 23 is controlled to a desired temperature.
【0028】 [0028]
さらに、シャワーヘッド23にはガス導入管28が接続されている。 Further, the shower head 23 is connected to a gas introduction pipe 28. ガス導入管28は、1,3,5−トリメチル−1,3,5−トリビニルシクロトリシロキサン(V3D3)ガス源29と、イソプロピルアルコール(IPA)ガス源30と、アルゴン(Ar)ガス源31と、に、図示しないマスフローコントローラ、バルブ等を介して接続されている。 Gas introduction pipe 28 includes a 1,3,5-trimethyl-1,3,5-trivinylcyclotrisiloxane (V3D3) gas source 29, an isopropyl alcohol (IPA) gas source 30, an argon (Ar) gas source 31 If, on the mass flow controller, not shown, it is connected via a valve or the like. V3D3とIPAとは常温ではともに液体であるので、図示しない加熱部等により気化した状態で、各ガス源29、30に供給される。 Since V3D3 and the IPA is both liquid at room temperature, while vaporized by heating unit (not shown) or the like is supplied to each gas source 29 and 30.
【0029】 [0029]
各ガス源29〜31からの処理ガスは、ガス導入管28を介してシャワーヘッド23の内部に形成された中空部(図示せず)に混合されて供給される。 Processing gas from the gas source 29 to 31 is supplied is mixed in a hollow portion formed inside the shower head 23 through the gas introduction pipe 28 (not shown). シャワーヘッド23内に供給されたガスは、中空部で拡散され、シャワーヘッド23のガス穴24からウェハWの表面に供給される。 The gas supplied into the shower head 23 is diffused by the hollow portion, it is supplied from the gas holes 24 of the shower head 23 to the surface of the wafer W.
【0030】 [0030]
シャワーヘッド23には、第2の高周波電源32が接続されており、その給電線には第2の整合器33が介在されている。 The shower head 23 has a second high-frequency power source 32 is connected to its feed line second matching unit 33 is interposed. 第2の高周波電源32は、13〜150MHzの範囲の周波数の電圧を印加し、このように高い周波数を印加することにより、シャワーヘッド23は上部電極として機能し、チャンバ12内に好ましい解離状態でかつ高密度のプラズマを形成する。 Second high frequency power source 32 applies a voltage of a frequency in the range of 13~150MHz, by applying such a high frequency, the shower head 23 functions as an upper electrode, a preferred dissociated state in the chamber 12 and forming a high-density plasma.
【0031】 [0031]
制御部34は、ウェハWへの成膜処理を含む、処理装置11全体の動作を制御する。 Control unit 34 includes a film deposition process to the wafer W, and controls the processing unit 11 the overall operation. 制御部34は、MPU(Micro Processing Unit)、メモリ等を備えるマイコン制御装置である。 Control unit 34, MPU (Micro Processing Unit), a microcomputer control device including a memory and the like. 制御部34は、装置各部を所定の処理シーケンスに従って制御するためのプログラムをメモリに記憶し、このプログラムにしたがって、装置各部に制御信号を送信する。 Control unit 34 stores a program for controlling the respective units in accordance with a predetermined processing sequence in the memory, according to the program, transmits a control signal to the respective units.
【0032】 [0032]
以下、上記処理装置11を用いた絶縁膜の形成方法について説明する。 Hereinafter, the method of forming the insulating film will be described using the processing device 11. 図2に、本実施の形態の製造方法のタイミング図を示す。 Figure 2 shows a timing diagram of a manufacturing method of the present embodiment. なお、図2に示すタイミング図は一例であり、同様の効果を奏する構成であればいかなるものであってもよい。 Note that the timing diagram shown in FIG. 2 is an example, may be any as long as the configuration exhibits the same effect.
【0033】 [0033]
まず、未処理のウェハWが、図示しない搬送アームに保持されて開放状態のゲートバルブ15を介してチャンバ12内に搬入される。 First, unprocessed wafers W is carried into the chamber 12 via the gate valve 15 in an open state is held in the transfer arm (not shown). 搬送アームは、ウェハWを上昇位置にあるリフトピン20に受け渡し、チャンバ12内から退出する。 Transfer arm, transfer the lift pins 20 with the wafer W in the raised position, exiting the chamber 12. その後、ウェハWはリフトピン20の下降により、サセプタ17上に載置される。 Thereafter, the wafer W by the lowering of the lift pins 20, is mounted on the susceptor 17. ウェハWは、静電チャックによりサセプタ17上に固定される。 The wafer W is fixed on the susceptor 17 by the electrostatic chuck.
【0034】 [0034]
次いで、制御部34は、排気装置14により、チャンバ12内を、例えば、50Pa(3.8×10 −1 Torr)とする。 Then, the control unit 34, by the exhaust device 14, the chamber 12, for example, and 50Pa (3.8 × 10 -1 Torr) . また同時に、制御部34は、サセプタ17の温度を、400℃以下の温度、例えば、25℃(室温)に設定する。 At the same time, the control unit 34, the temperature of the susceptor 17, 400 ° C. or less temperature, for example, set to 25 ° C. (room temperature). ここで、後述するように、温度は低い方が高い成膜速度が得られ好ましい。 Here, as described later, the temperature is preferably obtained lower high deposition rate.
【0035】 [0035]
その後、各ガス源29〜31から、V3D3、IPAおよびArガスが、所定の流量でチャンバ12内に供給される。 Then, from the gas source 29~31, V3D3, IPA and Ar gas are supplied into the chamber 12 at a predetermined flow rate. 処理ガスの混合ガスは、シャワーヘッド23のガス穴24からウエハWに向けて均一に吐出される。 Mixed gas of the process gas is evenly discharged to the gas holes 24 of the shower head 23 to the wafer W. V3D3、IPAおよびArの供給は、例えば、V3D3/IPA/Ar=30/10/100の流量比(各sccm)で行われる。 V3D3, the supply of IPA and Ar is performed, for example, a flow rate ratio of V3D3 / IPA / Ar = 30/10/100 (each sccm).
【0036】 [0036]
その後、第2の高周波電源32により、例えば、27MHzの高周波電圧が上部電極(シャワーヘッド23)に印加される。 Thereafter, the second high frequency power supply 32, for example, 27 MHz high frequency voltage is applied to the upper electrode (shower head 23). これにより、上部電極と下部電極(サセプタ17)との間に高周波電界が生じ、混合ガスのプラズマが生成する。 Thus, a high frequency electric field between the upper electrode and the lower electrode (susceptor 17) occurs, the plasma of the mixed gas is produced. プラズマ中の、励起されたV3D3同士が、ときにはIPAを介して、ラジカル反応により結合することにより、ウェハWの表面で膜形成が進行する。 In the plasma, it is V3D3 each other excited, sometimes through the IPA, by binding a radical reaction, film formation proceeds at the surface of the wafer W.
このとき、第1の高周波電源21は、例えば、2MHzの高周波電圧を下部電極に印加する。 At this time, the first high-frequency power source 21, for example, applies a 2MHz high frequency voltage to the lower electrode.
【0037】 [0037]
制御部34は、上部電極への高周波電圧の印加を数秒乃至数十秒間行い、これにより、ウェハW表面に、例えば、100nm〜400nm(1000Å〜4000Å)の厚さのSiOC系膜が形成される。 Control unit 34 performs the application of a high frequency voltage to the upper electrode several seconds to several tens of seconds, thereby, the surface of the wafer W, for example, SiOC-based film with a thickness of 100nm~400nm (1000Å~4000Å) is formed . 高周波電圧の印加開始から所定時間後、制御部34は、上部電極および下部電極への高周波電圧の印加を停止するとともに、V3D3ガス源29およびIPAガス源30からのV3D3およびIPAの導入を停止する。 After a predetermined time from the start of application of high frequency voltage, the control unit 34 stops the application of the high-frequency voltage to the upper electrode and the lower electrode, to stop the introduction of the V3D3 and IPA from V3D3 gas source 29 and the IPA gas source 30 . 以上で成膜工程は終了する。 More than in the film formation process is completed. このとき、Arは、パージガスとして、チャンバ12内を流されている。 In this case, Ar is as a purge gas are flowed in the chamber 12.
【0038】 [0038]
ここで、上記成膜工程においては、下部電極(サセプタ17)に、例えば、300Wの高周波電圧を印加しつつ成膜を行っている。 Here, in the film forming step, the lower electrode (susceptor 17), for example, is performed film formation while applying a high frequency voltage of 300 W. このように、下部電極に高周波電圧を印加することにより、成膜速度の向上および好ましい構造を有する膜の形成が可能となる。 Thus, by applying a high frequency voltage to the lower electrode, forming a film having improved and preferred structures of the deposition rate becomes possible. 下部電極への電圧印加によるこれらの効果は、以下のような原理に基づくと考えられる。 These effects due to the voltage applied to the lower electrode is considered to be based on the following principle.
【0039】 [0039]
上部電極への高周波電圧の印加により生成したプラズマ中には、V3D3およびIPAの励起により生成した、その分子構造が保持されたラジカル又はイオンの他に、分解されたフラグメントが含まれる。 The plasma generated by application of high frequency voltage to the upper electrode, produced by excitation of V3D3 and IPA, its molecular structure to another retained radicals or ions, include degraded fragments. このようなフラグメントとしては、例えば、ビニル基、メチル基、アセチル基、水素等の、イオン(主として正イオン)やラジカルが存在すると考えられる。 Such fragments include, for example, vinyl group, considered methyl group, an acetyl group, such as hydrogen, ionic (mainly positive ions) and radicals present.
【0040】 [0040]
このようなプラズマに対して、下部電極に所定の電圧が印加されていることにより、プラズマは、下部電極との間の電位差によってバイアスされる。 For such plasma, by a predetermined voltage is applied to the lower electrode, plasma is biased by a potential difference between the lower electrode. このため、プラズマ中のイオンは、下部電極、実際には、ウェハW、に向かって加速されて引き寄せられる。 Thus, ions in the plasma, the lower electrode, in fact, attracted are accelerated toward the wafer W, the.
【0041】 [0041]
プラズマ中の粒子は、電子や他の粒子との衝突(結合、再結合)によって、イオン、ラジカル、中性というようにその荷電状態が変化する。 Particles in the plasma, collisions with electrons and other particles (binding, recombination) by, ions, radicals, its charge state so that neutral changes. 従って、プラズマ中の粒子は、イオンに限らず全体として、ウェハWに対して加速される。 Thus, particles in the plasma as a whole is not limited to the ions are accelerated to the wafer W.
【0042】 [0042]
ウェハWの表面近傍に引き寄せられた粒子のうちのV3D3(および/またはIPA)のラジカルが結合することにより、シロキサン骨格を有するSiOC膜が形成される。 By radical V3D3 (and / or IPA) of the particles are attracted to the vicinity of the surface of the wafer W are attached, SiOC film having a siloxane skeleton is formed. このとき、プラズマ中の、V3D3およびIPA分子ならびにこれらの分解生成物であるフラグメント(以下、フラグメント等)もまたウェハWに引き寄せられており、シロキサン構造中に取り込まれることとなる。 At this time, in the plasma, V3D3 and IPA molecules and fragments is these decomposition products (hereinafter, fragments, etc.) has also drawn to the wafer W, and thus incorporated into the siloxane structure.
【0043】 [0043]
上記シロキサン構造中では、フラグメント等は、比較的元の分子形態を維持した状態で、緩やかな結合状態でとりこまれている。 In the above siloxane structures, fragments, etc., while maintaining a relatively original molecular form, are incorporated in the loose coupling state. ここで、緩やかな結合状態とは、分子間力、アンカー効果等の比較的低いエネルギーで結合している状態を言う。 Here, the loose coupling state, intermolecular force, a state that is bound with relatively low energy such anchor effect say.
【0044】 [0044]
図3に、バイアス電圧を下部電極に印加した場合と印加しない場合に形成される膜について、FT−IR(フーリエ変換赤外分光分析)により分析した結果を示す。 3, the film formed if not applied to the case of applying a bias voltage to the lower electrode, showing results of analyzing by FT-IR (Fourier transform infrared spectroscopy).
【0045】 [0045]
図3から、バイアス電圧を印加した場合には、印加しない場合と比べ、形成された膜には、OH結合、C=O結合、SiH結合などが、CHx結合に加えて多く含まれていることがわかる。 3, when a bias voltage is applied, compared with the case of not applying, in the formed film, OH bond, C = O bonds, the like SiH bonds are included at most in addition to CHx bond It is seen.
【0046】 [0046]
このように、下部電極へのバイアス電圧の印加により、プラズマ中の粒子がウェハWに効果的に引き寄せられ、本来膜構造を構成しないフラグメントを取り込んだ膜が形成される。 Thus, by application of the bias voltage to the lower electrode, the particles in the plasma effectively attracted to the wafer W, it is captured film fragments that do not constitute the original film structure is formed. このようにフラグメントを含む膜が形成されるため、高い成膜速度が得られる。 Thus, since the film containing the fragments are formed, a high deposition rate can be obtained.
【0047】 [0047]
下記表1に、バイアス電圧を下部電極に印加した場合と、印加しない場合との成膜速度を調べた結果を示す。 Table 1 below shows the case of applying a bias voltage to the lower electrode, the results of examining the deposition rate of the case of not applying. 表1に示す結果は、室温(25℃)および370℃で処理したときの結果である。 The results shown in Table 1 are the results when treated at room temperature (25 ° C.) and 370 ° C..
【0048】 [0048]
【表1】 [Table 1]
【0049】 [0049]
表1の結果から、室温(25℃)及び370℃のいずれの温度においても、バイアス電圧を印加した場合には、印加しない場合と比較して、約7〜10倍の成膜速度が得られることがわかる。 From the results of Table 1, in any of the temperature from room temperature (25 ° C.) and 370 ° C., in the case of applying the bias voltage, compared with the case of not applying the deposition rate of about 7 to 10 times is obtained it can be seen.
また、処理温度は、比較的低温(室温)で処理する方が、より高い成膜速度が得られ、好ましいことがわかる。 The processing temperature is relatively better to treatment at a low temperature (room temperature) is higher deposition rate is obtained, it can be seen that preferred. このように、比較的高温で成膜速度が低いのは、IPA分子等の結合エネルギーが低いため、一旦膜中に取り込まれても熱エネルギーによって脱離しやすいためと考えられる。 Thus, a relatively high temperature of the deposition speed is low, the order binding energy such as IPA molecules is low, presumably because easily desorbed by thermal energy be temporarily taken into the film.
【0050】 [0050]
上述のように、下部電極にバイアス電圧を印加しつつプラズマCVDを行うことにより、フラグメント等を緩やかな結合状態でその内部に含む膜が、高い成膜速度で形成される。 As described above, by performing plasma CVD while applying a bias voltage to the lower electrode, the film containing therein the fragment or the like in a loose coupling state is formed at a high deposition rate.
【0051】 [0051]
上記成膜工程の後、制御部34は、Arガスによるチャンバ12内のパージを所定時間行い、チャンバ12内から、残存したV3D3およびIPAを除去する。 After the deposition step, the control unit 34 performs a purge of the chamber 12 with Ar gas a predetermined time from the chamber 12 to remove the remaining V3D3 and IPA. このとき、制御部34は、サセプタ17の温度を、450℃以下の温度、例えば、450℃に設定し、また、圧力を、例えば、1.3×10 −3 Pa(1×10 −5 Torr)とする。 At this time, the control unit 34, the temperature of the susceptor 17, 450 ° C. or less temperature, for example, set to 450 ° C., also the pressure, for example, 1.3 × 10 -3 Pa (1 × 10 -5 Torr ) to.
【0052】 [0052]
次いで、制御部34は、形成された絶縁膜にアニールを施す。 Then, the control unit 34, annealing to the formed insulating film. アニールは、例えば、ウェハWを450℃で2時間加熱することにより行われる。 Annealing is performed, for example, by heating 2 hours wafer W at 450 ° C.. アニールにより、シロキサン構造中に緩やかに結合されたフラグメントが脱離する。 By annealing, loosely coupled fragment is released into the siloxane structure. 脱離したフラグメント等は、排気ガスとしてチャンバ12外に排出される。 Desorbed fragments, etc. is discharged to the outside the chamber 12 as exhaust gas.
【0053】 [0053]
図4(a)および(b)に、バイアス電圧を印加して形成した絶縁膜について、アニール処理の前後で比較したFT−IR分析結果を示す。 In FIGS. 4 (a) and (b), the insulating film formed by applying a bias voltage, showing the results of FT-IR analysis was compared before and after annealing. 図4(b)は、図4(a)の、波数1500〜1200(1/cm)の拡大図である。 FIG. 4 (b), FIG. 4 (a), an enlarged view of a wave number 1500~1200 (1 / cm).
図4(a)から、アニール処理により、成膜工程で導入されたIPA分子等に由来するOH結合)、C=O結合等が消滅している一方で、シロキサン構造本来のSi−O、Si−CH 骨格が残されていることがわかる。 Figure 4 (a), by annealing, OH bond derived from IPA molecule or the like which is introduced in the film forming step), C = whereas O bond and the like is eliminated, the original siloxane structure Si-O, Si it can be seen that the -CH 3 skeleton is left.
【0054】 [0054]
また、図4(b)から、Si−CH3結合が保持される一方で、原料由来の基、すなわち、ビニル基成分(CH2 in Vy)、CH2(CH2 asym)等が、アニールにより除去されていることがわかる。 Further, from FIG. 4 (b), while the Si-CH3 bond is maintained, the raw material derived from groups, namely, a vinyl group component (CH2 in Vy), CH2 (CH2 asym), etc., it is removed by annealing it can be seen. Si−CH3結合が多く保持されていることは、低い誘電率等の好ましい膜特性が得られ、好ましい。 The Si-CH3 bond is often retained, preferred film properties such as low dielectric constant can be obtained, preferably.
【0055】 [0055]
上記結果から、アニールにより、シロキサン結合を含む基本骨格を保持しつつ、膜中のフラグメント等を除去することができる。 From the above results, by annealing, while retaining the basic skeleton containing a siloxane bond, it is possible to remove a fragment of the film or the like. 前述したように、フラグメント等は、膜中に緩やかな結合状態で取り込まれているので、アニールにより容易に脱離する。 As described above, fragments, etc., because it is incorporated in a loose coupling state in the film, easily eliminated by annealing. 即ち、基本骨格にダメージを与えることなく、膜中に空孔を形成することができる。 In other words, without damaging the basic skeleton, it is possible to form the pores in the film. よって、高品質の、空孔度の高い、いわゆる低誘電率膜の形成が可能である。 Therefore, high-quality, high porosity, it is possible to form a so-called low dielectric constant film.
【0056】 [0056]
上記アニール処理の後、制御部34は、図示しないヒータの加熱を停止するとともに、チャンバ12内の圧力をチャンバ12外の圧力程度まで戻す。 After the annealing process, the control unit 34 stops the heating by the heater (not shown) to return the pressure in the chamber 12 to about the pressure outside the chamber 12. その後、静電チャックは解除され、リフトピン20が上昇する。 Thereafter, the electrostatic chuck is released, the lift pins 20 is raised. 次いで、ゲートバルブ15が開放されて、搬送アームがチャンバ12内に侵入する。 Then, the gate valve 15 is opened, the transfer arm from entering the chamber 12. 搬送アームによりウェハWがチャンバ12外に搬出される。 Wafer W is unloaded to the outside of the chamber 12 by the transfer arm.
【0057】 [0057]
以下同様にして、所定枚数の未処理のウェハWは、順次チャンバ12内に搬入され、図2に示すように、成膜処理、アニール処理を施され、所定厚さの絶縁膜が形成された基板として搬出される。 In the same manner, the wafer W unprocessed predetermined number is conveyed sequentially chamber 12, as shown in FIG. 2, the film-forming process, is subjected to an annealing treatment, the predetermined thickness of the insulating film is formed It is carried out as a substrate.
【0058】 [0058]
以上説明したように、本発明においては、プラズマCVDによる成膜の際に、下部電極を介してプラズマにバイアス電圧を印加している。 As described above, in the present invention, during the film formation by plasma CVD, and by applying a bias voltage to the plasma via the lower electrode. バイアスにより、プラズマ中の粒子は、本来膜構造に寄与しない有機分子のフラグメント等を含め、ウェハWに対して効率よく高速に引き寄せられる。 The bias, particles in the plasma, including fragments of the organic molecules not contributed to the original film structure, are attracted to the high speed efficiently to the wafer W. ウェハW表面における成膜反応は、これらのフラグメントを緩やかな結合状態で取り込んだ状態で進行する。 Deposition reaction at the surface of the wafer W proceeds these fragments in a state captured in loose coupling state. このように、バイアスにより、プラズマ中の粒子がウェハWに対して効率よく引き寄せられ、また、成膜がフラグメント等を取り込んで進行することから、高い成膜速度が得られる。 Thus, the bias, the particles in the plasma are attracted efficiently against the wafer W, In addition, since the film formation progresses captures fragments etc., high deposition rate can be obtained.
また、このように形成された膜中のフラグメント等は、低いエネルギーで結合しているため、アニールにより容易に脱離し、基本骨格を保持しつつ除去可能である。 Also, fragments, etc. of the thus formed film, since bonded with low energy, easily eliminated by annealing, can be removed while retaining the basic skeleton.
このように、膜のダメージを抑制しつつ膜中に空孔を形成することができ、特性の良好な、空孔率の高い絶縁膜を形成することができる。 Thus, while suppressing the damage of the membrane can form pores in Makuchu, good characteristics can be formed with high porosity insulating film.
【0059】 [0059]
本発明は、上記の実施の形態に限定されず、種々の変形及び応用が可能である。 The present invention is not limited to the above-described embodiments, and various modifications and applications are possible.
【0060】 [0060]
上記実施の形態では、絶縁膜としてSiOC系膜を、V3D3を原料化合物として形成した。 In the above embodiment, the SiOC-based film as an insulating film was formed V3D3 as the starting compound. 本発明の絶縁膜は、SiOC系膜に限定されず、SiC、SiN、SiCN、SiOF、またはSiOx等の構造を有する絶縁膜であっても良い。 Insulating film of the present invention is not limited to the SiOC-based film, SiC, SiN, SiCN, it may be an insulating film having a structure such as SiOF or SiOx,. また、SiOC系膜を形成する原料としては、V3D3の代わりに、オクタメチルチロテトラシロキサン(D4)、ヘキサエチルシクロトリシロキサン、ヘキサメチルシクロトリシロキサン、オクタフェニルシクロトリシロキサン、テトラエチルシクロテトラシロキサン等の環状シロキサン化合物を使用することができるが、これらに限定されない。 Further, as the raw material for forming the SiOC-based film, instead of V3D3, octamethyl Ciro cyclotetrasiloxane (D4), hexaethyl cyclotrisiloxane, hexamethylcyclotrisiloxane, octaphenyl cyclotrisiloxane, such as tetraethyl cyclotetrasiloxane it can be used a cyclic siloxane compound, without limitation.
また、SiOC系膜に限らず、SiC膜、SiCN膜、CF膜等、他のいかなる膜にも適用可能である。 Further, not only the SiOC-based film, SiC film, SiCN film, CF film, it is also applicable to any other film.
【0061】 [0061]
また、空孔形成のための有機分子としてIPAを使用したが、いかなる有機分子も使用可能である。 Although using IPA as the organic molecules for pore formation, any organic molecule can be used. 使用する有機分子としては、分子内にOH基、COOH基等の極性基を有するものが好ましい。 The organic molecule used, OH groups in the molecule, those having a polar group such as COOH group. このような極性基を有する分子は、励起されて容易にイオン性分子となり、バイアス効果が特に期待できるからである。 Molecule having the polar group, will become readily ionizable molecule is excited, the bias effect is because particularly be expected. 例えば、アルコール類としては、直鎖アルキルアルコール類、環状アルキルアルコール類、芳香族アルコール類、及び各種ケトン類、各種エーテル類等これらの誘導体等が使用できる。 For example, alcohols, straight-chain alkyl alcohols, cyclic alkyl alcohols, aromatic alcohols, and various ketones, various ethers such as these derivatives can be used. 特に、分子量の小さい低級アルコールを好適に使用できる。 In particular, it can be preferably used a small lower alcohol molecular weight.
【0062】 [0062]
上記実施の形態では、アニール処理は、減圧下での図示しないヒータによる加熱により行うものとした。 In the above embodiment, the annealing treatment was assumed to be performed by heating with a heater (not shown) under reduced pressure. しかし、ランプ、電磁誘導加熱等によって加熱するようにしてもよい。 However, the lamp may be heated by electromagnetic induction heating or the like. また、加熱温度、時間等も、適宜選択可能である。 The heating temperature, the time, etc., can be appropriately selected. また、希釈ガス(Ar、N 等)の通流下で加熱してもよい。 It may be heated by passing a stream of diluent gas (Ar, N 2, etc.).
また、アニールは加熱に限らず、プラズマアニールを用いてもよい。 Further, annealing is not limited to heat, it may be used plasma annealing. この場合、Ar、He、Ne、Xe、N 等の不活性ガスのプラズマに、形成された絶縁膜を曝露するようにすればよい。 In this case, Ar, He, Ne, Xe , plasma of an inert gas such as N 2, the formed insulating film may be so exposed. さらに、H 、O 、CH 、SiF 等のガスのプラズマを用いて、プラズマ中に含まれるラジカル等の活性種に曝露するようにしてもよい。 Further, by using a plasma of H 2, O 2, CH 4 , SiF 4 , etc. of gas, it may be exposed to active species such as radicals contained in the plasma.
【0063】 [0063]
さらに、上記例では、アニール処理は、成膜処理と同一のチャンバ12内で行なうものとした。 Furthermore, in the above example, the annealing treatment was made in the film forming process and the same chamber 12. しかし、このような1チャンバ型に限らず、それぞれ別のチャンバを用いて、膜形成処理とアニール処理とを行うようにしても良い。 However, the invention is not limited to such a one-chamber type, with a different chamber, respectively, may be performed and film forming process and the annealing process. 例えば、図5(a)、(b)にそれぞれ示すように、いわゆるin−situ型(複数チャンバ型)とex−situ型(複数装置型)の構成を使用することができる。 For example, FIG. 5 (a), the can use the configuration of shown respectively (b), the so-called in-situ type (s chambered) and ex-situ type (s device type).
【0064】 [0064]
上記実施の形態では、高周波電圧を、例えば、300Wのパワーで下部電極であるサセプタ17に印加するものとしたが、下部電極に印加する高周波電圧のパワーはこれに限定されない。 In the above embodiment, a high frequency voltage, for example, it is assumed to be applied to the susceptor 17 as the lower electrode at a power of 300 W, the power of the RF voltage applied to the lower electrode is not limited thereto. しかし、バイアスパワーが大き過ぎると、ウェハW表面に形成した膜のエッチングが問題となる。 However, when the bias power is too high, etching of the film formed on the surface of the wafer W becomes a problem. 従って、形成した膜をエッチングしない範囲で、下部電極に印加する高周波バイアスパワーを設定し、さらに、これに応じて、適宜ガス流量を変更することが望ましい。 Accordingly, in a range that does not etch the formed film, set the high frequency bias power applied to the lower electrode, and further, in response to this, it is desirable to change the appropriate gas flow rate.
【0065】 [0065]
また、バイアス電圧は、高周波電圧を、負の直流電圧に重畳して印加するようにしてもよく、また、負の直流電圧のみを印加するようにしてもよい。 The bias voltage is a high frequency voltage may be applied to be superimposed on a negative DC voltage, also may be applied only a negative DC voltage.
また、図示しない静電チャック内部の電極に、バイアス電圧を印加するようにしてもよい。 Moreover, the electrostatic chuck internal electrode (not shown), may be applied a bias voltage.
【0066】 [0066]
上記実施の形態では、成膜処理には平行平板型のプラズマCVD装置を用いた。 In the above embodiment, using a parallel plate type plasma CVD apparatus for deposition treatment. しかし、これに限らず、ECR型、ICP型、TCP型、ヘリコン型等のプラズマ処理を用いてもよい。 However, not limited thereto, ECR type, ICP type, TCP type may be used plasma treatment helicon type. また、プラズマCVDに限らず、熱CVDを用いてもよい。 Further, not limited to the plasma CVD, it may be used thermal CVD.
【0067】 [0067]
上記実施の形態では、被処理体として半導体ウェハW上に絶縁膜を形成すると説明したが、被処理体としては、半導体ウェハに限定されず、例えば、液晶表示基板の処理に適用してもよい。 In the above embodiment has been described as forming an insulating film on a semiconductor wafer W as an object to be processed, the object to be processed is not limited to the semiconductor wafer, for example, it may be applied to the liquid crystal display substrate processing .
【0068】 [0068]
【発明の効果】 【Effect of the invention】
本発明によれば、膜特性が良好で、空孔率の高い絶縁膜の形成方法及び絶縁膜の形成装置を提供することができる。 According to the present invention, film properties are good, it is possible to provide the forming apparatus forming method and the insulating film having a high porosity insulating film.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の実施の形態にかかる処理装置の構成を示す図である。 1 is a diagram showing a configuration of a processing apparatus according to the embodiment of the present invention.
【図2】本発明の実施の形態にかかる絶縁膜の形成方法のタイミング図である。 2 is a timing diagram of a method for forming the insulating film according to an embodiment of the present invention.
【図3】本発明の実施の形態にかかる絶縁膜のFT−IRを用いた分析結果の一例である。 Figure 3 is an example of the analysis result using the FT-IR of such insulating film in the embodiment of the present invention.
【図4】本発明の実施の形態にかかるアニール処理前後の絶縁膜のFT−IRを用いた分析結果の一例である。 FIG. 4 is an example of the analysis result using the FT-IR of such annealing before and after the insulating film to the embodiment of the present invention.
【図5】本発明の実施の形態にかかる絶縁膜の形成装置の変形例を示す模式図である。 5 is a schematic view showing a modification of the forming apparatus of dielectric film according to an embodiment of the present invention.
【符号の説明】 DESCRIPTION OF SYMBOLS
11 処理装置12 チャンバ13 排気口14 排気装置15 ゲートバルブ16 サセプタ支持台17 サセプタ18 絶縁体19 下部冷媒流路20 リフトピン21 第1の高周波電源22 第1の整合器23 シャワーヘッド24 ガス穴25 電極板26 電極支持体27 上部冷媒流路28 ガス導入管29 V3D3ガス源30 IPAガス源31 Arガス源32 第2の高周波電源33 第2の整合器34 制御部35 除害装置 11 processing unit 12 chamber 13 exhaust port 14 exhaust system 15 gate valve 16 susceptor support 17 susceptor 18 insulator 19 lower coolant channel 20 lift pins 21 first high-frequency power source 22 first matching unit 23 showerhead 24 gas holes 25 electrodes plate 26 electrode support 27 upper coolant flow channel 28 gas introduction pipe 29 V3D3 gas source 30 IPA gas source 31 Ar gas source 32 and the second high frequency power supply 33 second matching unit 34 control unit 35 abatement system

Claims (10)

  1. プラズマCVDにより絶縁膜を被処理体上に形成する絶縁膜形成ステップを備え、 Comprising an insulating film forming step of forming an insulating film on the target object by plasma CVD,
    前記絶縁膜形成ステップは、プラズマ中の粒子が前記被処理体に引き寄せられるように、バイアス電圧を印加するバイアス電圧印加ステップを含む、 The insulating film forming step, so that particles in the plasma are attracted to the workpiece, comprising a bias voltage applying step of applying a bias voltage,
    ことを特徴とする絶縁膜の形成方法。 Method for forming the insulating film, characterized in that.
  2. 前記絶縁膜形成ステップでは、膜形成物質と有機分子とを出発物質とするプラズマCVDにより、前記膜形成物質を基本構造として形成される膜中に、前記有機分子およびその分解生成物の少なくとも一方が含まれる絶縁膜を前記被処理体に形成する、 Wherein the insulating film forming step, by plasma CVD to a starting material and a film forming material and the organic molecules during the film formed the film forming material as a basic structure, at least one of the organic molecules and their decomposition products an insulating film included forming the object to be processed,
    ことを特徴とする請求項1に記載の絶縁膜の形成方法。 Method of forming a dielectric film according to claim 1, characterized in that.
  3. 前記バイアス電圧印加ステップでは、高周波電圧を印加することを特徴とする請求項1に記載の絶縁膜の形成方法。 The bias voltage applying step, method of forming a dielectric film according to claim 1, characterized in that a high frequency voltage is applied.
  4. 前記バイアス電圧印加ステップでは、前記被処理体の表面がエッチングされない程度の出力で前記バイアス電圧を印加する、 In the bias voltage applying step, the surface of the object to be processed is applied to the bias voltage at the output as not etched,
    ことを特徴とする請求項1に記載の絶縁膜の形成方法。 Method of forming a dielectric film according to claim 1, characterized in that.
  5. 前記絶縁膜形成ステップにて形成された絶縁膜をアニールするアニールステップをさらに備える、ことを特徴とする請求項1に記載の絶縁膜の形成方法。 Method of forming a dielectric film according to claim 1, wherein the insulating further comprising annealing step of annealing the formed insulating film in film formation step, it is characterized.
  6. 前記アニールステップでは、前記絶縁膜を励起ガスに暴露し、または、熱処理する、 In the annealing step, exposing the insulating film to the excitation gas, or a heat treatment,
    ことを特徴とする請求項5に記載の絶縁膜の形成方法。 Method of forming a dielectric film according to claim 5, characterized in that.
  7. 前記膜形成物質はシリコン化合物から構成されることを特徴とする請求項2に記載の絶縁膜の形成方法。 Method of forming a dielectric film according to claim 2 wherein the film forming material, characterized in that it is comprised of silicon compounds.
  8. 前記有機分子は極性基を含んで構成されることを特徴とする請求項2に記載の絶縁膜の形成方法。 Method of forming a dielectric film according to claim 2 wherein the organic molecules, characterized in that it is configured to include a polar group.
  9. 前記有機分子は低級アルコールから構成されることを特徴とする請求項8に記載の絶縁膜の形成方法。 Method of forming a dielectric film according to claim 8 wherein the organic molecules are characterized in that they are composed of a lower alcohol.
  10. 被処理体を収容するチャンバと、 A chamber for accommodating the object to be processed,
    前記チャンバ内にプラズマを生成するプラズマ生成手段と、 A plasma generating means for generating a plasma in the chamber,
    プラズマ中の粒子が前記被処理体に引き寄せられるように、バイアス電圧を印加するバイアス電圧印加手段と、 As particles in the plasma are attracted to the object to be processed, and the bias voltage applying means for applying a bias voltage,
    を備えることを特徴とする絶縁膜の形成装置。 Forming apparatus of the insulating film, characterized in that it comprises a.
JP2002325375A 2002-11-08 2002-11-08 Method and device for forming insulating film Pending JP2004158793A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002325375A JP2004158793A (en) 2002-11-08 2002-11-08 Method and device for forming insulating film

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002325375A JP2004158793A (en) 2002-11-08 2002-11-08 Method and device for forming insulating film

Publications (1)

Publication Number Publication Date
JP2004158793A true JP2004158793A (en) 2004-06-03

Family

ID=32804626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002325375A Pending JP2004158793A (en) 2002-11-08 2002-11-08 Method and device for forming insulating film

Country Status (1)

Country Link
JP (1) JP2004158793A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007084919A (en) * 2005-07-29 2007-04-05 Applied Materials Inc Chemical vapor deposition chamber with dual frequency bias and method for manufacturing photomask using the same
JP2009071226A (en) * 2007-09-18 2009-04-02 Nec Corp Method for forming interlayer dielectric film, interlayer dielectic film, semiconductor device and apparatus for producing semiconductor
JP2014103165A (en) * 2012-11-16 2014-06-05 Tokyo Electron Ltd Semiconductor element manufacturing method and semiconductor element manufacturing apparatus

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007084919A (en) * 2005-07-29 2007-04-05 Applied Materials Inc Chemical vapor deposition chamber with dual frequency bias and method for manufacturing photomask using the same
JP2009071226A (en) * 2007-09-18 2009-04-02 Nec Corp Method for forming interlayer dielectric film, interlayer dielectic film, semiconductor device and apparatus for producing semiconductor
US8598706B2 (en) 2007-09-18 2013-12-03 Renesas Electronics Corporation Method for forming interlayer dielectric film, interlayer dielectric film, semiconductor device and semiconductor manufacturing apparatus
JP2014103165A (en) * 2012-11-16 2014-06-05 Tokyo Electron Ltd Semiconductor element manufacturing method and semiconductor element manufacturing apparatus

Similar Documents

Publication Publication Date Title
EP0179665B1 (en) Apparatus and method for magnetron-enhanced plasma-assisted chemical vapor deposition
US7465357B2 (en) Computer-readable medium that contains software for executing a method for cleaning a CVD chamber
CN101310039B (en) Chemical vapor deposition of high quality flow-like silicon dioxide using a silicon containing precursor and atomic oxygen
US7772111B2 (en) Substrate processing method and fabrication process of a semiconductor device
TWI615495B (en) Integrated processing of porous dielectric, polymer-coated substrates and epoxy within a multi-chamber vacuum system
TWI493622B (en) Method for improving process control and film conformality of pecvd films
US7049247B2 (en) Method for fabricating an ultralow dielectric constant material as an intralevel or interlevel dielectric in a semiconductor device and electronic device made
US7803705B2 (en) Manufacturing method of semiconductor device and film deposition system
US7858533B2 (en) Method for curing a porous low dielectric constant dielectric film
TWI520212B (en) Selectively etching the titanium nitride
US7977256B2 (en) Method for removing a pore-generating material from an uncured low-k dielectric film
US7662723B2 (en) Methods and apparatus for in-situ substrate processing
CN103119695B (en) The plasma activated deposition of conformal films
US7037376B2 (en) Backflush chamber clean
CN102187432B (en) Method for depositing conformal amorphous carbon film by plasma-enhanced chemical vapor deposition (pecvd)
US20090075491A1 (en) Method for curing a dielectric film
US20130217241A1 (en) Treatments for decreasing etch rates after flowable deposition of silicon-carbon-and-nitrogen-containing layers
US20090277587A1 (en) Flowable dielectric equipment and processes
JP4230029B2 (en) Plasma processing apparatus and etching method
US7211525B1 (en) Hydrogen treatment enhanced gap fill
CN100483647C (en) Method for depositing porous films
Mor et al. Effective repair to ultra-low-k dielectric material (k∼ 2.0) by hexamethyldisilazane treatment
US8895449B1 (en) Delicate dry clean
US7718553B2 (en) Method for forming insulation film having high density
KR20110107758A (en) In-situ deposition of film stacks