JP2004145197A - Display device and display panel - Google Patents

Display device and display panel Download PDF

Info

Publication number
JP2004145197A
JP2004145197A JP2002312523A JP2002312523A JP2004145197A JP 2004145197 A JP2004145197 A JP 2004145197A JP 2002312523 A JP2002312523 A JP 2002312523A JP 2002312523 A JP2002312523 A JP 2002312523A JP 2004145197 A JP2004145197 A JP 2004145197A
Authority
JP
Japan
Prior art keywords
signal
current
circuit
level
image signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002312523A
Other languages
Japanese (ja)
Other versions
JP2004145197A5 (en
JP4032922B2 (en
Inventor
Masashi Agari
Suehiro Goto
Ryuichi Hashido
Mitsuo Inoue
Masashi Okabe
Hidetada Tokioka
Takahiro Urakabe
上里 将史
井上 満夫
岡部 正志
後藤 末廣
時岡 秀忠
橋戸 隆一
浦壁 隆浩
Original Assignee
Mitsubishi Electric Corp
三菱電機株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp, 三菱電機株式会社 filed Critical Mitsubishi Electric Corp
Priority to JP2002312523A priority Critical patent/JP4032922B2/en
Publication of JP2004145197A publication Critical patent/JP2004145197A/en
Publication of JP2004145197A5 publication Critical patent/JP2004145197A5/ja
Application granted granted Critical
Publication of JP4032922B2 publication Critical patent/JP4032922B2/en
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Images

Abstract

<P>PROBLEM TO BE SOLVED: To provide a display device capable of reducing unevenness of emission luminance by reducing variation in signal line driving currents of respective columns even when the variation of a TFT characteristic is large. <P>SOLUTION: The display device is provided with pixel matrix circuits each of which supplies a current to the light emitting element of each pixel, signal lines (data lines) each of which supplies a signal current to the pixel matrix circuit, data line driving circuits each of which outputs an input picture signal to the signal line as a signal line current, a signal current current detecting circuit which detects the signal current to be supplied to the signal line of each column and a compensation circuit which compensates the input picture signal based on the detection result. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
この発明は、有機EL(Electro Luminescence)等の電流により発光輝度が変化する発光素子を各画素に備えた表示装置およびそれに用いる表示パネルに関する。 This invention relates to a display panel using a light-emitting element as a display device and it includes in each pixel which changes the emission luminance by a current such as an organic EL (Electro Luminescence).
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
近年、携帯情報端末やレテビジョン受像機向けに有機ELを発光素子とした表示装置が盛んに開発されている。 Recently, portable information terminals and Lethe vision receivers display device in which the organic EL light-emitting element for have been actively developed. 有機ELなどの発光素子を各画素に備えた自発光型表示装置は、良好な視認性を有し、また動画表示特性も優れている。 Having a light emitting element such as an organic EL in each pixel self-luminous type display device, it has good visibility and is excellent moving image display characteristics.
特にガラス基板上に形成された薄膜トランジスタ(TFT(Thin Film Transistor))を画素のスイッチング素子として使用したアクティブ型表示装置においては、書き換えられた信号に基づいて、次の書換え時まで発光素子に電流を流し続けることが出来るため、画素にスイッチング素子を用いないパッシブ型よりも小さい発光素子への駆動電流で高輝度が得られるという利点がある。 Particularly in active display device using thin film transistors formed on a glass substrate (TFT (Thin Film Transistor)) as a switching element of the pixel, based on the rewritten signal, the current to the light emitting element to the next rewrite since it is possible to continuously flow, there is an advantage that high luminance can be obtained at a drive current to the small light emitting element than the passive type that does not use a switching element in a pixel.
【0003】 [0003]
従来の表示装置においては、走査線scanA及びscanBを順次選択する走査線駆動回路と、輝度情報に応じた電流レベルを有する信号電流Iwを生成して逐次データ線dataに供給する電流源CSを含むデータ線駆動回路と、各走査線scanA,scanB及び各データ線dataの交差部に配されていると共に、駆動電流の供給を受けて発光する電流駆動型の発光素子OLEDを含む複数の画素とを備えている。 In the conventional display device includes a scanning line driving circuit for sequentially selecting the scanning lines scanA and ScanB, a current source CS for supplying sequentially the data line data and generates a signal current Iw having a current level corresponding to the luminance information a data line driving circuit, the scanning lines ScanA, with is arranged at the intersection of scanB and each data line data, and a plurality of pixels including a light emitting element OLED current drive type which emits light by receiving the supply of the drive current It is provided. 特徴事項として、当該画素は、当該走査線scanAが選択された時当該データ線dataから信号電流Iwを取り込む受入部と、取り込んだ信号電流Iwの電流レベルを一旦電圧レベルに変換して保持する変換部と、保持された電圧レベルに応じた電流レベルを有する駆動電流を当該発光素子OLEDに流す駆動部とからなる(例えば、特許文献1参照。)。 As a feature, the pixel is converted to retain converts a receiving unit for capturing the data line data from the signal current Iw when the scanning line scanA is selected, the current level of the fetched signal current Iw once the voltage level and parts, comprising a drive current having a current level corresponding to the voltage level held by the drive unit to flow to the light emitting element OLED (e.g., see Patent Document 1.).
【0004】 [0004]
【特許文献1】 [Patent Document 1]
特開2001−147659号公報(第7−9頁、図1及び図5) JP 2001-147659 JP (No. 7-9, pp. 1 and 5)
【0005】 [0005]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
薄膜トランジスタのうち、低温プロセスで製作が可能な低温多結晶シリコンTFT(低温p−SiTFT)は、アモルファスシリコンTFTに比べて移動度が高いため、この低温p−SiTFT駆動回路をガラス基板上に画素マトリクス回路と一体形成することが可能であり、液晶表示装置をはじめとして広く用いられるようになってきた。 Among the thin film transistor, a low temperature process can be manufactured low temperature polycrystalline silicon TFT (low temperature p-SiTFT) has higher mobility than an amorphous silicon TFT, the pixel matrix of the low-temperature p-SiTFT driving circuit on a glass substrate it is possible to circuit integrally formed, it has become widely used as such as a liquid crystal display device.
ところが、低温p−SiTFTは、一般にレーザーアニールにより形成されるが、レーザー照射強度をガラス基板面内で均一に制御することが難しいなどの理由により、単結晶シリコンよりもVth(閾値電圧)やμ(移動度)などの特性ばらつきが大きいことが知られている。 However, low-temperature p-SiTFT generally are formed by laser annealing, for reasons such as it is difficult to uniformly control the laser irradiation intensity in a glass substrate surface, than the single crystal silicon Vth (threshold voltage) and μ characteristic variations such as (mobility) is large has been known.
【0006】 [0006]
従来の表示装置では、データ線駆動回路を表示パネル内にTFTを用いてガラス基板に画素マトリクスと一体に構成する場合、TFT特性のばらつきによって、各列のデータ線(信号線)駆動電流にばらつきが生じ、発光輝度に縦筋状もしくは縦帯状のムラが発生するという問題がある。 Variations in the conventional display device, when constituting the pixel matrix integrally with the glass substrate using a TFT of the data line driving circuit in the display panel, due to variations in TFT characteristics, to each column of the data line (signal line) driving current occurs, there is a problem that vertical streak or vertical banding occurs in emission luminance.
【0007】 [0007]
本発明は上述のような課題を解決するためになされたもので、TFT特性のばらつきが大きい場合であっても各列の信号線駆動電流のばらつきを抑え、発光輝度のムラを抑えることのできる表示装置を得ることを目的とする。 The present invention has been made to solve the problems as described above, even when variations in TFT characteristics is large to suppress the variation of the signal line driving current of each column, it can suppress the unevenness of light emission luminance for its object to obtain a display device.
【0008】 [0008]
また、表示パネルや表示装置の製造時において、信号線駆動電流のばらつきを検出して容易に良品/不良品の選別検査を行うことのできる表示パネルを得ることを目的とする。 Further, at the time of manufacture of the display panel and the display device, and an object thereof is to obtain a display panel which can perform the screening tests readily good / defective by detecting the variation of the signal line driving current.
【0009】 [0009]
【課題を解決するための手段】 In order to solve the problems]
本発明の第1の構成に係る表示装置は、各画素の発光素子に電流を供給する画素マトリクス回路と、上記画素マトリクス回路へ信号電流を供給する信号線と、表示すべき画像信号を上記信号電流として上記信号線へ出力する信号線駆動手段と、上記画素マトリクス回路の各列の上記信号線へ供給される上記信号電流を検出し、検出結果として順次出力する信号電流検出手段と、上記信号電流検出手段により検出された検出結果に基づいて上記表示すべき画像信号を補正する補正手段とを備えたことを特徴とすることを特徴とする。 The first display device according to the configuration, a pixel matrix circuit for supplying a current to the light emitting element of each pixel, a signal line for supplying a signal current to the pixel matrix circuit, the image signal said signal to be displayed of the present invention a signal line drive circuit for outputting to the signal line as a current, a signal current detection means for detecting the signal current supplied to the signal line of each column of the pixel matrix circuit, and sequentially outputs the detection result, the signal based on the detection result detected by the current detecting means, characterized in that it characterized in that a correcting means for correcting the image signal to be the display.
【0010】 [0010]
また、本発明の第2の構成による表示装置では、上記第1の構成において、上記信号電流検出手段として、上記各列の信号線のそれぞれに一端が接続され各列毎に設けられたスイッチ回路と、上記スイッチ回路の他端が共通に接続された電流検出線と、上記スイッチ回路を順次導通するよう制御するスイッチ制御手段とを備えたものである。 Further, in the display device according to the second aspect of the present invention, in the above-mentioned first configuration, the signal current as a detection means, switching circuit provided for each column is connected to one end to the respective signal lines of each column When, those having a current detection line to which the other end of the switch circuit are connected in common, and a switch control means for controlling so as to sequentially conduct the switch circuit.
【0011】 [0011]
また、本発明の第3の構成による表示装置では、上記第2の構成において、上記信号電流検出手段として、上記電流検出線に現れる各列の信号電流を所定の電流比により増幅した後、電圧に変換する電流−電圧変換手段を備えたものである。 Further, in the display device according to the third aspect of the present invention, in the second configuration, as the signal current detection means, after the signal current of each column appearing in the current detection line is amplified by a predetermined current ratio, voltage current is converted to - those having a voltage converting means.
【0012】 [0012]
また、本発明の第4の構成による表示装置では、上記第1の構成において、第1及び第2のレベルの上記表示すべき画像信号をそれぞれ入力したときの上記検出結果と上記第1及び第2のレベルに対応した基準検出結果との差分を誤差検出結果として出力する誤差検出手段を備え、上記補正手段は、上記第1及び第2のレベルに対応した各列の上記誤差検出結果に基づいて、上記表示すべき画像信号を補正するものである。 Further, in the display device according to a fourth configuration of the present invention, in the first configuration, the detection result and the first and second when the image signal to be the display of the first and second levels respectively input comprising an error detecting means for outputting a difference between the reference detection result corresponding to the second level as the error detection result, the correction means, based on the error detection result of each column corresponding to the first and second level Te, and it corrects the image signal to be the display.
【0013】 [0013]
また、本発明の第5の構成による表示装置では、上記第1の構成において、N種類のレベル(3≦N≦表示階調数)の上記表示すべき画像信号をそれぞれ入力したときの上記検出結果と上記N種類のレベルに対応した基準検出結果との差分を誤差検出結果として出力する誤差検出手段を備え、上記補正手段は、上記表示すべき画像信号のレベルが、上記N種類のレベルうちの隣接する2つのレベルの間におけるいずれの区間にあるかを判別し、該隣接する2つのレベルに対応した各列の上記誤差検出結果に基づいて、上記表示すべき画像信号を補正するものである。 Further, in the display device according to the fifth aspect of the present invention, in the first configuration, N different levels above display the detection when the inputted image signal to be the (3 ≦ N ≦ display gradation number) results and provided with error detection means for outputting an error detection result a difference between the reference detection result corresponding to the N different levels, the correction means, the level of the image signal to be the display, the N different levels of which in which the to determine in one of the interval between two adjacent levels, based on the each column corresponding to two adjacent levels the error detection result, corrects the image signal to be the display is there.
【0014】 [0014]
また、本発明の第6の構成による表示装置では、上記第1の構成において、上記補正手段は、上記表示すべき画像信号の取り得る全てのレベルをそれぞれ入力したときの各列の上記誤差検出結果に基づいて、上記表示すべき画像信号を補正するものである。 Further, in the sixth display device of the configuration of the present invention, in the first configuration, the correction means, each column of the error detection when all the levels may take of the display to the image signal to be inputted based on the results, and corrects the image signal to be the display.
【0015】 [0015]
また、本発明の第7の構成による表示装置では、上記第1の構成において、上記画素マトリクス回路を順次走査する走査手段を備え、上記信号電流検出手段により上記信号電流を検出するときには上記走査手段を停止するものである。 Further, in the display device according to the seventh aspect of the present invention, in the first configuration, comprising a scanning means for sequentially scanning the pixel matrix circuit, said scanning means when detecting the signal current by the signal current detection means the one in which to stop.
【0016】 [0016]
さらに、本発明の第8の構成による表示装置では、上記第4〜6のいずれかの構成において、上記誤差検出結果を保持するメモリ手段を備えたものである。 Further, in the display device according to the eighth aspect of the invention, in the construction of the first 4 to 6, but having a memory means for holding the error detection result.
【0017】 [0017]
また、別の発明の表示パネルは、各画素の発光素子に電流を供給する画素マトリクス回路と、上記画素マトリクス回路へ信号電流を供給する信号線と、表示すべき画像信号を上記信号電流として上記信号線へ出力する信号線駆動手段と、上記画素マトリクス回路の各列の上記信号線へ供給される上記信号電流を検出し、検出結果として順次出力する信号電流検出手段とを備えたものである。 The display panel of another invention, the pixel matrix circuit for supplying a current to the light emitting element of each pixel, a signal line for supplying a signal current to the pixel matrix circuit, an image signal to be displayed as the signal current a signal line drive circuit for outputting to the signal line, in which a signal current detection means for detecting the signal current supplied to the signal line of each column of the pixel matrix circuit, and sequentially outputs the detection result .
【0018】 [0018]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
実施の形態1. The first embodiment.
図1は、本発明の実施の形態1による表示装置の構成を示すブロック図である。 Figure 1 is a block diagram showing a configuration of a display device according to a first embodiment of the present invention. 図において、1はシフトレジスタ回路、2R、2G、2BはそれぞれRGB各色のアナログ画像信号が供給されるR用、G用、及びB用入力信号線、3はデータ線駆動回路、4はデータ線(信号線)、5はRGB各色画素がマトリクス配列された画素マトリクス、6R、6B、6GはそれぞれR用、G用、及びB用画素回路、7は画素、8は垂直走査回路、9はデータ線駆動電流検出回路、10はスイッチ回路、11は電流検出線、12はセレクト回路、13はシフトレジスタ回路、14は電流−電圧変換回路、15は有機EL表示パネル、16はD/A変換回路、17はデータ補正回路、18はメモリ回路、19はメモリ制御回路、20は誤差検出回路、21はA/D変換回路である。 In the figure, reference numeral 1 denotes a shift register circuit, 2R, 2G, for R 2B each RGB color analog image signal is is supplied, for G, and B input signal line, a data line driving circuit 3, the 4 data lines (signal lines), a pixel matrix RGB color pixels are matrix array 5, 6R, 6B, each 6G the R, G, and B pixel circuits, the pixel 7, the vertical scanning circuit 8, 9 data line drive current detection circuit, the switch circuit 10, a current detection line 12 the select circuit 11, the shift register circuit 13, the current 14 - voltage converting circuit, 15 is an organic EL display panel, 16 is D / A conversion circuit , the data correction circuit 17, 18 is a memory circuit, 19 a memory control circuit, 20 an error detecting circuit, 21 an a / D converter circuit.
【0019】 [0019]
ここでは、例えば、R(Red)G(Green)B(Blue)各色6ビットの画像データによる26万色の表示を行う場合について説明する。 Here, for example, will be described, the case of R (Red) G (Green) B (Blue) display 26 million colors by the image data of 6 bits per color. また、図はRGB各2列分の構成を示し、添え字mは例えば左からm番目のRGB列(RGB列の組)に対応していることを示す。 Also, figure shows the configuration of the RGB two columns, subscript m indicates that correspond to the m-th RGB column from the left, for example, (the RGB column set).
また、シフトレジスタ回路1、データ線駆動回路3、画素回路6R,6G,6B、垂直走査回路8、データ線駆動電流検出回路9は、有機EL表示パネル15に内蔵されている。 The shift register circuit 1, the data line driving circuit 3, the pixel circuit 6R, 6G, 6B, the vertical scanning circuit 8, the data line driving current detecting circuit 9 is incorporated in the organic EL display panel 15. すなわち、例えばガラス基板上に形成された低温多結晶シリコンTFTによりこれらの回路を形成するとともに、画素回路6R、6G、6Bの画素電極(図示せず)上に有機EL層が蒸着等により形成されている。 That is, for example, by the formed low-temperature polycrystalline silicon TFT on a glass substrate and forming these circuits, pixel circuits 6R, 6G, 6B of the pixel electrode (not shown) the organic EL layer on are formed by vapor deposition or the like ing.
【0020】 [0020]
次に、動作につき説明する。 Next, it will be described operation. 本実施の形態1においては、入力されるデジタル画像信号R[5. In the first embodiment, the digital image signal R [5 input. . 0]、G[5. 0], G [5. . 0]、B[5. 0], B [5. . 0]に基づいて表示を行う表示モードと、各データ線4の駆動電流を検出して、所定の基準値REFとの差分を誤差信号としてメモリ回路18にストア(保持)するデータ線駆動電流検出モードの2つの動作モードを備える。 0] and the display mode for performing display based on, by detecting the driving current of the data line 4, stores a difference between a predetermined reference value REF in the memory circuit 18 as an error signal (hold) data line drive current detection It comprises two modes of operation modes. まず、表示モードにおける動作につき以下説明する。 First, a description will be given below for each operation in the display mode.
【0021】 [0021]
コントローラ回路(図示せず)から入力された表示すべき画像信号R[5. Image signal R [5 to be displayed which is input from the controller circuit (not shown). . 0]、G[5. 0], G [5. . 0]、B[5. 0], B [5. . 0]は、データ補正回路17により所定の補正が行われた後(補正方法については後述する)、D/A変換回路16によりアナログ電流に変換され、各色入力信号線2R、2G、2Bに供給される。 0] (will be described later correction method) after a predetermined correction is performed by the data correction circuit 17, the D / A conversion circuit 16 is converted into an analog current, supply each color input signal lines 2R, 2G, and 2B It is.
一方、シフトレジスタ回路1にはコントローラ回路(図示せず)よりスタートパルスSTH及びシフトクロックCLKHが所定のタイミングにて入力され、シフトパルスSH(0)、・・・、SH(m)、・・・SH(M−1)を順次発生してデータ線駆動回路3へ出力する。 Meanwhile, the start pulse STH for a shift register circuit 1 from the controller circuit (not shown) and a shift clock CLKH is input at a predetermined timing, the shift pulse SH (0), ···, SH (m), ·· · SH (M-1) sequentially generates and outputs to the data line drive circuit 3.
【0022】 [0022]
各列のデータ線駆動回路3は、シフトレジスタ回路1より出力されるシフトパルスSH(0)、・・・、SH(m)、・・・SH(M−1)により、入力信号線2R,2G、2Bに供給された表示すべき画像に応じた1行表示分のアナログ電流AR、AG、ABを順次サンプリングし、そのとき駆動TFTに流れる電流をそのゲートに接続されたキャパシタにより保持する。 Data line driving circuit 3 of each column, the shift pulse SH (0) output from the shift register circuit 1, ···, SH (m), by ··· SH (M-1), the input signal lines 2R, 2G, analog current AR for one row display content corresponding to an image to be displayed which is supplied to 2B, AG, and sequentially samples the AB, is held by the time capacitor connected to a current flowing through the drive TFT to the gate.
ここで、データ線駆動回路3は、例えば図2に示すように、2系統A/Bの電流源回路32a,32b、ゲート回路31a,31b、及びスイッチ回路30からなり、入力信号線2R、2G、2Bに入力されているアナログ電流を書き込む(サンプリングする)電流書き込み動作と、書き込んだアナログ電流を再現してデータ線4へ出力する電流出力動作を1ライン期間毎に相補的に繰り返すものとする。 Here, the data line driving circuit 3, for example, as shown in FIG. 2, two systems A / B of the current source circuit 32a, 32b, a gate circuit 31a, 31b, and made from the switch circuit 30, the input signal lines 2R, 2G writes the analog current that is input to 2B (sampling) and the current write operation, it is assumed that reproduces the analog current repeated current output operation to be output to the data line 4 complementary to each line period written . なお、本実施の形態においては、各データ線駆動回路3は電流を引き込むようにデータ線4を駆動するが、ここではこの電流引き込み動作を便宜上電流出力と表現する。 In this embodiment, each of the data line driving circuit 3 is driving the data line 4 to draw current, here expressed for convenience current outputs the current pull-in operation.
【0023】 [0023]
図において、30は2系統A/B電流源回路32a、32bの出力を切り替えるスイッチ回路であり、n型TFT300a、300bを含む。 In the figure, 30 is two systems A / B current source circuit 32a, a switch circuit for switching the output of 32b, including n-type TFT300a, the 300b. また、31a、31bは系統A出力イネーブル信号EN_A、系統B出力イネーブル信号EN_B、及びシフトレジスタ回路1からのシフトパルスSH(m)により電流源回路32a、32bへ制御信号を出力するゲート回路であり、ここでは、AND回路310a、310b、311a、311b、及びOR回路312a、312bを含むものとする。 Further, 31a, 31b is channel A output enable signal EN_A, system B output enable signal EN_B, and the shift pulse SH (m) by the current source circuit 32a from the shift register circuit 1, be a gate circuit that outputs a control signal to 32b , here, the aND circuit 310a, 310b, 311a, is intended to include 311b, and an oR circuit 312a, the 312b.
【0024】 [0024]
また、系統A電流源回路32aは、n型TFT320a、322a、323a、キャパシタ321a、p型TFT324a、及びダミー負荷325aを含むものとする。 Moreover, system A current source circuit 32a, n-type TFT320a, 322a, 323a, capacitor 321a, is intended to include p-type TFT324a, and a dummy load 325a. TFT320aは、データ線4を駆動する駆動トランジスタであり、そのドレインはTFT300aのソースに接続され、ゲートはキャパシタ321aの一端に接続され、ソースは接地されている。 TFT320a is a driving transistor for driving the data line 4, a drain connected to the source of TFT300a, gate is connected to one end of the capacitor 321a, the source is grounded. また、キャパシタ321aの他端は接地されている。 In addition, the other end of the capacitor 321a is grounded.
TFT322aのドレインはTFT320aのドレインと接続され、ゲートはTFT323aのゲート、及びAND回路310aの出力に接続され、ソースはTFT320aのゲート、及びキャパシタ321aに接続されている。 Drain of TFT322a is connected to the drain of TFT320a, the gate is connected the gate of TFT323a, and the output of the AND circuit 310a, the source is connected to the gate of TFT320a, and the capacitor 321a.
【0025】 [0025]
また、TFT323aのドレインは、入力信号線2R、2G、2Bに接続され、ソースはTFT320aのドレインに接続されている。 The drain of TFT323a the input signal lines 2R, 2G, is connected to 2B, the source is connected to the drain of TFT320a. TFT324aのドレインは、TFT320aのドレインに、ゲートはAND回路311aの出力に、ソースはダミー負荷325aを介して電源VDDに接続されている。 Drain of TFT324a is the drain of TFT320a, gate is connected to the output of the AND circuit 311a, the source is connected to the power supply VDD via a dummy load 325a.
さらに、系統B電流源回路32bも、系統A電流源回路32aと同様に構成されている。 Furthermore, system B the current source circuit 32b is also constructed similarly to the line A current source circuit 32a.
【0026】 [0026]
例えば、系統A出力イネーブル信号EN_Aが非アクティブ(”L”レベル)、系統B出力イネーブル信号EN_Bがアクティブ(”H”レベル)の場合、AND回路310aの出力信号はシフトパルスSH(m)に応じて”H”レベルとなり、系統A電流源回路32aのTFT322a、323aを導通させる。 For example, system A output enable signal EN_A is inactive ( "L" level), if system B output enable signal EN_B is active ( "H" level), the output signal of the AND circuit 310a is according to the shift pulse SH (m) It becomes "H" level Te, TFT322a strains a current source circuit 32a, thereby turning on 323a. これにより、TFT320aのドレインとゲートが接続されてダイオード接続状態となる。 Thus, the diode connection state is connected to the drain and gate of TFT320a. 一方、入力信号線2R、2G、2Bを介して供給されるアナログ画像信号電流AR、AG、ABはTFT323aを介して、TFT320aのドレインーソース間に流れるとともに、TFT322aを介してゲートに接続されたキャパシタ321aを充電する。 On the other hand, the input signal lines 2R, 2G, analog image signal current AR supplied via a 2B, AG, AB via the TFT323a, together with flowing between the drain and the source of TFT320a, connected to the gate via the TFT322a to charge the capacitor 321a.
【0027】 [0027]
そして、当該列のサンプリングパルスSH(m)が”L”レベルとなると、TFT322a、323aが非導通となりアナログ画像信号電流AR、AG、ABのTFT320aへの供給が終了するが、TFT320aのゲート電圧はキャパシタ321aにより保持される。 When the corresponding column sampling pulse SH (m) becomes "L" level, TFT322a, 323a analog image signal current AR becomes non-conductive, AG, but supply to TFT320a of AB has been completed, the gate voltage of TFT320a is It is held by the capacitor 321a.
そして、系統A出力イネーブル信号EN_Aがアクティブ(”H”レベル)となると、駆動TFT320aは、TFT300aを介して、アナログ画像信号電流が供給された際にキャパシタ321aによりゲートに保持された電位に応じた電流をドレインから流し込むことによりデータ線4を駆動する。 When the system A output enable signal EN_A becomes active ( "H" level), the driving TFT320a via TFT300a, analog image signal current corresponding to the potential held in the gate by capacitor 321a when supplied driving the data line 4 by pouring a current from the drain.
【0028】 [0028]
このとき、入力信号線2R、2G、2Bからの電流供給が終了してから系統A出力イネーブル信号EN_Aがアクティブ(”H”レベル)となってデータ線4を駆動するまでの間、TFT320aの吸い込み電流経路が遮断されてしまうと、TFT320aのドレイン電位が下がり、TFT320a、TFT322aを介して、キャパシタ321aに保持された電荷がリークしていく。 In this case, until the input signal lines 2R, 2G, is system A output enable signal EN_A from the current supply is completed from 2B to drive the data line 4 becomes active ( "H" level), the suction of TFT320a When a current path from being blocked, lower the drain potential of TFT320a, TFT320a, via TFT322a, charge held in the capacitor 321a is gradually leaked. このことは、TFT320aのゲート電圧が次第に下がり、吸い込み電流(ドレイン−ソース間電流)が低下することを意味し、入力信号線から吸い込む入力信号線駆動電流が次第に低下していくことになり、ひいては表示むらの原因となる。 This lowers the gate voltage of TFT320a gradually, sink current - means that (drain-source current) decreases, will be the input signal line drive current draw from the input signal line gradually decreases, thus cause of display unevenness.
【0029】 [0029]
そこで、TFT324aとダミー負荷325aを設ける。 Therefore, it provided TFT324a and dummy load 325a. TFT324aのソースはダミー負荷325aに接続されており、ダミー負荷325aはさらに電源VDDに接続されている。 The source of TFT324a is connected to the dummy load 325a, dummy load 325a is further connected to the power supply VDD. ここでは、系統A出力イネーブル信号EN_Bと電流検出識別信号DET(電流検出モードでアクティブ(”H”レベル))との論理和(OR)をOR回路312aにてとり、その出力信号とシフトパルスSH(m)との論理積(AND)をAND回路311aにより出力して、これによりTFT324aの導通を制御する。 Here, the logical sum of the (active ( "H" level) by the current detection mode) strains A output enable signal EN_B and the current detection identification signal DET to (OR) taken at an OR circuit 312a, the output signal and the shift pulse SH (m) and the logical product of the (aND) and outputs the aND circuit 311a, thereby controlling the conduction of TFT324a.
【0030】 [0030]
これにより、表示モード時において、駆動TFT320aがTFT300aを介してデータ線4を駆動しない場合、入力信号線2R、2G、2Bにより電流が供給されないときには、TFT320aのドレインがTFT324a、ダミー負荷325aを介して電源VDDに接続されることにより、TFT320aには電流が流れ、吸い込み電流経路が遮断してしまうことはない。 Thus, in the display mode, when the drive TFT320a does not drive the data line 4 through the TFT300a, input signal lines 2R, 2G, when current is not supplied by 2B, the drain of TFT320a is TFT324a, via the dummy load 325a by being connected to the power source VDD, and current flows through the TFT320a, it never sinks current path resulting in blocking. 従って、キャパシタ321aの電荷がリークすることによりTFT320aのゲート電位が次第に低下することを防止することができる。 Therefore, it is possible to prevent the gate potential of TFT320a gradually drops by the electric charge of the capacitor 321a leaks.
系統B電流源回路32bも系統A電流源回路32aと同様に動作し、それぞれ相補的にデータ線4を駆動する。 System B the current source circuit 32b also operates similarly to the system A current source circuit 32a, a respective complementary drives the data line 4.
【0031】 [0031]
次に、画素回路6R,6G,6Bについて説明する。 Next, the pixel circuits 6R, 6G, 6B will be described.
図3は画素回路6R,6G,6Bの構成を示す図である。 Figure 3 is a diagram showing a pixel circuit 6R, 6G, the configuration of 6B. 図において、60、61はp型TFT、62、63はn型TFT、64はキャパシタ、65は有機EL発光素子である。 In FIG, 60, 61 p-type TFT, 62 and 63 are n-type TFT, 64 is a capacitor, 65 is an organic EL element. まず、入力信号線を介した書込み動作時においては、スキャン線Bが“H”レベルのときスキャン線Aが“H”レベルとなり、信号線(データ線4)を介して入力信号線駆動電流が入力信号線駆動回路3から吸い込まれる。 First, during the writing operation through the input signal line, the scan line A when the scanning line B is at "H" level becomes "H" level, the input signal line driving current through a signal line (data line 4) It is drawn from the input signal line drive circuit 3. このときのTFT60に流れる入力信号線駆動電流に応じたゲート電位がキャパシタ64によって保持される。 Gate potential corresponding to an input signal line drive current flowing through TFT60 at this time is held by the capacitor 64.
【0032】 [0032]
そして、EL発光素子駆動動作時においては、スキャン線Bが“L”レベルになり、続いてスキャン線Aが“L”レベルになると、TFT60、61のゲートは接続されているのでTFT60、61はカレントミラー回路を構成し、キャパシタに保持されたゲート電位に応じた電流がTFT61のソース−ドレイン間を流れ、TFT61のドレインは有機EL発光素子65のアノードに接続されており、この電流は有機EL発光素子65の駆動電流となる。 Then, at the time of the EL light emitting element driving operation, will scan line B is at "L" level, when followed by the scanning line A becomes "L" level, the TFT60,61 the gate of the TFT60,61 are connected constitute a current mirror circuit, the source current corresponding to the gate potential held in the capacitor TFT 61 - drain flow, the drain of the TFT 61 is connected to the anode of the organic EL light emitting element 65, the current organic EL the drive current of the light emitting element 65. そして、有機EL発光素子65は、駆動電流に応じた発光強度で発光する。 Then, the organic EL light emitting element 65 emits light with light emission intensity corresponding to the drive current. TFT61のゲート電圧がキャパシタ64で保持されているので、次のフレーム期間でスキャン線A、Bがスキャンされるまで、有機EL発光素子65には駆動電流が流れつづけるので、それにしたがって発光することになる。 Since the gate voltage of the TFT61 is held by the capacitor 64, the scanning line A in the next frame period, until B is scanned, since the organic EL light emitting element 65 continues driving current flows, to the light emitting accordingly Become. また、スキャン線Bのみを“H”レベルにすることにより、キャパシタ64に保持された電荷がTFT62、60を介してリークしてTFT61のゲート電位が引き上げられるので、TFT61が遮断され、有機EL発光素子65の駆動電流を停止して発光を止めることができる。 Further, by only the "H" level scan line B, the charge held in the capacitor 64 is pulled up the gate potential of the TFT 61 and leaks through the TFT62,60, it is shut off TFT 61, an organic EL light emitting You can stop emitting stops driving current of the element 65.
【0033】 [0033]
図1に戻って、垂直走査回路8にはコントローラから所定のタイミングでスタートパルスSTV、シフトクロックCLKVが入力され、それに基づいてシフトパルスが生成され、画素回路6R,6G,6Bを走査するための走査信号をスキャン線A、スキャン線Bに供給する。 Returning to FIG. 1, the start pulse STV at a predetermined timing from the controller to the vertical scanning circuit 8, the shift clock CLKV is input, is generated shift pulse based thereon, the pixel circuits 6R, 6G, for scanning the 6B supplying a scan signal scan line a, the scan line B.
以上のように、表示モードにおいては、入力信号線2R、2G、2Bへ供給される1行表示分の画像に応じた電流が1ライン期間内で順次データ線駆動回路3へ供給され、供給された電流を次のライン期間で再現することによりデータ線4を駆動して、画素回路6R,6G,6Bへ電流を書き込む(供給する)。 As described above, in the display mode, the input signal lines 2R, 2G, current corresponding to 1 line display of an image to be supplied to 2B are sequentially supplied to the data line driving circuit 3 in one line period, it is supplied current by driving the data line 4 by the reproducing in the next line period, writes the pixel circuits 6R, 6G, the current to the 6B (supplied). このような処理をライン期間ごとに繰り返すことにより、1画面分の表示が行われる。 By repeating such processing for each line period, the display of one screen is performed.
【0034】 [0034]
さて次に、データ線駆動電流検出モードにおける動作につき説明する。 Now it will be explained the operation in the data line driving current detection mode.
図4は、データ線駆動電流検出モードにおける動作シーケンスを示す波形図である。 Figure 4 is a waveform diagram showing an operation sequence in the data line driving current detection mode. まず、データ線駆動電流検出モード時には、コントローラ回路(図示せず)からのスタートパルスSTV及びシフトクロックCLKVの供給を停止する(例えば、両制御信号ともに”L”レベルに固定)ことにより垂直走査回路8を停止する。 First, the data line driving current detection mode, the controller circuit by the supply of the start pulse STV and the shift clock CLKV from (not shown) to stop (for example, fixed to the "L" level in both the control signal) the vertical scanning circuit by 8 to a stop. これにより、各画素回路6R、6B、6Gの走査を停止して、各画素回路6R、6B、6Gへの電流の書込みは行わないよう制御する。 Accordingly, the pixel circuits 6R, 6B, to stop scanning of 6G, each pixel circuit 6R, 6B, the write current to 6G controls not to perform.
一方、表示モードと同様に、コントローラ回路からシフトレジスタ回路1へ所定のタイミングにてスタートパルスSTH、シフトクロックCLKHを供給し、シフトパルスSH(0)、・・・、SH(m)、・・・、SH(M−1)を順次生成する。 On the other hand, like the display mode, and it supplies the start pulse STH, a shift clock CLKH at a predetermined timing from the controller circuit to the shift register circuit 1, the shift pulse SH (0), ···, SH (m), ·· ·, sequentially generates the SH (M-1).
【0035】 [0035]
また、コントローラ回路からは第1のレベル(大きさ)K1を有する6bitのデジタル信号がデジタル画像信号R[5. The first level (magnitude) digital signal 6bit with K1 digital image signal R [5 from the controller circuit. . 0]、G[5. 0], G [5. . 0]、B[5. 0], B [5. . 0]としてデータ補正回路17へ入力される。 0] as input to the data correction circuit 17. このとき、データ補正回路17は、入力される画像信号に対して後述するようなビット拡張を行ってレベルSi(1)の信号としてD/A変換回路16へ出力する。 At this time, the data correction circuit 17 outputs to the D / A conversion circuit 16 as a signal for bit extension to go level Si (1) as will be described later with respect to the input image signal. そして、D/A変換回路16では、レベルSi(1)のデジタル信号をアナログ電流Ii(1)として有機ELパネル15の入力信号線2R、2G、2Bへ出力する。 Then, the D / A conversion circuit 16, and outputs a digital signal level Si (1) input signal line 2R of the organic EL panel 15 as an analog current Ii (1), 2G, to 2B.
【0036】 [0036]
このとき、系統A出力イネーブル信号EN_Aが非アクティブ(”L”レベル)、系統B出力イネーブル信号EN_Bがアクティブ(”H”レベル)としてコントローラから入力され、これらの出力イネーブル信号とシフトレジスタにより生成されるシフトパルスにより、表示モードと同様にして、各列のデータ線駆動回路3の系統A電流源回路32aにおける駆動TFT320aのドレインーソース間には順次、入力信号線2R、2G、2Bに供給されたアナログ電流Ii(1)が流れる。 In this case, channel A output enable signal EN_A is inactive ( "L" level), system B output enable signal EN_B is inputted from the controller as the active ( "H" level) are generated by these output enable signal and the shift register that the shift pulse, as in the display mode, between the drain and the source of the driving TFT320a in system a current source circuit 32a of the data line driving circuit 3 of each column are sequentially input signal lines 2R, supplied 2G, and 2B analog current Ii (1) flows were. そして、全ての列の系統A電流源回路32aに対するアナログ電流Ii(1)を書込む(サンプリングする)ことによる電流書き込み動作が終了する。 Then, write the analog current Ii (1) with respect to the system A current source circuit 32a of all the columns (sampling) the current writing operation is completed by.
【0037】 [0037]
その後、データ線4の駆動電流を検出する電流検出動作へ移行する。 Thereafter, the process proceeds to the current detection operation for detecting the driving current of the data line 4. 電流検出動作においては、系統A出力イネーブル信号EN_Aがアクティブ(”H”レベル)、系統Bイネーブル信号EN_Bが非アクティブ(”L”レベル)となり、系統A電流源回路32aは電流出力動作となる。 In the current detection operation, system A output enable signal EN_A is active ( "H" level), system B enable signal EN_B inactive ( "L" level), the system A current source circuit 32a becomes a current output operation.
R用画素回路6Rに接続されたデータ線4に対する駆動電流検出動作においては、シフトレジスタ13へは、図4に示すように、コントローラ(図示せず)から所定のタイミングでスタートパルスSTT、シフトクロックCLKTが入力され、順次シフトパルスST(0)、・・・、ST(m)、・・・、ST(M−1)が生成され、セレクト回路12へ入力される。 In the driving current detecting operation for the R pixel circuit connected data line 4 to 6R, the shift register 13, as shown in FIG. 4, the start pulse STT at a predetermined timing from the controller (not shown), shift clock CLKT is inputted sequentially shift pulse ST (0), ···, ST (m), ···, ST (M-1) is generated and inputted to the selector circuit 12.
【0038】 [0038]
図5にデータ線駆動電流検出回路の構成を示す。 It shows the configuration of the data line drive current detection circuit in FIG. R用画素回路6R、G用画素回路6G、B用画素回路6Bに接続されたデータ線4(以降、それぞれR用データ線4R、G用データ線4G、B用データ線4Bと記す。)にはそれぞれTFT50R、50G、50Bのソースが接続されており、各TFTがスイッチ回路10を構成する。 R pixel circuits 6R, G pixel circuits 6G, B pixel circuit 6B connected to the data line 4 (hereinafter, R data line 4R, respectively, G data line 4G, referred to as B data line 4B.) To each TFT50R, 50G, 50B sources are connected, each TFT constitute the switching circuit 10. 各TFT50R、50G、50Bのドレインは共通の電流検出線11に接続されており、また、TFT50R、50G、50Bのゲートはそれぞれセレクト回路12を構成するANDゲート51R、51G、51Bの出力へ接続されている。 Each TFT50R, 50G, drain of 50B is connected to a common current detection line 11, also, TFT50R, connected 50G, the AND gates respectively 50B is the gate structure the select circuit 12 51R, 51G, 51B to the output of ing.
【0039】 [0039]
ANDゲート51Rには、当該列に対応したシフトパルスST(m)、及びR用セレクト信号SLRが入力され、両信号がアクティブ(”H”レベル)のときに、ANDゲート51Rの出力信号は”H”レベルとなってTFT50Rが導通するよう制御する。 The AND gate 51R, shift pulse ST that corresponds to the row (m), and R a select signal SLR is inputted, when the both signals is active ( "H" level), the output signal of the AND gate 51R is " It becomes H "level control so that TFT50R conducts.
同様に、ANDゲート51G、51Bには、シフトパルスST(m)及びG用、B用セレクト信号SLG、SLBがそれぞれ接続されており、TFT50G、50Bの導通を制御する。 Similarly, the AND gate 51G, the 51B, shift pulse ST (m) and for G, B for the select signal SLG, SLB are respectively connected to control TFT50G, conduction 50B.
ここでは、図4に示すように、まずコントローラ(図示せず)からR用セレクト信号SLRをアクティブ(”H”レベル)として、シフトレジスタ13のスタートパルスSTT、シフトクロックCLKTを入力することにより、各R用データ線4Rに接続されたTFT50Rを順次導通させる。 Here, as shown in FIG. 4, first, as a controller of the R selection signal SLR (not shown) active ( "H" level), a start pulse STT shift register 13, by inputting the shift clock CLKT, the connected TFT50R each R data line 4R to sequentially conduct. すなわち、シフトレジスタ回路13及びセレクト回路12がスイッチ回路10を順次導通するように制御することになる。 That is, the shift register circuit 13 and the select circuit 12 is controlled so as to sequentially conduct the switching circuit 10.
【0040】 [0040]
一方、電流検出線11には、カレントミラー回路55が接続されており、その入力側を構成するp型TFT52のソースードレイン間に、各R用データ線4Rの駆動電流が順次流れることとなる。 On the other hand, the current detection line 11, a current mirror circuit 55 is connected to between the source and the drain of the p-type TFT52 constituting the input side, the drive current is sequentially flows of the R data line 4R . そして、それに対応した電流が、カレントミラー回路55の出力側を構成するp型TFT53のソースードレイン間を流れ、有機EL表示パネル15の外部に接続された電流検出用抵抗素子54にも流れることにより、検出電圧値DOに変換されてA/D変換回路21へ出力される。 Then, the current corresponding thereto flows between the source and the drain of the p-type TFT53 constituting the output side of the current mirror circuit 55, also flowing through the current detection resistor element 54 connected to the outside of the organic EL display panel 15 Accordingly, the output is converted into a detected voltage value DO to a / D conversion circuit 21. すなわち、カレントミラー回路55及び検出用抵抗素子54により、データ線駆動電流を所定の電流比で増幅して電圧に変換する電流ー電圧変換回路14を構成する。 That is, by the current mirror circuit 55 and the detecting resistor element 54, forming the current over-voltage conversion circuit 14 that converts and amplifies the data line driving current at a predetermined current ratio into a voltage.
【0041】 [0041]
ここで、データ線を駆動する電流値は一般にμAオーダー以下の微小電流となるため、そのままカレントミラー回路55にて出力した場合、後段のA/D変換回路21の検出感度を確保するために電圧値を大きくとろうとすると、それに対応して電流検出用抵抗素子54の抵抗値も大きくなってしまい、ノイズの影響を受け易くなる。 Here, since the current value for driving the data lines to be generally μA order following minute current, it is the case that output by the current mirror circuit 55, a voltage in order to secure the detection sensitivity of the subsequent A / D converter 21 When you take a value larger, the resistance value of the current detection resistor element 54 correspondingly also becomes large, easily affected by noise. このため、例えば、カレントミラー回路55の入力ー出力電流比が数10倍程度にとなるよう、カレントミラー回路55を構成するTFT52及び53のトランジスタサイズ比を設定することが望ましい。 Thus, for example, as an input over output current ratio of the current mirror circuit 55 becomes about several tens of times, it is desirable to set the transistor size ratio of the TFT52 and 53 constituting the current mirror circuit 55. これにより、電流検出用抵抗素子54の抵抗値を下げることができ、ノイズの影響を受け難くすることが可能となる。 Thus, it is possible to reduce the resistance value of the current detection resistor element 54, it is possible to easily affected by noise.
また、各列のデータ線のそれぞれに一端が接続され各列毎に設けられたスイッチ回路を順次導通するよう制御して、電流検出線に現れる各列の信号電流を検出結果として順次出力するよう構成したので、電流検出線の本数を削減することができ、有機EL表示パネル15から電流検出結果を取り出すための端子の数も削減することが可能となる。 Further, by controlling so as to sequentially conduct the switching circuit provided for each column one end connected to a respective data line of each column, so as to sequentially output a signal current in each column appearing in the current detection line as a detection result since it is configured, it is possible to reduce the number of the current detection line, it becomes possible to reduce the number of terminals for taking out current detection result from the organic EL display panel 15.
【0042】 [0042]
このようにして各R用データ線4Rの駆動電流を検出した結果(検出電圧値DO)が、逐次A/D変換回路21にてデジタル検出信号に変換され、誤差検出回路20へ入力される。 In this way, the result of detection of the driving current of each R data line 4R (detected voltage value DO) are converted by sequential A / D conversion circuit 21 into a digital detection signal is input to the error detection circuit 20. 誤差検出回路20では、第1の入力レベルK1に対応した基準レベルRef(1)との差分が誤差信号として算出され、誤差信号はメモリ制御回路19によりメモリ回路18を制御することによりメモリ回路18の所定のアドレスへストアされる。 The error detection circuit 20, the difference between the reference level Ref (1) corresponding to the first input level K1 is calculated as an error signal, the memory circuit 18 by the error signal for controlling the memory circuit 18 by the memory control circuit 19 is the store to a predetermined address.
同様にして、図4に示すように、第1のレベルK1のデジタル画像信号をアナログ電流Ii(1)として有機ELパネル15の入力信号線2R、2G、2Bへ出力し、各列のデータ線駆動回路3の系統A電流源回路32aへの電流書き込み動作を順次行う。 Similarly, as shown in FIG. 4, the digital image signal of the first level K1 output as analog current Ii (1) input signal line 2R of the organic EL panel 15, 2G, to 2B, the data line of each column sequentially performing current write operation to the system a current source circuit 32a of the driving circuit 3.
【0043】 [0043]
そして、セレクト信号SLGをアクティブ(”H”レベル)として、G用データ線4Gの駆動電流を順次検出していき、誤差信号としてメモリ回路18へストアしていく。 Then, the select signal SLG as an active ( "H" level), will sequentially detects the driving current of the G data line 4G, continue to store into the memory circuit 18 as an error signal.
さらに、各列のデータ線駆動回路3の系統A電流源回路32aへの電流書き込み動作を順次行ったのち、セレクト信号SLBをアクティブ(”H”レベル)として、B用データ線4Bの駆動電流を順次検出していき、誤差信号としてメモリ回路18へストアしていく。 Furthermore, after sequentially performing current write operation to the system A current source circuit 32a of the data line driving circuit 3 of each column, the select signal SLB as the active ( "H" level), the drive current of the B data line 4B It continues to sequentially detected, go to the store to the memory circuit 18 as an error signal.
【0044】 [0044]
以上のように、データ線駆動回路3の系統A電流源回路320aにより第1の入力レベルK1に対応した電流で各列のデータ線を駆動したときの駆動電流をデータ線駆動電流検出回路9により検出し、その検出結果を誤差信号としてメモリ回路18にストアする。 As described above, the data line driving current detecting circuit 9 drive current when in the system A current source circuit 320a of the data line driving circuit 3 corresponding to the first input level K1 current driving the data line of each column detect and store in the memory circuit 18 the detection result as an error signal.
次に、図4に示すように、第2の入力レベルK2のデジタル画像信号をコントローラよりデータ補正回路17を介してD/A変換回路16にてアナログ電流として入力信号線2R、2G、2Bへ入力して、上述したのと同様の動作を繰り返すことにより、系統A電流源回路320aによる各データ線駆動電流を検出し、その検出結果を誤差信号としてメモリ回路18へストアする。 Next, as shown in FIG. 4, a second input signal line of the digital image signal input level K2 via the data correction circuit 17 from the controller as an analog current by the D / A conversion circuit 16 2R, 2G, to 2B type, by repeating the same operation as described above, to detect each data line driving current by line a current source circuit 320a, and stores to the memory circuit 18 the detection result as an error signal.
【0045】 [0045]
さらに、出力イネーブル信号EN_Aをアクティブ(”H”レベル)、出力イネーブル信号EN_Bを非アクティブ(”L”レベル)として、第1の入力レベルK1に対応した電流で各列のデータ線を系統B電流源回路320bへ書き込んだ後、出力イネーブル信号EN_Aを非アクティブ(”L”レベル)、EN_Bをアクティブ(”H”レベル)として、系統B電流源回路320bで各データ線を駆動したときの駆動電流をデータ線駆動電流検出回路9にて検出し、その結果を誤差信号としてメモリ回路18へストアする。 Further, the output enable signal EN_A active ( "H" level), output enable signal EN_B as inactive ( "L" level), the first columns in current corresponding to the input level K1 of the data line system B current after writing to the source circuit 320b, a non-active ( "L" level) output enable signal EN_A, as an active ( "H" level) to EN_B, drive current when driving the respective data lines in the system B the current source circuit 320b the detected by the data line driving current detecting circuit 9, and stores to the memory circuit 18 the result as an error signal.
【0046】 [0046]
そして、第2の入力レベルK2に対応した電流を入力信号線2R、2G、2B入力するとともに、同様の動作を繰り返すことにより、系統B電流源回路320bで各データ線を駆動したときの駆動電流をデータ線駆動電流検出回路9にて検出し、その結果を誤差信号としてメモリ回路18へストアする。 The second input signal line a current corresponding to the input level K2 2R, 2G, while 2B input by repeating the same operation, the drive current when driving the respective data lines in the system B the current source circuit 320b the detected by the data line driving current detecting circuit 9, and stores to the memory circuit 18 the result as an error signal.
以上のように、データ線駆動電流検出モードにおいては、第1及び第2のレベルを入力した際の系統A及びB電流源回路320a、320bによる各列のデータ線駆動電流を検出して、その結果を誤差信号としてメモリ回路18へストアする。 As described above, in the data line driving current detection mode, system A and B the current source circuit 320a when entering the first and second levels, by detecting the data line driving current of each column by 320b, the the results are stored in the memory circuit 18 as an error signal.
【0047】 [0047]
さて、データ線駆動電流検出モードにおける電流検出期間中は、シフトパルスSTにより当該列のデータ線4R、4G、4BがTFT50R、50G、50Bを介してカレントミラー回路55のTFT52に接続されるとき以外は、データ線には負荷が接続されずに電流吸い込み経路が遮断されてしまうため、駆動TFT320a、320bのゲートに接続されたキャパシタ321a、321bは、TFT320aのドレイン電位が下がり、TFT320a、TFT322aを介して、キャパシタ321aに保持された電荷がリークしていく。 Now, except when in the current detection period in the data line driving current detection mode, the data line 4R of the column, 4G, 4B is TFT50R, 50G, via 50B connected to TFT52 of the current mirror circuit 55 by the shift pulse ST , since the data lines will be cut off current sink path without being connected load is driven TFT320a, capacitor connected to the gate of 320b 321a, 321b, the lower the drain potential of TFT320a, via TFT320a, the TFT322a Te, charge held in the capacitor 321a is gradually leaked. つまり、電流検出期間中に、TFT320aのゲート電圧が次第に下がり、吸い込み電流(ドレイン−ソース間電流)が低下していくことになる。 That is, during the current detection period, decreases the gate voltage of TFT320a gradually, sink current (drain - source current) is that decreases. ここでは、左端のデータ線から順次電流を検出するよう構成しているため、右側のデータ線へ行くほど、駆動TFT320a、320bへの電流書き込みが行われてから、データ線へ負荷が接続され電流を出力する(吸い込む)までの時間が長いため、駆動TFTの出力電流、すなわちデータ線駆動電流が低下していくことになる。 Here, since the structure to detect successively the current from the left end of the data line, toward the right side of the data line, driving TFT320a, it will undergo the current write to 320b, loaded to the data lines connected current for a long time to output (draw) an output current of the driving TFT, that is, the data line driving current so that decreases.
【0048】 [0048]
そこで、本実施の形態1においては、データ線駆動検出モードにおける電流検出期間中にも、図4に示すように、シフトレジスタ回路14のみではなく、シフトレジスタ回路1へもコントローラからスタートパルスSTH及びシフトクロックCLKHを入力し、シフトレジスタ回路14にて生成されるシフトパルスST(0)、・・・、ST(m)、・・・、ST(M−1)と同等のシフトパルスSH(0)、SH(m)、・・・、SH(M−1)を生成する。 Therefore, in the first embodiment, even during the current detection period in the data line drive detection mode, as shown in FIG. 4, the shift register circuit 14 not only, and the start pulse STH from the controller also to the shift register circuit 1 enter the shift clock CLKH, shift pulse ST (0) generated by the shift register circuit 14, ···, ST (m), ···, ST (M-1) equivalent of a shift pulse SH (0 ), SH (m), ···, generates a SH (M-1).
このとき、電流検出識別信号DETはアクティブ(”H”レベル)であるので、シフトパルスSH(0)、・・・、SH(m)、・・・、SH(M−1)はAND回路311a、311bをスルーして、TFT324a、324bのゲート電位を制御する。 At this time, since the current detection discrimination signal DET is active ( "H" level), the shift pulse SH (0), ···, SH (m), ···, SH (M-1) is an AND circuit 311a , and through the 311b, TFT324a, controls the gate potential of 324b.
【0049】 [0049]
すなわち、データ線駆動電流検出モードにおける電流検出期間中にも、データ線駆動電流検出回路9により当該列のデータ線の駆動電流を検出するとき以外の期間においては、駆動TFT320a、320bの出力がTFT324a、324b、ダミー負荷325a、325bを介して、電源VDDに接続されることになる。 That is, even during the current detection period in the data line driving current detection mode, in a period other than when the data line driving current detecting circuit 9 for detecting the driving current of the data line of the column, driving TFT320a, output 320b is TFT324a , 324b, the dummy load 325a, via 325b, to be connected to the power supply VDD.
これにより、データ線へカレントミラー回路55のTFT52が負荷として接続されて電流経路を形成するまでの間、駆動TFT320a、320bの出力にはダミー負荷325a、325bが接続されて電流経路を形成するため、キャパシタ321a、321bに保持された電荷がリークすることによるデータ線駆動電流の低下を防止でき、各列に渡り、データ線駆動電流を正確に検出することが可能となる。 Thus, until the TFT52 of the current mirror circuit 55 to the data lines to form a connected a current path as a load, driving TFT320a, dummy load 325a to output 320b, to form a current path is connected to 325b , capacitors 321a, can prevent a reduction in the data line driving current due to the electric charges held in 321b from leaking, over each column, it is possible to detect the data line driving current accurately.
【0050】 [0050]
次に、上述のようにしてメモリ18にストアされたデータ線駆動電流の検出結果の誤差信号Eに基づいて入力されるデジタル画像信号を補正する方法につき説明する。 Will now be described a method of correcting the digital image signal input based on the error signal E of the detection results of the stored in the memory 18 as described above the data line driving current. データ線駆動電流検出モードにおいては、上述のように、第1及び第2の画像信号レベルに対応してデータ線駆動回路の系統A及び系統B電流源32a、32bによって出力されるデータ線駆動電流の誤差信号が各色の列毎に検出される訳であるが、ここでは、ある一つの列のA/Bどちらかの系統の電流源回路によるデータ線駆動電流の誤差信号に基づき、当該列に対応する画像信号を補正する場合について説明する。 In the data line driving current detection mode, as described above, system A and system B the current source 32a of the data line driving circuit corresponding to the first and second image signal level, the data line driving current output by the 32b of it the error signal is always detected in each column of each color, wherein, based on the error signal of the data line driving current by the current source circuit of a one row of a / B either system, to the column It will be described for correcting the corresponding image signal.
【0051】 [0051]
図6はデータ線駆動電流検出モードにおいてコントローラより入力される画像信号レベルとデータ線駆動電流検出回路10より検出される電流検出レベルとの関係を示す特性図である。 6 is a characteristic diagram showing the relationship between the current detection level detected from the image signal level and the data line driving current detecting circuit 10 inputted from the controller in the data line driving current detection mode. 図において、点線は基準レベルRef(1)及びRef(2)よりも電流検出レベルが大きいデータ線、一点鎖線は基準レベルRef(1)及びRef(2)よりも電流検出レベルが小さいデータ線についての一例を示している。 In the figure, dotted lines reference level Ref (1) and Ref (2) current detection level is greater data line than the current detection level is small data line than the dashed line reference level Ref (1) and Ref (2) It shows an example of. データ線駆動電流検出モードにおいては、第1の入力レベルK1に対応するデータ線駆動電流検出レベルD(1)と基準レベルRef(1)との誤差検出信号E(1)、及び第2の入力レベルK2に対応するデータ線駆動電流検出レベルD(2)と基準レベルRef(2)との誤差検出信号E(2)とが各データ線毎にメモリ18にストアされている。 In the data line driving current detection mode, the error detection signal E of the first data line driving current corresponding to an input level K1 detection level D (1) and the reference level Ref (1) (1), and a second input error detection signal E and (2) are stored in the memory 18 for each of the data lines of the data line driving current detection level D corresponding to the level K2 and (2) the reference level Ref (2).
このように、データ線駆動電流検出モード時に、第1及び第2のレベルに対応した検出結果D(1),D(2)と基準レベルRef(1),Ref(2)との差分のみを誤差検出信号E(1),E(2)としてメモリ回路18へストアし、表示モード時に、誤差検出信号E(1),E(2)をメモリ回路18から読み出して入力画像信号の補正に用いるので、検出結果を保持するためのメモリ容量を低減することが可能となる。 Thus, the data line drive current detection mode, the detection result D corresponding to the first and second level (1), D (2) and the reference level Ref (1), only the difference between Ref (2) error detection signal E (1), stores to the memory circuit 18 as E (2), the display mode, the error detection signal E (1), E (2) is read from the memory circuit 18 is used for correction of the input image signal since, it is possible to reduce the memory capacity for holding the detection result.
【0052】 [0052]
このとき、データ補正回路17においては、各データ線に対応する誤差検出信号E(1)及びE(2)に基づいて、画像信号レベル(階調レベル)がkの場合の当該データ線における駆動電流の検出誤差E(k)を下式に示す線形予測(線形補間)により求める。 At this time, the data in the correction circuit 17, based on the error detection signal E corresponding to the respective data lines (1) and E (2), the image signal level (tone level) is driven in the data line in the case of k linear predictive showing current detection error E (k) is the following formula is obtained by (linear interpolation). ここでは、例えば画像信号を6ビットとしているので、0≦k≦63の値となる。 Here, for example because the image signal is set to 6 bits, a value of 0 ≦ k ≦ 63.
まず、データ補正回路17では、入力される6ビットの画像信号R[5. First, the data correction circuit 17, an image signal of 6 bits input R [5. . 0]、G[5. 0], G [5. . 0]、B[5. 0], B [5. . 0]を例えば10ビットの信号r[9. 0], for example, 10-bit signal r [9. . 0]、g[9. 0], g [9. . 0]、b[9. 0], b [9. . 0]に予め変換してビット拡張を行っておく。 Keep performing a bit extension previously converted to the 0]. ここでは、変換後の信号レベルso(k)として下式(1)に示す変換係数αの線形変換を行う。 Here, a linear transform of the transform coefficient α shown in the following formula (1) as the signal level so the converted (k).
【0053】 [0053]
so(k)=α・k ・・・式(1) so (k) = α · k ··· formula (1)
ここでは、さらに簡単のため、それぞれ左4ビットシフトにより変換するものとすれば、α=16となる。 For the sake of further simplicity, if converts the left 4-bit shift, respectively, the alpha = 16.
【0054】 [0054]
そして、誤差検出信号E(1)及びE(2)に基づいて、画像信号レベルkにおける誤差信号E(k)を下式(2)により補間して求める。 Then, based on the error detection signal E (1) and E (2), obtaining the error signal E in the image signal level k a (k) is interpolated by the following equation (2).
E(k)=((E(2)−E(1))/(K2−K1))・(k−K1)+E(1) ・・・式(2) E (k) = ((E (2) -E (1)) / (K2-K1)) · (k-K1) + E (1) ··· (2)
ここで誤差信号の検出を行ってある画像信号レベルに対応する誤差信号は特に補間により求める必要はなく、そのまま誤差信号として用いればよい。 Here the error signal corresponding to the image signal level are performed detection of the error signal is not particularly necessary to obtain by interpolation, it may be used directly as an error signal.
【0055】 [0055]
次に、画像信号に対する補正値e(k)を下式(3)により求める。 Next, determine the correction value e for the image signal (k) by the following equation (3).
e(k)=E(k)/G ・・・式(3) e (k) = E (k) / G ··· formula (3)
但し、G:データ補正回路17の出力レベルに対するA/D変換回路21出力レベルの変換係数。 However, G: conversion factor of the A / D converter circuit 21 output level to the output level of the data correction circuit 17.
【0056】 [0056]
そして、この変換されたso(k)に対して、下式(4)の処理を行う。 Then, with respect to the converted so (k), performs the processing of the following equation (4).
Si(k)=so(k)−e(k) ・・・式(4) Si (k) = so (k) -e (k) ··· formula (4)
但し、Si(k):入力画像信号レベルkのときのデータ補正回路17出力信号レベル。 However, Si (k): data correction circuit 17 the output signal level when the input image signal level k.
【0057】 [0057]
このように、本実施の形態1においては、各データ線(各列)の駆動電流に対して図7(a)に示すような一種のフィードバック制御系を構成していると考えても良い。 Thus, in the first embodiment, it may be considered to constitute a kind of feedback control system as shown in FIG. 7 (a) to the driving current for each data line (each column). すなわち、データ線駆動電流検出モードにおいては、図7(b)に示す処理系が構成され、コントローラ回路から2つのレベルの入力画像信号(レベルK1、K2)がデータ補正回路17に入力され、上述の式(3)に従って例えば10bitの信号(レベルso(1)、so(2))に変換され、データ補正回路17の出力信号(第1のレベルK1、第2のレベルK2)としてD/A変換回路16へ送られる。 That is, in the data line driving current detection mode is configured to process system shown in FIG. 7 (b), 2 levels of input image signals from the controller circuit (level K1, K2) is input to the data correction circuit 17, described above signal, e.g. 10bit according to equation (3) is converted to (level so (1), so (2)), the output signal of the data correction circuit 17 (first level K1, a second level K2) as a D / a It is sent to the conversion circuit 16. D/A変換回路16においてアナログ電流に変換された後(変換係数をG1とする)、有機EL表示パネル15へ入力され、データ線駆動回路3にてデータ線駆動電流Idとしてデータ線を駆動する。 After being converted into an analog current in the D / A converter circuit 16 (the transform coefficient is G1), is inputted to the organic EL display panel 15, and drives the data lines as the data line driving current Id in the data line driving circuit 3 . ここで、データ線駆動回路3の特性のばらつきがデータ線駆動電流のばらつきとなって現れるので、データ線駆動回路3の変換係数は列毎に異なる。 Since variations in the characteristics of the data line driving circuit 3 appears as a variation of the data line driving current, transform coefficients of the data line driving circuit 3 is different in each column.
【0058】 [0058]
このとき、上述したように、垂直走査回路8は動作を停止しており、データ線駆動電流Idは画素回路7に供給されること無く、データ線駆動電流検出回路9にて検出され(変換係数をG3)、電流検出出力信号(レベルD(1)、D(2))としてA/D変換回路21にてA/D変換された後(変換係数をG4とする)、誤差検出回路20へ入力される。 At this time, as described above, the vertical scanning circuit 8 is stopped the operation, the data line driving current Id without being supplied to the pixel circuit 7 is detected by the data line driving current detecting circuit 9 (conversion factor the G3), a current detection output signal (level D (1), and D (2)) after the a / D conversion by the a / D conversion circuit 21 as an (transform coefficients G4), the error detection circuit 20 It is input.
誤差検出回路20では、2つのレベルD(1)及びD(2)の電流検出信号とそれぞれ第1及び第2のレベルに対応する基準レベルRef(1)及びRef(2)との差分がとられ、誤差検出信号E(1)及びE(2)としてメモリ回路18にストアされる。 The error detection circuit 20, the difference between the two levels D (1) and D (2) of the current detection signal and the respective reference level Ref corresponds to the first and second level (1) and Ref (2) is collected by is, is stored in the memory circuit 18 as an error detection signal E (1) and E (2).
【0059】 [0059]
上述したようにこのような処理が全部のデータ線にわたって行われ、各データ線毎に、第1及び第2のレベルの信号を入力したときのそれぞれの誤差検出信号E(1)及びE(2)としてメモリ回路18へストアされる。 Such processing as described above is performed over all of the data lines, each data line, each of the error detection signal E when inputting the first and second level signal (1) and E (2 ) is stored in the memory circuit 18 as.
そして、表示モードにおいては、上述したように、各RGB列毎に表示すべきデータに対応した電流がデータ線駆動回路3へ順次書き込まれる。 Then, in the display mode, as described above, current corresponding to the data to be displayed for each RGB column are sequentially written to the data line driving circuit 3. このとき、各データ線に対して、図7(c)に示す処理系が構成され、メモリ回路18から読み出された当該データ線における誤差検出信号E(1)及びE(2)から、上述の式(2)に従って、表示すべき画像信号レベルに対応した誤差信号E(k)が線形予測(線形補間)により求められる。 At this time, for each data line, the configuration processing system shown in FIG. 7 (c), the error detection signal E at the data line read from the memory circuit 18 (1) and E (2), above according to the formula (2), the error signal E (k) is calculated by linear prediction (linear interpolation) corresponding to the image signal level to be displayed. 本実施の形態における式(2)に基づく線形補間の変換係数β=1である。 In this embodiment is a conversion factor beta = 1 the linear interpolation according to equation (2). そして、上述の式(3)に従って、レベルが変換された誤差信号e(k)が求められる。 Then, according to the above equation (3), the error signal e level is converted (k).
【0060】 [0060]
ここで、上述のデータ補正回路17の出力レベルに対するA/D変換回路21出力レベルの変換係数Gは、 Here, the conversion factor G of the A / D converter circuit 21 output level to the output level of the above-mentioned data correction circuit 17,
G=G1・G2・G3・G4 G = G1 · G2 · G3 · G4
で示される。 In shown.
但し、G2:基準レベルRef(1)及びRef(2)から求められるデータ線駆動回路3の変換係数。 However, G2: conversion factor of the reference level Ref (1) and Ref (2) are determined from the data line drive circuit 3.
【0061】 [0061]
一方、コントローラから入力される画像信号は、そのレベルに応じて上述の式(1)に従ってビット拡張され、上述の式(4)に従って、誤差が補正された補正データSi(k)としてD/A変換回路16に送られる。 On the other hand, the image signal input from the controller is a bit extension according to equation (1) described above according to the level, in accordance with the above equation (4), as the correction data Si which error is corrected (k) D / A It is sent to the conversion circuit 16. そして、D/A変換回路16においてアナログ電流に変換された後、有機EL表示パネル15へ入力され、誤差を補正された表示すべきデータに対応した電流として各列のデータ線駆動回路3へ順次書き込まれる。 Then, after being converted into an analog current in the D / A conversion circuit 16 is inputted to the organic EL display panel 15, successively as a current corresponding to the data to be displayed corrected error to the data line driving circuit 3 of each column It is written.
そして次のライン期間において、各データ線駆動回路3は、データ線駆動電流IR(1)、IG(1)、IB(1)、・・・、IR(m)、IG(m)、IB(m)、・・・、IR(M−1)、IG(M−1)、IB(M−1)を、各列共通のタイミングにて各データ線4へ出力する。 And in the next line period, the data line driving circuit 3, the data line driving current IR (1), IG (1), IB (1), ···, IR (m), IG (m), IB ( m), ···, IR (M-1), IG (M-1), IB and (M-1), and outputs to the data lines 4 in each row common timing.
【0062】 [0062]
以上のように、本実施の形態1においては、第1及び第2のレベルの入力画像信号をそれぞれ入力したときの検出結果と第1及び第2のレベルに対応した基準検出結果との差分を誤差検出結果として、それに基づいて表示すべき画像信号を補正するよう構成したので、第1及び第2のレベル以外の画像信号を入力したときの信号線駆動電流の誤差を線形補間により容易に求めることができ、データ線駆動回路を形成するTFTの特性ばらつきによるデータ線駆動電流のばらつきを抑えることができ、表示のムラを改善することが可能となる。 As described above, in the first embodiment, the difference between the reference detection results corresponding to input image signals of the first and second levels of the detection result and the first and second level when the inputted as an error detection result, since it is configured so as to correct the image signal to be displayed based on it, determine the error in the signal line driving current when the input image signal other than the first and second level easily by linear interpolation it can, variation of the data line driving current due to variations in characteristics of the TFT forming the data line driving circuit can be suppressed, it is possible to improve unevenness of display.
【0063】 [0063]
実施の形態2. The second embodiment.
上記の実施の形態1においては、入力画像信号に対するデータ線駆動電流が線形特性であることを前提として、2点の誤差検出信号E(1)、E(2)により補正するよう構成した。 In the first embodiment described above, assuming that the data line driving current to the input image signal is a linear characteristic, the two points of the error detection signal E (1), configured to correct the E (2).
ところが、特に表示のガンマ補正を行う場合など、入力画像信号に対するデータ線駆動電流が非線形特性の関係となることがある。 However, especially when performing gamma correction of the display, there is the data line driving current to the input image signal is a relationship of non-linear characteristics. このように、入力画像信号に対するデータ線駆動電流が非線形特性となる形態につき、以下実施の形態2として説明する。 Thus, for each form of data line driving current to the input image signal is nonlinear characteristics, described as a second embodiment below.
【0064】 [0064]
図8は実施の形態2におけるデータ線駆動電流検出モード時にコントローラより入力される画像信号レベルとデータ線駆動電流検出回路10より検出される電流検出レベルとの関係を示す図である。 Figure 8 is a graph showing the relationship between the current detection level detected from the image signal level and the data line driving current detecting circuit 10 inputted from the controller to the data line drive current detection mode in the second embodiment.
データ補正回路17においては、画像信号レベルkの取り得る値(画像信号を6ビットとすれば、0≦k≦63の全ての整数値。)について、予め、基準レベルRef(0)、Ref(1)、・・・、Ref(63)を設定しておく。 In the data correction circuit 17, (if the image signal and 6 bits, 0 all integer values ​​of ≦ k ≦ 63.) Possible values ​​of the image signal level k for previously, the reference level Ref (0), Ref ( 1), ..., setting the Ref (63).
【0065】 [0065]
そして、誤差検出信号E(1)及びE(2)に基づいて、画像信号レベルkにおける誤差信号E(k)を下式(5)に従った補間により求める。 Then, based on the error detection signal E (1) and E (2), obtained by interpolation in accordance error signal E in the image signal level k a (k) in the following equation (5).
E(k)=(E(2)−E(1)) E (k) = (E (2) -E (1))
×((Ref(k)−Ref(1))/(Ref(2)−Ref(1)))+E(1)・・・式(5) × ((Ref (k) -Ref (1)) / (Ref (2) -Ref (1))) + E (1) ··· (5)
ここで、誤差信号の検出を行ってある画像信号レベルに対応する誤差信号は特に補間により求める必要はなく、そのまま誤差信号として用いればよい。 Here, the error signal corresponding to the image signal level are performed detection of the error signal is not particularly necessary to obtain by interpolation, it may be used directly as an error signal.
その他の構成及び動作は実施の形態1にて説明したのと同様であるので、詳しい説明は省略する。 Since other configurations and operations are the same as described in Embodiment 1, detailed description thereof will be omitted.
【0066】 [0066]
以上のように、本実施の形態2においては、画像信号レベルの取り得る値について、予め、基準検出結果を設定しておき、第1及び第2のレベルの表示すべき画像信号をそれぞれ入力したときの上記検出結果と対応する画像レベルの基準検出結果との差分を誤差検出結果として、それに基づいて表示すべき画像信号を補正するよう構成したので、第1及び第2のレベル以外の画像信号を入力したときの信号線駆動電流の誤差を補間により容易に求めることができ、それに基づいて入力画像信号を補正するので、信号線駆動手段を形成するTFTの特性ばらつきによる信号線駆動電流のばらつきを抑えることが可能となり、表示のムラを改善することができる。 As described above, in the second embodiment, the possible values ​​of the image signal levels, preliminarily sets the reference detection result, and the image signal to be displayed in the first and second levels respectively input the detection result and an error detection result difference between the image level reference detection result of the corresponding, since it is configured so as to correct the image signal to be displayed on the basis thereof, the first and second level other than the image signal when can be easily obtained by interpolation error of the signal line driving current when inputting, variations in so correcting the input image signal based thereon, the signal line driving current due to variations in characteristics of the TFT forming the signal line driving means it is possible to suppress, it is possible to improve the non-uniformity of the display. また、第1及び第2のレベルに対応した検出結果の基準検出結果との差分のみを入力画像信号の補正に用いるので、検出結果を保持するためのメモリ容量を低減することが可能となる。 Further, since use of only the difference between the reference detection result of the detection result corresponding to the first and second level correction of the input image signal, it is possible to reduce the memory capacity for holding the detection result.
【0067】 [0067]
実施の形態3. Embodiment 3.
実施の形態1においては、入力画像信号に対するデータ線駆動電流が線形特性であることを前提として、2点の誤差検出信号E(1)、E(2)により入力画像信号に対応する誤差信号を補間して求めるよう構成した。 In the first embodiment, assuming that the data line driving current to the input image signal is a linear characteristic, the two points of the error detection signal E (1), an error signal corresponding to the input image signal by E (2) It was configured to determine by interpolation. ところが、特に表示のガンマ補正を行う場合など、入力画像信号に対するデータ線駆動電流が非線形特性となることがある。 However, especially when performing gamma correction of the display, there is the data line driving current to the input image signal is nonlinear characteristics. この場合、実施の形態1における2点の誤差検出信号による線形補間では補正が不十分となることがある。 In this case, there may be insufficient to correct the linear interpolation by the error detection signal of two points in the first embodiment.
ここでは、補正の精度をより向上させることのできる多点の誤差検出信号による補正を行う場合の形態につき説明する。 Here, it will be described embodiments for performing the correction by the error detection signal of multi-point which can improve the accuracy of the correction.
【0068】 [0068]
本実施の形態3における電流検出モードでは、実施の形態1において図4をもとに説明したデータ線駆動回路3への書込み→データ線駆動電流検出→誤差信号のメモリ回路18への書込みという一連のシーケンスを、入力画像信号レベルをK1、K2、・・・、KNとして順次繰り返すことになる(3≦N≦63)。 The current detecting mode in the third embodiment, a series of writing to the memory circuit 18 of the write → data line driving current detection → error signal of FIG. 4 to the data line driving circuit 3 described based on in the first embodiment sequence, and the input image signal level K1, K2, · · ·, so that the sequentially repeated as KN of (3 ≦ N ≦ 63).
【0069】 [0069]
図9は実施の形態3におけるデータ線駆動電流検出モード時にコントローラより入力される画像信号レベルとデータ線駆動電流検出回路10より検出される電流検出レベルとの関係を示す図である。 Figure 9 is a graph showing the relationship between the current detection level detected from the image signal level and the data line driving current detecting circuit 10 inputted from the controller to the data line drive current detection mode in the third embodiment. 図は、画像信号レベルkがK1とK2の間の区間にある場合を示している。 Figure image signal level k indicates a case where in the interval between K1 and K2.
【0070】 [0070]
データ補正回路17においては、画像信号レベルkが、誤差信号を検出しているN点のうち、どの2点の間の区間にあるかを判別する。 In the data correction circuit 17, the image signal level k is among the N points detects the error signal, to determine in the interval between any two points.
例えば、画像信号レベルkがKnとKn+1の間にある場合、実施の形態1で示した式(2)、あるいは実施の形態2で示した式(5)と同様にして、誤差検出信号E(n)及びE(n+1)に基づいて、画像信号レベルkにおける誤差信号E(k)を下式(6)もしくは下式(7)に従った補間により求める。 For example, when the image signal level k is between Kn and Kn + 1, equation (2) shown in Embodiment 1, or in the same manner as in Equation (5) described in Embodiment 2, the error detection signal E ( based on n) and E (n + 1), obtained by interpolation in accordance error signal E in the image signal level k a (k) in the following equation (6) or the following formula (7).
E(k)=((E(n+1)−E(n))/(Kn+1−Kn))・(k−Kn)+E(n) ・・・式(6) E (k) = ((E (n + 1) -E (n)) / (Kn + 1-Kn)) · (k-Kn) + E (n) ··· (6)
E(k)=(E(n+1)−E(n)) E (k) = (E (n + 1) -E (n))
×((Ref(k)−Ref(n))/(Ref(n+1)−Ref(n)))+E(n)・・・式(7) × ((Ref (k) -Ref (n)) / (Ref (n + 1) -Ref (n))) + E (n) ··· (7)
誤差信号の検出を行ってある画像信号レベルに対応する誤差信号は特に補間により求める必要はなく、そのまま誤差信号として用いればよい。 Error signal corresponding to the image signal level are performed detection of the error signal is not particularly necessary to obtain by interpolation, it may be used directly as an error signal.
その他の構成及び動作は実施の形態1にて説明したのと同様であるので、詳しい説明は省略する。 Since other configurations and operations are the same as described in Embodiment 1, detailed description thereof will be omitted.
【0071】 [0071]
以上のように、本実施の形態3においては、N種類のレベル(3≦N≦表示階調数)の入力画像信号をそれぞれ入力したときの検出結果とN種類のレベルに対応した基準検出結果との差分を誤差検出結果するとともに、入力画像信号のレベルがN種類のレベルうちの隣接する2つのレベルの間におけるいずれの区間にあるかを判別して、該隣接する2つのレベルに対応した各列の誤差検出結果に基づいて表示すべき画像信号を補正する。 As described above, in the third embodiment, the reference detection result corresponding to the detection result and the N different levels when the input image signal of the N different levels (3 ≦ N ≦ display gradation number) inputted difference while error detection result of the level of the input image signal is to determine in one of the sections between two adjacent levels of N different levels, corresponding to the two levels of the adjacent correcting the image signal to be displayed on the basis of an error detection result of each column. これにより、特に、入力画像信号に対するデータ線駆動電流が非線形特性の関係となる場合においても、N種類のレベル以外の画像信号を入力したときのデータ線駆動電流の誤差を線形補間により容易に求めることができ、それに基づいて入力画像信号を補正するので、データ線駆動回路を形成するTFTの特性ばらつきによるデータ線駆動電流のばらつきを抑えることが可能となり、表示のムラを改善することができる。 Thus, in particular, in the case where the data line driving current to the input image signal is a relationship of non-linear characteristics, the error of the data line driving current when the input image signal other than the N-type levels easily determined by linear interpolation it can, therefore corrects the input image signal based thereon, can suppress variations in data line driving current due to variations in characteristics of the TFT forming the data line driving circuit and makes it possible to improve the unevenness of display.
【0072】 [0072]
実施の形態4. Embodiment 4.
上記の各実施の形態1〜3においては、2点もしくは多点の誤差検出信号より入力画像信号に対応する誤差信号を補間して求めるよう構成した。 In Embodiments 1 to 3 of each embodiment described above and configured to determine by interpolation an error signal corresponding to the input image signal from the error detection signal of two points or multiple points. 本実施の形態4においては、さらに精度よく画像信号の補正ができるように入力画像信号レベルの取り得る値全てに対応した誤差信号を検出するように構成する。 In the fourth embodiment, further configured to detect an error signal corresponding to the possible values ​​for all of the input image signal level to allow correct accurately the image signal.
【0073】 [0073]
本実施の形態4における電流検出モードでは、実施の形態1において図4をもとに説明したデータ線駆動回路3への書込み→データ線駆動電流検出→誤差信号のメモリ回路18への書込みという一連のシーケンスを、入力画像信号レベルの取り得る値(上記各実施の形態1〜3同様に、入力画像信号を6ビットとすると、0≦k≦63の全ての整数値。)の全てにわたって順次繰り返すことになる。 The current detecting mode in the fourth embodiment, a series of writing to the memory circuit 18 of the write → data line driving current detection → error signal of FIG. 4 to the data line driving circuit 3 described based on in the first embodiment the sequence, the input image signal level of the possible values ​​(as embodiments 1 to 3 above embodiments, when the 6-bit input image signal, all integer values. of 0 ≦ k ≦ 63) sequentially repeated over all It will be. そして、検出された画像信号に対応する各誤差信号をメモリ回路18へストアする。 Then, storing the error signal corresponding to the detected image signal to the memory circuit 18.
【0074】 [0074]
表示モードにおいては、上記各実施の形態1〜3による誤差信号の補間処理が省略されるが、その他の構成及び動作は実施の形態1にて説明したのと同様であるので、詳しい説明は省略する。 In the display mode, the interpolation processing of the error signal according to third above-described embodiments are omitted, since other configurations and operations are the same as described in the first embodiment, detailed description is omitted to.
また、上記実施の形態1において図7をもとに説明した処理系の構成についても、式(2)に従った補間処理のブロックが省略されるだけで、他は上記実施の形態2、3で説明したものと同様の構成である。 As for the structure of the processing system described based on FIG. 7 in the first embodiment, only the block of the interpolation processing in accordance with Equation (2) is omitted, the other in the above embodiment 2, 3 in the same structure as that described.
【0075】 [0075]
以上のように、本実施の形態4においては、表示すべき画像信号の取り得る全てのレベルをそれぞれ入力したときの各列の誤差検出結果に基づいて表示すべき画像信号を補正するので、入力画像信号をより精度良く補正することが可能となり、データ線駆動回路を形成するTFTの特性ばらつきによるデータ線線駆動電流のばらつきをより効果的に抑えることが可能となり、表示のムラを改善することができる。 As described above, in the fourth embodiment, since the corrected image signal to be displayed on the basis of an error detection result of each column when all the levels may take an image signal to be displayed and inputted, the input it is possible to more precisely correct the image signal, it is possible to suppress variations in data line line driving current due to variations in characteristics of the TFT forming the data line driving circuit more effectively, to improve the display unevenness that can.
【0076】 [0076]
実施の形態5. Embodiment 5.
実施の形態1にて説明したように、表示装置に用いられる有機EL表示パネル15は、シフトレジスタ回路1、データ線駆動回路3、画素回路6R,6B,6G、垂直走査回路8、データ線駆動電流検出回路9を内蔵しており、これらの回路は例えばガラス基板上に低温多結晶シリコンTFTにより形成されている。 As described in Embodiment 1, the organic EL display panel 15 used in the display device, the shift register circuit 1, the data line driving circuit 3, the pixel circuit 6R, 6B, 6G, the vertical scanning circuit 8, the data line driving has a built-in current detection circuit 9, these circuits are formed by low-temperature polycrystalline silicon TFT on a glass substrate, for example. さらに、画素回路6R、6G、6Bの画素電極(図示せず)上に有機EL層が蒸着等により形成されている。 Furthermore, the pixel circuits 6R, 6G, 6B of the pixel electrode (not shown) the organic EL layer is formed thereon by vapor deposition or the like. 低温多結晶シリコンTFTにて回路が構成された基板は一般にアレイ基板と呼ばれる。 Substrate having a circuit is configured by low-temperature polysilicon TFT is commonly referred to as an array substrate.
有機EL表示パネル15を製造する際に、データ線駆動回路3から出力されるデータ線駆動電流のばらつきの度合いにより、例えば、画素電極上に有機EL層が形成される前の工程において、アレイ基板の良品/不良品の検査を行うことができる。 When manufacturing the organic EL display panel 15, the degree of variation of the data line driving current outputted from the data line driving circuit 3, for example, in the previous step of the organic EL layer is formed on the pixel electrodes, an array substrate it is possible to perform the inspection of non-defective / defective product.
すなわち、アレイ基板製造工程における良品検査において、実施の形態1の電流検出モードに必要な画像信号や制御信号を外部の検査装置より入力し、データ線検出回路9により検出された各列のデータ線駆動電流検出レベルの偏差が所定の範囲にある場合にはアレイ基板を良品、所定の範囲から外れる場合には不良品と判別することができる。 That is, in the good product inspection in the array substrate manufacturing process, an image signal and a control signal necessary for current detection mode of the first embodiment is input from an external test device, the data line of each column detected by the data line detection circuit 9 deviation of the driving current detection level when in a predetermined range when out of the array substrate good, the predetermined range may be determined to be defective.
【0077】 [0077]
なお、実施の形態2〜4においては、6ビットの入力画像信号を10ビットの信号へビット拡張を線形変換ではなく、例えばルックアップテーブルを参照することによるガンマ補正処理を兼ねるように構成することも可能である。 In the second to fourth embodiments, it is configured to serve as the gamma correction processing by the bit extension of the input image signal of 6 bits to 10-bit signal instead of a linear transform, for example, reference to a lookup table it is also possible.
【0078】 [0078]
また、上記実施の形態1〜4において、画像信号レベルk=0のときは、コントラスト比を高めるという観点から有機EL素子を消灯するためにデータ線駆動回路3からのデータ線駆動電流を供給しないように制御することが望ましい。 Further, in the first to fourth embodiments, when the image signal level k = 0, not supply the data line driving current from the data line driving circuit 3 to turn off the organic EL element from the viewpoint of increasing the contrast ratio it is desirable to control so. このため、画像信号レベルk=0の場合、すなわち、全黒表示の場合には、特にデータ線駆動電流のばらつきを補正する必要がないことも有り得る。 Therefore, when the image signal level k = 0, i.e., when the all black display is also possible that there is no particular need to correct the variation of the data line driving current. このような場合には、画像信号レベルk=0のときには、データ補正回路17における画像信号の補正処理を行なわないように構成しても良い。 In such a case, when the image signal level k = 0 may be configured not to perform the correction processing of the image signal in the data correction circuit 17.
【0079】 [0079]
また、上記実施の形態2〜4においては、特に入力画像信号に対するデータ線駆動電流が非線形特性となる場合につき説明したが、要求される補正の制度との兼ね合いで、入力画像信号の一部を実施の形態1で示した線形補間により補正する、すなわち実施の形態1と組み合わせた形態をとることも可能である。 In the embodiment 2-4 of the above embodiment, the data line driving current is explained the case where the non-linear characteristics with respect to particular input image signal, in view of the required correction of the system, a portion of the input image signal corrected by linear interpolation as shown in the first embodiment, i.e. it is also possible to take the form of a combination with the first embodiment.
さらには、 Moreover,
【0080】 [0080]
また、メモリ回路18としては、EPROM(Erasable Programmable Read Only Memory)やEEPROM(Electrically Erasable Programmable Read OnlyMemory)等の不揮発性メモリやSRAM(Static Random Access Memory)やDRAM(Dynamic Random Access Memory)等の揮発性メモリを用いることができる。 Further, as the memory circuit 18, EPROM (Erasable Programmable Read Only Memory) or EEPROM (Electrically Erasable Programmable Read OnlyMemory) nonvolatile memory or SRAM (Static Random Access Memory), such as and DRAM (Dynamic Random Access Memory) volatility such as it is possible to use a memory.
【0081】 [0081]
不揮発性メモリを用いる場合には、例えば装置の出荷時に電流検出モードを実行し、各列の誤差検出信号をメモリ回路18へ書き込むようにすれば良い。 When using a non-volatile memory, for example to perform a current detection mode at the time of shipment of the apparatus, it may be an error detection signal for each column to write to the memory circuit 18. また、揮発性メモリを用いる場合には、例えば装置の起動時に電流検出モードを実行し、各列の誤差検出信号をメモリ回路18へ書き込むようにすれば良い。 In the case of using a volatile memory, for example by running the device current detection mode when starting, it may be an error detection signal for each column to write to the memory circuit 18.
【0082】 [0082]
また、D/A変換回路16、データ補正回路17、メモリ回路18、メモリ制御回路19、誤差検出回路20、A/D変換回路21はコントローラと一体のASIC(Application Specific IC)等として構成することが可能である。 Further, D / A conversion circuit 16, data correction circuit 17, memory circuit 18, that the memory control circuit 19, the error detection circuit 20, A / D converter circuit 21 is configured as a controller and the like integral with ASIC (Application Specific IC) it is possible.
また、データ補正回路17や誤差検出回路20の動作は、マイクロプロセッサ等によるソフトウェア処理によっても行うことが可能である。 Further, operation of the data correction circuit 17 and the error detection circuit 20 may be performed by software processing by a microprocessor or the like.
【0083】 [0083]
さらに、上記各実施の形態1〜5においては、発光素子を有機EL素子として説明したが、電流により発光輝度が変化するLED(Light Emitting Diode)やFE(Field Emitter)の他の電流制御型素子を用いた表示装置においても本発明を適用できることも言うまでもない。 Further, in the first to fifth above embodiments have been described a light-emitting element as the organic EL element, LED (Light Emitting Diode) and FE (Field Emitter) other current-controlled element emitting intensity is changed by the current it also goes without saying that the present invention can be applied to a display device using the.
【0084】 [0084]
【発明の効果】 【Effect of the invention】
本発明の第1の構成による表示装置は、画素マトリクス回路の各列の上記信号線へ供給される信号電流を検出して検出結果として順次出力し、その検出結果に基づいて表示すべき画像信号を補正するよう構成したので、信号線駆動手段を形成するTFTの特性ばらつきによる信号線駆動電流のばらつきを抑えることができる。 Display device according to a first configuration of the present invention, are sequentially output as the detection result by detecting the signal current supplied to the signal line of each column of the pixel matrix circuit, an image signal to be displayed on the basis of the detection result since it is configured to compensate for, it is possible to suppress the variation of the signal line driving current due to variations in characteristics of the TFT forming the signal line drive circuit.
【0085】 [0085]
本発明の第2の構成による表示装置は、上記第1の構成において、各列の信号線のそれぞれに一端が接続され各列毎に設けられたスイッチ回路を順次導通するように構成したので、電流検出線の本数を削減することができ、表示パネルから検出結果を出力する場合には、その取り出し用端子の数も削減することが可能となる。 Display device according to the second aspect of the present invention, in the first configuration, since one end each of the signal lines of each column are configured to sequentially conduct the switching circuit provided for each column is connected, it is possible to reduce the number of the current detection line, in case of outputting the detection result from the display panel, it is possible to reduce the number of the extraction terminal.
【0086】 [0086]
本発明の第3の構成による表示装置は、上記第2の構成において、信号電流検出手段が、電流検出線に現れる各列の信号電流を所定の電流比により増幅したのち、電圧に変換して出力するよう構成したので、出力インピーダンスを下げることができ、ノイズの影響を低減して精度良く信号線駆動電流を検出して出力することが可能となる。 Display device according to a third configuration of the present invention, in the second configuration, the signal current detection means, after amplifying the signal current of each column appearing in the current detection line by a predetermined current ratio is converted into a voltage since it is configured to output, it is possible to lower the output impedance, it is possible to output the detected accurately signal line driving current by reducing the influence of noise.
【0087】 [0087]
本発明の第4の構成による表示装置は、上記第1の構成におて、第1及び第2のレベルの表示すべき画像信号をそれぞれ入力したときの上記検出結果と第1及び第2のレベルに対応した基準検出結果との差分を誤差検出結果として、それに基づいて表示すべき画像信号を補正するよう構成したので、第1及び第2のレベル以外の画像信号を入力したときの信号線駆動電流の誤差を線形補間により容易に求めることができ、信号線駆動手段を形成するTFTの特性ばらつきによる信号線駆動電流のばらつきを抑えることが可能となる。 Display device according to a fourth configuration of the present invention, the in contact with the first structure, the image signal the detection result of the first and second when inputted to be displayed in the first and second level as an error detection result a difference between the reference detection result corresponding to the level, since it is configured so as to correct the image signal to be displayed on the basis thereof, the signal line when the input image signal other than the first and second level the error in the driving current can be easily obtained by linear interpolation, it is possible to suppress the variation of the signal line driving current due to variations in characteristics of the TFT forming the signal line drive circuit.
【0088】 [0088]
本発明の第5の構成による表示装置は、上記第1の構成において、N種類のレベル(3≦N≦表示階調数)の表示すべき画像信号をそれぞれ入力したときの検出結果とN種類のレベルに対応した基準検出結果との差分を誤差検出結果するとともに、表示すべき画像信号のレベルがN種類のレベルうちの隣接する2つのレベルの間のいずれの区間にあるかを判別して、該隣接する2つのレベルに対応した各列の誤差検出結果に基づいて表示すべき画像信号を補正するよう構成したので、特に、入力画像信号に対する信号線駆動電流が非線形特性の関係となる場合においても、N種類のレベル以外の画像信号を入力したときの信号線駆動電流の誤差を線形補間により容易に求めることができ、信号線駆動手段を形成するTFTの特性ばらつきによ Display device according to a fifth aspect of the present invention, in the first configuration, the detection result and N type when N different levels (3 ≦ N ≦ display gradation number) of the display image signal to be the entered respectively the difference between the reference detection result as to the error detection result corresponding to the level of, and determine whether the one of the section between the level of the image signal to be displayed between two adjacent levels of N different levels , since it is configured so as to correct the image signal to be displayed on the basis of an error detection result of each column corresponding to the two levels of the adjacent, in particular, when the signal line driving current to the input image signal is a relationship of non-linear characteristic in also the error of the signal line driving current when the input image signal other than the N-type level can be easily determined by linear interpolation, the characteristic variation of the TFT forming the signal line driving means 信号線駆動電流のばらつきを抑えることが可能となる。 It is possible to suppress the variation of the signal line driving current.
【0089】 [0089]
本発明の第6の構成による表示装置は、上記第1の構成において、表示すべき画像信号の取り得る全てのレベルをそれぞれ入力したときの各列の誤差検出結果に基づいて表示すべき画像信号を補正するよう構成したので、入力画像信号をより精度良く補正することが可能となり、信号線駆動手段を形成するTFTの特性ばらつきによる信号線駆動電流のばらつきをより効果的に抑えることが可能となる。 Display device according to a sixth aspect of the invention, the in the first configuration, the image signal to be displayed based on the error detection result of each column when the input of all levels can take the image signal to be displayed, respectively since it is configured to compensate for, it becomes possible to more precisely correct the input image signal, it can be suppressed variations in characteristic variation signal line driving current by the TFT forming a signal line drive unit more effectively and Become.
【0090】 [0090]
本発明の第7の構成による表示装置は、上記第1の構成において、信号電流検出手段により信号電流を検出するときには走査手段を停止するよう構成したので、画素回路への信号線駆動電流の分流を回避して信号線駆動電流を精度よく確実に検出することが可能となる。 Display device according to a seventh structure of the present invention, in the first configuration, since when detecting a signal current by the signal current detection means is configured to stop the scanning means, shunting of the signal line driving current to the pixel circuit avoiding to it is possible to detect a signal line drive current and reliably accuracy.
【0091】 [0091]
本発明の第8の構成による表示装置は、上記第4〜6のいずかの構成において、誤差検出結果を保持するメモリ手段を備えたので、各列の信号線に供給される信号電流の誤差検出結果をメモリ手段に書き込む動作モードと、表示すべき画像信号を上記補正手段により補正して画素マトリクスに表示する動作モードとを時間的に分離することができ、前者の動作モードを装置起動時等に実行することが可能となる。 Display device according to the eighth aspect of the invention, in the configuration of either the 4-6 noise, because with a memory means for holding the error detection result, the signal current supplied to the signal line of each column an operation mode for writing an error detection result in the memory means, it is possible to an image signal to be displayed to separate the operation mode in time to be displayed on the pixel matrix is ​​corrected by the correcting means, device start an operation mode of the former it is possible to execute in time, and the like.
【0092】 [0092]
本発明による表示パネルは、各画素の発光素子に電流を供給する画素マトリクス回路と、画素マトリクス回路へ信号電流を供給する信号線と、表示すべき画像信号を信号電流として信号線へ出力する信号線駆動手段と、画素マトリクス回路の各列の信号線へ供給される信号電流を検出し、検出結果として順次出力する信号電流検出手段を備えたので、信号線駆動電流のばらつきの度合いにより、アレイ基板の良品/不良品の検査を行うことができる。 Display panel according to the present invention includes a pixel matrix circuit for supplying a current to the light emitting element of each pixel, signal output and signal line for supplying a signal current to the pixel matrix circuit, an image signal as a signal current to the signal line to be displayed and line driving means to detect a signal current supplied to the signal line of each column of the pixel matrix circuit, so with a signal current detection means for sequentially outputting as a detection result, the degree of variation of the signal line driving current array inspection of the board of the non-defective / defective product can be carried out.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】本発明の実施の形態1による表示装置の構成を示すブロック図である。 1 is a block diagram showing a configuration of a display device according to a first embodiment of the present invention.
【図2】本発明の実施の形態1による表示装置におけるデータ線駆動回路の構成を示す回路図である。 Is a circuit diagram showing the configuration of the data line driving circuit in the display device according to the first embodiment of the invention; FIG.
【図3】本発明の実施の形態1による表示装置における画素回路の構成を示す回路図である。 3 is a circuit diagram showing a configuration of a pixel circuit in the display device according to a first embodiment of the present invention.
【図4】本発明の実施の形態1による表示装置におけるデータ線駆動電流検出モードの動作シーケンスを示す波形図である。 4 is a waveform diagram showing the operation sequence of the data line driving current detection mode in the display device according to a first embodiment of the present invention.
【図5】本発明の実施の形態1による表示装置におけるデータ線駆動電流検出回路の構成を示す回路図である。 5 is a circuit diagram showing the configuration of the data line drive current detection circuit in the display device according to a first embodiment of the present invention.
【図6】本発明の実施の形態1による表示装置におけるデータ線駆動電流検出モードの入力画像信号レベルと電流検出レベルとの関係を示す特性図である。 6 is a characteristic diagram showing the relationship between the input image signal level and the current detection level of the data line driving current detection mode in the display device according to a first embodiment of the present invention.
【図7】本発明の実施の形態1による表示装置における処理系の構成を示すブロック図である。 7 is a block diagram showing the configuration of a processing system in a display device according to a first embodiment of the present invention.
【図8】本発明の実施の形態2による表示装置におけるデータ線駆動電流検出モードの入力画像信号レベルと電流検出レベルとの関係を示す特性図である。 8 is a characteristic diagram showing the relationship between the input image signal level and the current detection level of the data line driving current detection mode in the display device according to a second embodiment of the present invention.
【図9】本発明の実施の形態3による表示装置におけるデータ線駆動電流検出モードの入力画像信号レベルと電流検出レベルとの関係を示す特性図である。 9 is a characteristic diagram showing the relationship between the input image signal level and the current detection level of the data line driving current detection mode in the display device according to a third embodiment of the present invention.
【符号の説明】 DESCRIPTION OF SYMBOLS
3 データ線駆動回路、4 データ線(信号線)、5 画素マトリクス、8 垂直走査回路、9 データ線駆動電流検出回路、10 スイッチ回路、11 電流検出線、12 セレクト回路、13 シフトレジスタ回路、14 電流−電圧変換回路、15 有機EL表示パネル、17 データ補正回路、18 メモリ回路、20 誤差検出回路。 3 Data line driving circuit, 4 the data lines (signal lines), 5 pixel matrix, 8 vertical scanning circuit, 9 a data line driving current detecting circuit, 10 a switch circuit, 11 current detection line, 12 select circuit, 13 a shift register circuit, 14 current - voltage converting circuit, 15 an organic EL display panel, 17 a data correction circuit, 18 a memory circuit, 20 an error detection circuit.

Claims (9)

  1. 各画素の発光素子に電流を供給する画素マトリクス回路と、 A pixel matrix circuit for supplying a current to the light emitting element of each pixel,
    上記画素マトリクス回路へ信号電流を供給する信号線と、表示すべき画像信号を上記信号電流として上記信号線へ出力する信号線駆動手段と、上記画素マトリクス回路の各列の上記信号線へ供給される上記信号電流を検出し、検出結果として順次出力する信号電流検出手段と、上記信号電流検出手段により検出された検出結果に基づいて上記表示すべき画像信号を補正する補正手段とを備えたことを特徴とする表示装置。 A signal line for supplying a signal current to the pixel matrix circuit, and a signal line drive circuit for outputting an image signal to be displayed to the signal line as the signal current is supplied to the signal line of each column of the pixel matrix circuit the signal current is detected that, by including the signal current detection means for sequentially output as a detection result, and a correction means for correcting the image signal to be the display on the basis of a detection result detected by the signal current detection means display device according to claim.
  2. 上記信号電流検出手段は、上記各列の信号線のそれぞれに一端が接続され各列毎に設けられたスイッチ回路と、上記スイッチ回路の他端が共通に接続された電流検出線と、上記スイッチ回路を順次導通するよう制御するスイッチ制御手段とを備えたことを特徴とする請求項1に記載の表示装置。 The signal current detecting means includes a switch circuit provided for each column is connected to one end to the respective signal lines of each column, and a current detection line to which the other end of the switch circuit are connected in common, the switch the display device according to claim 1, characterized in that a switch control means for controlling so as to sequentially conduct the circuit.
  3. 上記信号電流検出手段は、上記電流検出線に現れる各列の信号電流を所定の電流比により増幅した後、電圧に変換する電流−電圧変換手段を備えたことを特徴とする請求項2に記載の表示装置。 The signal current detection means, after the signal current of each column appearing in the current detection line is amplified by a predetermined current ratio, the current into a voltage - according to claim 2, further comprising a voltage converting means of the display device.
  4. 第1及び第2のレベルの上記表示すべき画像信号をそれぞれ入力したときの上記検出結果と上記第1及び第2のレベルに対応した基準検出結果との差分を誤差検出結果として出力する誤差検出手段を備え、上記補正手段は、上記第1及び第2のレベルに対応した各列の上記誤差検出結果に基づいて、上記表示すべき画像信号を補正することを特徴とする請求項1に記載の表示装置。 Error detection for outputting the difference between the reference detection result corresponding to the image signal to be the display of the first and second levels of the detection result and the first and second level when the inputted as an error detection result comprising means, the correction means, based on the first and each column the error detection result of which corresponds to the second level, according to claim 1, characterized in that to correct the image signal to be the display of the display device.
  5. N種類のレベル(3≦N≦表示階調数)の上記表示すべき画像信号をそれぞれ入力したときの上記検出結果と上記N種類のレベルに対応した基準検出結果との差分を誤差検出結果として出力する誤差検出手段を備え、上記補正手段は、上記表示すべき画像信号のレベルが、上記N種類のレベルうちの隣接する2つのレベルの間におけるいずれの区間にあるかを判別し、該隣接する2つのレベルに対応した各列の上記誤差検出結果に基づいて、上記表示すべき画像信号を補正することを特徴とする請求項1に記載の表示装置。 As an error detection result a difference between the reference detection result corresponding to the detection result and the N different levels when the input image signal to be the display of the N different levels (3 ≦ N ≦ display gradation number), respectively comprising an error detecting means for outputting said correction means, the level of the image signal to be the display, to determine in any of the interval between two adjacent levels of the N different levels, the adjacent based on the two columns corresponding to the level of the error detection result of the display device according to claim 1, characterized in that to correct the image signal to be the display.
  6. 上記補正手段は、上記表示すべき画像信号の取り得る全てのレベルをそれぞれ入力したときの各列の上記誤差検出結果に基づいて、上記表示すべき画像信号を補正することを特徴とする請求項1に記載の表示装置。 The correction means, according to claim, characterized in that based on the error detection result of each column when all the levels may take an image signal to be the display type, respectively, to correct the image signal to be the display the display device according to 1.
  7. 上記画素マトリクス回路を順次走査する走査手段を備え、上記信号電流検出手段により上記信号電流を検出するときには上記走査手段を停止することを特徴とする請求項1に記載の表示装置。 Comprising a scanning means for sequentially scanning the pixel matrix circuit, when the detecting the signal current by the signal current detection means display device according to claim 1, characterized in that stopping the scanning means.
  8. 上記誤差検出結果を保持するメモリ手段を備えたことを特徴とする請求項4〜6のいずかに記載の表示装置。 Display device according to one of claims 4-6 noise comprising the memory means for holding the error detection result.
  9. 各画素の発光素子に電流を供給する画素マトリクス回路と、 A pixel matrix circuit for supplying a current to the light emitting element of each pixel,
    上記画素マトリクス回路へ信号電流を供給する信号線と、表示すべき画像信号を上記信号電流として上記信号線へ出力する信号線駆動手段と、上記画素マトリクス回路の各列の上記信号線へ供給される上記信号電流を検出し、検出結果として順次出力する信号電流検出手段を備えたことを特徴とする表示パネル。 A signal line for supplying a signal current to the pixel matrix circuit, and a signal line drive circuit for outputting an image signal to be displayed to the signal line as the signal current is supplied to the signal line of each column of the pixel matrix circuit that the display panel detects the signal current, characterized by comprising a signal current detection means for sequentially output as detection results.
JP2002312523A 2002-10-28 2002-10-28 Display device and a display panel Expired - Fee Related JP4032922B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002312523A JP4032922B2 (en) 2002-10-28 2002-10-28 Display device and a display panel

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002312523A JP4032922B2 (en) 2002-10-28 2002-10-28 Display device and a display panel

Publications (3)

Publication Number Publication Date
JP2004145197A true JP2004145197A (en) 2004-05-20
JP2004145197A5 JP2004145197A5 (en) 2005-08-25
JP4032922B2 JP4032922B2 (en) 2008-01-16

Family

ID=32457391

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002312523A Expired - Fee Related JP4032922B2 (en) 2002-10-28 2002-10-28 Display device and a display panel

Country Status (1)

Country Link
JP (1) JP4032922B2 (en)

Cited By (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005062836A (en) * 2003-07-28 2005-03-10 Rohm Co Ltd Organic el drive circuit and propriety test method for drive current of the drive circuit
JP2005115144A (en) * 2003-10-09 2005-04-28 Seiko Epson Corp Method for driving pixel circuit, driver circuit electro-optical apparatus, and electronic device
JP2006178030A (en) * 2004-12-21 2006-07-06 Seiko Epson Corp Electrooptical apparatus, testing method and driving device for the same and electronic apparatus
JP2006235608A (en) * 2005-01-28 2006-09-07 Toshiba Matsushita Display Technology Co Ltd El display device and method of driving el display device
JP2007041523A (en) * 2005-08-01 2007-02-15 Hanyang Univ Industry-Univ Cooperation Foundation Data drive circuit and organic luminescence display device using the same
JP2007041531A (en) * 2005-08-01 2007-02-15 Hanyang Univ Industry-Univ Cooperation Foundation Data drive circuit, luminescence display device using the same, and its drive method
JP2007041532A (en) * 2005-08-01 2007-02-15 Hanyang Univ Industry-Univ Cooperation Foundation Data drive circuit, organic luminescence display device using the same, and its drive method
JP2007041515A (en) * 2005-08-01 2007-02-15 Iucf-Hyu Data driving circuit, light emitting display device using same, and driving method thereof
JP2008503775A (en) * 2004-06-16 2008-02-07 イーストマン コダック カンパニー Oled correction of uniformity and brightness of the display
JP2008523448A (en) * 2004-12-15 2008-07-03 イグニス・イノベイション・インコーポレーテッドIgnis Innovation Incorporated Programming a light emitting device display, a method for calibrating and driving and system
US7532207B2 (en) 2003-03-07 2009-05-12 Canon Kabushiki Kaisha Drive circuit, display apparatus using drive circuit, and evaluation method of drive circuit
US7911427B2 (en) 2005-08-01 2011-03-22 Samsung Mobile Display Co., Ltd. Voltage based data driving circuit, light emitting display using the same, and method of driving the light emitting display
JP2011175226A (en) * 2010-02-23 2011-09-08 Samsung Mobile Display Co Ltd Organic light emitting display device and driving method of the same
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
USRE45291E1 (en) 2004-06-29 2014-12-16 Ignis Innovation Inc. Voltage-programming scheme for current-driven AMOLED displays
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US8941697B2 (en) 2003-09-23 2015-01-27 Ignis Innovation Inc. Circuit and method for driving an array of light emitting pixels
US9059117B2 (en) 2009-12-01 2015-06-16 Ignis Innovation Inc. High resolution pixel architecture
US9093028B2 (en) 2009-12-06 2015-07-28 Ignis Innovation Inc. System and methods for power conservation for AMOLED pixel drivers
US9093029B2 (en) 2011-05-20 2015-07-28 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9111485B2 (en) 2009-06-16 2015-08-18 Ignis Innovation Inc. Compensation technique for color shift in displays
US9125278B2 (en) 2006-08-15 2015-09-01 Ignis Innovation Inc. OLED luminance degradation compensation
US9171504B2 (en) 2013-01-14 2015-10-27 Ignis Innovation Inc. Driving scheme for emissive displays providing compensation for driving transistor variations
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
WO2015166376A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device and input/output device
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9305488B2 (en) 2013-03-14 2016-04-05 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9343006B2 (en) 2012-02-03 2016-05-17 Ignis Innovation Inc. Driving system for active-matrix displays
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US9430958B2 (en) 2010-02-04 2016-08-30 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9437137B2 (en) 2013-08-12 2016-09-06 Ignis Innovation Inc. Compensation accuracy
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9633597B2 (en) 2006-04-19 2017-04-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9773439B2 (en) 2011-05-27 2017-09-26 Ignis Innovation Inc. Systems and methods for aging compensation in AMOLED displays
US9786209B2 (en) 2009-11-30 2017-10-10 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US9947293B2 (en) 2015-05-27 2018-04-17 Ignis Innovation Inc. Systems and methods of reduced memory bandwidth compensation
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US10019941B2 (en) 2005-09-13 2018-07-10 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
US10078984B2 (en) 2005-02-10 2018-09-18 Ignis Innovation Inc. Driving circuit for current programmed organic light-emitting diode displays
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10181282B2 (en) 2015-01-23 2019-01-15 Ignis Innovation Inc. Compensation for color variations in emissive devices
US10192479B2 (en) 2014-04-08 2019-01-29 Ignis Innovation Inc. Display system using system level resources to calculate compensation parameters for a display module in a portable device
US10235933B2 (en) 2005-04-12 2019-03-19 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
US10311780B2 (en) 2015-05-04 2019-06-04 Ignis Innovation Inc. Systems and methods of optical feedback
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US10339860B2 (en) 2015-08-07 2019-07-02 Ignis Innovation, Inc. Systems and methods of pixel calibration based on improved reference values
US10388221B2 (en) 2005-06-08 2019-08-20 Ignis Innovation Inc. Method and system for driving a light emitting device display

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA2696778A1 (en) 2010-03-17 2011-09-17 Ignis Innovation Inc. Lifetime, uniformity, parameter extraction methods

Cited By (121)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8159482B2 (en) 2003-03-07 2012-04-17 Canon Kabushiki Kaisha Drive circuit, display apparatus using drive circuit, and evaluation method of drive circuit
US7532207B2 (en) 2003-03-07 2009-05-12 Canon Kabushiki Kaisha Drive circuit, display apparatus using drive circuit, and evaluation method of drive circuit
US8154539B2 (en) 2003-03-07 2012-04-10 Canon Kabushiki Kaisha Drive circuit, display apparatus using drive circuit, and evaluation method of drive circuit
JP2005062836A (en) * 2003-07-28 2005-03-10 Rohm Co Ltd Organic el drive circuit and propriety test method for drive current of the drive circuit
US9472138B2 (en) 2003-09-23 2016-10-18 Ignis Innovation Inc. Pixel driver circuit with load-balance in current mirror circuit
US9852689B2 (en) 2003-09-23 2017-12-26 Ignis Innovation Inc. Circuit and method for driving an array of light emitting pixels
US9472139B2 (en) 2003-09-23 2016-10-18 Ignis Innovation Inc. Circuit and method for driving an array of light emitting pixels
US10089929B2 (en) 2003-09-23 2018-10-02 Ignis Innovation Inc. Pixel driver circuit with load-balance in current mirror circuit
US8941697B2 (en) 2003-09-23 2015-01-27 Ignis Innovation Inc. Circuit and method for driving an array of light emitting pixels
JP2005115144A (en) * 2003-10-09 2005-04-28 Seiko Epson Corp Method for driving pixel circuit, driver circuit electro-optical apparatus, and electronic device
JP4572523B2 (en) * 2003-10-09 2010-11-04 セイコーエプソン株式会社 Method of driving the pixel circuit, the driving circuit, an electro-optical device and electronic apparatus
JP2008503775A (en) * 2004-06-16 2008-02-07 イーストマン コダック カンパニー Oled correction of uniformity and brightness of the display
USRE45291E1 (en) 2004-06-29 2014-12-16 Ignis Innovation Inc. Voltage-programming scheme for current-driven AMOLED displays
USRE47257E1 (en) 2004-06-29 2019-02-26 Ignis Innovation Inc. Voltage-programming scheme for current-driven AMOLED displays
US8994625B2 (en) 2004-12-15 2015-03-31 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US9275579B2 (en) 2004-12-15 2016-03-01 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10012678B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
JP2008523448A (en) * 2004-12-15 2008-07-03 イグニス・イノベイション・インコーポレーテッドIgnis Innovation Incorporated Programming a light emitting device display, a method for calibrating and driving and system
US10013907B2 (en) 2004-12-15 2018-07-03 Ignis Innovation Inc. Method and system for programming, calibrating and/or compensating, and driving an LED display
US9970964B2 (en) 2004-12-15 2018-05-15 Ignis Innovation Inc. Method and system for programming, calibrating and driving a light emitting device display
US9280933B2 (en) 2004-12-15 2016-03-08 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
JP2006178030A (en) * 2004-12-21 2006-07-06 Seiko Epson Corp Electrooptical apparatus, testing method and driving device for the same and electronic apparatus
JP2006235608A (en) * 2005-01-28 2006-09-07 Toshiba Matsushita Display Technology Co Ltd El display device and method of driving el display device
US10078984B2 (en) 2005-02-10 2018-09-18 Ignis Innovation Inc. Driving circuit for current programmed organic light-emitting diode displays
US10235933B2 (en) 2005-04-12 2019-03-19 Ignis Innovation Inc. System and method for compensation of non-uniformities in light emitting device displays
US10388221B2 (en) 2005-06-08 2019-08-20 Ignis Innovation Inc. Method and system for driving a light emitting device display
US7893898B2 (en) 2005-08-01 2011-02-22 Samsung Mobile Display Co, Ltd. Voltage based data driving circuits and organic light emitting displays using the same
JP4612570B2 (en) * 2005-08-01 2011-01-12 アイユーシーエフ−エイチワイユーIucf−Hyu The data driving circuit and the light emitting display device and a driving method using the same
US7944418B2 (en) 2005-08-01 2011-05-17 Samsung Mobile Display Co., Ltd. Data driving circuits capable of displaying images with uniform brightness and driving methods of organic light emitting displays using the same
US7893897B2 (en) 2005-08-01 2011-02-22 Samsung Mobile Display Co., Ltd. Voltage based data driving circuits and driving methods of organic light emitting displays using the same
US7911427B2 (en) 2005-08-01 2011-03-22 Samsung Mobile Display Co., Ltd. Voltage based data driving circuit, light emitting display using the same, and method of driving the light emitting display
JP2007041523A (en) * 2005-08-01 2007-02-15 Hanyang Univ Industry-Univ Cooperation Foundation Data drive circuit and organic luminescence display device using the same
JP2007041531A (en) * 2005-08-01 2007-02-15 Hanyang Univ Industry-Univ Cooperation Foundation Data drive circuit, luminescence display device using the same, and its drive method
JP4611930B2 (en) * 2005-08-01 2011-01-12 三星モバイルディスプレイ株式會社 Data driving circuit, an organic light emitting display using the same, and a driving method
JP2007041515A (en) * 2005-08-01 2007-02-15 Iucf-Hyu Data driving circuit, light emitting display device using same, and driving method thereof
US8217866B2 (en) 2005-08-01 2012-07-10 Samsung Mobile Display Co., Ltd. Data driving circuit and driving method of light emitting display using the same
JP2007041532A (en) * 2005-08-01 2007-02-15 Hanyang Univ Industry-Univ Cooperation Foundation Data drive circuit, organic luminescence display device using the same, and its drive method
US10019941B2 (en) 2005-09-13 2018-07-10 Ignis Innovation Inc. Compensation technique for luminance degradation in electro-luminance devices
US10127860B2 (en) 2006-04-19 2018-11-13 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US9633597B2 (en) 2006-04-19 2017-04-25 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US9842544B2 (en) 2006-04-19 2017-12-12 Ignis Innovation Inc. Stable driving scheme for active matrix displays
US10325554B2 (en) 2006-08-15 2019-06-18 Ignis Innovation Inc. OLED luminance degradation compensation
US9530352B2 (en) 2006-08-15 2016-12-27 Ignis Innovations Inc. OLED luminance degradation compensation
US9125278B2 (en) 2006-08-15 2015-09-01 Ignis Innovation Inc. OLED luminance degradation compensation
US9111485B2 (en) 2009-06-16 2015-08-18 Ignis Innovation Inc. Compensation technique for color shift in displays
US10319307B2 (en) 2009-06-16 2019-06-11 Ignis Innovation Inc. Display system with compensation techniques and/or shared level resources
US9117400B2 (en) 2009-06-16 2015-08-25 Ignis Innovation Inc. Compensation technique for color shift in displays
US9418587B2 (en) 2009-06-16 2016-08-16 Ignis Innovation Inc. Compensation technique for color shift in displays
US9384698B2 (en) 2009-11-30 2016-07-05 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US10304390B2 (en) 2009-11-30 2019-05-28 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US9786209B2 (en) 2009-11-30 2017-10-10 Ignis Innovation Inc. System and methods for aging compensation in AMOLED displays
US9311859B2 (en) 2009-11-30 2016-04-12 Ignis Innovation Inc. Resetting cycle for aging compensation in AMOLED displays
US9059117B2 (en) 2009-12-01 2015-06-16 Ignis Innovation Inc. High resolution pixel architecture
US9093028B2 (en) 2009-12-06 2015-07-28 Ignis Innovation Inc. System and methods for power conservation for AMOLED pixel drivers
US9262965B2 (en) 2009-12-06 2016-02-16 Ignis Innovation Inc. System and methods for power conservation for AMOLED pixel drivers
US10089921B2 (en) 2010-02-04 2018-10-02 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9430958B2 (en) 2010-02-04 2016-08-30 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10176736B2 (en) 2010-02-04 2019-01-08 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10395574B2 (en) 2010-02-04 2019-08-27 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9773441B2 (en) 2010-02-04 2017-09-26 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US9881532B2 (en) 2010-02-04 2018-01-30 Ignis Innovation Inc. System and method for extracting correlation curves for an organic light emitting device
US10163401B2 (en) 2010-02-04 2018-12-25 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
US10032399B2 (en) 2010-02-04 2018-07-24 Ignis Innovation Inc. System and methods for extracting correlation curves for an organic light emitting device
JP2011175226A (en) * 2010-02-23 2011-09-08 Samsung Mobile Display Co Ltd Organic light emitting display device and driving method of the same
US8907991B2 (en) 2010-12-02 2014-12-09 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US9489897B2 (en) 2010-12-02 2016-11-08 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US9997110B2 (en) 2010-12-02 2018-06-12 Ignis Innovation Inc. System and methods for thermal compensation in AMOLED displays
US10032400B2 (en) 2011-05-20 2018-07-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10325537B2 (en) 2011-05-20 2019-06-18 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9171500B2 (en) 2011-05-20 2015-10-27 Ignis Innovation Inc. System and methods for extraction of parasitic parameters in AMOLED displays
US9093029B2 (en) 2011-05-20 2015-07-28 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US10127846B2 (en) 2011-05-20 2018-11-13 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9799246B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9799248B2 (en) 2011-05-20 2017-10-24 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9355584B2 (en) 2011-05-20 2016-05-31 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9589490B2 (en) 2011-05-20 2017-03-07 Ignis Innovation Inc. System and methods for extraction of threshold and mobility parameters in AMOLED displays
US9530349B2 (en) 2011-05-20 2016-12-27 Ignis Innovations Inc. Charged-based compensation and parameter extraction in AMOLED displays
US9978297B2 (en) 2011-05-26 2018-05-22 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
US9640112B2 (en) 2011-05-26 2017-05-02 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
US9466240B2 (en) 2011-05-26 2016-10-11 Ignis Innovation Inc. Adaptive feedback system for compensating for aging pixel areas with enhanced estimation speed
US9773439B2 (en) 2011-05-27 2017-09-26 Ignis Innovation Inc. Systems and methods for aging compensation in AMOLED displays
US10417945B2 (en) 2011-05-27 2019-09-17 Ignis Innovation Inc. Systems and methods for aging compensation in AMOLED displays
US10089924B2 (en) 2011-11-29 2018-10-02 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US10380944B2 (en) 2011-11-29 2019-08-13 Ignis Innovation Inc. Structural and low-frequency non-uniformity compensation
US9343006B2 (en) 2012-02-03 2016-05-17 Ignis Innovation Inc. Driving system for active-matrix displays
US9792857B2 (en) 2012-02-03 2017-10-17 Ignis Innovation Inc. Driving system for active-matrix displays
US10043448B2 (en) 2012-02-03 2018-08-07 Ignis Innovation Inc. Driving system for active-matrix displays
US9747834B2 (en) 2012-05-11 2017-08-29 Ignis Innovation Inc. Pixel circuits including feedback capacitors and reset capacitors, and display systems therefore
US8922544B2 (en) 2012-05-23 2014-12-30 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9940861B2 (en) 2012-05-23 2018-04-10 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9536460B2 (en) 2012-05-23 2017-01-03 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US10176738B2 (en) 2012-05-23 2019-01-08 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9741279B2 (en) 2012-05-23 2017-08-22 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US9368063B2 (en) 2012-05-23 2016-06-14 Ignis Innovation Inc. Display systems with compensation for line propagation delay
US10140925B2 (en) 2012-12-11 2018-11-27 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US10311790B2 (en) 2012-12-11 2019-06-04 Ignis Innovation Inc. Pixel circuits for amoled displays
US9786223B2 (en) 2012-12-11 2017-10-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9685114B2 (en) 2012-12-11 2017-06-20 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9336717B2 (en) 2012-12-11 2016-05-10 Ignis Innovation Inc. Pixel circuits for AMOLED displays
US9830857B2 (en) 2013-01-14 2017-11-28 Ignis Innovation Inc. Cleaning common unwanted signals from pixel measurements in emissive displays
US9171504B2 (en) 2013-01-14 2015-10-27 Ignis Innovation Inc. Driving scheme for emissive displays providing compensation for driving transistor variations
US9536465B2 (en) 2013-03-14 2017-01-03 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
US9818323B2 (en) 2013-03-14 2017-11-14 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
US9305488B2 (en) 2013-03-14 2016-04-05 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
US10198979B2 (en) 2013-03-14 2019-02-05 Ignis Innovation Inc. Re-interpolation with edge detection for extracting an aging pattern for AMOLED displays
US9324268B2 (en) 2013-03-15 2016-04-26 Ignis Innovation Inc. Amoled displays with multiple readout circuits
US9721512B2 (en) 2013-03-15 2017-08-01 Ignis Innovation Inc. AMOLED displays with multiple readout circuits
US9997107B2 (en) 2013-03-15 2018-06-12 Ignis Innovation Inc. AMOLED displays with multiple readout circuits
US9437137B2 (en) 2013-08-12 2016-09-06 Ignis Innovation Inc. Compensation accuracy
US9990882B2 (en) 2013-08-12 2018-06-05 Ignis Innovation Inc. Compensation accuracy
US10395585B2 (en) 2013-12-06 2019-08-27 Ignis Innovation Inc. OLED display system and method
US9741282B2 (en) 2013-12-06 2017-08-22 Ignis Innovation Inc. OLED display system and method
US10186190B2 (en) 2013-12-06 2019-01-22 Ignis Innovation Inc. Correction for localized phenomena in an image array
US9761170B2 (en) 2013-12-06 2017-09-12 Ignis Innovation Inc. Correction for localized phenomena in an image array
US10192479B2 (en) 2014-04-08 2019-01-29 Ignis Innovation Inc. Display system using system level resources to calculate compensation parameters for a display module in a portable device
WO2015166376A1 (en) * 2014-05-02 2015-11-05 Semiconductor Energy Laboratory Co., Ltd. Display device and input/output device
US10181282B2 (en) 2015-01-23 2019-01-15 Ignis Innovation Inc. Compensation for color variations in emissive devices
US10311780B2 (en) 2015-05-04 2019-06-04 Ignis Innovation Inc. Systems and methods of optical feedback
US9947293B2 (en) 2015-05-27 2018-04-17 Ignis Innovation Inc. Systems and methods of reduced memory bandwidth compensation
US10403230B2 (en) 2015-05-27 2019-09-03 Ignis Innovation Inc. Systems and methods of reduced memory bandwidth compensation
US10339860B2 (en) 2015-08-07 2019-07-02 Ignis Innovation, Inc. Systems and methods of pixel calibration based on improved reference values

Also Published As

Publication number Publication date
JP4032922B2 (en) 2008-01-16

Similar Documents

Publication Publication Date Title
CN1258167C (en) Driving circuit for display device
US7924249B2 (en) Method and system for light emitting device displays
KR101086740B1 (en) Image displayer apparatus
US6686699B2 (en) Active matrix type display apparatus, active matrix type organic electroluminescence display apparatus, and driving methods thereof
JP4166783B2 (en) Light emitting device and the element substrate
US7535442B2 (en) Pixel circuit, display and driving method thereof
JP4133339B2 (en) Self-luminous display device
US6618030B2 (en) Active matrix light emitting diode pixel structure and concomitant method
US8174466B2 (en) Display device and driving method thereof
US8890778B2 (en) Display device and method for controlling the same
CN101140731B (en) Image display
US7193588B2 (en) Active matrix organic electroluminescence display driving circuit
US8466910B2 (en) Display drive apparatus and display apparatus
US8022899B2 (en) EL display apparatus and drive method of EL display apparatus
JP2019074750A (en) Display device
US20040051685A1 (en) Active matrix organic light emitting diode display panel circuit
JP2012234186A (en) Light-emitting device and electronic appliance
US7944414B2 (en) Display drive apparatus in which display pixels in a plurality of specific rows are set in a selected state with periods at least overlapping each other, and gradation current is supplied to the display pixels during the selected state, and display apparatus
US8115707B2 (en) Voltage-programming scheme for current-driven AMOLED displays
CN102034429B (en) Light-emitting apparatus, drive control method thereof and electronic device
CN101430862B (en) Driving apparatus for organic electro-luminescence display device
JP4036184B2 (en) The driving method of a display device and a display device
US9305494B2 (en) Organic light emitting display device and method for driving the same
EP2161706A2 (en) Pixel circuit, light emitting display device and driving method thereof
KR100684514B1 (en) Drive circuit and display apparatus

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20040712

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050221

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050221

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060921

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20061003

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070726

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071002

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071015

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101102

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111102

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121102

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131102

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees