JP2004133385A - 能動マトリクス表示装置とそのスイッチング信号発生器 - Google Patents
能動マトリクス表示装置とそのスイッチング信号発生器 Download PDFInfo
- Publication number
- JP2004133385A JP2004133385A JP2003167843A JP2003167843A JP2004133385A JP 2004133385 A JP2004133385 A JP 2004133385A JP 2003167843 A JP2003167843 A JP 2003167843A JP 2003167843 A JP2003167843 A JP 2003167843A JP 2004133385 A JP2004133385 A JP 2004133385A
- Authority
- JP
- Japan
- Prior art keywords
- active matrix
- switching signal
- signal
- switches
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3648—Control of matrices with row and column drivers using an active matrix
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3674—Details of drivers for scan electrodes
- G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2300/00—Aspects of the constitution of display devices
- G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/027—Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0247—Flicker reduction other than flicker reduction circuits used for single beam cathode-ray tubes
Landscapes
- Engineering & Computer Science (AREA)
- Chemical & Material Sciences (AREA)
- Crystallography & Structural Chemistry (AREA)
- Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- General Physics & Mathematics (AREA)
- Theoretical Computer Science (AREA)
- Liquid Crystal Display Device Control (AREA)
- Control Of Indicators Other Than Cathode Ray Tubes (AREA)
- Liquid Crystal (AREA)
Abstract
【課題】回路構成を簡単にした能動マトリクス表示装置とそのスイッチング信号発生器を提供する。
【解決手段】スイッチング信号発生器２４，２５は、能動マトリクス表示装置の複数のスイッチに接続された少なくとも一つの遅延デバイスを含む。遅延デバイスは、ソーススイッチング信号ＳＴを受信し、複数のスイッチを制御する複数のターゲットスイッチング信号Ｓ１〜Ｓｎ，Ｔ１〜Ｔｍを対応させて生成するために、直列に接続された多くの遅延ユニットＨ１〜Ｈｎ，Ｉ１〜Ｉｍから構成される。複数のスイッチが一定間隔で一つずつスイッチオンされるように、どの二つの連続するターゲットスイッチング信号間にも一定の位相ずれがある。
【選択図】 図４
【解決手段】スイッチング信号発生器２４，２５は、能動マトリクス表示装置の複数のスイッチに接続された少なくとも一つの遅延デバイスを含む。遅延デバイスは、ソーススイッチング信号ＳＴを受信し、複数のスイッチを制御する複数のターゲットスイッチング信号Ｓ１〜Ｓｎ，Ｔ１〜Ｔｍを対応させて生成するために、直列に接続された多くの遅延ユニットＨ１〜Ｈｎ，Ｉ１〜Ｉｍから構成される。複数のスイッチが一定間隔で一つずつスイッチオンされるように、どの二つの連続するターゲットスイッチング信号間にも一定の位相ずれがある。
【選択図】 図４
Description
【０００１】
【発明の属する技術分野】
本発明はスイッチング信号発生器に関し、特に、能動マトリクス表示装置に使用されるスイッチング信号発生器に関する。本発明は、スイッチング信号発生器を備えた能動マトリクス表示装置にも関する。
【０００２】
【従来の技術】
コンピュータ装置の設計と製造は大きく進歩している。種々の処理装置の高速化と性能向上により、我々のコンピュータ依存性は増加する。そのうえ、コンピュータ関連の熟練が学生または作業者に不可欠である。モニタはユーザとコンピュータとの直接通信媒体である。ユーザがコンピュータから必要とする全情報がモニタに表示される。したがって、コンピュータの速度と性能だけでなく、モニタの品質にも注意を払う必要がある。
【０００３】
以前は、陰極線管（ＣＲＴ）モニタの画面サイズを大きくすると、モニタの体積が必然的に大きくなっていた。それにより、ユーザがモニタを設置する場合に問題があった。さらに、従来のモニタの放射線は人体に有害である。液晶表示装置（ＬＣＤ）は、これらの問題を解決するために開発された。
【０００４】
図１に先行技術の液晶表示装置の構造を示す。液晶表示装置は主として、薄膜トランジスタ（ＴＦＴ）アレイ１００と駆動回路を含む。駆動回路は、データシフトレジスタ１０５、走査シフトレジスタ１１０、データスイッチＣ１〜Ｃｎ、Ｎビットディジタルアナログ変換器（ＤＡＣ）Ｄ１〜Ｄｎを含む。
【０００５】
薄膜トランジスタアレイ１００は、複数の列と行に配置された表示セルＥ１１〜Ｅｍｎから成り、液晶表示装置の表示領域である。図２に表示セルの一個を示す。各表示セルは、キャパシタ構造１００１と薄膜トランジスタ１００２を含む。キャパシタ構造１００１は、アナログビデオ信号を保持する。薄膜トランジスタアレイ１００は、複数行の走査線と複数列のデータ線を含む。一本の走査線が、指定行の全表示セルの薄膜トランジスタ１００２のオン／オフ状態を制御する。データ線は、薄膜トランジスタ１００２がオン状態である表示セルのキャパシタ構造１００１にアナログビデオ信号を伝送する。
【０００６】
走査シフトレジスタ１１０は、直列に相互接続された複数のレジスタユニットＡ１〜Ａｍから成る。各レジスタユニットＡ１〜Ａｍは、走査線の一つに対応している。走査シフトレジスタ１１０は、走査線を順次に有効にして薄膜トランジスタ１００２のオン状態を行ごとに制御する。
【０００７】
データシフトレジスタ１０５も、直列に相互接続された複数のレジスタユニットＢ１〜Ｂｎから成る。各レジスタユニットＢ１〜Ｂｎは、データスイッチＣ１〜Ｃｎの一つに対応している。データシフトレジスタ１０５は、データスイッチＣ１〜Ｃｎを順次にスイッチオンできる。各データスイッチＣ１〜Ｃｎには、Ｎ個の薄膜トランジスタが含まれる（簡単のために図１では一個の薄膜トランジスタだけを示す）。或データスイッチをスイッチオンすると、Ｎビットデータ線（Ｄｉｎ）のディジタルビデオ信号が、このデータスイッチを同時に通過する。
Ｎビットディジタルアナログ変換器Ｄ１〜Ｄｎは、それぞれ対応するデータスイッチＣ１〜Ｃｎに接続されている。各Ｎビットディジタルアナログ変換器Ｄ１〜Ｄｎは、対応データスイッチＣ１〜Ｃｎがスイッチオンされると、Ｎビットデータ線（Ｄｉｎ）からディジタルビデオ信号を受信してアナログビデオ信号に変換する。アナログビデオ信号は、薄膜トランジスタアレイ１００の対応するデータ線に入力される。
【０００８】
図１に戻る。最初に、データスイッチＣ１は、データシフトレジスタ１０５のレジスタユニットＢ１によって制御され、第一グループのディジタルビデオ信号がＮビットデータ線（Ｄｉｎ）から入力される時にスイッチオンされる。それにより、第一グループのディジタルビデオ信号は、データスイッチＣ１を通過し、Ｎビットディジタルアナログ変換器Ｄ１によって第一グループのアナログビデオ信号に変換される。第一グループのアナログビデオ信号は、表示セルＥ１１〜Ｅｍ１を接続しているデータ線に入る。同時に、走査シフトレジスタ１１０のレジスタユニットＡ１は、表示セルＥ１１〜Ｅ１ｎを接続している走査線を有効にして表示セルＥ１１〜Ｅ１ｎの薄膜トランジスタをスイッチオンする。それにより、第一グループのアナログビデオ信号は表示セルＥ１１に保持される。
【０００９】
次に、データスイッチＣ２は、第二グループのディジタルビデオ信号がＮビットデータ線（Ｄｉｎ）から入力される時にデータシフトレジスタ１０５のレジスタユニットＢ２によってスイッチオンされる。それにより、第二グループのディジタルビデオ信号は、データスイッチＣ２を通過し、Ｎビットディジタルアナログ変換器Ｄ２によって第二グループのアナログビデオ信号に変換される。第二グループのアナログビデオ信号は、表示セルＥ１２〜Ｅｍ２を接続しているデータ線に入る。この段階（時点）では、表示セルＥ１１〜Ｅ１ｎを接続している走査線が駆動されている。それゆえ、第二グループのアナログビデオ信号は、第一行の走査線と第二列のデータ線に対応する表示セルＥ１２に保持される。
【００１０】
その後、データシフトレジスタ１０５は残りの全データスイッチＣ３〜Ｃｎを順次にスイッチオンし、第一行の表示セルＥ１３〜Ｅ１ｎは対応グループのアナログビデオ信号を保持する。第一行の全表示セルＥｌ１〜Ｅ１ｎがそれぞれのアナログビデオ信号を保持した後、走査シフトレジスタ１１０のレジスタユニットＡ２が有効にされ、表示セルＥ２１〜Ｅ２ｎを接続している走査線を駆動する。アナログビデオ信号は、前述の手段によって薄膜トランジスタアレイ１００の表示セルＥ２１〜Ｅ２ｎに保持される。走査シフトレジスタ１１０が全走査線を順番に有効にした後、薄膜トランジスタアレイ１００の全表示セルＥｌ１〜Ｅｍｎはアナログビデオ信号を保持している。それゆえ、液晶表示装置はスクリーンに完全なイメージページを表示する。
【００１１】
薄膜トランジスタアレイ１００の全表示セルＥ１１〜Ｅｍｎのアナログビデオ信号は、頻繁にリフレッシュされる。すなわち、液晶表示装置はイメージを高速でリフレッシュする。ユーザがスクリーンで見るものは、動的（前景）画像である。確かに、アナログビデオ信号が同じデータでリフレッシュされている時は静的（背景）画像が表示される。リフレッシュ速度が遅すぎると、液晶表示装置にフリッカ（ちらつき）が起こる場合がある。
【００１２】
図３は、データシフトレジスタ１０５／走査シフトレジスタ１１０の回路図である。先行技術のシフトレジスタ１０５または１１０は、図１のレジスタユニットとして働く複数のフリップフロップ１２０を含む。フリップフロップ１２０は、液晶表示装置の駆動回路によって生成されるクロック信号（ＣＬＫ）とスタートパルス信号（ＳＴ）に応答して動作する。フリップフロップ１２０は、クロック信号（ＣＬＫ）によって制御され、スタートパルス信号をイネーブル信号に順次に変換して対応データスイッチＣｌ〜Ｃｎまたは走査線を有効にする。言い換えると、駆動回路は、データシフトレジスタ１０５用と走査シフトレジスタ１１０用に、二つのクロック信号（ＣＬＫ）を生成する必要がある。クロック信号（ＣＬＫ）はシフトレジスタ１０５と１１０の各フリップフロップに入力される必要があり、そのため多くのピンが必要である。この必要条件がシフトレジスタ１０５と１１０の設計と製造を複雑にすることは明白である。そのような問題を解決するために、より良い設計の開発に努力がなされている。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、能動マトリクス表示装置の回路構成を簡単にする、能動マトリクス表示装置の駆動回路用スイッチング信号発生器を提供することである。
本発明の別の目的は、簡略化された回路構造の能動マトリクス表示装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明の第一側面は、能動マトリクス表示装置の複数のスイッチと共に使用されるスイッチング信号発生器に関する。スイッチング信号発生器は、複数のスイッチに電気的に接続された複数の遅延ユニットを含む。スイッチング信号発生器は、複数のスイッチを経由して能動マトリクス表示装置の能動マトリクス部分に出力されるように信号を制御するためにソーススイッチング信号に応答して複数のターゲットスイッチング信号を生成する。全ての二つの連続するターゲットスイッチング信号間に一定の位相ずれがあり、それにより順番に複数のスイッチをスイッチオンして能動マトリクス部分に信号を出力する。
【００１５】
実施形態では、能動マトリクス部分は、複数の走査線とデータ線で相互接続された薄膜トランジスタ（ＴＦＴ）アレイを含む。
【００１６】
望ましくは、遅延ユニットの最初の一つはソーススイッチング信号を受信し、後続する各遅延ユニットは先行する遅延ユニットの一つから出力されたターゲットスイッチング信号の一つを受信する。
【００１７】
実施形態では、スイッチング信号発生器は、複数のスイッチの第一部分を通して能動マトリクス表示装置のデータ線に順次に出力されるように信号を制御するためにソーススイッチング信号に応答して複数のターゲットスイッチング信号の第一部分を生成する第一発生器部分と、複数のスイッチの第二部分を通して能動マトリクス表示装置の走査線に順次に出力されるように信号を制御するためにソーススイッチング信号に応答して複数のターゲットスイッチング信号の第二部分を生成する第二発生器部分を含む。
【００１８】
複数のスイッチの第一部分を通して出力された信号がディジタルビデオ信号の場合、ディジタルビデオ信号は、データ線に出力される前に、能動マトリクス表示装置の複数のディジタルアナログ変換器によってアナログビデオ信号に変換されことが望ましい。
【００１９】
本発明の第二側面は、能動マトリクス表示装置に使用されるスイッチング信号発生器に関する。このスイッチング信号発生器は、ソーススイッチング信号を受信して一組の第一ターゲットスイッチング信号を生成する第一発生器部分と、ソーススイッチング信号を受信して一組の第二ターゲットスイッチング信号を生成する第二発生器部分を含む。能動マトリクス表示装置の能動マトリクスユニットを順番にスイッチオンするために、第一ターゲットスイッチング信号の全ての二つの間に第一位相ずれがあり、第二ターゲットスイッチング信号の全ての二つの間に第二位相差がある。
【００２０】
たとえば、能動マトリクス表示装置の能動マトリクスユニットは、走査線とデータ線で相互接続された薄膜トランジスタアレイを含む。
【００２１】
望ましくは、第一発生器部分は複数の遅延ユニットを含み、遅延ユニットの最初の一つはソーススイッチング信号を受信して遅延させ、後続する各遅延ユニットは先行する遅延ユニットの一つから出力されたターゲットスイッチング信号の一つを受信して遅延させる。
【００２２】
本発明の第三側面は能動マトリクス表示装置に関する。この能動マトリクス表示装置は、列と行に配置された複数の能動マトリクスユニットを含む能動マトリクス部分と、第一信号が能動マトリクスユニットに出力されるようにそれぞれの第一スイッチング信号に応答してスイッチオンされる複数の第一スイッチを含む第一スイッチ部分と、ソーススイッチング信号に応答して第一スイッチング信号を順番に生成することにより第一スイッチをスイッチオンして能動マトリクスユニットへの第一信号の順次出力を可能にする第一スイッチング信号発生器を含む。
【００２３】
望ましくは、第一スイッチング信号発生器は、第一スイッチング信号を順番に生成するために直列に相互接続された複数の遅延ユニットを含む。
【００２４】
望ましくは、能動マトリクス表示装置は更に、第二信号が能動マトリクスユニットに出力されるようにそれぞれの第二スイッチング信号に応答してスイッチオンされる複数の第二スイッチ含む第二スイッチ部分と、ソーススイッチング信号に応答して第二スイッチング信号を順番に生成することにより第二スイッチをスイッチオンして能動マトリクスユニットへの第二信号の順次出力を可能にする第二スイッチング信号発生器を含む。
【００２５】
望ましくは、第二スイッチング信号発生器は、第二スイッチング信号を順番に生成するために直列に相互接続された複数の遅延ユニットを含む。
【００２６】
実施形態では、第一信号はデータ線を経て能動マトリクスユニットに出力され、第二信号は走査線を経て能動マトリクスユニットに出力される。
【００２７】
第一信号がディジタルビデオ信号の場合、望ましくは、能動マトリクス表示装置は更に、第一スイッチを通過するディジタルビデオ信号をアナログビデオ信号へ変換するために第一スイッチと能動マトリクスユニットの間に電気的に接続された複数のディジタルアナログ変換器を含む。
【００２８】
【発明の実施の形態】
図４は、本発明による能動マトリクス表示装置の好ましい実施形態を概略的に示す回路ブロック図である。能動マトリクス表示装置には、Ｎビットデータ線（Ｄｉｎ）、データスイッチＣ１〜Ｃｎ、走査スイッチＧ１〜Ｇｍ、Ｎビットディジタルアナログ変換器Ｄ１〜Ｄｎ、複数の表示セルＥ１〜Ｅｎからなる薄膜トランジスタアレイ２３、第一スイッチング信号発生器２４、および第二スイッチング信号発生器２５が含まれる。
【００２９】
第一スイッチング信号発生器２４には、少なくとも一つの遅延デバイスが含まれる。この遅延デバイスは、直列に相互接続されたｎ個の遅延ユニットＨ１〜Ｈｎから成る。遅延ユニットＨ１〜Ｈｎは、それぞれのデータスイッチＣ１〜Ｃｎに接続されている。ソーススイッチング信号（ＳＴ）の受信に応答して、遅延ユニットＨ１〜Ｈｎは、データスイッチＣ１〜Ｃｎに対応ターゲットスイッチング信号Ｓ１〜Ｓｎを供給する。全ての二つの連続するターゲットスイッチング信号間に一定の位相ずれがある。したがって、データスイッチＣ１〜Ｃｎは順番にスイッチオンされる。すなわち、Ｎビットデータ線（Ｄｉｎ）のディジタルビデオ信号は、対応データスイッチＣｌ〜Ｃｎを順次に通過する。
【００３０】
遅延ユニットＨ１〜Ｈｎ、Ｎビットデータ線（Ｄｉｎ）およびＮビットディジタルアナログ変換器Ｄ１〜Ｄｎに接続されたデータスイッチＣ１〜Ｃｎは、Ｎビットデータ線からディジタルビデオ信号を受信し、対応ターゲットスイッチング信号に応答して対応Ｎビットディジタルアナログ変換器Ｄｌ〜Ｄｎにディジタルビデオ信号を送信する。Ｎビットディジタルアナログ変換器は、受信したディジタルビデオ信号を、対応データ線に供給されるアナログビデオ信号に変換する。
【００３１】
図４では、各データスイッチＣ１〜Ｃｎは、簡単のために一つのトランジスタで表示されている。実際は、各データスイッチＣ１〜Ｃｎは複数のトランジスタを含むことが望ましい。
【００３２】
同様に、第二スイッチング信号発生器２５には、少なくとも一つの遅延デバイスが含まれる。この遅延デバイスは、直列に相互接続されたｍ個の遅延ユニットＩ１〜Ｉｍから成る。遅延ユニットＩ１〜Ｉｍは、それぞれの走査スイッチＧ１〜Ｇｍに接続されている。ソーススイッチング信号（ＳＴ）の受信に応答して、遅延ユニットＩ１〜Ｉｍは、走査スイッチＧ１〜Ｇｍに対応ターゲットスイッチング信号Ｔ１〜Ｔｍを供給する。全ての二つの連続するターゲットスイッチング信号間に一定の位相ずれがある。したがって、走査スイッチＧ１〜Ｇｍは、一つずつ間隔をおいてスイッチオンされる。走査線が順番に駆動され、対応行の表示セルの薄膜トランジスタがスイッチオンされる。
【００３３】
図４では、各走査スイッチＧ１〜Ｇｍは、簡単のために一つのトランジスタで表示されている。実際は、各走査スイッチＧ１〜Ｇｍは複数のトランジスタを含むことが望ましい。
【００３４】
図５と６は、スイッチング信号間の位相関係を示す。ソーススイッチング信号ＳＴを受信すると、第一遅延ユニットＨ１は、ソーススイッチング信号からの位相ずれを有する第一ターゲットスイッチング信号Ｓ１を生成する。このスイッチング信号Ｓ１に応答して、第一データスイッチＣ１はスイッチオンされる。その結果、Ｎビットデータ線（Ｄｉｎ）からの第一グループのディジタルビデオ信号は、第一データスイッチＣ１を通過し、Ｎビットディジタルアナログ変換器Ｄｌにより第一グループのアナログビデオ信号に変換される。第一グループのアナログビデオ信号は薄膜トランジスタアレイ２３の第一データ線に入り、第一データ線は表示セルＥ１１〜Ｅｍ１を制御する。同時に、第二スイッチング信号発生器２５の第一遅延ユニットＩ１はスイッチング信号Ｔ１に応答して第一走査スイッチＧ１をスイッチオンすることにより薄膜トランジスタアレイ２３の第一走査線を駆動し、第一走査線は表示セルＥｌ１〜Ｅ１ｎを制御する。それゆえ、第一グループのアナログビデオ信号は第一走査線と第一データ線に対応する表示セルＥ１１に保持される。
【００３５】
遅延ユニットＨ２は、第一ターゲットスイッチング信号Ｓ１を受信して、第一ターゲットスイッチング信号Ｓ１よりも遅い位相ずれを有する第二ターゲットスイッチング信号Ｓ２を生成する。したがって、第一データスイッチＣ１に続いて、第二データスイッチＣ２がスイッチオンされる。それゆえ、Ｎビットデータ線（Ｄｉｎ）からの第二グループのディジタルビデオ信号は、第二データスイッチＣ２を通過した後、Ｎビットディジタルアナログ変換器Ｄ２によって第二グループのアナログビデオ信号に変換される。第二グループのアナログビデオ信号は、表示セルＥ１２〜Ｅｍ２を接続している第二データ線に入る。この段階では、Ｅ１１〜Ｅ１ｎを接続している第一走査線が駆動されている。それゆえ、第二グループのアナログビデオ信号は、第一走査線と第二データ線に対応する表示セルＥ１２に保持される。
【００３６】
同様に、他の遅延ユニットＨ３〜Ｈｎからのスイッチング信号Ｓ３〜Ｓｎは、データスイッチＣ３〜Ｃｎを順番にスイッチオンし、表示セルＥ１３〜Ｅ１ｎに対応グループのアナログビデオ信号を保持させる。第一行の表示セルＥ１１〜Ｅ１ｎにアナログビデオ信号が保持された後、第二スイッチング信号発生器２５の第二遅延ユニットＩ２が第二ターゲットスイッチング信号Ｔ２を第二走査スイッチＧ２に供給することにより、表示セルＥ２１〜Ｅ２ｎを接続している第二走査線を駆動する。アナログビデオ信号は、前記手段により薄膜トランジスタアレイ２３の第二行の表示セルＥ２１〜Ｅ２ｎに保持される。第二スイッチング信号発生器２５が全走査線の駆動を完了した後では、薄膜トランジスタアレイ２３の全表示セルＥ１ｌ〜Ｅｍｎにアナログビデオ信号が保持されている。それゆえ、液晶表示装置はスクリーンに完全なイメージページを表示する。
【００３７】
結論として、スイッチング信号発生器２４と２５は、先行技術のデータシフトレジスタと走査シフトレジスタの代わりに用いられる。本発明によると、走査線とデータ線を駆動する走査スイッチとデータスイッチのオン／オフ状態を制御するために同じスタートパルス信号（ソーススイッチング信号）が用いられる。従って、回路チップのピン数を最小にできる。また、液晶表示装置の回路構成を単純化できる。
【００３８】
現在最も実際的で望ましい実施形態であると考えられるものに関して本発明を記載したが、開示された実施形態に本発明を限定する必要がないことは自明である。それどころか、様々な変形と類似構造を含むように最も広い解釈を与えられるべき請求項の精神と範囲に含まれる変形と類似構成を包含することを意図する。
【図面の簡単な説明】
【図１】先行技術の液晶表示装置を示す概略回路ブロック図である。
【図２】図１の液晶表示装置の表示セルを示す概略回路図である。
【図３】図１のシフトレジスタを示す概略回路図である。
【図４】本発明による能動マトリクス表示装置の望ましい実施形態を示す概略回路ブロック図である。
【図５】本発明に従ってソーススイッチング信号および第一スイッチング信号発生器によって生成されるターゲットスイッチング信号の間の位相関係を示す波形図である。
【図６】本発明に従ってソーススイッチング信号および第二スイッチング信号発生器によって生成されるターゲットスイッチング信号の間の位相関係を示す波形図である。
【符号の説明】
Ｅ１〜Ｅｎ 表示セル
２３ 薄膜トランジスタアレイ
２４ 第一スイッチング信号発生器
２５ 第二スイッチング信号発生器
Ｃ１〜Ｃｎ データスイッチ
Ｇ１〜Ｇｍ 走査スイッチ
Ｈ１〜Ｈｎ 遅延ユニット
Ｉ１〜Ｉｍ 遅延ユニット
ＳＴ ソーススイッチング信号
Ｓ１〜Ｓｎ ターゲットスイッチング信号
Ｔ１〜Ｔｍ ターゲットスイッチング信号
【発明の属する技術分野】
本発明はスイッチング信号発生器に関し、特に、能動マトリクス表示装置に使用されるスイッチング信号発生器に関する。本発明は、スイッチング信号発生器を備えた能動マトリクス表示装置にも関する。
【０００２】
【従来の技術】
コンピュータ装置の設計と製造は大きく進歩している。種々の処理装置の高速化と性能向上により、我々のコンピュータ依存性は増加する。そのうえ、コンピュータ関連の熟練が学生または作業者に不可欠である。モニタはユーザとコンピュータとの直接通信媒体である。ユーザがコンピュータから必要とする全情報がモニタに表示される。したがって、コンピュータの速度と性能だけでなく、モニタの品質にも注意を払う必要がある。
【０００３】
以前は、陰極線管（ＣＲＴ）モニタの画面サイズを大きくすると、モニタの体積が必然的に大きくなっていた。それにより、ユーザがモニタを設置する場合に問題があった。さらに、従来のモニタの放射線は人体に有害である。液晶表示装置（ＬＣＤ）は、これらの問題を解決するために開発された。
【０００４】
図１に先行技術の液晶表示装置の構造を示す。液晶表示装置は主として、薄膜トランジスタ（ＴＦＴ）アレイ１００と駆動回路を含む。駆動回路は、データシフトレジスタ１０５、走査シフトレジスタ１１０、データスイッチＣ１〜Ｃｎ、Ｎビットディジタルアナログ変換器（ＤＡＣ）Ｄ１〜Ｄｎを含む。
【０００５】
薄膜トランジスタアレイ１００は、複数の列と行に配置された表示セルＥ１１〜Ｅｍｎから成り、液晶表示装置の表示領域である。図２に表示セルの一個を示す。各表示セルは、キャパシタ構造１００１と薄膜トランジスタ１００２を含む。キャパシタ構造１００１は、アナログビデオ信号を保持する。薄膜トランジスタアレイ１００は、複数行の走査線と複数列のデータ線を含む。一本の走査線が、指定行の全表示セルの薄膜トランジスタ１００２のオン／オフ状態を制御する。データ線は、薄膜トランジスタ１００２がオン状態である表示セルのキャパシタ構造１００１にアナログビデオ信号を伝送する。
【０００６】
走査シフトレジスタ１１０は、直列に相互接続された複数のレジスタユニットＡ１〜Ａｍから成る。各レジスタユニットＡ１〜Ａｍは、走査線の一つに対応している。走査シフトレジスタ１１０は、走査線を順次に有効にして薄膜トランジスタ１００２のオン状態を行ごとに制御する。
【０００７】
データシフトレジスタ１０５も、直列に相互接続された複数のレジスタユニットＢ１〜Ｂｎから成る。各レジスタユニットＢ１〜Ｂｎは、データスイッチＣ１〜Ｃｎの一つに対応している。データシフトレジスタ１０５は、データスイッチＣ１〜Ｃｎを順次にスイッチオンできる。各データスイッチＣ１〜Ｃｎには、Ｎ個の薄膜トランジスタが含まれる（簡単のために図１では一個の薄膜トランジスタだけを示す）。或データスイッチをスイッチオンすると、Ｎビットデータ線（Ｄｉｎ）のディジタルビデオ信号が、このデータスイッチを同時に通過する。
Ｎビットディジタルアナログ変換器Ｄ１〜Ｄｎは、それぞれ対応するデータスイッチＣ１〜Ｃｎに接続されている。各Ｎビットディジタルアナログ変換器Ｄ１〜Ｄｎは、対応データスイッチＣ１〜Ｃｎがスイッチオンされると、Ｎビットデータ線（Ｄｉｎ）からディジタルビデオ信号を受信してアナログビデオ信号に変換する。アナログビデオ信号は、薄膜トランジスタアレイ１００の対応するデータ線に入力される。
【０００８】
図１に戻る。最初に、データスイッチＣ１は、データシフトレジスタ１０５のレジスタユニットＢ１によって制御され、第一グループのディジタルビデオ信号がＮビットデータ線（Ｄｉｎ）から入力される時にスイッチオンされる。それにより、第一グループのディジタルビデオ信号は、データスイッチＣ１を通過し、Ｎビットディジタルアナログ変換器Ｄ１によって第一グループのアナログビデオ信号に変換される。第一グループのアナログビデオ信号は、表示セルＥ１１〜Ｅｍ１を接続しているデータ線に入る。同時に、走査シフトレジスタ１１０のレジスタユニットＡ１は、表示セルＥ１１〜Ｅ１ｎを接続している走査線を有効にして表示セルＥ１１〜Ｅ１ｎの薄膜トランジスタをスイッチオンする。それにより、第一グループのアナログビデオ信号は表示セルＥ１１に保持される。
【０００９】
次に、データスイッチＣ２は、第二グループのディジタルビデオ信号がＮビットデータ線（Ｄｉｎ）から入力される時にデータシフトレジスタ１０５のレジスタユニットＢ２によってスイッチオンされる。それにより、第二グループのディジタルビデオ信号は、データスイッチＣ２を通過し、Ｎビットディジタルアナログ変換器Ｄ２によって第二グループのアナログビデオ信号に変換される。第二グループのアナログビデオ信号は、表示セルＥ１２〜Ｅｍ２を接続しているデータ線に入る。この段階（時点）では、表示セルＥ１１〜Ｅ１ｎを接続している走査線が駆動されている。それゆえ、第二グループのアナログビデオ信号は、第一行の走査線と第二列のデータ線に対応する表示セルＥ１２に保持される。
【００１０】
その後、データシフトレジスタ１０５は残りの全データスイッチＣ３〜Ｃｎを順次にスイッチオンし、第一行の表示セルＥ１３〜Ｅ１ｎは対応グループのアナログビデオ信号を保持する。第一行の全表示セルＥｌ１〜Ｅ１ｎがそれぞれのアナログビデオ信号を保持した後、走査シフトレジスタ１１０のレジスタユニットＡ２が有効にされ、表示セルＥ２１〜Ｅ２ｎを接続している走査線を駆動する。アナログビデオ信号は、前述の手段によって薄膜トランジスタアレイ１００の表示セルＥ２１〜Ｅ２ｎに保持される。走査シフトレジスタ１１０が全走査線を順番に有効にした後、薄膜トランジスタアレイ１００の全表示セルＥｌ１〜Ｅｍｎはアナログビデオ信号を保持している。それゆえ、液晶表示装置はスクリーンに完全なイメージページを表示する。
【００１１】
薄膜トランジスタアレイ１００の全表示セルＥ１１〜Ｅｍｎのアナログビデオ信号は、頻繁にリフレッシュされる。すなわち、液晶表示装置はイメージを高速でリフレッシュする。ユーザがスクリーンで見るものは、動的（前景）画像である。確かに、アナログビデオ信号が同じデータでリフレッシュされている時は静的（背景）画像が表示される。リフレッシュ速度が遅すぎると、液晶表示装置にフリッカ（ちらつき）が起こる場合がある。
【００１２】
図３は、データシフトレジスタ１０５／走査シフトレジスタ１１０の回路図である。先行技術のシフトレジスタ１０５または１１０は、図１のレジスタユニットとして働く複数のフリップフロップ１２０を含む。フリップフロップ１２０は、液晶表示装置の駆動回路によって生成されるクロック信号（ＣＬＫ）とスタートパルス信号（ＳＴ）に応答して動作する。フリップフロップ１２０は、クロック信号（ＣＬＫ）によって制御され、スタートパルス信号をイネーブル信号に順次に変換して対応データスイッチＣｌ〜Ｃｎまたは走査線を有効にする。言い換えると、駆動回路は、データシフトレジスタ１０５用と走査シフトレジスタ１１０用に、二つのクロック信号（ＣＬＫ）を生成する必要がある。クロック信号（ＣＬＫ）はシフトレジスタ１０５と１１０の各フリップフロップに入力される必要があり、そのため多くのピンが必要である。この必要条件がシフトレジスタ１０５と１１０の設計と製造を複雑にすることは明白である。そのような問題を解決するために、より良い設計の開発に努力がなされている。
【００１３】
【発明が解決しようとする課題】
本発明の目的は、能動マトリクス表示装置の回路構成を簡単にする、能動マトリクス表示装置の駆動回路用スイッチング信号発生器を提供することである。
本発明の別の目的は、簡略化された回路構造の能動マトリクス表示装置を提供することである。
【００１４】
【課題を解決するための手段】
本発明の第一側面は、能動マトリクス表示装置の複数のスイッチと共に使用されるスイッチング信号発生器に関する。スイッチング信号発生器は、複数のスイッチに電気的に接続された複数の遅延ユニットを含む。スイッチング信号発生器は、複数のスイッチを経由して能動マトリクス表示装置の能動マトリクス部分に出力されるように信号を制御するためにソーススイッチング信号に応答して複数のターゲットスイッチング信号を生成する。全ての二つの連続するターゲットスイッチング信号間に一定の位相ずれがあり、それにより順番に複数のスイッチをスイッチオンして能動マトリクス部分に信号を出力する。
【００１５】
実施形態では、能動マトリクス部分は、複数の走査線とデータ線で相互接続された薄膜トランジスタ（ＴＦＴ）アレイを含む。
【００１６】
望ましくは、遅延ユニットの最初の一つはソーススイッチング信号を受信し、後続する各遅延ユニットは先行する遅延ユニットの一つから出力されたターゲットスイッチング信号の一つを受信する。
【００１７】
実施形態では、スイッチング信号発生器は、複数のスイッチの第一部分を通して能動マトリクス表示装置のデータ線に順次に出力されるように信号を制御するためにソーススイッチング信号に応答して複数のターゲットスイッチング信号の第一部分を生成する第一発生器部分と、複数のスイッチの第二部分を通して能動マトリクス表示装置の走査線に順次に出力されるように信号を制御するためにソーススイッチング信号に応答して複数のターゲットスイッチング信号の第二部分を生成する第二発生器部分を含む。
【００１８】
複数のスイッチの第一部分を通して出力された信号がディジタルビデオ信号の場合、ディジタルビデオ信号は、データ線に出力される前に、能動マトリクス表示装置の複数のディジタルアナログ変換器によってアナログビデオ信号に変換されことが望ましい。
【００１９】
本発明の第二側面は、能動マトリクス表示装置に使用されるスイッチング信号発生器に関する。このスイッチング信号発生器は、ソーススイッチング信号を受信して一組の第一ターゲットスイッチング信号を生成する第一発生器部分と、ソーススイッチング信号を受信して一組の第二ターゲットスイッチング信号を生成する第二発生器部分を含む。能動マトリクス表示装置の能動マトリクスユニットを順番にスイッチオンするために、第一ターゲットスイッチング信号の全ての二つの間に第一位相ずれがあり、第二ターゲットスイッチング信号の全ての二つの間に第二位相差がある。
【００２０】
たとえば、能動マトリクス表示装置の能動マトリクスユニットは、走査線とデータ線で相互接続された薄膜トランジスタアレイを含む。
【００２１】
望ましくは、第一発生器部分は複数の遅延ユニットを含み、遅延ユニットの最初の一つはソーススイッチング信号を受信して遅延させ、後続する各遅延ユニットは先行する遅延ユニットの一つから出力されたターゲットスイッチング信号の一つを受信して遅延させる。
【００２２】
本発明の第三側面は能動マトリクス表示装置に関する。この能動マトリクス表示装置は、列と行に配置された複数の能動マトリクスユニットを含む能動マトリクス部分と、第一信号が能動マトリクスユニットに出力されるようにそれぞれの第一スイッチング信号に応答してスイッチオンされる複数の第一スイッチを含む第一スイッチ部分と、ソーススイッチング信号に応答して第一スイッチング信号を順番に生成することにより第一スイッチをスイッチオンして能動マトリクスユニットへの第一信号の順次出力を可能にする第一スイッチング信号発生器を含む。
【００２３】
望ましくは、第一スイッチング信号発生器は、第一スイッチング信号を順番に生成するために直列に相互接続された複数の遅延ユニットを含む。
【００２４】
望ましくは、能動マトリクス表示装置は更に、第二信号が能動マトリクスユニットに出力されるようにそれぞれの第二スイッチング信号に応答してスイッチオンされる複数の第二スイッチ含む第二スイッチ部分と、ソーススイッチング信号に応答して第二スイッチング信号を順番に生成することにより第二スイッチをスイッチオンして能動マトリクスユニットへの第二信号の順次出力を可能にする第二スイッチング信号発生器を含む。
【００２５】
望ましくは、第二スイッチング信号発生器は、第二スイッチング信号を順番に生成するために直列に相互接続された複数の遅延ユニットを含む。
【００２６】
実施形態では、第一信号はデータ線を経て能動マトリクスユニットに出力され、第二信号は走査線を経て能動マトリクスユニットに出力される。
【００２７】
第一信号がディジタルビデオ信号の場合、望ましくは、能動マトリクス表示装置は更に、第一スイッチを通過するディジタルビデオ信号をアナログビデオ信号へ変換するために第一スイッチと能動マトリクスユニットの間に電気的に接続された複数のディジタルアナログ変換器を含む。
【００２８】
【発明の実施の形態】
図４は、本発明による能動マトリクス表示装置の好ましい実施形態を概略的に示す回路ブロック図である。能動マトリクス表示装置には、Ｎビットデータ線（Ｄｉｎ）、データスイッチＣ１〜Ｃｎ、走査スイッチＧ１〜Ｇｍ、Ｎビットディジタルアナログ変換器Ｄ１〜Ｄｎ、複数の表示セルＥ１〜Ｅｎからなる薄膜トランジスタアレイ２３、第一スイッチング信号発生器２４、および第二スイッチング信号発生器２５が含まれる。
【００２９】
第一スイッチング信号発生器２４には、少なくとも一つの遅延デバイスが含まれる。この遅延デバイスは、直列に相互接続されたｎ個の遅延ユニットＨ１〜Ｈｎから成る。遅延ユニットＨ１〜Ｈｎは、それぞれのデータスイッチＣ１〜Ｃｎに接続されている。ソーススイッチング信号（ＳＴ）の受信に応答して、遅延ユニットＨ１〜Ｈｎは、データスイッチＣ１〜Ｃｎに対応ターゲットスイッチング信号Ｓ１〜Ｓｎを供給する。全ての二つの連続するターゲットスイッチング信号間に一定の位相ずれがある。したがって、データスイッチＣ１〜Ｃｎは順番にスイッチオンされる。すなわち、Ｎビットデータ線（Ｄｉｎ）のディジタルビデオ信号は、対応データスイッチＣｌ〜Ｃｎを順次に通過する。
【００３０】
遅延ユニットＨ１〜Ｈｎ、Ｎビットデータ線（Ｄｉｎ）およびＮビットディジタルアナログ変換器Ｄ１〜Ｄｎに接続されたデータスイッチＣ１〜Ｃｎは、Ｎビットデータ線からディジタルビデオ信号を受信し、対応ターゲットスイッチング信号に応答して対応Ｎビットディジタルアナログ変換器Ｄｌ〜Ｄｎにディジタルビデオ信号を送信する。Ｎビットディジタルアナログ変換器は、受信したディジタルビデオ信号を、対応データ線に供給されるアナログビデオ信号に変換する。
【００３１】
図４では、各データスイッチＣ１〜Ｃｎは、簡単のために一つのトランジスタで表示されている。実際は、各データスイッチＣ１〜Ｃｎは複数のトランジスタを含むことが望ましい。
【００３２】
同様に、第二スイッチング信号発生器２５には、少なくとも一つの遅延デバイスが含まれる。この遅延デバイスは、直列に相互接続されたｍ個の遅延ユニットＩ１〜Ｉｍから成る。遅延ユニットＩ１〜Ｉｍは、それぞれの走査スイッチＧ１〜Ｇｍに接続されている。ソーススイッチング信号（ＳＴ）の受信に応答して、遅延ユニットＩ１〜Ｉｍは、走査スイッチＧ１〜Ｇｍに対応ターゲットスイッチング信号Ｔ１〜Ｔｍを供給する。全ての二つの連続するターゲットスイッチング信号間に一定の位相ずれがある。したがって、走査スイッチＧ１〜Ｇｍは、一つずつ間隔をおいてスイッチオンされる。走査線が順番に駆動され、対応行の表示セルの薄膜トランジスタがスイッチオンされる。
【００３３】
図４では、各走査スイッチＧ１〜Ｇｍは、簡単のために一つのトランジスタで表示されている。実際は、各走査スイッチＧ１〜Ｇｍは複数のトランジスタを含むことが望ましい。
【００３４】
図５と６は、スイッチング信号間の位相関係を示す。ソーススイッチング信号ＳＴを受信すると、第一遅延ユニットＨ１は、ソーススイッチング信号からの位相ずれを有する第一ターゲットスイッチング信号Ｓ１を生成する。このスイッチング信号Ｓ１に応答して、第一データスイッチＣ１はスイッチオンされる。その結果、Ｎビットデータ線（Ｄｉｎ）からの第一グループのディジタルビデオ信号は、第一データスイッチＣ１を通過し、Ｎビットディジタルアナログ変換器Ｄｌにより第一グループのアナログビデオ信号に変換される。第一グループのアナログビデオ信号は薄膜トランジスタアレイ２３の第一データ線に入り、第一データ線は表示セルＥ１１〜Ｅｍ１を制御する。同時に、第二スイッチング信号発生器２５の第一遅延ユニットＩ１はスイッチング信号Ｔ１に応答して第一走査スイッチＧ１をスイッチオンすることにより薄膜トランジスタアレイ２３の第一走査線を駆動し、第一走査線は表示セルＥｌ１〜Ｅ１ｎを制御する。それゆえ、第一グループのアナログビデオ信号は第一走査線と第一データ線に対応する表示セルＥ１１に保持される。
【００３５】
遅延ユニットＨ２は、第一ターゲットスイッチング信号Ｓ１を受信して、第一ターゲットスイッチング信号Ｓ１よりも遅い位相ずれを有する第二ターゲットスイッチング信号Ｓ２を生成する。したがって、第一データスイッチＣ１に続いて、第二データスイッチＣ２がスイッチオンされる。それゆえ、Ｎビットデータ線（Ｄｉｎ）からの第二グループのディジタルビデオ信号は、第二データスイッチＣ２を通過した後、Ｎビットディジタルアナログ変換器Ｄ２によって第二グループのアナログビデオ信号に変換される。第二グループのアナログビデオ信号は、表示セルＥ１２〜Ｅｍ２を接続している第二データ線に入る。この段階では、Ｅ１１〜Ｅ１ｎを接続している第一走査線が駆動されている。それゆえ、第二グループのアナログビデオ信号は、第一走査線と第二データ線に対応する表示セルＥ１２に保持される。
【００３６】
同様に、他の遅延ユニットＨ３〜Ｈｎからのスイッチング信号Ｓ３〜Ｓｎは、データスイッチＣ３〜Ｃｎを順番にスイッチオンし、表示セルＥ１３〜Ｅ１ｎに対応グループのアナログビデオ信号を保持させる。第一行の表示セルＥ１１〜Ｅ１ｎにアナログビデオ信号が保持された後、第二スイッチング信号発生器２５の第二遅延ユニットＩ２が第二ターゲットスイッチング信号Ｔ２を第二走査スイッチＧ２に供給することにより、表示セルＥ２１〜Ｅ２ｎを接続している第二走査線を駆動する。アナログビデオ信号は、前記手段により薄膜トランジスタアレイ２３の第二行の表示セルＥ２１〜Ｅ２ｎに保持される。第二スイッチング信号発生器２５が全走査線の駆動を完了した後では、薄膜トランジスタアレイ２３の全表示セルＥ１ｌ〜Ｅｍｎにアナログビデオ信号が保持されている。それゆえ、液晶表示装置はスクリーンに完全なイメージページを表示する。
【００３７】
結論として、スイッチング信号発生器２４と２５は、先行技術のデータシフトレジスタと走査シフトレジスタの代わりに用いられる。本発明によると、走査線とデータ線を駆動する走査スイッチとデータスイッチのオン／オフ状態を制御するために同じスタートパルス信号（ソーススイッチング信号）が用いられる。従って、回路チップのピン数を最小にできる。また、液晶表示装置の回路構成を単純化できる。
【００３８】
現在最も実際的で望ましい実施形態であると考えられるものに関して本発明を記載したが、開示された実施形態に本発明を限定する必要がないことは自明である。それどころか、様々な変形と類似構造を含むように最も広い解釈を与えられるべき請求項の精神と範囲に含まれる変形と類似構成を包含することを意図する。
【図面の簡単な説明】
【図１】先行技術の液晶表示装置を示す概略回路ブロック図である。
【図２】図１の液晶表示装置の表示セルを示す概略回路図である。
【図３】図１のシフトレジスタを示す概略回路図である。
【図４】本発明による能動マトリクス表示装置の望ましい実施形態を示す概略回路ブロック図である。
【図５】本発明に従ってソーススイッチング信号および第一スイッチング信号発生器によって生成されるターゲットスイッチング信号の間の位相関係を示す波形図である。
【図６】本発明に従ってソーススイッチング信号および第二スイッチング信号発生器によって生成されるターゲットスイッチング信号の間の位相関係を示す波形図である。
【符号の説明】
Ｅ１〜Ｅｎ 表示セル
２３ 薄膜トランジスタアレイ
２４ 第一スイッチング信号発生器
２５ 第二スイッチング信号発生器
Ｃ１〜Ｃｎ データスイッチ
Ｇ１〜Ｇｍ 走査スイッチ
Ｈ１〜Ｈｎ 遅延ユニット
Ｉ１〜Ｉｍ 遅延ユニット
ＳＴ ソーススイッチング信号
Ｓ１〜Ｓｎ ターゲットスイッチング信号
Ｔ１〜Ｔｍ ターゲットスイッチング信号
Claims (9)
- 能動マトリクス表示装置の複数のスイッチと共に使用され、前記複数のスイッチに電気的に接続された複数の遅延ユニットを含み、前記複数のスイッチを経由して前記能動マトリクス表示装置の能動マトリクス部分に出力される信号を制御するためにソーススイッチング信号に応答して複数のターゲットスイッチング信号を生成するスイッチング信号発生器であり、
全ての二つの連続するターゲットスイッチング信号間に一定の位相ずれがあり、それにより順番に前記複数のスイッチをスイッチオンして前記能動マトリクス部分に前記信号を出力する、スイッチング信号発生器。 - 前記能動マトリクス部分が複数の走査線とデータ線で相互接続された薄膜トランジスタ（ＴＦＴ）アレイを含む、請求項１によるスイッチング信号発生器。
- 前記遅延ユニットの最初の一つが前記ソーススイッチング信号を受信し、後続する各遅延ユニットが先行する遅延ユニットの一つから出力された前記ターゲットスイッチング信号の一つを受信する、請求項１によるスイッチング信号発生器。
- 前記複数のスイッチの第一部分を通して前記能動マトリクス表示装置のデータ線に順次に出力されるように信号を制御するために前記ソーススイッチング信号に応答して前記複数のターゲットスイッチング信号の第一部分を生成する第一発生器部分、および
前記複数のスイッチの第二部分を通して前記能動マトリクス表示装置の走査線に順次に出力される信号を制御するために前記ソーススイッチング信号に応答して前記複数のターゲットスイッチング信号の第二部分を生成する第二発生器部分
を含む請求項１によるスイッチング信号発生器。 - 前記複数のスイッチの前記第一部分を通して出力された前記信号がディジタルビデオ信号であり、前記ディジタルビデオ信号が前記データ線に出力される前に前記能動マトリクス表示装置の複数のディジタルアナログ変換器によってアナログビデオ信号に変換される、請求項４によるスイッチング信号発生器。
- 列と行に配置された複数の能動マトリクスユニットを含む能動マトリクス部分、
第一信号が前記能動マトリクスユニットに出力されるようにそれぞれの第一スイッチング信号に応答してスイッチオンされる複数の第一スイッチを含む第一スイッチ部分、および
ソーススイッチング信号に応答して前記第一スイッチング信号を順番に生成することにより前記第一スイッチをスイッチオンして前記能動マトリクスユニットへの前記第一信号の順次出力を可能にする第一スイッチング信号発生器
を含む能動マトリクス表示装置。 - 前記第一スイッチング信号発生器が前記第一スイッチング信号を順番に生成するために直列に相互接続された複数の遅延ユニットを含む、請求項６による能動マトリクス表示装置。
- 第二信号が走査線を通って前記能動マトリクスユニットに出力されるようにそれぞれの第二スイッチング信号に応答してスイッチオンされる複数の第二スイッチ含む第二スイッチ部分、および
直列に相互接続された複数の遅延ユニットを含み、前記ソーススイッチング信号に応答して前記第二スイッチング信号を順番に生成することにより、前記第二スイッチをスイッチオンして前記能動マトリクスユニットへの前記第二信号の順次出力を可能にする第二スイッチング信号発生器を更に含む請求項６による能動マトリクス表示装置。 - 前記第一信号がディジタルビデオ信号であり、
前記能動マトリクス表示装置が、前記第一スイッチを通過する前記ディジタルビデオ信号をアナログビデオ信号へ変換するために前記第一スイッチと前記能動マトリクスユニットの間に電気的に接続された複数のディジタルアナログ変換器を更に含む請求項６による能動マトリクス表示装置。
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| TW091123360A TWI292507B (en) | 2002-10-09 | 2002-10-09 | Switching signal generator |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2004133385A true JP2004133385A (ja) | 2004-04-30 |
Family
ID=32067582
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003167843A Pending JP2004133385A (ja) | 2002-10-09 | 2003-06-12 | 能動マトリクス表示装置とそのスイッチング信号発生器 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US7199778B2 (ja) |
| JP (1) | JP2004133385A (ja) |
| TW (1) | TWI292507B (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007079398A (ja) * | 2005-09-16 | 2007-03-29 | Koninkl Philips Electronics Nv | 回路装置 |
| JP2016526700A (ja) * | 2013-06-20 | 2016-09-05 | 深▲セン▼市華星光電技術有限公司 | アクティブマトリクス型表示装置、走査駆動回路及び走査駆動方法 |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100514182B1 (ko) * | 2003-09-08 | 2005-09-13 | 삼성에스디아이 주식회사 | 유기전계발광표시장치 |
| JP4494050B2 (ja) * | 2004-03-17 | 2010-06-30 | シャープ株式会社 | 表示装置の駆動装置、表示装置 |
| JP2018044976A (ja) * | 2016-09-12 | 2018-03-22 | 株式会社ジャパンディスプレイ | 表示装置 |
| US9654310B1 (en) * | 2016-11-19 | 2017-05-16 | Nxp Usa, Inc. | Analog delay cell and tapped delay line comprising the analog delay cell |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2653099B2 (ja) | 1988-05-17 | 1997-09-10 | セイコーエプソン株式会社 | アクティブマトリクスパネル，投写型表示装置及びビューファインダー |
| JP3476241B2 (ja) | 1994-02-25 | 2003-12-10 | 株式会社半導体エネルギー研究所 | アクティブマトリクス型表示装置の表示方法 |
| JP2795190B2 (ja) | 1994-09-14 | 1998-09-10 | 日本電気株式会社 | ディジタル遅延回路ブロック及び走査回路並びにその走査回路の駆動方法 |
| US5929464A (en) | 1995-01-20 | 1999-07-27 | Semiconductor Energy Laboratory Co., Ltd. | Active matrix electro-optical device |
| CN1495497A (zh) * | 1995-02-01 | 2004-05-12 | 精工爱普生株式会社 | 液晶显示装置 |
| TW575196U (en) * | 1996-09-24 | 2004-02-01 | Toshiba Electronic Eng | Liquid crystal display device |
| US5854615A (en) | 1996-10-03 | 1998-12-29 | Micron Display Technology, Inc. | Matrix addressable display with delay locked loop controller |
| TW491954B (en) * | 1997-11-10 | 2002-06-21 | Hitachi Device Eng | Liquid crystal display device |
| JP2000227784A (ja) * | 1998-07-29 | 2000-08-15 | Seiko Epson Corp | 電気光学装置の駆動回路および電気光学装置 |
| KR100438525B1 (ko) * | 1999-02-09 | 2004-07-03 | 엘지.필립스 엘시디 주식회사 | 쉬프트 레지스터 회로 |
| JP2002203397A (ja) * | 2000-10-24 | 2002-07-19 | Alps Electric Co Ltd | シフトレジスタ回路、表示装置およびイメージセンサ |
| JP3729163B2 (ja) * | 2001-08-23 | 2005-12-21 | セイコーエプソン株式会社 | 電気光学パネルの駆動回路、駆動方法、電気光学装置および電子機器 |
-
2002
- 2002-10-09 TW TW091123360A patent/TWI292507B/zh not_active IP Right Cessation
-
2003
- 2003-02-24 US US10/372,866 patent/US7199778B2/en not_active Expired - Fee Related
- 2003-06-12 JP JP2003167843A patent/JP2004133385A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007079398A (ja) * | 2005-09-16 | 2007-03-29 | Koninkl Philips Electronics Nv | 回路装置 |
| JP2016526700A (ja) * | 2013-06-20 | 2016-09-05 | 深▲セン▼市華星光電技術有限公司 | アクティブマトリクス型表示装置、走査駆動回路及び走査駆動方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| TWI292507B (en) | 2008-01-11 |
| US7199778B2 (en) | 2007-04-03 |
| US20040070561A1 (en) | 2004-04-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3084293B2 (ja) | ピクセル反転動作を伴うｌｃｄドライバｉｃ | |
| EP0457329B1 (en) | Liquid crystal display device and driving method therefor | |
| US7911434B2 (en) | Level converter circuit, display device and portable terminal device | |
| JP2585463B2 (ja) | 液晶表示装置の駆動方法 | |
| US20030090614A1 (en) | Liquid crystal display | |
| WO2018126723A1 (zh) | 移位寄存器单元电路及其驱动方法、栅极驱动电路和显示装置 | |
| US7250888B2 (en) | Systems and methods for providing driving voltages to a display panel | |
| US20120170706A1 (en) | Data driver and display apparatus using the same including clock control circuit and shift register circuit | |
| US20060050837A1 (en) | Source driver with multi-channel shift register | |
| JPH10319923A (ja) | アクティブマトリクス駆動回路 | |
| JPH09138670A (ja) | 液晶表示装置の駆動回路 | |
| JPH05313129A (ja) | 液晶表示装置 | |
| JP2004133385A (ja) | 能動マトリクス表示装置とそのスイッチング信号発生器 | |
| KR0127102B1 (ko) | 표시장치의 구동회로 | |
| JP3090922B2 (ja) | 平面表示装置、アレイ基板、および平面表示装置の駆動方法 | |
| JP3675113B2 (ja) | 表示装置 | |
| KR101112559B1 (ko) | 액정 표시 장치 및 구동 방법 | |
| JP2003255904A (ja) | 表示装置及び表示用駆動回路 | |
| JP2008170978A (ja) | 表示装置及びその駆動方法 | |
| US6933914B2 (en) | Image display apparatus | |
| JPH0854601A (ja) | アクティブマトリクス型液晶表示装置 | |
| KR20030055892A (ko) | 2-도트 인버젼 구동방식의 액정표시장치 및 그 구동방법 | |
| WO2007083743A1 (ja) | 表示装置および電子機器 | |
| JP2004078184A (ja) | 液晶ディスプレー駆動装置と方法 | |
| JPH04100089A (ja) | アクティブマトリクス液晶ディスプレイの階調表示駆動回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060404 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060704 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061220 |