JP2004127499A - スタティック・ランダム・アクセス・メモリの初期状態を決定する方法 - Google Patents
スタティック・ランダム・アクセス・メモリの初期状態を決定する方法 Download PDFInfo
- Publication number
- JP2004127499A JP2004127499A JP2003336597A JP2003336597A JP2004127499A JP 2004127499 A JP2004127499 A JP 2004127499A JP 2003336597 A JP2003336597 A JP 2003336597A JP 2003336597 A JP2003336597 A JP 2003336597A JP 2004127499 A JP2004127499 A JP 2004127499A
- Authority
- JP
- Japan
- Prior art keywords
- initial state
- memory cell
- mosfets
- controlling
- nmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims abstract description 55
- 230000003068 static effect Effects 0.000 title claims description 14
- 230000015654 memory Effects 0.000 claims abstract description 106
- 230000005669 field effect Effects 0.000 claims abstract description 5
- 239000007943 implant Substances 0.000 claims description 7
- 230000008569 process Effects 0.000 claims description 7
- 230000008859 change Effects 0.000 claims description 3
- 238000005530 etching Methods 0.000 claims description 3
- 239000000654 additive Substances 0.000 claims 1
- 230000000996 additive effect Effects 0.000 claims 1
- 229910044991 metal oxide Inorganic materials 0.000 abstract description 4
- 150000004706 metal oxides Chemical class 0.000 abstract description 4
- 239000004065 semiconductor Substances 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 5
- 239000000969 carrier Substances 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 3
- 229910052796 boron Inorganic materials 0.000 description 3
- 230000000704 physical effect Effects 0.000 description 3
- 238000005036 potential barrier Methods 0.000 description 3
- 230000000295 complement effect Effects 0.000 description 2
- 239000002784 hot electron Substances 0.000 description 2
- 239000012535 impurity Substances 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 101000685982 Homo sapiens NAD(+) hydrolase SARM1 Proteins 0.000 description 1
- 102100023356 NAD(+) hydrolase SARM1 Human genes 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 238000006880 cross-coupling reaction Methods 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000012938 design process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000003287 optical effect Effects 0.000 description 1
- 230000004044 response Effects 0.000 description 1
- 239000000849 selective androgen receptor modulator Substances 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C11/00—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor
- G11C11/21—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements
- G11C11/34—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices
- G11C11/40—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors
- G11C11/41—Digital stores characterised by the use of particular electric or magnetic storage elements; Storage elements therefor using electric elements using semiconductor devices using transistors forming static cells with positive feedback, i.e. cells not needing refreshing or charge regeneration, e.g. bistable multivibrator or Schmitt trigger
- G11C11/413—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction
- G11C11/417—Auxiliary circuits, e.g. for addressing, decoding, driving, writing, sensing, timing or power reduction for memory cells of the field-effect type
- G11C11/419—Read-write [R-W] circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Static Random-Access Memory (AREA)
- Semiconductor Memories (AREA)
Abstract
【解決手段】 メモリが予め決定された初期状態をパワーアップする場合、フリップフロップ型ランダム・アクセス・メモリのメモリ・セルの初期状態を予め決定する方法が達成される。前記初期状態は、前記メモリ・セルを含むMOSFETSの1つ以上の物理または動作パラメータを修正することによって予め決定される。
【選択図】 図1
Description
20:メモリ・セル
21:メモリ・セル
22:メモリ・セル
23:メモリ・セル
30:スイッチ・トランジスタ
32:スイッチ・トランジスタ
34:接点
36:接点
40:トランジスタ
42:トランジスタ
50:プログラム・コードまたはデータを格納することを決定するステップ
52:物理パラメータを調節するステップ
54:デバイスをパワーアップするステップ
60:プログラム・コードまたはデータの逆をロードするステップ
62:デバイスにストレスをかけるステップ
64:デバイスをパワーアップするステップ
Claims (36)
- メモリ・セルの初期状態を規定する方法であって、
前記初期状態に影響を与える前記メモリ・セルのパラメータを識別するステップ;
前記メモリ・セルの要求された初期状態を決定するステップ;および
前記メモリ・セルの前記初期状態が前記要求された初期状態である前記識別されたパラメータを制御するステップを含むメモリ・セルの初期状態を決定する方法。 - メモリ・セルにパワーが適用された場合、前記メモリ・セルの初期状態が前記メモリ・セルの状態である請求項1記載の方法。
- デバイス内で作動するスタティック・ランダム・アクセス・メモリを含む前記複数のメモリ・セルの前記初期状態を決定する請求項1記載の方法。
- 前記スタティック・ランダム・アクセス・メモリの前記初期状態が、前記デバイスによって使用されるデータを含む請求項3記載の方法。
- 前記スタティック・ランダム・アクセス・メモリの前記初期状態が、前記デバイスの動作を制御するための実行可能なプログラム・コードを含む請求項3記載の方法。
- 前記メモリ・セルの前記初期状態が、0または1を含む請求項1記載の方法。
- 前記メモリ・セルが複数のMOSFETsを含み、識別されたパラメータを制御する前記ステップが、前記複数のMOSFETsの内の少なくとも1つの物理パラメータを制御するステップを含む請求項1記載の方法。
- 前記物理パラメータが、チャネル長さ、チャネル幅、チャネル・ドーピング加密度および1つ以上の前記MOSFETsの捕獲電荷の中から選択される請求項7記載の方法。
- 前記複数のMOSFETsが、2つのクロスカップルCMOSインバータを含み、前記CMOSインバータの各々が、NMOSおよびPMOS電解効果トランジスタを含む請求項8記載の方法。
- 前記NMOSおよび前記PMOSの各々が、チャネル領域によって分割されたソースおよびドレイン領域を含み、さらにゲート酸化膜によって隔てられたチャネル領域に近接して対面したゲート電極をさらに含み、前記物理パラメータは、1つ以上の前記ソースおよびドレイン領域の前記ドーピング・レベル、前記ゲート酸化膜電気容量、前記ゲート酸化膜内の捕獲電荷、前記チャネル領域内の捕獲電荷、デバイス領域間の幾何学的オフセット、前記チャネル長さおよび前記チャネル幅を含む請求項9記載の方法。
- 前記識別されたパラメータを制御する前記ステップが、NMOSおよびPMOSトランジスタの前記チャネル長さを制御するステップをさらに含む請求項9記載の方法。
- 前記チャネル長さが、各CMOSインバータの前記NMOSから前記PMOSトランジスタまでの電流を決定することによって、前記メモリ・セルの前記初期状態に作用する請求項11記載の方法。
- 前記チャネル長さを制御する前記ステップが、前記NMOSおよび前記PMOSトランジスタの前記ゲートの特性を定義するステップをさらに含む請求項11記載の方法。
- 前記チャネル長さを制御する前記ステップが、前記NMOSおよび前記PMOSトランジスタの前記ゲートを定義するフォトマスクを制御するステップをさらに含む請求項11記載の方法。
- 前記チャネル長さを制御する前記ステップが、前記NMOSおよび前記PMOSトランジスタの前記ゲートをパターン化するエッチング処理を制御するステップをさらに含む請求項11記載の方法。
- 前記識別されたパラメータを制御する前記ステップが、前記NMOSおよび前記PMOSの前記チャネル幅を制御するステップをさらに含む請求項9記載の方法。
- 前記チャネル幅が、各CMOSインバータの前記NMOSから前記PMOSトランジスタまでの電流を決定することにより、前記メモリ・セルの前記初期状態に作用する請求項16記載の方法。
- 前記チャネル幅を制御する前記ステップが、前記NMOSおよび前記PMOSトランジスタのアクティブ領域の特性を定義するステップをさらに含む請求項16記載の方法。
- 前記チャネル幅を制御する前記ステップが、前記NMOSおよび前記PMOSトランジスタの前記ゲートを定義する前記フォトマスクを制御するステップをさらに含む請求項16記載の方法。
- 前記チャネル幅を制御する前記ステップが、前記NMOSおよび前記PMOSトランジスタの前記ゲートをパターン化するエッチング処理を制御するステップをさらに含む請求項16記載の方法。
- 前記識別されたパラメータを制御する前記ステップが、チャネル・ドーピング密度を制御するステップをさらに含む請求項9記載の方法。
- 前記チャネル・ドーピング密度を制御する前記ステップが、前記チャネル内で添加物のしきい値調整イオン・インプラントを実行するステップをさらに含む請求項21記載の方法。
- 前記メモリ・セルが複数のMOSFETsを含み、前記識別されたパラメータを制御する前記ステップが、前記複数のMOSFETsの内の少なくとも1つの動作パラメータを制御するステップを含む請求項1記載の方法。
- 前記動作パラメータを制御する前記ステップが、正常動作パラメータを超える複数のMOSFETsの内の1つ以上にストレスをかけるステップをさらに含む請求項23記載の方法。
- 前記動作パラメータが、前記複数のMOSFETsの内の少なくとも1つの前記しきい値電圧をさらに含む請求項23記載の方法。
- 前記複数のMOSFETsの内の少なくとも1つの前記しきい値電圧が、複数のMOSFETsの内の1つの中に捕獲された電荷によって決定される請求項24記載の方法。
- 前記複数のMOSFETsの内の1つの中で捕獲された前記電荷が、前記メモリ・セル内の要求された初期状態の逆を格納し、前記メモリ・セルに適用された端子電圧を動作することによって、生成される請求項24記載の方法。
- 前記端子電圧を動作するステップが、正常動作電圧よりも高い前記端子電圧を増加させるステップをさらに含む請求項27記載の方法。
- 前記正常動作電圧よりも高い前記端子電圧を増加させるステップが、インパクト電離を生じさせる請求項28記載の方法。
- 前記しきい値電圧が、MOSFETsのターンオン・ポイントを決定することによって、前記メモリ・セルの前記初期状態に作用する請求項25記載の方法。
- 前記複数のMOSFETsが、2つのクロス・カップルPMOSトランジスタ、2つのクロス・カップルNMOSトランジスタおよび2つのクロス・カップル・バイポーラ・トランジスタの中から選択される請求項8記載の方法。
- 複数のメモリ・セルを含むメモリ・アレイの初期状態を定義する方法であって、
前記複数のメモリ・セルの各々が、複数のMOSFETsを含み、前記メモリ・アレイが、デバイスとともにプログラム・コードおよび前記複数のメモリ・セル内の前記デバイスによって実行されるためのスタートアップ・データを格納するために動作し、
この方法が、前記メモリ・セルの前記初期状態に作用する前記複数のMOSFETsのパラメータを識別するステップ;
前記メモリ・セルの要求された初期状態を決定するステップ;および
前記メモリ・セルの前記初期状態が前記要求された初期状態である前記識別されたパラメータに作用するために正常動作パラメータを超える前記複数のMOSFETsにストレスをかけるステップを含む複数のメモリ・セルを含むメモリ・アレイの初期状態を定義する方法。 - 前記複数のMOSFETsにストレスをかける前記ステップが、前記デバイスがサービスに配置された後に、前記プログラム・コードまたはスタートアップ・データを変更するために前記複数のMOSFETsに再負荷をかけるステップを含む請求項32記載の方法。
- メモリ・セルの初期状態を決定するための方法であって、
前記メモリ・セルが、複数のトランジスタを含み、
この方法が、
前記初期状態に作用する前記複数のトランジスタの中からトランジスタの物理パラメータまたは動作特性を識別するステップ;
前記メモリ・セルの前記要求された初期状態を決定するステップ;および
前記メモリ・セルの前記初期状態が前記要求された初期状態である識別された物理パラメータまたは動作特性を制御するステップを含むメモリ・セルの初期状態を決定するための方法。 - 前記動作特性が、前記しきい値電圧および前記トランジスタの駆動電流を含む請求項34記載の方法。
- 前記物理パラメータが、前記チャネル長さ、前記チャネル幅、前記ドーピング密度および前記トランジスタの前記捕獲電荷を含む請求項34記載の方法。
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US10/262,631 US6906962B2 (en) | 2002-09-30 | 2002-09-30 | Method for defining the initial state of static random access memory |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004127499A true JP2004127499A (ja) | 2004-04-22 |
JP2004127499A5 JP2004127499A5 (ja) | 2006-10-19 |
Family
ID=28454433
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003336597A Pending JP2004127499A (ja) | 2002-09-30 | 2003-09-29 | スタティック・ランダム・アクセス・メモリの初期状態を決定する方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US6906962B2 (ja) |
JP (1) | JP2004127499A (ja) |
KR (1) | KR101026335B1 (ja) |
GB (1) | GB2394338B (ja) |
TW (1) | TWI291179B (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276315A (ja) * | 2004-03-24 | 2005-10-06 | Kawasaki Microelectronics Kk | 半導体集積回路の使用方法および半導体集積回路 |
JP2009009682A (ja) * | 2007-05-31 | 2009-01-15 | Toshiba Corp | プログラマブルrom |
JP2009032387A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置及び半導体装置 |
JP2010049770A (ja) * | 2008-08-25 | 2010-03-04 | Toshiba Corp | 半導体記憶装置、及びそれを用いたトリミング方法 |
JP2010055653A (ja) * | 2008-08-26 | 2010-03-11 | Toshiba Corp | 半導体集積記憶回路及びラッチ回路のトリミング方法 |
WO2011148898A1 (ja) * | 2010-05-24 | 2011-12-01 | 国立大学法人東京大学 | 半導体記憶素子の電圧特性調整方法、半導体記憶装置の電圧特性調整方法およびチャージポンプ並びにチャージポンプの電圧調整方法 |
Families Citing this family (42)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4169592B2 (ja) * | 2002-12-19 | 2008-10-22 | 株式会社NSCore | Cmis型半導体不揮発記憶回路 |
JP2006127737A (ja) * | 2004-09-30 | 2006-05-18 | Nscore:Kk | 不揮発性メモリ回路 |
US20060139995A1 (en) * | 2004-12-28 | 2006-06-29 | Ali Keshavarzi | One time programmable memory |
US7193888B2 (en) * | 2005-07-13 | 2007-03-20 | Nscore Inc. | Nonvolatile memory circuit based on change in MIS transistor characteristics |
US7149104B1 (en) | 2005-07-13 | 2006-12-12 | Nscore Inc. | Storage and recovery of data based on change in MIS transistor characteristics |
WO2007043157A1 (en) * | 2005-10-03 | 2007-04-19 | Nscore Inc. | Nonvolatile memory device storing data based on change in transistor characteristics |
FR2891652A1 (fr) * | 2005-10-03 | 2007-04-06 | St Microelectronics Sa | Cellule de memoire vive sram asymetrique a six transistors. |
US7321505B2 (en) * | 2006-03-03 | 2008-01-22 | Nscore, Inc. | Nonvolatile memory utilizing asymmetric characteristics of hot-carrier effect |
US7414903B2 (en) * | 2006-04-28 | 2008-08-19 | Nscore Inc. | Nonvolatile memory device with test mechanism |
US20080019162A1 (en) * | 2006-07-21 | 2008-01-24 | Taku Ogura | Non-volatile semiconductor storage device |
US20080037324A1 (en) * | 2006-08-14 | 2008-02-14 | Geoffrey Wen-Tai Shuy | Electrical thin film memory |
US7342821B1 (en) | 2006-09-08 | 2008-03-11 | Nscore Inc. | Hot-carrier-based nonvolatile memory utilizing differing transistor structures |
EP2287909A2 (en) * | 2007-01-24 | 2011-02-23 | Keystone Semiconductor, Inc. | Depletion-mode MOSFET circuits and applications |
US7483290B2 (en) | 2007-02-02 | 2009-01-27 | Nscore Inc. | Nonvolatile memory utilizing hot-carrier effect with data reversal function |
US7813158B2 (en) * | 2007-05-14 | 2010-10-12 | Hong Kong Applied Science And Technology Research Institute Co., Ltd. | Recordable electrical memory |
US7518917B2 (en) * | 2007-07-11 | 2009-04-14 | Nscore Inc. | Nonvolatile memory utilizing MIS memory transistors capable of multiple store operations |
US7542341B2 (en) * | 2007-08-20 | 2009-06-02 | Nscore, Inc. | MIS-transistor-based nonvolatile memory device with verify function |
US7463519B1 (en) | 2007-08-22 | 2008-12-09 | Nscore Inc. | MIS-transistor-based nonvolatile memory device for authentication |
US7460400B1 (en) | 2007-08-22 | 2008-12-02 | Nscore Inc. | Nonvolatile memory utilizing MIS memory transistors with bit mask function |
US7511999B1 (en) | 2007-11-06 | 2009-03-31 | Nscore Inc. | MIS-transistor-based nonvolatile memory with reliable data retention capability |
US7630247B2 (en) * | 2008-02-25 | 2009-12-08 | Nscore Inc. | MIS-transistor-based nonvolatile memory |
US7639546B2 (en) * | 2008-02-26 | 2009-12-29 | Nscore Inc. | Nonvolatile memory utilizing MIS memory transistors with function to correct data reversal |
US7733714B2 (en) | 2008-06-16 | 2010-06-08 | Nscore Inc. | MIS-transistor-based nonvolatile memory for multilevel data storage |
US7821806B2 (en) * | 2008-06-18 | 2010-10-26 | Nscore Inc. | Nonvolatile semiconductor memory circuit utilizing a MIS transistor as a memory cell |
US20100177556A1 (en) * | 2009-01-09 | 2010-07-15 | Vanguard International Semiconductor Corporation | Asymmetric static random access memory |
US7791927B1 (en) * | 2009-02-18 | 2010-09-07 | Nscore Inc. | Mis-transistor-based nonvolatile memory circuit with stable and enhanced performance |
US8213247B2 (en) * | 2009-11-16 | 2012-07-03 | Nscore Inc. | Memory device with test mechanism |
US8259505B2 (en) | 2010-05-28 | 2012-09-04 | Nscore Inc. | Nonvolatile memory device with reduced current consumption |
US8451657B2 (en) | 2011-02-14 | 2013-05-28 | Nscore, Inc. | Nonvolatile semiconductor memory device using MIS transistor |
US9059032B2 (en) * | 2011-04-29 | 2015-06-16 | Texas Instruments Incorporated | SRAM cell parameter optimization |
US20140119146A1 (en) * | 2012-10-30 | 2014-05-01 | Apple Inc. | Clock Gated Storage Array |
US9018975B2 (en) | 2013-02-15 | 2015-04-28 | Intel Corporation | Methods and systems to stress-program an integrated circuit |
US9391617B2 (en) | 2013-03-15 | 2016-07-12 | Intel Corporation | Hardware-embedded key based on random variations of a stress-hardened inegrated circuit |
US9159404B2 (en) | 2014-02-26 | 2015-10-13 | Nscore, Inc. | Nonvolatile memory device |
US9515835B2 (en) | 2015-03-24 | 2016-12-06 | Intel Corporation | Stable probing-resilient physically unclonable function (PUF) circuit |
US9484072B1 (en) | 2015-10-06 | 2016-11-01 | Nscore, Inc. | MIS transistors configured to be placed in programmed state and erased state |
US9966141B2 (en) | 2016-02-19 | 2018-05-08 | Nscore, Inc. | Nonvolatile memory cell employing hot carrier effect for data storage |
TWI842676B (zh) * | 2017-08-28 | 2024-05-21 | 荷蘭商Asml荷蘭公司 | 半導體記憶裝置及其製造方法 |
US10777265B2 (en) | 2017-11-13 | 2020-09-15 | International Business Machines Corporation | Enhanced FDSOI physically unclonable function |
CN111431511A (zh) * | 2019-05-21 | 2020-07-17 | 合肥晶合集成电路有限公司 | 锁存电路 |
US11417407B1 (en) | 2021-04-01 | 2022-08-16 | Globalfoundries U.S. Inc. | Structures and methods of identifying unprogrammed bits for one-time-programmable-memory (OTPM) |
US11961567B2 (en) * | 2021-09-21 | 2024-04-16 | PUFsecurity Corporation | Key storage device and key generation method |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0660667A (ja) * | 1992-08-11 | 1994-03-04 | Toshiba Corp | 半導体記憶装置 |
JPH0676582A (ja) * | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 半導体装置 |
JPH06168591A (ja) * | 1992-11-27 | 1994-06-14 | Mitsubishi Electric Corp | 半導体記憶装置 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2000407B (en) * | 1977-06-27 | 1982-01-27 | Hughes Aircraft Co | Volatile/non-volatile logic latch circuit |
US4821233A (en) * | 1985-09-19 | 1989-04-11 | Xilinx, Incorporated | 5-transistor memory cell with known state on power-up |
US5325325A (en) * | 1990-03-30 | 1994-06-28 | Sharp Kabushiki Kaisha | Semiconductor memory device capable of initializing storage data |
US5285069A (en) * | 1990-11-21 | 1994-02-08 | Ricoh Company, Ltd. | Array of field effect transistors of different threshold voltages in same semiconductor integrated circuit |
JPH04289593A (ja) | 1991-03-19 | 1992-10-14 | Fujitsu Ltd | 不揮発性半導体記憶装置 |
US5477176A (en) * | 1994-06-02 | 1995-12-19 | Motorola Inc. | Power-on reset circuit for preventing multiple word line selections during power-up of an integrated circuit memory |
US5703392A (en) * | 1995-06-02 | 1997-12-30 | Utron Technology Inc | Minimum size integrated circuit static memory cell |
US5650350A (en) * | 1995-08-11 | 1997-07-22 | Micron Technology, Inc. | Semiconductor processing method of forming a static random access memory cell and static random access memory cell |
JP3219236B2 (ja) * | 1996-02-22 | 2001-10-15 | シャープ株式会社 | 半導体記憶装置 |
US6341093B1 (en) * | 2000-06-07 | 2002-01-22 | International Business Machines Corporation | SOI array sense and write margin qualification |
-
2002
- 2002-09-30 US US10/262,631 patent/US6906962B2/en not_active Expired - Lifetime
-
2003
- 2003-08-14 GB GB0319127A patent/GB2394338B/en not_active Expired - Fee Related
- 2003-09-17 TW TW092125647A patent/TWI291179B/zh not_active IP Right Cessation
- 2003-09-29 JP JP2003336597A patent/JP2004127499A/ja active Pending
- 2003-09-30 KR KR1020030067721A patent/KR101026335B1/ko not_active IP Right Cessation
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0660667A (ja) * | 1992-08-11 | 1994-03-04 | Toshiba Corp | 半導体記憶装置 |
JPH0676582A (ja) * | 1992-08-27 | 1994-03-18 | Hitachi Ltd | 半導体装置 |
JPH06168591A (ja) * | 1992-11-27 | 1994-06-14 | Mitsubishi Electric Corp | 半導体記憶装置 |
Cited By (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005276315A (ja) * | 2004-03-24 | 2005-10-06 | Kawasaki Microelectronics Kk | 半導体集積回路の使用方法および半導体集積回路 |
JP4532951B2 (ja) * | 2004-03-24 | 2010-08-25 | 川崎マイクロエレクトロニクス株式会社 | 半導体集積回路の使用方法および半導体集積回路 |
JP2009009682A (ja) * | 2007-05-31 | 2009-01-15 | Toshiba Corp | プログラマブルrom |
JP2009032387A (ja) * | 2007-06-29 | 2009-02-12 | Semiconductor Energy Lab Co Ltd | 半導体記憶装置及び半導体装置 |
JP2010049770A (ja) * | 2008-08-25 | 2010-03-04 | Toshiba Corp | 半導体記憶装置、及びそれを用いたトリミング方法 |
US8018757B2 (en) | 2008-08-25 | 2011-09-13 | Kabushiki Kaisha Toshiba | Semiconductor memory device and trimming method thereof |
JP2010055653A (ja) * | 2008-08-26 | 2010-03-11 | Toshiba Corp | 半導体集積記憶回路及びラッチ回路のトリミング方法 |
US8077499B2 (en) | 2008-08-26 | 2011-12-13 | Kabushiki Kaisha Toshiba | Semiconductor integrated memory circuit and trimming method thereof |
WO2011148898A1 (ja) * | 2010-05-24 | 2011-12-01 | 国立大学法人東京大学 | 半導体記憶素子の電圧特性調整方法、半導体記憶装置の電圧特性調整方法およびチャージポンプ並びにチャージポンプの電圧調整方法 |
Also Published As
Publication number | Publication date |
---|---|
TWI291179B (en) | 2007-12-11 |
US20040062083A1 (en) | 2004-04-01 |
GB2394338A (en) | 2004-04-21 |
GB0319127D0 (en) | 2003-09-17 |
KR20040029260A (ko) | 2004-04-06 |
TW200414224A (en) | 2004-08-01 |
US6906962B2 (en) | 2005-06-14 |
GB2394338B (en) | 2007-04-25 |
KR101026335B1 (ko) | 2011-04-04 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2004127499A (ja) | スタティック・ランダム・アクセス・メモリの初期状態を決定する方法 | |
US6512700B1 (en) | Non-volatile memory cell having channel initiated secondary electron injection programming mechanism | |
US7521764B2 (en) | One-time programmable memory device | |
JPS62276878A (ja) | 半導体記憶装置 | |
KR100552841B1 (ko) | 비휘발성 sram | |
JP2509730B2 (ja) | 半導体メモリ装置及びその製造方法 | |
CN100437913C (zh) | 蚀刻金属氧化物半导体栅极构造的氮氧化方法 | |
US8208312B1 (en) | Non-volatile memory element integratable with standard CMOS circuitry | |
JPH1140784A (ja) | 不揮発性メモリ装置の製造方法 | |
JP5073292B2 (ja) | ホット・キャリアでプログラムされるワン・タイム・プログラマブル(otp)メモリのための方法および装置 | |
US10008267B2 (en) | Method for operating flash memory | |
KR100422174B1 (ko) | 향상된프리-프로그램및소거특성을갖는플래시메모리셀및어레이 | |
US20070158758A1 (en) | Static random access memory and method for manufacturing the same | |
EP0902478B1 (en) | Multi-level memory array with channel bias algorithm | |
JP3256122B2 (ja) | 半導体装置の製造方法 | |
KR20140082598A (ko) | 판독-전용 기억장치 및 이의 제조 방법 | |
JP5236910B2 (ja) | 不揮発性半導体記憶装置 | |
JP2002158296A (ja) | 読み出し専用不揮発性メモリ | |
US7085149B2 (en) | Method and apparatus for reducing leakage current in a read only memory device using transistor bias | |
JP2002246472A (ja) | 半導体装置 | |
JP2007013078A (ja) | Nandフラッシュメモリ素子およびその製造方法 | |
JP3216615B2 (ja) | 半導体装置の製造方法 | |
JP4074693B2 (ja) | 集積回路メモリ | |
JP2003007877A (ja) | Famosメモリ・セルおよび類似メモリ・セルを消去する方法 | |
JP2022128614A (ja) | 半導体不揮発性メモリ装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060831 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060831 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090212 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090218 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20090518 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20090521 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090818 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100317 |