JP2004111918A - Optical component mounter and optical module using same - Google Patents
Optical component mounter and optical module using same Download PDFInfo
- Publication number
- JP2004111918A JP2004111918A JP2003198214A JP2003198214A JP2004111918A JP 2004111918 A JP2004111918 A JP 2004111918A JP 2003198214 A JP2003198214 A JP 2003198214A JP 2003198214 A JP2003198214 A JP 2003198214A JP 2004111918 A JP2004111918 A JP 2004111918A
- Authority
- JP
- Japan
- Prior art keywords
- optical
- substrate
- mounting
- semiconductor element
- package according
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Semiconductor Lasers (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
この発明は、光素子実装体と、それを用いた光モジュールに関する。
【0002】
【従来の技術】
各種の光半導体素子は、光の入射端面または出射端面に、光ファイバまたは光導波路等の光部品が光学的に結合され、モジュール化して使用される。その場合、光半導体素子と光部品との光軸を一致させることが必要である。
【0003】
特に、半導体レーザ素子(LD)や導波路型ホトダイオード(WG−PD)のような光半導体素子に光ファイバなどを光学的に結合する場合には、軸心調整は±1μm程度以下の精度に制御することが必要である。
関連技術では、上述した軸心調整は次のようにして行われている。即ち、例えばLDの出射端面に光ファイバの端面を対向させた状態で当該LDを駆動し、光ファイバからの出力光をモニタリングしながら、その光出力が最大となった位置で両者を固定する。
【0004】
しかしながら、この方法による軸心調整は、作業がきわめて煩雑であり、モジュールの低コスト化および大量生産化を図るという点では適していない。
そのため、最近では、パッシブアライメント方式と呼ばれる方法の開発・実用化が進められている。即ち、光半導体素子と、それを実装するための実装基板(以下「実装基板」という)との間の相対位置を高精度で決定し、また、実装基板と光ファイバ導波路など光部品との間の相対位置も高精度で決定する。そのことにより、光半導体素子を駆動しなくても、光半導体素子と光部品とは、実装基板を媒介にして相互に位置合わせされ光学的に結合される。
【0005】
この方法では具体的には、光半導体素子を実装基板に実装する際に、光半導体素子と実装基板の双方に位置決め用マーカを精密に形成しておき、一方の位置決め用マーカが他方の位置決め用マーカに対し所定の位置になるように、光半導体素子と実装基板との間の相対位置を決定するために用いる。
【0006】
位置合わせ用マーカを有する光半導体素子は、例えば特開平7−050449号公報号において知られている。この半導体レーザ素子5においては、図7に示すように、2つのお互いに平行なメサストライプストライプが幅方向に所定の間隔をおいて基板5e上に形成されており、一方のメサストライプはレーザ光を出射する活性層5cを含み、他方のメサストライプの上部にはV字溝マーカ5bが形成されている。そして、この半導体レーザ素子5を製造する過程で、2つのメサストライプは1つのエッチング工程で同時に形成されるので、これらの間の相対的な位置は高精度に決定される。従って、V字溝マーカ5bと活性層5cとの間の間隔も高精度に決定される。なお、V字溝マーカ5bは、一方のメサストライプを半導体材料で埋め込むときに、他方のメサストライプ上面にのみ誘電体層を残しておいて、そのメサストライプ直上部における半導体層の結晶成長を抑制することにより形成される。
【0007】
一般に、光半導体素子は、その表面(結晶成長によって形成された面、即ち、図7における上面5a)を実装基板に対向させるジャンクションダウン方式で実装基板に実装される。
その理由は、光半導体素子の裏面は、たとえ研磨処理が施されているとはいえ、その表面粗さが±10μm程度であるのに対し、気相エピタキシャル成長法で半導体の積層構造として形成されている表面は、各半導体層の厚み精度が±0.1μm程度に制御されているので、光半導体素子における受・発光部である活性層の高さに対する基準面としては適しており、実装基板の実装面に垂直な方向における位置決め精度を確保しやすいからである。
【0008】
一方、位置合わせマーカを有する実装基板は、特開平10−206698号公報に開示されている。図9は、特開平10−206698号公報に開示された光モジュールの断面図を示したものであるが、ここにおける実装基板4’は例えばシリコン基板で形成され、半導体レーザ素子5が載置される表面には、所定の配線パターンとともに、光ファイバ3を介して光信号が入力又は出力される方向と平行にV字溝が形成されている。そして、該V字溝は、上記した位置合わせマーカを有する半導体レーザ素子5を実装するに際し、実装基板4’側の位置合わせマーカとして使用される。
【0009】
このようなV字溝4’を用いて、光ファイバ3と実装基板4’に対する位置は、実装基板4’の上記V溝と、パッケージ2側に光ファイバ3を保持する縦孔2a1と所定の位置関係で精密に形成された凸条2a3とを係合させることにより、決定される。
かくして、パッケージ2の縦孔2a1に固定された光ファイバ3と、実装基板4’に位置決めマーカを用いて位置決めされた半導体レーザ素子5とが、高精度に調芯され、光学的に結合されている。
【0010】
【特許文献1】
特開平7−050449号公報
【特許文献2】
特開平10−206698号公報
【0011】
【発明が解決しようとする課題】
ところで、図7に示した半導体レーザ素子5では、半導体レーザ素子5の製法において半導体の異常成長などにより図8に示したように、V字溝マーカ5bの近傍(図7の領域IV)に、V字溝マーカ5bに沿って高さが不均一な凸部5dが
発生することがある。
【0012】
また、図7に示した半導体レーザ素子5の電極形成工程においては、図10のように、表面の電極の縁部(図7の領域V)にも、高さが不均一な凸部5dが生じる場合がある。
そして、このような半導体レーザ素子5をジャンクションダウンで実装基板に固定する場合、その凸部5dが存在するために、半導体レーザ素子の表面と実装基板の実装面との間に隙間が生じることがある。
【0013】
さらに、半導体レーザ素子5と実装基板との位置決めに際し、図7に示したV字溝マーカ5bに代え、図11(A)のように、半導体レーザ素子5’表面の電極の縁部を位置決め用マーカとして利用する場合がある。この場合においても、電極の縁部(図11の領域VI)に、長手方向に沿って高さが不均一な凸部5dが生じると(図11(B))、半導体レーザ素子5’の表面と実装基板の実装面との間に隙間が生じることがある。
【0014】
そして、この隙間により、ある場合には、半導体レーザ素子で発生した熱が実装基板へと逃散しにくくなり、半導体レーザ素子の温度特性が悪化する。
また、別の場合には、半導体レーザ素子と実装基板との間の相対位置が素子ごとに異なるために、半導体レーザ素子と光ファイバとの間の相互の軸心位置も異なることになる。このため、半導体レーザ素子と光ファイバとの間の光学的な結合効率が素子ごとに大きく異なることもある。
また、別の場合には、半導体レーザ素子の固定強度が確保されず、半導体レーザ素子を外部回路にワイヤボンディング接続するときに半導体レーザ素子が実装基板から外れることもある。
【0015】
この発明の目的は、光半導体素子を隙間なくジャンクションダウン方式で実装することができる基板を備えた光素子実装体および光素子実装体を備え、光半導体素子と光部品との光学的な結合効率が高くかつ温度特性が良好な光モジュールを提供することにある。
【0016】
【課題を解決するための手段】
この発明の光素子実装体の1つの態様は、光出射部又は受光部と、主面に形成された所定の構造とを有する光半導体素子と、実装面を有する基板とを備える光素子実装体であって、
前記基板は、前記実装面に第1の凹部を有し、前記光半導体素子の前記構造と前記基板の前記第1の凹部とが対向するように前記光半導体素子が前記基板にジャンクションダウンで実装されていることを特徴とする光素子実装体である。
【0017】
この発明の光モジュールの1つの態様は、光出射部又は受光部と、主面に形成された所定の構造とを有する光半導体素子と、
実装面を有する基板と、
前記光半導体素子と光結合された光導波路と、
前記半導体素子と前記基板とを収容するパッケージとを有する光モジュールであって、
前記基板は、前記実装面に第1の凹部を有し、
前記光半導体素子の前記構造と前記基板の前記第1の凹部とが対向するように前記光半導体素子が前記基板にジャンクションダウンで実装されていることを特徴とする光モジュールである。
【0018】
【発明の実施の形態】
以下、この発明の光素子実装体を、図面を参照して説明する。
図1は、この発明の光素子実装体の1つの態様において用いられる実装基板の斜視図である。なお、実装基板4に実装される光半導体素子としての半導体レーザ(LD)5は、図7に示した構造を有し、位置合わせ用マーカとして、活性層5cから幅方向に所定距離で離隔しているV字溝マーカ5bが表面(主面)5aに形成されている。V字溝5bの近傍には、図8に示すように、V字溝5bに沿って幅と高さが不均一な凸部5dが存在している。この凸部5dは、LD5の製造工程において半導体の異常結晶成長により発生したものである。
【0019】
実装基板4の実装面4bには、図1に示すように、光軸方向に沿って、互いに平行な二つのV字溝4cが形成されている。実装面4b上における、二つのV字溝4c間の領域には、実装されるLD5とホトダイオード(PD)に電力を供給するための所定形状の配線パターン4aが形成されている。
【0020】
図2は、図1の領域Iの近傍における、この発明の光素子実装体の部分分解斜視図である。図1および図2に示すように、実装基板4の実装面4bには、LD5を実装面4bに載置したときに、LD5のV字溝5bと対向する位置に凹部4dが形成されている。この凹部4dは、LD5の凸部5dを実装面4bと非接触状態で収容することができる。従って、V字溝4cの近傍に半導体の異常結晶成長等によって凸部5dが形成されている場合でも、LD5をジャンクションダウンで実装面に固定する際に、凸部5dが実装基板4の実装面4bと接触して実装を妨げることがない。また、凸部5dが高い場合であっても、凹部4dの中に非接触状態で収容される。このため、LD5は、実装基板4の実装面4bに隙間なく固定される。その結果、LD5の固定強度が確保されることはもとよりのこと、実装面4bを基準面として所定の高さにLD5の活性層5cを位置付けることができる。また同時に、LD5で発生した熱を実装基板4へと確実に逃散させることができるので、LD5の特性をすることができる。
【0021】
そして、LD5を実装基板4へ実装する際には、実装基板4の一方のV字溝4cとLD5のV字溝マーカ5bとが、実装基板4の幅方向に所定距離だけ離隔して位置するように、LD5が固定される。その結果、LD5の活性層5cは、実装基板4の一方のV字溝4cの中央を基準線から幅方向に所定距離だけ離隔した箇所に位置することになる。このようにして、LD5の活性層5cは、実装基板4に対して高さ方向および幅方向において高精度に位置決めされる。
【0022】
なお、本発明では、半導体レーザ素子5の位置決めのためのV字溝5bの近傍に半導体の異常結晶成長による凸部5dが存在する場合に限らず、図7の電極5kの縁部に凸部5d(図10参照)が存在する場合にも、これによる実装基板4との間の隙間の発生を防止するために、適用可能である。
【0023】
さらに、本発明では、図7のように実装基板4との位置決めのためのV字溝5bを有する半導体レーザ素子5のみならず、図11(A)に示したV字溝のない半導体レーザ素子5’にあっても、活性層5cを含むメサストライプに対し精密な位置に形成された電極5kの縁部を実装基板4との位置決めのために使用する場合に、適用可能である。すなわち、半導体レーザ素子5’では、その製造工程において、位置決めのための電極縁部(図11(A)の領域VI)に、凸部5dが形成される場合があり、この凸部5dによって実装基板4との間に隙間が生じうるからである。
【0024】
次に、上述した実装基板4は、以下のようにして製造される。
まず、シリコンの(001)基板の表面に熱酸化膜を形成する。次に、この熱酸化膜を、凹部4dおよびV字溝4cとを形成すべき箇所を除いてフォトレジストでマスクした後に、反応ガスとしてC2F6を用いた反応性インオンエッチング(RIE)等のドライエッチング或いはフッ酸によるウェットエッチングにより、マスクされていない熱酸化膜をシリコン基板表面から除去する。その後、シリコン基板を水酸化カリウム(KOH)水溶液に浸漬する。熱酸化膜に覆われていない部分ではシリコンの異方牲エッチングが起こり、シリコンの(111)面に相当する斜面を両側面とする凹部4dとV字溝4cがシリコン基板表面に形成される。
【0025】
半導体の異常結晶成長によってV字溝5bの近傍に生じる凸部5dの寸法は、典型的なもので幅は5μm、高さは2μm程度であり、長さは光半導体素子の全長以下であるので、V字溝に対向する凹部4dの寸法は、上記凸部5dを非接触状態で収容可能とするために、例えば幅は10μm以上 深さは5μm以上.長さは光半導体素子の長さによるが300μm以上の溝であることが好ましい。
【0026】
そして、凹部4dおよびV字溝4c作製用のマスクをウェットエッチングにより剥離したシリコン基板の表面に、スバッタにより金属膜を成膜する。この金属膜の表面のうち配線パターン4aに相当する箇所をフォトレジストでマスクした後に、表出する金属膜をエッチングして配線パターン4aを作製し、マスクを剥離して目的とする実装基板4が製造される。
【0027】
なお、実装基板の素材としては、加工性に優れ、放熱性が高く、かつ安価であることからシリコンが好ましい。また、V字溝4cおよび凹部4dは、異方性エッチング、等方性エッチング、または切削加工等の技術により形成することができるが、特に素材としてシリコンを選択したときには、加工精度が高く、かつ寸法形状の再現性も良いことから、例えば水酸化カリウム水溶液を用いた異方性のウェットエッチングにより形成するのが好ましい。ただし、実装基板の素材はシリコンに限定されることはなく、例えば、酸化珪素あるいは窒化アルミニウムを用いることも可能であり、これらの素材を使用するときには、凹部およびV字溝は切削加工、あるいは焼成時に形成する。
【0028】
次にこの発明の光モジュールを図面を参照しながら説明する。
図3は、この発明の光モジュールの1つの態様の平面図である。
光モジュール1は樹脂からなるパッケージ2を備えている。図4に示すように、パッケージ2は第lパッケージ2aと第2パッケージ2bとが組み合わされたものであって、第1パッケージ2aには縦孔2a1と開口2a2が形成され、縦孔2alを通して光ファイバ3の端部がパッケージ2内に突出している。
【0029】
第2パッケージ2bの底面上には、上述した実装基板4が固定されている。実装基板4の配線パターン4aには、レーザ光を出射するLD5と、LD5のレーザ光の強度をモニタするためのPD6がそれぞれ図示しない半田層を介して固定されている(図5参照)。LD5はこの実装面4bにジャンクションダウン方式で実装されている。そして、LD5とPD6のそれぞれの上面は、配線パターン4aにAuワイヤ7により電気的に接続されている。
【0030】
なお、図4に示すように、配線パターン4aは第2パッケージ2bのリード2b1にもAuワイヤ7により電気的に接続されており、もってリード2b1とLD5は電気的に接続されている。
【0031】
実装基板4の二つのV字溝4cには、図6に示すように、第1パッケージ2aに形成された二つの凸条2a3が係合している。ここで、凸条2a3と光ファイバを導入する縦孔2a1とは、第lパッケージの金型成形の際に同時に形成されるので、これらの間の相対位置は金型の精度に基づき高精度に決定されている。よって、第1パッケージ2aの凸条2a3と実装基板4のV字溝4cとが係合することにより、実装基板4と、縦孔2a1に固定されている光ファイバ3との間の相対位置が高精度に決定される。
【0032】
本発明の光モジュールでは、実装基板4に対して活性層5cが高さ方向および幅方向において高精度に位置決めされ、かつ、光ファイバ3が実装基板4に対して高精度に位置決めされることにより、光ファイバ3とLD5の活性層5cとの相対位置は実装基板4を媒介にして高精度に決定される。このため、光モジュール1における光ファイバ3とLD5との間の光学的な結合効率が高くなる。
【0033】
上述した光モジュール1は、以下のようにして製造することができる。 先ず、既述した方法で実装基板4の実装面4bに、LD5を半田固定する。これにより、LD5と実装基板4との間の相対位置が高精度に決められる。
【0034】
次に、第2パッケージに実装基板4を載置した後、配線パターン4aとリード2blとの間をAuワイヤ7で接続する。その後に、第1パッケージ2aをその凸条2a3が実装基板4の対応するV字溝4cと係合するように第2パッケージ2bの上方から被せ、図4、図6に示したように、両パッケージ2a,2b間に、実装基板4を保持する。そして、第1パッケージ2aと第2パッケージ2bは、予め所定箇所に塗布しておいた、熱硬化系エポキシ等の接着剤で互いに固定される。
【0035】
そして、第1パッケージ2aの外側から端面を研磨した光ファイバ3を縦孔2a1に挿入し、実装基板4の前面に当接させる。かくして、第1パッケージ2aにより光ファイバ3と実装基板4との間の相対位置が高精度に決められる。そしてその結果として、光ファイバ3とLD5の活性層5cとの間の相対位置は高精度に位置決めされる。
【0036】
しかる後、光ファイバ3を熱硬化系エポキシ等の接着剤で縦孔2a1に固定し、LDを保護するため第1パッケージ2aの開口2a2から充填剤としてシリカが入っているエポキシ等の合成樹脂を充填する。合成樹脂はその表面が第1パッケージ2aの上面と面一になるまで充填される。これにより光半導体モジュールlの組み立てが完了する。この光モジュールは、光ファイバ3が第1パッケージ2aから延出したいわゆるピグテールタイプのものである。
【0037】
なお、光モジュール1において、実装基板4と第1パッケージ2aの位置決めのために、凸条2a3とV字溝4cを2組形成したが、実装基板4と第1パッケージ2aとを位置決めするうえで少なくとも1組あれば良い。また、第1パッケージ2aの凸条に代えて実装基板4のV字溝に対向されたV字溝を形成し、両V字溝間に1本の円柱部材、例えば光ファイバを配置して第1パッケージ2aと実装基板4の動きを規制することにより、第1パッケージ2aと実装基板4との間の相対位置を決定することもできる。
【0038】
また、光モジュール1においては、光ファイバ3は縦孔2a1により位置決めされていたが、実装基板4の実装面4bに更に光ファイバ3固定用の別のV字構を形成して、この別のV字溝により光ファイバ3と実装基板4との相対位置を決めてもよい。
【0039】
実施例(Example)
1.実装基板の作製
シリコンの(001)基板の表面に厚み約0.8μmの熱酸化膜を形成し、この熱酸化膜上にフォトレジストをスピンコートした後、このフォトレジストを露光・現像することにより、二つのV字溝4cとなる箇所に幅145μm、長さ1500μmの開口と、凹部4dとなる箇所に幅20μm、長さ350μmの開口を有するマスクを形成した。このとき、二つのV字溝4c用の開口の中心間距離は1.5mmとし、一方のV字溝4c用の開口と凹部4d用の開口の中心間距離は425μmとなるようにした。
【0040】
次に、上記マスクが形成されたシリコン基板に対し、反応ガスとしてC2F6を用いたRIEを行ない、開口から表出している熱酸化膜を除去した。 そして、マスクを剥がした後、シリコン基板の熱酸化膜が除去された箇所をエッチングし、凹部4dとV字溝4cを形成した。このとき、凹部4dは幅20μm、深さ14μm、長さ350μmの溝となった。またV字溝4cの深さは150μmであった。
【0041】
このようなV字溝4cと凹部4dが形成されたシリコン基板の表面に、厚み0.8μmのTi/Pt/Auからなる金属膜をスバッタにより基板全上面に形成し、この金属膜上の所定の配線パターン4aとなる箇所にマスクを形成し、マスクから表出している金属膜をエッチングして取り除いた後、マスクを剥がし、配線パターン4aを形成した。最後に、基板を縦1.5mm、横3.5mmとなるよう切断して実装基板4の作製を完了した。
【0042】
2.パッケージの作製
成形したときの寸法精度に優れるポリフェニレンサルファイド樹脂100質量部に、充填剤としてシリカ100質量部を配合した樹脂組成物を金型成形して第1パッケージ2aを作製した。また、第1パッケージと同じ樹脂組成物と、例えば、Fe−42wt%Niからなるリード2b1とを一体にモールド成形することにより第2パッケージ2bを作製した。
【0043】
3.組立て
結晶成長面に長さ300μm、幅10μmのV字溝マーカ5bが形成され、かつ、n型電極5kの個所には厚み約2μmのAu−Sn半田層が形成されている図7に示すLD5を用意した。このLD5をその表面5aを下側にして、実装基板4の実装面4bの所定位置に載置した。このとき、LD5のV字溝マーカ5bと実装基板4の一方のV字溝4cの中心間距離は425μmとなるようにした。そして、LD5を載置した実装基板を320℃の温度で30秒間加熱することにより、実装面4bにLD5を固定した。
【0044】
その後、PD6をLD5の光軸方向に隣接した配線パターン4a上の所定位置に載置し、LD5の場合と同様にしてPD6を実装面4bに固定した。
ここで、LD5の積層構造はp−InP基板5e上に順次形成されたlnGaAsP活性層5cとn−InPクラッド層5fからなるメサストライプと、このメサストライプを埋め込んでいる、p−InP層5gおよびn−InP層5hとこれらのメサストライプと埋め込み層の上に順次積層されn−InPクラツド層5i、n−InGaAsPキャップ層5j、n型電極5kと、基板5eの裏面に形成されたp型電極5lを含んで構成されている。
【0045】
次に、この実装基板4を第2パッケージ2bに載置し、Auワイヤ7にて、配線パターン4aとLD5のp型電極5lとの間、および配線パターン4aとPD5の電極との間をそれぞれ接続し、更に配線パターン4aとリード2b1との間も接続した。
【0046】
その後、第1パッケージ2aの凸条2a3が実装基板4のV字溝4cと係合するように第2パッケージ2bに第1パッケージ2aを被せ、光ファイバ3を縦孔2a1から挿入し、所定箇所に熱硬化性エポキシ接着剤を塗布した。しかる後にパッケージ全体を加熱することにより、第1パッケージと第2パッケージとの間、および光ファイバ3と縦孔2a1との間を固定した。
そして最後に、充填剤としてシリカが配合されたエポキシ樹脂を開口2a2に充填してLD5とPD6を封止した。
以上、本発明を限られた数の実施態様に基いて説明したが、当業者は、本発明の開示の利益を享受して、本発明の範囲を超えない範囲で他の実施態様を考案することが可能である。
【0047】
【発明の効果】
本発明は、以下に挙げる効果を有する。
本発明によれば、光半導体素子の主面に形成されたV字溝や、電極縁部などの所定構造に、製造工程において凸部が発生していても、光半導体素子を実装基板上にジャンクションダウンで実装するに際し、隙間なく固定することが可能である。
【0048】
更に、本発明によれば、光半導体素子と実装基板との間の熱抵抗が異常に高くなることがなく、良好な温度特性を維持することができる。
更に、本発明によれば、実装基板の実装面から光半導体素子の活性層中心までの距離を設計値どおりに保つことができるため、光半導体素子と光部品との光結合に際し、軸ずれに起因する光学的な結合損失及びそのバラツキを低減することができる。
【0049】
更に、本発明によれば、光半導体素子の実装基板への固定強度が確保され、光半導体素子を外部回路にワイヤボンディング接続する際に、光半導体素子が実装基板から外れるという事故が減少する。
【図面の簡単な説明】
【図1】図1は、この発明の光素子実装体の1つの態様において用いられる実装基板の斜視図である。
【図2】図2は、図1の領域Iの近傍における、この発明の光素子実装体の部分分解斜視図である。
【図3】図3は、この発明の光モジュールの1つの態様の平面図である。
【図4】図4は、図3におけるII−II線に沿う断面図である。
【図5】図5は、図3の光モジュールを構成している、LDとPDとが実装された実装基板の斜視図である。
【図6】図6は、図3におけるIII−III線に沿う断面図である。
【図7】図7は、特開平7−050449号公報が開示する半導体レーザ素子の断面図である。
【図8】図8は、図7における領域IVの拡大図であり、異常成長によって生じる可能性がある凸部を示したものである。
【図9】図9は、特開平10−206698号公報が開示する光半導体モジュールの断面図である。
【図10】図10は、図7における領域Vの拡大図であり、電極縁部に生じる可能性がある凸部を示したものである。
【図11】(A)は、半導体レーザ素子の他の例を示す断面図である。(B)は、図11Aの領域VIの拡大図であり電極縁部に生じる可能性がある凸部を示したものである。
【符号の説明】
1.光モジュール
2.パッケージ
2a.第lパッケージ
2a1.縦孔
2a2.開口
2a3.凸条
2b.第2パッケージ
2b1.リード
3.光ファイバ
4.実装基板
4a.配線パターン
4b.実装面
4c.V字溝
4d.凹部
5.半導体レーザ(LD)
5a.主面
5b.V字溝
5c.活性層
5d.凸部
6.PD
7.Auワイヤ[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to an optical element package and an optical module using the same.
[0002]
[Prior art]
2. Description of the Related Art Various types of optical semiconductor elements are used by modularizing optical components such as an optical fiber or an optical waveguide optically on an incident end surface or an exit end surface of light. In that case, it is necessary to match the optical axes of the optical semiconductor element and the optical component.
[0003]
Particularly, when an optical fiber or the like is optically coupled to an optical semiconductor device such as a semiconductor laser device (LD) or a waveguide photodiode (WG-PD), the axial center adjustment is controlled to an accuracy of about ± 1 μm or less. It is necessary to.
In the related art, the above-described axis center adjustment is performed as follows. That is, for example, the LD is driven in a state where the end face of the optical fiber is opposed to the emission end face of the LD, and while the output light from the optical fiber is monitored, both are fixed at the position where the light output becomes maximum.
[0004]
However, the adjustment of the axis center by this method is extremely complicated, and is not suitable in terms of cost reduction and mass production of the module.
Therefore, recently, a method called a passive alignment method has been developed and put into practical use. That is, the relative position between the optical semiconductor element and the mounting substrate for mounting the same (hereinafter referred to as “mounting substrate”) is determined with high accuracy, and the relative position between the mounting substrate and an optical component such as an optical fiber waveguide is determined. The relative position between them is also determined with high precision. Thereby, the optical semiconductor element and the optical component are aligned with each other and optically coupled via the mounting substrate without driving the optical semiconductor element.
[0005]
Specifically, in this method, when the optical semiconductor element is mounted on the mounting board, positioning markers are precisely formed on both the optical semiconductor element and the mounting board, and one positioning marker is used for the other positioning marker. It is used to determine a relative position between the optical semiconductor element and the mounting board so as to be at a predetermined position with respect to the marker.
[0006]
An optical semiconductor device having a positioning marker is known, for example, from Japanese Patent Application Laid-Open No. 7-050449. In this
[0007]
In general, an optical semiconductor element is mounted on a mounting substrate by a junction-down method in which the surface (the surface formed by crystal growth, that is, the
The reason is that, although the back surface of the optical semiconductor element is polished, its surface roughness is about ± 10 μm, whereas it is formed as a semiconductor laminated structure by vapor phase epitaxial growth. Since the thickness accuracy of each semiconductor layer is controlled to about ± 0.1 μm, it is suitable as a reference plane for the height of the active layer which is the light receiving / emitting part in the optical semiconductor element. This is because it is easy to secure the positioning accuracy in the direction perpendicular to the mounting surface.
[0008]
On the other hand, a mounting board having an alignment marker is disclosed in Japanese Patent Application Laid-Open No. Hei 10-206698. FIG. 9 is a cross-sectional view of an optical module disclosed in Japanese Patent Application Laid-Open No. 10-2066698. Here, the
[0009]
Using such a V-
Thus, the
[0010]
[Patent Document 1]
JP-A-7-050449
[Patent Document 2]
Japanese Patent Application Laid-Open No. Hei 10-206686
[0011]
[Problems to be solved by the invention]
By the way, in the
May occur.
[0012]
Further, in the electrode forming step of the
When such a
[0013]
Further, in positioning the
[0014]
In some cases, this gap makes it difficult for heat generated in the semiconductor laser device to escape to the mounting substrate, and deteriorates the temperature characteristics of the semiconductor laser device.
In another case, since the relative position between the semiconductor laser device and the mounting substrate differs for each device, the mutual axial center position between the semiconductor laser device and the optical fiber also differs. For this reason, the optical coupling efficiency between the semiconductor laser device and the optical fiber may vary greatly from device to device.
In another case, the fixing strength of the semiconductor laser element is not ensured, and the semiconductor laser element may be detached from the mounting substrate when the semiconductor laser element is connected to an external circuit by wire bonding.
[0015]
SUMMARY OF THE INVENTION An object of the present invention is to provide an optical element package having a substrate on which an optical semiconductor element can be mounted in a junction-down manner without any gap, and an optical element package, and an optical coupling efficiency between the optical semiconductor element and the optical component. And to provide an optical module having high temperature characteristics and good temperature characteristics.
[0016]
[Means for Solving the Problems]
One aspect of the optical element mounted body of the present invention is an optical element mounted body including a light emitting part or a light receiving part, an optical semiconductor element having a predetermined structure formed on a main surface, and a substrate having a mounting surface. And
The substrate has a first concave portion on the mounting surface, and the optical semiconductor element is mounted on the substrate in a junction-down manner such that the structure of the optical semiconductor element faces the first concave portion of the substrate. An optical element mounting body characterized in that:
[0017]
One embodiment of the optical module according to the present invention includes a light emitting portion or a light receiving portion, and an optical semiconductor element having a predetermined structure formed on a main surface;
A substrate having a mounting surface;
An optical waveguide optically coupled to the optical semiconductor element,
An optical module having a package for housing the semiconductor element and the substrate,
The substrate has a first concave portion on the mounting surface,
An optical module, wherein the optical semiconductor element is mounted on the substrate in a junction-down manner such that the structure of the optical semiconductor element and the first concave portion of the substrate face each other.
[0018]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, an optical element package according to the present invention will be described with reference to the drawings.
FIG. 1 is a perspective view of a mounting substrate used in one embodiment of the optical element mounting body of the present invention. The semiconductor laser (LD) 5 as an optical semiconductor element mounted on the mounting
[0019]
On the mounting
[0020]
FIG. 2 is a partially exploded perspective view of the optical element mounted body of the present invention in the vicinity of a region I in FIG. As shown in FIGS. 1 and 2, a
[0021]
When the
[0022]
Note that the present invention is not limited to the case where the
[0023]
Further, according to the present invention, not only the
[0024]
Next, the mounting
First, a thermal oxide film is formed on the surface of a silicon (001) substrate. Next, this thermal oxide film is masked with a photoresist except for the portions where the
[0025]
The dimensions of the protruding
[0026]
Then, a metal film is formed by a sputter on the surface of the silicon substrate from which the mask for forming the
[0027]
As a material for the mounting substrate, silicon is preferable because of its excellent workability, high heat dissipation, and low cost. Further, the V-shaped
[0028]
Next, an optical module according to the present invention will be described with reference to the drawings.
FIG. 3 is a plan view of one embodiment of the optical module of the present invention.
The
[0029]
The mounting
[0030]
As shown in FIG. 4, the
[0031]
As shown in FIG. 6, two ridges 2a3 formed on the
[0032]
In the optical module of the present invention, the
[0033]
The above-described
[0034]
Next, after the mounting
[0035]
Then, the
[0036]
Thereafter, the
[0037]
In the
[0038]
Further, in the
[0039]
Example (Example)
1. Fabrication of mounting board
A thermal oxide film having a thickness of about 0.8 μm is formed on the surface of a silicon (001) substrate, and a photoresist is spin-coated on the thermal oxide film. A mask having an opening having a width of 145 μm and a length of 1500 μm at the position to be the
[0040]
Next, C is applied as a reactive gas to the silicon substrate on which the mask is formed. 2 F 6 RIE was performed to remove the thermal oxide film exposed from the opening. Then, after removing the mask, the portion of the silicon substrate from which the thermal oxide film was removed was etched to form a
[0041]
A metal film made of Ti / Pt / Au having a thickness of 0.8 μm is formed on the entire upper surface of the silicon substrate on the surface of the silicon substrate on which the V-shaped
[0042]
2. Making a package
A resin composition in which 100 parts by mass of silica as a filler was mixed with 100 parts by mass of a polyphenylene sulfide resin having excellent dimensional accuracy at the time of molding was molded into a mold to produce a
[0043]
3. Assembly
The LD5 shown in FIG. 7 in which a V-shaped
[0044]
Thereafter, the
Here, the laminated structure of the
[0045]
Next, the mounting
[0046]
Thereafter, the
Finally, the opening 2a2 was filled with an epoxy resin containing silica as a filler to seal the LD5 and the PD6.
Although the invention has been described with reference to a limited number of embodiments, those skilled in the art will conceive other embodiments without departing from the scope of the invention, taking advantage of the disclosure of the invention. It is possible.
[0047]
【The invention's effect】
The present invention has the following effects.
According to the present invention, the optical semiconductor element can be mounted on the mounting substrate even if a convex portion is generated in a manufacturing process in a predetermined structure such as a V-shaped groove or an electrode edge formed on the main surface of the optical semiconductor element. When mounting with junction down, it is possible to fix without gaps.
[0048]
Further, according to the present invention, the thermal resistance between the optical semiconductor element and the mounting substrate does not become abnormally high, and good temperature characteristics can be maintained.
Furthermore, according to the present invention, since the distance from the mounting surface of the mounting substrate to the center of the active layer of the optical semiconductor element can be maintained as designed, the optical coupling between the optical semiconductor element and the optical component can be prevented from being misaligned. The resulting optical coupling loss and its variation can be reduced.
[0049]
Further, according to the present invention, the fixing strength of the optical semiconductor element to the mounting substrate is ensured, and the accident that the optical semiconductor element comes off the mounting substrate when the optical semiconductor element is connected to an external circuit by wire bonding is reduced.
[Brief description of the drawings]
FIG. 1 is a perspective view of a mounting board used in one embodiment of an optical element mounting body of the present invention.
FIG. 2 is a partially exploded perspective view of the optical element mounting body of the present invention in the vicinity of a region I in FIG.
FIG. 3 is a plan view of one embodiment of the optical module of the present invention.
FIG. 4 is a sectional view taken along line II-II in FIG. 3;
FIG. 5 is a perspective view of a mounting substrate on which an LD and a PD are mounted, which constitutes the optical module of FIG. 3;
FIG. 6 is a sectional view taken along the line III-III in FIG. 3;
FIG. 7 is a sectional view of a semiconductor laser device disclosed in Japanese Patent Application Laid-Open No. 7-050449.
FIG. 8 is an enlarged view of a region IV in FIG. 7, and shows a projection that may be caused by abnormal growth.
FIG. 9 is a cross-sectional view of an optical semiconductor module disclosed in Japanese Patent Application Laid-Open No. Hei 10-206686.
FIG. 10 is an enlarged view of a region V in FIG. 7, showing a projection that may be formed on an electrode edge;
FIG. 11A is a sectional view showing another example of a semiconductor laser device. (B) is an enlarged view of a region VI in FIG. 11A and shows a projection that may be formed on an electrode edge.
[Explanation of symbols]
1. Optical module
2. package
2a. 1st package
2a1. Vertical hole
2a2. Opening
2a3. Ridge
2b. Second package
2b1. Lead
3. Optical fiber
4. Mounting board
4a. Wiring pattern
4b. Mounting surface
4c. V-shaped groove
4d. Recess
5. Semiconductor laser (LD)
5a. Main surface
5b. V-shaped groove
5c. Active layer
5d. Convex part
6. PD
7. Au wire
Claims (18)
実装面を有する基板とを備える光素子実装体であって、
前記基板は、前記実装面に第1の凹部を有し、
前記光半導体素子の前記構造と前記基板の前記第1の凹部とが対向するように前記光半導体素子が前記基板にジャンクションダウンで実装されていることを特徴とする光素子実装体。Light emitting portion or light receiving portion, and an optical semiconductor element having a predetermined structure formed on the main surface,
An optical element mounting body comprising: a substrate having a mounting surface;
The substrate has a first concave portion on the mounting surface,
An optical element mounting body, wherein the optical semiconductor element is mounted on the substrate in a junction-down manner such that the structure of the optical semiconductor element faces the first concave portion of the substrate.
前記第1の凹部が前記光出射部又は受光部の光の出射/入射方向と平行に延びていることを特徴とする、請求項6に記載の光素子実装体。In the optical element package according to claim 6,
The optical element package according to claim 6, wherein the first concave portion extends in parallel with a light emitting / receiving direction of the light emitting portion or the light receiving portion.
実装面を有する基板と、
前記光半導体素子と光結合された光部品と、
前記光半導体素子と前記基板とを収容するパッケージとを有する光モジュールであって、
前記基板は、前記実装面に第1の凹部を有し、
前記光半導体素子の前記構造と前記基板の前記第1の凹部とが対向するように前記光半導体素子が前記基板にジャンクションダウンで実装されていることを特徴とする光モジュール。Light emitting portion or light receiving portion, and an optical semiconductor element having a predetermined structure formed on the main surface,
A substrate having a mounting surface;
An optical component optically coupled to the optical semiconductor element,
An optical module having a package that houses the optical semiconductor element and the substrate,
The substrate has a first concave portion on the mounting surface,
An optical module, wherein the optical semiconductor element is mounted on the substrate in a junction-down manner such that the structure of the optical semiconductor element faces the first concave portion of the substrate.
前記第1の凹部は、前記基板の一部をエッチングすることにより形成されていることを特徴とする、請求項14に記載の光モジュール。The substrate is formed of silicon,
The optical module according to claim 14, wherein the first recess is formed by etching a part of the substrate.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003198214A JP2004111918A (en) | 2002-07-24 | 2003-07-17 | Optical component mounter and optical module using same |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002215222 | 2002-07-24 | ||
JP2003198214A JP2004111918A (en) | 2002-07-24 | 2003-07-17 | Optical component mounter and optical module using same |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004111918A true JP2004111918A (en) | 2004-04-08 |
Family
ID=32300493
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003198214A Pending JP2004111918A (en) | 2002-07-24 | 2003-07-17 | Optical component mounter and optical module using same |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004111918A (en) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0362582A (en) * | 1989-07-29 | 1991-03-18 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH0750449A (en) * | 1993-08-04 | 1995-02-21 | Furukawa Electric Co Ltd:The | Semiconductor laser element |
WO1998015995A1 (en) * | 1996-10-09 | 1998-04-16 | The Furukawa Electric Co., Ltd. | Optical semiconductor module |
JPH10206698A (en) * | 1997-01-17 | 1998-08-07 | Furukawa Electric Co Ltd:The | Optical module |
JP2002072027A (en) * | 2000-09-01 | 2002-03-12 | Opnext Japan Inc | Optical module, optical transmitting device and manufacturing method |
-
2003
- 2003-07-17 JP JP2003198214A patent/JP2004111918A/en active Pending
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0362582A (en) * | 1989-07-29 | 1991-03-18 | Fujitsu Ltd | Manufacture of semiconductor device |
JPH0750449A (en) * | 1993-08-04 | 1995-02-21 | Furukawa Electric Co Ltd:The | Semiconductor laser element |
WO1998015995A1 (en) * | 1996-10-09 | 1998-04-16 | The Furukawa Electric Co., Ltd. | Optical semiconductor module |
JPH10206698A (en) * | 1997-01-17 | 1998-08-07 | Furukawa Electric Co Ltd:The | Optical module |
JP2002072027A (en) * | 2000-09-01 | 2002-03-12 | Opnext Japan Inc | Optical module, optical transmitting device and manufacturing method |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5960141A (en) | Optical transmission terminal device | |
US5737467A (en) | Resin molded optical assembly | |
KR101501795B1 (en) | Opto-electronic semiconductor module and method for the production thereof | |
CA2193095C (en) | Packaged optical device | |
JP3403306B2 (en) | Optical module | |
US7427524B2 (en) | Optoelectronic device packaging assemblies and methods of making the same | |
JP3166564B2 (en) | Semiconductor laser package and method of manufacturing the same | |
TWI483023B (en) | Socket and optical transmission module | |
WO2014017250A1 (en) | Light emitting device, method for manufacturing same, and package member | |
EP1477835A1 (en) | Optical module comprising a substrate having an adhesive guiding groove and a fibre fixing groove | |
US6227723B1 (en) | Substrate for mounting an optical component and optical module provided with the same | |
JP2005150393A (en) | Submount for light receiving/emitting element | |
JP2005191529A (en) | Optical device package with reflecting mirror and post for positioning | |
JP2000098192A (en) | Optical reception module | |
JP2010251588A (en) | Optical transmitter and method of manufacturing the same | |
US7018110B2 (en) | Optical module | |
JP2001343560A (en) | Optical module | |
US20060239621A1 (en) | Optical module and method for manufacturing same | |
JPH08110446A (en) | Light transmission module | |
JP2004111918A (en) | Optical component mounter and optical module using same | |
US6943421B2 (en) | Optical element mounted body and optical semiconductor module using the same | |
JP4729893B2 (en) | Manufacturing method of semiconductor optical device | |
US20100074287A1 (en) | Semiconductor laser device | |
JP3426854B2 (en) | Optical hybrid integrated circuit device | |
JP2616550B2 (en) | Optical module |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060601 |
|
RD03 | Notification of appointment of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7423 Effective date: 20081022 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20090813 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090825 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20091026 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100615 |
|
RD02 | Notification of acceptance of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7422 Effective date: 20100818 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20100818 |
|
RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20101228 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20110308 |