JP2004111856A - Nonvolatile organic semiconductor memory element, its manufacture, and noncontact information controlling and dysplaying device - Google Patents

Nonvolatile organic semiconductor memory element, its manufacture, and noncontact information controlling and dysplaying device Download PDF

Info

Publication number
JP2004111856A
JP2004111856A JP2002275803A JP2002275803A JP2004111856A JP 2004111856 A JP2004111856 A JP 2004111856A JP 2002275803 A JP2002275803 A JP 2002275803A JP 2002275803 A JP2002275803 A JP 2002275803A JP 2004111856 A JP2004111856 A JP 2004111856A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
material
organic semiconductor
film
ferroelectric
device according
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002275803A
Other languages
Japanese (ja)
Inventor
Zenichi Akiyama
秋山 善一
Original Assignee
Ricoh Co Ltd
株式会社リコー
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Images

Classifications

    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L51/00Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof
    • H01L51/05Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture
    • H01L51/0504Solid state devices using organic materials as the active part, or using a combination of organic materials with other materials as the active part; Processes or apparatus specially adapted for the manufacture or treatment of such devices, or of parts thereof specially adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential- jump barrier or surface barrier multistep processes for their manufacture the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or swiched, e.g. three-terminal devices
    • H01L51/0508Field-effect devices, e.g. TFTs
    • H01L51/0512Field-effect devices, e.g. TFTs insulated gate field effect transistors
    • H01L51/0516Field-effect devices, e.g. TFTs insulated gate field effect transistors characterised by the gate dielectric
    • H01L51/0525Field-effect devices, e.g. TFTs insulated gate field effect transistors characterised by the gate dielectric the gate dielectric comprising only inorganic materials
    • HELECTRICITY
    • H01BASIC ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES; ELECTRIC SOLID STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer
    • H01L21/18Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer, carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers
    • H01L21/314Inorganic layers
    • H01L21/316Inorganic layers composed of oxides or glassy oxides or oxide based glass
    • H01L21/31691Inorganic layers composed of oxides or glassy oxides or oxide based glass with perovskite structure

Abstract

<P>PROBLEM TO BE SOLVED: To provide an MFS element which does not include Si as semiconductor material by forming a ferroelectric film out of inorganic material. <P>SOLUTION: A field-effect transistor is composed of organic semiconductor material 6 and a gate insulating film of the ferroelectric film 3. The nonvolatile semiconductor memory element which stores information by using intrinsic polarization of the ferroelectric film 3 is constituted. By forming the ferroelectric film 3 out of inorganic material, the MFS (metal-ferroelectrics-semiconductor) can be constituted. <P>COPYRIGHT: (C)2004,JPO

Description

【0001】 [0001]
【発明の属する技術分野】 BACKGROUND OF THE INVENTION
本発明は、有機半導体を用いた記憶素子、高分子圧電体、これらを融合した有機物から成る不揮発性半導体記憶素子に関し、例えば、非接触式カード、スマートタグ、物流に応用される情報管理と情報表示が一体となったインテリジェントタグ等に適用して好適なものである。 The present invention, memory element using an organic semiconductor, polymer piezoelectric relates to a nonvolatile semiconductor memory device composed of these fusion organics, for example, contactless card, smart tag, information management and information applied to logistics display is suitably applied to an intelligent tag or the like together.
【0002】 [0002]
【従来の技術】 BACKGROUND OF THE INVENTION
近年、有機半導体材料は、Si、GaAs、に続く第三の半導体材料として注目され、活発な開発がなされている。 Recently, organic semiconductor material, Si, is noted GaAs, as the third semiconductor material subsequent to, and active development is made. 有機物材料を用いる利点として、膜形成においては150℃以下の低温で成膜され、使用する基板の選択の自由度が向上することはもとより、比較的安価な製造装置にて簡便に作製可能であることが挙げられる。 The advantage of using organic material is deposited at a low temperature of 0.99 ° C. or less in the film formation, the degree of freedom in substrate selection using is improved as well, it is easily possible to produce at a relatively inexpensive manufacturing equipment it may be mentioned. また、有機EL素子に観られるように、電気的なスイッチング以外に発光特性もあり、Si単独、あるいはGaAs単独で成し得なかったモノリシックOEIC(optoelectronic integrated circuit=光電IC)も実現のものになりつつある。 Moreover, as can be seen in the organic EL element, also located emission characteristics in addition to electrical switching, Si alone or monolithic OEIC (optoelectronic integrated circuit = photoelectric IC) that not been achieved with GaAs alone, also becomes a thing of realization while there.
【0003】 [0003]
しかし、有機半導体材料は、その性能を示すキャリア移動度において1cm −1−1程であり、Siのそれと比較すると約2〜3桁低く、有機半導体から成る装置を現状のSiデバイスに置き換えることは困難であり、将来的に両者は住み分けされ、個々に発展していくものと予想される。 However, the organic semiconductor material is at about 1cm 2 V -1 s -1 in the carrier mobility indicating the performance, about 2-3 orders of magnitude lower when compared to that of Si, the device comprising an organic semiconductor to the state of the Si device it is difficult to replace, both in the future will be divided live, it is expected that individual will develop. 即ち、有機半導体の最大の特徴である安価な製造コストと機能の融合化に基づき、演算の高度な機能ではなく、ローエンドユーザー向けの素子供給に特化されていくであろう。 That is, based on the fusion of a low manufacturing cost and function is the greatest feature of the organic semiconductor, not the advanced features of the operation will go is specialized in the element supplies of the low-end users. この様な中で、インテリジェントタグへの展開が、物流革命の要請により注目されてきた。 In such a deployment to the intelligent tag, it has been noted at the request of the logistics revolution.
【0004】 [0004]
図6は、インテリジェントタグの一例を示す図で、従来の非接触ICカードに表示機能を持たせたものである。 Figure 6 is a diagram showing an example of the intelligent tags, those which gave a display function to a conventional non-contact IC card. すなわち、導電性高分子配線から成るアンテナ部11、有機半導体素子から成る演算部(CPU)12、記憶部13、有機EL素子から成る非接触ICカードIに表示部14を持たせてインテリジェントタグIIとしたもので、このインテリジェントタグIIは、全て有機物から形成でき、低コストで製造できる特徴を有する。 That is, the antenna unit 11 composed of a conductive polymer interconnect, arithmetic unit made of an organic semiconductor device (CPU) 12, storage unit 13, intelligently to have a display unit 14 to the contactless IC card I made of an organic EL element tag II obtained by a, the intelligent tag II are all be formed of an organic material, it has a feature that can be manufactured at low cost.
【0005】 [0005]
従来技術に鑑みて、インテリジェントタグの実現にあたり、もっとも開発困難なものは不揮発性記憶素子である。 In view of the prior art, when the realization of intelligent tags, most development difficult thing is a nonvolatile memory element. 従って、本発明は、このようなインテリジェントタグに観られる有機半導体材料を用いた半導体装置の不揮発性記憶素子の実現にある。 Accordingly, the present invention is to realize a nonvolatile memory element of the semiconductor device using an organic semiconductor material which is seen in such intelligent tags.
【0006】 [0006]
Si半導体素子に観られる不揮発性記憶素子は大別すると2種あり、一つ目は浮遊ゲートにホットキャリアを注入し、この注入された電荷の作用によりトランジスタ動作点をシフトさせる、所謂EEPROMと、二つ目は強誘電体のヒステリシス特性を利用した素子である。 The nonvolatile memory element to be seen in the Si semiconductor device has two roughly includes One is by injecting hot carriers into the floating gate shifts the transistor operating point by the action of the injected charge, and a so-called EEPROM, the second is an element that utilizes the hysteresis characteristic of the ferroelectric. 強誘電体を用いた不揮発性記憶素子は2種類あり、現在製品化されているものはFRAMと呼ばれる強誘電体キャパシターの分極反転電流の差を検知する方式である。 Ferroelectric nonvolatile memory element using There are two types, those that are currently commercialized is a method of detecting the difference between the polarization reversal current of the ferroelectric capacitor, called FRAM. 他方の方式は強誘電体ゲートトランジスタと呼ばれ、古くから提案されている(例えば、非特許文献1参照)ものの、いまだ実用化なされていない素子である。 The other method is called a ferroelectric gate transistor, but has been proposed for a long time (for example, see Non-Patent Document 1) is an element that has not been made yet commercialized.
【0007】 [0007]
EEPROMと同じ原理に基づき、有機半導体素子を構成した場合、以下の様な原理的に不可能な事態が発生する。 Based on the same principle as EEPROM, case where the organic semiconductor element, following such basically impossible situation occurs. これは絶縁性有機物のエレクトレット現象として知られることで、浮遊ゲートに相当する有機絶縁膜に電荷を注入した場合、永久分極を示し、一旦、書き込まれた情報は再度、消去/書き込みが出来なくなってしまうからである。 This is be known as an electret phenomenon of dielectric organic material, when injected charges into the organic insulating film corresponding to the floating gates indicates a permanent polarization, once the written information again, it becomes impossible to erase / write This is because put away.
【0008】 [0008]
強誘電体ゲートトランジスタは1T(1トランジスタ)で記憶が可能であるのに対し、FRAMの1つの記憶ビットは、1T1C(1トランジスタ、1キャパシター)で構成され、構造的に不利であり、従って、強誘電体ゲートトランジスタ構造で不揮発性有機半導体記憶素子を作製するのが好適と思われる。 Ferroelectric gate transistor whereas it is possible to store in 1T (1 transistor), one memory bit FRAM is composed of 1T1C (1 transistor, 1 capacitor) is structurally disadvantageous, therefore, It seems preferable to prepare a non-volatile organic semiconductor memory devices with a ferroelectric gate transistor structure.
【0009】 [0009]
また、低温で素子形成可能な有機半導体の特徴を用い、プラスチック基板上に、150℃以下のプロセス温度にて有機トランジスタを作製し、その特性向上の為に、無機酸化物や無機強誘電体材料をゲート絶縁膜として採用する提案がなされている(例えば、特許文献1参照)。 Further, using the characteristic of the element can be formed organic semiconductor at low temperature, on a plastic substrate, the organic transistor produced in 0.99 ° C. below the process temperature, because of its properties improved, inorganic oxides and inorganic ferroelectric material proposed to employ as a gate insulating film is made (for example, see Patent Document 1).
一般に、強誘電体は比誘電率が高いのでゲート絶縁膜直下のチャネル形成部への電界強度が稼げ好適に振る舞う。 In general, ferroelectric electric field intensity in the channel forming portion immediately below the dielectric constant is high since the gate insulating film earned behave favorably. しかし、この特許文献1には、強誘電体の自発分極に基づく不揮発性メモリ動作については記載されていない。 However, this patent document 1, is not described nonvolatile memory operation based on the spontaneous polarization of the ferroelectric.
良好な強誘電体自発分極を利用するには、150℃以上、好ましくは500℃以上の熱プロセスが必要であり、その為には石英ガラス、Siウェハ等の耐熱性基板上に素子形成する必要がある。 To use a good ferroelectric spontaneous polarization, 0.99 ° C. or higher, preferably required 500 ° C. or more thermal process, Therefore the quartz glass, required to elements forming heat resistance on a substrate such as Si wafer there is.
【0010】 [0010]
Si半導体を用いた強誘電体ゲートトランジスタは、MFS(金属(Metal)−強誘電体(Ferroelectrics)−半導体(Semiconductor))構造が理想である。 Ferroelectric gate transistor using Si semiconductor, MFS (metal (Metal) - ferroelectric (Ferroelectrics) - Semiconductor (Semiconductor)) structure is ideal. この場合、Sの半導体にはシリコン、Fの強誘電体には金属酸化物セラミックスが用いられる。 In this case, the semiconductor S silicon, metal oxide ceramics is used for the ferroelectric F. 一般に、金属酸化物セラミックの強誘電体は、その膜形成において、結晶化の為の熱が必要である(通常スパッタリングでは500℃以上、CVD(化学気相成長法)では450℃、sol−gel法では550℃など)。 In general, a ferroelectric metal oxide ceramic in its film formation, heat is needed for crystallization (usually sputtering 500 ° C. or higher, CVD (chemical vapor deposition) method at 450 ° C., sol-gel such as 550 ℃ in the law). この時、下地シリコン材料と反応し、二酸化ケイ素膜が形成され、または、下地シリコン材料が強誘電体材料に拡散して特性劣化を招く。 At this time, to react with underlying silicon material is silicon dioxide film is formed, or, leading to characteristic degradation to diffuse into the underlying silicon material ferroelectric material.
【0011】 [0011]
このような特性劣化の対策として、MFIS(金属(Metal)−強誘電体(Ferroelectrics)−絶縁体(Insulator)−半導体(Semiconductor))構造が提案されているが、絶縁体の反電界による強誘電体分極情報の劣化が問題となり、実用化になっていない。 As a countermeasure for such characteristic deterioration, MFIS but (metal (Metal) - ferroelectric (Ferroelectrics) - - insulator (Insulator) semiconductor (Semiconductor)) structures have been proposed, a ferroelectric by the depolarization of the insulator deterioration of the body polarization information becomes a problem, not in practical use.
【0012】 [0012]
また、MFMIS(金属(Metal)−強誘電体(Ferroelectrics)− 金属(Metal)−絶縁体(Insulator)−半導体(Semiconductor))構造が提案されているものの、リーク電流による強誘電体分極情報の劣化により、これも実用になっていない。 Further, MFMIS (metal (Metal) - ferroelectric (Ferroelectrics) - metal (Metal) - insulator (Insulator) - semiconductor (Semiconductor)) although structures have been proposed, the degradation of the ferroelectric polarization information by leakage current by, which is also not in practical use.
【0013】 [0013]
【非特許文献1】 Non-Patent Document 1]
J. J. L. L. Moll and Y. Moll and Y. Tarui: IEEE Trans. Tarui: IEEE Trans. Electron Devices (Solid−State Res.Conf.Abs.), ED−10, 338 (1963) Electron Devices (Solid-State Res.Conf.Abs.), ED-10, 338 (1963)
【0014】 [0014]
【非特許文献2】 Non-Patent Document 2]
Lin et al. Lin et al. IEEE 54th Annual Device Research Conference, 1996, page 80 IEEE 54th Annual Device Research Conference, 1996, page 80
【0015】 [0015]
【非特許文献3】 Non-Patent Document 3]
Brown et al. Brown et al. J. J. Appl. Appl. Phys. Phys. 79, 4 (1996) 2136 79, 4 (1996) 2136
【0016】 [0016]
【非特許文献4】 Non-Patent Document 4]
Sirringhus et al. Sirringhus et al. SCIENCE 290 15 SCIENCE 290 15
(2000) 2123 (2000) 2123
【0017】 [0017]
【非特許文献5】 [Non-Patent Document 5]
T. T. Hirai et al. Hirai et al. Jpn. Jpn. J. J. Appl. Appl. Phys:33(1994) 5219 Phys: 33 (1994) 5219
【0018】 [0018]
【特許文献1】 [Patent Document 1]
特開2000−269515号公報【0019】 Japanese Unexamined Patent Publication No. 2000-269515 Publication [0019]
【特許文献2】 [Patent Document 2]
特開平11−251601号公報【0020】 Japanese Unexamined Patent Publication No. 11-251601 [0020]
【発明が解決しようとする課題】 [Problems that the Invention is to Solve
上述のように、強誘電体の自発分極を用いた不揮発性記憶素子はMFS構造が理想的であるが、半導体材料にSiを用いた場合、理想的なSi/強誘電体界面が形成できないので実用化に至らない。 As described above, the nonvolatile memory element using the spontaneous polarization of the ferroelectric MFS structure is ideal, when Si is used in the semiconductor material, because the ideal Si / ferroelectric interface can not be formed It does not lead to practical use. 逆に言えば、Si半導体を用いないでMFSを作ることが、この解決策になる。 Conversely, to make a MFS without using a Si semiconductor, it made this solution.
【0021】 [0021]
本発明は、上述のごとき実情に鑑みてなされたもので、有機半導体材料と強誘電体膜を用いて電界効果型トランジスタを構成し、この強誘電体膜の自発分極を利用して情報を記憶する不揮発性半導体記憶素子において、前記強誘電体膜を無機材料とすることによって、半導体材料にSiを用いないMFS素子を提供するものである。 The present invention has been made in view of such circumstances described above, by using the organic semiconductor material and the ferroelectric film configure a field effect transistor, stores information by using spontaneous polarization of the ferroelectric film in the nonvolatile semiconductor memory device which, by the ferroelectric film and an inorganic material, there is provided a MFS device using no Si in a semiconductor material.
【0022】 [0022]
また、本発明はSiウェハ上に絶縁膜を形成後、ゲート電極膜、強誘電体膜、有機半導体膜、を積層し、ソース・ドレイン電極膜を形成する不揮発性有機半導体記憶素子の好適な製造方法を提供するものである。 Further, the present invention after forming an insulating film on a Si wafer, a gate electrode film, the ferroelectric film, the organic semiconductor film, was laminated, suitable manufacturing the nonvolatile organic semiconductor memory devices to form the source and drain electrode films it is to provide a method.
【0023】 [0023]
【課題を解決するための手段】 In order to solve the problems]
本発明は、有機半導体材料と強誘電体膜のゲート絶縁膜にて電界効果型トランジスタを形成し、前記強誘電体膜の自発分極を利用して情報を記憶する不揮発性半導体記憶素子において、前記強誘電体膜が無機材料からなること,更には、前記無機材料が鉛系強誘電体材料、又は、ビスマス層状強誘電体材料、又は、ニオブ酸塩系の強誘電体材料からなることを特徴としたものである。 The present invention is a field effect transistor with a gate insulating film of an organic semiconductor material and the ferroelectric film is formed, in the nonvolatile semiconductor memory device that stores the information by utilizing the spontaneous polarization of the ferroelectric film, wherein the ferroelectric film is made of an inorganic material, furthermore, the inorganic material is lead-based ferroelectric material, or, wherein bismuth layered ferroelectric material or that made of a ferroelectric material niobate-based it is obtained by the.
【0024】 [0024]
また,本発明は、絶縁性の耐熱性基板及び/または絶縁膜を形成したSiウェハの上に、ゲート電極膜、無機材料、有機半導体膜、ソース・ドレイン電極膜を順次積層してなること、更には、前記ゲート電極膜の材料がPt、Rh、Ir金属の単体、もしくはこれらの2成分または3成分合金材料であること、又は、Ru、Ir、Rhの酸化物であること、又は、導電性の多元系複合金属酸化物からなること、又は、SrRuO であることを特徴としたものである。 Further, the present invention has, on a Si wafer having an insulating and heat-resistant substrate and / or the insulating film, a gate electrode film, an inorganic material, an organic semiconductor film, formed by sequentially stacking a source-drain electrode film, still more, that the material of the gate electrode film is Pt, Rh, a two-component or three-component alloy material alone or of Ir metal, or a Ru, Ir, oxides of Rh, or, conductive to consist of sexual multi-component composite metal oxide, or is obtained by being a SrRuO 3.
【0025】 [0025]
更に、本発明は、有機半導体材料がアセン系材料群から選ばれる材料であること、又は、π共役高分子材料から選ばれる材料であることを特徴としたものである。 Furthermore, the present invention is that a material that organic semiconductor material is selected from acene-based material group, or is obtained by being a material selected from π-conjugated polymer material.
【0026】 [0026]
また、本発明は、有機半導体材料と無機材料からなる電界効果空トランジェスタ記憶素子と、高周波アンテナと、受信した高周波を電力に変換する素子と、情報演算素子と、表示素子とを備えたインテリジェントタグを特徴とするものである。 Further, the present invention is intelligent with a field-effect air Toranjesuta memory element made of an organic semiconductor material and an inorganic material, a high frequency antenna, an element for converting the high frequency power received, the information calculating device, and a display device tag is characterized in.
【0027】 [0027]
【発明の実施の形態】 DETAILED DESCRIPTION OF THE INVENTION
図1は、有機半導体材料を用いた電界効果型トランジスタの構成例を示す図で、図示のように、基板1上にゲート電極2、強誘電体膜3、ソース電極4及びドレイン電極5、有機半導体層6の順に積層構成されている。 Figure 1 is a diagram illustrating a configuration example of a field effect transistor using an organic semiconductor material, as shown, the gate electrode 2 on the substrate 1, the ferroelectric film 3, the source electrode 4 and drain electrode 5, an organic It is stacked configuration in this order of the semiconductor layer 6. ソース、ドレイン電極材料としてはAu等の金属のほかに、PEDOT(ポリエチレンジオキシチオフェン)、ポリアニリン等の導電性高分子材料を用いてもよい。 Source, in addition to the metal such as Au drain electrode material, PEDOT (polyethylenedioxythiophene), may be used a conductive polymer material such as polyaniline. ゲート電極2は後述する強誘電体材料の膜形成時に十分化学的に安定、かつ、熱的に安定であることが要求され、Pt族元素やその合金、Pt族元素の酸化物、または、導電性セラミックス材料が好ましい。 The gate electrode 2 is sufficiently chemically during film formation of the ferroelectric material will be described later stable and be thermally stable is required, Pt group element or an alloy, an oxide of Pt group element, or, conductive sex ceramic materials are preferred.
【0028】 [0028]
図2は、強誘電体のヒステリシス特性を示す図で、強誘電体は電界により分極構造が変化し2値の安定状態を保持するため、分極値において2値の状態を持つ。 Figure 2 is a diagram showing the hysteresis characteristic of the ferroelectric, the ferroelectric to maintain a stable state of binary polarization structural changes by an electric field, with the state of the binary in polarization value. これは、強誘電体の自発分極によるものであり、一般に、図中、電界強度が0MV/mの時、Y軸と交わる点を残留分極といい、+Pr、−Prにて固有化される。 This is due to the spontaneous polarization of the ferroelectric, typically, in the figure, when the electric field intensity of 0 MV / m, is called a residual polarization point intersecting the Y-axis, + Pr, is inherent reduction in -Pr.
【0029】 [0029]
この様な強誘電体材料にはジルコン酸チタン酸鉛(PZT)がある。 The such ferroelectric material is lead zirconate titanate (PZT). この材料の結晶構造はペロブスカイト型構造を持ち、本発明でいう、鉛系強誘電体とは、ペロブスカイト型構造を持ち、一成分として酸化鉛を含むものを意味する。 The crystal structure of this material has a perovskite structure, referred to in the present invention, the lead-based ferroelectrics have a perovskite structure, meant to include lead oxide as a component. また、複合ペロブスカイト構造を持っても良い。 In addition, it may have a complex perovskite structure. PZT52/48はジルコン酸鉛52%、チタン酸鉛48%の比率からなる固溶体である。 PZT52 / 48 is a solid solution consisting of lead zirconate 52%, lead titanate 48% ratio. この材料の強誘電体特性は、Pr=37μC/cm 、抗電界(Ec)=1.5MV/mを持つ。 Ferroelectric characteristics of this material, Pr = 37μC / cm 2, with a coercive field (Ec) = 1.5MV / m.
【0030】 [0030]
他の強誘電体材料としてBi層状強誘電体材料がある。 Is Bi layered ferroelectric material as another ferroelectric material. SrBi Ta はPr=8μC/cm 、抗電界(Ec)=0.8MV/mを持つ。 SrBi 2 Ta 2 O 9 is Pr = 8μC / cm 2, with a coercive field (Ec) = 0.8MV / m.
【0031】 [0031]
また、(Na 0.50.5 )NbO などはニオブ酸塩でパイロナイオベートと呼ばれ、Pr=7μC/cm 、抗電界(Ec)=0.3MV/mを持つ。 Moreover, such (Na 0.5 K 0.5) NbO 3 is called a pyro-niobate in niobate, Pr = 7μC / cm 2, the coercive electric field (Ec) = with 0.3 MV / m.
【0032】 [0032]
上記3種の強誘電体材料はPZTが最も残留分極が大きく、且つ、抗電界が大きい、最も小さいのがパイロナイオベートで、その中間がビスマス層状構造強誘電体であり、所望する特性から、適宜材料の選定がなされるものである。 The above three kinds of the ferroelectric material PZT is most residual polarization is large, and coercive field is large, with the smallest pyro niobate, the intermediate is bismuth layer structure ferroelectric, the desired properties, in which the selection of suitable material is made.
【0033】 [0033]
図3は、強誘電状態とトランジスタ動作の関係を示す図で、ゲート電極2に−の電圧が印加されると、図3(A)に示すように、強誘電体層3は矢印で示す如く上向きに分極されており、したがって、有機半導体層6に逆極性電荷(+電荷)が誘起・保持されている。 Figure 3 is a diagram showing the relationship between the ferroelectric state and the transistor operation, the gate electrode 2 - When the voltage is applied, as shown in FIG. 3 (A), a ferroelectric layer 3 as indicated by arrow are upward polarization, therefore, reverse polarity charge (positive charge) are induced and held in the organic semiconductor layer 6. この時、有機半導体層6がp型であれば、ソース電極4・ドレイン電極5間のチャネルが形成され、トランジスタはON状態になる。 At this time, if the organic semiconductor layer 6 is p-type, channel between the source electrode 4 and drain electrode 5 are formed, the transistor is turned ON. 一方、ゲート電極2に+の電圧が印加されると、図3(B)に示すように、強誘電体層3は矢印で示す如く、下向きに分極されており、チャネルは形成されない。 On the other hand, when the gate electrode 2 voltage of + is applied, as shown in FIG. 3 (B), the ferroelectric layer 3 as indicated by arrows, are polarized downward, the channel is not formed. この様に、強誘電体分極の方向によってチャネルコンダクタンスが2値を持つ。 Thus, the channel conductance by the direction of polarization of the ferroelectric has a binary.
【0034】 [0034]
本発明の強誘電体膜は、その膜形成温度が500℃以上の高温で成されるため、耐熱性、かつ化学的に安定な電極膜が必要になる。 Ferroelectric film of the present invention, therefore the film forming temperature is performed at a temperature higher than 500 ° C., it is necessary to heat resistance and chemically stable electrode film. Ptは最も安定した元素として一般に知られているものの、鉛系強誘電体膜形成においては不十分な場合があり、Pt−Rh、Pt−Irなどの合金膜を用いることがある。 Although Pt is commonly known as the most stable elements, it may be insufficient in the lead-based ferroelectric film formation, there is an alloy film such as Pt-Rh, Pt-Ir.
【0035】 [0035]
また、各種強誘電体材料は酸化物であり、膜形成時の下地金属の酸化反応が生じる場合には、あらかじめ金属酸化物電極を用いることが効果的である。 Further, various ferroelectric materials are oxides, when the oxidation reaction of the base metal during film formation occurs, it is effective to use a pre-metal oxide electrode. この例として、RuO ,IrO ,RhO などが効果的であり、また複合酸化物としてSrRuO やLSCO(ランタンストロンチウムコバルタイト)や、コバルト酸化物の代わりにMn酸化物を用いたLSMOなども知られている。 As this example, such as RuO 2, IrO 2, RhO 2 is effective, also SrRuO 3 or LSCO as a composite oxide (lanthanum strontium cobaltite) or, LSMO using Mn oxide instead of cobalt oxide, etc. It is also known. ただし、LSC0は750℃において一部Coの還元反応により導電性の劣化があり、耐熱性の観点からSrRuO の方が優れている。 However, LSC0 has conductivity deterioration by reduction of some Co at 750 ° C., it is superior in SrRuO 3 from the viewpoint of heat resistance.
【0036】 [0036]
本発明の有機半導体材料としてベンゼン環の縮合多環式炭化水素化合物が用いられる。 Condensed polycyclic hydrocarbon compounds of the benzene ring is used as the organic semiconductor material of the present invention. これを慣用的にアセン系材料と呼ぶ。 This is referred to as conventionally acene-based material. 図4は、アセン系材料の化学式を示す図で、図4(A)はテトラセン、図4(B)はペンタセン、図4(C)はペリレンを示す。 Figure 4 is a diagram showing the chemical formulas of acene-based material, FIG. 4 (A) tetracene, FIG. 4 (B) pentacene, 4 (C) shows a perylene. また、このハロゲン化やカルコゲン化誘導体も可能である。 Further, halogenated or chalcogenide derivatives is also possible. その中で、ペンタセンが好適である。 Among them, pentacene is preferred. ペンタセンは、例えば、非特許文献2,3にて言及されているが、これら材料は真空蒸着法にて簡便に形成可能できることが特徴である。 Pentacene, for example, has been mentioned in Non-Patent Documents 2 and 3, these materials are characterized to be able to easily formable by vacuum deposition.
【0037】 [0037]
同様に、真空蒸着法にて形成可能な材料として、フタロシアニン及び金属置換フタロシアニン配位化合物等の低分子有機半導体材料も好適である(例えば特許文献2参照)。 Similarly, as the material capable of forming by a vacuum deposition method, a low molecular organic semiconductor materials such as phthalocyanine and metal substituted phthalocyanines coordination compound are also suitable (for example, see Patent Document 2). また、アセン系材料であるペリレンも有効である。 In addition, it is also effective perylene is an acene-based material.
【0038】 [0038]
真空蒸着法を用いずに塗布・乾燥にて有機半導体膜を形成することは可能で、特にこれら好適な材料として、π共役高分子材料が挙げられる。 It is possible to form the organic semiconductor film by applying and drying without a vacuum evaporation method, particularly as these suitable materials include π-conjugated polymer material. ポリチオフェン材料はその典型的な化合物である。 Polythiophene material is its exemplary compounds. ポリチオフェン高分子は溶媒に対する溶解性が低いため、トルエン、クロロホルム等に可溶化させる為に、長鎖アルキル基を基本骨格に導入した長鎖アルキルポリチオフェンを用いてもよい。 Since the polythiophene polymer has low solubility in a solvent, toluene, in order to solubilize in chloroform or the like, or using a long-chain alkyl polythiophene obtained by introducing long-chain alkyl group in the basic skeleton. また、ポリチオフェン、フルオレン系化合物高分子の poly(9,9−dioctylfluorene−co−bithiopheneを用いてもよい(例えば、非特許文献4参照)。 Moreover, polythiophene, may be used poly (9,9-dioctylfluorene-co-bithiophene the fluorene-based compound polymer (e.g., see Non-Patent Document 4).
【0039】 [0039]
強誘電体の分極状態によりソース・ドレイン間のチャネルコンダクタンスが変化する現象は、半導体/強誘電体/電極を積層した試料の印加電圧−静電容量変化の測定にて確認出来る(例えば、非特許文献5参照)。 Phenomenon of channel conductance changes between the source and drain by the polarization state of the ferroelectric, semiconductor / ferroelectric / electrode was laminated applied voltage of the sample - can be confirmed by the measuring of capacitance change (for example, Non-patent literature reference 5). これは後述実施例において、この様な素子を作製し、図5に示す電圧−静電容量測定例とメモリーウィンドウの定義からその動作の確認を行った。 Which in later examples, to produce such a device, a voltage shown in FIG. 5 - was confirmed that the operation from the definition of capacitance measurement examples and memory windows.
【0040】 [0040]
実施例1 Example 1
シリコン基板上に熱酸化膜を配置して、上部積層素子との電気的絶縁を施した後、スパッタリング法で、基板温度650℃にてPtを100nm成膜した。 By placing a thermal oxide film on a silicon substrate, it was subjected to electrical insulation between the upper laminated element, a sputtering method, and 100nm deposited Pt at a substrate temperature of 650 ° C.. 次に、強誘電体材料としてPZT(52/48)をスパッタリング法で、基板温度600℃にて、100nm成膜した。 Next, PZT and (52/48) by a sputtering method as a ferroelectric material, at a substrate temperature of 600 ° C., and 100nm deposited. 有機半導体膜としてペンタセン材料を真空蒸着法にて80nm形成した。 Pentacene material to 80nm formed by vacuum deposition as an organic semiconductor film. 原料のペンタセン粉末は市販の粉末を昇華精製したものを用いた。 Pentacene powder feedstock used was purified by sublimation commercial powder. ペンタセン蒸着膜はクライオポンプを用いた真空排気系で、チャンバー背圧1〜5×10 −5 Paにて実施した。 Pentacene vapor-deposited film is a vacuum evacuation system using a cryopump, it was carried out at the chamber back pressure 1~5 × 10 -5 Pa. 前記ペンタセン粉末をMo金属でできた抵抗加熱用ボートに乗せ、ボートと基板の距離を30cmに設置し、蒸着時のボート温度200℃に加熱し、ペンタセンを昇華させ基板上に膜形成した。 Place the pentacene powder resistance heating boat made of Mo metal, established a distance of a boat and the substrate 30 cm, heated to a boat temperature 200 ° C. at the time of deposition was film formed on the substrate is sublimated pentacene. 基板上の膜堆積量は水晶振動子センサーにて検知した。 Film deposition amount on the substrate was detected by crystal oscillator sensor. 膜堆積速度は0.2nm/sである。 Film deposition rate is 0.2nm / s. 上部電極として直径1mmのAu電極膜を形成し、Pt電極、強誘電体、半導体、上部電極からなる積層キャパシターを形成し、C−V特性をYHP社製インピーダンスアナライザ(4194A)にて測定した。 The Au electrode film having a diameter of 1mm formed as an upper electrode, Pt electrode, ferroelectric, semiconductor, to form a laminated capacitor comprising the upper electrode was measured C-V characteristic at YHP Co. impedance analyzer (4194A). この時の測定周波数は1kHz、交流振幅は0.05V、挿引電圧は、外部直流電源を用い、最大±40Vまで印加した。 Measurement frequency was 1 kHz, the AC amplitude is 0.05 V, sweep voltage, using an external DC power source was applied up to ± 40V. この時の、図5におけるメモリーウィンドウδVはバイアス電圧−17Vを中心に、最大幅12Vを得た。 At this time, the memory window δV in Figure 5 about the bias voltage -17 V, to obtain a maximum width 12V.
【0041】 [0041]
実施例2 Example 2
下部電極形成までは実施例1と同じ、また有機半導体成膜も同じ。 Until the lower electrode forming the same as in Example 1, also the organic semiconductor film forming same.
強誘電体材料としてSrBi Ta をスパッタリング法で、基板温度600℃にて、100nm成膜した。 The SrBi 2 Ta 2 O 9 by a sputtering method as a ferroelectric material, at a substrate temperature of 600 ° C., and 100nm deposited. ペンタセンを成膜後、上部電極として直径1mmのAu電極膜を形成し、Pt電極、強誘電体、半導体、上部電極からなる積層キャパシターを形成し、C−V特性をYHP社製インピーダンスアナライザ(4194A)にて測定した。 After forming pentacene and Au electrode film having a diameter of 1mm formed as an upper electrode, Pt electrode, ferroelectric, semiconductor, to form a laminated capacitor comprising the upper electrode, C-V characteristics YHP Co. impedance analyzer (4194A ) was measured by. この時の測定周波数は1kHz、交流振幅は0.05V、挿引電圧は、外部直流電源を用い、最大±40Vまで印加した。 Measurement frequency was 1 kHz, the AC amplitude is 0.05 V, sweep voltage, using an external DC power source was applied up to ± 40V. この時の、図5におけるメモリーウィンドウδVはバイアス電圧−12Vを中心に、最大幅8Vを得た。 At this time, the memory window δV in Figure 5 about the bias voltage -12V, to obtain a maximum width 8V.
【0042】 [0042]
実施例3 Example 3
強誘電体材料に(Na0.5 K0.5)NbO をsol−gel法にて膜厚100nmを形成した。 A ferroelectric material (Na0.5 K0.5) NbO 3 to form a film thickness of 100nm by sol-gel method. sol−gel溶液をスピンコーティングで塗布・乾燥させた後、熱処理温度900℃にて結晶化させた。 After the sol-gel solution was coated and dried by spin coating, and allowed to crystallize at a heat treatment temperature of 900 ° C.. 同様の評価を行ったところ、図5におけるメモリーウィンドウδVはバイアス電圧−6Vを中心に、最大幅4Vを得た。 Was evaluated in the same manner, the memory window δV in Figure 5 about the bias voltage -6 V, to obtain a maximum width 4V.
用いる強誘電体により電気動作が異なるのは、強誘電体の持つ抗電界と残留分極の違いに起因しており、これにより、所望する特性を得るための各種強誘電体を用いることが可能となる。 Strong electric operation differs from the dielectrics used is due to the difference in coercive electric field and residual polarization possessed by the ferroelectric, thereby, possible to use various ferroelectric to obtain the desired properties Become.
【0043】 [0043]
実施例4 Example 4
強誘電体の膜形成温度により用いられる下部電極材料が限定される。 Lower electrode material used by film formation temperature of the ferroelectric is limited. 強薄膜形成に好適な電極材料を求めた結果を表1に記す。 The result of obtaining suitable electrode material the strong film formation are shown in Table 1. 試験は熱酸化膜を配置したSiウェハに強誘電キャパシタ構造を形成し、強誘電特性を評価したものである。 Test forms a ferroelectric capacitor structure Si wafer disposing the thermal oxide film is obtained by evaluating the ferroelectric characteristics. 評価はPt電極を用いた場合の強誘電体残留分極を基準に、それより30%大きいもの(◎)、同等(○)、30%減少(△)、残留分極消失(×)とした。 Evaluation with respect to the ferroelectric residual polarization in the case of using a Pt electrode, which than 30% larger ones (◎), equivalent (○), a decrease of 30% (△), and the residual polarization loss (×).
【0044】 [0044]
【表1】 [Table 1]
【0045】 [0045]
実施例5 Example 5
シリコン基板上に熱酸化膜を配置して、上部積層素子との電気的絶縁を施した後、スパッタリング法で、基板温度650℃にてPtを100nm成膜した。 By placing a thermal oxide film on a silicon substrate, it was subjected to electrical insulation between the upper laminated element, a sputtering method, and 100nm deposited Pt at a substrate temperature of 650 ° C.. 次に、強誘電体材料としてPZT(52/48)をスパッタリング法で、基板温度600℃にて、100nm成膜した。 Next, PZT and (52/48) by a sputtering method as a ferroelectric material, at a substrate temperature of 600 ° C., and 100nm deposited. 有機半導体膜としてペリレン材料を真空蒸着法にて80nm形成した。 Perylene material as the organic semiconductor film was 80nm formed by vacuum deposition. 上部電極として直径1mmのAu電極膜を形成し、Pt電極、強誘電体、半導体、上部電極からなる積層キャパシターを形成し、実施例1と同様の評価を行った。 The Au electrode film having a diameter of 1mm formed as an upper electrode, Pt electrode, ferroelectric, semiconductor, to form a laminated capacitor comprising the upper electrode was evaluated in substantially the same manner as in Example 1. この時の図5におけるメモリーウィンドウδVはバイアス電圧−16Vを中心に、最大幅10Vを得た。 Memory windows δV in Figure 5 at this time about the bias voltage -16V, to obtain a maximum width 10V.
【0046】 [0046]
実施例6 Example 6
π共役系高分子の poly(9,9−dioctylfluorene−co−bithiopheneを用い、実施例1と同様な素子構成を形成し、C−V特性を評価した。フルオレン系高分子化合物はトルエン、メトキシエタノール混合溶媒を用いて0.5wt%溶液を作製し、スピンコーティングにて膜厚80nm形成した。この時のメモリーウィンドウδVはバイアス電圧−30Vを中心に、最大幅4Vを得た。 Using π conjugated polymer poly (9,9-dioctylfluorene-co-bithiophene, to form the same device structure as in Example 1 to evaluate C-V characteristics. Fluorene polymer compound toluene, methoxyethanol using a solvent mixture to prepare a 0.5 wt% solution was thickness 80nm is formed by spin coating. memory window δV at this time about the bias voltage -30 V, to obtain a maximum width 4V.
【0047】 [0047]
実施例7 Example 7
熱酸化膜を配置したSiウェハにPtのゲート電極を100nm形成し、PZT(52/48)ゲート絶縁膜、100nmを形成し、ペンタセン半導体膜を80nm形成後、Au蒸着膜(シャドウマスクを用いて)にてソース、ドレイン電極を形成した。 The gate electrode of Pt was 100nm formed on a Si wafer placed a thermal oxide film, PZT (52/48) a gate insulating film, 100nm to form, after 80nm forming pentacene semiconductor film, using the Au vapor deposition film (shadow mask ) to form the source and drain electrodes at. これにより、強誘電体不揮発性記憶素子が出来る。 Thus, a ferroelectric nonvolatile memory element can be.
【0048】 [0048]
【発明の効果】 【Effect of the invention】
有機半導体材料を用いた、換言すれば、半導体材料にSiを用いないMFS不揮発性記憶素子の提供が可能になった。 The organic semiconductor material used, in other words, providing the MFS nonvolatile memory element using no Si became possible semiconductor material. また、所望する電圧にて動作するMFS不揮発性記憶素子の提供が可能になった。 Also it became possible to provide a MFS nonvolatile memory element which operates at a desired voltage. 更には、安定した強誘電特性を出現させることの出来る電極材料の提供が可能になった。 Furthermore, it made it possible to provide an electrode material that can cause the appearance of stable ferroelectric characteristics.
【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS
【図1】有機半導体材料を用いた電界効果型トランジスタの構成例を示す図である。 1 is a diagram showing a configuration example of a field effect transistor using an organic semiconductor material.
【図2】強誘電体のヒステリシス特性を示す図である。 2 is a diagram showing the hysteresis characteristics of the ferroelectric.
【図3】強誘電状態とトランジスタ動作の関係を示す図である。 3 is a diagram showing the relationship between the ferroelectric state and the transistor operation.
【図4】アセン系材料の化学式を示す図である。 4 is a diagram showing the chemical formulas of acene-based material.
【図5】電圧−静電容量測定例とメモリーウィンドウの関係を示す図である。 [5] voltage - is a graph showing a relationship between capacitance measurement examples and memory windows.
【図6】インテリジェントタグの一例を示す図である。 6 is a diagram showing an example of the intelligent tag.
【符号の説明】 DESCRIPTION OF SYMBOLS
1…基板、2…ゲート電極、3…強誘電体層、4…ソース電極、5…ドレイン電極、6…有機半導体層、I…ICカード、II…インテリジェントタグ、11…アンテナ、12…CPU、13…記憶素子、14…表示素子。 1 ... substrate, 2 ... gate electrode, 3 ... ferroelectric layer, 4 ... source electrode, 5 ... drain electrode, 6: Organic semiconductor layer, I ... IC card, II ... intelligent tag 11 ... antenna, 12 ... CPU, 13 ... the memory element, 14 ... display element.

Claims (14)

  1. 有機半導体材料と強誘電体膜のゲート絶縁膜にて電界効果型トランジスタを形成し、前記強誘電体膜の自発分極を利用して情報を記憶する不揮発性半導体記憶素子において、前記強誘電体膜が無機材料からなることを特徴とする不揮発性有機半導体記憶素子。 Field effect transistor in the gate insulating film of an organic semiconductor material and the ferroelectric film is formed, in the nonvolatile semiconductor memory device that stores the information by utilizing the spontaneous polarization of the ferroelectric film, the ferroelectric film There volatile organic semiconductor memory device characterized by comprising an inorganic material.
  2. 前記無機材料が鉛系強誘電体材料からなることを特徴とする請求項1記載の不揮発性有機半導体記憶素子。 Nonvolatile organic semiconductor memory device according to claim 1, wherein the inorganic material is characterized by comprising a lead-based ferroelectric materials.
  3. 前記無機材料がビスマス層状強誘電体材料からなることを特徴とする請求項1記載の不揮発性有機半導体記憶素子。 Nonvolatile organic semiconductor memory device according to claim 1, wherein the inorganic material is characterized by comprising a bismuth layered ferroelectric material.
  4. 前記無機材料がニオブ酸塩系の強誘電体材料からなることを特徴とする請求項1記載の不揮発性有機半導体記憶素子。 Nonvolatile organic semiconductor memory device according to claim 1, wherein the inorganic material is characterized by comprising a ferroelectric material niobate system.
  5. 絶縁性の耐熱性基板及び/または絶縁膜を形成したSiウェハの上にゲート電極膜、無機材料膜、有機半導体膜、ソース・ドレイン電極膜を順次積層してなることを特徴とする請求項1乃至4のいずれかに記載の不揮発性有機半導体記憶素子。 Claim 1, wherein the insulating and heat-resistant substrate and / or the gate electrode film on the Si wafer to form an insulating film, an inorganic material film, an organic semiconductor film, that is formed by sequentially stacking a source-drain electrode film or nonvolatile organic semiconductor storage device according to any one of the 4.
  6. 前記ゲート電極膜の材料はPt、Rh、Ir金属の単体、もしくはこれらの2成分または3成分の合金材料であることを特徴とする請求項5に記載の不揮発性有機半導体記憶素子。 Nonvolatile organic semiconductor storage device according to claim 5 material of the gate electrode film, wherein Pt, Rh, single Ir metal, or that the alloy material of these two components or three components.
  7. 前記ゲート電極膜の材料はRu、Ir、Rhの酸化物であることを特徴とする請求項5に記載の不揮発性有機半導体記憶素子。 Nonvolatile organic semiconductor storage device according to claim 5 material of the gate electrode film which is a Ru, Ir, oxides of Rh.
  8. 前記ゲート電極膜の材料は導電性の多元系複合金属酸化物からなることを特徴とする請求項5に記載の不揮発性有機半導体記憶素子。 Nonvolatile organic semiconductor storage device according to claim 5 material of the gate electrode film is characterized by comprising a conductive multi-component composite metal oxide.
  9. 前記ゲート電極膜の材料はSrRuO であることを特徴とする請求項8に記載の不揮発性有機半導体記憶素子。 Nonvolatile organic semiconductor storage device according to claim 8, wherein the material of the gate electrode film is SrRuO 3.
  10. 前記有機半導体材料がアセン系材料群から選ばれる材料であることを特徴とする請求項1に記載の不揮発性有機半導体記憶素子。 Nonvolatile organic semiconductor storage device according to claim 1, wherein the organic semiconductor material is a material selected from acene-based material group.
  11. 前記アセン系材料がテトラセン、ペンタセン、ペリレン及びその誘導体であることを特徴とする請求項10に記載の不揮発性有機半導体素子。 Nonvolatile organic semiconductor device according to claim 10, wherein the acene-based material is characterized tetracene, pentacene, that is perylene and derivatives thereof.
  12. 前記有機半導体材料がπ共役高分子材料から選ばれる材料であることを特徴とする請求項1に記載の不揮発性有機半導体記憶素子。 Nonvolatile organic semiconductor storage device according to claim 1, wherein a material of the organic semiconductor material is selected from π-conjugated polymer material.
  13. Siウェハ上に絶縁膜を形成後、ゲート電極膜、強誘電体膜、有機半導体膜、を順次積層し、ソース・ドレイン電極膜を形成することを特徴とする不揮発性有機半導体記憶素子の製造方法。 After forming an insulating film on a Si wafer, a gate electrode film, the ferroelectric film, the organic semiconductor film, sequentially stacked, a method of manufacturing a nonvolatile organic semiconductor storage device and forming a source-drain electrode film .
  14. 請求項1乃至12のいずれかに記載の記憶素子と、高周波アンテナと、受信した高周波を電力に変換する素子と、情報演算素子と、表示素子と、を備えたことを特徴とする非接触情報管理表示装置。 Non-contact information storage element according to any one of claims 1 to 12, a high frequency antenna, an element for converting the high frequency power received, the information calculating device, characterized in that and a display device management display device.
JP2002275803A 2002-09-20 2002-09-20 Nonvolatile organic semiconductor memory element, its manufacture, and noncontact information controlling and dysplaying device Pending JP2004111856A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002275803A JP2004111856A (en) 2002-09-20 2002-09-20 Nonvolatile organic semiconductor memory element, its manufacture, and noncontact information controlling and dysplaying device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002275803A JP2004111856A (en) 2002-09-20 2002-09-20 Nonvolatile organic semiconductor memory element, its manufacture, and noncontact information controlling and dysplaying device

Publications (1)

Publication Number Publication Date
JP2004111856A true true JP2004111856A (en) 2004-04-08

Family

ID=32271893

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002275803A Pending JP2004111856A (en) 2002-09-20 2002-09-20 Nonvolatile organic semiconductor memory element, its manufacture, and noncontact information controlling and dysplaying device

Country Status (1)

Country Link
JP (1) JP2004111856A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2006057417A1 (en) * 2004-11-26 2006-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP2006253381A (en) * 2005-03-10 2006-09-21 Seiko Epson Corp Organic ferroelectric memory and its fabrication method
JP2007073943A (en) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd Storage device and semiconductor device
JP2008028197A (en) * 2006-07-21 2008-02-07 Matsushita Electric Ind Co Ltd Ferroelectric film and manufacturing method thereof, ferroelectric capacitor, ferroelectric memory, and manufacturing method thereof
JP2010062221A (en) * 2008-09-01 2010-03-18 Sharp Corp Ferroelectric gate field effect transistor, memory element using the same, and method of manufacturing the ferroelectric gate field effect transistor
US8120538B2 (en) 2005-04-27 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
KR101146979B1 (en) 2005-11-28 2012-05-23 삼성모바일디스플레이주식회사 Organic memory device
US8847209B2 (en) 2005-08-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Memory device and a semiconductor device

Cited By (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8295104B2 (en) 2004-11-26 2012-10-23 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
WO2006057417A1 (en) * 2004-11-26 2006-06-01 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
US7688624B2 (en) 2004-11-26 2010-03-30 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
JP4632034B2 (en) * 2005-03-10 2011-02-23 セイコーエプソン株式会社 A method of manufacturing an organic ferroelectric memory
JP2006253381A (en) * 2005-03-10 2006-09-21 Seiko Epson Corp Organic ferroelectric memory and its fabrication method
US9318800B2 (en) 2005-04-27 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US8618987B2 (en) 2005-04-27 2013-12-31 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US8310399B2 (en) 2005-04-27 2012-11-13 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US8120538B2 (en) 2005-04-27 2012-02-21 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US9767406B2 (en) 2005-04-27 2017-09-19 Semiconductor Energy Laboratory Co., Ltd. Wireless chip
US8847209B2 (en) 2005-08-12 2014-09-30 Semiconductor Energy Laboratory Co., Ltd. Memory device and a semiconductor device
JP2007073943A (en) * 2005-08-12 2007-03-22 Semiconductor Energy Lab Co Ltd Storage device and semiconductor device
KR101146979B1 (en) 2005-11-28 2012-05-23 삼성모바일디스플레이주식회사 Organic memory device
JP2008028197A (en) * 2006-07-21 2008-02-07 Matsushita Electric Ind Co Ltd Ferroelectric film and manufacturing method thereof, ferroelectric capacitor, ferroelectric memory, and manufacturing method thereof
JP2010062221A (en) * 2008-09-01 2010-03-18 Sharp Corp Ferroelectric gate field effect transistor, memory element using the same, and method of manufacturing the ferroelectric gate field effect transistor

Similar Documents

Publication Publication Date Title
Kohlstedt et al. Theoretical current-voltage characteristics of ferroelectric tunnel junctions
Larsen et al. Ferroelectric memories
US6642539B2 (en) Epitaxial template and barrier for the integration of functional thin film metal oxide heterostructures on silicon
US6153898A (en) Ferroelectric capacitor, method of manufacturing same and memory cell using same
US5418389A (en) Field-effect transistor with perovskite oxide channel
Gelinck et al. All-polymer ferroelectric transistors
Heremans et al. Polymer and organic nonvolatile memory devices
US5877977A (en) Nonvolatile memory based on metal-ferroelectric-metal-insulator semiconductor structure
US6198119B1 (en) Ferroelectric element and method of producing the same
Lee et al. Built-in voltages and asymmetric polarization switching in Pb (Zr, Ti) O 3 thin film capacitors
Du et al. Fatigue of Pb (Zr 0.53 Ti 0.47) O 3 ferroelectric thin films
Tokumitsu et al. Nonvolatile ferroelectric-gate field-effect transistors using SrBi 2 Ta 2 O 9/Pt/SrTa 2 O 6/SiON/Si structures
US5981970A (en) Thin-film field-effect transistor with organic semiconductor requiring low operating voltages
US5946551A (en) Fabrication of thin film effect transistor comprising an organic semiconductor and chemical solution deposited metal oxide gate dielectric
Asadi et al. Organic non-volatile memories from ferroelectric phase-separated blends
Lim et al. Electrical properties of metal-ferroelectric-insulator-semiconductor structures based on ferroelectric polyvinylidene fluoride copolymer film gate for nonvolatile random access memory application
Tokumitsu et al. Nonvolatile memory operations of metal-ferroelectric-insulator-semiconductor (MFIS) FETs using PLZT/STO/Si (100) structures
Mihara et al. Electronic conduction characteristics of sol-gel ferroelectric Pb (Zr0. 4Ti0. 6) O3 thin-film capacitors: part I
US6410344B1 (en) Ferroelectric random access memory device and method for the manufacture thereof
Naber et al. Organic nonvolatile memory devices based on ferroelectricity
Moazzami Ferroelectric thin film technology for semiconductor memory
Fujimori et al. Properties of ferroelectric memory FET using Sr2 (Ta, Nb) 2O7 thin film
Naber et al. High-performance solution-processed polymer ferroelectric field-effect transistors
JP2008270313A (en) Semiconductor memory element
US7030435B2 (en) Single transistor rare earth manganite ferroelectric nonvolatile memory cell

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070831

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080819

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081016

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20090303