JP2004077167A

JP2004077167A - Method and device for inspecting connection state of semiconductor element

Info

Publication number: JP2004077167A
Application number: JP2002234329A
Authority: JP
Inventors: Osamu Yamamoto; 山本　修
Original assignee: KANDA KOGYO KK
Current assignee: KANDA KOGYO KK
Priority date: 2002-08-12
Filing date: 2002-08-12
Publication date: 2004-03-11

Abstract

<P>PROBLEM TO BE SOLVED: To provide a method and a device for inspecting a connection state of a semiconductor element capable of accurately inspecting a connection state between a terminal of the semiconductor element and a circuit board as well as open and short determination, reducing load on the semiconductor element at an inspection time, and being realized in an inexpensive constitution. <P>SOLUTION: An electrode terminal 8 of a mounted flexible wiring board FC of an LSI 6 is mounted to a clip type connector 2, a plurality of kinds of constant current signals having a constant upper limit voltage are fed into a gap between a terminal 9 of the LSI 6 and a ground pin G, and gradient dn of change of output voltage with respect to variation of input current is compared with a predetermined reference value, thereby determining right and wrong of the connection state. <P>COPYRIGHT: (C)2004,JPO

Description

【０００１】
【発明の属する技術分野】
本発明は、回路基板に実装された半導体素子の端子の接続状態を電気的に検査する半導体素子の接続状態検査方法及び半導体素子の接続状態検査装置に関する。
【０００２】
【従来の技術】
近年における電子機器の小型化及び高機能化に伴い、電子機器に多用される半導体素子は高機能化の傾向にあり、半導体素子の端子の高密度化が進み、半導体素子の端子間隔は極めて狭いものとなっている。このような端子間隔の極めて狭い半導体素子を回路基板へ実装するには、はんだによる実装に代わり、異方性導電樹脂膜（Ａｎｉｓｏｔｒｏｐｉｃ　Ｃｏｎｄｕｃｔｉｖｅ　Ｆｉｌｍ；ＡＣＦ）による熱圧着実装が有効とされている。異方性導電樹脂膜（ＡＣＦ）は、絶縁性を有する接着剤中に導電粒子が分散され、加熱及び厚み方向（接続方向）への加圧により導電粒子が厚み方向に導電性を有し、面方向（接続方向以外の方向）に絶縁性を有するペースト状又はフィルム状の接着剤である。この異方性導電樹脂膜を回路基板上に配して半導体素子を熱圧着により実装すると、半導体素子の端子と回路基板に形成された端子パターンとの間に導電粒子が挟まれた状態になり、半導体素子の端子と回路基板の端子パターンとが電気的に導通する。
【０００３】
一方、電子機器の小型化に伴う部品の高密度実装化の観点から、樹脂製のフィルム基板に半導体素子を実装したＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）と呼ばれる回路基板を、さらに別の回路基板に実装するＴＡＢ（Ｔａｐｅ　Ａｕｔｏｍａｔｅｄ　Ｂｏｎｄｉｎｇ）法と呼ばれる実装方法がある。ＴＣＰは可撓性を有し、ＴＡＢ実装後に折り曲げて固定することにより、液晶ディスプレイ等の半導体素子の実装空間を有効に利用することができる方法であり、この方法により、端子間隔の極めて狭い半導体素子をＴＣＰのフィルム基板に実装するに際して、上述した異方性導電樹脂膜による熱圧着がとられることが主流になっている。
【０００４】
半導体素子をフィルム基板に熱圧着した後、半導体素子の接続状態を検査するが、この半導体素子の接続状態検査方法としては、図５に示すように、半導体素子内部の保護ダイオード（もしくは寄生ダイオード）Ｄｘに定電流を流し、保護ダイオードの両端にあたる半導体素子の端子ｔ１，ｔ２間に現れる電圧を測定し、所定の電圧（図５において０．４２Ｖ）以下であればショート、また別の所定の電圧（図５において１．０Ｖ）以上であればオープンと判断する手法が知られている。
【０００５】
また、半導体素子の接続状態を検査する別の方法として、図６に示すようなものが知られている（ＵＳ特許番号５，５５４，９２８参照）。これは、半導体素子の端子の中からグランド端子以外の二つの端子を任意に選択し、第一の端子１０９（１）とグランド端子１０９（３）間に例えば０．９Ｖの定電圧を入力し、半導体内部において第一の端子１０９（１）とグランド端子１０９（３）間に介在する第一の寄生ダイオードＤａ及びサブストレート抵抗Ｒｓに電流を流す。第一の寄生ダイオードＤａの順方向電圧が０．７Ｖである場合、サブストレート抵抗Ｒｓの両端には０．２Ｖの電圧が現れる。次いで、第二の端子１０９（２）とグランド端子１０９（３）間に例えば１．２Ｖの定電圧を入力すると、半導体内部の第二の端子１０９（２）とグランド端子１０９（３）間に介在する第二の寄生ダイオードＤｂ及びサブストレート抵抗Ｒｓに電流が流れ、第二の寄生ダイオードＤｂの順方向電圧が０．７Ｖである場合、サブストレート抵抗Ｒｓの両端には０．５Ｖの電圧が現れる。このため、第一の寄生ダイオードＤａの両端に現れる電圧は０．７Ｖから０．４Ｖに変化し、第一の寄生ダイオードＤａに流れる電流が大幅に減少することとなる。したがって、第一の端子ｔ１に接続された電流計４０６によって検出される電流値の減少量を、良好な状態にて接続された半導体素子における電流値の減少量と比較することにより、第一の端子ｔ１の接続状態を判断することができる。
【０００６】
【発明が解決しようとする課題】
ところが、半導体内部の保護ダイオードＤｘに定電流を流し、保護ダイオードＤｘの両端にあたる半導体素子の端子ｔ１，ｔ２間に現れる電圧を測定する図５に示す方法は、保護ダイオードＤｘの設計上における電圧の違いや、温度特性による電圧の変化を考慮して、判定レベル範囲を広くせざるを得なかった。例えば、１０μＡの定電流入力時は、測定端子ｔ１とグランド端子ｔ２間に現れる電圧が１．０Ｖ以上であればオープン、０．４２Ｖ以下であればショートとしており、良好と判断される電圧の範囲は０．５８Ｖもの広い範囲内に設定されている。このように広い範囲内に設定されていると、保護ダイオードＤｘの順方向電圧が０．７Ｖであったとすると、３０ｋΩ未満の接続抵抗があったとしても、接続抵抗による電圧降下は０．３Ｖ未満であるため、測定端子ｔ１とグランド端子ｔ２間に現れる電圧は１．０Ｖ未満となり、良好と判断してしまうこととなる。また、測定端子ｔ１が隣接する非測定端子とリークしていたとすると、４２ｋΩを超えるリーク抵抗があったとしても、リーク抵抗による電圧降下は０．４２Ｖを超えるため、測定端子ｔ１とグランド端子ｔ２間に現れる電圧は０．４２Ｖを超えて、良好と判断してしまうこととなる。ＬＳＩ等の半導体素子の利用において、例えば２５ｋΩの予想しない接続抵抗や４５ｋΩのリーク抵抗の存在によって誤動作を引き起こすことは通常予想され、さらに、半導体素子の高精度化等に伴い、数ＭΩ程度の接続抵抗やリーク抵抗によって誤動作が引き起こされることも多い。
【０００７】
また、近年の半導体素子の多機能化や製品の小型化に伴い、半導体素子の端子間隔（ピッチ）や配線間隔は狭くなる傾向にあるため、マイグレーションの発生が問題となっている。また、端子間隔の狭小化に対応するため、ＡＣＦを使用して半導体素子の端子を基板に接続させることが近年多用されているが、ＡＣＦ中に分散する導電粒子が近接している端子間に並ぶことによってリーク状態となることもある。一方、端子の導通に寄与する面積も端子間隔と同様に狭小化の傾向にあり、端子に接触するＡＣＦの導電粒子の数が少なくなって接続抵抗値が上昇することもある。マイグレーションやＡＣＦによるリーク状態が引き起こされた２端子間の抵抗値、或いは端子面積における導電粒子不足によって上昇した接続抵抗値は数百ｋΩから数十ＭΩであるため、誤動作を引き起こす要因となり得る。しかし、上述したような従来の検査方法によって検出することは困難であった。
【０００８】
一方、図６に示すような半導体内部の寄生ダイオードＤａ，Ｄｂに流れる電流の変化を観察する方法においては、検査時に２つの端子１０９（１），１０９（２）に別の電圧を同時に入力する必要があるため、検査回路構成が複雑になる。また、サブストレート抵抗Ｒｓは通常、小さな抵抗値であるため、検出可能な電圧降下を生じさせるためには比較的大きな検査電流を入力する必要があり、この検査電流によって半導体素子がダメージを受ける危険性もあった。また、マイグレーションやＡＣＦによるリークにかかる電流は、図６に示される検査方法において流れる電流に比べて微小であるため、検出が非常に困難であった。
【０００９】
そこで本発明の目的は、半導体素子の端子と回路基板との接続について、オープン、ショート判定だけでなく、半導体素子の端子の接続状態を詳細に検査することが可能であり、かつ検査時に半導体素子内部に流される電流を小さくすることで半導体素子への負担を軽減させると同時に高い検査精度が得られ、しかも安価な構成で実現できる半導体素子の接続状態検査方法及び接続状態検査装置を提供することにある。
【００１０】
【課題を解決するための手段】
上記課題を解決するために、本発明の請求項１の半導体素子の接続状態検査方法は、回路基板上の端子パターンに半導体素子の端子が実装され、半導体素子の測定端子に接続している測定端子パターンとグランド端子との間に電気信号を入力することにより半導体素子内部において測定端子とグランド端子との間に直列に介在する保護ダイオードに順電流を流し、測定端子パターンとグランド端子間に表れる電圧を測定する半導体素子の接続状態検査方法において、上記電気信号は、保護ダイオードの順方向電圧より大きく所定の上限電圧より小さい電圧範囲における定電流信号であり、複数種類の定電流信号をそれぞれ入力したときに表れる測定端子パターンとグランド端子間の電圧を測定し、入力電流の変化に対する電圧変化の傾きを所定の基準値と比較することにより上記測定端子と測定端子パターンとの接続状態の良否を判定することを特徴とする。
【００１１】
この発明によれば、複数種類の定電流信号を測定端子パターンに入力して保護ダイオードに電流を流し、測定端子パターンとグランド端子間に現れる電圧を測定し、入力電流の変化に対する電圧変化の傾きを算出する。入力定電流信号の電圧は保護ダイオードの順電圧より大きいため、入力電流の変化に対する電圧変化の傾きは、保護ダイオードのＶ−Ｉ特性において順電圧より大きい領域の傾きと、電流入力部分である測定端子パターンから電流出力部分であるグランド端子までの回路の抵抗成分との和を示す。この抵抗成分は、測定端子と測定端子パターンとの接続抵抗が支配的であるため、入力電流の変化に対する電圧変化の傾きを所定の基準値と比較することにより、測定端子と測定端子パターンとの接続状態の良否を判定することができる。
【００１２】
本発明の請求項２記載の半導体素子の接続状態検査方法は、請求項１記載の発明を前提とし、前記複数種類の定電流信号のうち、最も高い電流値は最も低い電流値の２倍以上２０倍以下であることを特徴とする。
【００１３】
この発明によれば、前記複数種類の定電流信号のうち、最も高い電流値を最も低い電流値の２倍以上２０倍以下とすることにより、入力電流の変化に対する電圧変化の傾きを精度良く求めることができる。
【００１４】
本発明の請求項３記載の半導体素子の接続状態検査方法は、請求項１又は請求項２記載の発明を前提に、前記複数種類の定電流信号のうち、最も高い電流値は１０ｍＡ以下であり、かつ最も低い電流値は１０μＡ以上であることを特徴とする。
【００１５】
この発明によれば、まず、複数種類の定電流信号の上限値を１０ｍＡとすることにより、検査時において定電流信号が流れる保護ダイオードへの負担が大きくなることを防止できる。また、複数種類の定電流信号の下限値を１０μＡとすることにより、微小な電流値及び電圧値の測定のための測定装置に要求される精度が高くなりすぎることを防止できる。
【００１６】
本発明の請求項４の半導体素子の接続状態検査方法は、請求項１乃至請求項３記載の発明を前提に、前記基準値は、測定される半導体素子と同一の半導体素子が正常に回路基板に実装されたものについて、測定される半導体素子の検査環境と同等の検査環境において、前記電流変化に対する電圧変化を測定し、電流変化に対する電圧変化の傾きを算出して得られることを特徴とする。
【００１７】
この発明によれば、測定される半導体素子と同一の半導体素子が正常に回路基板に実装されたものについて、測定される半導体素子の検査環境と同等の検査環境において測定された結果から基準値となる傾きを算出するため、実際の接続状態検査時において測定された結果のうち、測定される半導体素子の固有の特性による影響分を減少させ、接続状態の検査精度をあげることができる。
【００１８】
本発明の請求項５記載の半導体素子の接続状態検査方法は、請求項１乃至請求項４記載の半導体素子の接続状態検査方法に続いて、正常な接続状態であれば１０μＡ以下の電流が流れる定電圧を測定端子パターンとグランド端子との間に入力して流れる電流を測定して隣接端子へのリークもしくは保護ダイオードの静電破壊の有無を判定することを特徴とする。
【００１９】
この発明によれば、正常な接続状態であれば１０μＡ以下の電流が流れる定電圧を測定端子パターンとグランド端子との間に入力して流れる電流を測定する。隣接端子へのリークもしくは保護ダイオードの静電破壊がある場合、正常な接続状態のときに予想される電流よりも多く電流が流れるため、これを検出することにより、隣接端子へのリークもしくは保護ダイオードの静電破壊の有無を判定することができる。特に、半導体素子の端子の狭ピッチ化に由来するマイグレーションや保護ダイオードの静電破壊等により、予定しない異常なルートに電流が流れ出す場合、これらの異常なルートに流れる電流は、順電圧が入力された保護ダイオードに流れる電流に比べて非常に微小な値であることが経験上知られている。例えば、異常なルートの抵抗成分が１０ＭΩであった場合に０．９Ｖの定電圧を入力すると、保護ダイオードに流れる電流は数十ｍＡであるのに対し、異常なルートに流れる電流は０．０９μＡとなる。数十ｍＡに対して０．０９μＡは非常に微小な値であり、仮に０．０９μＡ程度の差異が見られたとしても、測定誤差の範囲と考えられることもある。これに対し、例えば０．３Ｖの定電圧を入力すると、保護ダイオードに流れる電流が１０μＡ以下となり、異常なルートに流れる電流は０．０３μＡとなる。１０μＡ以下の電流に対して０．０３μＡの差異を有意差として検出することは、通常の電流計においては比較的容易である。
【００２０】
本発明の請求項６記載の半導体素子の接続状態検査方法は、請求項１乃至請求項５記載の半導体素子の接続状態検査方法において、前記測定端子以外の全ての端子をグランドに接続することを特徴とする。
【００２１】
この発明によれば、測定端子以外の全ての端子をグランドに接続するため、半導体素子の内部において測定端子に接続されている保護ダイオードの位置が不明であった場合でも検査することができる。また、非測定端子を介して外部からノイズが加えられることがなく、高い検査精度を保つことができる。
【００２２】
本発明の請求項７記載の半導体素子の接続状態検査装置は、回路基板に実装された半導体素子の測定端子に接続している測定端子パターンとグランド端子との間に複数種類の定電流信号を入力し、この定電流信号は設定された上限電圧を有する定電圧信号でもある信号入力手段と、測定端子パターンとグランド端子間の電圧及び電流を測定する電圧電流測定手段と、入力電流の変化に対する電圧変化の傾きを求めて所定の基準値と比較し、測定端子と測定端子パターンとの接続状態の良否を判定する良否判定手段とを有することを特徴とする。
【００２３】
この発明によれば、まず、回路基板に実装された半導体素子の測定端子に接続している測定端子パターンとグランド端子との間に、信号入力手段から複数種類の定電流信号を入力し、電圧電流測定手段により、それぞれの定電流信号入力時における測定端子パターンとグランド端子間の電圧を測定する。次に、良否判定手段において、入力電流の変化に対する電圧変化の傾きを算出して基準値と比較し、基準値との差によって測定端子と測定端子パターンとの接続状態の良否を判定する。入力電流の変化に対する電圧変化の傾きの値によって接続状態の良否を判定するため、保護ダイオードの設計上における電圧の違いや、温度特性による電圧の変化を考慮する必要がなく、高い検査精度を保つことができる。
【００２４】
本発明の請求項８記載の半導体素子の接続状態検査装置は、請求項７記載の発明を前提として、回路基板に実装された半導体素子の測定端子に接続している測定端子パターンとグランド端子との間に、正常な接続状態であれば１０μＡ以下の電流が流れる定電圧信号を入力し、上記定電圧信号に所定の電流値を上限として設定することができる定電圧信号入力手段を有することを特徴とする。
【００２５】
この発明は、請求項７記載の半導体素子の接続状態検査装置に、定電圧信号入力手段を加えたものであり、請求項７記載の接続状態検査のほかに、リークや静電破壊等による接続状態異常の有無を検査することができる。まず、回路基板に実装された半導体素子の測定端子に接続している測定端子パターンとグランド端子との間に、正常な接続状態であれば１０μＡ以下の電流が流れる定電圧信号を入力する。この定電圧信号は、いわゆるダイオードのスレショルド電圧より十分低く、例えば、０．３Ｖ程度の電圧である。また、この定電圧信号は、所定の電流値を上限として設定することができるため、測定端子が比較的小さな抵抗値でグランドと導通してしまっていた場合でも、予測しない大電流が流れて半導体素子に負担をかけることがない。
【００２６】
【発明の実施の形態】
以下、本発明の実施の形態について図面を参照しながら説明する。
【００２７】
（第１の実施の形態）
本発明の半導体素子の接続状態検査装置は、図１ないし図３に示されるように、検査機本体１とクリップ型コネクタ２とを４０芯のフラットリボンケーブル３で接続し、検査機本体１と信号処理装置４とをシリアル伝送ケーブル５で接続したものである。シリアル伝送ケーブル５は、ＲＳ２３２Ｃ規格に準拠したものである。クリップ型コネクタ２は、クリップ型の母体に４０極のプローブピンＰが形成され、プローブピンＰはそれぞれフラットリボンケーブル３の配線と１対１で接続されている（図２）。検査機本体１は、クリップ型コネクタ２のプローブピンＰに上限電流及び上限電圧が設定された信号（定電流定電圧信号と呼ぶ）を入力する電源としての信号入力機能４ａと、あらかじめ指定されたグランドピンＧと各プローブピンＰ間に現れた電圧とグランドピンＧと各プローブピンＰ間を流れる電流を測定する電圧電流測定機能４ｂと（図３）、電圧電流測定機能４ｂにおいて測定されたデータ等を信号処理装置４とやり取りするインターフェース機能を持つ。信号処理装置４は、汎用のパーソナルコンピュータであり、コマンドや数値を入力するキーボード４ｃ、マウス４ｄ及び表示機能として画像表示装置（モニター）４ｅを備え、必要に応じてプリンタ装置等が接続される（図１）。このような構成の接続状態検査装置は、クリップ型コネクタ２により、被測定物をプローブピンＰで挟持するように装着して接続状態を検査する。グランドピンＧのピン番号、上限電流値、上限電圧値等の設定は、キーボード４ｃとマウス４ｄを操作することによって行われる。
【００２８】
図３（ａ）は、本発明の接続状態検査装置の回路構成を示す図であり、図３（ｂ）は、被測定物をクリップ型コネクタ２に装着した断面構成図である。本実施の形態の被測定物は、液晶表示パネルに取り付けられるフレキシブル配線基板ＦＣである。このフレキシブル配線基板ＦＣは、４０ピンのＬＳＩ６が実装されたフレキシブル配線基板ＦＣであり、フレキシブル配線基板ＦＣ上に形成された端子パターン７ａとＬＳＩ６の端子９とがＡＣＦ１０の熱圧着によって固定及び導通されている。ＬＳＩ６の端子９と接続されている端子パターン７ａは、配線７として所定の形状でフレキシブル配線基板ＦＣの端部にまで形成され、端部において電極端子８が形成されている。フレキシブル配線基板ＦＣの電極端子８の間隔と幅は規格化されていることが多く、規格に応じたピッチのコネクタ等に接続される。本発明におけるクリップ型コネクタ２のプローブピンＰのピッチは規格に応じたものであり、クリップ型コネクタ２にフレキシブル配線基板ＦＣの端部を挟むことにより、フレキシブル配線基板ＦＣの電極端子８とクリップ型コネクタ２のプローブピンＰが１対１で接触して導通する。ＬＳＩ６の端子９はＬＳＩ６の内部に形成された２方向の保護ダイオードＤ１，Ｄ２に接続され、これらの保護ダイオードＤ１，Ｄ２によってＬＳＩ６内部の半導体が保護されている。フレキシブル配線基板ＦＣの両端部は、機械的な損傷を受けやすい両端部の配線７をあらかじめダミー配線７ｂとして形成し、隣接するダミー配線７ｂを短絡させている。
【００２９】
次に、本発明の図１に示された構成の半導体素子の接続状態検査装置を使用して、ＬＳＩ６の端子９とフレキシブル配線基板ＦＣの端子パターン７ａとの非導通状態を解析するオープン解析と短絡状態を解析するショート解析を行う方法を以下に例示しながら説明する。
【００３０】
（１．オープン解析）
まず、信号処理装置４にて上限電圧を１５２０ｍＶに、上限電流を５０μＡに設定し、次にマウス４ｄのボタンをクリックして検査を開始させると、検査機本体１からクリップ型コネクタ２のプローブピンＰに順次１５２０ｍＶ，５０μＡの定電圧定電流信号が入力される。検査時に定電圧定電流信号が入力されるプローブピンＰは１箇所のみであり、プローブピンＰの番号順に順次入力されるようになっている。次に、検査機本体１において、定電圧定電流信号が入力されたプローブピンＰに現れる電圧及びグランドを指定されたプローブピンＰとの間に流れる電流を測定する。グランドの指定は、ダイオードＤ１のカソード端子に接続される端子８について行われるが、このグランドを指定する端子８は、他のダイオードのカソード端子にも接続されていてもよく、いわゆる電源端子のグランド端子であってもよい。電圧及び電流の測定中は、信号が入力されない他のプローブピンＰは検査機本体１の内部において一時的にグランドピンＧに接続されるようになっている。一つのプローブピンＰについて電圧及び電流が測定されると、検査機本体１から数値データとして信号処理装置４に伝送される。次に、そのプローブピンＰは信号処理装置４の内部にてグランドピンＧに接続され、次の番号のプローブピンＰのグランド接続を解除して定電圧定電流信号が入力され、電圧及び電流の測定が行われる。このようにして、全てのプローブピンＰについて定電圧定電流信号が入力されたときに現れる電圧及び電流の測定を行い、測定された電圧をＶ１ｎ、電流をＩ１ｎ（ｎはプローブピンＰの番号）とし、プローブピンＰの番号と対応したデータとして信号処理装置４の内部に格納される。
【００３１】
次に、上限電圧を１４８５ｍＶ、上限電流を８１０μＡと設定し、上記と同様に全てのプローブピンＰについて順に電圧及び電流の測定を行い、測定された電圧をＶ２ｎ、電流をＩ２ｎとして信号処理装置４の内部に格納する。次に、信号処理装置４の内部において、格納されたデータをもとに、電流変化に対する電圧変化の傾きｄｎ（ｎはプローブピンＰの番号）を数１式に従って算出する。
【００３２】
ｄｎ＝（Ｖ２ｎ−Ｖ１ｎ）／（Ｉ２ｎ−Ｉ１ｎ）　　　　　　（数１）
【００３３】
全てのプローブピンＰについて傾きｄｎが算出されると、信号処理装置４の液晶表示装置４ｅに表１に示される内容の表が表示される。このとき、あらかじめ同様の電圧及び電流設定において、基準基板の傾きｄｎを測定したデータが基準値として右に並べて表示される。基準基板とは、被測定物に実装されたＬＳＩ６と同じ型及び同じ内部構成のＬＳＩ６を、被測定物と同じフレキシブル配線基板ＦＣに実装したもので、実装状態が良好であることが事前に明らかにされているものである。基準値は、要求される測定精度や製品仕様等によって所定の値（所定の基準値）に設定することが可能である。基準基板に実装されるＬＳＩ６及びフレキシブル配線基板ＦＣは、被測定物のＬＳＩ６及びフレキシブル配線基板ＦＣと同じロットであることが好ましく、また、基準基板の測定は、被測定物と同様の環境（さらに好ましくは、同日かつ同測定器稼動時）において測定されることが好ましい。
【００３４】
【表１】

【００３５】
表１において、傾きｄｎは、電流値の単位をＡ（アンペア）に変換し、電圧値の単位をＶ（ボルト）に変換してから数式１に代入して算出された値である。表１によれば、各プローブピンＰに現れる電流は、設定した電流値と同じ値を示している。すなわち、上限電圧である１５２０ｍＶと１４８５ｍＶを第１の保護ダイオードＤ１に入力したときに流れると予測される電流値よりも、上限電流である５０μＡと８１０μＡの方が小さいため、各プローブピンＰには定電流信号が入力されたことがわかる。第２の保護ダイオードＤ２には逆電圧が入力されるため、電流は流れない。このとき、測定された電圧Ｖ１ｎ，Ｖ２ｎは、それぞれ上限電流が流れたときに第１の保護ダイオードＤ１の両端に現れる電圧と、その上限電流が流れる回路に存在する接続抵抗Ｒｃによる電圧降下分との和である。接続抵抗Ｒｃは、主にＬＳＩ６の端子９、ＡＣＦ１０と端子パターン７ａの接続部分において発生する抵抗成分が支配的であり、ＡＣＦ１０の樹脂成分や導電粒子の性質や、ＡＣＦ１０の加熱加圧条件や、端子９と端子パターン７ａとの間に挟まれる導電粒子の数等に依存する。
【００３６】
図４に、保護ダイオードＤ１，Ｄ２の特性を示す。保護ダイオードＤ１，Ｄ２に限らず、一般的にダイオードは順方向に電圧がかかると、ある所定の電圧（順方向電圧と呼ばれる）Ｖｔｈを境に流れる電流が大きく変化する。しかし、ダイオードの周囲温度が上昇すると、順方向電圧Ｖｔｈが低下し、図４のグラフが全体的に左に移動するように変化する。また、ダイオードに電流を流すループの抵抗値が上昇すると、順方向電圧Ｖｔｈはほぼ変化しないものの、電圧上昇に対する電流上昇率が低下する。換言すると、ある一定の電流変化を得るために必要な電圧上昇分が大きくなるように変化する。ここで、プローブピンＰ番号が８番の測定値に注目すると、被測定物に上限電流８１０μＡを入力したときに現れる電圧が７７５ｍＶであり、同様の条件における基準基板の電圧である６８５ｍＶよりも明らかに大きい値を示している。一方、上限電流５０μＡにおける電圧は、被測定物と基準基板のいずれもほぼ同様の値を示している。これにより、算出された被測定物に対応する傾きｄ８が、基準基板に対応する傾きｄ８よりも明らかに大きい値を示している。これは、８番のプローブピンに接続されている被測定物の内部において、異常な接続抵抗Ｒｃが発生していることを示すと同時に、８番のプローブピンにかかる第１の保護ダイオードＤ１の温度特性等によるものではないことを示す。保護ダイオードＤ１，Ｄ２の温度特性等による電圧の変化があったとしても、傾きｄｎは変化しないからである。したがって、異常と見られる電圧が測定された場合においても、傾きｄｎを算出することにより、異常な接続抵抗Ｒｃが発生しているのか、または第１の保護ダイオードＤ１の持つ特性によるものかを判別することができる。
【００３７】
被測定物において、接続抵抗Ｒｃが増大する要因としては、ＬＳＩ６の端子９とフレキシブル配線基板ＦＣの端子パターン７ａとの間に発生する接続不良であることが多い。特に、ＡＣＦ１０を用いて熱圧着する場合、ＬＳＩ６の端子９とフレキシブル配線基板ＦＣの端子パターン７ａとの間に挟まれる導電粒子の数が、通常の接着時より少なくなることも確率的に発生し得るため、導電粒子による接続抵抗Ｒｃが通常より大きくなってしまうこともある。また、ＡＣＦ１０の種類、端子パターン７ａの面積及び熱圧着工程との関連において、硬化後のＡＣＦ１０や端子パターン７ａに微小なクラック（亀裂）が発生することもある。これらによる接続不良は、完全な断線とはならずに、数Ωから数ｋΩ程度の抵抗成分を持った接続状態となる。一方、傾きｄｎは、第１の保護ダイオードＤ１の動作抵抗と接続抵抗Ｒｃの和を示すため、被測定物の傾きｄｎと基準基板の傾きｄｎとの差△ｄｎを求めることにより、異常な接続抵抗Ｒｃを算出することができる。すなわち、傾きｄｎの単位はΩ（オーム）であるため、それぞれの傾きｄｎはそれぞれの接続抵抗値を示し、傾きの差△ｄｎは被測定物の接続抵抗Ｒｃと基準基板の接続抵抗Ｒｃとの差を示すため、傾きの差△ｄｎは異常に発生した接続抵抗Ｒｃとみなすことができる。表１において、８番のプローブピンＰにおける傾きの差△ｄ８は、約１０５．３となっている。したがって、８番のプローブピンＰからグランドピンＧまでの回路に約１０５．３Ωの異常な接続抵抗Ｒｃが発生していることが分かる。
【００３８】
傾きｄｎ及び接続抵抗Ｒｃ（すなわち、傾きの差△ｄｎ）を算出するにあたり、測定による誤差の影響を少なくするためには、最大上限電流値と最小上限電流値の比を大きくすることが望ましく、好ましくは、最大上限電流値を最小上限電流値の２倍以上２０倍程度までとする。また、検査時における第１もしくは第２の保護ダイオードＤ１，Ｄ２への負担軽減と測定器に要求される測定精度の緩和の観点から、最大上限電流値は１０ｍＡ以下、最小上限電流値は１０μＡ以上とすることが好ましい。
【００３９】
（２．ショート解析）
表１のプローブピンＰの番号が１番から５番と３３番から４０番において、被測定物と基準基板の電流値が共に０を示し、電圧値が共に上限電圧を示しているのは、フレキシブル配線基板ＦＣがクリップ型コネクタ２よりも幅が小さいため、１番から５番と３３番から４０番のプローブピンＰはフレキシブル配線基板ＦＣの両端からはみ出た部分のプローブピンＰに相当し、何も接続されていないことを示す。また、プローブピンＰの番号が６番、７番、３０番、３１番及び３２番において、上限電流値が小さいときに電圧値が０ｍＶを示し、上限電流値が大きいときに電圧値が５ｍＶや１０ｍＶの微小な値を示しているのは、６番と７番との間、３０番と３１番との間、及び３１番と３２番との間が低抵抗のショート状態であると考えられる。本実施の形態におけるフレキシブル配線基板ＦＣは、機械的な損傷を受けやすい両端部の配線７をあらかじめダミー配線７ｂとして形成し、隣接するダミー配線７ｂを短絡させた形状としているため、異常なショート状態ではないと判断する。また、表１の９番から２９番のプローブピンＰは、正常な接続であると考えられる値を示しているが、第１の保護ダイオードＤ１の動作抵抗と同程度の抵抗値を持つリーク状態や第１の保護ダイオードＤ１の静電破壊状態である可能性も考えられる。これらのような状態の詳しい解析方法を以下に示す。
【００４０】
図４において、この順方向電圧Ｖｔｈより小さい電圧にて流れる電流は、ほぼ０を示しているように見えるが、実際には電圧に応じた微小な電流が流れている。そこで、信号処理装置４にて順方向電圧Ｖｔｈより小さい電圧として上限電圧を２５０ｍＶに、上限電流を１０μＡに設定し、被測定物に対して検査を開始する。このとき、上限電圧は第１の保護ダイオードＤ１の順方向電圧Ｖｔｈよりも十分低い電圧であるため、この第１の保護ダイオードＤ１に流れる電流は０．１μＡにも満たないと予想されている。このときの検査結果を表２に示す。
【００４１】
【表２】

【００４２】
表２において、２０番から２２番及び２６番と２７番を除き、９番から２９番までのプローブピンＰは、電圧値が２５０ｍＶ、電流値が０．１μＡを表示しているため、正常な接続状態であることが予想される。また、８番のプローブピンＰには上述したように約１０５．３Ωの接続抵抗Ｒｃが発生しているが、第１の保護ダイオードＤ１に流れる電流が微小であるため、この接続抵抗Ｒｃにおいて有効な電圧降下が測定されず、正常な接続状態であると予想されるプローブピンと同様な、電圧値（２５０ｍＶ）及び電流値（０．１μＡ）が表示されている。また、１番から５番と３３番から４０番は、電流値が０を示し、電圧値が上限電圧（２５０ｍＶ）を示しており、オープン解析時と同様の結果が得られたため、これまでの検査結果によればこのプローブピンに何も接続されていないという予想が得られる。また、６番、７番、３０番、３１番及び３２番はダミー配線７ｂであるため、電圧値が０ｍＶ、電流値が１０μＡを表示し、オープン解析時と同様の結果が得られた。また、２６番と２７番において電流値が０．３μＡを示し、２０番と２２番において電流値が０．４μＡを示し、２１番において電流値が０．５μＡを表示し、これらの番号の電圧値はすべて２５０ｍＶを表示している。０．１μＡ程度が測定される環境（分解能）において測定された０．１μＡに対して、同環境（同分解能）にて測定された０．３μＡや０．４μＡの電流は、明らかに有意差を示している。したがって、これらのプローブピンＰには、第１の保護ダイオードＤ１に流れる電流のほかに何らかの電流が流れていると予想される。
【００４３】
次に、信号処理装置４にて上限電圧を−２５０ｍＶに、上限電流を１０μＡに設定し、すなわち入力信号の極性を逆にして同様の検査を行う。上限電圧の極性を逆に設定（すなわち負の電圧を設定）すると、信号処理装置４の内部において電流源及び電流計の極性は自動的に逆となるように設定されるため、電流値は絶対値で表示され、入力電流の向きも逆となる。このとき、正常状態であれば第１の保護ダイオードＤ１には逆電圧が入力されるため、第１の保護ダイオードＤ１には電流が流れず、順方向に電圧が入力される第２の保護ダイオードＤ２に電流が流れることとなる。このときの検査結果を表３に示す。
【００４４】
【表３】

【００４５】
表３において、１２番のプローブピンＰには０．２μＡの電流が流れている。１２番を除き、表２において正常な接続状態と予想されたプローブピンＰに流れる電流が０．１μＡを示していることから、１２番のプローブピンＰには第２の保護ダイオードＤ２に流れる電流のほかに何らかの異常電流が流れていることが予想される。１２番に隣接する１１番と１３番のプローブピンＰには、異常な電流値が見られないことから、この異常電流は、マイグレーション等による隣接端子へのリーク（電流の漏れ）によるものではないと考えられる。また、表２において、１２番のプローブピンＰの電流値（０．１μＡ）は表２において正常な接続状態と予想されたプローブピンＰの電流値と同じ値を示しているため、第１の保護ダイオードＤ１は静電破壊等によってダイオードとしての機能を失い、抵抗成分として機能しており、その抵抗成分が本来第１の保護ダイオードＤ１が持つ動作抵抗と同程度であったと考えられる。さらに、第２の保護ダイオードＤ２に順電圧が入力された場合、正常な状態であれば第１の保護ダイオードＤ１は逆電圧入力状態であるため電流が流れないはずであるにも関わらず、第１の保護ダイオードＤ１が抵抗成分として機能しているため、第２の保護ダイオードＤ２を流れる電流のほか、第２の保護ダイオードＤ２の両端に現れる電圧と静電破壊された第１の保護ダイオードＤ１における抵抗成分に応じた電流が１２番のプローブピンＰに流れる。これにより、表３における１２番のプローブピンＰの電流値は、表２において正常な接続状態と予想されたプローブピンＰの電流値よりも大きい値を示していると考えられる。
【００４６】
また、表３によれば、２６番と２７番のプローブピンには表２と同じく０．３μＡの電流が流れている。これは２６番と２７番との間に抵抗成分を持つリークが発生しているか、もしくは２６番と２７番にかかる保護ダイオードＤ１，Ｄ２が全て静電破壊されて全て同じ値の抵抗成分を持っていることが予想される。しかし、後者の状態となる確率は非常に低いと考えられるため、このような現象は隣接端子９，９間に抵抗成分を持つリークが発生したと考えられる。正常な状態であると考えられるプローブピンＰに流れる電流、すなわち第１もしくは第２の保護ダイオードＤ１，Ｄ２に流れる電流は、０．１μＡであるため、２６番と２７番の間に発生したリーク電流は０．２μＡであると考えられ、ショート解析の検査時にかかる電圧の絶対値が２５０ｍＶであることから、２６番と２７番のプローブピンＰの間に１．２５ＭΩ程度の抵抗成分が発生していると考えられる。
【００４７】
また、表３によれば、２０番と２２番のプローブピンＰには表２と同じく０．４μＡの電流が流れているが、２１番のプローブピンＰには表２における電流値より低い電流（０．４μＡ）が流れている。２０番と２２番については、入力信号の極性を逆にしても同じ大きさの電流が流れるため、２０番と２１番との間及び２２番と２１番との間に少なくとも抵抗成分を持つリークが発生していると予想される。さらに、２１番のプローブピンＰに流れる電流が入力信号の極性によって変化し、負の極性の信号入力時には電流が減少しているため、２１番のプローブピンＰにかかる第２の保護ダイオードＤ２が静電破壊等によってダイオードとしての機能を失い、抵抗成分として機能していることが予想される。すなわち、２１番のプローブピンＰにかかる端子９は、２つの保護ダイオードＤ１，Ｄ２のうち一つ（すなわち第２の保護ダイオードＤ２）が抵抗成分として機能し、さらに両隣の２０番と２２番のプローブピンＰにかかる端子９との間にリークが同時に発生していると考えられる。このとき、正常な保護ダイオードＤ１，Ｄ２に流れる電流は０．１μＡであるため、リークによる電流は０．３μＡであり、抵抗成分として機能する第２の保護ダイオードＤ２に流れる電流は０．１μＡであると考えられる。検査時に入力される電圧値の絶対値が２５０ｍＶであることから、２０番と２１番との間及び２１番と２２番との間に８３０ｋΩ程度の抵抗成分が発生し、さらに、２１番のプローブピンＰにかかる端子９の第２の保護ダイオードＤ２は、静電破壊等によって２．５ＭΩ程度の抵抗成分として機能していると考えられる。
【００４８】
（第２の実施の形態）
本実施の形態は、第１の実施の形態における半導体素子の接続状態検査装置を信頼性試験の評価に用いたものである。本実施の形態において、信頼性試験は、フレキシブル配線基板ＦＣにＬＳＩ６を実装したＴＣＰ（Ｔａｐｅ　Ｃａｒｒｉｅｒ　Ｐａｃｋａｇｅ）と呼ばれる半導体製品について行う試験であり、過酷な温度及び湿度環境下において所定の時間動作もしくは所定の時間放置した後、半導体製品に不具合が発生しないかを確認するものである。試験方法は、温度が６０℃、湿度が９０％に保たれた恒温槽内において半導体製品を動作状態（通電状態）とし、８２０時間経過後に接続抵抗値を測定するもの（方法Ａとする）と、恒温槽内において半導体製品を動作状態とし、温度を−３０℃と７０℃との間で周期的に変化させて８００サイクル経過後に接続抵抗値を測定するもの（方法Ｂとする）との２種類について行った。方法Ａ、方法Ｂともに、試験開始直前に常温（温度２５℃湿度２０％）において接続抵抗値を測定する。接続抵抗値の測定方法は、第１の実施の形態におけるオープン解析時と同様の手法であり、上限電圧が８００ｍＶ程度、上限電流が１ｍＡ及び４ｍＡの２種類の定電流信号を入力したときに各プローブピンＰに現れる電圧を測定し、電流変化に対する電圧変化の傾きから接続抵抗値を算出するものである。本実施の形態においては、ＬＳＩ６の端子９から任意に２つの端子９，９を選択し、２つの半導体製品においてそれぞれこの２端子９，９の接続抵抗Ｒｃの変化を評価した。それぞれの方法における評価結果を表４に示す。
【００４９】
【表４】

【００５０】
表４によれば、全ての端子について、接続抵抗値の変化が１Ω以内であるという結果が得られ、この半導体製品は良好であるという判断が得られた。
【００５１】
本実施の形態における信頼性試験は一つの例であり、信頼性試験の条件や評価対象の数量等については製品や製造者によって様々であるが、本実施の形態のように接続抵抗値を評価することにより、保護ダイオードＤ１，Ｄ２の温度特性による検査時出力電圧への影響を考慮する必要がなくなり、検査精度を高めることができる。また、信号処理装置４はパーソナルコンピュータによって入力信号の制御とデータの処理を行うため、操作が容易であり、大量の信頼性試験を効率よく安価に行うことができる。
【００５２】
【発明の効果】
本発明の半導体素子の接続状態検査方法及び接続状態検査装置によれば、複数種類の定電流信号を半導体素子内部の保護ダイオードに入力したときに現れる端子電圧をそれぞれ測定し、入力電流の変化に対する電圧変化の傾きを任意の基準値と比較して接続状態の良否を判定するため、温度特性等の保護ダイオード固有の特性による良否判定への影響を減少させ、詳細な検査を行うことができる。また、複数種類の定電流信号の最大値と最小値の比を２倍以上２０倍以下とすれば、さらに高精度に検査を行うことができる。また、上記複数種類の定電流信号は、１０μＡ以上かつ１０ｍＡ以下であるため、検査時における保護ダイオードの損傷を防止しつつ、かつ電流計測及び電圧計測に高精度を要しないで、安価に検査系統を組むことができる。また、正常な接続状態であれば１０μＡ以下の電流が流れることが期待される定電圧信号を測定端子パターンとグランド端子との間に入力して流れる電流を測定することにより、隣接端子へのリークもしくは保護ダイオードの静電破壊によって引き起こされる微小な電流を検出することができるため、これらの状態の有無を容易に判定することができる。さらに、被測定端子以外の端子の電位をグランド電位にした状態にて検査するため、半導体素子の内部において測定端子に接続されている保護ダイオードの位置が不明であった場合でも検査することができる。また、被測定端子以外の端子を介して外部からノイズが加えられることがなく、高い検査精度を保つことができる。また、入力信号の極性を逆にして同様の検査をすることで、隣接端子へのリークもしくは保護ダイオードの静電破壊等の状態を判別することができる。これにより、安価かつ簡単な検査系統を用いて全ての端子に対する接続状態の検査を高精度に行うことができる。
【００５３】
【図面の簡単な説明】
【図１】本発明の半導体素子の接続状態検査装置の構成例を示す図
【図２】本発明の半導体素子の接続状態検査装置におけるクリップ型コネクタの斜視図
【図３】本発明の半導体素子の接続状態検査装置の回路構成図
【図４】保護ダイオードの特性を示す図
【図５】従来の半導体素子の接続状態検査装置における第一の例の構成図
【図６】従来の半導体素子の接続状態検査装置における第二の例の構成図
【符号の説明】
１　　　検査機本体
２　　　クリップ型コネクタ
３　　　フラットリボンケーブル
４　　　信号処理装置
４ａ　　信号入力機能
４ｂ　　電圧電流測定機能
４ｃ　　キーボード
４ｄ　　マウス
４ｅ　　画像表示装置
５　　　シリアル伝送ケーブル
６　　　ＬＳＩ
７　　　配線
７ａ　　端子パターン
７ｂ　　ダミー配線
８　　　電極端子
９　　　端子
１０　　ＡＣＦ
ＦＣ　　フレキシブル配線基板
Ｇ　　　グランドピン
Ｐ　　　プローブピン
Ｒｃ　　接続抵抗
Ｖｔｈ　順方向電圧
Ｄａ，Ｄｂ，Ｄｘ　保護ダイオード（寄生ダイオード）
ｔ１，ｔ２，１０９（１），１０９（２）　半導体素子の端子
１０９（３）　グランド端子
Ｒｓ　　　サブストレート抵抗[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor element connection state inspection method and a semiconductor element connection state inspection apparatus for electrically inspecting the connection state of terminals of a semiconductor element mounted on a circuit board.
[0002]
[Prior art]
In recent years, with the miniaturization and high performance of electronic devices, semiconductor devices frequently used in electronic devices tend to have higher functions, the density of terminals of semiconductor devices has been increasing, and the terminal spacing of semiconductor devices has been extremely narrow. It has become something. In order to mount such a semiconductor element having an extremely narrow terminal interval on a circuit board, thermocompression bonding using an anisotropic conductive resin film (ACF) is effective instead of soldering. In the anisotropic conductive resin film (ACF), conductive particles are dispersed in an adhesive having an insulating property, and the conductive particles have conductivity in a thickness direction by heating and pressing in a thickness direction (connection direction), It is a paste-like or film-like adhesive having an insulating property in a plane direction (a direction other than the connection direction). When this anisotropic conductive resin film is arranged on a circuit board and the semiconductor element is mounted by thermocompression bonding, conductive particles are sandwiched between the terminals of the semiconductor element and the terminal patterns formed on the circuit board. Thus, the terminals of the semiconductor element and the terminal patterns of the circuit board are electrically connected.
[0003]
On the other hand, a circuit board called TCP (Tape Carrier Package) in which a semiconductor element is mounted on a resin film substrate is mounted on another circuit board from the viewpoint of high-density mounting of components as electronic devices become smaller. There is a mounting method called a TAB (Tape Automated Bonding) method. TCP is a method that has flexibility and can effectively utilize the mounting space of a semiconductor element such as a liquid crystal display by bending and fixing after TAB mounting. In mounting an element on a TCP film substrate, thermocompression bonding using the above-described anisotropic conductive resin film is mainly used.
[0004]
After the semiconductor element is thermocompression-bonded to the film substrate, the connection state of the semiconductor element is inspected. As a method of inspecting the connection state of the semiconductor element, as shown in FIG. 5, a protection diode (or a parasitic diode) inside the semiconductor element is used. A constant current is applied to Dx, and a voltage appearing between the terminals t1 and t2 of the semiconductor element at both ends of the protection diode is measured. If the voltage is equal to or lower than a predetermined voltage (0.42 V in FIG. 5), a short circuit or another predetermined voltage (1.0 V in FIG. 5) or more, there is known a method of determining that it is open.
[0005]
FIG. 6 shows another known method for inspecting the connection state of a semiconductor element (see US Pat. No. 5,554,928). This means that two terminals other than the ground terminal are arbitrarily selected from the terminals of the semiconductor element, and a constant voltage of, for example, 0.9 V is input between the first terminal 109 (1) and the ground terminal 109 (3). Then, a current flows through the first parasitic diode Da and the substrate resistance Rs interposed between the first terminal 109 (1) and the ground terminal 109 (3) inside the semiconductor. When the forward voltage of the first parasitic diode Da is 0.7 V, a voltage of 0.2 V appears across the substrate resistor Rs. Next, when a constant voltage of, for example, 1.2 V is input between the second terminal 109 (2) and the ground terminal 109 (3), the constant voltage is applied between the second terminal 109 (2) and the ground terminal 109 (3) inside the semiconductor. When a current flows through the intervening second parasitic diode Db and the substrate resistor Rs, and the forward voltage of the second parasitic diode Db is 0.7 V, a voltage of 0.5 V is applied across the substrate resistor Rs. appear. For this reason, the voltage appearing at both ends of the first parasitic diode Da changes from 0.7 V to 0.4 V, and the current flowing through the first parasitic diode Da is greatly reduced. Therefore, by comparing the amount of decrease in the current value detected by the ammeter 406 connected to the first terminal t1 with the amount of decrease in the current value in the semiconductor element connected in a favorable state, the first The connection state of the terminal t1 can be determined.
[0006]
[Problems to be solved by the invention]
However, a method shown in FIG. 5 in which a constant current is applied to the protection diode Dx inside the semiconductor and the voltage appearing between the terminals t1 and t2 of the semiconductor element at both ends of the protection diode Dx is measured, the method shown in FIG. In consideration of the difference and the voltage change due to the temperature characteristic, the determination level range has to be widened. For example, when a constant current of 10 μA is input, the voltage between the measurement terminal t1 and the ground terminal t2 is open when the voltage is 1.0 V or more, and short-circuited when the voltage is 0.42 V or less. Is set within a wide range of 0.58V. If the forward voltage of the protection diode Dx is set to 0.7 V, the voltage drop due to the connection resistance is less than 0.3 V even if the connection resistance is less than 30 kΩ. Therefore, the voltage appearing between the measurement terminal t1 and the ground terminal t2 is less than 1.0 V, and it is determined that the voltage is good. If the measurement terminal t1 leaks with the adjacent non-measurement terminal, the voltage drop due to the leak resistance exceeds 0.42 V even if there is a leak resistance exceeding 42 kΩ. In this case exceeds 0.42 V, and is judged to be good. In the use of a semiconductor device such as an LSI, it is usually expected that a malfunction occurs due to the presence of an unexpected connection resistance of 25 kΩ or a leak resistance of 45 kΩ. Malfunctions are often caused by resistance and leak resistance.
[0007]
In addition, with the recent increase in the number of functions of semiconductor elements and the miniaturization of products, the terminal interval (pitch) and wiring interval of the semiconductor elements tend to be narrow, and thus the occurrence of migration is a problem. In addition, in order to cope with the narrowing of the terminal interval, it has been frequently used in recent years to connect the terminal of the semiconductor element to the substrate using the ACF. However, between the terminals where the conductive particles dispersed in the ACF are close to each other. Leakage may occur by lining up. On the other hand, the area contributing to the conduction of the terminals also tends to be narrowed similarly to the terminal interval, and the number of conductive particles of the ACF in contact with the terminals may decrease and the connection resistance value may increase. Since the resistance value between the two terminals at which the migration or the leak state due to the ACF is caused, or the connection resistance value increased due to the shortage of the conductive particles in the terminal area is several hundred kΩ to several tens MΩ, it may be a cause of malfunction. However, it has been difficult to detect by the conventional inspection method as described above.
[0008]
On the other hand, in the method of observing the change in the current flowing through the parasitic diodes Da and Db inside the semiconductor as shown in FIG. 6, different voltages are simultaneously input to the two terminals 109 (1) and 109 (2) at the time of inspection. This necessitates a complicated inspection circuit configuration. In addition, since the substrate resistance Rs usually has a small resistance value, it is necessary to input a relatively large inspection current in order to cause a detectable voltage drop, and this inspection current may damage the semiconductor element. There was also nature. Further, the current caused by the migration and the leak due to the ACF is very small compared to the current flowing in the inspection method shown in FIG.
[0009]
Therefore, an object of the present invention is not only to determine whether the connection between the terminal of the semiconductor element and the circuit board is open or short, but also to inspect the connection state of the terminal of the semiconductor element in detail, and at the time of inspection, Provided are a method and an apparatus for inspecting a connection state of a semiconductor element, which can reduce the load on the semiconductor element by reducing the current flowing therein, and at the same time provide high inspection accuracy and can be realized with an inexpensive configuration. It is in.
[0010]
[Means for Solving the Problems]
In order to solve the above-mentioned problem, a method for inspecting a connection state of a semiconductor device according to claim 1 of the present invention is a method for measuring a semiconductor device in which a terminal of a semiconductor device is mounted on a terminal pattern on a circuit board and connected to a measurement terminal of the semiconductor device. By inputting an electrical signal between the terminal pattern and the ground terminal, a forward current flows through the protection diode that is connected in series between the measurement terminal and the ground terminal inside the semiconductor device, and appears between the measurement terminal pattern and the ground terminal. In the semiconductor element connection state inspection method for measuring a voltage, the electric signal is a constant current signal in a voltage range larger than a forward voltage of the protection diode and smaller than a predetermined upper limit voltage, and a plurality of types of constant current signals are input. The voltage between the measurement terminal pattern and the ground terminal, which appears when the By reference value and the comparison and judging the quality of the connection between the measuring terminal pattern and the measurement terminal.
[0011]
According to the present invention, a plurality of types of constant current signals are input to the measurement terminal pattern, a current flows through the protection diode, a voltage appearing between the measurement terminal pattern and the ground terminal is measured, and a slope of a voltage change with respect to a change in the input current is measured. Is calculated. Since the voltage of the input constant current signal is larger than the forward voltage of the protection diode, the slope of the voltage change with respect to the change of the input current is the slope of the area larger than the forward voltage in the VI characteristic of the protection diode and the measurement of the current input portion. It shows the sum of the resistance component of the circuit from the terminal pattern to the ground terminal which is the current output part. Since the resistance component is dominated by the connection resistance between the measurement terminal and the measurement terminal pattern, the slope of the voltage change with respect to the change in the input current is compared with a predetermined reference value, so that the connection between the measurement terminal and the measurement terminal pattern is determined. The quality of the connection state can be determined.
[0012]
According to a second aspect of the present invention, a semiconductor element connection state inspection method is based on the first aspect of the present invention, wherein the highest current value of the plurality of types of constant current signals is at least twice the lowest current value. It is not more than 20 times.
[0013]
According to this invention, the gradient of the voltage change with respect to the change of the input current is accurately obtained by setting the highest current value among the plurality of types of constant current signals to be at least twice and at most 20 times the lowest current value. be able to.
[0014]
According to a third aspect of the present invention, there is provided a semiconductor element connection state inspection method, based on the first or second aspect, wherein the highest current value of the plurality of types of constant current signals is 10 mA or less. And the lowest current value is 10 μA or more.
[0015]
According to the present invention, first, by setting the upper limit value of the plurality of types of constant current signals to 10 mA, it is possible to prevent a load on the protection diode through which the constant current signal flows during inspection to be increased. In addition, by setting the lower limit of the plurality of types of constant current signals to 10 μA, it is possible to prevent the accuracy required for a measuring device for measuring minute current and voltage values from becoming too high.
[0016]
According to a fourth aspect of the present invention, there is provided a semiconductor element connection state inspection method based on the first to third aspects of the present invention, wherein the reference value is such that the same semiconductor element as the semiconductor element to be measured is normally mounted on the circuit board. In a test environment equivalent to the test environment of the semiconductor element to be measured, a voltage change with respect to the current change is measured, and a slope of the voltage change with respect to the current change is obtained. .
[0017]
According to the present invention, a semiconductor element identical to the semiconductor element to be measured is normally mounted on a circuit board, and a reference value is obtained from a result measured in an inspection environment equivalent to the inspection environment of the semiconductor element to be measured. Since the inclination is calculated, the influence of the characteristic characteristic of the semiconductor element to be measured among the results measured at the time of the actual connection state inspection can be reduced, and the inspection accuracy of the connection state can be improved.
[0018]
According to the method for inspecting a connection state of a semiconductor device according to the fifth aspect of the present invention, a current of 10 μA or less flows in a normal connection state following the method for inspecting a connection state of a semiconductor element according to the first to fourth aspects. It is characterized in that a constant voltage is input between the measurement terminal pattern and the ground terminal, and a flowing current is measured to determine whether there is a leak to an adjacent terminal or the electrostatic breakdown of the protection diode.
[0019]
According to the present invention, in a normal connection state, a constant voltage at which a current of 10 μA or less flows is input between the measurement terminal pattern and the ground terminal, and the current flowing is measured. If there is leakage to the adjacent terminal or electrostatic breakdown of the protection diode, more current than expected under normal connection conditions will flow. By detecting this, leakage to the adjacent terminal or protection diode will occur. The presence or absence of electrostatic breakdown can be determined. In particular, when currents flow through unexpected abnormal routes due to migration due to narrowing of the pitch of the terminals of the semiconductor element or electrostatic breakdown of the protection diode, a forward voltage is input to the currents flowing through these abnormal routes. It is empirically known that the value is very small as compared with the current flowing through the protection diode. For example, if a constant voltage of 0.9 V is input when the resistance component of the abnormal route is 10 MΩ, the current flowing through the protection diode is several tens mA while the current flowing through the abnormal route is 0.09 μA. It becomes. 0.09 μA is a very small value for several tens of mA, and even if a difference of about 0.09 μA is observed, it may be considered as a range of the measurement error. On the other hand, when a constant voltage of, for example, 0.3 V is input, the current flowing through the protection diode becomes 10 μA or less, and the current flowing through the abnormal route becomes 0.03 μA. It is relatively easy to detect a difference of 0.03 μA as a significant difference with respect to a current of 10 μA or less in a usual ammeter.
[0020]
According to a sixth aspect of the present invention, there is provided a method for inspecting a connection state of a semiconductor device according to the first to fifth aspects, wherein all terminals except the measurement terminal are connected to ground. Features.
[0021]
According to the present invention, since all the terminals except the measurement terminal are connected to the ground, the inspection can be performed even when the position of the protection diode connected to the measurement terminal inside the semiconductor element is unknown. In addition, noise is not added from outside via the non-measurement terminal, and high inspection accuracy can be maintained.
[0022]
According to a seventh aspect of the present invention, there is provided a semiconductor element connection state inspection apparatus, wherein a plurality of types of constant current signals are supplied between a ground terminal and a measurement terminal pattern connected to a measurement terminal of a semiconductor element mounted on a circuit board. Input, the constant current signal is a signal input means which is also a constant voltage signal having a set upper limit voltage, a voltage / current measuring means for measuring the voltage and current between the measurement terminal pattern and the ground terminal, and It is characterized in that it has a quality judgment means for determining the slope of the voltage change, comparing it with a predetermined reference value, and judging the quality of the connection between the measurement terminal and the measurement terminal pattern.
[0023]
According to the present invention, first, a plurality of types of constant current signals are input from the signal input means between the measurement terminal pattern connected to the measurement terminal of the semiconductor element mounted on the circuit board and the ground terminal, The current measuring means measures the voltage between the measurement terminal pattern and the ground terminal when each constant current signal is input. Next, the pass / fail determination means calculates the slope of the voltage change with respect to the change in the input current, compares the slope with the reference value, and determines the quality of the connection between the measurement terminal and the measurement terminal pattern based on the difference from the reference value. Since the connection status is determined based on the value of the slope of the voltage change with respect to the change in the input current, it is not necessary to consider the voltage difference in the design of the protection diode or the voltage change due to temperature characteristics, and high inspection accuracy is maintained. be able to.
[0024]
According to an eighth aspect of the present invention, based on the premise of the seventh aspect, a semiconductor element connection state inspection apparatus includes a measurement terminal pattern and a ground terminal connected to a measurement terminal of a semiconductor element mounted on a circuit board. A constant voltage signal input means capable of inputting a constant voltage signal through which a current of 10 μA or less flows in a normal connection state, and setting a predetermined current value as an upper limit to the constant voltage signal. Features.
[0025]
According to the present invention, a constant voltage signal input means is added to the semiconductor element connection state inspection apparatus according to the seventh aspect. The presence or absence of a status abnormality can be inspected. First, a constant voltage signal through which a current of 10 μA or less flows in a normal connection state between a measurement terminal pattern connected to a measurement terminal of a semiconductor element mounted on a circuit board and a ground terminal. This constant voltage signal is sufficiently lower than a so-called diode threshold voltage, for example, a voltage of about 0.3V. In addition, since the constant voltage signal can be set with a predetermined current value as an upper limit, even when the measurement terminal is electrically connected to the ground with a relatively small resistance value, an unexpected large current flows and There is no burden on the device.
[0026]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention will be described with reference to the drawings.
[0027]
(First Embodiment)
As shown in FIGS. 1 to 3, the semiconductor device connection state inspection apparatus of the present invention connects an inspection machine main body 1 and a clip type connector 2 with a 40-core flat ribbon cable 3, and The signal processing device 4 is connected with a serial transmission cable 5. The serial transmission cable 5 complies with the RS232C standard. The clip-type connector 2 has a 40-pin probe pin P formed on a clip-type mother body, and each probe pin P is connected one-to-one with the wiring of the flat ribbon cable 3 (FIG. 2). The inspection machine main body 1 has a signal input function 4a as a power supply for inputting a signal (referred to as a constant current / constant voltage signal) in which an upper limit current and an upper limit voltage are set to the probe pin P of the clip type connector 2, and has a predetermined function. A voltage / current measurement function 4b for measuring a voltage appearing between the ground pin G and each probe pin P and a current flowing between the ground pin G and each probe pin P (FIG. 3), and data measured by the voltage / current measurement function 4b And the like with the signal processing device 4. The signal processing device 4 is a general-purpose personal computer, and includes a keyboard 4c for inputting commands and numerical values, a mouse 4d, and an image display device (monitor) 4e as a display function, and a printer device or the like is connected as necessary ( (Fig. 1). In the connection state inspection apparatus having such a configuration, the object to be measured is mounted so as to be held between the probe pins P by the clip-type connector 2, and the connection state is inspected. The setting of the pin number, the upper limit current value, the upper limit voltage value, and the like of the ground pin G is performed by operating the keyboard 4c and the mouse 4d.
[0028]
FIG. 3A is a diagram showing a circuit configuration of the connection state inspection device of the present invention, and FIG. 3B is a cross-sectional configuration diagram in which an object to be measured is mounted on the clip connector 2. The device under test in the present embodiment is a flexible wiring board FC attached to a liquid crystal display panel. This flexible wiring board FC is a flexible wiring board FC on which a 40-pin LSI 6 is mounted, and the terminal pattern 7a formed on the flexible wiring board FC and the terminals 9 of the LSI 6 are fixed and conducted by the thermocompression bonding of the ACF 10. ing. The terminal pattern 7a connected to the terminal 9 of the LSI 6 is formed as a wiring 7 in a predetermined shape to the end of the flexible wiring board FC, and the electrode terminal 8 is formed at the end. The interval and width of the electrode terminals 8 of the flexible wiring board FC are often standardized, and are connected to a connector or the like having a pitch according to the standard. The pitch of the probe pins P of the clip-type connector 2 according to the present invention conforms to the standard, and by sandwiching the end of the flexible wiring board FC between the clip-type connector 2 and the electrode terminal 8 of the flexible wiring board FC, The probe pins P of the connector 2 make one-to-one contact and conduct. The terminal 9 of the LSI 6 is connected to two-way protection diodes D1 and D2 formed inside the LSI 6, and the semiconductor inside the LSI 6 is protected by these protection diodes D1 and D2. At both ends of the flexible wiring board FC, the wirings 7 at both ends that are easily damaged by mechanical damage are formed in advance as dummy wirings 7b, and the adjacent dummy wirings 7b are short-circuited.
[0029]
Next, an open analysis for analyzing the non-conduction state between the terminal 9 of the LSI 6 and the terminal pattern 7a of the flexible wiring board FC using the semiconductor element connection state inspection apparatus having the configuration shown in FIG. A method of performing a short-circuit analysis for analyzing a short-circuit state will be described below by way of example.
[0030]
(1. Open analysis)
First, the signal processor 4 sets the upper limit voltage to 1520 mV and the upper limit current to 50 μA, and then starts the test by clicking the button of the mouse 4 d. A constant voltage constant current signal of 1520 mV and 50 μA is sequentially input to P. The probe pins P to which the constant voltage / constant current signals are input at the time of inspection are provided only at one place, and are sequentially input in the order of the probe pin P numbers. Next, in the tester main body 1, the voltage appearing at the probe pin P to which the constant voltage / constant current signal has been input and the current flowing between the probe pin P and the designated ground are measured. The ground is specified for the terminal 8 connected to the cathode terminal of the diode D1, but the terminal 8 for specifying the ground may also be connected to the cathode terminal of another diode. It may be a terminal. During the measurement of the voltage and the current, the other probe pins P to which no signal is input are temporarily connected to the ground pins G inside the inspection apparatus main body 1. When a voltage and a current are measured for one probe pin P, the voltage and the current are transmitted as numerical data from the tester main body 1 to the signal processing device 4. Next, the probe pin P is connected to the ground pin G inside the signal processing device 4, the ground connection of the next probe pin P is released, and a constant voltage / constant current signal is input. A measurement is taken. In this way, the voltage and current appearing when the constant voltage / current signal is input for all the probe pins P are measured, and the measured voltage is V1n and the current is I1n (n is the number of the probe pin P). The data is stored in the signal processing device 4 as data corresponding to the number of the probe pin P.
[0031]
Next, the upper limit voltage is set to 1485 mV, the upper limit current is set to 810 μA, and the voltage and current are sequentially measured for all the probe pins P in the same manner as described above, and the measured voltage is set to V2n and the current is set to I2n. Stored inside. Next, inside the signal processing device 4, based on the stored data, the gradient dn (n is the number of the probe pin P) of the voltage change with respect to the current change is calculated in accordance with Equation 1.
[0032]
dn = (V2n-V1n) / (I2n-I1n) (Equation 1)
[0033]
When the inclination dn is calculated for all the probe pins P, a table having the contents shown in Table 1 is displayed on the liquid crystal display device 4e of the signal processing device 4. At this time, at the same voltage and current setting, data obtained by measuring the inclination dn of the reference substrate is displayed side by side as a reference value. The reference board is an LSI 6 of the same type and the same internal configuration as the LSI 6 mounted on the device under test mounted on the same flexible wiring board FC as the device under test, and it is clear in advance that the mounting state is good. It is what is being done. The reference value can be set to a predetermined value (predetermined reference value) according to required measurement accuracy, product specifications, and the like. The LSI 6 and the flexible wiring board FC mounted on the reference substrate are preferably in the same lot as the LSI 6 and the flexible wiring substrate FC of the device under test, and the measurement of the reference substrate is performed in the same environment as the device under test (further, Preferably, it is measured on the same day and at the time of operation of the measuring instrument).
[0034]
[Table 1]

[0035]
In Table 1, the slope dn is a value calculated by converting the unit of the current value to A (ampere), converting the unit of the voltage value to V (volt), and then substituting it into Equation 1. According to Table 1, the current appearing at each probe pin P indicates the same value as the set current value. That is, since the upper limit currents of 50 μA and 810 μA are smaller than the current values expected to flow when the upper limit voltages of 1520 mV and 1485 mV are input to the first protection diode D1, each probe pin P It can be seen that the constant current signal has been input. Since a reverse voltage is input to the second protection diode D2, no current flows. At this time, the measured voltages V1n and V2n are the voltage appearing at both ends of the first protection diode D1 when the upper limit current flows, and the voltage drop due to the connection resistance Rc existing in the circuit through which the upper limit current flows. Is the sum of As for the connection resistance Rc, a resistance component mainly generated at a connection portion between the terminal 9 of the LSI 6, the ACF 10 and the terminal pattern 7a is dominant, and the properties of the resin component and the conductive particles of the ACF 10, the heating and pressing conditions of the ACF 10, It depends on the number of conductive particles sandwiched between the terminal 9 and the terminal pattern 7a.
[0036]
FIG. 4 shows the characteristics of the protection diodes D1 and D2. Generally, not only the protection diodes D1 and D2, when a voltage is applied to the diode in the forward direction, a current flowing at a certain voltage (called a forward voltage) Vth greatly changes. However, when the ambient temperature of the diode increases, the forward voltage Vth decreases, and the graph of FIG. 4 changes to move to the left as a whole. Further, when the resistance value of the loop for flowing a current through the diode increases, the forward voltage Vth hardly changes, but the current increase rate with respect to the voltage increase decreases. In other words, the voltage changes so as to increase the voltage rise required for obtaining a certain current change. Focusing on the measured value of the probe pin P number 8, when the upper limit current of 810 μA is input to the device under test, the voltage that appears is 775 mV, which is clearer than the reference substrate voltage 685 mV under the same conditions. Indicates a large value. On the other hand, the voltage at the upper limit current of 50 μA shows almost the same value for both the DUT and the reference substrate. As a result, the calculated slope d8 corresponding to the measured object has a clearly larger value than the slope d8 corresponding to the reference substrate. This indicates that an abnormal connection resistance Rc has occurred inside the device under test connected to the eighth probe pin, and at the same time, the first protection diode D1 applied to the eighth probe pin has Indicates that it is not due to temperature characteristics or the like. This is because the slope dn does not change even if the voltage changes due to the temperature characteristics of the protection diodes D1 and D2. Therefore, even when a voltage that is regarded as abnormal is measured, it is determined whether the abnormal connection resistance Rc has occurred or the characteristic of the first protection diode D1 by calculating the slope dn. can do.
[0037]
The cause of the increase in the connection resistance Rc of the device under test is often a connection failure generated between the terminal 9 of the LSI 6 and the terminal pattern 7a of the flexible wiring board FC. In particular, when thermocompression bonding is performed using the ACF 10, the number of conductive particles sandwiched between the terminal 9 of the LSI 6 and the terminal pattern 7a of the flexible wiring board FC may be stochastically reduced as compared with the normal bonding. Therefore, the connection resistance Rc due to the conductive particles may be larger than usual. In addition, in relation to the type of the ACF 10, the area of the terminal pattern 7a, and the thermocompression bonding step, a minute crack (crack) may occur in the cured ACF 10 or the terminal pattern 7a. The connection failure due to these causes a connection state having a resistance component of about several Ω to several kΩ without being completely broken. On the other hand, the slope dn indicates the sum of the operating resistance of the first protection diode D1 and the connection resistance Rc. Therefore, the difference △ dn between the slope dn of the device under test and the slope dn of the reference substrate is determined to obtain an abnormal connection. The resistance Rc can be calculated. That is, since the unit of the slope dn is Ω (ohm), each slope dn indicates a respective connection resistance value, and a difference 傾き dn between the slope and the connection resistance Rc of the object to be measured and the connection resistance Rc of the reference substrate. Since the difference is indicated, the difference Δdn in the inclination can be regarded as the abnormally generated connection resistance Rc. In Table 1, the difference Δd8 in inclination at the eighth probe pin P is about 105.3. Therefore, it can be seen that an abnormal connection resistance Rc of about 105.3Ω is generated in the circuit from the eighth probe pin P to the ground pin G.
[0038]
In calculating the gradient dn and the connection resistance Rc (that is, the gradient difference △ dn), it is desirable to increase the ratio between the maximum upper limit current value and the minimum upper limit current value in order to reduce the influence of measurement errors. Preferably, the maximum upper-limit current value is set to be at least twice to about 20 times the minimum upper-limit current value. Further, from the viewpoint of reducing the load on the first or second protection diodes D1 and D2 at the time of inspection and relaxing measurement accuracy required for the measuring instrument, the maximum upper limit current value is 10 mA or less, and the minimum upper limit current value is 10 μA or more. It is preferable that
[0039]
(2. Short analysis)
When the number of the probe pin P in Table 1 is No. 1 to No. 5 and No. 33 to No. 40, the current value of the DUT and the reference substrate both indicate 0, and the voltage value indicates the upper limit voltage. Since the flexible wiring board FC is smaller in width than the clip-type connector 2, the probe pins P of Nos. 1 to 5 and 33 to 40 correspond to the probe pins P protruding from both ends of the flexible wiring board FC, Indicates that nothing is connected. Further, when the probe pin P is numbered 6, 7, 30, 31, and 32, the voltage value indicates 0 mV when the upper limit current value is small, and the voltage value is 5 mV when the upper limit current value is large. It is considered that the minute value of 10 mV is a short-circuit state of low resistance between No. 6 and No. 7, between No. 30 and No. 31, and between No. 31 and No. 32. . In the flexible wiring board FC in the present embodiment, the wirings 7 at both ends, which are easily damaged by mechanical damage, are formed in advance as dummy wirings 7b and the adjacent dummy wirings 7b are short-circuited. Not judge. Further, the probe pins P from No. 9 to No. 29 in Table 1 indicate values considered to be a normal connection, but a leak state having a resistance value substantially equal to the operating resistance of the first protection diode D1 is shown. And the possibility that the first protection diode D1 is in an electrostatic breakdown state. A detailed analysis method of such a state is shown below.
[0040]
In FIG. 4, the current flowing at a voltage smaller than the forward voltage Vth appears to be substantially 0, but a small current corresponding to the voltage actually flows. Therefore, the signal processing device 4 sets the upper limit voltage to 250 mV and the upper limit current to 10 μA as voltages lower than the forward voltage Vth, and starts an inspection of the device under test. At this time, since the upper limit voltage is sufficiently lower than the forward voltage Vth of the first protection diode D1, the current flowing through the first protection diode D1 is expected to be less than 0.1 μA. Table 2 shows the test results at this time.
[0041]
[Table 2]

[0042]
In Table 2, the probe pins P from No. 9 to No. 29 except for No. 20 to No. 22 and No. 26 and No. 27 indicate a voltage value of 250 mV and a current value of 0.1 μA. It is expected to be connected. The connection resistance Rc of about 105.3 Ω is generated at the eighth probe pin P as described above. However, since the current flowing through the first protection diode D1 is very small, the connection resistance Rc is effective. No voltage drop was measured, and a voltage value (250 mV) and a current value (0.1 μA) similar to those of a probe pin expected to be in a normal connection state are displayed. Further, in the case of Nos. 1 to 5 and Nos. 33 to 40, the current value indicates 0 and the voltage value indicates the upper limit voltage (250 mV), and the same result as in the open analysis was obtained. According to the inspection result, it is expected that nothing is connected to the probe pin. In addition, since the sixth, seventh, thirty, thirty-first, and thirty-second are dummy wirings 7b, the voltage value is 0 mV and the current value is 10 μA, and the same result as in the open analysis was obtained. In addition, the current value is 0.3 μA in Nos. 26 and 27, the current value is 0.4 μA in Nos. 20 and 22, and the current value is 0.5 μA in No. 21. All values represent 250 mV. The current of 0.3 μA or 0.4 μA measured in the same environment (same resolution) clearly differs from the current 0.1 μA measured in the environment (resolution) where about 0.1 μA is measured. Is shown. Therefore, it is expected that some current flows through these probe pins P in addition to the current flowing through the first protection diode D1.
[0043]
Next, the signal processor 4 sets the upper limit voltage to -250 mV and the upper limit current to 10 μA, that is, performs the same test with the polarity of the input signal reversed. If the polarity of the upper limit voltage is set to reverse (that is, a negative voltage is set), the polarity of the current source and the ammeter is set to be automatically reversed inside the signal processing device 4, so that the current value is absolute. The direction of the input current is reversed. At this time, in a normal state, since a reverse voltage is input to the first protection diode D1, no current flows through the first protection diode D1, and a second protection diode to which a voltage is input in the forward direction. A current will flow through D2. Table 3 shows the test results at this time.
[0044]
[Table 3]

[0045]
In Table 3, a current of 0.2 μA flows through the 12th probe pin P. Except for the twelfth, since the current flowing through the probe pin P expected to be in the normal connection state in Table 2 indicates 0.1 μA, the current flowing through the second protection diode D2 is supplied to the twelfth probe pin P. In addition to this, it is expected that some abnormal current is flowing. Since an abnormal current value is not observed in the eleventh and thirteenth probe pins P adjacent to the twelfth, the abnormal current is not due to leakage (current leakage) to an adjacent terminal due to migration or the like. it is conceivable that. In Table 2, the current value (0.1 μA) of the twelfth probe pin P is the same as the current value of the probe pin P expected to be in a normal connection state in Table 2, so that the first The protection diode D1 loses its function as a diode due to electrostatic destruction or the like, and functions as a resistance component. It is considered that the resistance component was substantially equal to the operating resistance of the first protection diode D1. Furthermore, when a forward voltage is input to the second protection diode D2, the first protection diode D1 is in a reverse voltage input state in a normal state, and no current should flow therethrough. Since the first protection diode D1 functions as a resistance component, in addition to the current flowing through the second protection diode D2, the voltage appearing at both ends of the second protection diode D2 and the first protection diode D1 that has been electrostatically damaged. The current corresponding to the resistance component flows through the twelfth probe pin P. Accordingly, it is considered that the current value of the twelfth probe pin P in Table 3 is larger than the current value of the probe pin P expected to be in the normal connection state in Table 2.
[0046]
According to Table 3, a current of 0.3 μA flows through the No. 26 and No. 27 probe pins as in Table 2. This is because a leak having a resistance component has occurred between the 26th and 27th, or the protection diodes D1 and D2 concerning the 26th and 27th are all destroyed by electrostatic and all have the same resistance component. It is expected that. However, since the probability of the latter state is considered to be extremely low, it is considered that such a phenomenon has caused a leak having a resistance component between the

adjacent terminals

9 and 9. The current flowing through the probe pin P considered to be in a normal state, that is, the current flowing through the first or second protection diode D1 or D2 is 0.1 μA. Since the current is considered to be 0.2 μA and the absolute value of the voltage applied during the short analysis inspection is 250 mV, a resistance component of about 1.25 MΩ is generated between the 26th and 27th probe pins P. It is thought that it is.
[0047]
According to Table 3, a current of 0.4 μA flows through the No. 20 and No. 22 probe pins P as in Table 2, but a current lower than the current value in Table 2 flows through the No. 21 probe pin P. (0.4 μA) is flowing. Regarding Nos. 20 and 22, since the same amount of current flows even if the polarity of the input signal is reversed, a leak having at least a resistance component between Nos. 20 and 21 and between Nos. 22 and 21 is assumed. Is expected to occur. Further, the current flowing through the 21st probe pin P changes depending on the polarity of the input signal, and the current decreases when a signal of negative polarity is input. It is expected that the function as a diode is lost due to electrostatic destruction or the like, and that it functions as a resistance component. That is, in the terminal 9 related to the 21st probe pin P, one of the two protection diodes D1 and D2 (that is, the second protection diode D2) functions as a resistance component, and the terminals 20 and 22 on both sides are further connected. It is considered that a leak occurred simultaneously with the terminal 9 on the probe pin P. At this time, since the current flowing through the normal protection diodes D1 and D2 is 0.1 μA, the current due to leakage is 0.3 μA, and the current flowing through the second protection diode D2 functioning as a resistance component is 0.1 μA. It is believed that there is. Since the absolute value of the voltage value input at the time of inspection is 250 mV, a resistance component of about 830 kΩ is generated between No. 20 and No. 21 and between No. 21 and No. 22, and the No. 21 probe It is considered that the second protection diode D2 of the terminal 9 on the pin P functions as a resistance component of about 2.5 MΩ due to electrostatic breakdown or the like.
[0048]
(Second embodiment)
In the present embodiment, the semiconductor element connection state inspection apparatus according to the first embodiment is used for evaluating a reliability test. In the present embodiment, the reliability test is a test performed on a semiconductor product called TCP (Tape Carrier Package) in which the LSI 6 is mounted on the flexible wiring board FC, and is operated for a predetermined time or under a predetermined temperature and humidity environment. After leaving it for a period of time, it is checked whether or not a defect occurs in the semiconductor product. The test method is to set the semiconductor product in an operating state (energized state) in a constant temperature bath maintained at a temperature of 60 ° C. and a humidity of 90%, and to measure a connection resistance value after 820 hours (referred to as a method A). A method in which a semiconductor product is put into an operating state in a constant temperature bath, the temperature is periodically changed between -30 ° C and 70 ° C, and a connection resistance value is measured after 800 cycles (referred to as a method B). Went for kind. In both methods A and B, the connection resistance is measured at room temperature (temperature: 25 ° C., humidity: 20%) immediately before the start of the test. The method of measuring the connection resistance value is the same as that in the open analysis in the first embodiment, and is performed when two types of constant current signals having an upper limit voltage of about 800 mV and an upper limit current of 1 mA and 4 mA are input. The voltage appearing at the probe pin P is measured, and the connection resistance value is calculated from the slope of the voltage change with respect to the current change. In the present embodiment, two

terminals

9, 9 are arbitrarily selected from the terminals 9 of the LSI 6, and changes in the connection resistance Rc of the two

terminals

9, 9 are evaluated in two semiconductor products. Table 4 shows the evaluation results of each method.
[0049]
[Table 4]

[0050]
According to Table 4, the result that the change in the connection resistance value was within 1Ω for all the terminals was obtained, and it was determined that this semiconductor product was good.
[0051]
The reliability test in the present embodiment is one example, and the conditions of the reliability test, the number of evaluation targets, and the like vary depending on the product and the manufacturer, but the connection resistance value is evaluated as in the present embodiment. By doing so, there is no need to consider the influence on the output voltage during inspection due to the temperature characteristics of the protection diodes D1 and D2, and the inspection accuracy can be improved. In addition, since the signal processing device 4 controls input signals and processes data using a personal computer, the signal processing device 4 is easy to operate and can perform a large amount of reliability tests efficiently and inexpensively.
[0052]
【The invention's effect】
According to the semiconductor element connection state inspection method and the connection state inspection apparatus of the present invention, terminal voltages appearing when a plurality of types of constant current signals are input to the protection diode inside the semiconductor element are measured, and the change in the input current is measured. Since the quality of the connection state is determined by comparing the slope of the voltage change with an arbitrary reference value, it is possible to reduce the influence of the characteristics of the protection diode, such as the temperature characteristic, on the quality of the protection diode, and perform a detailed inspection. Further, if the ratio between the maximum value and the minimum value of the plurality of types of constant current signals is set to 2 times or more and 20 times or less, the inspection can be performed with higher accuracy. Further, since the plurality of types of constant current signals are not less than 10 μA and not more than 10 mA, it is possible to prevent damage to the protection diode at the time of inspection, and not to require high precision for current measurement and voltage measurement, and to provide an inexpensive inspection system. Can be assembled. In addition, by inputting a constant voltage signal, which is expected to flow a current of 10 μA or less in a normal connection state, between the measurement terminal pattern and the ground terminal, and measuring a current flowing, a leak to an adjacent terminal is obtained. Alternatively, since a minute current caused by the electrostatic breakdown of the protection diode can be detected, the presence or absence of these states can be easily determined. Further, since the inspection is performed in a state where the potentials of the terminals other than the terminal to be measured are set to the ground potential, the inspection can be performed even when the position of the protection diode connected to the measurement terminal inside the semiconductor element is unknown. . In addition, noise is not added from outside through terminals other than the terminal to be measured, and high inspection accuracy can be maintained. In addition, by performing the same inspection with the polarity of the input signal reversed, it is possible to determine a state such as leakage to an adjacent terminal or electrostatic breakdown of the protection diode. As a result, it is possible to inspect the connection states of all the terminals with high accuracy by using an inexpensive and simple inspection system.
[0053]
[Brief description of the drawings]
FIG. 1 is a diagram showing a configuration example of a semiconductor element connection state inspection apparatus of the present invention.
FIG. 2 is a perspective view of a clip type connector in the semiconductor element connection state inspection apparatus of the present invention.
FIG. 3 is a circuit configuration diagram of a semiconductor element connection state inspection apparatus according to the present invention.
FIG. 4 is a diagram showing characteristics of a protection diode.
FIG. 5 is a configuration diagram of a first example in a conventional semiconductor element connection state inspection apparatus.
FIG. 6 is a configuration diagram of a second example of a conventional semiconductor element connection state inspection apparatus.
[Explanation of symbols]
1 Inspection machine body
2 Clip type connector
3 Flat ribbon cable
4 Signal processing device
4a Signal input function
4b Voltage / current measurement function
4c keyboard
4d mouse
4e Image display device
5 Serial transmission cable
6 LSI
7 Wiring
7a Terminal pattern
7b Dummy wiring
8 electrode terminals
9 terminals
10 ACF
FC flexible wiring board
G ground pin
P probe pin
Rc connection resistance
Vth forward voltage
Da, Db, Dx Protection diode (parasitic diode)
t1, t2, 109 (1), 109 (2) Terminal of semiconductor element
109 (3) Ground terminal
Rs substrate resistance

Claims

The terminal of the semiconductor element is mounted on the terminal pattern on the circuit board, and an electric signal is input between the measurement terminal pattern connected to the measurement terminal of the semiconductor element and the ground terminal, so that the measurement terminal and the ground inside the semiconductor element. In a connection state inspection method of a semiconductor element, a forward current flows through a protection diode interposed in series between the terminal and a terminal, and a voltage appearing between a measurement terminal pattern and a ground terminal is measured.
The electric signal is a constant current signal in a voltage range larger than a forward voltage of the protection diode and smaller than a predetermined upper limit voltage, and a voltage between a measurement terminal pattern and a ground terminal that appears when a plurality of types of constant current signals are input. And measuring the slope of the voltage change with respect to the change in the input current with a predetermined reference value to determine whether the connection state between the measurement terminal and the measurement terminal pattern is good or not. Method.

2. The method according to claim 1, wherein the highest current value of the plurality of types of constant current signals is at least twice and at most 20 times the lowest current value.

3. The connection state inspection of a semiconductor device according to claim 1, wherein a highest current value of the plurality of types of constant current signals is 10 mA or less, and a lowest current value is 10 μA or more. Method.

The reference value is obtained by measuring a voltage change with respect to the current change in an inspection environment equivalent to an inspection environment of a semiconductor element to be measured, for a semiconductor element identical to the semiconductor element to be measured normally mounted on a circuit board. 4. The method according to claim 1, further comprising calculating a slope of a voltage change with respect to a current change.

Following the semiconductor element connection state inspection method according to any one of claims 1 to 4, a constant voltage at which a current of 10 μA or less flows is input between the measurement terminal pattern and the ground terminal if the connection state is normal. A method for inspecting a connection state of a semiconductor element, comprising determining whether leakage to an adjacent terminal or electrostatic breakdown of a protection diode has occurred by measuring a current.

6. The method for inspecting a connection state of a semiconductor device according to claim 1, wherein all terminals other than the measurement terminal are connected to a ground.

A plurality of types of constant current signals are input between the measurement terminal pattern connected to the measurement terminal of the semiconductor element mounted on the circuit board and the ground terminal, and the constant current signal is a constant voltage having a set upper limit voltage. Signal input means which is also a signal,
Voltage and current measuring means for measuring the voltage and current between the measurement terminal pattern and the ground terminal,
Connection of a semiconductor element, comprising: a good / bad determination means for determining a slope of a voltage change with respect to a change in an input current, comparing the slope with a predetermined reference value, and determining whether or not a connection state between the measurement terminal and the measurement terminal pattern is good. Condition inspection device.

A constant voltage signal through which a current of 10 μA or less flows in a normal connection state between the measurement terminal pattern connected to the measurement terminal of the semiconductor element mounted on the circuit board and the ground terminal. 8. The semiconductor element connection state inspection apparatus according to claim 7, further comprising a constant voltage signal input means capable of setting a predetermined current value as an upper limit to the signal.