【０００１】
【発明の属する技術分野】
この発明は、記憶素子にＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を用いた半導体記憶装置に関するものである。
【０００２】
【従来の技術】
ＳＲＡＭ（スタティックＲＡＭ）のごとき半導体記憶装置における記憶素子（負荷素子）として用いられる従来のＴＦＴの断面構造を図１１に示している。１、２、３、４はそれぞれＴＦＴのゲート、ソース、ドレイン、チャネルであり、このＴＦＴは、ＳＲＡＭにおいては、バルクトランジスタ５上に形成される。そして、ＴＦＴのチャネル４はバルクトランジスタ５に対し平行に形成されている。バルクトランジスタを含むＳＲＡＭの構造については後で述べる。
【０００３】
バルクトランジスタのプロセスルールが進むにつれ、バルクトランジスタのサイズは小さくなっている。バルクトランジスタのサイズが小さくなるとＴＦＴのチャネル長も短くしないと、ＴＦＴ律速でメモリセルサイズが決まることになり、チップ全体のサイズを小さくすることができなくなるか、もしくは、メモリセルの負荷素子としてＴＦＴが使えなくなる。
【０００４】
一方、ＴＦＴのサイズを小型にすると、ゲート長も短くなり、その結果、スタンバイ電流の増大を招き、特に極小のスタンバイ電流が要求される低消費電力のＳＲＡＭでは、サイズの小型化のために単にゲート長を短くしたＴＦＴは使用することはできない。
【０００５】
【発明が解決しようとする課題】
従来の半導体記憶装置は以上のように構成されているので、バルクトランジスタのプロセスルールが進んでもＴＦＴのルールは進まず、チップサイズを小さくできないという課題があり、逆にＴＦＴサイズを小さくすると（ゲートが短くなる）、十分に小さなスタンバイ電流を実現できないといった相反する課題があった。
【０００６】
この発明は上記のような課題を解消するためになされたもので、バルクトランジスタに最新のプロセスルールを用いてチップサイズを小型化するとともに、チップサイズに影響を及ぼさずにＴＦＴのチャネル長を十分長く取ることでスタンバイ電流を小さくした半導体記憶装置を得ることを目的としており、さらにこの装置の製造方法を提供することを目的とする。
【０００７】
【課題を解決するための手段】
上述したように従来のＴＦＴでは、ゲート長を短くすると、スタンバイ電流の増大を招き、特に極小のスタンバイ電流が要求される低消費電力のスタティックＲＡＭ（以下ＳＲＡＭ）では、サイズの点でゲート長の長いＴＦＴは使用できなくなっている。そこで、プロセスルールにとらわれることなく、ＴＦＴのゲート長を長くするために、本発明では、ＴＦＴのチャネルをバルクトランジスタに対し垂直方向に形成した。
【０００８】
請求項１の発明では、チャネルは底面（ａ）を有する円筒状とし、そのチャネルの外周に円筒状のゲートを設け、前記底面（ａ）をソースもしくはドレインとした。
【０００９】
請求項２の発明では、上記円筒状のゲートが底面（ｂ）を有する時、両底面（ａ）（ｂ）の間に酸化膜を介在させた。
【００１０】
請求項３の発明では、上記円筒状のチャネルの内周側壁に酸化膜を形成して、底面（ａ）がソースもしくはドレインとして機能する面積を狭めた。
【００１１】
請求項４発明では、チャネルは底面（ｃ）を有する円筒状とし、そのチャネルの内側に円筒状のゲートを設け、ソースもしくはドレインとなる前記底面（ｃ）とゲート底面との間に酸化膜を形成した。
【００１２】
請求項５発明では、チャネルを底面を有する円筒状とし、そのチャネルの内側に円筒状のゲートを設けた構成に対し、円筒状のチャネルの両側を切り取り、これにより得られる所定幅で“コ”の字状をなす個所全体をチャネルとして機能させる。
【００１３】
請求項６発明では、ゲートを底面を有する円筒状とし、そのゲートの内側に円筒状のチャネルを設けた構成に対し、円筒状のチャネルの両側を切り取り、これにより得られる所定幅で“コ”の字状をなす個所全体をチャネルとして機能させる。
【００１４】
【発明の実施の形態】
実施の形態１
図１（Ａ）に示した断面図おいて、１はＴＦＴのゲート、２はＴＦＴのソース、３はＴＦＴのドレイン、４はＴＦＴのチャネル、５はバルクトランジスタであり、そのバルクトランジスタ５に対し垂直方向に、ゲート１を形成し、そのゲート１に対向するように、チャネル４をソース２およびドレイン３と共に形成している。図中、Ｍ−Ｎ方向での断面を図１（Ｂ）に示す。
【００１５】
そのためには、極薄い膜厚のポリシリコンを垂直方向にデポジットし、そのポリシリコンの所定部にマスクを覆ってイオン注入することによって、ＴＦＴのソース２およびドレイン３を形成する。このようにゲート１を垂直方向に形成することにより、ゲート長を随意の長さにすることができる。
【００１６】
実施の形態２
図１ではソース２およびドレイン３も垂直方向に形成しためにイオン注入が容易でないかもしれない。そこで図２では、チャネル４は垂直に形成するが、ソース２およびドレイン３はバルクトランジスタ５と平行に形成することにより、イオン注入を容易にした。
【００１７】
実施の形態３
図１および図２において垂直方向にポリシリコンをデポジットする方法として、層間膜に穴をあけ、その穴の内面側壁にポリシリコンをデポジットする方法を用いることもできる。この方法によれば図３（Ａ）のように、ＴＦＴのゲート１は円筒状になり、チャネル４は底面ａを有する円筒状で、その底面ａに、イオン注入してソース２が形成される。図中、Ｍ−Ｎ方向での断面を図３（Ｂ）に示す。
【００１８】
実施の形態４
図４のように、ゲート１が底面ｂを持つカップ状の場合、その底面ｂのゲートと、ソース２（そこにドレイン３を形成する場合も同じ）とが薄い酸化膜Ｈで接近していると、所望のＴＦＴ特性を保てないため、その場合は、底面ｂの上にある程度の厚い酸化膜Ｈを積んだ上で、チャネル４およびソース２となるポリシリコンをデポジットすればよい。
【００１９】
実施の形態５
また、底に形成するソース２（もしくはドレイン３）は、上記と同じ理由から、円筒部のゲート１から少し離しておく必要があるので、図５のように、円筒状のチャネル４の内面側壁に、いわゆるサイドウォールのような酸化膜Ｈ’を形成してから、イオン注入を行えば、狭められた領域にソース２（もしくはドレイン３）を形成できる。
【００２０】
実施の形態６
今までは円筒状のゲート１の内側にチャネル４を形成した構成を述べたが、図６のごとく、チャネル４を円柱状に形成し、その底面をドレイン３とし、そのチャネル４の内周側面に円柱状のゲート１を形成することもでき、図４のものと同じような効果が得られる。
【００２１】
実施の形態７
図７（Ａ）は、図６の場合と同様に、円柱状のゲート１の周囲に円柱状のチャネル４が位置するが、その後、平面図の図７（Ｂ）に示すように、円筒状に形成したチャネル４の図中、上下両端をエッチングにより削り取ることで、チャネル４を図７（Ｃ）に示すごとく“コ”の字状に折曲した帯状のものとし、その上部の水平部両端にソース２およびドレイン３を形成している。この構成によれば、さらに長いチャネル長を確保できる。また、“コ”の字の部分がすべてチャネル４のため、図６で設けた酸化膜Ｈは不要である。
【００２２】
実施の形態８
図７では、チャネル４の内側に円柱状のゲート１を設けたが、図８（Ａ）、（Ｂ）では、チャネル４の外側に円筒状のゲート１を設けている。チャネル４は、図８（Ｃ）のように、“コ”の字状に折曲した帯状のもので、周りにゲート１が位置する。
【００２３】
実施の形態９
図９は、ＴＦＴとバルクのＮ−ＭＯＳトランジスタからなるＳＲＡＭの等価回路を示しており、そのＴＦＴに例えば図８で示した作製法を適用した場合のＳＲＡＭの断面構成とその平面図を、図１０（Ａ）、図１０（Ｂ）に示す。
【００２４】
図９、図１０において、１ａ、１ｂはＴＦＴのゲート、２ａ、２ｂはＴＦＴのソース、３ａ、３ｂはＴＦＴのドレイン、４ａ、４ｂはＴＦＴのチャネル、５ａ、５ｂはバルクのＮＭＯＳドライバトランジスタ、６ａ、６ｂはアクセストランジスタ、７ａ、７ｂはビット線コンタクト、８ａ、８ｂはＧＮＤコンタクトである。
【００２５】
【発明の効果】
この発明により、小さなセルサイズで十分に小さなスタンバイ電流を得るこのできるチャネル長の長いＴＦＴを実現のために本発明では、ＴＦＴのチャネルをバルクトランジスタに対し垂直方向に形成した。
【００２６】
請求項１の発明は、チャネルは底面（ａ）を有する円筒状とし、そのチャネルの外周に円筒状のゲートを設け、前記底面（ａ）をソースもしくはドレインとした構成であり、円筒状にチャネルを形成するには、層間膜に形成した穴にポリシリコンをデポジットすればよく、容易にデバイスを作製できる。
【００２７】
請求項２の発明は、上記円筒状のゲートが底面（ｂ）を有する時、両底面（ａ）（ｂ）の間に酸化膜を介在させたものであり、ゲートである底面（ｂ）と、ソース（もしくはドレイン）である底面（ａ）とを離隔でき、ＴＦＴ特性を良好に維持できる。
【００２８】
請求項３の発明は、上記円筒状のチャネルの内周側壁に酸化膜を形成して、底面（ａ）がソースもしくはドレインとして機能する面積を狭めており、この場合も、ゲートである筒体部分と、ソース（もしくはドレイン）として機能する領域とを離隔でき、ＴＦＴ特性を良好に維持できる。
【００２９】
請求項４発明は、チャネルは底面（ｃ）を有する円筒状とし、そのチャネルの内側に円筒状のゲートを設け、ソースもしくはドレインとなる前記底面（ｃ）とゲート底面との間に酸化膜を形成したものであり、円筒状にチャネルを形成するには、層間膜に形成した穴にポリシリコンをデポジットすれば容易に行え、又、ゲートの底面と、ソース（もしくはドレイン）となる底面（Ｃ）とを酸化膜により離隔でき、ＴＦＴ特性を良好に維持できる。
【００３０】
請求項５発明は、チャネルを底面を有する円筒状とし、そのチャネルの内側に円筒状のゲートを設けた構成に対し、円筒状のチャネルの両側を切り取り、これにより得られる所定幅で“コ”の字状をなす個所全体をチャネルとして機能させたので、チャネル長を大幅に長くすることができる。
【００３１】
請求項６発明は、ゲートを底面を有する円筒状とし、そのゲートの内側に円筒状のチャネルを設けた構成に対し、円筒状のチャネルの両側を切り取り、これにより得られる所定幅で“コ”の字状をなす個所全体をチャネルとして機能させたので、チャネル長を大幅に長くすることができる。
【図面の簡単な説明】
【図１】本発明の第１の実施の形態を示したＴＦＴの断面構成図および水平断面図
【図２】本発明の第２の実施の形態を示したＴＦＴの断面構成図
【図３】本発明の第３の実施の形態を示したＴＦＴの断面構成図および水平断面図
【図４】本発明の第４の実施の形態を示したＴＦＴの断面構成図
【図５】本発明の第５の実施の形態を示したＴＦＴの断面構成図
【図６】本発明の第６の実施の形態を示したＴＦＴの断面構成図
【図７】本発明の第７の実施の形態を示したＴＦＴの断面構成図および平面図
【図８】本発明の第８の実施の形態を示したＴＦＴの断面構成図および平面図
【図９】ＳＲＡＭの等価回路図
【図１０】本発明に基づくＳＲＡＭの断面構成図および平面図
【図１１】従来のＴＦＴの断面構成図
【符号の説明】
１ ゲート、２ ソース、３ ドレイン、４ チャネル、５ バルクＮＭＯＳトランジスタ、Ｈ 酸化膜[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a semiconductor memory device using a TFT (Thin Film Transistor) as a storage element.
[0002]
[Prior art]
FIG. 11 shows a cross-sectional structure of a conventional TFT used as a storage element (load element) in a semiconductor storage device such as an SRAM (static RAM). 1, 2, 3, and 4 are a gate, a source, a drain, and a channel of the TFT, respectively. The TFT is formed on the bulk transistor 5 in the SRAM. The channel 4 of the TFT is formed parallel to the bulk transistor 5. The structure of the SRAM including the bulk transistor will be described later.
[0003]
As the process rules for bulk transistors have advanced, the size of bulk transistors has become smaller. If the size of the bulk transistor becomes smaller, the memory cell size is determined by the TFT rate control unless the channel length of the TFT is also shortened, so that the size of the entire chip cannot be reduced, or the TFT as a load element of the memory cell Can not be used.
[0004]
On the other hand, when the size of the TFT is reduced, the gate length is also shortened, which results in an increase in the standby current. In particular, in a low power consumption SRAM requiring a very small standby current, simply reducing the size of the TFT requires only a small size. A TFT with a reduced gate length cannot be used.
[0005]
[Problems to be solved by the invention]
Since the conventional semiconductor memory device is configured as described above, there is a problem that even if the process rule of the bulk transistor advances, the rule of the TFT does not advance, and there is a problem that the chip size cannot be reduced. ), And a sufficiently small standby current cannot be realized.
[0006]
The present invention has been made in order to solve the above-described problems. In addition to reducing the chip size by using the latest process rules for the bulk transistor, the TFT channel length can be sufficiently increased without affecting the chip size. It is an object of the present invention to obtain a semiconductor memory device having a reduced standby current by taking a long time, and to provide a method of manufacturing this device.
[0007]
[Means for Solving the Problems]
As described above, in the conventional TFT, when the gate length is reduced, the standby current is increased. In particular, in a low power consumption static RAM (SRAM) which requires a very small standby current, the gate length is reduced in terms of size. Long TFTs can no longer be used. Therefore, in order to increase the gate length of the TFT without being bound by the process rules, in the present invention, the channel of the TFT is formed in a direction perpendicular to the bulk transistor.
[0008]
In the first aspect of the present invention, the channel has a cylindrical shape having a bottom surface (a), a cylindrical gate is provided on the outer periphery of the channel, and the bottom surface (a) is used as a source or a drain.
[0009]
In the invention of claim 2, when the cylindrical gate has a bottom surface (b), an oxide film is interposed between both bottom surfaces (a) and (b).
[0010]
According to the third aspect of the present invention, an oxide film is formed on the inner peripheral side wall of the cylindrical channel to reduce the area where the bottom surface (a) functions as a source or a drain.
[0011]
According to the fourth aspect of the present invention, the channel has a cylindrical shape having a bottom surface (c), a cylindrical gate is provided inside the channel, and an oxide film is provided between the bottom surface (c) serving as a source or a drain and the gate bottom surface. Formed.
[0012]
According to a fifth aspect of the present invention, in contrast to a configuration in which the channel is formed in a cylindrical shape having a bottom surface and a cylindrical gate is provided inside the channel, both sides of the cylindrical channel are cut off, and a "co" is obtained with a predetermined width obtained thereby. The entire portion having the shape of "" functions as a channel.
[0013]
According to the sixth aspect of the present invention, in contrast to the configuration in which the gate is formed in a cylindrical shape having a bottom surface and a cylindrical channel is provided inside the gate, both sides of the cylindrical channel are cut off, and a "co" is obtained with a predetermined width obtained by this. The entire portion having the shape of "" functions as a channel.
[0014]
BEST MODE FOR CARRYING OUT THE INVENTION
Embodiment 1
In the cross-sectional view shown in FIG. 1A, 1 is the gate of the TFT, 2 is the source of the TFT, 3 is the drain of the TFT, 4 is the channel of the TFT, 5 is the bulk transistor, and 5 is the bulk transistor. A gate 1 is formed in the vertical direction, and a channel 4 is formed together with the source 2 and the drain 3 so as to face the gate 1. In the figure, a cross section in the MN direction is shown in FIG.
[0015]
To this end, a source 2 and a drain 3 of the TFT are formed by depositing an extremely thin polysilicon in the vertical direction and ion-implanting a predetermined portion of the polysilicon with a mask covered. By forming the gate 1 in the vertical direction in this way, the gate length can be set arbitrarily.
[0016]
Embodiment 2
In FIG. 1, ion implantation may not be easy because the source 2 and the drain 3 are also formed in the vertical direction. Therefore, in FIG. 2, the channel 4 is formed vertically, but the source 2 and the drain 3 are formed in parallel with the bulk transistor 5 to facilitate ion implantation.
[0017]
Embodiment 3
In FIGS. 1 and 2, as a method of depositing polysilicon in the vertical direction, a method of forming a hole in an interlayer film and depositing polysilicon on an inner side wall of the hole may be used. According to this method, as shown in FIG. 3 (A), the gate 1 of the TFT has a cylindrical shape, and the channel 4 has a cylindrical shape having a bottom surface a. . In the figure, a cross section in the MN direction is shown in FIG.
[0018]
Embodiment 4
As shown in FIG. 4, when the gate 1 has a cup shape having a bottom surface b, the gate on the bottom surface b and the source 2 (the same is applied to the case where the drain 3 is formed) is close to each other by a thin oxide film H. In this case, the desired TFT characteristics cannot be maintained. In this case, a polysilicon film H serving as the channel 4 and the source 2 may be deposited after a certain thickness of the oxide film H is stacked on the bottom surface b.
[0019]
Embodiment 5
Further, the source 2 (or drain 3) formed at the bottom needs to be slightly separated from the gate 1 of the cylindrical portion for the same reason as described above, and therefore, as shown in FIG. Then, if an oxide film H 'such as a so-called sidewall is formed and then ion implantation is performed, the source 2 (or the drain 3) can be formed in a narrowed region.
[0020]
Embodiment 6
Up to now, the configuration in which the channel 4 is formed inside the cylindrical gate 1 has been described. However, as shown in FIG. 6, the channel 4 is formed in a columnar shape, the bottom surface is the drain 3, and the inner peripheral side surface of the channel 4. In addition, a columnar gate 1 can be formed on the substrate, and the same effect as that of FIG. 4 can be obtained.
[0021]
Embodiment 7
7A, a columnar channel 4 is located around a columnar gate 1 as in the case of FIG. 6, but thereafter, as shown in a plan view of FIG. In the drawing of the channel 4 formed in FIG. 7, the upper and lower ends are removed by etching to form the channel 4 into a band shape bent in a U-shape as shown in FIG. A source 2 and a drain 3 are formed. According to this configuration, a longer channel length can be secured. In addition, since the portion of the “U” is all the channel 4, the oxide film H provided in FIG. 6 is unnecessary.
[0022]
Embodiment 8
In FIG. 7, the cylindrical gate 1 is provided inside the channel 4, but in FIGS. 8A and 8B, the cylindrical gate 1 is provided outside the channel 4. As shown in FIG. 8C, the channel 4 has a band shape bent in a “U” shape, and the gate 1 is located therearound.
[0023]
Embodiment 9
FIG. 9 shows an equivalent circuit of an SRAM including a TFT and a bulk N-MOS transistor. FIG. 9 shows a cross-sectional structure and a plan view of the SRAM when the manufacturing method shown in FIG. 8 is applied to the TFT. 10 (A) and FIG. 10 (B).
[0024]
9 and 10, 1a and 1b are TFT gates, 2a and 2b are TFT sources, 3a and 3b are TFT drains, 4a and 4b are TFT channels, 5a and 5b are bulk NMOS driver transistors, 6a , 6b are access transistors, 7a and 7b are bit line contacts, and 8a and 8b are GND contacts.
[0025]
【The invention's effect】
According to the present invention, in order to realize a TFT having a long channel length capable of obtaining a sufficiently small standby current with a small cell size, in the present invention, a channel of the TFT is formed in a direction perpendicular to a bulk transistor.
[0026]
According to a first aspect of the present invention, the channel has a cylindrical shape having a bottom surface (a), a cylindrical gate is provided on the outer periphery of the channel, and the bottom surface (a) is used as a source or a drain. Can be formed by depositing polysilicon in the hole formed in the interlayer film, and the device can be easily manufactured.
[0027]
According to a second aspect of the present invention, when the cylindrical gate has a bottom surface (b), an oxide film is interposed between both bottom surfaces (a) and (b). , And the bottom (a) serving as a source (or drain) can be separated from each other, and TFT characteristics can be favorably maintained.
[0028]
According to a third aspect of the present invention, an oxide film is formed on the inner peripheral side wall of the cylindrical channel to reduce the area where the bottom surface (a) functions as a source or a drain. The portion and the region functioning as a source (or drain) can be separated from each other, and favorable TFT characteristics can be maintained.
[0029]
According to a fourth aspect of the present invention, the channel has a cylindrical shape having a bottom surface (c), a cylindrical gate is provided inside the channel, and an oxide film is provided between the bottom surface (c) serving as a source or a drain and the gate bottom surface. A cylindrical channel can be easily formed by depositing polysilicon in a hole formed in an interlayer film. In addition, a bottom surface of a gate and a bottom surface (C) serving as a source (or a drain) are formed. ) Can be separated from each other by an oxide film, and the TFT characteristics can be favorably maintained.
[0030]
According to a fifth aspect of the present invention, in contrast to a configuration in which a channel is formed in a cylindrical shape having a bottom surface and a cylindrical gate is provided inside the channel, both sides of the cylindrical channel are cut off, and a "co" is obtained with a predetermined width obtained thereby. Since the entire portion having the shape of "" functions as a channel, the channel length can be greatly increased.
[0031]
According to a sixth aspect of the present invention, in contrast to a configuration in which the gate is formed in a cylindrical shape having a bottom surface and a cylindrical channel is provided inside the gate, both sides of the cylindrical channel are cut off, and a "co" is obtained with a predetermined width obtained thereby. Since the entire portion having the shape of "" functions as a channel, the channel length can be greatly increased.
[Brief description of the drawings]
FIG. 1 is a cross-sectional configuration diagram and a horizontal cross-sectional view of a TFT according to a first embodiment of the present invention. FIG. 2 is a cross-sectional configuration diagram of a TFT according to a second embodiment of the present invention. FIG. 4 is a cross-sectional view and a horizontal cross-sectional view of a TFT according to a third embodiment of the present invention. FIG. 4 is a cross-sectional view of a TFT according to a fourth embodiment of the present invention. FIG. 6 is a sectional view of a TFT showing a fifth embodiment of the present invention. FIG. 6 is a sectional view of a TFT showing a sixth embodiment of the present invention. FIG. 7 is a view showing a seventh embodiment of the present invention. FIG. 8 is a sectional view and a plan view of a TFT showing an eighth embodiment of the present invention. FIG. 9 is an equivalent circuit diagram of an SRAM. FIG. 10 is an SRAM based on the present invention. FIG. 11 is a cross-sectional configuration diagram and a plan view of FIG. 11. FIG. 11 is a cross-sectional configuration diagram of a conventional TFT.
1 gate, 2 sources, 3 drains, 4 channels, 5 bulk NMOS transistors, H oxide
