【０００１】
【発明の属する技術分野】
本発明は、各画素領域が複数のドメインに分割される液晶表示装置に関する。
【０００２】
【従来の技術】
液晶表示装置は、薄型、軽量、低消費電力である等の様々な特徴を有しており、ＯＡ機器、情報端末、時計、およびテレビ等の様々な用途に応用されている。特に、薄膜トランジスタ（以下、ＴＦＴという）を有する液晶表示装置は、その高い応答性から、携帯テレビやコンピュータなどのように多量の情報を表示するモニタとして用いられている。
【０００３】
近年、情報量の増加に伴い、画像の高精細化や表示速度の高速化に対する要求が高まっている。これら要求のうち画像の高精細化は、例えば、上述したＴＦＴを含むアレイ構造を微細化することによって実現されている。
【０００４】
一方、表示速度の高速化に関しては、従来の表示モードの代わりに、ネマチック液晶を用いたＯＣＢモード、ＶＡＮ（Ｖｅｒｔｉｃａｌ Ａｌｉｇｎｅｄ Ｎｅｍａｔｉｃ）モード、ＨＡＮモード、およびπ配列モードや、スメクチック液晶を用いた界面安定型強誘電性液晶モードおよび反強誘電性液晶モードを採用することが検討されている。
【０００５】
これら表示モードのうち、ＶＡＮモードでは、従来のＴＮ（Ｔｗｉｓｔｅｄ Ｎｅｍａｔｉｃ）モードよりも速い応答速度を得ることができ、しかも、垂直配向のため静電気破壊などの不良を発生させるラビング処理が不要である。なかでも、マルチドメイン型ＶＡＮモード（以下、ＭＶＡモードという）は、視野角の補償設計が比較的容易なことから特に注目を集めている。
【０００６】
しかしながら、従来は、ＭＶＡモードを採用した液晶表示装置においてアレイ基板だけでなく、対向基板に対しても畝状の誘電突起を形成するかあるいは対向基板上の共通電極にスリットなどを設けていた。そのため、アレイ基板と対向基板との位置合わせを極めて高い精度で行わなければならず、その結果、コストの上昇や信頼性の低下を生じてしまう。
【０００７】
また、近年では、ＴＮモードの液晶表示装置の製造において、アレイ基板にカラーフィルタ層を形成する技術が実用化され始めている。この技術によると、アレイ基板と対向基板とを貼り合わせてセルを形成する際に、カラーフィルタ層を構成する各色領域と画素電極とを位置合わせする必要がない。従って、このような技術をＭＶＡモードの液晶表示装置の製造にも適用することが望まれるが、従来のＭＶＡモードの液晶表示装置では、アレイ基板と対向基板とを貼り合わせてセルを形成する際に、畝状誘電突起やスリットのような構造体に対応してアレイ基板および対向基板間の位置合わせを行う必要がある。そのため、従来のＭＶＡモードの液晶表示装置では、アレイ基板にカラーフィルタ層を形成したとしても、ＴＮモードの液晶表示装置で得られる利益を享受することはできなかった。
【０００８】
【発明が解決しようとする課題】
本発明は、上記問題点に鑑みてなされたものであり、ＭＶＡモードを採用した場合であっても、アレイ基板および対向基板間の位置合わせにおいて高い精度を必要とせずに光透過率を向上できる液晶表示装置を提供することを目的とする。
【０００９】
【課題を解決するための手段】
本発明によれば、少なくとも１つの画素電極を含むアレイ基板と、この画素電極に対向する共通電極を含む対向基板と、アレイ基板および対向基板間に挟持され、画素電極および共通電極間の画素領域において各基板に対して略垂直に配向される液晶分子を含み、液晶分子配列が画素電極および共通電極間の電圧により制御される液晶層とを備え、画素電極はこの電圧の印加に伴って電場の揺らぎを画素領域に生成してこの画素領域を液晶分子のチルト方向の異なる複数のドメインにそれぞれ分割する複数の副電極部を有し、各副電極部はこの副電極部の周縁側から内側に伸びる欠落部として形成される複数のスリットおよびこれらスリットにそれぞれ隣接して残される複数の電極ストライプを含み、各副電極部のスリットおよび電極ストライプは画素電極の平面において隣接する他の副電極部の電極ストライプおよびスリットに間隙を介してそれぞれ対向する液晶表示装置が提供される。
【００１０】
この液晶表示装置では、アレイ基板側の画素電極が電圧の印加に伴って電場の揺らぎを画素領域に生成してこの画素領域を液晶分子のチルト方向の異なる複数のドメインにそれぞれ分割する複数の副電極部を有する。各副電極部のスリットはこの副電極部の周縁側から内側に伸びる欠落部として形成されるものであることから、アレイ基板の製造プロセスに組み込むことができる。従って、独立なチルト制御部を対向基板側に配置する場合のように高い精度でアレイ基板および対向基板間の位置合せを行う必要がない。さらに、各副電極部のスリットおよび電極ストライプは画素電極の平面において隣接する他の副電極部の電極ストライプおよびスリットに間隙を介してそれぞれ対向する。この場合、電圧の印加に伴う液晶分子の応答方向を光源光の偏向軸方向からずらすことができ、光透過率の向上に寄与できる。
【００１１】
【発明の実施の形態】
以下、本発明の実施形態に係る液晶表示装置について添付図面を参照して説明する。
【００１２】
図１はこの液晶表示装置１の外観を示し、図２は液晶表示装置の回路構造を概略的に示し、図３は液晶表示装置の部分的断面構造を示し、図４は液晶表示装置のアレイ基板の部分的断面構造をさらに詳細に示す。この液晶表示装置はＭＶＡモードで動作するもので、アレイ基板２、対向基板３、およびアレイ基板２と対向基板３との間に挟持される液晶層４を備える。アレイ基板２および対向基板３には、偏光板５が液晶層４とは反対側において貼り付けられる。液晶層４は誘電率異方性が負であるネマチック液晶を含む液晶材料からなり、アレイ基板２および対向基板３間において周辺シール材６により取り囲まれる。アレイ基板２および対向基板３はこの周辺シール材６によって貼り合わされることにより液晶層４と一体化する。アレイ基板２と対向基板３との間隔はスペーサＳＰによって一定に維持される。
【００１３】
アレイ基板２は、ガラス板等の光透過性絶縁基板７、マトリクス状に配置され各々液晶分子Ｌｑの配列を制御する電場を液晶層４に印加する複数の画素電極８、これら画素電極８の行に沿って配置される複数の走査線Ｙ（Ｙ１〜Ｙｍ）、各々対応行の画素電極８を横切るように配置される複数の補助容量線ＣＬ、これら画素電極８の列に沿って配置される複数の信号線Ｘ（Ｘ１〜Ｘｎ）、各々対応走査線Ｙおよび対応信号線Ｘの交差位置近傍に配置される複数のスイッチング素子９、複数の走査線Ｙを駆動する走査線駆動回路１０、および複数の信号線Ｘを駆動する信号線駆動回路１１を含む。複数の補助容量線ＣＬは共通電極駆動回路ＶＣＯＭによって基準電位に設定される。
【００１４】
絶縁基板７はアンダーコート表面７Ａを有し、複数のスイッチング素子９、複数の画素電極８、並びに信号線Ｘ、走査線Ｙ、補助容量線ＣＬのような配線が絶縁してこのアンダーコート表面７Ａの上方において積層される。これらの配線はアルミニウム、モリブデン、および銅などからなる。複数の画素電極８はＩＴＯのような透明導電材料からなり、例えばスパッタリング法などにより透明導電材料の薄膜を形成した後、フォトリソグラフィ技術およびエッチング技術を用いてその薄膜をパターニングすることにより形成される。この画素電極８は電圧無印加状態で液晶層４の液晶分子Ｌｑをアレイ基板２平面に対して略垂直に配向する垂直配向膜１２により覆われる。この垂直配向膜１２はポリイミドなどの透明樹脂の薄膜で構成され、ラビング処理せずに垂直配向性が付与されている。各スイッチング素子９はアンダーコート表面７Ａ上に形成されゲート絶縁膜１３により覆われる例えばアモルファスシリコンやポリシリコンの半導体層Ｍ、この半導体層Ｍ上にゲート絶縁膜１３を介して形成され層間絶縁膜１４で覆われるゲート電極９Ｇ、並びにゲート絶縁膜１３および層間絶縁膜１４に形成されるコンタクトホールを介して半導体層Ｍに接続されたソースおよびドレイン電極９Ｓ，９Ｄを持つ薄膜トランジスタである。スイッチング素子９の電極９Ｓ，９Ｄ，９Ｇはアルミニウム、モリブデン、クロム、銅、およびタンタル等の金属材料で構成される。ソース電極９Ｓは対応画素電極８に接続され、ドレイン電極９Ｄは対応信号線Ｘに接続され、ゲート電極９Ｇは対応走査線Ｙに接続される。スイッチング素子９および層間絶縁膜１４はカラーフィルタ層ＣＦで覆われ、画素電極８はこのカラーフィルタ層ＣＦ上に形成される。カラーフィルタ層ＣＦは各列の画素電極８に沿ったストライプとして形成される青色の着色層ＣＦ＿Ｂ、緑色の着色層ＣＦ＿Ｇ、および赤色の着色層ＣＦ＿Ｒにより構成される。画素電極８はカラーフィルタＣＦに形成されるコンタクトホールＨを介してスイッチング素子８のソース電極９Ｓに接続される。補助容量線ＣＬはゲート電極９Ｇと一緒にゲート絶縁膜１３上に形成される。画素電極８はカラーフィルタ層ＣＦおよび層間絶縁膜１４に形成されるコンタクトホールＨを介してコンタクト電極ＣＥに接続される。このコンタクト電極ＣＥは補助容量線ＣＥに形成される開口を貫通してスイッチング素子８の半導体層Ｍと一緒に形成される半導体層Ｍ’にコンタクトする。補助容量線ＣＬは、コンタクト電極ＣＥ、半導体層Ｍ’、および画素電極８に容量結合して補助容量ＳＣを構成する。
【００１５】
対向基板３は、ガラス板等の光透過性絶縁基板１５、複数の画素電極８に対向するように絶縁基板１５上に形成される共通電極１６、およびこの共通電極１６を覆って形成され電圧無印加状態で液晶層４の液晶分子Ｌｑを対向基板３平面に対して略垂直に配向する垂直配向膜１２を含む。これら共通電極１６および配向膜１２は、画素電極８および配向膜１２と同様の材料からなる。ここで、共通電極１６は複数の画素電極８に対向した平坦な連続膜として形成され、アレイ基板２の補助容量線ＣＬと共に共通電極駆動回路ＶＣＯＭにより基準電位に設定される。
【００１６】
上述の液晶表示装置では、アレイ基板２がさらに電圧印加に伴って各基板２，３に略平行な様々な方向のそれぞれにおいて強電場域および弱電場域を交互に並べた電場の揺らぎを画素電極８および共通電極１６間の液晶層４からなる画素領域に生成することにより液晶分子Ｌｑのチルト方向を制御して画素領域を液晶分子Ｌｑのチルト方向の異なる複数のドメインに分割するチルト制御部を含む。
【００１７】
チルト制御部は図５に示すように画素電極８を例えば３個の副電極部８Ｓに区分しこれら副電極部８Ｓに対してそれぞれ強電場域および弱電場域の異方性分布を規定する構造である３つのドメイン分割パターンを有する。これら副電極部８Ｓはドメイン分割パターン間の境界毎に一カ所だけ配置されるブリッジ電極ＢＲにより相互接続される。各ドメイン分割パターンは対応副電極部８Ｓの周縁側および中央側に両端を持つように伸びた複数の強電場域に対して対応副電極部８Ｓの周縁側および中央側に両端を持つように伸びた複数の弱電場域をそれぞれ隣接させるように対応副電極部８Ｓからの電場の強さを変化させる構造体を含むことになる。この構造体は図５において副電極部８Ｓの欠落部として形成される複数のスリットＳＬで構成される。この場合、各副電極部８Ｓはこの副電極部８Ｓの周縁側から内側に伸びる欠落部として形成される複数のスリットＳＬおよびこれらスリットＳＬにそれぞれ隣接して残される複数の電極ストライプ８Ｅを含む。これらスリットＳＬは副電極部８Ｓに含まれる４つの区画８ａ〜８ｄ、または３つの区画８ａから８ｄの各々で例えば略平行に一定のピッチで並べられる。これらスリットＳＬは区画８ａおよび８ｃで一方向に伸び、区画８ｂおよび８ｄで一方向に交差する他方向に伸びている。これにより、各副電極部８Ｓに対応する画素領域は液晶分子Ｌｑのチルト方向が互いに異なる４つまたは３つのドメインに分割される。
【００１８】
ここで、図５に示す構造のチルト制御部による液晶分子Ｌｑの配向変化について概略的に説明する。図６の（ａ）および（ｃ）は液晶分子Ｌｑの配向状態をアレイ基板２および対向基板３の基板平面に平行な平面で示し、図６の（ｂ）および（ｄ）は液晶分子Ｌｑの配向状態を基板平面に垂直な断面で示す。尚、液晶分子Ｌｑの周辺構造は簡略化して示されている。
【００１９】
画素電極８および共通電極１６間に電圧を印加しない場合、配向膜１２は誘電率異方性が負の液晶分子Ｌｑを垂直配向させるように作用する。すなわち、液晶分子Ｌｑの長軸は配向膜１２の膜面に対してほぼ垂直になる。
【００２０】
画素電極８および共通電極１６間に比較的低い第１電圧を印加すると、画素電極８からの漏れ電場がスリットＳＬの近傍に生じ、これにより電気力線が図６（ｂ）に示すように傾く。
【００２１】
画素電極８および共通電極１６間の印加電圧は、電気力線に垂直な方向に液晶分子Ｌｑを配向させる電場を生成する。従って、液晶分子Ｌｑは、一対の配向膜１２および電場の作用によって、図６の（ａ）に示すように配向しようとする。
【００２２】
しかしながら、液晶分子Ｌｑの配向状態は図６の（ａ）に示すように一対のスリットＳＬ間で画素電極８の幅方向に隣接していることにより互いに干渉する。このため、液晶分子Ｌｑは、図６の（ａ）に示す矢印Ａ１の向きまたは矢印Ａ２の向きにチルト方向を変化させて、より安定な配向状態をとろうとする。
【００２３】
ここで、図６の（ａ）に示すように、スリットＳＬ間画素電極８（すなわち、電極ストライプ８Ｅ）上およびその近傍領域の液晶分子ＬｑがスリットＳＬに沿った方向において対称的な（あるいは、等方的な）配向状態であるとする。この場合、液晶分子Ｌｑのチルト方向が矢印Ａ１の向きに変化する確率と、矢印Ａ２の向きに変化する確率とが等しくなる。
【００２４】
これに対し、図６の（ｃ）に示すように、スリットＳＬ間画素電極８上およびその近傍の液晶分子ＬｑがこれらスリットＳＬに沿った方向において非対称な（あるいは、異方的な）配向状態である場合、スリットＳＬ間画素電極８の両端間で電気力線が非対称となり、同様に、スリットＳＬの両端間でも電気力線が非対称になる。そのため、液晶分子Ｌｑが矢印Ａ２の向きに配向した配向状態は、液晶分子Ｌｑが矢印Ａ１で示す向きに配向した配向状態に比べてより安定となる。その結果、液晶分子Ｌｑの平均的なチルト方向（ディレクタ）は、図６の（ｃ）に示す矢印Ａ２の向きとなる。
【００２５】
第１電圧よりも高い第２電圧を画素電極８および共通電極１６間に印加すると、一対の配向膜１２が液晶分子Ｌｑを垂直配向させようとする作用に対して、電場が液晶分子Ｌｑをその電気力線に垂直な方向に配向させようとする作用がより大きくなる。従って、液晶分子Ｌｑは、水平配向に近づくようにチルト角を変化させる。
【００２６】
ここで、第２電圧を画素電極８および共通電極１６間に印加した場合でも、第１電圧を画素電極８および共通電極１６間に印加した場合と同様に、液晶分子Ｌｑが矢印Ａ２の向きに配向した配向状態は、液晶分子Ｌｑが矢印Ａ１で示す向きに配向した配向状態に比べてより安定である。そのため、画素電極８および共通電極１６間の印加電圧を第１および第２電圧間で変化させた場合、液晶分子ＬｑのディレクタはスリットＳＬの配列方向に垂直な面内で変化することとなる。すなわち、画素電極８および共通電極１６間の印加電圧を第１および第２電圧間で変化させた場合、液晶分子Ｌｑは、その平均的なチルト方向をスリットＳＬの配列方向に垂直な面内に維持したままチルト角を変化させる。
【００２７】
ところで、各副電極部８ＳのスリットＳＬおよび電極ストライプ８Ｅは画素電極８の平面において隣接する他の副電極部８ＳのスリットＳＬおよび電極ストライプ８Ｅに副電極間スリットＳＬ’を介してそれぞれ正対している。副電極間スリットＳＬ’は隣接する２個の副電極部８Ｓ間の境界に配置されるが、液晶分子は偏光板５により決まる光の偏向軸方向に倒れてしまい、液晶分子の動きが光透過率の向上に寄与しない。
【００２８】
このため、図５に示すように、各副電極部８ＳのスリットＳＬおよび電極ストライプ８Ｅは画素電極８の平面において隣接する他の副電極部８Ｓの電極ストライプ８ＥおよびスリットＳＬに副電極間スリットＳＬ’の間隙を介してそれぞれ対向するか、他の副電極部８ＳのスリットＳＬおよび電極ストライプ８Ｅに対してそれぞれ正対しないようにこれら副電極部間の境界に沿ってずれて配置されることが好ましい。これにより、電圧の印加に伴う液晶分子の応答方向を光源光の偏向軸方向からずらすことができ、光透過率の向上に寄与できる。さらに、各副電極部８ＳのスリットＳＬと他の副電極部８ＳのスリットＳＬとを結ぶ直線は副電極間の境界方向に対して４５°の角度を成すことがより好ましい。尚、画素電極８は図５に示す形状だけでなく、スリットＳＬおよび電極ストライプを例えば図８〜図１１に示すように配置した形状であってもよい。
【００２９】
図５に示す複数のスリットＳＬは画素電極８からの電場の強度を減衰させる構造体として利用される。これらスリットＳＬを利用した場合、比較的高い自由度で設計を行うことが可能である。しかしながら、電場の揺らぎはスリットＳＬ以外の構造体ストライプによっても生じさせることができる。これについては、図７を参照して説明する。
【００３０】
図７はチルト制御部の基本構造の変形例を概略的に示す。この変形例では、図７の（ａ）に示すように、複数の誘電体層２１が図５に示す複数のスリットＳＬの代わりにこれらスリットＳＬと同様のパターンで画素電極８上に形成される。この場合、アクリル系樹脂、エポキシ系樹脂、ノボラック系樹脂などのように誘電体層２１の誘電率が液晶材料の誘電率よりも低ければ、液晶層４において誘電体層２１の近傍に電場の強さがより弱い弱電場域を生成することができる。従って、複数のスリットＳＬを形成した場合と同様の効果を得ることができる。
【００３１】
また、図５に示す複数のスリットＳＬの代わりに、図７の（ｂ）に示すように、複数の配線２３が透明絶縁体層２２を介して画素電極８上に形成されてもよい。配線２３は、例えば信号線、ゲート線、補助容量配線などであり、複数のスリットＳＬと同様のパターンで配列している。この場合、液晶層４において配線２３の近傍に電場の強さがより強い強電場域を生成することができる。従って、この場合も、複数のスリットＳＬを形成した場合と同様の効果を得ることができる。
【００３２】
上述の変形例の構成を要約すれば、各副電極部８Ｓがこの副電極部８Ｓの周縁側から内側に伸びるようにして付加される誘電体層２１または配線２３からなる複数の構造体ストライプおよびこれら構造体ストライプにそれぞれ隣接して残される複数の電極ストライプ８Ｅを含み、各副電極部８Ｓの構造体ストライプおよび電極ストライプが画素電極８の平面において隣接する他の副電極部８Ｓの電極ストライプ８Ｅおよび構造体ストライプに間隙を介してそれぞれ対向することになる。また、このような構成に加えて、各副電極部８Ｓの構造体ストライプおよび電極ストライプ８Ｅが他の副電極部８Ｓの構造体ストライプおよび電極ストライプ８Ｅに対してそれぞれ正対しないようにこれら副電極部８Ｓ間の境界に沿ってずれて配置されることが好ましい。
【００３３】
尚、液晶表示装置１が透過型である場合、誘電体層２１および配線２３の材料は、透過率の観点から、透明な材料であることが好ましい。また、液晶表示装置１が反射型である場合、誘電体層２１および配線２３の材料として、透明な材料に加え、金属材料のように不透明な材料を用いてもよい。
【００３４】
上述のようなチルト制御部の基本構造では、液晶層４において強電場域の幅Ｗ１と弱電場域の幅Ｗ２との和Ｗ１２は２０μｍ以下であることが好ましい。通常、和Ｗ１２が２０μｍ以下であれば、液晶分子Ｌｑの配向を上述したように制御することができ、十分な透過率を実現することができる。また、和Ｗ１２は６μｍ以上であることが好ましい。一般に、和Ｗ１２が６μｍ以上であれば、液晶層４において強電場域と弱電場域とを生じさせる構造体を十分に高い精度で形成することができるのに加え、上述した液晶配向を安定に生じさせることができる。
【００３５】
尚、和Ｗ１２は、スリットＳＬ間の画素電極８の幅とスリットＳＬの幅との和、誘電体層２１間の画素電極８の幅と誘電体層２１の幅との和、画素電極８上に設けた配線２３の幅と配線２３間の画素電極８の幅との和、第３電圧印加時にチルト角がより大きな領域の幅とより小さな領域の幅との和、第３電圧印加時に透過率がより高い領域の幅とより低い領域の幅との和などとほぼ等しい。従って、これら幅も２０μｍ以下であることおよび６μｍ以上であることが好ましい。
【００３６】
チルト制御部の基本構造において、幅Ｗ１および幅Ｗ２は、それぞれ、８μｍ以下であることが好ましい。また、幅Ｗ１および幅Ｗ２は、それぞれ、４μｍ以上であることが好ましい。この範囲においては、応答速度および透過率に関して実用上十分な性能を期待することができる。
【００３７】
尚、幅Ｗ１と幅Ｗ２とは、スリットＳＬ間の画素電極８の幅とスリットＳＬの幅、画素電極８上の誘電体層２１に挟まれた領域の幅と誘電体層２１の幅、画素電極８上に設けた配線２３の幅と配線２３間の画素電極８の幅、第３電圧印加時にチルト角がより大きな領域の幅とより小さな領域の幅、第３電圧印加時に透過率がより高い領域の幅とより低い領域の幅などに対応している。従って、これら幅も８μｍ以下で４μｍ以上であることが好ましい。
【００３８】
チルト制御部の基本構造において、液晶層４において強電場域の長さおよび弱電場域の長さは、それぞれ、幅Ｗ１および幅Ｗ２よりも長ければよいが、それらの和である幅Ｗ１２に対して２倍以上であることが好ましい。この場合、より多くの液晶分子Ｌｑをそれら電場域の長さ方向に配向させることができる。
【００３９】
本実施形態では、強電場域および弱電場域が図６の（ｃ）に示すようにスリットＳＬ間画素電極８の長手方向において非対称となるよう配向状態を得るように液晶層４に生成されるが、図６の（ａ）に示すようにスリットＳＬ間画素電極８の長手方向において対称な配向状態を得るようにしてもよい。但し、前者の方が応答速度などの点で有利である。本実施形態では、誘電率異方性が負のネマチック液晶を垂直配向させたＶＡＮモードを採用したが、誘電率異方性が正のネマチック液晶を用いることも可能である。特に、高いコントラストが望まれる場合は、ＶＡＮモードを採用し且つノーマリブラックとすることにより、例えば、４００：１以上の高いコントラストと高透過率設計による明るい画面設計とが可能である。
【００４０】
本実施形態において、見かけ上、液晶の光学応答を速めるために、偏光板５の光透過容易軸あるいは光吸収軸と強電場域と弱電場域との配列方向とが為す角度を４５゜から所定の角度θだけずらしてもよい。この角度θは、視野角などに応じて設定することもできるが、応答時間を短縮するには２２．５゜とすることが最も効果的である。
【００４１】
本実施形態において、副電極部８Ｓの区画８ａ〜８ｄの形状は特に制限されず、例えば、矩形や扇形とすることができる。
【００４２】
本実施形態では、第３電圧印加時に画素領域をドメイン分割するチルト制御部をアレイ基板２のみに設けたが、アレイ基板２および対向基板３の双方に設けてもよい。但し、前者の場合、アレイ基板２と対向基板３とを貼り合わせてセルを形成する際にアライメントマークなどを利用した高精度な位置合わせが不要となる。
【００４３】
また、本実施形態では、カラーフィルタ層ＣＦをアレイ基板２に設けた構造（ＣＯＡ：ｃｏｌｏｒ ｆｉｌｔｅｒ ｏｎ ａｒｒａｙ）を採用したが、カラーフィルタ層ＣＦは対向基板３に設けてもよい。但し、前者の場合、アレイ基板２と対向基板３とを貼り合わせてセルを形成する際にアライメントマークなどを利用した高精度な位置合わせが不要となる。
【００４４】
以下、上述の実施形態に係る液晶表示装置の製造例１から５について説明する。画素電極８は、製造例１において図５に示す形状に形成され、製造例２において図８に示す形状に形成され、製造例３において図９に示す形状に形成され、製造例４において図１０に示す形状に形成され、製造例５において図１１に示す形状に形成される。また、比較例として、画素電極８が図１２に示す形状に形成される液晶表示装置も製造してみた。製造例１〜５では、各副電極部８ＳのスリットＳＬおよび電極ストライプ８Ｅが画素電極８の平面において隣接する他の副電極部８Ｓの電極ストライプ８ＥおよびスリットＳＬに間隙を介してそれぞれ対向するか、他の副電極部８ＳのスリットＳＬおよび電極ストライプ８Ｅに対してそれぞれ正対しないようにこれら副電極部８Ｓ間の境界に沿ってずれて配置されている。これに対して比較例では、スリットＳＬおよび電極ストライプ８Ｅが隣接する２個の副電極部間で互いに延長線上に配置されている。
【００４５】
各製造例および比較例の液晶表示装置はいずれも以下の方法により製造した。まず、通常の薄膜トランジスタ形成プロセスと同様に成膜とパターニングとを繰返し、ガラス板である光透過性絶縁基板７の一主表面上に走査線Ｙおよび信号線等の配線並びにスイッチング素子８の薄膜トランジスタを形成した。次に、薄膜トランジスタを形成した絶縁基板７の表面側に常法により光透過性絶縁膜であるカラーフィルタ層ＣＦを形成した。
【００４６】
次いで、カラーフィルタ層ＣＦを形成した絶縁基板７の表面側に所定パターンのマスクを介してＩＴＯをスパッタリングした。その後、このＩＴＯ膜上にレジストパターンを形成し、このレジストパターンをマスクとして用いてＩＴＯ膜の露出部をエッチングした。以上のようにして、特定形状の画素電極８を形成した。尚、ここでは、スリットＳＬの幅およびスリットＳＬ間画素電極８の幅はいずれも５μｍとした。
【００４７】
その後、画素電極８を形成した絶縁基板７の表面の全面に熱硬化性樹脂を塗布し、この塗膜を焼成することにより、垂直配向性を示す厚さ７０ｎｍの配向膜１２を形成した。アレイ基板２は上述のようにして製作される。
【００４８】
次に、別途用意したガラス板からなる光透過性絶縁基板１５の一主表面上に、共通電極１６として、スパッタリング法を用いてＩＴＯ膜を形成した。続いて、この共通電極１６の全面に、アレイ基板２に関して説明したのと同様の方法により配向膜１２を形成した。以上のようにして、対向基板３を製作した。
【００４９】
次いで、液晶材料を注入するための注入口を残してアレイ基板２と対向基板３の周縁部に周辺シール材６となる接着剤を塗布し、それぞれの配向膜１２を内側にしてアレイ基板２と対向基板３を貼り合わせることにより液晶注入空間（液晶セル）を形成した。尚、この液晶セルのセルギャップは、アレイ基板２に設けられ対向基板３に接触する長さ４μｍの柱状スペーサＳＰにより一定に維持した。また、アレイ基板２および対向基板３を貼り合わせる際、これらアレイ基板２および対向基板３間の位置合わせはそれらの端面を揃えることにより行い、アライメントマークなどを利用する高精度な位置合わせは行わなかった。
【００５０】
次いで、この液晶セル内に誘電率異方性が負である液晶材料を通常の方法により注入して液晶層４を形成した。次いで、液晶注入口を紫外線硬化樹脂で封止し、液晶セルの両面に偏光板５を貼り付けることにより液晶表示装置１を得た。
【００５１】
こうして製造された液晶表示装置１は例えば画素電極８および共通電極１６間の印加電圧を約１Ｖから約５Ｖまでの間で変化させて駆動することができる。
【００５２】
そこで、実際に画素電極８と共通電極１６との間に４Ｖの電圧を印加した状態で観察すると、画素電極８の形状にそれぞれ対応した透過率分布が得られた。
【００５３】
次に、これら液晶表示装置について、透過率、配向分割均一性および応答時間を測定した。その結果を以下の表に示す。
【００５４】
【表１】
【００５５】
上記表から明らかなように、製造例１から製造例５では、アレイ基板２および対向基板３を貼り合わせる際に高精度な位置合わせを行わなかったのにも拘らず、透過率が高く、配向分割均一性が良好であり、応答時間も短い。すなわち、これら製造例の構成では、アレイ基板２および対向基板３を高精度に位置合わせすることなくＭＶＡモードの液晶表示装置を製造することができる。さらに、各副電極部８ＳのスリットＳＬおよび電極ストライプ８Ｅが画素電極８の平面において隣接する他の副電極部８Ｓの電極ストライプ８ＥおよびスリットＳＬに間隙を介してそれぞれ対向するか、他の副電極部８ＳのスリットＳＬおよび電極ストライプ８Ｅに対してそれぞれ正対しないようにこれら副電極部８Ｓ間の境界に沿ってずれて配置されていることにより、電圧の印加に伴う液晶分子の応答方向を光源光の偏向軸方向からずらすことができ、光透過率の向上に寄与できる。
【００５６】
【発明の効果】
以上のように本発明によれば、ＭＶＡモードを採用した場合であっても、アレイ基板および対向基板間の位置合わせにおいて高い精度を必要とせずに光透過率を向上できる液晶表示装置を提供することができる。
【図面の簡単な説明】
【図１】本発明の一実施形態に係る液晶表示装置の外観を示す斜視図である。
【図２】図１に示す液晶表示装置の回路構造を概略的に示す図である。
【図３】図２に示す液晶表示装置の部分的断面構造を示す図である。
【図４】図３に示すアレイ基板の部分的断面構造をさらに詳細に示す図である。
【図５】図２に示す液晶表示装置のチルト制御部の基本構造を示す平面図である。
【図６】図５に示す液晶分子の配向状態を基板平面に平行な平面および基板平面に垂直な断面において示す図である。
【図７】図５に示すチルト制御部の基本構造の変形例を概略的に示す断面図である。
【図８】図５に示す画素電極の形状に関する第１変形例を示す平面図である。
【図９】図５に示す画素電極の形状に関する第２変形例を示す平面図である。
【図１０】図５に示す画素電極の形状に関する第３変形例を示す平面図である。
【図１１】図５に示す画素電極の形状に関する第４変形例を示す平面図である。
【図１２】図５および図８〜図１１に示す画素電極の形状に対する比較例を示す平面図である。
【符号の説明】
１…液晶表示装置
２…アレイ基板
３…対向基板
４…液晶層
５…偏光板
７…光透過性絶縁基板
８…画素電極
８ａ〜８ｄ…区画
８Ｅ…電極ストライプ
８Ｓ…副電極部
９…スイッチング素子
１２…配向膜
１５…光透過性絶縁基板
１６…共通電極
２１…誘電体層
２２…透明絶縁体層
２３…配線
ＳＬ…スリット
Ｌｑ…液晶分子
ＣＦ…カラーフィルタ層
ＣＦ＿Ｂ，ＣＦ＿Ｇ，ＣＦ＿Ｒ…着色層[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a liquid crystal display device in which each pixel region is divided into a plurality of domains.
[0002]
[Prior art]
Liquid crystal display devices have various features such as thinness, light weight, and low power consumption, and are applied to various uses such as OA equipment, information terminals, watches, and televisions. In particular, a liquid crystal display device having a thin film transistor (hereinafter, referred to as a TFT) is used as a monitor for displaying a large amount of information such as a portable television or a computer because of its high responsiveness.
[0003]
In recent years, with an increase in the amount of information, a demand for higher definition of an image and a higher display speed has been increased. Among these demands, high definition of images is realized by, for example, miniaturizing an array structure including the above-described TFT.
[0004]
On the other hand, regarding the increase in the display speed, instead of the conventional display mode, an OCB mode using a nematic liquid crystal, a VAN (Vertical Aligned Nematic) mode, a HAN mode, and a π alignment mode, or an interface stabilization using a smectic liquid crystal. The adoption of a type ferroelectric liquid crystal mode and an antiferroelectric liquid crystal mode has been studied.
[0005]
Among these display modes, the VAN mode can provide a faster response speed than the conventional TN (Twisted Nematic) mode, and does not require a rubbing process for generating defects such as electrostatic breakdown due to vertical alignment. Among them, a multi-domain VAN mode (hereinafter, referred to as an MVA mode) has attracted particular attention because the compensation design of the viewing angle is relatively easy.
[0006]
However, conventionally, in a liquid crystal display device employing the MVA mode, ridge-shaped dielectric protrusions are formed not only on an array substrate but also on a counter substrate, or a slit or the like is provided in a common electrode on the counter substrate. Therefore, the alignment between the array substrate and the counter substrate must be performed with extremely high accuracy, resulting in an increase in cost and a decrease in reliability.
[0007]
In recent years, in the manufacture of a TN mode liquid crystal display device, a technique of forming a color filter layer on an array substrate has been put into practical use. According to this technique, when the array substrate and the counter substrate are attached to form a cell, it is not necessary to align each color region constituting the color filter layer with the pixel electrode. Therefore, it is desirable to apply such a technique to the manufacture of an MVA mode liquid crystal display device. However, in a conventional MVA mode liquid crystal display device, when an array substrate and a counter substrate are bonded to form a cell. In addition, it is necessary to perform alignment between the array substrate and the opposing substrate corresponding to structures such as ridge-shaped dielectric protrusions and slits. Therefore, in the conventional MVA mode liquid crystal display device, even if a color filter layer is formed on the array substrate, the benefits obtained in the TN mode liquid crystal display device cannot be enjoyed.
[0008]
[Problems to be solved by the invention]
The present invention has been made in view of the above problems, and can improve light transmittance without requiring high precision in positioning between an array substrate and a counter substrate even when the MVA mode is adopted. It is an object to provide a liquid crystal display device.
[0009]
[Means for Solving the Problems]
According to the present invention, an array substrate including at least one pixel electrode, a counter substrate including a common electrode facing the pixel electrode, and a pixel region sandwiched between the array substrate and the counter substrate and between the pixel electrode and the common electrode And a liquid crystal layer in which liquid crystal molecules are aligned substantially perpendicular to each substrate, and a liquid crystal molecule arrangement is controlled by a voltage between a pixel electrode and a common electrode. And a plurality of sub-electrodes that divide the pixel region into a plurality of domains having different tilt directions of liquid crystal molecules, respectively, and each sub-electrode portion is formed inside from a peripheral side of the sub-electrode portion. A plurality of slits formed as a notch extending to the side, and a plurality of electrode stripes left adjacent to these slits, respectively. Flop liquid crystal display device which respectively face each other with a gap in addition to the electrode stripes and slit sub electrode portions adjacent in the plane of the pixel electrode.
[0010]
In this liquid crystal display device, a pixel electrode on the array substrate generates a fluctuation of an electric field in a pixel region with the application of a voltage, and a plurality of sub-regions for dividing the pixel region into a plurality of domains having different tilt directions of liquid crystal molecules. It has an electrode part. Since the slit of each sub-electrode portion is formed as a cutout extending inward from the peripheral side of the sub-electrode portion, it can be incorporated into the array substrate manufacturing process. Therefore, there is no need to perform alignment between the array substrate and the opposing substrate with high accuracy unlike the case where an independent tilt control unit is arranged on the opposing substrate side. Further, the slits and electrode stripes of each sub-electrode portion are opposed to the electrode stripes and slits of another adjacent sub-electrode portion with a gap therebetween in the plane of the pixel electrode. In this case, the response direction of the liquid crystal molecules accompanying the application of the voltage can be shifted from the direction of the deflection axis of the light from the light source, which can contribute to an improvement in light transmittance.
[0011]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, a liquid crystal display device according to an embodiment of the present invention will be described with reference to the accompanying drawings.
[0012]
FIG. 1 shows an appearance of the liquid crystal display device 1, FIG. 2 schematically shows a circuit structure of the liquid crystal display device, FIG. 3 shows a partial sectional structure of the liquid crystal display device, and FIG. 2 shows the partial cross-sectional structure of the substrate in more detail. This liquid crystal display device operates in the MVA mode, and includes an array substrate 2, a counter substrate 3, and a liquid crystal layer 4 sandwiched between the array substrate 2 and the counter substrate 3. A polarizing plate 5 is attached to the array substrate 2 and the counter substrate 3 on the side opposite to the liquid crystal layer 4. The liquid crystal layer 4 is made of a liquid crystal material including a nematic liquid crystal having a negative dielectric anisotropy, and is surrounded by the peripheral sealing material 6 between the array substrate 2 and the counter substrate 3. The array substrate 2 and the opposing substrate 3 are integrated with the liquid crystal layer 4 by being bonded by the peripheral sealing material 6. The distance between the array substrate 2 and the opposing substrate 3 is kept constant by the spacer SP.
[0013]
The array substrate 2 includes a light-transmissive insulating substrate 7 such as a glass plate, a plurality of pixel electrodes 8 arranged in a matrix and applying an electric field to the liquid crystal layer 4 for controlling the arrangement of the liquid crystal molecules Lq, and a row of these pixel electrodes 8. , A plurality of auxiliary capacitance lines CL arranged so as to cross the pixel electrodes 8 of the corresponding row, and a plurality of auxiliary capacitance lines CL arranged along the columns of the pixel electrodes 8. A plurality of signal lines X (X1 to Xn), a plurality of switching elements 9 arranged near intersections of the corresponding scanning lines Y and the corresponding signal lines X, a scanning line driving circuit 10 driving the plurality of scanning lines Y, and A signal line driving circuit 11 for driving a plurality of signal lines X is included. The plurality of auxiliary capacitance lines CL are set to a reference potential by the common electrode drive circuit VCOM.
[0014]
The insulating substrate 7 has an undercoat surface 7A, and a plurality of switching elements 9, a plurality of pixel electrodes 8, and wires such as signal lines X, scanning lines Y, and auxiliary capacitance lines CL are insulated from each other. Are stacked on top of each other. These wirings are made of aluminum, molybdenum, copper, or the like. The plurality of pixel electrodes 8 are made of a transparent conductive material such as ITO, and are formed by forming a thin film of a transparent conductive material by, for example, a sputtering method, and then patterning the thin film using a photolithography technique and an etching technique. . The pixel electrode 8 is covered with a vertical alignment film 12 that aligns the liquid crystal molecules Lq of the liquid crystal layer 4 substantially perpendicular to the plane of the array substrate 2 in a state where no voltage is applied. The vertical alignment film 12 is formed of a thin film of a transparent resin such as polyimide, and is provided with vertical alignment without rubbing. Each switching element 9 is formed on the undercoat surface 7A and covered with the gate insulating film 13, for example, a semiconductor layer M of amorphous silicon or polysilicon, and formed on the semiconductor layer M via the gate insulating film 13 and the interlayer insulating film 14. Is a thin film transistor having a gate electrode 9G covered with a gate electrode and source and drain electrodes 9S and 9D connected to the semiconductor layer M via contact holes formed in the gate insulating film 13 and the interlayer insulating film 14. The electrodes 9S, 9D, 9G of the switching element 9 are made of a metal material such as aluminum, molybdenum, chromium, copper, and tantalum. The source electrode 9S is connected to the corresponding pixel electrode 8, the drain electrode 9D is connected to the corresponding signal line X, and the gate electrode 9G is connected to the corresponding scanning line Y. The switching element 9 and the interlayer insulating film 14 are covered with a color filter layer CF, and the pixel electrode 8 is formed on the color filter layer CF. The color filter layer CF includes a blue coloring layer CF_B, a green coloring layer CF_G, and a red coloring layer CF_R formed as stripes along the pixel electrodes 8 in each column. The pixel electrode 8 is connected to a source electrode 9S of the switching element 8 via a contact hole H formed in the color filter CF. The storage capacitance line CL is formed on the gate insulating film 13 together with the gate electrode 9G. The pixel electrode 8 is connected to the contact electrode CE via a contact hole H formed in the color filter layer CF and the interlayer insulating film 14. This contact electrode CE penetrates an opening formed in the auxiliary capacitance line CE and contacts a semiconductor layer M ′ formed together with the semiconductor layer M of the switching element 8. The storage capacitance line CL is capacitively coupled to the contact electrode CE, the semiconductor layer M ′, and the pixel electrode 8 to form a storage capacitance SC.
[0015]
The counter substrate 3 includes a light-transmitting insulating substrate 15 such as a glass plate, a common electrode 16 formed on the insulating substrate 15 so as to face the plurality of pixel electrodes 8, and a voltage-unmarked cover formed over the common electrode 16. In addition, it includes a vertical alignment film 12 for aligning the liquid crystal molecules Lq of the liquid crystal layer 4 substantially perpendicular to the plane of the counter substrate 3. These common electrode 16 and alignment film 12 are made of the same material as pixel electrode 8 and alignment film 12. Here, the common electrode 16 is formed as a flat continuous film facing the plurality of pixel electrodes 8, and is set to a reference potential by the common electrode drive circuit VCOM together with the auxiliary capacitance line CL of the array substrate 2.
[0016]
In the above-described liquid crystal display device, the array substrate 2 further includes an electric field fluctuation in which a strong electric field region and a weak electric field region are alternately arranged in various directions substantially parallel to the substrates 2 and 3 in response to the application of a voltage. A tilt control unit for controlling the tilt direction of the liquid crystal molecules Lq by dividing the pixel region into a plurality of domains having different tilt directions by controlling the tilt direction of the liquid crystal molecules Lq. Including.
[0017]
As shown in FIG. 5, the tilt control unit divides the pixel electrode 8 into, for example, three sub-electrode portions 8S, and defines an anisotropic distribution of a strong electric field region and a weak electric field region for each of the sub-electrode portions 8S. Has three domain division patterns. These sub-electrode portions 8S are interconnected by a bridge electrode BR arranged at only one location at each boundary between the domain division patterns. Each domain division pattern extends to have both ends on the peripheral side and the center side of the corresponding sub-electrode section 8S with respect to a plurality of strong electric field regions extending to have both ends on the peripheral side and the center side of the corresponding sub-electrode section 8S. The structure includes a structure that changes the strength of the electric field from the corresponding sub-electrode portion 8S such that the plurality of weak electric field regions are adjacent to each other. This structure is constituted by a plurality of slits SL formed as missing portions of the sub-electrode portion 8S in FIG. In this case, each sub-electrode portion 8S includes a plurality of slits SL formed as missing portions extending inward from the peripheral side of the sub-electrode portion 8S and a plurality of electrode stripes 8E left adjacent to these slits SL, respectively. These slits SL are arranged at a constant pitch in, for example, substantially parallel to each of the four sections 8a to 8d or the three sections 8a to 8d included in the sub-electrode portion 8S. These slits SL extend in one direction in sections 8a and 8c, and extend in the other direction intersecting in one direction in sections 8b and 8d. Thereby, the pixel region corresponding to each sub-electrode portion 8S is divided into four or three domains in which the tilt directions of the liquid crystal molecules Lq are different from each other.
[0018]
Here, a change in the alignment of the liquid crystal molecules Lq by the tilt control unit having the structure shown in FIG. 5 will be schematically described. 6A and 6C show the alignment state of the liquid crystal molecules Lq in a plane parallel to the planes of the array substrate 2 and the counter substrate 3, and FIGS. 6B and 6D show the alignment states of the liquid crystal molecules Lq. The alignment state is shown by a cross section perpendicular to the plane of the substrate. The peripheral structure of the liquid crystal molecules Lq is shown in a simplified manner.
[0019]
When no voltage is applied between the pixel electrode 8 and the common electrode 16, the alignment film 12 acts to vertically align the liquid crystal molecules Lq having negative dielectric anisotropy. That is, the major axis of the liquid crystal molecules Lq is substantially perpendicular to the film surface of the alignment film 12.
[0020]
When a relatively low first voltage is applied between the pixel electrode 8 and the common electrode 16, a leakage electric field from the pixel electrode 8 is generated in the vicinity of the slit SL, whereby the electric field lines are inclined as shown in FIG. .
[0021]
The voltage applied between the pixel electrode 8 and the common electrode 16 generates an electric field that orients the liquid crystal molecules Lq in a direction perpendicular to the lines of electric force. Accordingly, the liquid crystal molecules Lq tend to align as shown in FIG. 6A by the action of the pair of alignment films 12 and the electric field.
[0022]
However, the alignment states of the liquid crystal molecules Lq interfere with each other because they are adjacent to each other in the width direction of the pixel electrode 8 between the pair of slits SL as shown in FIG. For this reason, the liquid crystal molecules Lq change the tilt direction to the direction of the arrow A1 or the direction of the arrow A2 shown in FIG. 6A, and try to take a more stable alignment state.
[0023]
Here, as shown in FIG. 6A, the liquid crystal molecules Lq on the pixel electrodes 8 between the slits SL (that is, the electrode stripes 8E) and in the vicinity thereof are symmetrical in the direction along the slits SL (or It is assumed that the alignment state is isotropic. In this case, the probability that the tilt direction of the liquid crystal molecules Lq changes in the direction of arrow A1 is equal to the probability that the tilt direction changes in the direction of arrow A2.
[0024]
On the other hand, as shown in FIG. 6C, the liquid crystal molecules Lq on the pixel electrode 8 between the slits SL and in the vicinity thereof are asymmetric (or anisotropic) in the direction along these slits SL. In this case, the lines of electric force are asymmetric between both ends of the pixel electrode 8 between the slits SL, and similarly, the lines of electric force are also asymmetric between both ends of the slit SL. Therefore, the alignment state in which the liquid crystal molecules Lq are aligned in the direction of arrow A2 is more stable than the alignment state in which the liquid crystal molecules Lq are aligned in the direction indicated by arrow A1. As a result, the average tilt direction (director) of the liquid crystal molecules Lq is the direction of the arrow A2 shown in FIG.
[0025]
When a second voltage higher than the first voltage is applied between the pixel electrode 8 and the common electrode 16, the electric field causes the liquid crystal molecules Lq to react to the action of the pair of alignment films 12 to vertically align the liquid crystal molecules Lq. The effect of orienting in the direction perpendicular to the line of electric force is greater. Therefore, the liquid crystal molecules Lq change the tilt angle so as to approach the horizontal alignment.
[0026]
Here, even when the second voltage is applied between the pixel electrode 8 and the common electrode 16, similarly to the case where the first voltage is applied between the pixel electrode 8 and the common electrode 16, the liquid crystal molecules Lq move in the direction of the arrow A2. The aligned alignment state is more stable than the alignment state in which the liquid crystal molecules Lq are aligned in the direction indicated by the arrow A1. Therefore, when the voltage applied between the pixel electrode 8 and the common electrode 16 is changed between the first and second voltages, the director of the liquid crystal molecules Lq changes in a plane perpendicular to the arrangement direction of the slits SL. That is, when the applied voltage between the pixel electrode 8 and the common electrode 16 is changed between the first and second voltages, the average tilt direction of the liquid crystal molecules Lq is set in a plane perpendicular to the arrangement direction of the slits SL. The tilt angle is changed while maintaining the same.
[0027]
By the way, the slit SL and the electrode stripe 8E of each sub-electrode portion 8S face the slit SL and the electrode stripe 8E of another sub-electrode portion 8S adjacent on the plane of the pixel electrode 8 via the inter-sub-electrode slit SL '. I have. The inter-sub-electrode slit SL ′ is disposed at the boundary between two adjacent sub-electrode portions 8S. However, the liquid crystal molecules fall in the direction of the light deflection axis determined by the polarizing plate 5, and the movement of the liquid crystal molecules becomes light transmitting. Does not contribute to the improvement of the rate.
[0028]
For this reason, as shown in FIG. 5, the slit SL and the electrode stripe 8E of each sub-electrode portion 8S are connected to the electrode stripe 8E and the slit SL of another sub-electrode portion 8S adjacent to the pixel electrode 8 in the plane thereof. ′, Or are shifted along the boundary between the sub-electrode portions so as not to face the slit SL and the electrode stripe 8E of the other sub-electrode portion 8S, respectively. preferable. Thereby, the response direction of the liquid crystal molecules due to the application of the voltage can be shifted from the direction of the deflection axis of the light from the light source, which can contribute to an improvement in light transmittance. Further, it is more preferable that a straight line connecting the slit SL of each sub-electrode portion 8S and the slit SL of another sub-electrode portion 8S forms an angle of 45 ° with the boundary direction between the sub-electrodes. In addition, the pixel electrode 8 may have a shape in which the slit SL and the electrode stripe are arranged as shown in FIGS.
[0029]
The plurality of slits SL shown in FIG. 5 are used as a structure that attenuates the intensity of the electric field from the pixel electrode 8. When using these slits SL, it is possible to design with relatively high degree of freedom. However, the fluctuation of the electric field can also be caused by a structure stripe other than the slit SL. This will be described with reference to FIG.
[0030]
FIG. 7 schematically shows a modification of the basic structure of the tilt control unit. In this modification, as shown in FIG. 7A, a plurality of dielectric layers 21 are formed on the pixel electrode 8 in the same pattern as the slits SL instead of the plurality of slits SL shown in FIG. . In this case, if the dielectric constant of the dielectric layer 21 is lower than the dielectric constant of the liquid crystal material, such as an acrylic resin, an epoxy resin, a novolak resin, etc., the electric field strength near the dielectric layer 21 in the liquid crystal layer 4 is increased. A weaker electric field region can be generated. Therefore, the same effect as when a plurality of slits SL are formed can be obtained.
[0031]
Further, instead of the plurality of slits SL shown in FIG. 5, a plurality of wirings 23 may be formed on the pixel electrode 8 via the transparent insulator layer 22, as shown in FIG. 7B. The wirings 23 are, for example, signal lines, gate lines, auxiliary capacitance wirings, and are arranged in the same pattern as the plurality of slits SL. In this case, it is possible to generate a strong electric field region where the electric field strength is higher in the vicinity of the wiring 23 in the liquid crystal layer 4. Therefore, also in this case, the same effect as when a plurality of slits SL are formed can be obtained.
[0032]
To summarize the configuration of the above-described modification, a plurality of structural stripes including the dielectric layer 21 or the wiring 23 added so that each sub-electrode portion 8S extends inward from the peripheral side of the sub-electrode portion 8S, and Each of the structure stripes includes a plurality of electrode stripes 8E left adjacent thereto, and the structure stripes and the electrode stripes of each sub-electrode portion 8S are adjacent to each other on the plane of the pixel electrode 8 and the electrode stripes 8E of the other sub-electrode portions 8S. And the structure stripes with a gap therebetween. In addition to such a configuration, these sub-electrodes are arranged so that the structure stripe and the electrode stripe 8E of each sub-electrode portion 8S do not directly face the structure stripe and the electrode stripe 8E of the other sub-electrode portion 8S. It is preferable to displace them along the boundary between the portions 8S.
[0033]
When the liquid crystal display device 1 is of a transmission type, the material of the dielectric layer 21 and the wiring 23 is preferably a transparent material from the viewpoint of transmittance. When the liquid crystal display device 1 is of a reflection type, as the material of the dielectric layer 21 and the wiring 23, an opaque material such as a metal material may be used in addition to a transparent material.
[0034]
The basic structure of tilt controller as described above, it is preferable in the liquid crystal layer 4 the sum W 12 of the width W 2 of width W 1 and the weak electric field region of strong electric field region is 20μm or less. Usually, if the sum W 12 is 20μm or less, it is possible to control the orientation of liquid crystal molecules Lq as described above, it is possible to achieve sufficient permeability. Also, the sum W 12 is preferably at 6μm or more. In general, when the sum W 12 is 6 μm or more, a structure for generating a strong electric field region and a weak electric field region in the liquid crystal layer 4 can be formed with sufficiently high accuracy, and the liquid crystal alignment described above can be stabilized. Can be caused.
[0035]
The sum W 12 is the sum of the width of the pixel electrode 8 between the slits SL and the width of the slit SL, the sum of the width of the pixel electrode 8 between the dielectric layers 21 and the width of the dielectric layer 21, The sum of the width of the wiring 23 provided above and the width of the pixel electrode 8 between the wirings 23, the sum of the width of the region where the tilt angle is larger and the width of the region where the tilt angle is smaller when the third voltage is applied, and It is substantially equal to the sum of the width of the higher transmittance region and the lower region width. Therefore, it is preferable that these widths are also 20 μm or less and 6 μm or more.
[0036]
In the basic structure of tilt controller, the width W 1 and the width W 2, respectively, it is preferably 8μm or less. Further, each of the width W 1 and the width W 2 is preferably at least 4 μm. In this range, practically sufficient performance can be expected in response speed and transmittance.
[0037]
Note that the width W 1 and the width W 2 are the width of the pixel electrode 8 between the slits SL and the width of the slit SL, the width of the region between the dielectric layers 21 on the pixel electrode 8, and the width of the dielectric layer 21. The width of the wiring 23 provided on the pixel electrode 8, the width of the pixel electrode 8 between the wirings 23, the width of the region with a larger tilt angle and the width of the smaller region when the third voltage is applied, and the transmittance when the third voltage is applied. Corresponds to the width of the higher region and the width of the lower region. Therefore, these widths are also preferably 8 μm or less and 4 μm or more.
[0038]
In the basic structure of tilt controller, the length of the long and weak electric field region of strong electric field region in the liquid crystal layer 4, respectively, may be longer than the width W 1 and the width W 2, the width W is their sum It is preferably at least twice as large as 12 . In this case, more liquid crystal molecules Lq can be aligned in the length direction of the electric field region.
[0039]
In the present embodiment, the strong electric field region and the weak electric field region are generated in the liquid crystal layer 4 so as to obtain an alignment state such that they are asymmetric in the longitudinal direction of the pixel electrode 8 between the slits SL as shown in FIG. However, as shown in FIG. 6A, an alignment state symmetrical in the longitudinal direction of the pixel electrode 8 between the slits SL may be obtained. However, the former is more advantageous in terms of response speed and the like. In the present embodiment, the VAN mode in which nematic liquid crystal having a negative dielectric anisotropy is vertically aligned is employed. However, a nematic liquid crystal having a positive dielectric anisotropy may be used. In particular, when high contrast is desired, adopting the VAN mode and using normally black enables a high contrast of, for example, 400: 1 or more and a bright screen design by a high transmittance design.
[0040]
In this embodiment, in order to apparently speed up the optical response of the liquid crystal, the angle formed by the light transmission easy axis or light absorption axis of the polarizing plate 5 and the arrangement direction of the strong electric field region and the weak electric field region is set to a predetermined angle from 45 °. May be shifted by the angle θ. Can be set according to the viewing angle or the like, but it is most effective to set it at 22.5 ° to shorten the response time.
[0041]
In the present embodiment, the shapes of the sections 8a to 8d of the sub-electrode portion 8S are not particularly limited, and may be, for example, rectangular or fan-shaped.
[0042]
In the present embodiment, the tilt control unit that divides the pixel region into domains when the third voltage is applied is provided only on the array substrate 2, but may be provided on both the array substrate 2 and the counter substrate 3. However, in the former case, when the array substrate 2 and the counter substrate 3 are bonded to each other to form a cell, it is not necessary to perform high-precision alignment using an alignment mark or the like.
[0043]
Further, in the present embodiment, a structure in which the color filter layer CF is provided on the array substrate 2 (COA: color filter on array) is employed, but the color filter layer CF may be provided on the counter substrate 3. However, in the former case, when the array substrate 2 and the counter substrate 3 are bonded to each other to form a cell, it is not necessary to perform high-precision alignment using an alignment mark or the like.
[0044]
Hereinafter, Manufacturing Examples 1 to 5 of the liquid crystal display device according to the above-described embodiment will be described. The pixel electrode 8 is formed in the shape shown in FIG. 5 in Manufacturing Example 1, formed in the shape shown in FIG. 8 in Manufacturing Example 2, formed in the shape shown in FIG. 9 in Manufacturing Example 3, and formed in FIG. Are formed in the shape shown in FIG. As a comparative example, a liquid crystal display device in which the pixel electrode 8 was formed in the shape shown in FIG. 12 was also manufactured. In Manufacturing Examples 1 to 5, whether the slit SL and the electrode stripe 8E of each sub-electrode portion 8S face the electrode stripe 8E and the slit SL of another sub-electrode portion 8S adjacent to each other on the plane of the pixel electrode 8 with a gap therebetween. Are arranged along the boundary between the sub-electrode portions 8S so as not to face the slit SL and the electrode stripe 8E of the other sub-electrode portion 8S. On the other hand, in the comparative example, the slit SL and the electrode stripe 8E are arranged on an extension of each other between two adjacent sub-electrode portions.
[0045]
The liquid crystal display devices of the respective production examples and comparative examples were produced by the following methods. First, film formation and patterning are repeated in the same manner as in a normal thin film transistor forming process, and wiring such as a scanning line Y and a signal line and a thin film transistor of a switching element 8 are formed on one main surface of a light transmitting insulating substrate 7 which is a glass plate. Formed. Next, a color filter layer CF which is a light-transmitting insulating film was formed on the front surface side of the insulating substrate 7 on which the thin film transistors were formed by a conventional method.
[0046]
Next, ITO was sputtered on the surface side of the insulating substrate 7 on which the color filter layer CF was formed via a mask having a predetermined pattern. Thereafter, a resist pattern was formed on the ITO film, and the exposed portion of the ITO film was etched using the resist pattern as a mask. As described above, the pixel electrode 8 having a specific shape was formed. Here, the width of the slit SL and the width of the pixel electrode 8 between the slits SL were both 5 μm.
[0047]
Thereafter, a thermosetting resin was applied to the entire surface of the insulating substrate 7 on which the pixel electrodes 8 were formed, and the coating film was baked to form an alignment film 12 having a vertical orientation and a thickness of 70 nm. The array substrate 2 is manufactured as described above.
[0048]
Next, an ITO film was formed as a common electrode 16 on one main surface of a light-transmitting insulating substrate 15 made of a glass plate by a sputtering method. Subsequently, an alignment film 12 was formed on the entire surface of the common electrode 16 by the same method as described for the array substrate 2. The counter substrate 3 was manufactured as described above.
[0049]
Next, an adhesive serving as a peripheral sealing material 6 is applied to the periphery of the array substrate 2 and the opposing substrate 3 except for an injection port for injecting a liquid crystal material, and the alignment substrate 12 and the array substrate 2 are set to be inward. A liquid crystal injection space (liquid crystal cell) was formed by bonding the counter substrate 3 together. The cell gap of this liquid crystal cell was kept constant by a columnar spacer SP having a length of 4 μm provided on the array substrate 2 and in contact with the counter substrate 3. When the array substrate 2 and the counter substrate 3 are bonded to each other, the alignment between the array substrate 2 and the counter substrate 3 is performed by aligning their end faces, and high-precision positioning using alignment marks or the like is not performed. Was.
[0050]
Next, a liquid crystal material having a negative dielectric anisotropy was injected into the liquid crystal cell by an ordinary method to form a liquid crystal layer 4. Next, the liquid crystal injection port was sealed with an ultraviolet curable resin, and the polarizing plates 5 were attached to both surfaces of the liquid crystal cell to obtain the liquid crystal display device 1.
[0051]
The liquid crystal display device 1 thus manufactured can be driven by changing the applied voltage between the pixel electrode 8 and the common electrode 16 from about 1 V to about 5 V, for example.
[0052]
Therefore, when observation was performed in a state where a voltage of 4 V was actually applied between the pixel electrode 8 and the common electrode 16, transmittance distributions corresponding to the shapes of the pixel electrodes 8 were obtained.
[0053]
Next, with respect to these liquid crystal display devices, transmittance, alignment division uniformity and response time were measured. The results are shown in the table below.
[0054]
[Table 1]
[0055]
As is clear from the above table, in Production Example 1 to Production Example 5, the transmittance was high and the orientation was high despite the fact that high-precision positioning was not performed when the array substrate 2 and the counter substrate 3 were bonded. Good division uniformity and short response time. That is, with the configurations of these manufacturing examples, it is possible to manufacture an MVA mode liquid crystal display device without positioning the array substrate 2 and the counter substrate 3 with high accuracy. Further, the slit SL and the electrode stripe 8E of each sub-electrode portion 8S are opposed to the electrode stripe 8E and the slit SL of another sub-electrode portion 8S adjacent to each other with a gap in the plane of the pixel electrode 8, respectively. The sub-electrode portions 8S are shifted along the boundary between the sub-electrode portions 8S so as not to face the slit SL and the electrode stripe 8E of the portion 8S, respectively. It can be shifted from the direction of the light deflection axis, which can contribute to an improvement in light transmittance.
[0056]
【The invention's effect】
As described above, according to the present invention, there is provided a liquid crystal display device capable of improving light transmittance without requiring high accuracy in alignment between an array substrate and a counter substrate even when the MVA mode is adopted. be able to.
[Brief description of the drawings]
FIG. 1 is a perspective view illustrating an appearance of a liquid crystal display device according to an embodiment of the present invention.
FIG. 2 is a diagram schematically showing a circuit structure of the liquid crystal display device shown in FIG.
3 is a diagram showing a partial cross-sectional structure of the liquid crystal display device shown in FIG.
FIG. 4 is a diagram showing the partial cross-sectional structure of the array substrate shown in FIG. 3 in more detail.
FIG. 5 is a plan view showing a basic structure of a tilt control unit of the liquid crystal display device shown in FIG.
6 is a diagram showing the alignment state of the liquid crystal molecules shown in FIG. 5 in a plane parallel to the substrate plane and in a cross section perpendicular to the substrate plane.
FIG. 7 is a sectional view schematically showing a modification of the basic structure of the tilt control unit shown in FIG. 5;
FIG. 8 is a plan view showing a first modification of the shape of the pixel electrode shown in FIG.
FIG. 9 is a plan view showing a second modification of the shape of the pixel electrode shown in FIG.
FIG. 10 is a plan view showing a third modification of the shape of the pixel electrode shown in FIG.
FIG. 11 is a plan view showing a fourth modification of the shape of the pixel electrode shown in FIG.
FIG. 12 is a plan view showing a comparative example with respect to the shapes of the pixel electrodes shown in FIGS. 5 and 8 to 11;
[Explanation of symbols]
DESCRIPTION OF SYMBOLS 1 ... Liquid crystal display device 2 ... Array substrate 3 ... Opposite substrate 4 ... Liquid crystal layer 5 ... Polarizing plate 7 ... Light transmissive insulating substrate 8 ... Pixel electrodes 8a-8d ... Section 8E ... Electrode stripe 8S ... Sub-electrode part 9 ... Switching element 12 Alignment film 15 Light transmissive insulating substrate 16 Common electrode 21 Dielectric layer 22 Transparent insulator layer 23 Wiring SL Slit Lq Liquid crystal molecule CF Color filter layer CF_B, CF_G, CF_R Colored layer
