JP2004031767A - Structure and method for mounting electronic component - Google Patents
Structure and method for mounting electronic component Download PDFInfo
- Publication number
- JP2004031767A JP2004031767A JP2002187767A JP2002187767A JP2004031767A JP 2004031767 A JP2004031767 A JP 2004031767A JP 2002187767 A JP2002187767 A JP 2002187767A JP 2002187767 A JP2002187767 A JP 2002187767A JP 2004031767 A JP2004031767 A JP 2004031767A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- solder
- substrate
- electrode
- land
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
Abstract
Description
【0001】
【発明の属する技術分野】
本発明は、電子部品を基板にはんだ実装してなる電子部品の実装構造およびそのような電子部品の実装方法に関する。
【0002】
【従来の技術】
この種の電子部品としては、フリップチップ、CSP(チップサイズパッケージ)、セラミック部品、モールド部品などが用いられる。そして、このような電子部品を基板の一面上に搭載し、電子部品の部品電極と基板の電極ランドとをはんだを介して電気的に接続することで実装がなされる。
【0003】
図5は従来の一般的な電子部品の実装方法を示す図である。図5中、(a)、(b)、(c)、(e)は基板上からみた平面図、(d)、(f)はそれぞれ(c)、(e)の紙面垂直方向に沿った概略断面図である。
【0004】
この従来の実装方法では、まず、基板20の一面上に形成されている電極ランド21にはんだ30を供給する(図5(a)、(b))。続いて、電子部品10を基板20の一面上に搭載し、電子部品10の部品電極11と基板20の電極ランド21とをはんだ30を介して接触させる(図5(c)、(d))。
【0005】
その後、はんだ30をリフローさせることにより、電子部品10の部品電極11と基板20の電極ランド21とをはんだ30を介して電気的・機械的に接続する(図5(e)、(f))。こうして、電子部品の実装構造が完成する。
【0006】
【発明が解決しようとする課題】
しかしながら、上記した従来の実装方法では、部品電極11の下のはんだ接続部が薄くなってしまう。これは、上記図5(f)中の矢印に示すように、はんだ30のリフロー時にはんだ30が部品電極11の上方に濡れることから、その分、部品電極11下のはんだ量が減少するためである。
【0007】
温度サイクル環境下においては、基板20と電子部品10との熱膨張係数の差により、はんだ接続部に応力が生じる。このとき、はんだ接続部が薄いと、この熱膨張係数差を緩和しにくく上記応力が増大して接続信頼性が著しく劣化するという問題が起こる。
【0008】
このような不具合を解消する目的で、従来では、特開平4−171790号公報に記載されているように電子部品の下に絶縁層を介在させたり、特開平5−67858号公報に記載されているように両面テープを電子部品の下に介在させることより、電子部品を支持してはんだの厚さを確保する方法が提案されている。
【0009】
しかし、この従来方法では、電子部品を基板に搭載する前に、はんだの供給とは別に、基板上へ絶縁層や両面テープといった別部材を配設する工程が必要となる。そのため、実装時における工程数や材料費の増加といった問題がある。
【0010】
さらには、上記別部材の材質によっては、温度サイクル環境下での別部材の劣化による密着性低下、基板と電子部品との熱膨張係数差による部品接続部への悪影響、別部材の吸湿や腐食による電気的絶縁性の劣化など、種々の不適切な問題が懸念される。
【0011】
また、はんだ接続部のみでは耐久性が満足できないような場合、電子部品と基板との間にアンダーフィル(補強樹脂)を充填して接続強度を補強する構造が採用される。このような構造を採用するにしても、はんだ接続部が薄くなると電子部品と基板との間隔が狭くなるため、アンダーフィルの注入性の低下、ボイドの発生といった問題が生じる。
【0012】
本発明は上記問題に鑑み、電子部品を基板にはんだ実装するにあたって、従来の実装工程にてはんだ接続部の厚さを増加させ、適切に接続可能とすることを目的とする。
【0013】
【課題を解決するための手段】
上記目的を達成するため、請求項1に記載の発明では、電子部品(10)を基板(20)の一面上に搭載し、電子部品の部品電極(11)と基板の電極ランド(21)とをはんだ(30)を介して電気的に接続してなる電子部品の実装構造において、電子部品と基板の一面との対向する部分のうち部品電極および電極ランド以外の部分にて、電子部品および基板の一面の少なくとも一方には、はんだ付け用ランド(40)が形成されており、電子部品ははんだ付け用ランドに設けられたはんだ(30)を介して基板に支持されていることを特徴とする。
【0014】
それによれば、電子部品を基板の一面上に搭載してはんだをリフローする際には、電子部品は本来の電気的な接続部である部品電極以外にも、はんだ付け用ランドに設けられたはんだによって基板に支持される。そのため、リフロー時の電子部品の沈み込みを抑制することができる。
【0015】
また、はんだ付け用ランドは、基板の電極ランド形成工程にて電極ランドと同時に基板に形成したり、電子部品に予め形成しておけばよい。また、電極ランドやはんだ付け用ランドに設けるはんだは、通常の印刷法などにより基板の一面上に配設すればよい。
【0016】
そのため、電子部品の基板への実装時には、上記したように別部材を基板上に設ける必要がなくなり、それに伴い上記した別部材に起因して懸念される種々の問題も無くなる。
【0017】
よって、本発明によれば、従来の実装工程にてはんだ接続部の厚さを増加させることができ、かつ適切にはんだ接続を可能とすることができる。
【0018】
また、請求項2に記載の発明は、電子部品(10)を基板(20)の一面上に搭載し、電子部品の部品電極(11)と基板の電極ランド(21)とをはんだ(30)を介して電気的に接続してなる電子部品の実装方法において、以下の特徴を有するものである。
【0019】
本実装方法は、電子部品と基板の一面との対向する部分のうち部品電極および電極ランド以外の部分にて、電子部品および基板の一面の少なくとも一方に、はんだ付け用ランド(40)を形成する工程と、基板の一面のうち電極ランドおよびはんだ付け用ランドに対応した部位にはんだを印刷して供給する工程と、次に、電子部品を基板の一面上に搭載してはんだ接続を行う工程とを備える。
【0020】
そして、はんだを印刷する工程においては、部品電極における電極ランドと対向する面(11a)の面積をS1、電極ランドの面積をS2、はんだ付け用ランドの面積をS3とし、電極ランドに対して供給されるはんだの印刷面積をS2’、はんだ付け用ランドに対して供給されるはんだの印刷面積をS3’としたとき、比S3’/S3の値が比S2’/(S1+S2)の値よりも大きい関係を満足するようにする。以上の特徴を有するものが請求項2に記載の実装方法である。
【0021】
本実装方法によれば、はんだ付け用ランドを形成する工程、はんだを印刷して供給する工程、はんだ接続を行う工程を行うことで請求項1に記載の実装構造を適切に作ることができる。ここで、はんだ付け用ランドは、上述したように、電極ランドと同時に形成できるため工程数の増加につながらない。
【0022】
さらに、本実装方法では、電極ランドよりもはんだ付け用ランドの方が、ランドの単位面積当たりでより多くのはんだが印刷供給されることになる。ここで、はんだはランドにしか濡れないので、リフローされた後のはんだの幅はランドの面積に制約され、この制約された幅に対して広がる量よりもはんだの量が多くなるほどはんだの厚さすなわち高さが大きくなる。
【0023】
そのため、本実装方法では、リフロー時において、はんだ付け用ランドの方が電極ランドよりも、供給されたはんだを高くしやすくできる。このことは、はんだ付け用ランドに設けられたはんだによって電子部品を支持しはんだ接続部の厚さを増加させるためには、好ましい。
【0024】
なお、上記各手段の括弧内の符号は、後述する実施形態に記載の具体的手段との対応関係を示す一例である。
【0025】
【発明の実施の形態】
以下、本発明を図に示す実施形態について説明する。図1は本発明の実施形態に係る電子部品の実装構造を示す概略断面図である。基板20の一面上に電子部品10が搭載され実装されている。
【0026】
本実施形態の電子部品10としては、フリップチップ、CSP(チップサイズパッケージ)、セラミック部品、モールド部品などを用いることができる。図示例では電子部品10は、エポキシ樹脂などの樹脂にてモールドされたダイオードとして示されており、樹脂モールド部10aの両端には部品電極11が設けられている。
【0027】
部品電極11は樹脂モールド部10aの両端から基板20側に向かって延びており、その先端部は後述する基板20の電極ランド21と対向する面11aを有するように折り曲げられた形となっている。この部品電極11の材質は、42アロイやCuなどの母材表面にSnめっきやはんだめっきを施したものなどを採用することができる。
【0028】
基板20はアルミナや窒化アルミニウムなどのセラミック基板やプリント基板などの配線基板あるいはリードフレームなどを採用することができるが、本例では、アルミナ基板を採用している。
【0029】
基板20の一面上には、電子部品10の部品電極11に対応した電極ランド21が形成されている。この電極ランド21はめっき法や厚膜印刷法などを用いてAu、Ag、Cuなどから形成されている。
【0030】
そして、電子部品10は基板20の一面上に搭載されており、電子部品10の部品電極11と基板20の電極ランド21とは、はんだ30を介して電気的・機械的に接続されている。こうして、電子部品10と基板20とは、部品電極11、はんだ30、電極ランド21を介して電気的に接続されている。
【0031】
ここで、はんだ30はSn−Ag系はんだ、Sn−Ag−Cu系はんだなどのPbフリーはんだや、Sn−Pd系はんだなどのPb入り共晶はんだなどを採用できる。
【0032】
また、図1に示すように、電子部品10と基板20の一面との対向する部分のうち部品電極11および電極ランド21以外の部分にて、基板20の一面には、はんだ付け用ランド40が形成されている。図示例では、はんだ付け用ランド40は、対向して配列された一対の電極ランド21の間に2個設けられている。
【0033】
このはんだ付け用ランド40は、電極ランド11と同様の材質すなわちAu、Ag、Cuなどから形成されており、電極ランド11の形成と同時に形成されるものである。
【0034】
そして、はんだ付け用ランド40上にははんだ30が設けられており、このはんだ付け用ランド40上のはんだ30は、電子部品10の樹脂モールド部10aに接触して電子部品10を基板20上に支持している。
【0035】
次に、上記図1に示す電子部品の実装構造を形成するための電子部品の実装方法の一例について述べる。図2は本実装方法を示す工程図である。図2中、(a)、(b)、(c)、(e)は基板20の一面上からみた平面図、(d)、(f)はそれぞれ(c)、(e)の紙面垂直方向に沿った概略断面図すなわち上記図1に対応した断面図である。
【0036】
図2(a)では基板20の一面における電極ランド21、はんだ付け用ランド40の平面形状が示されている。電極ランド21は矩形状であり、はんだ付け用ランド40は短冊形状をなしている。
【0037】
ここで、はんだ付け用ランド40は電子部品10を支持したときに傾きにくいように、電子部品10の中心に対して対称形に配置することが好ましい。これら両ランド21、40はめっき法や印刷法などにより同時に基板20に形成する。
【0038】
図2(a)中の各部の寸法の一例を示しておく。一対の電極ランド21の配列方向の間隔D1は1.58mm、電極ランド21において上記配列方向の幅W1は2.7mm、この幅W1と直交する方向の幅W2は2mm、はんだ付け用ランドの配列方向の幅W3は0.1mm、はんだ付け用ランド40と電極ランド21との距離D2は0.25mmである。
【0039】
ここで、電極間の絶縁破壊やマイグレーションによる短絡などを考慮すると、はんだ付け用ランド40と電極ランド21との距離D2は100μm以上あることが好ましい。また、はんだ付け用ランド40の厚さは電極ランド21よりも厚い方が好ましい。これは、めっきの回数や印刷マスクの厚さを調整することで可能である。
【0040】
次に、図2(b)に示すように、基板20の一面のうち電極ランド21およびはんだ付け用ランド40の上にはんだ30を印刷して供給する。供給されるはんだ30の厚さに関しては50μm〜300μm程度とすることができる。
【0041】
さらに、このはんだ30を印刷する工程においては、電極ランド21に対して供給するはんだ量とはんだ付け用ランド40に対して供給するはんだ量とを、次のように調整することが好ましい。
【0042】
部品電極11における電極ランド21と対向する面11a(図1参照)の面積をS1、電極ランド21の面積をS2、はんだ付け用ランド40の面積をS3とし、電極ランド21に対して供給されるはんだ30の印刷面積をS2’、はんだ付け用ランド40に対して供給されるはんだ30の印刷面積をS3’とする。
【0043】
なお、本例では、部品電極11の面11aおよび各ランド21、40はともに一対のものよりなるが、これらの面積は一対の総計である。つまり、1個の電子部品10に対して複数個の部品電極11や各ランド21、40があるときは、その面積S1、S2、S3は複数個の総計である。
【0044】
このとき、比S3’/S3の値が比S2’/(S1+S2)の値よりも大きい関係を満足するようにする。この面積の関係は、はんだの印刷マスクパターンを調整したり、各ランド21、40を形成する際にそのサイズを調整するなどにより満足させることができる。
【0045】
上記面積の関係を満足させるための、はんだ30の印刷マスクパターンの一例を図3に示す。図3中には、電極ランド21およびはんだ付け用ランド40とマスクの開口部M1の形状が示されており、ランド21、40には識別のためハッチングが施してある。
【0046】
また、図3中には、マスク開口部M1に関する各部の寸法について、単位をmmとして具体的な数値を示してある。なお、図3の寸法例は上記図2(a)におけるランド部分の寸法例に対応したものである。
【0047】
この図3に示す例では、S1=3.6mm2、S2=10.8mm2、S3=0.4mm2、S2’=13.92mm2、S3’=1.44mm2であり、比S3’/S3の値が3.6、比S2’/(S1+S2)の値が0.97であり、上記面積の関係を満足する。
【0048】
このようにしてはんだ供給を行った後、電子部品10を基板20の一面上に搭載してはんだ接続を行う。まず、図2(c)、(d)に示すように、電子部品10を位置あわせして基板20の一面に搭載し、電子部品10の部品電極11と基板20の電極ランド21とをはんだ30を介して接触させる。
【0049】
次に、図2(e)、(f)に示すように、はんだ30をリフローさせ、その後固化させることにより部品電極11と電極ランド21のはんだ接続が完了し、上記図1に示す実装構造が完成する。
【0050】
リフローの際には、供給されたはんだ30は各ランド21、40にしか濡れないのでランド21、40の周囲に存在していたはんだ30は、リフローによりランド21、40上に集まってくる。
【0051】
このときはんだ付け用ランド40に多くのはんだ30を供給しておくことで、上記図2(c)、(d)から(e)、(f)に示すように、はんだ付け用ランド40にはんだ30が集まる。そして、集まったはんだの表面張力によってリフロー時に電子部品10が支持され、電子部品10の沈み込みが抑制される。そのため、結果としてできあがった実装構造においては、はんだ接続部の厚さを増加させることができる。
【0052】
以上述べたように、本実施形態によれば、電子部品10を基板20の一面上に搭載してはんだ30をリフローする際には、電子部品10は本来の電気的な接続部である部品電極11以外にも、はんだ付け用ランド40に設けられたはんだによって基板30に支持されるため、リフロー時の電子部品10の沈み込みが抑制される。
【0053】
また、はんだ付け用ランド40は、基板20の電極ランド形成工程にて電極ランド21と同時に基板20に形成でき、電極ランド21やはんだ付け用ランド40に設けるはんだ30は、通常の印刷法などにより基板20の一面上に配設することができる。
【0054】
そのため、電子部品10の基板20への実装時には、上記したような絶縁層や両面テープなどの別部材を基板上に設ける必要がなくなり、それに伴い上記した別部材に起因して懸念される種々の問題、すなわち上記した温度サイクル環境下での別部材の劣化による密着性低下、基板と電子部品との熱膨張係数差への悪影響、別部材の吸湿や腐食による電気的絶縁性の劣化などの問題も無くなる。
【0055】
このように、本実施形態によれば、従来の実装工程にてはんだ接続部の厚さ(つまり、部品電極11と電極ランド21間のはんだ30の厚さ)を増加させることができ、かつ適切にはんだ接続を可能とすることができる電子部品の実装構造および実装方法を提供することができる。
【0056】
ちなみに、本例では、基板20として熱膨張係数が7.5ppm程度のアルミナ基板を用い、電子部品10として熱膨張係数が18ppm程度のモールドダイオードを用いている。このように両者10、20の熱膨張係数差が大きい場合、はんだ付け用ランドを持たない従来の実装構造では、はんだ接続部が薄くなり温度サイクル環境下で当該接続部にクラックが発生してしまう。
【0057】
さらに、上記実装方法において、上述した比S3’/S3の値が比S2’/(S1+S2)の値よりも大きいという面積の関係を満足することが好ましい。この関係を満足することで、電極ランド21よりもはんだ付け用ランド40の方が、ランドの単位面積当たりでより多くのはんだ30が印刷供給されることになる。
【0058】
上述したように、はんだ30はランド21、40にしか濡れないので、リフローされた後のはんだ30の幅はランドの面積に制約され、この制約された幅に対して広がる量よりもはんだ30の量が多くなるほどはんだ30の厚さすなわち高さが大きくなる。
【0059】
そのため、上記面積の関係を満足することで、リフロー時において、はんだ付け用ランド40の方が電極ランド21よりも、供給されたはんだ30を高くしやすくできる。このことは、はんだ付け用ランド40に設けられたはんだ30によって電子部品10を支持しはんだ接続部の厚さを増加させるためには、好ましい。
【0060】
ここで、はんだ付け用ランド40に対して供給するはんだ30の量は多いほど良いが、あまり多すぎると、リフロー時にはんだ付け用ランド40上にはんだ30が集まりきれずに、基板20の一面においてボール状となってランド21、40間に残る。
【0061】
すると、このランド間に残存するはんだによって電極ランド21間の短絡が懸念される。このことを考慮して、はんだ付け用ランド40に対して供給するはんだ30の量は、はんだ付け用ランド40の面積の3倍以下が望ましい。
【0062】
(他の実施形態)
なお、上記実施形態において電子部品10と基板20との間にアンダーフィルを充填しても良い。はんだ接続部の厚さ向上により電子部品10と基板20との間隔も大きくなり、アンダーフィルを充填しやすい。
【0063】
また、はんだ付け用ランドは、電子部品10と基板20の一面との対向する部分のうち部品電極11および電極ランド21以外の部分にて、電子部品10にのみ形成されていても良い。
【0064】
この場合、はんだ付け用ランドは例えば電子部品10の樹脂モールド部10aに予め形成しておけば良く、後の実装工程は従来通りに行えばよい。ここで、基板20へのはんだの印刷は、電極ランド21と電子部品10に形成されたはんだ付け用ランドに対向する部位とに対して行えば良い。
【0065】
また、はんだ付け用ランドは、電子部品10と基板20の一面との対向する部分のうち部品電極11および電極ランド21以外の部分にて、電子部品10および基板20の一面の両方に形成されていても良い。この場合、はんだ付け用ランドの面積S3は電子部品10側および基板20側の両方のはんだ付け用ランドの面積を足し合わせたものとなる。
【0066】
また、上述のように電子部品10としてはモールドダイオードに限定されない。図4は電子部品10として樹脂モールドされたトランジスタを採用し、これを上記実施形態と同様に、基板20の一面上にはんだ接続した例を示す図であり、基板20の一面上からみた図である。この場合も上記実施形態と同様の作用効果を奏することは勿論である。
【0067】
また、はんだ30のランド21、40上への供給方法は、印刷以外にもディスペンス法などでも良い。
【図面の簡単な説明】
【図1】本発明の実施形態に係る電子部品の実装構造を示す概略断面図である。
【図2】図1に示す実装構造を作るための実装方法を示す工程図である。
【図3】上記実施形態におけるはんだの印刷マスクパターンの一例を示す図である。
【図4】電子部品10として樹脂モールドされたトランジスタを採用した実装構造を示す図である。
【図5】従来の一般的な電子部品の実装方法を示す図である。
【符号の説明】
10…電子部品、11…部品電極、
11a…部品電極における基板の電極ランドと対向する面、20…基板、
21…電極ランド、30…はんだ、40…はんだ付け用ランド。[0001]
TECHNICAL FIELD OF THE INVENTION
The present invention relates to a mounting structure of an electronic component in which an electronic component is solder-mounted on a substrate and a mounting method of such an electronic component.
[0002]
[Prior art]
As this kind of electronic component, a flip chip, a CSP (chip size package), a ceramic component, a molded component, or the like is used. Then, the electronic component is mounted on one surface of the substrate, and the component electrodes of the electronic component and the electrode lands of the substrate are electrically connected to each other via solder, whereby mounting is performed.
[0003]
FIG. 5 is a diagram showing a conventional general electronic component mounting method. 5, (a), (b), (c), and (e) are plan views as viewed from above the substrate, and (d) and (f) are along (c) and (e) in the direction perpendicular to the plane of the paper. It is a schematic sectional drawing.
[0004]
In this conventional mounting method, first, the
[0005]
Thereafter, by reflowing the
[0006]
[Problems to be solved by the invention]
However, in the above-described conventional mounting method, the solder connection portion below the
[0007]
In a temperature cycle environment, a stress is generated in the solder connection part due to a difference in thermal expansion coefficient between the
[0008]
In order to solve such a problem, conventionally, an insulating layer is interposed under an electronic component as described in Japanese Patent Application Laid-Open No. 4-171790, or described in Japanese Patent Application Laid-Open No. 5-67858. As described above, a method has been proposed in which an electronic component is supported and a solder thickness is secured by interposing a double-sided tape under the electronic component.
[0009]
However, this conventional method requires a step of arranging another member such as an insulating layer or a double-sided tape on the substrate, separately from supplying the solder, before mounting the electronic component on the substrate. For this reason, there is a problem that the number of steps and material costs during mounting increase.
[0010]
Furthermore, depending on the material of the separate member, the adhesion may be reduced due to the deterioration of the separate member in a temperature cycle environment, the thermal expansion coefficient difference between the substrate and the electronic component may have an adverse effect on the component connection portion, and the other member may absorb or corrode. There are concerns about various inappropriate problems such as deterioration of the electrical insulation due to the above.
[0011]
Further, when the durability cannot be satisfied only by the solder connection portion, a structure in which an underfill (reinforcement resin) is filled between the electronic component and the substrate to reinforce the connection strength is adopted. Even if such a structure is adopted, if the solder connection portion becomes thinner, the distance between the electronic component and the substrate becomes narrower, which causes problems such as a decrease in underfill injectability and generation of voids.
[0012]
In view of the above problems, it is an object of the present invention to increase the thickness of a solder connection portion in a conventional mounting process when soldering an electronic component to a substrate, and to enable appropriate connection.
[0013]
[Means for Solving the Problems]
In order to achieve the above object, according to the first aspect of the present invention, the electronic component (10) is mounted on one surface of the substrate (20), and the component electrode (11) of the electronic component and the electrode land (21) of the substrate are provided. In the mounting structure of the electronic component, the electronic component and the substrate are electrically connected to each other via the solder (30). A land (40) for soldering is formed on at least one surface of the substrate, and the electronic component is supported on the substrate via the solder (30) provided on the land for soldering. .
[0014]
According to this, when the electronic component is mounted on one surface of the substrate and the solder is reflowed, the electronic component is connected to the solder electrode provided on the soldering land in addition to the component electrode, which is the original electrical connection. Is supported by the substrate. Therefore, sinking of the electronic component during reflow can be suppressed.
[0015]
Further, the soldering land may be formed on the substrate at the same time as the electrode land in the electrode land forming step of the substrate, or may be formed on the electronic component in advance. The solder provided on the electrode lands and the solder lands may be provided on one surface of the substrate by a normal printing method or the like.
[0016]
Therefore, when the electronic component is mounted on the board, it is not necessary to provide another member on the board as described above, and accordingly, various problems caused by the above-described separate member are also eliminated.
[0017]
Therefore, according to the present invention, the thickness of the solder connection part can be increased in the conventional mounting process, and the solder connection can be appropriately performed.
[0018]
According to a second aspect of the present invention, the electronic component (10) is mounted on one surface of the substrate (20), and the component electrode (11) of the electronic component and the electrode land (21) of the substrate are soldered (30). A method of mounting an electronic component electrically connected via a connector has the following features.
[0019]
In this mounting method, a soldering land (40) is formed on at least one of one surface of the electronic component and the substrate at a portion other than the component electrodes and the electrode lands in a portion where the electronic component and one surface of the substrate are opposed. A step of printing and supplying solder to a portion of one surface of the substrate corresponding to the electrode lands and the lands for soldering; and a step of mounting electronic components on one surface of the substrate and performing solder connection. Is provided.
[0020]
In the step of printing the solder, the area of the surface (11a) of the component electrode facing the electrode land is S1, the area of the electrode land is S2, the area of the soldering land is S3, and the component is supplied to the electrode land. When the printed area of the solder to be applied is S2 'and the printed area of the solder supplied to the soldering land is S3', the value of the ratio S3 '/ S3 is larger than the value of the ratio S2' / (S1 + S2). Satisfy great relationships. What has the above features is a mounting method according to a second aspect.
[0021]
According to this mounting method, the step of forming the soldering land, the step of printing and supplying the solder, and the step of performing the solder connection can appropriately produce the mounting structure according to the first aspect. Here, since the soldering lands can be formed simultaneously with the electrode lands as described above, the number of steps does not increase.
[0022]
Further, in this mounting method, more solder is printed and supplied per unit area of the land than the electrode land. Here, since the solder only wets the land, the width of the solder after the reflow is limited by the area of the land, and the thickness of the solder increases as the amount of the solder increases more than the amount spread to the limited width. That is, the height increases.
[0023]
Therefore, in this mounting method, at the time of reflow, the supplied land can be easily made higher in the soldering land than in the electrode land. This is preferable for supporting the electronic component with the solder provided on the soldering land and increasing the thickness of the solder connection portion.
[0024]
It should be noted that reference numerals in parentheses of the above-described units are examples showing the correspondence with specific units described in the embodiments described later.
[0025]
BEST MODE FOR CARRYING OUT THE INVENTION
Hereinafter, embodiments of the present invention shown in the drawings will be described. FIG. 1 is a schematic sectional view showing a mounting structure of an electronic component according to an embodiment of the present invention. The
[0026]
As the
[0027]
The
[0028]
As the
[0029]
An
[0030]
The
[0031]
Here, as the
[0032]
As shown in FIG. 1, a soldering
[0033]
The soldering lands 40 are formed of the same material as the electrode lands 11, that is, Au, Ag, Cu or the like, and are formed simultaneously with the formation of the electrode lands 11.
[0034]
The
[0035]
Next, an example of an electronic component mounting method for forming the electronic component mounting structure shown in FIG. 1 will be described. FIG. 2 is a process chart showing the mounting method. 2, (a), (b), (c), and (e) are plan views as viewed from one surface of the
[0036]
FIG. 2A shows a planar shape of the
[0037]
Here, the soldering lands 40 are preferably arranged symmetrically with respect to the center of the
[0038]
An example of the dimensions of each part in FIG. The interval D1 in the arrangement direction of the pair of electrode lands 21 is 1.58 mm, the width W1 of the electrode lands 21 in the arrangement direction is 2.7 mm, the width W2 in the direction orthogonal to the width W1 is 2 mm, and the arrangement of the lands for soldering. The width W3 in the direction is 0.1 mm, and the distance D2 between the soldering
[0039]
Here, considering the dielectric breakdown between the electrodes and the short circuit due to migration, the distance D2 between the
[0040]
Next, as shown in FIG. 2B, the
[0041]
Further, in the step of printing the
[0042]
The area of the
[0043]
In this example, the
[0044]
At this time, the relationship that the value of the ratio S3 '/ S3 is larger than the value of the ratio S2' / (S1 + S2) is satisfied. This area relationship can be satisfied by adjusting the print mask pattern of the solder, or adjusting the size of each of the
[0045]
FIG. 3 shows an example of a print mask pattern of the
[0046]
Further, FIG. 3 shows specific numerical values of the dimensions of each part relating to the mask opening M1, with the unit being mm. The dimension example in FIG. 3 corresponds to the dimension example of the land portion in FIG. 2A.
[0047]
In the example shown in FIG. 3, S1 = 3.6mm 2, S2 = 10.8mm 2, S3 = 0.4mm 2, S2 '= 13.92mm 2, S3' = a 1.44 mm 2, the ratio S3 ' The value of / S3 is 3.6, and the value of ratio S2 '/ (S1 + S2) is 0.97, which satisfies the area relationship.
[0048]
After the solder is supplied in this manner, the
[0049]
Next, as shown in FIGS. 2E and 2F, the
[0050]
At the time of reflow, the supplied
[0051]
At this time, by supplying a large amount of
[0052]
As described above, according to this embodiment, when the
[0053]
Further, the soldering lands 40 can be formed on the
[0054]
Therefore, when the
[0055]
As described above, according to the present embodiment, the thickness of the solder connection portion (that is, the thickness of the
[0056]
In this example, an alumina substrate having a thermal expansion coefficient of about 7.5 ppm is used as the
[0057]
Further, in the above mounting method, it is preferable to satisfy an area relationship that the value of the ratio S3 '/ S3 is larger than the value of the ratio S2' / (S1 + S2). By satisfying this relationship, the solder lands 40 are supplied with
[0058]
As described above, since the
[0059]
Therefore, by satisfying the above-described area relationship, the supplied
[0060]
Here, the larger the amount of the
[0061]
Then, a short circuit between the electrode lands 21 may be caused by the solder remaining between the lands. In consideration of this, it is desirable that the amount of the
[0062]
(Other embodiments)
In the above embodiment, an underfill may be filled between the
[0063]
In addition, the soldering lands may be formed only on the
[0064]
In this case, the lands for soldering may be formed in advance, for example, on the
[0065]
In addition, the soldering lands are formed on both the
[0066]
Further, as described above, the
[0067]
Also, the method of supplying the
[Brief description of the drawings]
FIG. 1 is a schematic sectional view showing a mounting structure of an electronic component according to an embodiment of the present invention.
FIG. 2 is a process chart showing a mounting method for producing the mounting structure shown in FIG. 1;
FIG. 3 is a diagram showing an example of a solder print mask pattern in the embodiment.
FIG. 4 is a diagram showing a mounting structure employing a resin-molded transistor as the
FIG. 5 is a view showing a conventional general mounting method of an electronic component.
[Explanation of symbols]
10: electronic components, 11: component electrodes,
11a: surface of the component electrode facing the electrode land of the substrate, 20: substrate,
21: electrode land, 30: solder, 40: land for soldering.
Claims (2)
前記電子部品と前記基板の一面との対向する部分のうち前記部品電極および前記電極ランド以外の部分にて、前記電子部品および前記基板の一面の少なくとも一方には、はんだ付け用ランド(40)が形成されており、
前記電子部品は前記はんだ付け用ランドに設けられたはんだ(30)を介して前記基板に支持されていることを特徴とする電子部品の実装構造。The electronic component (10) is mounted on one surface of the substrate (20), and the component electrodes (11) of the electronic component and the electrode lands (21) of the substrate are electrically connected via solder (30). Electronic component mounting structure
A soldering land (40) is provided on at least one of the one surface of the electronic component and the substrate at a portion other than the component electrode and the electrode land in a portion where the electronic component faces one surface of the substrate. Is formed,
The electronic component mounting structure, wherein the electronic component is supported on the substrate via solder (30) provided on the soldering land.
前記電子部品と前記基板の一面との対向する部分のうち前記部品電極および前記電極ランド以外の部分にて、前記電子部品および前記基板の一面の少なくとも一方に、はんだ付け用ランド(40)を形成する工程と、
前記基板の一面のうち前記電極ランドおよび前記はんだ付け用ランドに対応した部位にはんだを印刷して供給する工程と、
次に、前記電子部品を前記基板の一面上に搭載してはんだ接続を行う工程とを備え、
前記はんだを印刷する工程においては、前記部品電極における前記電極ランドと対向する面(11a)の面積をS1、前記電極ランドの面積をS2、前記はんだ付け用ランドの面積をS3とし、前記電極ランドに対して供給されるはんだの印刷面積をS2’、前記はんだ付け用ランドに対して供給されるはんだの印刷面積をS3’としたとき、
比S3’/S3の値が比S2’/(S1+S2)の値よりも大きい関係を満足するようにしたことを特徴とする電子部品の実装方法。The electronic component (10) is mounted on one surface of the substrate (20), and the component electrodes (11) of the electronic component and the electrode lands (21) of the substrate are electrically connected via solder (30). Electronic component mounting method,
A soldering land (40) is formed on at least one of the one surface of the electronic component and the substrate at a portion other than the component electrode and the electrode land in a portion where the electronic component faces one surface of the substrate. The process of
A step of printing and supplying solder to a portion corresponding to the electrode land and the soldering land on one surface of the substrate,
Next, a step of mounting the electronic component on one surface of the substrate and performing a solder connection,
In the step of printing the solder, the area of the surface (11a) of the component electrode facing the electrode land is S1, the area of the electrode land is S2, the area of the soldering land is S3, and the area of the electrode land is S3. When the printed area of the solder supplied to the soldering land is S2 ′ and the printed area of the solder supplied to the soldering land is S3 ′,
A method for mounting an electronic component, wherein a value of the ratio S3 '/ S3 satisfies a relation larger than a value of the ratio S2' / (S1 + S2).
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002187767A JP4343498B2 (en) | 2002-06-27 | 2002-06-27 | Electronic component mounting structure and mounting method |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002187767A JP4343498B2 (en) | 2002-06-27 | 2002-06-27 | Electronic component mounting structure and mounting method |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004031767A true JP2004031767A (en) | 2004-01-29 |
JP4343498B2 JP4343498B2 (en) | 2009-10-14 |
Family
ID=31182697
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002187767A Expired - Fee Related JP4343498B2 (en) | 2002-06-27 | 2002-06-27 | Electronic component mounting structure and mounting method |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4343498B2 (en) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177254A (en) * | 2009-01-27 | 2010-08-12 | Fujitsu Ltd | Semiconductor device, semiconductor element, and method of manufacturing the semiconductor device |
JP2011054649A (en) * | 2009-08-31 | 2011-03-17 | Ihi Corp | Method of manufacturing electronic device, and the electronic device |
-
2002
- 2002-06-27 JP JP2002187767A patent/JP4343498B2/en not_active Expired - Fee Related
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010177254A (en) * | 2009-01-27 | 2010-08-12 | Fujitsu Ltd | Semiconductor device, semiconductor element, and method of manufacturing the semiconductor device |
JP2011054649A (en) * | 2009-08-31 | 2011-03-17 | Ihi Corp | Method of manufacturing electronic device, and the electronic device |
Also Published As
Publication number | Publication date |
---|---|
JP4343498B2 (en) | 2009-10-14 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3060896B2 (en) | Structure of bump electrode | |
JP2004103998A (en) | Circuit component incorporating module | |
JPH0945809A (en) | Semiconductor device and semiconductor device-mounting board | |
US20110133332A1 (en) | Package substrate and method of fabricating the same | |
JP3000975B2 (en) | Semiconductor element mounting structure | |
US6772511B2 (en) | Method for producing a semiconductor device | |
JPH10233463A (en) | Semiconductor device and its manufacture | |
US8179686B2 (en) | Mounted structural body and method of manufacturing the same | |
JPH09186270A (en) | Resin package semiconductor device and electronic circuit board mounting the device thereon | |
JP2000058739A (en) | Semiconductor device and lead frame for using manufacture thereof | |
JP4343498B2 (en) | Electronic component mounting structure and mounting method | |
JP2004200539A (en) | Component-connecting terminal and electronic device | |
US8168525B2 (en) | Electronic part mounting board and method of mounting the same | |
JP2004186213A (en) | Circuit substrate and semiconductor device | |
JP2005175261A (en) | Structure and method for packaging electronic component on substrate | |
JP3684517B2 (en) | Semiconductor device | |
JP2004031768A (en) | Method of mounting electronic device | |
JP2813436B2 (en) | Metal-based multilayer circuit board | |
JP3048236B2 (en) | Electronic components | |
JP2917537B2 (en) | Mounting method of IC package for surface mounting | |
JP2006066811A (en) | Mask for solder printing, method for mounting component | |
JP2004319692A (en) | Electronic circuit board | |
JP3629600B2 (en) | Manufacturing method of electronic component mounting board | |
JP3604001B2 (en) | Method for manufacturing semiconductor device | |
JPH1187601A (en) | Semiconductor device, semiconductor device unit and manufacture of the semiconductor device unit |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040714 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20060915 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20060926 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20061121 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20070227 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20090615 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20090709 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120717 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130717 Year of fee payment: 4 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |