JP2004014634A - 積層セラミック電子部品の製造方法 - Google Patents
積層セラミック電子部品の製造方法 Download PDFInfo
- Publication number
- JP2004014634A JP2004014634A JP2002163254A JP2002163254A JP2004014634A JP 2004014634 A JP2004014634 A JP 2004014634A JP 2002163254 A JP2002163254 A JP 2002163254A JP 2002163254 A JP2002163254 A JP 2002163254A JP 2004014634 A JP2004014634 A JP 2004014634A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic
- temperature
- electronic component
- mpa
- internal electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Ceramic Capacitors (AREA)
Abstract
【課題】Niを用いた内部電極を有し、内部電極の薄層化を図った場合であっても、内部電極と外部電極との電気的接続の信頼性に優れた積層セラミック電子部品の製造方法を提供する。
【解決手段】粒子径D50値が0.3〜1.0μmのセラミック粉末を用いた未焼成のセラミック層を介して平均粒子径が0.1〜0.5μmのNi粉末含有導電ペーストからなる内部電極層が積層されている積層体を用意し、該積層体を焼成するにあたり、900℃までの昇温過程における酸素分圧が10−18〜10−14MPaとし、降温過程における900℃〜600℃の温度範囲の酸素分圧を10−7MPa以上とする、積層セラミック電子部品の製造方法。
【選択図】 なし
【解決手段】粒子径D50値が0.3〜1.0μmのセラミック粉末を用いた未焼成のセラミック層を介して平均粒子径が0.1〜0.5μmのNi粉末含有導電ペーストからなる内部電極層が積層されている積層体を用意し、該積層体を焼成するにあたり、900℃までの昇温過程における酸素分圧が10−18〜10−14MPaとし、降温過程における900℃〜600℃の温度範囲の酸素分圧を10−7MPa以上とする、積層セラミック電子部品の製造方法。
【選択図】 なし
Description
【0001】
【発明の属する技術分野】
本発明は、例えば積層セラミックコンデンサのような積層セラミック電子部品の製造方法に関し、より詳細には、内部電極と外部電極との接合性が改良された積層セラミック電子部品の製造方法に関する。
【0002】
【従来の技術】
従来、積層コンデンサなどの積層セラミック電子部品のコストを低減するために、内部電極としてNiなどの卑金属を用いる方法が採用されている。
【0003】
この種の積層セラミック電子部品の製造は、従来、以下のようにして行なわれていた。先ず、セラミックグリーンシート上に、Ni粉末含有導電ペーストが印刷される。導電ペーストが印刷されたセラミックグリーンシートが複数枚積層され、上下に無地のセラミックグリーンシートが積層され、積層体が得られる。得られた積層体を厚み方向に加圧した後、焼成することによりセラミック焼結体が得られる。このセラミック焼結体の両端面に外部電極が形成され、それによって積層セラミック電子部品が得られる。
【0004】
上記のように導電ペーストとしてNi粉末含有導電ペーストを用いた場合、Niの酸化を防止するために、焼成雰囲気には還元性雰囲気が用いられていた。また、焼成に際しての最高保持温度は1200〜1400℃とされていた。
【0005】
他方、特開平6−196352号公報には、Niを用いた積層コンデンサの製造に際しての焼成工程を、温度を1000℃までの昇温過程を脱脂ゾーン、それ以降最高温度までの焼結過程を焼結ゾーン、最高温度以降の常温までの降温過程を酸素欠陥補充ゾーンに区分し、脱脂ゾーンでは酸素分圧を10−14〜10−16MPa、焼結ゾーンにおいては、酸素分圧を10−17〜10−19MPa、酸素欠陥補充ゾーンにおいては、酸素分圧を10−11〜10−14MPaとする方法が開示されている。ここでは、脱脂ゾーンを上記酸素分圧雰囲気下として酸素を十分に供給して脱脂を確実に進めることができ、焼結ゾーンにおいては、Niからなる内部電極の酸化を引き起こすことなく焼結ができるとされている。また、酸素欠陥補充ゾーンにおいては、酸素分圧が10−11〜10−14MPaとされているため、酸素欠陥を十分に補うことができ、かつ内部電極の酸素による膨張を抑制することができるとされている。
【0006】
【発明が解決しようとする課題】
近年、積層コンデンサなどの積層セラミック電子部品においては、より一層の小型化を図るために、内部電極の厚みや内部電極間のセラミック層の厚みが薄くされてきている。内部電極の厚みが薄くなると、内部電極とセラミック焼結体の端面に設けられる外部電極との電気的接続の信頼性が損なわれる可能性がある。特に、セラミック積層体を焼成した場合、内部電極とセラミックスとの焼成収縮率の差により、内部電極がセラミック焼結体端面から後退しがちであった。内部電極の焼成による後退量が大きくなると、セラミック焼結体を研磨したとしても、内部電極を確実にセラミック焼結体の端面に露出させることができないことがあった。
【0007】
特開平8−196352号公報に記載のように、Niからなる内部電極を用いた積層セラミックコンデンサの製造方法では、上述したようにNiの酸化を防止するために還元性雰囲気下でセラミックスの焼成が行なわれ、降温過程において酸素欠陥の補充が行なわれるように雰囲気の調整が行なわれている。しかしながら、これらの先行技術に記載の方法では、セラミック層の酸素欠乏は補なわれるものの、得られたセラミック焼結体において、内部電極がセラミック焼結体端面から後退し易く、内部電極と外部電極との電気的接続の信頼性が十分でないことがあった。
【0008】
本発明の目的は、上述した従来技術の現状に鑑み、内部電極を有する積層セラミック電子部品の製造方法であって、内部電極の厚みを薄くした場合であっても内部電極と外部電極との電気的接続の信頼性を確実に高め得る積層セラミック電子部品の製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明は、セラミック焼結体と、セラミック焼結体内においてセラミック層を介して重なり合うように配置されており、前記セラミック焼結体の少なくとも1つの端面に引き出された複数の内部電極と、前記セラミック焼結体の外表面に形成されており、いずれかの内部電極に電気的に接続された複数の外部電極とを備える積層セラミック電子部品の製造方法であって、未焼成のセラミック層を介して内部電極層が積層されている積層体を用意する工程と、前記積層体を、焼成するにあたり、降温過程において内部電極を酸化膨張させて前記端面に露出させる雰囲気下で降温する焼成工程と、前記内部電極を還元する工程とを備える。本発明によれば、降温過程において内部電極が酸化膨張し、得られたセラミック焼結体の外表面に内部電極が突出される、あるいは内部電極がセラミック焼結体端面から僅かに後退した状態のように端面に露出した状態とされる。従って、内部電極と外部電極との電気的接続の信頼性が高められる。
【0010】
本発明のある特定の局面では、前記内部電極の還元は、前記外部電極を形成する工程で行われる。
本発明の別の特定の局面では、前記未焼成のセラミック層は、粒子径D50値が0.3〜1.0μmのセラミック粉末を用いて構成されており、前記内部電極層は、平均粒子径が0.1〜0.5μmのNi粉末含有導電ペーストからなり、前記焼成工程において、900℃までの昇温過程においては酸素分圧10−18〜10−14MPaの雰囲気下で昇温され、かつ降温過程においては900℃〜600℃の温度範囲で酸素分圧が10−7MPa以上となる雰囲気下で降温される。
【0011】
本発明に係る積層セラミック電子部品の製造方法では、好ましくは、上記特定の粒子径D50値のセラミック粉末と、上記特定の平均粒子径のNi粉末含有導電ペーストからなる内部電極層とを有する積層体を用いることにより、かつ900℃までの昇温過程における酸素分圧を上記のように強還元性雰囲気下とし、降温過程においては900℃から600℃の温度範囲で酸素分圧を10−7MPa以上の酸化性雰囲気とすることにより、Niを用いた内部電極の酸化を抑制しつつ、セラミックスの焼成を行なうことができる。また、降温過程において酸素欠陥の補充が行なわれるだけでなく、降温過程が上記高酸素分圧雰囲気で行なわれるため、内部電極が膨張する。
【0012】
本発明において、好ましくは、セラミック粉末の粒径D50値が0.3〜1.0μmとされているのは、0.3μm未満では、所定のεが得られ難くなるからであり、1.0μmを超えると結晶粒径が大きくなり品質劣化が生じるおそれが高いからである。
【0013】
なお、粒子径D50値とは、セラミック粉末の粒度分布において、累積分布が0.5、すなわち、全セラミック粉末中の50重量%のセラミック粉末の平均粒径をいうものとする。
【0014】
Ni粉末の平均粒子径を好ましくは0.1〜0.5μmとしたのは、0.1μm未満では、酸化膨張し易く、焼成昇温時に構造欠陥が発生し易くなり、0.5μmを超えると凹凸が大きくなるからである。Ni粉末の平均粒径は、より好ましくは、0.2〜0.4μmの範囲である。なお、Ni粉末の平均粒径とは、走査型電子顕微鏡写真を画像解析し、Ni粉末の形状を円として近似し、求められた50個のNi粉末の粒径の平均値をいうものとする。
【0015】
焼成に際して900℃までの昇温過程において酸素分圧を10−18〜10−14MPaとするのは、10−18MPa未満では、チップ中の有機成分の燃焼が不十分となり、10−14MPaを超えると、Niからなる内部電極の酸化が生じるおそれが高いからである。また、焼成に際しての最高温度は1200〜1400℃程度とされ、この温度に、通常、80〜240分維持される。900℃を超え最高温度までの雰囲気については、900℃までの昇温過程における雰囲気と同じであってもよく、あるいは10−9〜10−14MPa程度の酸素分圧とすればよい。
【0016】
また、最高温度に維持した後、900℃まで降温する工程の雰囲気についても10−18〜10−14MPaの雰囲気のままとしてもよく、あるいは次の900℃以下の降温工程と同様に10−7MPa以上としてもよい。
【0017】
本発明において重要なことは、降温過程において、900℃〜600℃の範囲で酸素分圧を10−7MPa以上とすることである。この温度範囲で酸化性雰囲気下とすることにより、セラミックスの酸素欠陥が十分に補充されるとともに、内部電極が膨張され、セラミック焼結体端面に内部電極が露出している状態、あるいは内部電極がセラミック焼結体端面から僅かに後退している状態が確実に実現される。
【0018】
本発明に係る製造方法では、降温過程が10−7MPa以上の高酸素分圧下で行なわれ、それによって内部電極がセラミック焼結体の端面に突出した状態、あるいは端面から僅かに後退された状態のように端面に露出した状態とされる。好ましくは、降温過程後に、還元性雰囲気下にセラミック焼結体が維持され、それによって内部電極の露出端面に形成された酸化膜を除去することができる。
【0019】
セラミック焼結体を還元性雰囲気下に維持する工程は、例えば、外部電極形成工程をセラミック焼結体の外表面に導電ペーストを塗布し焼付けることにより行なわれ得る。これは、導電ペーストが焼き付けられる際に樹脂及び溶剤が燃焼して酸素を奪うことにより、一時的に還元性雰囲気となるからである。あるいは、セラミック焼結体を得た後に、外部電極形成前にセラミック焼結体を還元性雰囲気下に維持してもよい。
【0020】
いずれにしても、セラミック焼結体の焼成に際しての降温過程において内部電極が酸化膨張された後に、得られたセラミック焼結体を上記のように還元性雰囲気下に配置したとしても、一旦膨張した内部電極は還元性雰囲気下において殆ど収縮しない。従って、内部電極と外部電極との電気的接続の信頼性はセラミック焼結体を焼結後に還元性雰囲気下に維持したとしても損なわれることはない。
【0021】
なお、外部電極の形成工程は、セラミック焼結体を得た後に行なわれる必要は必ずしもなく、積層体に導電ペーストを塗布し、セラミックスの焼成工程において導電ペーストを焼付けて、外部電極を形成してもよい。
【0022】
本発明のある特定の局面では、上記セラミック粉末そして誘電体セラミック粉末が用いられ、それによって本発明に従って内部電極と外部電極との電気的接続の信頼性に優れた積層セラミックコンデンサが提供される。
【0023】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の具体的な実施例を説明することにより、本発明を明らかにする。
(実施例1)
チタン酸バリウムを主成分とする粒子径D50値0.8μmのセラミック粉末と、ポリビニルブチラールからなる有機バインダーと、溶剤としてのトルエン/エキネン(エキネンは、日本化成品株式会社製、商品名)と、可塑剤及び分散剤を混合、分散し、セラミックスラリーを得た。セラミックスラリーを、ドクターブレード法により、ポリエチレンテレフタレート(PET)フィルム上に成形し、乾燥後の厚みが7.0μmのセラミックグリーンシートを得た。前記セラミックグリーンシート上に、平均粒子径が0.25μmのNi粉末50重量部と、ジヒドロターピニルアセテートにエチルセルロースを加えたものを10重量部溶解してなる樹脂溶液45重量部とを含む導電ペーストを印刷した。このようにして、導電ペーストが印刷されたセラミックグリーンシート3,4を得た。
【0024】
上記のようにして導電ペーストが印刷されたセラミックグリーンシートをPETフィルムから剥離し、導電ペーストが印刷された複数のセラミックグリーンシートと、上記導電ペーストが印刷されていない無地のセラミックグリーンシートとを金型内に投入し、プレスした。セラミックグリーンシートの積層数は全体で200枚とし、上下の無地のセラミックグリーンシートの枚数は、それぞれ、17枚、導電ペーストが印刷されたセラミックグリーンシートの積層数の合計は166枚とした。
【0025】
上記プレスにより得られたセラミック積層体ブロックを所定の大きさに切断し、個々の積層セラミックコンデンサ単位のセラミック積層体を得た。
上記セラミック積層体を空気中において300℃の温度で5時間保持し、脱バインダー処理を行なった。脱バインダー処理に引き続いて焼成を行なった。
【0026】
焼成に際しての雰囲気は窒素−水素−水蒸気混合雰囲気で調整し、下記の表1に示すように、昇温過程及び降温過程における雰囲気を調整した。すなわち、300℃から最高温度1250℃まで昇温する過程においては、700℃における酸素分圧を下記の表1に示すように設定した。最高温度における酸素分圧は全て10−11MPaとし、最高温度に120分維持した。また、最高温度から降温する過程においては、600℃のときの酸素分圧を10−3.3MPaとした。
【0027】
上記のようにしてセラミック焼結体を得た後、銅粉末70重量部、ホウケイ酸亜鉛系ガラスフリット3重量部及びブチルカルビトールにエチルセルロースを20重量部溶解してなる樹脂溶液27重量部からなる導電ペーストを、乾燥後の厚みが100μmとなるようにセラミック焼結体端面にディップ法により塗布し、乾燥した。しかる後、800℃で焼付け、外部電極を形成した。この時、導電ペーストのブチルカルビトールやエチルセルロースが燃焼する際に酸素を奪うので、一時的に還元性雰囲となるため内部電極の酸化した部分が還元される。次に、外部電極表面にNiメッキ膜及びSnメッキ膜を形成し、図1に示す積層セラミックコンデンサ1を得た。図1において、セラミック焼結体2の両端面に、上記のようにして形成された外部電極3,4が形成されている。また、セラミック焼結体2内には、Niからなる内部電極5がセラミック層を介して重なり合うように配置されている。
【0028】
上記のようにして得られた表1の試料番号1−1〜1−6の各積層セラミックコンデンサについて、▲1▼構造欠陥の有無及び▲2▼IR加速寿命を下記の要領で評価した。
【0029】
▲1▼構造欠陥…超音波探傷装置を用いて、セラミック焼結体内における構造欠陥の有無を評価した。表1においては、構造欠陥が生じていた積層セラミックコンデンサの数の割合を示す。
【0030】
▲2▼IR加速寿命…得られた積層セラミックコンデンサを180℃の温度下において、10V/μmの電解強度を加えて加速試験を行い、絶縁抵抗が
2×105Ω以下となるまでの時間を測定し、IR加速寿命とした。
【0031】
【表1】
【0032】
表1から明らかなように、昇温時700℃における酸素分圧が10−14MPaを超えると、内部電極の酸化膨張により構造欠陥が発生しがちであった。また、昇温時において、900℃を超える温度における酸素分圧が10−19〜10−13MPaでは、内部電極の酸化膨張が著しくなり、構造欠陥がかなりの割合で発生した。従って、昇温過程においては、900℃までの温度範囲で酸素分圧が10−18〜10−14MPaである雰囲気が望ましい。
【0033】
(実施例2)
昇温過程及び降温過程の雰囲気として,昇温過程における800℃のときの酸素分圧及び降温過程における700℃の際の酸素分圧を下記の表2に設定したことを除いては、実施例1と同様にして試料番号2−1〜2−6の積層セラミックコンデンサを得た。その積層セラミックコンデンサの静電容量不良率を評価した。
【0034】
静電容量不良率は、設定容量値2.2μFに対し、静電容量が95%未満である積層セラミックコンデンサを不良品とした。この静電容量不良率は200個あたりの積層セラミックコンデンサにおける静電容量不良品の割合で表わした。
【0035】
【表2】
【0036】
表2から明らかなように、昇温過程における800℃のときの酸素分圧が10−14.3及び10−15.2MPaのいずれの場合であっても、降温過程における700℃のときの酸素分圧が10−4.2MPaの場合には、すなわち、試料番号2−1及び2−4では、静電容量不良がかなりの割合で発生した。これに対して、降温過程における700℃のときの酸素分圧が10−3.1MPa以上の場合には、すなわち試料番号2−2,2−3及び2−5及び2−6では、静電容量不良は認められなかった。
【0037】
これは、試料番号2−1及び2−4では、降温時の酸素分圧が10−4MPa未満であるため、内部電極の酸化膨張が十分でなく、内部電極と外部電極との電気的接続が不十分となり、静電容量不良品が発生したためと考えられる。
【0038】
なお、降温時の800℃未満の温度において、酸素分圧が10−3MPa以上としても、セラミックスの酸化が不十分となり、IR加速寿命は短くなることが本願発明者により確かめられている。さらに、降温時の900℃を超える温度で、酸素分圧が10−3MPaとされている場合には、内部電極の酸化が著しく進行し、セラミックスと内部電極とが反応し、IR加速寿命が短くなることが本願発明者により確かめられている。
【0039】
従って、降温時においては、600〜900℃の温度範囲で、酸素分圧が10−5MPa以上、特に10−4MPa以上であることが望ましいことがわかる。
なお、上記実施例では、積層セラミックコンデンサの製造方法につき説明したが、本発明は、積層セラミックコンデンサだけでなく、セラミック多層基板などの他の積層セラミック電子部品の製造方法にも用いることができる。
【0040】
【発明の効果】
本発明に係る積層セラミック電子部品の製造方法では、積層体の焼成にあたり降温過程において、内部電極を酸化膨張させて端面に露出させる雰囲気下で、該降温過程が実施される。従って、内部電極と外部電極の電気的接続の信頼性が高められる。なお、特開平8−196352号公報には、昇温過程における酸素分圧が高過ぎると、内部電極が酸素膨張する旨述べられているが、本発明は、この酸素膨張をあえて利用したものである。しかも、本発明では、特定の粒子径をD50値のセラミック粉末と、特定の平均粒子径のNi粉末含有導電ペーストを用いることにより、酸素膨張を利用して電気的接続の信頼性をより一層高めることができる。
【0041】
すなわち、粒子径D50値が0.3〜1.0μmのセラミック粉末を用いた未焼成のセラミック層を介して、平均粒子径が0.1〜0.5μmのNiを粉末含有導電ペーストからなる外部電極が積層されている積層体を用い、該積層体を焼成するにあたり、900℃までの昇温過程における酸素分圧が10−18〜10−14MPaとされ、降温過程においては900℃〜600℃の温度範囲で酸素分圧が10−7MPa以上とされているので、Niからなる内部電極の過剰な酸化を抑制しつつ焼成することができ、かつ降温過程における内部電極の酸化膨張により、内部電極がセラミック焼結体の端面に露出され、あるいは端面から僅かに後退された状態とされる。従って、内部電極と外部電極との電気的接続の信頼性に優れた、Niを内部電極とする積層セラミック電子部品を確実に提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例の積層セラミック電子部品の製造方法により得られた積層セラミックコンデンサを示す正面断面図。
【符号の説明】
1…積層セラミックコンデンサ
2…セラミック焼結体
3,4…外部電極
5…内部電極
【発明の属する技術分野】
本発明は、例えば積層セラミックコンデンサのような積層セラミック電子部品の製造方法に関し、より詳細には、内部電極と外部電極との接合性が改良された積層セラミック電子部品の製造方法に関する。
【0002】
【従来の技術】
従来、積層コンデンサなどの積層セラミック電子部品のコストを低減するために、内部電極としてNiなどの卑金属を用いる方法が採用されている。
【0003】
この種の積層セラミック電子部品の製造は、従来、以下のようにして行なわれていた。先ず、セラミックグリーンシート上に、Ni粉末含有導電ペーストが印刷される。導電ペーストが印刷されたセラミックグリーンシートが複数枚積層され、上下に無地のセラミックグリーンシートが積層され、積層体が得られる。得られた積層体を厚み方向に加圧した後、焼成することによりセラミック焼結体が得られる。このセラミック焼結体の両端面に外部電極が形成され、それによって積層セラミック電子部品が得られる。
【0004】
上記のように導電ペーストとしてNi粉末含有導電ペーストを用いた場合、Niの酸化を防止するために、焼成雰囲気には還元性雰囲気が用いられていた。また、焼成に際しての最高保持温度は1200〜1400℃とされていた。
【0005】
他方、特開平6−196352号公報には、Niを用いた積層コンデンサの製造に際しての焼成工程を、温度を1000℃までの昇温過程を脱脂ゾーン、それ以降最高温度までの焼結過程を焼結ゾーン、最高温度以降の常温までの降温過程を酸素欠陥補充ゾーンに区分し、脱脂ゾーンでは酸素分圧を10−14〜10−16MPa、焼結ゾーンにおいては、酸素分圧を10−17〜10−19MPa、酸素欠陥補充ゾーンにおいては、酸素分圧を10−11〜10−14MPaとする方法が開示されている。ここでは、脱脂ゾーンを上記酸素分圧雰囲気下として酸素を十分に供給して脱脂を確実に進めることができ、焼結ゾーンにおいては、Niからなる内部電極の酸化を引き起こすことなく焼結ができるとされている。また、酸素欠陥補充ゾーンにおいては、酸素分圧が10−11〜10−14MPaとされているため、酸素欠陥を十分に補うことができ、かつ内部電極の酸素による膨張を抑制することができるとされている。
【0006】
【発明が解決しようとする課題】
近年、積層コンデンサなどの積層セラミック電子部品においては、より一層の小型化を図るために、内部電極の厚みや内部電極間のセラミック層の厚みが薄くされてきている。内部電極の厚みが薄くなると、内部電極とセラミック焼結体の端面に設けられる外部電極との電気的接続の信頼性が損なわれる可能性がある。特に、セラミック積層体を焼成した場合、内部電極とセラミックスとの焼成収縮率の差により、内部電極がセラミック焼結体端面から後退しがちであった。内部電極の焼成による後退量が大きくなると、セラミック焼結体を研磨したとしても、内部電極を確実にセラミック焼結体の端面に露出させることができないことがあった。
【0007】
特開平8−196352号公報に記載のように、Niからなる内部電極を用いた積層セラミックコンデンサの製造方法では、上述したようにNiの酸化を防止するために還元性雰囲気下でセラミックスの焼成が行なわれ、降温過程において酸素欠陥の補充が行なわれるように雰囲気の調整が行なわれている。しかしながら、これらの先行技術に記載の方法では、セラミック層の酸素欠乏は補なわれるものの、得られたセラミック焼結体において、内部電極がセラミック焼結体端面から後退し易く、内部電極と外部電極との電気的接続の信頼性が十分でないことがあった。
【0008】
本発明の目的は、上述した従来技術の現状に鑑み、内部電極を有する積層セラミック電子部品の製造方法であって、内部電極の厚みを薄くした場合であっても内部電極と外部電極との電気的接続の信頼性を確実に高め得る積層セラミック電子部品の製造方法を提供することにある。
【0009】
【課題を解決するための手段】
本発明は、セラミック焼結体と、セラミック焼結体内においてセラミック層を介して重なり合うように配置されており、前記セラミック焼結体の少なくとも1つの端面に引き出された複数の内部電極と、前記セラミック焼結体の外表面に形成されており、いずれかの内部電極に電気的に接続された複数の外部電極とを備える積層セラミック電子部品の製造方法であって、未焼成のセラミック層を介して内部電極層が積層されている積層体を用意する工程と、前記積層体を、焼成するにあたり、降温過程において内部電極を酸化膨張させて前記端面に露出させる雰囲気下で降温する焼成工程と、前記内部電極を還元する工程とを備える。本発明によれば、降温過程において内部電極が酸化膨張し、得られたセラミック焼結体の外表面に内部電極が突出される、あるいは内部電極がセラミック焼結体端面から僅かに後退した状態のように端面に露出した状態とされる。従って、内部電極と外部電極との電気的接続の信頼性が高められる。
【0010】
本発明のある特定の局面では、前記内部電極の還元は、前記外部電極を形成する工程で行われる。
本発明の別の特定の局面では、前記未焼成のセラミック層は、粒子径D50値が0.3〜1.0μmのセラミック粉末を用いて構成されており、前記内部電極層は、平均粒子径が0.1〜0.5μmのNi粉末含有導電ペーストからなり、前記焼成工程において、900℃までの昇温過程においては酸素分圧10−18〜10−14MPaの雰囲気下で昇温され、かつ降温過程においては900℃〜600℃の温度範囲で酸素分圧が10−7MPa以上となる雰囲気下で降温される。
【0011】
本発明に係る積層セラミック電子部品の製造方法では、好ましくは、上記特定の粒子径D50値のセラミック粉末と、上記特定の平均粒子径のNi粉末含有導電ペーストからなる内部電極層とを有する積層体を用いることにより、かつ900℃までの昇温過程における酸素分圧を上記のように強還元性雰囲気下とし、降温過程においては900℃から600℃の温度範囲で酸素分圧を10−7MPa以上の酸化性雰囲気とすることにより、Niを用いた内部電極の酸化を抑制しつつ、セラミックスの焼成を行なうことができる。また、降温過程において酸素欠陥の補充が行なわれるだけでなく、降温過程が上記高酸素分圧雰囲気で行なわれるため、内部電極が膨張する。
【0012】
本発明において、好ましくは、セラミック粉末の粒径D50値が0.3〜1.0μmとされているのは、0.3μm未満では、所定のεが得られ難くなるからであり、1.0μmを超えると結晶粒径が大きくなり品質劣化が生じるおそれが高いからである。
【0013】
なお、粒子径D50値とは、セラミック粉末の粒度分布において、累積分布が0.5、すなわち、全セラミック粉末中の50重量%のセラミック粉末の平均粒径をいうものとする。
【0014】
Ni粉末の平均粒子径を好ましくは0.1〜0.5μmとしたのは、0.1μm未満では、酸化膨張し易く、焼成昇温時に構造欠陥が発生し易くなり、0.5μmを超えると凹凸が大きくなるからである。Ni粉末の平均粒径は、より好ましくは、0.2〜0.4μmの範囲である。なお、Ni粉末の平均粒径とは、走査型電子顕微鏡写真を画像解析し、Ni粉末の形状を円として近似し、求められた50個のNi粉末の粒径の平均値をいうものとする。
【0015】
焼成に際して900℃までの昇温過程において酸素分圧を10−18〜10−14MPaとするのは、10−18MPa未満では、チップ中の有機成分の燃焼が不十分となり、10−14MPaを超えると、Niからなる内部電極の酸化が生じるおそれが高いからである。また、焼成に際しての最高温度は1200〜1400℃程度とされ、この温度に、通常、80〜240分維持される。900℃を超え最高温度までの雰囲気については、900℃までの昇温過程における雰囲気と同じであってもよく、あるいは10−9〜10−14MPa程度の酸素分圧とすればよい。
【0016】
また、最高温度に維持した後、900℃まで降温する工程の雰囲気についても10−18〜10−14MPaの雰囲気のままとしてもよく、あるいは次の900℃以下の降温工程と同様に10−7MPa以上としてもよい。
【0017】
本発明において重要なことは、降温過程において、900℃〜600℃の範囲で酸素分圧を10−7MPa以上とすることである。この温度範囲で酸化性雰囲気下とすることにより、セラミックスの酸素欠陥が十分に補充されるとともに、内部電極が膨張され、セラミック焼結体端面に内部電極が露出している状態、あるいは内部電極がセラミック焼結体端面から僅かに後退している状態が確実に実現される。
【0018】
本発明に係る製造方法では、降温過程が10−7MPa以上の高酸素分圧下で行なわれ、それによって内部電極がセラミック焼結体の端面に突出した状態、あるいは端面から僅かに後退された状態のように端面に露出した状態とされる。好ましくは、降温過程後に、還元性雰囲気下にセラミック焼結体が維持され、それによって内部電極の露出端面に形成された酸化膜を除去することができる。
【0019】
セラミック焼結体を還元性雰囲気下に維持する工程は、例えば、外部電極形成工程をセラミック焼結体の外表面に導電ペーストを塗布し焼付けることにより行なわれ得る。これは、導電ペーストが焼き付けられる際に樹脂及び溶剤が燃焼して酸素を奪うことにより、一時的に還元性雰囲気となるからである。あるいは、セラミック焼結体を得た後に、外部電極形成前にセラミック焼結体を還元性雰囲気下に維持してもよい。
【0020】
いずれにしても、セラミック焼結体の焼成に際しての降温過程において内部電極が酸化膨張された後に、得られたセラミック焼結体を上記のように還元性雰囲気下に配置したとしても、一旦膨張した内部電極は還元性雰囲気下において殆ど収縮しない。従って、内部電極と外部電極との電気的接続の信頼性はセラミック焼結体を焼結後に還元性雰囲気下に維持したとしても損なわれることはない。
【0021】
なお、外部電極の形成工程は、セラミック焼結体を得た後に行なわれる必要は必ずしもなく、積層体に導電ペーストを塗布し、セラミックスの焼成工程において導電ペーストを焼付けて、外部電極を形成してもよい。
【0022】
本発明のある特定の局面では、上記セラミック粉末そして誘電体セラミック粉末が用いられ、それによって本発明に従って内部電極と外部電極との電気的接続の信頼性に優れた積層セラミックコンデンサが提供される。
【0023】
【発明の実施の形態】
以下、図面を参照しつつ、本発明の具体的な実施例を説明することにより、本発明を明らかにする。
(実施例1)
チタン酸バリウムを主成分とする粒子径D50値0.8μmのセラミック粉末と、ポリビニルブチラールからなる有機バインダーと、溶剤としてのトルエン/エキネン(エキネンは、日本化成品株式会社製、商品名)と、可塑剤及び分散剤を混合、分散し、セラミックスラリーを得た。セラミックスラリーを、ドクターブレード法により、ポリエチレンテレフタレート(PET)フィルム上に成形し、乾燥後の厚みが7.0μmのセラミックグリーンシートを得た。前記セラミックグリーンシート上に、平均粒子径が0.25μmのNi粉末50重量部と、ジヒドロターピニルアセテートにエチルセルロースを加えたものを10重量部溶解してなる樹脂溶液45重量部とを含む導電ペーストを印刷した。このようにして、導電ペーストが印刷されたセラミックグリーンシート3,4を得た。
【0024】
上記のようにして導電ペーストが印刷されたセラミックグリーンシートをPETフィルムから剥離し、導電ペーストが印刷された複数のセラミックグリーンシートと、上記導電ペーストが印刷されていない無地のセラミックグリーンシートとを金型内に投入し、プレスした。セラミックグリーンシートの積層数は全体で200枚とし、上下の無地のセラミックグリーンシートの枚数は、それぞれ、17枚、導電ペーストが印刷されたセラミックグリーンシートの積層数の合計は166枚とした。
【0025】
上記プレスにより得られたセラミック積層体ブロックを所定の大きさに切断し、個々の積層セラミックコンデンサ単位のセラミック積層体を得た。
上記セラミック積層体を空気中において300℃の温度で5時間保持し、脱バインダー処理を行なった。脱バインダー処理に引き続いて焼成を行なった。
【0026】
焼成に際しての雰囲気は窒素−水素−水蒸気混合雰囲気で調整し、下記の表1に示すように、昇温過程及び降温過程における雰囲気を調整した。すなわち、300℃から最高温度1250℃まで昇温する過程においては、700℃における酸素分圧を下記の表1に示すように設定した。最高温度における酸素分圧は全て10−11MPaとし、最高温度に120分維持した。また、最高温度から降温する過程においては、600℃のときの酸素分圧を10−3.3MPaとした。
【0027】
上記のようにしてセラミック焼結体を得た後、銅粉末70重量部、ホウケイ酸亜鉛系ガラスフリット3重量部及びブチルカルビトールにエチルセルロースを20重量部溶解してなる樹脂溶液27重量部からなる導電ペーストを、乾燥後の厚みが100μmとなるようにセラミック焼結体端面にディップ法により塗布し、乾燥した。しかる後、800℃で焼付け、外部電極を形成した。この時、導電ペーストのブチルカルビトールやエチルセルロースが燃焼する際に酸素を奪うので、一時的に還元性雰囲となるため内部電極の酸化した部分が還元される。次に、外部電極表面にNiメッキ膜及びSnメッキ膜を形成し、図1に示す積層セラミックコンデンサ1を得た。図1において、セラミック焼結体2の両端面に、上記のようにして形成された外部電極3,4が形成されている。また、セラミック焼結体2内には、Niからなる内部電極5がセラミック層を介して重なり合うように配置されている。
【0028】
上記のようにして得られた表1の試料番号1−1〜1−6の各積層セラミックコンデンサについて、▲1▼構造欠陥の有無及び▲2▼IR加速寿命を下記の要領で評価した。
【0029】
▲1▼構造欠陥…超音波探傷装置を用いて、セラミック焼結体内における構造欠陥の有無を評価した。表1においては、構造欠陥が生じていた積層セラミックコンデンサの数の割合を示す。
【0030】
▲2▼IR加速寿命…得られた積層セラミックコンデンサを180℃の温度下において、10V/μmの電解強度を加えて加速試験を行い、絶縁抵抗が
2×105Ω以下となるまでの時間を測定し、IR加速寿命とした。
【0031】
【表1】
【0032】
表1から明らかなように、昇温時700℃における酸素分圧が10−14MPaを超えると、内部電極の酸化膨張により構造欠陥が発生しがちであった。また、昇温時において、900℃を超える温度における酸素分圧が10−19〜10−13MPaでは、内部電極の酸化膨張が著しくなり、構造欠陥がかなりの割合で発生した。従って、昇温過程においては、900℃までの温度範囲で酸素分圧が10−18〜10−14MPaである雰囲気が望ましい。
【0033】
(実施例2)
昇温過程及び降温過程の雰囲気として,昇温過程における800℃のときの酸素分圧及び降温過程における700℃の際の酸素分圧を下記の表2に設定したことを除いては、実施例1と同様にして試料番号2−1〜2−6の積層セラミックコンデンサを得た。その積層セラミックコンデンサの静電容量不良率を評価した。
【0034】
静電容量不良率は、設定容量値2.2μFに対し、静電容量が95%未満である積層セラミックコンデンサを不良品とした。この静電容量不良率は200個あたりの積層セラミックコンデンサにおける静電容量不良品の割合で表わした。
【0035】
【表2】
【0036】
表2から明らかなように、昇温過程における800℃のときの酸素分圧が10−14.3及び10−15.2MPaのいずれの場合であっても、降温過程における700℃のときの酸素分圧が10−4.2MPaの場合には、すなわち、試料番号2−1及び2−4では、静電容量不良がかなりの割合で発生した。これに対して、降温過程における700℃のときの酸素分圧が10−3.1MPa以上の場合には、すなわち試料番号2−2,2−3及び2−5及び2−6では、静電容量不良は認められなかった。
【0037】
これは、試料番号2−1及び2−4では、降温時の酸素分圧が10−4MPa未満であるため、内部電極の酸化膨張が十分でなく、内部電極と外部電極との電気的接続が不十分となり、静電容量不良品が発生したためと考えられる。
【0038】
なお、降温時の800℃未満の温度において、酸素分圧が10−3MPa以上としても、セラミックスの酸化が不十分となり、IR加速寿命は短くなることが本願発明者により確かめられている。さらに、降温時の900℃を超える温度で、酸素分圧が10−3MPaとされている場合には、内部電極の酸化が著しく進行し、セラミックスと内部電極とが反応し、IR加速寿命が短くなることが本願発明者により確かめられている。
【0039】
従って、降温時においては、600〜900℃の温度範囲で、酸素分圧が10−5MPa以上、特に10−4MPa以上であることが望ましいことがわかる。
なお、上記実施例では、積層セラミックコンデンサの製造方法につき説明したが、本発明は、積層セラミックコンデンサだけでなく、セラミック多層基板などの他の積層セラミック電子部品の製造方法にも用いることができる。
【0040】
【発明の効果】
本発明に係る積層セラミック電子部品の製造方法では、積層体の焼成にあたり降温過程において、内部電極を酸化膨張させて端面に露出させる雰囲気下で、該降温過程が実施される。従って、内部電極と外部電極の電気的接続の信頼性が高められる。なお、特開平8−196352号公報には、昇温過程における酸素分圧が高過ぎると、内部電極が酸素膨張する旨述べられているが、本発明は、この酸素膨張をあえて利用したものである。しかも、本発明では、特定の粒子径をD50値のセラミック粉末と、特定の平均粒子径のNi粉末含有導電ペーストを用いることにより、酸素膨張を利用して電気的接続の信頼性をより一層高めることができる。
【0041】
すなわち、粒子径D50値が0.3〜1.0μmのセラミック粉末を用いた未焼成のセラミック層を介して、平均粒子径が0.1〜0.5μmのNiを粉末含有導電ペーストからなる外部電極が積層されている積層体を用い、該積層体を焼成するにあたり、900℃までの昇温過程における酸素分圧が10−18〜10−14MPaとされ、降温過程においては900℃〜600℃の温度範囲で酸素分圧が10−7MPa以上とされているので、Niからなる内部電極の過剰な酸化を抑制しつつ焼成することができ、かつ降温過程における内部電極の酸化膨張により、内部電極がセラミック焼結体の端面に露出され、あるいは端面から僅かに後退された状態とされる。従って、内部電極と外部電極との電気的接続の信頼性に優れた、Niを内部電極とする積層セラミック電子部品を確実に提供することが可能となる。
【図面の簡単な説明】
【図1】本発明の一実施例の積層セラミック電子部品の製造方法により得られた積層セラミックコンデンサを示す正面断面図。
【符号の説明】
1…積層セラミックコンデンサ
2…セラミック焼結体
3,4…外部電極
5…内部電極
Claims (4)
- セラミック焼結体と、セラミック焼結体内においてセラミック層を介して重なり合うように配置されており、前記セラミック焼結体の少なくとも1つの端面に引き出された複数の内部電極と、前記セラミック焼結体の外表面に形成されており、いずれかの内部電極に電気的に接続された複数の外部電極とを備える積層セラミック電子部品の製造方法であって、
未焼成のセラミック層を介して内部電極層が積層されている積層体を用意する工程と、
前記積層体を、焼成するにあたり、降温過程において内部電極を酸化膨張させて前記端面に露出させる雰囲気下で降温する焼成工程と、
前記内部電極を還元する工程とを備える、積層セラミック電子部品の製造方法。 - 前記内部電極の還元は、前記外部電極を形成する工程で行われる、請求項1に記載の積層セラミック電子部品の製造方法。
- 前記未焼成のセラミック層は、粒子径D50値が0.3〜1.0μmのセラミック粉末を用いており、前記内部電極層は、平均粒子径が0.1〜0.5μmのNi粉末含有導電ペーストからなり、
前記焼成工程において、900℃までの昇温過程において酸素分圧10−18〜10−14MPaの雰囲気下で昇温し、かつ降温過程においては900℃〜600℃の温度範囲で酸素分圧が10−7MPa以上となる雰囲気下で降温する、請求項1または2に記載の積層セラミック電子部品の製造方法。 - 前記セラミック粉末として誘電体セラミック粉末が用いられ、前記積層セラミック電子部品として積層セラミックコンデンサが得られる、請求項3に記載の積層セラミック電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163254A JP2004014634A (ja) | 2002-06-04 | 2002-06-04 | 積層セラミック電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002163254A JP2004014634A (ja) | 2002-06-04 | 2002-06-04 | 積層セラミック電子部品の製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2004014634A true JP2004014634A (ja) | 2004-01-15 |
Family
ID=30431787
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002163254A Pending JP2004014634A (ja) | 2002-06-04 | 2002-06-04 | 積層セラミック電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2004014634A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100988880B1 (ko) * | 2007-07-26 | 2010-10-20 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 콘덴서 및 그 제조 방법 |
US9905364B2 (en) | 2012-12-28 | 2018-02-27 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component |
-
2002
- 2002-06-04 JP JP2002163254A patent/JP2004014634A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100988880B1 (ko) * | 2007-07-26 | 2010-10-20 | 다이요 유덴 가부시키가이샤 | 적층 세라믹 콘덴서 및 그 제조 방법 |
US9905364B2 (en) | 2012-12-28 | 2018-02-27 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and method for manufacturing multilayer ceramic electronic component |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100918346B1 (ko) | 전자 부품 및 그 제조 방법 | |
JP4268844B2 (ja) | 積層セラミック電子部品の製造方法および積層セラミック電子部品 | |
JP3785966B2 (ja) | 積層セラミック電子部品の製造方法および積層セラミック電子部品 | |
JP5423977B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP5221059B2 (ja) | 電極段差吸収用印刷ペーストおよび積層セラミック電子部品の製造方法 | |
JP4182009B2 (ja) | 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法 | |
JP4317820B2 (ja) | 積層型電子部品の製造方法 | |
JP2007005460A (ja) | 電子部品の製造方法および電子部品 | |
JP4905569B2 (ja) | 導電性ペースト、積層セラミック電子部品及びその製造方法 | |
JP4506755B2 (ja) | グリーンシート、グリーンシートの製造方法、および電子部品の製造方法 | |
JP4858233B2 (ja) | グリーンシート積層ユニット、電子部品の製造方法、および電子部品 | |
JP2003115416A (ja) | 導電性ペースト、積層セラミック電子部品の製造方法および積層セラミック電子部品 | |
JP4357460B2 (ja) | 電極段差吸収用印刷ペーストおよび積層電子部品の製造方法 | |
JP2004179349A (ja) | 積層型電子部品およびその製法 | |
JP2004014634A (ja) | 積層セラミック電子部品の製造方法 | |
JP4001241B2 (ja) | 積層セラミック電子部品、及び、積層セラミック電子部品用ペースト | |
JP2008277294A (ja) | 導電性粒子、導電性ペースト、電子部品、積層セラミックコンデンサおよびその製造方法 | |
JP2007081339A (ja) | 導電性ペースト、積層セラミック電子部品及びその製造方法 | |
JP4163637B2 (ja) | 電子部品、積層セラミックコンデンサおよびその製造方法 | |
JP2004221304A (ja) | 内部電極を持つ電子部品の製造方法 | |
JP2001101926A (ja) | 導電性ペースト、ならびに積層セラミックコンデンサおよびその製造方法 | |
JP3239718B2 (ja) | 積層セラミック電子部品の製造方法 | |
JP4088428B2 (ja) | 積層型電子部品の製造方法 | |
JP2006344669A (ja) | 積層電子部品の製造方法 | |
JP2004079556A (ja) | 積層セラミック電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050420 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20071116 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071127 |
|
A02 | Decision of refusal |
Effective date: 20080325 Free format text: JAPANESE INTERMEDIATE CODE: A02 |