JP2003530691A - 半導体基板上での構造物形成方法 - Google Patents
半導体基板上での構造物形成方法Info
- Publication number
- JP2003530691A JP2003530691A JP2001574879A JP2001574879A JP2003530691A JP 2003530691 A JP2003530691 A JP 2003530691A JP 2001574879 A JP2001574879 A JP 2001574879A JP 2001574879 A JP2001574879 A JP 2001574879A JP 2003530691 A JP2003530691 A JP 2003530691A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor
- resist
- resist layer
- ion implantation
- reticle
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 86
- 238000000034 method Methods 0.000 title claims abstract description 36
- 239000000758 substrate Substances 0.000 title 1
- 238000005468 ion implantation Methods 0.000 claims abstract description 18
- 238000001459 lithography Methods 0.000 claims abstract description 9
- 238000004140 cleaning Methods 0.000 claims abstract description 7
- 230000003287 optical effect Effects 0.000 claims abstract description 5
- 238000005530 etching Methods 0.000 claims 1
- 150000002500 ions Chemical class 0.000 description 11
- 239000007943 implant Substances 0.000 description 8
- 238000002513 implantation Methods 0.000 description 5
- 239000004642 Polyimide Substances 0.000 description 3
- 238000010521 absorption reaction Methods 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 238000000576 coating method Methods 0.000 description 3
- 239000011521 glass Substances 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 2
- 238000009826 distribution Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000002347 injection Methods 0.000 description 2
- 239000007924 injection Substances 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000002834 transmittance Methods 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 1
- 230000001419 dependent effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000002019 doping agent Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000007429 general method Methods 0.000 description 1
- 238000010849 ion bombardment Methods 0.000 description 1
- 238000010884 ion-beam technique Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000009828 non-uniform distribution Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/027—Making masks on semiconductor bodies for further photolithographic processing not provided for in group H01L21/18 or H01L21/34
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/26—Bombardment with radiation
- H01L21/263—Bombardment with radiation with high-energy radiation
- H01L21/265—Bombardment with radiation with high-energy radiation producing ion implantation
- H01L21/266—Bombardment with radiation with high-energy radiation producing ion implantation using masks
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- High Energy & Nuclear Physics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Toxicology (AREA)
- Health & Medical Sciences (AREA)
- Exposure And Positioning Against Photoresist Photosensitive Materials (AREA)
- Photosensitive Polymer And Photoresist Processing (AREA)
- Drying Of Semiconductors (AREA)
Abstract
(57)【要約】
リソグラフィー工程とそれに続くイオン注入工程によって半導体ウェハ(1)上に構造物を形成する方法に関する。同方法は、半導体ウェハ(1)表面にレジスト層(5)を成膜する工程と、半導体表面上にレチクルの像を形成すべくレチクル及び光学系を介した所定波長の光をレジスト層に露光する工程と、レジスト層が露光されているか否かに応じて少なくとも部分的にレジスト層(5)を除去すべく半導体ウェハ(1)の表面を現像及び洗浄する工程と、半導体表面の洗浄領域での半導体の導電率を決定するイオン注入工程とを有する。半導体(1)に相対したレジスト(5)の表面エネルギーを選択することにより、半導体表面上の構造物(2、4)の密度に応じてレジストの凝集体を得ることが提案されている。これにより、1回の工程で全てのドーピングプロファイル用のレジストが得られる。
Description
【0001】
(技術分野)
本発明は、リソグラフィー工程とその後のイオン注入工程によって半導体ウェ
ハ上に構造物を形成する方法に関する。より詳細には、このリソグラフィー工程
はフォトリソグラフィー工程である。
ハ上に構造物を形成する方法に関する。より詳細には、このリソグラフィー工程
はフォトリソグラフィー工程である。
【0002】
(背景技術)
半導体の一般的なドーピング方法は、リソグラフィー工程によってマスクを形
成し、次に半導体にイオンを注入して、特定の領域でのドーピングプロファイル
及びドーピング濃度に応じた導電率を決定する技術に基づく。
成し、次に半導体にイオンを注入して、特定の領域でのドーピングプロファイル
及びドーピング濃度に応じた導電率を決定する技術に基づく。
【0003】
半導体において異なるドーピング特性を有した多様な領域が望まれる場合、後
の注入工程のために半導体上の異なる領域を露光、現像及びエッチングすべく、
それぞれ新たなレチクルを用いて同一の注入工程を繰り返し行う必要がある。そ
れは時間と経費を要するものである。
の注入工程のために半導体上の異なる領域を露光、現像及びエッチングすべく、
それぞれ新たなレチクルを用いて同一の注入工程を繰り返し行う必要がある。そ
れは時間と経費を要するものである。
【0004】
従って、単一の工程で全てのドーピングプロファイル用のレジストの製造を可
能とさせる、いくつかの注入レジスト層を形成する方法を有することが望ましい
。
能とさせる、いくつかの注入レジスト層を形成する方法を有することが望ましい
。
【0005】
(発明の詳細な説明)
本発明の原理は、各種位置でのリソグラフィー工程後において適切な残留レジ
スト厚を得る技術に基づいたものである。異なるレジスト厚によって、注入領域
の深さを制御することができる。さらに、注入領域の横方向伸長を、その後の拡
散工程で調節することができる(ドライブイン工程)。
スト厚を得る技術に基づいたものである。異なるレジスト厚によって、注入領域
の深さを制御することができる。さらに、注入領域の横方向伸長を、その後の拡
散工程で調節することができる(ドライブイン工程)。
【0006】
半導体上の構造物によって決まる適切な厚さを有するレジスト層を形成するた
め本発明は、レジスト層の表面エネルギーがそのレジスト層が成膜される半導体
表面によって決定されることを利用する。すなわち、下方の構造物密度によって
決定されるレジスト層の異なった凝集特性を利用する。通常レジストの液滴は、
相対的に密度の低い構造物のある場所よりも半導体表面上に相対的に密度の高い
構造物のある場所において小さい曲率半径を有する。その半径は、半導体表面に
対するレジストの表面エネルギーによって決定される。従って、好適に選択され
たレジストを用いることで、レジスト1滴の曲率半径を決定することができる。
即ちレジストに応じて、半導体上の隣接する構造物間のギャップが相対的に大き
い領域よりも半導体の相対的に密度の高い領域により多くの材料が集中する。
め本発明は、レジスト層の表面エネルギーがそのレジスト層が成膜される半導体
表面によって決定されることを利用する。すなわち、下方の構造物密度によって
決定されるレジスト層の異なった凝集特性を利用する。通常レジストの液滴は、
相対的に密度の低い構造物のある場所よりも半導体表面上に相対的に密度の高い
構造物のある場所において小さい曲率半径を有する。その半径は、半導体表面に
対するレジストの表面エネルギーによって決定される。従って、好適に選択され
たレジストを用いることで、レジスト1滴の曲率半径を決定することができる。
即ちレジストに応じて、半導体上の隣接する構造物間のギャップが相対的に大き
い領域よりも半導体の相対的に密度の高い領域により多くの材料が集中する。
【0007】
本発明によれば、リソグラフィー工程とそれに続くイオン注入工程によって半
導体ウェハ上に構造物を形成する方法は、前記半導体ウェハ表面にレジスト層を
成膜する工程と、レチクル及び光学系からの所定波長の光でこのレジスト層を露
光して半導体の表面にレチクルの像を形成する工程と、レジスト層が露光されて
いるか否かに応じて少なくとも部分的に前記レジスト層を除去すべく半導体ウェ
ハの表面を現像及び洗浄する工程と、半導体表面の洗浄した領域において半導体
の導電率を決定するイオン注入工程とを有する。半導体に対するレジストの表面
エネルギーを選択することで、半導体表面上の構造物の密度に応じてレジストの
凝集体を得る。
導体ウェハ上に構造物を形成する方法は、前記半導体ウェハ表面にレジスト層を
成膜する工程と、レチクル及び光学系からの所定波長の光でこのレジスト層を露
光して半導体の表面にレチクルの像を形成する工程と、レジスト層が露光されて
いるか否かに応じて少なくとも部分的に前記レジスト層を除去すべく半導体ウェ
ハの表面を現像及び洗浄する工程と、半導体表面の洗浄した領域において半導体
の導電率を決定するイオン注入工程とを有する。半導体に対するレジストの表面
エネルギーを選択することで、半導体表面上の構造物の密度に応じてレジストの
凝集体を得る。
【0008】
レジストは好適には、スピンオンガラス、ポリイミド及び低k誘電体のうちの
少なくとも1種類を含み、スピンコーターで塗布される。 本発明の別の好ましい実施形態では、レジストをエッチバックして、その厚さ
を実際の注入で必要なものとし、半導体表面上の補助的な非機能構造物を形成し
て、構造物密度を個別に決定する。 より詳細にはレジストは感光性レジストである。
少なくとも1種類を含み、スピンコーターで塗布される。 本発明の別の好ましい実施形態では、レジストをエッチバックして、その厚さ
を実際の注入で必要なものとし、半導体表面上の補助的な非機能構造物を形成し
て、構造物密度を個別に決定する。 より詳細にはレジストは感光性レジストである。
【0009】
本発明のさらに別の特徴及び長所は、好ましい実施形態についての下記の説明
から明らかになる。ただしこの実施形態は例示のみを目的とするものであって、
本発明はそれに限定されるものではない。
から明らかになる。ただしこの実施形態は例示のみを目的とするものであって、
本発明はそれに限定されるものではない。
【0010】
リソグラフィー工程とそれに続くイオン注入工程によって半導体ウェハ1上に
構造物を形成するため、前記半導体ウェハ1の表面上にレジスト層5を成膜する
。レジスト5は、さらなる工程のために、半導体表面への所望パターンの光学的
な形成を可能とする材料として働く。それらの後に行う工程では、レジスト5を
、適切な波長(可視光、X線など)及び適切な強度を有する光で露光する。レジ
スト5の照射領域を後に除去して、半導体本体中にイオンを注入する半導体表面
上に開口したウィンドウを残す。イオン注入については、以下に詳細に説明する
。
構造物を形成するため、前記半導体ウェハ1の表面上にレジスト層5を成膜する
。レジスト5は、さらなる工程のために、半導体表面への所望パターンの光学的
な形成を可能とする材料として働く。それらの後に行う工程では、レジスト5を
、適切な波長(可視光、X線など)及び適切な強度を有する光で露光する。レジ
スト5の照射領域を後に除去して、半導体本体中にイオンを注入する半導体表面
上に開口したウィンドウを残す。イオン注入については、以下に詳細に説明する
。
【0011】
図1では、レジスト5の上側表面(露光及び除去前)を曲線で示してある。こ
の工程では図示の半導体にはすでに構造物が設けられており、その構造物には多
数の構造要素3を有する高密度領域2及びほとんど要素がない低密度領域4があ
る。これらの構造物ならびに領域2,3,4は、レジスト5を半導体1上に成膜
する前の工程で製造されている。構造要素3を製造する工程は当業界では公知で
あることから、本明細書においてはこれ以上検討を加えない。
の工程では図示の半導体にはすでに構造物が設けられており、その構造物には多
数の構造要素3を有する高密度領域2及びほとんど要素がない低密度領域4があ
る。これらの構造物ならびに領域2,3,4は、レジスト5を半導体1上に成膜
する前の工程で製造されている。構造要素3を製造する工程は当業界では公知で
あることから、本明細書においてはこれ以上検討を加えない。
【0012】
半導体1をレジスト5でコーティングした後、レチクル及び光学系(図示せず
)を介して所定の波長及び強度を有する光をこのレジスト層に露光して、半導体
表面にレチクルの像を形成する。次にレジスト5を現像し、半導体ウェハ1の表
面を洗浄して、レジスト層が露光されているか否かに応じて少なくとも部分的に
レジスト層5を除去する。次に、半導体の実質的に全表面にイオンを衝突させる
。しかしながら、イオンが半導体自体に進入するのは前記半導体表面上の洗浄領
域のみであり、イオンが半導体本体に到達する前にレジスト5によって吸収され
るのはレジスト5によって覆われた領域である。従って、レジスト5から洗浄さ
れた領域のみで、半導体の導電率はイオン衝撃による影響を受ける。
)を介して所定の波長及び強度を有する光をこのレジスト層に露光して、半導体
表面にレチクルの像を形成する。次にレジスト5を現像し、半導体ウェハ1の表
面を洗浄して、レジスト層が露光されているか否かに応じて少なくとも部分的に
レジスト層5を除去する。次に、半導体の実質的に全表面にイオンを衝突させる
。しかしながら、イオンが半導体自体に進入するのは前記半導体表面上の洗浄領
域のみであり、イオンが半導体本体に到達する前にレジスト5によって吸収され
るのはレジスト5によって覆われた領域である。従って、レジスト5から洗浄さ
れた領域のみで、半導体の導電率はイオン衝撃による影響を受ける。
【0013】
しかしながら先行技術では、イオン注入の注入量は、ウェハ1全体にわたって
ほぼ同等であるという問題がある。イオンを注入すべき領域の別個のパターンを
それぞれが規定するいくつかの異なるマスクを用いる以外、半導体全体において
イオン注入量に関して所期の不均一な分布を形成することはできない。それは、
時間及びハードウェアに関して高価なものである。
ほぼ同等であるという問題がある。イオンを注入すべき領域の別個のパターンを
それぞれが規定するいくつかの異なるマスクを用いる以外、半導体全体において
イオン注入量に関して所期の不均一な分布を形成することはできない。それは、
時間及びハードウェアに関して高価なものである。
【0014】
それに代えて本発明の発明者は、残留レジストの厚さを調節することでウェハ
1の表面において空間的なイオン透過率変化を形成することを提案する。すなわ
ち、異なるレジスト厚は注入深さ又は横方向拡散をドライブイン工程に基づいて
制御することを可能とさせる。
1の表面において空間的なイオン透過率変化を形成することを提案する。すなわ
ち、異なるレジスト厚は注入深さ又は横方向拡散をドライブイン工程に基づいて
制御することを可能とさせる。
【0015】
レジスト厚さの調節は、半導体に対するレジストの表面エネルギーを適当に調
節することで行うことができる。特に、レジスト5と表面1の間の表面張力を選
択して、半導体表面1上の構造物2、4の密度に応じたレジスト5の凝集体を得
るようにする。
節することで行うことができる。特に、レジスト5と表面1の間の表面張力を選
択して、半導体表面1上の構造物2、4の密度に応じたレジスト5の凝集体を得
るようにする。
【0016】
半導体表面1全体でのレジスト5の得られる分布を図1に示してある。図から
明確なように、レジスト5の厚さ6(両側矢印)は、相当の空隙を有した領域4
での厚さ6(2本の矢印)よりも高密度で配置された構造要素3を有した領域2
の方が大きい。領域2と4の間の遷移領域では、レジスト5はかなり急な傾斜を
与える。
明確なように、レジスト5の厚さ6(両側矢印)は、相当の空隙を有した領域4
での厚さ6(2本の矢印)よりも高密度で配置された構造要素3を有した領域2
の方が大きい。領域2と4の間の遷移領域では、レジスト5はかなり急な傾斜を
与える。
【0017】
本発明では、異なる表面張力による高密度領域2と低密度領域4の間のレジス
ト5の厚さ6における差を利用して、位置依存的吸収係数を有するイオン注入シ
ールドを形成する。すでに形成物のある表面2(すなわち、要素3が形成されて
いる)では、イオンは半導体に到達せずにレジスト5によって吸収されると考え
られる。しかし、まだ形成物のない領域4では、レジスト層5が薄すぎてイオン
をあまり吸収できないために、レジスト5下で半導体の望ましいドーピングプロ
ファイルが得られることから、イオン注入が奏功するものと考えられる。レジス
ト5におけるイオンの吸収速度及び/又は半導体1におけるドーピング深さは、
レジストの厚さ6だけでなく、イオンすなわちドーパントのエネルギーそしてレ
ジスト5の成分によっても決まることは明確である。好ましくはレジスト5は、
スピンオンガラス、ポリイミド及び低k誘電体のうちの少なくとも1種類を含む
。さらに、レジスト5はスピンコーターによって塗布して、できるだけ均一なレ
ジスト表面を得るようにする。
ト5の厚さ6における差を利用して、位置依存的吸収係数を有するイオン注入シ
ールドを形成する。すでに形成物のある表面2(すなわち、要素3が形成されて
いる)では、イオンは半導体に到達せずにレジスト5によって吸収されると考え
られる。しかし、まだ形成物のない領域4では、レジスト層5が薄すぎてイオン
をあまり吸収できないために、レジスト5下で半導体の望ましいドーピングプロ
ファイルが得られることから、イオン注入が奏功するものと考えられる。レジス
ト5におけるイオンの吸収速度及び/又は半導体1におけるドーピング深さは、
レジストの厚さ6だけでなく、イオンすなわちドーパントのエネルギーそしてレ
ジスト5の成分によっても決まることは明確である。好ましくはレジスト5は、
スピンオンガラス、ポリイミド及び低k誘電体のうちの少なくとも1種類を含む
。さらに、レジスト5はスピンコーターによって塗布して、できるだけ均一なレ
ジスト表面を得るようにする。
【0018】
場合により、上記の工程後に表面全体での厚さ6の分布はまだ十分ではないこ
とがある。従って本発明の好ましい実施形態では、半導体1をレジスト5でコー
ティングした後に、別のエッチバック工程を行う。これによりレジスト厚を「調
整」して、残留レジストの透過率を調節する。すなわち、空隙領域4における厚
さをさらに低減することができるが、全体的なイオン吸収が関係するものに関し
て、高密度領域2での厚さはエッチバックによる影響をほとんど受けない。
とがある。従って本発明の好ましい実施形態では、半導体1をレジスト5でコー
ティングした後に、別のエッチバック工程を行う。これによりレジスト厚を「調
整」して、残留レジストの透過率を調節する。すなわち、空隙領域4における厚
さをさらに低減することができるが、全体的なイオン吸収が関係するものに関し
て、高密度領域2での厚さはエッチバックによる影響をほとんど受けない。
【0019】
成膜レジスト層の厚さを調節する代替手段として、補助的な非機能構造物(図
示せず)を半導体表面上に形成する。それらの構造物により、半導体表面上の構
造物密度が上昇して、非機能構造物を有する領域では例えばより多くのレジスト
が残り、後に行うイオン注入工程での注入深さが非機能構造物の要素間で低下す
るようになる。
示せず)を半導体表面上に形成する。それらの構造物により、半導体表面上の構
造物密度が上昇して、非機能構造物を有する領域では例えばより多くのレジスト
が残り、後に行うイオン注入工程での注入深さが非機能構造物の要素間で低下す
るようになる。
【0020】
以上、半導体表面に成膜されるレジスト層について言及しながら、本発明の説
明を行った。しかしながら理解しておくべき点として、レジストは詳細には、可
視領域の電磁スペクトラムで露光される感光性レジストである。
明を行った。しかしながら理解しておくべき点として、レジストは詳細には、可
視領域の電磁スペクトラムで露光される感光性レジストである。
【0021】
本発明による方法を図2〜図4にまとめてある。これらの図からわかるように
、本発明によって、1回のリソグラフィー工程で半導体上の異なる位置に、異な
る注入深さ及びドーピング領域を形成することを可能とする方法が提供される。
すなわち、半導体上のレジスト厚を制御しながら調節することで、注入工程の数
がかなり減少する。
、本発明によって、1回のリソグラフィー工程で半導体上の異なる位置に、異な
る注入深さ及びドーピング領域を形成することを可能とする方法が提供される。
すなわち、半導体上のレジスト厚を制御しながら調節することで、注入工程の数
がかなり減少する。
【0022】
図2では、半導体1上にスピンオンガラス、ポリイミド又は低k誘電体のレジ
スト層をコーティングする。その場合に、高密度領域と「空隙」領域の間には厚
さの差がある。この差は、他の影響の中でも特に、レジスト特性によって決まる
。半導体をコーティングすることで、その表面上にすでに存在する要素3もレジ
ストによって被覆される。
スト層をコーティングする。その場合に、高密度領域と「空隙」領域の間には厚
さの差がある。この差は、他の影響の中でも特に、レジスト特性によって決まる
。半導体をコーティングすることで、その表面上にすでに存在する要素3もレジ
ストによって被覆される。
【0023】
図3には、レジストを露光及び現像した後の状況を示してある。露光工程及び
現像工程のため、レジスト5は少なくとも部分的に除去されて、半導体表面上の
要素3と空隙部との間のみに厚さの小さい層が残る。
現像工程のため、レジスト5は少なくとも部分的に除去されて、半導体表面上の
要素3と空隙部との間のみに厚さの小さい層が残る。
【0024】
図4には、半導体本体1に対するイオンビーム7による注入の効果を示してあ
る。イオンは、残留レジスト層5によって停止されない場合、そして停止されな
い限り、半導体1に進入する。これにより注入領域8の深さは、残留レジスト層
5の厚さに応じて異なる。例えば、図4の左側にある注入領域8は、表面におけ
るレジスト厚が小さいことから、それより厚い層5が残っている要素3間の注入
領域8と比べて深い。
る。イオンは、残留レジスト層5によって停止されない場合、そして停止されな
い限り、半導体1に進入する。これにより注入領域8の深さは、残留レジスト層
5の厚さに応じて異なる。例えば、図4の左側にある注入領域8は、表面におけ
るレジスト厚が小さいことから、それより厚い層5が残っている要素3間の注入
領域8と比べて深い。
【0025】
半導体1に対する層5の厚さ変動の効果は、上記のようにレジスト厚を調整す
るために行っても良いレジストエッチバック工程によってさらに高めることがで
きる。
るために行っても良いレジストエッチバック工程によってさらに高めることがで
きる。
【0026】
そうして本発明によって、注入層の全体的な数がかなり減ることで、この方法
の制限となっている特殊なレジスト及び良好なレジスト制御の必要性が容易に相
殺される。
の制限となっている特殊なレジスト及び良好なレジスト制御の必要性が容易に相
殺される。
【0027】
本発明はさらに、半導体表面上にレチクルの像を形成すべくレチクル及び光学
系を介した所定波長の光をレジスト層5に露光する工程と、レジスト層が露光さ
れているか否かに応じてレジスト層5を少なくとも部分的に除去すべく半導体ウ
ェハ1の表面を現像及び洗浄する工程と、半導体表面の洗浄領域での半導体の導
電率を決定するイオン注入工程という順序で行われる半導体ウェハ1上の構造物
配置(図4参照)によっても説明することができる。同方法では、半導体1に対
するレジスト5の表面エネルギーを選択して、半導体表面上の構造物2,4の密
度に応じたレジストの凝集体を得るリソグラフィー及びその後のイオン注入によ
って形成される。
系を介した所定波長の光をレジスト層5に露光する工程と、レジスト層が露光さ
れているか否かに応じてレジスト層5を少なくとも部分的に除去すべく半導体ウ
ェハ1の表面を現像及び洗浄する工程と、半導体表面の洗浄領域での半導体の導
電率を決定するイオン注入工程という順序で行われる半導体ウェハ1上の構造物
配置(図4参照)によっても説明することができる。同方法では、半導体1に対
するレジスト5の表面エネルギーを選択して、半導体表面上の構造物2,4の密
度に応じたレジストの凝集体を得るリソグラフィー及びその後のイオン注入によ
って形成される。
【図1】 レジストコーティングを有した半導体上における層及び構造物の
主要な配置を示す断面図。
主要な配置を示す断面図。
【図2】 本発明による方法の手順を示す断面図。
【図3】 本発明による方法の手順を示す断面図。
【図4】 本発明による方法の手順を示す断面図。
─────────────────────────────────────────────────────
フロントページの続き
Fターム(参考) 2H096 AA25 HA30 JA04
5F046 AA17 AA28
Claims (3)
- 【請求項1】 半導体ウェハの表面にレジスト層を成膜する工程と、 レチクル及び光学系を介した所定波長の光を前記レジスト層に露光して、前記
半導体の表面に前記レチクルの像を形成する工程と、 前記レジスト層が露光されているか否かに応じて少なくとも部分的に前記レジ
スト層を除去すべく前記半導体ウェハの表面を現像及び洗浄する工程と、 前記半導体の表面の洗浄した領域における同半導体の導電率を決定するための
イオン注入工程とからなり、 前記半導体の表面にある構造物の密度に応じてレジストの凝集体を得るために
前記半導体に相対した前記レジストの表面エネルギーを選択する、リソグラフィ
ー工程とそれに続くイオン注入工程によって半導体ウェハ上に構造物を形成する
方法。 - 【請求項2】 前記レジスト層をエッチバックして、所定領域における前記
レジストの厚さを小さくする工程を有する請求項1に記載の方法。 - 【請求項3】 半導体の表面にレジスト層を成膜する工程と、 レチクル及び光学系を介した所定波長の光を前記レジスト層に露光して、前記
半導体表面上に前記レチクルの像を形成する工程と、 前記半導体ウェハの表面を現像及び洗浄して、前記レジスト層が露光されてい
るか否かに応じて少なくとも部分的に前記レジスト層を除去する工程と、 前記半導体の表面の洗浄した領域における同半導体の導電率を決定するイオン
注入工程において、前記半導体の表面にある構造物の密度に応じたレジストの凝
集体を得るために前記半導体に相対した前記レジストの表面エネルギーを選択し
ている工程との順序をもってリソグラフィー及びその後のイオン注入によって形
成される半導体ウェハ上の構造物配置。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/546,402 US6420247B1 (en) | 2000-04-10 | 2000-04-10 | Method of forming structures on a semiconductor including doping profiles using thickness of photoresist |
US09/546,402 | 2000-04-10 | ||
PCT/IB2001/000568 WO2001078122A1 (en) | 2000-04-10 | 2001-04-03 | Method of forming structures on a semiconductor substrate |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003530691A true JP2003530691A (ja) | 2003-10-14 |
Family
ID=24180278
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001574879A Pending JP2003530691A (ja) | 2000-04-10 | 2001-04-03 | 半導体基板上での構造物形成方法 |
Country Status (6)
Country | Link |
---|---|
US (1) | US6420247B1 (ja) |
EP (1) | EP1275138A1 (ja) |
JP (1) | JP2003530691A (ja) |
KR (1) | KR20020091190A (ja) |
TW (1) | TWI225662B (ja) |
WO (1) | WO2001078122A1 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2004097914A1 (ja) * | 2003-04-25 | 2006-07-13 | 住友電気工業株式会社 | 半導体装置の製造方法 |
KR101209300B1 (ko) | 2010-05-13 | 2012-12-06 | 동우 화인켐 주식회사 | 순수 재활용 시스템 및 그 방법 |
WO2013099785A1 (ja) * | 2011-12-26 | 2013-07-04 | 東レ株式会社 | 感光性樹脂組成物および半導体素子の製造方法 |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102014111939A1 (de) * | 2014-08-21 | 2016-02-25 | Ntt New Textile Technologies Gmbh | Verfahren zur Herstellung eines Bekleidungsstücks |
CN113544824A (zh) * | 2019-09-05 | 2021-10-22 | 富士电机株式会社 | 半导体装置以及半导体装置的制造方法 |
Family Cites Families (12)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US2535156A (en) | 1948-04-08 | 1950-12-26 | Colt S Mfg Company | Semiautomatic firearm with trigger operated cocking mechanism |
US4035226A (en) | 1975-04-14 | 1977-07-12 | Rca Corporation | Method of preparing portions of a semiconductor wafer surface for further processing |
DE2535156C3 (de) * | 1975-08-06 | 1978-08-31 | Siemens Ag, 1000 Berlin Und 8000 Muenchen | Verfahren zur Herstellung einer Schicht mit vorgegebenem Muster von Bereichen geringerer Schichtdicke und Verwendung der Schicht als Maske bei der Dotierung |
US4231811A (en) | 1979-09-13 | 1980-11-04 | Intel Corporation | Variable thickness self-aligned photoresist process |
US5589305A (en) * | 1990-11-29 | 1996-12-31 | Kabushiki Kaisha Toshiba | Method of fabricating a reticle |
US5403685A (en) | 1992-09-29 | 1995-04-04 | Sharp Kabushiki Kaisha | Lithographic process for producing small mask apertures and products thereof |
JP2581415B2 (ja) * | 1993-10-08 | 1997-02-12 | 日本電気株式会社 | 半導体記憶装置の製造方法 |
US5627091A (en) * | 1994-06-01 | 1997-05-06 | United Microelectronics Corporation | Mask ROM process for making a ROM with a trench shaped channel |
KR0161389B1 (ko) | 1995-02-16 | 1999-01-15 | 윤종용 | 마스크 및 이를 사용한 패턴형성방법 |
US5536669A (en) * | 1995-07-26 | 1996-07-16 | United Microelectronics Corporation | Method for fabricating read-only-memory devices with self-aligned code implants |
US5741624A (en) | 1996-02-13 | 1998-04-21 | Micron Technology, Inc. | Method for reducing photolithographic steps in a semiconductor interconnect process |
US5906911A (en) | 1997-03-28 | 1999-05-25 | International Business Machines Corporation | Process of forming a dual damascene structure in a single photoresist film |
-
2000
- 2000-04-10 US US09/546,402 patent/US6420247B1/en not_active Expired - Fee Related
-
2001
- 2001-04-03 EP EP01917373A patent/EP1275138A1/en not_active Withdrawn
- 2001-04-03 KR KR1020027013517A patent/KR20020091190A/ko not_active Application Discontinuation
- 2001-04-03 WO PCT/IB2001/000568 patent/WO2001078122A1/en not_active Application Discontinuation
- 2001-04-03 JP JP2001574879A patent/JP2003530691A/ja active Pending
- 2001-04-09 TW TW090108439A patent/TWI225662B/zh not_active IP Right Cessation
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPWO2004097914A1 (ja) * | 2003-04-25 | 2006-07-13 | 住友電気工業株式会社 | 半導体装置の製造方法 |
US7759211B2 (en) | 2003-04-25 | 2010-07-20 | Sumitomo Electric Industries, Ltd. | Method of fabricating semiconductor device |
KR101209300B1 (ko) | 2010-05-13 | 2012-12-06 | 동우 화인켐 주식회사 | 순수 재활용 시스템 및 그 방법 |
WO2013099785A1 (ja) * | 2011-12-26 | 2013-07-04 | 東レ株式会社 | 感光性樹脂組成物および半導体素子の製造方法 |
JPWO2013099785A1 (ja) * | 2011-12-26 | 2015-05-07 | 東レ株式会社 | 感光性樹脂組成物および半導体素子の製造方法 |
US9704724B2 (en) | 2011-12-26 | 2017-07-11 | Toray Industries, Inc. | Photosensitive resin composition and method for producing semiconductor device |
Also Published As
Publication number | Publication date |
---|---|
EP1275138A1 (en) | 2003-01-15 |
WO2001078122A1 (en) | 2001-10-18 |
TWI225662B (en) | 2004-12-21 |
US6420247B1 (en) | 2002-07-16 |
KR20020091190A (ko) | 2002-12-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100891247B1 (ko) | 반도체 소자의 패턴 형성 방법 | |
US5468595A (en) | Method for three-dimensional control of solubility properties of resist layers | |
US7566525B2 (en) | Method for forming an anti-etching shielding layer of resist patterns in semiconductor fabrication | |
JP4745121B2 (ja) | 半導体装置製造におけるパターン形成方法 | |
US8268535B2 (en) | Pattern formation method | |
JPH0588375A (ja) | レジストパタンの形成方法 | |
US20230367217A1 (en) | Method of patterning a substrate using a sidewall spacer etch mask | |
US7611825B2 (en) | Photolithography method to prevent photoresist pattern collapse | |
US20030000920A1 (en) | Etching method using photoresist etch barrier | |
JP2003530691A (ja) | 半導体基板上での構造物形成方法 | |
US20060051936A1 (en) | Mask and production method therefor and production for semiconductor device | |
KR101098062B1 (ko) | 반도체 소자의 형성방법 | |
JP2000315684A (ja) | エッチング方法 | |
KR0141941B1 (ko) | 감광막의 패터닝방법 | |
TW200300962A (en) | Improved lithography process for transparent substrates | |
KR0168149B1 (ko) | 반도체 소자의 평탄화 방법 | |
US7892920B2 (en) | Method for manufacturing semiconductor device including implanting through a hole patterned from a first photoresist an oxide and a second photoresist | |
KR100598103B1 (ko) | 패턴 형성 방법 | |
KR100613454B1 (ko) | 반도체 소자의 평탄화 방법 | |
KR20000043248A (ko) | 반도체 소자의 마스크 제조방법 | |
JPH06163482A (ja) | 半導体装置のコンタクトホール形成方法 | |
KR100559516B1 (ko) | 반도체 소자의 이온 주입 방법 | |
JPH03765B2 (ja) | ||
KR100192931B1 (ko) | 감광막 패턴 제조방법 | |
JP2003151914A (ja) | 半導体装置およびその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A711 Effective date: 20040927 |