JP2003508919A - ドレイン伸長領域を有する横型薄膜ｓｏｉｐｍｏｓ装置 - Google Patents

ドレイン伸長領域を有する横型薄膜ｓｏｉｐｍｏｓ装置

Info

Publication number
JP2003508919A
JP2003508919A JP2001520474A JP2001520474A JP2003508919A JP 2003508919 A JP2003508919 A JP 2003508919A JP 2001520474 A JP2001520474 A JP 2001520474A JP 2001520474 A JP2001520474 A JP 2001520474A JP 2003508919 A JP2003508919 A JP 2003508919A
Authority
JP
Japan
Prior art keywords
region
lateral
conductivity type
drift region
drain
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001520474A
Other languages
English (en)
Inventor
テオドール、レタビック
マーク、シンプソン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003508919A publication Critical patent/JP2003508919A/ja
Withdrawn legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78606—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device
    • H01L29/78618—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure
    • H01L29/78621—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile
    • H01L29/78624—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with supplementary region or layer in the thin film or in the insulated bulk substrate supporting it for controlling or increasing the safety of the device characterised by the drain or the source properties, e.g. the doping structure, the composition, the sectional shape or the contact structure with LDD structure or an extension or an offset region or characterised by the doping profile the source and the drain regions being asymmetrical
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0607—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration
    • H01L29/0611—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices
    • H01L29/0615—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions for preventing surface leakage or controlling electric field concentration for increasing or controlling the breakdown voltage of reverse biased devices by the doping profile or the shape or the arrangement of the PN junction, or with supplementary regions, e.g. junction termination extension [JTE]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Thin Film Transistor (AREA)

Abstract

(57)【要約】 横型薄膜ＳＯＩ ＰＭＯＳ装置は、半導体基板と、この半導体基板上の埋め込み絶縁層と、この埋め込み絶縁層上のＳＯＩ中のＰＭＯＳトランジスタであってｎ導電型の本体領域中に形成されたｐ導電型のソース領域を含む。ｎ導電型の横ドリフト領域が本体領域に隣接して設けられ、ｐ導電型のドレイン領域が本体領域から横ドリフト領域だけ横方向に離れて設けられる。ゲート電極が本体領域のチャネル領域が動作時に形成される部分の上方に設けられて本体領域に隣接する横ドリフト領域の一部の上にまで延びており、このゲート電極は本体領域およびドリフト領域から絶縁領域により絶縁されている。ＰＭＯＳトランジスタ装置を簡単にかつ経済的に実現するために、横ドリフト領域は直線的に変化する電荷プロファイルを少なくともその横方向伸張の大部分にわたって備えており、また、表面隣接ｐ導電型ドレイン伸張領域が前記ドリフト領域内に設けられ、ドレイン領域からソース領域へ隣接はするが直接接触しないように延びている。

Description

【発明の詳細な説明】
【０００１】 本発明は絶縁体上半導体（ＳＯＩ）装置の分野に属し、特に高圧用途に適した
横型ＳＯＩ ＰＭＯＳ装置に関する。高電圧電力素子の製造にあっては、例えば
破壊電圧、大きさ、「オン」抵抗、製造上の容易性、および信頼性の分野でトレ
ードオフと妥協が典型的になされている。しばしば、破壊電圧のような１つのパ
ラメータを改良することは、「オン」抵抗のような他のパラメータの劣化に至る
。理想的には、そのような装置は、動作上および製造上の欠点を最小としてすべ
ての分野で優秀な特性を示すはずである。
【０００２】 横型薄膜ＳＯＩ装置の特に利点のある形態の一つは、半導体基板、この基板上
の埋め込み絶縁層、およびこの埋め込み絶縁層上のＳＯＩ層中の横型トランジス
タを含んでおり、ＭＯＳＦＥＴのような装置については、埋め込み絶縁膜上の半
導体表面層であって、第１導電型のソース領域を第１の導電型とは逆の第２の導
電型の本体領域内に、本体領域のチャネル領域上にこれから絶縁された絶縁ゲー
ト電極、第１導電型の横ドリフト領域、このドリフト領域によりチャネル領域か
ら横方向に離隔された第１導電型のドレイン領域を有している。
【０００３】 このような装置は、本出願と共通に譲渡され、ここに参考として組み入れられ
る米国特許5,246,870および5,412,241に共通する図１に示されている。前述した
図１に示される装置は、動作向上のために横方向に直線状のドーピング領域、上
に重ねられるフィールド板を有する。従来と同様、この装置はｎ型ソースおよび
ドレイン領域を有し、ＮＭＯＳ技術として従来参照される技術を用いて製造され
るｎチャネル、すなわちＮＭＯＳトランジスタである。
【０００４】 薄型ＳＯＩの傾向は薄型ＳＯＩ層を持つことに向いているが、本願と共通に譲
渡され、ここに参考として組み入れられる米国特許5,300,448に示された装置で
ある非薄膜化装置に対し、単純性、作りやすいこと、低製造コストの点で有利性
がある。
【０００５】 上述の型式の装置は上述したように一般的にＮＭＯＳ技術を用いたｎチャネル
装置であるが、標準的な技術を用いたｐチャネルすなわちＰＭＯＳ高電圧トラン
ジスタを実施できることが望ましい。
【０００６】 これを達成する手法は、本願と共通に譲渡され、ここに参考として組み入れら
れる米国特許5,710,451に示される。しかし、この参考文献に示される構造は、
半導体の結合（ｌｉｎｋ ｕｐ）領域を必要とし、そのためより複雑で製造する
のに高価で、しかもある動作モードでしかＰＭＯＳトランジスタとして機能でき
なかった。
【０００７】 電力半導体装置の性能を向上させるために、また破壊電圧、サイズ、電流搬送
能力、製造の容易性などのパラメータのより最適に近い組み合わせを得るための
継続中の努力において多くの技術やアプローチが用いられている。すべての前述
の構造は装置性能における異なる改良レベルを与えるが、どの装置や構造も高電
圧、高電流動作をＮＭＯＳと同様にＰＭＯＳを融通性をもって製造するようなす
べての設計上の要求に十分に適応させることはできない。
【０００８】 したがって、従来の技術を用いてＰＭＯＳ構造を比較的簡単で経済的な設計で
実現することのできる、高電圧、高電流の環境での高性能が可能なトランジスタ
装置の構造を有することが望ましい。
【０００９】 そこで、本発明の目的は、高電圧、高電流の環境での高性能が可能なトランジ
スタ装置の構造を提供することである。本発明の他の目的は、従来の技術を用い
てＰＭＯＳ構造を簡単かつ経済的に実現できるトランジスタ装置構造を提供する
ことを目的とする。
【００１０】 本発明によれば、これらの目的は横ドリフト領域中のドーピングレベルがドレ
イン領域からソース領域に向かって増加するような直線的に段階的に変化するプ
ロファイルを有し、表面で隣接するｐ型導電型のドレイン伸長領域がドリフト領
域に設けられ、このドレイン伸長領域はドレイン領域からソース領域に隣接する
が直接接触はしないように延びるような、上述された型式の横型薄膜ＳＯＩ Ｐ
ＭＯＳ装置において達成される。
【００１１】 本発明の好ましい実施例では、誘電層がドリフト領域の上方に設けられ、導電
フィールド板が誘電層の上およびドリフト領域の少なくとも部分の上方に設けら
れる。
【００１２】 本発明の他の好ましい実施例では、導電性のフィールド板がＰＭＯＳ装置のソ
ース領域に接続される。
【００１３】 本発明による横型薄膜ＳＯＩ ＰＭＯＳ装置は、高電圧、高電流環境、特に高
破壊電圧に動作を適合させる好ましい性能特性の組み合わせを、従来の技術を用
いてＰＭＯＳ構造を実現できる比較的単純で経済的な設計で得ることができると
いう顕著な改善をもたらす。
【００１４】 本発明のこれらおよび他の観点は以下に記載された実施例を参照することによ
り明らかであろう。
【００１５】 本発明は以下の記載を添付図面を参照してその関連において読むことによりよ
り完全に理解される。
【００１６】 図面においては、同じ導電型を持つ半導体領域は断面図において同じ向きのハ
ッチングが付されており、図面はスケールどおりにはなっていないことを理解す
べきである。
【００１７】 図１の簡略化された断面図においては、横型薄膜装置、ここではＳＯＩ ＰＭ
ＯＳ装置は半導体基板２２、埋め込み絶縁層２４、装置が形成される半導体表面
ＳＯＩ層２６を含む。ＰＭＯＳトランジスタはｐ導電型のソース領域２８、ｎ導
電型の本体領域３０、ｎ導電型の横ドリフト領域３２およびｐ導電型のドレイン
領域３４を含む。基本装置構造はゲート電極３６も含み、これは下にある半導体
表面層２６および他の装置の導電性部分から酸化膜絶縁領域３８によって完全に
絶縁されるように示されている。
【００１８】 さらに、ＰＭＯＳトランジスタ２０は本体コンタクト表面領域４０を含んでお
り、この領域はソース領域２８に接触し、本体領域３０中に位置し、本体領域と
同じ導電型であるが本体領域よりは高濃度にドープされている。ソース領域２８
への電気的接続はソースコンタクト電極４２により行われ、一方ドレイン領域３
４にはドレインコンタクト電極４４が設けられている。
【００１９】 図面中に簡略化された表現された装置は特別の装置構造を示しているが、装置
の配置や形状の双方における広い変形が本発明の範囲内で使用できる。
【００２０】 本発明によれば、ＰＭＯＳトランジスタ２０は、ドリフト領域３２において表
面に結合されたｐ導電型のドレイン伸張領域４６がドレイン領域３４からソース
領域に直接接触することなく隣接するところまで延びている。さらに、ｐ導電型
のバッファ領域４８がドリフト領域３２内のドレイン領域３４の下にドレイン伸
張領域４６から埋め込み絶縁層２４まで延びるように任意に設けられることがで
きる。
【００２１】 横ドリフト領域３２は直線的に変化する電荷プロファイルを有するように、少
なくとも横ドリフト領域におけるドーピングレベルがドレイン領域３４からソー
ス領域２８に向かう方向に増加するように、設けられる。横ドリフト領域の直線
的に変化する電荷プロファイルと、ｎ型ドリフト領域とともに表面ｐ−ｎ接合を
形成するｐ導電型ドレイン伸張領域との組み合わせは、接合とＭＯＳ ＲＥＳＵ
ＲＦ機構との組み合わせによって電圧を維持する新しい装置構成を結果としても
たらす。
【００２２】 図２の簡略化された断面図においては、横型薄膜ＳＯＩ ＰＭＯＳ装置の第２
の実施例が示されている。この装置の下に位置する構造は図１に示された装置の
それと類似しているので、特定の容易性のために図２において図１と同じ参照番
号が付された構成要素については簡潔化のためにより詳細な説明は行わない。図
２の構造は図１のそれとは誘電層５０が図１のＰＭＯＳ装置の上に設けられ、導
電性のフィールド板５２が誘電層５０の上および少なくともドリフト領域の一部
の上方に設けられている点で異なる。本発明の好ましい実施例では、導電性のフ
ィールド板５２はドリフト領域３２の主要部上に設けられ、ソース電極４２を介
してソース領域２８に接続されている。
【００２３】 本発明の範囲内で設計のパラメータや材料に関し多くの異なる形状や代替が意
図されるが、種々の代表的な設計パラメータや材料は、従来の構造と異なるこれ
らの装置の部分に着目すれば、限定的でない例によって表現されていることを認
識するべきである。
【００２４】 上述したように、本発明のＰＭＯＳ装置は薄くされていないＳＯＩ層内に形成
され、多くの従来の装置でなされているような比較的厚い選択的な酸化膜領域を
形成する際に避けられない時間、費用、複雑性を避けることができる。典型的に
は、本発明で使用される薄くされないＳＯＩ層２６は１．０から１．５μｍの範
囲の厚さを有しており、表面隣接ｐ導電型トレイン伸張領域４６は約０．５μｍ
の厚さを有している。ＳＯＩ層のｎ型部の典型的な背景ドーピングレベルは５×
１０１５から１×１０１６ｃｍ−３であり、直線的に変化する電荷プロファイル
はＳＯＩ層中の横ドリフト領域の少なくとも主要部上に最大ｎ型注入として１．
６×１０１３から２．０×１０１３ｃｍ−２でドレインからソースにかけて９．
０×１０１０から１．６×１０１１ｃｍ−２／μｍの範囲で、横ドリフト領域に
おけるドーピングレベルがドレイン領域からソース領域への向きで増加するよう
に与えられる。直線的に変化する電荷プロファイルはドリフト領域の横方向全体
にわたって与えられるようにしても良く、あるいは横方向全体よりは少ない主要
部にわたって与えるようにしても良い。表面隣接ドレイン伸張領域は、この領域
が約７０００オーム／□の公称シート抵抗を持つように約２×１０１２から６×
１０１７ｃｍ−２の範囲でドープされる。
【００２５】 ソースおよびドレイン領域（２８，３４）はｐ導電型で、約２×１０１５ｃｍ −２ のレベルにドープされ、ｎ型本体領域３０は１×１０１３ｃｍ−２から５×
１０１３ｃｍ−２の範囲のレベルにドープされている。本体領域がｎ型ドリフト
領域３２の部分から任意に形成されるものであるので、本体領域を形成するため
の独立のドーピング工程の使用は、任意であることに注目すべきである。バッフ
ァ領域４８（任意）はほぼ１×１０１３から３×１０１３ｃｍ−２の範囲のレベ
ルにドープされ、一方ｎ導電型本体コンタクト表面領域４０はほぼ２×１０１５ ｃｍ−２のレベルにドープされる。
【００２６】 図２の実施例において、導電性フィールド板５２は典型的にはアルミニウムの
ような金属で形成され、典型的には１．０−１．５μｍの範囲で酸化膜、窒化膜
あるいはこれらの両方の材料で形成される絶縁層５０の上方に設けられる。
【００２７】 前述したパラメータは代表的な数値を構成するのみであり、本発明の本質的な
特徴、特に横方向伸張の少なくとも主要な部分の上方で直線的に変化する電荷プ
ロファイルを有する横方向ドリフト領域を備えること、およびドリフト領域内で
表面隣接ｐ導電型ドレイン伸張領域を備えること、が組み入れられる限り、多く
の異なる形状や代替、特にドーピングレベル、層の厚さ、任意領域の有無等が本
発明の範囲内で意図されることを理解すべきである。
【００２８】 前述したやり方では、本発明は、従来の技術を用いて簡単で経済的なやり方で
ＰＭＯＳ装置の製造を可能にしつつ、高電圧、高電流環境での高性能が可能な横
型ＳＯＩ構造を提供する。
【００２９】 本発明をいくつかの好ましい実施例を参照して示し、説明してきたが、 形態や詳細における種々の変更が本発明の精神あるいは範囲を逸脱することな
くなされうることは当業者によって理解されるであろう。本願においては、要素
は複数であることを除外するものではなく、「備える」という語は説明されたり
請求の範囲に記載されたもの以外の他の要素や工程を除外するものではない。
【図面の簡単な説明】
【図１】 本発明の好ましい実施例による横型薄膜ＳＯＩ ＰＭＯＳ装置の単純化された
断面図である。
【図２】 本発明の他の好ましい実施例による横型薄膜ＳＯＩ ＰＭＯＳ装置の単純化さ
れた断面図である。
───────────────────────────────────────────────────── フロントページの続き (72)発明者 マーク、シンプソン オランダ国5656、アーアー、アインドーフ ェン、プロフ．ホルストラーン、６ Ｆターム(参考） 5F110 AA11 BB12 CC02 DD05 DD13 GG02 GG12 GG22 GG36 HJ06 HM02 HM12 HM19

Claims (6)

    【特許請求の範囲】
  1. 【請求項１】 半導体基板と、この基板上の埋め込み絶縁層と、この埋め込み絶縁層上のＳＯ
    Ｉ中のＰＭＯＳトランジスタであってｎ導電型の本体領域中に形成されたｐ導電
    型のソース領域、前記本体領域に隣接するｎ導電型の横ドリフト領域、前記本体
    領域から前記横ドリフト領域だけ横方向に離れたｐ導電型のドレイン領域、前記
    本体領域のチャネル領域が動作時に形成される部分の上方で前記本体領域に隣接
    する横ドリフト領域の一部の上にまで延びるゲート電極とを有し、前記ゲート電
    極は前記本体領域およびドリフト領域から絶縁領域により絶縁されている、横型
    薄膜ＳＯＩ ＰＭＯＳ装置であって、前記横ドリフト領域は直線的に変化する電
    荷プロファイルを少なくともその横方向伸張の大部分にわたって備えており、こ
    のプロファイルは横ドリフト領域におけるドーピングレベルが前記ドレイン領域
    から前記ソース領域に向かって増加するようなものとなっており、また表面隣接
    ｐ導電型ドレイン伸張領域が前記ドリフト領域に設けられ、ドレイン領域からソ
    ース領域へ隣接はするが直接接触しないように延びていることを特徴とする装置
    。
  2. 【請求項２】 請求項１に記載の横型薄膜ＳＯＩ ＰＭＯＳ装置であって、前記ｎ型の本体領
    域は前記ｎ型ドリフト領域の一部から形成されることを特徴とする装置。
  3. 【請求項３】 請求項１に記載の横型薄膜ＳＯＩ ＰＭＯＳ装置であって、前記本体領域内に
    ｎ導電型の本体コンタクト表面領域が設けられ、前記ソース領域と接触している
    ことを特徴とする装置。
  4. 【請求項４】 請求項１に記載の横型薄膜ＳＯＩ ＰＭＯＳ装置であって、前記ドリフト領域
    中にｐ導電型のバッファ領域をさらに有し、この領域は前記ドレイン領域の下で
    前記ドレイン延長領域から前記埋め込み絶縁膜に延びることを特徴とする装置。
  5. 【請求項５】 請求項１に記載の横型薄膜ＳＯＩ ＰＭＯＳ装置であって、前記ＰＭＯＳ装置
    の上に誘電層を、前記誘電体上におよび前記ドリフト領域の少なくとも一部分の
    上方に導電性フィールド板をそれぞれ有していることを特徴とする装置。
  6. 【請求項６】 請求項５に記載の横型薄膜ＳＯＩ ＰＭＯＳ装置であって、前記導電性フィー
    ルド板は前記ドリフト領域の主要部分の上方に設けられ、ＰＭＯＳ装置のソース
    領域に接続されていることを特徴とする装置。
JP2001520474A 1999-08-31 2000-08-07 ドレイン伸長領域を有する横型薄膜ｓｏｉｐｍｏｓ装置 Withdrawn JP2003508919A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US09/387,628 1999-08-31
US09/387,628 US6127703A (en) 1999-08-31 1999-08-31 Lateral thin-film silicon-on-insulator (SOI) PMOS device having a drain extension region
PCT/EP2000/007691 WO2001017028A1 (en) 1999-08-31 2000-08-07 Lateral thin-film silicon-on-insulator (soi) pmos device having a drain extension region

Publications (1)

Publication Number Publication Date
JP2003508919A true JP2003508919A (ja) 2003-03-04

Family

ID=23530718

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001520474A Withdrawn JP2003508919A (ja) 1999-08-31 2000-08-07 ドレイン伸長領域を有する横型薄膜ｓｏｉｐｍｏｓ装置

Country Status (7)

Country Link
US (1) US6127703A (ja)
EP (1) EP1133798B1 (ja)
JP (1) JP2003508919A (ja)
KR (1) KR100675990B1 (ja)
CN (1) CN1223006C (ja)
DE (1) DE60033271T2 (ja)
WO (1) WO2001017028A1 (ja)

Families Citing this family (39)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW521437B (en) * 2000-10-19 2003-02-21 Sanyo Electric Co Semiconductor device and process thereof
GB2380056B (en) * 2001-05-11 2005-06-15 Fuji Electric Co Ltd Lateral semiconductor device
US7221011B2 (en) * 2001-09-07 2007-05-22 Power Integrations, Inc. High-voltage vertical transistor with a multi-gradient drain doping profile
US6555873B2 (en) * 2001-09-07 2003-04-29 Power Integrations, Inc. High-voltage lateral transistor with a multi-layered extended drain structure
US7786533B2 (en) 2001-09-07 2010-08-31 Power Integrations, Inc. High-voltage vertical transistor with edge termination structure
US6573558B2 (en) * 2001-09-07 2003-06-03 Power Integrations, Inc. High-voltage vertical transistor with a multi-layered extended drain structure
US6635544B2 (en) 2001-09-07 2003-10-21 Power Intergrations, Inc. Method of fabricating a high-voltage transistor with a multi-layered extended drain structure
US6847081B2 (en) * 2001-12-10 2005-01-25 Koninklijke Philips Electronics N.V. Dual gate oxide high-voltage semiconductor device
US6661059B1 (en) * 2002-09-30 2003-12-09 Koninklijke Philips Electronics N.V. Lateral insulated gate bipolar PMOS device
US7501669B2 (en) 2003-09-09 2009-03-10 Cree, Inc. Wide bandgap transistor devices with field plates
US7737524B2 (en) * 2003-09-30 2010-06-15 Nxp B.V. Lateral thin-film SOI device having a field plate with isolated metallic regions
US7550783B2 (en) * 2004-05-11 2009-06-23 Cree, Inc. Wide bandgap HEMTs with source connected field plates
US7573078B2 (en) * 2004-05-11 2009-08-11 Cree, Inc. Wide bandgap transistors with multiple field plates
US9773877B2 (en) * 2004-05-13 2017-09-26 Cree, Inc. Wide bandgap field effect transistors with source connected field plates
US7560324B2 (en) * 2004-07-08 2009-07-14 Texas Instruments Incorporated Drain extended MOS transistors and methods for making the same
US11791385B2 (en) * 2005-03-11 2023-10-17 Wolfspeed, Inc. Wide bandgap transistors with gate-source field plates
EP1921669B1 (en) 2006-11-13 2015-09-02 Cree, Inc. GaN based HEMTs with buried field plates
US7595523B2 (en) * 2007-02-16 2009-09-29 Power Integrations, Inc. Gate pullback at ends of high-voltage vertical transistor structure
US7859037B2 (en) * 2007-02-16 2010-12-28 Power Integrations, Inc. Checkerboarded high-voltage vertical transistor layout
US7557406B2 (en) 2007-02-16 2009-07-07 Power Integrations, Inc. Segmented pillar layout for a high-voltage vertical transistor
US8653583B2 (en) 2007-02-16 2014-02-18 Power Integrations, Inc. Sensing FET integrated with a high-voltage transistor
US7468536B2 (en) 2007-02-16 2008-12-23 Power Integrations, Inc. Gate metal routing for transistor with checkerboarded layout
CN101872737A (zh) * 2010-01-28 2010-10-27 中国科学院上海微系统与信息技术研究所 一种抑制soi浮体效应的mos结构及其制作方法
CN102339853B (zh) * 2010-01-29 2013-08-07 四川长虹电器股份有限公司 p沟道横向双扩散金属氧化物半导体器件
US10002957B2 (en) * 2011-12-21 2018-06-19 Power Integrations, Inc. Shield wrap for a heterostructure field effect transistor
US9847411B2 (en) 2013-06-09 2017-12-19 Cree, Inc. Recessed field plate transistor structures
US9755059B2 (en) 2013-06-09 2017-09-05 Cree, Inc. Cascode structures with GaN cap layers
US9679981B2 (en) 2013-06-09 2017-06-13 Cree, Inc. Cascode structures for GaN HEMTs
US10665709B2 (en) 2013-09-10 2020-05-26 Delta Electronics, Inc. Power semiconductor device integrated with ESD protection circuit under source pad, drain pad, and/or gate pad
TWI577022B (zh) 2014-02-27 2017-04-01 台達電子工業股份有限公司 半導體裝置與應用其之半導體裝置封裝體
US10236236B2 (en) 2013-09-10 2019-03-19 Delta Electronics, Inc. Heterojunction semiconductor device for reducing parasitic capacitance
US10833185B2 (en) 2013-09-10 2020-11-10 Delta Electronics, Inc. Heterojunction semiconductor device having source and drain pads with improved current crowding
US10910491B2 (en) 2013-09-10 2021-02-02 Delta Electronics, Inc. Semiconductor device having reduced capacitance between source and drain pads
US9431531B2 (en) * 2013-11-26 2016-08-30 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor device having drain side contact through buried oxide
US9543396B2 (en) 2013-12-13 2017-01-10 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped regions
US10325988B2 (en) 2013-12-13 2019-06-18 Power Integrations, Inc. Vertical transistor device structure with cylindrically-shaped field plates
US10026830B2 (en) * 2015-04-29 2018-07-17 Stmicroelectronics, Inc. Tunneling field effect transistor (TFET) having a semiconductor fin structure
US9768028B1 (en) 2016-08-10 2017-09-19 Globalfoundries Inc. Semiconductor structure with a dopant implant region having a linearly graded conductivity level and method of forming the structure
WO2023122876A1 (zh) * 2021-12-27 2023-07-06 京东方科技集团股份有限公司 薄膜晶体管及其制作方法、显示基板

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5438220A (en) * 1987-02-26 1995-08-01 Kabushiki Kaisha Toshiba High breakdown voltage semiconductor device
US5246870A (en) * 1991-02-01 1993-09-21 North American Philips Corporation Method for making an improved high voltage thin film transistor having a linear doping profile
DE69209678T2 (de) * 1991-02-01 1996-10-10 Philips Electronics Nv Halbleiteranordnung für Hochspannungsverwendung und Verfahren zur Herstellung
EP0613186B1 (en) * 1993-02-24 1997-01-02 STMicroelectronics S.r.l. Fully depleted lateral transistor
US5378912A (en) * 1993-11-10 1995-01-03 Philips Electronics North America Corporation Lateral semiconductor-on-insulator (SOI) semiconductor device having a lateral drift region
US5548147A (en) * 1994-04-08 1996-08-20 Texas Instruments Incorporated Extended drain resurf lateral DMOS devices
US5874768A (en) * 1994-06-15 1999-02-23 Nippondenso Co., Ltd. Semiconductor device having a high breakdown voltage
JPH09205212A (ja) * 1996-01-26 1997-08-05 Matsushita Electric Works Ltd 半導体装置
TW360982B (en) * 1996-01-26 1999-06-11 Matsushita Electric Works Ltd Thin film transistor of silicon-on-insulator type
US5710451A (en) * 1996-04-10 1998-01-20 Philips Electronics North America Corporation High-voltage lateral MOSFET SOI device having a semiconductor linkup region
JPH11204799A (ja) * 1998-01-20 1999-07-30 Mitsubishi Electric Corp 高周波ｍｏｓｆｅｔ装置とその製造方法
US6023090A (en) * 1998-12-07 2000-02-08 Philips Electronics North America, Corporation Lateral thin-film Silicon-On-Insulator (SOI) device having multiple zones in the drift region

Also Published As

Publication number Publication date
KR100675990B1 (ko) 2007-01-29
DE60033271D1 (de) 2007-03-22
WO2001017028A1 (en) 2001-03-08
DE60033271T2 (de) 2007-11-08
CN1321340A (zh) 2001-11-07
KR20010090598A (ko) 2001-10-18
EP1133798B1 (en) 2007-02-07
US6127703A (en) 2000-10-03
CN1223006C (zh) 2005-10-12
EP1133798A1 (en) 2001-09-19

Similar Documents

Publication Publication Date Title
JP2003508919A (ja) ドレイン伸長領域を有する横型薄膜ｓｏｉｐｍｏｓ装置
US5973341A (en) Lateral thin-film silicon-on-insulator (SOI) JFET device
US6713794B2 (en) Lateral semiconductor device
US5146298A (en) Device which functions as a lateral double-diffused insulated gate field effect transistor or as a bipolar transistor
KR100883701B1 (ko) 상보형 금속 산화막 반도체 장치
JP2003504854A (ja) ゲート電極およびフィールドプレート電極を有する横型薄膜シリコン・オン・インシュレータ（ｓｏｉ）装置
JP2002261297A (ja) 低濃度にドープされたドレインを有するラテラルｍｏｓ電界効果トランジスタ及びその製造方法
JPH11274495A (ja) Ｖｄｍｏｓトランジスタ
US6724047B2 (en) Body contact silicon-on-insulator transistor and method
JPH08130308A (ja) 半導体装置
JP2000332247A (ja) 半導体装置
JPH11163336A (ja) 半導体装置
US6133591A (en) Silicon-on-insulator (SOI) hybrid transistor device structure
KR20010034356A (ko) 측방향 박막 실리콘 온 인슐레이터(ｓｏｉ) 디바이스
US5298770A (en) Power switching MOS transistor
JP2825038B2 (ja) 半導体装置
JP3402043B2 (ja) 電界効果トランジスタ
US6661059B1 (en) Lateral insulated gate bipolar PMOS device
JP2004288873A (ja) 半導体装置
JP3217484B2 (ja) 高耐圧半導体装置
JPH11214511A (ja) 半導体装置および半導体装置における配線方法
JP4577948B2 (ja) オフセットゲート型電界効果トランジスタ
JPH06334120A (ja) 半導体装置
JP2540754B2 (ja) 高耐圧トランジスタ
JP3821799B2 (ja) 閾値制御装置およびその動作方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070806

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20080515

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20090903