JP2003500878A

JP2003500878A - 供給電圧の変化に対応して動作回路のバイアスレベルを補正する補償メカニズム

Info

Publication number: JP2003500878A
Application number: JP2000619097A
Authority: JP
Inventors: タンジ，トッド・エム; ウェンティンク，ロバート・エス
Original assignee: ハネウェル・インコーポレーテッド
Priority date: 1999-05-13
Filing date: 2000-05-15
Publication date: 2003-01-07
Also published as: CA2373798A1; US6943618B1; AU4851600A; WO2000070756A1; EP1177620A1

Abstract

(57)【要約】供給電圧の変動に対応して動作回路のバイアスレベルを補償する補償回路を開示する。この補償メカニズムでは、動作回路の選択されたノードの電圧と比較的一定しているまたは固定された基準電圧とを比較することにより供給電圧の変動を識別する。補償メカニズムは比較の結果に基づいて、好ましくは電流をこっそり取り出す回路を使用して、電流動作回路の選択されたバイアスレベルを調整し、動作回路の機能と性能を十分に維持する。１つまたは複数の差動対にバイアスをかけるバイアス回路も開示する。

Description

【発明の詳細な説明】

【０００１】（係属出願の相互参照）本出願は、「ＯｕｔｐｕｔＢｕｆｆｅｒＷｉｔｈＩｎｄｅｐｅｎｄｅｎ
ｔｌｙＣｏｎｔｒｏｌｌａｂｌｅＣｕｒｒｅｎｔＭｉｒｒｏｒＬｅｇｓ
」という名称の＿＿年＿＿月＿＿日に出願された米国特許出願第＿＿＿＿＿＿＿
号、「ＤｉｆｆｅｒｅｎｔｉａｌＦｉｌｔｅｒｗｉｔｈＧｙｒａｔｏｒ」
という名称の＿＿年＿＿月＿＿日に出願された米国特許出願第＿＿＿＿＿＿＿号
、「ＦｉｌｔｅｒｗｉｔｈＣｏｎｔｒｏｌｌｅｄＯｆｆｓｅｔｓＦｏｒ
ＡｃｔｉｖｅＦｉｌｔｅｒＳｅｌｅｃｔｉｖｉｔｙａｎｄＤＣＯｆ
ｆｓｅｔＣｏｎｔｒｏｌ」という名称の＿＿年＿＿月＿＿日に出願された米国
特許出願第＿＿＿＿＿＿＿号、「ＳｔａｔｅＶａｌｉｄａｔｉｏｎＵｓｉｎ
ｇＢｉ−ＤｉｒｅｃｔｉｏｎａｌＷｉｒｅｌｅｓｓＬｉｎｋ」という名称
の＿＿年＿＿月＿＿日に出願された米国特許出願第＿＿＿＿＿＿＿号、「Ｗｉｒ
ｅｌｅｓｓＳｙｓｔｅｍＷｉｔｈＶａｒｉａｂｌｅＬｅａｒｎｅｄ−Ｉ
ｎＴｒａｎｓｍｉｔＰｏｗｅｒ」という名称の＿＿年＿＿月＿＿日に出願さ
れた米国特許出願第＿＿＿＿＿＿＿号、「ＷｉｒｅｌｅｓｓＣｏｎｔｒｏｌ
ＮｅｔｗｏｒｋＷｉｔｈＳｃｈｅｄｕｌｅｄＴｉｍｅＳｌｏｔｓ」とい
う名称の＿＿年＿＿月＿＿日に出願された米国特許出願第＿＿＿＿＿＿＿号に関
係し、そのすべてが本発明の譲受人に譲渡され、参照により本明細書に取り込ま
れている。

【０００２】（発明の背景）本発明は、アナログ回路、より詳しくは、複数のトランジスタまたはその他の
増幅デバイスを組み合わせてＲＦ入力信号を増幅する種類のＲＦアナログ回路に
関する。さらに具体的に述べると、本発明は供給電圧の低下に対応して選択され
た増幅デバイスのバイアスレベルを制御する手法を指向するものである。

【０００３】無線周波信号を調整する信号の増幅器およびその他の回路の使用は、当技術分
野では周知のことである。ＲＦアナログ回路は、無線トランシーバ、テレビ受像
機、ＣＢ無線機、マイクロ波リンク、衛星通信システム、ローカルＲＦネットワ
ーク、およびその他の無線通信および放送用途で使用されてきた。多くの増幅器
の重要な構成要素は、内部増幅デバイスにバイアスをかけるために使用される電
圧バイアス回路である。

【０００４】トランジスタおよびその他の増幅デバイスは通常、ゲートまたはグリッド電圧
とドレインまたはプレート電流との間に実質的に直線的関係のある能動領域を有
することは知られている。電圧バイアス回路は通常、ゼロ信号がグリッド、ゲー
トまたはその他の制御電極に印加されたときに出力電流がデバイスの能動領域の
直線領域の中心付近で望ましいゼロ入力レベルにあるバイアスレベルを供給する
ように設計されている。このバイアス状態により、増幅器の性能は最適なものに
なるのがふつうである。

【０００５】また、デバイスの飽和を避けるために、すべての動作条件にわたって各増幅デ
バイス間に十分な電圧を保持するようなバイアスレベルを供給するのが望ましい
。臨界増幅デバイスが飽和状態に入った場合、増幅器はもはや直線範囲で動作し
なくなることがある。

【０００６】多くの増幅器の重要な性能特性の１つに、増幅器のダイナミックレンジがある
。ダイナミックレンジは、最小使用可能入力信号から最大使用可能入力信号まで
の範囲に対応する。最小使用可能入力信号は、増幅器の内部雑音の影響を受ける
ことが多い。最大使用可能入力信号は、歪みなしで増幅器が受け入れて増幅でき
る最大の入力信号である。最大使用可能入力信号は、通常、使用される供給電圧
や増幅器の利得などの多数の要因に左右される。

【０００７】低電力用途など多くの用途では、比較的低い供給電圧を使用することが望まし
い。増幅器のダイナミックレンジは、通常、供給電圧に左右されるため、比較的
低い供給電圧で駆動される増幅器のダイナミックレンジはそれよりも高い供給電
圧で駆動される同様の増幅器に比べて小さくなる傾向がある。

【０００８】さらに、多くの低電力用途では電池などの内蔵電源を使用することが望ましい
。電池で駆動するため、低電力用途としている場合があるからである。しかし、
周知のように、電池から供給される電圧は時間の経過とともに低下する傾向があ
り、特にアルカリ電池の場合にはそうである。したがって、電池で駆動される増
幅器のダイナミックレンジは、時間の経過とともに低下する傾向がある。さらに
、供給電圧がある臨界点を超えて低下すると、増幅デバイスの一部または全部が
飽和状態に入り、増幅器はリニアモードで動作するのを停止することがある。

【０００９】電圧が低くなった電源や劣化した電源を使用したときも増幅器の機能および性
能を維持する１つの方法として、最悪の状態でバイアスレベルを最適化するとい
う方法がある。たとえば、供給電圧が時間の経過とともに低下した後も各増幅デ
バイス間で十分な電圧を維持しデバイスの飽和が生じないようにバイアスレベル
を設定することができる。もちろん、この方法には、増幅器の性能が通常、公称
条件のもとで最適に達しないという制限がある。さらに、すべての動作条件で満
足な性能を維持するために固定バイアスを使用する増幅器を設計することで設計
に制約が生じ、設計の複雑度が増すことがある。

【００１０】したがって、望ましいのは、増幅器内で選択されたバイアスレベルを動的に補
償する補償回路を備え比較的広い供給電圧範囲にわたって動作および性能を維持
する増幅器である。これにより、すべての動作条件のもとで増幅器の性能が向上
し、増幅器の設計を著しく簡素化できる。

【００１１】（発明の概要）本発明は、電源供給電圧の変動に対応して動作回路（例えば、増幅器）の選択
されたバイアスレベルをダイナミック動作で補償する補償回路を供給することに
よって従来技術の多くの欠点を克服するものである。この補償回路は選択された
バイアスレベルを、感知した電源供給電圧の変動を考慮に入れて変化させ、それ
によって動作回路の機能および性能が実質的に維持される。

【００１２】１つの具体的説明をする実施形態では、動作回路の内部で回路のノードが選択
され、選択された回路ノードの電圧が電源供給電圧の変化に依存する。この選択
された回路ノードで感知した電圧と基準電圧とを比較するためにコンパレータが
使用されるが、この基準電圧は電源供給電圧と相対的に独立していることが好ま
しい。その後、補償回路がこの動作回路内で選択バイアスレベルを調節し、それ
によって選択回路ノードの電圧が基準電圧と等しくなる（または基準電圧に対し
て前もって設定された他の何らかの関係となる）。

【００１３】一実施形態では、この動作回路はトランジスタによる差動対および電流源トラ
ンジスタを有する増幅器である。電流源トランジスタのドレインはトランジスタ
差動対のそれぞれのソースに接続される。トランジスタ差動対のそれぞれのドレ
イン端子は対応する負荷抵抗器を経由して電源供給電圧に接続される。その後、
差動出力信号がトランジスタ差動対のドレイン端子間に供給される。また別の実
施形態では、２つのドレイン端子の一方だけがタップ化され、その結果としてシ
ングルエンド出力を形成する。

【００１４】トランジスタ差動対および／または電流源トランジスタを能動領域で動作させ
続けるために、充分な電圧がそれらのそれぞれの間に維持される。これは、負荷
抵抗器のそれぞれを通過できる最大電流を制限することによってなされることが
好ましい。そうすることにより、負荷抵抗器それぞれにおける最大電圧降下は充
分に小さくなってトランジスタ差動対および電流源トランジスタは飽和せずに保
たれる。

【００１５】トランジスタ差動対のソース端子のような選択ノードにおける電圧がモニター
されることが好ましい。アクティブフィードバックループを使用し、トランジス
タ差動対のゲート端子に供給されるバイアスレベルが調節され、それによって負
荷抵抗器に流れる電流が制限され、負荷抵抗器両端間の電圧が制御される。負荷
抵抗器による電圧降下が制限されるので、トランジスタ差動対のソースに充分な
電圧が残り、少なくとも電流源トランジスタを飽和させずに保つ。

【００１６】アクティブフィードバックループがトランジスタ差動対のソースの電圧を基準
電圧と比較するためにオペアンプのようなコンパレータを含みうることは考えら
れることである。この基準電圧は実質的に電流源トランジスタの飽和電圧以上に
設定してもよい。

【００１７】また別の実施形態では、補償回路はトランジスタ差動対のいずれかのドレイン
で電圧を感知する。前述の実施形態と同様に、この実施形態はトランジスタ差動
対のゲート端子のバイアスレベルを、ドレイン端子の電圧と基準電圧が等しくな
るまで調節する。この実施形態では、基準電圧は電流源トランジスタの飽和電圧
とトランジスタ差動対の飽和電圧の和に実質的に等しく設定することができる。

【００１８】トランジスタ差動対のゲート端子を調節するために入力段を使用することがで
きる。この入力段はグラウンドとトランジスタ差動対のゲート端子との間に接続
されるＦＥＴまたはＢＪＴのような１つまたは複数の増幅デバイスを含むことが
あり得る。この１つまたは複数の増幅デバイスは、例えば、カスコードトランジ
スタと直列接続されたＦＥＴを有することがあり得る。それから、トランジスタ
差動対のゲート端子と電源供給電圧との間にプルアップ抵抗器を接続することが
可能である。増幅デバイスのうちの１つにあるゲートがＲＦ入力信号を受けるこ
とは可能である。

【００１９】使用において、ＲＦ入力信号が‘Ｈｉｇｈ’になると入力段にあるＦＥＴまた
はＢＪＴデバイスのドライブが上昇し、プルアップ抵抗器により多くの電流が流
れることが可能になる。これによってプルアップ抵抗器による電圧降下がより大
きくなり、それに対応してトランジスタ差動対のゲート端子の電圧が低下する。
同じようにして、ＲＦ入力信号が‘Ｌｏｗ’になるとＦＥＴまたはＢＪＴデバイ
スのドライブが低下し、それによってプルアップ抵抗器を流れる電流はより小さ
くなる。これによりプルアップ抵抗器による電圧降下はより小さくなり、それに
対応してトランジスタ差動対のゲート端子の電圧が上昇する。こうして、ＲＦタ
イプの信号に対してこの入力段は反転増幅器として機能することができる。

【００２０】トランジスタ差動対のゲート端子のバイアスレベルの調節を補助するために、
入力段が電流収奪回路を含むことがあり得る。この電流収奪回路は、例えば、プ
ルアップ抵抗器と並列に接続されるバイパストランジスタまたはその類似品を含
むことがあり得る。バイパストランジスタのゲートはコンパレータの出力によっ
て制御することが可能である。上述したように、コンパレータはオペアンプまた
はその類似品を含むことが可能であり、それがトランジスタ差動対のドレイン（
またはソース）のような動作回路の選択ノードと基準電圧とを比較する。

【００２１】トランジスタ差動対のドレイン（またはソース）の電圧が基準電圧よりも高い
場合、コンパレータはバイパストランジスタのゲート電圧を低下させ、これがバ
イパス電流をプルアップ抵抗器に供給し、トランジスタ差動対のゲート端子のバ
イアス電圧を上昇させる。トランジスタ差動対のゲート端子の電圧上昇は負荷抵
抗器を通って流れる電流を増加させ、トランジスタ差動対のドレイン（またはソ
ース）の電圧を低下させる。

【００２２】同じようにして、トランジスタ差動対のドレイン（またはソース）の電圧が基
準電圧よりも低い場合、コンパレータはバイパストランジスタのゲート電圧を上
昇させ、これがトランジスタ差動対のゲート端子のバイアス電圧を低下させる。
トランジスタ差動対のゲート端子の電圧低下は負荷抵抗器を通って流れる電流を
減少させ、トランジスタ差動対のドレイン（またはソース）の電圧を上昇させる
。こうして、トランジスタ差動対のバイアスレベルはダイナミック動作で調節さ
れ、それによって増幅器は比較的広い電源供給電圧範囲にわたって動作および性
能を維持することができる。

【００２３】この補償回路がトランジスタ差動対のゲート端子のバイアス電圧以外にも、そ
れらが選択された回路ノードの電圧を直接的または間接的に基準電圧に対して所
定の関係にする限り、回路パラメータを調節できることは考えられる。例えば、
本発明の別の実施形態では、差動増幅回路の１つまたは複数の負荷抵抗器と並列
に電流収奪回路が設置される。この電流収奪回路はバイパストランジスタを含み
得るものであり、それが１つまたは複数の負荷抵抗器の電流をバイパスしてトラ
ンジスタ差動対のドレイン端子の電圧を調節する。この手法はトランジスタ差動
対のドレイン（またはソース）端子の電圧を制御するためにまた別の例証的方法
を供給する。

【００２４】この後者の実施形態では、バイパストランジスタはコンパレータによって制御
されるゲート端子を有することが好ましく、そこではコンパレータはトランジス
タ差動対のドレイン（またはソース）のような動作回路の選択回路ノードの電圧
を基準電圧と比較する。しかしながら、この実施形態のバイパストランジスタは
トランジスタ差動対のゲート端子のバイアスレベルを調節するよりもむしろ、制
御可能な抵抗を負荷抵抗器と並列に供給することによってトランジスタ差動対の
ソース電圧を調節する。

【００２５】使用において、トランジスタ差動対のドレイン（またはソース）の電圧が所定
の基準電圧よりも高い場合、コンパレータはバイパストランジスタのゲート端子
の電圧を上昇させる。これがトランジスタ差動対のソースと電源供給電圧との間
の抵抗を増大させ、所定のソース／ドレイン電流において、トランジスタ差動対
のドレイン（またはソース）のバイアスレベルを低下させる。同じようにして、
トランジスタ差動対のドレイン（またはソース）の電圧が基準電圧よりも低い場
合、コンパレータはバイパストランジスタのゲート電圧を低下させる。これがト
ランジスタ差動対のソースと電源供給電圧との間の抵抗を減少させ、所与のソー
ス／ドレイン電流において、トランジスタ差動対のドレイン（またはソース）の
バイアスレベルを上昇させるその結果供給されるものが、動作回路（例えば、増
幅器）内で選択されたバイアスレベルをダイナミック動作で補償し、比較的広い
電源供給電圧範囲にわたって動作および性能を維持することのできる補償回路で
ある。

【００２６】本発明のその他の目的および本発明の付随的な利点は、類似部品について同様
の参照番号を付した添付の図面と結びつけて考察する、以下の詳細な説明を参照
することによって容易に評価され、よりよく理解されるであろう。

【００２７】（好ましい実施形態の詳細な説明）本発明は、電源供給電圧の変動に対応して、動作回路（例えば、増幅器）の選
択されたデバイスのバイアスレベルをダイナミック動作で補償することのできる
補償回路を提供する。この補償回路は電源供給電圧の変動を考慮してバイアスレ
ベルを変化させ、それによって動作回路の機能および性能が実質的に維持される
。

【００２８】図１は本発明を取り入れた集積型ダイレクトダウンコンバージョン狭帯域ＦＳ
Ｋトランシーバ１０のブロック図である。この狭帯域ＦＳＫトランシーバ１０は
送信と受信の機能の両方を含み、好ましくは単一の基板上で最少限の外部構成要
素で構成される。使用においては、狭帯域ＦＳＫトランシーバ１０は統計的周波
数拡張伝送に使用可能な半二重トランシーバ無線データリンクを供給する。

【００２９】無線データ通信ネットワークを形成するために２台以上の狭帯域トランシーバ
１０が使用されることがある。それぞれの狭帯域ＦＳＫトランシーバ１０が送信
および受信の両方の機能を含んでいるので双方向の伝送が可能となる。双方向の
伝送はデータの移送を確認することを可能にさせ、それによりユーザーが装備す
るアクセス制御アルゴリズムによってほぼ１００％にまでリンクの信頼性が高ま
る。

【００３０】狭帯域ＦＳＫトランシーバ１０の基本的な構成を図１に示す。オフチップの構
成成分には水晶（アプリケーションマイクロプロセッサと共用されることもある
）、フロントエンドＬＣ整合部、位相同期ループ（ＰＬＬ）／電圧制御型発振器
（ＶＣＯ）１２のチューニングのためのＬＣ回路、電源ノイズをフィルタ処理す
るためのいくつかの外部キャパシタ、プリント基板（ＰＣＢ）、アンテナ１４お
よび電源が含まれる。単一チップのこの狭帯域ＦＳＫトランシーバ１０はＦＳＫ
データ速度５６ｋｂｐｓまでの４１８ＭＨｚ、４３４．９２ＭＨｚ、８６８〜８
７０ＭＨｚ、および９０２〜９２８ＭＨｚの周波数帯域を対象としている。

【００３１】受信装置の設計は、局部発振器をキャリヤ周波数で使用して入力信号を混合し
、直接的にベースバンドまで落とすダイレクトダウンコンバージョンの原理に基
づくものである。ダイレクトダウンコンバージョンの原理はＩＥＥＥＴｒａｎ
ｓａｃｔｉｏｎｓＯｎＣｉｒｃｕｉｔｓａｎｄＳｙｓｔｅｍ−−ＩＩ；
ＡｎａｌｏｇａｎｄＤｉｇｉｔａｌＳｉｇｎａｌＰｒｏｃｅｓｓｉｎｇ
，Ｖｏｌ．４４，Ｎｏ．６，Ｊｕｎｅ１９９７のＢｅｈｚａｄＲａｓａｖｉ
による「ＤｅｓｉｇｎＣｏｎｓｉｄｅｒａｔｉｏｎｓｆｏｒＤｉｒｅｃｔ
−ＣｏｎｖｅｒｓｉｏｎＲｅｃｅｉｖｅｒｓ」の中で検討されている。ダイレ
クトダウンコンバージョンアルゴリズムでは、Ｉ−チャンネル４０およびＱ−チ
ャンネル４２を含む２つの完全な信号径路が供給され、Ｑ−チャンネル４２はＩ
−チャンネル４０に対して９０度の変位を有する。Ｉ−チャンネル４０およびＱ
−チャンネル４２は受信信号を復調するために使用される。

【００３２】したがって、受信信号は先ず第１に低ノイズ増幅器（ＬＮＡ）２０に供給され
る。ＬＮＡ２０は、以下の図２〜３にさらに完全に説明されているように、電源
供給電圧の変動に対応して、ＬＮＡ２０内で選択されたバイアスレベルを能動的
に補償するために補償回路を含むことが好ましい。ＬＮＡ２０は直交ミキサ対２
２および２４を差動的に駆動する。上記に示したように、ミキサ２４に供給され
る入力信号はミキサ２２に供給される入力信号に対して９０度位相を変位される
。

【００３３】ＰＬＬシンセサイザ／（ＶＣＯ）１２はインターフェース１６および１８をそ
れぞれ経由してミキサ２２および２４へと同相の局部発振器（ＬＯ）信号を供給
する。ミキサ２２は位相変位していないＬＯ信号と入力信号とを混合し、一方で
はミキサ２４が同じ入力信号と９０度位相変位させたＬＯ信号とを混合する。本
発明によると、ミキサ２２および２４は、図４〜５を参照して以下にさらに完全
に説明するように、電源供給電圧の変動に対応して選択バイアスレベルを能動的
に補償する補償回路をもまた含むことが好ましい。

【００３４】ミキサ２２およびミキサ２４の差動出力は直交位相にある２つの同じ信号チャ
ンネル、Ｉ−チャンネル４０およびＱ−チャンネル４２へと供給される。Ｉ−チ
ャンネル４０はベースバンドのフィルタブロック２６を含み、Ｑ−チャンネル４
２はベースバンドのフィルタブロック２８を含む。それぞれのベースバンドフィ
ルタブロックは単極のローパスフィルタ、それに続いて第２のオーダーのフィル
タ（２つの直流に近いハイパス極および２つの広帯域ローパス極を具備）、およ
びジャイレータフィルタを含むこともあり得る。それぞれのベースバンドフィル
タブロックの主チャンネルフィルタはジャイレータフィルタであり、７極楕円ロ
ーパスフィルタのジャイレータキャパシタ付きのものを含むことが好ましい。推
奨する７極楕円ローパスフィルタは「ＤｉｆｆｅｒｅｎｔｉａｌＦｉｌｔｅｒ
ＷｉｔｈＧｙｒａｔｏｒ」というタイトルの米国特許出願第＿＿＿＿＿＿＿
号の中で説明されている。この楕円フィルタは所定の選択性およびダイナミック
レンジに必要となる合計キャパシタンスを最小限にする。好ましい実施形態では
、ローパスジャイレータのカットオフ周波数は外付け抵抗器によって調節可能と
なる。

【００３５】Ｉ−チャンネル４０はリミッタブロック３０をも含むことがあり、Ｑ−チャン
ネル４２はリミッタブロック３２を含み得る。リミッタブロック３０および３２
は、信号が復調器５０に供給される前に振幅情報を除去するために、相当する信
号の振幅を制限することが好ましい。リミッタブロック３０および３２のうち少
なくとも一方は、ＤＳＳＳアプリケーションまたは復調ＡＳＫ（振幅シフトキー
イング）またはＯＯＫ（オンオフキーイング）信号のための進行波−反射波電力
管理に使用可能なＲＳＳＩ（受信信号強度表示器）出力を含み得ることが好まし
い。そのような電力管理手法の１つは「ＷｉｒｅｌｅｓｓＳｙｓｔｅｍＷｉ
ｔｈＶａｒｉａｂｌｅＬｅａｒｎｅｄ−ＩｎＴｒａｎｓｍｉｔＰｏｗｅ
ｒ」というタイトルの米国特許出願第＿＿＿＿＿＿＿号の中で説明されている。
このＲＳＳＩ信号はＡＦＣ（自動周波数制御による周波数トラッキング）または
ＡＧＣ（自動利得制御びよるダイナミックレンジ拡張）、または両方に使用され
ることもまたあり得る。

【００３６】復調器５０はＩ−およびＱ−チャンネルの出力を組み合わせて復調し、デジタ
ルデータ出力５２を生み出す。そのようにする中で、復調器５０はＩ−およびＱ
−チャンネル信号間の相対的位相差を検出する。Ｉ−チャンネル信号がＱ−チャ
ンネル信号よりも先行している場合、ＦＳＫトーン周波数がトーン周波数よりも
上になってデータ‘１’状態を表示する。Ｉ−チャンネル信号がＱ−チャンネル
信号よりも遅れている場合、ＦＳＫトーン周波数がトーン周波数よりも下になっ
てデータ‘０’状態を表示する。受信装置のデジタル化された出力５２はＣＭＯ
Ｓレベル変換器５６およびＣＭＯＳ出力シリアルデータブロック５８を経由して
制御ブロック５４へと供給される。

【００３７】狭帯域ＦＳＫトランシーバ１０の送信装置はＰＬＬ周波数シンセサイザおよび
電力増幅器６０を含む。電力増幅器６０の好ましい装備は「ＯｕｔｐｕｔＢｕ
ｆｆｅｒＷｉｔｈＩｎｄｅｐｅｎｄｅｎｔｌｙＣｏｎｔｒｏｌｌａｂｌｅ
ＣｕｒｒｅｎｔＭｉｒｒｏｒＬｅｇｓ」というタイトルの係属中の米国特
許出願第＿＿＿＿＿＿＿号に示され、説明されている。この周波数シンセサイザ
は電圧制御型発振器（ＶＣＯ）１２、水晶発振器、プリスケーラ、いくつかのプ
ログラム可能な分周器、および位相検波器を含み得る。また、ループフィルタも
適宜、チップ外部で供給されることがあり、これは単純な受動回路でもよい。Ｖ
ＣＯ１２は１つまたは複数のオンチップのバラクタを供給することが好ましい。
一実施形態では、ＶＣＯ１２は広帯域変調のための高同調感度バラクタおよび狭
帯域変調のための低同調感度バラクタを含む。変調バラクタは特定の用途に応じ
て選択される。変調バラクタはシリアルデータストリームを選択されたキャリヤ
周波数上に変調するために使用される。変調された信号は電力増幅器６０へと供
給され、これが外部のアンテナ１４をドライブする。

【００３８】電力増幅器６０の出力電力レベルはインターフェース５５を介して制御ブロッ
ク５４により制御可能であることが好ましい。このことは、システムの電力を節
約するために、送信中の狭帯域ＦＳＫトランシーバ１０が比較的低電力レベルで
信号送信することを可能にする。受信中の狭帯域ＦＳＫトランシーバから応答を
受けると、送信は完了する。しかしながら、応答を受信しない場合、送信中の狭
帯域ＦＳＫトランシーバは電力増幅器６０の電力レベルを増大させることが可能
である。それでもまだ受信中の狭帯域ＦＳＫトランシーバからの応答を受信しな
い場合、送信中の狭帯域ＦＳＫトランシーバは再び電力増幅器６０の電力レベル
を増大させ得る。応答が受信されるまで、または電力増幅器６０の最大電力レベ
ルになるまでこれが繰り返される。この、またはその他の電力管理アルゴリズム
についてのさらなる検討は「ＷｉｒｅｌｅｓｓＳｙｓｔｅｍＷｉｔｈＶａ
ｒｉａｂｌｅＬｅａｒｎｅｄ−ＩｎＴｒａｎｓｍｉｔＰｏｗｅｒ」という
タイトルの係属中の米国特許出願第＿＿＿＿＿＿＿号の中で説明されている。

【００３９】４ピンのシリアル周辺インターフェース（ＳＰＩ）バス６２は制御ブロック５
４の内部構造レジスタをプログラムするため、および（Ｔｘ）ＦＩＦＯ６４の送
信と（Ｒｘ）ＦＩＦＯ６６の受信をアクセスするために使用される。送信動作の
間では、データバイトはＳＰＩバス６２を越えてＴｘＦＩＦＯ６４に書き込ま
れる。制御ブロック５４はＴｘＦＩＦＯ６４からデータを読み取り、スタート
およびストップビットの追加によりデータを直列にシフトして変調のためにＶＣ
Ｏ１２に送る。上述したように、その後、ＶＣＯ１２は外部のアンテナ１４をド
ライブする電力増幅器６０へと変調された信号を供給する。

【００４０】受信動作の間では、受信した信号はＬＮＡ２０に供給され、上述したようにＩ
−チャンネルとＱ−チャンネルに落とされ、最後に復調器５０に供給される。そ
の後、復調された信号はオーバサンプリングされて同期をとるためにスタートお
よびストップビットが検出される。相当するスタートおよびストップビットを含
めた完全なバイトが直列的に収集された後、このバイトはＲｘＦＩＦＯ６６に
移される。ＲｘＦＩＦＯ６６がデータを有すると制御ブロック５４がそれを感
知し、ＲｘＦＩＦＯ６６が外部のプロセッサまたはその類似品（図示せず）に
よって読み取り準備完了であることを示すＳＰＩ割り込み信号をＳＰＩバス６２
上に送る。

【００４１】図２は図１の低ノイズ増幅器（ＬＮＡ）２０の第１の例証的実施形態の概略図
を示している。この例証的なＬＮＡ２０は差動増幅器１００および入力段１０２
を含む。差動増幅器１００はトランジスタの差動対１０４および１０６、電流源
１０８、および２つの負荷抵抗器１１０および１１２を含む。電流源１０８は、
ソースがグラウンドに接続され、ドレインがトランジスタ差動対１０４および１
０６のソースに接続され、ゲートが基準電圧に結合された電流源トランジスタで
あってもよい。

【００４２】２つの負荷抵抗器１１０および１１２はトランジスタ差動対１０４および１０
６のドレイン端子と電源供給電圧１１４との間に接続される。この構成は差動出
力信号１１６を供給する。シングルエンド出力信号のためには、差動出力タップ
のうちの一方だけが信号のグラウンドに対してのＶｏｕｔに使用される。

【００４３】トランジスタ差動対１０４および１０６のゲート端子１２０および１２２はそ
れぞれ抵抗器１２３を介して一緒に接続され、コモンＤＣ電圧バイアスを供給す
る。キャパシタＣは抵抗器１２３とともにローパスをトランジスタ１０６に提供
し、トランジスタ１０６のゲートにコモンＤＣバイアス電圧だけを可能にしてい
る。これは差動対にシングルエンド入力を供給する。その後、このシングルエン
ド入力信号は入力段１０２によってドライブされる。

【００４４】入力段１０２はＦＥＴまたはＢＪＴデバイスのような増幅デバイス１３０を含
む。この増幅デバイス１３０のソースはグラウンドに接続される。増幅デバイス
１３０のゲートはＲＦ入力信号１３２に接続され、ドレインはコモン入力端子１
２４に結合される。コモン入力端子１２４と電源供給電圧１１４との間にはプル
アップ抵抗器１３４が接続される。

【００４５】動作においては、ＲＦ入力信号が‘Ｈｉｇｈ’になるとＮチャンネルＦＥＴま
たはＮＰＮＢＪＴデバイス１３０のドライブが上昇し、より多くの電流がプル
アップ抵抗器１３４を通って流れる。これがプルアップ抵抗器１３４によるより
大きな電圧降下、および入力端子１２４およびその結果となるトランジスタ１０
４のゲート端子１２０でのそれに相当する電圧の低下を引き起こす。同じように
して、ＲＦ入力信号１３２が‘Ｌｏｗ’になるとＮチャンネルＦＥＴまたはＮＰ
ＮＢＪＴデバイス１３０のドライブが低下し、プルアップ抵抗器を通って流れ
る電流がより少なくなる。これがプルアップ抵抗器１３４によるより小さな電圧
降下、および入力端子１２４でのそれに相当する電圧の上昇を引き起こす。こう
して、ＲＦタイプの信号に対して、入力段１０２は反転増幅器として機能する。

【００４６】他の増幅デバイスと同じく、トランジスタ１０４およびトランジスタ１０６は
、通常は、ゲート電圧またはグリッド電圧とドレイン電流または陽極電流との間
に実質的に線形関係がある活性領域を有する。好適には、選択されたトランジス
タにＤＣバイアスレベルを供給する電圧バイアス回路は、空信号がグリッド、ゲ
ートまたは他の制御電極に供給されると、出力電流がデバイスの活性領域の線形
領域のほぼ中間で所望の休止レベルになるバイアスレベルを供給するように設計
されている。通常は、このバイアス状態によって増幅器は最適な動作になる。ま
た、デバイスが飽和状態にならないように、十分な電圧が各増幅デバイス間に維
持されるように回路を設計することが好ましい。臨界状態にある増幅デバイスが
飽和状態になった場合、その増幅器はもはや線形範囲では作動することができな
い。

【００４７】トランジスタ１０４およびトランジスタ１０６の差動対ならびに電流源トラン
ジスタ１０８を活性領域で動作させるには、これらの各トランジスタの両端で十
分な電圧を維持することが必要となる。一実施形態では、これは負荷抵抗器１１
０および負荷抵抗器１１２の各々を通過することができる電流を制限することに
よって達成される。これにより各負荷抵抗器１１０および負荷抵抗器１１２の両
端では最大の電圧低下が制限され、デバイスが飽和状態にならないようにトラン
ジスタ１０４およびトランジスタ１０６の差動対ならびに電流源トランジスタ１
０８の両端には十分な電圧が残される。

【００４８】これを達成するために、トランジスタ１０４およびトランジスタ１０６の差動
対のソースノード１４０などの選択されたノードの電圧が監視される。次に、能
動フィードバックループを用いて、トランジスタ１０４およびトランジスタ１０
６の差動対のゲート端子１２０およびゲート端子１２２に供給されたバイアスレ
ベルは、負荷抵抗器１１０および負荷抵抗器１１２を通過する電流が制限される
ように調節され、したがって負荷抵抗器１１０および負荷抵抗器１１２の両端の
電圧が制限される。この方法を用いて、少なくとも電流源トランジスタ１０８が
飽和しないように、トランジスタ１０４およびトランジスタ１０６の差動対のソ
ース１４０に十分な電圧が維持される。

【００４９】図２の実施形態では、トランジスタ１０４およびトランジスタ１０６の差動対
のソース１４０の電圧と基準電圧ブロック１５２によって供給される基準電圧と
を比較するために、能動フィードバックループは演算増幅器などの比較器１５０
を含んでいる。選択されたノードはトランジスタ１０４およびトランジスタ１０
６の差動対のソース１４０であるため、好適には、基準電圧ブロック１５２によ
って供給される基準電圧は、実質的に電流源トランジスタ１０８の飽和電圧以上
である。

【００５０】前述の実施形態では、補償回路はトランジスタ１０４およびトランジスタ１０
６の差動対のソース１４０の電圧を感知し、同デバイスのゲート端子１２０およ
びゲート端子１２２に供給されるバイアスレベルを調節する。しかし、選択され
たノードの電圧が供給電圧１１４の変動に依存している場合には、前記補償回路
は動作回路１００の任意のノードの電圧を感知することもできると考えられる。
例えば、補償回路はトランジスタ１０４およびトランジスタ１０６の差動対のど
ちらか一方のドレイン１５６の電圧を感知し、ドレイン１５６の電圧が基準電圧
と等しくなるように、トランジスタ１０４およびトランジスタ１０６の差動対の
ゲート端子１２０およびゲート端子１２２に供給されるバイアスレベルを調節す
ることができる。この実施形態では、前記基準電圧は、実質的に電流源トランジ
スタ１０８の飽和電圧とトランジスタ１０４およびトランジスタ１０６の差動対
の飽和電圧とを足したものと等しくなるように設定されてもよい。点線で示した
ように、選択されるノードは、電圧供給１１４自身または供給電圧の電圧変動に
依存している動作回路１００の他のノードであってもよいと考えられる。

【００５１】トランジスタ１０４およびトランジスタ１０６の差動対のゲート端子１２０お
よびゲート端子１２２のバイアスレベルを調節するために、入力段１０２はバイ
パストランジスタ１６０などの電流スティーリング回路を含んでもよいと考えら
れる。プルアップ抵抗器１３４に並列接続されたバイパストランジスタ１６０が
示される。次に、バイパストランジスタ１６０のゲート１６２は、比較器１５０
の出力によって制御される。

【００５２】この構成では、トランジスタ１０４およびトランジスタ１０６の差動対のドレ
イン（またはソース）などの選択されたノードの電圧が基準電圧より高い場合、
比較器１５０はバイパストランジスタ１６０のゲート１６２の電圧を低下させる
ことができる。次に、バイパストランジスタ１６０はプルアップ抵抗器１３４の
周囲にバイパス電流を供給し、これによりトランジスタ１０４およびトランジス
タ１０６の差動対のゲート端子１２０およびゲート端子１２２の電圧は増大する
。トランジスタ１０４およびトランジスタ１０６の差動対のゲート端子１２０お
よびゲート端子１２２の電圧が増大すると、負荷抵抗器１１０および負荷抵抗器
１１２を通過する電流は増大し、これによりトランジスタ１０４およびトランジ
スタ１０６の差動対のドレイン（またはソース）などの選択されたノードの電圧
は低下する。同じく、トランジスタ１０４およびトランジスタ１０６の差動対の
ドレイン（またはソース）などの選択されたノードの電圧が基準電圧より低い場
合、比較器１５０はバイパストランジスタ１６０のゲート１６２の電圧を増大さ
せ、続いてトランジスタ１０４およびトランジスタ１０６の差動対のゲート端子
１２０およびゲート端子１２２の電圧の電圧を低下させる。トランジスタ１０４
およびトランジスタ１０６の差動対のゲート端子１２０およびゲート端子１２２
の電圧が低下すると、負荷抵抗器１１０および負荷抵抗器１１２を通過する電流
は低下し、これによりトランジスタ１０４およびトランジスタ１０６の差動対の
ドレイン（またはソース）などの選択されたノードの電圧は増大する。したがっ
て、次にトランジスタ１０４およびトランジスタ１０６の差動対のバイアスレベ
ルは、増幅器１００が供給電圧の幅が比較的広くても動作および性能を維持する
ように動的に調節される。

【００５３】前述のように、好適には、基準電圧は供給電圧１１４の変動とは相対的に独立
したものである。これはバンドギャップ基準を用いることにより達成することが
できる。バンドギャップ基準では、安定化した出力電圧を供給するためにシリコ
ンのバンドギャップ電圧が内部基準として使用される。図示した実施形態では、
バンドギャップ基準は電流源１７０を調節し、この電流源は基準電圧ブロック１
５２を調節する。電流源１７０は供給電圧１１４とは相対的に独立している電流
を供給する。基準電圧ブロック１５２は、バンドギャップ基準に調節された電流
源出力とアースとの間に接続された１つまたは複数のダイオードから構成される
。したがって、ダイオード両端の電圧は電流源１７０によって供給された電流に
依存し、電流源１７０はシリコンのバンドギャップに依存する。しかし、この基
準電圧は供給電圧１１４に依存するものではない。

【００５４】図３は、図１の低雑音増幅器（ＬＮＡ）の別の実施形態の概略図である。この
実施形態では、ＬＮＡ２０は、差動増幅器２００、低雑音入力段２０２、比較器
２０３、電圧基準ブロック２０５および電圧シフタブロック２０９を含んでいる
。図２の実施形態と同じく、差動増幅器２００はトランジスタ２０４およびトラ
ンジスタ２０６の差動対、電流源トランジスタ２０８および２台の負荷抵抗器２
１０および負荷抵抗器２１２を含んでいる。電流源トランジスタ２０８は、アー
スに接続されたソース、トランジスタ２０４およびトランジスタ２０６の差動対
のソースに接続されたドレイン、および基準電圧２１５に結合されたゲートを含
んでいる。

【００５５】２台の負荷抵抗器２１０および負荷抵抗器２１２は、トランジスタ２０４およ
びトランジスタ２０６の差動対のドレイン端子と供給電圧２１４との間に接続さ
れている。この構成によって差動出力信号２１６が供給される。シングルエンド
出力信号の場合、一方の負荷抵抗器のみを分岐（ｔａｐ）させる必要がある。

【００５６】抵抗器２２３を介して共通のＤＣ電圧バイアスに共に接続された、トランジス
タ２０４およびトランジスタ２０６の差動対のゲート端子２２０およびゲート端
子２２２をそれぞれ示す。コンデンサＣは抵抗器２２３と共にトランジスタ２０
６にローパスを提供し、共通のＤＣバイアス電圧のみをトランジスタ２０６のゲ
ートに供給する。これによってシングルエンド型入力が差動対に供給される。シ
ングルエンド入力信号２２４は入力段２０２によって駆動される。

【００５７】入力段２０２は、電界効果トランジスタ（ＦＥＴ）またはバイポーラ接合型ト
ランジスタ（ＢＪＴ）などの増幅デバイスを含む。増幅デバイス２３０のゲート
はアースに接続されている。カスコードトランジスタ２３３は、増幅デバイス２
３０のドレインと共通の入力端子２２４との間に接続されている。カスコードト
ランジスタ２３３は、ＲＦ入力信号２３２から見られるようなミラー−キャパシ
タンス効果を低減させることによって入力段の速度（帯域幅）を増大させる。カ
スコードトランジスタ２３３および増幅デバイス２３０のゲートに適切なバイア
スをかけるために、トランジスタ２４１、トランジスタ２４３、トランジスタ２
４５、トランジスタ２４７、トランジスタ２４９およびトランジスタ２５１が使
用される。最終的に、プルアップ抵抗器２３４は共通の入力端子２２４と供給電
圧２１４との間に接続されている。

【００５８】動作時には、ＲＦ入力信号２３２が高くなれば、ｎチャネルＦＥＴまたはＮＰ
ＮＢＪＴデバイス２３０のドライブが増大することによって大きな電流がプル
アップ抵抗器２３４を通過し、このためプルアップ抵抗器２３４両端に大きな電
圧低下が生じる。これによって、共通の入力端子２２４には対応する電圧の低下
が発生し、トランジスタ２０４のゲート端子２２０の電圧が低下する。同じく、
ＲＦ入力信号２３２が低下すれば、チャネルＦＥＴまたはＮＰＮＢＪＴデバイ
ス２３０のドライブが低下することによって小さな電流がプルアップ抵抗器２３
４を通過し、プルアップ抵抗器２３４両端の電圧低下は小さくなる。このように
して、共通の入力端子２２４には対応する電圧の増大が生じ、したがってトラン
ジスタ２０４のゲート端子２２０の電圧が増大する。したがって、ＲＦタイプの
信号の場合、入力段２０２は反転増幅器として機能する。

【００５９】トランジスタ２０４およびトランジスタ２０６の差動対ならびに電流源トラン
ジスタ２０８を活性領域で作動させるには、これらの各トランジスタの間で十分
な電圧が維持される必要がある。一実施形態では、これは負荷抵抗器２１０およ
び負荷抵抗器２１２の各々を通過する電流を制限することによって達成される。
これにより各負荷抵抗器２１０および負荷抵抗器２１２の両端の最大の電圧低下
が制限され、デバイスが飽和しないようにするために、各トランジスタ２０４お
よびトランジスタ２０６の差動対ならびに電流源トランジスタ２０８の両端には
十分な電圧が残される。

【００６０】トランジスタ２０４およびトランジスタ２０６の差動対ならびに電流源トラン
ジスタ２０８の両端に十分な電圧が確実に維持されるようにするために、トラン
ジスタ２０４およびトランジスタ２０６の差動対のソース２４０などの選択され
たノードの電圧が監視される。次に、能動フィードバックループを用いて、トラ
ンジスタ２０４およびトランジスタ２０６の差動対のゲート端子２２０およびゲ
ート端子２２２に供給されたバイアスレベルは、負荷抵抗器２１０および負荷抵
抗器２１２を通過する電流が制限または制御されるように調節される。この方法
を用いて、少なくとも電流源トランジスタ２０８が飽和しないように、トランジ
スタ２０４およびトランジスタ２０６の差動対のソース２４０には十分な電圧が
維持される。

【００６１】図３の実施形態では、トランジスタ２０４およびトランジスタ２０６の差動対
のソース２４０の電圧と基準電圧ブロック２０６によって供給されかつ電圧シフ
タ２０８によってシフトされた基準電圧とを比較するために、能動フィードバッ
クループは比較器２０４を含んでいる。トランジスタ２０４およびトランジスタ
２０６の差動対のソースノード２４０はインタフェース２５０を介して比較器２
０４に供給される。トランジスタ２６６およびトランジスタ２６４は、トランジ
スタ２０４およびトランジスタ２０６の差動対のソースノード２４０と基準電圧
との比較を実行する。電流ミラー２６８およびｐチャネルトランジスタ２７０は
、トランジスタ２０４およびトランジスタ２０６の差動対のソースノード２４０
と基準電圧との間の差に比例するエラー信号を供給する。

【００６２】このエラー信号２７０はバイパストランジスタ２７２のゲート２７４に供給さ
れる。プルアップ抵抗器２３４に並列接続されたバイパストランジスタ２７２を
示す。この構成では、選択されたノード２４０の電圧が基準電圧よりも高くなれ
ば、比較器２０４はバイパストランジスタ２７２のゲート２７４のエラー電圧を
低下させる。次に、バイパストランジスタ２７２はプルアップ抵抗器２３４の周
囲のバイパス電流を増大させ、これによってトランジスタ２０４およびトランジ
スタ２０６の差動対のゲート端子２２０およびゲート端子２２２の電圧が増大す
る。トランジスタ２０４およびトランジスタ２０６の差動対のゲート端子２２０
およびゲート端子２２２の電圧が増大すれば、負荷抵抗器２１０および負荷抵抗
器２１２を通過する電流は増大し、これによってトランジスタ２０４およびトラ
ンジスタ２０６の差動対のドレイン（またはソース）の電圧は低下する。

【００６３】同じく、選択されたノードの電圧が基準電圧よりも低ければ、比較器２０４は
バイパストランジスタ２７２のゲート２７４のエラー電圧を増大させる。次に、
バイパストランジスタ２７２はプルアップ抵抗器２３４の周囲の電流を低下させ
、これによってトランジスタ２０４およびトランジスタ２０６の差動対のゲート
端子２２０およびゲート端子２２２の電圧は低下する。トランジスタ２０４およ
びトランジスタ２０６の差動対のゲート端子２２０およびゲート端子２２２の電
圧が低下すれば、負荷抵抗器２１０および負荷抵抗器２１２を通過する電流は低
下し、これによってトランジスタ２０４およびトランジスタ２０６の差動対のド
レイン（またはソース）の電圧は増大する。したがって、トランジスタ２０４お
よびトランジスタ２０６の差動対のバイアスレベルは、増幅器２００が供給電圧
の幅が比較的広くても動作および性能を維持するように動的に調節される。

【００６４】好適には、基準電圧は供給電圧２１４の変動とは相対的に独立したものである
。前述のように、これはバンドギャップ基準に基づいた基準を用いることにより
達成することができる。バンドギャップ電圧基準回路では、電圧基準を電流源に
供給するために、シリコンのバンドギャップ電圧が内部基準として使用される。
次に、電流源は基準電圧ブロック２０６に安定化した電流を供給する。電流源２
９０は、供給電圧２１４とは相対的に独立している電流を供給する。この電流は
基準電圧ブロック２０６に供給される。基準電圧ブロック２０６は、電流源とア
ースとの間にダイオードとして接続されたトランジスタ２９６を含んでいる。ト
ランジスタ２９６両端の電圧は電流源２９０により供給された電流に依存し、こ
の電圧はシリコンのバンドギャップによって調節される。しかし、基準電圧は、
供給電圧２１４に依存しない。

【００６５】基準電圧ブロック２０６によって供給された電圧を電流源トランジスタ２０８
の飽和電圧以上のような適切な基準電圧にシフトさせるために、電圧シフタブロ
ック２０８が使用される。この実施形態では、シフトされた基準電圧はインタフ
ェース２５０を介して比較器２０４に供給される。

【００６６】図４は、本発明のさらに別の概略図である。この実施形態では、電流スティー
リング回路が差動増幅器内の負荷抵抗器と並列に設けられているが、図２および
図３に関して前述したように、入力段のプルアップ抵抗器にはまたがっていない
。図４には、トランジスタ３０８およびトランジスタ３１０の差動対、電流源３
１２および２台の負荷抵抗器３１４および負荷抵抗器３１６を含む差動増幅器３
００が示されている。電流源３１２は、トランジスタ３０８およびトランジスタ
３１０の差動対のソース源から比較的一定の電圧を引き出す。２台の負荷抵抗器
３１４および負荷抵抗器３１６は、トランジスタ３０８およびトランジスタ３１
０の差動対のドレイン端子と供給電圧３１８との間に接続されている。この構成
では、差動出力信号３２０はトランジスタ３０８およびトランジスタ３１０の差
動対のドレイン端子の間に接続されている。シングルエンド出力信号の場合、負
荷抵抗器３１４または負荷抵抗器３１６のいずれか一方のみが分岐される。

【００６７】この実施形態の電流スティーリング回路はバイパストランジスタ３３０および
バイパストランジスタ３３２を含んでいる。好適には、バイパストランジスタ３
３０およびバイパストランジスタ３３２は差動増幅器３００の負荷抵抗器３１４
および負荷抵抗器３１６と並列に配置される。バイパストランジスタ３３０およ
びバイパストランジスタ３３２はそれぞれ、比較器３２４によって制御されるゲ
ート３３４およびゲート３３６を有している。比較器３２４は、差動増幅器３０
０の選択された回路ノード３２８の電圧と基準電圧３２６とを比較する。この比
較の結果に依存して、バイパストランジスタ３３０およびバイパストランジスタ
３３２の導電率を上げるかまたは低減させ、これによって供給電圧３１８とトラ
ンジスタ３０８およびトランジスタ３１０の差動対のドレイン端子との間の実効
抵抗を変動させ、差動増幅器３００の選択されたバイアスレベルを変える。

【００６８】図示した実施形態では、選択された回路ノード３２８は、トランジスタ３０８
およびトランジスタ３１０の差動対のドレイン端子の間に接続された２台の直列
の抵抗器３２２Ａおよび抵抗器３２２Ｂとの間のノードに相当する。この構成で
は、選択された回路ノード３２８は、トランジスタ３０８およびトランジスタ３
１０の差動対のドレイン端子のバイアスレベルを表す共通モードＤＣ電圧である
。好適には、抵抗器３２２Ａおよび抵抗器３２２Ｂは約４０キロオームの抵抗を
有し、この抵抗はＲＦ出力信号３２０から選択された回路ノード３２８を実質的
に絶縁するのに十分な大きさである。しかし、抵抗器３２２Ａおよび抵抗器３２
２Ｂがあるために、選択された回路ノード３２８の共通モードＤＣ電圧は供給電
圧３１８の電圧変動に依存することができる。

【００６９】作動中には、選択された回路ノード３２８の共通モードＤＣ電圧が基準電圧３
２６よりも高い場合、比較器３２４はバイパストランジスタ３３０およびバイパ
ストランジスタ３３２のゲート３３４およびゲート３３６の電圧を増大させる。
これによりトランジスタ３０８およびトランジスタ３１０の差動対のドレイン端
子と供給電圧３１８との間の抵抗は増大し、所定のソース／ドレイン電流の場合
には、選択された回路ノード３２８の共通モードＤＣ電圧は低下する。同じく、
共通モードＤＣ電圧が基準電圧３２６より低い場合、比較器３２４はバイパスト
ランジスタ３３０およびバイパストランジスタ３３２のゲート３３４およびゲー
ト３３６の電圧を低下させる。これによりトランジスタ３０８およびトランジス
タ３１０の差動対のドレイン端子と供給電圧３１８との間の抵抗は低下し、所定
のソース／ドレイン電流の場合には、選択された回路ノード３２８の共通モード
ＤＣ電圧は増大する。次に、供給電圧の幅が比較的広くても増幅器３００の動作
および性能を維持するために、選択された負荷抵抗器３１４および負荷抵抗器３
１６と並列に制御可能な抵抗を設けることによって差動増幅器３００内の選択さ
れたバイアスレベルを能動的に補償する補償回路が設けられている。処理上の許
容限界、温度作用等の他のパラメータに応じて選択されたバイアスレベルを補償
するために、同じ方法が使用されてもよい。

【００７０】図４の実施形態では、トランジスタ３０８およびトランジスタ３１０の差動対
のゲート端子には基準電圧発生器３０２および２台のバイアス抵抗器３０７およ
びバイアス抵抗器３０９を用いてバイアスが加えられる。この基準電圧発生器は
、インタフェース３２６を介して２台のバイアス抵抗器３０７およびバイアス抵
抗器３０９に基準電圧を供給する。バイアス抵抗器３０７およびバイアス抵抗器
３０９は、トランジスタ３０８およびトランジスタ３１０の差動対のゲート端子
に基準電圧を供給する。

【００７１】トランジスタ３０８およびトランジスタ３１０の差動対は、好適には、電界効
果トランジスタ（ＦＥＴ）デバイスである。ＦＥＴデバイスは、比較的高い入力
インピーダンスを有し、このため、きわめて小さなＤＣバイアス電流がバイアス
抵抗器３０７およびバイアス抵抗器３０９を通過して、トランジスタ３０８およ
びトランジスタ３１０の差動対のゲート端子に適切なバイアスをかける。したが
って、バイアス抵抗器３０７およびバイアス抵抗器３０９は比較的大きく、さら
には、基準電圧発生器３０２およびトランジスタ３０８およびトランジスタ３１
０の差動対のゲート端子に対して短く見える。

【００７２】通常は、ＲＦ入力信号は、基準電圧発生器３０２およびバイアス抵抗器３０７
およびバイアス抵抗器３０９によって供給されるＤＣバイアスレベルの上部に供
給される。図示した実施形態では、差動ＲＦ入力信号は差動増幅器３００のゲー
ト端子に直接結合されたＡＣである。ソース３０４で示された正のＲＦ入力信号
は、コンデンサ３１１を介して差動トランジスタ３１０のゲート端子に結合され
たＡＣである。同じく、ソース３０６で示された負のＲＦ入力信号は、コンデン
サ３１３を介して差動トランジスタ３０８のゲート端子に結合されたＡＣである
。ここで、「正の」ＲＦ入力信号および「負の」ＲＦ入力信号という用語は、当
業者にはよく知られているように、信号間の相対的関係を示すために用いられて
いる。

【００７３】好適には、バイアス抵抗器３０７およびバイアス抵抗器３０９は、正のＲＦ入
力信号３０４および負のＲＦ入力信号３０６から基準電圧発生器３０２を絶縁す
るために比較的大きくなっている（例えば、約２０キロオーム）。大きな抵抗は
ＲＦ入力信号に対して開放されているように見える。正のＲＦ入力信号３０４お
よび負のＲＦ入力信号３０６から基準電圧発生器３０２を絶縁することによって
、比較器３２４では安定した基準電圧が発生し、差動増幅器３００では安定した
バイアスレベルが発生する。比較器３２４は基準電圧３２６と選択された回路ノ
ード３２８の共通モードＤＣ電圧とを比較をおこなうため、このことは特に望ま
しい。基準電圧３２６が正のＲＦ入力信号３０４および負のＲＦ入力信号３０６
から有効的に絶縁されたＤＣ信号である場合、この比較はさらに正確に実行され
る。

【００７４】正のＲＦ入力信号３０４および負のＲＦ入力信号３０６の一部が抵抗器３０７
および抵抗器３０９を通過し、基準電圧発生器３０２の出力に接触することがあ
ったとしても、正のＲＦ入力信号３０４は負のＲＦ入力信号３０６を無効にする
ような傾向がある。この無効効果を最大にするために、抵抗器３０７および抵抗
器３０９は、好適には、調和の取れたデバイスである。同じく、コンデンサ３１
１およびコンデンサ３１３ならびにトランジスタ３０８およびトランジスタ３１
０もまた、好適には、調和の取れたデバイスである。これによって、ＲＦ入力信
号の一部が抵抗器３０７および抵抗器３０９を通過して基準電圧発生器３０２の
出力３２６に到達したとしても、安定した基準電圧が維持される。

【００７５】供給電圧３１８が変動する場合にも、選択された回路ノード３２８が比較的一
定の電圧を維持するためには、基準電圧発生器３０２は供給電圧３１８の電圧変
動と相対的に独立した基準電圧を発生する必要がある。これを達成する１つの方
法は、前述のようにバンドギャップ基準を用いることである。示した実施例では
、電流源３０３は供給電圧３１８の電圧変動と相対的に独立した電流を供給する
。この電流は、一般に３０５に示した２個の基準ダイオードに供給される。基準
ダイオード３０５は、基準電圧発生器３０２の出力３２６とアースとの間に接続
されている。基準ダイオード３０５の両端の電圧は電流源３０３およびダイオー
ド３０５の順バイアス（バンドギャップ）によって供給される電流に依存してい
る。基準電圧は供給電圧３１８に依存していない。比較器３２４は選択された回
路ノード３２８を強制的に基準電圧と同じにさせる。したがって、選択された回
路ノード３２８もまた供給電圧３１８の変動と相対的に独立したものになってい
る。

【００７６】図５は、図４の基本電流スティーリング方法を用いた図１の直接コンバータミ
キサ２２（＝ＤｉｒｅｃｔＣｏｎｖｅｒｔｅｒＭｉｘｅｒ）の概略図である
。ミキサ２２は、正の電源（ＶＰ）４０４と負の電源（ＶＮ）４０６と、正の局
部発振器入力（ＬＯＩＰ）４０８および負の局部発振器入力（ＬＯＩＮ）４１０
を含む差動局部発振器入力信号と、正入力（ＭＩＸＩＰ）４１２および負入力（
ＭＩＸＩＮ）４１４を含む差動入力信号とを含む。ミキサ２２は、正のミキサ出
力（ＭＩＸＯＰＵＢ）信号および不のミキサ出力（ＭＩＸＯＮＵＢ）信号を含む
作動ミキサ出力信号４１６を発生する。

【００７７】ミキサ２２の目的は差動局部発振器信号ＬＯＩＰ／ＬＯＩＮを混合または増大
させることであり、これにより９１５ＭＨｚのような選択された搬送周波数で作
動し、差動ＲＦ信号ＭＩＸＩＰ／ＭＩＸＩＮの場合には、ＬＯＩＰ／ＬＯＩＮ信
号と同様あるいはまったく同じ中心周波数を有する。好適には、ダイレクトダウ
ンコンバージョンミキサを適用するために、ＭＩＸＩＰ／ＭＩＸＩＮは、ＬＯＩ
Ｐ／ＬＯＩＮの固定周波数信号とまったく同じ中心周波数を有する。結果として
得られるミックスダウンされた出力信号ＭＩＸＯＰＵＢ／ＭＩＸＯＮＵＢは、Ｌ
ＯＩＰ／ＬＯＩＮ周波数とＭＩＸＩＰ／ＭＩＸＩＮ中心周波数との差である中心
周波数を有する。ミキサ２２はギルバートセルミキサ４００、基準電圧発生器４
０２、比較器４４０およびＬＯ入力段４３８を含む。

【００７８】ギルバートセルミキサ４００は、１対の交差接続する差動増幅器４２０および
４２２を含む周知の構造を有する。差動増幅器４２０および４２２は、それぞれ
１対の差動トランジスタを有する。差動局部発振器入力信号ＬＯＩＰ４０８およ
びＬＯＩＮ４１０は、局部発振器入力段４２８を介して差動増幅器４２０および
４２２に接続する。差動増幅器４２０および４２２それぞれの第１トランジスタ
のドレインは、ＭＩＸＯＮＵＢ出力端子に接続し、さらに第１負荷抵抗器４２８
を介して正電源端子ＶＰ４０４に接続する。差動増幅器４２０および４２２それ
ぞれの第２トランジスタのドレインは、ＭＩＸＯＰＵＢ出力端子に接続し、さら
に第２負荷抵抗器４３０を介して正電源端子ＶＰ４０４に接続する。第１負荷抵
抗器４２８と第２負荷抵抗器４３０は同一であることが好ましい。

【００７９】差動増幅器４２０および４２２それぞれのソース端子は、別個の制御可能な電
流源に共通接続する。図の実施形態では、差動増幅器４２０のソース端子が、第
１ミキサトランジスタ４２６および第１電流源トランジスタ４２７を介して接地
に接続する。第１ミキサトランジスタ４２６は、負入力（ＭＩＸＩＮ）信号４１
４によって制御される。同様に、差動増幅器４２２のソース端子が、第２ミキサ
トランジスタ４２４および第１電流源トランジスタ４２５を介して接地に接続す
る。第２ミキサトランジスタ４２４は、正入力（ＭＩＸＩＰ）信号４１２によっ
て制御される。さらに、第１および第２ミキサトランジスタ４２４および４２６
のソース端子は、小さな（３００オーム）抵抗器４３１を介して互いに接続する
。この構成では、ギルバートセルミキサ４００が差動局部発振器信号ＬＯＩＰ／
ＬＯＩＮを差動ＲＦ入力信号ＭＩＸＩＰ／ＭＩＸＩＮと混合または乗算し、周波
数のダウンコンバージョンされたベースバンド出力信号４１６を生成する。図１
を参照しながら上述したように、ベースバンド出力信号は、広帯域フィルタブロ
ック２６などのフィルタブロックに渡すことができる。

【００８０】図４に示す実施形態のように、差動増幅器４２０および４２２のそれぞれは、
２つのバイアス抵抗器を介して基準電圧発生器ブロック４０２によってバイアス
される。この例示的な実施形態では、基準電圧発生器ブロック４０２は、電流源
４５０、ならびに選択ダイオードおよびカレントミラーを含み、第１基準電圧４
４２および第２基準電圧４５２を生成する。好ましくは、第１基準電圧４４２お
よび第２基準電圧４５２が、電源端子ＶＰ４０４とＶＮ４０６の間の供給電圧の
電圧変動から相対的に独立している。

【００８１】第１基準電圧４４２は、バイアス抵抗器４６４および４６６を介して差動増幅
器４２０および４２２それぞれのゲート端子に送られる。正局部発振器入力信号
ＬＯＩＰ４０８は、ＬＯ入力段４３８を介して送られ、次いでコンデンサ４６８
を介して差動増幅器４２０および４２２それぞれの第１トランジスタに直接ＡＣ
結合される。同様に、負局部発振器入力信号ＬＯＩＮ４１０は、ＬＯ入力段４３
８を介して送られ、コンデンサ４７０を介して差動増幅器４２０および４２２そ
れぞれの第２トランジスタに直接ＡＣ結合される。第１ミキサトランジスタ４２
６および第２ミキサトランジスタ４２４は、局部発振器入力段４３８内のトラン
ジスタの差動対と同様に、同様な形でバイアスする。しかし、第１ミキサトラン
ジスタ４２６および第２ミキサトランジスタ４２４の場合は、第２基準電圧４５
２を使用してデバイスをバイアスする。

【００８２】図５の電流スチーリング回路は、バイパストランジスタ４９２および４９４を
含み、図４を参照しながら述べたものと類似である。好ましくは、バイパストラ
ンジスタ４９２および４９４は、ギルバートセルミキサ４００の負荷抵抗器４２
８および４３０と並列で配置する。バイパストランジスタ４９２および４９４は
、それぞれ比較器４４０によって制御されるゲートを有する。比較器４４０は、
ギルバートセルミキサ４００の選択回路ノード４４４の電圧を第１基準電圧４４
２に比較する。結果に応じて比較器４４０はバイパストランジスタ４９２および
４９４の導電率を上昇または低下させ、それが負荷抵抗器４２８および４３０の
両端間の実効抵抗を変え、ギルバートセルミキサ４００内の選択バイアスレベル
を変化させる。

【００８３】図５の例示的な実施形態では、選択回路ノード４４４が、対応する差動増幅器
４２０および４２２のドレイン端子間に接続された２つの直列抵抗器４３２およ
び４３４の間に設けられている。この構成では、選択回路ノード４４４部の電圧
が、差動増幅器４２０および４２２のドレイン端子部のＤＣバイアスレベルを表
す共通モードＤＣ電圧である。抵抗器４３２および４３４は、抵抗値が約４０キ
ロオームであることが好ましく、これは選択回路ノード４４４を差動増幅器４２
０および４２２のドレイン端子のＲＦ出力信号から実質的に絶縁するのに十分な
大きさである。しかし、直列抵抗器４３２および４３４は、選択回路ノード４４
４部の共通モードＤＣ電圧が供給電圧の電圧変動に依存することを可能にし、し
たがって供給電圧の変動に応答してギルバートセルミキサ内のバイアスレベルを
調整するために使用できる。

【００８４】使用時には、選択回路ノード４４４部の共通モードＤＣ電圧が第１基準電圧４
４２より高い場合、比較器４４０がバイパストランジスタ４９２および４９４の
ゲート部の電圧を上げる。これは差動増幅器４２０および４２２のドレイン端子
と正電源端子ＶＰ４０４の間の抵抗を増大し、所与のソース／ドレイン電流につ
いて、選択回路ノード４４４部の共通モードＤＣ電圧を下げる。同様に、共通モ
ードＤＣ電圧が第１基準電圧４４２より低い場合は、比較器４４０がバイパスト
ランジスタ４９２および４９４のゲート部の電圧を下げる。これは差動増幅器４
２０および４２２のドレイン端子と正電源端子ＶＰ４０４の間の抵抗を減少させ
、所与のソース／ドレイン電流について、選択回路ノード４４４部の共通モード
ＤＣ電圧を上げる。次いで得られるものは、選択負荷抵抗器４２８および４３０
と並列に制御可能な抵抗を提供することによってギルバートセルミキサ４００内
の選択バイアスレベルを動的に補償し、比較的広範な供給電圧（または加工許容
差、温度効果など他のパラメータ）にわたってギルバートセルミキサの動作と性
能を維持する補償回路である。

【００８５】以上本発明の好ましい実施形態に関して述べたが、本明細書に記載の教示は添
付の特許請求の範囲内で他の実施形態に適用できることを、当業者なら容易に理
解するであろう。

【図面の簡単な説明】

【図１】本発明を取り入れた集積型ダイレクトダウンコンバージョン狭帯域ＦＳＫトラ
ンシーバのブロック図である。

【図２】図１の低ノイズ増幅器（ＬＮＡ）２０の第１の例証的実施形態の概略図である
。

【図３】図１の低ノイズ増幅器（ＬＮＡ）２０のまた別の例証的実施形態の概略図であ
る。

【図４】本発明のさらにまた別の例証的実施形態の概略図である。

【図５】図４の基本的な電流収奪の手法を使用した、図１のダイレクトコンバートミキ
サ２２の例証的実施形態の概略図である。

───────────────────────────────────────────────────── フロントページの続き (81)指定国ＥＰ(ＡＴ，ＢＥ，ＣＨ，ＣＹ，ＤＥ，ＤＫ，ＥＳ，ＦＩ，ＦＲ，ＧＢ，ＧＲ，ＩＥ，ＩＴ，ＬＵ，ＭＣ，ＮＬ，ＰＴ，ＳＥ)，ＯＡ(ＢＦ，ＢＪ，ＣＦ，ＣＧ，ＣＩ，ＣＭ，ＧＡ，ＧＮ，ＧＷ，ＭＬ，ＭＲ，ＮＥ，ＳＮ，ＴＤ，ＴＧ)，ＡＰ(ＧＨ，ＧＭ，ＫＥ，ＬＳ，ＭＷ，ＳＤ，ＳＬ，ＳＺ，ＴＺ，ＵＧ，ＺＷ )，ＥＡ(ＡＭ，ＡＺ，ＢＹ，ＫＧ，ＫＺ，ＭＤ，ＲＵ，ＴＪ，ＴＭ)，ＡＬ，ＡＭ，ＡＴ，ＡＵ，ＡＺ，ＢＡ，ＢＢ，ＢＧ，ＢＲ，ＢＹ，ＣＡ，ＣＨ，ＣＮ，ＣＵ，ＣＺ，ＤＥ，ＤＫ，ＥＥ，ＥＳ，ＦＩ，ＧＢ，ＧＥ，ＧＨ，ＧＭ，ＨＵ，ＩＤ，ＩＬ，ＩＮ，ＩＳ，ＪＰ，ＫＥ，ＫＧ，ＫＰ，ＫＲ，ＫＺ，ＬＣ，ＬＫ，ＬＲ，ＬＳ，ＬＴ，ＬＵ，ＬＶ，ＭＤ，ＭＧ，ＭＫ，ＭＮ，ＭＷ，ＭＸ，ＮＯ，ＮＺ，ＰＬ，ＰＴ，ＲＯ，ＲＵ，ＳＤ，ＳＥ，ＳＧ，ＳＩ，ＳＫ，ＳＬ，ＴＪ，ＴＭ，ＴＲ，ＴＴ，ＵＡ，ＵＧ，ＵＳ，ＵＺ，ＶＮ，ＹＵ，ＺＷＦターム(参考） 5J066 AA01 AA12 CA04 FA10 HA10 HA17 HA19 HA25 HA29 KA01 KA06 KA12 KA16 KA17 KA20 KA32 KA42 MA11 ND01 ND11 ND22 ND23 PD02 TA01 5J090 AA01 AA12 CA04 FA10 FN01 HA10 HA17 HA19 HA25 HA29 KA01 KA06 KA12 KA16 KA17 KA20 KA32 KA42 MA11 TA01 5J092 AA01 CA05 CA32 CA92 FA10 FA11 HA02 HA09 HA19 HA25 HA29 KA00 KA01 KA02 KA05 KA09 KA11 KA12 KA17 KA32 KA41 KA42 MA11 MA17 SA13 TA01

Claims

【特許請求の範囲】

【請求項１】供給電圧の変動に対応して動作回路への補償を行う補償回路
であって、動作回路は多数の回路ノードを介して所定の方法により接続された多
数のデバイスを備え、選択された回路ノードの電圧は供給電圧に応じて変化し、
補償回路は、供給電圧の変動に比較的左右されない所定の基準電圧を発生する基準電圧発生
手段と、基準電圧と選択された回路ノードの電圧とを比較する前記基準電圧発生手段に
結合されている比較手段と、選択された回路ノードの電圧が基準電圧に関して所定の値をとるように動作回
路に対し補償を行う前記比較手段に結合されている補償手段を備えることを特徴
とする補償回路。
【請求項２】基準電圧発生手段が供給電圧の変動に比較的左右されない電流を供給する電流源手段と、電流源手段で発生した電流を基準電圧に変換するための前記電流源手段に結合
されている電流−電圧変換回路手段を備えることを特徴とする請求項１に記載の
補償回路。
【請求項３】前記電流源手段にバンドギャップ基準を備えることを特徴と
する請求項２に記載の補償回路。
【請求項４】動作回路がトランジスタの差動対と電流源トランジスタを有
する増幅器を備え、電流源トランジスタのドレインはトランジスタの差動対のそ
れぞれのドレインに接続されていることを特徴とする請求項１に記載の補償回路
。
【請求項５】選択された回路ノードがトランジスタの差動対のドレイン端
子に対応することを特徴とする請求項４に記載の補償回路。
【請求項６】所定の基準電圧が電流源トランジスタの飽和電圧に実質的に
等しいことを特徴とする請求項５に記載の補償回路。
【請求項７】トランジスタの差動対のそれぞれにソースがあり、選択され
た回路ノードがトランジスタの差動対のそれぞれのソースに対応することを特徴
とする請求項４に記載の補償回路。
【請求項８】トランジスタの差動対のそれぞれのドレインが第１と第２の
抵抗器通じてそれぞれ供給電圧に接続されていることを特徴とする請求項４に記
載の補償回路。
【請求項９】前記補償手段が第１の抵抗器の両端間に接続した第１のバイ
パストランジスタと、第２の抵抗器の両端間に接続した第２のバイパストランジ
スタを備え、前記補償手段は第１と第２のバイパストランジスタに電力を供給し
、選択された回路ノードの電圧が基準電圧に関して所定の値をとるようにするこ
とを特徴とする請求項８に記載の補償回路。
【請求項１０】増幅器がさらに低雑音増幅器の入力段を備え、この入力段
が、ソース、ドレイン、およびゲートを備える入力トランジスタであって、入力ト
ランジスタのソースがグラウンドに結合され、ゲートが低雑音入力端子に結合さ
れている入力トランジスタと、ソース、ドレイン、およびゲートを備えるカスコードトランジスタであって、
カスコードトランジスタのソースが入力トランジスタのドレインに結合されてい
るカスコードトランジスタと、入力トランジスタのゲートとカスコードトランジスタのゲートにＤＣバイアス
を供給するバイアス手段と、カスコードトランジスタのドレインと供給電圧との間に結合された抵抗性素子
を備えることを特徴とする請求項４に記載の補償回路。
【請求項１１】さらに、ソース、ドレイン、およびゲートを備えるバイパ
ストランジスタを備え、バイパストランジスタのドレインがカスコードトランジ
スタのソースに結合され、バイパストランジスタのソースが供給電圧に結合され
、バイパストランジスタのゲートが比較手段によって制御されることを特徴とす
る請求項１０に記載の補償回路。
【請求項１２】増幅器のトランジスタの差動対のそれぞれがカスコードト
ランジスタのドレインに結合されているゲートを備えることを特徴とする請求項
１０に記載の補償回路。
【請求項１３】さらに、ソース、ドレイン、およびゲートを備えるバイパ
ストランジスタを備え、バイパストランジスタのドレインがカスコードトランジ
スタのドレインに結合され、バイパストランジスタのソースが供給電圧に結合さ
れ、バイパストランジスタのゲートが比較手段によって制御されることを特徴と
する請求項１０に記載の補償回路。
【請求項１４】選択された回路ノードの電圧が供給電圧に依存し、供給電
圧が時間の経過とともに変動する、多数の回路ノードを介して所定の方法で接続
されている多数のデバイスを備える増幅器であって、供給電圧の変動に比較的左右されない基準電圧を発生する基準電圧発生回路と
、基準電圧と選択された回路ノードの電圧とを比較する前記基準電圧発生回路に
結合されている比較回路と、選択された回路ノードの電圧が基準電圧に関して所定の値をとるように増幅器
に対し補償を行う前記比較回路に結合されている補償回路を備える改良を特徴と
する増幅器。
【請求項１５】増幅器が、それぞれ入力を有するトランジスタの差動対を
備え、選択された回路ノードの電圧が基準電圧に関して所定の値をとるように前
記補償回路によりトランジスタの差動対のそれぞれの入力の電圧を変更すること
を特徴とする請求項１４に記載の改良。
【請求項１６】選択された回路ノードがトランジスタの差動対の一方のソ
ースに対応することを特徴とする請求項１５に記載の改良。
【請求項１７】増幅器がそれぞれ第１の抵抗器と第２の抵抗器を介して供
給電圧に接続されているドレインを有するトランジスタの差動対を備え、前記補
償回路は十分なバイパス電流を供給電圧からトランジスタの差動対のそれぞれの
ドレインに供給するバイパス手段を備え、それにより第１の抵抗器と第２の抵抗
器をバイパスし、選択された回路ノードの電圧が基準電圧に関して所定の値をと
るようにすることを特徴とする請求項１４に記載の改良。
【請求項１８】選択された回路ノードがトランジスタの差動対の一方のド
レインに対応することを特徴とする請求項１７に記載の改良。
【請求項１９】供給電圧の変動に対応して動作回路への補償を行う方法で
あって、動作回路は多数の回路ノードを介して所定の方法により接続された多数
のデバイスを備え、選択された回路ノードの電圧は供給電圧に応じて変化するこ
とを特徴とし、供給電圧の変動に比較的左右されない基準電圧と選択された回路ノードの電圧
とを比較するステップと、選択された回路ノードの電圧が基準電圧に関して所定の値をとるように動作回
路に対し補償を行うステップを含む方法。
【請求項２０】さらに供給電圧の変動に比較的左右されない基準電圧を発
生するステップを含む請求項１９に記載の方法。
【請求項２１】発生するステップが、供給電圧の変動に比較的左右されない電流を供給するステップと、電流供給ステップで発生した電流を基準電圧に変換するステップを含むことを
特徴とする請求項１９に記載の方法。
【請求項２２】補償を行うステップが動作回路の所定のノードから電流を
こっそり取り出すステップを含むことを特徴とする請求項１９に記載の方法。
【請求項２３】電流をこっそり取り出すステップが所定の抵抗性素子の周
辺で電流をバイパスするステップを含むことを特徴とする請求項２２に記載の方
法。
【請求項２４】第１の差動入力と第２の差動入力を有する差動対にバイア
スをかけるバイアス回路であって、正のＲＦ信号と負のＲＦ信号を有する差動Ｒ
Ｆ入力信号により差動対を駆動することを特徴とし、正のＲＦ信号および負のＲＦ信号をそれぞれ差動対の第１の差動入力および第
２の差動入力にＡＣ結合するＡＣ結合手段と、所定のＤＣ電圧で第１の差動入力と第２の差動入力にＤＣバイアスをかけるバ
イアス手段であって、ＤＣバイアス手段には第１の抵抗手段と第２の抵抗手段を
介して第１の差動入力と第２の差動入力にそれぞれ結合されている基準電圧が設
定されているバイアス手段を備えるバイアス回路。
【請求項２５】ＡＣ結合手段が第１のキャパシタと第２のキャパシタを備
え、第１のキャパシタで正のＲＦ信号を第１の差動入力にＡＣ結合し、第２のキ
ャパシタで負のＲＦ信号を第２の差動入力にＡＣ結合することを特徴とする請求
項２４に記載のバイアス回路。
【請求項２６】差動対が時間の経過とともに変動する供給電圧により駆動
されることを特徴とする請求項２４に記載のバイアス回路。
【請求項２７】ＤＣバイアス手段の基準電圧が基準電圧発生器によって発
生し、供給電圧の変動に比較的左右されないことを特徴とする請求項２６に記載
のバイアス回路。
【請求項２８】基準電圧発生器にバンドギャップ基準が設定されているこ
とを特徴とする請求項２７に記載のバイアス回路。
【請求項２９】第１の抵抗手段と第２の抵抗手段が整合抵抗器であること
を特徴とする請求項２４に記載のバイアス回路。
【請求項３０】バイアス回路と差動対がＣＭＯＳプロセスで形成されてい
ることを特徴とする請求項２４に記載のバイアス回路。
【請求項３１】第１の差動入力と第２の差動入力を有する差動対にバイア
スをかけるバイアス回路であって、所定の基準電圧を発生する基準電圧発生手段と、第１の端子と第２の端子を備える第１の抵抗手段であって、第１の抵抗手段の
第１の端子が基準電圧に接続され、第１の抵抗手段の第２の端子が第１の差動入
力に接続されている第１の抵抗手段と、第１の端子と第２の端子を備える第２の抵抗手段であって、第２の抵抗手段の
第１の端子が基準電圧に接続され、第２の抵抗手段の第２の端子が第２の差動入
力に接続されている第２の抵抗手段と、第１の端子と第２の端子を備える第１の静電容量手段であって、第１の静電容
量手段の第１の端子が第１の差動入力に接続されている第１の静電容量手段と、第１の端子と第２の端子を備える第２の静電容量手段であって、第２の静電容
量手段の第１の端子が第２の差動入力に接続されている第２の静電容量手段と、正の入力信号と負の入力信号を供給する入力信号源手段であって、正の入力信
号が第１の静電容量手段の第２の端子に供給され、負の入力信号が第２の静電容
量手段の第２の端子に供給される入力信号源手段を備えるバイアス回路。
【請求項３２】差動対が時間とともに変化する電源電圧に結合されている
ことを特徴とする請求項３１に記載のバイアス回路。
【請求項３３】基準電圧発生手段で電源電圧の変化に比較的左右されない
基準電圧を発生することを特徴とする請求項３２に記載のバイアス回路。
【請求項３４】第１の抵抗手段と第２の抵抗手段が実質的に同じ抵抗値を
有することを特徴とする請求項２４に記載のバイアス回路。
【請求項３５】第１の静電容量手段と第２の静電容量手段が実質的に同じ
キャパシタンスを持つことを特徴とする請求項３４に記載のバイアス回路。
【請求項３６】入力信号源手段が差動源であることを特徴とする請求項２
４に記載のバイアス回路。
【請求項３７】差動源が正の発振器信号と負の発振器信号を供給すること
を特徴とする請求項３６に記載のバイアス回路。
【請求項３８】ミキサーであって、１つのソース端子、２つのドレイン端子、および２つのゲート端子を有する第
１の差動対と、１つのソース端子、２つのドレイン端子、および２つのゲート端子を有する第
２の差動対と、１つのソース端子、２つのドレイン端子、および２つのゲート端子を有する第
３の差動対と、第１の差動対のソース端子に結合されている第３の差動対のドレイン端子のう
ちの第１の端子および第２の差動対のソース端子に結合されている第３の差動対
のドレイン端子のうちの第２の端子と、電源電圧に間接的にまたは直接的に結合されている第１の差動対および第２の
差動対の２つのドレイン端子のうちの少なくとも一方と、グラウンドに間接的にまたは直接的に結合されている第３の差動対のソース端
子と、第１の所定の基準電圧および第２の所定の基準電圧を発生する基準電圧発生手
段と、第１の端子と第２の端子を備える第１の抵抗手段であって、第１の抵抗手段の
第１の端子が第１の基準電圧に接続され、第１の抵抗手段の第２の端子が第１の
差動対のゲート端子の一方および第２の差動対のゲート端子の一方に接続されて
いる第１の抵抗手段と、第１の端子と第２の端子を備える第２の抵抗手段であって、第２の抵抗手段の
第１の端子が第１の基準電圧に接続され、第２の抵抗手段の第２の端子が第１の
差動対の他方のゲート端子および第２の差動対の他方のゲート端子に接続されて
いる第２の抵抗手段と、第１の端子と第２の端子を備える第３の抵抗手段であって、第３の抵抗手段の
第１の端子が第２の基準電圧に接続され、第３の抵抗手段の第２の端子が第３の
差動対のゲート端子の一方に接続されている第３の抵抗手段と、第１の端子と第２の端子を備える第４の抵抗手段であって、第４の抵抗手段の
第１の端子が第２の基準電圧に接続され、第４の抵抗手段の第２の端子が第３の
差動対の他方のゲート端子に接続されている第４の抵抗手段と、第１の端子と第２の端子を備える第１の静電容量手段であって、第１の静電容
量手段の第１の端子が第１の差動対および第２の差動対のゲート端子の一方に結
合されている第１の静電容量手段と、第１の端子と第２の端子を備える第２の静電容量手段であって、第２の静電容
量手段の第１の端子が第１の差動対および第２の差動対の他方のゲート端子に結
合されている第２の静電容量手段と、第１の端子と第２の端子を備える第３の静電容量手段であって、第３の静電容
量手段の第１の端子が第３の差動対のゲート端子の一方に結合されている第３の
静電容量手段と、第１の端子と第２の端子を備える第４の静電容量手段であって、第４の静電容
量手段の第１の端子が第３の差動対の他方のゲート端子に結合されている第４の
静電容量手段と、正の局部発振器入力信号と負の局部発振器入力信号を供給する局部発振器入力
信号源手段であって、正の局部発振器入力信号が第１の静電容量手段の第２の端
子に供給され、負の局部発振器入力信号が第２の静電容量手段の第２の端子に供
給される局部発振器入力信号源手段と、正のデータ入力信号と負のデータ入力信号を供給するデータ入力信号源手段で
あって、正のデータ入力信号が第３の静電容量手段の第２の端子に供給され、負
のデータ入力信号が第４の静電容量手段の第２の端子に供給されるデータ入力信
号源手段を備えるミキサー。