New! View global litigation for patent families

JP2003323417A - Semiconductor integrated circuit device - Google Patents

Semiconductor integrated circuit device

Info

Publication number
JP2003323417A
JP2003323417A JP2002127755A JP2002127755A JP2003323417A JP 2003323417 A JP2003323417 A JP 2003323417A JP 2002127755 A JP2002127755 A JP 2002127755A JP 2002127755 A JP2002127755 A JP 2002127755A JP 2003323417 A JP2003323417 A JP 2003323417A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
power
performance
high
cpu
consumption
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002127755A
Other languages
Japanese (ja)
Inventor
Seiji Tokuno
誠司 得能
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Classifications

    • Y02D10/12

Abstract

<P>PROBLEM TO BE SOLVED: To simultaneously satisfy both of the reduction of power consumption and the improvement of performance in a finely-divided system LSI wherein several eight figure pieces of transistors are loaded on one chip, so that the threshold voltage is lowered to realize high-speed motion of the transistors, which causes the increase of the leakage of current and the increase of the power consumption in the entire system. <P>SOLUTION: This semiconductor integrated circuit device comprises a CPU 110 of low power consumption and a CPU 120 of high performance, a command analyzing part 132 for analyzing the command to be executed, and determines the CPU which executes the command, a mode control register 130 for registering the determined information, and a power supply switching part 131 for controlling the power supply on the basis of the information of the register. In the processing needing high performance, the processing is performed by the CPU of high performance 120, and the power source is cut off when the processing is not performed by the CPU of high performance 120, whereby the leakage of current is reduced, and the both of high performance and low power consumption can be realized. <P>COPYRIGHT: (C)2004,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、微細化に対応した半導体集積回路装置に関するものである。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention relates to a semiconductor integrated circuit device corresponding to the miniaturization. 【0002】 【従来の技術】近年、半導体製造技術の微細化が進み、 [0002] In recent years, the miniaturization of semiconductor manufacturing technology,
トランジスタの閾値電圧、および半導体集積回路に印加される電源電圧は低下していく傾向にある。 Threshold voltage of the transistor, and the power supply voltage applied to the semiconductor integrated circuit tends to decreases. この閾値電圧の低下により、ソース・ドレイン間のリーク電流が増加することになる。 This lower threshold voltage, so that the leakage current between the source and drain increases. さらに、トランジスタの高速動作を実現するためには、閾値電圧をさらに下げることが必要となるが、それにともない、更にリーク電流が増加することになる。 Furthermore, in order to realize high-speed operation of the transistor, it is necessary to make further lower the threshold voltage, with it, so that further leakage current increases. 【0003】微細化プロセスにおいては、このリーク電流がLSIの消費電力増加の大きな原因となりつつある。 [0003] In the refining process, the leakage current is becoming a major cause of increased power consumption of LSI. 従って、微細化プロセスにおいてLSIの低消費電力化を実現するためには、動作時の電力削減を図るだけでなく、さらにリーク電流の削減を図ることが重要な課題となる。 Therefore, in order to reduce the power consumption of the LSI in the miniaturization process not only reduce the power reduction during operation, can achieve further reduction in leakage current is an important issue. 【0004】このリーク電流を削減する方法としては、 As a method of reducing the leakage current,
トランジスタの閾値電圧を高くすることでリーク電流を削減する方法、VTCMOSのようにバックゲートバイアスを制御することで閾値電圧を制御可能とし、スタンバイ時のリーク電流の削減と、動作時の高速化を図る方法、さらに特開平05−29551号公報の開示技術のように、LSIを構成する機能ブロックごとに電源をオン/オフ可能なように設計を行い、個々の機能ブロックが動作不要な時には電源をオフすることでリーク電流を削減する方法などがある。 How to reduce the leakage current by increasing the threshold voltage of the transistor, and possible to control the threshold voltage by controlling the back gate bias as VTCMOS, reduction and the leakage current during standby, the speed of operation promote method, as further disclosed technology of JP-a-05-29551, JP-to design the power for each functional block constituting the LSI on / off possible way, the power supply when the individual functional blocks unnecessary operation and a method of reducing the leakage current can be turned off. 【0005】さらに微細化プロセスでは、従来のソース・ドレイン間のリーク電流だけではなく、トランジスタのゲートからのリーク電流の増加が顕著になってくる。 [0005] In yet miniaturization process, not only the leakage current between the conventional source and drain, increase in leakage current from the gate of the transistor becomes prominent.
これは、微細化プロセスにおいてトランジスタの高速化を図るためには、ゲート酸化膜厚の薄膜化が必須の技術となるが、この薄膜化がゲートリーク増大の大きな原因になる。 This is in order to speed up the transistor in fine process, although thinner gate oxide film thickness is an essential technology, the thinning is a major cause of the gate leakage increases. 【0006】 【発明が解決しようとする課題】しかしながら、トランジスタの閾値電圧を高くしリーク電流の削減を行った時には、電力削減に関してはメリットがあるが、高性能を実現することが困難になってくる。 [0006] The present Invention is to Solve However, when the conducted reduce high leakage current a threshold voltage of the transistor, it is advantageous in terms of power reduction, it becomes difficult to realize a high performance come. 【0007】また、VTCMOSのように、バックゲートバイアスを制御し閾値電圧を動作モードによって変化させる方法に関しては、0.13μm世代のプロセス以降では、回路の動作速度を向上させるスケーリングを行うと、バックゲートバイアス電圧に対する閾値電圧の依存性が低下してくる傾向があり、バックゲートバイアス電圧制御技術を用いても、リーク電流削減に対する効果はあまり見られなくなり、リーク電流の削減あるいは高性能化を図ることが困難になってくる。 Further, as VTCMOS, with respect to the method of changing the back gate bias control operating mode the threshold voltage, the 0.13μm generation process since, if scaling to increase the operating speed of the circuit, back tend to dependence of the threshold voltage to the gate bias voltage is lowered, even by using a back gate bias voltage control technique, the effect on the leakage current reduction is no longer observed so much, achieving reduction or performance of the leakage current it becomes difficult. 【0008】また、特開平05−29551号公報の開示技術では、LSIを構成する機能ブロック単位での電源のオン/オフは可能であるが、各ブロックを構成するトランジスタまでの言及はなく、低消費電力と高性能の両立をあるゆる状態で実現することはできない。 [0008] In the Japanese Patent 05-29551 discloses a technique disclosed, power on / off in function block units constituting the LSI is possible, no mention to the transistors constituting the respective blocks, low can not be realized in a loose state is a balance between power consumption and high performance. 【0009】今日では、半導体製造プロセスの微細化が進むことで、1チップ上に複雑なシステムが実現されるようなシステムLSIの実現が可能になってきており、 [0009] Today, miniaturization of a semiconductor fabrication process progresses, 1 has become possible to realize a system LSI such as complex systems on a chip can be realized,
1チップ上に数百万、数千万個のトランジスタが搭載されることになり、1チップでリーク電流を考えたときには、リーク電流の絶対値が大幅に増加することになる。 Millions on a single chip, will be tens of millions of transistors is mounted, when considering a leakage current in one chip, so that the absolute value of the leakage current increases significantly.
また、ゲートリーク電流の顕著化により、リーク電流がさらに増加する。 Moreover, the remarkable reduction of gate leakage current, the leakage current further increases. 従って、低消費電力が求められるシステムLSIの設計においてはこのリーク電流を如何に削減するかということが大きな課題の1つとなる。 Therefore, the fact that either reduce the leakage current how is one of the major challenges in the design of the system LSI power consumption is demanded. また一方でシステムLSIの動作を実現するためには高性能が併せて要求され、システムLSI実現に向けては、リーク電流削減による低消費電力化と高性能化を両立することが大きな課題である。 In order to realize the operation of the system LSI in contrast is required in conjunction high performance, is directed to a system LSI realized, it is a major challenge to achieve both low power consumption and high performance due to a leakage current reduction . 【0010】本発明の目的は、低消費電力化と高性能化との両立が可能となる半導体集積回路装置を提供することである。 An object of the present invention is to provide a semiconductor integrated circuit device which is possible to achieve both low power consumption and high performance. 【0011】 【課題を解決するための手段】上記課題の解決において、リーク電流の削減には電源電圧を遮断することが最も効果的であり、高性能を実現するためには閾値電圧を下げることが効果的である。 [0011] In solving the above problems BRIEF SUMMARY OF THE INVENTION, the reduction of the leakage current is the most effective to block the power supply voltage, lowering the threshold voltage in order to achieve a high performance There is effective. 【0012】本発明の請求項1記載の半導体集積回路装置は、低い閾値電圧のトランジスタを用いて構成された高性能用CPUと、高い閾値電圧のトランジスタを用いて構成された低消費電力用CPUと、入力される命令を解析して高性能用CPUおよび低消費電力用CPUのうちのどちらで実行されるべき命令であるかを決定する命令解析部と、命令解析部の決定に基づき入力される命令を実行するCPUを指定する情報を記憶するモード制御レジスタと、モード制御レジスタの記憶情報に基いて高性能用CPUへの電源電圧の供給を制御する電源制御部とを備え、電源制御部は、モード制御レジスタに低消費電力用CPUを指定する情報が記憶されているときには高性能用CPUへの電源電圧の供給を停止し、モード制御レジスタに高性 [0012] The semiconductor integrated circuit device according to claim 1 of the present invention, a high performance for the CPU that is configured by using a transistor of a low threshold voltage, high threshold voltage Low power CPU, which is constituted by using the transistor of When the command analyzing unit for determining either on whether an instruction to be executed of high performance for the CPU and power consumption for the CPU analyzes the command input, is input on the basis of the determination of the instruction decoder that a mode control register for storing information specifying a CPU that executes instructions, and a power control unit for controlling the supply of power supply voltage to the high performance for CPU based on the information stored in the mode control register, the power control unit stops supply of power supply voltage to a high performance for the CPU when information specifying a low power CPU mode control register is stored, the high resistance to the mode control register 用CPUを指定する情報が記憶されているときには高性能用CPUに電源電圧を供給するようにしている。 And so as to supply a power supply voltage to a high performance for the CPU when information specifying the use CPU is stored. 【0013】この請求項1記載の構成によれば、閾値電圧の異なるトランジスタで構成された高性能用CPUと低消費電力用CPUとを備え、入力される命令を解析しその処理内容に応じて高性能(高速)な処理が必要な場合には高性能用CPUで実行し、それ以外の処理の場合には低消費電力用CPUで実行し、この低消費電力用C According to the structure of the first aspect, and a high performance for the CPU and low power CPU, which is constituted by transistors having different threshold voltages, it analyzes the command input in accordance with the processing contents run high performance (high speed) processing performance for the CPU if necessary, to run on low power CPU Otherwise processing, C for the low power consumption
PUで実行するときには高性能用CPUへの電源電圧の供給を停止することでリーク電流を削減できる。 Reduce the leakage current by stopping the supply of power supply voltage to the high performance for the CPU when running in PU. このように、実行する命令の処理内容に応じてCPUを使い分けるとともに電源電圧制御を行うことにより、高性能と低消費電力の両立が可能となる。 Thus, by performing the power supply voltage control with selectively using the CPU in accordance with the processing content of the instruction to be executed, it is possible to achieve both high performance and low power consumption. 【0014】本発明の請求項2記載の半導体集積回路装置は、低い閾値電圧のトランジスタを用いて構成された高性能用CPUと、高い閾値電圧のトランジスタを用いて構成された低消費電力用CPUと、高性能用CPUおよび低消費電力用CPUで命令を実行するために共用されるレジスタファイルおよびメモリと、入力される命令を解析して高性能用CPUおよび低消費電力用CPUのうちのどちらで実行されるべき命令であるかを決定する命令解析部と、命令解析部の決定に基づき入力される命令を実行するCPUを指定する情報を記憶するモード制御レジスタと、モード制御レジスタの記憶情報に基いて高性能用CPUおよび低消費電力用CPUへの電源電圧の供給を制御する電源制御部とを備え、電源制御部は、 [0014] The semiconductor integrated circuit device according to claim 2 of the present invention, a high performance for the CPU that is configured by using a transistor of a low threshold voltage, high threshold voltage Low power CPU, which is constituted by using the transistor of If, which of the performance for the CPU and power consumption for the CPU to parse the register file and memory is shared for executing instructions in a high performance for the CPU and low power CPU, the command input a command analyzing unit which determines whether the instruction to be executed in a mode control register for storing information specifying a CPU for executing a command input on the basis of the determination of the instruction decoder, the information stored in the mode control register and a power control unit for controlling the supply of power supply voltage to the high performance for the CPU and power consumption for CPU based on, the power supply control unit,
モード制御レジスタに低消費電力用CPUを指定する情報が記憶されているときには低消費電力用CPUへ電源電圧を供給するとともに高性能用CPUへの電源電圧の供給を停止し、モード制御レジスタに高性能用CPUを指定する情報が記憶されているときには高性能用CPU When the mode control register information specifying the low power CPU is stored by stopping the supply of power supply voltage to the high performance for the CPU supplies a power supply voltage to the low-power CPU, high in the mode control register high performance for the CPU when information specifying the performance for the CPU are stored
に電源電圧を供給するとともに低消費電力用CPUへの電源電圧の供給を停止するようにしている。 And so as to stop the supply of power supply voltage to low power CPU supplies a power supply voltage to. 【0015】この請求項2記載の構成によれば、閾値電圧の異なるトランジスタで構成された高性能用と低消費電力用の2つのCPUと、この2つのCPUに共用されるレジスタファイルおよびメモリとを備え、入力される命令を解析しその処理内容に応じて高性能(高速)な処理が必要な場合には高性能用CPUで実行し、それ以外の処理の場合には低消費電力用CPUで実行し、2つのCPUの一方に電源電圧を供給するときには他方への供給を停止することで、共用されるレジスタファイルおよびメモリへの2つのCPUからの同時のアクセスを防止できるとともに低消費電力用CPUが命令実行時の高性能用CPUへの電源電圧の供給停止によりリーク電流を削減できる。 According to the structure of the second aspect, the two CPU for high performance and for the low power that is composed of transistors with different threshold voltages, a register file and memory are shared by the two CPU the provided high performance (high speed) in accordance with the processing contents by analyzing a command inputted process is executed by the high performance for the CPU when necessary, power consumption for the CPU Otherwise processing in run, when supplying the power supply voltage to one of the two CPU by stopping the supply to the other, low power consumption it is possible to prevent simultaneous access from two CPU to the register file and memory are shared use the CPU can be reduced leakage current by stopping supply of power supply voltage to the high performance for the CPU during instruction execution. このように、実行する命令の処理内容に応じてCPUを使い分けるとともに電源電圧制御を行うことにより、高性能と低消費電力の両立が可能となる。 Thus, by performing the power supply voltage control with selectively using the CPU in accordance with the processing content of the instruction to be executed, it is possible to achieve both high performance and low power consumption. また、レジスタファイルおよびメモリを2つのCPUで共用することで、回路資源の削減が図れる。 In addition, by sharing the register file and memory in two CPU, attained it is reduction of circuit resources. 【0016】本発明の請求項3記載の半導体集積回路装置は、請求項2記載の半導体集積回路装置において、レジスタファイルおよびメモリは高い閾値電圧のトランジスタを用いて構成され、電源制御部は、レジスタファイルおよびメモリへの電源電圧の供給をも制御し、モード制御レジスタに高性能用CPUを指定する情報が記憶されているときには高性能用CPUに供給する電源電圧よりも高い電源電圧をレジスタファイルおよびメモリに供給するようにしたことを特徴とする。 The semiconductor integrated circuit device according to claim 3 of the present invention is a semiconductor integrated circuit device according to claim 2 wherein the register file and memory is constructed using transistors of high threshold voltage, the power supply control unit, registers also controls the supply of files and the power supply voltage to the memory, a register file and a supply voltage higher than the power supply voltage supplied to the high performance for the CPU when information specifying the performance for the CPU are stored in the mode control register characterized by being adapted to supply to the memory. 【0017】この請求項3記載の構成によれば、請求項2と同様の効果が得られる他、高性能用CPUで命令実行時に、高い閾値電圧のトランジスタを用いて構成されたレジスタファイルおよびメモリに高性能用CPUよりも高い電源電圧を供給することで、高性能CPUの性能を最大限に引き出すことが可能となる。 According to the structure of the third aspect, the same advantages as the second aspect is obtained, when the instruction is executed in the high performance for CPU, the register file and memory configured by using transistors with high threshold voltages a by supplying a power supply voltage higher than the high performance for CPU, it is possible to bring out the performance of high-performance CPU maximally. 【0018】本発明の請求項4記載の半導体集積回路装置は、低い閾値電圧のトランジスタを用いて構成された高性能用CPUと、高い閾値電圧のトランジスタを用いて構成された低消費電力用CPUと、入力される命令を解析して高性能用CPUおよび低消費電力用CPUのうちのどちらで実行されるべき命令であるかを決定するとともに、高性能用CPUで実行されるべき命令であることを決定するときにはその命令を実行するときのクロック周波数とこのクロック周波数を実現するために必要な最低の電源電圧とを決定する命令解析部と、命令解析部の決定に基づき入力される命令を実行するCPUを指定する情報を記憶するとともに、高性能用CPUを指定する情報を記憶するときには高性能用CPUで実行するときのクロック周波 The semiconductor integrated circuit device according to claim 4 of the present invention, a high performance for the CPU that is configured by using a transistor of a low threshold voltage, high threshold voltage Low power CPU, which is constituted by using the transistor of When, as well as determine by analyzing the command input is a command to be executed in either of the high performance for the CPU and low power CPU, are instructions to be executed by the high-performance CPU for and the instruction decoder in determining the determining the minimum supply voltage required for the clock frequency to achieve this clock frequency when executing the instruction that, the command input on the basis of the determination of the instruction decoder stores the information specifying the CPU to be executed, the clock frequency when running at high performance for the CPU when storing the information for specifying the performance for CPU を示す情報とこのクロック周波数を実現するために必要な最低の電源電圧を示す情報とを記憶するモード制御レジスタと、モード制御レジスタの記憶情報に基いて高性能用CPUへの電源電圧の供給を制御する電源制御部と、モード制御レジスタの記憶情報に基いて高性能用CPUに供給するクロックの周波数を制御するクロック周波数制御部とを備え、電源制御部は、 And a mode control register for storing information indicating information and the minimum supply voltage required to achieve the clock frequency that indicates the supply of power supply voltage to the high performance for CPU based on the information stored in the mode control register a control to the power control unit, and a clock frequency control unit for controlling the frequency of the clock supplied to the high performance for CPU based on the information stored in the mode control register, the power control unit,
モード制御レジスタに低消費電力用CPUを指定する情報が記憶されているときには高性能用CPUへの電源電圧の供給を停止し、モード制御レジスタに高性能用CP When information specifying the power consumption for the CPU to the mode control register is stored stops the supply of power supply voltage to the high performance for the CPU, CP for high performance mode control register
Uを指定する情報が記憶されているときにはさらに記憶されている電源電圧を示す情報に基づいて高性能用CP CP for high-performance on the basis of the information indicating the power supply voltage is further stored when the information specifying the U are stored
Uに電源電圧を供給するようにし、クロック周波数制御部は、モード制御レジスタに高性能用CPUを指定する情報が記憶されているときにはさらに記憶されているクロック周波数を示す情報に基づいて高性能用CPUにクロックを供給するようにしている。 So as to supply a power supply voltage to U, the clock frequency control unit for high-performance on the basis of the information indicating the clock frequency is further stored when the information specifying the performance for CPU to the mode control register is stored so that to supply the clock to the CPU. 【0019】この請求項4記載の構成によれば、閾値電圧の異なるトランジスタで構成された高性能用CPUと低消費電力用CPUとを備え、入力される命令を解析しその処理内容に応じて高性能(高速)な処理が必要な場合には高性能用CPUで実行し、それ以外の処理の場合には低消費電力用CPUで実行し、この低消費電力用C According to the structure of the fourth aspect, and a high performance for the CPU and low power CPU, which is constituted by transistors having different threshold voltages, it analyzes the command input in accordance with the processing contents run high performance (high speed) processing performance for the CPU if necessary, to run on low power CPU Otherwise processing, C for the low power consumption
PUで実行するときには高性能用CPUへの電源電圧の供給を停止することでリーク電流を削減できる。 Reduce the leakage current by stopping the supply of power supply voltage to the high performance for the CPU when running in PU. このように、実行する命令の処理内容に応じてCPUを使い分けるとともに電源電圧制御を行うことにより、高性能と低消費電力の両立が可能となる。 Thus, by performing the power supply voltage control with selectively using the CPU in accordance with the processing content of the instruction to be executed, it is possible to achieve both high performance and low power consumption. さらに、高性能用CP In addition, CP for high-performance
Uで命令を実行するときに、その命令の処理内容に応じて要求されるクロック周波数を明確にするとともに、そのクロック周波数を実現するために必要な最低電圧に電源電圧を制御することにより、高性能用CPUの動作時の消費電力の削減が可能となり、より低消費電力化を図ることができる。 When executing instructions in U, to clarify the is the clock frequency requirement according to the processing content of the instruction, by controlling the supply voltage to the minimum voltage necessary for realizing the clock frequency, high it is possible to reduce the power consumption during the operation of the performance for the CPU, it is possible to lower power consumption. 【0020】本発明の請求項5記載の半導体集積回路装置は、低い閾値電圧のトランジスタを用いて構成された高性能用CPUと、高い閾値電圧のトランジスタを用いて構成された低消費電力用CPUと、高性能用CPUおよび低消費電力用CPUで命令を実行するために共用されるレジスタファイルおよびメモリと、入力される命令を解析して高性能用CPUおよび低消費電力用CPUのうちのどちらで実行されるべき命令であるかを決定するとともに、高性能用CPUで実行されるべき命令であることを決定するときにはその命令を実行するときのクロック周波数とこのクロック周波数を実現するために必要な最低の電源電圧とを決定する命令解析部と、命令解析部の決定に基づき入力される命令を実行するCPUを指定する情報を記憶 The semiconductor integrated circuit device according to claim 5 of the present invention, a high performance for the CPU that is configured by using a transistor of a low threshold voltage, high threshold voltage Low power CPU, which is constituted by using the transistor of If, which of the performance for the CPU and power consumption for the CPU to parse the register file and memory is shared for executing instructions in a high performance for the CPU and low power CPU, the command input and it determines whether the instruction to be executed in, when determining that the instruction to be executed by the high performance for the CPU required to achieve the clock frequency and the clock frequency when performing the instruction storing such minimum power supply voltage and the command analyzing unit for determining the information that specifies the CPU to execute the command input on the basis of the determination of the instruction decoder るとともに、高性能用CPUを指定する情報を記憶するときには高性能用CPUで実行するときのクロック周波数を示す情報とこのクロック周波数を実現するために必要な最低の電源電圧を示す情報とを記憶するモード制御レジスタと、モード制御レジスタの記憶情報に基いて高性能用CPUおよび低消費電力用C Rutotomoni, stores information indicating the minimum supply voltage required to achieve the information and the clock frequency that indicates the clock frequency when performing high performance for the CPU when storing the information for specifying the performance for CPU mode control register and, C a high performance for the CPU and power consumption based on the information stored in the mode control register to
PUとレジスタファイルおよびメモリへの電源電圧の供給を制御する電源制御部と、モード制御レジスタの記憶情報に基いて高性能用CPUとレジスタファイルおよびメモリに供給するクロックの周波数を制御するクロック周波数制御部とを備え、電源制御部は、モード制御レジスタに低消費電力用CPUを指定する情報が記憶されているときには低消費電力用CPUへ電源電圧を供給するとともに高性能用CPUへの電源電圧の供給を停止し、 A power control unit for controlling the supply of power supply voltage to the PU and the register file and memory, the clock frequency control to control the frequency of the clock supplied to the high performance for the CPU and the register file and memory based on the information stored in the mode control register and a section, the power control unit, when the information for specifying the low power CPU mode control register is stored in the power supply voltage to a high performance for the CPU supplies a power supply voltage to the low-power CPU the supply is stopped,
モード制御レジスタに高性能用CPUを指定する情報が記憶されているときにはさらに記憶されている電源電圧を示す情報に基づいて高性能用CPUとレジスタファイルおよびメモリに電源電圧を供給するとともに低消費電力用CPUへの電源電圧の供給を停止するようにし、クロック周波数制御部は、モード制御レジスタに高性能用CPUを指定する情報が記憶されているときにはさらに記憶されているクロック周波数を示す情報に基づいて高性能用CPUとレジスタファイルおよびメモリにクロックを供給するようにしている。 Low Power supplies a power supply voltage to a high performance for the CPU and the register file and memory based on the information indicating the power supply voltage is further stored when the information specifying the performance for CPU to the mode control register is stored the supply of power supply voltage to use CPU so as to stop, the clock frequency control unit, based on the information indicating the clock frequency is further stored when the information specifying the performance for CPU to the mode control register is stored and so as to supply a clock to the high performance for the CPU and the register file and memory Te. 【0021】この請求項5記載の構成によれば、請求項4と同様の効果が得られる他、レジスタファイルおよびメモリを2つのCPUで共用することで、回路資源の削減が図れる。 According to the structure of the fifth aspect, the same advantages as claimed in claim 4 is obtained, by sharing the register file and memory in two CPU, attained is reduction of circuit resources. 【0022】 【発明の実施の形態】以下、本発明の実施の形態を図面を用いて詳細に説明する。 DETAILED DESCRIPTION OF THE INVENTION Hereinafter, will be described in detail with reference to the accompanying drawings of embodiments of the present invention. 【0023】(第1の実施の形態)図1は本発明の第1 [0023] (First Embodiment) FIG. 1 is the first of the present invention
の実施の形態の半導体集積回路装置のブロック図である。 It is a block diagram of an embodiment of a semiconductor integrated circuit device. 【0024】図1において、10は本実施の形態の半導体集積回路装置であり、外部から、CPUで実行される命令と、電源電圧とが入力される。 [0024] In FIG. 1, 10 is a semiconductor integrated circuit device of this embodiment, from the outside, and instructions to be executed by the CPU, a power supply voltage is input. 本半導体集積回路装置において、閾値電圧の高い領域100では、そこに形成されたトランジスタはリーク電流は少ないが、性能の低いものとなり、低消費電力に向いた回路が実現される。 In the semiconductor integrated circuit device, the threshold voltage of high area 100, the transistor formed therein but the leakage current is small, becomes low in performance, the circuit facing the low power consumption can be realized. 閾値電圧の低い領域101では、そこに形成されたトランジスタはリーク電流は多いが、性能が高いものとなり、高性能向きの回路が実現される。 In the threshold voltage lower region 101, but there the formed transistor leakage current often becomes a thing performance is high, the circuit of the high orientation can be achieved. 【0025】本半導体集積回路装置において、CPU1 [0025] In the semiconductor integrated circuit device, CPU 1
10は低消費電力CPUとなり、メモリ111とレジスタファイル112を含んでいる。 10 includes a low-power CPU, and the memory 111 and the register file 112. CPU120は高性能CPUとなり、メモリ121とレジスタファイル122 CPU120 is next performance CPU, memory 121 and register file 122
を含んでいる。 It contains. 【0026】命令解析部132はCPUで実行される命令を解析し、どのCPUで処理される命令かの分類を行う。 The instruction decoder 132 analyzes the instruction to be executed by a CPU, a performing instruction of the classification to be processed in any CPU. 【0027】モード制御レジスタ130は、命令解析部132で解析された結果に基づき、命令をどのCPUで実行するかを設定し、このレジスタの設定に基づき電源電圧の印加処理、命令の実行が最適なCPUで実行される。 The mode control register 130, based on the results analyzed by the command analyzing unit 132 sets whether to execute an instruction in which CPU, application processing of the power supply voltage based on the setting of this register, instruction execution optimum It is executed in such a CPU. 【0028】電源供給スィッチ部131では、電源電圧を印加するか、遮断するかをモード制御レジスタ130 [0028] In the power supply switch unit 131, or the supply voltage is applied to either the mode control register to block 130
の内容に従って決定し、電源の印加を実行する。 Determine the according to the contents, to execute the application of power. 【0029】本半導体集積回路装置では、通常の命令は、低消費電力CPU110で実行し、その際には、高性能CPU120への電源は遮断し、リーク電流の削減を図る。 [0029] In this semiconductor integrated circuit device, the normal instruction, running in low power CPU 110, At this time, power to the high-performance CPU120 is blocked, achieving a reduction in leakage current. 高性能(高速化)が求められる処理の実行は、 Execution of the processing performance (speed) is required,
高性能CPU120で実行することで、要望を満足する処理を実現できるが、このCPU120はリーク電流等も多いので、使用する必要が無いときには、電源遮断しておくことで低消費電力を実現できる。 By executing a high-performance CPU 120, may realize a process that satisfies the requirements, since the CPU 120 has a leakage current is also large, when there is no need to use, low power consumption can be realized by keep power shutdown. 【0030】本実施の形態の半導体集積回路装置の動作について、図2に示す処理フローを用いて詳細に説明する。 The operation of the semiconductor integrated circuit device of this embodiment will be described in detail with reference to the processing flow shown in FIG. 【0031】本半導体集積回路装置において、低消費電力CPU110は常時動作するものとする。 [0031] In the semiconductor integrated circuit device, low power consumption CPU110 shall be operated at all times. すなわち、 That is,
電源ラインP100を介し電源供給スィッチ部131へ入力された電圧は、そのまま電源ラインP102を介し常時CPU110に印加されるものとなる。 Power line voltage input P100 to the power supply switch unit 131 through a becomes what is applied constantly CPU110 through the intact power line P102. 高性能CP High-performance CP
U120は処理内容に基づき使用したりしなかったりするものとし、電源供給スィッチ部131により、電源ラインP101の電圧を制御することで必要時のみ電源供給を可能とする。 U120 is assumed that may or may not use based on the processing contents, by the power supply switch unit 131, to allow the power supply only when necessary by controlling the voltage of the power supply line P101. 【0032】命令入力ステップ200において信号線S The signal lines in the command input step 200 S
100を介し入力された命令は、命令解析ステップ20 The instruction input through the 100, the instruction analyzing step 20
1において命令解析部132で解析され、信号線S10 It is analyzed by the command analyzing unit 132 in 1, the signal line S10
1を介し伝達される解析結果に基づき、モード制御レジスタ更新ステップ202において、モード制御レジスタ130に値が設定される。 Based on the the analysis result transmitted via the 1, in the mode control register updating step 202, the value in the mode control register 130 is set. その設定内容に基づき、処理は以下の3種類に分類される。 Based on the setting, the process is classified into the following three types. 【0033】(1)同一のCPU(110または12 [0033] (1) the same CPU (110 or 12
0)による処理継続(2)低消費電力CPU110から高性能CPU120 0) by treatment continued (2) high performance from the low power consumption CPU 110 CPU 120
への処理移行(3)高性能CPU120から低消費電力CPU110 Processing the transition to (3) Low power consumption CPU110 from high-performance CPU120
への処理移行ここで、(1)の同一のCPUでの処理の場合には、そのまま、命令実行ステップ208において、同一のCP Here the process proceeds to, when operating in an identical CPU (1) is directly, in the instruction executing step 208, the same CP
Uで処理が実行され、命令実行が完了すると、命令完了通知ステップ210において、信号線S103あるいは、S104を介しモード制御レジスタ130に対し処理完了を通知し、次の命令入力を待つことになる。 U processing is executed, the instruction execution is completed, the instruction completion notification step 210, the signal line S103 or notifies the completion of processing to the mode control register 130 through the S104, and waits for the next command input. 【0034】(2)の低消費電力CPU110から高性能CPU120への処理移行の場合には、まず、高性能CPUへの電圧印加ステップ203において、電源供給スィッチ部131により電源ラインP101を介し、高性能CPU120に電圧を印加し、次にレジスタファイル、メモリ転送ステップ204において、信号線S10 [0034] When the low power consumption CPU110 (2) of the process transition to high performance CPU120, first, in the voltage application step 203 for high-performance CPU, via a power line P101 by the power supply switch unit 131, the high a voltage is applied to the performance CPU 120, then the register file, in memory transfer step 204, the signal lines S10
5、S106を介し、メモリ111、レジスタファイル112の内容を、メモリ121、レジスタファイル12 5, S106 and through, a memory 111, the contents of register file 112, a memory 121, a register file 12
2に転送し、この状態になり初めて高性能CPUでの命令実行ステップ207において信号線S100を介して入力された命令を高性能CPU120において実行する。 Transferred to 2, run command input through a signal line S100 the in instruction execution step 207 of the first time high-performance CPU enters this state at high CPU 120. 命令実行が完了すると、命令完了通知ステップ21 When the instruction execution is completed, the instruction completion notification step 21
0において、信号線S104を介しモード制御レジスタ130に対し処理完了を通知し、次の命令入力を待つことになる。 At 0, and notifies the completion of processing to the mode control register 130 through the signal line S104, and waits for the next command input. この移行処理により、本実施の形態の半導体集積回路装置は、最高性能を実現するが、最大の消費電力も消費する状態となる。 This migration process, the semiconductor integrated circuit device of this embodiment is to realize the best performance, a state of maximum power consumption consumed. 【0035】(3)の高性能CPU120から低消費電力CPU110への処理移行の場合には、レジスタファイル、メモリ転送ステップ205において、信号線S1 [0035] When high-performance CPU120 (3) of the process transition to the low power consumption CPU110 is a register file, in memory transfer step 205, the signal lines S1
05、S106を介し、メモリ121、レジスタファイル122の内容を、メモリ111、レジスタファイル1 05, S106 and through, a memory 121, the contents of register file 122, memory 111, register file 1
12に転送し、高性能CPUの電圧遮断ステップ206 Transfer to 12, a high-performance CPU voltage blocking step 206
において、電源ラインP101を介し印加されている電圧を、電源供給スィッチ部131により遮断し、低消費電力CPUでの命令実行ステップ209において、信号線S100を介して入力された命令を低消費電力CPU In the voltage applied through the power supply lines P101, cut off by the power supply switch unit 131, in the instruction execution step 209 with low power consumption CPU, low power CPU instructions input through the signal line S100
110で実行する。 To run in the 110. 命令実行が完了すると、命令完了通知ステップ210において、信号線S103を介しモード制御レジスタ130に対し処理完了を通知し、次の命令入力を待つことになる。 When the instruction execution is completed, the instruction completion notification step 210, notifies the completion of processing to the mode control register 130 through the signal line S103, and waits for the next command input. この移行処理により、本実施の形態の半導体集積回路装置は、低消費電力状態になっている。 This migration process, the semiconductor integrated circuit device of the present embodiment has a low power consumption state. 【0036】このように、実行すべき命令で要望される性能に応じてCPUを選択し、処理を行い、不必要な電源を遮断することで、性能的にも、消費電力的にも最適な半導体集積回路装置を実現でき、高性能化と低消費電力化の両立を図ることができる。 [0036] Thus, to select the CPU in accordance with the performance operation is required by the instruction to be executed, a process, by blocking unnecessary power supply, improved performances and also, power manner optimal consumption also can realize a semiconductor integrated circuit device, it is possible to achieve both high performance and low power consumption. 【0037】なお、本実施の形態では、高性能CPU1 [0037] It should be noted that, in the present embodiment, high-performance CPU1
20での命令実行時、低消費電力CPU110へも電源電圧を印加するようにしたが、電源供給スィッチ部13 When the command is executed at 20, but so as to apply a power supply voltage to the low power consumption CPU 110, the power supply switch unit 13
1により低消費電力CPU110への電源電圧を遮断するように構成することで、より低消費電力化を図ることができる。 1 By By configured to cut off the power supply voltage to low power CPU 110, it is possible to lower power consumption. 【0038】なお、低消費電力CPU110と高性能C [0038] In addition, high-performance C and low power consumption CPU110
PU120とに印加される電源電圧は、必ずしも同じ電圧である必要はなく、特に要求される性能に応じて電圧を可変とすることで、より低消費電力化を図ることが可能である。 Power supply voltage applied to the PU120 is not necessarily the same voltage, by a variable voltage according to the performance is particularly required, it is possible to achieve lower power consumption. 【0039】(第2の実施の形態)図3は本発明の第2 [0039] (Second Embodiment) FIG 3 is a second aspect of the present invention
の実施の形態の半導体集積回路装置のブロック図である。 It is a block diagram of an embodiment of a semiconductor integrated circuit device. 【0040】図3において、30は本実施の形態の半導体集積回路装置であり、外部から、CPUで実行される命令と、電源電圧とが入力される。 [0040] In FIG. 3, 30 is a semiconductor integrated circuit device of this embodiment, from the outside, and instructions to be executed by the CPU, a power supply voltage is input. 本半導体集積回路装置において、閾値電圧の高い領域300では、そこで形成されたトランジスタはリーク電流は少ないが、性能の低いものとなり、低消費電力に向いた回路が実現される。 In the semiconductor integrated circuit device, the threshold voltage of high area 300, where the formed transistor is leakage current is small, becomes low in performance, the circuit facing the low power consumption can be realized. 閾値電圧の低い領域301では、そこで形成されたトランジスタはリーク電流は多いが、性能が高いものとなり、高性能向きの回路が実現される。 In the threshold voltage lower region 301, where the formed transistor is leakage current often becomes a thing performance is high, the circuit of the high orientation can be achieved. 本半導体集積回路装置において、CPU310は低消費電力CPUとなり、CPU320は高性能CPUとなる。 In the semiconductor integrated circuit device, CPU 310 is a low power consumption CPU next, CPU 320 becomes high CPU. メモリ311 Memory 311
とレジスタファイル312は、信号線S305,S30 The register file 312 and the signal line S305, S30
6でCPU310と接続され、信号線S307,S30 Is connected to the 6 CPU 310, the signal line S307, S30
8でCPU320と接続されており、それぞれ低消費電力CPU310と高性能CPU320に共通に使用されるものであるが、同時に2つのCPUからのアクセスは許されないため、ここでは、使用しないCPUは必ず電源遮断されるものとする。 8 is connected to the CPU 320, since it is intended that each be commonly used for low power CPU310 and high performance CPU 320, which are not allowed access from two simultaneous CPU, here, CPU not used always supply It shall be blocked. 【0041】命令解析部332はCPUで実行される命令を解析し、どのCPUで処理される命令かの分類を行う。 The instruction analysis section 332 analyzes the instruction to be executed by the CPU, carry out the instructions of the classification to be processed in any CPU. 【0042】モード制御レジスタ330は、命令解析部332で解析された結果に基づき、命令をどのCPUで実行するかを設定し、このレジスタの設定に基づき電源電圧の印加処理、命令の実行が最適なCPUで実行される。 The mode control register 330, based on the results analyzed by the command analyzing unit 332 sets whether to execute an instruction in which CPU, application processing of the power supply voltage based on the setting of this register, instruction execution optimum It is executed in such a CPU. 【0043】電源供給スィッチ部331では、電源電圧を印加するか、遮断するかをモード制御レジスタ330 [0043] In the power supply switch unit 331, or the supply voltage is applied to, blocking either the mode control register 330
の内容に従って決定し、電源の印加を実行する。 Determine the according to the contents, to execute the application of power. 【0044】電源電圧制御部333では、入力された電圧をそのまま印加するか、入力された電圧よりも高い電圧を印加するか、電源を遮断するかを、モード制御レジスタ330の内容に従って決定し、電源の印加を実行する。 [0044] In the power supply voltage control unit 333, either directly applied the input voltage, or voltage higher than the input voltage, or to cut off the power, determined according to the contents of mode control register 330, to run the application of power. 【0045】本半導体集積回路装置では、メモリ31 [0045] In this semiconductor integrated circuit device includes a memory 31
1、レジスタファイル312を低消費電力CPU310 1, the register file 312 Low Power CPU310
と高性能CPU320で共用し、回路資源の削減を図っているが、メモリ311、レジスタファイル312に2 A shared high performance CPU 320, but working to reduce the circuit resources, memory 311, a register file 312 2
つのCPU310,320より同時にアクセスすることは認められないため、2つのCPU310,320の両方に電源電圧が同時に印加される状態が起こらないように注意する必要がある。 One of simultaneously accessible from CPU310,320 order not observed, the power supply voltage to both of the two CPU310,320 need to be careful not occur the condition to be applied simultaneously. 【0046】通常の命令は、低消費電力CPU310で実行し、その際には、高性能CPU320への電源は遮断し、リーク電流の削減を図る。 The normal instruction performs with low power consumption CPU 310, At this time, power to the high-performance CPU320 is blocked, achieving a reduction in leakage current. 高性能が求められる処理の実行は、高性能CPU320で実行することで、要望を満足する処理を実現できるが、この時には低消費電力CPU310の電源は遮断しておく必要がある。 Execution of processing performance is required, by executing a high-performance CPU 320, it may realize a process that satisfies the requirements, when this is necessary to shut off power to the low power CPU310 is. このとき、高性能CPU320は、低い閾値電圧のトランジスタで構成されているが、メモリ311、レジスタファイル312は高い閾値電圧のトランジスタで構成されているので、CPU320に比べ動作が遅くなり、最大性能を引き出すことが出来ないため、本半導体集積回路装置では、メモリ311、レジスタファイル312、等に印加する電圧を電源電圧制御部333により通常よりも高いものにすることを可能としている。 In this case, high-performance CPU 320 is configured with transistors of a low threshold voltage, the memory 311, the register file 312 is composed of transistors with high threshold voltages, operation is slower than the CPU 320, the maximum performance because can not be drawn, in the semiconductor integrated circuit device, memory 311, it is made possible to be higher than normal by the register file 312, the power supply voltage control unit 333 a voltage to be applied to the like. 【0047】本実施の形態の半導体集積回路装置の動作について、図4に示す処理フローを用いて詳細に説明する。 The operation of the semiconductor integrated circuit device of this embodiment will be described in detail with reference to the processing flow shown in FIG. 【0048】本半導体集積回路装置において、命令入力ステップ400において信号線S300を介し入力された命令は、命令解析ステップ401において命令解析部332で解析され、信号線S301を介し伝達される解析結果に基づき、モード制御レジスタ更新ステップ40 [0048] In the semiconductor integrated circuit device, the command input through the signal line S300 in the command input step 400, is analyzed by the command analyzing unit 332 in the instruction decoding step 401, the analysis result is transmitted via a signal line S301 based mode control register update step 40
2において、モード制御レジスタ330に値が設定される。 In 2, the value in the mode control register 330 is set. その設定内容に基づき、処理は以下の3種類に分類される。 Based on the setting, the process is classified into the following three types. 【0049】(a)同一のCPU(310または32 [0049] (a) the same CPU (310 or 32
0)による処理継続(b)低消費電力CPU310から高性能CPU320 0) by treatment continued (b) high-performance from the low power consumption CPU310 CPU320
への処理移行(c)高性能CPU320から低消費電力CPU310 Processing the transition to (c) low-power high-performance CPU320 CPU310
への処理移行ここで、(a)の同一のCPUでの処理の場合には、そのまま、命令実行ステップ405において、同一のCP Here the process proceeds to, when operating in an identical CPU of (a) is directly, in the instruction executing step 405, the same CP
Uで処理が実行され、命令実行が完了すると、命令完了通知ステップ411において、信号線S304を介しモード制御レジスタ330に対し処理完了を通知し、次の命令入力を待つことになる。 U processing is executed, the instruction execution is completed, the instruction completion notification step 411, it notifies the completion of processing to the mode control register 330 through the signal line S304, and waits for the next command input. 【0050】(b)の低消費電力CPU310から高性能CPU320への処理移行の場合には、まず、低消費電力CPUの電圧遮断ステップ412において、電源電圧制御部333により電源ラインP303を介し印加されている電源電圧を遮断し、次に高性能CPUへの電圧印加ステップ403において、電源供給スィッチ部33 [0050] When the low power consumption CPU310 in (b) of the process transition to high performance CPU320, first, in the voltage blocking step 412 low-power CPU, is applied over the power line P303 by the power supply voltage control unit 333 and which interrupts the power supply voltage, in the voltage application step 403 to the next high-performance CPU, the power supply switch unit 33
1により電源ラインP301を介し、高性能CPU32 Via a power supply line P301 by one, high-performance CPU32
0に電圧を印加し、次に高性能CPUでの命令実行ステップ404において信号線S300を介して入力された命令を高性能CPU320において実行する。 A voltage is applied to 0, the instruction input through the signal line S300 the in instruction execution step 404 in the next high-performance CPU executes the high performance CPU 320. 命令実行が完了すると、命令完了通知ステップ411において、 When the instruction execution is completed, the instruction completion notification step 411,
信号線S304を介しモード制御レジスタ330に対し処理完了を通知し、次の命令入力を待つことになる。 It notifies the completion of processing to the mode control register 330 through the signal line S304, and waits for the next command input. この移行処理により、本実施の形態の半導体集積回路装置は、高性能を実現するが、大きな消費電力を消費する状態となる。 This migration process, the semiconductor integrated circuit device of this embodiment is to achieve high performance, a state that consumes large power consumption. 【0051】この方法では、高性能CPU320は低い閾値電圧のトランジスタで構成されているのに対し、使用するメモリ311、レジスタファイル312等は高い閾値電圧のトランジスタで構成されており、性能面で劣るため、高性能トランジスタの性能を最大限に引き出すことはできない。 [0051] In this way, high performance CPU320 whereas is a transistor of a low threshold voltage, a memory 311 to be used, the register file 312 or the like is constituted by transistors of a high threshold voltage, poor in performance Therefore, it is not possible to pull out the performance of high-performance transistors to the maximum. 従って、ここでは高性能CPU320 Therefore, here in the high-performance CPU320
の最大性能を引き出す手法として、高い閾値電圧で設計されたメモリ311、レジスタファイル312等に印加する電圧を高くすることが考えられる。 As a method of drawing out the maximum performance of the memory 311 is designed with a high threshold voltage, it is conceivable to increase the voltage applied to the register file 312 or the like. その手法について以下に述べる。 For the technique described below. 【0052】高性能CPUへの電圧印加ステップ403 [0052] application of a voltage to the high-performance CPU step 403
において、電源供給スィッチ部331により電源ラインP301を介し、高性能CPU320に電圧を印加した後、レジスタファイル、メモリへの高電圧印加ステップ406において、電源電圧制御部333により生成された高電圧を、電源ラインP302を介しメモリ311、 In, over the power line P301 by the power supply switch unit 331, after applying a voltage to the high performance CPU 320, a register file, in the high voltage application step 406 to the memory, a high voltage generated by the power supply voltage control unit 333, memory 311 via the power supply line P302,
レジスタファイル312へ印加し、次に高性能CPUでの命令実行ステップ407において信号線S300を介して入力された命令を高性能CPU320において実行する。 Register is applied to the file 312, then the instruction execution step 407 of the high-performance CPU is inputted via the signal line S300 instruction executed in high performance CPU 320. 命令実行が完了すると、レジスタファイル、メモリへの高電圧解除ステップ407において、電源電圧制御部333により生成された高電圧を通常の電圧に戻し、電源ラインP302を介し印加し、次に命令完了通知ステップ411において、信号線S304を介しモード制御レジスタ330に対し処理完了を通知し、次の命令入力を待つことになる。 When the instruction execution is completed, the register file, in the high-voltage release step 407 to the memory, returned to the high voltage generated by the power supply voltage control unit 333 to the normal voltage, is applied via the power supply line P302, then the instruction completion notification in step 411, it notifies the completion of processing to the mode control register 330 through the signal line S304, and waits for the next command input. この移行処理により、本実施の形態の半導体集積回路装置は、最高性能を実現するが、最大の消費電力を消費する状態となる。 This migration process, the semiconductor integrated circuit device of this embodiment is to realize the best performance, a state that consumes maximum power consumption. 【0053】(c)の高性能CPU320から低消費電力CPU310への処理移行の場合には、高性能CPU [0053] In the case from the high-performance CPU320 of (c) of the process transition to the low power consumption CPU310 is a high-performance CPU
320の電圧遮断ステップ409において、電源ラインP301を介し印加されている電圧を、電源スィッチ部331により遮断し、低消費電力CPUへの電圧印加ステップ413において電源電圧制御部333での印加電圧を、電源ラインP303を介し低消費電力CPU31 In the voltage blocking step 409 of 320, the voltage applied through the power supply lines P301, and cut off by the power switch unit 331, the voltage applied by the power supply voltage control unit 333 in the voltage application step 413 to the low power CPU, low power CPU31 via the power line P303
0に印加し、低消費電力CPUでの命令実行ステップ4 0 is applied, the instruction execution step 4 with low power consumption CPU
10において、信号線S300を介して入力された命令を低消費電力CPU310で実行する。 In 10 executes instructions input through the signal line S300 at a low power consumption CPU 310. 命令実行が完了すると、命令完了通知ステップ411において、信号線S304を介しモード制御レジスタ330に対し処理完了を通知し、次の命令入力を待つことになる。 When the instruction execution is completed, the instruction completion notification step 411, notifies the completion of processing to the mode control register 330 through the signal line S304, and waits for the next command input. この移行処理により、本実施の形態の半導体集積回路装置は、低消費電力状態になっている。 This migration process, the semiconductor integrated circuit device of the present embodiment has a low power consumption state. 【0054】このように、実行すべき命令で要望される性能に応じてCPUを選択し、処理を行い、不必要な電源を遮断することで、性能的にも、消費電力的にも最適な半導体集積回路装置を実現でき、高性能化と低消費電力化の両立を図ることができる。 [0054] Thus, to select the CPU in accordance with the performance operation is required by the instruction to be executed, a process, by blocking unnecessary power supply, improved performances and also, power manner optimal consumption also can realize a semiconductor integrated circuit device, it is possible to achieve both high performance and low power consumption. また、メモリ311、 In addition, memory 311,
レジスタファイル312の共有化を図ることで、回路資源の削減が図れ、高性能を併せて実現することが可能となる。 By achieving the sharing of the register file 312, Hakare be reduced circuit resources, it is possible to realize together performance. 【0055】(第3の実施の形態)図5は本発明の第3 [0055] Third (Third Embodiment) FIG. 5 is the invention
の実施の形態の半導体集積回路装置のブロック図である。 It is a block diagram of an embodiment of a semiconductor integrated circuit device. 【0056】図5において、50は本実施の形態の半導体集積回路装置であり、外部から、CPUで実行される命令と、電源電圧と、クロックが入力される。 [0056] In FIG. 5, 50 is a semiconductor integrated circuit device of this embodiment, from the outside, and instructions to be executed by the CPU, a power supply voltage, a clock is input. 本半導体集積回路装置において、閾値電圧の高い領域500では、そこで形成されたトランジスタはリーク電流は少ないが、性能の低いものとなり、低消費電力に向いた回路が実現される。 In the semiconductor integrated circuit device, the threshold voltage of high area 500, where the formed transistor is leakage current is small, becomes low in performance, the circuit facing the low power consumption can be realized. 閾値電圧の低い領域501では、そこで形成されたトランジスタはリーク電流は多いが、性能が高いものとなり、高性能向きの回路が実現される。 In the threshold voltage lower region 501, where the formed transistor is leakage current often becomes a thing performance is high, the circuit of the high orientation can be achieved. 本半導体集積回路装置において、CPU510は低消費電力CPUとなり、メモリ511とレジスタファイル512 In the semiconductor integrated circuit device, CPU 510 is a low power consumption CPU, and the memory 511 and the register file 512
を含んでいる。 It contains. CPU520は高性能CPUとなり、メモリ521とレジスタファイル522を含んでいる。 CPU520 includes a high performance CPU, and the memory 521 and the register file 522. 【0057】命令解析部532はCPUで実行される命令を解析し、どのCPUで処理される命令かを決定するとともに、高性能CPU520で実行する命令のときは、要求される動作周波数と、それを実現するために最低限要求される電源電圧とを決定する。 [0057] instruction decoder 532 analyzes the instruction to be executed by a CPU, a and determines whether instructions processed by any CPU, when the instruction to be executed by the high-performance CPU 520, and the required operating frequency, it the determining a power supply voltage minimum required to implement. 少し説明を加えれば、CPU520では、高速処理(高性能)が求められる処理(命令)が実行され、その際、その命令に応じて要求される動作周波数があるので、その命令はその周波数で実行されなければならず、この周波数は電源電圧と密接な関係があり、ある周波数を実現するためには特定以上の電圧でなければならない。 Be added a little explanation, the CPU 520, the process of high-speed processing (performance) is determined (instruction) executed, so that time, there is a Behavior frequency required in accordance with the instruction, the instruction is executed in the frequency must be, the frequency is closely related to the power supply voltage must be specific or more voltage in order to achieve a certain frequency. 【0058】モード制御レジスタ530は、命令解析部532で解析された結果に基づき、命令をどのCPUで実行するかを設定するとともに、高性能CPU520で実行する命令のときには周波数をいくらにするか、電源電圧をいくらにするかを設定し、このレジスタの設定に基づき電源電圧の印加処理、クロック周波数の調整処理を行い、命令の実行は最適なCPUで、最適な消費電力で実行される。 [0058] Mode control register 530, based on the results analyzed by the command analyzing unit 532, and sets whether to execute an instruction in any CPU, or how much the frequency when the instruction to be executed in high performance CPU 520, the power supply voltage setting whether to much, application processing of the power supply voltage based on the setting of this register performs adjustment processing of the clock frequency, the execution of the instruction at the optimum CPU, is performed by the optimum power consumption. 【0059】電源電圧制御部531では、電源電圧を印加するか、遮断するかをモード制御レジスタ530の内容に従って決定し、電源の印加を実行する。 [0059] In the power supply voltage control unit 531, whether the supply voltage is applied to, to determine according to the contents of either the mode control register 530 to block, to execute the application of power. また、高性能CPU520で処理を実行する際には要求される周波数を実現するための電圧を印加する。 Furthermore, applying a voltage to realize a frequency required when running the process with high performance CPU 520. 【0060】クロック周波数制御部533では、モード制御レジスタ530の内容に従って各CPUに適用すべき周波数のクロックを発信する。 [0060] In the clock frequency control unit 533, it transmits a clock frequency to be applied to each CPU in accordance with the contents of mode control register 530. 【0061】本半導体集積回路装置では、通常の命令は、低消費電力CPU510で実行し、その際には、高性能CPU520への電源は遮断し、リーク電流の削減を図る。 [0061] In this semiconductor integrated circuit device, the normal instruction, running in low power CPU 510, At this time, power to the high-performance CPU520 is blocked, achieving a reduction in leakage current. 高性能が求められる処理の実行は、高性能CP The execution of the process of high performance is required, high-performance CP
U520で実行することで、要望を満足する処理を実現できるが、その際に要望周波数を実現するために必要最低限の電圧を印加することで、動作時の消費電力の削減が可能となる。 By performing in U520, can realize the processing that satisfies the requirements, by applying a necessary minimum voltage in order to achieve a desire frequency at that time, it is possible to reduce the power consumption during operation. また、この高性能CPU520はリーク電流等が多いので、使用する必要が無いときには、電源遮断しておくことで低消費電力を実現できる。 Further, since the high performance CPU520 is often leak current, when there is no need to use, low power consumption can be realized by keep power shutdown. 【0062】本実施の形態の半導体集積回路装置の動作について、図6に示す処理フローを用いて詳細に説明する。 [0062] The operation of the semiconductor integrated circuit device of this embodiment will be described in detail with reference to the processing flow shown in FIG. 【0063】本半導体集積回路装置において、低消費電力CPU510は常時動作するものとする。 [0063] In the semiconductor integrated circuit device, low power consumption CPU510 shall be operated at all times. すなわち、 That is,
電源ラインP500を介し電源電圧制御部531へ入力された電圧は、そのまま電源ラインP502を介し常時CPU510に印加されるものとする。 Power line voltage input P500 to power supply voltage control unit 531 via a shall be applied constantly CPU510 through the intact power line P502. またクロックラインC500を介しクロック周波数制御部533へ入力されたクロックは、そのままクロックラインC502を介し常時CPU510に供給されるものとする。 The clock input to the clock frequency control unit 533 via a clock line C500 shall be always supplied to the CPU510 through the intact clock line C502. 高性能CPU520は処理内容に基づき使用したりしなかったりするものとし、電源電圧制御部531により、電源ラインP501の電圧を制御することで必要時のみ電源供給を可能とする。 High-performance CPU520 is assumed that may or may not use based on the processing contents, the power supply voltage control unit 531 to allow the power supply only when necessary by controlling the voltage of the power supply line P501. また、印加する電圧に関しても、要求される性能を満足する最低限の電圧となる。 Also, with respect to the voltage to be applied, the minimum voltage that satisfies the required performance. 【0064】命令入力ステップ600において信号線S [0064] signal lines in the command input step 600 S
500を介し入力された命令は、命令解析ステップ60 The instruction input through the 500, the instruction analyzing step 60
1において命令解析部501で解析され、信号線S50 It is analyzed by the command analyzing unit 501 in 1, the signal line S50
1を介し伝達される解析結果に基づき、モード制御レジスタ更新ステップ602において、モード制御レジスタ530に値が設定される。 Based on the the analysis result transmitted via the 1, in the mode control register updating step 602, the value in the mode control register 530 is set. その設定内容に基づき、処理は以下の3種類に分類される。 Based on the setting, the process is classified into the following three types. 【0065】(A)同一のCPU(510または52 [0065] (A) the same CPU (510 or 52
0)による処理継続(B)低消費電力CPU110から高性能CPU120 0) by treatment continued (B) High Performance from the low power consumption CPU 110 CPU 120
への処理移行(C)高性能CPU120から低消費電力CPU110 Processing proceeds to (C) Low Power CPU110 from high CPU120
への処理移行ここで、(A)の同一のCPUでの処理の場合、低消費電力CPU510を継続して使うときには、そのまま、 Here the process proceeds to the case of treatment with the same CPU of (A), when continued use low power CPU510 is directly,
命令実行ステップ611において、同一のCPUで処理が実行され、命令実行が完了すると、命令完了通知ステップ613において、信号線S503を介しモード制御レジスタ530に対し処理完了を通知し、次の命令入力を待つことになる。 In the instruction execution step 611, the process running on the same CPU, the instruction execution is completed, the instruction completion notification step 613, notifies the completion of processing to the mode control register 530 through the signal line S503, the next command input to wait. 高性能CPU520を継続して使用するときには、高性能CPUへの電圧印加ステップ60 When you want to continue using high performance CPU520, the voltage application step to the high performance CPU 60
6において信号線S502を介してモード制御レジスタ530から得られる情報に基づき決定された電源電圧を印加し、高性能CPUへのクロック供給ステップ607 The determined power supply voltage based on the information obtained from the mode control register 530 via the signal line S502 is applied at 6, the clock supply to the high-performance CPU Step 607
では、信号線S507を介しモード制御レジスタ530 In the mode control register 530 through the signal line S507
から得られる情報に基づき決定された周波数のクロックをクロックラインC501を介し印加し、この条件のもとで命令実行ステップ611において、高性能CPU5 The clock of the determined frequency based on information obtained from applying via the clock line C501, in the instruction execution step 611 under this condition, high-performance CPU5
20で処理が実行され、命令実行が完了すると、命令完了通知ステップ613において、信号線S504を介しモード制御レジスタ530に対し処理完了を通知した後、高性能CPU520へのクロック供給を停止し(このステップは図示せず)、次の命令入力を待つことになる。 Is 20 in the process execution, the instruction execution is completed, the instruction completion notification step 613, after notifying the completion of processing to the mode control register 530 through the signal line S504, it stops the clock supply to the high performance CPU 520 (this step not shown), and waits for the next command input. 【0066】(B)の低消費電力CPU510から高性能CPU520への処理移行の場合には、まず、高性能CPUへの電圧印加ステップ603において、信号線S [0066] When the low power consumption CPU510 of (B) of the process transition to high performance CPU520, first, in the voltage application step 603 for high-performance CPU, the signal lines S
502を介してモード制御レジスタ530から得られる情報に基づき決定された電源電圧を電源電圧制御部53 502 Mode Control register 530 supply the power supply voltage which is determined based on information obtained from the voltage control unit 53 via the
1により電源ラインP501を介し印加し、高性能CP Through application of a power line P501 by 1, high CP
Uへのクロック供給ステップ604では、信号線S50 In the clock supply step 604 to the U, the signal lines S50
7を介しモード制御レジスタ530から得られる情報に基づき決定された周波数のクロックをクロック周波数制御部533からクロックラインC501を介し印加し、 The clock of the determined frequency based on information obtained from 7 through mode control register 530 is applied via the clock line C501 from the clock frequency control unit 533,
次にレジスタファイル、メモリ転送ステップ605において、信号線S505、S506を介し、メモリ51 Then the register file, in memory transfer step 605, via a signal line S505, S506, memory 51
1、レジスタファイル512の内容を、メモリ521、 1, the contents of the register file 512, memory 521,
レジスタファイル522に転送し、この状態になり初めて高性能CPUでの命令実行ステップ610において信号線S500を介して入力された命令を高性能CPU5 It was transferred to the register file 522, high-performance CPU5 a command input through a signal line S500 in the instruction execution step 610 of the first time high-performance CPU enters this state
20において実行する。 To run at 20. 命令実行が完了すると、命令完了通知ステップ613において、信号線S504を介しモード制御レジスタ530に対し処理完了を通知した後、高性能CPU520へのクロック供給を停止し(このステップは図示せず)、次の命令入力を待つことになる。 When the instruction execution is completed, the instruction completion notification step 613, after notifying the completion of processing to the mode control register 530 through the signal line S504, stops the clock supply to the high performance CPU 520 (this step is not shown), It will be waiting for the next instruction input. この移行処理により、本実施の形態の半導体集積回路装置は、実行する命令にとって、性能、消費電力において最適な実行を実現することが可能となる。 This migration process, the semiconductor integrated circuit device of this embodiment, for the instruction to be executed, it is possible to realize an optimal execution performance, the power consumption. 【0067】(C)の高性能CPU520から低消費電力CPU510への処理移行の場合には、レジスタファイル、メモリ転送ステップ608において、信号線S5 [0067] When high-performance CPU520 of (C) of the process transition to the low power consumption CPU510 is a register file, in memory transfer step 608, the signal lines S5
05、S506を介し、メモリ521、レジスタファイル522の内容を、メモリ511、レジスタファイル5 05, S506 and through, a memory 521, the contents of register file 522, a memory 511, a register file 5
12に転送し、高性能CPUの電圧遮断ステップ609 Transfer to 12, a high-performance CPU voltage blocking step 609
において、電源ラインP501を介し印加されている電圧を、電源電圧制御部531により遮断し、低消費電力CPUでの命令実行ステップ612において、信号線S In the voltage applied through the power supply lines P501, cut off by the power supply voltage control unit 531, in the instruction execution step 612 of the low power CPU, the signal lines S
500を介して入力された命令を低消費電力CPU51 500 Low Power CPU51 commands input through the
0で実行する。 To run in 0. 命令実行が完了すると、命令完了通知ステップ613において、信号線S503を介しモード制御レジスタ530に対し処理完了を通知し、次の命令入力を待つことになる。 When the instruction execution is completed, the instruction completion notification step 613, notifies the completion of processing to the mode control register 530 through the signal line S503, and waits for the next command input. この移行処理により、本実施の形態の半導体集積回路装置は、低消費電力状態になっている。 This migration process, the semiconductor integrated circuit device of the present embodiment has a low power consumption state. 【0068】以上のように、実行すべき命令で要望される性能に応じてCPUを選択し、命令に応じて、性能、 [0068] As described above, to select the CPU in accordance with the performance operation is required by the instruction to be executed, in accordance with the instruction, performance,
電力で最適な処理を行い、さらに不必要な電源を遮断することで、性能的にも、消費電力的にも最適な半導体集積回路装置を実現でき、高性能化と低消費電力化の両立を図ることができる。 Performs optimal processing in power, by blocking the further unnecessary power, also terms of performance, can also achieve optimal semiconductor integrated circuit device to the power consumption, the compatibility between high performance and low power consumption it is possible to achieve. 【0069】なお、本実施の形態では、高性能CPU5 [0069] It should be noted that, in the present embodiment, high-performance CPU5
20での命令実行時、低消費電力CPU510へも電源電圧を印加するようにしたが、電源電圧制御部531により低消費電力CPU510への電源電圧を遮断するように構成することで、より低消費電力化を図ることができる。 When the command is executed at 20, but so as to apply a power supply voltage to the low power consumption CPU 510, it is configured to cut off the power supply voltage to low power CPU 510 by the power supply voltage control unit 531, a lower consumption it is possible to reduce the power consumption. 【0070】また、第3の実施の形態の構成は、第1の実施の形態において、高性能CPUで処理時に、実行する命令に応じてクロック周波数および電源電圧の制御を行うようにした構成であるが、この構成を同様に第2の実施の形態にも適用することが可能である。 [0070] The configuration of the third embodiment, in the first embodiment, when processing a high-performance CPU, a configuration in which to perform the control of the clock frequency and supply voltage in response to a command to be executed some, but it can also be applied to this configuration likewise the second embodiment. この場合、 in this case,
メモリ311およびレジスタファイル312に対するクロック供給については、モード制御レジスタ330において指定されているCPUに対し指定された周波数を供給することになる。 The clock supply to the memory 311 and the register file 312 will supply the frequency specified to the CPU, which is designated by the mode control register 330. 使用しないCPUに対しては電源電圧を遮断するが、このとき、電源電圧が遮断されるCP CP For CPU not used but to cut off the supply voltage, this time, the power supply voltage is cut off
Uへのクロック供給も停止させる。 The clock supply to the U also be stopped. また、高性能CPU In addition, high-performance CPU
での処理の際には、その処理に応じた電圧と周波数のクロックをメモリ311およびレジスタファイル312に供給する。 Upon treatment with supplies a clock voltage and frequency corresponding to the processing in the memory 311 and register file 312. 【0071】 【発明の効果】以上説明したように、本発明によれば、 [0071] As has been described in the foregoing, according to the present invention,
実際に半導体集積回路において実行する処理内容に応じ、使用するCPUの選択を実施し、高性能な処理が必要な時には、高性能用CPUを使用し、それ以外の処理の時には低消費電力用CPUを使用し、その時には高性能用CPUへの印加電圧を遮断することでリーク電流等の対策も可能となり、プロセスが微細化している今日のシステムLSIにおいても、高性能と低消費電力の両立を自動化することが可能となる。 Indeed according to the processing contents to be executed in the semiconductor integrated circuit, performed selection of CPU used, high-performance processing when is needed, using high for CPU, low power CPU at the time of the other processes using, allows also measures such as leakage current can be cut off the voltage applied to the high performance for the CPU at that time, even in today's system LSI process is miniaturized, the compatibility of high performance and low power consumption it is possible to automate.

【図面の簡単な説明】 【図1】本発明の第1の実施の形態の半導体集積回路装置を示すブロック図である。 It is a block diagram showing a semiconductor integrated circuit device of the first embodiment of the BRIEF DESCRIPTION OF THE DRAWINGS [Figure 1] present invention. 【図2】図1に示す半導体集積回路装置における処理フロー図である。 2 is a process flow diagram of a semiconductor integrated circuit device shown in FIG. 【図3】本発明の第2の実施の形態の半導体集積回路装置を示すブロック図である。 3 is a block diagram showing a semiconductor integrated circuit device of the second embodiment of the present invention. 【図4】図3に示す半導体集積回路装置における処理フロー図である。 It is a process flow diagram of a semiconductor integrated circuit device shown in FIG. 3; FIG. 【図5】本発明の第3の実施の形態の半導体集積回路装置を示すブロック図である。 5 is a block diagram showing a semiconductor integrated circuit device of the third embodiment of the present invention. 【図6】図5に示す半導体集積回路装置における処理フロー図である。 6 is a process flow diagram of a semiconductor integrated circuit device shown in FIG. 【符号の説明】 100,300,500 閾値電圧の高い領域101,301,501 閾値電圧の低い領域110,310,510 低消費電力用のCPU 111,121,311,511,521 メモリ112,122,312,512,522 レジスタファイル120,320,520 高性能用のCPU 130,330,530 モード制御レジスタ131,331 電源供給スィッチ部132,332,532 命令解析部333,531 電源電圧制御部533 クロック周波数制御部 [Reference Numerals] 100, 300, 500 threshold voltage regions of high 101,301,501 CPU 111,121,311,511,521 memory 112 and 122 of the threshold voltage low areas 110,310,510 low power, 312,512,522 CPU register file 120, 320, or 520 for high performance 130,330,530 mode control register 131 or 331 power supply switch unit 132,332,532 instruction decoder 333,531 supply voltage control unit 533 clock frequency control unit

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 低い閾値電圧のトランジスタを用いて構成された高性能用CPUと、 高い閾値電圧のトランジスタを用いて構成された低消費電力用CPUと、 入力される命令を解析して前記高性能用CPUおよび低消費電力用CPUのうちのどちらで実行されるべき命令であるかを決定する命令解析部と、 前記命令解析部の決定に基づき前記入力される命令を実行するCPUを指定する情報を記憶するモード制御レジスタと、 前記モード制御レジスタの記憶情報に基いて前記高性能用CPUへの電源電圧の供給を制御する電源制御部とを備え、 前記電源制御部は、前記モード制御レジスタに前記低消費電力用CPUを指定する情報が記憶されているときには前記高性能用CPUへの電源電圧の供給を停止し、前記モード And high performance for the CPU that is configured by using transistors of the Claims 1] low threshold voltage, and low power CPU that is configured by using transistors with high threshold voltages, command input a command analyzing unit which determines whether the instruction to be executed in either one of the high performance for the CPU and power consumption for the CPU analyzes the, instructions to be the input based on the determination of the instruction decoder comprising a mode control register for storing information specifying a CPU that executes, and a power control unit for controlling the supply of power supply voltage to the high-performance CPU for based on the stored information of the mode control register, wherein the power control unit , the said mode control register when the information for specifying the low power CPU is stored stops the supply of power supply voltage to the high-performance CPU for the mode 制御レジスタに前記高性能用CPUを指定する情報が記憶されているときには前記高性能用CPUに電源電圧を供給するようにした半導体積回路装置。 Semiconductor product circuit device to supply a power supply voltage to the high performance for the CPU when information specifying the performance for CPU in the control register is stored. 【請求項2】 低い閾値電圧のトランジスタを用いて構成された高性能用CPUと、 高い閾値電圧のトランジスタを用いて構成された低消費電力用CPUと、 前記高性能用CPUおよび低消費電力用CPUで命令を実行するために共用されるレジスタファイルおよびメモリと、 入力される命令を解析して前記高性能用CPUおよび低消費電力用CPUのうちのどちらで実行されるべき命令であるかを決定する命令解析部と、 前記命令解析部の決定に基づき前記入力される命令を実行するCPUを指定する情報を記憶するモード制御レジスタと、 前記モード制御レジスタの記憶情報に基いて前記高性能用CPUおよび低消費電力用CPUへの電源電圧の供給を制御する電源制御部とを備え、 前記電源制御部は、前記モード制御レジスタに前記 2. A low transistor and high performance for the CPU that is configured with a threshold voltage, a high threshold voltage Low power CPU that is configured by using transistors of the high-performance for the CPU, and low power consumption a register file and memory is shared for executing instructions by a CPU, a or analyzes the command input is a command to be executed in either one of the high performance for the CPU and low power CPU a command analyzing unit determining, the a mode control register for storing information specifying a CPU that executes instructions instruction is the input on the basis of the determination of the analysis unit, the high-performance on the basis of the information stored in the mode control register and a power control unit for controlling the supply of power supply voltage to the CPU and low power CPU, the power supply control unit, the said mode control register 低消費電力用CPUを指定する情報が記憶されているときには前記低消費電力用CPUへ電源電圧を供給するとともに前記高性能用CPUへの電源電圧の供給を停止し、前記モード制御レジスタに前記高性能用CPUを指定する情報が記憶されているときには前記高性能用CPUに電源電圧を供給するとともに前記低消費電力用CPUへの電源電圧の供給を停止するようにした半導体集積回路装置。 The supply of the power supply voltage to the high-performance CPU for supplies power supply voltage to the low-power CPU when the information for specifying the low power CPU is stored stopped, the high to the mode control register the semiconductor integrated circuit device which is adapted to stop the supply of power supply voltage to the low-power CPU supplies a power supply voltage to the high performance for the CPU when information specifying the performance for the CPU are stored. 【請求項3】 レジスタファイルおよびメモリは高い閾値電圧のトランジスタを用いて構成され、 前記電源制御部は、前記レジスタファイルおよびメモリへの電源電圧の供給をも制御し、前記モード制御レジスタに前記高性能用CPUを指定する情報が記憶されているときには前記高性能用CPUに供給する電源電圧よりも高い電源電圧を前記レジスタファイルおよびメモリに供給するようにしたことを特徴とする請求項2記載の半導体集積回路装置。 3. A register file and memory is constructed using transistors of high threshold voltage, the power supply control unit also controls the supply of power supply voltage to the register file and memory, said high to said mode control register when the information specifying the performance for the CPU are stored according to claim 2, characterized in that so as to supply a power supply voltage higher than the power supply voltage supplied to the high-performance CPU for the register file and memory The semiconductor integrated circuit device. 【請求項4】 低い閾値電圧のトランジスタを用いて構成された高性能用CPUと、 高い閾値電圧のトランジスタを用いて構成された低消費電力用CPUと、 入力される命令を解析して前記高性能用CPUおよび低消費電力用CPUのうちのどちらで実行されるべき命令であるかを決定するとともに、前記高性能用CPUで実行されるべき命令であることを決定するときにはその命令を実行するときのクロック周波数とこのクロック周波数を実現するために必要な最低の電源電圧とを決定する命令解析部と、 前記命令解析部の決定に基づき前記入力される命令を実行するCPUを指定する情報を記憶するとともに、前記高性能用CPUを指定する情報を記憶するときには前記高性能用CPUで実行するときのクロック周波数を示す情報とこの 4. A low and high-performance for CPU configured with a transistor threshold voltage, and low power CPU that is configured by using transistors with high threshold voltages, the high and analyzes the command input and it determines whether the instruction to be executed in which of the performance for the CPU and low power CPU, executes the instruction when determining that the instruction to be executed by the high-performance CPU for information specifying clock frequency and the instruction analyzing unit for determining the minimum power supply voltage required to achieve the clock frequency, the CPU that executes instructions that are the input based on the determination of said instruction decoder when stores, when storing the information for specifying the performance for CPU this information indicating the clock frequency when running in the high-performance CPU for クロック周波数を実現するために必要な最低の電源電圧を示す情報とを記憶するモード制御レジスタと、 前記モード制御レジスタの記憶情報に基いて前記高性能用CPUへの電源電圧の供給を制御する電源制御部と、 前記モード制御レジスタの記憶情報に基いて前記高性能用CPUに供給するクロックの周波数を制御するクロック周波数制御部とを備え、 前記電源制御部は、前記モード制御レジスタに前記低消費電力用CPUを指定する情報が記憶されているときには前記高性能用CPUへの電源電圧の供給を停止し、前記モード制御レジスタに前記高性能用CPUを指定する情報が記憶されているときにはさらに記憶されている電源電圧を示す情報に基づいて前記高性能用CPUに電源電圧を供給するようにし、 前記クロック周波数制御 Power for controlling the mode control register for storing information indicating the minimum supply voltage required to achieve the clock frequency, the supply of power supply voltage to the high-performance CPU for based on the stored information of the mode control register and a control unit, and a clock frequency control unit for controlling the frequency of the clock supplied to the high performance for CPU based on the information stored in the mode control register, wherein the power control unit, the low to the mode control register more memory when the supply of power supply voltage to the high performance for the CPU stops, the information for specifying the performance for the CPU to the mode control register is stored when the information specifying the power CPU is stored so as to supply a power supply voltage to the high performance for CPU based on the information indicating the power supply voltage being, the clock frequency control 部は、前記モード制御レジスタに前記高性能用CPUを指定する情報が記憶されているときにはさらに記憶されているクロック周波数を示す情報に基づいて前記高性能用CPUにクロックを供給するようにした半導体集積回路装置。 Parts were to supply a clock to the high-performance CPU for based on the information indicating the clock frequency is further stored when the information specifying the performance for the CPU to the mode control register is stored semiconductor integrated circuit device. 【請求項5】 低い閾値電圧のトランジスタを用いて構成された高性能用CPUと、 高い閾値電圧のトランジスタを用いて構成された低消費電力用CPUと、 前記高性能用CPUおよび低消費電力用CPUで命令を実行するために共用されるレジスタファイルおよびメモリと、 入力される命令を解析して前記高性能用CPUおよび低消費電力用CPUのうちのどちらで実行されるべき命令であるかを決定するとともに、前記高性能用CPUで実行されるべき命令であることを決定するときにはその命令を実行するときのクロック周波数とこのクロック周波数を実現するために必要な最低の電源電圧とを決定する命令解析部と、 前記命令解析部の決定に基づき前記入力される命令を実行するCPUを指定する情報を記憶するとともに、前記高 And high performance for the CPU that is configured by using a transistor 5. A low threshold voltage, a high threshold voltage Low power CPU that is configured by using transistors of the high-performance for the CPU, and low power consumption a register file and memory is shared for executing instructions by a CPU, a or analyzes the command input is a command to be executed in either one of the high performance for the CPU and low power CPU with determining, when determining that the instruction to be executed by the high performance for the CPU to determine the minimum supply voltage required for the clock frequency to achieve this clock frequency when performing the instruction a command analyzing unit stores the information designating the CPU executing instructions the instruction is the input on the basis of the determination of the analysis unit, the high 能用CPUを指定する情報を記憶するときには前記高性能用CPUで実行するときのクロック周波数を示す情報とこのクロック周波数を実現するために必要な最低の電源電圧を示す情報とを記憶するモード制御レジスタと、 前記モード制御レジスタの記憶情報に基いて前記高性能用CPUおよび低消費電力用CPUと前記レジスタファイルおよびメモリへの電源電圧の供給を制御する電源制御部と、 前記モード制御レジスタの記憶情報に基いて前記高性能用CPUと前記レジスタファイルおよびメモリに供給するクロックの周波数を制御するクロック周波数制御部とを備え、 前記電源制御部は、前記モード制御レジスタに前記低消費電力用CPUを指定する情報が記憶されているときには前記低消費電力用CPUへ電源電圧を供給するとと Mode control for storing the information indicating the minimum supply voltage required to achieve the information and the clock frequency that indicates the clock frequency when running on the high performance for the CPU when storing the information for specifying the capability for CPU register and, a power supply control unit for controlling the supply of power supply voltage and the mode control register the performance for the CPU and power consumption for CPU based on the stored information to said register file and memory, storage of the mode control register based on the information and a clock frequency control unit for controlling the frequency of the clock supplied to the register file and memory and the performance for the CPU, the power supply control unit, the low-power CPU to the mode control register when the supplying the power supply voltage to the low-power CPU when information specifying is stored bets もに前記高性能用CPUへの電源電圧の供給を停止し、前記モード制御レジスタに前記高性能用CPUを指定する情報が記憶されているときにはさらに記憶されている電源電圧を示す情報に基づいて前記高性能用CPUと前記レジスタファイルおよびメモリに電源電圧を供給するとともに前記低消費電力用CPUへの電源電圧の供給を停止するようにし、 前記クロック周波数制御部は、前記モード制御レジスタに前記高性能用CPUを指定する情報が記憶されているときにはさらに記憶されているクロック周波数を示す情報に基づいて前記高性能用CPUと前記レジスタファイルおよびメモリにクロックを供給するようにした半導体集積回路装置。 The supply of the power supply voltage to the high-performance CPU for stops also, based on the information indicating the power supply voltage is further stored when the information specifying the performance for the CPU to the mode control register is stored so as to stop the supply of power supply voltage to the low-power CPU supplies a power supply voltage to the register file and memory and the performance for the CPU, the clock frequency control unit, the high to the mode control register the semiconductor integrated circuit device which is adapted to supply a clock to the register file and memory and the performance for CPU based on the information indicating the clock frequency is further stored when the information specifying the performance for the CPU are stored.
JP2002127755A 2002-04-30 2002-04-30 Semiconductor integrated circuit device Pending JP2003323417A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002127755A JP2003323417A (en) 2002-04-30 2002-04-30 Semiconductor integrated circuit device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002127755A JP2003323417A (en) 2002-04-30 2002-04-30 Semiconductor integrated circuit device

Publications (1)

Publication Number Publication Date
JP2003323417A true true JP2003323417A (en) 2003-11-14

Family

ID=29541722

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002127755A Pending JP2003323417A (en) 2002-04-30 2002-04-30 Semiconductor integrated circuit device

Country Status (1)

Country Link
JP (1) JP2003323417A (en)

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040255A (en) * 2004-06-10 2006-02-09 Marvell World Trade Ltd Low power computer with main and auxiliary processors
JP2007226632A (en) * 2006-02-24 2007-09-06 Denso Corp Microcomputer
JP2010517166A (en) * 2007-01-26 2010-05-20 マイクロソフト コーポレーション Link-type shell
US8151129B2 (en) 2004-02-13 2012-04-03 Marvell World Trade Ltd. Computer with low-power secondary processor and secondary display
JP2013214313A (en) * 2008-12-11 2013-10-17 Qualcomm Inc Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
WO2015037195A1 (en) * 2013-09-13 2015-03-19 パナソニックIpマネジメント株式会社 Semiconductor integrated circuit and device detection system provided therewith
US9003208B2 (en) 2007-01-26 2015-04-07 Microsoft Technology Licensing, Llc I/O co-processor coupled hybrid computing device
US9158355B2 (en) 2006-08-10 2015-10-13 Marvell World Trade Ltd. Dynamic core switching

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8151129B2 (en) 2004-02-13 2012-04-03 Marvell World Trade Ltd. Computer with low-power secondary processor and secondary display
US8341447B2 (en) 2004-02-13 2012-12-25 Marvell World Trade Ltd. Computer with low-power secondary processor and secondary display
JP4621540B2 (en) * 2004-06-10 2011-01-26 マーベル ワールド トレード リミテッド Low power computer with a main and auxiliary processor
JP2006040255A (en) * 2004-06-10 2006-02-09 Marvell World Trade Ltd Low power computer with main and auxiliary processors
JP2007226632A (en) * 2006-02-24 2007-09-06 Denso Corp Microcomputer
US9158355B2 (en) 2006-08-10 2015-10-13 Marvell World Trade Ltd. Dynamic core switching
US9013464B2 (en) 2007-01-26 2015-04-21 Microsoft Technology Licensing, Llc Linked shell
US8384700B2 (en) 2007-01-26 2013-02-26 Microsoft Corporation Linked shell
US9361248B2 (en) 2007-01-26 2016-06-07 Microsoft Technology Licensing, Llc I/O co-processor coupled hybrid computing device
JP2010517166A (en) * 2007-01-26 2010-05-20 マイクロソフト コーポレーション Link-type shell
US9003208B2 (en) 2007-01-26 2015-04-07 Microsoft Technology Licensing, Llc I/O co-processor coupled hybrid computing device
US9772967B2 (en) 2007-01-26 2017-09-26 Microsoft Technology Licensing, Llc I/O co-processor coupled hybrid computing device
JP2015158938A (en) * 2008-12-11 2015-09-03 クアルコム,インコーポレイテッド Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
JP2013214313A (en) * 2008-12-11 2013-10-17 Qualcomm Inc Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
US9043795B2 (en) 2008-12-11 2015-05-26 Qualcomm Incorporated Apparatus and methods for adaptive thread scheduling on asymmetric multiprocessor
WO2015037195A1 (en) * 2013-09-13 2015-03-19 パナソニックIpマネジメント株式会社 Semiconductor integrated circuit and device detection system provided therewith
CN105531643A (en) * 2013-09-13 2016-04-27 松下知识产权经营株式会社 Semiconductor integrated circuit and device detection system provided therewith
JPWO2015037195A1 (en) * 2013-09-13 2017-03-02 パナソニックIpマネジメント株式会社 Semiconductor integrated circuits and devices sensing systems with it,

Similar Documents

Publication Publication Date Title
US5303171A (en) System suspend on lid close and system resume on lid open
US6996730B2 (en) Adjusting voltage supplied to a processor in response to clock frequency
US5812860A (en) Method and apparatus providing multiple voltages and frequencies selectable based on real time criteria to control power consumption
US20080263324A1 (en) Dynamic core switching
US5951689A (en) Microprocessor power control system
US6317840B1 (en) Control of multiple equivalent functional units for power reduction
US5918058A (en) Routing of clock signals in a data processing circuit with a power saving mode of operation
US5787297A (en) Selective power-down for high performance CPU/system
US7647513B2 (en) Method and apparatus for improving responsiveness of a power management system in a computing device
US8120410B2 (en) Adaptive control of power supply for integrated circuits
US20060184809A1 (en) Information processing apparatus and control method for the same
US20130007494A1 (en) Managing processor-state transitions
US6194940B1 (en) Automatic clock switching
US6230279B1 (en) System and method for dynamically controlling processing speed of a computer in response to user commands
US5825674A (en) Power control for mobile electronics using no-operation instructions
US20110213947A1 (en) System and Method for Power Optimization
US20080067995A1 (en) System and method of power distribution control of an integrated circuit
US7529958B2 (en) Programmable power transition counter
US20070094525A1 (en) Dynamic power management in system on chips (SOC)
US20110145617A1 (en) System and method for controlling central processing unit power with guaranteed transient deadlines
US6240521B1 (en) Sleep mode transition between processors sharing an instruction set and an address space
US5432944A (en) Data processing system having a dynamically enabled input synchronizer for selectively minimizing power consumption
US5632039A (en) Circuit that automatically switches between supplying a microprocessor with a first voltage and a second voltage
US6348873B1 (en) Apparatus and method for user-mediated control of CPU temperature in notebook computers
US8024591B2 (en) Method of and apparatus for reducing power consumption within an integrated circuit