JP2003286097A - 半導体基板の製造方法 - Google Patents
半導体基板の製造方法Info
- Publication number
- JP2003286097A JP2003286097A JP2002089861A JP2002089861A JP2003286097A JP 2003286097 A JP2003286097 A JP 2003286097A JP 2002089861 A JP2002089861 A JP 2002089861A JP 2002089861 A JP2002089861 A JP 2002089861A JP 2003286097 A JP2003286097 A JP 2003286097A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- gan
- gaas
- single crystal
- semiconductor substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Crystals, And After-Treatments Of Crystals (AREA)
Abstract
ことができる半導体基板の製造方法を提供する。 【解決手段】Siから成る単結晶基板1の一主面上に、
非晶質もしくは多結晶のGaAsから成る第1GaAs
層2および単結晶GaAsから成る第2GaAs層5を
順次、成長させる工程(1)と、前記第2GaAs層5
上に、単結晶GaNから成るGaN層7,9を成長させ
る工程(2)と、前記第1GaAs層2及び第2GaA
s層5をエッチング液で選択的に浸蝕することによりG
aN層7,9を単結晶基板1より分離してGaN層7,
9から成る半導体基板を得る工程(3)とによって半導
体基板を製造する。
Description
導体から成り、半導体レーザや発光ダイオード用の基板
として好適に用いられる半導体基板の製造方法に関する
ものである。
記録・再生用光源、プリンタ用光源、ディスプレイ用光
源等として、青色等の短波長光を発する半導体発光装置
が注目を集めている。
置の基板材料には、例えばGaN(窒化ガリウム)等の
化合物半導体が用いられ、かかるGaN基板を得るため
の方法としては、有機金属化学気相成長(MOCVD)
法やハイドライド気相エピタキシャル成長(HVPE)
法等を採用し、サファイア、GaAs(ガリウム砒素)
等から成る単結晶基板上にGaNの単結晶をエピタキシ
ャル成長させるといった方法が知られている。
によってGaN基板を製造する際、単結晶基板がサファ
イアで形成されていると、サファイアは硬質で劈開性に
乏しいことから、素子の外形加工を容易にするために
は、素子を分離する前に単結晶基板の厚みを研磨等によ
ってできるだけ薄く削っておく必要がある。しかしなが
ら、単結晶基板の厚みは、通常、300μm〜500μ
mと比較的厚いことから、その研磨に長時間を要するこ
ととなり、半導体基板、並びにそれを用いた半導体装置
の生産性向上に供することが不可となる欠点を有してい
た。
されている場合、サファイアに比し研磨加工は容易であ
るものの、大きな単結晶基板を製作することが難しいた
め、得られるGaN基板の大きさにも制約を受ける不都
合があり、またこの場合、GaAsそのものを単結晶基
板として用いているために、単結晶基板上にGaNの単
結晶を従来周知の有機金属気相成長法等によって成長さ
せる際、単結晶基板中のAsが成膜時の熱等によって多
量に昇華し、成膜室内に充満するとともに、これらのA
sがGaN中に混入することによってGaNの特性が劣
化する欠点も有していた。
で、その目的は、大型で高品質のGaN基板を効率良く
製作することができる半導体基板の製造方法を提供する
ことにある。
造方法は、シリコンから成る単結晶基板の一主面上に、
非晶質もしくは多結晶のGaAsから成る第1GaAs
層および単結晶GaAsから成る第2GaAs層を順
次、成長させる工程(1)と、前記第2GaAs層上
に、単結晶GaNから成るGaN層を成長させる工程
(2)と、前記第1GaAs層及び第2GaAs層をエ
ッチング液で選択的に浸蝕することによりGaN層を単
結晶基板より分離してGaN層から成る半導体基板を得
る工程(3)と、を含むことを特徴とするものである。
記工程(2)において、前記GaN層の形成に先立っ
て、第2GaAs層上に非晶質もしくは多結晶のGa
N、或いはAlXGa1-XN(0<X≦1)から成る中間
層を形成し、該中間層上に前記GaN層を成長させるこ
とを特徴とするものである。
記工程(1)において、前記第1GaAs層の形成に先
立って、単結晶基板の一主面上に非晶質もしくは多結晶
のGaPから成るGaP層を形成し、該GaP層上に第
1GaAs層を成長させることを特徴とするものであ
る。
GaAs層及びGaN層を順次、エピタキシャル成長さ
せ、その後、硝酸系エッチング液等を用いてGaAs層
を選択的にエッチングすることによりGaN層を単結晶
基板より分離してGaN層から成る半導体基板を得るよ
うにしたものであり、この場合、研磨等のプロセスは一
切必要ないことから、結晶性に優れたGaN基板(転位
密度:1×107cm- 2以下)を比較的短時間で得るこ
とができ、半導体基板、並びにそれを用いた半導体装置
の生産性を向上させることが可能となる。
るSiは比較的大型に形成することができることから、
大型のSi基板を単結晶基板として用いることにより、
その上にエピタキシャル成長されるGaN層も単結晶基
板のサイズと同等の大きなものとなすことができ、これ
によって大きなサイズのGaN製半導体基板を得ること
が可能となる。
るSiはGaNをエピタキシャル成長させる際の熱等が
印加されても殆ど昇華することがなく、またGaN層の
下地として設けられる第1・第2GaAs層の厚みは僅
か数μm程度に極めて薄く形成しておけば良いことか
ら、これらGaAs層中のAsがGaNをエピタキシャ
ル成長させる際の熱等によって多量に昇華することもな
い。従って、As等の不純物が成膜室内に充満してGa
N中に多量に混入するといった不都合を有効に防止する
ことができ、高純度、高品質の単結晶GaNを得ること
が可能となる。
て詳細に説明する。図1(a)〜(e)は本発明の一実
施形態に係る半導体基板の製造方法を説明するための工
程毎の断面図であり、図中の1はSiから成る単結晶基
板、2は第1GaAs層、5は第2GaAs層、6は中
間層、7及び9はGaN層である。本実施形態において
は、単結晶GaNから成る半導体基板10を以下のプロ
セス(1)〜(3)によって製作する。
晶Siから成る単結晶基板1を準備し、次に図1(b)
に示す如く単結晶基板1の一主面上に非晶質GaAsか
ら成る第1GaAs層2および単結晶GaAsから成る
第2GaAs層5を順次、成長させる。
ルスキー法(引き上げ法)等を採用することによって単
結晶シリコンのインゴット(塊)を形成し、これを所定
厚み(300μm〜1000μm)にスライスした上、
表面を研磨することによって製作される。尚、単結晶基
板1は、後述するGaN層7,9の総厚みの3倍以上の
厚みに設定しておくことが好ましい。
As層5は、例えば従来周知の有機金属気相成長法等を
採用することによって形成され、第1GaAs層2は、
GaAsが通常結晶化する温度よりも低い温度、例えば
300℃〜450℃の温度で成長させることにより50
Å〜300Åの厚みに形成され、第2GaAs層5は例
えば550℃〜700℃の温度でエピタキシャル成長さ
せることによって0.5μm〜2μmの厚みに形成され
る。
As層5は、その上下に隣接する単結晶基板1ならびに
中間層6、GaN層7,9等と格子定数を合致させるた
めのものであり、これらのGaAs層2,5を単結晶基
板1−GaN層7,9間に介在させておくことにより格
子不整合を有効に防止することができる。
s層5の形成前に非晶質GaAsから成る第1GaAs
層2を形成するのは、第2GaAs層5の結晶性を上げ
るためであり、これによって第2GaAs層5の転位密
度を1×107cm-2以下に抑えることができる。
せるには、第1GaAs層2の形成後、単結晶基板1及
び第1GaAs層2に対し熱サイクルアニールを施し、
転位の多くを第1GaAs層2内に閉じ込めてしまうこ
とが好ましく、また第2GaAs層5のエピタキシャル
成長を開始する直前、もしくは第2GaAs層5の成長
途中で歪み層を介在させるようにすれば、歪み層との界
面で転位の一部を止めることができ、これによっても第
2GaAs層5の結晶品質を向上させることができる。
先立って、単結晶基板1の一主面上に非晶質もしくは多
結晶のGaPから成るGaP層を形成し、該GaP層上
に第1GaAs層2を成長させるようにすれば、第1G
aAs層2及び第2GaAs層5の品質をより良好なも
のとなすことができる利点もある。従って、単結晶基板
1の一主面上に、まず非晶質もしくは多結晶のGaPか
ら成るGaP層を形成し、該GaP層上に第1GaAs
層2および第2GaAs層5を順次、成長させるように
することが好ましい。
aAs層5上に、非晶質もしくは多結晶のGaN、或い
はAlXGa1-XN(0<X≦1)から成る中間層6を形
成し、しかる後、図1(d)に示す如く中間層6上に単
結晶GaNから成るGaN層7,9を成長させる。前記
中間層6は、先に述べた第1GaAs層2と同様の理
由、即ち、その上にエピタキシャル成長されるGaN層
7,9の結晶性を良好となすために設けられた層であ
り、例えば非晶質のGaNにより形成する場合、従来周
知の有機金属気相成長法等を採用し、GaNが結晶化す
る温度よりも低い温度(例えば400℃〜600℃)で
GaNを成長させることによって50Å〜300Åの厚
みに形成され、その後、熱サイクルアニールが施され
る。
aN層7,9中に拡散しようとするのを中間層6で良好
に遮断することができるため、GaN層7,9の不純物
濃度は低く抑えられ、GaN層7,9の結晶性をより良
好になすことができる。
層7と第2のGaN層9の2層で構成され、両GaN層
7,9の間にはSiO2から成る選択成長マスク8が介
在されている。
層9は、例えば従来周知の有機金属気相成長法等を採用
し、第2GaAs層5の上面に800℃〜1100℃の
温度で第1のGaN層7を0.2μm〜1μm、また第
1のGaN層7と同じ温度条件で第2GaN層9を80
μm〜300μmの厚みに順次、エピタキシャル成長さ
せることによって形成される。
N層9の結晶品質を上げるために設けられたもので、選
択成長マスク8上では選択成長マスク8全体を覆うよう
にして単結晶GaNが横方向に成長することから第2の
GaN層9の欠陥密度を飛躍的に減少させることができ
る。かかる選択成長マスク8は、例えば従来周知のスパ
ッタリングやフォトエッチングにより0.1μm〜0.
3μmの厚みで所定パターンに形成される。
aNをエピタキシャル成長させる際の熱等が印加されて
も殆ど昇華することがなく、またGaN層7,9の下地
として設けられる第1・第2GaAs層2,5の厚みは
僅か数μm程度に極めて薄く形成しておけば良いことか
ら、これらGaAs層2,5中のAsがGaNをエピタ
キシャル成長させる際の熱等によって多量に昇華するこ
ともない。従って、As等の不純物が成膜室内に充満し
てGaN層7,9中に多量に混入するといった不都合を
有効に防止することができ、高純度、高品質の単結晶G
aNを得ることが可能である。
(3)の工程で単結晶基板1から分離された後、単板で
の取り扱いが容易となるように50μm以上の厚みに形
成しておくことが好ましい。
く、第1GaAs層2及び第2GaAs層5を所定のエ
ッチング液で選択的に浸蝕することによりGaN層7,
9を単結晶基板1より分離する。
のエッチング液が用いられ、かかるエッチング液に
(2)の工程で得た積層体を所定時間浸漬することによ
って第1GaAs層2及び第2GaAs層5が選択的に
浸蝕され、これによってGaN層7,9が中間層6と共
に単結晶基板1より分離されて、GaN層7,9及び中
間層6から成る半導体基板が得られる。
体基板の一部として用いても良いし、研磨等によって完
全に削り取ってしまっても構わない。
ば、大型基板の製造が比較的容易なSi製の単結晶基板
1上にGaAs層2,5及びGaN層7,9を順次、エ
ピタキシャル成長させ、その後、硝酸系エッチング液等
を用いてGaAs層2,5を選択的にエッチングするこ
とによりGaN層7,9を単結晶基板1より中間層6と
共に分離してGaN層7,9を含む半導体基板を得るよ
うにしたことから、研磨等のプロセスは一切不要で、結
晶性に優れたGaN基板(転位密度:1×10 7cm-2
以下)を比較的短時間で得ることができ、半導体基板、
並びにそれを用いた半導体装置の生産性を向上させるこ
とが可能となる。
晶基板1の材質にSiが用いられており、かかるSi製
の単結晶基板1は比較的大型に形成することができるこ
とから、その上にエピタキシャル成長されるGaN層
7,9も単結晶基板1のサイズと同等の大きなものにな
すことができ、これによって大きなサイズのGaN製半
導体基板を得ることが可能である。
ものではなく、本発明の要旨を逸脱しない範囲において
種々の変更、改良等が可能である。
2,5やGaN層7,9を成長させるのに有機金属気相
成長法を採用したが、これに代えて、分子線エピタキシ
ー(Molecular Beam Epitaxy)法等の他の成長法を採用
しても構わない。
8の形成にスパッタリングを採用するようにしたが、こ
れに代えて、プラズマCVD法等の他の薄膜形成技術を
採用しても構わない。
1GaAs層2及び第2GaAs層5をエッチングする
のに硝酸系のエッチング液を用いるようにしたが、第1
GaAs層2と第2GaAs層5とを選択的にエッチン
グできるエッチング液であれば、塩酸系エッチング液等
の他のエッチング液を用いても構わない。
にGaAs層及びGaN層を順次、エピタキシャル成長
させ、その後、硝酸系エッチング液等を用いてGaAs
層を選択的にエッチングすることによりGaN層を単結
晶基板より分離してGaN層から成る半導体基板を得る
ようにしたものであり、この場合、研磨等のプロセスは
一切必要ないことから、結晶性に優れたGaN基板(転
位密度:1×107cm- 2以下)を比較的短時間で得る
ことができ、半導体基板、並びにそれを用いた半導体装
置の生産性を向上させることが可能となる。
Siが用いられており、かかるSi製の単結晶基板は比
較的大型に形成することができることから、その上にエ
ピタキシャル成長されるGaN層も単結晶基板のサイズ
と同等の大きなものになすことができ、これによって大
きなサイズのGaN製半導体基板を得ることが可能とな
る。
るSiはGaNをエピタキシャル成長させる際の熱等が
印加されても殆ど昇華することがなく、またGaN層の
下地として設けられる第1・第2GaAs層の厚みは僅
か数μm程度に極めて薄く形成しておけば良いことか
ら、これらGaAs層中のAsがGaNをエピタキシャ
ル成長させる際の熱等によって多量に昇華することもな
い。従って、As等の不純物が成膜室内に充満してGa
N中に多量に混入するといった不都合を有効に防止する
ことができ、高純度、高品質の単結晶GaNを得ること
が可能となる。
導体基板の製造方法を説明するための工程毎の断面図で
ある。
Claims (3)
- 【請求項1】Siから成る単結晶基板の一主面上に、非
晶質もしくは多結晶のGaAsから成る第1GaAs層
および単結晶GaAsから成る第2GaAs層を順次、
成長させる工程(1)と、 前記第2GaAs層上に、単結晶GaNから成るGaN
層を成長させる工程(2)と、 前記第1GaAs層及び第2GaAs層をエッチング液
で選択的に浸蝕することによりGaN層を単結晶基板よ
り分離してGaN層から成る半導体基板を得る工程
(3)と、を含む半導体基板の製造方法。 - 【請求項2】前記工程(2)において、前記GaN層の
形成に先立って、第2GaAs層上に非晶質もしくは多
結晶のGaN、或いはAlXGa1-XN(0<X≦1)か
ら成る中間層を形成し、該中間層上に前記GaN層を成
長させることを特徴とする請求項1に記載の半導体基板
の製造方法。 - 【請求項3】前記工程(1)において、前記第1GaA
s層の形成に先立って、単結晶基板の一主面上に非晶質
もしくは多結晶のGaPから成るGaP層を形成し、該
GaP層上に第1GaAs層を成長させることを特徴と
する請求項1に記載の半導体基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002089861A JP4126452B2 (ja) | 2002-03-27 | 2002-03-27 | 半導体基板の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002089861A JP4126452B2 (ja) | 2002-03-27 | 2002-03-27 | 半導体基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003286097A true JP2003286097A (ja) | 2003-10-07 |
JP4126452B2 JP4126452B2 (ja) | 2008-07-30 |
Family
ID=29235330
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002089861A Expired - Fee Related JP4126452B2 (ja) | 2002-03-27 | 2002-03-27 | 半導体基板の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4126452B2 (ja) |
-
2002
- 2002-03-27 JP JP2002089861A patent/JP4126452B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP4126452B2 (ja) | 2008-07-30 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101154747B1 (ko) | 희생층 상에 헤테로에피택시에 의해 ⅲ족 질화물을포함하는 자립 기판을 제조하는 방법 | |
JP5371430B2 (ja) | 半導体基板並びにハイドライド気相成長法により自立半導体基板を製造するための方法及びそれに使用されるマスク層 | |
CN102257189B (zh) | 低缺陷密度的独立式氮化镓基底的制造以及由其制造的器件 | |
US6693021B1 (en) | GaN single crystal substrate and method of making the same | |
JP3886341B2 (ja) | 窒化ガリウム結晶基板の製造方法及び窒化ガリウム結晶基板 | |
JP5607781B2 (ja) | 大面積で均一な低転位密度GaN基板およびその製造プロセス | |
US7235462B2 (en) | Methods for fabricating a substrate | |
JP4581490B2 (ja) | Iii−v族窒化物系半導体自立基板の製造方法、及びiii−v族窒化物系半導体の製造方法 | |
TWI437637B (zh) | 利用自我分裂來製造氮化鎵單晶基板的方法 | |
US20070138505A1 (en) | Low defect group III nitride films useful for electronic and optoelectronic devices and methods for making the same | |
US20090087937A1 (en) | Method for manufacturing nitride based single crystal substrate and method for manufacturing nitride based light emitting diode using the same | |
JP2001122693A (ja) | 結晶成長用下地基板およびこれを用いた基板の製造方法 | |
JP4127463B2 (ja) | Iii族窒化物系化合物半導体の結晶成長方法及びiii族窒化物系化合物半導体発光素子の製造方法 | |
JP2008277841A (ja) | Iii−v族窒化物系半導体基板の製造方法 | |
JP4150527B2 (ja) | 結晶の製造方法 | |
JP5065625B2 (ja) | GaN単結晶基板の製造方法 | |
JP2003073197A (ja) | 半導体結晶の製造方法 | |
JPH1179897A (ja) | 窒化ガリウム厚膜の結晶成長方法 | |
US7112243B2 (en) | Method for producing Group III nitride compound semiconductor | |
JP2001274093A (ja) | 半導体基材及びその製造方法 | |
JP4126452B2 (ja) | 半導体基板の製造方法 | |
JP2003171200A (ja) | 化合物半導体の結晶成長法、及び化合物半導体装置 | |
JP2002211999A (ja) | Iii族窒化物系化合物半導体の結晶成長基板の製造方法 | |
JP2002231640A (ja) | 窒化ガリウム基板及びその製造方法 | |
JP2696928B2 (ja) | ヘテロエピタキシャル成長方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20040914 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061225 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070925 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20071120 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20080403 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20080426 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110523 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120523 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130523 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140523 Year of fee payment: 6 |
|
LAPS | Cancellation because of no payment of annual fees |