JP2003273259A - Semiconductor device and manufacturing method thereof - Google Patents

Semiconductor device and manufacturing method thereof

Info

Publication number
JP2003273259A
JP2003273259A JP2002075861A JP2002075861A JP2003273259A JP 2003273259 A JP2003273259 A JP 2003273259A JP 2002075861 A JP2002075861 A JP 2002075861A JP 2002075861 A JP2002075861 A JP 2002075861A JP 2003273259 A JP2003273259 A JP 2003273259A
Authority
JP
Japan
Prior art keywords
semiconductor chip
plate member
semiconductor device
fillet
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2002075861A
Other languages
Japanese (ja)
Inventor
Naoko Yamaguchi
直子 山口
Hideo Aoki
秀夫 青木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2002075861A priority Critical patent/JP2003273259A/en
Publication of JP2003273259A publication Critical patent/JP2003273259A/en
Withdrawn legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73253Bump and layer connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92Specific sequence of method steps
    • H01L2224/921Connecting a surface with connectors of different types
    • H01L2224/9212Sequential connecting processes
    • H01L2224/92122Sequential connecting processes the first connecting process involving a bump connector
    • H01L2224/92125Sequential connecting processes the first connecting process involving a bump connector the second connecting process involving a layer connector

Landscapes

  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

<P>PROBLEM TO BE SOLVED: To improve the reliability of a semiconductor device and its manufacturing method wherein it has a flip-chip connection structure and a plate member is bonded to the back surface of its semiconductor chip. <P>SOLUTION: The semiconductor device has a semiconductor chip having externally connecting electrodes, a wiring board for subjecting the semiconductor chip to a flip-chip connection therewith via the externally connecting electrodes, a plate member provided on the opposite side of the semiconductor chip to the side of providing the wiring board which has inclined edge surfaces to both side surfaces of the semiconductor chip, and a bonding layer whereby the semiconductor chip and the plate member are bonded to each other. Since the plate member provided on the back surface of the semiconductor chip via the bonding layer has the inclined edge surfaces on both the side surfaces of the semiconductor chip, filets formed by the bonding layer which are extruded from the back surface of the semiconductor chip are easy to be formed between the inclined edge surfaces and both the side surfaces of the semiconductor chip. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、フリップチップ接
続構造を有しかつ半導体チップ背面にその保護などを目
的として板部材が貼付された半導体装置およびその製造
方法に係り、特に、使用時の信頼性を向上するのに適す
る半導体装置およびその製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor device having a flip chip connection structure and a plate member attached to the back surface of the semiconductor chip for the purpose of protecting the semiconductor device, and a method for manufacturing the same, and more particularly to reliability during use. TECHNICAL FIELD The present invention relates to a semiconductor device suitable for improving the property and a manufacturing method thereof.

【0002】[0002]

【従来の技術】半導体チップの背面にその保護などの目
的のため板部材が貼付されたフリップチップ接続構造を
有する半導体装置について、その構造と製造方法を図6
を参照して説明する。同図は、このような半導体装置の
構造と製造方法を説明するための図である。
2. Description of the Related Art A semiconductor device having a flip chip connection structure in which a plate member is attached to the back surface of a semiconductor chip for the purpose of protecting the semiconductor chip is shown in FIG.
Will be described with reference to. This figure is a diagram for explaining the structure and manufacturing method of such a semiconductor device.

【0003】図6(a)は、半導体チップ63が配線板
61にフリップチップ接続された構造の一例を断面で示
す模式図である。すなわち、半導体チップ63の機能面
には外部接続用のパッド64が形成されており、パッド
64上にはさらに突起電極65(バンプ)があらかじめ
形設されている。突起電極65は、配線板61面上に形
成された半導体チップ接続用のランド62に位置を合わ
せられて接触され、さらに加熱・加圧することより電気
的・機械的に接合される。
FIG. 6A is a schematic view showing in cross section an example of a structure in which a semiconductor chip 63 is flip-chip connected to a wiring board 61. That is, the pads 64 for external connection are formed on the functional surface of the semiconductor chip 63, and the bump electrodes 65 (bumps) are formed in advance on the pads 64. The protruding electrode 65 is aligned and brought into contact with a land 62 for connecting a semiconductor chip formed on the surface of the wiring board 61, and is electrically and mechanically joined by further heating and pressing.

【0004】半導体チップ63と配線板61との間隙に
は、このあと、充填樹脂66(アンダーフィル樹脂)が
液状態で充填され、これにより電気的・機械的接続部分
が大気と遮断され封止される。液状態の充填樹脂66
は、さらに例えば熱で硬化される。ここで、充填樹脂6
6は、十分な充填状態および機械的強度を得るために半
導体チップ63と配線板61との間からはみ出すように
通常形成される。はみ出し部分66aは、フィレットと
呼ばれる(以後、フィレット66aという。)。
The gap between the semiconductor chip 63 and the wiring board 61 is then filled with a filling resin 66 (underfill resin) in a liquid state, whereby the electrical / mechanical connection portion is shielded from the atmosphere and sealed. To be done. Filling resin 66 in liquid state
Is further cured, for example by heat. Here, the filling resin 6
6 is usually formed so as to protrude from between the semiconductor chip 63 and the wiring board 61 in order to obtain a sufficient filling state and mechanical strength. The protruding portion 66a is called a fillet (hereinafter referred to as a fillet 66a).

【0005】このようなフリップチップ接続構造を有す
る半導体装置では、半導体チップ63の保護や放熱、ま
た接続構造全体としての反り防止などのため、半導体チ
ップ63の背面(機能面と反対側の面)に板部材が貼付
されたものが用いられている。かかる板部材の貼付は、
例えば、次のようにして行なうことができる。
In the semiconductor device having such a flip-chip connection structure, in order to protect the semiconductor chip 63, dissipate heat, and prevent warpage of the entire connection structure, the back surface of the semiconductor chip 63 (the surface opposite to the functional surface). The one to which the plate member is attached is used. The attachment of such a plate member,
For example, it can be performed as follows.

【0006】まず、図6(a)に示すように、フリップ
チップ接続が終了した半導体チップ63の背面に液状、
ペースト状、またはシート状などの接着樹脂67を付着
させる。次に、図6(b)に示すように、例えばアルミ
ニウムや銅を主材料とした板部材68を半導体チップ6
3の背面にマウントする。そして、接着樹脂67を例え
ば熱で可塑化かつ硬化させ接着層67aを形成する。こ
こで、接着層67aは、半導体チップ63と板部材68
との間隙から、通常、はみ出しを生じる。はみ出し部分
67bは、充填樹脂66の場合と同様にフィレットと呼
ばれる(以後、フィレット67bという。)。
First, as shown in FIG. 6A, a liquid is formed on the back surface of the semiconductor chip 63 after the flip chip connection.
An adhesive resin 67 in the form of paste or sheet is attached. Next, as shown in FIG. 6B, the plate member 68 mainly made of aluminum or copper is attached to the semiconductor chip 6 as shown in FIG.
Mount on the back of 3. Then, the adhesive resin 67 is plasticized and cured by, for example, heat to form the adhesive layer 67a. Here, the adhesive layer 67a includes the semiconductor chip 63 and the plate member 68.
Protrusions usually occur from the gap between and. The protruding portion 67b is called a fillet as in the case of the filling resin 66 (hereinafter referred to as fillet 67b).

【0007】[0007]

【発明が解決しようとする課題】以上説明した半導体装
置では、その構造に起因して次のような点で信頼性を向
上する余地がある。一つは、接着樹脂67によるフィレ
ット67bの形成が、必ずしも半導体チップ63の回り
に均等にはなされないことである。これは、図6(c)
に示すように、板部材68のマウント位置が半導体チッ
プ63の縦(x)または横(y)方向に対して精密な意
味では、多少なりともずれることが原因である。このよ
うなずれが生じると、板部材68面の方向に半導体チッ
プ63の側面から広がるフィレット67bの長さが各辺
で必然的に異なる。
In the semiconductor device described above, there is room for improving reliability in the following points due to its structure. One is that the formation of the fillet 67b with the adhesive resin 67 is not necessarily performed evenly around the semiconductor chip 63. This is shown in Fig. 6 (c).
In the precise sense, the mounting position of the plate member 68 with respect to the vertical (x) or horizontal (y) direction as shown in FIG. When such a displacement occurs, the length of the fillet 67b extending from the side surface of the semiconductor chip 63 in the direction of the surface of the plate member 68 inevitably differs on each side.

【0008】半導体チップ63各辺におけるフィレット
67bのこのような不均一な形成は、構造体全体におけ
る熱膨張・収縮を繰り返すときの応力バランスを崩すこ
とになる。したがって、温度サイクル試験の結果に影響
する。
Such non-uniform formation of the fillet 67b on each side of the semiconductor chip 63 breaks the stress balance during repeated thermal expansion and contraction of the entire structure. Therefore, it affects the results of the temperature cycle test.

【0009】また、接着樹脂67によるフィレット67
bの形成が、半導体チップ63の回りに均等になされな
いという意味では、図6(d)に示すように、板部材6
8が半導体チップ63の面(xy面)に対して回転
(θ)方向にずれてマウントされる場合も同様である。
したがって、この場合も、構造体全体において熱膨張・
収縮を繰り返すときの応力バランスをが崩れることにな
り、温度サイクル試験の結果に影響する。
A fillet 67 made of an adhesive resin 67 is also provided.
In the sense that b is not formed uniformly around the semiconductor chip 63, as shown in FIG.
The same applies to the case where 8 is mounted while being displaced in the rotation (θ) direction with respect to the surface (xy surface) of the semiconductor chip 63.
Therefore, also in this case, thermal expansion /
The stress balance will be lost during repeated contraction, which will affect the results of the temperature cycle test.

【0010】なお、図6(c)、(d)に示すようなマ
ウント位置のずれは、製造装置であるマウンタの位置合
わせ精度を向上すれば改善できるが、装置として廉価は
望めずまた位置合わせに要する時間から生産性にも影響
する。
The displacement of the mount position as shown in FIGS. 6 (c) and 6 (d) can be improved by improving the alignment accuracy of the mounter which is a manufacturing device, but the cost of the device is not expected and the alignment can be performed. It also affects productivity from the time required for.

【0011】また、この構造に特有の信頼性劣化を改善
するため考慮すべきもう一つは、接着樹脂67によるフ
ィレット67bが、半導体チップ63の側面に回り込ん
で安定には形成されないことである。これを図6(e)
を用いて説明する。図6(e)は、図6(c)のG−G
a断面を示す図である。図6(e)に示すように、フィ
レット67bは、ほぼ、板部材68の側に限られて形成
され、半導体チップ63の側面に及んではほとんど形成
されない。これは、主に、板部材68の形状と、板部材
68と半導体チップ63の材質の違いとによると考えら
れる。
Another point to be considered in order to improve the reliability deterioration peculiar to this structure is that the fillet 67b made of the adhesive resin 67 wraps around the side surface of the semiconductor chip 63 and is not stably formed. . This is shown in FIG.
Will be explained. FIG. 6 (e) is GG of FIG. 6 (c).
It is a figure which shows a cross section. As shown in FIG. 6E, the fillet 67b is formed almost exclusively on the plate member 68 side, and is hardly formed on the side surface of the semiconductor chip 63. It is considered that this is mainly due to the shape of the plate member 68 and the difference in material between the plate member 68 and the semiconductor chip 63.

【0012】したがって、接着層67aにかかわらず、
半導体チップ63の側面はむき出し状態になり易い。こ
の傾向は、半導体チップ63の角(側面同士が形成する
辺)においてはフィレット形成に供給される接着層67
aの量が相対的に少なくなるので特に顕著である。ま
た、接着樹脂67の付着量のばらつきによってもフィレ
ット67bの形成がばらつくので露出が発生しやすい。
このような半導体チップ63の側面(特に角)の露出状
態は、半導体チップ63への応力集中の原因になる。そ
のため、温度サイクル試験の結果に影響する。
Therefore, regardless of the adhesive layer 67a,
The side surface of the semiconductor chip 63 is likely to be exposed. This tendency is that the adhesive layer 67 supplied for fillet formation is formed at the corners of the semiconductor chip 63 (sides formed by the side surfaces).
This is particularly remarkable because the amount of a is relatively small. Further, since the formation of the fillet 67b also varies due to the variation in the amount of the adhesive resin 67 attached, the exposure is likely to occur.
The exposed state of the side surface (particularly the corner) of the semiconductor chip 63 causes stress concentration on the semiconductor chip 63. Therefore, the result of the temperature cycle test is affected.

【0013】なお、これらの事項以外にも、板部材68
への接着樹脂67の異常なはみ出しや這い上がりが生じ
ることもあり、これらの場合には、構造体としての外形
異常として収率の悪化になる。さらには、板部材68が
平板のため反りや曲がりが生じやすく同様に収率の悪化
につながる。
In addition to these matters, the plate member 68
There is a case where the adhesive resin 67 abnormally squeezes out or creeps up, and in these cases, the outer shape of the structure is abnormal and the yield is deteriorated. Further, since the plate member 68 is a flat plate, it is likely to be warped or bent, which similarly leads to a decrease in yield.

【0014】以上説明のように、従来の構造では、板部
材のマウント位置ずれによってフィレットの形成が半導
体チップの各辺で均一ではなく応力バランスの崩れが生
じ得る。また、半導体チップの側面(特に角)を覆うよ
うなフィレットの形成がほとんどされず、応力の集中を
生み得る。これらは、更なる信頼性向上に対する妨げに
なっていると考えられる。
As described above, in the conventional structure, due to the displacement of the mounting position of the plate member, the fillet formation is not uniform on each side of the semiconductor chip, and the stress balance may be lost. In addition, a fillet that covers the side surface (particularly, a corner) of the semiconductor chip is hardly formed, which may cause stress concentration. These are considered to be obstacles to further improvement of reliability.

【0015】本発明は、上記のような事情を考慮したな
されたもので、フリップチップ接続構造を有しかつ半導
体チップ背面にその保護などを目的として板部材が貼付
された半導体装置およびその製造方法において、信頼性
を向上することが可能な半導体装置およびその製造方法
を提供することを目的とする。
The present invention has been made in consideration of the above circumstances, and has a flip chip connection structure and a semiconductor device in which a plate member is attached to the back surface of a semiconductor chip for the purpose of protecting the same and a manufacturing method thereof. An object of the present invention is to provide a semiconductor device capable of improving reliability and a manufacturing method thereof.

【0016】[0016]

【課題を解決するための手段】上記の課題を解決するた
め、本発明に係る半導体装置は、外部接続用電極を有す
る半導体チップと、前記外部接続用電極を介して前記半
導体チップにフリップチップ接続された配線板と、前記
半導体チップの前記配線板が配される側とは反対側に設
けられ、前記半導体チップの側面に向かって傾いた面を
有する板部材と、前記半導体チップと前記板部材とを接
着する接着層とを具備することを特徴とする。
In order to solve the above-mentioned problems, a semiconductor device according to the present invention has a semiconductor chip having an electrode for external connection, and a flip-chip connection to the semiconductor chip via the electrode for external connection. And a plate member having a surface inclined to the side surface of the semiconductor chip, the plate member being provided on the side opposite to the side of the semiconductor chip on which the wiring plate is arranged, and the semiconductor chip and the plate member. And an adhesive layer for adhering to each other.

【0017】半導体チップの背面に接着層を介して配設
される板部材に、半導体チップの側面に向かって傾いた
面が設けられる。このような傾斜面により、接着層が半
導体チップの背面からはみ出して形成されるフィレット
は、傾斜面と半導体チップの側面との間に形成されやす
くなる。
A plate member provided on the back surface of the semiconductor chip via an adhesive layer is provided with a surface inclined toward the side surface of the semiconductor chip. With such an inclined surface, the fillet formed by the adhesive layer protruding from the back surface of the semiconductor chip is easily formed between the inclined surface and the side surface of the semiconductor chip.

【0018】したがって、半導体チップの側面を覆うよ
うなフィレットを形成することが容易になり、形成され
たフィレットにより半導体チップへの応力集中が軽減さ
れる。また、フィレットとしてより安定な形状を得るこ
とができるので、応力バランスの崩れも生じにくくな
る。よって、信頼性を向上することができる。
Therefore, it becomes easy to form a fillet that covers the side surface of the semiconductor chip, and the concentration of stress on the semiconductor chip is reduced by the formed fillet. Further, since a more stable shape can be obtained as the fillet, the stress balance is less likely to be lost. Therefore, the reliability can be improved.

【0019】なお、板部材には、銅、アルミニウム、ス
テンレス鋼(SUS)などを主材料として用いることが
できる。配線板には、樹脂を用いたもの(リジッドある
いはフレキシブルのもの)、セラミック製のものいずれ
も用いることができる。また、配線板を半導体チップの
パッケージとして機能させる場合には、半導体チップが
フリップチップ接続された面とは反対側の配線板の面に
各種の周知の外部接続端子(例えば、BGA:ボールグ
リッドアレーやLGA:ランドグリッドアレーなど)を
設けるようにすることができる。
The plate member may be made of copper, aluminum, stainless steel (SUS) or the like as a main material. The wiring board may be made of resin (rigid or flexible) or ceramic. When the wiring board is made to function as a package of semiconductor chips, various well-known external connection terminals (for example, BGA: ball grid array) are provided on the surface of the wiring board opposite to the surface on which the semiconductor chips are flip-chip connected. Or LGA: land grid array, etc.) can be provided.

【0020】また、本発明に係る半導体装置の製造方法
は、半導体チップの配線板が配される側とは反対側に液
状またはペースト状の接着剤を付着させる工程と、前記
付着された接着剤を介して前記半導体チップの側面に向
かって傾いた面を有する板部材を前記半導体チップに貼
付する工程とを具備することを特徴とする。
Further, the method of manufacturing a semiconductor device according to the present invention comprises a step of adhering a liquid or paste adhesive to the side of the semiconductor chip opposite to the side where the wiring board is arranged, and the attached adhesive. And a plate member having a surface inclined toward the side surface of the semiconductor chip through the step of attaching the plate member to the semiconductor chip.

【0021】この製造方法は、上記の半導体装置を製造
するものである。この場合、フリップチップ接続する工
程は、周知の種々の方法を用いることができる。
This manufacturing method is for manufacturing the above semiconductor device. In this case, various well-known methods can be used for the step of flip-chip connection.

【0022】[0022]

【発明の実施の形態】本発明の実施態様として、前記接
着層は、前記半導体チップの側面同士が形成する辺の一
部を覆うようにはみ出して形成されている。接着層によ
るフィレットが半導体チップの側面に形成されやすいと
いう特徴から、さらに半導体チップの側面同士が形成す
る辺(つまり半導体チップの角)にも及んでフィレット
を形成するものである。これにより、さらに半導体チッ
プに対する応力集中を軽減し信頼性を向上することがで
きる。
As an embodiment of the present invention, the adhesive layer is formed so as to protrude so as to cover a part of sides formed by the side surfaces of the semiconductor chip. Since the fillet by the adhesive layer is easily formed on the side surface of the semiconductor chip, the fillet is further formed over the side formed by the side surfaces of the semiconductor chip (that is, the corner of the semiconductor chip). As a result, stress concentration on the semiconductor chip can be further reduced and reliability can be improved.

【0023】また、本発明の実施態様として、前記接着
層は、硬化する前の状態が液状の硬化樹脂である。液状
であると、板部材を半導体チップ上にマウントしたとき
に、板部材の形状とあいまって液体の表面張力によりマ
ウント位置ずれが補正される。よって、形成されるフィ
レットがより均一化され信頼性向上につながる。
In an embodiment of the present invention, the adhesive layer is a cured resin which is in a liquid state before being cured. When it is liquid, when the plate member is mounted on the semiconductor chip, the mounting position shift is corrected by the surface tension of the liquid together with the shape of the plate member. Therefore, the formed fillets are made more uniform and the reliability is improved.

【0024】また、本発明の実施態様として、前記半導
体チップと前記配線板との間を充填する充填樹脂をさら
に具備し、前記半導体チップは、その側面および前記側
面同士が形成する辺(以下では、側面と側面同士が形成
する辺をまとめて「側面等」という。)が前記充填樹脂
のはみ出し部分と前記接着層のはみ出し部分とにより覆
われている。半導体チップの側面等のうち配線板に近い
部分が、半導体チップと配線板との間を充填する充填樹
脂により覆われ、半導体チップの側面等のうち板部材に
近い部分が、板部材の接着層により覆われる。これによ
り半導体チップの側面等をすべて覆うことが可能にな
り、より半導体チップへの応力集中を軽減することがで
きる。よってさらに信頼性向上が達成される。
Further, as an embodiment of the present invention, it further comprises a filling resin filling a space between the semiconductor chip and the wiring board, and the semiconductor chip has a side surface and a side formed between the side surfaces (hereinafter, referred to as a side surface). , The sides formed by the side surfaces and the side surfaces are collectively referred to as a “side surface or the like”) are covered by the protruding portion of the filling resin and the protruding portion of the adhesive layer. A portion of the side surface of the semiconductor chip close to the wiring board is covered with a filling resin filling the space between the semiconductor chip and the wiring board, and a portion of the side surface of the semiconductor chip close to the plate member is an adhesive layer of the plate member. Covered by. As a result, it becomes possible to cover the side surfaces and the like of the semiconductor chip, and the stress concentration on the semiconductor chip can be further reduced. Therefore, further improvement in reliability is achieved.

【0025】また、本発明の実施態様として、前記半導
体チップの側面に向かって傾いた前記板部材の前記面
は、前記充填樹脂の前記はみ出し部分の表面とほぼ平行
である。このような配置関係になるように板部材の傾斜
面を設けることにより、接着層によるフィレットを安定
かつ容易に形成することができる。
Further, as an embodiment of the present invention, the surface of the plate member inclined toward the side surface of the semiconductor chip is substantially parallel to the surface of the protruding portion of the filling resin. By providing the inclined surface of the plate member so as to have such an arrangement relationship, the fillet by the adhesive layer can be stably and easily formed.

【0026】また、本発明の実施態様として、前記板部
材は、前記半導体チップに対向する面に突起が形成され
ている。板部材にこのような突起を形成することによ
り、板部材と半導体チップとの間隙の体積を所定に制御
することが可能になり、接着層のうちフィレット形成に
割り当てられる分量もより一定になる。よって、フィレ
ット形成がばらつきなく均一になされ、より信頼性を向
上する。
Further, according to an embodiment of the present invention, the plate member has a protrusion formed on a surface facing the semiconductor chip. By forming such protrusions on the plate member, it is possible to control the volume of the gap between the plate member and the semiconductor chip to a predetermined level, and the amount of the adhesive layer allocated to fillet formation becomes more constant. Therefore, the fillet formation is made uniform without variation, and the reliability is further improved.

【0027】また、本発明の実施態様として、前記接着
層は、粒状物を含む。接着層に粒状物を含むようにする
ことで、上記と同様に、板部材と半導体チップとの間隙
の体積を所定に制御することが可能になり、接着層のう
ちフィレット形成に割り当てられる分量もより一定にな
る。よって、フィレット形成がばらつきなく均一になさ
れ、より信頼性を向上する。
Further, as an embodiment of the present invention, the adhesive layer contains particles. By including the particulate matter in the adhesive layer, it becomes possible to control the volume of the gap between the plate member and the semiconductor chip to a predetermined level as in the above, and the amount of the adhesive layer that is allocated to fillet formation. It will be more constant. Therefore, the fillet formation is made uniform without variation, and the reliability is further improved.

【0028】また、本発明の実施態様として、前記板部
材は、前記半導体チップの側面に向かって傾いた前記面
のその傾き角が20°以上80°未満である。このよう
な角度にすることにより、板部材を半導体チップ上にマ
ウントしたときに、マウント位置ずれ補正効果を副作用
なくより引き出すことができる。
Further, as an embodiment of the present invention, in the plate member, the inclination angle of the surface inclined toward the side surface of the semiconductor chip is 20 ° or more and less than 80 °. With such an angle, when the plate member is mounted on the semiconductor chip, it is possible to further bring out the effect of correcting the mount position deviation without side effects.

【0029】また、本発明の実施態様として、前記板部
材は、前記半導体チップの側面に向かって傾いた前記面
を除く平坦部分の大きさが、前記半導体チップの裏面大
きさを基準として縦横とも−0.2mm以上+0.5m
m以下である。このような大きさにすることにより、板
部材を半導体チップ上にマウントしたときに、マウント
位置ずれ補正効果を副作用なくより引き出すことができ
る。
Further, as an embodiment of the present invention, in the plate member, the size of a flat portion excluding the surface inclined toward the side surface of the semiconductor chip is set in both vertical and horizontal directions with reference to the size of the back surface of the semiconductor chip. -0.2 mm or more +0.5 m
m or less. With such a size, when the plate member is mounted on the semiconductor chip, the effect of correcting the mount position deviation can be further obtained without any side effect.

【0030】以下では本発明の実施形態を図面を参照し
ながら説明する。
Embodiments of the present invention will be described below with reference to the drawings.

【0031】図1は、本発明の一実施形態に係る半導体
装置の製造工程を示す模式的なプロセス図である。同図
において(a)から(e)に向かってプロセスが進行す
る。
FIG. 1 is a schematic process diagram showing a manufacturing process of a semiconductor device according to an embodiment of the present invention. In the figure, the process progresses from (a) to (e).

【0032】まず、図1(a)に示すように、半導体チ
ップ13をフリップチップ接続するためのランド12を
備えた配線板11と、パッド14を備えバッド14上に
突起電極15(バンプ)が形設された半導体チップ13
とを向かい合わせ位置決めして配置する。突起電極15
の形設には、金や半田を用いた周知の方法を用いてよ
い。
First, as shown in FIG. 1A, a wiring board 11 having a land 12 for flip-chip connecting a semiconductor chip 13 and a pad 14 having a pad 14 are provided with a protruding electrode 15 (bump). Shaped semiconductor chip 13
Position and face each other. Protruding electrode 15
A well-known method using gold or solder may be used for forming.

【0033】次に、図1(b)に示すように、突起電極
15とランド12とが接触する状態にして半導体チップ
13と配線板11とを加圧・加熱し、これらを電気的・
機械的に接合する。突起電極15などの材料によっては
加圧に超音波を併用してもよい。
Then, as shown in FIG. 1 (b), the semiconductor chip 13 and the wiring board 11 are pressed and heated so that the protruding electrodes 15 and the lands 12 are in contact with each other, and these are electrically and electrically connected.
Mechanically join. Depending on the material of the protruding electrode 15 or the like, ultrasonic waves may be used together with the pressure.

【0034】次に、図1(c)に示すように、半導体チ
ップ13と配線板11との間を充填樹脂16(アンダー
フィル樹脂)により充填して上記電気的・機械的接合部
分を封止する。充填樹脂16の充填は、例えば、液状の
充填樹脂16を注射器で射出して、これを液の表面張力
により間隙に広げることにより行なうことができる。充
填のあと充填樹脂16は例えば熱により硬化される。図
示するように、半導体チップ13と配線板11との間か
ら外側には充填樹脂16によるフィレット16aが形成
される。
Next, as shown in FIG. 1C, a space between the semiconductor chip 13 and the wiring board 11 is filled with a filling resin 16 (underfill resin) to seal the electrical / mechanical joining portion. To do. The filling of the filling resin 16 can be performed, for example, by injecting the liquid filling resin 16 with a syringe and spreading the filling resin 16 in the gap by the surface tension of the liquid. After the filling, the filling resin 16 is cured by, for example, heat. As shown in the drawing, a fillet 16a made of the filling resin 16 is formed between the semiconductor chip 13 and the wiring board 11 and outside.

【0035】なお、以上の図1(a)から(c)までの
工程は、配線板11に半導体チップ13をフリップチッ
プ接続する工程であり、以上説明した以外の種々の方法
を用いてもよい。例えば、充填樹脂16に代えて異方性
導電フィルムや異方性導電ペーストを用いて封止状態お
よび電気的接続状態を形成するようにしてもよい。
The above steps from FIGS. 1A to 1C are steps of flip-chip connecting the semiconductor chip 13 to the wiring board 11, and various methods other than those described above may be used. . For example, instead of the filling resin 16, an anisotropic conductive film or an anisotropic conductive paste may be used to form the sealed state and the electrically connected state.

【0036】次に、図1(d)に示すように、半導体チ
ップ13の背面に接着樹脂17を付着させる。接着樹脂
17は、液状、ペースト状、シート状などいずれのもの
も用いることができる。
Next, as shown in FIG. 1D, an adhesive resin 17 is attached to the back surface of the semiconductor chip 13. The adhesive resin 17 may be in the form of liquid, paste, sheet or the like.

【0037】次に、図1(e)に示すように、半導体チ
ップ13の側面に向かって傾いた面を有し、例えばアル
ミニウム、銅、ステンレス鋼などを主材料とする板部材
18を半導体チップ13の背面にマウントする。そし
て、接着樹脂17を例えば熱で硬化させ(シート状の場
合には可塑化も同時に行ない)接着層17aを形成す
る。接着層17aにおいては、半導体チップ13と板部
材18との間隙からはみ出しが生じて、フィレット17
bが形成される。
Next, as shown in FIG. 1E, a plate member 18 having a surface inclined toward the side surface of the semiconductor chip 13 and made mainly of aluminum, copper, stainless steel or the like is used as the semiconductor chip. Mount it on the back of 13. Then, the adhesive resin 17 is cured by, for example, heat (in the case of a sheet, plasticization is also performed at the same time) to form the adhesive layer 17a. In the adhesive layer 17a, a protrusion is generated from the gap between the semiconductor chip 13 and the plate member 18, and the fillet 17
b is formed.

【0038】ここで、板部材18は、半導体チップ13
の側面に向かって傾いた面を有するので、フィレット1
7bは、この傾斜面と半導体チップ13の側面との間に
形成されやすくなる。したがって、半導体チップ13の
側面を覆うようなフィレット17bが形成され、形成さ
れたフィレット17bにより半導体チップ13への応力
集中が軽減される。また、フィレット17bとしてより
安定な形状を得ることができるので、応力バランスの崩
れも生じにくくなる。よって、信頼性を向上することが
できる。これは、接着樹脂17の使用量を加減してフィ
レット17bを、半導体チップ13の側面に加えて側面
同士が形成する辺を覆うように形成するとさらに顕著で
ある。
Here, the plate member 18 is the semiconductor chip 13
Fillet 1 because it has a surface inclined toward the side of
7b is easily formed between the inclined surface and the side surface of the semiconductor chip 13. Therefore, the fillet 17b is formed so as to cover the side surface of the semiconductor chip 13, and the formed fillet 17b reduces stress concentration on the semiconductor chip 13. Further, since a more stable shape can be obtained as the fillet 17b, the stress balance is less likely to be lost. Therefore, the reliability can be improved. This is more remarkable when the amount of the adhesive resin 17 used is adjusted to form the fillet 17b so as to cover not only the side surface of the semiconductor chip 13 but also the side formed by the side surfaces.

【0039】なお、傾斜面を有する上記のような板部材
18は、例えば平板をプレス加工して容易に得ることが
できる。また、板部材18は、半導体チップ13の側面
に向かって傾いた面を有することが上記のような効果を
奏する理由であり、この限りにおいて、例えば板部材1
8の上面側(半導体チップ13との対向面とは反対側の
面)には傾斜面がないものでもよい。すなわち、ある程
度の厚さの板の片面側を抉ることによって半導体チップ
13の側面に向かって傾いた面を有する形状にすること
もできる。また、いずれの場合も鋳造により上記所定形
状を得るようにしてもよい。
The plate member 18 having the inclined surface as described above can be easily obtained by pressing a flat plate, for example. Further, the plate member 18 has the surface inclined toward the side surface of the semiconductor chip 13, which is the reason why the above-described effect is obtained.
The upper surface of 8 (the surface opposite to the surface facing the semiconductor chip 13) may have no inclined surface. That is, it is also possible to form a shape having a surface inclined toward the side surface of the semiconductor chip 13 by scooping one side of a plate having a certain thickness. Further, in any case, the predetermined shape may be obtained by casting.

【0040】図2は、図1を用いて説明した実施形態に
おける板部材18の位置ずれをなお軽減する方法を説明
する図である。図1において、すでに説明した構成要素
には同一番号を付してある。
FIG. 2 is a diagram for explaining a method for reducing the positional deviation of the plate member 18 in the embodiment described with reference to FIG. In FIG. 1, the components already described are given the same numbers.

【0041】図2(a)は、図1(e)を上方からみた
平面図であり、図示するように理想的には半導体チップ
13に対して板部材18がxy方向(図上、上下および
左右方向)に均等に配置する。ここで、接着樹脂17と
して粘度の高いペースト状のものあるいはシート状のも
のを用いた場合には、板部材18にマウント位置ずれが
あると、図2(b)に示すようなxy位置ずれ、図2
(c)に示すようなθ(xy平面に垂直な軸回り)位置
ずれに固定されて製造される可能性がある。この場合に
おいても、フィレット17bの形成は従来品より改善は
されている。
FIG. 2 (a) is a plan view of FIG. 1 (e) seen from above. Ideally, as shown in the drawing, the plate member 18 is placed in the xy direction (top, bottom, Place it evenly in the left-right direction. Here, when a paste-like or sheet-like material having a high viscosity is used as the adhesive resin 17, if the plate member 18 has a mount position displacement, xy position displacement as shown in FIG. Figure 2
There is a possibility that it may be manufactured by being fixed at a position shift of θ (about an axis perpendicular to the xy plane) as shown in (c). Even in this case, the formation of the fillet 17b is improved as compared with the conventional product.

【0042】このような改善効果に加え、接着樹脂17
として液状のものあるいは粘度の低いペースト状のもの
を用いた場合には、さらに、図2(b)、(c)に示す
ような板部材18のマウント位置ずれが生じたときに利
点がある。それは、液状等の接着樹脂17の表面張力に
より自動的に図2(a)に示すような理想的な位置に向
かって収束し得ることである。したがって、さらにフィ
レット17bの形成を均一に行なうことができ、この状
態で接着樹脂17を硬化させることができる。よって、
半導体チップ13を含む構造体としてさらに信頼性を向
上することができる。
In addition to such an improving effect, the adhesive resin 17
If a liquid material or a paste material having a low viscosity is used as the above, there is an advantage when the mounting position of the plate member 18 is displaced as shown in FIGS. 2B and 2C. That is, the surface tension of the adhesive resin 17 such as liquid can automatically converge toward an ideal position as shown in FIG. Therefore, the fillet 17b can be further uniformly formed, and the adhesive resin 17 can be cured in this state. Therefore,
The reliability of the structure including the semiconductor chip 13 can be further improved.

【0043】図3(a)、(b)は、それぞれ、図2
(a)におけるA−Aa断面、B−Ba断面を示す図で
あって、接着樹脂17によるフィレット17bと充填樹
脂16によるフィレット16aとの好ましい形成関係を
説明する図である。図3において、すでに説明した構成
要素には同一番号を付してある。
FIGS. 3A and 3B are respectively shown in FIG.
It is a figure which shows the A-Aa cross section and B-Ba cross section in (a), and is a figure explaining the preferable formation relationship of the fillet 17b by the adhesive resin 17, and the fillet 16a by the filling resin 16. In FIG. 3, the components already described are given the same numbers.

【0044】図3(a)、(b)に示すように、半導体
チップ13の側面および側面同士が形成する辺は、接着
樹脂17によるフィレット17bと充填樹脂16による
フィレット16aとによりすべて覆われるのが、すでに
述べたようにより好ましい。このようにするには、板部
材18における半導体チップ13の側面に向かって傾い
た面の傾斜角φを、図示のように、充填樹脂16のフィ
レット16aの表面とほぼ平行にするとよい。これによ
り、フィレット17bの形成がほぼ平行な二つの面の間
でなされるので半導体チップ13の側面を覆うようにな
りやすいからである。図3(b)に示すように、半導体
チップ13の角においても同様である。
As shown in FIGS. 3A and 3B, the side surfaces of the semiconductor chip 13 and the sides formed by the side surfaces are all covered with the fillet 17b of the adhesive resin 17 and the fillet 16a of the filling resin 16. Are more preferable as already mentioned. To do so, the inclination angle φ of the surface of the plate member 18 that is inclined toward the side surface of the semiconductor chip 13 may be substantially parallel to the surface of the fillet 16a of the filling resin 16 as illustrated. This is because the fillet 17b is formed between the two surfaces that are substantially parallel to each other, so that the side surface of the semiconductor chip 13 is likely to be covered. The same applies to the corners of the semiconductor chip 13, as shown in FIG.

【0045】なお、図3に示すような完全な半導体チッ
プ13の被覆は、接着層17a(およびフィレット17
b)の板部材18やフィレット16aに対する接触面積
を大きくするので、板部材18の剥離を生じにくくする
ことという信頼性向上をももたらす。
The complete coating of the semiconductor chip 13 as shown in FIG. 3 is performed with the adhesive layer 17a (and the fillet 17).
Since the contact area of the plate member 18 and the fillet 16a in b) is increased, the reliability of making the plate member 18 less likely to peel off is also improved.

【0046】ここで上記で述べた位置ずれ補正(位置補
正効果)についての実験結果例について述べる。実験に
よると、半導体チップ13のサイズが11mm×19m
m、板部材18の外形が13mm×21mm、その平坦
部のサイズが11.2mm×19.2mm、半導体チッ
プ13の側面に向かって傾いた面の角度φが水平面に対
して70°のとき、接着樹脂17として粘度15〜20
Pa・sのものを用い、50μmから100μmの位置
補正効果を得ることができた。以下に、傾いた面の角度
または平坦部のサイズを振ったときの位置補正効果(計
算および実験)を示す。
Here, an example of an experimental result for the above-described positional deviation correction (positional correction effect) will be described. According to the experiment, the size of the semiconductor chip 13 is 11 mm × 19 m
m, the outer shape of the plate member 18 is 13 mm × 21 mm, the size of the flat portion is 11.2 mm × 19.2 mm, and the angle φ of the surface inclined toward the side surface of the semiconductor chip 13 is 70 ° with respect to the horizontal plane, The adhesive resin 17 has a viscosity of 15 to 20
A position correction effect of 50 μm to 100 μm could be obtained by using the one having Pa · s. The following shows the position correction effect (calculation and experiment) when the angle of the inclined surface or the size of the flat portion is changed.

【表1】 [Table 1]

【表2】 [Table 2]

【0047】表1は、板部材18の傾き角度φと位置補
正効果との関係である。この場合の平坦部大きさは、半
導体チップ13の裏面大きさに対して±0.0ないし−
0.2mmとしている。これから分かるように、角度φ
を20°以上にすれば位置補正効果が現れ始め、80°
において板部材18が充填樹脂のフィレット16aに干
渉するようになるまでその効果が増加しかつ実用にな
る。その意味で角度φは、70°程度に設定するとより
好ましい。
Table 1 shows the relationship between the inclination angle φ of the plate member 18 and the position correction effect. In this case, the size of the flat portion is ± 0.0 to − with respect to the size of the back surface of the semiconductor chip 13.
It is 0.2 mm. As you can see, the angle φ
If the angle is set to 20 ° or more, the position correction effect begins to appear,
In (2), the effect is increased and becomes practical until the plate member 18 interferes with the fillet 16a of the filling resin. In that sense, the angle φ is more preferably set to about 70 °.

【0048】表2は、板部材18の平坦部大きさと位置
補正効果との関係である。この場合の板部材18の傾き
角度φは、約40°としている。これから分かるよう
に、板部材18の半導体チップ13の裏面大きさに対し
て−0.5mmでは、板部材13と半導体チップ13と
が直接接触して干渉し位置補正効果が得られず、下限と
して−0.2mm程度にすることが必要であることが分
かる。また、半導体チップ13の裏面大きさに対して+
0.5mmで位置補正効果が現れ始めているので、これ
を上限とすることができる。
Table 2 shows the relationship between the size of the flat portion of the plate member 18 and the position correction effect. The inclination angle φ of the plate member 18 in this case is about 40 °. As can be seen from this, when the back surface size of the semiconductor chip 13 of the plate member 18 is -0.5 mm, the plate member 13 and the semiconductor chip 13 directly contact and interfere with each other, and the position correction effect cannot be obtained. It can be seen that it is necessary to set it to about −0.2 mm. Also, with respect to the size of the back surface of the semiconductor chip 13, +
Since the position correction effect begins to appear at 0.5 mm, this can be the upper limit.

【0049】以上の位置補正効果は、板部材18が平板
の場合には全く得られないものである。また、この場合
に接着樹脂17の付着量として60±5mg程度のばら
つきを与えた場合にもフィレット17bの形成を問題な
いばらつき水準にすることができた。接着樹脂17の付
着量と板部材18の位置ずれとの関係(実験結果)を次
表に示す。
The above position correction effect cannot be obtained at all when the plate member 18 is a flat plate. Further, in this case, even when the adhesion amount of the adhesive resin 17 was varied by about 60 ± 5 mg, the formation of the fillet 17b could be set to a variation level without any problem. The following table shows the relationship (experimental result) between the adhesion amount of the adhesive resin 17 and the displacement of the plate member 18.

【表3】 [Table 3]

【0050】この結果から言えることは、接着樹脂17
の量を60±5mg程度の中心値およびばらつきに抑え
れば板部材18の位置ずれは小さな水準に保たれるとい
うことである。逆に、接着樹脂17の量は、この程度の
中心値(およびばらつき)を選択することが十分な効果
を得る上で好ましい。
From this result, it can be said that the adhesive resin 17
This means that the positional deviation of the plate member 18 can be maintained at a small level if the amount of is suppressed to a central value of about 60 ± 5 mg and its variation. On the contrary, it is preferable to select the central value (and the variation) of this amount of the adhesive resin 17 in order to obtain a sufficient effect.

【0051】図4は、本発明の他の実施形態に係る半導
体装置を模式的に示す構造図である。同図において、す
でに説明した構成要素には同一番号を付してある。図4
(a)は、図1(e)に示した状態に相当する縦断面図
であり、図4(b)は、その平面図である。
FIG. 4 is a structural diagram schematically showing a semiconductor device according to another embodiment of the present invention. In the figure, the same numbers are assigned to the components already described. Figure 4
FIG. 4A is a vertical sectional view corresponding to the state shown in FIG. 1E, and FIG. 4B is a plan view thereof.

【0052】この実施形態では、板部材18aに、半導
体チップ13の方向への突起19が形成されている。こ
のような突起19の存在により、板部材18aと半導体
チップ13との間隙の体積をより一定に設定してその状
態に固定することができる。
In this embodiment, the plate member 18a is provided with a protrusion 19 toward the semiconductor chip 13. Due to the presence of such protrusions 19, the volume of the gap between the plate member 18a and the semiconductor chip 13 can be set to be more constant and the state can be fixed.

【0053】したがって、接着樹脂17のうちフィレッ
ト17bの形成に割り当てられる量は、突起19がない
場合(図1の実施形態の場合)に比較して一定化する。
これは、図1の実施形態では、板部材18と半導体チッ
プ13との間隙の体積が、製造時の板部材18の押し付
け力によって変化し、その変化に伴ってフィレット17
b形成に割り当てられる量が決まるからである。
Therefore, the amount of the adhesive resin 17 allocated to the formation of the fillet 17b is made constant as compared with the case where there is no protrusion 19 (the case of the embodiment of FIG. 1).
This is because in the embodiment of FIG. 1, the volume of the gap between the plate member 18 and the semiconductor chip 13 changes due to the pressing force of the plate member 18 at the time of manufacturing, and the fillet 17 is changed in accordance with the change.
This is because the amount allocated to b formation is determined.

【0054】よって、図1に示した実施形態に比較し
て、さらに、フィレット17bの形成を安定化すること
ができ、信頼性劣化要因を減ずることができる。また、
接着樹脂17として液状または粘度が低いペースト状の
ものを用いた場合に、板部材18aに対する十分な位置
ずれ補正効果を発揮する接着樹脂17の量を、板部材1
8aと半導体チップ13との間隙に確保する効果もあ
る。
Therefore, as compared with the embodiment shown in FIG. 1, the formation of the fillet 17b can be further stabilized, and the factor of reliability deterioration can be reduced. Also,
When the adhesive resin 17 used is liquid or paste having a low viscosity, the amount of the adhesive resin 17 that exerts a sufficient positional deviation correction effect on the plate member 18a is set to the plate member 1
There is also an effect of ensuring a space between the semiconductor chip 13 and 8a.

【0055】なお、突起19は、図4に示す実施形態で
は4箇所としているが、その数は板部材18aと半導体
チップ13との間隙の体積をより一定にするように適宜
決めてよい。また、突起19を有する板部材18aは、
例えば平板をプレス加工することにより容易に得ること
ができる。もちろん、プレス加工に限らず鋳造などによ
り製造してもよい。突起19は、突起している側の大き
さとして、例えば、高さ0.1mm、直径0.7mmな
どとすることができる。
Although the number of the protrusions 19 is four in the embodiment shown in FIG. 4, the number thereof may be appropriately determined so that the volume of the gap between the plate member 18a and the semiconductor chip 13 becomes more constant. In addition, the plate member 18a having the protrusion 19 is
For example, it can be easily obtained by pressing a flat plate. Of course, the manufacturing method is not limited to press working, and may be manufactured by casting or the like. The protrusion 19 may have a height of 0.1 mm and a diameter of 0.7 mm, for example, on the protruding side.

【0056】図5は、本発明のさらに他の実施形態に係
る半導体装置を模式的に示す構造図である。同図におい
て、すでに説明した構成要素には同一番号を付してあ
る。図5(a)は図1(d)に示した状態に、図5
(b)は図1(e)に示した状態に、それぞれ相当する
縦断面図であり、図5(b)は、図5(b)の平面図で
ある。
FIG. 5 is a structural diagram schematically showing a semiconductor device according to still another embodiment of the present invention. In the figure, the same numbers are assigned to the components already described. FIG. 5A shows the state shown in FIG.
FIG. 5B is a vertical sectional view corresponding to the state shown in FIG. 1E, and FIG. 5B is a plan view of FIG. 5B.

【0057】この実施形態では、図5(a)に示すよう
に、接着樹脂51に粒状物52(フィラー)が含まれて
いる。そして、図5(b)に示すように、接着樹脂51
により形成される接着層51aでは、粒状物52が半導
体チップ13と板部材18と間隙を保つスペーサとして
機能する。これにより、板部材18と半導体チップ13
との間隙の体積をより一定に設定してその状態に固定す
ることができる。よって、フィレット51bは同様に制
御性よく形成される。
In this embodiment, as shown in FIG. 5 (a), the adhesive resin 51 contains the particulate matter 52 (filler). Then, as shown in FIG. 5B, the adhesive resin 51
In the adhesive layer 51a formed by the above, the granular material 52 functions as a spacer that maintains a gap between the semiconductor chip 13 and the plate member 18. Thereby, the plate member 18 and the semiconductor chip 13
The volume of the gap between and can be set more constant and fixed in that state. Therefore, the fillet 51b is similarly formed with good controllability.

【0058】以上よりこの実施形態では、図4に示した
実施形態と同様の効果を得ることができる。なお、粒状
物52は、例えば、樹脂粒やガラス粒とすることがで
き、その大きさは、例えば、直径0.1mmなどとする
ことができる。
As described above, in this embodiment, the same effect as that of the embodiment shown in FIG. 4 can be obtained. The granular material 52 can be, for example, resin particles or glass particles, and the size thereof can be, for example, a diameter of 0.1 mm.

【0059】[0059]

【発明の効果】以上詳述したように、本発明によれば、
半導体チップの背面に接着層を介して配設される板部材
に、半導体チップの側面に向かって傾いた面が設けられ
るので、接着層が半導体チップの背面からはみ出して形
成されるフィレットは、傾斜面と半導体チップの側面と
の間に形成されやすくなる。したがって、半導体チップ
の側面を覆うようなフィレットを形成することが容易に
なり、形成されたフィレットにより半導体チップへの応
力集中が軽減される。また、フィレットとしてより安定
な形状を得ることができるので、応力バランスの崩れも
生じにくくなる。よって、半導体装置として信頼性を向
上することができる。
As described in detail above, according to the present invention,
Since the plate member disposed on the back surface of the semiconductor chip via the adhesive layer is provided with the surface inclined toward the side surface of the semiconductor chip, the fillet formed by the adhesive layer protruding from the back surface of the semiconductor chip is inclined. It is likely to be formed between the surface and the side surface of the semiconductor chip. Therefore, it becomes easy to form a fillet that covers the side surface of the semiconductor chip, and the formed fillet reduces stress concentration on the semiconductor chip. Further, since a more stable shape can be obtained as the fillet, the stress balance is less likely to be lost. Therefore, reliability as a semiconductor device can be improved.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態に係る半導体装置の製造工
程を示す模式的なプロセス図。
FIG. 1 is a schematic process diagram showing a manufacturing process of a semiconductor device according to an embodiment of the present invention.

【図2】図1に示す実施形態における板部材18の位置
ずれをなお軽減する方法を説明する図。
FIG. 2 is a diagram illustrating a method for reducing the positional deviation of the plate member 18 in the embodiment shown in FIG.

【図3】図2(a)におけるA−Aa断面、B−Ba断
面を示す図。
3A and 3B are views showing a cross section A-Aa and a cross section B-Ba in FIG.

【図4】本発明の他の実施形態に係る半導体装置を模式
的に示す構造図。
FIG. 4 is a structural diagram schematically showing a semiconductor device according to another embodiment of the present invention.

【図5】本発明のさらに他の実施形態に係る半導体装置
を模式的に示す構造図。
FIG. 5 is a structural diagram schematically showing a semiconductor device according to still another embodiment of the present invention.

【図6】半導体チップの背面に板部材が貼付されたフリ
ップチップ接続構造を有する半導体装置の従来の構造と
製造方法を説明するための図。
6A and 6B are views for explaining a conventional structure and a manufacturing method of a semiconductor device having a flip chip connection structure in which a plate member is attached to the back surface of a semiconductor chip.

【符号の説明】[Explanation of symbols]

11…配線板、12…ランド、13…半導体チップ、1
4…パッド、15…突起電極、16…充填樹脂、16a
…フィレット、17…接着樹脂、17a…接着層、17
b…フィレット、18,18a…板部材、19…突起、
51…接着樹脂、51a…接着層、51b…フィレッ
ト、52…粒状物
11 ... Wiring board, 12 ... Land, 13 ... Semiconductor chip, 1
4 ... Pad, 15 ... Projection electrode, 16 ... Filling resin, 16a
... fillet, 17 ... adhesive resin, 17a ... adhesive layer, 17
b ... fillet, 18, 18a ... plate member, 19 ... projection,
51 ... Adhesive resin, 51a ... Adhesive layer, 51b ... Fillet, 52 ... Granular material

───────────────────────────────────────────────────── フロントページの続き (72)発明者 青木 秀夫 神奈川県川崎市幸区小向東芝町1番地 株 式会社東芝マイクロエレクトロニクスセン ター内 Fターム(参考) 4M109 AA01 BA03 CA04 EE01    ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Hideo Aoki             1st Komukai Toshiba-cho, Sachi-ku, Kawasaki-shi, Kanagawa             Ceremony Company Toshiba Microelectronics Sen             Inside F-term (reference) 4M109 AA01 BA03 CA04 EE01

Claims (10)

【特許請求の範囲】[Claims] 【請求項1】 外部接続用電極を有する半導体チップ
と、 前記外部接続用電極を介して前記半導体チップにフリッ
プチップ接続された配線板と、 前記半導体チップの前記配線板が配される側とは反対側
に設けられ、前記半導体チップの側面に向かって傾いた
面を有する板部材と、 前記半導体チップと前記板部材とを接着する接着層と を具備することを特徴とする半導体装置。
1. A semiconductor chip having an electrode for external connection, a wiring board flip-chip connected to the semiconductor chip via the electrode for external connection, and a side of the semiconductor chip on which the wiring board is arranged. A semiconductor device comprising: a plate member provided on the opposite side and having a surface inclined toward the side surface of the semiconductor chip; and an adhesive layer for bonding the semiconductor chip and the plate member.
【請求項2】 前記接着層は、前記半導体チップの側面
同士が形成する辺の一部を覆うようにはみ出して形成さ
れていることを特徴とする請求項1記載の半導体装置。
2. The semiconductor device according to claim 1, wherein the adhesive layer is formed so as to protrude so as to cover a part of sides formed by the side surfaces of the semiconductor chip.
【請求項3】 前記接着層は、硬化する前の状態が液状
の硬化樹脂であることを特徴とする請求項1記載の半導
体装置。
3. The semiconductor device according to claim 1, wherein the adhesive layer is a liquid cured resin in a state before being cured.
【請求項4】 前記半導体チップと前記配線板との間を
充填する充填樹脂をさらに具備し、前記半導体チップ
は、その側面および前記側面同士が形成する辺が前記充
填樹脂のはみ出し部分と前記接着層のはみ出し部分とに
より覆われていることを特徴とする請求項1記載の半導
体装置。
4. A filling resin filling the space between the semiconductor chip and the wiring board is further provided, and the semiconductor chip has a side surface and a side formed by the side surfaces and a protruding portion of the filling resin and the adhesive. The semiconductor device according to claim 1, wherein the semiconductor device is covered with a protruding portion of the layer.
【請求項5】 前記半導体チップの側面に向かって傾い
た前記板部材の前記面は、前記充填樹脂の前記はみ出し
部分の表面とほぼ平行であることを特徴とする請求項4
記載の半導体装置。
5. The surface of the plate member inclined toward the side surface of the semiconductor chip is substantially parallel to the surface of the protruding portion of the filling resin.
The semiconductor device described.
【請求項6】 前記板部材は、前記半導体チップに対向
する面に突起が形成されていることを特徴とする請求項
1記載の半導体装置。
6. The semiconductor device according to claim 1, wherein the plate member has a protrusion formed on a surface facing the semiconductor chip.
【請求項7】 前記接着層は、粒状物を含むことを特徴
とする請求項1記載の半導体装置。
7. The semiconductor device according to claim 1, wherein the adhesive layer contains a granular material.
【請求項8】 前記板部材は、前記半導体チップの側面
に向かって傾いた前記面のその傾き角が20°以上80
°未満であることを特徴とする請求項1記載の半導体装
置。
8. The plate member has an inclination angle of 20 ° or more of the surface inclined toward the side surface of the semiconductor chip 80.
The semiconductor device according to claim 1, wherein the semiconductor device is less than °.
【請求項9】 前記板部材は、前記半導体チップの側面
に向かって傾いた前記面を除く平坦部分の大きさが、前
記半導体チップの裏面大きさを基準として縦横とも−
0.2mm以上+0.5mm以下であることを特徴とす
る請求項1記載の半導体装置。
9. The size of a flat portion of the plate member excluding the surface inclined toward the side surface of the semiconductor chip is based on the size of the back surface of the semiconductor chip in both vertical and horizontal directions.
The semiconductor device according to claim 1, wherein the distance is 0.2 mm or more and +0.5 mm or less.
【請求項10】 半導体チップの配線板が配される側と
は反対側に液状またはペースト状の接着剤を付着させる
工程と、 前記付着された接着剤を介して前記半導体チップの側面
に向かって傾いた面を有する板部材を前記半導体チップ
に貼付する工程とを具備することを特徴とする半導体装
置の製造方法。
10. A step of adhering a liquid or paste adhesive to the side of the semiconductor chip opposite to the side on which the wiring board is arranged, and to face the side surface of the semiconductor chip through the attached adhesive. And a step of sticking a plate member having an inclined surface to the semiconductor chip.
JP2002075861A 2002-03-19 2002-03-19 Semiconductor device and manufacturing method thereof Withdrawn JP2003273259A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002075861A JP2003273259A (en) 2002-03-19 2002-03-19 Semiconductor device and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002075861A JP2003273259A (en) 2002-03-19 2002-03-19 Semiconductor device and manufacturing method thereof

Publications (1)

Publication Number Publication Date
JP2003273259A true JP2003273259A (en) 2003-09-26

Family

ID=29204822

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002075861A Withdrawn JP2003273259A (en) 2002-03-19 2002-03-19 Semiconductor device and manufacturing method thereof

Country Status (1)

Country Link
JP (1) JP2003273259A (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012124465A (en) * 2010-11-18 2012-06-28 Nitto Denko Corp Film for flip-chip type semiconductor rear surface, dicing tape integrated type film for semiconductor rear surface, manufacturing method of the film for flip-chip type semiconductor rear surface, and semiconductor device
JP2013526769A (en) * 2010-03-23 2013-06-24 アルカテル−ルーセント IC package reinforcement with beams
JP2013191721A (en) * 2012-03-14 2013-09-26 Fujitsu Ltd Semiconductor device and method of manufacturing the same

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013526769A (en) * 2010-03-23 2013-06-24 アルカテル−ルーセント IC package reinforcement with beams
JP2012124465A (en) * 2010-11-18 2012-06-28 Nitto Denko Corp Film for flip-chip type semiconductor rear surface, dicing tape integrated type film for semiconductor rear surface, manufacturing method of the film for flip-chip type semiconductor rear surface, and semiconductor device
KR101927531B1 (en) * 2010-11-18 2018-12-10 닛토덴코 가부시키가이샤 Film for flip chip type semiconductor backside, film for semiconductor backside integrated with dicing tape, method for manufacturing film for flip chip type semiconductor backside and semiconductor device
JP2013191721A (en) * 2012-03-14 2013-09-26 Fujitsu Ltd Semiconductor device and method of manufacturing the same

Similar Documents

Publication Publication Date Title
TWI243457B (en) Warp-suppressed semiconductor device
JP3219043B2 (en) Semiconductor device packaging method and semiconductor device
JP3459804B2 (en) Semiconductor device
TW200414471A (en) Semiconductor device and manufacturing method for the same
JP2000332055A (en) Flip-chip mounting structure and mounting method
JP3552422B2 (en) Ball grid array semiconductor device and its mounting method
JP2000277649A (en) Semiconductor and manufacture of the same
JP2019192667A (en) Semiconductor device and method of manufacturing the same
JP2003017625A (en) Interposer and semiconductor package
JP2003273259A (en) Semiconductor device and manufacturing method thereof
JPH11168116A (en) Electrode bump for semiconductor chip
JP3539528B2 (en) Semiconductor device and manufacturing method thereof
JP3947502B2 (en) Manufacturing method of sealing member made of anisotropic conductive film
JP2001176908A (en) Manufacturing method of semiconductor device
JP2003197681A (en) Electronic apparatus
JPH11340352A (en) Mounting structure
JPH0344040A (en) Semiconductor device and its manufacture
JPH1098077A (en) Production of semiconductor device
JPH0236556A (en) Pin grid array and mounting of semiconductor element
JP2000228424A (en) Semiconductor device and manufacture of semiconductor device
TWI264101B (en) Method of flip-chip packaging including chip thermocompression
JPH1197569A (en) Semiconductor package
WO2022176563A1 (en) Electronic device
JP2000150576A (en) Electronic circuit device and manufacture thereof
JPH11150155A (en) Manufacture of semiconductor device and circuit board holding jig there for

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20050607