JP2003264192A - Wiring structure, manufacturing method, and optical device - Google Patents

Wiring structure, manufacturing method, and optical device

Info

Publication number
JP2003264192A
JP2003264192A JP2002062670A JP2002062670A JP2003264192A JP 2003264192 A JP2003264192 A JP 2003264192A JP 2002062670 A JP2002062670 A JP 2002062670A JP 2002062670 A JP2002062670 A JP 2002062670A JP 2003264192 A JP2003264192 A JP 2003264192A
Authority
JP
Japan
Prior art keywords
wiring structure
layer
wiring
alloy
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002062670A
Other languages
Japanese (ja)
Inventor
Naoya Sotani
直哉 曽谷
Koji Suzuki
浩司 鈴木
Yoshio Miyai
良雄 宮井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP2002062670A priority Critical patent/JP2003264192A/en
Priority to CNB031041442A priority patent/CN100517422C/en
Priority to KR1020030013891A priority patent/KR100582130B1/en
Priority to US10/383,058 priority patent/US7078733B2/en
Publication of JP2003264192A publication Critical patent/JP2003264192A/en
Pending legal-status Critical Current

Links

Abstract

<P>PROBLEM TO BE SOLVED: To form a wiring structure with low resistance and enhance reliability. <P>SOLUTION: The wiring structure is constituted by an aluminum alloy containing a lanthanoide element. The wiring structure has a number-average grain size of 16.9 nm or larger. The grain size of the crystal of the alloy is made larger than an average length of reciprocating movement of electrons, so that the resistance of the wiring structure can be reduced. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は配線構造、その製造
方法、および光学装置に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a wiring structure, a manufacturing method thereof, and an optical device.

【0002】[0002]

【従来の技術】近年、発光素子として機能する電流駆動
型の有機EL(OLED:Organic Light
Emitting Diode)素子を用いた表示装
置が、CRTやLCDに代わる表示装置として注目され
ている。
2. Description of the Related Art In recent years, a current drive type organic EL (OLED: Organic Light) functioning as a light emitting element.
A display device using an Emitting Diode element has been attracting attention as a display device that replaces a CRT or LCD.

【0003】有機EL表示装置の光学素子において、電
源供給ラインとなる配線には、より高い信頼性が求めら
れ、例えば低抵抗化、ウィスカ・ヒロック対策、エレク
トロマイグレーション対策、ストレスマイグレーション
対策が必要である。低抵抗化を図るために、配線材料と
しては、アルミニウム等の低抵抗金属が用いられる。
In the optical element of the organic EL display device, the wiring serving as a power supply line is required to have higher reliability, for example, lower resistance, whisker / hillock countermeasure, electromigration countermeasure, and stress migration countermeasure are required. . In order to reduce the resistance, a low resistance metal such as aluminum is used as the wiring material.

【0004】[0004]

【発明が解決しようとする課題】また、アルミニウム等
の低抵抗金属により構成された配線にモリブデン等の高
融点金属により構成された保護層を設けることにより、
ウィスカ・ヒロックが改善される。さらに、配線材料と
してネオジウム等のランタノイド元素を含むアルミニウ
ム合金を用いることによりエレクトロマイグレーション
が改善される。
Further, by providing a wiring formed of a low resistance metal such as aluminum with a protective layer formed of a high melting point metal such as molybdenum,
Whiskers and hillocks are improved. Further, electromigration is improved by using an aluminum alloy containing a lanthanoid element such as neodymium as a wiring material.

【0005】有機ELに用いる配線は、電圧降下を防止
するために特に低抵抗にする必要があるが、配線材料に
ネオジウムを含むアルミニウム合金を用いた場合、アル
ミニウム単体のときよりも比抵抗は高くなる。また、モ
リブデンにより構成される保護層を設けることによって
も比抵抗が高くなってしまう。
The wiring used for the organic EL is required to have a particularly low resistance in order to prevent a voltage drop. However, when an aluminum alloy containing neodymium is used as a wiring material, the specific resistance is higher than that of a simple substance of aluminum. Become. In addition, the specific resistance is also increased by providing the protective layer made of molybdenum.

【0006】本発明は、そうした課題に鑑みてなされた
ものであり、その目的は、配線の信頼性を高めるととも
に低抵抗化することにある。本発明の別の目的は、配線
のエレクトロマイグレーション耐性を高めることにあ
る。本発明のまた別の目的は、配線のストレスマイグレ
ーション耐性を高めることにある。
The present invention has been made in view of such problems, and an object thereof is to improve reliability of wiring and to reduce resistance. Another object of the present invention is to increase the electromigration resistance of wiring. Still another object of the present invention is to improve the stress migration resistance of wiring.

【0007】[0007]

【課題を解決するための手段】本発明によれば、ランタ
ノイド元素を含むアルミニウムの合金により構成された
配線構造であって、その合金の結晶の平均粒子径が1
6.9nm以上であることを特徴とする配線構造が提供
される。ここで、結晶の平均粒子径は、合金中の各粒子
の粒子径の合計を全粒子数で除すことにより算出した数
平均粒子径である。
According to the present invention, there is provided a wiring structure made of an aluminum alloy containing a lanthanoid element, wherein the alloy has an average crystal grain size of 1 or less.
Provided is a wiring structure having a thickness of 6.9 nm or more. Here, the average particle diameter of crystals is a number average particle diameter calculated by dividing the total particle diameter of each particle in the alloy by the total number of particles.

【0008】結晶の数平均粒子径をアルミニウム中の電
子の平均自由行程の約16.9nm以上にすることによ
り、結晶粒界で電子が拡散される確率が低くなり、配線
の比抵抗を小さくすることができる。
By setting the number average particle diameter of the crystal to be about 16.9 nm or more, which is the mean free path of electrons in aluminum, the probability of electrons being diffused at the crystal grain boundaries is lowered, and the specific resistance of the wiring is reduced. be able to.

【0009】結晶の数平均粒子径は60nm以上であっ
てよい。結晶の数平均粒子径を電子の平均自由行程の3
倍以上にすることにより、さらに配線の比抵抗を低減す
ることができる。
The number average particle size of the crystals may be 60 nm or more. The number average particle size of the crystal is set to 3 of the electron mean free path.
By making it more than double, the specific resistance of the wiring can be further reduced.

【0010】本発明によれば、ランタノイド元素を含む
アルミニウムの合金により構成された配線構造であっ
て、その合金の結晶の粒子径が30nm以上のものが全
体の90%以上であることを特徴とする配線構造が提供
される。結晶の粒子径を電子の平均自由行程よりも大き
くすることにより、配線の比抵抗を小さくすることがで
きる。
According to the present invention, there is provided a wiring structure made of an aluminum alloy containing a lanthanoid element, and the alloy having a crystal grain size of 30 nm or more accounts for 90% or more of the whole. A wiring structure is provided. The specific resistance of the wiring can be reduced by making the particle size of the crystal larger than the mean free path of electrons.

【0011】ランタノイド元素は、ネオジウム(Nd)
であってよい。合金中のネオジウム含有量は、好ましく
は1atomic%以上、より好ましくは2atomi
c%以上とする。このようにすれば、エレクトロマイグ
レーション耐性を改善することができる。一方、上限に
ついては、好ましくは10atomic%以下、より好
ましくは5atomic%以下とする。このようにする
ことにより、配線層の比抵抗を低く保ちつつ、エレクト
ロマイグレーション耐性を改善することができる。これ
により、配線構造の信頼性を高めることができる。
The lanthanoid element is neodymium (Nd).
May be The neodymium content in the alloy is preferably 1 atomic% or more, more preferably 2 atomic
c% or more. By doing so, electromigration resistance can be improved. On the other hand, the upper limit is preferably 10 atomic% or less, more preferably 5 atomic% or less. By doing so, the electromigration resistance can be improved while keeping the specific resistance of the wiring layer low. As a result, the reliability of the wiring structure can be improved.

【0012】本発明によれば、電流駆動型の光学素子を
含む回路と、回路に接続された上述した配線構造とを含
むことを特徴とする光学装置が提供される。ここで、光
学素子は有機EL素子であってよく、光学素子を含む回
路は、有機EL素子自体であってもよく、または有機E
L素子に加えて、有機EL素子を駆動する薄膜トランジ
スタ(TFT)を含んでもよい。回路がTFTを含む場
合、配線構造はTFTに接続されてよい。
According to the present invention, there is provided an optical device including a circuit including a current-driven optical element and the above-mentioned wiring structure connected to the circuit. Here, the optical element may be an organic EL element, and the circuit including the optical element may be the organic EL element itself, or the organic EL element.
In addition to the L element, a thin film transistor (TFT) that drives the organic EL element may be included. If the circuit includes a TFT, the wiring structure may be connected to the TFT.

【0013】この光学装置は、複数の回路を含んでよ
く、配線構造は、複数の回路に接続され、各回路に電力
を供給する電源線として用いられてよい。ここで、光学
装置はアクティブマトリクス型の表示装置であってよ
い。各回路に電力を供給する電源線には電流が大量に流
れ、特にコンタクト部においてマイグレーションが生じ
やすいが、本発明における配線構造は、マイグレーショ
ン対策に優れ、信頼性が高いので、これを光学装置の電
源線として用いることにより、コンタクト部から各回路
に電力を安定かつ均一に供給することができる。そのた
め、各回路に供給される電圧のばらつきを抑えることが
でき、輝度むらの少ない安定した表示を行うことができ
る。
The optical device may include a plurality of circuits, and the wiring structure may be used as a power supply line connected to the plurality of circuits and supplying electric power to each circuit. Here, the optical device may be an active matrix type display device. A large amount of current flows through the power supply line that supplies power to each circuit, and migration is particularly likely to occur in the contact portion. However, since the wiring structure of the present invention has excellent migration countermeasures and high reliability, By using as a power supply line, electric power can be stably and uniformly supplied from the contact portion to each circuit. Therefore, variations in the voltage supplied to each circuit can be suppressed, and stable display with less uneven brightness can be performed.

【0014】配線構造は、電流駆動型の光学素子に接続
されてよい。上述したような構成の配線構造は、電流駆
動型の光学素子に適用した場合に、有用である。
The wiring structure may be connected to a current-driven optical element. The wiring structure configured as described above is useful when applied to a current-driven optical element.

【0015】本発明によれば、基板を50℃以上150
℃以下に加熱し、前記基板の上方に、ランタノイド元素
を含むアルミニウムの合金をターゲットとしてスパッタ
リング法により成膜し、前記スパッタリング法は、ター
ゲットとした金属の原子量をM、基板とターゲットとの
距離をdとした場合に、それぞれ0.18/(M1/
×d)Pa以下の減圧雰囲気下で実施されることを特徴
とする配線構造の製造方法が提供される。ここで、「原
子量」とは、ターゲットとした金属が合金である場合、
平均原子量または主成分の金属の原子量のうちの小さい
方の値をいう。この方法により、結晶の数平均粒子径を
電子の平均自由行程より大きくすることができ、配線構
造を低抵抗化することができる。ここで、基板と配線構
造との間には介在層があってもよい。
According to the present invention, the substrate is heated to 50 ° C. or above 150 ° C.
By heating to below ℃, a film is formed above the substrate by a sputtering method using an aluminum alloy containing a lanthanoid element as a target, and the sputtering method is such that the atomic weight of the target metal is M and the distance between the substrate and the target is in case of a d, respectively 0.18 / (M 1/2
Xd) A method for manufacturing a wiring structure is provided, which is performed under a reduced pressure atmosphere of Pa or less. Here, “atomic weight” means that when the target metal is an alloy,
The smaller of the average atomic weight and the atomic weight of the main component metal. By this method, the number average particle diameter of crystals can be made larger than the mean free path of electrons, and the resistance of the wiring structure can be reduced. Here, there may be an intervening layer between the substrate and the wiring structure.

【0016】配線層の形成後、配線構造をスパッタリン
グ法の実施における基板の加熱温度以上450℃以下に
加熱してよい。このような加熱を行うことにより、配線
構造をさらに低抵抗化することができる。
After the formation of the wiring layer, the wiring structure may be heated to the heating temperature of the substrate or more and 450 ° C. or less in carrying out the sputtering method. By performing such heating, the resistance of the wiring structure can be further reduced.

【0017】本発明によれば、ランタノイド元素を含む
アルミニウムの合金により構成され、その合金の結晶の
数平均粒子径が16.9nm以上である配線構造を含む
ことを特徴とする表示装置が提供される。結晶の数平均
粒子径を電子の平均自由行程より大きくすることによ
り、結晶粒界で電子が拡散される確率が低くなり、配線
の比抵抗を小さくすることができる。
According to the present invention, there is provided a display device including a wiring structure which is made of an aluminum alloy containing a lanthanoid element and has a number average particle diameter of crystals of the alloy of 16.9 nm or more. It By making the number average particle diameter of the crystal larger than the mean free path of the electrons, the probability that the electrons are diffused at the crystal grain boundary is reduced, and the specific resistance of the wiring can be reduced.

【0018】この表示装置は、光学素子およびその駆動
用トランジスタを含んでよく、配線構造は光学素子また
は駆動用トランジスタに接続されてよい。上述したよう
な構成の配線構造は、表示装置の光学素子や駆動用トラ
ンジスタ等に電流を供給する配線に適用した場合に有用
である。
The display device may include an optical element and a driving transistor thereof, and the wiring structure may be connected to the optical element or the driving transistor. The wiring structure having the above-described configuration is useful when applied to a wiring that supplies a current to an optical element or a driving transistor of a display device.

【0019】なお、以上の構成要素の任意の組合せ、本
発明の表現を方法、装置の間で変換したものもまた、本
発明の態様として有効である。
It should be noted that any combination of the above components, and the expression of the present invention converted between the method and the apparatus are also effective as an aspect of the present invention.

【0020】[0020]

【発明の実施の形態】本実施の形態における配線構造
は、アクティブマトリクス型の有機EL表示装置に用い
られる。図1は、この表示装置の一画素分の構成を示す
平面図である。ここで、図1には一画素分の構成しか示
していないが、アクティブマトリックス型の表示装置
は、図示したものと同様の画素が縦横に多数配置された
構成を有し、各画素にはスイッチング素子が配置され
る。
BEST MODE FOR CARRYING OUT THE INVENTION The wiring structure in this embodiment is used for an active matrix type organic EL display device. FIG. 1 is a plan view showing the configuration of one pixel of this display device. Here, although FIG. 1 shows only one pixel configuration, an active matrix type display device has a configuration in which a large number of pixels similar to those shown in the figure are arranged vertically and horizontally, and each pixel has a switching element. The element is arranged.

【0021】表示画素はゲート信号線51とドレイン信
号線52とに囲まれた領域に形成される。表示画素は、
スイッチング素子である第1のTFT30、有機EL素
子を駆動する第2のTFT40、および保持容量90を
有する。
The display pixel is formed in a region surrounded by the gate signal line 51 and the drain signal line 52. The display pixel is
It has a first TFT 30 which is a switching element, a second TFT 40 which drives an organic EL element, and a storage capacitor 90.

【0022】第1のTFT30は、ゲート信号線51に
接続され、ゲート信号が供給されるゲート電極11、ド
レイン信号線52に接続され、ドレイン信号が供給され
るドレイン電極13d、および保持容量90の一方の電
極55を介して第2のTFT40に接続されるソース電
極13sを有する。
The first TFT 30 is connected to the gate signal line 51 and is supplied with the gate signal, the gate electrode 11, the drain signal line 52, and the drain electrode 13d is supplied with the drain signal, and the storage capacitor 90. The source electrode 13s is connected to the second TFT 40 via the one electrode 55.

【0023】保持容量90の一方の電極55は第1のT
FTのソース電極13sと一体に形成される。保持容量
90の他方の電極54は、クロム等からなり、ゲート絶
縁膜を介して一方の電極55との間で電荷を蓄積する。
保持容量90は、第2のTFT40のゲート電極42に
印加される電圧を保持する。
One electrode 55 of the storage capacitor 90 has a first T
It is formed integrally with the source electrode 13s of the FT. The other electrode 54 of the storage capacitor 90 is made of chromium or the like, and accumulates charges with the one electrode 55 via the gate insulating film.
The storage capacitor 90 holds the voltage applied to the gate electrode 42 of the second TFT 40.

【0024】第2のTFT40は、第1のTFT30の
ソース電極13sに接続されるゲート電極42、有機E
L素子60の陽極61に接続されるドレイン電極43
d、および駆動電源線53に接続されるソース電極43
sを有する。
The second TFT 40 has a gate electrode 42 connected to the source electrode 13s of the first TFT 30 and an organic E
The drain electrode 43 connected to the anode 61 of the L element 60
d, and the source electrode 43 connected to the driving power supply line 53
have s.

【0025】図2(a)は図1中のA−A線に沿った断
面図を示し、図2(b)は図1中のB−B線に沿った断
面図を示す。図2(a)に示すように、絶縁性基板10
の上に能動層13が形成される。絶縁性基板10には、
石英ガラス、無アルカリガラス等が用いられる。能動層
13には、非晶質シリコン(a−Si)膜にレーザ光を
照射して多結晶化した多結晶シリコン(p−Si)膜が
用いられる。ここではトップゲート構造を示している
が、これに限定する趣旨ではない。能動層13には、2
つのチャネル13cの両側にソース電極13sおよびド
レイン電極13dが設けられる。本実施の形態におい
て、ソース電極13sおよびドレイン電極13は、n型
不純物のイオンドーピングが施され、第1のTFT30
はnチャネル型である。
FIG. 2A shows a sectional view taken along the line AA in FIG. 1, and FIG. 2B shows a sectional view taken along the line BB in FIG. As shown in FIG. 2A, the insulating substrate 10
An active layer 13 is formed thereon. The insulating substrate 10 includes
Quartz glass, non-alkali glass or the like is used. As the active layer 13, a polycrystalline silicon (p-Si) film obtained by polycrystallizing an amorphous silicon (a-Si) film by irradiating a laser beam is used. Although a top gate structure is shown here, the invention is not limited to this. 2 in the active layer 13
A source electrode 13s and a drain electrode 13d are provided on both sides of one channel 13c. In the present embodiment, the source electrode 13s and the drain electrode 13 are ion-doped with n-type impurities, and the first TFT 30
Is an n-channel type.

【0026】能動層13の上にゲート絶縁膜12、その
上にゲート電極11、および保持容量90の一方の電極
54が形成される。ゲート電極11は、クロムやモリブ
デン等の高融点金属からなり、図2に示したゲート信号
線51の一部を構成する。
The gate insulating film 12 is formed on the active layer 13, the gate electrode 11 and the one electrode 54 of the storage capacitor 90 are formed on the gate insulating film 12. The gate electrode 11 is made of a refractory metal such as chromium or molybdenum and constitutes a part of the gate signal line 51 shown in FIG.

【0027】ゲート電極11およびゲート絶縁膜12の
上の全面には、SiN膜およびSiO膜で構成された
層間絶縁膜15が形成される。ドレイン電極13dに対
応して設けられたコンタクトホールにはアルミニウム等
の金属が充填され、ドレイン信号線52の一部を構成す
るドレイン引き出し電極16が設けられる。
An interlayer insulating film 15 composed of a SiN film and a SiO 2 film is formed on the entire surface of the gate electrode 11 and the gate insulating film 12. The contact hole provided corresponding to the drain electrode 13d is filled with a metal such as aluminum, and the drain lead electrode 16 forming a part of the drain signal line 52 is provided.

【0028】図2(b)に示すように、絶縁性基板10
の上に能動層43が形成される。能動層43は、能動層
13と同じ材料により構成されてよい。能動層43に
は、チャネル43cおよびチャネル43cの両側にソー
ス電極43sおよびドレイン電極43dが設けられる。
本実施の形態において、ソース電極43sおよびドレイ
ン電極43dは、p型不純物のイオンドーピングが施さ
れ、第2のTFT40はpチャネル型である。
As shown in FIG. 2B, the insulating substrate 10
An active layer 43 is formed thereon. The active layer 43 may be made of the same material as the active layer 13. The active layer 43 is provided with a channel 43c and a source electrode 43s and a drain electrode 43d on both sides of the channel 43c.
In the present embodiment, the source electrode 43s and the drain electrode 43d are ion-doped with p-type impurities, and the second TFT 40 is a p-channel type.

【0029】能動層43の上にゲート絶縁膜12、その
上にゲート電極42が設けられる。ゲート電極42は、
クロムやモリブデン等の高融点金属からなる。ゲート電
極42は、第1のTFT30のソース電極13sに接続
される。能動層43において、チャネル43cはゲート
電極42の下方に形成される。
The gate insulating film 12 is provided on the active layer 43, and the gate electrode 42 is provided thereon. The gate electrode 42 is
It consists of refractory metals such as chromium and molybdenum. The gate electrode 42 is connected to the source electrode 13s of the first TFT 30. In the active layer 43, the channel 43c is formed below the gate electrode 42.

【0030】ゲート絶縁膜12およびゲート電極42の
上の全面には、層間絶縁膜15が形成される。ソース電
極43sに対応して設けられたコンタクトホールにはア
ルミニウム等の金属が充填され、駆動電源線53が形成
される。駆動電源線53の製造方法に関しては、後に詳
述する。
An interlayer insulating film 15 is formed on the entire surface of the gate insulating film 12 and the gate electrode 42. A contact hole provided corresponding to the source electrode 43s is filled with a metal such as aluminum to form a drive power supply line 53. The method of manufacturing the drive power supply line 53 will be described later in detail.

【0031】層間絶縁膜15、ドレイン引き出し電極1
6、および駆動電源線53の上の全面には、例えば有機
樹脂からなる平坦化絶縁膜17が形成される。平坦化絶
縁膜17の上には、有機EL素子60が形成される。有
機EL素子60は、陽極61、発光素子層66、および
陰極67がこの順で積層形成された構造を持つ。陽極6
1は、平坦化絶縁膜17のドレイン電極43dに対応し
て設けられたコンタクトホールを介してドレイン電極4
3dと接続される。陽極61の上には絶縁膜68が形成
される。絶縁膜68は、陽極61の厚みによる段差に起
因する発光素子層66の断ち切れによって生じる陰極6
7と陽極61との短絡を防止するために設けられる。
Interlayer insulating film 15 and drain extraction electrode 1
A flattening insulating film 17 made of, for example, an organic resin is formed on the entire surface of 6 and the driving power supply line 53. The organic EL element 60 is formed on the planarization insulating film 17. The organic EL element 60 has a structure in which an anode 61, a light emitting element layer 66, and a cathode 67 are laminated in this order. Anode 6
Reference numeral 1 denotes the drain electrode 4 through the contact hole provided corresponding to the drain electrode 43d of the planarization insulating film 17.
It is connected to 3d. An insulating film 68 is formed on the anode 61. The insulating film 68 is formed on the cathode 6 by cutting off the light emitting element layer 66 due to the step due to the thickness of the anode 61.
It is provided to prevent a short circuit between 7 and the anode 61.

【0032】陽極61の材料としては、酸化インジウム
・スズ(Indium Tin Oxide:ITO)、酸化スズ(S
nO)、または酸化インジウム(In3)等が例
示される。一般的には、ホール注入効率や表面抵抗の低
さからITOが用いられる。陰極67の材料としては、
例えば、リチウムを微量に含むアルミニウム合金、マグ
ネシウムインジウム合金、またはマグネシウム銀合金等
が例示される。発光素子層66は、ホール輸送層62、
発光層64および電子輸送層65がこの順で積層形成さ
れた構造を持つ。ホール輸送層62の材料としては、4,
4’,4’’-トリス(3-メチルフェニルフェニルアミノ)ト
リフェニルアミン(4,4’,4’’-tris(3-methylphenylp
henylamino)triphenylamine:MTDATA)、N,N’-
ジ(ナフタレン-1-イル)-N,N’-ジフェニル-ベンジジン
(N,N'-Di(naphthalene-1-yl)-N,N'-diphenyl-benzidin
e:NPB)、N,N’-ジフェニル-N,N’-ジ(3-メチルフェ
ニル)-1,1’-ビフェニル-4,4’-ジアミン(N,N’-diphe
nyl-N,N’-di(3-methylphenyl)-1,1’-biphenyl-4,4’-
diamine:TPD)等が例示される。発光層64の材料
としては、キナクリドン誘導体を含むビス(ベンゾキノ
リノラト)ベリリウム錯体(bis (10-hydroxybenzo[h]q
uinolinato) beryllium:Bebq2)、またはアルミ
キノレン錯体(Alq3)等が例示される。電子輸送層
65の材料としては、Bebq2、またはAlq3等が
例示される。
As the material of the anode 61, indium tin oxide (ITO), tin oxide (S
Examples include nO 2 ), indium oxide (In 2 O 3 ), and the like. Generally, ITO is used because of its hole injection efficiency and low surface resistance. As a material of the cathode 67,
For example, an aluminum alloy containing a trace amount of lithium, a magnesium indium alloy, a magnesium silver alloy, or the like is exemplified. The light emitting element layer 66 includes the hole transport layer 62,
It has a structure in which the light emitting layer 64 and the electron transport layer 65 are laminated in this order. The material of the hole transport layer 62 is 4,
4 ', 4''-tris (3-methylphenylphenylamino) triphenylamine (4,4', 4 ''-tris (3-methylphenylp
henylamino) triphenylamine: MTDATA), N, N'-
Di (naphthalen-1-yl) -N, N'-diphenyl-benzidine
(N, N'-Di (naphthalene-1-yl) -N, N'-diphenyl-benzidin
e: NPB), N, N'-diphenyl-N, N'-di (3-methylphenyl) -1,1'-biphenyl-4,4'-diamine (N, N'-diphe
nyl-N, N'-di (3-methylphenyl) -1,1'-biphenyl-4,4'-
diamine: TPD) etc. are illustrated. As a material of the light emitting layer 64, a bis (benzoquinolinolato) beryllium complex (bis (10-hydroxybenzo [h] q) containing a quinacridone derivative is used.
uinolinato) beryllium: Bebq2), an aluminum quinolene complex (Alq3), or the like. Examples of the material of the electron transport layer 65 include Bebq2, Alq3 and the like.

【0033】ホール輸送層62、電子輸送層65および
陰極67は、各表示画素の有機EL素子60に共通に形
成される。発光層64は、陽極61に対応して島状に形
成される。
The hole transport layer 62, the electron transport layer 65 and the cathode 67 are formed commonly to the organic EL element 60 of each display pixel. The light emitting layer 64 is formed in an island shape corresponding to the anode 61.

【0034】以上で説明した表示画素の構成、材料は例
示であり、これらに限定する趣旨ではない。例えば、第
1のTFT30および第2のTFT40は、nチャネル
型であってもよく、pチャネル型であってもよく、さら
にnチャネル型とpチャネル型との組合せであってもよ
い。また、第1のTFT30に関して、ドレイン電極1
3dおよびソース電極13sとしたところは、このトラ
ンジスタに印加される電圧に応じて、それぞれソース電
極およびドレイン電極となることもある。有機EL素子
60は、陽極61、発光素子層66、および陰極67が
この逆に積層されてもよい。また、各層の間には介在層
があってもよい。
The configurations and materials of the display pixels described above are examples, and the present invention is not limited to these. For example, the first TFT 30 and the second TFT 40 may be n-channel type, p-channel type, or a combination of n-channel type and p-channel type. Also, regarding the first TFT 30, the drain electrode 1
The portion 3d and the source electrode 13s may become a source electrode and a drain electrode, respectively, depending on the voltage applied to this transistor. In the organic EL element 60, the anode 61, the light emitting element layer 66, and the cathode 67 may be laminated in the reverse order. There may be an intervening layer between each layer.

【0035】次に、以上のように構成された表示画素に
おいて、有機EL素子を発光させる動作を説明する。ゲ
ート信号線51からのゲート信号がゲート電極11に印
加されると、第1のTFT30がオンになる。そのた
め、第1のTFT30のソース電極13sから印加され
た電荷が保持容量90に蓄積されるとともに第2のTF
T40のゲート電極42に印加される。有機EL素子6
0には、第2のTFT40のゲート電極42に印加され
た電圧に応じた電流が駆動電源線53から供給される。
Next, the operation of causing the organic EL element to emit light in the display pixel configured as described above will be described. When the gate signal from the gate signal line 51 is applied to the gate electrode 11, the first TFT 30 is turned on. Therefore, the charge applied from the source electrode 13s of the first TFT 30 is accumulated in the storage capacitor 90 and the second TF is applied.
It is applied to the gate electrode 42 of T40. Organic EL element 6
A current corresponding to the voltage applied to the gate electrode 42 of the second TFT 40 is supplied to 0 from the driving power supply line 53.

【0036】有機EL素子60において、陽極61から
注入されたホールと陰極67から注入された電子とが発
光層64の内部で再結合し、発光層64を構成する有機
分子を励起して励起子が生じる。この励起子が放射失活
する過程で発光層64から光が放たれ、この光が透明な
陽極61を介して外部へ放出されて有機EL素子60が
発光する。
In the organic EL element 60, the holes injected from the anode 61 and the electrons injected from the cathode 67 are recombined inside the light emitting layer 64 to excite the organic molecules forming the light emitting layer 64 and excitons. Occurs. Light is emitted from the light emitting layer 64 in the process of radiation deactivation of the excitons, and this light is emitted to the outside through the transparent anode 61, and the organic EL element 60 emits light.

【0037】以上の有機EL表示装置の表示画素の構造
をもとに、本発明の特徴を説明する。本発明の実施の形
態において、有機EL表示装置の各表示画素に含まれる
TFTに接続された信号線、走査線、および駆動電源線
等の配線は、材料として低抵抗金属を用い、低抵抗金属
の合金の結晶の粒子径が電子の平均自由行程よりも大き
くなるように形成された配線構造とする。
The features of the present invention will be described based on the structure of the display pixel of the organic EL display device described above. In the embodiment of the present invention, the wiring such as the signal line, the scanning line, and the driving power supply line connected to the TFT included in each display pixel of the organic EL display device uses a low resistance metal as a material, and a low resistance metal. The wiring structure is formed so that the crystal grain size of the alloy is larger than the mean free path of electrons.

【0038】図3は、上述の多層構造を持つ配線の断面
図である。ここでは、駆動電源線53を例として説明す
る。駆動電源線53は、層間絶縁膜15の上に形成され
た第1の保護層110と、その上に形成された配線層1
12と、その上に形成された第2の保護層114とを含
む。また、駆動電源線53において、第1の保護層11
0と配線層112との間には第1の合金層116が、配
線層112と第2の保護層114との間には第2の合金
層118がそれぞれ形成される。
FIG. 3 is a sectional view of the wiring having the above-mentioned multilayer structure. Here, the drive power supply line 53 will be described as an example. The drive power supply line 53 includes the first protective layer 110 formed on the interlayer insulating film 15 and the wiring layer 1 formed on the first protective layer 110.
12 and a second protective layer 114 formed thereon. In addition, in the drive power supply line 53, the first protective layer 11
A first alloy layer 116 is formed between 0 and the wiring layer 112, and a second alloy layer 118 is formed between the wiring layer 112 and the second protective layer 114.

【0039】第1の保護層110および第2の保護層1
14は、格子形が体心立方格子(bcc)である金属に
より構成されてよい。第1の保護層110および第2の
保護層114は、6A族または5A族元素であるクロム
(Cr)、モリブデン(Mo)、タングステン(W)、
バナジウム(V)、ニオブ(Nb)、タンタル(Ta)
により構成されるのが好ましい。本実施の形態におい
て、第1の保護層110および第2の保護層114は、
モリブデンにより構成される。
First protective layer 110 and second protective layer 1
14 may be made of metal whose lattice is a body centered cubic lattice (bcc). The first protective layer 110 and the second protective layer 114 are formed of a 6A group or 5A group element such as chromium (Cr), molybdenum (Mo), tungsten (W),
Vanadium (V), Niobium (Nb), Tantalum (Ta)
It is preferable that In this embodiment, the first protective layer 110 and the second protective layer 114 are
Composed of molybdenum.

【0040】配線層112は、第1の保護層110およ
び第2の保護層114を構成する金属とは格子形が異な
る金属により構成されてよい。配線層112は、例えば
格子形が面心立方格子(fcc)である金属により構成
されてよい。配線層112は、アルミニウム、またはア
ルミニウムよりも電気抵抗の低い銅または銀により構成
されるのが好ましい。本実施の形態において、配線層1
12は、アルミニウムにより構成される。
The wiring layer 112 may be composed of a metal having a lattice shape different from that of the metal forming the first protective layer 110 and the second protective layer 114. The wiring layer 112 may be made of, for example, a metal whose lattice shape is a face-centered cubic lattice (fcc). The wiring layer 112 is preferably made of aluminum, or copper or silver having an electric resistance lower than that of aluminum. In the present embodiment, the wiring layer 1
12 is made of aluminum.

【0041】また、配線層112は、ネオジウム等のラ
ンタノイド元素を含んでもよい。アルミニウム等の低抵
抗金属にランタノイド元素を添加することにより、配線
のエレクトロマイグレーション耐性が向上する。本実施
の形態において、配線層112は、アルミニウムネオジ
ウム合金(Nd−Al)により構成される。本実施の形
態において、アルミニウムネオジウム合金中のネオジウ
ムの含有量は、2atomic%である。
Further, the wiring layer 112 may contain a lanthanoid element such as neodymium. By adding a lanthanoid element to a low resistance metal such as aluminum, the electromigration resistance of the wiring is improved. In the present embodiment, the wiring layer 112 is made of an aluminum neodymium alloy (Nd-Al). In the present embodiment, the content of neodymium in the aluminum neodymium alloy is 2 atomic%.

【0042】第1の合金層116および第2の合金層1
18は、高融点金属層を構成する金属と低抵抗金属層を
構成する金属との金属間化合物により構成されてよい。
本実施の形態において、第1の合金層116および第2
の合金層118は、アルミニウムネオジウム合金とモリ
ブデンとの金属間化合物により構成される。
First alloy layer 116 and second alloy layer 1
18 may be composed of an intermetallic compound of a metal forming the high melting point metal layer and a metal forming the low resistance metal layer.
In the present embodiment, the first alloy layer 116 and the second alloy layer 116
The alloy layer 118 of is composed of an intermetallic compound of an aluminum neodymium alloy and molybdenum.

【0043】[0043]

【実施例】以下に実施例を説明する。下地となる層間絶
縁膜のSiO膜を形成後、層間絶縁膜にコンタクトホ
ールを形成した。その後、層間絶縁膜の上に配線構造を
成膜した。成膜は、ロードロック(LL)式のマルチチ
ャンバの成膜装置を用いて行った。成膜装置は、LL
室、搬送室、モリブデンをターゲットとする第1のスパ
ッタリング室、およびアルミニウムネオジウム合金をタ
ーゲットとする第2のスパッタリング室を有する。アル
ミニウムネオジウム合金中のネオジウムの含有量は、2
atomic%である。
EXAMPLES Examples will be described below. A contact hole was formed in the interlayer insulating film after forming the SiO 2 film of the interlayer insulating film as a base. Then, a wiring structure was formed on the interlayer insulating film. The film formation was performed using a load lock (LL) type multi-chamber film forming apparatus. The film forming device is LL
The chamber includes a chamber, a transfer chamber, a first sputtering chamber whose target is molybdenum, and a second sputtering chamber whose target is an aluminum neodymium alloy. The content of neodymium in the aluminum neodymium alloy is 2
atomic%.

【0044】まず、LL室、搬送室、第1のスパッタリ
ング室、および第2のスパッタリング室それぞれの予備
真空度を10−3Paとして、LL室から搬送室に基板
を搬送した。搬送室と第1のスパッタリング室の間のゲ
ートバルブを開け、基板を第1のスパッタリング室に搬
送して基板温度を100℃に加熱した。続いて、第1の
スパッタリング室にArガスを導入し、0.23Paと
した。電力6.2kW、Arガスの流量100sccm
の条件でスパッタリングを行い、モリブデンからなる第
1の保護層を50nm成膜した。後述するTEM(透過
型電子顕微鏡)写真で観察したところ、この方法により
成膜された第1の保護層は、下地の層間絶縁膜との密着
性が高かった。
First, the substrate was transferred from the LL chamber to the transfer chamber with a preliminary vacuum degree of 10 −3 Pa in each of the LL chamber, the transfer chamber, the first sputtering chamber, and the second sputtering chamber. The gate valve between the transfer chamber and the first sputtering chamber was opened, the substrate was transferred to the first sputtering chamber, and the substrate temperature was heated to 100 ° C. Subsequently, Ar gas was introduced into the first sputtering chamber so that the pressure was 0.23 Pa. Electric power 6.2 kW, Ar gas flow rate 100 sccm
Sputtering was performed under the conditions described above to form a first protective layer of molybdenum with a thickness of 50 nm. Observation with a TEM (Transmission Electron Microscope) photograph described later revealed that the first protective layer formed by this method had high adhesion to the underlying interlayer insulating film.

【0045】再び、第1のスパッタリング室を真空引き
して10−3Paとした後、搬送室を経由して、第2の
スパッタリング室に基板を搬送した。ここで、搬送室、
第1のスパッタリング室、および第2のスパッタリング
室は減圧雰囲気が保たれているので、基板を減圧雰囲気
から取り出すことなく次層を成膜することができる。そ
のため、第1の保護層表面は清浄に保たれ、充分な反応
性を維持できる。
After the first sputtering chamber was evacuated again to 10 -3 Pa, the substrate was transferred to the second sputtering chamber via the transfer chamber. Where the transfer chamber,
Since the reduced pressure atmosphere is maintained in the first sputtering chamber and the second sputtering chamber, the next layer can be formed without removing the substrate from the reduced pressure atmosphere. Therefore, the surface of the first protective layer can be kept clean and sufficient reactivity can be maintained.

【0046】第2のスパッタリング室において、基板温
度を100℃に加熱した。続いて、第2のスパッタリン
グ室にArガスを導入し、0.41Paとした。電力
6.5kW、Arガスの流量100sccmの条件でス
パッタリングを行い、アルミニウムネオジウム合金から
なる配線層を400nm成膜した。
The substrate temperature was heated to 100 ° C. in the second sputtering chamber. Then, Ar gas was introduced into the second sputtering chamber to 0.41 Pa. Sputtering was performed under conditions of an electric power of 6.5 kW and an Ar gas flow rate of 100 sccm to form a wiring layer made of an aluminum neodymium alloy in a thickness of 400 nm.

【0047】再び第2のスパッタリング室を真空引きし
て10−3Paとした後、搬送室を経由して第1のスパ
ッタリング室に基板を搬送した。第1のスパッタリング
室において、基板温度を100℃に加熱した。続いて、
第1のスパッタリング室にArガスを導入し、0.23
Paとした。電力6.2kW、Arガスの流量100s
ccmの条件でスパッタリングを行い、モリブデンから
なる第2の保護層を100nm成膜した。なお、以上の
第1のスパッタリング室および第2のスパッタリング室
において、基板とターゲットとの距離は0.05mとし
た。
After the second sputtering chamber was evacuated again to 10 -3 Pa, the substrate was transferred to the first sputtering chamber via the transfer chamber. The substrate temperature was heated to 100 ° C. in the first sputtering chamber. continue,
Ar gas was introduced into the first sputtering chamber, and 0.23
It was Pa. Electric power 6.2 kW, Ar gas flow rate 100 s
Sputtering was performed under the condition of ccm to form a second protective layer of molybdenum with a thickness of 100 nm. In the first sputtering chamber and the second sputtering chamber described above, the distance between the substrate and the target was 0.05 m.

【0048】このようにして形成された多層構造の層を
パターニングした後、基板を350℃に加熱して30分
間熱処理を行った。
After patterning the layer having the multilayer structure thus formed, the substrate was heated to 350 ° C. and heat-treated for 30 minutes.

【0049】以上の実施例において、第1のスパッタリ
ング室の圧力を0.23Pa、第2のスパッタリング室
の圧力を0.41Paとしたが、これらのスパッタリン
グ室の圧力は、以下のようにして決定することができ
る。結晶の粒子径を大きくして安定な配線構造を形成す
るためには、エネルギーの高い原子やイオン等の粒子を
基板にスパッタリングするのが好ましい。そのため、ス
パッタリングされる粒子がアルゴンガス等の他の粒子と
衝突することなく、ターゲットから基板に到達するよう
にすることが望まれる。つまり、基板とターゲットとの
距離d(m)と粒子の平均自由工程λとにより示される
粒子衝突パラメータd/λをできるだけ小さくするのが
好ましい。
In the above examples, the pressure in the first sputtering chamber was 0.23 Pa and the pressure in the second sputtering chamber was 0.41 Pa. The pressures in these sputtering chambers were determined as follows. can do. In order to increase the crystal grain size and form a stable wiring structure, it is preferable to sputter high energy particles such as atoms and ions on the substrate. Therefore, it is desired that the sputtered particles reach the substrate from the target without colliding with other particles such as argon gas. That is, it is preferable to minimize the particle collision parameter d / λ, which is represented by the distance d (m) between the substrate and the target and the mean free path λ of the particles.

【0050】また、衝突の確率は粒子の断面積Sとスパ
ッタリング室の圧力Pに比例する。平均自由工程は、粒
子の速度vに比例し、衝突の確率に反比例するので、λ
∝v/(P×S)と表される。ここで、各粒子の速度v
は、E=1/2×mv(mは質量)と表される。m∝
M(Mはターゲットとした金属の原子量(ただし、ター
ゲットとした金属が合金である場合、平均原子量または
主成分の金属の原子量の小さい方の値))とでき、ター
ゲットから飛び出した粒子の平均エネルギーは、原子の
種類やターゲットによらず、5〜10eVと一定である
ので、v∝(1/M)1/2と表すことができる。その
結果、平均自由工程λ∝1/(M1/2×P×S)と表
すことができる。つまり、基板とターゲットとの距離d
が一定であれば、スパッタリング室の圧力をなるべく低
くするのが望ましい。また、粒子の断面積Sは原子半径
をrとすると、πrで近似することができる。本実施
の形態で好ましく用いられる金属の原子半径rは、1.
25から1.45オングストローム程度であり、ほぼ一
定であるので、Sは定数とすることができる。
The probability of collision is proportional to the particle cross-sectional area S and the pressure P in the sputtering chamber. The mean free path is proportional to the velocity v of the particle and inversely proportional to the probability of collision, so λ
It is expressed as ∝v / (P × S). Where the velocity v of each particle
Is expressed as E = 1/2 × mv 2 (m is mass). m∝
M (M is the atomic weight of the target metal (however, if the target metal is an alloy, the average atomic weight or the atomic weight of the main component metal, whichever is smaller)), and the average energy of the particles protruding from the target Is constant at 5 to 10 eV regardless of the type of atom or the target, and can be expressed as v∝ (1 / M) 1/2 . As a result, the mean free path λ∝1 / (M 1/2 × P × S) can be expressed. That is, the distance d between the substrate and the target
Is constant, it is desirable to lower the pressure in the sputtering chamber as much as possible. Further, the cross-sectional area S of the particle can be approximated by πr 2 when the atomic radius is r. The atomic radius r of the metal preferably used in the present embodiment is 1.
Since it is about 25 to 1.45 angstroms and is almost constant, S can be a constant.

【0051】以上から、平均自由工程λ∝1/(M
1/2×P)と表すことができ、各粒子の分子量Mとス
パッタリング室の圧力Pにより制御することができる。
つまり、スパッタリング室の圧力は低くするのが好まし
く、分子量Mの大きい粒子ほどスパッタリング室の圧力
をより低くするのが好ましい。
From the above, the mean free path λ∝1 / (M
½ × P) and can be controlled by the molecular weight M of each particle and the pressure P in the sputtering chamber.
That is, it is preferable to lower the pressure in the sputtering chamber, and it is preferable to lower the pressure in the sputtering chamber for particles having a larger molecular weight M.

【0052】また、上述した粒子衝突パラメータはP×
1/2×dと表すことができるので、基板とターゲッ
トとの距離dの値を小さくすることによっても同様の効
果が得られる。本実施の形態において、基板とターゲッ
トとの距離dは、0.1m以下とすることができる。
The above-mentioned particle collision parameter is P ×
Since it can be expressed as M 1/2 × d, the same effect can be obtained by reducing the value of the distance d between the substrate and the target. In the present embodiment, the distance d between the substrate and the target can be set to 0.1 m or less.

【0053】本実施の形態において、スパッタリング室
の圧力Pは、粒子衝突パラメータP×M1/2×dが
0.18以下となるようにすることができる。したがっ
て、スパッタリング室の圧力Pは、0.18/(M
1/2×d)以下とすることができる。このようにする
ことによって、結晶の粒子径が大きい配線構造を安定的
に形成することができる。また、スパッタリング室の圧
力Pの下限については、好ましくは0.1Pa以上とす
る。このようにすることによって、各層を安定的に成膜
することができる。
In the present embodiment, the pressure P in the sputtering chamber can be set so that the particle collision parameter P × M 1/2 × d is 0.18 or less. Therefore, the pressure P in the sputtering chamber is 0.18 / (M
It can be ½ × d) or less. By doing so, it is possible to stably form a wiring structure having a large crystal grain size. Further, the lower limit of the pressure P in the sputtering chamber is preferably 0.1 Pa or more. By doing so, each layer can be stably formed.

【0054】またスパッタリング時の基板温度は50℃
以上150℃以下とすることができる。さらに、熱処理
は、基板をスパッタリング時の基板温度以上450℃以
下に加熱して行ってもよい。
The substrate temperature during sputtering is 50 ° C.
The temperature can be set to 150 ° C or lower. Furthermore, the heat treatment may be performed by heating the substrate to a substrate temperature of 450 ° C. or higher during sputtering.

【0055】図4は、以上のようにして得られた駆動電
源線53の断面図(TEM写真)である。この図に示す
ように、配線層には、アルミニウムネオジウム合金の結
晶粒子が形成された。
FIG. 4 is a sectional view (TEM photograph) of the driving power supply line 53 obtained as described above. As shown in this figure, crystal grains of an aluminum neodymium alloy were formed in the wiring layer.

【0056】図5は、図4の断面図における結晶粒子
(グレイン)の境界を示す図である。この図を参考に、
図6(a)に示すように、各結晶粒子を楕円近似した。
図6(b)は、このように近似した楕円を抽出した図で
ある。
FIG. 5 is a diagram showing boundaries of crystal grains (grains) in the sectional view of FIG. Referring to this figure,
As shown in FIG. 6A, each crystal grain was approximated by an ellipse.
FIG. 6B is a diagram in which an ellipse approximated in this way is extracted.

【0057】図7は、図4の断面図における結晶の粒子
径を示す図である。図7(a)に粒子径とその個数の関
係を示し、図7(b)にその関係を示すグラフを示す。
各粒子の粒子径は、図6(b)に示す楕円の長軸と短軸
の平均値を算出することにより求めた。粒子径25nm
より小さい粒子は、図4の断面図からはほとんど確認で
きず、評価対象から除外した。
FIG. 7 is a diagram showing the grain size of the crystal in the sectional view of FIG. FIG. 7A shows the relationship between the particle size and the number thereof, and FIG. 7B shows a graph showing the relationship.
The particle diameter of each particle was determined by calculating the average value of the major axis and the minor axis of the ellipse shown in FIG. 6 (b). Particle size 25nm
Smaller particles were hardly confirmed from the cross-sectional view of FIG. 4, and were excluded from the evaluation target.

【0058】図7に示すように、粒子径が60nm〜7
0nmのものが最も多く形成された。また、抽出された
楕円の全数118個のうち、粒子径が30nmより大き
いものは112個あり、全体の約95%(112/11
8×100)を占める。また同様に、粒子径が60nm
より大きいものは74個あり、全体の約62%(74/
118×100)を占める。また、上述したように、図
6(b)に示した楕円から求めた各粒子の粒子径の合計
(8207.9nm)を全粒子数(118個)で除すこ
とにより算出した結晶の数平均粒子径は69.55nm
であった。さらに、粒子径が25nmより小さい粒子は
ほとんど形成されていない。つまり、本実施例における
配線構造の製造方法により、アルミニウム中における電
子の平均自由行程である16.9nmよりも大きいアル
ミニウムネオジウム合金の結晶粒子により構成された配
線構造が得られた。
As shown in FIG. 7, the particle size is 60 nm to 7 nm.
The largest number was 0 nm. In addition, of the total 118 extracted ellipses, 112 have a particle size larger than 30 nm, which is about 95% (112/11).
8 × 100). Similarly, the particle size is 60 nm.
There are 74 larger ones, about 62% of the total (74 /
Occupies 118 × 100). Further, as described above, the number average of crystals calculated by dividing the total particle size (8207.9 nm) of each particle obtained from the ellipse shown in FIG. 6B by the total number of particles (118) Particle size is 69.55 nm
Met. Furthermore, almost no particles having a particle size smaller than 25 nm are formed. That is, the wiring structure manufacturing method of this example provided a wiring structure composed of crystal particles of an aluminum neodymium alloy having a size larger than 16.9 nm, which is the mean free path of electrons in aluminum.

【0059】このようにして形成された配線構造の比抵
抗は、成膜直後で15μΩcm、350℃で30分間の
熱処理後で4.8μΩcmであった。
The specific resistance of the wiring structure thus formed was 15 μΩcm immediately after film formation, and 4.8 μΩcm after heat treatment at 350 ° C. for 30 minutes.

【0060】なお、参照例として、基板温度を100
℃、第2のスパッタリング室の圧力を0.70Paとし
て、アルゴン流量200sccmの条件でネオジウムの
含有量が2atomic%のアルミニウムネオジウム合
金をターゲットとして配線を形成した。このときの配線
の比抵抗は成膜直後で21.5μΩcmであった。この
参照例からも、本実施例において形成された配線構造は
低抵抗化されたことがわかる。また、この結果からも、
スパッタリング室の圧力Pは、0.18/(M /2×
d)以下のときに配線構造を良好に低抵抗化できること
が示され、このような条件において、結晶の粒子径を大
きくすることができたと示唆される。
As a reference example, the substrate temperature is set to 100.
Wiring was formed by using an aluminum neodymium alloy having a neodymium content of 2 atomic% as a target under conditions of an argon flow rate of 200 sccm at a temperature of 0.70 Pa in the second sputtering chamber. The specific resistance of the wiring at this time was 21.5 μΩcm immediately after the film formation. From this reference example as well, it can be seen that the wiring structure formed in this example has a low resistance. Also, from this result,
The pressure P of the sputtering chamber, 0.18 / (M 1/2 ×
d) It is shown that the wiring structure can be satisfactorily lowered in the following cases, and it is suggested that the crystal grain size could be increased under such conditions.

【0061】以上の実施の形態において、配線構造は、
低抵抗金属により構成された配線層112が第1の合金
層116、第1の保護層110、第2の合金層118、
および第2の保護層114で被覆された多層構造とした
が、第1の合金層116、第1の保護層110、第2の
合金層118、および第2の保護層114は必須ではな
い。
In the above embodiments, the wiring structure is
The wiring layer 112 made of a low resistance metal includes a first alloy layer 116, a first protective layer 110, a second alloy layer 118,
Although the multilayer structure is covered with the second protective layer 114, the first alloy layer 116, the first protective layer 110, the second alloy layer 118, and the second protective layer 114 are not essential.

【0062】[0062]

【発明の効果】本発明によれば、配線を低抵抗化すると
ともに信頼性を高めることができる。
According to the present invention, it is possible to reduce the resistance of the wiring and improve the reliability.

【図面の簡単な説明】[Brief description of drawings]

【図1】 有機EL表示装置の一表示画素を示す平面図
である。
FIG. 1 is a plan view showing one display pixel of an organic EL display device.

【図2】 図1に示す表示画素の断面図である。FIG. 2 is a cross-sectional view of the display pixel shown in FIG.

【図3】 多層構造を持つ配線の断面図である。FIG. 3 is a cross-sectional view of a wiring having a multilayer structure.

【図4】 駆動電源線の断面図(TEM写真)である。FIG. 4 is a cross-sectional view (TEM photograph) of a drive power supply line.

【図5】 図4の断面図における結晶粒子(グレイン)
ごとの境界を示す図である。
5 is a crystal grain (grain) in the cross-sectional view of FIG.
It is a figure which shows the boundary for every.

【図6】 図5に示した境界を楕円近似した図である。FIG. 6 is an elliptic approximation of the boundary shown in FIG.

【図7】 図4の断面図における結晶の粒子径を示す図
である。
FIG. 7 is a diagram showing the particle size of crystals in the cross-sectional view of FIG.

【符号の説明】[Explanation of symbols]

10 絶縁性基板、 12 ゲート絶縁膜、 15 層
間絶縁膜、 30 第1のTFT、 40 第2のTF
T、 51 ゲート信号線、 52 ドレイン信号線、
53 駆動電源線、 60 有機EL素子、 61
陽極、 64 発光層、 66 発光素子層、 90
保持容量、 110 第1の保護層、 112 配線
層、 114 第2の保護層、 116 第1の合金
層、 118第2の合金層
10 Insulating Substrate, 12 Gate Insulating Film, 15 Interlayer Insulating Film, 30 First TFT, 40 Second TF
T, 51 gate signal line, 52 drain signal line,
53 drive power line, 60 organic EL element, 61
Anode, 64 light emitting layer, 66 light emitting element layer, 90
Storage capacitor, 110 first protective layer, 112 wiring layer, 114 second protective layer, 116 first alloy layer, 118 second alloy layer

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H01L 21/285 H05B 33/14 A 5F110 29/786 H01L 21/88 N 5G435 H05B 33/14 29/78 612C (72)発明者 宮井 良雄 大阪府守口市京阪本通2丁目5番5号 三 洋電機株式会社内 Fターム(参考) 3K007 AB06 AB11 AB17 AB18 BA06 CC00 DB03 FA01 4K029 BA23 BD02 CA05 EA03 EA08 4M104 AA01 AA08 AA09 BB02 BB13 BB16 BB18 CC01 DD16 DD17 DD37 DD39 DD40 EE03 FF13 FF22 GG09 HH01 HH16 5C094 AA04 AA21 AA32 AA43 BA03 BA27 CA19 DA13 DB01 DB04 EA10 FB01 FB12 FB20 JA08 5F033 GG04 HH08 HH10 HH11 HH14 HH17 HH19 HH20 HH21 HH38 JJ01 JJ08 JJ10 JJ11 JJ14 JJ17 JJ19 JJ20 JJ21 KK01 LL06 LL08 MM05 MM08 NN06 PP15 QQ09 QQ37 RR04 RR06 RR21 VV04 VV15 WW01 WW03 WW05 XX05 XX10 5F110 AA03 AA14 BB01 CC02 DD02 DD03 EE04 GG02 GG13 HJ12 HL03 HM19 NN03 NN23 NN24 NN27 NN73 PP03 5G435 AA01 AA14 AA16 BB05 CC09 HH12 KK05 KK10 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) H01L 21/285 H05B 33/14 A 5F110 29/786 H01L 21/88 N 5G435 H05B 33/14 29/78 612C (72) Inventor Yoshio Miyai 2-5-5 Keihan Hondori, Moriguchi City, Osaka Sanyo Electric Co., Ltd. F term (reference) 3K007 AB06 AB11 AB17 AB18 BA06 CC00 DB03 FA01 4K029 BA23 BD02 CA05 EA03 EA08 4M104 AA01 AA08 AA09 BB02 BB13 BB16 BB18 CC01 DD16 DD17 DD37 DD39 DD40 EE03 FF13 FF22 GG09 HH01 HH16 5C094 AA04 AA21 AA32. JJ20 JJ21 KK01 LL06 LL08 MM05 MM08 NN06 PP15 QQ09 QQ37 RR04 RR06 RR21 VV04 VV15 WW01 WW03 WW05 XX05 XX10 5F110 AA03 AA14 BB01 CC02 DD02 DD03 EE04 GG02 GG13 HJ12 HL03 HM19 NN03 NN23 NN24 NN27 NN73 PP03 5G435 AA01 AA14 AA16 BB05 CC09 HH12 KK05 KK10

Claims (8)

【特許請求の範囲】[Claims] 【請求項1】 ランタノイド元素を含むアルミニウムの
合金により構成された配線構造であって、その合金の結
晶の平均粒子径が16.9nm以上であることを特徴と
する配線構造。
1. A wiring structure made of an alloy of aluminum containing a lanthanoid element, wherein the alloy has crystals having an average particle diameter of 16.9 nm or more.
【請求項2】 前記平均粒子径が60nm以上であるこ
とを特徴とする請求項1に記載の配線構造。
2. The wiring structure according to claim 1, wherein the average particle diameter is 60 nm or more.
【請求項3】 ランタノイド元素を含むアルミニウムの
合金により構成された配線構造であって、その合金の結
晶の粒子径が30nm以上のものが全体の90%以上で
あることを特徴とする配線構造。
3. A wiring structure composed of an aluminum alloy containing a lanthanoid element, wherein the alloy has a crystal grain size of 30 nm or more in 90% or more of the whole.
【請求項4】 前記ランタノイド元素は、ネオジウムで
あることを特徴とする請求項1から3のいずれかに記載
の配線構造。
4. The wiring structure according to claim 1, wherein the lanthanoid element is neodymium.
【請求項5】 電流駆動型の光学素子を含む回路と、 前記回路に接続された請求項1から4のいずれかに記載
の配線構造と、 を含むことを特徴とする光学装置。
5. An optical device comprising: a circuit including a current-driven optical element; and the wiring structure according to claim 1 connected to the circuit.
【請求項6】 複数の前記回路を含み、 前記配線構造は、前記複数の回路に接続され、各前記回
路に電力を供給する電源線として用いられることを特徴
とする請求項5に記載の光学装置。
6. The optical system according to claim 5, comprising a plurality of said circuits, wherein said wiring structure is connected to said plurality of circuits and used as a power supply line for supplying electric power to each of said circuits. apparatus.
【請求項7】 基板を50℃以上150℃以下に加熱
し、前記基板の上方に、ランタノイド元素を含むアルミ
ニウムの合金をターゲットとしてスパッタリング法によ
り成膜し、 前記スパッタリング法は、ターゲットとした金属の原子
量をM、基板とターゲットとの距離をdとした場合に、
それぞれ0.18/(M1/2×d)Pa以下の減圧雰
囲気下で実施されることを特徴とする配線構造の製造方
法。
7. The substrate is heated to 50 ° C. or higher and 150 ° C. or lower, and an aluminum alloy containing a lanthanoid element is used as a target to form a film above the substrate by a sputtering method. When the atomic weight is M and the distance between the substrate and the target is d,
A method for producing a wiring structure, which is carried out under a reduced pressure atmosphere of 0.18 / (M 1/2 × d) Pa or less.
【請求項8】 前記スパッタリング法を実施した後、前
記配線構造を前記スパッタリング法の実施における前記
基板の加熱温度以上450℃以下に加熱することを特徴
とする請求項7に記載の配線構造の製造方法。
8. The manufacturing of the wiring structure according to claim 7, wherein after the sputtering method is performed, the wiring structure is heated to a temperature equal to or higher than a heating temperature of the substrate in the sputtering method and equal to or lower than 450 ° C. Method.
JP2002062670A 2002-03-07 2002-03-07 Wiring structure, manufacturing method, and optical device Pending JP2003264192A (en)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2002062670A JP2003264192A (en) 2002-03-07 2002-03-07 Wiring structure, manufacturing method, and optical device
CNB031041442A CN100517422C (en) 2002-03-07 2003-02-12 Distributing structure, its manufacturing method and optical equipment
KR1020030013891A KR100582130B1 (en) 2002-03-07 2003-03-06 Wiring structure, manufacturing method thereof and optical apparatus
US10/383,058 US7078733B2 (en) 2002-03-07 2003-03-07 Aluminum alloyed layered structure for an optical device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002062670A JP2003264192A (en) 2002-03-07 2002-03-07 Wiring structure, manufacturing method, and optical device

Publications (1)

Publication Number Publication Date
JP2003264192A true JP2003264192A (en) 2003-09-19

Family

ID=29196333

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002062670A Pending JP2003264192A (en) 2002-03-07 2002-03-07 Wiring structure, manufacturing method, and optical device

Country Status (1)

Country Link
JP (1) JP2003264192A (en)

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163384A (en) * 2004-12-09 2006-06-22 Samsung Sdi Co Ltd Luminescent display device and manufacturing method thereof
JP2012227503A (en) * 2010-08-18 2012-11-15 Semiconductor Energy Lab Co Ltd Deposition device and deposition method
JP2013187350A (en) * 2012-03-08 2013-09-19 Tokyo Electron Ltd Semiconductor device, semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP2017139381A (en) * 2016-02-04 2017-08-10 株式会社コベルコ科研 Wiring structure for display device
JP2018029196A (en) * 2010-07-02 2018-02-22 株式会社半導体エネルギー研究所 Semiconductor device
JP2019181723A (en) * 2018-04-04 2019-10-24 キヤノン株式会社 Substrate for liquid discharge head and method of manufacturing the same, and liquid discharge head
JP2022530787A (en) * 2019-05-01 2022-07-01 アプライド マテリアルズ インコーポレイテッド Fully aligned subtractive process and its electronic devices

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006163384A (en) * 2004-12-09 2006-06-22 Samsung Sdi Co Ltd Luminescent display device and manufacturing method thereof
JP2018029196A (en) * 2010-07-02 2018-02-22 株式会社半導体エネルギー研究所 Semiconductor device
JP2012227503A (en) * 2010-08-18 2012-11-15 Semiconductor Energy Lab Co Ltd Deposition device and deposition method
JP2013187350A (en) * 2012-03-08 2013-09-19 Tokyo Electron Ltd Semiconductor device, semiconductor device manufacturing method and semiconductor manufacturing apparatus
JP2017139381A (en) * 2016-02-04 2017-08-10 株式会社コベルコ科研 Wiring structure for display device
JP2019181723A (en) * 2018-04-04 2019-10-24 キヤノン株式会社 Substrate for liquid discharge head and method of manufacturing the same, and liquid discharge head
JP7166776B2 (en) 2018-04-04 2022-11-08 キヤノン株式会社 Manufacturing method of substrate for liquid ejection head
JP2022530787A (en) * 2019-05-01 2022-07-01 アプライド マテリアルズ インコーポレイテッド Fully aligned subtractive process and its electronic devices
JP7393437B2 (en) 2019-05-01 2023-12-06 アプライド マテリアルズ インコーポレイテッド Fully aligned subtractive process and its electronic devices

Similar Documents

Publication Publication Date Title
US10497755B2 (en) Light emitting device, method of manufacturing the same, and manufacturing apparatus therefor
US6762564B2 (en) Display apparatus
US8044393B2 (en) Light emitting device and manufacturing method thereof
US7154120B2 (en) Light emitting device and fabrication method thereof
US20060011914A1 (en) Novel conductive elements for thin film transistors used in a flat panel display
US20050258426A1 (en) Organic light emitting display device
US20050285109A1 (en) Novel conductive elements for thin film transistors used in a flat panel display
KR20030069896A (en) Light-emitting device and method of manufacturing the same, and method of operating manufacturing apparatus
KR100582130B1 (en) Wiring structure, manufacturing method thereof and optical apparatus
JP2003257657A (en) Light emitting device, and method and apparatus for manufacturing the device
JP2003264192A (en) Wiring structure, manufacturing method, and optical device
JP2001282136A (en) Electroluminescent display device
US6717218B2 (en) Wiring structure formed in contact hole, manufacturing method therefor, and a display apparatus having the same
JP2003264193A (en) Wiring structure, manufacturing method, and optical device
JP2005050797A (en) Light emitting device
JP2003264089A (en) Optical element and production process thereof
JP2003272852A (en) Display device

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040603

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040714

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050308

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050509

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20070206