JP2003243490A - Wafer treatment device and wafer stage, and wafer treatment method - Google Patents

Wafer treatment device and wafer stage, and wafer treatment method

Info

Publication number
JP2003243490A
JP2003243490A JP2002040373A JP2002040373A JP2003243490A JP 2003243490 A JP2003243490 A JP 2003243490A JP 2002040373 A JP2002040373 A JP 2002040373A JP 2002040373 A JP2002040373 A JP 2002040373A JP 2003243490 A JP2003243490 A JP 2003243490A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
wafer
wafer stage
stage
characterized
temperature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002040373A
Other languages
Japanese (ja)
Inventor
Saburo Kanai
Hironori Kawahara
Toshio Masuda
Mitsuru Suehiro
Seiichiro Sugano
俊夫 増田
博宣 川原
満 末広
誠一郎 菅野
三郎 金井
Original Assignee
Hitachi High-Technologies Corp
株式会社日立ハイテクノロジーズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

<P>PROBLEM TO BE SOLVED: To provide a low-cost wafer treatment device in which a plurality of wafer stages with different functions can be replaced. <P>SOLUTION: A wafer stage 52 of a wafer treatment device can be separated from an insulation member 7 fixing the stage. Fixing positions to the insulation members 7 in a plurality of wafer stages and a part which require positioning in other wafer stages are made common in different wafer stages. Thereby, it is possible to eliminate the need for redesigning a treatment device for each wafer stage and to reduce work loads of a designer, thus lowering a manufacturing cost. Furthermore, since the number of components to be managed can be reduced, off-the-shelf parts of a factory can be reduced. <P>COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、半導体の製造技術に係り、特に半導体製造装置において、半導体ウエハの処理に必要なウエハの温度制御に関する。 BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention relates to a semiconductor manufacturing technology, particularly in the semiconductor manufacturing apparatus, a temperature control of the wafer required for the processing of semiconductor wafers. 【0002】 【従来の技術】近年、半導体製造技法で処理すべきウエハの直径は、8インチから12インチへと大口径化している。 [0002] In recent years, the diameter of the wafer to be processed in semiconductor manufacturing techniques, has a large diameter and from 8 inches to 12 inches. これは、1枚のウエハから取得可能なチップの個数を増加させ、製造コストを下げるためであるが、しかし、この結果、半導体の装置メーカは巨額の投資を伴う大口径ウエハ対応の装置を開発しなければならない状況にある。 This increases the number of obtainable chips from a single wafer, but in order to reduce the manufacturing cost, however, as a result, semiconductor device manufacturers develop a large-diameter wafer compatible device with a huge investment in the situation that must be. 【0003】しかし、一方では、従来の製造ラインの他の装置との関係から、顧客から要求される全ての装置が大口径ウエハ対応のものとは限らないのが実情であり、 However, on the other hand, from the relationship with other devices of the conventional production line, a fact is all the equipment that is required by the client does not necessarily have a large diameter wafer corresponding,
このことは、すなわち顧客が要求するウエハのサイズ毎に新たに装置を設計し評価し製造する必要があることを意味し、従って、装置メーカにとっては大きな負担になる。 This namely implies that there is a need to customers to design a new device for each size of the wafer that requires evaluation produced, therefore, a big burden for device manufacturers. 【0004】また、近年の半導体素子の高集積化に伴い、回路パターンは微細化の一途を辿り、要求される加工寸法精度もますます厳しくなってきているので、このような状況では、処理中のウエハの温度管理が非常に重要になってくる。 Further, with high integration of semiconductor devices in recent years, circuit patterns follows the ever finer, since machining dimensional accuracy required is also becoming more and more severe, in such a situation, the processing in temperature control of the wafer becomes very important. 例えば、高いアスペクト比が要求されるエッチングプロセスにおいては、異方性エッチングを実現するため、側壁を有機ポリマで保護しながらエッチングするプロセスが使用されるが、このとき保護膜となる有機ポリマの生成は温度により変化する。 For example, in an etching process high aspect ratio is required, in order to achieve anisotropic etching, although the process of etching while protecting the side wall with an organic polymer is used, the generation of organic polymer serving as a protective film at this time It varies with temperature. 【0005】従って、処理中のウエハの温度分布が不均一であると側壁保護膜の生成量がウエハ面内でばらつき、その結果エッチング形状がばらつくという問題を引き起こす。 Accordingly, the variation amount generated in the wafer surface of the side wall protective film and the temperature distribution is not uniform in the wafer during processing, causing a problem that the result etching shape varies. しかも、このとき前述したようにウエハ径は大口径化し、ウエハへの入熱はますます増加する傾向にあり、例えば、12インチウエハの製造ラインでは、層間絶縁膜をエッチングするプロセスで、エウハに印加されるバイアス電力は3kW程度にまで達しており、従って、ウエハ面内の温度均一化が極めて重要な技術課題となっている。 Moreover, this time a large diameter wafer diameter, as described above, the heat input to the wafer tends to increasingly, for example, in the production line 12-inch wafer, in the process of etching the interlayer insulating film, the Euha bias power applied has reached to about 3 kW, therefore, the temperature uniformity of the wafer surface has become an extremely important technical problem. 【0006】ところで、プラズマ処理中のウエハは、静電チャックによりステージに静電気的に吸着、保持されるが、このとき、ウエハとステージの間での熱伝達を確保するため、熱伝導用ガス(通常はヘリウムが用いられる)を導入して冷却する方法が従来から採用されている。 By the way, the wafer in the plasma treatment is electrostatically attracted to the stage by the electrostatic chuck, are held, this time, to ensure the heat transfer between the wafer and the stage, for heat conduction gas ( normally the method of cooling by introducing helium is used) is conventionally adopted. そして、このときの静電チャックの構造としては、 Then, as the structure of an electrostatic chuck at this time,
各装置の仕様に応じて様々であるが、典型的な例としては、厚みが1mm以下程度のセラミックスの膜を表面に設けたアルミ(アルミニウム)などの熱伝導のよい金属をベースとして用い、外部に設けた温調器により温度管理された温調材を金属のベースに循環させて温調するのが一般的である。 There are various in accordance with the specifications of each device, as a typical example, using a metal having excellent thermal conductivity, such as thickness provided the degree of ceramic membrane below 1mm on the surface of aluminum (aluminum) as a base, an external it is common to temperature control by a temperature-controlled temperature control material is circulated to the base metal by temperature controller provided in the. 【0007】このとき管理すべきウエハの温度領域は、 [0007] The temperature range of the wafer to be managed at this time,
プロセスによって様々であるが、ウエハを保持するステージの温度について、例えば−40℃といった低温領域から100℃程度の高温領域まで広い範囲にわたって安定的に運転されることが要求される。 There are various by the process, the temperature of the stage for holding the wafer, to be stably operated is required over a wide range from a low temperature region such as, for example -40 ℃ to a high temperature region of about 100 ° C.. つまり、プラズマ処理装置のウエハステージには、低温から高温までの広い温度領域で多くの入熱があった場合でも、大口径のウエハ面内で均一な温度分布を実現する、といった非常に厳しい要求がなされてきている。 That is, the wafer stage of a plasma processing apparatus, even if a lot of heat input in a wide temperature range from low to high, to achieve a uniform temperature distribution in the wafer surface of a large diameter, very strict such request it has been made. 【0008】ところが実際の静電チャックの構造では、 [0008] However, in the structure of the actual electrostatic chuck,
プラズマによる静電チャック表面の腐食を防止する目的で、ウエハの外周から数ミリメートルをオーバーハングさせた構造とする場合が多く、これがウエハ外周付近の冷却を不十分にし、ウエハ面内の温度分布が悪化してしまう要因となっており、このため、従来から、静電チャックとウエハ裏面間に導入するヘリウムガスの導入方法や圧力などを最適化する工夫が種々提案されている。 In order to prevent corrosion of the surface of the electrostatic chuck by plasma, it is often the outer periphery of a few millimeters was overhanging from the structure of the wafer, which is insufficient to cool the vicinity of the wafer periphery, the temperature distribution in the wafer surface worse has become a factor would, Therefore, conventionally, devised to optimize the introduction method and the pressure of the helium gas introduced between the electrostatic chuck and the wafer back surface have been proposed. 【0009】しかし、従来から提案されている方法は、 [0009] However, the methods that have been proposed in the past,
ある特定のサイズのウエハに対して最適化した構造になっているため、異なったサイズのウエハに適用させようとした場合には、別途、静電チャックや、これが取付けられる装置の下部構造一式などを再設計しなければならないため、極めて効率の悪いものとなっていた。 There since have become optimized structure for the particular size of the wafer, if it is attempted to apply to a wafer of different size, separately, an electrostatic chuck or, which substructure set of devices attached such since it is necessary to re-design, and has been a bad thing extremely efficient. 【0010】ここで、ウエハ面内の温度分布を改善する方法の従来例としては、例えば特開平7−249586 [0010] Here, as a conventional example of a method of improving the temperature distribution in the wafer plane, for example JP-A-7-249586
号公報の開示を挙げることができるが、この公報では、 It can be mentioned disclosure of JP, in this publication,
下部電極表面の外周付近と、その内側の複数の箇所で夫々開口する第一と第二のガス通路を設け、これら2系統のガス通路の両者に夫々第一と第二のガス給排手段を接続し、夫々に独立してヘリウムガスを供給することにより半導体ウエハを冷却する構造について開示しているものである。 And near the outer periphery of the lower electrode surface, the first and second gas passages respectively opening at a plurality of locations inside provided, these two systems each first both the gas passage and the second gas supply and exhaust means connect, those which discloses the structure for cooling the semiconductor wafer by independently for each supplying a helium gas. 【0011】 【発明が解決しようとする課題】上記従来技術は、ウエハ処理機能の変更に配慮がされているとはいえず、コストの抑制に問題がある。 [0011] SUMMARY OF THE INVENTION The prior art, it can not be said that consideration for change in the wafer processing function is, there is a problem with the control costs. 【0012】すなわち、従来技術では、ある特定のサイズのウエハに対して最適化した構造になっているため、 Namely, since in the prior art, it has become optimized structure for a particular size of the wafer,
異なったサイズのウエハに適用させようとした場合に極めて効率の悪いものとなってしまい、コストが抑えられないという問題が生じてしまうのである。 Different becomes a very inefficient if you tried to apply to the size of the wafer, it is the problem that the cost can not be suppressed occurs. 【0013】また、従来技術では、ウエハの外周付近と内周に独立したガス給排手段を必要としているため、ウエハ処理機能の変更が複雑でコスト高になってしまうのである。 [0013] In the conventional art, because it requires a separate gas supply and discharge means to the inner periphery and the vicinity of the outer periphery of the wafer, it is the change in the wafer processing function is complicated and costly. 【0014】更に、従来技術では、外周付近に供給すべきヘリウムガスの圧力を約30トール(Torr)程度までかなり高くする必要があるので、静電チャックによるウエハの吸着力も、この圧力に見合うように大きくしなければならず、この結果、更にコストの上昇がもたらされてしまう。 Furthermore, in the prior art, it is necessary to considerably higher extent about 30 Torr (Torr) the pressure of the helium gas to be supplied to the vicinity of the outer periphery, the adsorption force of the wafer by the electrostatic chuck is also to meet the pressure a must be increased, as a result, would be brought about further increase in cost. ここで、もしも吸着エラーが生じてしまったとすると、処理中のウエハが大きくずれ、復旧作業の負担が大きくなってしまうといった問題も発生するので、吸着力の増加は不可欠である。 Here, if you had occurred if the suction error, the wafer during processing is largely deviated, because the burden of restoration work is also occur problems such as increases, an increase in the suction force is essential. 【0015】ここで、従来技術の問題点について、更に図11と図12により詳しく説明する。 [0015] Here, the problems of the prior art will be described in more detail by Figures 11 and 12. ここで、図11 Here, FIG. 11
は8インチウエハに対応して作られた従来技術によるウエハ処理装置の一例であり、図12は12インチウエハに対応して作られたウエハ処理装置の一例であるが、まず、始めに、図11に示した従来技術について説明すると、この図11の装置では、図示のように、真空チャンバ9内にエッチングガス11を導入し、ターボ分子ポンプ13の上流に設置したバルブ12の開度調節により、 Is an example of a wafer processing apparatus according to the prior art made in correspondence with the 8-inch wafer, is one example of FIG. 12 is a wafer processing apparatus made in correspondence with the 12-inch wafer, first, first, FIG. When the prior art will be described as shown in 11, in apparatus of FIG. 11, as shown, and introducing an etching gas 11 into the vacuum chamber 9, the opening adjustment of the valve 12 which is installed upstream of the turbo molecular pump 13 ,
チャンバ9内を適切な圧力に保つ。 Keeping the chamber 9 to the appropriate pressure. 【0016】そして、真空チャンバ9の上部には平行平板型の上部電極10を設置し、この上部電極を高周波電源8に接続して、例えば周波数13.56MHzの高周波電圧を印加することによりプラズマ6を発生させる。 [0016] Then, the plasma 6 by the upper portion of the vacuum chamber 9 is installed to the upper electrode 10 of the parallel plate type, by connecting the upper electrode to a high-frequency power source 8 is applied, for example, frequency 13.56MHz RF voltage the cause.
そして、このプラズマ6にウエハ1を曝すことによりエッチング処理を実施するのである。 Then, it is to carry out the etching process by exposing the wafer 1 to the plasma 6. 【0017】ここで、この図11の場合、ウエハ1は、 [0017] Here, in the case of FIG. 11, wafer 1,
上記したように、8インチのウエハであり、このウエハ1は、上部電極10に対向するように配置したウエハステージ40の上に形成してある直径が190mmの凸状部に積載される。 As described above, a wafer of 8-inch wafer 1 has a diameter that is formed on the wafer stage 40 which is disposed so as to face the upper electrode 10 are stacked on the convex portion of 190 mm. ここで、ウエハ1の直径200mm Here, the wafer 1 diameter 200mm
(8インチ)に比較して、それが載置される凸状部の径が小さくしてあるのは、プラズマ6からウエハステージ4 Compared to (8 inches), it's diameter of the convex portion to be placed is are small, the wafer stage 4 from the plasma 6
0の表面を保護するためである。 This is to protect the surface of the 0. 【0018】この場合、ウエハステージ40は直径が2 [0018] In this case, the wafer stage 40 has a diameter of 2
40mmで、アルミ製の下カバー42とベース基材41 In 40 mm, under the aluminum cover 42 and the base substrate 41
がロウ付けされた部材で作られ、その表面には、セラミックスを主成分とする誘電体膜21が厚み1mmになるように、溶射により形成してあり、フランジ5上に固定した絶縁部材39にボルト19で固定され、真空チャンバ9とは電気的に絶縁している。 There Made brazed member, on its surface, as a dielectric film 21 composed mainly of ceramics is thickness 1 mm, Yes formed by thermal spraying, the insulating member 39 fixed on the flange 5 is bolted 19 electrically insulates the vacuum chamber 9. このとき、ボルト19 In this case, the bolt 19
は、直径220mmの位置に周方向に12個設けてある。 Is is provided 12 in the circumferential direction at the position of diameter 220 mm. 【0019】ウエハステージ40の中心にはヘリウムガスを導入するための貫通孔14が設けてあり、セラミックス製のサセプタ43を上から被せることにより、外周が保護されるようにしてある。 [0019] At the center of the wafer stage 40 is provided with a through hole 14 for introducing the helium gas, by covering the ceramic susceptor 43 from above, it is as periphery is protected. そして、このウエハステージ40の内部には、同心円状の温調溝15が設けてあり、これにはフランジ5と絶縁部材を貫通して形成されている導入口44と排出口45が連通され、これらを介して配管46、47に接続されている。 Then, the inside of the wafer stage 40, concentric temperature control groove 15 is provided with, which include the discharge port 45 inlet 44 formed through the flange 5 and the insulating member are communicated, It is connected to the pipe 46, 47 through these. 【0020】そして、これら配管46、47は、−40 [0020] Then, these pipes 46 and 47, -40
℃といった低温の冷媒を循環させても結露などが生じないように2重配管構造となっており、内部配管48、4 ℃ has a double pipe structure, as such condensation may by circulating low-temperature refrigerant does not occur such an internal piping 48,4
9は真空断熱されている。 9 is vacuum thermal insulation. ここで、上記した導入口44 Here, the above-mentioned inlet 44
と排出口45は、中心から100mmの距離に設けられている。 Outlet 45 is provided from the center at a distance of 100mm between. 【0021】プッシャピン50は、ウエハステージ40 [0021] The pusher pins 50, the wafer stage 40
に吸着されているウエハ1を引き剥がす働きをし、このため、図示しない搬送機構とベローズ51の伸縮動作により上下運動するように構成してあり、半径50mmの位置に3本配置している。 Serves to peel the wafer 1 is adsorbed and thus, the Yes configured to move up and down by the expansion and contraction operation of the transfer mechanism and the bellows 51, not shown, it is arranged three on the position of the radius 50 mm. 【0022】次に、ウエハステージ40は、絶縁接続部18により、フランジ5から電気的に隔離された状態で外部の高周波電源20に接続され、例えば周波数800 Next, the wafer stage 40, by an insulating connection 18, is connected to an external high frequency power source 20 in a state of being electrically isolated from the flange 5, for example frequency 800
kHzのバイアス電圧を印加することができ、これにより、ウエハ1にバイアス電位を発生させ、効果的にイオンを引き込むことにより、異方性エッチングを実現したり、エッチングレートを増加させるなど、エッチング性能の向上が得られるようにしてある。 kHz bias voltage can be applied to, thereby, the wafer 1 is generated a bias potential, by effectively attract ions, or to achieve anisotropic etching, such as to increase the etching rate, the etching performance improvement of are to be obtained. 【0023】しかし、このイオンの入射には発熱が伴うので、それがウエハに入射すると同時にウエハが加熱され温度が上昇してしまう。 [0023] However, since accompanied by fever to the incidence of the ions, it temperature is heated wafer simultaneously incident on the wafer increases. そこで、上記したように、ウエハステージ40の内部に設けてある温調溝15に、外部に設置してある温調機から一定の温度に調整された冷媒を循環させている。 Therefore, as described above, the temperature adjusting groove 15 is provided in the interior of the wafer stage 40, and by circulating refrigerant is adjusted by temperature controller that is provided outside the constant temperature. 【0024】しかし、通常のエッチング条件では、処理室、つまり真空チャンバ9の圧力は高々数Pa程度と、 [0024] However, in the conventional etching conditions, the processing chamber, i.e. the pressure in the vacuum chamber 9 and at most about several Pa,
低い圧力であり、このため、ウエハ1とウエハステージ40の間の熱抵抗が大きく、充分な冷却効果が得られない。 Low a pressure, Therefore, thermal resistance increases between the wafer 1 and the wafer stage 40, sufficient cooling effect can not be obtained. そこで、ウエハ1とウエハステージ40間に貫通孔14から<例えばヘリウムガスなどの不活性ガスの中では比較的熱導電性の良いガスを導入し、熱伝達率の改善が得られるようにする。 Therefore, by introducing a relatively thermally conductive good gas in between the wafer 1 and the wafer stage 40 through the through hole 14 of an inert gas such as <example helium gas, so that improvement of heat transfer coefficient is obtained. なお、このガス圧は配管23に設けた圧力計24の値に基づき、流量流量制御器25を制御して調整する。 Incidentally, the gas pressure is based on the value of the pressure gauge 24 provided in the pipe 23 is adjusted by controlling the flow rate controller 25. 【0025】ここで、このガスの圧力は、通常、500 [0025] In this case, the pressure of the gas is, usually, 500
Pa〜3kPa程度であるが、それでも、この圧力でウエハ1がウエハステージ40からずれることが無いように、直流電源22からウエハステージ40に直流電圧を印加し、ウエハ1を静電吸着する。 Although about Pa~3kPa, nevertheless, the wafer 1 in this pressure so that no shift from the wafer stage 40, a DC voltage is applied from the DC power supply 22 to the wafer stage 40, electrostatically attracting the wafer 1. つまり、ウエハ1はプラズマに触れているので、真空チャンバ9の電位とほぼ同じアース電位に保たれ、このため、ウエハ1とウエハステージ40の間に電位差が発生し、誘電体膜21にチャージされる電荷のクーロン力によりウエハ1が静電吸着されるのである。 That is, since the wafer 1 is touched plasma, kept at substantially the same ground potential as the potential of the vacuum chamber 9, and therefore, a potential difference is generated between the wafer 1 and the wafer stage 40, is charged to the dielectric film 21 wafer 1 is being electrostatically attracted by the Coulomb force of the charge that. 【0026】次に、図12に示した従来技術について説明すると、この図12の場合でも、例えば上部電極などの構成は図11の従来技術と同じであるが、12インチのウエハ95に対応するため、ウエハステージ40の直径は340mmに拡大してあり、従って、このウエハステージ40を固定する絶縁部材17やフランジ27のサイズも変更されている。 Next, the prior art will be described as shown in FIG. 12, even in the case of FIG. 12, for example, configurations such as the upper electrode is the same as the prior art of FIG. 11, corresponding to the 12-inch wafer 95 Therefore, the diameter of the wafer stage 40 is Yes in the enlarged view of 340 mm, therefore, also been resized insulating member 17 and the flange 27 for fixing the wafer stage 40. 【0027】具体的には、ウエハ95を積載するウエハステージ40の凸部(上部)の径は290mmで、絶縁部材17に固定すべきネジ一九は直径320mmの位置に設けてある。 [0027] Specifically, the diameter of the convex portion of the wafer stage 40 for loading the wafers 95 (top) is 290 mm, screw nineteen to be fixed to the insulating member 17 is provided at the position of diameter 320 mm. また、8インチウエハと12インチウエハでは、処理中のウエハへの入熱分布も異なるため、温調溝15の配置なども変更する必要があり、結果として温調溝15と配管を結ぶ導入口44や排出口45の位置も中心から145mmの位置へと変更され、8インチ対応の処理装置とは全く異なった大きさと構造になっている。 Further, in the 8-inch wafer and 12-inch wafer, because different even heat input distribution in the wafer being processed, it must also change, such as the arrangement of temperature control groove 15, resulting in temperature adjusting groove 15 an inlet connecting pipe position of 44 and the outlet 45 is also changed from the center to the position of 145mm, have become completely different size and structure than eight inches corresponding processing device. 【0028】このように、従来技術では、ウエハサイズ毎に装置の大きさや構造が異なり、この結果、上記したように問題点が生じてしまう。 [0028] Thus, in the prior art, different size and structure of the apparatus for each wafer size, the result, problems as described above occurs. 詳しく説明すると、まず、装置メーカの立場で考えた場合、設計者の負担が多いという点がある。 In more detail, first, when considered from the standpoint of the device manufacturer, there is a point that is often the burden of the designer. つまり、ウエハサイズが異なる毎に全ての部品について、新規に設計する必要があるが、半導体製造装置は複雑な構造のものが多く、部品点数が極めて多い。 That is, for all parts for each wafer size are different, it is necessary to design new semiconductor manufacturing device has many things a complicated structure, the number of parts is very high. 従って、設計者の人件費もかさみ、結果的にコスト高となってしまうのである。 Therefore, Kasami also labor costs of the designer, is the would result in a high cost. 【0029】次の問題として、管理すべき部品点数が多く、工場でかかえる在庫部品が増加してしまうという問題があり、部品点数が多いため、顧客側で発生したトラブルに対する対応が遅くなるという2次的な問題も引き起こす。 [0029] as the next problem, many of parts to be managed, there is a problem that stock parts that faced at the factory is increased, due to the large number of parts, that correspond to the trouble caused by the customer side is slow 2 The following issues also cause. しかも、この場合、部品を顧客側に納品する場合、最終的には人の手により出庫することになるが、部品点数が多いだけでなく、寸法を除けば似たような形状の部品である場合が多く、出庫ミスが起き易くなってしまう。 Moreover, in this case, if you want to deliver the parts to the customer side, and eventually it will be unloading by the hand of man, not only a large number of parts, some in the form parts of a similar except for size If many, it becomes easy unloading miss occurred. 【0030】次に、ユーザ側に生じる弊害であるが、一番には、装置導入コストが高いという問題がある。 [0030] Next, a negative effect that occurs on the user side, the most, there is a problem of high equipment installation cost. つまり、あるサイズのウエハに対応した処理装置を所有していたとしても、前述したように、ウエハの径が異なる場合には装置の下部構造のすべてが変更となるため、装置を使い回しすることができず、新規に装置を導入するか、もしくは処理ウエハの径変更を諦めるしかないのである。 That is, even owned processing apparatus corresponding to wafers of a certain size, as described above, when the diameter of the wafer is different because all of the lower structure of the device is changed, to turn to use the equipment can not, it is no choice but to give up a new or introducing apparatus, or diameter changing processing wafers. 【0031】しかも、これは、ウエハサイズを拡大する場合だけに限らない。 [0031] In addition, this is, not only in the limited case to enlarge the wafer size. 例えば、当初12インチウエハ対応の処理装置を導入したとしても、それ以外の処理装置との製造ラインでの整合性を取る必要がある場合には、 For example, in the case where even introduced initially 12 inches wafer compatible processor, it is necessary to reconcile the production line with the other processor,
8インチウエハを処理しなければならないことはよくあることである。 That must be processed 8-inch wafer is often the case. しかし、この場合、8インチウエハ自体は12インチウエハ用のウエハステージに積載可能ではあるが、ウエハ温度分布、搬送などの問題があり、現実には処理することはできない。 However, in this case, although the 8-inch wafer itself some possible stacked on a wafer stage for 12 inches wafer, the wafer temperature distribution, there are problems such as conveying, in reality can not be processed. 更に、他の問題としては、先に装置メーカの問題で説明したような理由により、部品交換の時間が長くなってしまうという問題がある。 Moreover, other problems, for the reasons as described in earlier equipment manufacturers problem, there is a problem that time of parts replacement is prolonged. 【0032】次に、ウエハステージメーカに生じる弊害について説明すると、処理装置の製造メーカによっては、ウエハステージに相当する部品を外部の業者から購入している場合があるが、この場合、外部のウエハステージメーカは、ウエハサイズ毎に寸法を変更し、設計し直さなけなければならないから、設計者の負担が大きく増加してしまう。 [0032] Subsequently explained adverse effect caused on the wafer stage manufacturer, by the manufacturer of the processing device, there are cases where you purchased the parts corresponding to the wafer stage from outside vendors, this case, the outside of the wafer stage manufacturer, to change the size to each wafer size, because there must be only a re-design, the burden of the designer is increased greatly. また、装置毎にウエハステージの仕様が異なるため、在庫品の種類が増えてしまうという問題もある。 In addition, there is for the specification of the wafer stage is different for each apparatus, also a problem that more and more kind of stock. 【0033】本発明の第1の目的は、低コストで異なる機能を有する複数のウエハステージを交換することができるようにしたウエハ処理装置を提供することであり、 The first object of the present invention is to provide a wafer processing apparatus that can exchange a plurality of wafer stages having different functions at low cost,
第2の目的は、低コストでウエハ面内の温度分布を最適化できるウエハ処理装置を提供することである。 A second object is to provide a wafer processing apparatus can optimize the temperature distribution in the wafer plane at a low cost. 【0034】また、本発明の第3の目的は、単独で異なった機能の複数のウエハステージとして共用することができる低コストのウエハステージを提供することであり、第4の目的は、ウエハ面内の温度分布を最適化できる低コストのウエハステージを提供することである。 [0034] A third object of the present invention is to provide a low cost wafer stage can be shared as a plurality of wafer stages of different functions alone, the fourth objective of the wafer surface can be optimized temperature distribution of the inner is to provide a low cost wafer stage. 更に、本発明の第5の目的は、ウエハ処理装置の処理能力を最大限に引き出すことができるようにしたウエハ処理方法を提供することである。 Further, a fifth object of the present invention is to provide a wafer processing method to the processing capability of the wafer processing system may be maximized. 【0035】 【課題を解決するための手段】上記第1の目的は、ウエハステージを備え、半導体ウエハを当該ウエハステージに載置して処理を施す方式のウエハ処理装置において、 [0035] SUMMARY OF THE INVENTION The above first object is provided with a wafer stage, the semiconductor wafer in the wafer processing apparatus of a system which processes is placed on the wafer stage,
前記ウエハステージの保持機構を複数のウエハステージ間で共通化し、前記ウエハステージを異なった機能のウエハステージに交換して前記半導体ウエハの処理が行えるようにして達成される。 Wherein the holding mechanism of the wafer stage made common among a plurality of wafer stages, the wafer stage by replacing a wafer stage of the different functions is achieved so as to perform the processing of the semiconductor wafer. 【0036】同じく第1の目的は、ウエハ処理装置に設けられた半導体ウエハを保持するためのウエハステージを、これを固定している構造体と分割可能な構造とし、 [0036] The same first object, a wafer stage for holding a semiconductor wafer provided in the wafer processing apparatus, and which can split structure securing structure,
異なる機能を有するウエハステージを容易に交換できるように、前述の構造体にウエハステージを固定するための手段と構造体とウエハステージ間で位置合わせを行う必要がある部品、例えば電気的な接続構造または前記半導体ウエハの搬送機構または前記ウエハステージの冷却構造または前記半導体ウエハと前記ウエハステージ間に導入する冷却ガス用の貫通孔またはウエハの各種モニタ機構の位置と構造を、各ウエハステージ間で共通化することにより達成される。 As readily exchanged wafer stage having different functions, components that need to be aligned between the means and the structure and the wafer stage for fixing a wafer stage structure described above, for example, an electrical connection structure or the position and structure of the through-hole or wafer for various monitoring mechanism for cooling the gas to be introduced to the conveying mechanism or the cooling structure or the semiconductor wafer of the wafer stage between the wafer stage of the semiconductor wafer, common among the respective wafer stages It is achieved by reduction. 【0037】次に、上記第2の目的は、ウエハ処理装置に設けられたウエハステージの内部に、ウエハステージの材質よりも熱伝導率が小さな断熱層を設けることにより達成される。 Next, the second object is in the interior of the wafer stage provided in the wafer processing apparatus, the thermal conductivity is achieved by providing a small heat-insulating layer than the material of the wafer stage. 【0038】また、上記第3の目的は、ウエハ処理装置に設ける半導体ウエハを保持するためのウエハステージを、これを固定する構造体と分割可能な構造とし、異なる機能を有する複数のウエハステージが前述の構造体に取り付け可能なように、ウエハステージを固定するための手段と構造体とウエハステージ間で位置合わせを行う必要がある部品、例えば電気的な接続構造または前記半導体ウエハの搬送機構または前記ウエハステージの冷却構造または前記半導体ウエハと前記ウエハステージ間に導入する冷却ガス用の貫通孔またはウエハの各種モニタ機構の位置と構造を、各ウエハステージ間でも共通化することにより達成される。 Further, the third object, a wafer stage for holding a semiconductor wafer provided in the wafer processing apparatus, the structure and the dividable structure to fix this, a plurality of wafer stages having different functions as attachable to the structure described above, means and structures and parts that need to align between a wafer stage for fixing a wafer stage, for example, the transport mechanism of the electrical connection structure or the semiconductor wafer or the cooling structure or the position and structure of the semiconductor wafer and the through-hole or the wafer for various monitoring mechanism for cooling the gas to be introduced between the wafer stage of the wafer stage is accomplished by sharing in between the wafer stages. 【0039】更に上記第4の目的は、ウエハ処理装置に設けるウエハステージに対し、内部にウエハステージの材質よりも熱伝導率が小さな断熱層を設けることにより達成される。 [0039] Further the fourth object is to wafer stage provided in the wafer processing apparatus, the thermal conductivity is achieved by providing a small heat-insulating layer than the material of the wafer stage inside. 【0040】そして、上記第5の目的は、処理中の半導体ウエハの温度もしくはウエハステージ内を流れる冷媒の温度もしくはウエハステージの温度情報を監視するか、または温度情報にもとづき装置状態を制御することにより達成される。 [0040] Then, the fifth object is to control the device state based on either or temperature information, monitors the temperature information of the temperature or the wafer stage of the refrigerant flowing through the temperature or the wafer stage of a semiconductor wafer during processing It is achieved by. 【0041】 【発明の実施の形態】以下、本発明について、図示の実施の形態により詳細に説明する。 [0041] BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, the present invention will be described in detail by embodiments thereof illustrated. ここで、まず、図1から図5は、本発明を12インチウエハに対応させた場合の第1の実施形態で、この場合、ウエハは95で表わし、8インチウエハ1の場合と区別している。 Here, first of all, FIGS. 1-5, the first embodiment when the present invention is made to correspond a 12-inch wafer, in this case, the wafer is expressed by 95, it is distinguished from the case of the 8-inch wafer 1 . 【0042】そして、図1はウエハ処理装置の全体断面図で、図2は図1の処理装置のウエハステージの縦断面図、図3は図1の処理装置のウエハステージを上方から見た図、図4は図1の処理装置のウエハステージを下方から見た図、図5は図1の処理装置のウエハステージの横断面図であり、ここで、この実施形態ではウエハステージが52で示されているが、ウエハ処理動作も含めて、プラズマ6を発生させる機構や排気装置関係は、図11と図12で説明した従来技術と同じなので、説明は省略する。 [0042] Then, FIG. 1 is a whole cross-sectional view of a wafer processing apparatus, FIG. 2 is a longitudinal sectional view of the wafer stage of the processing apparatus of FIG. 1, FIG. 3 is viewed wafer stage of the treatment apparatus of FIG. 1 from above , 4 figure 5 viewed wafer stage of the treatment apparatus of FIG. 1 from below is a cross-sectional view of the wafer stage of the treatment apparatus of FIG. 1, shown here, in the wafer stage in this embodiment is 52 have been, wafer processing operations may include, mechanisms and exhaust system relationships to generate plasma 6 is the same as the prior art described in FIG. 11 and FIG. 12, a description thereof will be omitted. 【0043】そして、まず、この実施形態に係るウエハステージ52は、図2に示したように、アルミ製の下カバー53の上にロウ付けされ、表面に厚みが1mmのセラミックスを主成分とする誘電体膜55が溶射により形成されたアルミ製のベース基材54で作られている。 [0043] Then, first, the wafer stage 52 according to this embodiment, as shown in FIG. 2, are brazed onto the aluminum lower cover 53, the thickness on the surface is mainly composed of 1mm ceramic dielectric film 55 is made of aluminum of the base material 54 formed by thermal spraying. 【0044】そして、このベース基材54のウエハ保持面側には直径290mmの階段状の凸部領域が設けてあり、従って、ウエハ95を保持した状態では、片側5m [0044] Then, the wafer holding surface side of the base material 54 is provided with a step-like raised region having a diameter of 290 mm, therefore, while holding the wafer 95, on one side 5m
mづつウエハ95がオーバーハングした状態となる。 m at a time wafer 95 becomes the state in which the overhang. 【0045】このとき、ウエハステージ52の外径は3 [0045] In this case, the outer diameter of the wafer stage 52 3
20mmで、ここで、図12で説明した従来技術と同じくセラミックス製のサセプタ28が取付けられている。 In 20 mm, wherein, prior art also ceramic susceptor 28 described in FIG. 12 is mounted.
そして、図3に示すように、直径310mmの位置には、周方向に8箇所、このウエハステージ52を絶縁部材7に固定するためのネジ孔26が設けてあるが、このネジ孔26には、ボルトの頭が突出しない様にザグリ部が形成してある。 Then, as shown in FIG. 3, the position of the diameter 310 mm, 8 positions in the circumferential direction, although screw holes 26 for fixing the wafer stage 52 in the insulating member 7 is provided, into the screw hole 26 is , counter-sunk portion as the bolt head is not protruding is formed. 【0046】そして、図3に示すように、ウエハステージ52の表面には、中心から外周に向けて同心状の吸着領域56、57、58、59と、中心の貫通孔14から導入された熱伝導用ガスを外周まで行き渡らせるためのラジアル方向に延びるガス溝60が設けてある。 [0046] Then, as shown in FIG. 3, on the surface of the wafer stage 52, the concentric suction region 56, 57, 58, 59 toward the outer periphery from the center, was introduced from the through hole 14 of the central heat gas grooves 60 extending in the radial direction for disseminating conducting gas to the outer circumference is provided. 【0047】ここで、この実施形態の場合、このガス溝60が幅2mmで深さ0.5mmにしてある。 [0047] Here, in this embodiment, the gas grooves 60 are the depth 0.5mm in width 2 mm. しかし、 But,
このガス溝の60を設けた目的は、熱伝導用ガスが外周付近までよく行きわたらせることであり、従って、必ずしもこの寸法にとらわれるものではない。 60 The purpose of providing this gas grooves is that the heat conduction gas causes span often go to the vicinity of the outer periphery, therefore, not necessarily bound by this dimension. 次に、同じく図2と図3において、61は直径100mmの位置に設けられたプッシャピン用孔で、同心円上に3箇所設けてあり、62、63はウエハの温度を測定する温度計や、 Next, similar in FIGS. 2 and 3, 61 is a pusher pin hole provided in the position of diameter of 100 mm, is provided with three concentrically, 62 and 63 and a thermometer for measuring the temperature of the wafer,
ウエハの電圧を測定する高電圧プローブを導入するためのプローブ用貫通孔で、直径150mmの位置に2カ所設けてある。 In the probe through holes for introducing a high voltage probe for measuring the voltage of the wafer, it is provided at two to the position of the diameter 150 mm. 【0048】更に、この図1に示した実施形態では、一方には処理中のウエハ95の温度をモニターすべく蛍光温度計64が設けてあり、もう他方には、この実施形態では使用する必要がないため、絶縁材で作られたダミープラグ65が埋め込まれている。 [0048] Further, in the embodiment shown in FIG. 1, while the is provided with a fluorescent thermometer 64 so as to monitor the temperature of the wafer 95 during processing, in the other other hand, it should be used in this embodiment because there is no dummy plug 65 is embedded made of an insulating material. このようにしておけば、通常は使用しなくても、必要なときにはウエハモニタ用のプローブが容易に導入できることになり、極めて便利である。 If in this way, even if usually not used, will be a probe for wafer monitor can be easily introduced when required, it is very convenient. 【0049】次に、図4は、図2のウエハステージ52 Next, FIG. 4, the wafer stage 52 in FIG. 2
を取り外して裏側を見た図で、ここで、66、67はウエハステージ52内に設けてある温調溝(冷媒の通路となる溝)に連通した冷媒の導入口と排出口で、これらは直径280mmの位置に設けてある。 In view of the back removed, where, 66 and 67 in the inlet of the refrigerant communicating with the temperature control groove is provided in the wafer stage 52 (grooves for passage of the refrigerant) and the outlet, which are It is provided at the position of diameter 280 mm. 【0050】次に、図5により、ウエハステージ52内に設けた温調溝15ついて説明すると、ここで、この図5は、図2の下カバー53とベース基材54をロウ付けした位置で分割し、面のベース基材側を見た図で、冷媒の起点68から導入された冷媒は、温調溝15により2 Next, referring to FIG. 5 is explained with temperature adjusting groove 15 with provided in the wafer stage 52, wherein the 5, the lower cover 53 and the base substrate 54 in FIG. 2 brazed in position divided, in view of the base substrate side surface, the refrigerant introduced from the origin 68 of the refrigerant, the temperature adjusting groove 15 2
方向に分岐され、順次内周へと流れることが判る。 Is branched in the direction, it can be seen that the flow to the inner circumference sequentially. そして、最終的には終点69の手前で再度合流し排出される。 And, finally being joined again discharged before the end point 69. 【0051】なお、ここでは冷媒が温調溝15に通流されるが、ウエハステージの温度を上げたい場合には、温度の高い冷媒が通流されることになるが、この場合を含めれば、冷媒とは調温材のことになる。 [0051] Here, although the refrigerant is made to flow temperature regulating groove 15 in duplicate, if it is desired to raise the temperature of the wafer stage is made to be a high temperature refrigerant flows through, if you include this case, the refrigerant it comes to temperature control material and. 【0052】ここで、この実施形態では、中心から距離140mmの位置から導入された冷媒が、中心に対して反対側で同じ距離の所から排出されるるように、同心上に3本の温調溝15を配置しているが、しかし、冷媒通路の配置は必ずしもこれに限るわけではなく、何本であってもよい。 [0052] Here, in this embodiment, the refrigerant introduced from the position at a distance 140mm from the center, so Ruru discharged from the opposite side of the same distance where with respect to the center, the three temperature adjustment coaxially While placing the groove 15, however, the arrangement of the refrigerant passage is not necessarily limited thereto, it may be anything present. 但し、この実施形態のように、奇数本の温調溝を同心状に配置した場合には、冷媒の導入口と排出口を中心に対して反対側に設けることができ、設計を行う上で便利である。 However, as in this embodiment, in the case of arranging the temperature adjusting groove odd number of concentrically it may be provided on the opposite side with respect to the center of the inlet and outlet of the coolant, in terms of the design it is convenient. 【0053】当然ながら、前述したようプローブを埋め込む位置の都合などにより、必ずしも同心状にする必要はない。 [0053] Of course, due to the convenience of the position for embedding the probe as described above, you need not necessarily be concentrically. また、温調溝の本数を半径方向で偶数にした場合でも、プッシャピンやプローブなどといった部品の位置との兼ね合いで適宜決定すればよいことは明らかである。 Further, even when the even the number of temperature control groove radially, it is clear that it may be suitably determined in view of the position of the component, such as pusher pins and the probe. 【0054】ここで、温調剤(冷媒)としては、通常は電気絶縁性に富んだ有機溶剤を使用する場合が多く、このときの流量は0.5リットル毎分から10リットル毎分程度である。 [0054] As the temperature preparation (refrigerant), usually in many cases to use an organic solvent rich in electrical insulation, the flow rate at this time is approximately every content of 10 liters every 0.5 liters. このとき、流量を多くするほど温調剤とベース基材間の熱伝達率が向上するので望ましいが、温調剤を循環させる温調器に備えられたポンプの能力によって決まる。 At this time, the at desirable improves as temperature dispensing and heat transfer coefficient between the base material to increase the flow rate is determined by the pump capacity provided in the temperature controller for circulating warm dispensing. 【0055】次に、図6から図10は、同じく本発明の第1の実施形態であるが、これは8インチウエハに対応させた場合であり、このとき図6はウエハ処理装置の全体断面図で、図7は図6の処理装置のウエハステージの縦断面図、図8は図6の処理装置のウエハステージを上方から見た図、図9は図7の処理装置のウエハステージを下方から見た図、図10は図6の処理装置のウエハステージの横断面図である。 Next, FIGS. 6 to 10, but also a first embodiment of the present invention, which is the case corresponding to the 8-inch wafer, the entire cross section of the case 6 wafer processing system in FIG, 7 is a vertical sectional view of the wafer stage of the processing apparatus of FIG. 6, FIG. 8 is view of the wafer stage of the treatment apparatus of FIG. 6 from above, Figure 9 below the wafer stage of the treatment apparatus of FIG. 7 view from FIG. 10 is a cross-sectional view of the wafer stage of the treatment apparatus of FIG. 【0056】ここで、この図6〜図10の実施形態は、 [0056] Here, the embodiment of FIG. 6 to FIG. 10,
70で示したウエハステージと43で示したサセプタが異なっていることを除けば、図1に示した12インチウエハに適応させたウエハ処理装置と全く同一の構成にしてある。 Except that susceptor are different as shown in the wafer stage and 43 shown at 70, it is in exactly the same structure as the wafer processing system which is adapted a 12-inch wafer as shown in FIG. 具体的には、図7に示すように、この実施形態によるウエハステージ70は、図2〜図5に示した12 Specifically, as shown in FIG. 7, the wafer stage 70 according to this embodiment, shown in FIGS. 2 to 5 12
インチ用の実施形態におけるベース基材54と、ウエハを積載するための凸状部の径が190mmである点を除けは、基本的には同一の寸法をもつベース基材71を用いたものである。 The base substrate 54 in the embodiment for inch, the diameter of the convex portion for stacking the wafer except a 190mm is basically one using a base substrate 71 having the same dimensions is there. 【0057】従って、この図6〜図10の実施形態では、ウエハを積載する凸部の径が縮小されたことに伴い、セラミックス製のサセプタ43による円形の露出面の径が大きくしてあり、更に、図5に示されている吸着領域56、57、58、59の内で、最外周の吸着領域59が、図8に示すように、径が縮小された吸着領域7 [0057] Thus, in the embodiment of FIG. 6 to FIG. 10, with the the diameter of the convex portion for stacking wafers are reduced, the diameter of the exposed surface of the circular by ceramic susceptor 43 Yes Increase, Furthermore, within the adsorption zone 56, 57, 58, 59 shown in FIG. 5, the outermost suction region 59, as shown in FIG. 8, the suction region 7 whose diameter is reduced
2になっているが、基本的な構造は変更がなく、ベース基材54の表面に厚みが1mmのセラミックスを主成分とする誘電体膜30が溶射して設けられている点も同じであり、更に、下カバー53は図2〜図5に示した12 Although a two, the basic structure is not changed, and the point is also the same dielectric film 30 to a thickness on the surface of the base material 54 is composed mainly of 1mm ceramic is provided by spraying further, the lower cover 53 are shown in FIGS. 2 to 5 12
インチ用の実施形態と同一の部品になっている点も同じである。 That has become embodiments the same parts for inch is the same. 【0058】また、この図6〜図10の実施形態では、 [0058] Further, in the embodiment of FIG. 6 to FIG. 10,
図1〜図5の12インチ用の実施形態の場合と構造上の取り合いが同一になるよう、図9、図10に示すように、冷媒の導入口68と排出口69の位置、それに温調溝15の配置も含め、その他の寸法も12インチ用のものと同じにしてある。 To scramble when the structural embodiment for 12inch FIGS become the same, FIG. 9, as shown in FIG. 10, the position of the outlet 69 and inlet 68 of the refrigerant, it temperature control including arrangement of the grooves 15, the other dimensions are the same as those for 12 inches. 【0059】従って、これら図1〜図10で説明した本発明の第1の実施形態によれば、ウエハステージ52から、又はウエハステージ70から、夫々被せてあるサセプタ28又はサセプタ30を取外し、ボルト19を外してやるだけで、何れのステージも絶縁部材7から直ちに離すことができ、真空チャンバ9から簡単に取出すことができ、反対に、ウエハステージ52又はウエハステージ70の何れも、夫々を絶縁部材7の上に載置した上でボルト19を挿入し、締め付けてからサセプタ28又はサセプタ30を被せてやるだけで、簡単に真空チャンバ9内に設置することができる。 [0059] Therefore, according to the first embodiment of the present invention described in FIGS. 1 to 10, from the wafer stage 52, or from the wafer stage 70, remove the respective cover susceptor 28 or susceptor 30 are bolt 19 only the'll remove, any stage can be separated immediately from the insulating member 7 can be easily taken out from the vacuum chamber 9, on the contrary, none of the wafer stage 52 or the wafer stage 70, insulating the respective member 7 insert the bolt 19 on which is placed on the, only'll put the susceptor 28 or susceptor 30 after tightening, can be easily installed in the vacuum chamber 9. 【0060】従って、この第1の実施形態によれば、1 [0060] Therefore, according to the first embodiment, 1
2インチ用のウエハステージ52と8インチ用のウエハステージ70が簡単に交換することができ、この結果、 Wafer stage 52 for two inches and a wafer stage 70 for an 8-inch can easily be replaced, as a result,
12インチ用のウエハステージ52とサセプタ28、それに8インチ用のウエハステージ52とサセプタ28の双方を用意しておくだけで、12インチと8インチの何れのサイズのウエハに対しても直ちに、しかも容易にウエハ処理装置を適合させることができ、コストの低減化を充分に得ることができる。 Wafer stage 52 and the susceptor 28 for 12 'it only are prepared both wafer stage 52 and the susceptor 28 for 8-inch immediately for any size wafer 12 inch and 8-inch moreover easily wafer processing system can be adapted to, can be sufficiently obtained a reduction in cost. 【0061】すなわち、この実施形態によれば、ウエハステージが、このウエハステージを固定するための構造体(この実施形態では絶縁部材7)から分割可能な構造にし、且つ、ウエハステージを固定するための手段と、例えば電気的な接続構造やウエハの搬送機構、ウエハステージの冷却構造、冷却ガスの導入口、モニタ用プローブの位置など、異なったウエハステージ間で位置合わせを行う必要がある部品と構造を共通化しているため、短時間で簡単に交換でき、ウエハの大きさの変更に容易に低コストで対応することができる。 [0061] That is, according to this embodiment, since the wafer stage, the wafer stage structure for fixing (in this embodiment the insulating member 7) to dividable structure from and to fix the wafer stage means and, for example, electrical connection structure and the wafer transport mechanism, the cooling structure of the wafer stage, an inlet of the cooling gas, such as the location of the monitoring probe, it is necessary to perform positioning between different wafer stage component due to the common structure, it is possible in a short time can be easily replaced, the corresponding easily and inexpensively to change the size of the wafer. 【0062】これを装置メーカの立場からすると、本発明の実施形態によれば、処理すべきウエハの径毎に処理装置を設計し直す必要がなく、設計者の負担が軽減する。 [0062] With this from the standpoint of device manufacturers, according to an embodiment of the present invention, there is no need to redesign the processor to each diameter of the wafer to be processed, the burden of the designer is reduced. この結果、設計者の人件費を押さえることができ、 As a result, it is possible to suppress the labor costs of the designer,
製造コストを下げることができる。 It is possible to lower the production cost. また、管理すべき部品点数が減らせるため、工場が抱える在庫部品が少なくて済むという利点があり、部品点数が少ないことにより、顧客側で発生したトラブルに対する対応が素早くでき、顧客獲得にも貢献することになる。 In addition, in order to reduce the to be the number of parts management, it has the advantage of fewer stock parts factory faced, by a small number of parts, corresponding to the trouble caused by the customer can be quickly, contributing to customer acquisition It will be. 【0063】次に、ユーザ側の立場から見れば、本発明の実施形態によれば、装置導入のコストが小さくて済み、容易にウエハサイズの変更ができるという利点がある。 Next, when viewed from the user side of the position, according to an embodiment of the present invention, only a small cost of the device introduction, there is the advantage that it is easily changed in wafer size. つまり、あるサイズのウエハに対応した処理装置を所有していて、新しいデバイスの開発などで異なる径のウエハを処理したいような場合、従来技術によると、新しく装置を購入するか、もしくは何とか改造により対応できる場合でも変更までに多くの期間を要することになり、最悪の場合にはデバイスの開発を見合わさなければならないケースも考えられる。 That, owns the processing device corresponding to a wafer of a certain size, if desired, such as to process the wafers with different diameters in development of new devices, according to the prior art, or to purchase a new device, or somehow by remodeling it takes a lot of time until the change even if you can cope, in the worst case is considered to be the case that must be Miawasa the development of the device. 【0064】これに対して、この実施形態も含めて、本発明によれば、ウエハステージのみを単純に交換するだけでよく、従って、低コストで、しかも短時間で対応することができる。 [0064] On the contrary, including the present embodiment, according to the present invention, it is only the only wafer stage simply replace, therefore, it is possible to cope with low cost, yet in a short time. また、その他の効果としては、先に装置メーカの利点で説明したように、部品交換の時間が短くてすむ点がある。 Further, as other advantages, as described in the advantages of the previously apparatus manufacturer, there is a point where the shorter the time for part replacement. 【0065】また、ウエハステージメーカの立場から見れば、供給すべき装置メーカに対応したウエハステージの取り合い関係が、この実施形態の場合は同一で済み、 [0065] Further, when viewed from the wafer stage manufacturer's perspective, scramble relationship of the wafer stage corresponding to the apparatus manufacturer to be supplied, in the case of this embodiment requires only the same,
このため、ウエハサイズ毎の図面の変更が容易で設計者の負担が軽減されるという利点がある。 Therefore, there is an advantage that change in the drawing for each wafer size burden easy designer is reduced. 【0066】ここで、以上の実施形態では、例えばプッシャピンや冷媒の出入り口など、同じ用途で用いられる構造の半径位置を同一としているが、必ずしもそのような必要はなく、そのほかの要求機能との兼ね合いで適宜変更されてもよい。 [0066] In the above embodiments, for example, entrance of pusher pins and the refrigerant, although the radial position of the structure used in the same applications as the same, always trade-off between such need not, other required functions in may be appropriately changed. つまり、ここで重要な点は、異なるウエハ径に対応する異なるウエハステージ間で取り合いの位置が共通化しているという点である。 That is, in this important point is that the position of the tie between different wafer stage corresponding to different wafer diameters are common. 【0067】また、上記実施形態では、静電チャック機能を有する誘電体膜の表面には同心円上の溝パターンを設けているが、必ずしもこのようなパターンである必要はない。 [0067] Further, in the above embodiment, the surface of the dielectric film having an electrostatic chuck function is provided with a groove pattern of concentric, not necessarily a such a pattern. ウエハの面内温度分布や誘電体膜の製造方法などの観点から、最適と思われるそのほかのパターンであってもよい。 From the viewpoint of the manufacturing method of the in-plane temperature distribution or a dielectric film on the wafer, or may be other patterns that might best. また、冷媒溝のパターンに関しても、上記実施形態では、内部で同心円状に2系統に分岐した構造となっているが、必ずしもこのような構造である必要はない。 Further, with regard pattern of coolant groove, in the above embodiment, has a structure which is branched concentrically two systems internally, it does not necessarily have to be such a structure. 【0068】ここでも重要な点は、ウエハ温度分布が適切なものとなるように設計されている点であり、本発明の観点からすれば、異なる径に対応したウエハステージ間でその取り合い位置が共通化していることである。 [0068] Again important point is the point where the wafer temperature distribution is designed to be appropriate, from the viewpoint of the present invention, the scramble position between the wafer stage corresponding to different diameters it is that you have in common. また、上記実施形態では、誘電体膜を溶射で形成していたが、必ずしもそうである必要はない。 Further, in the above embodiment, to form a dielectric film with spraying, but not necessarily. 焼結体をロウ付けしたり、接着剤で貼着したものであってもよい。 Or brazed sintered body, it may be those bonded with adhesive. 或いは化学的気相成長法で成膜されたセラミックスを主成分とする膜で構成してもよい。 Or the formed ceramic by chemical vapor deposition may be constituted by a film composed mainly of. 【0069】ところで、上記した本発明の第1の実施形態では、ウエハ径の異なる場合でウエハステージが静電チャック機能を有している場合について説明したが、以下では、ウエハステージの機能が異なる場合の実施形態について説明すると、まず、図13は、本発明の第2の実施形態で、これは、図1〜図5で説明した12インチ対応の処理装置のウエハステージとは異なり、ウエハステージ73に静電チャック機能を付与していない場合の一実施形態である。 [0069] In the first embodiment of the present invention described above, although the wafer stage in the case where the wafer diameter different case has been described having an electrostatic chuck function, in the following, the function of the wafer stage is different Referring to the embodiment of the case, first, FIG. 13 is a second embodiment of the present invention, which is different from the wafer stage 12-inch corresponding processing apparatus of FIG. 1 to FIG. 5, a wafer stage 73 is an embodiment in the case where not granted an electrostatic chuck function. 【0070】しかし、この実施形態の場合でも、処理中のウエハの温度は制御する必要があるので、ウエハステージ73の内部には、第1の実施形態と同様に、温調溝15が設けてあり、これに温調剤(冷媒)を循環させるようになっている。 [0070] However, even in this embodiment, since the temperature of the wafer during processing, it is necessary to control, in the interior of the wafer stage 73, as in the first embodiment, temperature control groove 15 is provided There, so as to circulate the warm dispensing (refrigerant) which. 【0071】そして、ここでもウエハ95の裏面には冷却ガスを導入している。 [0071] Then, introduces a cooling gas again to the backside of the wafer 95. そこで、この冷却ガスの圧力によりウエハ95がずれるのを防止するため、クランプ7 In order to prevent the wafer 95 is deviated by the pressure of the cooling gas, the clamp 7
4を使用し、これによりウエハ95の外周付近を上から抑え、ウエハ95を固定している。 4 was used to thereby suppress the vicinity of the outer periphery of the wafer 95 from above, securing the wafer 95. 【0072】ここで、上記した第1の実施形態では、下カバーに直流電圧を印加していたが、この図13の実施形態では不要であり、その他の構成は第1の実施形態と同じである。 [0072] In the first embodiment described above, had a DC voltage is applied to the lower cover is not necessary in the embodiment of FIG. 13, other configurations are the same as in the first embodiment is there. 【0073】従って、この図13に示した第2の実施形態による利点としては、ウエハステージ73の表面に誘電体膜を設ける必要がなく、静電チャック用の直流電源も不要になるので、装置構成が単純化され、製造コストが低減できるという点が挙げられる。 [0073] Thus, the advantages of the second embodiment shown in FIG. 13, there is no need to provide a dielectric film on the surface of the wafer stage 73, the DC power supply for the electrostatic chuck is also unnecessary, device configuration is simplified, and the like that manufacturing cost can be reduced. 反面、通常の静電チャックを使用した場合に比べると、温度分布に多少の悪化傾向があり、従って、ウエハへの入熱量が小さいプロセスや、ウエハの温度条件があまいプロセスなどで有効な処理装置である。 On the other hand, as compared with the case using the conventional electrostatic chuck, there are some negative trends in temperature distribution, therefore, the process and the amount of heat input is small to the wafer, the temperature conditions of the wafer sweet process such as a valid processing device it is. 【0074】そして、この第2の実施形態の場合も、図1に示した第1の実施形態による処理装置からの変更はウエハステージのみであり、従って、ウエハ処理装置の変更が極めて容易に得られるなどの効果には変わりはない。 [0074] Then, this in the case of the second embodiment, changing from the processing apparatus according to the first embodiment shown in FIG. 1 is only the wafer stage, therefore, very easily obtained change of the wafer processing apparatus there is no change in the effect of the like can be. 【0075】次に、図14は、本発明の第3の実施形態で、この実施形態は、第1の実施形態におけるウエハステージ52の上部外周付近に階段状の段差38を設け、 Next, FIG. 14 is a third embodiment of the present invention, this embodiment, the stair-like steps 38 provided near the top outer circumference of the wafer stage 52 in the first embodiment,
この段差38の上にシリコン製のリング32を積載したものであり、従って、このリング32が積載できるようにサセプタ76の構造が若干変更されている以外は、図1で説明した第1の実施形態と同じである。 Is obtained by stacking the silicon ring 32 onto the step 38, therefore, except that the structure of the susceptor 76 has been slightly changed so that the ring 32 can be stacked, the first embodiment described with reference to FIG. 1 is the same as the form. 【0076】ここで、このリング32は、通常、フォーカスリングなどと呼ばれているもので、このリング32 [0076] In this case, the ring 32 is, what it is usually called, and such as a focus ring, the ring 32
が設けられている状態で第1の実施形態と同様にして、 In the same manner as in the first embodiment in a state in which is provided,
処理室(真空チャンバ9内)にプラズマ6を発生させ、ウエハステージ52に直流電圧を印加すると、リング32 The processing chamber (vacuum chamber 9) to generate a plasma 6, when a DC voltage is applied to the wafer stage 52, ring 32
もウエハ95と同様に静電吸着される。 It is electrostatically attracted in the same manner as also the wafer 95. この状態でバイアス電力をウエハステージ52に投入すると、リング3 When turning on the bias power to the wafer stage 52 in this state, the ring 3
2にもバイアス電位が発生し、プラズマ6から加速されたイオンが進入してくる。 2 also bias potential is generated, accelerated ions coming enters from the plasma 6. 【0077】これは、絶縁膜をフッ素系のプラズマでエッチング処理をする場合に、ウエハ面内でのエッチング特性を均一化するのに有効な手法である。 [0077] This, in the case of the etching process of the insulating film with a fluorine-based plasma, is an effective technique to equalize the etching characteristics in the wafer surface. その理由は、 The reason is,
プラズマ中の過剰なフッ素ラジカルを取り除き、ウエハ中心から外周まで均一なプラズマ分布を実現できるためである。 Removing excess fluorine radicals in the plasma, in order to uniform plasma distribution from the wafer center to the periphery can be realized. 【0078】従って、この第3の実施形態に係るウエハ処理装置によれば、第1の実施形態により期待される効果に加え、ウエハ温度の均一性を確保した上で、フォーカスリング(リング32)の冷却も得られることから、均一なエッチング特性が得られるという効果が期待できることになる。 [0078] Therefore, according to the third wafer processing apparatus according to the embodiment of, in addition to the effect expected by the first embodiment, while ensuring uniformity of the wafer temperature, the focus ring (ring 32) since also cooling the resulting effect that uniform etching characteristics can be obtained it can be expected. 【0079】ここで、この第3の実施形態では、リング32の材質がシリコンになっているが、カーボンや炭化ケイ素(SiC)など他の材質で作成してもよい。 [0079] Here, in the third embodiment, although the material of the ring 32 is in silicon, it may be created in other material such as carbon or silicon carbide (SiC). この第3の実施形態の場合も、図1の実施形態によるウエハ処理装置からの変更は、ウエハステージ52とサセプタ2 In the case of this third embodiment, the change from the wafer processing apparatus according to the embodiment of FIG. 1, the wafer stage 52 and the susceptor 2
8の形状の変換及びリング32の追加のみであり、従って、機能の異なるウエハステージとの交換が極めて容易になり、ウエハ処理装置の変更を低コストで得ることができる。 8 is a additional conversion and ring 32 in the form of only therefore exchange with the different wafer stages of function will be extremely easy, it is possible to obtain a change in the wafer processing apparatus at low cost. 【0080】次に、図15は、本発明の第4の実施形態で、これは、前述した第1及び第3の実施形態では、ウエハステージ52に付与されている静電チャックとして、直流電圧が印加される電極が1個になっている、いわゆるモノポール型と呼ばれるタイプであったのに対して、この図15の実施形態は、2個の電極を用いた、いわゆるダイポール型の静電チャックを搭載したものである。 Next, FIG 15 is a fourth embodiment of the present invention, which in the first and third embodiments described above, as an electrostatic chuck that is given to the wafer stage 52, DC voltage whereas there electrodes applied is in one, of a type so-called monopole type, the embodiment of FIG. 15, using two electrodes, the electrostatic called dipole it is obtained by carrying the chuck. 【0081】このため、具体的には、図15に示すように、まずウエハステージ75となるベース基材77の外周付近に、中心付近に比べて低い段差78を形成し、この段差78上に、ベース基材77と電気的に絶縁するための絶縁層79を設け、この絶縁層79の上にリング状のタングステンからなる内部電極34を設けたものであり、そして、この内部電極34上に、ウエハ95を吸着するための誘電体膜33を溶射して設けたものである。 [0081] Thus, specifically, as shown in FIG. 15, first, in the vicinity of the outer periphery of the base substrate 77 as a wafer stage 75, to form a lower step 78 than near the center, on the step 78 , an insulating layer 79 for electrically insulating the base member 77 is provided, is intended providing the internal electrodes 34 composed of a ring-shaped tungsten on the insulating layer 79, and, on the internal electrode 34 is a wafer 95 that is provided by spraying a dielectric film 33 for adsorption. 【0082】そして、ここでは、上記した第1の実施形態におけるダミープラグ65を廃止し、これに代えてプラグ36を設け、このプラグ36を介して、外部に設置した直流電源37から直流電圧を内部電極34に印加する。 [0082] And here, abolished the dummy plug 65 in the first embodiment described above, the plug 36 is provided in place of this, through the plug 36, the DC voltage from the DC power supply 37 installed outside applied to the inner electrode 34. このときの直流電源37による直流電圧の極性は、 The polarity of the DC voltage from the DC power source 37 at this time,
直流電源22により印加されている直流電圧とは反対の極性にする。 The DC voltage applied by the DC power supply 22 to the opposite polarity. つまり、この場合、ウエハステージ75を構成するベース基材77に印加されている直流電圧は、 That is, in this case, the DC voltage applied to the base substrate 77 constituting the wafer stage 75,
図示のように、負極性であるから、内部電極34には正極性の直流電圧が印加されることになる。 As shown, because it is negative, so that the DC voltage of positive polarity is applied to the inner electrode 34. 【0083】このような構成とすれば、プラズマ6の有無にかかわらず、ウエハ95を介して電気回路が形成でき、ウエハ95を吸着することができ、従って、この第4の実施形態によれば、プラズマ放電開始前からウエハを吸着させ、ヘリウムガスを導入することができるので、ウエハ処理開始直後から直ちにウエハの温度制御を行なうことができる。 [0083] With such a configuration, regardless of the presence of the plasma 6, the electrical circuit can be formed through the wafer 95, the wafer 95 can be adsorbed, thus, according to the fourth embodiment , to adsorb the wafer before the start plasma discharge, it is possible to introduce the helium gas can be carried out immediately temperature control of the wafer immediately after the wafer processing start. 【0084】従って、この第4の実施形態に係るウエハステージをウエハ処理装置に適用することにより、ウエハ温度制御性が更に向上した性能の高い処理装置を提供することができる。 [0084] Thus, by applying a wafer stage according to the fourth embodiment in the wafer processing apparatus, the wafer temperature controllability can be provided with high processing apparatus with further improved performance. また、この第4の実施形態によれば、プラズマの有無に関係なくウエハの着脱が可能になるので、処理終了後に、ウエハにチャージした電荷を除電するための待ち時間が不要となり、従って、ウエハ処理にスループットの向上が見込めるという効果が得られる。 Further, according to the fourth embodiment, since the attachment and detachment of the wafer regardless of the plasma becomes possible, after the process is completed, the waiting time for neutralization of the electric charge charged on a wafer is not required, therefore, the wafer process improvement in throughput effect expected is obtained. 【0085】そして、この第4の実施形態の場合も、図1の実施形態によるウエハ処理装置からの変更は、ウエハステージ52とサセプタ28の形状の変換及び内部電極34の追加のみであり、従って、機能の異なるウエハステージとの交換が極めて容易になり、ウエハ処理装置の変更を低コストで得ることができる。 [0085] Then, in the case of this fourth embodiment, the change from the wafer processing apparatus according to the embodiment of FIG. 1 is an additional wafer stage 52 and the conversion of the shape of the susceptor 28 and the internal electrode 34 only, thus , exchange with different wafer stages of function will be extremely easy, it is possible to obtain a change in the wafer processing apparatus at low cost. 【0086】ここで、この第4の実施形態でも、誘電体膜33の形成については、溶射による方法に限らず、焼結体をロウ付けしたものであってもよいし、接着剤で取りつけたものであってもよい。 [0086] Here, in this fourth embodiment, the formation of the dielectric film 33 is not limited to the method by spraying, may be obtained by brazing a sintered body was attached with adhesive it may be the one. 【0087】また、ここでは、内部電極34がリング状をしていたが、その他の形状であってもよい。 [0087] Further, here, the internal electrodes 34 had a ring shape, it may be other shapes. いずれにせよ、この第4の実施形態では、複数の電極を備えたことにより、プラズマの有無に無関係にウエハを着脱できる点が重要である。 Anyway, in the fourth embodiment, by providing a plurality of electrodes, it is important that it can be independently attached and detached wafer on the presence or absence of plasma. さらに、ここでは、直流電源22と直流電源37の極性が逆にしてあるが、必ずしも逆の極性である必要はない。 Further, here, the polarity of the DC power source 37 and the DC power source 22 are reversed, not necessarily the opposite polarity. ここでも重要なことは、2個の電極、つまりベース基材77と内部電極34の間に電位差を与えることができる点である。 Again Importantly, two electrodes, is that it can provide a potential difference between the words the base material 77 and the internal electrode 34. 【0088】ところで、これまでは、ウエハステージが下カバーと、その上部に設けたベース基材で構成されている場合の実施形態について説明したが、本発明は、必ずしもこのような構成である必要はない。 [0088] Incidentally, heretofore, requires a lower cover wafer stage has been described the embodiment when configured in the base material provided thereon, the present invention is not necessarily this structure no. そこで、以下、更に異なった構成による実施形態について説明する。 Therefore, hereinafter, embodiments will be described according to still different configurations. 【0089】まず、図16と図17は、本発明の第5の実施形態で、この実施形態に係るウエハステージ75 [0089] First, 16 and 17, in the fifth embodiment of the present invention, the wafer stage according to the embodiment 75
は、特に図17から明らかなように、既に説明した第1 The is particularly as apparent from FIG. 17, already described 1
から第4の実施形態において設けられていた下カバー5 Under was provided in the fourth embodiment from the cover 5
3が省かれ、ベース基材97の表面に厚み1mmの誘電体膜96を設けただけで構成されている。 3 is omitted, is constituted by only providing the dielectric film 96 having a thickness of 1mm on the surface of the base material 97. そして、その他の構成に関しては第1の実施形態と同様である。 Then, with respect to other structure is the same as the first embodiment. 【0090】このベース基材97の裏面には温調溝98 [0090] Yutakachomizo 98 on the back surface of the base substrate 97
が設けられ、更に外周にはザグリ部をもったボルト孔9 Bolt holes 9 are provided, even the outer circumference having a countersunk portion
9が周方向に8個設けてあり、これにより絶縁材31にボルト19で固定されるようになっている。 9 is provided with eight circumferentially, thereby adapted to be bolted 19 to the insulating material 31. このとき、 At this time,
絶縁材7とベース基材97の間にはOリング3を挟み込み、これにより冷媒が温調溝98から処理室内に漏れるのを防止している。 Between the insulating material 7 and the base substrate 97 sandwiching an O-ring 3, thereby preventing thereby leaking into the processing chamber from the coolant temperature adjusting groove 98. 【0091】このような構成としたウエハステージ75 [0091] wafer stage such a configuration 75
によれば、第1の実施形態におけるウエハステージよりも、下カバーが不要で、且つベース基材と下カバーを接着する工程も不要になる分、製造コストが下げられるという利点がある。 According to, than the wafer stage in the first embodiment, it requires no lower cover, and correspondingly the step of bonding the base substrate and the lower cover becomes unnecessary, there is an advantage that the manufacturing cost is lowered. 【0092】しかも、この実施形態の場合、図1の実施形態によるウエハ処理装置からの変更は、ウエハステージ75と絶縁材72の形状の変換のみであり、従って、 [0092] Moreover, in this embodiment, the change from the wafer processing apparatus according to the embodiment of FIG. 1 is only the conversion of the shape of the wafer stage 75 and the insulating material 72, therefore,
機能の異なるウエハステージとの交換が極めて容易で、 Exchange between the different wafer stage of the function is extremely easy,
ウエハ処理装置の変更を低コストで得ることができる。 Changes of the wafer processing apparatus can be obtained at low cost. 【0093】この第5の実施形態では、これ以外にも、 [0093] In the fifth embodiment, other than this,
例えばウエハステージ75の内部に温調溝を設ず、その冷却については、ウエハステージとは別構成の冷却ジャケットにより行うような方式にしてもよい。 For example not a set internal to the temperature adjusting groove of the wafer stage 75, for the cooling, the wafer stage may be scheme is performed by a separate arrangement of the cooling jacket. いずれにせよ、この実施形態で重要なポイントは、ウエハステージが、その下部構造との着脱が容易であり、異なる機能を有する別のウエハステージとの取り合いが共通化していて、交換が容易な構成になっている点である。 In any case, an important point in this embodiment, the wafer stage, is easily removable with its substructure, competition for another wafer stage having different functions have in common, easily replaceable structure in that it is in. 【0094】以上、ウエハステージが容易に変更でき、 [0094] As described above, the wafer stage can be easily changed,
これだけでウエハ処理装置の機能が容易に変更できるようにした、本発明の代表的な実施形態について説明したが、例えば処理対象とするウエハの径を変更した場合には、ウエハの温度分布の改善が必要になる場合がある。 Features This alone wafer processing system is to be easily changed, if has been described exemplary embodiments of the present invention, changing the diameter of the wafer, for example, processing target, improving the temperature distribution of the wafer there is a case that is required.
特に、ウエハステージに印加される高周波バイアス電力に大電力が要求される絶縁膜プロセスなどでは、ウエハ入熱量が大きく、温度分布が大きな問題になる。 In particular, such a insulating film processes high power high frequency bias power applied to the wafer stage is required, the wafer heat input is large, the temperature distribution becomes a major problem. 【0095】そこで、以下、このような場合に好適な本発明の実施形態について説明する。 [0095] Therefore, the following describes an embodiment of the invention suitable in such cases. 但し、以下の実施形態で説明する温度分布改善手法は、既に説明した第1の実施形態から第5の実施形態を前提とするものに限られるものではなく、単独でも実施可能なことはいうまでもない。 However, the temperature distribution enhancement techniques described in the following embodiment, the first embodiment is not limited to those that assume a fifth embodiment, to say that can be implemented alone already described Nor. 【0096】換言すれば、以下に説明する実施形態は、 [0096] In other words, the embodiments described below,
ある特定の径のウエハ、若しくは特定の機能を有するウエハステージに特化したウエハ処理装置のウエハステージでも有効な手法であることはいうまでもないが、それに限らず、第1の実施形態から第5の実施形態によるウエハ処理装置に適用しても有効で、ウエハ温度分布改善に極めて容易な解決手段となるものである。 Certain diameter of the wafer, or it is needless to say that an effective method in the wafer stage of the wafer processing system specific to a wafer stage having a specific function, is not limited to, first from the first embodiment be applied to a wafer processing apparatus according to the fifth embodiment is effective, in which an extremely easy solutions to the wafer temperature distribution improved. 【0097】図18から図20は本発明の第6の実施形態で、これは、上記した第1の実施形態によるウエハステージ52とは異なり、下カバー53に取付けられるベース基材80の一部に断熱溝29を設けてウエハステージ75とし、冷媒が通流される温調溝35は、ベース基材80の断熱溝29の外周にのみ配置した構成となっている。 [0097] FIGS. 18 to 20 in the sixth embodiment of the present invention, which is different from the wafer stage 52 according to the first embodiment described above, a portion of the base material 80 attached to the lower cover 53 to the wafer stage 75 provided with a heat insulating grooves 29, temperature adjusting groove 35 refrigerant passage flows has a configuration disposed only on the outer circumference of the heat insulating grooves 29 of the base material 80. そして、このベース基材80の表面には、第1の実施形態と同じく、厚さ1mmの誘電体膜55が設けられており、その他、同じ部分には同じ符号を付すことにより、説明は省略する。 On the surface of the base substrate 80, as in the first embodiment, is provided with a dielectric film 55 having a thickness of 1 mm, others, the same portions are denoted by the same reference numerals and the description is omitted to. 【0098】この実施形態における断熱溝29は、ベース基材80の中に入り込んだ中空部として作られた上で排気され、真空になっている。 [0098] adiabatic grooves 29 in this embodiment is evacuated after having been made as a hollow section that enters into the base substrate 80, and is vacuum. なお、このためには、下カバー53とベース基材80をロウ付けする際、周囲の雰囲気を真空にしておけばよく、このような構成にすれば、プラズマ6からウエハ95に入射した熱がベース基材80の中を伝達して温調溝35に達し、ここで冷媒により熱交換される際、断熱溝29による大きな熱抵抗のためウエハ中心付近の温度の低下が抑えられ、この結果、外周付近の温度に比べ、ウエハ中心付近の温度が高い分布となる。 Incidentally, for this purpose, when brazing the lower cover 53 and the base substrate 80, it is sufficient to the ambient atmosphere to a vacuum, if such a configuration, heat is incident from the plasma 6 to the wafer 95 by transmitting through the base substrate 80 reaches a temperature adjusting groove 35, wherein when it is heat-exchanged by the refrigerant, lowering the temperature in the vicinity of the wafer center because of the large thermal resistance due to adiabatic grooves 29 is suppressed, as a result, compared to the temperature of the vicinity of the outer periphery, a temperature near the wafer center is higher distribution. 【0099】つまり、この実施形態では、ウエハ95の中心付近の温度に比べて、相対的にウエハ外周付近の温度を低下させることを目的としたものであるが、これは、以下の理由による。 [0099] That is, in this embodiment, as compared with the temperature near the center of the wafer 95, but it is intended to reduce the temperature in the vicinity of relatively wafer periphery, which is due to the following reasons. すなわち、このようなウエハの処理に際しては、この実施形態のように、ウエハ外周の温度を内周に比べて低くしたいと要求されるのが通例だからで、このため、この実施形態でもそうなっているように、ウエハステージ表面のプラズマによる腐食を抑えるため、ウエハの外周がウエハステージの外周に比べてオーバーハングさせた構造にする場合が多い。 That is, in the processing of such wafers, as in this embodiment, as compared to the temperature of the wafer outer periphery to the inner periphery because it usually that is required like to low, Therefore, even if so in this embodiment as there, in order to suppress corrosion by plasma of the wafer stage surface, often periphery of the wafer a structure obtained by overhang in comparison to the outer periphery of the wafer stage. 【0100】しかし、この場合、ウエハ外周付近の冷却が不十分になり、この結果、ウエハ外周付近の温度が、 [0100] However, in this case, the cooling in the vicinity of the outer periphery of the wafer becomes insufficient, as a result, the temperature in the vicinity of the outer periphery of the wafer is,
内周に比べて上昇してしまう。 It rises compared to the inner periphery. そこで、中心部に比して外周部の冷却が強くなるようにしなければならないが、 Therefore, it is necessary to so cool the outer peripheral portion is stronger than the central portion,
これが、この第6の実施形態によれば、ベース基材80 This, according to the sixth embodiment, the base substrate 80
の内部に断熱溝29を設けるとう簡単な構成で得られることになるので、極めて低いコストで容易に温度分布の改善を行うことができることになる。 Since the interior can be obtained by shaking a simple configuration of providing the heat insulating grooves 29, so that it is possible to easily improve the temperature distribution at extremely low cost. 【0101】ここで、この実施形態では、真空の中空領域で断熱溝29を構成している。 [0102] Here, in this embodiment constitutes a heat insulating grooves 29 in the hollow region of the vacuum. しかし、必ずしも真空の中空領域で構成する必要はなく、実現したいウエハ温度分布との兼ね合いで決定されるべきものであり、従って、例えばベース基材80に比較して熱伝導率の低い他の材料を埋め込んで断熱溝29としてもよい。 However, it is not always necessary to configure a hollow region of the vacuum is to be determined in view of the wafer temperature distribution to be realized, thus, for example, other materials having low thermal conductivity as compared to the base substrate 80 or as a heat insulating grooves 29 embeds. 【0102】また、この実施形態では、その断熱溝29 [0102] Further, in this embodiment, the insulation groove 29
がベース基材80のなかで孤立した構造にしてあるが、 Although There are the isolated structure within the base substrate 80,
一部を開口して真空チャンバ9内に連通させるようにしてもよい。 May be made to communicate with the vacuum chamber 9 is opened partially. このようにすれば、断熱溝29内の圧力は処理室の圧力、つまり真空となり、ウエハステージの製造ばらつきによらず一定の温度特性を持つウエハステージが得られるという利点がある。 In this way, the pressure in the thermal insulation grooves 29 is the pressure of the processing chamber, i.e. becomes a vacuum, there is an advantage that the wafer stage is obtained with a constant temperature characteristic regardless of the manufacturing variations of the wafer stage. 【0103】ところで、上記の説明では、この実施形態として、ウエハの外周付近の温度を中心付近に比べ低くした場合についての例であったが、プロセスによっては外周に比べて内周の温度を低くしたい場合も考えられる。 [0103] In the above description, as this embodiment, although there was an example of the case where the lower than near the center of the temperature in the vicinity of the outer periphery of the wafer, depending on the process temperature low inner circumference as compared to the outer periphery If you want to be considered. しかして、このような場合には、断熱溝29の内側にのみ温調溝35を配置すればよい。 Thus, in such a case, it may be arranged temperature control grooves 35 only to the inside of the heat insulating grooves 29. 従って、この断熱溝29と温調溝35の配置関係とパターンに関しては、 Therefore, with regard to the arrangement relationship between the pattern of the insulation grooves 29 and the temperature control grooves 35,
必要なウエハ温度分布との兼ね合いで適宜決定すればよく、この実施形態に限定される訳ではない。 May be appropriately determined in view of the wafer temperature distribution required, not be mean that limited to this embodiment. 【0104】次に、図21は、本発明の第7の実施形態で、この実施形態の考え方は、上記した第6の実施形態と同様であるが、ここでは、下カバーを除いて、ウエハステージ2だけにしたもので、このため絶縁材84に更にOリング83を挟み込み、ベース基材81に設けてある中空の断熱溝82に調温溝35から冷媒が漏れないようにしたもので、従って、この第7の実施形態は、第5 [0104] Next, FIG 21 is a seventh embodiment of the present invention, the idea of ​​this embodiment is similar to the sixth embodiment described above, here, with the exception of the lower cover, the wafer which was only the stage 2, which was in this way for further sandwiching an O-ring 83 in the insulating material 84, not leak the refrigerant from the hollow heat insulating grooves 82 two tone Yutakamizo 35 that is provided on the base substrate 81, Accordingly, embodiments of the seventh, fifth
の実施形態に、第6の実施形態によるウエハ温度分布改善手法を適用したものということができる。 The embodiment, it is possible that an application of the wafer temperature distribution improvement technique according to the sixth embodiment. 【0105】従って、この第7の実施形態でも、上記した第6の実施形態と同様、ウエハステージ2の内部に断熱溝82を設けただけという簡単な構造で、ウエハ外周の温度を内周付近に比べて下げることができ、極めて低いコストで容易に温度分布の改善を行うことができる。 [0105] Therefore, this is also in the seventh embodiment, as in the sixth embodiment described above, the interior of the wafer stage 2 by a simple structure of merely providing a heat insulating grooves 82, around the inner periphery of the temperature of the wafer outer periphery can be lowered as compared with, it is possible to easily improve the temperature distribution at extremely low cost.
しかも、この第7の実施形態は、ウエハステージ2に下カバーが不要であるため、第6の実施形態に比べ部品点数と製造工程が少なくなり、より低コストで実現することができるとう利点がある。 Moreover, the seventh embodiment, since the lower cover on the wafer stage 2 is not required, a sixth embodiment of parts and manufacturing steps is reduced as compared to the form of the advantage shake can be realized at lower cost is there. 【0106】次に、図22から図24より、本発明の第8の実施形態について説明すると、この第8の実施形態は、上記した第6の実施形態とは異なり、断熱溝85の内側と外側に、独立して温調溝86、87を設けてベース基材81としたもので、夫々の温調溝86、87は冷媒の導入口88、89と排出口90、91が連通される。 [0106] Then, from FIG. 24 from FIG. 22, to describe the eighth embodiment of the present invention, the eighth embodiment is different from the sixth embodiment described above, the inner insulation grooves 85 outwardly, those based substrate 81 independently provided temperature control grooves 86 and 87, temperature control grooves 86, 87 of the respective discharge port 90, 91 is communicated with an inlet 88, 89 of the coolant . そして、導入口88、89は流量を調節するためのバルブ92、93を介して温調機94の排出口に接続され、排出口90、91は温調機94の戻り口に接続される。 The inlet 88, 89 is connected to the outlet of the temperature controller 94 via a valve 92, 93 for adjusting the flow rate, the outlet 90, 91 is connected to the return port of the temperature controller 94. 【0107】従って、各温調溝86、87に通流される冷媒の流量は、バルブ92、93の開度を調節することにより独立に制御することができ、この結果、ウエハ中心付近と外周付近の温度が独立に制御でき、任意の温度分布を得ることができる。 [0107] Thus, the flow rate of the passing flows coolant to each temperature control grooves 86, 87 can be independently controlled by adjusting the opening of the valve 92 and 93, as a result, the wafer center and around the outer periphery near can be temperature can be controlled independently to obtain any temperature distribution. 例えば、ウエハ外周付近の温度が中心付近に比べて低い温度分布が得たいときは、断熱溝85の内側の領域を循環する冷媒の流量を小さく、 For example, when the temperature around the wafer periphery is desired to obtain a lower temperature distribution in comparison with the vicinity of the center is smaller the flow rate of the refrigerant circulating in the inner region of the heat insulating grooves 85,
外側の領域を循環する流量を大きくすればよい。 The flow circulating outside the area may be increased. 【0108】従って、この第8の実施形態に係るウエハ処理装置によれば、処理中のウエハ温度が容易に変更できるので、処理中のウエハ温度分布についての制御性が極めて良好な高機能のウエハ処理装置を低コストで提供することができる。 [0108] Therefore, according to the wafer processing apparatus according to the eighth embodiment, since the wafer temperature during processing can be easily changed, wafers controllability is very good high performance for wafer temperature distribution in the process it is possible to provide a processing apparatus at low cost. 【0109】このとき、夫々領域を循環する冷媒の流量は、通常、0.5リットル毎分から10リットル毎分程度の場合が多いが、この流量の組み合わせは、ウエハの温度分布が最適になるように決定されるべきものであり、このとき流量の最大値は温調器94に内蔵されているポンプの能力により左右される。 [0109] At this time, the flow rate of the refrigerant circulating through the respective regions, usually, is often between 0.5 liters per minute of about 10 liters per minute, this combination of flow rate, so that the temperature distribution of the wafer is optimum is to be determined, the maximum value of the time flow depends on the ability of the pump incorporated in the temperature controller 94. 【0110】ところで、この第8の実施形態では、ウエハステージ75のベース基材81内に設けた断熱溝85 [0110] In the embodiment of the eighth, insulation grooves 85 provided in the base substrate 81 of the wafer stage 75
の内側と外側の冷媒流量を調節することでウエハ面内温度分布の調節を行っている。 And regulate the wafer surface temperature distribution by adjusting the refrigerant flow rate of the inner and outer. この方法は温調機の台数が1台で済むため、コストが抑えられるという利点はあるものの、温度分布を更に大きく変化させたい場合には不十分かも知れない。 Since the number of the method temperature controller requires only one, although there is an advantage that the cost can be suppressed, it may be insufficient if you want the temperature distribution is even greater change. 【0111】そこで、このような場合には独立した温調溝86、87に各々独立に温調機を設け、異なった温度に制御した冷媒を循環させるようにしても良い。 [0111] Therefore, the temperature controller to independently an independent temperature adjusting grooves 86 and 87 provided in this case, may be circulated was controlled to different temperature refrigerant. この場合コストがかさむ問題はあるものの、より効果的にウエハ温度が調節できるようにすることができる。 Although this case is costly problem is, it can be more effective as the wafer temperature can be adjusted. 【0112】ここで、以上に説明した本発明の実施形態では、何れもプラズマを平行平板方式で発生させていた。 [0112] In the embodiment of the present invention described above, both have to generate plasma in a parallel plate mode. しかし、本発明は、必ずしもこの方式に限定されるのではなく、有磁場UHF帯電磁波放射放電方式やマイクロ波方式、更には数10MHzから300MHz程度までのVHF帯の電磁波によるプラズマ方式でもよく、 However, the invention is not necessarily to be limited to this method, a magnetic field UHF band electromagnetic wave radiation discharge method or a microwave method, and further may be a plasma method using electromagnetic waves in the VHF band of from several 10MHz to about 300MHz,
無磁場方式であってもよい。 It may be a non-magnetic field type. 勿論、これ以外にも、例えば磁場を用いたマグネトロン型のプラズマ処理装置や誘導結合型のプラズマ処理装置にも適用できることはいうまでもない。 Of course, in addition to this, it goes without saying that can be applied to a magnetron plasma processing apparatus or inductively coupled plasma processing apparatus using a magnetic field. 【0113】次に、本発明によるウエハ処理方法の一実施形態ついて、図25のフローチャートにより説明する。 [0113] Next, with an embodiment of the wafer processing method according to the present invention will be described with reference to the flowchart of FIG. 25. ここでは、一例として、例えば図1で説明した本発明の第1の実施形態に係るウエハ処理装置により実際に処理中のウエハ温度をもとに処理をする場合について説明する。 Here, as an example, the case where the processing based on the first wafer temperature actually being processed by the wafer processing apparatus according to an embodiment of the present invention described in FIG. 1, for example. このときのウエハ温度測定は、例えば蛍光温度計や熱電対などによって測定すればよく、ここでは、図1の実施形態に示されている蛍光温度計64を用いて説明する。 Wafer temperature measurement at this time is, for example, may be measured by a fluorescent thermometer and thermocouple, that description is made here using a fluorescent thermometer 64 shown in the embodiment of FIG. 【0114】図25において、まず、ウエハの温度を測定する(121)。 [0114] In FIG 25, first, measure the temperature of the wafer (121). このときは、蛍光温度計64(図1)から測定結果を得れば良いことは上記した通りである。 At this time, it may be you get the measurement result from the fluorescent thermometer 64 (FIG. 1) are as defined above. 次に、測定データを外部に接続したコンピュータに送り演算処理を行う(122)。 Next, it sends it to connect the measurement data to the external computer performs arithmetic processing (122). 次いで、この温度データを予め設定してある温度範囲と比較する(123)。 Then compared with the temperature range is set to the temperature data in advance (123). そして、比較した結果、処理状態が正常と判断されたときは、このまま処理を継続するが(125)、もしも処理状態に異常が認められた場合には、まず処理を停止し、並行してコンピュータのディスプレイなど作業者が認識しやすい場所に異常を検知した旨の表示を行うのである(124)。 Then, a result of comparison, when the processing state is determined to be normal, but the process is continued in this state (125), if the observed abnormal if processing state, first stop processing, in parallel computer is of such a worker performs a display to the effect that the abnormality was detected in easily recognized by the location of the display (124). 【0115】従って、この処理方法によれば、ウエハ処理に異常が発生した場合、すばやく対応することができ、この結果、不良ウエハを大量に発生させてしまう虞れがなく、製造コストを充分に低く抑えることができる。 [0115] Therefore, according to this processing method, when an abnormality in the wafer processing occurs quickly can the corresponding possible, as a result, there is no possibility that would large amount to generate defective wafers, sufficiently the production costs it can be kept low. 【0116】ここで、この図25の実施形態では、ウエハの温度を直接測定していたが、必ずしもウエハの温度を直接測定する必要はない。 [0116] In the embodiment of FIG. 25, had measured the temperature of the wafer directly, it is not always necessary to measure the temperature of the wafer directly. 例えばウエハステージ52 For example, the wafer stage 52
(図1)の温度を何れかの位置でモニタして処理中のウエハ温度を推測してもよく、温調溝15(図1)に通流されている冷媒の温度をモニタして、処理中のウエハ温度を推測するようにしてもよい。 It may be estimated wafer temperature during processing was monitored at any position of the temperature (FIG. 1), temperature adjusting groove 15 by monitoring the temperature of the refrigerant that flows through (FIG. 1), the processing it may be infer wafer temperature during. なお、これらの場合、事前にモニタした温度とウエハ温度の関係を明らかにしておけばよい。 In the case of these, it is sufficient to reveal the previously monitored temperature and wafer temperature relationship. 【0117】以上、本発明の実施形態では、ウエハ処理装置の共通化に関して、8インチウエハと12インチウエハのように、ウエハの径が異なる場合を中心にして説明したが、本発明の実施形態としては、必ずしもこれだけに限らない。 [0117] above, in embodiments of the present invention, with respect to common wafer processing apparatus, as an 8-inch wafer and 12-inch wafer, the diameter of the wafer has been described about the case where different, the embodiment of the present invention as is, not necessarily limited to this. 例えば6インチと8インチの組み合わせも考えられるし、6インチから8インチ、そして12インチすべてを共通化した実施形態としてもよい。 For example, even it is conceivable combination 6-inch and 8-inch 8 inches to 6 inches, and may all 12 inches as common embodiments. 勿論、 Of course,
12インチと14インチなど、様々な組み合わせを共通化する場合にも適用がかのうなこともいうまでもない。 Such as 12 inches, 14 inches, is also applied to the case of sharing the various combinations of course also possible. 【0118】また、本発明の実施形態は、ウエハの径が異なる場合だけに適用される訳ではなく、異なった機能を有する複数の種類のウエハステージ間での共通化にも適用することができ、これによれば、ウエハ処理装置に、当初、備えられていた初期の機能とは異なった任意の機能が容易に付与することができ、同じくコストの低廉化を充分に得ることができる。 [0118] Furthermore, embodiments of the present invention, not the diameter of the wafer is applied only when different, can be applied to common between a plurality of kinds of wafer stage having different functions According to this, the wafer processing apparatus, initially, any function that is different from the provided is optionally initial features can be easily applied, also can be obtained sufficiently inexpensive in cost. 【0119】 【発明の効果】本発明に係るウエハ処理装置とウエハステージによれば、異なった機能を有する複数のウエハステージにおいて、それを固定するための手段、ウエハステージ間で位置合わせを行う必要がある部品、例えば電気的な接続構造やウエハの搬送機構、ウエハステージの冷却構造、冷却ガスの導入口、モニタ用プローブの位置と構造が共通化できるため、低コストで容易に交換でき、容易に対応することができる。 [0119] According to the wafer processing apparatus and the wafer stage according to the present invention, a plurality of wafer stages having different functions, means for fixing it, need to align between the wafer stage parts is, for example, an electrical connection structure and the wafer transport mechanism, the cooling structure of the wafer stage, since the inlet of the cooling gas, the position and structure of the monitoring probe can be shared, can be easily exchanged at low cost, easily it is possible to respond to. 【0120】また、本発明に係るウエハ処理方法によれば、ウエハの温度に異常があった場合に直ちに処理を停止し、作業者に異常を知らせることができるので、無駄ウエハを最小限に抑えることができ、製造コストを充分に抑えることができる。 [0120] Further, according to the wafer processing method according to the present invention, immediately if there is an abnormality in the temperature of the wafer is stopped, it is possible to inform the abnormality to the operator, minimize waste wafer it can be, it can be sufficiently suppressed the production cost.

【図面の簡単な説明】 【図1】本発明によるウエハ処理装置の第1の実施形態を示す断面図である。 It is a sectional view showing a first embodiment of a wafer processing system according to the drawings: Figure 1 of the present invention. 【図2】本発明の第1の実施形態におけるウエハステージの断面図である。 2 is a cross-sectional view of the wafer stage in the first embodiment of the present invention. 【図3】本発明の第1の実施形態におけるウエハステージの表面図である。 3 is a top plan view of the wafer stage in the first embodiment of the present invention. 【図4】本発明の第1の実施形態におけるウエハステージの裏面図である。 It is a rear view of the wafer stage in the first embodiment of the present invention; FIG. 【図5】本発明の第1の実施形態におけるウエハステージの或る断面からみた裏面図である。 5 is a rear view viewed from a certain section of the wafer stage in the first embodiment of the present invention. 【図6】本発明によるウエハ処理装置の第1の実施形態による他の例を示す断面図である。 It is a sectional view showing another example of the first embodiment of the wafer processing system according to the present invention; FIG. 【図7】本発明の第1の実施形態の他の例におけるウエハステージの断面図である。 7 is a cross-sectional view of the wafer stage in another example of the first embodiment of the present invention. 【図8】本発明の第1の実施形態の他の例におけるウエハステージの表面図である。 8 is a top plan view of the wafer stage in another example of the first embodiment of the present invention. 【図9】本発明の第1の実施形態の他の例におけるウエハステージの裏面図である。 It is a rear view of a wafer stage in another example of the first embodiment of the present invention; FIG. 【図10】本発明の第1の実施形態の他の例におけるウエハステージの或る断面からみた裏面図である。 10 is a rear view viewed from a certain section of the wafer stage in another example of the first embodiment of the present invention. 【図11】従来技術によるウエハ処理装置の一例を示す断面図である。 11 is a sectional view showing a conventional wafer processing apparatus according to. 【図12】従来技術によるウエハ処理装置の他の一例を示す断面図である。 12 is a sectional view showing another example of a prior art wafer processing system according. 【図13】本発明によるウエハ処理装置の第2の実施形態を示す断面図である。 It is a sectional view showing a second embodiment of a wafer processing apparatus according to 13 the present invention. 【図14】本発明によるウエハ処理装置の第3の実施形態を示す断面図である。 14 is a cross-sectional view showing a third embodiment of a wafer processing apparatus according to the present invention. 【図15】本発明によるウエハ処理装置の第4の実施形態を示す断面図である。 Is a sectional view showing a fourth embodiment of a wafer processing apparatus according to the present invention; FIG. 【図16】本発明によるウエハ処理装置の第5の実施形態を示す断面図である。 It is a sectional view showing a fifth embodiment of a wafer processing apparatus according to Figure 16 the present invention. 【図17】本発明の第5の実施形態におけるウエハステージの断面図である。 17 is a sectional view of the wafer stage in the fifth embodiment of the present invention. 【図18】本発明によるウエハ処理装置の第6の実施形態を示す断面図である。 It is a sectional view showing a sixth embodiment of the wafer processing system according to Figure 18 the present invention. 【図19】本発明の第6の実施形態におけるウエハステージの断面図である。 19 is a cross-sectional view of the wafer stage in the sixth embodiment of the present invention. 【図20】本発明の第6の実施形態におけるウエハステージの或る断面からみた裏面図である。 Figure 20 is a rear view seen from one section of the wafer stage in the sixth embodiment of the present invention. 【図21】本発明によるウエハ処理装置の第7の実施形態を示す断面図である。 It is a cross-sectional view showing a seventh embodiment of the wafer processing system according to Figure 21 the present invention. 【図22】本発明によるウエハ処理装置の第8の実施形態を示す断面図である。 Is a cross-sectional view showing an eighth embodiment of a wafer processing apparatus according to Figure 22 the present invention. 【図23】本発明の第8の実施形態におけるウエハステージの断面図である。 23 is a cross-sectional view of the wafer stage in the eighth embodiment of the present invention. 【図24】本発明の第8の実施形態におけるウエハステージの或る断面からみた裏面図である。 Figure 24 is a rear view seen from one section of the wafer stage in the eighth embodiment of the present invention. 【図25】本発明によるウエハ処理方法の一実施形態における処理を説明するためのフローチャートである。 Is a flowchart for describing processing in the embodiment of the wafer processing method according to Figure 25 the present invention. 【符号の説明】 1 8インチウエハ 2 ウエハステージ3 0リング 4 ボルト5 フランジ 6 プラズマ7 絶縁部材 8 高周波電源9 真空チャンバ 10 上部電極11 エッチングガス 12 バルブ13 ターボ分子ポンプ 14 貫通孔15 温調溝 16 ボルト孔17 絶縁部材 18 絶縁19 ボルト 20 高周波電源21 誘電体膜 22 直流電源23 配管 24 圧力計25 流量制御器 26 ネジ孔27 フランジ 28 サセプタ29 断熱層 30 誘電体膜31 絶縁材 32 リング33 誘電体膜 34 内部電極35 温調溝 36 プラグ37 直流電源 38 段差39 絶縁部材 40 ウエハステージ41 ベース基材 42 下カバー43 サセプタ 44 導入口45 排出口 46 配管47 配管 48 内部配管49 内部配管 50 プッシャピン51 ベローズ 52 ウ [EXPLANATION OF SYMBOLS] 1 8-inch wafer 2 wafer stage 3 0-ring 4 bolt 5 flange 6 plasma 7 insulating member 8 high-frequency power source 9 vacuum chamber 10 upper electrode 11 an etching gas 12 valve 13 turbomolecular pump 14 through hole 15 temperature adjusting groove 16 bolt holes 17 insulating member 18 insulation 19 bolt 20 high-frequency power source 21 a dielectric film 22 DC power supply 23 pipe 24 pressure gauge 25 flow controller 26 threaded hole 27 the flange 28 susceptor 29 heat insulating layer 30 a dielectric layer 31 insulating material 32 ring 33 dielectric membrane 34 internal electrode 35 temperature adjusting groove 36 plug 37 DC power supply 38 step 39 insulating member 40 wafer stage 41 based substrate 42 under the cover 43 susceptor 44 inlet 45 outlet 46 pipe 47 pipe 48 inside the pipe 49 inside the pipe 50 the pusher pin 51 bellows 52 c エハステージ53 下カバー 54 ベース基材55 誘電体膜 56 吸着領域57 吸着領域 58 吸着領域59 吸着領域 60 ガス溝61 プッシャピン用貫通孔 62 プローブ用貫通孔63 プローブ用貫通孔 64 蛍光温度計65 ダミープラグ 66 導入口67 排出口 68 起点69 終点 70 ウエハステージ71 ベース基材 72 吸着領域73 ウエハステージ 74 クランプ75 ウエハステージ 76 サセプタ77 ベース基材 78 段差79 絶縁層 80 ベース基材81 ベース基材 82 断熱層83 Oリング 84 断熱層85 断熱溝(断熱層) 86 温調溝87 温調溝 88 導入口89 導入口 90 排出口91 排出口 92 バルブ93 バルブ 94 温調器95 12インチウエハ 96 誘電体膜97 ベース基材 98 温調溝99 ボルト孔 Ehasuteji 53 lower cover 54 the base substrate 55 a dielectric film 56 adsorption region 57 suction region 58 suction region 59 suction region 60 gas grooves 61 pusher pin through hole 62 for the probe through hole 63 probe through hole 64 fluorescent thermometer 65 dummy plug 66 inlet 67 outlet 68 origin 69 ending 70 wafer stage 71 based substrate 72 suction region 73 wafer stage 74 clamp 75 wafer stage 76 susceptor 77 base substrate 78 stepped 79 insulating layer 80 base member 81 base substrate 82 insulation layer 83 O-ring 84 heat insulating layer 85 heat insulating groove (heat insulating layer) 86 temperature adjusting groove 87 temperature adjusting groove 88 inlet 89 inlet 90 outlet 91 outlet 92 valve 93 valve 94 temperature regulator 95 12 inches wafer 96 dielectric film 97 based substrate 98 temperature adjusting groove 99 bolt holes

───────────────────────────────────────────────────── ────────────────────────────────────────────────── ───
【手続補正書】 【提出日】平成15年2月19日(2003.2.1 [Procedure amendment] [filing date] 2003 February 19 (2003.2.1
9) 【手続補正1】 【補正対象書類名】明細書【補正対象項目名】特許請求の範囲【補正方法】変更【補正内容】 【特許請求の範囲】 【請求項1】 ウエハステージを備え、半導体ウエハを当該ウエハステージに載置して処理を施す方式のウエハ処理装置において、 前記ウエハステージの保持機構を複数のウエハステージ間で共通化し、 前記ウエハステージを異なった機能のウエハステージに交換して前記半導体ウエハの処理が行えるように構成したことを特徴とするウエハ処理装置。 9) comprising a [Amendment 1] [corrected document name] specification [corrected item name] Claims [correction method] change [Correction contents] Claims 1. A wafer stage, in the semiconductor wafer wafer processing apparatus of a type which processes is placed on the wafer stage, the holding mechanism of the wafer stage made common among a plurality of wafer stages, and replace the wafer stage different functions the wafer stage wafer processing apparatus characterized by being configured to allow the processing of the semiconductor wafer Te. 【請求項2】 半導体ウエハをウエハステージに載置して処理を施す方式のウエハ処理装置において、 前記ウエハステージを当該ウエハステージの保持部から分割可能に構成し、 異なった機能のウエハステージを前記保持部に共通に搭載可能にするため、 前記保持部に前記ウエハステージを固定する機構と、 前記保持部と前記ウエハステージ間で位置合わせが必要な機構を前記複数のウエハステージ間で共通化したことを特徴とするウエハ処理装置。 In the wafer processing apparatus according to claim 2 performs processing by placing the semiconductor wafer on the wafer stage system, the wafer stage and dividable structure from the holding portion of the wafer stage, the wafer stage of the different functions the to enable mounting in common to the holding portion, and a mechanism for securing the wafer stage to said holding portion, and common mechanisms necessary alignment between the wafer stage and the holding portion between said plurality of wafer stages wafer processing apparatus, characterized in that. 【請求項3】 半導体ウエハをウエハステージの上面に The 3. A semiconductor wafer on the upper surface of the wafer stage
載置して処理を施す方式のウエハ処理装置において、 前記ウエハステージは、内部に当該ウエハステージの材 In the wafer processing apparatus of a system for performing the placement and processing, the wafer stage, wood internal to the wafer stage
質より熱伝導率が小さな断熱部と、前記ウエハステージ A thermal conductivity smaller heat insulating portion over quality, the wafer stage
を冷却又は加熱するための温調材を循環させるための温 Temperature for circulating the temperature control medium for cooling or heating the
調溝を備えていることを特徴とするウエハ処理装置。 Wafer processing apparatus characterized by comprising a regulating groove. 【請求項4】 ウエハ処理装置に取付けられ、半導体ウ 4. attached to the wafer processing apparatus, a semiconductor window
エハを載置して処理を施すウエハステージであって、当 Fine a wafer stage to perform the placement and processing, those
該ウエハステージは、 ウエハ処理装置に対する取付部が複数のウエハステージ The wafer stage is mounted portion to the wafer processing apparatus of the plurality wafer stage
間で共通化され、 異なった機能のウエハステージの交換に対応して構成さ Common are of a different exchange is configured to correspond to the wafer stage functions between
れていることを特徴とするウエハステージ A wafer stage, characterized by being. 【請求項5】 請求項4に記載された発明において、 前記ウエハステージは、異なる機能を有する複数のウエ 5. The invention of claim 4, wherein the wafer stage has a plurality of the upper having different functions
ハステージを前記構造体に搭載可能とするため、それを To enable mounting the wafer stage to the structure, it
固定している構造体と分割可能に作られ、且つ前記構造 Made possible split structure that fixed, and the structure
体に固定するための手段と、前記構造体と前記ウエハス And means for securing the body, and the structure the Uehasu
テージ間で位置合わせを行う必要がある部品又は構造部 It is necessary to perform alignment between stage component or structure
が複数のウエハステージ間で共通化されていることを特 JP it but that is common between a plurality of wafer stages
徴とするウエハステージ Wafer stage to butterflies. 【請求項6】 半導体ウエハに処理を施すウエハ処理装 6. The wafer processing instrumentation which processes a semiconductor wafer
置のウエハステージにおいて、 前記ウエハステージは、その内部に断熱層と調温溝を備 In the wafer stage of location, the wafer stage, Bei a heat insulating layer and the temperature adjusting grooves therein
え、 前記断熱層は、前記ウエハステージの材質よりも熱伝導 For example, the insulation layer has a thermal conductivity than the material of the wafer stage
率が小さな材質で作られ、 前記調温溝には、前記ウエハステージを冷却又は加熱す Rate is made small material, the said temperature adjustment groove, to cool or heat the wafer stage
るための温調材が循環されるように構成されていること That because of the temperature control member is adapted to be circulated
を特徴とするウエハステージ Wafer stage characterized by. 【請求項7】 請求項に記載された発明において、 前記温調溝を、前記断熱層の内側と外側の何れか一方に 7. The invention of claim 6, the temperature control groove, in one of inside and outside of the heat insulating layer
だけ配置したことを特徴とするウエハステージ A wafer stage, characterized in that arranged only.

───────────────────────────────────────────────────── フロントページの続き (72)発明者 末広 満 山口県下松市東豊井794番地 株式会社日 立ハイテクノロジーズ設計・製造統括本部 笠戸事業所内(72)発明者 金井 三郎 山口県下松市東豊井794番地 株式会社日 立ハイテクノロジーズ設計・製造統括本部 笠戸事業所内(72)発明者 増田 俊夫 茨城県土浦市神立町502番地 株式会社日 立製作所機械研究所内Fターム(参考) 5F031 CA02 HA01 HA02 HA17 HA18 HA33 HA37 HA38 HA40 JA01 JA21 JA46 MA32 NA04 NA05 PA18 PA30 ────────────────────────────────────────────────── ─── of the front page continued (72) inventor Mitsuru Suehiro Yamaguchi Prefecture Kudamatsu Higashitoyoi 794 address, Inc. Date start-high-Technologies design and manufacturing headquarters Ryuto workplace (72) inventor Saburo Kanai Yamaguchi Prefecture Kudamatsu Higashitoyoi 794 address Co., Ltd. Date start-high-Technologies design and manufacturing headquarters Ryuto workplace (72) inventor Toshio Masuda Tsuchiura, Ibaraki Prefecture Kandatsu-cho address 502 CO., LTD Date falling Mfg mechanical Engineering Research Laboratory within the F-term (reference) 5F031 CA02 HA01 HA02 HA17 HA18 HA33 HA37 HA38 HA40 JA01 JA21 JA46 MA32 NA04 NA05 PA18 PA30

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 ウエハステージを備え、半導体ウエハを当該ウエハステージに載置して処理を施す方式のウエハ処理装置において、 前記ウエハステージの保持機構を複数のウエハステージ間で共通化し、 前記ウエハステージを異なった機能のウエハステージに交換して前記半導体ウエハの処理が行えるように構成したことを特徴とするウエハ処理装置。 Comprising a [Claims 1 wafer stage, in the semiconductor wafer wafer processing apparatus of a type which processes is placed on the wafer stage, the holding mechanism of the wafer stage among a plurality of wafer stages common and, a wafer processing apparatus is characterized in that to replace the wafer stage of the wafer stage different functions configured to perform the processing of the semiconductor wafer. 【請求項2】 半導体ウエハをウエハステージに載置して処理を施す方式のウエハ処理装置において、 前記ウエハステージを当該ウエハステージの保持部から分割可能に構成し、 異なった機能のウエハステージを前記保持部に共通に搭載可能にするため、 前記保持部に前記ウエハステージを固定する機構と、 前記保持部と前記ウエハステージ間で位置合わせが必要な機構を前記複数のウエハステージ間で共通化したことを特徴とするウエハ処理装置。 In the wafer processing apparatus according to claim 2 performs processing by placing the semiconductor wafer on the wafer stage system, the wafer stage and dividable structure from the holding portion of the wafer stage, the wafer stage of the different functions the to enable mounting in common to the holding portion, and a mechanism for securing the wafer stage to said holding portion, and common mechanisms necessary alignment between the wafer stage and the holding portion between said plurality of wafer stages wafer processing apparatus, characterized in that. 【請求項3】 請求項2に記載された発明において、 前記ウエハステージは、ベース基材と下カバーで構成され、 前記ベース基材には、下面から調温溝が形成され、前記下カバーは、前記ベース基材の下面に接合されていることを特徴とするウエハ処理装置。 3. in the invention described in claim 2, wherein the wafer stage is composed of a base member and a lower cover, wherein the base substrate, the temperature adjusting groove bottom surface is formed, the lower cover , wafer processing apparatus characterized by being joined to the lower surface of the base substrate. 【請求項4】 請求項2に記載された発明において、 前記ウエハステージが下面に温調溝を備えたベース基材で構成され、 前記ベース基材は、下面がOリングを介して前記保持部に接合されていることを特徴とするウエハ処理装置。 4. A invention described in claim 2, wherein the wafer stage is made of a base material having a temperature control grooves on the lower surface, the base substrate, the holding portion lower surface via an O-ring wafer processing apparatus characterized by being joined to. 【請求項5】 半導体ウエハをウエハステージの上面に載置して処理を施す方式のウエハ処理装置において、 前記ウエハステージは、内部に当該ウエハステージの材質より熱伝導率が小さな断熱部と、前記ウエハステージを冷却又は加熱するための温調材を循環させるための温調溝を備えていることを特徴とするウエハ処理装置。 In the wafer processing apparatus according to claim 5 performs processing by placing the semiconductor wafer on the upper surface of the wafer stage system, the wafer stage, and the thermal conductivity smaller heat-insulating portions than the material of the wafer stage inside the wafer processing apparatus characterized by comprising a temperature adjusting groove for circulating the temperature control member for the wafer stage for cooling or heating. 【請求項6】 請求項5に記載された発明において、 前記温調溝は、前記断熱部の内側又は外側の何れか一方だけに配置されていることを特徴とするウエハ処理装置。 6. A invention described in claim 5, wherein the temperature adjusting groove, the wafer processing apparatus characterized by being arranged only on one of the inside or outside of the heat insulating portion. 【請求項7】 請求項5に記載された発明において、 前記温調溝は、前記断熱部の内側と外側の双方に夫々独立して配置されていることを特徴とするウエハ処理装置。 7. A invention described in claim 5, wherein the temperature adjusting groove, the wafer processing apparatus characterized by being arranged independently from each to both the inside and outside of the heat insulating portion. 【請求項8】 請求項1及び請求項5の何れかに記載された発明において、 前記ウエハステージが表面に誘電体膜を備え、 該誘電体膜と前記半導体ウエハ間に電位差を発生させることにより、前記半導体ウエハが静電気力で前記ウエハステージに固定されることを特徴とするウエハ処理装置。 8. been present invention according to claim 1 and claim 5, comprising the wafer stage dielectric film on the surface, by generating a potential difference between the semiconductor wafer and the dielectric film a wafer processing apparatus, characterized in that the semiconductor wafer is fixed on the wafer stage by electrostatic force. 【請求項9】 請求項8に記載された発明において、 前記誘電体膜は、セラミックスを主成分とする焼結体で構成されていることを特徴とするウエハ処理装置。 9. The invention of claim 8, wherein the dielectric film, a wafer processing apparatus characterized by being composed of a sintered body mainly composed of ceramics. 【請求項10】 請求項9に記載された発明において、 前記誘電体膜は、導電性ロウ材による接合又は接着材による接合の一方により前記ウエハステージに固着されていることを特徴とするウエハ処理装置。 10. in the invention described in claim 9, wherein the dielectric film, wafer processing, characterized in that it is fixed to the wafer stage by one of the bonding by the bonding or adhesive material by the conductive brazing material apparatus. 【請求項11】 請求項8に記載された発明において、 前記誘電体膜は、化学的気相成長法で成膜されたセラミックスを主成分とする膜で構成されていることを特徴とするウエハ処理装置。 11. The invention of claim 8, wherein the dielectric layer is a wafer which is characterized by being composed of the formed ceramic by chemical vapor deposition at a film mainly containing processing apparatus. 【請求項12】 請求項8に記載された発明において、 前記誘電体膜は、溶射により成膜されたセラミックスを主成分とする膜で構成されていることを特徴とするウエハ処理装置。 12. A invention described in claim 8, wherein the dielectric film, a wafer processing apparatus characterized by being composed of a film mainly containing the formed ceramic by thermal spraying. 【請求項13】 ウエハ処理装置に取付けられ、半導体ウエハを載置して処理を施すウエハステージであって、 13. attached to the wafer processing apparatus, a wafer stage which processes by placing the semiconductor wafer,
    当該ウエハステージは、 ウエハ処理装置に対する取付部が複数のウエハステージ間で共通化され、 異なった機能のウエハステージの交換に対応して構成されていることを特徴とするウエハステージ。 The wafer stage is mounted portion to the wafer processing apparatus is shared among a plurality of wafer stages, wafer stage, characterized by being configured to correspond to the replacement of the wafer stage of the different functions. 【請求項14】 請求項13に記載された発明において、前記ウエハステージは、異なる機能を有する複数のウエハステージを前記構造体に搭載可能とするため、それを固定している構造体と分割可能に作られ、且つ前記構造体に固定するための手段と、前記構造体と前記ウエハステージ間で位置合わせを行う必要がある部品又は構造部が複数のウエハステージ間で共通化されていることを特徴とするウエハステージ。 14. A invention described in claim 13, wherein the wafer stage is different from the plurality of wafer stage having a function for enabling mounting on said structure, can be divided and structures that hold it made, and a means for fixing to said structure, that component or structure should be aligned between the structure and the wafer stage is common between a plurality of wafer stages wafer stage which is characterized. 【請求項15】 請求項14に記載された発明において、 前記部品又は構造部が、電気的な接続構造又は前記半導体ウエハの搬送機構又は前記ウエハステージの冷却構造又は前記半導体ウエハと前記ウエハステージ間に導入する冷却ガス用の貫通孔又は前記半導体ウエハのモニタ機構であることを特徴とするウエハステージ。 15. A invention described in claim 14, between the component or structure section, an electrical connection structure or the cooling structure of the transfer mechanism or the wafer stage of a semiconductor wafer or the semiconductor wafer and the wafer stage a wafer stage, which is a through hole or monitoring mechanism of the semiconductor wafer for the cooling gas to be introduced into. 【請求項16】 請求項14に記載された発明において、 前記ウエハステージは、当該ウエハステージを冷却又は加熱するための温調材を循環させるための温調溝を備えたベース基材と、当該該ベース基材の前記温調溝側に接合された下カバーとで構成されていることを特徴とするウエハステージ。 16. A invention described in claim 14, wherein the wafer stage has a base substrate having a temperature adjusting groove for circulating the temperature control medium for cooling or heating the wafer stage, the a wafer stage, characterized in that it is composed of a lower cover which is joined to the temperature control groove side of the base substrate. 【請求項17】 半導体ウエハに処理を施すウエハ処理装置のウエハステージにおいて、 前記ウエハステージは、その内部に断熱層と調温溝を備え、 前記断熱層は、前記ウエハステージの材質よりも熱伝導率が小さな材質で作られ、 前記調温溝には、前記ウエハステージを冷却又は加熱するための温調材が循環されるように構成されていることを特徴とするウエハステージ。 17. The wafer stage of a wafer processing apparatus for performing a process on a semiconductor wafer, the wafer stage is provided with a heat insulating layer and the temperature adjusting groove therein, said heat insulating layer has a thermal conductivity than the material of the wafer stage rate is made small material, the said temperature adjustment grooves, the wafer stage, wherein a temperature control member for cooling or heating the wafer stage is configured to be circulated. 【請求項18】 請求項17に記載された発明において、 前記温調溝を、前記断熱層の内側と外側の何れか一方にだけ配置したことを特徴とするウエハステージ。 18. claimed in the invention described in claim 17, wherein the temperature adjusting grooves, the wafer stage which is characterized in that only arranged in one of inside and outside of the heat insulating layer. 【請求項19】 請求項17に記載された発明において、 前記温調溝を、前記断熱層の内側と外側の双方に夫々独立して配置したことを特徴とするウエハステージ。 19. The invention described in claim 17, wherein the temperature adjusting grooves, the wafer stage which is characterized in that each independently be placed both inside and outside of the heat insulating layer. 【請求項20】 請求項17に記載された発明において、 前記ウエハステージの表面には誘電体膜を備え、該誘電体膜と前記半導体ウエハ間の電位差を発生させ、前記半導体ウエハを静電気力で固定する静電チャック機能を有することを特徴とするウエハステージ。 20. in the invention described in claim 17, wherein the surface of the wafer stage includes a dielectric film, to generate a dielectric film a potential difference between the semiconductor wafer, the semiconductor wafer by the electrostatic force a wafer stage, characterized in that it has a fixed electrostatic chuck function of. 【請求項21】 請求項20に記載された発明において、 前記誘電体膜が、セラミックスを主成分とする焼結体で構成されていることを特徴とするウエハステージ。 21. A invention described in claim 20, a wafer stage where the dielectric film is characterized by being composed of a sintered body mainly composed of ceramics. 【請求項22】 請求項21に記載された発明において、 前記誘電体膜は、導電性ロウ材による接合又は接着材による接合の一方により固定されていることを特徴とするウエハステージ。 22. in the invention described in claim 21, wherein the dielectric film is a wafer stage which is characterized in that it is fixed by one of bonding by the bonding or adhesive material by the conductive brazing material. 【請求項23】 請求項20に記載された発明において、 前記誘電体膜は、化学的気相成長法で成膜されたセラミックスを主成分とする膜であることを特徴とするウエハステージ。 23. A invention described in claim 20, wherein the dielectric film, a wafer stage, which is a film mainly composed of the formed ceramic by chemical vapor deposition. 【請求項24】 請求項20に記載された発明において、 前記誘電体膜は、溶射で成膜されたセラミックスを主成分とする膜であることを特徴とするウエハステージ。 24. A invention described in claim 20, wherein the dielectric film, a wafer stage, characterized in that the film-formed ceramics sprayed a film mainly. 【請求項25】 半導体ウエハにプラズマ処理を施すための処理室と、該処理室内にプラズマを発生させるための手段と、前記半導体ウエハを積載し当該半導体ウエハに前記プラズマによる処理を施すためのウエハステージを備えたウエハ処理方法において、 前記ウエハステージが、請求項13〜請求項24に記載のウエハステージの何れかであり、 当該ウエハステージには、前記半導体ウエハにバイアス電圧を印加するための高周波電圧と、前記半導体ウエハと前記ウエハステージ間に電位差を与えるための直流電圧が印加されることを特徴とするウエハ処理方法。 25. A process chamber for performing a plasma treatment on the semiconductor wafer, and means for generating a plasma in the processing chamber, a wafer for performing processing by the plasma in the stacked semiconductor wafer the semiconductor wafer in the wafer processing method comprising the stage, said wafer stage, either the wafer stage according to claims 13 24, to the wafer stage, a high frequency for applying a bias voltage to the semiconductor wafer wafer processing method characterized by the voltage, DC voltage for providing a potential difference between said semiconductor wafer wherein the wafer stage is applied. 【請求項26】 半導体ウエハにプラズマ処理を施すための処理室と、該処理室内にプラズマを発生させるための手段と、前記半導体ウエハを積載し当該半導体ウエハに前記プラズマによる処理を施すためのウエハステージを備えたウエハ処理方法において、 前記ウエハステージが、請求項16〜請求項24に記載のウエハステージの何れかであり、 当該ウエハステージには、前記半導体ウエハにバイアス電圧を印加するための高周波電圧と、前記半導体ウエハと前記ウエハステージ間に電位差を与えるための直流電圧が印加され、 前記ウエハステージに設けた温調溝には、温調材が循環されて温度制御されることを特徴とするウエハ処理方法。 And 26. The processing chamber for performing a plasma treatment on the semiconductor wafer, said processing means for generating a plasma in chamber, the stacked semiconductor wafer the semiconductor wafer to the wafer for performing the treatment by plasma in the wafer processing method comprising the stage, said wafer stage, either the wafer stage according to claim 16 claim 24, to the wafer stage, a high frequency for applying a bias voltage to the semiconductor wafer voltage, the DC voltage for providing a potential difference between the semiconductor wafer and the wafer stage is applied to the temperature adjusting groove formed in the wafer stage, and characterized in that temperature control material is being circulated temperature-controlled wafer processing method. 【請求項27】 請求項25又は請求項26に記載された発明において、 前記半導体ウエハの温度と前記温調材の温度、それに前記ウエハステージの温度の何れかを監視し、てウエハ処理が制御されることを特徴とするウエハ処理方法。 27. A invention described in claim 25 or claim 26, wherein the temperature and the temperature of the temperature control member of the semiconductor wafer, one of the temperature of the wafer stage monitors thereto, the wafer processing Te is controlled wafer processing method characterized in that it is.
JP2002040373A 2002-02-18 2002-02-18 Wafer treatment device and wafer stage, and wafer treatment method Pending JP2003243490A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002040373A JP2003243490A (en) 2002-02-18 2002-02-18 Wafer treatment device and wafer stage, and wafer treatment method

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2002040373A JP2003243490A (en) 2002-02-18 2002-02-18 Wafer treatment device and wafer stage, and wafer treatment method
CN 02141411 CN1240107C (en) 2002-02-18 2002-08-30 Wafer processor, wafer platform and wafer processing method
CN 200410032114 CN1531015A (en) 2002-02-18 2002-08-30 Chip processing method

Publications (1)

Publication Number Publication Date
JP2003243490A true true JP2003243490A (en) 2003-08-29

Family

ID=27781124

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002040373A Pending JP2003243490A (en) 2002-02-18 2002-02-18 Wafer treatment device and wafer stage, and wafer treatment method

Country Status (2)

Country Link
JP (1) JP2003243490A (en)
CN (2) CN1240107C (en)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006522452A (en) * 2003-03-31 2006-09-28 ラム リサーチ コーポレーションLam Research Corporation Substrate support having a temperature controlled substrate support surface
JP2007507104A (en) * 2003-09-26 2007-03-22 東京エレクトロン株式会社 Method and apparatus for efficient temperature control using the communication space
US7648914B2 (en) 2004-10-07 2010-01-19 Applied Materials, Inc. Method for etching having a controlled distribution of process results
US8007591B2 (en) 2004-01-30 2011-08-30 Tokyo Electron Limited Substrate holder having a fluid gap and method of fabricating the substrate holder
US8075729B2 (en) 2004-10-07 2011-12-13 Applied Materials, Inc. Method and apparatus for controlling temperature of a substrate
US8092602B2 (en) 2002-11-29 2012-01-10 Tokyo Electron Limited Thermally zoned substrate holder assembly
JP2013051422A (en) * 2007-07-11 2013-03-14 Semes Co Ltd Plate, substrate temperature control apparatus having plate, and substrate processing apparatus having substrate temperature control apparatus
JP2014072355A (en) * 2012-09-28 2014-04-21 Ngk Spark Plug Co Ltd Electrostatic chuck
JP2018006768A (en) * 2017-09-13 2018-01-11 日本特殊陶業株式会社 Electrostatic chuck

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8092602B2 (en) 2002-11-29 2012-01-10 Tokyo Electron Limited Thermally zoned substrate holder assembly
US8927907B2 (en) 2002-11-29 2015-01-06 Tokyo Electron Limited Thermally zoned substrate holder assembly
JP2006522452A (en) * 2003-03-31 2006-09-28 ラム リサーチ コーポレーションLam Research Corporation Substrate support having a temperature controlled substrate support surface
JP4745961B2 (en) * 2003-03-31 2011-08-10 ラム リサーチ コーポレーションLam Research Corporation The substrate support and a control method, and a semiconductor processing apparatus and method thereof having a temperature controlled substrate support surface
JP4782682B2 (en) * 2003-09-26 2011-09-28 東京エレクトロン株式会社 Method and apparatus for efficient temperature control using the communication space
JP2007507104A (en) * 2003-09-26 2007-03-22 東京エレクトロン株式会社 Method and apparatus for efficient temperature control using the communication space
US8007591B2 (en) 2004-01-30 2011-08-30 Tokyo Electron Limited Substrate holder having a fluid gap and method of fabricating the substrate holder
US7648914B2 (en) 2004-10-07 2010-01-19 Applied Materials, Inc. Method for etching having a controlled distribution of process results
US8075729B2 (en) 2004-10-07 2011-12-13 Applied Materials, Inc. Method and apparatus for controlling temperature of a substrate
JP2013051422A (en) * 2007-07-11 2013-03-14 Semes Co Ltd Plate, substrate temperature control apparatus having plate, and substrate processing apparatus having substrate temperature control apparatus
JP2014072355A (en) * 2012-09-28 2014-04-21 Ngk Spark Plug Co Ltd Electrostatic chuck
JP2018006768A (en) * 2017-09-13 2018-01-11 日本特殊陶業株式会社 Electrostatic chuck

Also Published As

Publication number Publication date Type
CN1531015A (en) 2004-09-22 application
CN1240107C (en) 2006-02-01 grant
CN1440048A (en) 2003-09-03 application

Similar Documents

Publication Publication Date Title
US6123775A (en) Reaction chamber component having improved temperature uniformity
US8390980B2 (en) Electrostatic chuck assembly
US20050133160A1 (en) Showerhead electrode assembly for plasma processing apparatuses
US20100243606A1 (en) Plasma processing apparatus and plasma processing method
US6417626B1 (en) Immersed inductively—coupled plasma source
US20070256785A1 (en) Apparatus for etching high aspect ratio features
US5886864A (en) Substrate support member for uniform heating of a substrate
US5838528A (en) Electrostatic chuck assembly
US20050219786A1 (en) Detachable electrostatic chuck
US20110092072A1 (en) Heating plate with planar heating zones for semiconductor processing
US20040261721A1 (en) Substrate support having dynamic temperature control
US6095083A (en) Vacuum processing chamber having multi-mode access
US20070139856A1 (en) Method and apparatus for controlling temperature of a substrate
US6492612B1 (en) Plasma apparatus and lower electrode thereof
US6466426B1 (en) Method and apparatus for thermal control of a semiconductor substrate
US20050173404A1 (en) Method and apparatus for controlling the spatial temperature distribution across the surface of a workpiece support
US20090000743A1 (en) Substrate processing apparatus and shower head
US5683537A (en) Plasma processing apparatus
US20080089001A1 (en) Detachable electrostatic chuck having sealing assembly
US20070256786A1 (en) Apparatus for etching high aspect ratio features
US20040226515A1 (en) Heat transfer assembly
US20100040768A1 (en) Temperature controlled hot edge ring assembly
US20060118044A1 (en) Capacitive coupling plasma processing apparatus
US7827931B2 (en) Plasma processor electrode and plasma processor
JP2002076103A (en) Method and apparatus for controlling temperature of sample stage, and method and apparatus for processing sample

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060110

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060310

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20060418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060612

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20060725

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060919

A912 Removal of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A912

Effective date: 20070126