JP2003243426A - 鉄シリサイド層の製造方法並びに半導体基板及び光半導体装置 - Google Patents

鉄シリサイド層の製造方法並びに半導体基板及び光半導体装置

Info

Publication number
JP2003243426A
JP2003243426A JP2002035539A JP2002035539A JP2003243426A JP 2003243426 A JP2003243426 A JP 2003243426A JP 2002035539 A JP2002035539 A JP 2002035539A JP 2002035539 A JP2002035539 A JP 2002035539A JP 2003243426 A JP2003243426 A JP 2003243426A
Authority
JP
Japan
Prior art keywords
layer
iron silicide
silicide layer
substrate
forming
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002035539A
Other languages
English (en)
Other versions
JP3979115B2 (ja
Inventor
Takashi Suemasu
崇 末益
Fumio Hasegawa
文夫 長谷川
Kenji Yamaguchi
健志 山口
Kazuki Mizushima
一樹 水嶋
Original Assignee
Mitsubishi Materials Corp
三菱マテリアル株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Materials Corp, 三菱マテリアル株式会社 filed Critical Mitsubishi Materials Corp
Priority to JP2002035539A priority Critical patent/JP3979115B2/ja
Publication of JP2003243426A publication Critical patent/JP2003243426A/ja
Application granted granted Critical
Publication of JP3979115B2 publication Critical patent/JP3979115B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02EREDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00Energy generation through renewable energy sources
    • Y02E10/50Photovoltaic [PV] energy

Abstract

(57)【要約】 【課題】 鉄シリサイド層の製造方法並びに半導体基板
及び光半導体装置において、β−FeSi2の平坦で良
質な連続膜を形成すること及び高キャリア移動度を得る
こと。 【解決手段】 結晶面(001)を表面に有するSi基
板1上にβ−FeSi2の鉄シリサイド層4bを成膜す
る方法であって、前記Si基板上に設けられたSiGe
層上に、直接又は歪みSi層を介して前記鉄シリサイド
層をエピタキシャル成長する鉄シリサイド層形成工程を
有し、該鉄シリサイド層形成工程は、400℃以上94
0℃以下の成膜温度でFe原料とSi原料とを同時に供
給して前記鉄シリサイド層の少なくとも一部を成膜する
高温成膜工程を有する。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、受光素子材料等に
用いられる鉄シリサイド層の製造方法並びに半導体基板
及び光半導体装置に関する。
【0002】
【従来の技術】β−FeSi2の鉄シリサイドは、正方
晶構造の金属であるα−Fe2Si5の鉄シリサイドと異
なり、斜方晶構造をもち、禁制帯幅が約0.85eVの
半導体である。β−FeSi2は、吸収係数が結晶質シ
リコンより非常に大きく(波長1.1μmで吸収係数1
5cm-1)、光電変換の効率が高いことから、Si基
板上に薄膜形成することで高効率な太陽電池等の赤外受
光材料となることが期待されている。また、β−FeS
2は、GaAs等の化合物半導体と異なり、環境的に
扱いが難しいAs等を用いないで済むため、環境負荷の
小さな半導体材料としても注目されている。
【0003】受光材料として高いキャリア移動度を得る
ためには、良質な連続膜にする必要があるが、Si基板
上に良質なβ−FeSi2の連続膜を形成することは難
しく、種々の研究が行われている。従来、例えばSi基
板の(001)結晶面上にFe(鉄)とSi(シリコ
ン)とを交互に蒸着して100nm程度の膜厚とし、さ
らに200nmのSiO2層をその上に成膜して800
℃で3時間アニールすることによりβ−FeSi2膜を
形成し、移動度の向上及びβ−FeSi2の凝集防止を
図る技術が提案されている(第47回応用物理学会学術
講演会、講演予稿集29a-YG-2)。
【0004】
【発明が解決しようとする課題】上記従来の技術では、
以下のような課題が残されている。すなわち、上記従来
の技術では、1時間以上で500℃以上の高温アニール
を行わないと移動度が向上しないと共に、SiO2層を
成膜せずに上記高温アニールを行った場合、β−FeS
2は島状に凝集してしまい、移動度の向上は得られな
かった。なお、この従来の成膜方法では、キャリア移動
度は、常温で500cm2/Vsの値にとどまり、まだ
デバイス応用には十分な特性が得られていない。Si基
板上でβ−FeSi2を成膜する場合、低温で成膜する
と膜自体の連続性が良く表面ラフネスも小さいが結晶性
が悪く移動度が低い。高温で成膜すると結晶性は良いが
島状結晶となり、膜の連続性が悪く表面ラフネスも大き
いためデバイス作製が困難である。
【0005】本発明は、前述の課題に鑑みてなされたも
ので、β−FeSi2の平坦で良質な連続膜を形成する
ことができると共に高キャリア移動度を得ることができ
る鉄シリサイド層の製造方法並びに半導体基板及び光半
導体装置を提供することを目的とする。
【0006】
【課題を解決するための手段】本発明は、前記課題を解
決するために以下の構成を採用した。すなわち、本発明
の鉄シリサイド層の製造方法は、結晶面(001)を表
面に有するSi基板上にβ−FeSi2の鉄シリサイド
層を成膜する方法であって、前記Si基板上に設けられ
たSiGe層上に、直接又は歪みSi層を介して前記鉄
シリサイド層をエピタキシャル成長する鉄シリサイド層
形成工程を有し、該鉄シリサイド層形成工程は、400
℃以上940℃以下の成膜温度でFe原料とSi原料と
を同時に供給して前記鉄シリサイド層の少なくとも一部
を成膜する高温成膜工程を有することを特徴とする。
【0007】この鉄シリサイド層の製造方法では、Si
基板上に設けられたSiGe層上に、直接又は歪みSi
層を介して鉄シリサイド層をエピタキシャル成長するの
で、SiGe層又は歪みSi層の面内方向の格子定数と
β−鉄シリサイドの格子定数の違いが非常に小さくな
り、Si基板上でβ−鉄シリサイドを高温で成膜する際
に島状結晶を形成する原因となる基板とβ−鉄シリサイ
ド層の間の応力を小さくすることができる。β−鉄シリ
サイドの結晶性が良くなる高温成膜工程を採用しても、
β−鉄シリサイド層は島状結晶とはならず、連続性が良
く表面ラフネスの小さい膜となり、デバイス作製に適す
る。この鉄シリサイド層の製造方法では、鉄シリサイド
層形成工程において、400℃以上940℃以下の成膜
温度でFe原料とSi原料とを同時に供給して鉄シリサ
イド層の少なくとも一部を成膜する高温成膜工程を有す
るので、反応に十分な高温状態でFeとSiとが同時供
給されて結晶粒径が大きく欠陥の少ないβ−FeSi2
の連続膜が形成される。すなわち、従来のFeとSiと
を交互に蒸着してアニールする方法よりも結晶粒径が大
きく欠陥が少なくなるため、良質な膜が得られると共
に、従来よりも高いキャリア移動度を得ることができ
る。
【0008】なお、上記成膜温度の範囲を400℃以上
としたのは、400℃未満であると結晶欠陥が多くしか
も従来より大きな結晶粒径を得ることができないためで
あり、940℃以下としたのは、940℃を越えるとβ
−FeSi2ではなく、α−Fe2Si5となってしまう
ためである。
【0009】また、本発明の鉄シリサイド層の製造方法
は、前記高温成膜工程を、前記SiGe層又は前記歪み
Si層上に膜厚50nm以下のβ−FeSi2のテンプ
レート層を成膜した後に行ってもよい。
【0010】この鉄シリサイド層の製造方法では、Si
Ge層又は歪みSi層上に膜厚50nm以下のβ−Fe
Si2のテンプレート層を成膜した後に高温成膜工程を
行うので、その上に成膜する鉄シリサイド層の結晶方位
がより揃い、さらにキャリア移動度が向上する。
【0011】また、本発明の鉄シリサイド層の製造方法
は、前記高温成膜工程を、前記SiGe層又は前記歪み
Si層上にFeを蒸着すると共に400℃以上かつ94
0℃以下の加熱処理を行いSiGe層又は歪みSi層の
Siと反応させて膜厚50nm以下のβ−FeSi2
テンプレート層を形成した後に行ってもよい。なお、こ
の場合、Feを蒸着した後に400℃以上かつ940℃
以下の加熱処理を行って上記反応をさせる場合と、Si
基板を400℃以上かつ940℃以下に加熱しながらF
eを蒸着して上記反応をさせる場合を含む。
【0012】また、本発明の鉄シリサイド層の製造方法
は、前記SiGe層形成工程において、前記SiGe層
の少なくとも上部におけるGe組成比を0.2から0.
55とすることが好ましい。
【0013】この鉄シリサイド層の製造方法では、Si
Ge層の少なくとも上部におけるGe組成比を0.2か
ら0.55とするので、β−FeSi2の格子定数に非
常に近いSiGe層となり、格子歪みが非常に小さくな
るため、凝集して表面ラフネスが大きくなることがな
く、より良質なβ−FeSi2膜を成長させることがで
きる。
【0014】本発明の半導体基板は、結晶面(001)
を表面に有するSi基板上にβ−FeSi2の鉄シリサ
イド層が形成された半導体基板であって、前記鉄シリサ
イド層は、上記本発明の鉄シリサイド層の製造方法によ
り成膜されていることを特徴とする。すなわち、この半
導体基板では、鉄シリサイド層が、上記本発明の鉄シリ
サイド層の製造方法により成膜されているので、良質連
続膜かつ高キャリア移動度のβ−FeSi2により、特
に、太陽電池等の半導体受光素子や発光波長1.5μm
の半導体発光素子等の光半導体装置用の基板として好適
である。
【0015】本発明の光半導体装置は、Si基板上に受
光又は発光を行う活性層が形成された光半導体装置であ
って、前記活性層は、上記本発明の半導体基板の前記鉄
シリサイド層であることを特徴とする。この光半導体装
置では、活性層が上記本発明の半導体基板の前記鉄シリ
サイド層であるので、良質で高キャリア移動度を有する
鉄シリサイド連続膜により、高特性な受光素子や発光素
子等の光半導体装置を得ることができる。
【0016】
【発明の実施の形態】以下、本発明に係る一実施形態
を、図1及び図2を参照しながら説明する。
【0017】図1は、本発明の半導体基板W及びこれを
用いた太陽電池(光半導体装置)の断面構造を示すもの
であり、この半導体基板Wは、結晶面(001)を表面
に有するSi基板1上にSiGe層(SiGeバッファ
層)2をエピタキシャル成長するSiGe層形成工程
と、SiGe層2上に歪みSi層3を介してβ−FeS
2の鉄シリサイド層であるテンプレート層4a及び主
層4bを成膜する鉄シリサイド層形成工程とにより作製
される。
【0018】この半導体基板W及びこれを用いた太陽電
池の構造をその製造プロセスと合わせて説明すると、ま
ず、SiGe層形成工程として、CZ法等で引上成長し
て作製された結晶面(001)を表面に有するSi基板
1上に、第1のSiGe層2aをエピタキシャル成長
し、さらに該第1のSiGe層2a上に第2のSiGe
層2bをエピタキシャル成長する。
【0019】この第1のSiGe層2aは、図2に示す
ように、例えばGe組成比を漸次増加させた傾斜組成層
とし、最終的なGe組成比が、0.2から0.55(例
えば、0.40)に設定される。また、第2のSiGe
層2bは、第1のSiGe層2aの最終的なGe組成比
と同じGe組成比、すなわちGe組成比0.2から0.
55(例えば、0.40)の一定組成層とする。なお、
第1のSiGe層2aは、例えば2μmの厚さとされ、
また第2のSiGe層2bは、0.75μmの厚さとさ
れる。また、Si基板1、第1のSiGe層2a及び第
2のSiGe層2bは、いずれも例えばn型不純物が高
濃度に添加されている。
【0020】さらに、第2のSiGe層2b上にn型の
歪みSi層3をエピタキシャル成長する。なお、歪みS
i層3は、例えば20nmの膜厚とされる。上記エピタ
キシャル成長は、例えば減圧CVD法により行われ、キ
ャリアガスとしてH2を用い、ソースガスとしてSiG
e層2ではSiH4及びGeH4等を用い、歪みSi層3
ではSiH4等を用いる。
【0021】次に、減圧CVD法によりSiGe層2及
び歪みSi層3が形成された上記基板をSC−1洗浄
し、鉄シリサイド層形成工程として、まず、歪みSi層
3上にFeをMBE装置を利用して蒸着した後に400
℃以上の加熱処理を行うか、又はこの基板を400℃以
上かつ940℃以下(例えば、650℃)に加熱しなが
らFeを蒸着し、下地の歪みSi層3中のSiと反応さ
せて膜厚50nm以下のβ−FeSi2のテンプレート
層4aを形成する。なお、Feの蒸着は、真空蒸着装置
により行っても構わない。
【0022】上記のように成膜されたテンプレート層4
aは、主層4bの結晶方位をより揃え易くするための下
地として機能する。次に、このテンプレート層4a上
に、MBE法により電子銃を用いて400℃以上940
℃以下の成膜温度(例えば、750℃(基板温度))で
Fe原料とSi原料とを同時に供給してエピタキシャル
成長を行う。この際、FeとSiとの供給量が1:2に
なるようにMBE装置を制御し、所定の膜厚(例えば、
膜厚200nm)の成膜を行う。
【0023】この鉄シリサイドの主層4bは、n型のn
-β−FeSi2層4cとp型のp-β−FeSi2層4d
とをこの順に積層することにより構成される。なお、n
-β−FeSi2層4cは、過剰な鉄原子がドナー準位を
有しアンドープでもn型となると共に、n型不純物とし
てCo(コバルト)、Ni(ニッケル)、Pt(白
金)、Pd(パラジウム)等やP(リン)等のV族元素
のいずれかを添付しても構わない。p-β−FeSi2
4dは、鉄欠損がアクセプタ準位を有しアンドープでも
p型となると共に、p型不純物としてMn(マンガ
ン)、Cr(クロム)、V(バナジウム)、Ti(チタ
ン)等やAl(アルミニウム)等のIII族元素のいずれ
かを添加しても構わない。なお、テンプレート層は、n
型のβ−FeSi2層である。
【0024】また、この主層4bは、界面における結晶
面がSi(001)に対してβ−FeSi2(100)
となり、結晶方位の関係がSi基板1のSi<110>
に対してβ−FeSi2<010>又は<001>とな
る。また、上記Si基板1の格子定数は、0.543n
mであり、上記主層4bは、格子定数の差がSi基板1
に対し、1.4〜2.0%であるが、両者の間に介在す
るGe組成比0.2から0.55の第2のSiGe層2
bは、Si基板1との格子定数の差がほぼ0.8〜2.
2%であるため、鉄シリサイドの主層4bとの間の格子
歪みが極力小さくなる。
【0025】このように本実施形態では、Si基板1上
に設けられたSiGe層2上に、歪みSi層3を介して
鉄シリサイド層をエピタキシャル成長するので、SiG
e層2又は歪みSi層3の面内方向の格子定数とβ−鉄
シリサイドの格子定数の違いが非常に小さくなり、Si
基板1上でβ−鉄シリサイドを高温で成膜する際に島状
結晶を形成する原因となる基板とβ−鉄シリサイド層の
間の応力を小さくすることができる。β−鉄シリサイド
の結晶性が良くなる高温成膜工程を採用しても、β−鉄
シリサイド層は島状結晶とはならず、連続性が良く表面
ラフネスの小さい膜となり、デバイス作製に適する。
【0026】また、400℃以上940℃以下の成膜温
度でFe原料とSi原料とを同時に供給して鉄シリサイ
ド層の主層4bをエピタキシャル成長する(高温成膜工
程)ので、反応に十分な高温状態でFeとSiとが同時
供給されて結晶粒径の大きな欠陥の少ないβ−FeSi
2の連続膜が形成される。すなわち、従来のFeとSi
とを交互に蒸着してアニールする方法よりも結晶粒径が
大きく欠陥が少なくなるため、良質なβ−FeSi2
が得られると共に、従来よりも高いキャリア移動度を得
ることができる。
【0027】また、歪みSi3層上にFeを蒸着すると
共に400℃以上かつ940℃以下の加熱処理を行い、
歪みSi層3のSiと反応させて膜厚50nm以下のβ
−FeSi2のテンプレート層4aを形成した後に主層
4bの成膜を行うので、主層4bの結晶方位がより揃い
易くなり、さらにキャリア移動度が向上する。
【0028】次に、上記半導体基板Wの上面(p-β−
FeSi2層4d上)にAl薄膜の櫛形電極5をp-β−
FeSi2層4dの一部が露出するように形成すると共
に、半導体基板Wの下面(Si基板1下)にAuSb
(金−アンチモン)合金膜からなる裏面電極6を形成す
ることにより、太陽電池が作製される。
【0029】本実施形態の太陽電池は、受光層(活性
層)に上記半導体基板Wの鉄シリサイドの主層4bが用
いられているので、良質で結晶粒径の大きい鉄シリサイ
ド連続膜により、高キャリア移動度を有する高特性太陽
電池を得ることができる。
【0030】なお、本発明の技術範囲は上記実施の形態
に限定されるものではなく、本発明の趣旨を逸脱しない
範囲において種々の変更を加えることが可能である。
【0031】例えば、上記実施形態では、歪みSi層3
上にテンプレート層4a及び主層4bを成膜したが、歪
みSi層を設けずに直接SiGe層2上に鉄シリサイド
層を形成しても構わない。この場合、テンプレート層の
形成は、蒸着されるFeとSiGe層中のSiとが反応
して形成される。また、上記実施形態では、SiGe層
上に歪みSi層を形成することにより、蒸着するFeと
歪みSi層のSiとを反応させてテンプレート層を形成
したが、歪みSi層上又はSiGe層上に直接SiとF
eを同時供給して成膜しても良い。
【0032】また、上記実施形態では、SiGe層を傾
斜組成層の第1のSiGe層と一定組成層の第2のSi
Ge層との2層構造としたが、他の組成構成のSiGe
層としてもよい。また、SiGe層以外の層を含み表面
がSiGe層である層としてもよい。なお、上述したよ
うに、SiGeの傾斜組成層を設けることにより転位を
低減することができると共に、最終的なGe組成比を
0.2から0.55にすることにより、格子歪みを大幅
に低減することができる。
【0033】また、テンプレート層成膜後及び主層成膜
後の少なくとも一方に、成膜温度よりも高い温度でアニ
ール処理を施しても構わない。また、歪みSi層又は第
2のSiGe層2bを成膜した後に、その表面をCMP
等で研磨し、高平坦度化された該表面にテンプレート層
又は主層を成膜しても構わない。この場合、より高品質
な鉄シリサイド層が得られ、より高いキャリア移動度を
得ることができる。
【0034】また、上記実施形態では、光半導体装置と
して太陽電池に適用したが、他の光半導体装置に採用し
ても構わない。例えば、波長1.5μm帯の光を発光さ
せる活性層として鉄シリサイド層を用いた光通信用半導
体発光素子等に適用してもよい。さらに、他の光半導体
装置として、暗視カメラ用や医療用等に用いる光セン
サ、光通信用フォトダイオード等に適用しても構わな
い。特に、赤外線受光素子としての適用が好適である。
【0035】なお、上記実施形態の鉄シリサイドのテン
プレート層及び主層には、下地のSiGe層のGeが拡
散してドーピングされた場合も含まれ、この場合、β−
FeSi2-xGexとなるが、例えばx=0.08で表面
層のp型のβ−FeSi2よりも若干バンドギャップの
小さいEg=0.83eVとなるだけであり、さらにG
e濃度が高くなった場合も受光素子構造として問題はな
い。
【0036】
【発明の効果】本発明によれば、以下の効果を奏する。
本発明の鉄シリサイド層の製造方法によれば、Si基板
上に設けられたSiGe層上に、直接又は歪みSi層を
介して鉄シリサイド層をエピタキシャル成長するので、
島状結晶を形成する原因となる基板とβ−鉄シリサイド
層の間の応力を小さくすることができ、β−鉄シリサイ
ドの結晶性が良くなる高温成膜工程を採用しても、β−
鉄シリサイド層は島状結晶とはならず、連続性が良く表
面ラフネスの小さい膜とすることができる。また、鉄シ
リサイド層形成工程において、400℃以上940℃以
下の成膜温度でFe原料とSi原料とを同時に供給して
鉄シリサイド層の少なくとも一部を成膜する高温成膜工
程を有するので、結晶粒径の大きな欠陥の少ないβ−F
eSi2の良質連続膜が形成され、高いキャリア移動度
を得ることができる。したがって、この鉄シリサイド層
を備えた半導体基板は、受光素子等の光半導体装置用の
基板として優れた特性を備えることができる。
【0037】また、本発明の光半導体装置によれば、活
性層が上記本発明の半導体基板の鉄シリサイド層である
ので、良質で高キャリア移動度を有する鉄シリサイド連
続膜により、高特性な受光素子や発光素子等の光半導体
装置を得ることができる。
【図面の簡単な説明】
【図1】 本発明に係る一実施形態の半導体基板及びこ
れを用いた太陽電池を示す断面図である。
【図2】 本発明に係る一実施形態の半導体基板におけ
る成膜厚さ方向に対するGe組成比を示すグラフであ
る。
【符号の説明】
1 Si基板 2 SiGe層 2a 第1のSiGe層 2b 第2のSiGe層 3 歪みSi層 4a テンプレート層 4b 主層 4c n-β−FeSi2層 4d p-β−FeSi2層 W 半導体基板
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山口 健志 埼玉県さいたま市北袋町1丁目297番地 三菱マテリアル株式会社総合研究所内 (72)発明者 水嶋 一樹 埼玉県さいたま市北袋町1丁目297番地 三菱マテリアル株式会社総合研究所内 Fターム(参考) 5F051 AA20 CB11 CB12 DA03 FA06 FA14 FA15 GA04 5F103 AA04 DD30 GG01 HH03 HH08 JJ01 JJ03 KK10 LL04 NN01 PP13 PP15

Claims (6)

    【特許請求の範囲】
  1. 【請求項1】 結晶面(001)を表面に有するSi基
    板上にβ−FeSi2の鉄シリサイド層を成膜する方法
    であって、 前記Si基板上に設けられたSiGe層上に、直接又は
    歪みSi層を介して前記鉄シリサイド層をエピタキシャ
    ル成長する鉄シリサイド層形成工程を有し、 該鉄シリサイド層形成工程は、400℃以上940℃以
    下の成膜温度でFe原料とSi原料とを同時に供給して
    前記鉄シリサイド層の少なくとも一部を成膜する高温成
    膜工程を有することを特徴とする鉄シリサイド層の製造
    方法。
  2. 【請求項2】 請求項1に記載の鉄シリサイド層の製造
    方法において、 前記高温成膜工程は、前記SiGe層又は前記歪みSi
    層上に膜厚50nm以下のβ−FeSi2のテンプレー
    ト層を成膜した後に行うことを特徴とする鉄シリサイド
    層の製造方法。
  3. 【請求項3】 請求項1に記載の鉄シリサイド層の製造
    方法において、 前記高温成膜工程は、前記SiGe層又は前記歪みSi
    層上にFeを蒸着すると共に400℃以上かつ940℃
    以下の加熱処理を行いSiGe層又は歪みSi層のSi
    と反応させて膜厚50nm以下のβ−FeSi2のテン
    プレート層を形成した後に行うことを特徴とする鉄シリ
    サイド層の製造方法。
  4. 【請求項4】 請求項1から3のいずれかに記載の鉄シ
    リサイド層の製造方法において、 前記SiGe層形成工程は、前記SiGe層の少なくと
    も上部におけるGe組成比を0.2から0.55とする
    ことを特徴とする鉄シリサイド層の製造方法。
  5. 【請求項5】 結晶面(001)を表面に有するSi基
    板上にβ−FeSi2の鉄シリサイド層が形成された半
    導体基板であって、 前記鉄シリサイド層は、請求項1から4のいずれかに記
    載の鉄シリサイド層の製造方法により成膜されているこ
    とを特徴とする半導体基板。
  6. 【請求項6】 Si基板上に受光又は発光を行う活性層
    が形成された光半導体装置であって、 前記活性層は、請求項5に記載の半導体基板の前記鉄シ
    リサイド層であることを特徴とする光半導体装置。
JP2002035539A 2002-02-13 2002-02-13 鉄シリサイド層の製造方法並びに半導体基板及び光半導体装置 Expired - Fee Related JP3979115B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002035539A JP3979115B2 (ja) 2002-02-13 2002-02-13 鉄シリサイド層の製造方法並びに半導体基板及び光半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002035539A JP3979115B2 (ja) 2002-02-13 2002-02-13 鉄シリサイド層の製造方法並びに半導体基板及び光半導体装置

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2007032575A Division JP4556959B2 (ja) 2007-02-13 2007-02-13 鉄シリサイド層の製造方法並びに半導体基板及び光半導体装置

Publications (2)

Publication Number Publication Date
JP2003243426A true JP2003243426A (ja) 2003-08-29
JP3979115B2 JP3979115B2 (ja) 2007-09-19

Family

ID=27777706

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002035539A Expired - Fee Related JP3979115B2 (ja) 2002-02-13 2002-02-13 鉄シリサイド層の製造方法並びに半導体基板及び光半導体装置

Country Status (1)

Country Link
JP (1) JP3979115B2 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235304B2 (en) * 2003-10-28 2007-06-26 National Institute Of Advanced Industrial Science And Technology Optical sensor
CN103107238A (zh) * 2012-12-06 2013-05-15 杭州赛昂电力有限公司 单晶硅太阳能电池及其制作方法
CN103107227A (zh) * 2012-12-06 2013-05-15 杭州赛昂电力有限公司 非晶硅薄膜太阳能电池及其制作方法
CN103107233A (zh) * 2012-12-06 2013-05-15 杭州赛昂电力有限公司 单晶硅太阳能电池及其制作方法
WO2014171146A1 (ja) * 2013-04-18 2014-10-23 株式会社 東芝 太陽光発電モジュール

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7235304B2 (en) * 2003-10-28 2007-06-26 National Institute Of Advanced Industrial Science And Technology Optical sensor
CN103107238A (zh) * 2012-12-06 2013-05-15 杭州赛昂电力有限公司 单晶硅太阳能电池及其制作方法
CN103107227A (zh) * 2012-12-06 2013-05-15 杭州赛昂电力有限公司 非晶硅薄膜太阳能电池及其制作方法
CN103107233A (zh) * 2012-12-06 2013-05-15 杭州赛昂电力有限公司 单晶硅太阳能电池及其制作方法
CN103107238B (zh) * 2012-12-06 2016-03-23 杭州赛昂电力有限公司 单晶硅太阳能电池及其制作方法
WO2014171146A1 (ja) * 2013-04-18 2014-10-23 株式会社 東芝 太陽光発電モジュール
CN105144400A (zh) * 2013-04-18 2015-12-09 株式会社东芝 太阳能发电模块
JPWO2014171146A1 (ja) * 2013-04-18 2017-02-16 株式会社東芝 太陽光発電モジュール

Also Published As

Publication number Publication date
JP3979115B2 (ja) 2007-09-19

Similar Documents

Publication Publication Date Title
US6918961B2 (en) Group III nitride compound semiconductor device and producing method therefor
CN101140864B (zh) 半导体异质结构和形成半导体异质结构的方法
US6372981B1 (en) Semiconductor substrate, solar cell using same, and fabrication methods thereof
KR20070011449A (ko) 카드뮴 수은 텔루라이드의 제조방법
US20100159676A1 (en) Method For Manufacturing A Mono-Crystalline Semiconductor Layer on a Substrate
JP3979115B2 (ja) 鉄シリサイド層の製造方法並びに半導体基板及び光半導体装置
JP2004115305A (ja) 窒化ガリウム単結晶基板、その製造方法、窒化ガリウム系半導体素子および発光ダイオード
US8529699B2 (en) Method of growing zinc-oxide-based semiconductor and method of manufacturing semiconductor light emitting device
US20070269965A1 (en) Indium Nitride Layer production
US20060011129A1 (en) Method for fabricating a compound semiconductor epitaxial wafer
JP2006086142A (ja) 化合物半導体素子の製造方法
JP4211236B2 (ja) 鉄シリサイドの成膜方法並びに半導体ウェーハ及び光半導体装置
US20100187539A1 (en) Compound semiconductor epitaxial wafer and fabrication method thereof
US9997661B2 (en) Method of making a copper oxide/silicon thin-film tandem solar cell using copper-inorganic film from a eutectic alloy
JP4556959B2 (ja) 鉄シリサイド層の製造方法並びに半導体基板及び光半導体装置
US5254211A (en) Method for forming crystals
US9231053B2 (en) Light emitting diodes having zinc oxide fibers over silicon substrates
JPH09148626A (ja) 3−5族化合物半導体の製造方法
US10930496B2 (en) Method for fabricating heteroepitaxial semiconductor material on a mica sheet
JP4193384B2 (ja) 鉄シリサイド層を有した半導体基板及び光半導体装置並びにこれらの製造方法
EP1619714A1 (en) Method for fabricating a compound semiconductor epitaxial wafer
JP2000332294A (ja) Iii族窒化物半導体素子
JP3538634B2 (ja) 半導体素子用基板、半導体素子の製造方法及び半導体素子
JP4052458B2 (ja) ZnO半導体びその製造方法
JP4208078B2 (ja) InN半導体及びその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040323

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041217

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060808

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20061212

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070213

A911 Transfer of reconsideration by examiner before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20070226

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070410

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070515

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070605

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070618

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees