JP2003206199A - Compound semiconductor crystal - Google Patents

Compound semiconductor crystal

Info

Publication number
JP2003206199A
JP2003206199A JP2002007056A JP2002007056A JP2003206199A JP 2003206199 A JP2003206199 A JP 2003206199A JP 2002007056 A JP2002007056 A JP 2002007056A JP 2002007056 A JP2002007056 A JP 2002007056A JP 2003206199 A JP2003206199 A JP 2003206199A
Authority
JP
Grant status
Application
Patent type
Prior art keywords
semiconductor
compound
crystal
element
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2002007056A
Other languages
Japanese (ja)
Inventor
操 ▲高▼草木
Kazuhiro Akamatsu
Misao Takakusaki
和弘 赤松
Original Assignee
Nikko Materials Co Ltd
株式会社日鉱マテリアルズ
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date

Links

Abstract

PROBLEM TO BE SOLVED: To propose a condition not causing adverse effects on the properties of an element such as FET (field effect transistor) or HEMT (high electron mobility transistor), and to obtain a compound semiconductor crystal useful as a semiconductor element.
SOLUTION: In the compound semiconductor crystal for a semiconductor element which is obtained by forming an epitaxial layer on a group III-V compound semiconductor substrate, the ratio of the concentration of oxygen to the concentration of silicon, accumulated in the interface between the substrate and the epitaxial layer, is controlled to ≥2.
COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、電界効果トランジスタ(Field Effect Transistor;以下FETと称する)、高電子移動度トランジスタ(High Electron Mobi BACKGROUND OF THE INVENTION [0001] [Technical Field of the Invention The present invention is a field effect transistor (Field Effect Transistor; hereinafter referred to as FET), high electron mobility transistors (High Electron Mobi
lity Transistor;以下HEMTと称する)用に適した化合物半導体結晶に関し、特にIII−V族化合物半導体を基板とする化合物半導体結晶に関する。 lity Transistor; relates hereinafter referred to as HEMT) compound semiconductor crystal suitable for, particularly the group III-V compound semiconductor related compound semiconductor crystal substrate. 【0002】 【従来の技術】従来より、HEMT構造した化合物半導体結晶は、有機金属気相成長法(Metal Organic Chemic 2. Description of the Prior Art Conventionally, the compound was HEMT structure semiconductor crystal, metal organic chemical vapor deposition (Metal Organic Chemic
al Vapor Deposition;以下MOCVD法と称する)や分子線エピタキシャル成長法(Molecular Beam Epitax al Vapor Deposition; hereinafter referred to as MOCVD method) or molecular beam epitaxy (Molecular Beam Epitax
y;以下MBE法と称する)により形成されるのが一般的である。 y; that is formed by the following referred to as MBE method) is common. ここで、HEMTとは、基板上にエピタキシャル層を積層した化合物半導体結晶にソース、ドレイン、およびゲートの3電極を設けてなり、2次元電子ガスを利用する半導体素子である。 Here, HEMT and the compound semiconductor source crystals stacking an epitaxial layer on the substrate, it is provided a drain, and a third electrode of the gate, a semiconductor device using a two-dimensional electron gas. また、HEMTは、前記ゲート電極に電圧を印加することによってゲート電極下の2次元電子ガス濃度を変化させ、ソース−ドレイン電流を制御する機能を有する。 Further, HEMT changes the two-dimensional electron gas concentration under the gate electrode by applying a voltage to the gate electrode, the source - has a function of controlling the drain current. 【0003】例えば、半絶縁性GaAs基板上に、ノンドープInGaAsチャネル層と、InGaAsより電子親和力が小さくn型の不純物が高濃度にドーピングされた半導体からなる電子供給層とのヘテロ接合を有するHEMT構造が知られている。 For example, HEMT structure having a semi-insulating GaAs substrate, and the undoped InGaAs channel layer, a heterojunction between an electron supply layer made of semiconductor having electron affinity of InGaAs is small n-type impurity highly doped It has been known. このHEMT構造の特徴は、高純度なInGaAsチャネル層中に形成された電子移動度が高い2次元電子ガスをキャリアとすることによって、高速性や雑音特性に優れているという点にある。 Features of this HEMT structure, by electron mobility is formed in high purity InGaAs channel layer to the carrier a high two-dimensional electron gas, in the sense that excellent high speed and noise characteristics. また、電子供給層の材料としては、AlGaAs、 The material of the electron supply layer, AlGaAs,
InGaP、あるいはInGaAsP等が用いられることが多い。 InGaP or InGaAsP, etc. is often used. 【0004】ところで、前記したMOCVD法やMBE [0004] By the way, MOCVD method or the MBE was the
法により基板上にHEMT構造のエピタキシャル層を形成する場合、所定のエピタキシャル成長を開始する前に、基板に脱ガス処理等の前処理を行ない、さらに成長方法に適したクリーニング法(熱的なクリーニングや化学的クリーニング)により基板表面のクリーニングが行われる。 When forming an epitaxial layer of a HEMT structure on a substrate by law, before starting the predetermined epitaxial growth performs preprocessing degassing treatment or the like substrate, Ya further cleaning method suitable for the growth method (thermal cleaning cleaning of the substrate surface is performed by chemical cleaning). 例えば、III−V族の半絶縁性GaAs基板上に各成長方法によりエピタキシャル層を形成してHE For example, by forming an epitaxial layer by the growth method in Group III-V semi-insulating GaAs substrate HE
MT構造の化合物半導体結晶を作製する場合、結晶成長装置にGaAs基板を導入する前にウェットエッチング等を行ない表面の不純物を除去したり、結晶成長装置内にGaAs基板を配置した後に導入ガスや熱等により表面のクリーニングを行なったりして、基板表面の不純物を除去してから、エピタキシャル層の形成を開始する。 The case of producing a compound semiconductor crystal of the MT structure, or to remove impurities from the surface subjected to wet etching or the like before introducing the GaAs substrate to the crystal growth apparatus, introducing a gas or heat after placement of the GaAs substrate in the crystal growth apparatus by or performing cleaning of the surface by such, after removing the impurities of the substrate surface, it initiates the formation of the epitaxial layer. 【0005】しかし、上述したような前処理やクリーニングを行なった場合でも、基板表面には若干の不純物が残留してしまい、それがエピタキシャル層と基板との界面に蓄積した状態となりHEMT等の半導体素子の素子特性を劣化させる原因となることがあった。 However, even when subjected to pretreatment and cleaning as described above, the substrate surface will be some impurities may remain, a semiconductor such as the HEMT a state in which it has accumulated at the interface between the epitaxial layer and the substrate It was sometimes causing degradation of device characteristics of the device. そこで従来は、最適と考えられる条件で基板表面の前処理およびクリーニングを行うことにより、できるだけ基板とエピタキシャル層との界面に蓄積される不純物を低減するようにしていた。 Therefore, conventionally, by performing pre-treatment and cleaning of the substrate surface under the conditions considered optimum, it had to be reduced impurities accumulated in the interface between the possible substrate and the epitaxial layer. 【0006】 【発明が解決しようとする課題】ところが、一般的に良質の化合物半導体結晶を得るためには前記不純物の蓄積量は低い方がよいとされているものの、どの不純物をどの程度まで低減するのが望ましいのかといった明確な基準はなかった。 [0006] The present invention is to provide However, although in order to obtain a generally high quality compound semiconductor crystal accumulation amount of the impurity being lower is good, reduce any impurities to what extent There was no clear criteria, such as whether it is desirable to. また、基板とエピタキシャル層との界面に蓄積した不純物の中で、どの不純物が半導体素子の素子特性に悪影響を与えているのかも明らかになっていなかった。 Further, among the impurities accumulated at the interface between the substrate and the epitaxial layer, which impurities have not been revealed for even if they adversely affect the device characteristics of the semiconductor device. その上、MOCVD法やMBE法では、エピタキシャル層を成長する前に所定の条件でクリーニングを行っても、投入する基板の状態によりエピタキシャル層と基板との界面に蓄積される不純物濃度は変化してしまうので、クリーニング条件によって界面の不純物濃度を正確に制御することは困難であった。 Moreover, in the MOCVD method or the MBE method, after cleaning under predetermined conditions prior to growing the epitaxial layer, the concentration of impurities accumulated at the interface between the epitaxial layer and the substrate by the state of the substrate to be introduced is changed since put away, it is difficult to accurately control the impurity concentration of the surface by the cleaning conditions. 【0007】本発明は、FETやHEMT等の半導体素子の素子特性に悪影響を与えない条件を提案するとともに、半導体素子に利用して有用な化合物半導体結晶を提供することを目的とする。 [0007] The present invention is to propose a condition which does not adversely affect the device characteristics of semiconductor elements such as FET or HEMT, aims at using the semiconductor device provides a useful compound semiconductor crystal. 【0008】 【課題を解決するための手段】本発明者等は、上記課題を解決するために、まず、基板とエピタキシャル層との界面に蓄積する不純物に着目して検討を進めた。 [0008] Means for Solving the Problems The present inventors have, in order to solve the above problems, first, studying by focusing on impurities to accumulate at the interface between the substrate and the epitaxial layer. さらに、基板とエピタキシャル層との界面に蓄積する不純物の中でも、硅素(Si)はIII−V族化合物半導体中で浅いドナーとなり、酸素(O)は深い準位を形成することから、特に珪素と酸素に着目して検討を進めた。 Furthermore, among the impurities accumulated at the interface between the substrate and the epitaxial layer, silicon (Si) becomes shallow donor group III-V compound semiconductor in oxygen (O) from forming a deep level, and in particular silicon We were studying by focusing on oxygen. そして、基板とエピタキシャル層との界面に蓄積する不純物の中で、酸素と硅素のどちらが素子特性に影響を及ぼすかを明らかにすることにより、素子特性に悪影響を及ぼさない良好なエピタキシャル結晶を提供できると考えた。 Then, among the impurities accumulated at the interface between the substrate and the epitaxial layer, both of oxygen and silicon is by clarifying how affects device characteristics, can provide a good epitaxial crystal that does not adversely affect the device characteristics It was considered. また、酸素と硅素は通常SiO という安定な化合物の形で存在することが知られており、SiO として蓄積する場合は電気的には安定で素子特性には大きな影響を及ぼさないと考えられた。 Also, oxygen and silicon is normally It is known to exist in the form of a stable compound of SiO 2, which can accumulate as SiO 2 in the electrical is considered to have no significant effect on the stable device characteristics It was. つまり、基板とエピタキシャル層との界面に珪素と酸素が蓄積する場合、SiO That is, if silicon and oxygen are accumulated in the interface between the substrate and the epitaxial layer, SiO
が生成されるが、何れかが過剰に蓄積しているとその物質が界面に残留して素子特性に悪影響を及ぼすと考えた。 2 but are generated, any one the over-accumulated the substance is considered to adversely affect the device characteristics remain at the interface. 【0009】そこで、本発明者等は、酸素と珪素の何れが素子特性に悪影響を与えるかの実験を行った。 [0009] Therefore, the present inventors have any oxygen and silicon was of experiments adversely affect the device characteristics. その結果、不純物としての珪素が素子特性に悪影響を及ぼすことが判明した。 As a result, silicon as an impurity is found to adversely affect the device characteristics. これより、SiO を形成しても珪素が残ると考えられる場合、すなわち、基板とエピタキシャル層との界面における酸素濃度が珪素濃度の2倍よりも小さい場合に素子特性に悪影響を与えることを突き止めて本発明を完成するに至った。 Ascertained than this, if also be formed of SiO 2 is believed silicon remain, i.e., the adverse effect on device properties when the oxygen concentration at the interface between the substrate and the epitaxial layer is less than twice the silicon concentration this has led to the completion of the present invention Te. 【0010】本発明は上記知見に基づいて完成されたものであり、III−V族化合物半導体基板上にエピタキシャル層を形成した半導体素子用の化合物半導体結晶において、基板とエピタキシャル層との界面に蓄積する酸素と硅素の濃度比(酸素/珪素)が2以上であるようにしたものである。 [0010] The present invention has been completed based on the above findings, in the compound semiconductor crystal for semiconductor device by forming an epitaxial layer on the III-V compound semiconductor substrate, accumulated at the interface between the substrate and the epitaxial layer the concentration ratio of oxygen to silicon of (oxygen / silicon) is that as is 2 or more. つまり、基板とエピタキシャル層との界面に蓄積された酸素と珪素の濃度比が2以上であれば、すべての珪素は酸素と化合してSiO 化合物を生成すると考えられ、珪素単体として界面に存在しなくなるので珪素が素子特性に与える悪影響を除去することができる。 That is, if the concentration ratio of oxygen to silicon accumulated in the interface between the substrate and the epitaxial layer is 2 or more, all the silicon is considered to produce a SiO 2 compound combines with oxygen present in the interface as elemental silicon silicon therefore no longer is able to remove the adverse effect on device characteristics. 【0011】このようなエピタキシャル結晶を用いることにより、素子特性に優れた、具体的にはI−V特性においてキンク現象の生じない半導体素子を作製することができる。 [0011] By using such an epitaxial crystal, excellent device characteristics, in particular it is possible to manufacture a semiconductor device that does not cause the kink effect in the I-V characteristic. 特に、HEMTやFET等の半導体素子に適用して有用である。 Particularly useful when applied to a semiconductor device such as a HEMT or FET. また、上記III−V族化合物半導体基板には、GaAs基板やInP基板を用いることができる。 Further, the group III-V compound semiconductor substrate may be used GaAs substrate and an InP substrate. 【0012】 【発明の実施の形態】以下、本発明の好適な実施の形態を図面に基づいて説明する。 DETAILED DESCRIPTION OF THE INVENTION Hereinafter, will be described with reference to preferred embodiments of the present invention with reference to the drawings. 図1は、擬似格子整合型H Figure 1 is a pseudomorphic H
EMT(Pseudomorphic HEMT;以下p−HEMTと称する)構造の化合物半導体結晶を示す概略図である。 EMT (pseudomorphic HEMT; hereinafter referred to as p-HEMT) is a schematic view showing a compound semiconductor crystal structure.
ここで、p−HEMTとは、疑似格子整合したヘテロ接合に蓄積する移動度の高い2次元電子を活性層とする電界効果トランジスタである。 Here, the p-HEMT, a field effect transistor using two-dimensional electron high mobility to accumulate heterojunctions were pseudomorphic with the active layer. 本実施形態に係るp−HE p-HE according to the present embodiment
MT構造は、図1に示すように、半絶縁性GaAs基板10上に、バッファ層20と、第1の電子供給層30 MT structure, as shown in FIG. 1, on a semi-insulating GaAs substrate 10, a buffer layer 20, a first electron supply layer 30
と、チャネル層40と、第2の電子供給層50と、コンタクト層とを、順次エピタキシャル成長させたものである。 When, a channel layer 40, a second electron supply layer 50, and a contact layer, is obtained by successively epitaxially grown. 【0013】具体的には、バッファ層20は、AlGa [0013] Specifically, the buffer layer 20, AlGa
AsとGaAsとが15nm/5nmの厚さで40周期形成されて構成される。 As and the GaAs is configured by 40 cycles formed with a thickness of 15 nm / 5 nm. 第1の電子供給層30は、厚さ100nmのアンドープAlGaAs層31と、厚さ5 First electron supply layer 30, the undoped AlGaAs layer 31 having a thickness of 100 nm, a thickness of 5
nmのSiドープAlGaAs層32と、厚さ3nmのアンドープAlGaAs層33とで構成される。 And nm of Si-doped AlGaAs layer 32, composed of the undoped AlGaAs layer 33 having a thickness of 3 nm. チャネル層40は、厚さ15nmのアンドープInGaAsで構成される。 Channel layer 40 is composed of undoped InGaAs having a thickness of 15 nm. 第2の電子供給層50は、厚さ3nmのアンドープAlGaAs層51と、厚さ15nmのSiドープAlGaAs層52と、厚さ15nmのアンドープAlGaAs層53とで構成される。 The second electron supply layer 50 is composed of the undoped AlGaAs layer 51 having a thickness of 3 nm, an Si-doped AlGaAs layer 52 having a thickness of 15 nm, an undoped AlGaAs layer 53 having a thickness of 15 nm. コンタクト層60 Contact layer 60
は、厚さ50nmのSiドープGaAsで構成される。 It is composed of a thickness of 50 nm Si-doped GaAs.
ここで、電子供給層30,50を構成するAlGaAs Here, AlGaAs constituting the electron supply layer 30, 50
の組成は、Al 0.2 Ga 0.75 Asであり、チャネル層40を構成するInGaAsの組成は、In The composition of is Al 0.2 5 Ga 0.75 As, the InGaAs composition constituting the channel layer 40, an In
0.20 Ga 0.80 Asである。 A 0.20 Ga 0.80 As. また、SiドープA In addition, Si-doped A
lGaAs層32,52のSiドープ量は2.5×10 Si doping amount of lGaAs layer 32, 52 is 2.5 × 10
18 cm −3であり、SiドープGaAsコンタクト層60のSiドープ量は2.0×10 18 cm −3である。 18 is cm -3, Si doping amount of Si-doped GaAs contact layer 60 is 2.0 × 10 18 cm -3. 【0014】本実施形態では、エピタキシャル層を形成して図1に示すp−HEMT構造の化合物半導体結晶を得るにあたり、エピタキシャル成長させる前の基板脱ガス工程において異なる条件で脱ガス処理を施した2種類の基板A,Bを用意した。 [0014] In this embodiment, in obtaining a compound semiconductor crystal of the p-HEMT structure shown in Figure 1 to form an epitaxial layer, two kinds subjected to degassing treatment under different conditions in the substrate degassing step before epitaxial growth substrate a of, was prepared B. そして、これらの基板A,B Then, these substrates A, B
上にMBE法によりエピタキシャル層を成長させて、図1に示すp−HEMT構造をした化合物半導体結晶を得た。 And an epitaxial layer is grown by the MBE method above to give the compound semiconductor crystal in which the p-HEMT structure shown in Figure 1. 【0015】表1は、これらの化合物半導体結晶について、基板とエピタキシャル層との界面に存在する不純物濃度をSIMS(Secondary Ion Mass Spectroscopy; [0015] Table 1, for such a compound semiconductor crystal, the impurity concentration present in the interface between the substrate and the epitaxial layer SIMS (Secondary Ion Mass Spectroscopy;
2次イオン質量分析)法により分析した結果である。 A result of analysis by secondary ion mass spectrometry). S
IMS分析の結果、基板Aを用いて作製された化合物半導体結晶のサンプルAは、酸素濃度が20.00×10 Result of IMS analyzes, sample A of the fabricated compound semiconductor crystal with a substrate A, the oxygen concentration is 20.00 × 10
11 cm −3 、Si濃度が25.00×10 11 cm -3, Si concentration of 25.00 × 10 11 cm 11 cm
−3であり、酸素と珪素の濃度比(O/Si)は0.8 Is -3, the concentration ratio of oxygen to silicon (O / Si) is 0.8
0であった。 It was 0. つまり、SiO が生成された場合にSi That, Si when SiO 2 is generated
の方が過剰となり、基板とエピタキシャル層との界面にはSiが残っていると考えられた。 It becomes excessive towards, the interface between the substrate and the epitaxial layer was considered to remain Si. 【0016】一方、基板Bを用いて作製された化合物半導体結晶のサンプルBは、酸素濃度が31.00×10 [0016] On the other hand, the sample B of the fabricated compound semiconductor crystal with a substrate B, the oxygen concentration is 31.00 × 10
11 cm −3 、Si濃度が10.00×10 11 cm 11 cm -3, Si concentration of 10.00 × 10 11 cm
−3であり、酸素と珪素の濃度比(O/Si)は3.1 Is -3, the concentration ratio of oxygen to silicon (O / Si) is 3.1
0であった。 It was 0. つまり、SiO が生成された場合にOの方が過剰となり、基板とエピタキシャル層との界面にはOが残っていると考えられた。 In other words, towards the O it becomes excessive when the SiO 2 is generated, the interface between the substrate and the epitaxial layer was considered to remain O is. 【0017】 【表1】 [0017] [Table 1] 【0018】次に、サンプルA,Bの化合物半導体結晶にソース電極、ドレイン電極、ゲート電極を設けて特性評価用素子(Test Element Group;TEG)を作製して、それぞれのTEGについてDC特性の評価を行った。 [0018] Next, Sample A, a compound semiconductor crystal to a source electrode of B, the drain electrode, characteristic evaluation device provided with a gate electrode; to prepare a (Test Element Group TEG), evaluation of the DC characteristics for each TEG It was carried out. なお、DC特性を評価する際のゲート電圧は、0, Note that the gate voltage in evaluating DC characteristics are 0,
−0.5,−1.0,−1.5Vとした。 -0.5, -1.0, was -1.5V. 【0019】図2(A)はサンプルAの化合物半導体結晶を用いたTEGのI−V特性であり、 図2(B)はサンプルBの化合物半導体結晶を用いたTEGのI−V FIG. 2 (A) is a the I-V characteristic of the TEG using a compound semiconductor crystal of Sample A, FIG. 2 (B) of the TEG using a compound semiconductor crystal of the sample B I-V
特性である。 It is a characteristic. 図2のグラフ中、◆マークがゲート電圧V In the graph of FIG. 2, the mark ◆ the gate voltage V
g=0Vの場合で、■がゲート電圧Vg=−0.5Vの場合で、△がゲート電圧Vg=−1.0Vの場合で、◇ In the case of g = 0V, ■ is in the case of the gate voltage Vg = -0.5V, △ is in the case of the gate voltage Vg = -1.0V, ◇
がゲート電圧Vg=−1.5Vの場合である。 There is the case of the gate voltage Vg = -1.5V. 図2 Figure 2
(A),(B)より、ドレイン電圧Vdが1V程度になるまでは、ドレイン電圧Vdの増加に伴いドレイン電流Idは増加し、その後はドレイン電圧Vdの増加に関係なくドレイン電流Idはほぼ一定となることが分かった。 (A), from (B), to the drain voltage Vd is about 1V, the increased drain current Id with an increase in the drain voltage Vd, then the drain current Id regardless increase in the drain voltage Vd is substantially constant It was found to be. また、ゲートに印加される負電圧が大きいほどドレイン電流Idは小さくなることが分かった。 The drain current Id as the negative voltage applied to the gate is larger were found to be reduced. さらに、図2(A)に示すI−V特性から、ドレイン電圧Vdが2.5〜3.0Vの範囲でドレイン電流Idが変化するキンクといわれる現象が観察された。 Moreover, from the I-V characteristic shown in FIG. 2 (A), a phenomenon that the drain voltage Vd is said to kink the drain current Id is changed in the range of 2.5~3.0V was observed. 一方、図2(B) On the other hand, and FIG. 2 (B)
に示すI−V特性からは図2(A)で観察されたようなキンク現象は観察されなかった。 From the I-V characteristic shown in kink phenomenon as observed in FIG. 2 (A) was observed. 【0020】以上の結果から、基板とエピタキシャル層の界面に蓄積する酸素と珪素の濃度比(O/Si)が、 [0020] From the above results, the concentration ratio of oxygen to silicon to accumulate at the interface of the substrate and the epitaxial layer (O / Si) is,
サンプルBのような割合になっている化合物半導体結晶を用いることによりキンク現象の観察されない良好な半導体素子を作製できることが分かった。 Good semiconductor device which is not observed in the kink phenomenon by using the percentage going on a compound semiconductor crystal such as sample B was found to be produced. これより、基板とエピタキシャル層との界面に蓄積する酸素と珪素の濃度比(O/Si)を2以上にして、基板とエピタキシャル層との界面に珪素が単体で残留しないようにすることにより、素子特性の向上を図ることができた。 From this, the concentration ratio of oxygen and silicon to accumulate at the interface between the substrate and the epitaxial layer (O / Si) into two or more, by silicon at the interface between the substrate and the epitaxial layer is prevented from remaining alone, it was possible to improve the device characteristics. 【0021】以上、本発明者によってなされた発明を実施の形態に基づいて具体的に説明したが、本発明は上記実施形態に限定されるものではなく、その要旨を逸脱しない範囲で変更可能である。 [0021] While the invention made by the inventors has been concretely described based on the embodiment, the present invention is not limited to the above embodiments, it can be modified without departing from the spirit thereof is there. 例えば、本実施形態ではA For example, in the present embodiment A
lGaAs/InGaAs系のp−HEMT構造についての例を示したが、格子整合系のAlGaAs/GaA An example is shown for p-HEMT structure lGaAs / InGaAs system, lattice matched systems AlGaAs / GaA
sやInP基板上のInAlAs/InGaAs等の化合物半導体結晶についても同様のことがいえる。 The same is true for compound semiconductor crystal of InAlAs / InGaAs or the like of the s or InP substrate. 【0022】 【発明の効果】本発明によれば、III−V族化合物半導体基板上にエピタキシャル層を形成した半導体素子用の化合物半導体結晶において、基板とエピタキシャル層との界面に蓄積する酸素と硅素の濃度比(酸素/珪素) According to the present invention, in the compound semiconductor crystal for semiconductor device by forming an epitaxial layer on the III-V compound semiconductor substrate, oxygen and silicon to accumulate at the interface between the substrate and the epitaxial layer concentration ratio of (oxygen / silicon)
を2以上とすることにより、基板とエピタキシャル層との界面にSiが過剰に存在しないようにしたので、I− The With 2 or more, since the Si at the interface between the substrate and the epitaxial layer was prevented from being present in excess, I-
V特性においてキンクと呼ばれる現象の発生しない優れた素子特性を有する半導体素子を再現性よく作製することができるという効果を奏する。 An effect that a semiconductor device having generated no excellent device characteristics of a phenomenon called kink in V characteristics can be manufactured with good reproducibility.

【図面の簡単な説明】 【図1】擬似格子整合型HEMT構造の化合物半導体結晶を示す概略図である。 BRIEF DESCRIPTION OF THE DRAWINGS FIG. 1 is a schematic view showing a compound semiconductor crystal of the pseudomorphic HEMT structure. 【図2】サンプルA,Bの化合物半導体結晶に電極を設けた特性評価用素子(TEG)のI−V特性を示すグラフである。 2 is a graph showing an I-V characteristic of sample A, B of a compound semiconductor crystal is provided an electrode element for characteristic evaluation (TEG). 【符号の説明】 10 半絶縁性GaAs基板20 バッファ層30 第1の電子供給層40 チャネル層40 50 第2の電子供給層60 コンタクト層 [Description of reference numerals] 10 semi-insulating GaAs substrate 20 the buffer layer 30 first electron supply layer 40 channel layer 40 50 second electron supply layer 60 contact layer

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 4G077 AA03 BE41 DA05 DB08 ED06 EE03 SC08 TB05 TC16 TC19 TK10 5F045 AA05 AB10 AB17 AF04 BB16 DA53 HA06 5F102 GB01 GC01 GD01 GJ04 GJ05 GJ06 GK05 GK06 GK08 GL04 GM06 GM07 GM08 GQ01 GQ02 HC01 ────────────────────────────────────────────────── ─── front page of continued F-term (reference) 4G077 AA03 BE41 DA05 DB08 ED06 EE03 SC08 TB05 TC16 TC19 TK10 5F045 AA05 AB10 AB17 AF04 BB16 DA53 HA06 5F102 GB01 GC01 GD01 GJ04 GJ05 GJ06 GK05 GK06 GK08 ​​GL04 GM06 GM07 GM08 GQ01 GQ02 HC01

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 III−V族化合物半導体基板上にエピタキシャル層を形成した半導体素子用の化合物半導体結晶において、 基板とエピタキシャル層との界面に蓄積する酸素と硅素の比が2以上であることを特徴とする化合物半導体結晶。 11. Claims 1. A compound semiconductor crystal for semiconductor device by forming an epitaxial layer on the III-V compound semiconductor substrate, the ratio of oxygen and silicon to accumulate at the interface between the substrate and the epitaxial layer compounds wherein the 2 or more semiconductor crystal. 【請求項2】 上記III−V族化合物半導体基板はG Wherein said group III-V compound semiconductor substrate G
    aAs基板であることを特徴とする請求項1に記載の化合物半導体結晶。 Compound semiconductor crystal according to claim 1, characterized in that aAs a substrate. 【請求項3】 上記III−V族化合物半導体基板はI Wherein said group III-V compound semiconductor substrate I
    nP基板であることを特徴とする請求項1に記載の化合物半導体結晶。 Compound semiconductor crystal according to claim 1, characterized in that nP is the substrate.
JP2002007056A 2002-01-16 2002-01-16 Compound semiconductor crystal Pending JP2003206199A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2002007056A JP2003206199A (en) 2002-01-16 2002-01-16 Compound semiconductor crystal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2002007056A JP2003206199A (en) 2002-01-16 2002-01-16 Compound semiconductor crystal

Publications (1)

Publication Number Publication Date
JP2003206199A true true JP2003206199A (en) 2003-07-22

Family

ID=27645662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002007056A Pending JP2003206199A (en) 2002-01-16 2002-01-16 Compound semiconductor crystal

Country Status (1)

Country Link
JP (1) JP2003206199A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102009033648A1 (en) 2008-07-18 2010-01-21 Sumitomo Electric Industries, Ltd. A method of preparing a group III-V compound semiconductor substrate, method for manufacturing an epitaxial wafer, III-V compound semiconductor substrate and epitaxial wafer
JP2010506397A (en) * 2006-10-04 2010-02-25 セレックス システミ インテグラティ エッセ. ピ. ア. Single voltage supply type pseudomorphic high electron mobility transistor (PHEMT) power device and this method of preparation

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010506397A (en) * 2006-10-04 2010-02-25 セレックス システミ インテグラティ エッセ. ピ. ア. Single voltage supply type pseudomorphic high electron mobility transistor (PHEMT) power device and this method of preparation
DE102009033648A1 (en) 2008-07-18 2010-01-21 Sumitomo Electric Industries, Ltd. A method of preparing a group III-V compound semiconductor substrate, method for manufacturing an epitaxial wafer, III-V compound semiconductor substrate and epitaxial wafer

Similar Documents

Publication Publication Date Title
US6982204B2 (en) Nitride-based transistors and methods of fabrication thereof using non-etched contact recesses
US7456443B2 (en) Transistors having buried n-type and p-type regions beneath the source region
US20020036287A1 (en) Gallium nitride-based HFET and a method for fabricating a gallium nitride-based HFET
US20060220060A1 (en) Semiconductor device and manufacturing method thereof
US5663583A (en) Low-noise and power ALGaPSb/GaInAs HEMTs and pseudomorpohic HEMTs on GaAs substrate
US20050139838A1 (en) Semiconductor device and method for manufacturing semiconductor device
US5319223A (en) High electron mobility transistor
US20110266595A1 (en) Semiconductor substrate, electronic device and method for manufacturing semiconductor substrate
US6121153A (en) Semiconductor device having a regrowth crystal region
US20080006845A1 (en) Enhancement mode field effect device and the method of production thereof
US20060006414A1 (en) AlGaN/GaN high electron mobility transistor devices
US6797994B1 (en) Double recessed transistor
US20030107065A1 (en) Field-effect semiconductor device and method for making the same
US6534801B2 (en) GaN-based high electron mobility transistor
US5952672A (en) Semiconductor device and method for fabricating the same
US4663643A (en) Semiconductor device and process for producing the same
US5322808A (en) Method of fabricating inverted modulation-doped heterostructure
US20060292776A1 (en) Strained field effect transistors
US20090189190A1 (en) High Electron Mobility Transistor, Field-Effect Transistor, Epitaxial Substrate, Method of Manufacturing Epitaxial Substrate, and Method of Manufacturing Group III Nitride Transistor
US7935985B2 (en) N-face high electron mobility transistors with low buffer leakage and low parasitic resistance
US20090001350A1 (en) High hole mobility semiconductor device
US20080169485A1 (en) Field effect transistor device and method of producing the same
EP1612866A2 (en) ALGaN/GaN Hemt Devices
US20080210927A1 (en) Buffer architecture formed on a semiconductor wafer
US5856209A (en) Method of making compound semiconductor device having a reduced resistance

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040414

A977 Report on retrieval

Effective date: 20070118

Free format text: JAPANESE INTERMEDIATE CODE: A971007

A131 Notification of reasons for refusal

Effective date: 20070123

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070326

A131 Notification of reasons for refusal

Effective date: 20080318

Free format text: JAPANESE INTERMEDIATE CODE: A131

A521 Written amendment

Effective date: 20080519

Free format text: JAPANESE INTERMEDIATE CODE: A523

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080624