JP2003115606A - Semiconductor light emitting element - Google Patents

Semiconductor light emitting element

Info

Publication number
JP2003115606A
JP2003115606A JP2001309881A JP2001309881A JP2003115606A JP 2003115606 A JP2003115606 A JP 2003115606A JP 2001309881 A JP2001309881 A JP 2001309881A JP 2001309881 A JP2001309881 A JP 2001309881A JP 2003115606 A JP2003115606 A JP 2003115606A
Authority
JP
Japan
Prior art keywords
layer
semiconductor region
light emitting
substrate
gallium nitride
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001309881A
Other languages
Japanese (ja)
Other versions
JP4041906B2 (en
Inventor
Koji Otsuka
康二 大塚
Tetsuji Moku
哲次 杢
Takashi Egawa
孝志 江川
Hiroyasu Ishikawa
博康 石川
Takashi Jinbo
孝志 神保
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanken Electric Co Ltd
Nagoya Institute of Technology NUC
Original Assignee
Sanken Electric Co Ltd
Nagoya Institute of Technology NUC
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanken Electric Co Ltd, Nagoya Institute of Technology NUC filed Critical Sanken Electric Co Ltd
Priority to JP2001309881A priority Critical patent/JP4041906B2/en
Publication of JP2003115606A publication Critical patent/JP2003115606A/en
Application granted granted Critical
Publication of JP4041906B2 publication Critical patent/JP4041906B2/en
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To realize reduction in cost of a semiconductor light emitting element which assures lower power consumption and operation voltage. SOLUTION: A buffer layer 12 of the composite layer structure, in which a plurality of layers of a first layer 12a formed of Alx Ga1-x N including Si as the n-type impurity and a second layer 12b formed of a GaN or Aly Ga1-y N including Si as the n-type impurity are alternately formed, is provided on a substrate 11 formed of silicon of low resistance. On the buffer layer 12, an n-type semiconductor region 13 formed of gallium nitride, an active layer 14 formed of indium gallium nitride, and a p-type semiconductor region 15 formed of gallium nitride are sequentially formed. An anode electrode 17 is provided on the p-type semiconductor region 15, and a cathode electrode 18 is provided on the substrate 11.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は窒化ガリウム系化合
物半導体を用いた半導体発光素子に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor light emitting device using a gallium nitride compound semiconductor.

【0002】[0002]

【従来の技術】GaN(窒化ガリウム)、GaAlN
(窒化ガリウム アルミニウム)、InGaN(窒化イ
ンジウム ガリウム)、InGaAlN(窒化インジウ
ム ガリウム アルミニウム)等の窒化ガリウム系化合
物半導体を用いた例えば青色発光ダイオード等の半導体
発光素子は公知である。従来の典型的な発光素子は、サ
ファイアから成る絶縁性基板、この絶縁性基板の一方の
主面(上面)に形成された例えば日本の特開平4‐29
7023号公報に開示されてGaxAl1-xN(但し、x
は0<x≦1の範囲の数値である。)から成るバッファ
層、このバッファ層の上にエピタキシャル成長によって
形成された窒化ガリウム系化合物半導体(例えばGa
N)から成るn形半導体領域、このn形半導体領域の上
にエピタキシャル成長法によって形成された窒化ガリウ
ム系化合物半導体(例えばInGaN)から成る活性
層、及びこの活性層の上にエピタキシャル成長法によっ
て形成されたp形半導体領域を備えている。カソ−ド電
極はn形半導体領域に接続され、アノ−ド電極はp形半
導体領域に接続されている。
2. Description of the Related Art GaN (Gallium Nitride), GaAlN
Semiconductor light emitting devices such as blue light emitting diodes using gallium nitride-based compound semiconductors such as (gallium aluminum nitride), InGaN (indium gallium nitride), and InGaAlN (indium gallium aluminum nitride) are known. A typical conventional light emitting device is an insulating substrate made of sapphire, and is formed on one main surface (upper surface) of this insulating substrate, for example, Japanese Patent Laid-Open No. 4-29.
Ga x Al 1-x N (provided that x
Is a numerical value in the range of 0 <x ≦ 1. ), A gallium nitride-based compound semiconductor (for example, Ga) formed on the buffer layer by epitaxial growth.
N), an n-type semiconductor region, an active layer made of a gallium nitride-based compound semiconductor (for example, InGaN) formed on the n-type semiconductor region by an epitaxial growth method, and an epitaxial layer formed on the active layer. It has a p-type semiconductor region. The cathode electrode is connected to the n-type semiconductor region, and the anode electrode is connected to the p-type semiconductor region.

【0003】[0003]

【発明が解決しようとする課題】ところで、発光素子
は、周知のように多数の素子の作り込まれたウエハをダ
イシング、スクライビング、劈開 (cleavage)等によっ
て切り出して製作される。この時、サファイアから成る
絶縁性基板は硬度が高いため、このダイシングを良好に
且つ生産性良く行うことが困難であった。また、サファ
イアは高価であるため、発光素子のコストが高くなっ
た。また、サファイアから成る基板は絶縁体であるた
め、カソ−ド電極を基板に形成することができなかっ
た。このため、n形半導体領域の一部を露出させ、ここ
にカソ−ド電極を接続することが必要になり、半導体基
体の面積即ちチップ面積が比較的大きくなり、その分発
光素子のコストが高くなった。また、サファイア基板を
使用した従来の発光素子では、n形半導体領域の垂直方
向のみならず、水平方向即ちサファイア基板の主面に沿
う方向にも電流が流れる。このn形半導体領域の水平方
向の電流が流れる部分の厚みは4〜5μm程度と極めて
薄いため、n形半導体領域の水平方向の電流通路の抵抗
はかなり大きなものとなり、消費電力及び動作電圧の増
大を招いた。更に、このn形半導体領域のカソ−ド電極
の接続部分を露出させるために活性層及びp形半導体領
域をエッチングによって削り取ることが必要になり、エ
ッチングの精度を考慮してn形半導体領域は予め若干肉
厚に形成しておく必要があった。このためn形半導体領
域のエピタキシャル成長の時間が長くなり、生産性が低
かった。また、サファイア基板の代りにシリコンカーバ
イド(SiC)から成る導電性基板を用いた発光素子が
知られている。この発光素子においては、カソ−ド電極
を導電性基板の下面に形成できる。このため、サファイ
ア基板を使用した発光素子に比べて、SiC基板を使用
した発光素子は、チップ面積の縮小が図られること、劈
開によりウエハの分離が簡単化する等の利点はある。し
かし、SiCはサファイアよりも一段と高価であるため
発光素子の低コスト化が困難である。また、SiC基板
の上にn形半導体領域を低抵抗接触させることが困難で
あり、この発光素子の消費電力及び動作電圧がサファイ
ア基板を使用した発光素子と同様に比較的高くなった。
By the way, as is well known, a light emitting device is manufactured by cutting a wafer in which a large number of devices are formed by dicing, scribing, cleavage or the like. At this time, since the insulating substrate made of sapphire has high hardness, it was difficult to perform this dicing favorably and with good productivity. Further, since sapphire is expensive, the cost of the light emitting device is high. Further, since the substrate made of sapphire is an insulator, the cathode electrode cannot be formed on the substrate. For this reason, it is necessary to expose a part of the n-type semiconductor region and connect the cathode electrode thereto, and the area of the semiconductor substrate, that is, the chip area, becomes relatively large, and the cost of the light emitting element becomes high accordingly. became. Further, in the conventional light emitting device using the sapphire substrate, current flows not only in the vertical direction of the n-type semiconductor region but also in the horizontal direction, that is, the direction along the main surface of the sapphire substrate. Since the thickness of the portion of the n-type semiconductor region in which the horizontal current flows is as thin as about 4 to 5 μm, the resistance of the horizontal current path of the n-type semiconductor region becomes considerably large, and the power consumption and the operating voltage increase. Invited. Further, it is necessary to remove the active layer and the p-type semiconductor region by etching in order to expose the connection portion of the cathode electrode of the n-type semiconductor region. It had to be formed to be a little thick. Therefore, the time required for the epitaxial growth of the n-type semiconductor region is long and the productivity is low. Further, a light emitting device using a conductive substrate made of silicon carbide (SiC) instead of the sapphire substrate is known. In this light emitting device, the cathode electrode can be formed on the lower surface of the conductive substrate. Therefore, as compared with the light emitting device using the sapphire substrate, the light emitting device using the SiC substrate has advantages that the chip area can be reduced and the wafer can be easily separated by cleavage. However, since SiC is much more expensive than sapphire, it is difficult to reduce the cost of the light emitting element. Further, it is difficult to bring the n-type semiconductor region into low resistance contact on the SiC substrate, and the power consumption and operating voltage of this light emitting device are relatively high as in the light emitting device using the sapphire substrate.

【0004】そこで、本発明の目的は、生産性及び性能
の向上及びコストの低減を図ることができる半導体発光
素子を提供することにある。
Therefore, an object of the present invention is to provide a semiconductor light emitting device capable of improving productivity and performance and reducing cost.

【0005】[0005]

【課題を解決するための手段】上記課題を解決し、上記
目的を達成するための本発明は、窒化ガリウム系化合物
半導体を有する半導体発光素子であって、不純物を含む
シリコン又はシリコン化合物から成り且つ低い抵抗率を
有している基板と、前記基板の一方の主面上に配置さ
れ、AlxGa1-xN(但しxは0<x≦1を満足する数
値である。)から成且つ不純物としてシリコンを含む第
1の層とGaN又はAlyGa1-yN(但し、yはy<x
及び0<y<1を満足する数値である。)から成る第2
の層との複合層から成っているバッファ層と、発光機能
を得るために前記バッファ層の上に配置された複数の窒
化ガリウム系化合物層を含んでいる半導体領域と、前記
半導体領域の表面上に配置された第1の電極と、前記基
板の他方の主面に配置された第2の電極とを備えている
半導体発光素子に係るものである。なお、前記半導体領
域の前記複数の窒化ガリウム系化合物半導体層のそれぞ
れは、例えば、GaN(窒化ガリウム)層、GaAlN
(窒化ガリウム アルミニウム)層、InGaN(窒化
インジウム ガリウム)層、又はInGaAlN(窒化
インジウム ガリウム アルミニウム)層である。な
お、第2の層の材料を化学式AlyGa1-yN(但し、y
はy<x及び0≦y<1を満足する数値である。)で示
すことができる。
The present invention for solving the above problems and achieving the above objects is a semiconductor light emitting device having a gallium nitride-based compound semiconductor, which comprises silicon or a silicon compound containing impurities. It is composed of a substrate having a low resistivity and Al x Ga 1-x N (where x is a numerical value satisfying 0 <x ≦ 1) arranged on one main surface of the substrate. A first layer containing silicon as an impurity and GaN or Al y Ga 1-y N (where y is y <x
And 0 <y <1. ) Consisting of a second
On a surface of the semiconductor region, and a semiconductor region including a plurality of gallium nitride-based compound layers disposed on the buffer layer to obtain a light emitting function. The present invention relates to a semiconductor light emitting device including a first electrode arranged on the first main surface and a second electrode arranged on the other main surface of the substrate. Each of the plurality of gallium nitride-based compound semiconductor layers in the semiconductor region may be, for example, a GaN (gallium nitride) layer or GaAlN.
It is a (gallium aluminum nitride) layer, an InGaN (indium gallium nitride) layer, or an InGaAlN (indium gallium aluminum nitride) layer. The chemical formulas of materials of the second layer Al y Ga 1-y N (where, y
Is a numerical value satisfying y <x and 0 ≦ y <1. ).

【0006】なお、請求項2に示すように、前記第2の
層はn形不純物としてシリコンを含むことが望ましい。
また、請求項3に示すように、前記半導体領域は、前記
バッファ層の上に配置された窒化ガリウム系化合物から
成る第1の導電形の第1の半導体領域と、前記第1の半導
体領域上に配置された活性層と、前記活性層の上に配置
された窒化ガリウム系化合物から成り且つ前記第1の導
電形と反対の第2の導電形を有している第2の半導体領域
とを備えていることが望ましい。また、請求項4に示す
ように、前記半導体領域は、前記バッファ層上に配置さ
れたGaInNから成る活性層と、前記活性層に接触し
ている窒化ガリウム系化合物から成り且つp形不純物を
含んでいる第2の半導体領域とで構成することができ
る。また、請求項5に示すように、前記バッファ層は、
複数の第1の層と、複数の第2の層とを有し、前記第1の
層と前記第2の層とが交互に積層されていることが望ま
しい。
It is preferable that the second layer contains silicon as an n-type impurity.
Further, as described in claim 3, the semiconductor region includes a first semiconductor region of a first conductivity type formed of a gallium nitride-based compound, which is disposed on the buffer layer, and the semiconductor region on the first semiconductor region. And a second semiconductor region made of a gallium nitride-based compound disposed on the active layer and having a second conductivity type opposite to the first conductivity type. It is desirable to have it. The semiconductor region may include an active layer made of GaInN arranged on the buffer layer, a gallium nitride-based compound in contact with the active layer, and a p-type impurity. And a second semiconductor region which is exposed. Further, as set forth in claim 5, the buffer layer comprises:
It is preferable that the plurality of first layers and the plurality of second layers are provided, and the first layers and the second layers are alternately stacked.

【0007】[0007]

【発明の効果】各請求項の発明は次の効果を有する。 (1) 基板が比較的安価なシリコン又はシリコン化合
物であるので、発光素子のコストを低減させることがで
きる。 (2) Alx Ga1-x Nから成る第1の層とGaN又
はAlyGa1-yNから成る第2の層との複合層から成る
バッファ層は、この上に形成する窒化ガリウム系化合物
の結晶性及び平坦性の改善に寄与する。従って、安価な
基板を使用しているにも拘らず、良好な発光特性即ち発
光効率を有する発光素子を提供することができる。 (3) バッファ層はAlx Ga1-x Nから成る第1の
層とGaN又はAlyGa1-yNから成る第2の層との複
合層であるので、このバッファ層の熱膨張係数はシリコ
ン又はこの化合物から成る基板の熱膨張係数とGaN系
化合物から成る半導体領域の熱膨張係数との中間の値を
有し、基板と半導体領域との熱膨張係数の差に起因する
歪みの発生を抑制することができる。 (4) 第1及び第2の電極は互いに対向するように配
置されており、且つ第1の層に不純物としてシリコンが
含まれているので、電流経路の抵抗値を下げて消費電力
及び動作電圧を小さくすることができる。また、請求項
2の発明によれば、第2の層の抵抗値を下げて消費電力
及び動作電圧を小さくすることができる。また、請求項
3の発明によれば、発光特性の良い素子を提供できる。
また、請求項4の発明によれば、バッファ層の上面にG
aInNから成る活性層を直接形成した構造であるの
で、肉厚のAlGaNクラッド層を介在させて活性層を
形成する場合に比較して活性層に加わる引っ張り応力が
緩和される。このため、活性層の結晶性が良好となり、
発光素子の発光特性が更に良好に得られる。また、請求
項5の発明によれば、シリコンとの格子定数の差が比較
的小さいAlx Ga1-x Nから成る第1の層が基板上に
配置され且つこれがGaN又はAl yGa1-yNから成る
第2の層の相互間にも配置されるので、バッファ層の平
坦性が良くなり、半導体領域の結晶性も良くなる。
The invention of each claim has the following effects. (1) Substrate is relatively inexpensive silicon or silicon compound
Since it is a product, it can reduce the cost of the light emitting element.
Wear. (2) Alx Ga1-x A first layer of N and GaN or
Is AlyGa1-yConsisting of a composite layer with a second layer consisting of N
The buffer layer is a gallium nitride-based compound formed on this
Contributes to the improvement of crystallinity and flatness. Therefore, it is cheap
Despite the use of a substrate, it has good emission characteristics,
A light emitting element having light efficiency can be provided. (3) The buffer layer is Alx Ga1-x First consisting of N
Layer and GaN or AlyGa1-yDouble layer with N
Since it is a laminated layer, the thermal expansion coefficient of this buffer layer is
And the thermal expansion coefficient of the substrate made of this compound and GaN
A value intermediate between the thermal expansion coefficient of the semiconductor region composed of compounds
Due to the difference in coefficient of thermal expansion between the substrate and the semiconductor region
Generation of distortion can be suppressed. (4) The first and second electrodes are arranged so as to face each other.
And silicon as an impurity in the first layer.
Power consumption by reducing the resistance value of the current path
Also, the operating voltage can be reduced. Also, the claims
According to the second aspect of the invention, the resistance value of the second layer is lowered to reduce the power consumption.
Also, the operating voltage can be reduced. Also, the claims
According to the third aspect of the invention, it is possible to provide an element having good light emission characteristics.
According to the invention of claim 4, G is formed on the upper surface of the buffer layer.
It has a structure in which an active layer made of aInN is directly formed.
Then, the active layer is formed by interposing a thick AlGaN cladding layer.
The tensile stress applied to the active layer is
Will be alleviated. Therefore, the crystallinity of the active layer becomes good,
The light emitting characteristics of the light emitting element can be further improved. Also bill
According to the invention of Item 5, the difference in lattice constant from silicon is compared.
Small Alx Ga1-x The first layer of N is on the substrate
Disposed and this is GaN or Al yGa1-yConsists of N
Since it is also placed between the second layers, the flatness of the buffer layer
The flatness is improved and the crystallinity of the semiconductor region is also improved.

【0008】[0008]

【第1の実施形態】次に、図1及び図2を参照しての第
1の実施形態に係わる半導体発光素子としての窒化ガリ
ウム系化合物青色発光ダイオードを説明する。
First Embodiment Next, a gallium nitride-based compound blue light emitting diode as a semiconductor light emitting device according to the first embodiment will be described with reference to FIGS. 1 and 2.

【0009】図1及び図2に示す本発明の実施形態に従
う青色発光ダイオードは、発光機能を得るための複数の
窒化ガリウム系化合物層から成る半導体領域10と、主
面の結晶面方位が(111)のシリコン半導体から成るサ
ブストレート即ち基板11と、バッファ層12とを有し
ている。発光機能を有する半導体領域10は、GaN
(窒化ガリウム)から成る第1の半導体領域としてのn
形半導体領域13、p形のInGaN(窒化インジウム
ガリウム)から成る発光層即ち活性層14、及び第2
の半導体領域としてのGaN(窒化ガリウム)から成る
p形半導体領域15とから成る。基板11とバッファ層
12と発光機能を有する半導体領域10との積層体から
成る基体16の一方の主面(上面)即ちp形半導体領域
15の表面上に第1の電極としてのアノード電極17が
配置され、この基体16の他方の主面(下面)即ち基板
11の他方の主面に第2の電極としてのカソード電極1
8が配置されている。バッファ層12、n形半導体領域
13、活性層14、及びp形半導体領域15は、基板1
1の上に順次にそれぞれの結晶方位を揃えてエピタキシ
ャル成長させたものである。
The blue light emitting diode according to the embodiment of the present invention shown in FIGS. 1 and 2 has a semiconductor region 10 composed of a plurality of gallium nitride-based compound layers for obtaining a light emitting function and a crystal plane orientation of a main surface (111). ), A substrate 11 made of a silicon semiconductor, and a buffer layer 12. The semiconductor region 10 having a light emitting function is made of GaN.
N as a first semiconductor region made of (gallium nitride)
-Shaped semiconductor region 13, light emitting layer or active layer 14 made of p-type InGaN (indium gallium nitride), and second
And a p-type semiconductor region 15 made of GaN (gallium nitride) as the semiconductor region. An anode electrode 17 serving as a first electrode is provided on one main surface (upper surface) of a base 16 formed of a laminated body of a substrate 11, a buffer layer 12, and a semiconductor region 10 having a light emitting function, that is, a surface of a p-type semiconductor region 15. The cathode electrode 1 serving as the second electrode is disposed on the other main surface (lower surface) of the base body 16, that is, the other main surface of the substrate 11.
8 are arranged. The buffer layer 12, the n-type semiconductor region 13, the active layer 14, and the p-type semiconductor region 15 are the substrate 1
1 was epitaxially grown on the No. 1 in order with the respective crystal orientations aligned.

【0010】基板11は、導電形決定不純物を含むシリ
コン単結晶から成る。この基板11の不純物濃度は、5
×1018cm-3〜5×1019cm-3程度であり、この基
板11の抵抗率は0.0001Ω・cm〜0.01Ω・
cm程度である。この実施形態の基板11はAs(砒素)
が導入されたn形シリコンから成る。抵抗率が比較的低
い基板11はアノ−ド電極17とカソード電極18との
間の電流通路として機能する。また、基板11は、比較
的厚い約350μmの厚みを有し、p形半導体領域1
5、活性層14及びn形半導体領域13から成る発光機
能を有する半導体領域10及びバッファ層12の支持体
として機能する。
The substrate 11 is made of silicon single crystal containing conductivity determining impurities. The impurity concentration of the substrate 11 is 5
× 10 18 a cm -3 ~5 × 10 19 cm -3 or so, the resistivity of the substrate 11 is 0.0001Ω · cm~0.01Ω ·
It is about cm. The substrate 11 of this embodiment is As (arsenic).
Of n-type silicon introduced therein. The substrate 11 having a relatively low resistivity functions as a current path between the anode electrode 17 and the cathode electrode 18. The substrate 11 has a relatively large thickness of about 350 μm, and the p-type semiconductor region 1
5, the active layer 14 and the n-type semiconductor region 13 function as a support for the semiconductor region 10 having a light emitting function and the buffer layer 12.

【0011】基板11の一方の主面全体を被覆するよう
に配置されたバッファ層12は、複数の第1の層12a
と複数の第2の層12bとが交互に積層された複合層か
ら成る。図1及び図2では、図示の都合上、バッファ層
12が2つの第1の層12aと2つの第2の層12bと
で示されているが、実際には、バッファ層12は、10
個の第1の層12aと10個の第2の層12bとを有す
る。第1の層12aは、n形導電形決定不純物としての
Si(シリコン)を含み且つ化学式 AlxGa1-xN ここで、xは0<x≦1を満足する任意の数値、 で示すことができる材料で形成される。即ち、第1の層
12aは、AlN(窒化アルミニウム)又はAlGaN
(窒化アルミニウム ガリウム)で形成される。図1及
び図2の実施形態では、前記式のxが1とされた材料に
相当するAlN(窒化アルミニウム)が第1の層12a
に使用されている。第1の層12aのAlNは絶縁性を
有するが、実施形態ではn形導電形決定不純物としての
Si(シリコン)が含まれているので、電気抵抗が比較
的小さい。第2の層12bは、GaN(窒化ガリウ
ム)、又は化学式 AlyGa1-yN ここで、yは、y<x及び0<y<1を満足する任意の
数値、 で示すことができる材料から成るn形半導体の極く薄い
膜である。第2の層12bとしてAlyGa1-yNから成
るn形半導体を使用する場合には、第2の層12bの電
気抵抗の増大を抑えるために、yを0<y<0.8を満
足する値即ち0よりも大きく且つ0.8よりも小さくす
ることが望ましい。なお、この実施形態では電気抵抗が
小さくなるように第2の層12bがGaNからなる。バ
ッファ層12の第1の層12aの厚みは、好ましくは
0.5nm〜10nm即ち5〜100オングストロ−
ム、より好ましくは1nm〜8nmである。第1の層1
2aの厚みが0.5nm未満の場合にはバッファ層12
の上面に形成される半導体領域10の平坦性が良好に保
てなくなる。第1の層12aの厚みが10nmを超える
と、量子力学的トンネル効果を良好に得ることができな
くなり、バッファ層12の電気的抵抗が増大する。第2
の層12bの厚みは、好ましくは0.5nm〜300n
m即ち5〜3000オングストロ−ムであり、より好ま
しくは10nm〜300nmである。第2の層12bの
厚みが0.5nm即ち5オングストロ−ム未満の場合に
は、第2の層12bの上に形成される一方の第1の層1
1aと第2の層12bの下に形成される他方の第1の層
11aとの間の電気的接続が良好に達成されず、バッフ
ァ層12の電気的抵抗が増大する。第2の層12bの厚
みが300nm即ち3000オングストロ−ムを超えた
場合には、n形半導体領域13の平坦性が良好に保てな
くなる。なお、第2の層の厚みが10nm以上であれば、
発光素子の動作時における第1及び第2の電極間の抵抗
及び電圧が比較的小さくなる。即ち、もし、第2の層の
厚みが10nmよりも薄い時には、第2の層の価電子帯と
伝導帯とに離散的なエネルギー準位が発生し、第2の層
においてキャリアの伝導に関与するエネルギー準位が見
かけ上増大する。この結果、基板と第2の層との間のエ
ネルギバンドの不連続性が比較的大きくなり、発光素子
の動作時の第1及び第2の電極間の抵抗及び電圧が比較
的大きくなる。これに対し、第2の層の厚みが10nm以
上になると、第2の層の価電子帯と伝導帯とにおける離
散的なエネルギー準位の発生が抑制され、第2の層にお
けるキャリアの伝導に関与するエネルギー準位の増大が
抑制される。この結果、基板と第2の層との間のエネル
ギバンドの不連続性の悪化が抑制され、発光素子の動作
時の第1及び第2の電極間の抵抗及び電圧が小さくな
る。図1及び図2の実施形態では、第1の層12aの厚
みが5nm即ち50オングストロ−ムであり、第2の層
12bの厚みが30nm即ち300オングストロ−ムで
あり、バッファ層12の全体の厚みが350nm即ち3
500オングストロ−ムである。
The buffer layer 12 arranged so as to cover the entire one main surface of the substrate 11 includes a plurality of first layers 12a.
And a plurality of second layers 12b are alternately laminated. 1 and 2, for convenience of illustration, the buffer layer 12 is shown as two first layers 12a and two second layers 12b.
1st layer 12a and 10 2nd layers 12b. The first layer 12a contains Si (silicon) as an n-type conductivity determining impurity and has the chemical formula Al x Ga 1-x N, where x is an arbitrary value satisfying 0 <x ≦ 1. It is made of a material that can That is, the first layer 12a is made of AlN (aluminum nitride) or AlGaN.
(Aluminum gallium nitride). In the embodiment of FIGS. 1 and 2, AlN (aluminum nitride) corresponding to the material in which x in the above formula is set to 1 is the first layer 12a.
Is used for. Although AlN of the first layer 12a has an insulating property, in the embodiment, since Si (silicon) as an n-type conductivity determining impurity is contained, the electric resistance is relatively small. Material the second layer 12b are GaN (gallium nitride), or where the formula Al y Ga 1-y N, y can that can be represented by y <x and 0 <y <Any numerical value satisfying 1, Is an extremely thin film of n-type semiconductor. When an n-type semiconductor made of Al y Ga 1-y N is used as the second layer 12b, y is set to 0 <y <0.8 in order to suppress an increase in electric resistance of the second layer 12b. It is desirable to set it to a satisfactory value, that is, larger than 0 and smaller than 0.8. In this embodiment, the second layer 12b is made of GaN so that the electric resistance becomes small. The thickness of the first layer 12a of the buffer layer 12 is preferably 0.5 nm to 10 nm, that is, 5 to 100 angstroms.
The thickness is more preferably 1 nm to 8 nm. First layer 1
If the thickness of 2a is less than 0.5 nm, the buffer layer 12
The flatness of the semiconductor region 10 formed on the upper surface of the substrate cannot be kept good. When the thickness of the first layer 12a exceeds 10 nm, the quantum mechanical tunnel effect cannot be obtained well, and the electrical resistance of the buffer layer 12 increases. Second
The thickness of the layer 12b is preferably 0.5 nm to 300 n.
m, that is, 5 to 3000 angstroms, and more preferably 10 nm to 300 nm. When the thickness of the second layer 12b is less than 0.5 nm, that is, less than 5 angstroms, the one first layer 1 formed on the second layer 12b.
The electrical connection between 1a and the other first layer 11a formed under the second layer 12b is not achieved well, and the electrical resistance of the buffer layer 12 increases. When the thickness of the second layer 12b exceeds 300 nm, that is, 3000 angstroms, the flatness of the n-type semiconductor region 13 cannot be maintained well. If the thickness of the second layer is 10 nm or more,
The resistance and voltage between the first and second electrodes during the operation of the light emitting element are relatively small. That is, if the thickness of the second layer is less than 10 nm, discrete energy levels are generated in the valence band and the conduction band of the second layer, which contributes to the conduction of carriers in the second layer. The energy level that appears is increased apparently. As a result, the energy band discontinuity between the substrate and the second layer becomes relatively large, and the resistance and voltage between the first and second electrodes during the operation of the light emitting element become relatively large. On the other hand, when the thickness of the second layer is 10 nm or more, generation of discrete energy levels in the valence band and the conduction band of the second layer is suppressed, and the conduction of carriers in the second layer is suppressed. The increase in energy levels involved is suppressed. As a result, deterioration of the energy band discontinuity between the substrate and the second layer is suppressed, and the resistance and voltage between the first and second electrodes during operation of the light emitting element are reduced. In the embodiment of FIGS. 1 and 2, the first layer 12a has a thickness of 5 nm or 50 angstroms and the second layer 12b has a thickness of 30 nm or 300 angstroms. Thickness is 350nm, ie 3
It is 500 angstroms.

【0012】次に、第1の層12aがAIN、第2の層
がGaNとされた半導体発光素子の製造方法を説明す
る。図1及び図2に示す1実施形態のバッファ層12
は、周知のMOCVD(Metal Organic Chemical Va
por Deposition)即ち有機金属化学気相成長法によっ
てAlNから成る第1の層12aとGaNから成る第2
の層12bとを繰返して積層することによって形成され
る。即ち、シリコン単結晶の基板11をMOCVD装置
の反応室内に配置し、まず、サーマルアニーリングを施
して表面の酸化膜を除去する。次に、反応室内にTMA
(トリメチルアルミニウム)ガスとNH 3 (アンモニ
ア)ガスとSiH4 (シラン)ガスを約24秒間供給し
て、基板11の一方の主面に厚さ約5nm即ち約50オ
ングストロームのAlN層から成る第1の層12aを形
成する。本実施例では基板11の加熱温度を1120℃
とした後に、TMAガスの流量即ちAlの供給量を約6
3μmol/min、NH3ガスの流量即ちNH3 の供
給量を約0.14mol/min、SiH4 ガスの流量
即ちSiの供給量を約21nmol/minとした。こ
こで、SiH4ガスは第1の層12aの中にn形不純物
としてのSiを導入するためのものである。続いて、基
板11の加熱温度を1120℃とし、TMAガスの供給
を止めてから反応室内にTMG(トリメチルガリウム)
ガスとNH3 (アンモニア)ガスとSiH4 (シラン)
ガスを約85秒間供給して、基板11の一方の主面に形
成された上記AlNから成る第1の層12aの上面に、
厚さ約30nm即ち300オングストロームのn形のG
aNから成る第2の層12bを形成する。本実施例で
は、TMGガスの流量即ちGaの供給量を約63μmo
l/min、NH3 ガスの流量即ちNH3 の供給量を約
0.14mol/min、SiH4 ガスの流量即ちSi
の供給量を約21nmol/minとした。ここで、S
iH4ガスは第2の層12bの中にn形不純物としての
Siを導入するためのものである。本実施例では、上述
のAlNから成る第1の層12aとGaNから成る第2
の層12bの形成を10回繰り返してAlNから成る第
1の層12aとGaNから成る第2の層12bとが交互
に20層積層されたバッファ層12を形成する。勿論A
lNから成る第1の層12a、GaNから成る第2の層
12bをそれぞれ50層等の任意の数に変えることもで
きる。
Next, the first layer 12a is AIN and the second layer is
A method for manufacturing a semiconductor light emitting device in which GaN is used will be described.
It The buffer layer 12 of one embodiment shown in FIGS. 1 and 2.
Is a well-known MOCVD (Metal Organic Chemical Vapor
por Deposition) that is, by metalorganic chemical vapor deposition
The first layer 12a made of AlN and the second layer made of GaN.
Formed by repeatedly stacking layers 12b of
It That is, the silicon single crystal substrate 11 is used for the MOCVD apparatus.
Place it in the reaction chamber and first perform thermal annealing.
Then, the oxide film on the surface is removed. Next, in the reaction chamber, TMA
(Trimethylaluminum) gas and NH 3 (Ammoni
A) Gas and SiHFour Supply (silane) gas for about 24 seconds
The thickness of about 5 nm, that is, about 50 nm, on one main surface of the substrate 11.
Form a first layer 12a of a Ngstrom AlN layer
To achieve. In this embodiment, the heating temperature of the substrate 11 is 1120 ° C.
After that, the flow rate of TMA gas, that is, the supply amount of Al is about 6
3 μmol / min, NH3Gas flow rate, NH3 Companion
Supply amount about 0.14 mol / min, SiHFour Gas flow rate
That is, the supply amount of Si was set to about 21 nmol / min. This
Here, SiHFourThe gas is an n-type impurity in the first layer 12a.
For introducing Si as Then, the group
Supplying TMA gas with heating temperature of plate 11 at 1120 ° C
After stopping, TMG (trimethylgallium) in the reaction chamber
Gas and NH3 (Ammonia) gas and SiHFour (Silane)
The gas is supplied for about 85 seconds to form a gas on one main surface of the substrate 11.
Formed on the upper surface of the first layer 12a made of AlN,
N-type G with a thickness of about 30 nm or 300 Å
A second layer 12b made of aN is formed. In this example
Is about 63 μmo of the flow rate of TMG gas, that is, the supply amount of Ga.
l / min, NH3 Gas flow rate, NH3 Supply of about
0.14 mol / min, SiHFour Gas flow rate, ie Si
Was supplied at about 21 nmol / min. Where S
iHFourThe gas is used as an n-type impurity in the second layer 12b.
It is for introducing Si. In this embodiment, the above
A first layer 12a of AlN and a second layer of GaN
The formation of the layer 12b of AlN is repeated 10 times,
1 layer 12a and second layer 12b made of GaN alternate
Then, the buffer layer 12 having 20 layers is formed. Of course A
The first layer 12a made of 1N and the second layer made of GaN
12b can be changed to any number such as 50 layers
Wear.

【0013】次に、バッファ層12の上面に周知のMO
CVD法によってn形半導体領域13、活性層14及び
p形半導体領域15を順次連続して形成する。即ち、上
面にバッファ層12が形成された基板11をMOCVD
装置の反応室内に配置して、反応室内にまずトリメチル
ガリウムガス即ちTMGガス、NH3(アンモニア)ガ
ス、SiH4 (シラン)ガスを供給してバッファ層12
の上面にn形半導体領域13を形成する。ここで、シラ
ンガスはn形半導体領域13中にn形不純物としてのS
iを導入するためのものである。本実施例ではバッファ
層12が形成された基板11の加熱温度を1040℃と
した後、TMGガスの流量即ちGaの供給量を約4.3
μmol /min、NH3 ガスの流量即ちNH3 の供給量
を約53.6mmol /min、シランガスの流量即ちS
iの供給量を約1.5nmol /minとした。また、本
実施例では、n形半導体領域13の厚みを約0.2μm
とした。従来の一般的発光ダイオードの場合には、n形
半導体領域の厚みが約4.0〜5.0μmであるから、
これに比べて図1の本実施例のn形半導体領域13はか
なり肉薄に形成されている。また、n形半導体領域13
の不純物濃度は約3×1018cm-3であり、基板11の
不純物濃度よりは十分に低い。尚、本実施例によればバ
ッファ層12が介在しているので、1040℃のような
比較的高い温度でn形半導体層13を形成することが可
能になる。
Next, a well-known MO is formed on the upper surface of the buffer layer 12.
The n-type semiconductor region 13, the active layer 14, and the p-type semiconductor region 15 are sequentially formed by the CVD method. That is, the substrate 11 having the buffer layer 12 formed on the upper surface is MOCVD
The buffer layer 12 is placed in the reaction chamber of the apparatus, and trimethylgallium gas, that is, TMG gas, NH 3 (ammonia) gas, and SiH 4 (silane) gas are first supplied into the reaction chamber.
An n-type semiconductor region 13 is formed on the upper surface of the. Here, the silane gas is used as S as an n-type impurity in the n-type semiconductor region 13.
It is for introducing i. In this embodiment, after heating the substrate 11 on which the buffer layer 12 is formed to 1040 ° C., the flow rate of TMG gas, that is, the supply amount of Ga is about 4.3.
μmol / min, the flow rate of NH 3 gas, that is, the supply amount of NH 3 is about 53.6 mmol / min, the flow rate of silane gas, that is, S
The amount of i supplied was about 1.5 nmol / min. Further, in this embodiment, the thickness of the n-type semiconductor region 13 is set to about 0.2 μm.
And In the case of the conventional general light emitting diode, since the thickness of the n-type semiconductor region is about 4.0 to 5.0 μm,
In comparison with this, the n-type semiconductor region 13 of this embodiment in FIG. 1 is formed to be considerably thin. In addition, the n-type semiconductor region 13
Has an impurity concentration of about 3 × 10 18 cm −3 , which is sufficiently lower than the impurity concentration of the substrate 11. According to the present embodiment, since the buffer layer 12 is interposed, the n-type semiconductor layer 13 can be formed at a relatively high temperature such as 1040 ° C.

【0014】続いて、基板11の加熱温度を800℃と
し、反応室内にTMGガス、アンモニアガスに加えてト
リメチルインジウムガス(以下、TMIガスという)と
ビスシクロペンタジェニルマグネシウムガス(以下、C
2 Mgガスという。)を供給してn形半導体領域13
の上面にp形InGaN(窒化インジウム ガリウム)
から成る活性層14を形成する。ここで、Cp2 Mgガ
スは活性層14中にp形導電形の不純物としてのMg
(マグネシウム)を導入するためのものである。本実施
例では、TMGガスの流量を約1.1μmol /min、
NH3ガスの流量を約67mmol /min、TMIガス
の流量即ちInの供給量を約4.5μmol/min、G
p2 Mgガスの流量即ちMgの供給量を約12nmol /
minとした。また、活性層14の厚みは約2nm即ち
20オングストロ−ムとした。なお、活性層14の不純
物濃度は約3×1017cm-3である。
Then, the heating temperature of the substrate 11 is set to 800 ° C., TMG gas and ammonia gas are added to the reaction chamber, and trimethylindium gas (hereinafter, referred to as TMI gas) and biscyclopentaenyl magnesium gas (hereinafter, referred to as C).
It is called p 2 Mg gas. ) Is supplied to the n-type semiconductor region 13
P-type InGaN (Indium gallium nitride) on top of
The active layer 14 of is formed. Here, Cp 2 Mg gas is used as Mg as an impurity of p-type conductivity in the active layer 14.
It is for introducing (magnesium). In this embodiment, the TMG gas flow rate is about 1.1 μmol / min,
The NH 3 gas flow rate is about 67 mmol / min, the TMI gas flow rate, that is, the In supply rate is about 4.5 μmol / min, G
The flow rate of p2 Mg gas, that is, the supply amount of Mg is about 12 nmol /
It was set to min. The thickness of the active layer 14 is about 2 nm, that is, 20 Å. The impurity concentration of the active layer 14 is about 3 × 10 17 cm −3 .

【0015】続いて、基板11の加熱温度を1040℃
とし、反応室内にTMGガス、アンモニアガス及びCp
2 Mgガスを供給して活性層14の上面にp形GaN
(窒化ガリウム)から成るp形半導体領域15を形成す
る。本実施例では、この時のTMGガスの流量を約4.
3μmol /min、アンモニアガスの流量を約53.6
μmol /min、Cp2 Mgガスの流量を約0.12μ
mol /minとした。また、p形半導体領域15の厚み
は約0.2μmとした。なお、p形半導体領域15の不
純物濃度は約3×1018cm-3である。
Subsequently, the heating temperature of the substrate 11 is set to 1040 ° C.
And TMG gas, ammonia gas and Cp in the reaction chamber.
2 Mg gas is supplied to p-type GaN on the upper surface of the active layer 14.
A p-type semiconductor region 15 made of (gallium nitride) is formed. In this embodiment, the flow rate of TMG gas at this time is about 4.
3 μmol / min, flow rate of ammonia gas is about 53.6
μmol / min, Cp 2 Mg gas flow rate about 0.12μ
It was set to mol / min. The thickness of the p-type semiconductor region 15 is about 0.2 μm. The impurity concentration of the p-type semiconductor region 15 is about 3 × 10 18 cm −3 .

【0016】上記のMOCVD成長方法によれば、シリ
コン単結晶から成る基板11の結晶方位を良好に引き継
いでいるバッファ層12を形成することができる。ま
た、バッファ層12の結晶方位に対してn形半導体領域
13、活性層14及びp形半導体領域15の結晶方位を
揃えることができる。
According to the MOCVD growth method described above, it is possible to form the buffer layer 12 in which the crystal orientation of the substrate 11 made of silicon single crystal is favorably inherited. Moreover, the crystal orientations of the n-type semiconductor region 13, the active layer 14, and the p-type semiconductor region 15 can be aligned with the crystal orientation of the buffer layer 12.

【0017】第1の電極としてのアノード電極17は、
例えばニッケルと金を周知の真空蒸着法等によって半導
体基体16の上面即ちp形半導体領域15の上面に付着
させることによって形成し、p形半導体領域15の表面
に低抵抗接触させる。このアノード電極17は図2に示
すように円形の平面形状を有しており、半導体基体16
の上面のほぼ中央に配置されている。半導体基体16の
上面のうち、アノード電極17の形成されていない領域
19は、光取り出し領域として機能する。
The anode electrode 17 as the first electrode is
For example, nickel and gold are formed by adhering to the upper surface of the semiconductor substrate 16, that is, the upper surface of the p-type semiconductor region 15 by a well-known vacuum deposition method or the like, and brought into low resistance contact with the surface of the p-type semiconductor region 15. The anode electrode 17 has a circular plane shape as shown in FIG.
Is located almost in the center of the upper surface of. A region 19 of the upper surface of the semiconductor substrate 16 where the anode electrode 17 is not formed functions as a light extraction region.

【0018】第2の電極としてのカソード電極18は、
n形半導体領域13に形成せずに、例えばチタンとアル
ミニウムを周知の真空蒸着法等によって基板11の下面
全体に形成する。
The cathode electrode 18 as the second electrode is
For example, titanium and aluminum are formed on the entire lower surface of the substrate 11 by the well-known vacuum deposition method or the like, without being formed in the n-type semiconductor region 13.

【0019】図1の青色発光ダイオードを外部装置に取
付ける時には、例えばカソード電極18を回路基板等の
外部電極に対して半田又は導電性接着剤で固着し、アノ
ード電極17を周知のワイヤボンディング方法によって
外部電極に対してワイヤで電気的に接続する。
When the blue light emitting diode shown in FIG. 1 is attached to an external device, for example, the cathode electrode 18 is fixed to an external electrode such as a circuit board with solder or a conductive adhesive, and the anode electrode 17 is formed by a well-known wire bonding method. A wire is electrically connected to the external electrode.

【0020】本実施例の青色発光ダイオードによれば、
次の効果が得られる。 (1) サファイアに比べて著しく低コストであり且つ
加工性も良いシリコンから成る基板11を使用すること
ができるので、材料コスト及び生産コストの削減が可能
である。このため、GaN系発光ダイオードのコスト低
減が可能である。 (2) 基板11の一方の主面に形成された第1の層1
2a及び第2の層12bとの複合層から成るバッファ層
12は、半導体領域10の結晶性及び平坦性の改善に寄
与する。即ち、バッファ層12は、シリコンから成る基
板11の結晶方位を良好に引き継ぐことができる。この
結果、バッファ層12の主面に、n形半導体領域13、
活性層14及びp形半導体領域15からなるGaN系半
導体領域10を結晶方位を揃えて良好に形成することが
できる。このため、GaN系半導体領域10の特性が良
くなり、発光特性も良くなる。 (3) 第1の層12aと第2の層12bが複数積層さ
れて成るバッファ層12を介して半導体領域10を形成
すると、半導体領域10の平坦性が良くなる。即ち、シ
リコンから成る基板11の一方の主面に、もしGaN半
導体層のみによって構成されたバッファ層を形成した場
合、シリコンとGaNとは格子定数の差が大きいため、
このバッファ層の上面に平坦性に優れたGaN系半導体
領域を形成することはできない。また、もし、第1の層
12aのみでバッファ層12を比較的厚く形成すると、
バッファ層の抵抗が大きくなる。また、もし、第1の層
12aのみでバッファ層12を比較的薄く形成すると、
十分なバッファ機能が得られない。これに対し、本実施
例では、基板11とGaN系半導体領域10との間にシ
リコンとの格子定数差が比較的小さいAlNから成る第
1の層12aとGaNから成る第2の層12bとの複合
層からなるバッファ層12が介在しているため、GaN
系半導体領域10の平坦性が良くなる。この結果、Ga
N系半導体領域10の発光特性が良くなる。 (4) アノード電極17とカソード電極18とが対向
配置され、且つ第1の層12aにシリコンがドーピング
されているので、アノード電極17とカソ−ド電極18
と間の抵抗値及び電圧を下げることができ、発光ダイオ
−ドの消費電力を小さくすることが可能になる。 (5) バッファ層12に含まれている複数の第1の層
12aのそれぞれが量子力学的なトンネル効果の生じる
厚さに設定されているので、バッファ層12の抵抗の増
大を抑えることができる。 (6) 基板11とGaN系半導体領域10との熱膨張
係数差に起因する歪みの発生を抑制できる。即ち、シリ
コンの熱膨張係数とGaNの熱膨張係数とは大きく相違
するため、両者を直接に積層すると熱膨張係数差に起因
する歪みが発生し易い。しかし、本実施例の第1の層1
2aと第2の層12bとの複合層から成るバッファ層1
2の熱膨張係数は基板11の熱膨張係数とGaN系半導
体領域10の熱膨張係数との中間値を有する。このた
め、このバッファ層12によって基板11とGaN半導
体領域10との熱膨張係数の差に起因する歪みの発生を
抑制することができる。 (7) 第2の層12bの厚みが比較的厚い30nmで
あるので、基板11のエネルギ−バンドと第2の層12
bのエネルギ−バンドとの不連続性が改善され、動作時
におけるアノ−ド電極19とカソ−ド電極18との間の
抵抗値及び電圧が低くなる。 (8) 従来のサファイア基板を使用した発光素子に比
べてカソ−ド電極18の形成が容易になる。即ち、従来
のサファイア基板を使用した発光素子の場合は、図1及
び図2のp形半導体領域15及び活性層14に相当する
ものの一部を除去してn形半導体領域13の一部を露出
させ、この露出したn形半導体領域13にカソ−ド電極
を接続することが必要になった。このため、従来の発光
素子は、カソ−ド電極が形成しにくいという欠点、及び
カソ−ド電極を形成するためにn形半導体領域の面積が
大きくなるという欠点があった。図1及び図2の発光素
子は上記欠点を有さない。 (9) シリコン基板11の主面11aの結晶方位を
(111)ジャスト面としたので、半導体領域10にお
けるステップが少なくなり、発光効率が高くなる。
According to the blue light emitting diode of this embodiment,
The following effects are obtained. (1) Since the substrate 11 made of silicon, which is significantly lower in cost than sapphire and has good workability, can be used, the material cost and the production cost can be reduced. Therefore, the cost of the GaN-based light emitting diode can be reduced. (2) First layer 1 formed on one main surface of the substrate 11
The buffer layer 12 made of a composite layer of 2a and the second layer 12b contributes to improvement of crystallinity and flatness of the semiconductor region 10. That is, the buffer layer 12 can favorably take over the crystal orientation of the substrate 11 made of silicon. As a result, on the main surface of the buffer layer 12, the n-type semiconductor region 13,
The GaN-based semiconductor region 10 including the active layer 14 and the p-type semiconductor region 15 can be favorably formed with the crystal orientations aligned. Therefore, the characteristics of the GaN-based semiconductor region 10 are improved and the emission characteristics are also improved. (3) When the semiconductor region 10 is formed via the buffer layer 12 formed by stacking a plurality of first layers 12a and second layers 12b, the semiconductor region 10 has improved flatness. That is, if a buffer layer composed of only a GaN semiconductor layer is formed on one main surface of the substrate 11 made of silicon, the difference in lattice constant between silicon and GaN is large,
A GaN-based semiconductor region having excellent flatness cannot be formed on the upper surface of this buffer layer. Further, if the buffer layer 12 is formed relatively thick only with the first layer 12a,
The resistance of the buffer layer increases. Further, if the buffer layer 12 is formed relatively thin with only the first layer 12a,
Not enough buffer function can be obtained. On the other hand, in the present embodiment, between the substrate 11 and the GaN-based semiconductor region 10, the first layer 12a made of AlN and the second layer 12b made of GaN have a relatively small lattice constant difference from silicon. Since the buffer layer 12 composed of the composite layer is interposed, GaN
The flatness of the system semiconductor region 10 is improved. As a result, Ga
The light emission characteristics of the N-based semiconductor region 10 are improved. (4) Since the anode electrode 17 and the cathode electrode 18 are arranged opposite to each other and the first layer 12a is doped with silicon, the anode electrode 17 and the cathode electrode 18 are
The resistance value and voltage between and can be lowered, and the power consumption of the light emitting diode can be reduced. (5) Since each of the plurality of first layers 12a included in the buffer layer 12 is set to have a thickness that causes a quantum mechanical tunnel effect, an increase in the resistance of the buffer layer 12 can be suppressed. . (6) It is possible to suppress the occurrence of strain due to the difference in thermal expansion coefficient between the substrate 11 and the GaN-based semiconductor region 10. That is, since the coefficient of thermal expansion of silicon and the coefficient of thermal expansion of GaN are significantly different, if the both are directly laminated, distortion due to the difference in coefficient of thermal expansion is likely to occur. However, the first layer 1 of this embodiment
Buffer layer 1 comprising a composite layer of 2a and second layer 12b
The coefficient of thermal expansion of 2 has an intermediate value between the coefficient of thermal expansion of the substrate 11 and the coefficient of thermal expansion of the GaN-based semiconductor region 10. Therefore, the buffer layer 12 can suppress the occurrence of strain due to the difference in thermal expansion coefficient between the substrate 11 and the GaN semiconductor region 10. (7) Since the second layer 12b has a relatively large thickness of 30 nm, the energy band of the substrate 11 and the second layer 12 are
The discontinuity with the energy band of b is improved, and the resistance value and voltage between the anode electrode 19 and the cathode electrode 18 during operation are reduced. (8) The cathode electrode 18 can be formed more easily than the conventional light emitting device using the sapphire substrate. That is, in the case of a light emitting device using a conventional sapphire substrate, parts of those corresponding to the p-type semiconductor region 15 and the active layer 14 of FIGS. 1 and 2 are removed to expose a part of the n-type semiconductor region 13. Then, it becomes necessary to connect the cathode electrode to the exposed n-type semiconductor region 13. Therefore, the conventional light emitting device has a drawback that the cathode electrode is difficult to form, and that the area of the n-type semiconductor region is large because the cathode electrode is formed. The light emitting device of FIGS. 1 and 2 does not have the above drawbacks. (9) Since the crystal orientation of the main surface 11a of the silicon substrate 11 is the (111) just plane, the number of steps in the semiconductor region 10 is reduced and the luminous efficiency is increased.

【0021】[0021]

【第2の実施形態】次に、図3を参照して第2の実施形
態の半導体装置を説明する。但し、図3において図1と
実質的に同一の部分には同一の符号を付してその説明を
省略する。
Second Embodiment Next, a semiconductor device according to a second embodiment will be described with reference to FIG. However, in FIG. 3, parts that are substantially the same as those in FIG. 1 are assigned the same reference numerals and explanations thereof are omitted.

【0022】図3の半導体装置は、図1に示した発光ダ
イオ−ドのシリコン基板11に別の半導体素子としての
トランジスタ20を設けたものである。トランジスタ2
0は素子分離用のP形半導体領域21の中に形成された
コレクタ領域Cとベ−ス領域Bとエミッタ領域Eとから
成る。このように、発光ダイオ−ドとトランジスタとを
複合化すると、これ等を含む回路装置の小型化及び低コ
スト化を図ることができる。
In the semiconductor device shown in FIG. 3, a transistor 20 as another semiconductor element is provided on the silicon substrate 11 of the light emitting diode shown in FIG. Transistor 2
0 consists of a collector region C, a base region B and an emitter region E formed in a P-type semiconductor region 21 for element isolation. In this way, by combining the light emitting diode and the transistor, it is possible to reduce the size and cost of the circuit device including them.

【0023】[0023]

【変形例】本発明は上述の実施形態に限定されるもので
なく、例えば次の変形が可能なものである。 (1) 基板11を単結晶シリコン以外の多結晶シリコ
ン又はSiC等のシリコン化合物とすることができる。 (2) 半導体基体16の各層の導電形を実施例と逆に
することができる。 (3) n形半導体領域13、活性層14及びp形半導
体領15のそれぞれを、複数の半導体領域の組み合せで
構成することができる。また、n形半導体領域13を省
いてバッファ層12の上にGaInNから成る活性層1
4を直接に接触させることができる。これにより、肉厚
のAlGaNクラッド層を介在させて活性層14を形成
する場合に比較して活性層14に加わる引っ張り応力が
緩和される。このため、活性層14の結晶性が良好とな
り、発光素子の発光特性が更に良好に得られる。 (4) アノ−ド電極17の下にオ−ミックコンタクト
のためのP+形半導体領域を設けることができる。 (5) アノ−ド電極17を透明電極とすることができ
る。 (6) バッファ層12の第2の層12bの数を第1の
層12aよりも1層多くして基板11と第1の層12a
との間に第2の層12bを配置することができる。 (7) 第1の層12a及び第2の層12bは、これら
の機能を阻害しない範囲で不純物を含むものであっても
よい。
[Modification] The present invention is not limited to the above-described embodiment, and the following modifications are possible. (1) The substrate 11 can be made of polycrystalline silicon other than single crystal silicon or a silicon compound such as SiC. (2) The conductivity type of each layer of the semiconductor substrate 16 can be reversed from that of the embodiment. (3) Each of the n-type semiconductor region 13, the active layer 14, and the p-type semiconductor region 15 can be formed by combining a plurality of semiconductor regions. The active layer 1 made of GaInN is formed on the buffer layer 12 by omitting the n-type semiconductor region 13.
4 can be contacted directly. As a result, the tensile stress applied to the active layer 14 is relaxed as compared with the case where the active layer 14 is formed with a thick AlGaN cladding layer interposed. Therefore, the crystallinity of the active layer 14 is improved, and the light emitting characteristics of the light emitting element are further improved. (4) A P + type semiconductor region for ohmic contact can be provided under the anode electrode 17. (5) The anode electrode 17 can be a transparent electrode. (6) The number of the second layers 12b of the buffer layer 12 is increased by one more than that of the first layers 12a so that the substrate 11 and the first layers 12a are formed.
A second layer 12b can be placed between and. (7) The first layer 12a and the second layer 12b may contain impurities as long as they do not hinder these functions.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第1の実施形態に従うの発光ダイオー
ドを示す中央縦断面図である。
FIG. 1 is a central longitudinal sectional view showing a light emitting diode according to a first embodiment of the present invention.

【図2】図1の発光ダイオードの斜視図である。FIG. 2 is a perspective view of the light emitting diode of FIG.

【図3】本発明の第2の実施形態の半導体装置を示す断
面図である。
FIG. 3 is a sectional view showing a semiconductor device according to a second embodiment of the present invention.

【符号の説明】[Explanation of symbols]

10 GaN系半導体領域 11 シリコン単結晶から成る基板 12 バッファ層 12a 第1の層 12b 成る第2の層 13 n形半導体領域 14 活性層 15 p形半導体領域 16 基体 18 アノード電極 19 カソード電極 10 GaN-based semiconductor region 11 Substrate made of silicon single crystal 12 buffer layers 12a first layer 12b second layer 13 n-type semiconductor region 14 Active layer 15 p-type semiconductor region 16 base 18 Anode electrode 19 Cathode electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 杢 哲次 埼玉県新座市北野三丁目6番3号 サンケ ン電気株式会社内 (72)発明者 江川 孝志 愛知県名古屋市昭和区御器所町(番地な し) 名古屋工業大学内 (72)発明者 石川 博康 愛知県名古屋市昭和区御器所町(番地な し) 名古屋工業大学内 (72)発明者 神保 孝志 愛知県名古屋市昭和区御器所町(番地な し) 名古屋工業大学内 Fターム(参考) 5F041 AA24 CA40 CA46 CA57 CA65   ─────────────────────────────────────────────────── ─── Continued front page    (72) Inventor Tetsuji Mochi             Sanke, 3-6 Kitano, Niiza City, Saitama Prefecture             N Denki Co., Ltd. (72) Inventor Takashi Egawa             Gokisho-cho (Showa-ku, Nagoya, Aichi Prefecture)             Shi) Inside Nagoya Institute of Technology (72) Inventor Hiroyasu Ishikawa             Gokisho-cho (Showa-ku, Nagoya, Aichi Prefecture)             Shi) Inside Nagoya Institute of Technology (72) Inventor Takashi Jimbo             Gokisho-cho (Showa-ku, Nagoya, Aichi Prefecture)             Shi) Inside Nagoya Institute of Technology F-term (reference) 5F041 AA24 CA40 CA46 CA57 CA65

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 窒化ガリウム系化合物半導体を有する半
導体発光素子であって、 不純物を含むシリコン又はシリコン化合物から成り、且
つ低い抵抗率を有している基板と、 前記基板の一方の主面上に配置され、AlxGa1-x
(但し、xは0<x≦1を満足する数値である。)から
成り且つ不純物としてシリコンを含む第1の層とGaN
又はAlyGa1-yN(但し、yはy<x及び0<y<1
を満足する数値である。)から成る第2の層との複合層
から成っているバッファ層と、 発光機能を得るために前記バッファ層の上に配置された
複数の窒化ガリウム系化合物層を含んでいる半導体領域
と、 前記半導体領域の表面上に配置された第1の電極と、 前記基板の他方の主面に配置された第2の電極とを備え
ていることを特徴とする半導体発光素子。
1. A semiconductor light-emitting device having a gallium nitride-based compound semiconductor, comprising a substrate made of silicon or a silicon compound containing impurities and having a low resistivity, and a substrate on one main surface of the substrate. Placed, Al x Ga 1-x N
(Where x is a numerical value satisfying 0 <x ≦ 1) and GaN and the first layer containing silicon as an impurity.
Or Al y Ga 1-y N (where y is y <x and 0 <y <1
Is a numerical value that satisfies. A buffer layer consisting of a composite layer with a second layer consisting of a), a semiconductor region containing a plurality of gallium nitride-based compound layers arranged on the buffer layer to obtain a light emitting function, A semiconductor light emitting device comprising: a first electrode arranged on a surface of a semiconductor region; and a second electrode arranged on the other main surface of the substrate.
【請求項2】 前記第2の層はn形不純物としてシリコ
ンを含むことを特徴とする請求項1記載の半導体発光素
子。
2. The semiconductor light emitting device according to claim 1, wherein the second layer contains silicon as an n-type impurity.
【請求項3】 前記半導体領域は、 前記バッファ層上に配置された窒化ガリウム系化合物か
ら成る第1の導電形の第1の半導体領域と、 前記第1の半導体領域の上に配置された活性層と、 前記活性層の上に配置された窒化ガリウム系化合物から
成り且つ前記第1の導電形と反対の第2の導電形を有して
いる第2の半導体領域とを備えていることを特徴とする
請求項1又は2記載の半導体発光素子。
3. The semiconductor region includes a first semiconductor region of a first conductivity type formed of a gallium nitride-based compound, which is disposed on the buffer layer, and an active region disposed on the first semiconductor region. A layer, and a second semiconductor region comprising a gallium nitride-based compound disposed on the active layer and having a second conductivity type opposite to the first conductivity type. The semiconductor light emitting device according to claim 1 or 2, which is characterized.
【請求項4】 前記半導体領域は、 前記バッファ層の上に接触しているGaInNから成る
活性層と、 前記活性層の上に配置された窒化ガリウム系化合物から
成り且つp形不純物を含んでいる第2の半導体領域とを
備えていることを特徴とする請求項1又は2記載の半導
体発光素子。
4. The semiconductor region comprises an active layer of GaInN in contact with the buffer layer, a gallium nitride based compound disposed on the active layer, and contains p-type impurities. The semiconductor light emitting device according to claim 1, further comprising a second semiconductor region.
【請求項5】 前記バッファ層は、AlxGa1-xNから
成り且つ不純物としてシリコンを含む複数の第1の層
と、GaN層又はAlyGa1-yNから成る複数の第2の
層とを有し、前記第1の層と前記第2の層)とが交互に
積層されていることを特徴とする請求項1又は2又は3
又4は記載の半導体発光素子。
5. The buffer layer comprises a plurality of first layers made of Al x Ga 1-x N and containing silicon as an impurity, and a plurality of second layers made of a GaN layer or Al y Ga 1-y N. Layer, and the first layer and the second layer) are alternately laminated.
Further, 4 is the semiconductor light emitting device described.
JP2001309881A 2001-10-05 2001-10-05 Semiconductor light emitting device Expired - Lifetime JP4041906B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001309881A JP4041906B2 (en) 2001-10-05 2001-10-05 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001309881A JP4041906B2 (en) 2001-10-05 2001-10-05 Semiconductor light emitting device

Publications (2)

Publication Number Publication Date
JP2003115606A true JP2003115606A (en) 2003-04-18
JP4041906B2 JP4041906B2 (en) 2008-02-06

Family

ID=19128958

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001309881A Expired - Lifetime JP4041906B2 (en) 2001-10-05 2001-10-05 Semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP4041906B2 (en)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013019302A2 (en) * 2011-08-02 2013-02-07 Bridgelux, Inc. N-type gallium-nitride layer having multiple conductive intervening layers
JP2014222684A (en) * 2013-05-13 2014-11-27 サンケン電気株式会社 Semiconductor light-emitting element
CN114695611A (en) * 2022-05-31 2022-07-01 江西兆驰半导体有限公司 Epitaxial wafer structure of GaN-based light emitting diode and preparation method thereof

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2013019302A2 (en) * 2011-08-02 2013-02-07 Bridgelux, Inc. N-type gallium-nitride layer having multiple conductive intervening layers
WO2013019302A3 (en) * 2011-08-02 2013-04-11 Bridgelux, Inc. N-type gallium-nitride layer having multiple conductive intervening layers
CN103460410A (en) * 2011-08-02 2013-12-18 东芝技术中心有限公司 N-type gallium-nitride layer having multiple conductive intervening layers
US9012939B2 (en) 2011-08-02 2015-04-21 Kabushiki Kaisha Toshiba N-type gallium-nitride layer having multiple conductive intervening layers
TWI499079B (en) * 2011-08-02 2015-09-01 Toshiba Kk N-type gallium-nitride layer having multiple conductive intervening layers
JP2014222684A (en) * 2013-05-13 2014-11-27 サンケン電気株式会社 Semiconductor light-emitting element
CN114695611A (en) * 2022-05-31 2022-07-01 江西兆驰半导体有限公司 Epitaxial wafer structure of GaN-based light emitting diode and preparation method thereof

Also Published As

Publication number Publication date
JP4041906B2 (en) 2008-02-06

Similar Documents

Publication Publication Date Title
US6979844B2 (en) Light-emitting semiconductor device and method of fabrication
JP4168284B2 (en) Nitride semiconductor devices
JP3952210B2 (en) Nitride-based semiconductor device and manufacturing method thereof
JP4210823B2 (en) Shiyaki barrier diode and manufacturing method thereof
JP4119501B2 (en) Semiconductor light emitting device
JP2014199935A (en) Semiconductor stacked body, method for manufacturing the same, and semiconductor element
JP4058595B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP3940933B2 (en) Nitride semiconductor device
US8039362B2 (en) Method for fabricating light emitting device
JP2005183930A (en) Semiconductor light emitting element and its manufacturing method
JP3718329B2 (en) GaN compound semiconductor light emitting device
JP2001313421A (en) Semiconductor light-emitting element and its manufacturing method
JP3705637B2 (en) Group 3 nitride semiconductor light emitting device and method of manufacturing the same
JP3981797B2 (en) Semiconductor light emitting device
JP4058592B2 (en) Semiconductor light emitting device and manufacturing method thereof
JP4041908B2 (en) Manufacturing method of semiconductor light emitting device
JP4058593B2 (en) Semiconductor light emitting device
JP4041906B2 (en) Semiconductor light emitting device
JP4058594B2 (en) Semiconductor light emitting device
JP2003142729A (en) Semiconductor light emitting element
JP4153673B2 (en) Manufacturing method of semiconductor device
JP2001274457A (en) Semiconductor light emitting element
JP2004193498A (en) Semiconductor light-emitting element and manufacturing method therefor
JP2002246644A (en) Light emitting element and manufacturing method thereof
JPH11284226A (en) Semiconductor light emitting element

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20040928

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20041004

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20041008

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20041112

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070409

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070418

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070618

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070629

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070725

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070914

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20071010

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20071025

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20101122

Year of fee payment: 3

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111122

Year of fee payment: 4

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121122

Year of fee payment: 5

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131122

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

R360 Written notification for declining of transfer of rights

Free format text: JAPANESE INTERMEDIATE CODE: R360

R370 Written measure of declining of transfer procedure

Free format text: JAPANESE INTERMEDIATE CODE: R370

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313117

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350