JP2003108066A - Active matrix type display device and its driving method - Google Patents

Active matrix type display device and its driving method

Info

Publication number
JP2003108066A
JP2003108066A JP2001301739A JP2001301739A JP2003108066A JP 2003108066 A JP2003108066 A JP 2003108066A JP 2001301739 A JP2001301739 A JP 2001301739A JP 2001301739 A JP2001301739 A JP 2001301739A JP 2003108066 A JP2003108066 A JP 2003108066A
Authority
JP
Japan
Prior art keywords
current
signal line
transistor
source signal
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2001301739A
Other languages
Japanese (ja)
Other versions
JP5470668B2 (en
Inventor
Hitoshi Tsuge
仁志 柘植
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001301739A priority Critical patent/JP5470668B2/en
Publication of JP2003108066A publication Critical patent/JP2003108066A/en
Application granted granted Critical
Publication of JP5470668B2 publication Critical patent/JP5470668B2/en
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To reduce display irregularity due to dullness in current waveforms caused by a stray capacitance of a source signal line of a current driven active matrix type display device. SOLUTION: The value of a current which flows in a source signal line 420 is increased in order to make electric charges accumulated in a stray capacitance correspond to display gradation quickly. To accomplish the above, the channel size of a driving transistor 421 of each pixel is varied for a case in which the transistor is connected to the source signal line and for a case in which the transistor is connected to a display element. In other words, a load is connected to a display element 427 in parallel in order to shunt the current which flows in the source signal line or in order that a current source is connected to the display element in parallel so that a sum of the current value that is required for the display element and the current value of the current source flows in the source signal line.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、有機電界発光素子
など、電流量により階調表示を行う表示装置に関するも
のである。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a display device, such as an organic electroluminescence device, which performs gradation display by the amount of current.

【0002】[0002]

【従来の技術】有機発光素子は、自発光素子であるた
め、液晶表示装置で必要とされるバックライトが不要で
あり、視野角が広いなどの利点から、次世代表示装置と
して期待されている。
2. Description of the Related Art Organic light emitting elements are self-luminous elements, and therefore, do not require a backlight, which is required in liquid crystal display devices, and have a wide viewing angle. Therefore, they are expected as next-generation display devices. .

【0003】[0003]

【発明が解決しようとする課題】有機発光素子のよう
に、素子の発光強度と素子に印加される電界が比例関係
とならず、素子の発光強度と素子を流れる電流密度が比
例関係にあるため、素子の膜厚のばらつき及び入力信号
値のばらつきに対し、発光強度のばらつきは電流制御に
より階調表示を行う方が小さくすることができる。
Unlike the organic light emitting device, the light emitting intensity of the device and the electric field applied to the device are not in a proportional relationship, but the light emitting intensity of the device and a current density flowing through the device are in a proportional relationship. In contrast to variations in element film thickness and variations in input signal value, variations in emission intensity can be reduced by performing gradation display by current control.

【0004】半導体層を有するトランジスタを用いたア
クティブマトリクス型表示装置の例を図50に示す。各
画素は79に示すように、複数のトランジスタ(スイッ
チング素子)73と蓄積容量74ならびに有機発光素子
72からなる。
FIG. 50 shows an example of an active matrix type display device using a transistor having a semiconductor layer. As shown at 79, each pixel includes a plurality of transistors (switching elements) 73, a storage capacitor 74, and an organic light emitting element 72.

【0005】トランジスタ73は1フレームのうち行選
択期間(期間A)にはゲートドライバ70からの出力に
より73a及び73bのトランジスタを導通させ、73
dのトランジスタは非導通状態とする。非選択期間(期
間B)には、逆に73dのトランジスタを導通状態と
し、73a及び73bのトランジスタを非導通状態とす
る。
The transistor 73 turns on the transistors 73a and 73b by the output from the gate driver 70 during the row selection period (period A) of one frame, and 73
The transistor of d is made non-conductive. In the non-selection period (period B), the transistor 73d is turned on and the transistors 73a and 73b are turned off.

【0006】この操作により期間Aにおいて、ソースド
ライバ71から出力される電流値に応じて、トランジス
タ73cを流れる電流量が決められ、トランジスタ73
cのソースドレイン間電流とゲート電圧の関係からゲー
ト電圧が決まり、ゲート電圧に応じた電荷が蓄積容量7
4に蓄積される。期間Bでは期間Aで蓄積された電荷量
に応じて、トランジスタ73cのゲート電圧が設定され
るため、期間Aでトランジスタ73cに流れた電流と同
一の電流が期間Bにおいてもトランジスタ73cを流
れ、トランジスタ73dを通じて、有機発光素子72を
発光させる。ソース信号線の電流量に応じ、蓄積容量7
4の電荷量が変わり、有機発光素子72の発光強度が変
化する。
By this operation, in the period A, the amount of current flowing through the transistor 73c is determined according to the current value output from the source driver 71, and the transistor 73
The gate voltage is determined from the relationship between the source-drain current of c and the gate voltage, and the charge corresponding to the gate voltage is stored in the storage capacitor 7.
Accumulated in 4. In the period B, the gate voltage of the transistor 73c is set in accordance with the amount of charge accumulated in the period A; therefore, the same current as the current flowing in the transistor 73c in the period A also flows in the transistor 73c in the period B, The organic light emitting device 72 emits light through 73d. Depending on the amount of current in the source signal line, the storage capacity 7
The charge amount of 4 changes, and the emission intensity of the organic light emitting element 72 changes.

【0007】表示パターンとして、あるソース信号線
に、点灯、非点灯の順に電流を流した場合と、非点灯、
非点灯の順に電流を流した場合で、非点灯時画素の輝度
が異なることがわかった。点灯、非点灯の順の場合、非
点灯画素は点灯時の輝度を1、非点灯時の輝度を0とす
ると、0.5程度点灯した。また、一度点灯信号を流し
た後、残りの同一フレーム期間内で非点灯信号を流し続
けた場合、非点灯画素の輝度は0.5から徐々に減少
し、フレーム周波数が60Hz、表示行数が220行の
場合、6から7行目より輝度は0となることがわかっ
た。
As a display pattern, when a current is applied to a certain source signal line in the order of lighting and non-lighting,
It was found that the luminance of the non-illuminated pixels was different when the current was applied in the non-illuminated order. In the order of lighting and non-lighting, the non-lighting pixel was lit about 0.5 when the brightness when lighting was 1 and the brightness when non-lighting was 0. Further, when the non-lighting signal is continuously flowed within the same frame period after the lighting signal is once flowed, the brightness of the non-lighting pixel is gradually decreased from 0.5, the frame frequency is 60 Hz, and the number of display rows is In the case of the 220th row, it was found that the luminance was 0 from the 6th to 7th rows.

【0008】一方、非点灯の後に点灯信号を流した場合
は、点灯輝度ははじめ0.8であったが、3行目より輝
度1で表示できた。
On the other hand, when the lighting signal was sent after the non-lighting, the lighting luminance was 0.8 at the beginning, but the luminance 1 was displayed from the third row.

【0009】このことは、ソースドライバの出力は表示
画素に応じて、電流値を変化させているが、各画素へ供
給される電流波形が、ソース信号線の配線抵抗および浮
遊容量によりなまり、所望の電流値が各画素へ蓄積容量
74の電荷として蓄えられていないことを示す。つま
り、所望の電流値を書き込む能力が小さいことがわかっ
た。
This means that the output of the source driver changes the current value according to the display pixel, but the current waveform supplied to each pixel is blunted by the wiring resistance and the stray capacitance of the source signal line, which is desirable. Indicates that the current value of is not stored in each pixel as the charge of the storage capacitor 74. That is, it was found that the ability to write a desired current value was small.

【0010】特に、電流値小から電流値大への変化に比
べ、電流値大から電流値小への変化は2倍程度かかるこ
とがわかった。
In particular, it has been found that the change from the large current value to the small current value takes about twice as much as the change from the small current value to the large current value.

【0011】フレーム周波数を遅くし、1行ごとの書き
込み時間を多く取ることで、波形なまりの影響が小さく
なり、上記課題が改善することを確認した。
It was confirmed that the influence of waveform rounding is reduced and the above problems are improved by slowing down the frame frequency and increasing the writing time for each row.

【0012】フレーム周波数を遅くすると、トランジス
タ73のオフ特性が悪い場合、蓄積容量74の電荷量は
トランジスタ73のリークにより変化し、その上、有機
発光素子72の電流量も変化することで、フリッカが発
生する。
When the frame frequency is slowed, if the off characteristic of the transistor 73 is poor, the charge amount of the storage capacitor 74 changes due to the leakage of the transistor 73, and the current amount of the organic light emitting element 72 also changes, so that flicker occurs. Occurs.

【0013】従って、フリッカのない表示を得るために
は、電流波形のなまりを低減し、1つ前に表示される画
素に流す電流値によらず、所望の電流値が選択期間内に
流れるようにする必要がある。
Therefore, in order to obtain a display without flicker, the rounding of the current waveform is reduced so that a desired current value flows within the selection period regardless of the current value passed through the pixel displayed immediately before. Need to

【0014】[0014]

【課題を解決するための手段】上記課題を解決するため
に、本発明のアクティブマトリクス型表示装置は、ソー
ス信号線に所定の電圧を印加する手段と、所定の電流量
を流す手段と、ソース信号線に前記電圧印加手段、前記
電流を流す手段とを切りかえる切り替え手段を具備し、
映像信号の変化によりソース信号線に流れる電流量変化
を早くしたことを特徴とする。
In order to solve the above-mentioned problems, an active matrix type display device of the present invention comprises a means for applying a predetermined voltage to a source signal line, a means for supplying a predetermined amount of current, and a source. A switching means for switching between the voltage applying means and the current flowing means on the signal line;
The feature is that the change in the amount of current flowing through the source signal line is accelerated by the change in the video signal.

【0015】[0015]

【発明の実施の形態】以下、本発明の実施の形態につい
て、図面を参照しながら説明を行う。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings.

【0016】(実施の形態1)図2は本発明の第1の実
施の形態における1つのソース信号線につながる2画素
分の有機発光素子の駆動回路を示した図である。
(Embodiment 1) FIG. 2 is a diagram showing a drive circuit of an organic light emitting element for two pixels connected to one source signal line in the first embodiment of the present invention.

【0017】本発明では、表示階調に応じた所望の電流
を流す電流源10と、所定の電圧を印加するための電圧
源18を設け、電源切り替え手段19によりソース信号
線に入力する電源を切り替えられるようにしたことが特
徴である。
In the present invention, the current source 10 for supplying a desired current according to the display gradation and the voltage source 18 for applying a predetermined voltage are provided, and the power source switching means 19 supplies a power source to the source signal line. The feature is that it can be switched.

【0018】携帯電話およびモニターなどの表示部の各
画素の大きさは横100μm、縦250μm程度であ
り、100カンデラ/平方メートルの輝度を得るための
ソース信号線に必要な電流値は、表示色及び外部量子効
率により異なるが、およそ1μA程度である。
The size of each pixel in the display section of a mobile phone, a monitor and the like is about 100 μm in width and 250 μm in length, and the current value required for the source signal line to obtain a brightness of 100 candela / square meter is Although it depends on the external quantum efficiency, it is about 1 μA.

【0019】EL素子16に対して1μAを流すにはソ
ースドライバ側で電源切り替え手段19は電流源10を
選択し、電流源10は流れる電流値を1μAとする。
To flow 1 μA to the EL element 16, the power source switching means 19 selects the current source 10 on the source driver side, and the current source 10 sets the flowing current value to 1 μA.

【0020】選択行ではゲート信号線(1)12にトラ
ンジスタ17が導通する信号、ゲート信号線(2)13
には非導通の信号を印加し、非選択行では逆にゲート信
号線(1)12に非導通信号、ゲート信号線(2)13
に導通信号を印加する。
In the selected row, the gate signal line (1) 12 is a signal for making the transistor 17 conductive, and the gate signal line (2) 13
A non-conduction signal is applied to the gate signal line (1) 12 and the non-conduction signal is applied to the gate signal line (2) 13 in the non-selected row.
A conduction signal is applied to.

【0021】これにより、選択行(この例では1行目と
する)においては、ソース信号線11の電流がトランジ
スタ17b、17cを通じて画素内部に流れる。画素内
の電流経路はトランジスタ17aを通してEL電源線1
5aとつながっているのみであるため、トランジスタ1
7aにも1μAの電流が流れ、蓄積容量14aにはこの
時のゲート電圧分の電荷が蓄積される。非選択期間にな
ると、トランジスタ17dが導通し、トランジスタ17
b、17cは非導通となるため、選択期間で蓄積容量1
4aに蓄積された電荷に基づいてトランジスタ17aに
流れる電流が規定され、EL素子16aに1μAの電流
が流れる。
As a result, in the selected row (the first row in this example), the current of the source signal line 11 flows inside the pixel through the transistors 17b and 17c. The current path in the pixel is the EL power supply line 1 through the transistor 17a.
Since it is only connected to 5a, transistor 1
A current of 1 μA also flows through 7a, and the charge for the gate voltage at this time is stored in the storage capacitor 14a. In the non-selection period, the transistor 17d becomes conductive and the transistor 17d
Since b and 17c are non-conductive, the storage capacitor 1
The current flowing in the transistor 17a is defined based on the charge accumulated in 4a, and a current of 1 μA flows in the EL element 16a.

【0022】このことからEL素子16aに所望の電流
値(例えば1μA)を流すには選択期間において、トラ
ンジスタ17aが所望の電流値を流すようなゲート電圧
を与えるよう蓄積容量14aに電荷を蓄えさせる必要が
ある。
Therefore, in order to flow a desired current value (for example, 1 μA) to the EL element 16a, electric charges are stored in the storage capacitor 14a so that the transistor 17a gives a gate voltage that allows a desired current value to flow during the selection period. There is a need.

【0023】しかしながら、ソース信号線11に浮遊容
量20が存在すると、ソース信号線11の配線抵抗と浮
遊容量20の時定数で決まる波形のなまりが観測され
る。電流値により階調表示を行う場合、この波形なまり
はソース信号線に流れる電流値によっても異なり、電流
値が小さいほど立ち上がり、立ち下がりに時間がかか
る。例えば、配線容量が100pF、配線抵抗が500
オームの時、電流源10の電流値を変化させた時にソー
ス信号線の電流値及び接点1001の電流値が0.24
μAから40nAへ変化するのに必要な時間は300μ
秒、40nAから0.24μAへ変化するのに必要な時
間は250μ秒であった。
However, when the stray capacitance 20 is present on the source signal line 11, a rounding of the waveform determined by the wiring resistance of the source signal line 11 and the time constant of the stray capacitance 20 is observed. When gradation display is performed by the current value, this waveform rounding also varies depending on the current value flowing in the source signal line, and the smaller the current value, the longer it takes to rise and fall. For example, the wiring capacitance is 100 pF and the wiring resistance is 500.
When it is ohm, the current value of the source signal line and the current value of the contact 1001 are 0.24 when the current value of the current source 10 is changed.
The time required to change from μA to 40nA is 300μ
Second, the time required to change from 40 nA to 0.24 μA was 250 μsec.

【0024】低電流領域では単位時間あたりの電荷の移
動量が少ないため、浮遊容量20にたまった電荷を充放
電することが難しいのである。
In the low current region, the amount of charge movement per unit time is small, so that it is difficult to charge and discharge the charge accumulated in the stray capacitance 20.

【0025】例えば、図51に示すように、ゲート信号
線(1)12のオン期間を64μ秒、256μ秒と変化
させた時、256μ秒では入力電流に対し、ほぼ同一の
出力電流が得られたのに対し、64μ秒においては、低
電流(0.7μA以下)を中心に、入力に対し、出力電
流が異なることがわかった。
For example, as shown in FIG. 51, when the ON period of the gate signal line (1) 12 is changed to 64 μsec and 256 μsec, almost the same output current as the input current is obtained at 256 μsec. On the other hand, it was found that at 64 μs, the output current was different from the input, centering on the low current (0.7 μA or less).

【0026】このため、従来の電流による階調表示方法
では、1水平走査期間の最小時間は300μ秒必要であ
る。これでは、携帯電話のように走査線数が220本の
場合、1フレームは10Hz程度で駆動させる必要があ
り、トランジスタ17のオフ特性によっては、蓄積容量
14の電荷量が変化し、EL素子16に流れる電流が変
化することによるフリッカが発生する。
Therefore, in the conventional gradation display method using current, the minimum time for one horizontal scanning period is 300 μsec. In this case, when the number of scanning lines is 220 as in a mobile phone, one frame needs to be driven at about 10 Hz, and the charge amount of the storage capacitor 14 changes depending on the off characteristic of the transistor 17, and the EL element 16 Flicker occurs due to a change in the current flowing through.

【0027】また、ソース信号線に電圧値を印加する場
合には、電圧値によらずソース信号線の配線抵抗と浮遊
容量20の時定数のみで決まるため、接点1001の電
圧値は1μ秒程度と電流源10により接点1001の電
流値に対応する電圧値を決める時に比べ高速である。
When a voltage value is applied to the source signal line, the voltage value at the contact 1001 is about 1 μsec because it is determined only by the wiring resistance of the source signal line and the time constant of the stray capacitance 20 regardless of the voltage value. It is faster than when the voltage value corresponding to the current value of the contact 1001 is determined by the current source 10.

【0028】そこで1水平走査期間を短くするために、
本発明では電流波形の変化において、低電流(黒表示)
から高電流(白表示)へ変化する時の方が、高電流(白
表示)から低電流(黒表示)へ変化する時よりもはやい
ということを利用しようと考えた。
Therefore, in order to shorten one horizontal scanning period,
In the present invention, when the current waveform changes, a low current (black display)
It was thought that we should take advantage of the fact that the change from high current (white display) to high current (white display) is lower than the change from low current (black display).

【0029】図3(a)に示すように、1水平走査期間
の初めに電源切り替え手段19を電圧源18側に切り替
え、この電圧源18を用いて、ソース信号線22aの電
圧を黒信号電流値が流れている状態と同じ電圧にする
(ディスチャージ電圧印加期間24)。次に、電源切り
替え手段19を電流源10側に切り替え、この電流源1
0により映像信号に応じた所望の電流値をソース信号線
22aに流す(映像信号電流印加期間25)。
As shown in FIG. 3A, the power source switching means 19 is switched to the voltage source 18 side at the beginning of one horizontal scanning period, and the voltage of the source signal line 22a is changed to the black signal current by using this voltage source 18. The voltage is set to the same voltage as the value is flowing (discharge voltage application period 24). Next, the power source switching means 19 is switched to the current source 10 side, and the current source 1
When 0, a desired current value according to the video signal is passed through the source signal line 22a (video signal current application period 25).

【0030】図4に入力電流に対する出力電流の電圧印
加期間依存性を示す。入力電流が1μAの時は電圧印加
時間によらず、出力もほぼ1μAである。入力電流が4
0nAと小さい場合(黒表示を想定)、電圧印加期間が
ないと出力は0.65μA、4μ秒以上で0.38μA
であり、4μ秒以上にしても出力に影響はない。従っ
て、電流表示期間を長くしたいことから、ディスチャー
ジ電圧印加期間24は最大でも4μ秒あればよく、望ま
しくは0.5μ秒から3μ秒あれば、ソース信号線が黒
の電圧値になる。また、映像信号電流印加期間25も黒
表示から所望の電流になるための時間は、最も時間のか
かる黒表示から白表示に250μ秒程度であり、中間調
表示においても前記白表示から黒表示に変化する時間よ
りも短く270μ秒程度であることから、1水平走査期
間は270μ秒程度で済み、従来の300μ秒に比べて
90%短縮でき、低フリッカの表示が可能となった。
FIG. 4 shows the voltage application period dependency of the output current with respect to the input current. When the input current is 1 μA, the output is almost 1 μA regardless of the voltage application time. Input current is 4
When it is as small as 0 nA (assuming black display), the output is 0.65 μA without voltage application period and 0.38 μA for 4 μs or more.
Therefore, the output is not affected even if the time is 4 μsec or more. Therefore, since it is desired to lengthen the current display period, the discharge voltage application period 24 may be 4 μsec at the maximum, and preferably 0.5 μsec to 3 μsec, and the source signal line has a black voltage value. Also, in the video signal current application period 25, the time required to change from black display to a desired current is about 250 μsec from black display to white display, which takes the longest time, and in the halftone display, the white display changes to the black display. Since it is shorter than the changing time and is about 270 μsec, one horizontal scanning period is about 270 μsec, which is 90% shorter than the conventional 300 μsec, and low flicker display is possible.

【0031】更に、ディスチャージ電圧印加期間24に
おいて、0.01カンデラ/平方メートル以下の輝度と
なるような、ソース電圧を印加することで、黒表示時の
輝度を低下させ、黒がしまる映像を表示することができ
る。例えば、EL電源線15から供給される電圧に近い
電圧をソース信号線11に印加すればよい。電流駆動時
においてソース信号線11にEL電源電圧に近い電圧を
与えるには、微小電流(数nA)の供給が必要であり、
数nA電流でのソース信号線電圧の規定にはこれまで述
べたように数百μ秒から1m秒かかるため、困難であ
る。このように、本発明における電圧挿入は、短時間で
黒表示を行うために有効である。
Further, during the discharge voltage application period 24, by applying a source voltage such that the brightness becomes 0.01 candela / square meter or less, the brightness at the time of black display is lowered, and an image in which black is displayed is displayed. can do. For example, a voltage close to the voltage supplied from the EL power supply line 15 may be applied to the source signal line 11. To supply a voltage close to the EL power supply voltage to the source signal line 11 during current driving, it is necessary to supply a minute current (several nA),
It is difficult to specify the source signal line voltage at a current of several nA because it takes several hundreds of microseconds to 1 millisecond as described above. As described above, the voltage insertion in the present invention is effective for displaying black in a short time.

【0032】なお、ある行(N行:Nは自然数)から次
の行(M行:MはNでない自然数)へ走査行が移る際
に、全ての行が非選択となる期間が存在する場合には、
図3(b)に示すように、ゲート制御信号がアクティブ
(全ての行が非選択状態)の時に、黒表示になる電圧値
を印加し、選択期間には選択行に対応する映像信号電流
をいれてもよいし、更に図3(c)に示すように、黒電
圧印加期間は全行非選択状態と、1行選択期間の一部に
またがってもよい。
When there is a period in which all the rows are unselected when the scanning row moves from a certain row (N rows: N is a natural number) to the next row (M rows: M is a natural number which is not N) Has
As shown in FIG. 3B, when the gate control signal is active (all rows are in a non-selected state), a voltage value for displaying black is applied, and the video signal current corresponding to the selected row is applied during the selection period. Alternatively, as shown in FIG. 3C, the black voltage application period may extend over the non-selected state of all rows and a part of the one-row selection period.

【0033】黒電圧印加は、ソース信号線11の浮遊容
量20に黒状態まで電荷を充電することが目的であるた
め、ソース信号線11につながる画素トランジスタが非
導通状態であっても、導通状態であっても問題はない。
Since the purpose of applying the black voltage is to charge the floating capacitance 20 of the source signal line 11 to the black state, even if the pixel transistor connected to the source signal line 11 is in the non-conductive state, it is in the conductive state. But there is no problem.

【0034】本来の階調表示に必要な電流書き込み時間
を長くするため、全行非選択期間が存在する場合、電圧
印加期間は、全行非選択期間を含むようにすることがよ
い。
In order to lengthen the current writing time required for the original gradation display, when the all-row non-selection period exists, the voltage application period preferably includes the all-row non-selection period.

【0035】また、電圧印加期間にソース信号線11に
印加する電圧は必ずしも黒を表示する電圧でなくてもよ
いが、電流源10により、所定の電流値に対応する電圧
値まで変化させるのに、白表示に比べ黒表示の方が時間
がかかるため、電圧源18の電圧値は白信号時電圧と黒
信号時電圧の中間値より黒信号電圧値側の値であること
が望ましい。
Further, the voltage applied to the source signal line 11 during the voltage application period does not necessarily have to be a voltage for displaying black, but it can be changed to a voltage value corresponding to a predetermined current value by the current source 10. Since the black display takes longer than the white display, the voltage value of the voltage source 18 is preferably a value on the black signal voltage value side of the intermediate value between the white signal voltage and the black signal voltage.

【0036】(実施の形態2)実施の形態1において、
ディスチャージ電圧印加期間24を設け、黒信号を表示
する電圧を印加することで、ソース信号線が黒を示す電
流に容易に変化できるようにした。
(Second Embodiment) In the first embodiment,
By providing the discharge voltage application period 24 and applying the voltage for displaying the black signal, the source signal line can be easily changed to a current showing black.

【0037】これにより、黒および黒付近の階調は電圧
変化量が小さくなったため、1水平走査期間が200μ
秒から230μ秒で表示可能であった。また、白表示時
は電流量が最大であるため、ソース信号線11に存在す
る浮遊容量20の電荷の放電速度が速く、変化量が大き
いにもかかわらず1水平走査期間が180μ秒程度で、
表示可能であった。一方で、白と黒の中間付近より黒よ
りの階調は、電流量も白表示時の半分以下なので、浮遊
容量20の電荷放電速度が半分となるため1水平期間が
250μ秒程度と最もかかる。
As a result, the amount of voltage change in black and the gradation in the vicinity of black becomes small, so that one horizontal scanning period is 200 μm.
It was possible to display in seconds to 230 μs. In addition, since the amount of current is maximum during white display, the discharge speed of the electric charges of the stray capacitances 20 existing in the source signal line 11 is fast, and one horizontal scanning period is about 180 μsec, despite a large change amount.
It was possible to display. On the other hand, since the amount of current is less than half of that in the case of displaying white, the gray scale from black is higher than that between the middle of white and black, and the charge discharge speed of the floating capacitance 20 is halved. Therefore, one horizontal period takes about 250 μsec. .

【0038】そこで、ディスチャージ電圧印加期間24
において、黒信号を表示する電圧を印加するのではな
く、次に表示する映像信号の階調に応じて、数段階の異
なる電圧を印加することを考えた。
Therefore, the discharge voltage application period 24
In the above, it was considered that instead of applying the voltage for displaying the black signal, the voltage of several different levels is applied according to the gradation of the video signal to be displayed next.

【0039】これを実現するための、本発明の表示装置
のソースドライバ71の内部ブロックを図5に示す。階
調データ検出手段52により入力映像信号の階調を検出
し、その検出結果により、ソース信号用電流源53に流
れる電流量を制御すると同時に、複数の電圧源54aか
ら54cのうちの1つを選択する。また、水平同期信号
によって電圧印加期間制御部51の出力を変化させ、電
圧印加期間と電流印加期間を制御する。
FIG. 5 shows an internal block of the source driver 71 of the display device of the present invention for realizing this. The gradation data detecting means 52 detects the gradation of the input video signal, and controls the amount of current flowing through the source signal current source 53 based on the detection result, and at the same time, controls one of the plurality of voltage sources 54a to 54c. select. Further, the output of the voltage application period control unit 51 is changed by the horizontal synchronization signal to control the voltage application period and the current application period.

【0040】図2において、ソース信号線11から信号
を画素に書き込む場合、トランジスタ17b、17cが
導通状態、トランジスタ17dが非導通状態であること
からこの時の1画素分の等価回路を図6(a)に示す。
In FIG. 2, when a signal is written to the pixel from the source signal line 11, the transistors 17b and 17c are in the conductive state and the transistor 17d is in the non-conductive state. Therefore, an equivalent circuit for one pixel at this time is shown in FIG. Shown in a).

【0041】電流源125によって所定の電流Iをソー
ス信号線124に流す場合、トランジスタ121にも電
流量がIの電流が流れる。図6(a)でわかるように、
トランジスタ121のソースまたはドレインとゲートは
同一電位となるため、トランジスタ121のゲート電圧
とドレイン電流が図6(b)に示すような関係にある場
合、ソース信号線124の電位は、電流値により変化す
る。
When a predetermined current I is passed through the source signal line 124 by the current source 125, a current having a current amount I also flows through the transistor 121. As can be seen in FIG. 6 (a),
Since the source or drain and the gate of the transistor 121 have the same potential, when the gate voltage and the drain current of the transistor 121 have a relationship as shown in FIG. 6B, the potential of the source signal line 124 changes depending on the current value. To do.

【0042】例えば、ソース信号線124に流れる電流
がI1からI2に変化する場合、ソース信号線124の
電位はVdd−V1からVdd−V2に変化する。ま
た、電流がI1からI3に変化する場合についても同様
である。
For example, when the current flowing through the source signal line 124 changes from I1 to I2, the potential of the source signal line 124 changes from Vdd-V1 to Vdd-V2. The same applies when the current changes from I1 to I3.

【0043】電流値変化に要する時間は図6(c)に示
すように、変化後の電流値により異なり、I1からI2
へは126の実線で示すようにt4−t1時間かかり、
127の点線で示すようにI1からI3へはt3−t1
時間かかり、電流値が小さいほど変化に時間がかかるこ
とがわかる。これは、ソース信号線124にある浮遊容
量123の充放電を低電流を用いて行うと、時間がかか
るためである。
As shown in FIG. 6 (c), the time required for changing the current value varies depending on the changed current value.
Takes t4-t1 hours as shown by the solid line at 126,
As shown by the dotted line 127, t1-t1 from I1 to I3
It can be seen that it takes time, and the smaller the current value, the longer the change takes. This is because it takes time to charge and discharge the floating capacitance 123 in the source signal line 124 using a low current.

【0044】そこで、低電流領域(黒に近い階調)では
変化に時間がかかることを考慮し、表示階調ごともしく
は複数の表示階調ごとに異なる電圧値を印加するように
して、変化量を少なくし、書き込み時間の短縮を図っ
た。
Therefore, considering that it takes time to change in the low current region (gradient close to black), a different voltage value is applied for each display gradation or for each of a plurality of display gradations. To reduce the writing time.

【0045】例えば、16階調表示の場合は階調1、
2、4に対応する電圧を準備し、階調1では対応する電
圧を電圧印加期間に印加し、階調2、3では階調2に対
応する電圧を印加し、階調4以上の場合では階調4に対
応する電圧を印加することで、書き込みに必要な時間、
特に時間がかかった低電流領域での書き込み時間が短縮
でき、1水平走査期間は表示階調によらず220μ秒あ
ればよい。
For example, in the case of 16 gradation display, gradation 1
Voltages corresponding to 2 and 4 are prepared, a corresponding voltage is applied in the voltage application period in the gradation 1, a voltage corresponding to the gradation 2 is applied in the gradations 2 and 3, and a gradation 4 or more is applied. By applying the voltage corresponding to gradation 4, the time required for writing,
In particular, the writing time in the low current region, which takes a long time, can be shortened, and one horizontal scanning period may be 220 μsec regardless of the display gradation.

【0046】他の階調数の場合でも同様に、図5の複数
の電圧源で印加する電圧値はそれぞれ、階調表現に必要
な最大電圧値と最小電圧値から電圧源54の数で等間隔
に割り振った電圧値よりも、低電流領域よりに、電圧値
を設定する方がよい。
Similarly for other gradation numbers, the voltage values applied by the plurality of voltage sources in FIG. 5 are equal to the number of voltage sources 54 from the maximum voltage value and the minimum voltage value required for gradation expression, respectively. It is better to set the voltage value in the low current region than in the voltage value assigned to the interval.

【0047】また、用意する電源数はソース信号線12
4の取り得る電圧振幅にもよるが、ソースドライバの回
路規模増大と、電源数増加による画質改善の兼ね合いか
ら多くても5つ程度が望ましい。
The number of power supplies to be prepared is the source signal line 12
Although it depends on the voltage amplitude that 4 can take, about 5 is preferable at the maximum in consideration of the increase in the circuit scale of the source driver and the improvement in image quality due to the increase in the number of power sources.

【0048】(実施の形態3)電流により階調制御を行
う表示デバイスとして、有機発光素子が挙げられる。有
機発光素子を用いたマルチカラー表示装置を実現する方
法のひとつとして、赤色発光素子、緑色発光素子、青色
発光素子を並べてマルチカラー化する方法がある。
(Embodiment 3) An organic light emitting element can be mentioned as a display device which controls gradation by current. As one of methods for realizing a multi-color display device using an organic light emitting element, there is a method of arranging a red light emitting element, a green light emitting element, and a blue light emitting element side by side to form a multi color display.

【0049】発光色ごとに発光効率および、有機層中の
キャリアの移動度、電極から有機層へのエネルギー差が
異なることから、電流と輝度、電圧と輝度、電流と電圧
の関係は発光色ごとに異なる。例えば、図52(a)に
示すように、同一電圧値に対して、輝度が異なり、その
結果、発光開始電圧も素子GがV1に対し、素子RがV
2と異なる値をとる。また、図52(b)に示すように
発光開始電流も異なる。
Since the emission efficiency, the mobility of carriers in the organic layer, and the energy difference from the electrode to the organic layer are different for each emission color, the relationship between the current and the luminance, the voltage and the luminance, and the current and the voltage is different for each emission color. Different to For example, as shown in FIG. 52A, the brightness is different for the same voltage value, and as a result, the light emission start voltage is V1 for the element G and V for the element R.
Takes a value different from 2. Further, the emission start current is also different as shown in FIG.

【0050】実施の形態1においては電圧印加期間での
電圧値は1種類であった。この形態において、図52に
示す2種類の素子GとRで構成された表示装置に同一電
圧値で電圧印加を行うと、素子Rの黒表示電流値である
J2に対応する電圧を全てのソース信号線に印加した場
合、素子Gにつながるソース信号線では黒表示に対応す
る電位とならず、最も時間のかかる黒表示に対し、ソー
ス信号線の電位を変化させる必要が出てくる。逆に、J
1に対応する電圧をソース信号線に印加した場合、素子
Rに対しては、黒表示電圧値よりも高い電圧値が印加さ
れ、電圧印加期間が存在しない場合に比べ、ソース信号
の電圧振幅が大きくなるという問題がある。
In the first embodiment, there is one type of voltage value during the voltage application period. In this mode, when voltage is applied at the same voltage value to the display device including the two types of elements G and R shown in FIG. When applied to the signal line, the source signal line connected to the element G does not have a potential corresponding to black display, and it becomes necessary to change the potential of the source signal line for black display, which takes the longest time. Conversely, J
When the voltage corresponding to 1 is applied to the source signal line, a voltage value higher than the black display voltage value is applied to the element R, and the voltage amplitude of the source signal is smaller than that in the case where the voltage application period does not exist. There is a problem of getting bigger.

【0051】そこで、ソース信号線により発光開始電流
値が異なる素子が形成されている場合、少なくとも発光
開始電流値が異なる素子が形成されたソース信号線ごと
に、異なる電圧源を設け、黒信号電圧を調整できるよう
にすればよい。図52のR、G素子で形成された表示装
置の場合は、図7の構成での電圧源54を2つ用意し、
素子Rが並ぶソース信号線と素子Gが並ぶソース信号線
でそれぞれ異なる電圧源を設ける。
Therefore, when an element having a different emission start current value is formed by the source signal line, a different voltage source is provided at least for each source signal line on which an element having a different emission start current value is formed, and the black signal voltage is increased. Can be adjusted. In the case of the display device formed by the R and G elements of FIG. 52, two voltage sources 54 having the configuration of FIG. 7 are prepared,
Different voltage sources are provided for the source signal line in which the element R is arranged and the source signal line in which the element G is arranged.

【0052】また、更に書き込み時間を短縮するために
は、実施の形態2で行ったようにそれぞれの信号線に対
し、更に複数の電圧源を用意し、階調に応じて印加電圧
値を変化させればよい。
In order to further shorten the writing time, a plurality of voltage sources are prepared for each signal line as in the second embodiment, and the applied voltage value is changed according to the gradation. You can do it.

【0053】(実施の形態4)フレーム周波数が早くな
ればなるほど1水平走査期間が短くなるため、周波数が
早い場合は、実施の形態2で実施した複数の電圧源の電
圧値は書き込みに時間がかかる黒表示付近に対応する電
圧値を中心に用意する。一方、フレーム周波数をゆっく
りとすると、電圧変化に要する時間を長く取れることか
ら、電圧値の取り方を白表示側にシフトさせてもよい。
これにより、白表示時の輝度を向上させることが可能で
あり、コントラストの向上につながる。
(Embodiment 4) As the frame frequency becomes faster, one horizontal scanning period becomes shorter. Therefore, when the frequency is faster, it takes time to write the voltage values of the plurality of voltage sources implemented in the second embodiment. The voltage value corresponding to the vicinity of the black display is prepared. On the other hand, when the frame frequency is slowed down, the time required for the voltage change can be lengthened, so that the voltage value may be shifted to the white display side.
As a result, it is possible to improve the brightness during white display, which leads to an improvement in contrast.

【0054】携帯情報端末など、低電力駆動が要求され
る表示装置では、図8に示すボタン184操作時には全
画面を表示するが、待ち受け時などボタン184が長時
間操作されない場合には、一部分のみ表示を行うパーシ
ャル表示モードにして低電力化を図ることもある。この
パーシャル表示モード時には表示ライン数が少なくなる
ためフレーム周波数を下げることもでき、全画面表示時
と異なる発振周波数を用いて回路を動作させることが可
能である。
In a display device such as a portable information terminal which is required to be driven with low power, the entire screen is displayed when the button 184 shown in FIG. 8 is operated, but when the button 184 is not operated for a long time such as in standby, only a part of the screen is displayed. A partial display mode for displaying may be used to reduce power consumption. Since the number of display lines is reduced in the partial display mode, the frame frequency can be lowered, and the circuit can be operated using an oscillation frequency different from that in full screen display.

【0055】図9に複数の発振器と切り替え回路、分周
回路を持ち、複数フレーム周波数に対応した表示装置の
コントローラ、ソースドライバ部のブロック図を示す。
階調表示はメモリ86から読み出されたデータを階調制
御部87で電流源90の制御もしくは選択によりセレク
タ88を介してソース信号線に出力することで行う。印
加電圧の電圧値は電圧制御手段85と電圧発生部89に
より決められ、更に電圧制御手段85は発振周波数検出
手段83の出力を受け、周波数により電圧値を変更する
ことが可能である。これにより、フレーム周波数の違い
により電圧印加期間の複数の電圧源の電圧値を変更し、
最適な階調表示を行うことが可能となる。
FIG. 9 shows a block diagram of a controller and a source driver section of a display device having a plurality of oscillators, a switching circuit, and a frequency dividing circuit, and corresponding to a plurality of frame frequencies.
The gradation display is performed by outputting the data read from the memory 86 to the source signal line via the selector 88 by controlling or selecting the current source 90 by the gradation control unit 87. The voltage value of the applied voltage is determined by the voltage control means 85 and the voltage generation section 89, and the voltage control means 85 can receive the output of the oscillation frequency detection means 83 and change the voltage value according to the frequency. This changes the voltage value of multiple voltage sources during the voltage application period depending on the difference in frame frequency,
It is possible to perform optimum gradation display.

【0056】携帯情報端末の他にも、例えばテレビとし
て用いた場合、映像信号送信方式が異なると、フレーム
レートも異なる。両方式に対応した表示装置を作成する
場合、図10に示したテレビにおいて、映像信号処理回
路44により送信方式を検出し、複数の電圧源の電圧値
の組み合わせを変化させることで、最適な階調表示を行
うことが可能である。
In addition to the portable information terminal, when it is used as, for example, a television, the frame rate is different when the video signal transmission system is different. When creating a display device compatible with both systems, in the television shown in FIG. 10, the video signal processing circuit 44 detects the transmission system and changes the combination of the voltage values of the plurality of voltage sources to obtain the optimum floor. It is possible to display the key.

【0057】(実施の形態5)実施の形態1で行った黒
電圧印加は、図2のトランジスタ17aの電流対電圧特
性を用いて、黒表示時の電流値に対応する電圧値を印加
していた。しかし、同一電流に対する電圧値がロット
間、基板の位置により変化する可能性があるため、最適
な黒電圧値を印加するためには表示装置ごとに入力電圧
値を調整する必要がある。
(Fifth Embodiment) In the black voltage application performed in the first embodiment, the voltage value corresponding to the current value during black display is applied by using the current-voltage characteristic of the transistor 17a in FIG. It was However, since the voltage value for the same current may change between lots depending on the position of the substrate, it is necessary to adjust the input voltage value for each display device in order to apply the optimum black voltage value.

【0058】表示装置ごとに調整することは製造工程を
複雑にするため、望ましくない。そこで、電圧値のばら
つきが、ロット間にくらべ、表示装置内の画素間では小
さいことから、少なくとも表示装置内に1つのテスト用
トランジスタを作成し、トランジスタに黒表示時の電流
を流した時に必要なトランジスタのゲート電圧を検出
し、その結果に応じた電圧値をソース信号線に印加する
ことを考えた。回路構成を図11に示す。
Adjustment for each display device complicates the manufacturing process and is not desirable. Therefore, since the variation in voltage value is smaller between pixels in the display device than between lots, it is necessary when at least one test transistor is created in the display device and a current for black display is applied to the transistor. It was considered to detect the gate voltage of various transistors and apply a voltage value corresponding to the result to the source signal line. The circuit configuration is shown in FIG.

【0059】ソース信号線100には黒信号を表す電流
値を流す。この時、トランジスタ98のドレインにも同
一電流値が流れ、接点99と、EL電源線96との電位
差を電圧検出手段91で検出し、その検出結果を電圧発
生手段92に入力し、図2の電圧源18に対応する電圧
値を変化させる。セレクタ93により電圧印加期間と電
流期間を制御する。
A current value representing a black signal is passed through the source signal line 100. At this time, the same current value also flows through the drain of the transistor 98, the potential difference between the contact 99 and the EL power supply line 96 is detected by the voltage detection means 91, and the detection result is input to the voltage generation means 92, and the result of FIG. The voltage value corresponding to the voltage source 18 is changed. The voltage application period and the current period are controlled by the selector 93.

【0060】この方法では、駆動トランジスタの電流対
電圧特性がロット間でばらついても常に黒表示の電圧を
印加させることができるため、トランジスタの作成ばら
つきによる黒浮きを防止することが可能である。
According to this method, the black display voltage can be always applied even if the current-voltage characteristics of the driving transistor vary from lot to lot, and therefore it is possible to prevent black floating due to variations in transistor fabrication.

【0061】なお、ソース信号線100に様々な階調に
対応する電流値を流すことで、その時の電圧を電圧検出
手段91で検出でき、電圧発生手段92及びセレクタ9
3を用いてソース信号線に印加することが可能であるこ
とから、本発明は必ずしも黒信号印加時のみに限定され
るものではなく、一般にある階調に対応する電圧を印加
する場合にも適応可能である。
By supplying current values corresponding to various gradations to the source signal line 100, the voltage at that time can be detected by the voltage detecting means 91, and the voltage generating means 92 and the selector 9 can be detected.
3 can be applied to the source signal line, the present invention is not necessarily limited to the case of applying the black signal, and is generally applicable to the case of applying a voltage corresponding to a certain gradation. It is possible.

【0062】(実施の形態6)ソース信号の電流値の変
化は、変化後の電流値が大きくなるほど早くなる。図6
(c)に示すように、電流I1からI2もしくはI3に
変化する場合、電流値が大きいI3への変化の方が短時
間で変化できる。これは電流源125によりソース信号
線の浮遊容量123の電荷を引き抜きもしくは蓄積する
ことで電流値を変化させることから、たくさんの電荷を
流すことが可能な高電流領域の方が早く変化できるため
である。
(Embodiment 6) The current value of the source signal changes faster as the changed current value increases. Figure 6
As shown in (c), when the current I1 changes to I2 or I3, the change to I3 having a larger current value can change in a shorter time. This is because the current value is changed by extracting or accumulating the electric charge of the stray capacitance 123 of the source signal line by the electric current source 125, so that the high electric current region where a large amount of electric charge can flow can change faster. is there.

【0063】そこで、電流をたくさん流すと波形の立ち
上がり時間が短くなることを利用して、図12に示す1
水平走査期間の内の初めからある期間133まで、表示
階調に対する所定の電流値の3倍以上10倍以下の電流
値を流す。その後の期間135において所定の電流値を
流す。これにより、従来は131(点線)のように電流
値が変化したのに対し、132(実線)のように立ち上
がりを早くすることができる。これにより、書き込み時
間が短縮し、1水平走査期間134を短くすることが可
能となり、230μ秒で書き込みが可能となった。この
方法は、実施の形態1から5と異なって電圧源、電圧発
生部、セレクタが不要になるため、回路規模が小さいソ
ースドライバを実現することができる。
Therefore, by utilizing the fact that the rising time of the waveform is shortened when a large amount of current is passed,
From the beginning of the horizontal scanning period to a certain period 133, a current value that is 3 times or more and 10 times or less the predetermined current value for the display gradation is supplied. In the subsequent period 135, a predetermined current value is passed. As a result, the current value changes as in 131 (dotted line) in the related art, but the rise can be accelerated as in 132 (solid line). As a result, the writing time can be shortened, the one horizontal scanning period 134 can be shortened, and the writing can be performed in 230 μsec. Unlike the first to fifth embodiments, this method does not require a voltage source, a voltage generator, and a selector, so that a source driver having a small circuit scale can be realized.

【0064】黒表示時は電流を3から10倍すると書き
込み速度を早くすることが可能であるが、電流が増加す
ると輝度が大きくなるため、電流値を10倍にした場
合、黒浮きが発生する場合がある。また、前走査期間で
のソース電流値に比べ、次の走査期間でのソース電流値
が小さくなる場合、輝度が高くなるため、書き込み速度
が速くなっても、コントラストが低下する問題が出る恐
れがある。
At the time of black display, the writing speed can be increased by multiplying the current by 3 to 10; however, the brightness increases as the current increases. Therefore, when the current value is multiplied by 10, black floating occurs. There are cases. In addition, when the source current value in the next scanning period is smaller than the source current value in the previous scanning period, the luminance is high, and thus there is a possibility that the contrast is deteriorated even if the writing speed is increased. is there.

【0065】そこで、図13に示すように、1水平走査
期間の初めに実施の形態1から5と同様に黒信号電圧挿
入期間144を設け、その後、3倍以上10倍以下の電
流値を流す期間145、階調に応じた電流値を流す期間
146を設ける。
Therefore, as shown in FIG. 13, a black signal voltage insertion period 144 is provided at the beginning of one horizontal scanning period as in the first to fifth embodiments, and then a current value of 3 times or more and 10 times or less is supplied. A period 145 and a period 146 in which a current value corresponding to gray scale is supplied are provided.

【0066】電流値が小さい場合から大きい場合に変化
する時、3倍以上10倍以下の電流値を流す期間145
aにより、従来の立ち上がり141(点線)に比べ、1
42(実線)に示すように早く変化することができる。
When the current value changes from a small value to a large value, a period 145 in which a current value of 3 times or more and 10 times or less flows
By a, compared with the conventional rising 141 (dotted line), 1
It can change rapidly as shown by 42 (solid line).

【0067】電流値が大きい場合から小さい場合に変化
する時、黒信号電圧挿入期間144により瞬時(少なく
とも4μ秒以内)で黒状態に変化することができるた
め、立ち下がりも早く変化させることが可能となる。
When the current value changes from a large value to a small value, the black signal voltage insertion period 144 can instantly change to a black state (at least within 4 μsec), so that the fall can be changed quickly. Becomes

【0068】このような波形を実現するための回路構成
を図7に示す。実施の形態1とほぼ同一構成で実現可能
であり、水平走査期間の中で階調データ検出手段52の
出力を変化させることで、所定電流の3倍以上10倍以
下の期間と、所定電流値を流す期間を作ることができ
る。これにより、1水平走査期間が150μ秒で走査す
ることが可能となった。
A circuit configuration for realizing such a waveform is shown in FIG. This can be realized with almost the same configuration as that of the first embodiment, and by changing the output of the gradation data detecting means 52 in the horizontal scanning period, a period of 3 times to 10 times the predetermined current and a predetermined current value are obtained. You can make a period to flush. As a result, it becomes possible to scan in one horizontal scanning period of 150 μsec.

【0069】(実施の形態7)実施の形態6により、例
えば走査線数が220本の表示装置であれば、フレーム
周波数が30Hzで動作可能となった。これにより、フ
リッカの少ない表示が可能となった。しかし、テレビの
ようにフレーム周波数が60Hzのものに適用させる場
合、書き込み不足による黒表示時の輝度増大、白表示時
の輝度低下が発生する。
(Embodiment 7) According to Embodiment 6, for example, a display device having 220 scanning lines can operate at a frame frequency of 30 Hz. This has made it possible to display with less flicker. However, when it is applied to a television with a frame frequency of 60 Hz, insufficient brightness causes an increase in brightness during black display and a decrease in brightness during white display.

【0070】さらに、書き込み時間を早くするための方
法として図14、図15に示す方法を考えた。図15に
示すように、1水平走査期間の初めにソース信号線に階
調に応じた電圧値を印加する(電圧値に応じた階調表示
114)。この時の電圧変化の速度はソース信号線の配
線抵抗と、浮遊容量から決まる時定数により決まるた
め、2μ秒以下である。図2の画素構成において、この
ままEL素子16に電流を流そうとすると、トランジス
タ17aもしくは17eのゲート電圧とドレイン電流の
関係が画素ごとに変化した場合に、電流値が変化量と同
じだけ変化し、EL素子16の輝度が変化することで表
示むらが発生する。そこで、残りの期間115に、ソー
ス信号線に電流値に応じた電流を流すことで、トランジ
スタ17aもしくは17eのゲート電圧を、所定のドレ
イン電流が流れるように変化させる。これにより、トラ
ンジスタの電流電圧特性のばらつきを補正し、表示むら
のない表示装置を実現する。
Further, as a method for shortening the writing time, the method shown in FIGS. 14 and 15 was considered. As shown in FIG. 15, a voltage value according to gradation is applied to the source signal line at the beginning of one horizontal scanning period (gradation display 114 according to voltage value). The speed of voltage change at this time is 2 μsec or less because it is determined by the wiring resistance of the source signal line and the time constant determined by the stray capacitance. In the pixel configuration of FIG. 2, if a current is allowed to flow through the EL element 16 as it is, when the relationship between the gate voltage and the drain current of the transistor 17a or 17e changes for each pixel, the current value changes by the same amount as the change amount. The display unevenness occurs due to the change in the brightness of the EL element 16. Therefore, in the remaining period 115, a current corresponding to the current value is supplied to the source signal line, so that the gate voltage of the transistor 17a or 17e is changed so that a predetermined drain current flows. As a result, variations in current-voltage characteristics of the transistors are corrected, and a display device without display unevenness is realized.

【0071】この時の回路構成が図14であり、ソース
信号線ごとに設けられた階調データ検出手段52によ
り、ソース信号用電流源53、電圧源104を制御し、
階調ごとに電流量または電圧値を変化させる。これによ
り、114、115の期間で表示階調ごとに電圧、電流
値を変化させ、さらに、ソース信号用電流源53と電圧
源104のどちらをソース信号線とつなげるかを決める
切り替え手段106を水平同期信号により制御される電
圧印加期間制御部51により制御することで、水平走査
期間113内で期間114と期間115の長さを可変さ
せることができる。
The circuit configuration at this time is shown in FIG. 14, in which the source data current source 53 and the voltage source 104 are controlled by the gradation data detection means 52 provided for each source signal line.
The current amount or voltage value is changed for each gradation. As a result, the voltage and current values are changed for each display gradation in the period of 114 and 115, and the switching means 106 that determines which of the source signal current source 53 and the voltage source 104 is connected to the source signal line is horizontal. By controlling the voltage application period control unit 51 controlled by the synchronization signal, the lengths of the periods 114 and 115 in the horizontal scanning period 113 can be varied.

【0072】書き込み時間においても電流に応じて階調
表示を行う期間で電流が変化する量は、せいぜいトラン
ジスタの電流電圧特性のばらつきの範囲内であるため、
50μ秒程度で済む。
Even in the writing time, the amount of change in the current during the gradation display depending on the current is within the range of the variation of the current-voltage characteristics of the transistor at most.
It takes about 50 μs.

【0073】電圧印加期間は多くても3μ秒あればよ
く、電流書き込み時間が20μ秒程度で済むため、走査
線数が220本の場合は60Hzでの駆動が可能であ
り、フリッカレス駆動が実現できた。
The voltage application period may be at most 3 μsec, and the current writing time is about 20 μsec. Therefore, when the number of scanning lines is 220, driving at 60 Hz is possible and flickerless driving is realized. did it.

【0074】従って、マージンを考慮するとフレーム周
波数により、電圧印加期間を1水平走査期間の1%以上
50%以下にすることが望ましい。
Therefore, considering the margin, it is desirable to set the voltage application period to 1% or more and 50% or less of one horizontal scanning period depending on the frame frequency.

【0075】(実施の形態8)図16は本発明によるソ
ースドライバ部出力段を示したものである。263はX
ビットの映像信号をアナログ信号に変換するデジタルア
ナログコンバータであり、264はアナログ電圧出力の
最大値を決めるリファレンス電圧線である。本発明では
リファレンス電圧生成部261により生成された複数の
電圧値を選択部262によりクロック及び水平同期信号
267に応じて1つ選択することでリファレンス電圧線
264に印加する電圧値を変化できるようにしたことが
特徴である。
(Embodiment 8) FIG. 16 shows an output stage of a source driver section according to the present invention. 263 is X
A digital-to-analog converter that converts a bit video signal into an analog signal, and 264 is a reference voltage line that determines the maximum value of the analog voltage output. According to the present invention, the voltage value applied to the reference voltage line 264 can be changed by selecting one of the plurality of voltage values generated by the reference voltage generation unit 261 according to the clock and the horizontal synchronization signal 267. The feature is that they did it.

【0076】図17に入力映像信号が8ビットの場合の
タイミングチャートを示す。必要となる最大輝度に対応
するソース信号線265の電圧値がV1であるとする
と、図17中の電圧V2はV1の3倍以上10倍以下の
電圧を印加すればよい。また、リファレンス電圧にV2
を印加する期間は水平走査期間のうちの5分の1以上2
分の1以下あればよい。また、このソース信号線電圧に
より階調表現を行う場合は更に短く、1μ秒以上5μ秒
以下であればよい。
FIG. 17 shows a timing chart when the input video signal is 8 bits. Assuming that the voltage value of the source signal line 265 corresponding to the required maximum brightness is V1, the voltage V2 in FIG. 17 may be a voltage that is 3 times or more and 10 times or less than V1. In addition, the reference voltage V2
Is applied for more than 1/5 of the horizontal scanning period 2
It should be one-third or less. Further, when the gradation expression is performed by the source signal line voltage, it is shorter, and may be 1 μsec or more and 5 μsec or less.

【0077】このリファレンス電圧の操作により入力映
像信号データがFFの場合、ソース信号線への出力は初
めにV2の電圧が出力され、その後リファレンス電圧の
変化によりV1を出力する。入力データが00の場合
は、ソース信号線への出力は常に0の電圧が印加され
る。また、その間の値においてはリファレンス電圧値が
V2の時は所定出力電圧の3倍以上10倍以下の電圧
が、V1の時は所定電圧値が出力される。
When the input video signal data is FF by the operation of this reference voltage, the voltage of V2 is first output to the source signal line, and then V1 is output by the change of the reference voltage. When the input data is 00, the voltage of 0 is always applied to the output to the source signal line. Further, in the values in between, when the reference voltage value is V2, a voltage of 3 times or more and 10 times or less of the predetermined output voltage is output, and when the reference voltage value is V1, the predetermined voltage value is output.

【0078】このようにソース信号線電圧を制御するこ
とにより、図50のような構成の表示装置においてソー
ス信号線76の浮遊容量による波形なまりを小さくする
ことができ、2型程度の大きさのパネルであれば、1ラ
インあたりの書き込み時間は150μ秒程度で駆動させ
ることができる。
By controlling the source signal line voltage in this manner, it is possible to reduce the waveform rounding due to the stray capacitance of the source signal line 76 in the display device having the configuration shown in FIG. With a panel, the writing time per line can be driven in about 150 μsec.

【0079】(実施の形態9)図18は本発明の第9の
実施の形態における1画素分の回路とソース信号線及び
階調表示を行う電流源を示した図である。
(Ninth Embodiment) FIG. 18 is a diagram showing a circuit for one pixel, a source signal line and a current source for gradation display in a ninth embodiment of the present invention.

【0080】図19にタイミングチャートを示す。ゲー
ト信号線(1)12は行選択期間に導通状態(ここでは
図18のトランジスタ17がPチャネルトランジスタで
あるためローレベルで導通となる)となり、ゲート信号
線(2)13は非選択期間時に導通状態とする。
FIG. 19 shows a timing chart. The gate signal line (1) 12 becomes conductive (because the transistor 17 in FIG. 18 is a P-channel transistor in this case) becomes conductive in the row selection period, and the gate signal line (2) 13 becomes in the non-selection period. Make it conductive.

【0081】これにより、行選択期間にはトランジスタ
17b、17c、17jが導通、トランジスタ17dが
非導通状態になり、等価的には図20(a)に示すよう
な回路となり、EL電源線15からソース信号線11へ
はトランジスタ17a及び17iを通して流れ、トラン
ジスタ17aを流れる電流Ia及びトランジスタ17i
を流れる電流Iiの和Iinがソース信号線11に流れ
る。また、蓄積容量14にはトランジスタ17a及び1
7iに流れる電流値の和がIinとなるようなゲート電
圧になるように電荷が蓄積される。
As a result, during the row selection period, the transistors 17b, 17c and 17j are turned on and the transistor 17d is turned off, which is equivalently a circuit as shown in FIG. The current Ia flowing through the transistor 17a and the transistor 17i flow to the source signal line 11 through the transistors 17a and 17i.
The sum Iin of the current Ii flowing through the source signal line 11 flows. The storage capacitor 14 has transistors 17a and 1
The charges are accumulated so that the gate voltage is such that the sum of the current values flowing in 7i becomes Iin.

【0082】非選択期間には逆にトランジスタ17dが
導通、トランジスタ17b、17c、17jが非導通状
態になるため、図20(b)のような等価回路となり、
EL電源線15からEL素子16へトランジスタ17a
を通して電流が流れる。電流量は蓄積容量14に蓄えら
れた電荷量により決められ、選択期間で保持した電荷に
対応した電流が流れる。つまり、トランジスタ17aに
は非選択期間に電流Iaが流れ、EL素子16にも電流
Iaが流れる。
On the contrary, during the non-selection period, the transistor 17d is turned on and the transistors 17b, 17c and 17j are turned off, so that an equivalent circuit as shown in FIG.
Transistor 17a from EL power line 15 to EL element 16
An electric current flows through it. The amount of current is determined by the amount of charge stored in the storage capacitor 14, and a current corresponding to the charge held in the selection period flows. That is, the current Ia flows through the transistor 17a during the non-selection period, and the current Ia also flows through the EL element 16.

【0083】ソース信号線に流す電流Iin=Ia+I
iに対し、EL素子に流れる電流がIaとなることか
ら、電流値Iiを調整することでEL素子の輝度を変え
ずにソース信号線に流す電流値を増加させることがで
き、ソース信号線11に存在する浮遊容量20の電荷の
充放電が早くなることで、従来に比べ短い時間でソース
信号線に流れる電流値が所定の値となる。
Current flowing in source signal line Iin = Ia + I
Since the current flowing through the EL element is Ia for i, the current value flowing through the source signal line can be increased without changing the brightness of the EL element by adjusting the current value Ii. Since the charge of the stray capacitance 20 existing in the charging circuit becomes faster, the current value flowing through the source signal line becomes a predetermined value in a shorter time than in the conventional case.

【0084】ここで、電流IaとIiの関係はトランジ
スタ17aと17iのチャネル幅、チャネル長により調
整が可能である。図21に2つのトランジスタのチャネ
ルサイズとソース信号線11に流す電流を決める電流源
10の電流値とEL素子16に流れる電流値の関係を示
す。
Here, the relationship between the currents Ia and Ii can be adjusted by the channel width and channel length of the transistors 17a and 17i. FIG. 21 shows the relationship between the channel size of the two transistors, the current value of the current source 10 that determines the current flowing in the source signal line 11, and the current value flowing in the EL element 16.

【0085】トランジスタ17iのチャネルサイズをト
ランジスタ17aと同じにした場合、EL素子16に流
れる電流はソース信号線11に流れる電流の半分とな
る。ソース信号線に流れる電流は図20(a)に示すよ
うに、17a、17iの両方のトランジスタに流れる。
製膜プロセスによるばらつきを無視すれば2つのトラン
ジスタのゲート電圧対ソースドレイン間電流特性は同じ
であり、またゲートには同一電圧がかかるため、それぞ
れのトランジスタには均等に電流が流れる。EL素子に
流れる電流はこのうちのトランジスタ17aを通る電流
のみであるため、ソース信号線11に流れる電流の半分
となる。
When the channel size of the transistor 17i is the same as that of the transistor 17a, the current flowing through the EL element 16 is half the current flowing through the source signal line 11. The current flowing through the source signal line flows through both transistors 17a and 17i, as shown in FIG.
Ignoring the variation due to the film forming process, the two transistors have the same gate voltage-source / drain current characteristics, and since the same voltage is applied to the gates, currents flow evenly through the respective transistors. The current flowing through the EL element is only the current flowing through the transistor 17a, and is half the current flowing through the source signal line 11.

【0086】トランジスタ17iのチャネル幅、チャネ
ル長を変化させると、ゲート電圧対ソースドレイン間電
流の特性が変化し、チャネル幅を広くするかチャネル長
を短くすると、トランジスタ17iに電流が流れやすく
なるため、ソース信号線11に流れる電流に対するEL
素子16に流れる電流の割合を小さくすることができ
る。図21には一例として、トランジスタ17aに比べ
チャネル幅を9倍にした場合、チャネル幅を3倍にして
チャネル長を3分の1にした場合について示している。
いずれもソース信号線11に流れる電流に対し、EL素
子16に流れる電流は10分の1となる。
When the channel width and the channel length of the transistor 17i are changed, the characteristics of the current between the gate voltage and the source / drain are changed. If the channel width is widened or the channel length is shortened, the current easily flows in the transistor 17i. , EL for the current flowing in the source signal line 11
The ratio of the current flowing through the element 16 can be reduced. As an example, FIG. 21 shows the case where the channel width is 9 times as large as that of the transistor 17a, the channel width is tripled, and the channel length is 1/3.
In both cases, the current flowing through the EL element 16 is 1/10 of the current flowing through the source signal line 11.

【0087】ソース信号線の電流値変化に要する時間t
は、浮遊容量の大きさをC、ソース信号線の電圧をV、
ソース信号線に流れる電流をIとすると、t=C・V/
Iであるため電流値を10倍大きくできることは電流値
変化に要する時間が10分の1近くまで短くできること
を示す。これにより、走査線数が220本の場合にフレ
ーム周波数60Hzで駆動させることが可能である。
Time t required to change the current value of the source signal line
Is the magnitude of the stray capacitance, C is the voltage of the source signal line,
If the current flowing through the source signal line is I, then t = C · V /
Since it is I, the fact that the current value can be increased ten times means that the time required for changing the current value can be shortened to nearly one-tenth. Thus, when the number of scanning lines is 220, it is possible to drive at a frame frequency of 60 Hz.

【0088】(実施の形態10)実施の形態9におい
て、ソース信号線に流す電流値を10倍することで所定
電流に変化するまでの時間を短くしたが、黒表示時には
理想的には電流0であるが、実際にはトランジスタのリ
ーク電流および電流源を構成するトランジスタのリーク
により数十nA程度流れるが、黒浮きを防ぐためには電
流値は小さい方がよく、電流値を大きくすることで変化
速度を早くする方法ではコントラストの低下を招きやす
い。
(Embodiment 10) In Embodiment 9, the time required for changing to a predetermined current is shortened by multiplying the value of the current flowing through the source signal line 10 times. However, in actuality, about several tens of nA flows due to the leak current of the transistor and the leak of the transistor that constitutes the current source. However, in order to prevent black floating, it is better that the current value be smaller, and change by increasing the current value. The method of increasing the speed tends to cause a decrease in contrast.

【0089】そこで、図22に示すように、ソース信号
線11に電源切り替え手段19を設け、電流源10もし
くは電圧源18の出力をソース信号線に印加するように
し、電圧源18はトランジスタ17aを流れる電流が数
十nA程度になるようなソース信号線電圧を印加する。
電源切り替え手段19は水平走査期間の初めに1以上5
μ秒程度電圧源18を選択し、残りの期間は電流源10
を選択する。図3(a)に示すように、ソース信号線1
1にはディスチャージ電圧印加期間と映像信号電流印加
期間が存在し、水平走査期間の初めには必ずソース信号
線が黒表示を表す電圧値が印加される。この操作により
黒表示時に微点灯するという現象をなくすことが可能と
なる。
Therefore, as shown in FIG. 22, the source signal line 11 is provided with a power supply switching means 19 so that the output of the current source 10 or the voltage source 18 is applied to the source signal line. A source signal line voltage is applied so that the flowing current is about several tens nA.
The power supply switching means 19 has 1 or more and 5 at the beginning of the horizontal scanning period.
The voltage source 18 is selected for about μ seconds, and the current source 10 is used for the remaining period.
Select. As shown in FIG. 3A, the source signal line 1
1 has a discharge voltage application period and a video signal current application period, and a voltage value representing that the source signal line represents black is always applied at the beginning of the horizontal scanning period. By this operation, it is possible to eliminate the phenomenon of slight lighting when displaying black.

【0090】一方、黒以外の各階調については、電流印
加期間に流れる電流値が大きいほどしやすいことから、
最も変化に時間がかかる階調は黒の1つ上の階調であ
る。これは電流変化に要する時間tはt=CV/I
(C:ソース信号線に存在する浮遊容量、V:ソース信
号線電圧、I:ソース信号線に流れる電流)で表わさ
れ、Cは階調によらず一定で表示装置の大きさにより決
まる、VはPチャネルトランジスタを用いた場合、黒信
号になるほど大きくなり、更にIは黒信号になるほど小
さくなるため、黒の階調に近づくほど電流変化に要する
時間がかかるためである。ここでは説明のため、黒を示
す階調を階調0、次に輝度の高い階調を階調1、以下輝
度が高くなるにつれ、階調値を1つずつ大きくすること
とする。
On the other hand, for each gradation other than black, the larger the value of the current flowing during the current application period, the easier it is to
The gradation that takes the most time to change is the gradation one level above black. This is because the time t required for current change is t = CV / I
(C: stray capacitance existing in the source signal line, V: source signal line voltage, I: current flowing in the source signal line), and C is constant regardless of gradation and is determined by the size of the display device. This is because, when a P-channel transistor is used, V increases as the black signal increases, and I decreases as the black signal increases, so that it takes time to change the current as the gradation approaches black. Here, for the sake of explanation, it is assumed that the gradation indicating black is gradation 0, the gradation having the next highest brightness is gradation 1, and the gradation value is increased by 1 as the brightness increases.

【0091】図3に示すように、水平走査期間の初めに
黒電圧を印加した場合、前ラインで表示される映像信号
に関わらず常に階調0の期間が存在し、同一水平走査期
間内に所定階調を示す電流値まで変化できれば、所定階
調が表示可能である。
As shown in FIG. 3, when the black voltage is applied at the beginning of the horizontal scanning period, there is always a period of gradation 0 regardless of the video signal displayed in the previous line, and the gray level is 0 within the same horizontal scanning period. If the current value showing the predetermined gradation can be changed, the predetermined gradation can be displayed.

【0092】最も変化に時間がかかるのは階調1表示の
場合であり、1水平走査期間内に階調0から階調1に変
化できれば、全ての階調が表示可能である。
The change takes the longest time in the case of the gradation 1 display, and if the gradation 0 can be changed to the gradation 1 in one horizontal scanning period, all the gradations can be displayed.

【0093】図23に図2に示す画素構成の場合(a)
と図22に示す画素構成の場合(b)(EL素子16を
流れる電流値に対してソース信号線11を流れる電流値
が10倍となるようなトランジスタ17a、17iの組
み合わせとした)で水平走査期間を75μ秒とし、階調
1を表示させてソース信号線の容量を変化させた時に、
EL素子16を流れる電流が所定電流に対しどれだけ流
せるかを示した図である。100%の場合、所定電流値
まで変化できたことを示し、それ以下の場合、変化に要
する時間が75μ秒よりも遅いことを示し、所定階調表
示が行えないことを示す。
FIG. 23 shows the pixel configuration shown in FIG. 2 (a)
And (b) in the case of the pixel configuration shown in FIG. 22 (a combination of transistors 17a and 17i such that the current value flowing through the source signal line 11 is 10 times the current value flowing through the EL element 16) is horizontally scanned. When the period is set to 75 μs and gradation 1 is displayed and the capacitance of the source signal line is changed,
FIG. 6 is a diagram showing how much a current flowing through an EL element 16 can flow with respect to a predetermined current. A value of 100% indicates that the current value could be changed up to a predetermined current value, and a value of less than 100% indicates that the time required for the change was slower than 75 μsec, indicating that predetermined gradation display was not possible.

【0094】所定電流値(輝度)に対し10%程度のず
れは目で確認できないことから実用上は90%以上10
0%以下であればよい。この条件で許容できるソース信
号線容量は図2の画素構成では2pF以下のみ動作する
が、図22に示す画素構成では27pF以下で動作可能
である。2型程度の表示装置であれば、ソース信号線に
寄生する容量はドライバICの出力段を含め15から2
0pF程度であり、ソース信号線の電流値を10倍にし
た本実施の形態10を用いることでフレーム周波数65
Hz以下で駆動することが可能であり、フリッカの少な
い表示が可能である。また、テレビなどにも適用でき
る。
Since a deviation of about 10% with respect to the predetermined current value (luminance) cannot be visually confirmed, it is practically 90% or more 10
It may be 0% or less. The allowable source signal line capacitance under this condition is only 2 pF or less in the pixel configuration shown in FIG. 2, but 27 pF or less is possible in the pixel configuration shown in FIG. In the case of a display device of about 2 type, the capacitance parasitic on the source signal line is 15 to 2 including the output stage of the driver IC.
It is about 0 pF, and by using the tenth embodiment in which the current value of the source signal line is multiplied by 10, the frame frequency of 65
It is possible to drive at less than Hz, and display with less flicker is possible. It can also be applied to televisions and the like.

【0095】ソース信号線11に寄生する容量は表示装
置の大きさによって変化する。15型にすると50pF
程度となる。この場合はソース信号線電流をEL電流の
10倍にして書き込んだとしても70%程度しか書き込
むことができないため、走査ライン数が等しい場合、例
えばチャネルサイズの比を15倍に増加させることで6
0Hz駆動が可能となることがわかった。
The parasitic capacitance of the source signal line 11 changes depending on the size of the display device. 50pF if type 15
It will be about. In this case, even if the source signal line current is written 10 times as large as the EL current, only about 70% can be written. Therefore, when the number of scanning lines is the same, for example, by increasing the channel size ratio to 15 times, 6
It was found that 0 Hz drive is possible.

【0096】このように、本発明の形態10によれば、
表示装置の大きさによって駆動トランジスタ17aと1
7iのチャネル領域の大きさを変化させることで、所定
の水平走査期間内に所定電流値を書き込むことが可能と
なる。
Thus, according to the tenth aspect of the present invention,
Depending on the size of the display device, drive transistors 17a and 1
By changing the size of the 7i channel region, it is possible to write a predetermined current value within a predetermined horizontal scanning period.

【0097】(実施の形態11)実施の形態10におい
て、水平走査期間が黒信号電圧印加期間と所定電流値の
数倍の電流値を流す期間となっている場合に、ソース信
号線の容量が20pFであっても60Hzで駆動するこ
とを実現した。
(Embodiment 11) In the tenth embodiment, when the horizontal scanning period is a period in which a black signal voltage application period and a current value that is several times the predetermined current value flow, the capacitance of the source signal line is It was possible to drive at 60 Hz even at 20 pF.

【0098】図22のトランジスタ17a及び17iの
ゲート閾値電圧のパネル内でのばらつきにより、黒電圧
印加に対するEL素子16に流れる電流値は異なり、閾
値電圧が低い場合、電流が多く流れるため黒が浮くとい
う問題が発生する。
Due to variations in the gate threshold voltage of the transistors 17a and 17i in FIG. 22 within the panel, the value of the current flowing through the EL element 16 with respect to the application of the black voltage is different, and when the threshold voltage is low, a large amount of current flows so that black floats. The problem occurs.

【0099】この問題を解決するためにはパネル内での
トランジスタのゲート閾値電圧のばらつきを考慮し、最
も多く電流が流れるトランジスタを用いても黒表示とな
る輝度となるように、黒電圧を高めに印加すればよい
が、この場合、最も多く電流が流れるトランジスタを用
いた画素では階調0から階調1への電流値の変化量が大
きくなり、所定電流値への変化に要する時間が長くな
る。その結果として、例えば黒電圧を0.5V高めにし
た場合、階調0から階調1への変化に対し、水平走査期
間75μ秒で書き込めるのに許容されるソース信号線容
量値は2pF程度となる。
In order to solve this problem, the variation in the gate threshold voltage of the transistor in the panel is taken into consideration, and the black voltage is increased so that the brightness which produces black display is obtained even if the transistor through which the most current flows is used. In this case, the amount of change in the current value from the gradation 0 to the gradation 1 is large in the pixel using the transistor through which the largest amount of current flows, and the time required for the change to the predetermined current value is long. Become. As a result, for example, when the black voltage is increased by 0.5 V, the source signal line capacitance value that is allowed to be written in the horizontal scanning period of 75 μs with respect to the change from the gradation 0 to the gradation 1 is about 2 pF. Become.

【0100】実施の形態10のように、トランジスタ1
7aと17iのチャネル領域の大きさの比を変化させて
もよいが、本実施の形態11では階調0以外の階調の電
流値を増加させることで許容される容量値を大きくする
ことを考えた。各階調に対応する電流値を供給する電流
源を用意し、更に大きな電流を流す複数個(α個)の電
流源を用意する。図22ではαが4の場合を示し、階調
0に対してはこれまでと同様に電流源0を用い、階調1
に対しては電流源1ではなく電流源5を用いる。階調2
には電流源6、以下順に階調iに対して電流源(i+
4)を用いる。
As in the tenth embodiment, the transistor 1
Although the ratio of the sizes of the channel regions of 7a and 17i may be changed, in the eleventh embodiment, it is possible to increase the allowable capacitance value by increasing the current value of the gradation other than gradation 0. Thought. A current source for supplying a current value corresponding to each gradation is prepared, and a plurality of (α) current sources for supplying a larger current are prepared. FIG. 22 shows the case where α is 4, and for gradation 0, the current source 0 is used as before, and gradation 1
, The current source 5 is used instead of the current source 1. Gradation 2
Current source 6, and the current source (i +
4) is used.

【0101】これにより、各階調表示時にソース信号線
に流れる電流が増加するため電流値の変化が早くなる。
図24に階調1に対し電流源1を用いた場合(a)、電
流源5を用いた場合(b)のソース信号線容量に対する
75μ秒で所定電流値に書き込みができるかどうかを示
す。実施の形態10においては2pF以下でないと階調
表現ができなかったが、本実施の形態11においては2
0pF以下まで書き込みすることができる。
As a result, the current flowing through the source signal line at the time of each gradation display increases, so that the current value changes more quickly.
FIG. 24 shows whether the current can be written to a predetermined current value in 75 μs with respect to the source signal line capacitance when the current source 1 is used for the gradation 1 (a) and when the current source 5 is used (b). In the tenth embodiment, gradation expression was not possible unless the value was 2 pF or less, but in the eleventh embodiment, the gradation expression was 2
It is possible to write up to 0 pF or less.

【0102】また、この手法は電圧印加期間と併用しな
い場合でも、各階調の電流値が増加することから書き込
み時間の短縮ができる。
Even when this method is not used together with the voltage application period, the writing time can be shortened because the current value of each gradation increases.

【0103】なお、電流源の数においても階調数+α個
必要というわけでなく、階調表示に必要のないα個の電
流源はなくてもよい。上記実施の形態11においては電
流源1から電流源4の4つの電源は必要な構成用件では
ない。
The number of current sources is not necessarily the number of gradations + α, and α current sources not required for gradation display may be omitted. In the eleventh embodiment, the four power sources of current source 1 to current source 4 are not necessary configuration requirements.

【0104】(実施の形態12)電流値により階調表示
を行う場合、各階調に対応する電流値をソース信号線に
流す方法として、各階調に対応した電流を流す電流源を
少なくとも階調数分用意し、入力データに応じて1つを
選択し出力する方法がある。
(Embodiment 12) When gradation display is performed by a current value, as a method of supplying a current value corresponding to each gradation to a source signal line, a current source for supplying a current corresponding to each gradation is at least the number of gradations. There is a method of preparing for each minute, selecting one according to input data, and outputting.

【0105】この方法では階調数が増加すると必要な電
流源の数も増加し、ソースドライバの面積が増大する。
In this method, as the number of gradations increases, the number of required current sources also increases, and the area of the source driver increases.

【0106】階調kにおいて電流値がIkであり、階調
Lにおいて電流値がILであり、IL=Ik×2である
とすると、従来出力電流値がIkとILである2つの電
流源が必要である。
Assuming that the current value is Ik at gradation k, the current value is IL at gradation L, and IL = Ik × 2, two current sources having conventional output current values of Ik and IL are provided. is necessary.

【0107】図18のように1画素に対してトランジス
タ17を形成すると、17aと17iのトランジスタの
チャネル領域の大きさの比を変化させると、同一のソー
ス信号線11電流に対しEL素子16に流れる電流値が
変化し、図21に示すような関係となる。
When the transistor 17 is formed for one pixel as shown in FIG. 18, when the ratio of the channel region sizes of the transistors 17a and 17i is changed, the EL element 16 is changed to the same source signal line 11 current. The flowing current value changes, and the relationship shown in FIG. 21 is obtained.

【0108】ここでトランジスタ17jに注目し、トラ
ンジスタ17aと17iのチャネルサイズが同一である
とした場合に、階調Lの場合は常に非導通状態とし、階
調kの場合はゲート信号線(1)12と同一動作を行う
とすると、階調L表示時には17iのトランジスタがな
いのと同じであるためソース信号線11に流れた電流が
そのままEL素子16に流れる。この時のソース信号線
電流値はILである。
Here, paying attention to the transistor 17j, assuming that the transistors 17a and 17i have the same channel size, it is always in a non-conducting state in the case of the gradation L, and the gate signal line (1) in the case of the gradation k. ) 12, the current flowing through the source signal line 11 flows through the EL element 16 as it is, since it is the same as when there is no 17i transistor at the time of gradation L display. At this time, the source signal line current value is IL.

【0109】一方、階調k表示時にはソース信号線11
に流れる電流値に対し、EL素子16を流れる電流は半
分となる。従って、EL素子16に必要な電流Ikを流
すためにはソース信号線にはIk×2の電流量が必要と
なる。
On the other hand, when displaying the gradation k, the source signal line 11
The current flowing through the EL element 16 is half the current flowing through the EL element 16. Therefore, a current amount of Ik × 2 is required for the source signal line in order to pass the necessary current Ik through the EL element 16.

【0110】この方法を用いれば、IL=Ik×2であ
ることから、階調kと階調Lで同一電流値ILを用いる
ことができるため、必要な電流源の数を減らすことが可
能である。階調0〜Pまではトランジスタ17jを動作
させ、階調P+1以上では常に非導通状態にすること
で、各階調に対するソース信号線11を流れる電流は図
25の実線(252、253、254)で示すように変
化する。電流値Ip+1以上では、2つの階調に対して
同一の電流値となることがあり、必要な電流源の数を減
らすことが可能となり、ソースドライバのチップ面積を
小さくすることが可能である。
By using this method, since IL = Ik × 2, the same current value IL can be used for gradation k and gradation L, so that the number of necessary current sources can be reduced. is there. By operating the transistor 17j from gradation 0 to P and keeping it non-conductive at gradation P + 1 or higher, the current flowing through the source signal line 11 for each gradation is represented by the solid lines (252, 253, 254) in FIG. It changes as shown. When the current value is Ip + 1 or more, the same current value may be obtained for two gradations, the number of necessary current sources can be reduced, and the chip area of the source driver can be reduced.

【0111】また、従来例(図25の点線251)に比
べてソース信号線11に流れる電流値の最低値が大きく
なるため、ソース信号線11に寄生する浮遊容量による
波形なまりの影響を小さくすることができ、より短い水
平走査期間で書き込みが可能である。
Further, since the minimum value of the current flowing through the source signal line 11 is larger than that in the conventional example (dotted line 251 in FIG. 25), the influence of waveform rounding due to the stray capacitance parasitic on the source signal line 11 is reduced. Therefore, writing can be performed in a shorter horizontal scanning period.

【0112】実施の形態10で行ったように、全ての階
調においてソース信号線電流を数倍にして書き込みを行
う場合に比べても、低輝度領域に比べ十分に書き込みを
行える階調においては、ソース信号線に流す電流のEL
電流に対する倍率を低下させても、階調1表示時よりも
大きい電流値であれば、書き込み時間が不足することは
なく、同一水平走査期間で書き込みが可能である。むし
ろ、ソース信号線11に流す電流値を下げることで低消
費電力駆動が可能という利点がある。
As compared with the case of performing the writing by multiplying the source signal line current several times in all the gray scales as in the tenth embodiment, in the gray scales in which the writing can be sufficiently performed as compared with the low luminance region. , EL of the current flowing in the source signal line
Even if the magnification with respect to the current is reduced, if the current value is larger than that at the time of displaying the gradation 1, the writing time will not be insufficient and the writing can be performed in the same horizontal scanning period. Rather, there is an advantage that low power consumption driving is possible by reducing the value of the current flowing through the source signal line 11.

【0113】以上の説明ではトランジスタ17aと17
iのチャネルサイズを同一として電流値を2倍にした例
で説明を行ったが、階調とソース信号線に流れる電流値
の関係によって、3倍、10倍など、倍率を調整し、図
25の実線252と254のように同一ソース電流値に
対し、2つの階調が入るように変更することで同様な効
果が得られる。従来例で示した点線の傾きが大きいほど
倍率を大きくすることが望ましい。また、傾きが大きい
場合、階調0から階調Pまでを4倍、階調P+1からQ
までを2倍、階調Q+1以上で1倍とするなど、複数の
倍率を2つ以上組み合わせて用いてもよい。
In the above description, the transistors 17a and 17
Although the description has been given by taking the example in which the channel value of i is the same and the current value is doubled, the magnification is adjusted to 3 times, 10 times, or the like according to the relationship between the gradation and the current value flowing in the source signal line, and FIG. The same effect can be obtained by changing so that two gradations are included for the same source current value as indicated by solid lines 252 and 254. It is desirable to increase the magnification as the slope of the dotted line shown in the conventional example increases. When the inclination is large, the gradation from 0 to P is multiplied by 4 and the gradation from P + 1 to Q is increased.
It is also possible to use a plurality of magnifications in combination of two or more, such as up to 2 times and up to 1 time at gradation Q + 1 or more.

【0114】このような動作を行うためには従来の図1
8のトランジスタ17jに対し、入力階調に応じて少な
くとも2つの異なる動作をさせる必要がある。そのため
図26のように、倍率変更手段343を設け、その出力
とゲート信号線(1)345と論理積をとり、トランジ
スタ17jのゲートへ入力する。この図26において、
倍率変更手段343はトランジスタ17jがPチャネル
であるため階調P以下ではハイレベルを出力し、階調P
+1以上ではローレベルを出力することで、階調P+1
以上ではトランジスタ17jが常に非導通状態となって
ソース信号線電流=EL素子電流となり、階調P以下で
はトランジスタ17jと17aのチャネルサイズの比で
異なる倍率の電流値を流すようにすることが可能であ
る。
In order to perform such an operation, the conventional method shown in FIG.
It is necessary to make at least two different operations for the eight transistors 17j depending on the input gradation. Therefore, as shown in FIG. 26, a magnification changing means 343 is provided, the output of the magnification changing means 343 is ANDed with the gate signal line (1) 345, and the result is input to the gate of the transistor 17j. In FIG. 26,
Since the transistor 17j is a P channel, the magnification changing means 343 outputs a high level below the gradation P, and the gradation P
When it is +1 or more, the low level is output to output the gradation P + 1.
In the above, the transistor 17j is always in a non-conducting state and the source signal line current = EL element current, and it is possible to flow current values of different magnifications depending on the ratio of the channel sizes of the transistors 17j and 17a below the gradation P. Is.

【0115】ソース信号線11に流す電流は複数の電流
源344のうち入力映像信号341により電流切り替え
手段342にて1つを選択し、電源切り替え手段19が
電流源を選択した時に所定の電流を流すようにする。こ
の図26では階調0表示時に黒浮きを防ぐために電圧源
18を用いた構成としているが、電圧源18のあるなし
にかかわらず、電流源344の数を減らすという本発明
の効果には影響しないため、なくてもよい。
The current flowing through the source signal line 11 is selected from the plurality of current sources 344 by the current switching means 342 according to the input video signal 341, and when the power source switching means 19 selects the current source, a predetermined current is supplied. Let it flow. In FIG. 26, the voltage source 18 is used in order to prevent black floating when displaying gradation 0. However, the effect of the present invention of reducing the number of current sources 344 is affected regardless of the presence of the voltage source 18. You don't have to, because you don't.

【0116】(実施の形態13)電流値が最も低い場合
に黒表示を行う表示素子において、水平走査期間の初め
に黒をあらわす電圧をソース信号線に印加し、黒表示時
における輝度上昇による黒浮きを防ぐ場合は、水平走査
期間内に黒状態から所定電流値に変化できるか確認する
ことで、書き込み不足が起こっているかどうか判断でき
る。
(Embodiment 13) In a display element which performs black display when the current value is the lowest, a voltage representing black is applied to the source signal line at the beginning of the horizontal scanning period, and black is generated due to an increase in luminance during black display. In order to prevent floating, it is possible to determine whether or not writing is insufficient by checking whether the black state can be changed to a predetermined current value within the horizontal scanning period.

【0117】図27は黒信号状態にあるソース信号線に
対し、あるソース信号線容量の値の場合にソース信号線
に流れる電流とその電流値に変化するのに要する時間の
関係を示したものである。ソース電流値が小さいほど、
変化に要する時間が長くなる。これは変化に要する時間
をt、ソース信号線容量をC、ソース電流値をI、ソー
ス信号電圧をVとすると、t=CV/Iで表されるため
Iが小さいとtが大きくなるためである。更に、図2に
示すように駆動トランジスタ17aがPチャネルトラン
ジスタである場合、ソース信号電流が大きくなるにつ
れ、ソース信号電圧が低下する。低下割合はトランジス
タ17aのゲート電圧とソースドレイン間電流の関係に
より決まる。これにより、電流Iが小さくなると電圧V
は大きくなるため、所定電流まで変化するのに必要な時
間は電流減少の割合に比べ急速に長くなる。そのため、
図27のようなカーブを描くことになる。
FIG. 27 shows the relationship between the current flowing in the source signal line and the time required to change to the current value when the source signal line is in the black signal state and the source signal line has a certain capacitance. Is. The smaller the source current value,
It takes a long time to change. This is because when the time required for the change is t, the source signal line capacitance is C, the source current value is I, and the source signal voltage is V, t = CV / I. is there. Further, when the drive transistor 17a is a P-channel transistor as shown in FIG. 2, the source signal voltage decreases as the source signal current increases. The rate of decrease is determined by the relationship between the gate voltage of the transistor 17a and the source-drain current. As a result, when the current I decreases, the voltage V
Becomes larger, the time required to change to a predetermined current becomes rapidly longer than the rate of current decrease. for that reason,
A curve as shown in FIG. 27 will be drawn.

【0118】図28に異なる3つの電流をソース信号線
に流した場合に所定電流に対する割合の時間的変化を示
す。ここで3つの電流I1、I2、I3において、I1
<I2<I3という関係があるとすると、時間t1後に
はI3では95%、I2では88%、I1では80%程
度まで変化している。
FIG. 28 shows the change over time in the ratio to a predetermined current when three different currents are passed through the source signal line. Here, in the three currents I1, I2, and I3, I1
If there is a relationship of <I2 <I3, after the time t1, the I3 changes to 95%, the I2 changes to 88%, and the I1 changes to about 80%.

【0119】図29に65μ秒後に各ソース電流値入力
に対して所定電流値のうちの何割まで変化できたかを示
す(ソース信号線容量は40pF)。書き込み割合は指
数関数的に増加することがわかる。
FIG. 29 shows what percentage of the predetermined current value can be changed for each source current value input after 65 μs (source signal line capacitance is 40 pF). It can be seen that the write rate increases exponentially.

【0120】このような状態において、1水平走査期間
を65μ秒としてEL電流(出力電流)を測定すると、
図30のようにソース信号線電流(入力電流)に対し、
比例関係とはならず、低電流ほど出力電流が所定値より
小さくなる割合が多くなり、入力電流に対し等間隔で階
調を設定した場合、得られる輝度(出力電流に比例)は
ガンマ補正がかかったように黒に近い階調では緩やかに
変化し、白になるにつれ変化量が大きくなる。
In such a state, when the EL current (output current) is measured with one horizontal scanning period of 65 μsec,
As shown in FIG. 30, for the source signal line current (input current),
There is no proportional relationship, and the lower the current, the more the output current becomes smaller than the predetermined value, and when the gradation is set at equal intervals with respect to the input current, the obtained brightness (proportional to the output current) is gamma-corrected. As shown, the gradation near black changes gently, and the amount of change increases as it becomes white.

【0121】このように全ての階調において、所定の輝
度に書き込むように書き込み時間を用意しなくてもよ
く、各階調の電流値が等間隔である場合、図30のよう
に輝度は緩やかに指数関数的に増加するため、全階調を
ランプ表示した場合に、入力信号強度対輝度が2.2乗
に比例するガンマ曲線に近づき、表示品位を向上させる
ことができる。
As described above, in all the gradations, it is not necessary to prepare the writing time so as to write at the predetermined brightness, and when the current values of the respective gradations are at equal intervals, the brightness becomes gentle as shown in FIG. Since it increases exponentially, when all gradations are displayed by a lamp, the gamma curve in which the input signal intensity versus the brightness is proportional to the 2.2 power is approximated, and the display quality can be improved.

【0122】図31は書き込み時間を変化させるための
機能を設けたゲートドライバの構成を示したものであ
る。ゲートイネーブルパルス生成部412を設け、イネ
ーブルパルスが出力されたときは図2に示すゲート信号
線(1)のトランジスタ17c、17g(ソース信号線
と駆動トランジスタの経路上にあるトランジスタ)は全
ての行において非導通状態とすることで、書き込み時間
を短くすることができる。この方法以外にもフレーム周
波数を変化させてもよいし、フレーム毎にブランキング
期間を設けて、書き込み時間を調整する方法でもよい。
FIG. 31 shows the structure of a gate driver provided with a function for changing the write time. A gate enable pulse generator 412 is provided, and when the enable pulse is output, the transistors 17c and 17g (transistors on the path of the source signal line and the driving transistor) of the gate signal line (1) shown in FIG. The writing time can be shortened by setting the non-conduction state in. Other than this method, the frame frequency may be changed, or a blanking period may be provided for each frame to adjust the writing time.

【0123】図10に本発明の実施の形態を用いたテレ
ビを示している。調整手段42により図31のゲートイ
ネーブルパルス生成部412を変化させ、イネーブルパ
ルス幅を変化させることでガンマ特性を調整する機能を
有している。
FIG. 10 shows a television using the embodiment of the present invention. It has a function of adjusting the gamma characteristic by changing the enable pulse width by changing the gate enable pulse generator 412 of FIG. 31 by the adjusting means 42.

【0124】また、外部切り替え手段413を設け、切
り替えによりゲートイネーブルパルスのパルス幅を変更
させるようにして、ガンマ曲線調整機能を設けてもよ
い。
Further, the external switching means 413 may be provided to change the pulse width of the gate enable pulse by switching to provide a gamma curve adjusting function.

【0125】(実施の形態14)図31でイネーブルパ
ルス幅を大きくすると、書き込み時間が短くなり、所定
電流値に対し、書き込まれる電流値が小さくなる。例え
ば、図28において、ソース信号線に電流値I3を流
し、ゲート信号線(1)の導通期間をt2とすると、所
定電流値に対し50%となり、輝度は半減する。逆に、
電流値をあらかじめ所定輝度に対し大きい値をソース信
号線に流し、ソース信号線が黒状態から所定輝度に達し
た時間でソース信号線に接続されたトランジスタを非導
通状態とすることで、表示素子に流れる電流に対し、ソ
ース信号線電流を大きくして変化に要する時間を早くす
ることができた。
(Embodiment 14) When the enable pulse width is increased in FIG. 31, the writing time is shortened and the written current value becomes smaller than the predetermined current value. For example, in FIG. 28, assuming that the current value I3 is passed through the source signal line and the conduction period of the gate signal line (1) is t2, it becomes 50% with respect to the predetermined current value, and the brightness is reduced by half. vice versa,
By supplying a current value larger than a predetermined luminance to the source signal line in advance, and turning off the transistor connected to the source signal line at the time when the source signal line reaches the predetermined luminance from the black state, the display element is turned off. It was possible to increase the source signal line current with respect to the current flowing in, and to shorten the time required for the change.

【0126】(実施の形態15)ソース信号線に流れる
電流量をEL素子に流れる電流量に比べ大きくする方法
として、図1のような1画素の構成が考えられる。
(Embodiment 15) As a method of increasing the amount of current flowing through a source signal line as compared with the amount of current flowing through an EL element, a configuration of one pixel as shown in FIG. 1 can be considered.

【0127】これまでの発明と異なる点は、表示階調に
対応して流す電流Ieを数倍(3〜20倍程度)とする
のではなく、最低電流値の値を従来の数倍程度とし、以
降階調増加分は従来と同様の増加量とすることである。
つまり、ソース信号線に流れる電流Isは表示階調に対
応した電流Ieとバイアス電流Ibとの和になる。ここ
でバイアス電流Ibは電流Ieの最小値の3倍以上20
倍以下の値をとる。
The difference from the present invention is that the current Ie flowing corresponding to the display gradation is not increased several times (about 3 to 20 times), but the minimum current value is changed to several times the conventional value. After that, the increase in gradation is to be the same as in the conventional case.
That is, the current Is flowing through the source signal line is the sum of the current Ie corresponding to the display gradation and the bias current Ib. Here, the bias current Ib is at least 3 times the minimum value of the current Ie 20
Takes a value less than twice.

【0128】本構成では1画素あたりのトランジスタの
数が4つであり、他の発明の形態と異なり、トランジス
タの数を増加させることなくソース信号線電流値を増加
させることができる点で有利である。
In this configuration, the number of transistors per pixel is four, which is advantageous in that the source signal line current value can be increased without increasing the number of transistors, unlike other embodiments of the invention. is there.

【0129】本実施の形態15の画素構成における動作
を図1及び図32を用いて説明する。ソース信号線から
画素に信号を書き込む時には図32(a)に示すよう
に、ゲート信号線(1)422はトランジスタを導通状
態とし、バイアス制御線428はトランジスタを非導通
状態とするため駆動用トランジスタ421aにはソース
信号線420に流れる電流量と同じIe+Ibの電流が
流れる。
The operation of the pixel structure according to the fifteenth embodiment will be described with reference to FIGS. 1 and 32. When a signal is written from a source signal line to a pixel, the gate signal line (1) 422 makes a transistor conductive and the bias control line 428 makes a transistor non-conductive, as shown in FIG. A current Ie + Ib, which is the same as the amount of current flowing through the source signal line 420, flows through 421a.

【0130】EL素子16を発光させる期間では図32
(b)に示すように、トランジスタ421b、421
c、421fが動作する。
During the period in which the EL element 16 emits light, FIG.
As shown in (b), transistors 421b, 421
c and 421f operate.

【0131】図32における(a)と(b)の期間は図
33のタイミングチャートで示すように、ある行の画素
で見ると、(a)の期間は1フレームのうち1/(走査
行数)以下の期間であり、(b)の期間はその残りの期
間である。行ごとに(a)の期間はフレーム内で重なら
ないように配置される。
As shown in the timing chart of FIG. 33, the periods of (a) and (b) in FIG. 32 are 1 / (the number of scanning rows in one frame when the period of (a) is seen in the pixels of a certain row. ) Is the following period, and the period of (b) is the remaining period. The periods of (a) are arranged for each row so that they do not overlap within the frame.

【0132】図32における(b)の期間では、駆動ト
ランジスタ421aを流れる電流は(a)の期間で蓄積
容量426で記憶された電荷に対応したIe+Ibであ
る。そのうち、電流源429の電流値がバイアス電流I
bであるとすると、EL素子427には電流Ieが流
れ、階調に応じた電流をEL素子に流すことが可能とな
る。
In the period (b) in FIG. 32, the current flowing through the drive transistor 421a is Ie + Ib corresponding to the electric charge stored in the storage capacitor 426 in the period (a). Among them, the current value of the current source 429 is the bias current I.
If it is b, a current Ie flows through the EL element 427, and it becomes possible to flow a current according to the gradation through the EL element.

【0133】ソース信号線に流れる電流値が最も小さい
時とは電流Ieが最小値の場合であり、バイアス電流I
bにはこのときに期間(a)の間で電流値が所定電流に
十分変化できるくらいの値を設定すればよく、ソース信
号線容量が20pF程度であれば、電流Ieの最小値の
8から10倍程度あれば動作できる。これにより1水平
走査期間が75μ秒で駆動が可能となる。
The minimum value of the current flowing through the source signal line is the case where the current Ie is the minimum value, and the bias current I
At this time, b may be set to a value such that the current value can be sufficiently changed to a predetermined current during the period (a). If the source signal line capacitance is about 20 pF, the minimum value of the current Ie is 8 It can operate if it is about 10 times. As a result, one horizontal scanning period can be driven in 75 μsec.

【0134】図1の構成では、ソース信号線の電流を画
素にとりこむ際に、図32(a)に示すように、EL素
子427には電流源429により逆方向電流(逆バイア
ス電流)Ibが流れるため、EL素子427が有機電界
発光素子の場合、逆方向電圧を印加した場合のように、
有機分子の酸化還元反応などによる電気化学的劣化を遅
くすることが可能となる。図34に陽極/正孔輸送層/
発光層/電子輸送層/陰極からなる3層型有機発光素子
のエネルギーダイアグラムを示す。発光時の正負キャリ
アの挙動は図34(a)で表わされる。電子は陰極45
0より電子輸送層451に注入されると同時に正孔も陽
極454から正孔輸送層453に注入される。注入され
た電子、正孔は印加電界により対極に移動する。その
際、有機層中にトラップされたり、発光層界面でのエネ
ルギー準位の差により455のようにキャリアが蓄積さ
れたりする。
In the configuration of FIG. 1, when the current of the source signal line is taken into the pixel, a reverse current (reverse bias current) Ib is applied to the EL element 427 by the current source 429 as shown in FIG. 32 (a). Therefore, when the EL element 427 is an organic electroluminescent element, as in the case where a reverse voltage is applied,
It is possible to delay electrochemical deterioration due to redox reaction of organic molecules. FIG. 34 shows the anode / hole transport layer /
3 shows an energy diagram of a three-layer organic light emitting device including a light emitting layer / electron transport layer / cathode. The behavior of the positive and negative carriers during light emission is shown in FIG. Electron is cathode 45
From 0, holes are injected into the electron transport layer 451 and at the same time holes are also injected into the hole transport layer 453 from the anode 454. The injected electrons and holes move to the counter electrode due to the applied electric field. At that time, they are trapped in the organic layer, or carriers are accumulated like 455 due to the difference in energy level at the interface of the light emitting layer.

【0135】有機層中(電子輸送層451、発光層45
2、正孔輸送層453)に空間電荷が蓄積されると分子
が酸化もしくは還元され、生成されたラジカル陰イオン
分子もしくはラジカル陽イオン分子が不安定であること
で、膜質の低下により輝度の低下および定電流駆動時の
駆動電圧の上昇を招くことが知られている(AppliedPhy
sics Letters, Vol.69, No.15, P.2160〜2162, 19
96)。これを防ぐためにデバイス構造を変えたり逆方向
電圧を印加しているのである。
In the organic layer (electron transport layer 451, light emitting layer 45
2. When space charges are accumulated in the hole transport layer 453), the molecules are oxidized or reduced, and the generated radical anion molecules or radical cation molecules are unstable, so that the film quality is deteriorated and the brightness is reduced. It is known that the driving voltage rises during constant current driving (AppliedPhy
sics Letters, Vol.69, No.15, P.2160 ~ 2162, 19
96). In order to prevent this, the device structure is changed or a reverse voltage is applied.

【0136】期間(b)においては逆方向電流が印加さ
れるため、注入された電子及び正孔がそれぞれ陰極及び
陽極へ引き抜かれる。これにより、有機層中の空間電荷
形成を解消し、分子の電気化学的劣化を抑えることで寿
命を長くすることが可能となる。
In the period (b), since the reverse current is applied, the injected electrons and holes are extracted to the cathode and the anode, respectively. This eliminates the formation of space charges in the organic layer and suppresses the electrochemical deterioration of the molecules, which makes it possible to prolong the life.

【0137】なお、図34では3層型素子について説明
を行ったが、4層型以上の多層型素子及び2層型以下の
素子においても、電極から注入された電子及び正孔によ
り有機膜の電気化学的劣化が起こることは同様であるた
め、層の数によらず本実施の形態15により寿命を長く
することが可能となる。1つの層に複数の材料を混ぜ合
わせた素子においても分子の電気化学的劣化は同様に生
じるため効果がある。
Although the three-layer type element has been described with reference to FIG. 34, the multi-layer type element of four-layer type or more and the element of two-layer type or less also form the organic film by the electrons and holes injected from the electrodes. Since electrochemical deterioration occurs in the same manner, the fifteenth embodiment makes it possible to prolong the life regardless of the number of layers. It is also effective in a device in which a plurality of materials are mixed in one layer because electrochemical deterioration of molecules similarly occurs.

【0138】本発明での特徴はこのように、有機分子の
劣化を防ぐ機能を持たせ、かつソース信号線に寄生する
浮遊容量による波形なまりを防ぐためのバイアス電流を
流す機能を持たせても、図2に示す構成と比べて各画素
に必要なトランジスタ数を増加させることなく表示が可
能であるということである。つまり、逆方向電流を流す
ためのトランジスタの数を増やさなくてもよいというこ
とが、表示装置の各画素の開口率を下げなくて済むため
利点となる。
As described above, the feature of the present invention is to provide the function of preventing the deterioration of organic molecules and the function of supplying the bias current for preventing the waveform distortion due to the stray capacitance parasitic on the source signal line. That is, it is possible to perform display without increasing the number of transistors required for each pixel as compared with the configuration shown in FIG. That is, it is an advantage that the number of transistors for supplying a reverse current does not have to be increased, because the aperture ratio of each pixel of the display device does not have to be reduced.

【0139】なお、ゲート信号線(1)422及びバイ
アス制御線428はそれぞれ図2のゲート信号線(1)
12及びゲート信号線(2)13と同一操作で動作させ
ればよく、逆方向電流印加のためにゲートドライバの機
能を増やさなくてもよいという利点もある。
The gate signal line (1) 422 and the bias control line 428 are respectively the gate signal line (1) of FIG.
12 and the gate signal line (2) 13 may be operated in the same operation, and there is also an advantage that the function of the gate driver does not have to be increased to apply the reverse current.

【0140】(実施の形態16)図35は本発明の第1
6の実施の形態を示したものである。EL素子467及
び負荷468に駆動用トランジスタ461aから流れる
電流を流し、負荷及びEL素子の抵抗値の比により、駆
動用トランジスタ461aに流れる電流に対するEL素
子に流れる電流の比を変化させることができる。
(Embodiment 16) FIG. 35 shows a first embodiment of the present invention.
6 shows the sixth embodiment. A current flowing from the driving transistor 461a is passed through the EL element 467 and the load 468, and the ratio of the current flowing through the EL element to the current flowing through the driving transistor 461a can be changed by the ratio of the resistance values of the load and the EL element.

【0141】また、ゲート信号線(3)464の電圧を
変化させ、トランジスタ461eの抵抗値を変化させる
ことで、EL素子に流れる電流の比を変化させてもよ
い。
Further, the ratio of the current flowing through the EL element may be changed by changing the voltage of the gate signal line (3) 464 and changing the resistance value of the transistor 461e.

【0142】例えば、負荷468をEL素子467と同
様にダイオード特性の負荷として、抵抗の比をある値に
設定することで、ソース信号線460に流れる電流値に
対し、EL素子に流れる電流値を変化させることができ
る。例えば、負荷468の抵抗とEL素子467の抵抗
の比が1対9であるならば、ソース信号線電流はEL素
子を流れる電流の10倍必要となる。これにより、図2
3(b)で示したように、従来に比べソース信号線が2
0から25pF程度あっても1水平走査期間が75μ秒
で表示可能となる。
For example, by setting the load 468 as a load having a diode characteristic like the EL element 467 and setting the resistance ratio to a certain value, the current value flowing in the EL element with respect to the current value flowing in the source signal line 460 is set. Can be changed. For example, if the ratio of the resistance of the load 468 and the resistance of the EL element 467 is 1: 9, the source signal line current needs to be 10 times the current flowing through the EL element. As a result, FIG.
As shown in 3 (b), the number of source signal lines is 2
Even if it is about 0 to 25 pF, one horizontal scanning period can be displayed in 75 μsec.

【0143】また、図36に示すような電流電圧特性を
持つように負荷468を抵抗性の負荷とした場合に、階
調に対しソース信号線の電流値が図37の491で示す
ように変化すると、EL素子に流れる電流は階調に対し
図37の492で示すように増加する。負荷468とE
L素子467にかかる電圧は等しいため、同一電圧に対
する電流の比によりEL素子の電流値が決定され、電流
値(階調)によってEL素子の抵抗値が変化することか
ら、EL素子は図37の492で示すような非線形の特
性となる。階調として、図37のN以下の領域を使うこ
とで、ガンマカーブに近い形となり、ガンマ補正が可能
である。これにより、電流源の最小刻み幅に制約があ
り、黒領域の階調に対し、輝度変化を小さくできない場
合でも、ガンマカーブに沿った階調対輝度特性を得るこ
とができる。
Further, when the load 468 is a resistive load so as to have the current-voltage characteristic as shown in FIG. 36, the current value of the source signal line changes with respect to gradation as shown by 491 in FIG. Then, the current flowing through the EL element increases with respect to the gray scale, as indicated by 492 in FIG. Load 468 and E
Since the voltage applied to the L element 467 is equal, the current value of the EL element is determined by the ratio of the current to the same voltage, and the resistance value of the EL element changes depending on the current value (gradation). The characteristic is non-linear as shown by 492. By using the area of N or less in FIG. 37 as the gradation, the shape becomes close to a gamma curve and gamma correction is possible. As a result, even when the minimum step size of the current source is restricted and the change in brightness cannot be reduced with respect to the gradation in the black region, it is possible to obtain the gradation-to-brightness characteristic along the gamma curve.

【0144】なお、図35ではEL素子と負荷に電流が
流れる期間を個別に制御することが可能であるが、図3
8のように同一に制御するようにしてもよい。
In FIG. 35, it is possible to individually control the period during which the current flows through the EL element and the load.
The control may be performed in the same manner as in No. 8.

【0145】図39は外部調整手段501により負荷4
68の値を変更できるようにした場合の画素構成であ
る。負荷468の値を変更することにより、EL素子4
67との抵抗値の比が変化するため、輝度の調節が可能
となる。また、負荷468が抵抗性の負荷である場合
は、図37のEL素子に対する階調特性カーブが変化す
るためガンマ調整やコントラスト調整などが可能であ
る。
FIG. 39 shows the load 4 by the external adjusting means 501.
This is a pixel configuration when the value of 68 can be changed. By changing the value of the load 468, the EL element 4
Since the ratio of the resistance value to 67 changes, the brightness can be adjusted. Further, when the load 468 is a resistive load, the gradation characteristic curve for the EL element in FIG. 37 changes, so that gamma adjustment, contrast adjustment, and the like can be performed.

【0146】外部調整手段501は例えば、図10のテ
レビや図8の携帯情報端末、図40のビデオカメラ、図
41のデジタルカメラなどに、表示装置の設定用のボタ
ンなどの形で外部に設置し、ユーザに調整できるような
機能を設けることができる。もちろん、表示される画面
にしたがってユーザがコマンドとして送って調整できる
ようにしてもよい。図40の制御ボタン518や図41
のボタン525が外部調整手段に用いられる。
The external adjusting means 501 is externally installed in the form of a button for setting the display device, for example, in the television of FIG. 10, the portable information terminal of FIG. 8, the video camera of FIG. 40, the digital camera of FIG. 41, or the like. However, a function that can be adjusted by the user can be provided. Of course, the user may send it as a command according to the displayed screen so that the user can make adjustments. Control button 518 of FIG. 40 and FIG.
Button 525 is used as an external adjusting means.

【0147】以上の発明はまた、各階調間の電流値の差
が大きくなることから各階調に対応する電流源出力のば
らつきの許容値を大きくできる利点がある。
The above invention also has an advantage that the allowable value of the variation in the current source output corresponding to each gradation can be increased because the difference in the current value between each gradation becomes large.

【0148】以上の発明を用いることで、ソース信号線
に寄生する容量値が25pFであっても水平走査期間が
65μ秒で書き込むことが可能であり、フリッカの少な
い表示が可能である。
By using the above-described invention, even if the capacitance value parasitic on the source signal line is 25 pF, the horizontal scanning period can be written in 65 μsec, and the display with less flicker can be performed.

【0149】図8は本発明の実施の形態のうち、少なく
とも1つの形態を用いた表示部182に復調装置、アン
テナ181、ボタン184を取り付け、筐体183でも
って携帯情報端末にしたものである。
FIG. 8 shows a display unit 182 using at least one of the embodiments of the present invention, a demodulation device, an antenna 181, and a button 184 attached, and a casing 183 to form a portable information terminal. .

【0150】図10は本発明の実施の形態のうち、少な
くとも1つの形態を用いた表示装置41に映像信号入力
46と映像信号処理回路44をとりつけ、筐体47でも
ってテレビにしたものである。
FIG. 10 shows a display device 41 in which at least one of the embodiments of the present invention is used, to which a video signal input 46 and a video signal processing circuit 44 are attached, and a housing 47 forms a television. .

【0151】また、本発明の実施の形態において、図5
0のソースドライバ71及びゲートドライバ70を低温
ポリシリコンを用いて表示装置のガラス基板に形成して
もよい。もしくはソースドライバ71及びゲートドライ
バ70を半導体回路として作成し、表示パネルと組み合
わせてもよい。また、一方のドライバを低温ポリシリコ
ンで表示装置のガラス基板に形成し、他方を半導体回路
として形成し、表示パネルと組み合わせる方法でもよ
い。
In addition, in the embodiment of the present invention, FIG.
The zero source driver 71 and the gate driver 70 may be formed on the glass substrate of the display device by using low temperature polysilicon. Alternatively, the source driver 71 and the gate driver 70 may be formed as a semiconductor circuit and combined with the display panel. Alternatively, one driver may be formed of low-temperature polysilicon on a glass substrate of a display device, the other driver may be formed as a semiconductor circuit, and combined with a display panel.

【0152】本発明の実施の形態のうち、ソース信号線
に流れる電流値と、EL素子に流れる電流値の割合を変
化させる方法として、少なくとも2つの駆動トランジス
タを用いた回路例を図18に示したが、トランジスタ1
7jの配置場所は17a、17iの2つのトランジスタ
のうちの1つにトランジスタ17dが導通時、電流を流
さないような構成にすればよく、例えば図42、図43
もしくは図44に示したように配置しても同様な効果が
得られる。また、これらの図に関わらず、上記目的を達
するような構成であればトランジスタ17jの挿入場所
は任意でよい。
FIG. 18 shows a circuit example using at least two drive transistors as a method of changing the ratio of the current value flowing in the source signal line to the current value flowing in the EL element in the embodiment of the present invention. But transistor 1
The arrangement location of 7j may be such that no current flows when one of the two transistors 17a and 17i has the transistor 17d conducting. For example, FIGS.
Alternatively, the same effect can be obtained by arranging as shown in FIG. Further, regardless of these figures, the transistor 17j may be inserted at any place as long as it has a configuration that achieves the above purpose.

【0153】この例ではスイッチング素子として、Pチ
ャネルのトランジスタを例にして説明を行ったが、Nチ
ャネルのトランジスタ、もしくはその組み合わせによっ
ても、同様に実現可能である。例えば、図2に示した画
素構成の場合、ゲート信号線(1)12及びゲート信号
線(2)13に印加させる電圧値にNチャネルトランジ
スタを用いた場合は、ロジックレベルで考えるとPチャ
ネルトランジスタの信号の反転信号を入れればよく、電
流源10については電流を流す向きを逆にし、EL電源
線15から供給される電圧を電流源10の電源切り替え
手段19とは逆の端子電圧に比べ、低くすることで同様
に実現することが可能である。つまり、電流の向きと電
位の関係が反転するだけで、ソース信号線11に存在す
る浮遊容量20の電荷の充放電を早くするという目的は
同一であるからである。
In this example, a P-channel transistor has been described as an example of the switching element, but an N-channel transistor or a combination thereof can be similarly used. For example, in the case of the pixel configuration shown in FIG. 2, when an N-channel transistor is used for the voltage value applied to the gate signal line (1) 12 and the gate signal line (2) 13, the P-channel transistor is considered at the logic level. It is only necessary to input an inverted signal of the signal of (1), reverse the direction of current flow in the current source 10, and compare the voltage supplied from the EL power supply line 15 with the terminal voltage opposite to that of the power supply switching means 19 of the current source 10. It can be realized similarly by lowering it. In other words, the purpose of accelerating the charging and discharging of the electric charge of the stray capacitance 20 existing in the source signal line 11 is the same only by reversing the relationship between the direction of the current and the potential.

【0154】また、Nチャネルトランジスタの場合に電
流比を変化させる構成の一例として図45を示す。
Further, FIG. 45 shows an example of a structure for changing the current ratio in the case of an N-channel transistor.

【0155】また、ダイナミックカレントコピアの画素
構成において説明を行ってきたが、図46に示すような
カレントミラー構成の画素においても同様に本発明を実
施可能である。カレントミラー構成の場合においても、
行選択時にはトランジスタ177dを導通状態、177
bを非導通状態にして、電流源170により、EL電源
線175、トランジスタ177a、177d、ソース信
号線171を通して階調に応じた電流を流すという動作
を行うため、ソース信号線171に浮遊容量が存在した
場合、電流源170の電流値の変化時に、低電流領域で
は浮遊容量にたまった電荷の充放電を行うことが難しい
という課題は同じである。従って、本発明の実施によ
り、書き込み速度が速くなるという効果を得ることがで
きる。
Further, although the pixel structure of the dynamic current copier has been described, the present invention can be similarly applied to the pixel of the current mirror structure as shown in FIG. Even in the case of the current mirror configuration,
When a row is selected, the transistor 177d is turned on, 177
Since b is made non-conducting and the current source 170 carries out an operation of flowing a current according to the gradation through the EL power source line 175, the transistors 177a and 177d, and the source signal line 171, stray capacitance is generated in the source signal line 171. If present, the same problem is that it is difficult to charge and discharge the charge accumulated in the stray capacitance in the low current region when the current value of the current source 170 changes. Therefore, by implementing the present invention, the effect of increasing the writing speed can be obtained.

【0156】ソース信号線に流す電流と、EL素子に流
す電流値を変化させるには図47に示すように、トラン
ジスタ177m及び177nを追加し、177nのゲー
ト電極にゲート信号線(1)172を接続して、トラン
ジスタ177m、177aのチャネルサイズを変化させ
ることで、実現可能である。
To change the current flowing through the source signal line and the value of the current flowing through the EL element, transistors 177m and 177n are added as shown in FIG. 47, and the gate signal line (1) 172 is connected to the gate electrode of 177n. This can be achieved by connecting and changing the channel size of the transistors 177m and 177a.

【0157】また、トランジスタ177nのゲート端子
をゲート信号線(1)172ではなく独立させて制御す
ることで例えば、階調に応じて常に非導通もしくはゲー
ト信号線(1)172と同一動作を行うもののうちのい
ずれかを選択することで、表示階調ごとにソース信号線
電流とEL素子に流れる電流の比を変化させることが可
能となる。
Further, by controlling the gate terminal of the transistor 177n independently of the gate signal line (1) 172, for example, it is always non-conductive or operates in the same manner as the gate signal line (1) 172 depending on the gradation. It is possible to change the ratio between the source signal line current and the current flowing through the EL element for each display gray level by selecting any one of them.

【0158】これにより、ソース信号線に流す電流値を
大きくすることができるため電流値の変化を早くするこ
とが可能である。
As a result, the value of the current flowing through the source signal line can be increased, so that the change in the current value can be accelerated.

【0159】本発明においてスイッチング素子として用
いたトランジスタ17b、17c、17d、17j、1
77b、177d、177nは薄膜トランジスタを例に
して説明を行ったが、薄膜トランジスタに限らず、バリ
スタ、サイリスタ、リングダイオード、薄膜ダイオード
(TFD、MIM)などを用いても同様な効果が得られ
る。
Transistors 17b, 17c, 17d, 17j, 1 used as switching elements in the present invention.
Although 77b, 177d, and 177n are described using thin film transistors as an example, similar effects can be obtained by using not only thin film transistors but also varistor, thyristor, ring diode, thin film diode (TFD, MIM), and the like.

【0160】また、表示素子としてEL素子で説明を行
ったが、有機電界発光素子や無機エレクトロルミネッセ
ンス素子、発光ダイオードなどを用いてもよい。
Although the EL element has been described as the display element, an organic electroluminescent element, an inorganic electroluminescent element, a light emitting diode or the like may be used.

【0161】更に、例えば液晶などの光変調パネルにも
応用できる。図2においてEL素子16を液晶層とすれ
ばよい。
Further, it can be applied to a light modulation panel such as liquid crystal. In FIG. 2, the EL element 16 may be a liquid crystal layer.

【0162】同様に、EL素子を電流値により駆動させ
るための画素構成として図48(a)に示すような構成
も考えられる。図18と異なるのはスイッチングトラン
ジスタがEL素子ではなく、電源線につながっていると
ころである。
Similarly, as a pixel configuration for driving an EL element by a current value, a configuration as shown in FIG. 48 (a) can be considered. The difference from FIG. 18 is that the switching transistor is connected to the power supply line instead of the EL element.

【0163】以下、図48(a)の画素構成における動
作を説明する。
The operation of the pixel structure shown in FIG. 48A will be described below.

【0164】ゲート信号線(1)391によりトランジ
スタ17c、17b、17jを導通状態とする。さらに
ゲート信号線(2)392によりトランジスタ17dを
非導通状態とする。蓄積容量14にはトランジスタ17
aと17iに流れる電流の和がソース信号線電流値と同
じになる値となるように応じた電圧が記憶される。トラ
ンジスタ17aと17iに流れる電流値の比はチャネル
の長さの比及びチャネルの幅の比により決められる。
The gate signal line (1) 391 makes the transistors 17c, 17b and 17j conductive. Further, the gate signal line (2) 392 makes the transistor 17d non-conductive. The storage capacitor 14 has a transistor 17
The corresponding voltage is stored so that the sum of the currents flowing in a and 17i becomes the same value as the source signal line current value. The ratio of the current values flowing in the transistors 17a and 17i is determined by the ratio of the channel length and the ratio of the channel width.

【0165】次に、ゲート信号線(1)391及び
(2)392の操作により、トランジスタ17c、17
b、17jを非導通状態、トランジスタ17dを導通状
態とし、EL電源線393より電流をトランジスタ17
aとEL素子16に流す。このときの電流値はソース信
号線電流からトランジスタ17aに流れた電流値と同じ
大きさである。
Next, by operating the gate signal lines (1) 391 and (2) 392, the transistors 17c and 17
b and 17j are turned off, transistor 17d is turned on, and a current is supplied from the EL power source line 393 to the transistor 17
a and EL element 16. The current value at this time is the same as the current value flowing from the source signal line current to the transistor 17a.

【0166】これにより、図18の構成と同様に、ソー
ス信号線に対する電流値とEL素子に流れる電流値の比
を少なくとも2つの駆動トランジスタ17a、17iの
チャネルサイズの比を変更することで、変化させること
が可能となり、従来の構成に比べてソース信号線に流す
電流量が大きくなることで、浮遊容量20による波形の
なまりを小さくする効果が図18の構成と同様に得られ
る。
Thus, similar to the configuration of FIG. 18, the ratio of the current value to the source signal line and the current value flowing in the EL element is changed by changing the ratio of the channel sizes of at least two drive transistors 17a and 17i. As compared with the conventional configuration, the amount of current flowing through the source signal line is increased, and the effect of reducing the rounding of the waveform due to the stray capacitance 20 can be obtained as in the configuration of FIG.

【0167】また、本発明の実施により各階調のソース
信号線に流れる電流値を数倍(2型パネルの時は5から
10倍程度)とすることで、各階調の電流ステップの刻
み幅を大きくすることができ、ソースドライバに構成さ
れた各階調に対応した電流源の出力ばらつきの許容範囲
を大きくすることができる。
By implementing the present invention, the value of the current flowing through the source signal line for each gradation is multiplied by several times (about 5 to 10 times in the case of the 2 type panel), so that the step size of the current step for each gradation is increased. Therefore, it is possible to increase the allowable range of the output variation of the current source corresponding to each gradation configured in the source driver.

【0168】また、電流調整がしやすいという利点が得
られる。
There is also an advantage that the current can be easily adjusted.

【0169】ソース信号線171に電源切り替え手段1
79を設け、電流源170と電圧源178とを切り替え
て使うことで、実施可能となる。
Power source switching means 1 is connected to the source signal line 171.
It is possible to implement by providing 79 and switching between the current source 170 and the voltage source 178.

【0170】[0170]

【発明の効果】以上のように本発明は、ソース信号線に
切り替え手段を有し、1水平走査期間内に、電圧印加期
間と電流印加期間を設け、ソース信号線に存在する浮遊
容量に蓄積された電荷をすばやく所定の階調に対応する
電荷量に変化させることで、1水平走査期間を短くし、
フリッカレス駆動を実現できる。
As described above, according to the present invention, the source signal line has the switching means, the voltage application period and the current application period are provided within one horizontal scanning period, and the floating capacitance existing in the source signal line is accumulated. By quickly changing the generated charge to the amount of charge corresponding to a predetermined gradation, one horizontal scanning period is shortened,
Flickerless drive can be realized.

【0171】また、1水平走査期間のうち表示階調に対
応する電流値に対し、3倍以上10倍以下の電流値を流
す期間を設け、ソース信号線に存在する浮遊容量に蓄積
された電荷の変化に要する時間を短くできたこと、EL
電流値に対しソース信号線に流す電流値を10倍程度に
することで、1水平走査期間を短くしフリッカレス駆動
を実現できる。一般には電流値が少なくともソース容量
値とソース電圧の積を1水平走査期間で割った値よりも
大きくすれば、各階調に対応した電流値を水平走査期間
内に書き込むことが可能となる。
In addition, a period in which a current value that is 3 times or more and 10 times or less the current value corresponding to the display gray scale is provided in one horizontal scanning period is provided, and the charge accumulated in the stray capacitance existing in the source signal line is provided. The time required to change
By making the value of the current flowing through the source signal line about 10 times the current value, one horizontal scanning period can be shortened and flickerless driving can be realized. In general, if the current value is at least larger than the value obtained by dividing the product of the source capacitance value and the source voltage by one horizontal scanning period, the current value corresponding to each gradation can be written within the horizontal scanning period.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の第15の実施の形態における画素の構
成を示した図
FIG. 1 is a diagram showing a pixel configuration according to a fifteenth embodiment of the present invention.

【図2】本発明の第1の実施の形態による画素、ソース
信号線及び電源を示した図
FIG. 2 is a diagram showing a pixel, a source signal line, and a power supply according to the first embodiment of the present invention.

【図3】水平走査期間内での電圧印加期間と電流印加期
間のタイミングを示した図
FIG. 3 is a diagram showing timings of a voltage application period and a current application period within a horizontal scanning period.

【図4】白表示及び黒表示時に対する出力電流の電圧印
加期間依存性を示した図
FIG. 4 is a diagram showing voltage application period dependence of output current for white display and black display.

【図5】本発明の第2の実施の形態におけるソースドラ
イバ部、電源部およびソース信号線の関係を示した図
FIG. 5 is a diagram showing a relationship between a source driver unit, a power supply unit, and a source signal line in the second embodiment of the invention.

【図6】ソース信号線からある画素への電流書き込み時
の等価回路及び画素内のトランジスタの電流電圧特性及
びソース信号線の波形を示した図
FIG. 6 is a diagram showing an equivalent circuit at the time of writing a current from a source signal line to a pixel, current-voltage characteristics of a transistor in the pixel, and a waveform of the source signal line.

【図7】本発明の第3および第6の実施の形態における
ソースドライバ部の構成を示した図
FIG. 7 is a diagram showing a configuration of a source driver section in the third and sixth embodiments of the present invention.

【図8】本発明の実施の形態における表示装置を組み込
んだ携帯情報端末の図
FIG. 8 is a diagram of a personal digital assistant incorporating a display device according to an embodiment of the present invention.

【図9】本発明の第4の実施の形態におけるコントロー
ラ及びソースドライバのブロック図
FIG. 9 is a block diagram of a controller and a source driver according to a fourth embodiment of the present invention.

【図10】本発明の実施の形態における表示装置を組み
込んだテレビを示した図
FIG. 10 is a diagram showing a television incorporating a display device according to an embodiment of the present invention.

【図11】本発明の第5の実施の形態におけるソース信
号線電流に対応した電圧を発生させるためのブロック図
FIG. 11 is a block diagram for generating a voltage corresponding to a source signal line current according to a fifth embodiment of the present invention.

【図12】本発明の第6の実施の形態におけるソース信
号線に流れる電流の波形を示した図
FIG. 12 is a diagram showing a waveform of a current flowing through a source signal line according to the sixth embodiment of the present invention.

【図13】本発明の第6の実施の形態におけるソース信
号線に流れる電流の波形を立ち上がり時及び立ち下がり
時に従来例と比較し示した図
FIG. 13 is a diagram showing a waveform of a current flowing through a source signal line in a sixth embodiment of the present invention in comparison with a conventional example at the time of rising and falling.

【図14】本発明の第7の実施の形態におけるソースド
ライバのブロック図と画素部の構成を示した図
FIG. 14 is a diagram showing a block diagram of a source driver and a configuration of a pixel portion in a seventh embodiment of the present invention.

【図15】本発明の第7の実施の形態におけるタイミン
グチャート
FIG. 15 is a timing chart in the seventh embodiment of the invention.

【図16】本発明の第8の実施の形態におけるデジタル
アナログ変換器を用いたソース信号線出力を示した図
FIG. 16 is a diagram showing a source signal line output using a digital-analog converter according to an eighth embodiment of the present invention.

【図17】本発明の第8の実施の形態における水平走査
期間内でのリファレンス電圧の変化を示した図
FIG. 17 is a diagram showing a change in reference voltage within a horizontal scanning period according to the eighth embodiment of the present invention.

【図18】本発明の第9の実施の形態における1画素分
の回路を示した図
FIG. 18 is a diagram showing a circuit for one pixel according to a ninth embodiment of the invention.

【図19】本発明の第9の実施の形態におけるソース信
号線電流とEL素子に流れる電流の関係を示した図
FIG. 19 is a diagram showing a relationship between a source signal line current and a current flowing through an EL element according to a ninth embodiment of the present invention.

【図20】図18に示す回路構成においてソース信号線
に電流を流す場合と、EL素子に電流を流す場合の各ト
ランジスタの導通状態を示した図
20 is a diagram showing a conduction state of each transistor when a current flows through a source signal line and when a current flows through an EL element in the circuit configuration shown in FIG.

【図21】本発明の第9の実施の形態において図18中
のトランジスタのチャネルサイズの変化による電流源の
電流値とEL素子を流れる電流値の変化を示した図
FIG. 21 is a diagram showing changes in the current value of the current source and the current value flowing in the EL element due to changes in the channel size of the transistor in FIG. 18 in the ninth embodiment of the present invention.

【図22】本発明の第10の実施の形態における1画素
分の回路を示した図
FIG. 22 is a diagram showing a circuit for one pixel in the tenth embodiment of the invention.

【図23】水平走査期間が75μ秒の時、ソース信号線
容量により所定電流値に対しどの程度まで書き込めるの
かを示した図
FIG. 23 is a diagram showing how much data can be written to a predetermined current value by the source signal line capacitance when the horizontal scanning period is 75 μsec.

【図24】本発明の第11の実施の形態において水平走
査期間が75μ秒の場合にソース信号線容量の変化によ
り所定電流値に対しどの程度まで書き込めるのかを示し
た図
FIG. 24 is a diagram showing to what extent writing can be performed for a predetermined current value due to a change in source signal line capacitance when the horizontal scanning period is 75 μs in the eleventh embodiment of the present invention.

【図25】本発明の第12の実施の形態における階調と
ソース信号線に流れる電流の関係を示した図
FIG. 25 is a diagram showing a relationship between gradation and current flowing through a source signal line according to the twelfth embodiment of the present invention.

【図26】階調によって、ソース信号線に流す電流値
と、EL素子に流す電流値の比を変更させるための回路
構成を示した図
FIG. 26 is a diagram showing a circuit configuration for changing a ratio of a current value flowing in a source signal line and a current value flowing in an EL element according to a gradation.

【図27】あるソース容量値に対するソース信号線電流
とその電流値に達するのに要する時間の関係を示した図
FIG. 27 is a diagram showing a relationship between a source signal line current and a time required to reach the current value with respect to a certain source capacitance value.

【図28】異なる3つの電流値に対し、所定電流値まで
変化するのに必要な時間が異なることを示した図
FIG. 28 is a diagram showing that the time required to change to a predetermined current value is different for three different current values.

【図29】ソース信号線容量が40pFの時、65μ秒
後に各ソース信号電流値に対して所定電流値までの何%
まで変化したかを示した図
FIG. 29: When the source signal line capacitance is 40 pF, what percentage of each source signal current value up to a predetermined current value after 65 μs
Showing how much has changed

【図30】図45に示す割合で書き込まれた場合に、ソ
ース信号入力電流に対するEL素子に出力される電流値
の関係を示した図
FIG. 30 is a diagram showing the relationship between the source signal input current and the current value output to the EL element when written at the ratio shown in FIG. 45.

【図31】本発明の第13の実施の形態におけるゲート
ドライバ部の構成を示した図
FIG. 31 is a diagram showing a configuration of a gate driver unit according to a thirteenth embodiment of the present invention.

【図32】図1の画素構成の動作を示した図32 is a diagram showing an operation of the pixel configuration of FIG.

【図33】図1の画素構成におけるゲート信号線、バイ
アス制御線の動作波形を示した図
33 is a diagram showing operation waveforms of a gate signal line and a bias control line in the pixel configuration of FIG.

【図34】3層型発光素子におけるキャリアの挙動を示
した図
FIG. 34 is a diagram showing the behavior of carriers in a three-layer type light emitting device.

【図35】本発明の第16の実施の形態における画素の
構成を示した図
FIG. 35 is a diagram showing a pixel configuration according to a sixteenth exemplary embodiment of the present invention.

【図36】図35及び図38のEL素子及び負荷に用い
られた素子の電流と電圧の関係を示した図
FIG. 36 is a diagram showing a relationship between current and voltage of the EL element of FIGS. 35 and 38 and an element used as a load.

【図37】EL素子とソース信号線における階調と電流
の関係を示した図
FIG. 37 is a diagram showing a relationship between gradation and current in an EL element and a source signal line.

【図38】図35に示す画素の構成において負荷とEL
素子に接続されるトランジスタを共通にした図
38 is a graph showing the load and EL in the pixel configuration shown in FIG.
Diagram with common transistors connected to elements

【図39】調整手段により負荷の抵抗値を変化させる機
能を設けた図
FIG. 39 is a diagram in which a function of changing the resistance value of the load is provided by the adjusting means.

【図40】本発明の表示装置を用いたビデオカメラを示
した図
FIG. 40 is a diagram showing a video camera using the display device of the present invention.

【図41】本発明の表示装置を用いたデジタルカメラを
示した図
FIG. 41 is a diagram showing a digital camera using the display device of the present invention.

【図42】ソース信号線に流す電流値と、EL素子に流
す電流値の比を変更させるための回路構成を示した図
FIG. 42 is a diagram showing a circuit configuration for changing the ratio between the value of the current flowing in the source signal line and the value of the current flowing in the EL element.

【図43】ソース信号線に流す電流値と、EL素子に流
す電流値の比を変更させるための回路構成を示した図
FIG. 43 is a diagram showing a circuit configuration for changing the ratio of the value of the current flowing through the source signal line and the value of the current flowing through the EL element.

【図44】ソース信号線に流す電流値と、EL素子に流
す電流値の比を変更させるための回路構成を示した図
FIG. 44 is a diagram showing a circuit configuration for changing the ratio of the value of the current flowing through the source signal line and the value of the current flowing through the EL element.

【図45】Nチャネルトランジスタを用いた場合にソー
ス信号線に流す電流値と、EL素子に流す電流値の比を
変更させるための回路構成を示した図
FIG. 45 is a diagram showing a circuit configuration for changing a ratio of a current value flowing in a source signal line to a current value flowing in an EL element when an N-channel transistor is used.

【図46】画素がカレントミラー構成となった場合の本
発明の実施の形態を示した図
FIG. 46 is a diagram showing an embodiment of the present invention when a pixel has a current mirror configuration.

【図47】カレントミラー構成において、ソース信号線
に流す電流値とEL素子に流す電流値を異ならせること
ができるようにした図
FIG. 47 is a diagram in which a current value flowing in a source signal line and a current value flowing in an EL element can be made different in a current mirror configuration.

【図48】EL素子ではなく、EL電流線をトランジス
タにより導通非導通状態に変化させる場合のソース信号
線に流す電流値と、EL素子に流す電流値の比を変更さ
せるための回路構成を示した図
FIG. 48 shows a circuit configuration for changing the ratio of the value of the current flowing through the source signal line and the value of the current flowing through the EL element when the EL current line, not the EL element, is changed to the conductive state by the transistor. Figure

【図49】本発明の第11の実施の形態における階調に
対する電流源の割り当てを示した図
FIG. 49 is a diagram showing allocation of current sources to gradations according to the eleventh embodiment of the present invention.

【図50】従来の表示装置の構成を示した図FIG. 50 is a diagram showing a configuration of a conventional display device.

【図51】ゲート信号線の走査時間を変化させた場合の
入力電流と出力電流の関係を示した図
FIG. 51 is a diagram showing the relationship between the input current and the output current when the scanning time of the gate signal line is changed.

【図52】表示色の違いによる有機発光素子の電圧−輝
度特性及び電流密度−輝度特性の違いを示した図
FIG. 52 is a diagram showing the difference between the voltage-luminance characteristic and the current density-luminance characteristic of the organic light emitting element due to the difference in display color.

【符号の説明】[Explanation of symbols]

10 電流源 11 ソース信号線 12 ゲート信号線(1) 13 ゲート信号線(2) 14 蓄積容量 15 EL電源線 16 EL素子 17 トランジスタ 18 電圧源 19 電源切り替え手段 20 浮遊容量 420 ソース信号線 421 トランジスタ 422 ゲート信号線(1) 425 EL電源線 426 蓄積容量 427 EL素子 428 バイアス制御線 429 電流源 10 current source 11 Source signal line 12 Gate signal line (1) 13 Gate signal line (2) 14 Storage capacity 15 EL power line 16 EL element 17 transistors 18 Voltage source 19 Power supply switching means 20 stray capacitance 420 Source signal line 421 transistor 422 Gate signal line (1) 425 EL power line 426 storage capacity 427 EL element 428 Bias control line 429 current source

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 623 G09G 3/20 623R 624 624B 642 642A 680 680T 680V H05B 33/14 H05B 33/14 A Fターム(参考) 3K007 AB01 AB05 BA06 CA03 EB00 GA00 5C080 AA06 BB05 DD05 DD06 EE28 FF11 JJ02 JJ03 JJ04 JJ05 KK07 KK43 5C094 AA04 BA03 BA27 CA19 CA24 EA04 EA07 EB05 HA10 ─────────────────────────────────────────────────── ─── Continuation of front page (51) Int.Cl. 7 Identification code FI theme code (reference) G09G 3/20 623 G09G 3/20 623R 624 624B 642 642A 680 680T 680V H05B 33/14 H05B 33/14 AF Terms (reference) 3K007 AB01 AB05 BA06 CA03 EB00 GA00 5C080 AA06 BB05 DD05 DD06 EE28 FF11 JJ02 JJ03 JJ04 JJ05 KK07 KK43 5C094 AA04 BA03 BA27 CA19 CA24 EA04 EA07 EB05 HA10

Claims (11)

【特許請求の範囲】[Claims] 【請求項1】 マトリクス型表示装置であって、 表示素子及び前記表示素子と並列に接続された負荷を具
備し、 前記負荷の抵抗値を変化させることで、 ソース信号線を流れる電流に対する前記表示素子に流れ
る電流の割合を変化させたことを特徴とするマトリクス
型表示装置。
1. A matrix type display device, comprising: a display element and a load connected in parallel with the display element, wherein a resistance value of the load is changed to display the current with respect to a current flowing through a source signal line. A matrix type display device characterized in that a ratio of a current flowing through an element is changed.
【請求項2】 アクティブマトリクス型表示装置であっ
て、 電源から供給される電流を制御する駆動用トランジスタ
と、 ソース信号線から前記駆動用トランジスタに電流経路を
形成する信号線接続トランジスタと、 前記駆動用トランジスタの電流を表示素子に供給する経
路を形成するEL接続トランジスタと、 前記駆動用トランジスタの電流を負荷に供給する経路を
形成する負荷接続トランジスタを具備し、 前記EL接続トランジスタ及び前記負荷接続トランジス
タを制御することもしくは前記負荷の抵抗値を変化させ
ることで、 前記駆動用トランジスタに流れる電流に対し、 前記表示素子に流れる電流の割合を変化できることを特
徴とするアクティブマトリクス型表示装置。
2. An active matrix type display device, comprising: a driving transistor for controlling a current supplied from a power source; a signal line connecting transistor for forming a current path from a source signal line to the driving transistor; An EL connection transistor forming a path for supplying the current of the driving transistor to the display element, and a load connection transistor forming a path for supplying the current of the driving transistor to the load, the EL connection transistor and the load connection transistor The active matrix display device is characterized in that the ratio of the current flowing through the display element to the current flowing through the driving transistor can be changed by controlling the resistance of the load or changing the resistance value of the load.
【請求項3】 アクティブマトリクス型表示装置であっ
て、 電源から供給される電流を制御する駆動用トランジスタ
と、 ソース信号線から前記駆動用トランジスタに電流経路を
形成する信号線接続トランジスタと、 前記駆動用トランジスタの電流を表示素子及び負荷に供
給する経路を形成するEL接続トランジスタを具備し、 前記駆動用トランジスタに流れる電流に対し、 前記負荷の抵抗値を変化させることで前記表示素子に流
れる電流の割合を変化できることを特徴とするアクティ
ブマトリクス型表示装置。
3. An active matrix type display device, comprising: a driving transistor for controlling a current supplied from a power source; a signal line connecting transistor forming a current path from a source signal line to the driving transistor; An EL-connection transistor that forms a path for supplying the current of the transistor for display to the display element and the load, and changes the resistance value of the load with respect to the current flowing through the driving transistor, An active matrix type display device characterized in that the ratio can be changed.
【請求項4】 アクティブマトリクス型表示装置であっ
て、 電源から供給される電流を制御する駆動用トランジスタ
と、 ソース信号線から前記駆動用トランジスタに電流経路を
形成する信号線接続トランジスタと、 前記駆動用トランジスタの電流を表示素子及び負荷に供
給する経路を形成するEL接続トランジスタを具備し、 前記表示素子が印加電圧により抵抗値が変化する場合
に、前記負荷は印加電圧の変化に対し抵抗値がほぼ一定
とするか、 もしくは前記表示素子が印加電圧によらず抵抗値がほぼ
一定である場合に、前記負荷は印加電圧により抵抗値が
変化するものを選んだことを特徴とするアクティブマト
リクス型表示装置。
4. An active matrix display device, comprising: a driving transistor that controls a current supplied from a power source; a signal line connecting transistor that forms a current path from a source signal line to the driving transistor; An EL-connection transistor that forms a path for supplying the current of the transistor for display to the display element and the load, and when the display element changes in resistance value due to an applied voltage, the load has a resistance value with respect to a change in applied voltage. Active matrix display characterized in that the load is selected to be substantially constant, or when the display element has a substantially constant resistance value irrespective of the applied voltage, the load changes its resistance value depending on the applied voltage. apparatus.
【請求項5】 駆動用トランジスタに対し、 第1の期間においては、 前記駆動用トランジスタを通してソース信号線に電流を
流し、 第2の期間においては、 前記駆動用トランジスタを通して表示素子及び負荷に電
流を流すアクティブマトリクス型表示装置の駆動方法に
おいて、 前記負荷の抵抗値を変化させることで前記ソース信号線
に流れる電流に対し、前記表示素子に流れる電流値が異
なることを特徴とするアクティブマトリクス型表示装置
の駆動方法。
5. A current is supplied to the driving transistor through the driving transistor in the first period during the first period, and a current is supplied to the display element and the load through the driving transistor during the second period. In the driving method of the active matrix display device, the current value flowing in the display element is different from the current flowing in the source signal line by changing the resistance value of the load. Driving method.
【請求項6】 アクティブマトリクス型表示装置であっ
て、 電源から供給される電流を制御する駆動用トランジスタ
と、 ソース信号線から前記駆動用トランジスタに電流経路を
形成する信号線接続トランジスタと、 前記駆動用トランジスタの電流を表示素子及び負荷に供
給する経路を形成するEL接続トランジスタと、 前記負荷の抵抗値を変化させる調整手段を具備し、 前記駆動用トランジスタに流れる電流に対し、 前記調整手段により前記負荷の抵抗値を変化させること
で前記表示素子に流れる電流の割合を変化できることを
特徴とするアクティブマトリクス型表示装置。
6. An active matrix type display device, comprising: a driving transistor for controlling a current supplied from a power source; a signal line connecting transistor forming a current path from a source signal line to the driving transistor; An EL connection transistor that forms a path for supplying the current of the driving transistor to the display element and the load; and an adjusting unit that changes the resistance value of the load. An active matrix type display device characterized in that a ratio of a current flowing through the display element can be changed by changing a resistance value of a load.
【請求項7】 請求項1の表示装置に、復調部と、アン
テナと、ボタンとを具備することを特徴とする携帯情報
端末。
7. A portable information terminal comprising the display device according to claim 1 including a demodulation section, an antenna, and a button.
【請求項8】 請求項1の表示装置に映像信号処理回路
と、電源部と受信装置を具備したことを特徴とするテレ
ビ。
8. A television comprising the display device according to claim 1 including a video signal processing circuit, a power supply unit, and a receiving device.
【請求項9】 請求項1記載の表示装置にビューファイ
ンダと、撮影レンズと、制御ボタンとを設けたことを特
徴とするビデオカメラ。
9. A video camera comprising the display device according to claim 1 provided with a viewfinder, a taking lens, and a control button.
【請求項10】 請求項1記載の表示装置にシャッタ
と、撮影レンズと、ファインダーとボタンを設けたこと
を特徴とするデジタルカメラ。
10. A digital camera comprising the display device according to claim 1 provided with a shutter, a taking lens, a finder and a button.
【請求項11】 アクティブマトリクス型表示装置であ
って、 電源から供給される電流を制御する駆動用トランジスタ
と、 ソース信号線から前記駆動用トランジスタに電流経路を
形成する信号線接続トランジスタと、 前記駆動用トランジスタの電流を表示素子及び電流源に
供給する経路を形成するEL接続トランジスタを具備
し、 前記EL接続トランジスタの状態により、 前記EL素子に流れる電流が前記電流源からか、前記駆
動用トランジスタからかのいずれかを選択することを特
徴とするアクティブマトリクス型表示装置。
11. An active matrix display device, comprising: a driving transistor that controls a current supplied from a power source; a signal line connecting transistor that forms a current path from a source signal line to the driving transistor; An EL-connection transistor forming a path for supplying the current of the transistor for display to the display element and the current source, and depending on the state of the EL-connection transistor, the current flowing in the EL element is from the current source or from the driving transistor. An active matrix type display device characterized by selecting either of the above.
JP2001301739A 2001-09-28 2001-09-28 Active matrix display device Expired - Fee Related JP5470668B2 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001301739A JP5470668B2 (en) 2001-09-28 2001-09-28 Active matrix display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001301739A JP5470668B2 (en) 2001-09-28 2001-09-28 Active matrix display device

Publications (2)

Publication Number Publication Date
JP2003108066A true JP2003108066A (en) 2003-04-11
JP5470668B2 JP5470668B2 (en) 2014-04-16

Family

ID=19122102

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001301739A Expired - Fee Related JP5470668B2 (en) 2001-09-28 2001-09-28 Active matrix display device

Country Status (1)

Country Link
JP (1) JP5470668B2 (en)

Cited By (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004271577A (en) * 2003-03-05 2004-09-30 Toshiba Matsushita Display Technology Co Ltd El display device
WO2004100118A1 (en) * 2003-05-07 2004-11-18 Toshiba Matsushita Display Technology Co., Ltd. El display and its driving method
WO2004102515A1 (en) * 2003-05-13 2004-11-25 Toshiba Matsushita Display Technology Co., Ltd. Active matrix type display device
JP2004361489A (en) * 2003-06-02 2004-12-24 Seiko Epson Corp Electro-optical device, its driving circuit and driving method, and electronic equipment
JP2005107515A (en) * 2003-09-12 2005-04-21 Semiconductor Energy Lab Co Ltd Semiconductor device and driving method of the same
JPWO2003091978A1 (en) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Driving method of EL display panel
JP2007226258A (en) * 2002-04-26 2007-09-06 Toshiba Matsushita Display Technology Co Ltd Driver circuit of el display panel
JP2007233398A (en) * 2002-04-26 2007-09-13 Toshiba Matsushita Display Technology Co Ltd Driving method of el display panel
JP2007256958A (en) * 2002-04-26 2007-10-04 Toshiba Matsushita Display Technology Co Ltd Method of driving el display panel
KR100784013B1 (en) 2006-04-13 2007-12-07 삼성에스디아이 주식회사 Pixel Circuit of Organic Light Emitting Display Device and driving method
JP2007322795A (en) * 2006-06-01 2007-12-13 Nippon Hoso Kyokai <Nhk> Light emitting diode driving circuit and display device using same
CN100461244C (en) * 2003-10-31 2009-02-11 三星移动显示器株式会社 Image display device and driving method thereof
US7817149B2 (en) 2002-04-26 2010-10-19 Toshiba Matsushita Display Technology Co., Ltd. Semiconductor circuits for driving current-driven display and display
JP2012155327A (en) * 2001-08-29 2012-08-16 Semiconductor Energy Lab Co Ltd Light emitting device, display module, and electronic apparatus
US8350785B2 (en) 2003-09-12 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
JP2015028635A (en) * 2005-06-30 2015-02-12 株式会社半導体エネルギー研究所 Display device
CN112289959A (en) * 2020-11-05 2021-01-29 固安翌光科技有限公司 Organic electroluminescent device and method for improving brightness uniformity

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151958A (en) * 1992-11-02 1994-05-31 Eastman Kodak Japan Kk Light emitting device
JPH10133613A (en) * 1996-10-25 1998-05-22 Kokusai Electric Co Ltd Luminance adjusting circuit for led display unit
WO1999065011A2 (en) * 1998-06-12 1999-12-16 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices
JP2000267614A (en) * 1999-03-12 2000-09-29 Matsushita Electric Ind Co Ltd Display device

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06151958A (en) * 1992-11-02 1994-05-31 Eastman Kodak Japan Kk Light emitting device
JPH10133613A (en) * 1996-10-25 1998-05-22 Kokusai Electric Co Ltd Luminance adjusting circuit for led display unit
WO1999065011A2 (en) * 1998-06-12 1999-12-16 Koninklijke Philips Electronics N.V. Active matrix electroluminescent display devices
JP2002517806A (en) * 1998-06-12 2002-06-18 コーニンクレッカ フィリップス エレクトロニクス エヌ ヴィ Active matrix electroluminescent display
JP2000267614A (en) * 1999-03-12 2000-09-29 Matsushita Electric Ind Co Ltd Display device

Cited By (32)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012155327A (en) * 2001-08-29 2012-08-16 Semiconductor Energy Lab Co Ltd Light emitting device, display module, and electronic apparatus
US8982021B2 (en) 2001-08-29 2015-03-17 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment
US8704736B2 (en) 2001-08-29 2014-04-22 Semiconductor Energy Laboratory Co., Ltd. Light emitting device, method of driving a light emitting device, element substrate, and electronic equipment
JP2007256958A (en) * 2002-04-26 2007-10-04 Toshiba Matsushita Display Technology Co Ltd Method of driving el display panel
US7817149B2 (en) 2002-04-26 2010-10-19 Toshiba Matsushita Display Technology Co., Ltd. Semiconductor circuits for driving current-driven display and display
JP2007226258A (en) * 2002-04-26 2007-09-06 Toshiba Matsushita Display Technology Co Ltd Driver circuit of el display panel
US7777698B2 (en) 2002-04-26 2010-08-17 Toshiba Matsushita Display Technology, Co., Ltd. Drive method of EL display panel
JP2007233398A (en) * 2002-04-26 2007-09-13 Toshiba Matsushita Display Technology Co Ltd Driving method of el display panel
JPWO2003091978A1 (en) * 2002-04-26 2005-09-02 東芝松下ディスプレイテクノロジー株式会社 Driving method of EL display panel
JP2008225506A (en) * 2002-04-26 2008-09-25 Toshiba Matsushita Display Technology Co Ltd El display apparatus
US7932880B2 (en) 2002-04-26 2011-04-26 Toshiba Matsushita Display Technology Co., Ltd. EL display panel driving method
JP4703103B2 (en) * 2003-03-05 2011-06-15 東芝モバイルディスプレイ株式会社 Driving method of active matrix type EL display device
JP2004271577A (en) * 2003-03-05 2004-09-30 Toshiba Matsushita Display Technology Co Ltd El display device
WO2004100118A1 (en) * 2003-05-07 2004-11-18 Toshiba Matsushita Display Technology Co., Ltd. El display and its driving method
US7372440B2 (en) 2003-05-13 2008-05-13 Toshiba Matsushita Display Technology Co., Ltd. Active matrix display device
WO2004102515A1 (en) * 2003-05-13 2004-11-25 Toshiba Matsushita Display Technology Co., Ltd. Active matrix type display device
JP4720070B2 (en) * 2003-06-02 2011-07-13 セイコーエプソン株式会社 Electro-optical device, driving circuit and driving method thereof, and electronic apparatus
JP2004361489A (en) * 2003-06-02 2004-12-24 Seiko Epson Corp Electro-optical device, its driving circuit and driving method, and electronic equipment
JP2005107515A (en) * 2003-09-12 2005-04-21 Semiconductor Energy Lab Co Ltd Semiconductor device and driving method of the same
JP4758085B2 (en) * 2003-09-12 2011-08-24 株式会社半導体エネルギー研究所 Semiconductor device and electronic equipment
US9385704B2 (en) 2003-09-12 2016-07-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
US8350785B2 (en) 2003-09-12 2013-01-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and driving method of the same
CN100461244C (en) * 2003-10-31 2009-02-11 三星移动显示器株式会社 Image display device and driving method thereof
US10224347B2 (en) 2005-06-30 2019-03-05 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
JP2015028635A (en) * 2005-06-30 2015-02-12 株式会社半導体エネルギー研究所 Display device
US9640558B2 (en) 2005-06-30 2017-05-02 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
US10903244B2 (en) 2005-06-30 2021-01-26 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
US11444106B2 (en) 2005-06-30 2022-09-13 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device, display device, and electronic appliance
KR100784013B1 (en) 2006-04-13 2007-12-07 삼성에스디아이 주식회사 Pixel Circuit of Organic Light Emitting Display Device and driving method
JP2007322795A (en) * 2006-06-01 2007-12-13 Nippon Hoso Kyokai <Nhk> Light emitting diode driving circuit and display device using same
CN112289959A (en) * 2020-11-05 2021-01-29 固安翌光科技有限公司 Organic electroluminescent device and method for improving brightness uniformity
CN112289959B (en) * 2020-11-05 2023-06-23 固安翌光科技有限公司 Organic electroluminescent device and method for improving brightness uniformity

Also Published As

Publication number Publication date
JP5470668B2 (en) 2014-04-16

Similar Documents

Publication Publication Date Title
JP5636147B2 (en) Active matrix display device
KR101186254B1 (en) Organic Light Emitting Diode Display And Driving Method Thereof
US8378936B2 (en) Display apparatus and method of driving the same
US7554514B2 (en) Electro-optical device and electronic apparatus
US9224328B2 (en) Organic electro luminescence display device and driving method thereof
US7358935B2 (en) Display device of digital drive type
US7999768B2 (en) Organic light emitting diode display and driving method thereof
US7221343B2 (en) Image display apparatus
JP5589250B2 (en) Active matrix display device
JP5470668B2 (en) Active matrix display device
JP4540903B2 (en) Active matrix display device
US20050270257A1 (en) Organic electroluminescent display and demultiplexer
EP1290671A1 (en) Active matrix electroluminescent display device
JP2005345992A (en) Display device
JPWO2002077958A1 (en) Driver circuit for active matrix light emitting device
JP2003108065A (en) Active matrix type display device and its driving method
KR100717334B1 (en) Method and apparatus for driving electro-luminescence display device
CN114120881A (en) Pixel circuit, display device and driving method thereof
JP2003150108A (en) Active matrix substrate and method for driving current controlled type light emitting element using the same
US20230230547A1 (en) Display panel and display device
JP2002358049A (en) Drive circuit for light emitting element and active matrix type display panel
JP2008191684A (en) Active matrix type display device
KR20060133967A (en) Electroluminescent display device with scrolling addressing
KR100634752B1 (en) drive method of organic elecroluminescence display device
KR101072757B1 (en) Driving Circuit of Passive Matrix Organic Electroluminescent Display Device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080828

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080912

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110607

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110729

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120619

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120717

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121213

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130730

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130910

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20130930

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20131029

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20131206

TRDD Decision of grant or rejection written
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20140106

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20140107

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20140120

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees