JP2003043988A - プラズマディスプレイ装置 - Google Patents

プラズマディスプレイ装置

Info

Publication number
JP2003043988A
JP2003043988A JP2001229180A JP2001229180A JP2003043988A JP 2003043988 A JP2003043988 A JP 2003043988A JP 2001229180 A JP2001229180 A JP 2001229180A JP 2001229180 A JP2001229180 A JP 2001229180A JP 2003043988 A JP2003043988 A JP 2003043988A
Authority
JP
Japan
Prior art keywords
block
circuit block
display
input
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001229180A
Other languages
English (en)
Inventor
Takayuki Miura
隆之 三浦
Original Assignee
Matsushita Electric Ind Co Ltd
松下電器産業株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Ind Co Ltd, 松下電器産業株式会社 filed Critical Matsushita Electric Ind Co Ltd
Priority to JP2001229180A priority Critical patent/JP2003043988A/ja
Publication of JP2003043988A publication Critical patent/JP2003043988A/ja
Pending legal-status Critical Current

Links

Abstract

(57)【要約】 【課題】 ユーザーの利用目的に応じた信号入力端子構
造を備えたプラズマディスプレイ装置を簡単に提供でき
るようにすることを目的とする。 【解決手段】 本発明においては、表示駆動回路ブロッ
クと映像信号を出力する外部機器との間に接続される入
力信号回路ブロックと、パネル、表示駆動回路ブロック
及び入力信号回路ブロックが収容される筐体とを有し、
前記入力信号回路ブロックは、前記表示駆動回路ブロッ
クの信号入力用コネクタに着脱可能に接続される信号出
力用コネクタを備えるとともに外部機器に接続するため
の接続ケーブルが着脱可能に接続される入力端子部を備
えたブロック本体66、68とで構成し、このブロック
本体66、68に不揮発性メモリー64、67を備え、
かつ装置本体61側に前記不揮発性メモリー64、67
の内容を読み出し可能な内部制御回路用マイコン62を
設けたたものである。

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は、大画面で、薄型、
軽量のディスプレイ装置として知られているプラズマデ
ィスプレイ装置に関するものである。 【0002】 【従来の技術】このプラズマディスプレイ装置では、ガ
ス放電により紫外線を発生させ、この紫外線で蛍光体を
励起して発光させカラー表示を行っている。そして、基
板上に隔壁によって区画された表示セルが設けられてお
り、これに蛍光体層が形成されている構成を有する。 【0003】このプラズマディスプレイ装置には、大別
して、駆動的にはAC型とDC型があり、放電形式では
面放電型と対向放電型の2種類があるが、高精細化、大
画面化および製造の簡便性から、現状では、プラズマデ
ィスプレイ装置の主流は、3電極構造の面放電型のもの
で、その構造は、一方の基板上に平行に隣接した表示電
極対を有し、もう一方の基板上に表示電極と交差する方
向に配列されたアドレス電極と、隔壁、蛍光体層を有す
るもので、比較的蛍光体層を厚くすることができ、蛍光
体によるカラー表示に適している。 【0004】このようなプラズマディスプレイ装置は、
液晶パネルに比べて高速の表示が可能であり、視野角が
広いこと、大型化が容易であること、自発光型であるた
め表示品質が高いことなどの理由から、フラットパネル
ディスプレイの中で最近特に注目を集めており、多くの
人が集まる場所での表示装置や家庭で大画面の映像を楽
しむための表示装置として各種の用途に使用されてい
る。一方、プラズマディスプレイ装置は大形の表示装置
として各種の用途に使用されることから、信号入力端子
構造には、パーソナルコンピュータ、テレビジョンチュ
ーナ、ビデオなどの各種の情報信号を含む映像信号を出
力する外部機器と接続可能な構成が要求される。 【0005】このためプラズマディスプレイ装置におい
ては、必然的に多くの外部信号発生源に接続できるよう
に各種の信号入力端子が設けられているが、一般のユー
ザー側からすれば、全ての信号入力端子を使用するよう
な使い方は少なく、ほとんどが特定の外部機器のみを接
続して使用するため、各種の機器に対応できるように設
置された各種の信号入力端子の一部は不要になることが
ある。また、ユーザーに応じた信号入力端子を有する複
数種類のプラズマディスプレイ装置を製造すればよい
が、上述のように各種の用途に使用されるプラズマディ
スプレイ装置においては、多品種の製品を生産しなけれ
ばならなくなり、生産効率が悪くなってしまう。 【0006】 【発明が解決しようとする課題】本発明はこのような現
状に鑑みなされたもので、ユーザーの利用目的に応じた
信号入力端子構造を備えたプラズマディスプレイ装置を
簡単に提供できるようにすることを目的とするものであ
る。 【0007】 【課題を解決するための手段】上記目的を達成するため
に本発明のプラズマディスプレイ装置は、パネルと、シ
ャーシ部材に配置されかつ前記パネルに信号を印加して
表示を行う表示駆動回路ブロックと、この表示駆動回路
ブロックと映像信号を出力する外部機器との間に接続さ
れる入力信号回路ブロックと、これらのパネル、表示駆
動回路ブロック及び入力信号回路ブロックが収容される
筐体とを有し、前記入力信号回路ブロックは、前記表示
駆動回路ブロックの信号入力用コネクタに着脱可能に接
続される信号出力用コネクタを備えるとともに外部機器
に接続するための接続ケーブルが着脱可能に接続される
入力端子部を備えたブロック本体を有し、このブロック
本体に不揮発性メモリーを備え、かつ装置本体側に前記
不揮発性メモリーの内容を読み出し可能な制御手段を設
けたものである。 【0008】この構成により、プラズマディスプレイ装
置に接続される外部機器に対応する入力端子部を備えた
ブロック本体を複数種類用意しておくことにより、ユー
ザーの要望に応じてブロック本体を取り替えれば、使用
形態に応じた信号入力端子構造を有するプラズマディス
プレイ装置を簡単に提供できる。 【0009】 【発明の実施の形態】すなわち、本発明の請求項1記載
の発明は、少なくとも前面側が透明な一対の基板を基板
間に放電空間が形成されるように対向配置するとともに
基板に電極群を配置したパネルと、シャーシ部材に配置
されかつ前記パネルに信号を印加して表示を行う表示駆
動回路ブロックと、この表示駆動回路ブロックと映像信
号を出力する外部機器との間に接続される入力信号回路
ブロックと、これらのパネル、表示駆動回路ブロック及
び入力信号回路ブロックが収容される筐体とを有し、前
記入力信号回路ブロックは、前記表示駆動回路ブロック
の信号入力用コネクタに着脱可能に接続される信号出力
用コネクタを備えるとともに外部機器に接続するための
接続ケーブルが着脱可能に接続される入力端子部を備え
たブロック本体を有し、このブロック本体に不揮発性メ
モリーを備え、かつ装置本体側に前記不揮発性メモリー
の内容を読み出し可能な制御手段を設けたものである。 【0010】以下、本発明の一実施の形態によるプラズ
マディスプレイ装置について、図1〜図17を用いて説
明するが、本発明の実施の態様はこれに限定されるもの
ではない。 【0011】まず、プラズマディスプレイ装置における
プラズマディスプレイパネルの構造について図1を用い
て説明する。図1に示すように、ガラス基板などの透明
な前面側の基板1上には、スキャン電極とサステイン電
極とで対をなすストライプ状の表示電極2が複数列形成
され、そしてその電極群を覆うように誘電体層3が形成
され、その誘電体層3上には保護膜4が形成されてい
る。 【0012】また、前記前面側の基板1に対向配置され
る背面側の基板5上には、スキャン電極及びサステイン
電極の表示電極2と交差するように、オーバーコート層
6で覆われた複数列のストライプ状のアドレス電極7が
形成されている。このアドレス電極7間のオーバーコー
ト層6上には、アドレス電極7と平行に複数の隔壁8が
配置され、この隔壁8間の側面およびオーバーコート層
6の表面に蛍光体層9が設けられている。 【0013】これらの基板1と基板5とは、スキャン電
極およびサステイン電極の表示電極2とアドレス電極7
とがほぼ直交するように、微小な放電空間を挟んで対向
配置されるとともに、周囲が封止され、そして前記放電
空間には、ヘリウム、ネオン、アルゴン、キセノンのう
ちの一種または混合ガスが放電ガスとして封入されてい
る。また、放電空間は、隔壁8によって複数の区画に仕
切ることにより、表示電極2とアドレス電極7との交点
が位置する複数の放電セルが設けられ、その各放電セル
には、赤色、緑色及び青色となるように蛍光体層9が一
色ずつ順次配置されている。 【0014】図2にこのプラズマディスプレイパネルの
電極配列を示しており、図2に示すようにスキャン電極
およびサステイン電極とアドレス電極とは、M行×N列
のマトリックス構成であり、行方向にはM行のスキャン
電極SCN1〜SCNMおよびサステイン電極SUS1〜
SUSMが配列され、列方向にはN列のアドレス電極D1
〜DNが配列されている。 【0015】このような電極構成のプラズマディスプレ
イパネルにおいては、アドレス電極とスキャン電極の間
に書き込みパルスを印加することにより、アドレス電極
とスキャン電極の間でアドレス放電を行い、放電セルを
選択した後、スキャン電極とサステイン電極との間に、
交互に反転する周期的な維持パルスを印加することによ
り、スキャン電極とサステイン電極との間で維持放電を
行い、所定の表示を行うものである。 【0016】また、プラズマディスプレイ装置の階調表
示駆動方式としては、一般にADS(アドレス・表示期
間分離)方式が用いられている。ADS方式では、1フ
ィールドを複数のサブフィールドに時間的に分割する。
例えば、8ビットで256階調表示を行う場合は、1フ
ィールドを8つのサブフィールドに分割する。また、各
サブフィールドは、点灯セル選択のためのアドレス放電
が行われるアドレス期間と、表示のための維持放電が行
われる維持期間(表示放電期間)とに分離される。このA
DS方式では、各サブフィールドで第1ラインから第m
ラインまでPDPの全面にアドレス放電による走査が行
われ、全面アドレス放電終了時に維持放電が行われる。 【0017】図3にこのプラズマディスプレイ装置の表
示駆動回路のタイミングチャートの一例を示している。
図3に示すように、書き込み期間では、全てのサステイ
ン電極SUS1〜SUSMを0(V)に保持した後に、第
1行目の表示する放電セルに対応する所定のアドレス電
極D1〜DNに正の書き込みパルス電圧+Vw(V)を、
第1行目のスキャン電極SCN1に負の走査パルス電圧
−Vs(V)をそれぞれに印加すると、所定のアドレス
電極D1〜DNと第1行目のスキャン電極SCN1との交
点部において、書き込み放電が起こる。 【0018】次に、第2行目の表示する放電セルに対応
する所定のアドレス電極D1〜DNに正の書き込みパルス
電圧+Vw(V)を、第2行目のスキャン電極SCN2
に負の走査パルス電圧−Vs(V)をそれぞれに印加す
ると、所定のアドレス電極D1〜DNと第2行目のスキャ
ン電極SCN2との交点部において書き込み放電が起こ
る。上記同様の動作が順次に行われて、最後に第M行目
の表示する放電セルに対応する所定のアドレス電極D1
〜DNに正の書き込みパルス電圧+Vw(V)を、第M
行目のスキャン電極SCNMに負の走査パルス電圧−V
s(V)をそれぞれに印加すると、所定のアドレス電極
D1〜DNと第M行目のスキャン電極SCNMとの交点部
において書き込み放電が起こる。 【0019】次の維持期間では、全てのスキャン電極S
CN1〜SCNMを一旦0(V)に保持すると共に、全て
のサステイン電極SUS1〜SUSMに負の維持パルス電
圧−Vm(V)を印加すると、書き込み放電を起こした
前記交点部におけるスキャン電極SCN1〜SCNMとサ
ステイン電極SUS1〜SUSMとの間に維持放電が起こ
る。次に全てのスキャン電極SCN1〜SCNMと全ての
サステイン電極SUS1〜SUSMとに負の維持パルス電
圧−Vm(V)を交互に印加することにより、表示する
放電セルにおいて維持放電が継続して起こる。この維持
放電の発光によりパネル表示が行われる。 【0020】次の消去期間において、全てのスキャン電
極SCN1〜SCNMを一旦0(V)に保持すると共に、
全てのサステイン電極SUS1〜SUSMに消去パルス電
圧−Ve(V)を印加すると、消去放電を起こして放電
が停止する。以上の動作により、プラズマディスプレイ
装置において、一画面が表示される。 【0021】図4に上記で説明した構造のパネルを組み
込んだプラズマディスプレイ装置の全体構成の一例を示
している。図において、パネル10を収容する筐体は、
前面枠11と金属製のバックカバー12とから構成さ
れ、前面枠11の開口部には光学フィルターおよびパネ
ル10の保護を兼ねたガラス等からなる前面カバー13
が配置されている。また、この前面カバー13には電磁
波の不要輻射を抑制するために、例えば銀蒸着が施され
ている。さらに、バックカバー12には、パネル10等
で発生した熱を外部に放出するための複数の通気孔12
aが設けられている。 【0022】前記パネル10は、アルミニウム等からな
るシャーシ部材14の前面に熱伝導シート15を介して
接着することにより保持され、そしてシャーシ部材14
の後面側には、パネル10を表示駆動させるための複数
の回路ブロック16が取り付けられている。前記熱伝導
シート15は、パネル10で発生した熱をシャーシ部材
14に効率よく伝え、放熱を行うためのものである。ま
た、回路ブロック16はパネル10の表示駆動とその制
御を行うための電気回路を備えており、パネル10の縁
部に引き出された電極引出部に、シャーシ部材14の四
辺の縁部を越えて延びる複数のフレキシブル配線板(図
示せず)によって電気的に接続されている。 【0023】また、シャーシ部材14の後面には、回路
ブロック16を取付けたり、バックカバー12を固定す
るためのボス部14aがダイカスト等による一体成型に
より突設されている。なお、このシャーシ部材14は、
アルミニウム平板に固定ピンを固定して構成してもよ
い。 【0024】図5はこのような構成のプラズマディスプ
レイ装置において、バックカバー12を外して内部の配
置構造を示す平面図であり、図5においてスキャンドラ
イバ回路ブロック20はパネル10のスキャン電極に所
定の信号電圧を供給し、サステインドライバ回路ブロッ
ク21はパネル10のサステイン電極に所定の信号電圧
を供給し、アドレスドライバ回路ブロック22はパネル
10のアドレス電極に所定の信号電圧を供給するもの
で、スキャンドライバ回路ブロック20、サステインド
ライバ回路ブロック21はシャーシ部材14の幅方向の
両端部にそれぞれ配置され、またアドレスドライバ回路
ブロック22はシャーシ部材14の高さ方向の上端部お
よび下端部に配置されている。 【0025】制御回路ブロック23は、テレビジョンチ
ューナ等の外部機器に接続するための接続ケーブルが着
脱可能に接続される入力端子部を備えた入力信号回路ブ
ロック24から送られる映像信号に基づき、画像データ
をパネル10の画素数に応じた画像データ信号に変換し
てアドレスドライバ回路ブロック22に供給すると共
に、放電制御タイミング信号を発生し、各々スキャンド
ライバ回路ブロック20およびサステインドライバ回路
ブロック21に供給し、階調制御等の表示駆動制御を行
うもので、シャーシ部材14のほぼ中央部に配置されて
いる。 【0026】電源ブロック25は、前記各回路ブロック
に電圧を供給するもので、前記制御回路ブロック23と
同様、シャーシ部材14のほぼ中央部に配置され、電源
ケーブル(図示せず)が装着されるコネクタ26を有す
る電源入力ブロック27を通して商用電源電圧が供給さ
れる。 【0027】ブラケット28はスタンドポールに装着さ
れるもので、シャーシ部材14の高さ方向の下端部の位
置に取り付けられている。据置用のスタンドに取り付け
たスタンドポールの先端部をブラケット28の孔に挿入
し、ビス等によりスタンドポールをブラケット28に固
定することによりスタンドが取り付けられ、これにより
パネルを立てた状態で保持されることとなる。 【0028】フレキシブル配線板29は、パネル10の
スキャン電極、サステイン電極の電極引出部とスキャン
ドライバ回路ブロック20、サステインドライバ回路ブ
ロック21のプリント配線板とを接続し、フレキシブル
配線板30はパネル10のアドレス電極の電極引出部と
アドレスドライバ回路ブロック22のプリント配線板と
を接続するもので、パネル10の外周部を通して、前面
側より背面側に180度湾曲させて引き回して配置して
いる。 【0029】図6、図7に制御回路ブロック23と入力
信号回路ブロック24の部分の構成を示しており、以下
この部分について詳細に説明する。 【0030】制御回路ブロック23の回路基板31は、
上述したような所定の制御回路を構成するマイクロコン
ピュータ、ドライバIC、電気回路部品等が搭載される
もので、これにより制御回路ブロック23が構成されて
いる。また、この回路基板31の端部には、信号入力用
のコネクタ32が配置されており、このコネクタ32を
通して入力信号回路ブロック24から信号が入力され
る。 【0031】入力信号回路ブロック24は、図6、図7
に示すように、シャーシ部材14に配置されかつ筐体の
バックカバー12より外部に開口するように設けた装着
口33を有するケース部材34と、このケース部材34
に装着口33より着脱可能に装着されかつケース部材3
4に装着することにより前記制御回路ブロック23のコ
ネクタ32に着脱可能に接続される信号出力用のコネク
タ35を備えるとともに外部機器に接続するための接続
ケーブルが着脱可能に接続される入力端子36を備えた
第1のブロック本体37とを有している。 【0032】また、ケース部材34内には、チューナや
パソコンなどの別の外部機器に接続するための接続ケー
ブルが着脱可能に接続される入力端子38を備えた別の
第2のブロック本体39が内蔵され、前記制御回路ブロ
ック23のコネクタ32に信号出力用のコネクタ40が
常時接続されている。なお、図6では、ケース部材34
を省略して図示し、また図7では入力端子36およびブ
ロック本体39側を省略して図示している。 【0033】このケース部材34は、金属板を折り曲げ
加工することにより構成されており、図7、図8に示す
ように、シャーシ部材14側の面には、シャーシ部材1
4に取り付けるためのビスが貫通する孔41aを有する
固定片41が任意の個所に一体に設けられ、またこのシ
ャーシ部材14への取り付け面よりほぼ直角に立ち上が
る面には、上述した装着口33およびケース部材34に
内蔵したブロック本体39の入力端子38が配置される
開口42を形成した端子配置部43が設けられている。
そして、ケース部材34は、バックカバー12に設けた
開口(図示せず)より端子配置部43を外部に表出させ
た状態でシャーシ部材14に取り付けられる。 【0034】また、このケース部材34の内壁面には、
前記装着口33に対して直交する方向に延長されかつ金
属板の折り曲げ加工により成形した突条のガイド部材4
4が取り付けられ、装着口33よりブロック本体37を
ケース部材34内に装着したときに、前記制御回路ブロ
ック23のコネクタ32にブロック本体37のコネクタ
35が容易に挿入できるようにガイドしている。 【0035】ここで、このガイド部材44において、装
着口33側の一端部には装着口33に向かって徐々に細
くなるテーパー部44aが設けられ、他端部には突起4
4bが設けられている。 【0036】さらに、このケース部材34の内壁面に
は、ケース部材34の上面に切り込みを設け、その切り
込みにより分離された部分を内側に折り曲げ加工するこ
とにより、ブロック本体37部分とブロック本体部分3
9部分を分離するように立上り壁45が設けられてお
り、この立上り壁45を設けることによりブロック本体
39部分が電磁的にシールドされている。46はケース
部材34と立上り壁45により囲まれるシールド空間内
にブロック本体39をビスにより取り付けるための固定
片である。 【0037】図9〜図13にブロック本体37の詳細構
造を示しており、図9は上面から見た図、図10は下面
から見た図、図11は横側面から見た図、図12は後面
のコネクタ35側から見た図、図13は前面の入力端子
部36側から見た図である。 【0038】ブロック本体37は、入力信号回路を構成
するICや電気回路部品等の部品が搭載される回路基板
50と、この回路基板50の上面に取り付けられ前記入
力信号回路を構成する部品を電磁的にシールドするとと
もに前記ケース部材34の内壁面に取り付けたガイド部
材44に嵌り合う凹部によるガイド部51を有するシー
ルド板52と、同じく回路基板50の下面に取り付けら
れための前記入力信号回路を構成する部品を電磁的にシ
ールドするシールド板53とを備えている。 【0039】また、回路基板50の後面側には、コネク
タ35の端子が電気的に接続されて固定され、回路基板
50の前面側には、回路基板50に電気的に接続された
入力端子36が貫通して突出するように複数の孔54a
を形成するとともに、U字金具55を有する端子板54
が取り付けられている。 【0040】図14、図15はシールド板52とシール
ド板53を回路基板50に取り付けるための詳細構造を
示す拡大図であり、図14は図9のA部の拡大図、図1
5は図9のB部の拡大図である。 【0041】図9、図14および図15に示すように、
回路基板50、シールド板52にはビス56が挿入され
る孔50a,52aが設けられ、そしてシールド板53
にはビス56が螺合するネジ部53aが設けられてい
る。また、図9のA部においては図14に示すように、
回路基板50およびシールド板52には孔50a,52
aに隣接させて角孔50b,52bが設けられ、そして
シールド板53にはその角孔50b,52bに挿入され
る位置決め片53bが設けられている。 【0042】すなわち、回路基板50、シールド板52
に設けた角孔50b,52bにシールド板53の位置決
め片53bを挿入することにより、回路基板50に対し
てシールド板52、53を位置決めして配置し、この状
態でビス56を回路基板50、シールド板52の孔50
a,52aを通してシールド板53のネジ部53aに螺
合させることにより、シールド板52、53を回路基板
50に位置決めした状態でビス56のみにより取り付け
ることができる。 【0043】ここで、上記図13に示す実施の形態で
は、入力信号回路ブロック24におけるブロック本体3
7側として、ビデオ、DVDプレーヤー等の機器を接続で
きるように、11本のピンジャックを入力端子36とし
て使用した例を示したが、これに限定されることなく、
図16(a)〜(f)に示すような構成の端子板54と
しても良い。 【0044】図16(a)に示す例では、チューナに接
続するためのコネクタケーブルを接続するコネクタのみ
を入力端子36として設置した例であり、この場合入力
信号回路ブロック24のブロック本体39側にはパソコ
ンに接続するコネクタを入力端子38としている。 【0045】図16(b)に示す例では、ブロック本体
37側の端子板54に入力端子36を配置しない場合の
例であり、この場合ブロック本体39側の入力端子38
のみより外部機器から信号が入力される。 【0046】図16(c)〜(f)に示す例では、以上
の例で説明した端子板より長さを長くした例であり、図
16(c)は上記図13の例と同じ入力端子構成とした
例、図16(d)は5本のピンジャックとコネクタを入
力端子36として使用した例、図16(e)は12本の
ピンジャックを入力端子として配置した例、図16
(f)は図16(b)に対応させ、ブロック本体37側
に入力端子を配置しない例をそれぞれ示すものである。 【0047】ここで、本発明においては、複数種類のブ
ロック本体37を準備し、それらを交換することによ
り、ユーザーの利用目的に応じた信号入力端子構造を備
えたプラズマディスプレイ装置を提供するものである
が、本発明では入力信号回路ブロックにどの種類のブロ
ック本体37が装着されたかどうかを判別する手段を備
えている。以下、図17を用いてその説明を行う。 【0048】図17において、61はプラズマディスプ
レイ装置の装置本体で、制御手段としての内部回路制御
用マイコン62を備えている。63はデータバスライン
である。 【0049】64は不揮発性メモリー、65はビデオ信
号処理回路、66は入力信号回路ブロックのブロック本
体であり、このブロック本体66はビデオ入力端子を備
えたタイプのものである。また、67は不揮発メモリ
ー、68は入力信号回路ブロックの別のタイプのブロッ
ク本体であり、このブロック本体68はパソコン入力の
みを備えた場合のものである。前記装置本体61とブロ
ック本体66とは、上述したように着脱可能なコネクタ
32、35により接続されており、またブロック本体6
8を使用する場合はそのブロック本体68がコネクタ3
2、35により装置本体61に接続される。 【0050】先にも述べた通り、入力端子部を備えたブ
ロック本体は複数種類のものを用意し、プラズマディス
プレイ装置の使用者がその使用方法に応じて適宜入れ替
えて使用する。ブロック本体66はビデオ入力だけを備
えており、装置本体61の回路制御用マイコン62はこ
のビデオ信号処理回路65に対して適宜制御を行うこと
が必要になる。 【0051】一方、ブロック本体68はパソコン入力の
みを備えている。このため先に述べたブロック本体66
のようにビデオ信号処理回路を備えておらず、装置本体
61の内部回路制御用マイコン62はビデオ信号処理回
路65への制御は不要となる。このとき、ブロック本体
66とブロック本体68を入れ替えただけでは装置本体
61に備えた内部回路制御用マイコン62はその制御内
容が異なることがわからず、同様の制御をしようとして
しまう。 【0052】本発明では、ブロック本体66、68に不
揮発性メモリー64、67をそれぞれ配置し、各々のブ
ロック本体66、68がどのような制御が必要かについ
て情報を記録している。すなわち、不揮発性メモリー6
4にはこのブロック本体66がビデオ信号入力を備えて
いることを記録し、不揮発性メモリー67にはパソコン
信号のみを備えていることを記録する。これを装置本体
61に備えた内部制御用マイコン62から読み取り、た
とえば不揮発メモリー64を読み取った場合は、ビデオ
信号処理回路65を制御する必要があることを知り、こ
れにあわせた制御を行う。不揮発メモリー67を読み取
った場合はブロック本体66で必要だったビデオ信号処
理は必要ないことを知り、これにあわせてビデオ信号処
理回路65への制御を省略する。 【0053】以上の説明では、ビデオとパソコン入力に
ついてのみ記述したが、本発明の主旨においてはこれに
限ったものではない。また、将来的にデジタルインター
フェイスを備えた場合や複数のビデオ入力あるいは色差
信号入力などの記述についても考慮することができる。 【0054】なお、不揮発性メモリーには、入力信号回
路ブロックのブロック本体に配置される入力信号回路の
内容、すなわちプラズマディスプレイ装置に入力可能な
入力信号の種類、入力信号経路、同期信号処理情報、音
声経路の切替情報、OSD表示情報が記録されている。 【0055】以上の実施の形態で説明したように本発明
においては、入力信号回路ブロック24のブロック本体
37を交換するのみで、ユーザーの利用目的に応じた信
号入力端子構造を備えたプラズマディスプレイ装置を提
供することができ、しかもブロック本体37に入力信号
回路の情報を記録した不揮発性メモリー64、67を配
置し、装置本体側に配置した制御手段である内部回路制
御用マイコン62により不揮発性メモリー64、67の
情報を読み出してブロック本体37の入力信号回路機能
を判別できるように構成しているため、ブロック本体3
7に応じて自動で回路制御を行うことができる。 【0056】 【発明の効果】以上の説明から明らかなように本発明に
よるプラズマディスプレイ装置によれば、入力信号回路
ブロックのブロック本体を交換するのみで、ユーザーの
利用目的に応じた信号入力端子構造を備えたプラズマデ
ィスプレイ装置を提供することができ、またユーザーが
入力端子ブロックを必要に応じて入れ替えた場合にもい
ちいち設定をする必要がなく、その入力信号回路ブロッ
クが備えた機能をプラズマディスプレイ装置側で自動的
に認識しこれらに必要な制御を行うことができる。
【図面の簡単な説明】 【図1】本発明の一実施の形態によるプラズマディスプ
レイ装置のパネルの概略構成を示す斜視図 【図2】同プラズマディスプレイ装置のパネルの電極配
列を示す説明図 【図3】同プラズマディスプレイ装置の駆動方法の一例
を示す信号波形図 【図4】同プラズマディスプレイ装置の内部の配置構造
を示す分解斜視図 【図5】同プラズマディスプレイ装置の内部の配置構造
を示す平面図 【図6】同プラズマディスプレイ装置の入力信号回路ブ
ロック部分の構成を示す平面図 【図7】同分解斜視図 【図8】同入力信号回路ブロックのケース部材の構成を
示す斜視図 【図9】同入力信号回路ブロックのブロック本体を上面
側から見た平面図 【図10】同入力信号回路ブロックのブロック本体を下
面側から見た平面図 【図11】同入力信号回路ブロックのブロック本体を側
面から見た平面図 【図12】同入力信号回路ブロックのブロック本体を後
面から見た平面図 【図13】同入力信号回路ブロックのブロック本体を前
面から見た平面図 【図14】同入力信号回路ブロックのブロック本体の要
部の拡大図 【図15】同じく入力信号回路ブロックのブロック本体
の要部の拡大図 【図16】(a)〜(f)は入力信号回路ブロックの入
力端子の他の例を示す平面図 【図17】入力信号回路ブロックの機能を認識するため
の構成を説明する説明図 【符号の説明】 10 パネル 23 制御回路ブロック 24 入力信号回路ブロック 61 装置本体 62 内部回路制御用マイコン 64、67 不揮発性メモリー 65、ビデオ信号処理回路 66、68 ブロック本体
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) H04N 5/66 101 G09G 3/28 Z

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 少なくとも前面側が透明な一対の基板を
    基板間に放電空間が形成されるように対向配置するとと
    もに基板に電極群を配置したパネルと、このパネルに信
    号を印加して表示を行う表示駆動回路ブロックと、この
    表示駆動回路ブロックと映像信号を出力する外部機器と
    の間に接続される入力信号回路ブロックと、これらのパ
    ネル、表示駆動回路ブロック及び入力信号回路ブロック
    を収容する筐体とを有し、前記入力信号回路ブロック
    は、前記表示駆動回路ブロックの信号入力用コネクタに
    着脱可能に接続される信号出力用コネクタを備えるとと
    もに外部機器に接続するための接続ケーブルが着脱可能
    に接続される入力端子部を備えたブロック本体を有し、
    このブロック本体に不揮発性メモリーを備え、かつ装置
    本体側に前記不揮発性メモリーの内容を読み出し可能な
    制御手段を設けたことを特徴とするプラズマディスプレ
    イ装置。
JP2001229180A 2001-07-30 2001-07-30 プラズマディスプレイ装置 Pending JP2003043988A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001229180A JP2003043988A (ja) 2001-07-30 2001-07-30 プラズマディスプレイ装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001229180A JP2003043988A (ja) 2001-07-30 2001-07-30 プラズマディスプレイ装置

Publications (1)

Publication Number Publication Date
JP2003043988A true JP2003043988A (ja) 2003-02-14

Family

ID=19061567

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001229180A Pending JP2003043988A (ja) 2001-07-30 2001-07-30 プラズマディスプレイ装置

Country Status (1)

Country Link
JP (1) JP2003043988A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004361691A (ja) * 2003-06-05 2004-12-24 Matsushita Electric Ind Co Ltd 平板型画像表示装置
JP2008015278A (ja) * 2006-07-06 2008-01-24 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
US7436415B2 (en) 2003-09-11 2008-10-14 Hitachi, Ltd. Display system and display panel and signal processing apparatus for use with display system

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11282443A (ja) * 1998-03-31 1999-10-15 Fujitsu General Ltd 入力切換制御端子付き表示装置
JPH11305724A (ja) * 1998-04-20 1999-11-05 Fujitsu General Ltd Pdp表示装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH11282443A (ja) * 1998-03-31 1999-10-15 Fujitsu General Ltd 入力切換制御端子付き表示装置
JPH11305724A (ja) * 1998-04-20 1999-11-05 Fujitsu General Ltd Pdp表示装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004361691A (ja) * 2003-06-05 2004-12-24 Matsushita Electric Ind Co Ltd 平板型画像表示装置
JP4599811B2 (ja) * 2003-06-05 2010-12-15 パナソニック株式会社 平板型画像表示装置
US7436415B2 (en) 2003-09-11 2008-10-14 Hitachi, Ltd. Display system and display panel and signal processing apparatus for use with display system
JP2008015278A (ja) * 2006-07-06 2008-01-24 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置

Similar Documents

Publication Publication Date Title
KR100530398B1 (ko) 플라즈마 디스플레이 장치
KR100550725B1 (ko) 플라즈마 디스플레이 장치
KR100909135B1 (ko) 플라즈마 디스플레이 장치
KR100869415B1 (ko) 플라즈마 디스플레이 장치
JP2003345265A (ja) プラズマディスプレイ装置
JP2003043988A (ja) プラズマディスプレイ装置
JP4301059B2 (ja) プラズマディスプレイパネル
JP2004029388A (ja) 表示装置
JP3744470B2 (ja) プラズマディスプレイ装置
JP4277487B2 (ja) プラズマディスプレイ装置
JP2003043942A (ja) プラズマディスプレイ装置
JP2003043944A (ja) プラズマディスプレイ装置
JP2003173150A (ja) プラズマディスプレイ装置
JP2002353660A (ja) プラズマディスプレイ装置
JP2004054214A (ja) 表示装置
JP2005340131A (ja) プラズマディスプレイ装置
JP2004094091A (ja) プラズマディスプレイ装置
JP2005084363A (ja) プラズマディスプレイ装置
JP2002372923A (ja) 電子回路装置
JP2004020998A (ja) プラズマディスプレイ装置
JP2006039073A (ja) プラズマディスプレイ装置
JP2005338118A (ja) プラズマディスプレイ装置
JP2004031043A (ja) プラズマディスプレイパネル
JP2002374078A (ja) 電子回路装置
JP2003043940A (ja) プラズマディスプレイ装置およびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080523

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20080612

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091119

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110215

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110315

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110516

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110823

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120313