JP2003037099A - Method for etching - Google Patents

Method for etching

Info

Publication number
JP2003037099A
JP2003037099A JP2001222437A JP2001222437A JP2003037099A JP 2003037099 A JP2003037099 A JP 2003037099A JP 2001222437 A JP2001222437 A JP 2001222437A JP 2001222437 A JP2001222437 A JP 2001222437A JP 2003037099 A JP2003037099 A JP 2003037099A
Authority
JP
Japan
Prior art keywords
etching
film
oxide film
layer
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001222437A
Other languages
Japanese (ja)
Inventor
Tsutomu Aisaka
勉 逢坂
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2001222437A priority Critical patent/JP2003037099A/en
Publication of JP2003037099A publication Critical patent/JP2003037099A/en
Pending legal-status Critical Current

Links

Landscapes

  • Cleaning Or Drying Semiconductors (AREA)
  • Weting (AREA)

Abstract

PROBLEM TO BE SOLVED: To provide a method for etching capable of executing uniform treatment of a surface of a substrate in which oxide films and films made of non- oxidized materials are mixed. SOLUTION: The method for etching comprises a step of etching a surface layer of the substrate 10 in which first layers 1, 6 and second layers 4, 5 constituted of non-oxidized materials are mixed. The method further comprises a step of first oxidizing of the surface of the substrate 10 to grow oxide films 4a, 5a on the exposed surfaces of the second layers 4, 5. The method also comprises a step of thereafter etching the surface layer of the substrate 10 so as to remove at least the films 4a, 5a. In this etching, an etching time is set so that film reducing amounts of the first layers 1, 6 become the same degree as those of the second layers 4, 5.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明はエッチング方法に関
し、特には半導体装置の製造工程などにおいて、酸化膜
と酸化されていない材料からなる非酸化膜とが混在した
状態で露出している基板の表面層を均等にエッチングす
るためのエッチング方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to an etching method, and particularly to a surface of a substrate exposed in a state where an oxide film and a non-oxide film made of a material that is not oxidized are mixed in a manufacturing process of a semiconductor device or the like. An etching method for evenly etching a layer.

【0002】[0002]

【従来の技術】半導体装置の製造工程においては、レジ
ストパターンをマスクに用いた不純物の導入やパターン
エッチング等の様々な工程が繰り返し行われる。これら
の各工程においては、不純物の導入やエッチング等の処
理を行った後、マスクとして用いたレジストパターンの
剥離除去と、これに続けて基板表面の洗浄処理が行われ
る。
2. Description of the Related Art In the process of manufacturing a semiconductor device, various processes such as introduction of impurities using a resist pattern as a mask and pattern etching are repeatedly performed. In each of these steps, after the introduction of impurities, etching, and the like, the resist pattern used as the mask is peeled and removed, and subsequently the substrate surface is washed.

【0003】例えば、MOSトランジスタの製造におい
ては、図4(1)に示すように、半導体基板1上に酸化
シリコンからなるゲート酸化膜2を介してゲート電極3
をパターン形成する。このゲート電極3は、ポリシリコ
ン膜4とタングステンシリサイドのような金属シリサイ
ド膜5とを順次積層してなり、上部には酸化シリコンか
らなるオフセット酸化膜6が積層される。このような構
成のゲート電極3の形成は、オフセット酸化膜6上に形
成したレジストパターンをマスクに用いて積層膜をパタ
ーンエッチングすることによって行われる。
For example, in manufacturing a MOS transistor, as shown in FIG. 4A, a gate electrode 3 is formed on a semiconductor substrate 1 via a gate oxide film 2 made of silicon oxide.
To form a pattern. The gate electrode 3 is formed by sequentially stacking a polysilicon film 4 and a metal silicide film 5 such as tungsten silicide, and an offset oxide film 6 made of silicon oxide is stacked thereon. The gate electrode 3 having such a structure is formed by pattern etching the laminated film using the resist pattern formed on the offset oxide film 6 as a mask.

【0004】このため、パターンエッチングの後には、
レジストパターンの剥離除去とこれに続く洗浄処理が行
われる。この洗浄処理においては、図4(2)に示すよ
うに、半導体基板1の表面やゲート電極3の側壁さらに
はオフセット絶縁膜6の表面含む、基板10の露出表面
の異物を確実に除去するために、フッ酸系溶液を洗浄液
に用いたエッチング処理が行われている
Therefore, after the pattern etching,
Stripping and removal of the resist pattern and subsequent cleaning treatment are performed. In this cleaning process, as shown in FIG. 4B, in order to reliably remove foreign matter on the exposed surface of the substrate 10, including the surface of the semiconductor substrate 1, the side wall of the gate electrode 3, and the surface of the offset insulating film 6. In addition, an etching process using a hydrofluoric acid-based solution as a cleaning solution is performed.

【0005】[0005]

【発明が解決しようとする課題】ところが、このような
エッチング方法(洗浄方法)においては、エッチング溶
液に対する各膜のエッチング速度が異なるため、各膜を
均等にエッチング処理することができない。つまり、フ
ッ酸系溶液を用いた場合には、酸化シリコンからなるゲ
ート絶縁膜2とオフセット絶縁膜6とのエッチング速度
が、ゲート電極3を構成するポリシリコン膜4や金属シ
リサイド膜5のエッチング速度よりも高いため、ゲート
絶縁膜2とオフセット絶縁膜6のエッチングが速く進
む。
However, in such an etching method (cleaning method), since the etching rate of each film with respect to the etching solution is different, each film cannot be uniformly etched. That is, when a hydrofluoric acid-based solution is used, the etching rates of the gate insulating film 2 made of silicon oxide and the offset insulating film 6 are the same as the etching rates of the polysilicon film 4 and the metal silicide film 5 forming the gate electrode 3. Therefore, the etching of the gate insulating film 2 and the offset insulating film 6 proceeds faster.

【0006】このため、オフセット酸化膜6からゲート
絶縁膜2に掛けての側壁を、パターンエッチングした直
後における垂直形状に保つことが困難になる。このよう
な洗浄処理(エッチング処理)は、新たなレジストパタ
ーンをマスクに用いた処理の度に行われるため、製造工
程が進むにしたがって、側壁の凹凸形状は拡大されるこ
とになる。
Therefore, it becomes difficult to keep the side wall extending from the offset oxide film 6 to the gate insulating film 2 in a vertical shape immediately after pattern etching. Since such a cleaning process (etching process) is performed every time a process using a new resist pattern as a mask, the uneven shape of the side wall is enlarged as the manufacturing process progresses.

【0007】そこで本発明は、酸化膜と、酸化されてい
ない材料からなる非酸化膜とが混在する基板の表面に対
して、面内均一な処理を施すことが可能であり、これに
より側壁形状を保つことができるエッチング方法を提供
することを目的とする。
Therefore, according to the present invention, it is possible to uniformly perform in-plane treatment on the surface of a substrate in which an oxide film and a non-oxidized film made of a non-oxidized material are mixed, and thereby the side wall shape is obtained. It is an object of the present invention to provide an etching method capable of maintaining the above.

【0008】[0008]

【課題を解決するための手段】このような目的を達成す
るための本発明は、酸化物で構成された第1の層と、酸
化されていない材料で構成された第2の層とが混在した
状態で露出している基板の表面層をエッチングする方法
であり、先ず、基板の表面に対して酸化処理を施すこと
によって第2の層の露出表面に酸化膜を成長させた後、
少なくともこの酸化膜が除去される様に、基板の表面層
をエッチング処理することを特徴とする。
According to the present invention for achieving the above object, a first layer made of an oxide and a second layer made of a material which is not oxidized are mixed. In this method, the exposed surface layer of the substrate is etched. First, the surface of the substrate is oxidized to grow an oxide film on the exposed surface of the second layer.
The surface layer of the substrate is etched so that at least this oxide film is removed.

【0009】このような方法では、エッチング処理に先
立って行われる基板表面の酸化処理によって、第2の層
の露出表面層は、基板表面に元々存在している酸化物か
らなる第2の層に近い性状である酸化膜に変化する。こ
のため、第2の層の露出表面層(すなわち酸化膜)のエ
ッチング速度は、第1の層のエッチング速度に対して第
2の層のエッチング速度に近づくようにシフトする。し
たがって、第1の層と第2の層とをそのまま露出させた
状態でエッチング処理を行う場合と比較して、第1の層
の膜減り量と、酸化膜を含む第2の層の膜減り量とが同
程度に揃ったエッチング処理が行われる。
In such a method, the exposed surface layer of the second layer is converted into the second layer consisting of the oxide originally present on the substrate surface by the oxidation treatment of the substrate surface performed prior to the etching treatment. It changes into an oxide film which is a close property. Therefore, the etching rate of the exposed surface layer (that is, the oxide film) of the second layer shifts so as to approach the etching rate of the second layer with respect to the etching rate of the first layer. Therefore, as compared with the case where the etching process is performed in a state where the first layer and the second layer are exposed as they are, the reduction amount of the first layer and the reduction amount of the second layer including the oxide film are reduced. Etching treatment is performed with the same amount as the amount.

【0010】また、このエッチング処理の際には、第1
の層の膜減り量と、酸化膜を含む第2の層の膜減り量と
が同程度になるようにエッチング時間を設定すること
で、第1の層と第2の層との間に段差の無いエッチング
表面が得られる。
During the etching process, the first
By setting the etching time so that the amount of film loss of the second layer including the oxide film and the amount of film loss of the second layer including the oxide film are set to be approximately the same, a step difference is formed between the first layer and the second layer. An etched surface free from scratches is obtained.

【0011】[0011]

【発明の実施の形態】以下本発明の実施の形態を、図1
の断面工程図に基づいて詳細に説明する。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to FIG.
It will be described in detail with reference to the sectional process drawing.

【0012】図1(1)に示すように、エッチングが施
される基板10は、従来の技術において図4(1)を用
いて説明したと同様の基板10であり、ここではゲート
電極4をパターン形成した後における基板10表面の洗
浄のためのエッチングを例に取り、側壁形状に段差を生
じることなくエッチングを行う方法を説明する。
As shown in FIG. 1 (1), the substrate 10 to be etched is the same substrate 10 as described in the prior art with reference to FIG. 4 (1). Here, the gate electrode 4 is used. Taking as an example the etching for cleaning the surface of the substrate 10 after forming the pattern, a method of performing the etching without forming a step in the side wall shape will be described.

【0013】先ず、基板10の構成を詳細に説明する。
ここでエッチングを施す基板10は、半導体基板1上に
酸化シリコンからなるゲート酸化膜2を介してゲート電
極3を設けてなる。ゲート酸化膜2は、例えば熱酸化に
よって形成されたものである。また、ゲート電極3は、
ポリシリコン膜4とタングステンシリサイドのような金
属シリサイド膜5とを順次積層してなり、上部には酸化
シリコンからなるオフセット酸化膜6が積層される。こ
のオフセット酸化膜6は、CVD(chemical vapor depo
sition)成膜によって得られた酸化シリコンからなるこ
ととする。このような構成の基板10においては、ゲー
ト酸化膜2およびオフセット酸化膜6が、請求項に示す
酸化物で構成された第1の層に相当し、ポリシリコン膜
4と金属シリサイド膜5とが、請求項に示す酸化されて
いない材料で構成された第2の層に相当する。
First, the structure of the substrate 10 will be described in detail.
The substrate 10 to be etched here has a gate electrode 3 provided on a semiconductor substrate 1 with a gate oxide film 2 made of silicon oxide interposed therebetween. The gate oxide film 2 is formed by thermal oxidation, for example. In addition, the gate electrode 3 is
A polysilicon film 4 and a metal silicide film 5 such as tungsten silicide are sequentially laminated, and an offset oxide film 6 made of silicon oxide is laminated on the upper portion. This offset oxide film 6 is formed by CVD (chemical vapor depo
sition) It should be made of silicon oxide obtained by film formation. In the substrate 10 having such a structure, the gate oxide film 2 and the offset oxide film 6 correspond to the first layer composed of the oxide shown in the claims, and the polysilicon film 4 and the metal silicide film 5 are Corresponds to the second layer composed of the non-oxidized material shown in the claims.

【0014】このような構成の基板10表面を洗浄する
ためのエッチング方法は、先ず、図1(2)に示すよう
に、基板10に対して酸化処理を施すことによって、ポ
リシリコン膜4および金属シリサイド膜5の露出表面
に、それぞれ酸化膜4a,5aを成長させる。この際、
オゾン水や過酸化水素水のような酸化性溶液を用いた湿
式の酸化処理を行い、これによってポリシリコン膜4や
金属シリサイド膜5の側壁に、所定膜厚の酸化膜4a,
5aを成長させる。尚、ここでオゾン水とは、純水にオ
ゾンガスを溶解させたオゾン溶解水であることとする。
またこの酸化処理においては、ポリシリコン膜4や金属
シリサイド膜5の露出表面が酸化されて酸化膜4a,5
aが形成されるのみで、ゲート酸化膜2およびオフセッ
ト酸化膜6がエッチングされることのない酸化性溶液が
好適に用いられることとする。
In the etching method for cleaning the surface of the substrate 10 having such a structure, first, as shown in FIG. 1 (2), the substrate 10 is subjected to an oxidation treatment so that the polysilicon film 4 and the metal film are removed. Oxide films 4a and 5a are grown on the exposed surface of the silicide film 5, respectively. On this occasion,
Wet oxidation treatment using an oxidizing solution such as ozone water or hydrogen peroxide water is performed, whereby the sidewalls of the polysilicon film 4 and the metal silicide film 5 have an oxide film 4a of a predetermined thickness,
Grow 5a. Here, the ozone water is ozone-dissolved water in which ozone gas is dissolved in pure water.
Further, in this oxidation treatment, the exposed surfaces of the polysilicon film 4 and the metal silicide film 5 are oxidized and the oxide films 4a, 5
It is assumed that an oxidizing solution is preferably used in which only a is formed and the gate oxide film 2 and the offset oxide film 6 are not etched.

【0015】次に、図1(3)に示すように、酸化膜4
a,5aを除去する程度に、第1段階のエッチングを行
う。ここでは、フッ酸系のエッチング液を用いたウェッ
トエッチングを行い、酸化膜4a,5aと共に、ゲート
酸化膜2およびオフセット酸化膜6のエッチングも進め
る。
Next, as shown in FIG. 1C, the oxide film 4 is formed.
The first stage etching is performed to the extent that a and 5a are removed. Here, wet etching is performed using a hydrofluoric acid-based etching solution, and the gate oxide film 2 and the offset oxide film 6 are also etched along with the oxide films 4a and 5a.

【0016】ここで、フッ酸系のエッチング液として
は、ゲート酸化膜2およびオフセット酸化膜6を構成す
る酸化シリコンと、ポリシリコン膜4および金属シリサ
イド膜5の露出表面に成長させた酸化膜4a,5aとに
対してのエッチング速度が異なる薬液が用いられる。こ
のようなフッ酸系のエッチング液として、例えばフッ酸
水溶液、フッ化アンモニウム水溶液、バッファードフッ
酸水溶液(フッ酸とフッ化アンモニウムとの混合液水溶
液)、フッ酸と界面活性剤との混合液水溶液、フッ酸と
過酸化水素水との混合液水溶液、さらにはフッ酸と塩酸
との混合液水溶液などが用いられる。
Here, as the hydrofluoric acid-based etching solution, the silicon oxide forming the gate oxide film 2 and the offset oxide film 6, and the oxide film 4a grown on the exposed surfaces of the polysilicon film 4 and the metal silicide film 5 are used. , 5a are used as chemical solutions having different etching rates. As such a hydrofluoric acid-based etching solution, for example, a hydrofluoric acid aqueous solution, an ammonium fluoride aqueous solution, a buffered hydrofluoric acid aqueous solution (a mixed solution aqueous solution of hydrofluoric acid and ammonium fluoride), a mixed solution of hydrofluoric acid and a surfactant is used. An aqueous solution, a mixed solution aqueous solution of hydrofluoric acid and hydrogen peroxide, and a mixed solution aqueous solution of hydrofluoric acid and hydrochloric acid are used.

【0017】このフッ酸系のエッチング液を用いたエッ
チングにおいては、金属シリサイド膜5の酸化層5aの
エッチング速度が、酸化シリコンからなるゲート酸化膜
2やオフセット酸化膜6のエッチング速度よりも速くな
る。また、ポリシリコン膜4の酸化膜4aのエッチング
速度も、酸化シリコン膜側にシフトし、ポリシリコン膜
4自体のエッチング速度よりも速くなる。
In the etching using the hydrofluoric acid type etching solution, the etching rate of the oxide layer 5a of the metal silicide film 5 becomes faster than the etching rate of the gate oxide film 2 and the offset oxide film 6 made of silicon oxide. . Further, the etching rate of the oxide film 4a of the polysilicon film 4 shifts to the silicon oxide film side and becomes faster than the etching rate of the polysilicon film 4 itself.

【0018】このため、酸化膜4a,5aが除去された
状態においては、金属シリサイド5の膜減り量が、ゲー
ト酸化膜2及びオフセット酸化膜6の膜減り量よりも大
きくなる。また、ポリシリコン膜4の膜減り量は、酸化
膜4aの膜厚、および酸化膜4aのエッチング速度とゲ
ート酸化膜2及びオフセット酸化膜6のエッチング速度
との差にもよるが、ポリシリコン膜4を初期の状態のま
までエッチングした場合と比較して、ゲート酸化膜2及
びオフセット酸化膜6の膜減り量に近くなる。尚、膜減
り量とは、図1(1)に示した、ゲート電極3のパター
ン形成直後の膜形状に対しての各膜のパターン形状の変
化量であることとする。
Therefore, in the state where the oxide films 4a and 5a are removed, the amount of reduction of the metal silicide 5 is larger than that of the gate oxide film 2 and the offset oxide film 6. The amount of reduction of the polysilicon film 4 depends on the thickness of the oxide film 4a and the difference between the etching rate of the oxide film 4a and the etching rates of the gate oxide film 2 and the offset oxide film 6, but the polysilicon film Compared with the case where 4 is etched in the initial state, the amount of reduction of the gate oxide film 2 and the offset oxide film 6 becomes closer. The film reduction amount is the amount of change in the pattern shape of each film with respect to the film shape of the gate electrode 3 immediately after the pattern formation shown in FIG.

【0019】ここで、ゲート電極3においては、特に金
属シリサイド5のパターン幅がMOSトランジスタの特
性に関係するため、金属シリサイド5のパターン幅をゲ
ート酸化膜2のパターン幅と一致させたいという要望が
ある。
Here, in the gate electrode 3, since the pattern width of the metal silicide 5 is particularly related to the characteristics of the MOS transistor, there is a desire to make the pattern width of the metal silicide 5 equal to the pattern width of the gate oxide film 2. is there.

【0020】そこで、図1(4)に示すように、第2段
階のエッチングを行う。ここでは、第1段階のエッチン
グに連続させて、フッ酸水溶液をエッチング液に用いた
エッチングを行い、ゲート酸化膜2およびオフセット酸
化膜6のエッチングを進める。この際、ゲート電極3を
構成するポリシリコン膜4や金属シリサイド膜5のエッ
チングも進むが、これらのエッチング速度は、ゲート酸
化膜2およびオフセット酸化膜6のエッチング速度より
も遅い。
Therefore, as shown in FIG. 1D, the second stage etching is performed. Here, the etching using the hydrofluoric acid aqueous solution as an etching solution is performed in succession to the etching of the first stage, and the etching of the gate oxide film 2 and the offset oxide film 6 is advanced. At this time, the polysilicon film 4 and the metal silicide film 5 forming the gate electrode 3 are also etched, but their etching rates are slower than the etching rates of the gate oxide film 2 and the offset oxide film 6.

【0021】このため、第2段階のエッチングは、第1
段階および第2段階のエッチングによる膜減り量の合計
が、ゲート酸化膜2およびオフセット酸化膜6と、ポリ
シリコン膜4および金属シリサイド膜5(特に金属シリ
サイド膜5)とで略等しくなるように、エッチング時間
が設定される。
Therefore, the second-stage etching is
In order that the total amount of film reduction due to the etching in the step 2 and the step 2 in the step 2 may be substantially equal in the gate oxide film 2 and the offset oxide film 6, and in the polysilicon film 4 and the metal silicide film 5 (in particular, the metal silicide film 5), The etching time is set.

【0022】つまり、第1段階と第2段階とを合わせた
エッチングにおけるエッチング時間は、ゲート酸化膜2
およびオフセット酸化膜6と、ポリシリコン膜4および
金属シリサイド膜5との膜減り量が、最終的に同程度に
なるように設定される。
That is, the etching time in the etching that combines the first step and the second step is
Further, the film thickness reduction amounts of the offset oxide film 6 and the polysilicon film 4 and the metal silicide film 5 are finally set to be approximately the same.

【0023】また、以上のエッチングだけでは、洗浄に
必要なエッチング量が不足である場合には、図1(2)
を用いて説明した酸化処理と、図1(3)および図1
(4)を用いて説明したその後のエッチングとを繰り返
し行うことにより、所定のエッチング量(膜減り量)だ
けエッチングを進めることとする。
Further, if the amount of etching required for cleaning is insufficient by the above etching alone, FIG.
And the oxidation treatment described with reference to FIG. 1 (3) and FIG.
By repeating the subsequent etching described using (4), the etching is advanced by a predetermined etching amount (film reduction amount).

【0024】次に、第1段階と第2段階のエッチングを
合わせたエッチング時間の設定手順の詳細を、図2のエ
ッチング時間とエッチング量との関係を示すグラフを用
いて説明する。
Next, the details of the procedure for setting the etching time in which the etching in the first step and the etching in the second step are combined will be described with reference to the graph showing the relationship between the etching time and the etching amount in FIG.

【0025】ここでは、説明を簡単にするため、図1を
用いて説明した熱酸化膜からなるゲート酸化膜2と、非
金属シリサイド膜(タングステンシリサイド膜)5との
2層のエッチング量(膜減り量)を揃えることを目的と
したエッチング時間の設定手順を説明する。尚、ここで
のエッチング時間の設定とは、上述した酸化処理後にお
ける第1段階と第2段階のエッチング処理の通算時間の
設定であることとする。
Here, for simplification of description, the etching amount (film) of the two layers of the gate oxide film 2 made of the thermal oxide film described with reference to FIG. 1 and the non-metal silicide film (tungsten silicide film) 5 is described. The procedure for setting the etching time for the purpose of adjusting the amount of decrease) will be described. The setting of the etching time here means the setting of the total time of the etching process of the first stage and the second stage after the above-mentioned oxidation process.

【0026】先ず、シリコン熱酸化膜からなるゲート酸
化膜(グラフ中)のエッチング処理におけるエッチン
グ量E1は、エッチング時間をT、エッチング速度をa
1とした場合、下記式(1)で近似できる。 E1(T)=a1×T+b1…(1) ここで、b1は、実際のエッチングにおいて装置誤差等
の要因で生じる値であることとする。
First, the etching amount E1 in the etching process of the gate oxide film (in the graph) made of a silicon thermal oxide film is as follows: etching time is T, etching speed is a
When set to 1, it can be approximated by the following formula (1). E1 (T) = a1.times.T + b1 (1) Here, b1 is assumed to be a value generated due to a device error or the like in actual etching.

【0027】そして、金属シリサイド膜の露出表面に成
長させた酸化膜(グラフ中)のエッチング処理にける
エッチング量E2は、エッチング時間をT、エッチング
速度をa2とした場合、下記式(2)で近似できる。 E2(T)=a2×T+b2…(2) ここで、b2は、実際のエッチングにおいて装置誤差等
の要因で生じる値であることとする。
The etching amount E2 in the etching process of the oxide film (in the graph) grown on the exposed surface of the metal silicide film is expressed by the following formula (2) when the etching time is T and the etching rate is a2. Can be approximated. E2 (T) = a2 * T + b2 (2) Here, it is assumed that b2 is a value that occurs due to a device error or the like in actual etching.

【0028】上記式(2)は、エッチング量E2が酸化
膜の膜厚Dに達するまで成り立つ。ここで、式(2)
が成り立つエッチング時間Toxは、下記式(3)のよう
になる。 E2(Tox)=a2×Tox+b2=D Tox=(D−b2)/a2…(3) ここで、酸化膜の膜厚Dは、酸化処理条件(例えば酸
化溶液濃度、処理時間)によって決まる値である。尚、
このエッチング時間Toxでのエッチングが上述した第1
段階のエッチングに相当する。
The above equation (2) holds until the etching amount E2 reaches the film thickness D of the oxide film. Here, the formula (2)
The etching time Tox for which is expressed by the following equation (3). E2 (T ox ) = a2 × T ox + b2 = D T ox = (D−b2) / a2 (3) Here, the thickness D of the oxide film is the oxidation treatment condition (for example, concentration of the oxidizing solution, treatment time). It is a value determined by. still,
The etching at the etching time Tox is the first described above.
Corresponds to staged etching.

【0029】さらに、金属シリサイド膜自体のエッチ
ング量E3は、エッチング時間をT、エッチング速度を
a3とした場合、下記式(4)で近似できる。 E3(T)=a3×T+b3…(4) ここで、b3は、実際のエッチングにおいて装置誤差等
の要因で生じる値であることとする。
Further, the etching amount E3 of the metal silicide film itself can be approximated by the following equation (4), where T is the etching time and a3 is the etching rate. E3 (T) = a3.times.T + b3 (4) Here, b3 is assumed to be a value that is generated due to a device error or the like in actual etching.

【0030】ただし、この式(4)は、式(2)のエッ
チング量E2が酸化膜の膜厚Dに達した以降、すなわ
ち上述した第2段階のエッチングにおいて成り立つ。こ
のため、酸化膜のエッチング量も合わせた金属シリサ
イド膜としてのエッチング量E3’は、下記式(5)
のようになる。
However, this equation (4) is established after the etching amount E2 of the equation (2) reaches the film thickness D of the oxide film, that is, in the above-described second stage etching. Therefore, the etching amount E3 'as the metal silicide film including the etching amount of the oxide film is expressed by the following formula (5).
become that way.

【0031】そして、酸化膜も合わせた金属シリサイ
ド膜としてのエッチング量E3’と、ゲート酸化膜
のエッチング量E1とが、同量のエッチング量Edにな
るようなエッチング時間Tdは、上記式(1)と式
(5)とから、下記式(6)のように算出される。 Ed(Td)=E1(Td)=E3’(Td) a1×Td+b1=D+a3×(Td-Tox)+b3 Td={D−a3×Tox+b3−b1}/(a1−a3)…(6)
The etching time Td at which the etching amount E3 'as the metal silicide film including the oxide film and the etching amount E1 of the gate oxide film become the same etching amount Ed is expressed by the above equation (1). ) And equation (5), the following equation (6) is calculated. Ed (Td) = E1 (Td) = E3 '(Td) a1 * Td + b1 = D + a3 * (Td-T ox ) + b3 Td = {D-a3 * T ox + b3-b1} / (a1-a3) ... (6) )

【0032】尚、上記各式において、a1,b1,a
2,b2,a3,b3は、膜の種類や用いるエッチング
液の種類、濃度、温度、またエッチングに用いる装置や
その設定によって決まる定数であり、一般的にa1≠a
2≠a3であり、b1≠b2≠b3である。また、D
は、酸化処理に用いる酸化溶液の種類、濃度、温度、処
理時間で制御される定数である。これらの定数は、エッ
チング処理の対象となる膜種、酸化処理条件およびエッ
チング処理条件毎に得ておくこととする。
In the above equations, a1, b1, a
2, b2, a3, and b3 are constants determined by the type of film, the type of etching solution used, the concentration, the temperature, the apparatus used for etching, and the setting thereof, and generally a1 ≠ a
2 ≠ a3 and b1 ≠ b2 ≠ b3. Also, D
Is a constant controlled by the type, concentration, temperature and treatment time of the oxidizing solution used for the oxidizing treatment. These constants should be obtained for each film type to be subjected to the etching treatment, the oxidation treatment condition and the etching treatment condition.

【0033】具体的には、オゾン濃度20ppmのオゾ
ン水を用いて酸化処理を行った後に、エッチング溶液と
して1%濃度のフッ酸を24℃で用いてエッチング処理
を行った場合、上記各式においてa1≒6nm/mi
n、b1≒0、a2≒8.6nm/min、b2≒0、a
3≒1.1nm/min、b3≒0となる。また、酸化処
理を、オゾン濃度20ppmのオゾン水を23℃で用い
て10秒間行った場合、上記式(3)においてD=0.
77となる。これらの値を、上述した各値を式(6)に
代入し、Td≒7.7秒が得られる。
Specifically, when the oxidizing treatment is carried out using ozone water having an ozone concentration of 20 ppm, the etching treatment is carried out using hydrofluoric acid having a concentration of 1% at 24 ° C. a1≈6 nm / mi
n, b1≈0, a2≈8.6 nm / min, b2≈0, a
3≈1.1 nm / min and b3≈0. Further, when the oxidation treatment is performed for 10 seconds using ozone water having an ozone concentration of 20 ppm at 23 ° C., D = 0.
77. Substituting these values into the equation (6), Td≈7.7 seconds is obtained.

【0034】つまり、この酸化処理を行った後に、エッ
チング溶液として1%濃度のフッ酸を24℃で用いたエ
ッチング処理を7.7秒間行うことで、金属シリサイド
膜とゲート酸化膜とのエッチング量(膜減り量)をそろ
えることができるのである。
That is, after this oxidation treatment, an etching treatment using hydrofluoric acid having a concentration of 1% at 24 ° C. as an etching solution is performed for 7.7 seconds, whereby the etching amount of the metal silicide film and the gate oxide film is increased. (The amount of film loss) can be adjusted.

【0035】尚、図2のグラフにおいては、a3<a1
<a2である場合を示したが、図3のグラフに示すよう
に、a2<a1<a3である場合にも、上述した手順に
よって適切なエッチング時間を算出することができる。
In the graph of FIG. 2, a3 <a1
Although the case of <a2 is shown, as shown in the graph of FIG. 3, even when a2 <a1 <a3, an appropriate etching time can be calculated by the procedure described above.

【0036】さらに、a1=a2である場合、すなわ
ち、酸化材料からなる第1の層のエッチング速度a1
と、酸化されていない材料からなる第2の層に成長させ
た酸化膜のエッチング速度2aとがほぼ等しくなる場合
には、酸化膜が除去されるだけのエッチング時間を算出
し、このエッチング時間でエッチング処理を行うように
する。すなわち、図1を用いて説明した工程において、
第1段階のエッチングのみでエッチングを終了させるの
である。これにより、第1の層の膜減り量と第2の層の
膜減り量とを揃えることが可能になる。
Furthermore, when a1 = a2, that is, the etching rate a1 of the first layer made of an oxide material
And the etching rate 2a of the oxide film grown on the second layer made of the unoxidized material are almost equal to each other, the etching time for removing the oxide film is calculated. Etching is performed. That is, in the process described with reference to FIG.
The etching is completed only by the first-stage etching. This makes it possible to equalize the amount of film loss of the first layer and the amount of film loss of the second layer.

【0037】また、以上においては、説明を簡単にする
ため、ゲート酸化膜(熱酸化によるシリコン酸化膜)と
金属シリサイド膜(タングステンシリサイド膜)との2
層のエッチング量を揃える場合のエッチング時間を算出
した。しかし、図1を用いて説明した基板10において
は、ポリシリコン膜4は金属シリサイド膜5と同様に考
えることができ、またオフセット絶縁膜(CVDシリコ
ン酸化膜)6は、ゲート酸化膜2と同様に考えることが
できる。したがって、これらの膜のエッチング量も、ゲ
ート酸化膜2及び金属シリサイド膜5のエッチング量と
ほぼ同程度に揃うことになる。
Further, in the above description, in order to simplify the explanation, the gate oxide film (silicon oxide film by thermal oxidation) and the metal silicide film (tungsten silicide film) are used.
The etching time when the etching amounts of the layers were made uniform was calculated. However, in the substrate 10 described with reference to FIG. 1, the polysilicon film 4 can be considered like the metal silicide film 5, and the offset insulating film (CVD silicon oxide film) 6 is similar to the gate oxide film 2. Can be thought of. Therefore, the etching amounts of these films are almost the same as the etching amounts of the gate oxide film 2 and the metal silicide film 5.

【0038】つまり、3種類以上の異なる膜種が混在し
て露出している場合であっても、これらの膜およびこれ
らの膜の表面層に成長させた酸化膜における、同一のエ
ッチング溶液に対するエッチング量が、式(1)、
(2)、(4)を満足するものであれば、上述した方法
によって、エッチング量を揃えることが可能である。こ
の場合、酸化処理を行った後のエッチング処理において
エッチング速度が変化しない膜種のグループは、そのエ
ッチング量が共通の式(1)で近似されれば良い。一
方、酸化処理によってその露出表面に酸化膜が成長する
膜種のグループは、そのエッチング量が共通の式
(2)、(4)で近似されれば良い。
That is, even when three or more different film types are mixed and exposed, these films and the oxide films grown on the surface layers of these films are etched by the same etching solution. The amount is expressed by the formula (1),
If the conditions (2) and (4) are satisfied, the etching amounts can be made uniform by the method described above. In this case, for the group of film species whose etching rate does not change in the etching process after the oxidation process, the etching amount may be approximated by the common formula (1). On the other hand, in the group of film species in which an oxide film grows on the exposed surface by the oxidation treatment, the etching amount may be approximated by the common equations (2) and (4).

【0039】エッチング量が式(1)で近似される膜種
としては、上述した熱酸化による酸化シリコン膜のほ
か、CVD成膜による酸化シリコン膜、ホウ素含有酸化
シリコン(BSG)、リン含有酸化シリコン(PS
G)、ホウ素リン含有酸化シリコン(BPSG)等を例
示できる。一方、エッチング量が式(2),(4)で近
似される膜種としては、上述した金属シリサイド(タン
グステンシリサイド)の他、チタンシリサイド、窒化シ
リコン、シリコン、アモルファスシリコン等を例示でき
る。
As the film type in which the etching amount is approximated by the formula (1), in addition to the above-described silicon oxide film formed by thermal oxidation, a silicon oxide film formed by CVD, boron-containing silicon oxide (BSG), phosphorus-containing silicon oxide. (PS
G), boron-phosphorus-containing silicon oxide (BPSG) and the like can be exemplified. On the other hand, examples of the film type whose etching amount is approximated by the formulas (2) and (4) include titanium silicide, silicon nitride, silicon, and amorphous silicon in addition to the metal silicide (tungsten silicide) described above.

【0040】さらに、以上の説明においては、例えば図
1で示したゲート電極3の露出表面における酸化膜4
a,5aの成長が、体積膨張を伴わないとして説明を行
った。しかし、酸化膜4a,5aの成長が体積膨張を伴
う場合には、酸化膜4a、5aが除去された第1段階終
了時点でエッチングを終了させて膜減り量を揃えること
もできる。この場合、ゲート酸化膜2およびオフセット
酸化膜6のエッチング速度と、ポリシリコン膜4および
金属シリサイド膜5の酸化膜4a,5aのエッチング速
度との差を考慮して酸化膜4a、5aの膜厚を設定する
ことで、酸化膜4a、5aが除去された時点で(すなわ
ち第1段階のエッチング処理が終了した時点で)、ゲー
ト酸化膜2およびオフセット酸化膜6の膜減り量とポリ
シリコン膜4および金属シリサイド膜5の膜減り量とが
揃うようにする。
Further, in the above description, for example, the oxide film 4 on the exposed surface of the gate electrode 3 shown in FIG.
It was explained that the growth of a and 5a was not accompanied by volume expansion. However, when the growth of the oxide films 4a and 5a is accompanied by volume expansion, it is possible to finish the etching at the end of the first stage when the oxide films 4a and 5a are removed to make the film reduction amount uniform. In this case, considering the difference between the etching rate of the gate oxide film 2 and the offset oxide film 6 and the etching rate of the oxide films 4a and 5a of the polysilicon film 4 and the metal silicide film 5, the film thickness of the oxide films 4a and 5a is considered. By setting, when the oxide films 4a and 5a are removed (that is, at the time when the first-stage etching process is completed), the reduction amount of the gate oxide film 2 and the offset oxide film 6 and the polysilicon film 4 are set. And the amount of metal silicide film 5 reduced.

【0041】[0041]

【発明の効果】以上説明したように本発明のエッチング
方法によれば、基板表面を酸化処理することで酸化され
ていない材料の表面層に酸化膜を成長させた後に、この
基板に対してエッチング処理を施す構成を採用したこと
により、酸化物表面と酸化されていない材料からなる表
面とが露出表面に混在した場合であっても、これらの表
面のエッチング速度を近づけて同程度の膜減り量とした
エッチングを行うことができる。したがって、酸化物材
料と酸化されていない材料とが露出表面に混在した場合
であっても、段差を生じさせることなくパターン形状を
保ったエッチングを行うことが可能になる。
As described above, according to the etching method of the present invention, an oxide film is grown on the surface layer of the material which is not oxidized by oxidizing the surface of the substrate, and then the substrate is etched. Even if the oxide surface and the surface made of non-oxidized material are mixed on the exposed surface by adopting the structure that performs the treatment, the etching rates of these surfaces are brought close to each other and the amount of film loss is about the same. The etching can be performed. Therefore, even when the oxide material and the non-oxidized material are mixed on the exposed surface, it is possible to perform etching while maintaining the pattern shape without causing a step.

【図面の簡単な説明】[Brief description of drawings]

【図1】実施形態のエッチング方法を示す断面工程図で
ある。
FIG. 1 is a cross-sectional process diagram showing an etching method of an embodiment.

【図2】実施形態のエッチング方法における各膜のエッ
チング時間とエッチング量との関係を示すグラフであ
る。
FIG. 2 is a graph showing the relationship between the etching time and the etching amount of each film in the etching method of the embodiment.

【図3】実施形態のエッチング方法における各膜のエッ
チング時間とエッチング量との関係を示すグラフであ
る。
FIG. 3 is a graph showing the relationship between the etching time and the etching amount of each film in the etching method of the embodiment.

【図4】従来のエッチング方法およびその課題を説明す
るための断面図である。
FIG. 4 is a cross-sectional view for explaining a conventional etching method and its problems.

【符号の説明】[Explanation of symbols]

2…ゲート酸化膜(第1の層)、4…ポリシリコン膜
(第2の層)、5…金属シリサイド膜(第2の層)、6
…オフセット酸化膜(第1の層)、10…基板
2 ... Gate oxide film (first layer), 4 ... Polysilicon film (second layer), 5 ... Metal silicide film (second layer), 6
... Offset oxide film (first layer), 10 ... Substrate

Claims (5)

【特許請求の範囲】[Claims] 【請求項1】 酸化物で構成された第1の層と、酸化さ
れていない材料で構成された第2の層とが混在した状態
で露出している基板の表面層をエッチングする方法であ
って、 前記基板の表面に対して酸化処理を施すことによって前
記第2の層の露出表面に酸化膜を成長させる工程と、 少なくとも前記酸化膜が除去される様に、前記基板の表
面層をエッチング処理する工程とを行うことを特徴とす
るエッチング方法。
1. A method of etching a surface layer of a substrate, which is exposed in a state where a first layer made of an oxide and a second layer made of an unoxidized material are mixed. And oxidizing the surface of the substrate to grow an oxide film on the exposed surface of the second layer, and etching the surface layer of the substrate so that at least the oxide film is removed. An etching method comprising performing a processing step.
【請求項2】 請求項1記載のエッチング方法におい
て、 前記第1の層の膜減り量と、前記第2の層の膜減り量と
が同程度になるように当該エッチング処理におけるエッ
チング時間を設定することを特徴とするエッチング方
法。
2. The etching method according to claim 1, wherein the etching time in the etching process is set so that the amount of film loss of the first layer and the amount of film loss of the second layer are substantially the same. An etching method comprising:
【請求項3】 請求項1記載のエッチング方法におい
て、 前記酸化膜の成長工程と前記エッチング工程とを連続し
て繰り返し行うことを特徴とするエッチング方法。
3. The etching method according to claim 1, wherein the step of growing the oxide film and the step of etching are continuously and repeatedly performed.
【請求項4】 請求項1記載のエッチング方法におい
て、 前記酸化処理は、酸化性溶液を用いたウェット処理によ
って行われ、 前記エッチング処理は、フッ酸系溶液を用いたウェット
処理によって行われることを特徴とするエッチング方
法。
4. The etching method according to claim 1, wherein the oxidation treatment is performed by a wet treatment using an oxidizing solution, and the etching treatment is performed by a wet treatment using a hydrofluoric acid solution. Characteristic etching method.
【請求項5】 請求項1記載のエッチング方法におい
て、 前記第1の層は酸化シリコンからなり、 前記第2の層はシリコン系材料からなることを特徴とす
るエッチング方法。
5. The etching method according to claim 1, wherein the first layer is made of silicon oxide, and the second layer is made of a silicon-based material.
JP2001222437A 2001-07-24 2001-07-24 Method for etching Pending JP2003037099A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001222437A JP2003037099A (en) 2001-07-24 2001-07-24 Method for etching

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001222437A JP2003037099A (en) 2001-07-24 2001-07-24 Method for etching

Publications (1)

Publication Number Publication Date
JP2003037099A true JP2003037099A (en) 2003-02-07

Family

ID=19055915

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001222437A Pending JP2003037099A (en) 2001-07-24 2001-07-24 Method for etching

Country Status (1)

Country Link
JP (1) JP2003037099A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004075277A1 (en) * 2003-02-20 2004-09-02 Matsushita Electric Industrial Co., Ltd. Method of etching, etching apparatus and process for producing semiconductor device
CN113496891A (en) * 2020-04-03 2021-10-12 重庆超硅半导体有限公司 Self-adaptive uniform corrosion method for oxide film on surface of integrated circuit silicon wafer

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004075277A1 (en) * 2003-02-20 2004-09-02 Matsushita Electric Industrial Co., Ltd. Method of etching, etching apparatus and process for producing semiconductor device
US7165560B2 (en) 2003-02-20 2007-01-23 Matsushita Electric Industrial Co., Ltd. Etching method, etching apparatus, and method for manufacturing semiconductor device
CN1314084C (en) * 2003-02-20 2007-05-02 松下电器产业株式会社 Etching method, etching apparatus, and method for manufacturing semiconductor device
CN113496891A (en) * 2020-04-03 2021-10-12 重庆超硅半导体有限公司 Self-adaptive uniform corrosion method for oxide film on surface of integrated circuit silicon wafer
CN113496891B (en) * 2020-04-03 2023-03-14 重庆超硅半导体有限公司 Self-adaptive uniform corrosion method for oxide film on surface of integrated circuit silicon wafer

Similar Documents

Publication Publication Date Title
JP5328094B2 (en) Plasma composition for selectively etching high-k materials
US8058180B2 (en) Methods of fabricating a semiconductor device using a dilute aqueous solution of an ammonia and peroxide mixture
TW201738955A (en) Isotropic silicon and silicon-germanium etching with tunable selectivity
TWI604562B (en) Method of selective nitridation
JP4748484B2 (en) Method for forming gate electrode of semiconductor element
JP2903884B2 (en) Semiconductor device manufacturing method
US20070087573A1 (en) Pre-treatment method for physical vapor deposition of metal layer and method of forming metal silicide layer
US6663674B2 (en) Method of handling a silicon wafer
JP3727299B2 (en) Manufacturing method of semiconductor device
JP4358556B2 (en) Manufacturing method of semiconductor device
JP2003037099A (en) Method for etching
JP4242158B2 (en) Method for wet etching a material containing silicon and nitrogen
TW425638B (en) Method of forming gate electrode with titanium polycide structure
CN112151369A (en) Semiconductor structure and forming method thereof
TWI749775B (en) Oxide layer removal method and semiconductor processing equipment
TWI845979B (en) Integrated wet clean for gate stack development
JPH07193055A (en) Dry etching method
US11205575B2 (en) Method for stripping one or more layers from a semiconductor wafer
JP3880968B2 (en) Manufacturing method of semiconductor device
US20050087510A1 (en) Method for avoiding polysilicon film over etch abnormal
JP2003077901A (en) Method for manufacturing semiconductor device
JP2001015438A (en) Film forming method and film formed thereby
TW202324579A (en) Integrated wet clean for gate stack development
JPH09270407A (en) Manufacture of semiconductor device
JPH0878326A (en) Manufacture of epitaxial wafer