JP2003031844A - Method of manufacturing semiconductor light emitting device - Google Patents

Method of manufacturing semiconductor light emitting device

Info

Publication number
JP2003031844A
JP2003031844A JP2001211324A JP2001211324A JP2003031844A JP 2003031844 A JP2003031844 A JP 2003031844A JP 2001211324 A JP2001211324 A JP 2001211324A JP 2001211324 A JP2001211324 A JP 2001211324A JP 2003031844 A JP2003031844 A JP 2003031844A
Authority
JP
Japan
Prior art keywords
layer
plane
semiconductor light
light emitting
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001211324A
Other languages
Japanese (ja)
Inventor
Masato Doi
Tomoyuki Kikutani
Toyoji Ohata
正人 土居
豊治 大畑
友志 菊谷
Original Assignee
Sony Corp
ソニー株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp, ソニー株式会社 filed Critical Sony Corp
Priority to JP2001211324A priority Critical patent/JP2003031844A/en
Publication of JP2003031844A publication Critical patent/JP2003031844A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a method of manufacturing a semiconductor light emitting device which is superior in crystallinity and can be micronized in size without increasing the number of manufacturing processes.
SOLUTION: A semiconductor light emitting device which is equipped with a crystal layer, a first conductivity-type layer, an active layer, and a second conductivity-type layer formed on a substrate is manufactured through this method. A metal layer is formed on the second conductivity layer, and the above laminate is divided into unit devices by etching using the metal layer as a mask. In the above method of manufacturing a semiconductor light emitting device, the devices are divided into separate pieces by etching while the metal layer is used as a mask, so that devices can be accurately separated and micronized in size.
COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 【0001】 【発明の属する技術分野】本発明は第1導電型層、活性層、第2導電型層を積層させたダブルヘテロ構造を有する半導体発光素子に関し、特に、窒化物半導体からなる結晶層を利用して発光領域を構成する半導体発光素子に関する。 DETAILED DESCRIPTION OF THE INVENTION [0001] The present invention first conductivity type layer BACKGROUND OF THE INVENTION, active layer, relates to a semiconductor light emitting device having a double hetero structure formed by laminating a second conductive type layer, in particular, using a crystal layer made of a nitride semiconductor to a semiconductor light-emitting elements constituting the light-emitting region. ここで本明細書中、窒化物とはB、Al、G Herein Here, the nitride B, Al, G
a、In、TaをIII族とし、V族にNを含む化合物を指し、若干量の不純物の混入を含むこともあるものである。 a, an In, a Ta as group III, refers to a compound containing a N V group, are those that also contain contaminating slight amount of impurities. 【0002】 【従来の技術】半導体発光素子として、これまでサファイア基板上に全面に低温バッファ層、SiをドープしたGaNからなるn側コンタクト層を形成し、その上にS 2. Description of the Prior Art Semiconductor light emitting device, heretofore low-temperature buffer layer on the entire surface on a sapphire substrate, an n-side contact layer made of GaN doped with Si, S thereon
iをドープしたGaNからなるn側クラッド層,SiをドープしたInGaNからなる活性層、 MgをドープしたAlGaNからなるp側クラッド層と、MgをドープしたGaNよりなるp側コンタクト層などを積層した素子が知られている。 i n-side cladding layer made of GaN doped with an active layer made of InGaN doped with Si, it was laminated a p-side cladding layer made of AlGaN doped with Mg, a p-side contact layer made of GaN doped with Mg or the like element has been known. このような構造を有し市販されている製品として、450nm から530nmを含む青色、緑色LED As the product sold having such a structure, blue containing 530nm from 450 nm, the green LED
(Light Emitting Diode)が量産されている。 (Light Emitting Diode) have been mass-produced. 【0003】また、窒化ガリウムを成長させようとする場合、サファイア基板が使用されることが多く行われている。 [0003] In addition, if it is intended to grow the gallium nitride, it has been performed often sapphire substrate is used. サファイア基板から窒化ガリウムを結晶成長させる場合、通常はC面を主面とするサファイア基板が使用され、主面上に形成される窒化ガリウム層の表面もC面を有し、必然的に基板主面と平行な面に形成される活性層やそれを挟むクラッド層もC面に平行な面に延在される。 If from the sapphire substrate by crystal growth of gallium nitride, usually a sapphire substrate is used whose principal C-plane, the surface of the gallium nitride layer formed on the main surface also has a C-plane, inevitably substrate main active layer and clad layers sandwiching the formed plane parallel to the plane also extending in a plane parallel to the C plane. このように基板主面を基準に各結晶層を積層した構造の半導体発光素子では、基板主面の平滑性を生かして電極形成などに必要な平滑性が得られている。 The semiconductor light emitting device having a structure formed by laminating the crystal layer relative to the substrate main surface as smoothness required for an electrode formed utilizing the smoothness of the substrate main surface is obtained. 【0004】ところが、サファイア基板と成長させる窒化ガリウムの間の格子不整合から、結晶内に高密度の転位が内在することがある。 [0004] However, the lattice mismatch between the gallium nitride grown sapphire substrate, may be a high density of dislocations are inherent in the crystal. このため基板上に低温バッファ層を形成する技術は、成長させる結晶に発生する欠陥を抑制するための1つの手段であり、また、結晶欠陥を低減する目的で特開平10-312971号公報では、横方向への選択結晶成長(ELO: epitaxial lateral overgrowt Therefore a technique for forming a low-temperature buffer layer on the substrate is one means to suppress the defects occurring in the grown crystal, and in JP-A-10-312971 discloses the purpose of reducing the crystal defects, select the crystal growth in the lateral direction (ELO: epitaxial lateral overgrowt
h)を組み合わせている。 It is a combination of h). 【0005】また、特開平10-321910号公報は、基板主面上に垂直な(10−10)または(1−100)m面からなる側面を有する六角柱状構造が形成され、その六角柱状構造部分に基板主面に対して垂直に延在する発光領域が形成された半導体発光素子を開示する。 Further, JP-A-10-321910, the hexagonal columnar structure is formed having a side surface consisting of a vertical (10-10) or (1-100) m plane on the substrate main surface, the hexagonal columnar structure It discloses a semiconductor light emitting element emitting region is formed which extends perpendicular to the substrate main surface portion. 基板主面上に垂直に延在する活性層などを形成することで、基板との格子不整合による欠陥や転位を抑制でき、熱膨張係数の違いによる歪みの悪影響も少なくできる。 By forming the like active layer extending vertically on the main surface of the substrate can be suppressed defects and dislocations due to lattice mismatch with the substrate, adverse effects of distortion due to difference in thermal expansion coefficient can be reduced. 【0006】 【発明が解決しようとする課題】ところが、特開平10-3 [0006] The object of the invention is to be Solved However, JP-A-10-3
21910号公報のように基板主面上に垂直に延在する六角柱状構造を形成する技術では、HVPE(Hydrid In the technique of forming a hexagonal columnar structures extending vertically on the main surface of the substrate as 21910 JP, HVPE (Hydrid
e Vapor Phase Epitaxy)で成膜した後、(10−10)または(1−101)m面からなる側面が得られるようにドライエッチングを施している。 After forming by e Vapor Phase Epitaxy), it is subjected to dry etching so as to obtain the side consisting of (10-10) or (1-101) m plane. ところが、ドライエッチングを施す場合には、一般的に結晶面に対する損傷を避けることができず、従って基板側からの貫通転位などを抑制しつつも逆にドライエッチングにより結晶の特性が劣化する。 However, when the dry etching can not avoid damage to commonly crystal plane, thus the characteristics of the crystal by dry etching to deteriorate the reverse while suppressing the like threading dislocations from the substrate side. また、ドライエッチングを施す場合では、その分だけ工程も増加してしまう。 Further, in the case of dry etching, it increases also the process correspondingly. 【0007】サファイア基板のC+面上に選択成長させた場合には、(1−101)面すなわちS面で囲まれた先端のとがった形状の結晶層が形成される(たとえば、 [0007] When selectively grown on the sapphire substrate C + plane, the crystal layer of the shape of pointed tip surrounded by (1-101) plane or S surface is formed (e.g.,
特許公報第2830814号の明細書段落0009参照)が、電極形成に必要な平坦面が得られていないものとされ、積極的に電子デバイスや発光デバイスとして利用されている例はなく、さらなる選択成長から結晶構造の下地層として利用されているに過ぎない。 See specification paragraph 0009 of Patent Publication No. 2830814) is assumed to flat surfaces required for electrode formation is not obtained, actively example that is used as an electronic device or light-emitting device is no further selective growth not only to have been used as a base layer of the crystal structure from. 【0008】また、基板主面に平行な面を形成する素子は、結晶性を良好に維持するために平坦な面の作成が重要となり、結果として電極などが平面的に広がった素子構造と有する傾向がある。 Further, elements that form a plane parallel to the substrate main surface, creating a flat surface in order to maintain good crystallinity is important, such as resulting electrode has an extended device structure in plan view Tend. したがって各素子の間を分離する場合には、たとえばチップをダイサーなどを用いて切り出さなければならないため、多大な労力がかかるとともに平面的に広がった電極などを避けながら微小に切り出すことは極端に難しくなっている。 Therefore, when the separation between the elements, for example because it must cut by using a dicer chips, finely cut it avoiding such electrodes spread planarly with such a great deal of effort it is extremely difficult going on. また、サファイア基板およびGaNなどの窒化物は硬度が高く切り出しが難しいことから、ダイシングの際に少なくとも20μ Further, nitrides such as sapphire substrate and the GaN from the difficulty cut high hardness, at least in dicing 20μ
m程度の切りしろが必要になり、微小なチップの切り出しがさらに困難となっている。 Cut of about m white is required, cut out of the micro-chip has become more difficult. また、基板主面をC+面として、基板主面に平行な面に窒化物ガリウム系の活性層を形成する発光素子においては、C+面では窒素原子に対するボンドの数がGaから1つしか出ていないため、C+面の結晶面から窒素原子は解離しやすく、実効的なV/III比が大きくできないでいる。 Further, the substrate main surface as C + plane, in the light-emitting element for forming the active layer of the nitride gallium in a plane parallel to the substrate main surface, the number of bond to nitrogen atoms in C + plane had attended only one of Ga because no nitrogen atom from the crystal surface of the C + plane tends to dissociate, the effective V / III ratio is not be increased. そのため、 for that reason,
発光素子を構成するための結晶質が高性能化を図るには十分でないといった問題が生じている。 Problem crystalline for constituting the light emitting element is not sufficient and for improve the performance has occurred. 【0009】そこで本発明は上述の技術的な課題に鑑み、工程の増加を招かずに素子の微細化も可能な半導体発光素子の製造方法の提供を目的とする。 [0009] The present invention has been made in view of the technical problems described above, and an object thereof is to provide a method for manufacturing a possible semiconductor light emitting device miniaturization of elements without incurring an increase in process. 【0010】 【課題を解決するための手段】本発明の半導体発光素子の製造方法は、基板上に結晶層、第1導電型層、活性層、及び第2導電型層を備える半導体発光素子の製造方法であっ、第2導電型層上に金属層を形成し、当該金属層をマスクとしてエッチングにより素子毎に分離を行うことを特徴とするものである。 [0010] The method of manufacturing a semiconductor light-emitting device of the present invention According to an aspect of the crystal layer on a substrate, a first conductivity type layer, the active layer, and a semiconductor light emitting device including the second conductivity type layer a manufacturing method, in which the second conductivity type layer to form a metal layer, and performing a separation of the metal layer for each element by etching as a mask. 【0011】以上のような本発明に係る半導体発光素子の製造方法によれば、金属層をマスクとしてエッチングにより素子の分離を行うため、精度良く素子の分離がなされ、素子の微細化が可能とされる。 According to the manufacturing method of the semiconductor light emitting device according to the present invention as described above, since the separation of elements by etching the metal layer as a mask, the separation of accurately element is made, enabling miniaturization of the element It is. 【0012】 【発明の実施の形態】以下において、本発明に係る半導体発光素子の製造方法について詳細に説明する。 [0012] DETAILED DESCRIPTION OF THE INVENTION Hereinafter, a method for manufacturing a semiconductor light emitting device according to the present invention will be described in detail. 本発明に係る半導体発光素子の製造方法は、基板上に結晶層、 The method of manufacturing a semiconductor light emitting device according to the present invention, the crystal layer on a substrate,
第1導電型層、活性層、及び第2導電型層を備える半導体発光素子の製造方法であって、第2導電型層上に金属層を形成し、当該金属層をマスクとしてエッチングにより素子毎に分離を行い、素子の分離後においては金属層を電極として用いることを特徴とするものである。 The first conductivity type layer, an active layer, and a method of manufacturing a semiconductor light emitting device including the second conductivity type layer, a metal layer is formed on the second conductivity type layer, the element each by etching the metal layer as a mask to perform separation, after the separation of the elements is characterized in that a metal layer as an electrode. 【0013】本発明に係る半導体発光素子の製造方法は、通常のプレーナ型の半導体発光素子や、基板上に該基板の主面に対して傾斜した傾斜結晶面を有する結晶層を形成し、前記傾斜結晶面に平行な面内に延在する第1 [0013] The method of manufacturing a semiconductor light emitting device according to the present invention, and conventional planar type semiconductor light-emitting element, to form a crystal layer having an inclined crystal plane tilted from the principal plane of the substrate on the substrate, wherein first extending in a plane parallel to the inclined crystal plane
導電型層、活性層、及び第2導電型層を前記結晶層に形成してなる半導体発光素子、いわゆるピラミッド型をした半導体発光素子に適用することもできる。 Conductivity type layer, it active layer, and a semiconductor light-emitting device of the second conductivity type layer obtained by forming the crystal layer, also be applied to a semiconductor light-emitting device in which the so-called pyramid. ここでは、 here,
後者のピラミッド型をした半導体発光素子を例に説明する。 The semiconductor light-emitting device in which the latter pyramid will be described as an example. 【0014】本発明を適用して作製されるいわゆるピラミッド型の半導体発光素子は、基板上に該基板の主面に対して傾斜した傾斜結晶面を有する結晶層を形成し、前記傾斜結晶面に平行な面内に延在する第1導電型層、活性層、及び第2導電型層を前記結晶層に形成してなることを特徴とする。 [0014] The semiconductor light emitting device of the so-called pyramidal manufactured by applying the present invention forms a crystal layer having an inclined crystal plane tilted from the principal plane of the substrate on the substrate, the inclined crystal plane the first conductivity type layer extending in a plane parallel, an active layer, and a second conductivity type layer is characterized by being formed on the crystal layer. 【0015】この半導体発光素子に用いられる基板は、 The substrate used for the semiconductor light emitting element,
基板の主面に対して傾斜した傾斜結晶面を有する結晶層を形成し得るものであれば特に限定されず、種々のものを使用できる。 As long as it can form a crystal layer having an inclined crystal plane tilted from the principal plane of the substrate is not particularly limited, it may be used various ones. 例示すると、基板として用いることができるのは、サファイア(Al To illustrate, it can be used as a substrate, a sapphire (Al 、A面、R面、C面を含む。 2 O 3, A-plane, R-plane, including the C-plane. )SiC(6H、4H、3Cを含む。)Ga ) Including SiC (6H, 4H, and 3C.) Ga
N、Si、ZnS、ZnO、AlN、LiMgO、Ga N, Si, ZnS, ZnO, AlN, LiMgO, Ga
As、MgAl 、InAlGaNなどからなる基板であり、好ましくはこれらの材料からなる六方晶系基板または立方晶系基板であり、より好ましくは六方晶系基板である。 As, MgAl 2 O 4, a substrate made of InAlGaN, preferably hexagonal substrate or cubic substrate made of these materials, more preferably hexagonal substrate. 例えば、サファイア基板を用いる場合では、窒化ガリウム(GaN)系化合物半導体の材料を成長させる場合に多く利用されているC面を主面としたサファイア基板を用いることができる。 For example, in the case of using a sapphire substrate, a sapphire substrate which was frequently used has been the main surface of the C-plane and in the case of growing a gallium-nitride (GaN) based compound semiconductor. この場合の基板主面としてのC面は、5乃至6度の範囲で傾いた面方位を含むものである。 C face as the substrate main surface of the case is one which comprises a plane orientation inclined in the range of 5 to 6 degrees. 基板自体は製品としての発光素子には含まれない構造も可能であり、製造の途中で素子部分を保持させるために使用され、完成前に取り外しされる構造であっても良い。 Substrate itself is also possible structures which are not included in the light-emitting element as a product, it is used to hold the element portions in the course of production, may be a structure that is removed prior to completion. 【0016】この基板上に形成される結晶層は基板の主面に対して傾斜した傾斜結晶面を有している。 The crystal layer formed on the substrate has an inclined crystal plane tilted from the principal plane of the substrate. この結晶層は後述の基板の主面に対して傾斜した傾斜結晶面に平行な面に第1導電型層、活性層、及び第2導電型層からなる発光領域を形成可能な材料層であれば良く、特に限定されるものではないが、その中でもウルツ鉱型の結晶構造を有することが好ましい。 The crystal layer first conductivity type layer in a plane parallel to the inclined inclined crystal plane to the main surface of the substrate described later, the active layer, and a light emitting region of the second conductivity type layer formable material layer any if good, but are not particularly limited, it preferably has a wurtzite crystal structure among them. このような結晶層としては、例えばIII族系化合物半導体やBeMgZnCd Such crystal layer, for example a group III based compound semiconductor and BeMgZnCd
S系化合物半導体、BeMgZnCdO系化合物半導体を用いることができ、更には窒化ガリウム(GaN)系化合物半導体、窒化アルミニウム(AlN)系化合物半導体、窒化インジウム(InN)系化合物半導体、窒化インジウムガリウム(InGaN)系化合物半導体、窒化アルミニウムガリウム(AlGaN)系化合物半導体を好ましくは形成することができ、特に窒化ガリウム系化合物半導体などの窒化物半導体が好ましい。 S-based compound semiconductor, may be used BeMgZnCdO based compound semiconductor, and further a gallium nitride (GaN) based compound semiconductor, an aluminum nitride (AlN) based compound semiconductor, an indium nitride (InN) based compound semiconductor, an indium gallium nitride (InGaN) system compound semiconductor, an aluminum gallium (AlGaN) based compound semiconductor nitride preferably be formed, in particular, a nitride semiconductor such as gallium nitride-based compound semiconductor preferred. なお、I In addition, I
nGaN、AlGaN、GaNなどは必ずしも、3元混晶のみ、2元混晶のみの窒化物半導体を指すのではなく、例えばInGaNでは、InGaNの作用を変化させない範囲での微量のAl、その他の不純物を含んでいても良いことはいうまでもない。 The InGaN, AlGaN, necessarily including GaN, 3-element mixed only, rather than refer to a nitride semiconductor of only binary mixed crystal, the example InGaN, traces in a range that does not change the effect of the InGaN Al, other impurities it is needless to say that may also contain. また、S面や(11− In addition, S surface and (11-
22)面に実質的に等価な面とは、S面や(11−2 The plane substantially equivalent to 22) plane, S plane or (11-2
2)面に対してそれぞれ5乃至6度の範囲で傾いた面方位を含むものである。 It is intended to include a plane orientation inclined in the range of 5 to 6 degrees respectively 2) plane. 【0017】この結晶層の成長方法としては、種々の気相成長法を挙げることができ、例えば有機金属化合物気相成長法(MOCVD(MOVPE)法)や分子線エピタキシー法(MBE法)などの気相成長法や、ハイドライド気相成長法(HVPE法)などを用いることができる。 [0017] As the method of growing the crystal layer, can be mentioned various gas-phase growth method, for example, metal organic vapor phase epitaxy (MOCVD (MOVPE) method), a molecular beam epitaxy method (MBE method), such as vapor-phase growth method, a hydride vapor phase epitaxy (HVPE) or the like can be used. その中でもMOCVD法によると、迅速に結晶性の良いものが得られる。 According to the MOCVD method. Among them, those rapidly good crystallinity can be obtained. MOCVD法では、GaソースとしてTMG(トリメチルガリウム)、TEG(トリエチルガリウム)、AlソースとしてはTMA(トリメチルアルミニウム)、TEA(トリエチルアルミニウム)、 In the MOCVD method, as Ga source TMG (trimethylgallium), TEG (triethyl gallium) as the Al source TMA (trimethyl aluminum), TEA (triethyl aluminum),
Inソースとしては、TMI(トリメチルインジウム)、TEI(トリエチルインジウム)などのアルキル金属化合物が多く使用され、窒素源としてはアンモニア、ヒドラジンなどのガスが使用される。 As the In source, TMI (trimethyl indium), TEI (triethyl indium) used many alkyl metal compounds such as the nitrogen source, ammonia, a gas such as hydrazine can be used. また、不純物ソースとしてはSiであればシランガス、Geであればゲルマンガス、MgであればCp2Mg(シクロペンタジエニルマグネシウム)、ZnであればDEZ(ジエチルジンク)などのガスが使用される。 Further, if the Si as an impurity source silane gas, if the Ge germane gas, Cp2Mg (cyclopentadienyl magnesium) as long as Mg, if Zn DEZ gas such as (diethyl zinc) is used. 一般的なMOVP General MOVP
E法では、これらのガスを例えば600°C以上に加熱された基板の表面に供給して、ガスを分解することにより、InAlGaN系化合物半導体をエピタキシャル成長させることができる。 In Method E, by supplying these gases to the heated surface of the substrate, for example above 600 ° C, by decomposing gas can be epitaxially growing a InAlGaN-based compound semiconductor. 【0018】結晶層を形成する前に、下地成長層を基板上に形成することが好ましい。 [0018] Before forming the crystal layer, it is preferable that the under growth layer is formed on the substrate. この下地成長層は例えば窒化ガリウム層や窒化アルミニウム層からなり、下地成長層は低温バッファ層と高温バッファ層との組合せ或いはバッファ層と結晶種として機能する結晶種層との組合せからなる構造であっても良い。 The under growth layer is made of, for example, a gallium nitride layer and aluminum nitride layer, the under growth layer was a structure comprising a combination of a crystal seed layer functioning as a crystal seed and combinations or buffer layer between the low-temperature buffer layer and the high-temperature buffer layer and it may be. この下地成長層も結晶層と同様に、種々の気相成長法で形成することができ、 The under growth layer is also similar to the crystal layer can be formed by various vapor deposition,
例えば有機金属化合物気相成長法(MOVPE法)や分子線エピタキシー法(MBE法)、ハライド気相成長法(HVPE法)などの気相成長法を用いることができる。 For example metal organic vapor phase epitaxy (MOVPE) and molecular beam epitaxy (MBE), halide vapor phase epitaxy (HVPE) can be used vapor phase growth method such as. 結晶層の成長を低温バッファ層から始めるとマスク上にポリ結晶が析出しやすくなって、それが問題となる。 The growth of the crystal layer becomes Starting from the low-temperature buffer layer poly crystal on the mask is likely to precipitate, and it is a problem. そこで、結晶種層を含んでからその上に基板と異なる面を成長することで、さらに結晶性のよい結晶が成長できる。 Therefore, by growing a different surface of the substrate thereon from it includes crystal seed layer, further having good crystallinity crystal can be grown. また、選択成長を用いて結晶成長を行うには結晶種層がないとバッファ層から形成する必要があるが、 Although the crystal growth using a selective growth, it is necessary to form the buffer layer and no crystal seed layer,
もしバッファ層から選択成長を行うと成長の阻害された成長しなくても良い部分に成長が起こりやすくなる。 If grown in good part not grown was inhibited to perform the growth of selective growth from the buffer layer tends to occur. したがてって、結晶種層を用いることで、成長が必要な領域に選択性良く結晶を成長させることができることになる。 Were it to Te', by using the crystal seed layer, so that the growth is required region can be selectively grown with good crystallinity. バッファ層は基板と窒化物半導体の格子不整合を緩和するという目的もある。 Buffer layer is also the purpose of alleviating the lattice mismatch between the substrate and the nitride semiconductor. したがって、窒化物半導体と格子定数の近い基板、格子定数が一致した基板を用いる場合にはバッファ層が形成されない場合もある。 Accordingly, the substrate close to that of the nitride semiconductor and the lattice constant, in the case of using a substrate which lattice constant matches is sometimes buffer layer is not formed. たとえば、SiC上にはAlNを低温にしないでバッファ層をつけることもあり、Si基板上にはAlN、GaNをやはり低温にしないでバッファ層として成長することもあり、それでも良質のGaNを形成できる。 For example, on a SiC also be given a buffer layer without an AlN low temperature, the Si substrate AlN, also be grown as a buffer layer not turn again low temperature GaN, but still capable of forming a GaN quality . また、バッファ層を特に設けない構造であっても良く、GaN基板を使用しても良い。 Also, may be a structure without particularly providing a buffer layer, it may be used GaN substrate. 【0019】そして、基板の主面に対して傾斜した傾斜結晶面を形成するために、選択成長法を用いることができる。 [0019] Then, in order to form an inclined crystal plane tilted from the principal plane of the substrate, a selective growth method. 基板の主面に対して傾斜した傾斜結晶面は、その基板主面の選択にも依存するが、ウルツ鉱型の(000 Inclined crystal plane tilted from the principal plane of the substrate is also dependent on the choice of the substrate main surface, wurtzite (000
1)面[C面]を基板主面とした場合では、(1−10 In the 1) plane [C plane] If the substrate main surface, (1-10
0)面[M面]、(1−101)面[S面]、(11−2 0) plane [M Plane, (1-101) plane [S plane, (11-2
0)面[A面]、(1−102)面[R面]、(1−12 0) plane [A surface], (1-102) plane [R plane, (1-12
3)面[N面]、(11−22)面およびこれらに等価な結晶面のうちから選ばれた傾斜結晶面を挙げることができ、特にS面や(11−22)面およびでこれらに等価な結晶面で用いることが好ましい。 3) surface [N surface, (11-22) plane and can be exemplified inclined crystal plane selected from among the equivalent crystal planes to, in particular S-plane or (11-22) plane and in these it is preferably used in an equivalent crystal plane. これらに等価な結晶面とは前述のように、5乃至6度の範囲で傾いた面方位を含むものである。 As described above these in equivalent crystal planes, it is intended to include a plane orientation inclined in the range of 5 to 6 degrees. 特にS面はC+面の上に選択成長した際に見られる安定面であり、比較的得やすい面であって六方晶系の面指数では(1−101)である。 In particular the S-plane is a stable plane seen when selecting grown on the C + plane, the plane index of the hexagonal a relatively easy to obtain surface is (1-101). C面にC+面とC−面が存在するのと同様に、S面についてはS+面とS−面が存在するが、本明細書においては、特に断らない場合は、C+面GaN上にS+面を成長しており、これをS面として説明している。 Just as there are C + plane and C- plane in C plane, but the S plane exists S + plane and S- plane, in the present specification, unless otherwise specified, on C + plane GaN S + has grown surface describes it as the S-plane. なお、S面についてはS+面が安定面である。 Note that S surface S + surface is stable surface. またC+面の面指数は(0001)である。 The plane index of the C + plane is (0001). このS面については、前述のように窒化ガリウム系化合物半導体で結晶層を構成した場合には、S面上、GaからNへのボンド数が2または3とC面の次に多くなる。 This S plane, the case where the crystalline layer of a gallium nitride-based compound semiconductor as described above, on the S plane, Bond number from Ga to N is increased to the next 2 or 3 and C-plane. ここでC−面はC+面の上には事実上得ることができないので、S面でのボンド数は最も多いものとなる。 Here, since the C- plane can not be obtained practically on top of the C + plane, the number of bonds in S plane is the most often. 例えば、C面を主面に有するサファイア基板に窒化物を成長した場合、一般にウルツ鉱型の窒化物の表面はC+面になるが、選択成長を利用することでS面を形成することができ、C面に平行な面では脱離しやすい傾向をもつNのボンドがGaから一本のボンドで結合しているのに対し、傾いたS面では少なくとも一本以上のポンドで結合することになる。 For example, when growing a nitride on a sapphire substrate having a C plane to the main surface, typically while the surface of the wurtzite nitride becomes C + plane, it is possible to form the S-plane by utilizing selective growth , is a plane parallel to the C-plane whereas bonds N with desorbed tendency is bonded by a single bond from Ga, will bind in pounds at least one or more in an inclined S-plane . したがって、実効的にV/III 比が上昇することになり、積層構造の結晶性の向上に有利である。 Thus, effectively will be V / III ratio is increased, which is advantageous in improving the crystallinity of the laminated structure. また、基板と異なる方位に成長すると基板から上に伸びた転位が曲がることもあり、欠陥の低減にも有利となる。 Also, sometimes dislocations extending on to grow the orientation different from that of the substrate from the substrate is bent, which is advantageous to the reduction of defects. 【0020】この半導体発光素子においては、結晶層は基板の主面に対して傾斜した傾斜結晶面を有する構造を有しているが、特に、結晶層はS面または該S面に実質的に等価な面が略六角錐形状の斜面をそれぞれ構成する構造であっても良く、或いは、S面または該S面に実質的に等価な面が略六角錐台形状の斜面をそれぞれ構成する共にC面または該C面に実質的に等価な面が前記略六角錐台形状の上平面部を構成する構造、所謂略六角錐台形状であっても良い。 [0020] In this semiconductor light-emitting element is crystal layer has a structure having an inclined crystal plane tilted from the principal plane of the substrate, in particular, crystalline layer is substantially the S plane or the S face both C equivalent plane is may be a structure constituting each slope of approximately hexagonal pyramid shape, or the plane substantially equivalent to S plane or the S face respectively constituting the slope of the approximately hexagonal truncated pyramid shape structure substantially equivalent to the plane or the C plane constitutes a plane portion on the substantially truncated hexagonal pyramid shape, it may be a so-called substantially a truncated hexagonal pyramid shape. これら略六角錐形状や略六角錐台形状は、正確に六角錐であることを必要とせず、その中の幾つかの面が消失したようなものも含む。 These substantially hexagonal pyramid shape and the approximately hexagonal truncated pyramid shape is not required to be exactly hexagonal pyramid, including those such as some aspects of them is lost. 好適な一例においては傾斜結晶面は六面でほぼ対称となるように配設される。 Inclined crystal plane in the preferred example is arranged so as to be substantially symmetrical with six faces. ほぼ対称とは、完全に対称形状になっている場合の他、多少対称形状よりずれている場合も含む。 The substantially symmetrical, the other if it is completely symmetrical, includes a case where deviates slightly more symmetrical shape. また、結晶層の結晶面間の稜線は必ずしも直線でなくとも良い。 Further, the ridge line between the crystal planes of the crystal layer may not necessarily linear. また、略六角錐形状や略六角錐台形状は直線状に延在された形状であっても良い。 Further, a substantially hexagonal pyramid shape and the approximately hexagonal truncated pyramid shape may be the extended shape linearly. 【0021】具体的な選択成長法としては、そのような選択成長は下地成長層の一部を選択的に除去することを利用して行われたり、あるいは、選択的に前記下地成長層上にまたは前記下地成長層形成前に形成されたマスク層の開口された部分を利用して行われる。 [0021] As a specific selective growth method, such selective growth or performed utilizing selectively removing a portion of the under growth layer, or selectively to the under growth layer or performed by utilizing the opening portion of the mask layer formed before the under growth layer formation. 例えば、前記下地成長層がバッファ層と結晶種層とからなる場合、バッファ層上の結晶種層を点在する10μm径程度の小領域に細分化し、それぞれの部分からの結晶成長によってS面等を有する結晶層を形成することが可能である。 For example, the case where under growth layer is composed of a buffer layer and a crystal seed layer, subdivided into small areas of 10μm diameter of about scattered crystal seed layer on the buffer layer, S surface or the like by the crystal growth from each of the portions it is possible to form a crystalline layer having a. 例えば、細分化された結晶種層は、発光素子として分離するためのマージンを見込んで離間するように配列することができ、個々の小領域としては、円形状、正方形状、 For example, granular crystal seed layer may be arranged to be separated by a margin for separating a light-emitting element, as the individual small areas, circular, square,
六角形状、三角形状、矩形状、菱形およびこれらの変形形状などの形状にすることができる。 Hexagonal, triangular, it may be shaped like a rectangular shape, a rhombus and their deformed shape. 下地成長層の上にマスク層を形成し、そのマスク層を選択的に開口して窓領域を形成することでも、選択成長が可能である。 Forming a mask layer on the under growth layer, also by forming the window region by selectively opening the mask layer, it is possible to select growth. マスク層は例えば酸化シリコン層或いは窒化シリコン層によって構成することができる。 Mask layer may be constituted by a silicon oxide layer or silicon nitride layer. 前述のような略六角錐台形状や略六角錐形状が直線状に延在された形状である場合、一方向を長手方向とするような角錐台や角錐形状はマスク層の窓領域を帯状にしたり、結晶種層を帯状にすることで可能である。 When approximately hexagonal truncated pyramid shape or a substantially hexagonal pyramid shape as described above has a shape that extends linearly, truncated pyramid or pyramid shaped to the direction and longitudinal direction to the window region of the mask layer in a strip or, it is possible by the crystalline seed layer on the strip. 【0022】選択成長を用いマスク層の窓領域を10μ [0022] 10μ the window area of ​​the mask layer using a selective growth
m程度の円形(或いは辺が1−100方向の六角形、または辺が11−20方向の六角形など)にすることでその約2倍程度の選択成長領域まで簡単に作製できる。 m approximately circular (or edges 1-100 direction of hexagon, or sides 11-20 direction of hexagonal, etc.) by the easily manufactured to selective growth area of ​​the order of about two times. またS面が基板と異なる方向であれば転位を曲げる効果、 Effect The S plane bending dislocation if a different direction from the substrate,
および転位を遮蔽する効果があるために、転位密度の低減にも役立つ。 And because of the effect of shielding the dislocation, also help reduce the dislocation density. 【0023】本発明者らの行った実験において、カソードルミネッセンスを用いて成長した六角錐台形状を観測してみると、S面の結晶は良質でありC+面に比較して発光効率が高くなっていることが示されている。 [0023] In the present inventors of the experiments performed, and try to observe the truncated hexagonal pyramid shape grown using cathode luminescence, crystals of S plane is higher luminous efficiency as compared to a high quality C + plane it has been shown that is. 特にI In particular, I
nGaN活性層の成長温度は700〜800°Cであるため、アンモニアの分解効率が低く、よりN種が必要とされる。 Since the growth temperature of nGaN active layer is 700 to 800 ° C, low decomposition efficiency of ammonia is required more N species. またAFMで表面を見たところステップが揃ってInGaN取り込みに適した面が観測された。 The surface suitable for InGaN incorporation equipped with step was looking at the surface in the AFM has been observed. さらにその上、Mgドープ層の成長表面は一般にAFMレベルでの表面状態が悪いが、S面の成長によりこのMgドープ層も良い表面状態で成長し、しかもドーピング条件がかなり異なることがわかっている。 Further thereon, but poor surface condition of the growth surface of the Mg-doped layer is generally AFM levels, grow a good surface state is also the Mg-doped layer by growth of the S-plane, moreover the doping condition is found to vary considerably . また、顕微フォトルミネッセンスマッピングを行うと、0. 5- 1μm程度の分解能で測定することができるが、C+面の上に成長した通常の方法では、1μmピッチ程度のむらが存在し、選択成長でS面を得た試料については均一な結果が得られた。 Further, when the microscopic photoluminescence mapping, 0. 5 but 1μm about can be measured with a resolution in the usual way grown on the C + plane, there is unevenness on the order of 1μm pitch, S in the selective growth uniform results for samples obtained surface was obtained. また、SEMで見た斜面の平坦性もC+面より滑らかに成っている。 Also, the flatness of the inclined surface as viewed by SEM is made smoother than C + plane. 【0024】また、選択成長マスクを用いて選択成長する場合であって、選択マスク開口部の上だけに成長する際には横方向成長が存在しないため、マイクロチャネルエピタキシーを用いて横方向成長させ窓領域より拡大した形状にすることが可能である。 Further, in the case of selective growth using a selective growth mask, because there is no lateral growth in growing only on the selection mask opening, is laterally grown using microchannel epitaxy it is possible to enlarge the shape from the window region. このようなマイクロチャネルエピタキシーを用いて横方向成長をした方が貫通転位を避けやすくなり、転位が減ることがわかっている。 Such would better to the lateral growth using the microchannel epitaxy tends avoiding threading dislocations, it has been found that the dislocation is reduced. またこのような横方向成長により発光領域も増大し、さらに電流の均一化、電流集中の回避、および電流密度の低減を図ることができる。 The increase also the light-emitting region by such lateral growth, uniformity of current further, it is possible to avoid current concentration, and the reduction of the current density. 【0025】この半導体発光素子では、基板の主面に対して傾斜した傾斜結晶面に平行な面内に延在する第1導電型層、活性層、及び第2導電型層を結晶層に形成する。 The formation in this semiconductor light emitting device, the first conductivity type layer extending in a plane parallel to the inclined crystal plane tilted from the principal plane of the substrate, an active layer, and a second conductivity type layer on the crystalline layer to. 第1導電型はp型又はn型のクラッド層であり、第2導電型はその反対の導電型である。 First conductivity type is clad layer of p-type or n-type, the second conductivity type in the conductivity type of the opposite. 例えばS面を構成する結晶層をシリコンドープの窒化ガリウム系化合物半導体層によって構成した場合では、n型クラッド層をシリコンドープの窒化ガリウム系化合物半導体層によって構成し、その上にInGaN層を活性層として形成し、 For example, in the case where a crystal layer having the S-plane constituted by gallium nitride-based compound semiconductor layer of silicon-doped, the n-type cladding layer is constituted by a gallium nitride based compound semiconductor layer of silicon-doped active layer of InGaN layer thereon It formed as,
さらにその上にp型クラッド層としてマグネシウムドープの窒化ガリウム系化合物半導体層を形成してダブルヘテロ構造をとることができる。 Furthermore it is possible to adopt a double heterostructure on to form a p-type cladding layer magnesium gallium nitride compound semiconductor layer doped as its. 活性層であるInGaN InGaN is the active layer
層をAlGaN層で挟む構造とすることも可能である。 It is also possible to have a structure sandwiching the layer with AlGaN layer.
また、活性層は単一のバルク活性層で構成することも可能であるが、単一量子井戸(SQW)構造、二重量子井戸(DQW)構造、多重量子井戸(MQW)構造などの量子井戸構造を形成したものであっても良い。 The active layer is can be composed of a single bulk active layer, a single quantum well (SQW) structure, double quantum well (DQW) structure, a quantum well, such as multiple quantum well (MQW) structure structure may be the one that was formed. 量子井戸構造には必要に応じて量子井戸の分離のために障壁層が併用される。 Barrier layer is used in combination for the separation of the quantum well if needed the quantum well structure. 活性層をInGaN層とした場合には、特に製造工程上も製造し易い構造となり、素子の発光特性を良くすることができる。 An active layer when the InGaN layer is, in particular also be produced easily structure the manufacturing process, it is possible to improve the emission characteristics of the element. さらにこのInGaN層は、 In addition, the InGaN layer,
窒素原子の脱離しにくい構造であるS面の上での成長では特に結晶化しやすくしかも結晶性も良くなり、発光効率を上げることが出来る。 Even better especially easy addition crystalline crystallized by growth on the S surface is desorbed hard structure of nitrogen atom, it can enhance the luminous efficiency. なお、窒化物半導体はノンドープでも結晶中にできる窒素空孔のためにn型となる性質があるが、通常Si、Ge、Seなどのドナー不純物を結晶成長中にドープすることで、キャリア濃度の好ましいn型とすることができる。 Although the nitride semiconductor has a property to be an n-type for nitrogen vacancies which can in the crystal in the non-doped, by doping normally Si, Ge, a donor impurity such as Se during crystal growth, the carrier concentration can preferably n-type. また、窒化物半導体をp Further, a nitride semiconductor p
型とするには、結晶中にMg、Zn、C、Be、Ca、 To the mold, Mg in the crystal, Zn, C, Be, Ca,
Baなどのアクセプター不純物をドープすることによって得られるが、高キャリア濃度のp層を得るためには、 Is obtained by doping an acceptor impurity such as Ba, in order to obtain a p-layer with a high carrier concentration,
アクセプター不純物のドープ後、窒素、アルゴンなどの不活性ガス雰囲気で400℃以上でアニーリングを行うことが好ましく、電子線照射などにより活性化する方法もあり、マイクロ波照射、光照射などで活性化する方法もある。 After doping of the acceptor impurity, nitrogen, is possible to perform annealing at 400 ° C. or higher in an inert gas atmosphere such as argon preferably, also a method of activating by electron beam irradiation, microwave irradiation, activated with light irradiation etc. there is also a method. 【0026】これら第1導電型層、活性層、及び第2導電型層は基板の主面に対して傾斜した傾斜結晶面に平行な面内に延在されるが、このような面内への延在は傾斜結晶面が形成されているところで続けて結晶成長させれば容易に行うことができる。 [0026] The first conductivity type layer, active layer and second conductive type layer but are extended in the main surface plane parallel to the inclined inclined crystal plane with respect to the substrate, to such a plane of the extending can be performed easily if caused to crystal growth continues at the inclined crystal plane is formed. 結晶層が略六角錐形状や略六角錐台形状となり、各傾斜結晶面がS面等とされる場合では、第1導電型層、活性層、及び第2導電型層からなる発光領域を全部又は一部のS面上に形成することができる。 Crystal layer becomes approximately hexagonal pyramid or approximately hexagonal truncated pyramid shape, in the case where the inclined crystal plane is the S-plane, etc., the first conductivity type layer, the active layer, and a light emitting region of the second conductivity type layer all or it can be formed on a part of the S-plane. 略六角錐台形状の場合には、基板主面に平行な上面上にも第1導電型層、活性層、及び第2導電型層を形成できる。 When the approximately hexagonal truncated pyramid shape, a first conductivity type layer is also on the upper surface parallel to the substrate main surface, it can form an active layer, and the second conductive type layer. 傾斜したS面を利用して発光させることで、平行平板では多重反射により光が減衰していくが、 By emit light by utilizing an inclined S-plane, although the parallel plate will light is attenuated by multiple reflections,
傾いた面があると光は多重反射の影響を免れて半導体の外にでることができるという利点がある。 If there is a plane inclined light is advantageous in that it can go out of the semiconductor spared influence of multiple reflection. 第1導電型層すなわちクラッド層はS面を構成する結晶層と同じ材料で同じ導電型とすることができ、S面を構成する結晶層を形成した後、連続的に濃度を調整しながら形成することもでき、また他の例として、S面の構成する結晶層の一部が第1導電型層として機能する構造であっても良い。 The first conductivity type layer or cladding layer can be the same conductivity type of the same material as the crystal layer having the S-plane, after the formation of the crystal layer having the S-plane, while adjusting the continuous concentration formed examples also, also other it is, may have a structure in which part of the crystal layer constituting the S-plane functions as a first conductivity type layer. また、基板に対して面が垂直でない方が光取出しが改善されることになる。 Also, so that the person faces is not perpendicular to the substrate is improved light extraction. 【0027】この半導体発光素子では、傾斜した傾斜結晶面の結晶性の良さを利用して、発光効率を高めることができる。 [0027] In this semiconductor light-emitting device utilizes the crystallinity of the goodness of inclined inclined crystal plane, it is possible to increase the luminous efficiency. 特に、結晶性が良いS面にのみ電流を注入すると、S面はInの取り込みもよく結晶性も良いので発光効率を高くすることができる。 In particular, when a current is injected only to the good crystallinity S plane, the S-plane is able to increase the light emission efficiency since the In uptake is good may be crystalline. また、活性層の実質的なS面に平行な面内に延在する面積は該活性層を基板又は前記下地成長層の主面に投影した場合の面積より大きいものとすることができる。 The area extending in a plane parallel to the substantial S-plane of the active layer may be greater than the area in the case of projecting the active layer to the main surface of the substrate or the under growth layer. このように活性層の面積を大きなものとすることで、素子の発光する面積が大きくなり、それだけで電流密度を低減することが出来る。 By thus the area of ​​the active layer and the larger, the greater the area of ​​the light emitting element, it just can be reduced current density. また、活性層の面積を大きくとることで、輝度飽和の低減に役立ち、これにより発光効率を上げることが出来る。 Further, by a large area of ​​the active layer, it helps reduce brightness saturation, thereby making it possible to enhance the luminous efficiency. 【0028】六角錐形状の結晶層を考えた場合、S面の特に頂点近く部分がステップの状態が悪くなり、頂点部は発光効率が低くなっている。 [0028] When considering the crystal layer of hexagonal pyramid shape, in particular the apex near portion of the S-plane is poor state in step, the top portion luminous efficiency is low. これは六角錐形状の素子では、それぞれの面のほぼ中心部分を中心に頂点側、側辺左側、側辺右側、底面側に4 箇所に区分され、特に頂点側部分は最もステップの状態が波打っていて、頂上付近になると異常成長が起こりやすくなっているためである。 The elements of this hexagonal pyramid, substantially vertex about a central portion side, the side left sides right, are divided into four locations on the bottom side, the wave is particularly apex portion most steps of the state of each surface I have hit the ball, because that is an abnormal growth in the vicinity of the summit has become likely to occur. これに対して、側辺側の二箇所はどちらもステップがほぼ直線状でしかもステップが密集しており極めて良好な成長状態になっており、また、底面に近い部分はやや波打つステップであるが、頂点側ほどの異常成長は起こっていない。 In contrast, has become a very good growth conditions have Both two places of the side edge side step densely substantially linear, yet step, also, although a portion near the bottom surface is slightly wavy step , abnormal growth of about vertex side is not happening. そこでこの半導体発光素子では、活性層への電流注入は頂点近傍側で周囲側よりも低密度となるように制御することが可能である。 Therefore, in this semiconductor light emitting device, current injection into the active layer can be controlled to be less dense than the surrounding side near the vertex side. このような頂点近傍側で低密度の電流を流すためには、電極を斜面の側部には形成するが、頂点部分では電極を形成しないような構造としたり、或いは頂点部分に電極形成前に電流ブロック領域を形成する構造とすることができる。 In order to flow such a near the vertex side of the low-density current is formed in the electrode on the side of the slope, or a structure such as not to form an electrode in the top portion, or the front electrode formed on the top portion it can be a structure forming a current blocking region. 【0029】結晶層と第2導電型層には、それぞれ電極が形成される。 [0029] The crystal layer and the second conductivity type layer, the electrodes are respectively formed. 接触抵抗を下げるために、コンタクト層を形成し、その後で電極をコンタクト層上に形成しても良い。 To reduce the contact resistance, a contact layer, an electrode may be formed on the contact layer thereafter. これらの電極を蒸着法により形成する場合、p電極、n電極が結晶層とマスクの下に形成された結晶種層との双方についてしまうと短絡してしまうことがあり、 When forming these electrodes by vapor deposition, p electrode, may n electrode short-circuited as would information on both the crystal layer and the crystal seed layer formed under the mask,
それぞれ精度よく蒸着することが必要となる。 Each it is necessary to accurately deposited. ここで、 here,
p電極としては、金属層が形成され、Ni層が好適である。 The p-electrode, the metal layer is formed, Ni layer is preferred. 【0030】この半導体発光素子は、複数個を並べて画像表示装置や照明装置を構成することが可能である。 [0030] The semiconductor light emitting device, it is possible to construct an image display device or a lighting device arranged a plurality. 各素子を3原色分揃え、走査可能に配列することで、S面を利用して電極面積を抑えることができるため、少ない面積でディスプレーとして利用できる。 Each element 3 aligned primary colors, by scannable arranged, it is possible to suppress the electrode area by using the S-plane, can be utilized as a display in a small area. 【0031】以下、上述した半導体発光素子の製造方法を、具体的な実施例としてn電極を基板裏面に形成する半導体発光素子を用いて、図1乃至図7を参照しながら説明する。 [0031] Hereinafter, a method for manufacturing a semiconductor light emitting element described above, the n-electrode as a specific example with reference to the semiconductor light emitting element formed on the back surface of the substrate will be described with reference to FIGS. まず、基板主面をC+面とするサファイア基板1上に、低温バッファ層を形成し、その後1000℃ First, on a sapphire substrate 1 to the substrate main surface and C + plane, to form a low-temperature buffer layer, then 1000 ° C.
に昇温してシリコンドープのGaN層2を形成する。 I warmed to form a GaN layer 2 of silicon doped into. その後、SiO またはSiNを用いたマスク層3を全面に厚さ100〜500nmの範囲で形成し、図1に示すように、フォトリソグラフィーとフッ酸系エッチングを用いて10μm程度の円形状の開口部からなる窓領域4 Thereafter, the mask layer 3 using a SiO 2 or SiN is formed in a range of thickness of 100~500nm on the entire surface, as shown in FIG. 1, a circular opening of about 10μm by using a photolithography and hydrofluoric acid etching window area 4 consisting of parts
をマスク層3に形成する。 To form the mask layer 3. この開口部の大きさは作りたい素子の特性により変える。 The size of the opening is changed by the characteristics of the device you want to create. 【0032】次に再度、成長温度1000℃でシリコンドープのGaN層5の結晶成長を行う。 [0032] Then again, performing the crystal growth of the GaN layer 5 of silicon-doped at a growth temperature of 1000 ° C.. 当初、シリコンドープのGaN層5は円形の窓領域4から成長するが、 Initially, GaN layer 5 of silicon-doped is grown from a circular window region 4,
しばらく成長を続けると周囲がS面(1−101)よりなる六角錐の形状を露呈してくる。 Some time around and continue the growth will come to expose the six-sided pyramid shape consisting of S-plane (1-101). 成長時間が足りない場合は六角錐台形状になるが、六角錐をシリコンドープのGaN層5を形成した後しばらく成長を続け、六角錐の大きさが幅20μm程度(一辺が10μm程度)になった際、高さは六角錐としてその一辺の1.6倍程度となる。 Although growth time becomes truncated hexagonal pyramid shape if not enough, continued for a while grow after the hexagonal pyramid to form a GaN layer 5 of silicon-doped, turned hexagonal pyramid size of about a width 20 [mu] m (one side about 10 [mu] m) and time, will be 1.6 times the one side as a hexagonal pyramid height. すると図2に示すように、16μm程度の窓領域4よりも底面が広がったシリコンドープのGaN層5が形成される。 Then, as shown in FIG. 2, GaN layer 5 of silicon-doped bottom surface is wider than the window region 4 of about 16μm is formed. なお、六角錐の大きさが幅20μm程度は例示であり、例えば六角錐の大きさを幅10μm程度とすることも可能である。 Incidentally, hexagonal pyramid size of about a width 20μm are exemplary, for example it is also possible to make hexagonal pyramid of magnitude as the width of about 10 [mu] m. 【0033】さらにシリコンドープのGaNを成長し、 The further growth of GaN of silicon-doped,
その後成長温度を低減して図3に示すように活性層となるInGaN層6を成長する。 Then by reducing the growth temperature for growing InGaN layer 6 serving as an active layer as shown in FIG. その後、図4に示すように、成長温度を再び上昇させ、p型クラッド層としてのマグネシウムドープのGaN層7を成長させる。 Thereafter, as shown in FIG. 4, the growth temperature is raised again to grow the GaN layer 7 of magnesium-doped as p-type cladding layer. その際のInGaN層6の厚さは0.5nmから3nm程度である。 The thickness of the InGaN layer 6 at this time is 3nm order of 0.5 nm. さらに、活性層を(Al)GaN/InGaNの量子井戸層や多重量子井戸層などにすることもあり、ガイド層として機能するGaNまたはInGaNを用いて多重構造とすることもある。 Furthermore, sometimes to such an active layer (Al) GaN / quantum well layer of InGaN or a multiple quantum well layer, it may also be a multiple structure by using a GaN or InGaN functions as a guide layer. その際、InGaNのすぐ上の層にはAlGaN層を成長することが望ましい。 At that time, the layer immediately above the InGaN it is desirable to grow the AlGaN layer. 【0034】次に、図5に示すようにマグネシウムドープのGaN層7の最表層のS面部分に、後述するドライエッチングにより素子分離を行う際のマスクとしてNi Next, the outermost layer of the S-plane portion of the magnesium-doped GaN layer 7, as shown in FIG. 5, Ni as a mask when performing element isolation by dry etching to be described later
層8を蒸着により形成する。 The layers 8 are formed by vapor deposition. そして、図6に示すように、Ni層8をマスクとして、Cl を用いてRIE Then, as shown in FIG. 6, the Ni layer 8 as a mask, using Cl 2 RIE
(反応性イオンエッチング)によりマスク層3及びシリコンドープのGaN層2に素子分離溝9をサファイア基板1の主面まで形成して、サファイア基板1上で素子ごとに分離をする。 Forming a mask layer 3 and the element isolation trench 9 to GaN layer 2 of silicon doped by (reactive ion etching) to the main surface of the sapphire substrate 1, the separation for each element on the sapphire substrate 1. そして、素子ごとの分離が終了した後においては、RIEのマスクとして用いたNi層8をそのままの状態でp電極10として用いる。 Then, after the separation of each element is finished, it is used as the p-electrode 10 of Ni layer 8 used as the mask for RIE as is. すなわち、この半導体発光素子の製造法においては、Ni層8は、素子を分離するまではマスクとして機能し、その後はp電極として機能する。 That is, in the method for producing the semiconductor light-emitting element, Ni layer 8 acts as a mask until the separation of elements, then functions as a p electrode. 【0035】ここで、Ni層8の形成方法は特に限定されるものではなく、例えばエッチングやリフトオフにより形成することができる。 [0035] Here, the method of forming the Ni layer 8 is not limited in particular, it can be formed, for example, by etching or liftoff. エッチングでNi層8を形成するには、まず、マグネシウムドープのGaN層7の最表層のS面部分及びマスク層3の全面をレジストでカバーする。 To form the Ni layer 8 by etching, first, covering the outermost layer of the S-plane portion and the entire surface of the mask layer 3 of GaN layer 7 of the magnesium doped with a resist. 次いで、レジストを感光することにより所望のパターン、すなわち、素子の分離を行うパターンにレジストを開口させる。 Then, a desired pattern by a photosensitive resist, i.e., to open a resist pattern to perform separation of the elements. そして、レジストの開口部から露出しているNi層をエッチングにより除去し、最後にレジストを除去することにより図5に示すようなNi層8を形成することができる。 Then, it is possible to the Ni layer exposed from the opening portion of the resist is removed by etching to form a Ni layer 8, as shown in FIG. 5 by removing the end resist. 【0036】また、Ni層8をリフトオフにより形成するには、まず、マグネシウムドープのGaN層7の最表層のS面部分及びマスク層3の全面にレジストでカバーする。 Further, a Ni layer 8 is formed by the lift-off, first, the cover outermost layer S surface portion and the entire surface resist mask layer 3 of GaN layer 7 of magnesium-doped. 次いで、レジストを所望のパターン、すなわち、 Then, resist the desired pattern, i.e.,
Ni層8を形成する部分を感光することにより開口させる。 It is opened by the photosensitive portions that form a Ni layer 8. そして、開口部にNiを蒸着することによりNi層8を形成し、最後にレジストを除去することにより図5 Then, 5 by a Ni layer 8 is formed by depositing Ni, removing the last resist opening
に示すようなNi層を形成することができる。 It is possible to form the Ni layer as shown in. 【0037】次いで、図7に示すようにエキシマレーザー等を用いて、サファイア基板1から素子部分となる領域を除去し、素子側の裏面部分に最後にTi/Al/P [0037] Then, using an excimer laser or the like as shown in FIG. 7, to remove the region from the sapphire substrate 1 becomes an element portion at the end on the rear surface of the element-side Ti / Al / P
t/Au電極を蒸着する。 Depositing t / Au electrode. この電極が、素子裏面に配設されたn電極11として機能する。 This electrode may function as an n electrode 11 disposed on the element rear surface. これにより半導体発光素子が完成する。 Thus, a semiconductor light emitting element is completed. 図8は完成した半導体発光素子の断面を示す。 Figure 8 shows a cross section of a semiconductor light emitting device was completed. 前記n電極11は光を遮らないようにするためなるべく角部に配設することが好ましい。 The n-electrode 11 is preferably disposed as much as possible corners in order not to block the light. 【0038】このような製造工程で製造された本実施例の発光素子は、図8に示す素子構造を有している。 The light-emitting element of this example produced in such a production process has a device structure shown in FIG. その主な構成はC+面を基板主面とするサファイア基板1上に結晶種層となるシリコンドープのGaN層2を介して成長した結晶層としてのシリコンドープのGaN層5を有している。 Its main structure has a GaN layer 5 of silicon-doped as crystal layer grown over the GaN layer 2 of silicon doped to be a crystal seed layer of C + plane on the sapphire substrate 1, the substrate main surface. このシリコンドープのGaN層5は基板主面とは傾斜してなるS面に覆われた周面を有しており、 The GaN layer 5 of silicon-doped has a circumferential surface covered with S surface formed inclined to the substrate main surface,
大きな面積を有するように形成されている。 It is formed to have a large area. さらに、本素子には、このS面に平行に延在してなる形状で活性層であるINGaN層6が形成され、さらにそのINGa Further, the present device, InGaN layer 6 is an active layer in a shape formed by extending parallel to the S surface is formed, further the INGa
N層6上にクラッド層としてマグネシウムドープのGa Ga magnesium as the cladding layer doped on the N layer 6
N層7が形成されている。 N layer 7 is formed. また、p電極10はマグネシウムドープのGaN層7の上面に形成されており、また、n電極11は、素子の裏面部分に形成されており、 Further, p electrode 10 is formed on the upper surface of the GaN layer 7 of magnesium-doped, also, n electrode 11 is formed on the back surface of the element,
シリコンドープのGaN層2を介してシリコンドープのGaN層5に接続している。 Through the GaN layer 2 of silicon-doped connected to GaN layer 5 of silicon-doped. 【0039】また、この半導体発光素子は、基板主面に対して傾斜したS面を利用することから、その窒素原子からガリウム原子へのボンドの数が増大することになり、実効的なV/III比を高くすることが可能であり、形成される半導体発光素子の高性能化を図ることができる。 Further, the semiconductor light emitting device, since the present invention utilizes the S surface inclined with respect to the substrate main surface, will be the number of bonds from the nitrogen atom to gallium atoms increases, the effective V / it is possible to increase the III ratio, it is possible to improve the performance of the semiconductor light emitting element to be formed. また、基板主面はC+面であり、S面は基板主面と異なる面であり、しかも開口部よりも大きく横方向に成長させたために、基板から上に延びた転位が曲がることがあり、欠陥を低減することも可能となる。 Further, the main surface of the substrate is C + plane, S plane is a plane different from the substrate main surface, yet to grown larger laterally than the opening, may dislocations bend extending upward from the substrate, it is possible to reduce defects. 基板の主面に対して傾斜した傾斜結晶面を用いることで、多重反射を防止することもでき、発生した光を効率良く素子外部に導くことができる。 By using the inclined crystal plane tilted from the principal plane of the substrate, it can also prevent multiple reflections can lead to the generated light efficiently element outside. 本実施例では、大きな面積の活性層に電流を注入するため、電流の均一化、電流集中の回避、および電流密度の低減を図ることができる。 In this embodiment, for injecting a current into the active layer of a large area, it is possible to achieve uniform current, avoiding current concentration, and the reduction of the current density. 【0040】そして、以上のような本発明に係る半導体発光素子の製造方法は、第2導電型層であるマグネシウムドープのGaN層7上にNi層を形成し、当該Ni層をマスクとしてRIEによる素子分離を行うことを特徴とする。 [0040] Then, a method of manufacturing a semiconductor light emitting device according to the present invention as described above, the Ni layer is formed on the magnesium-doped GaN layer 7 a second conductivity type layer, by RIE the Ni layer as a mask and performing isolation. さらに、上述した製造方法は、素子分離後においてマスクとして使用したNi層をそのままp電極として用いて半導体発光素子を製造することを特徴とする。 Furthermore, the above-described manufacturing method is characterized in that to produce a semiconductor light-emitting device is used as it is p electrode Ni layer used as a mask after the isolation. 【0041】すなわち、この半導体発光素子の製造方法においては、RIEにより素子分離を行うため、精度良く素子分離を行うことができる。 [0041] That is, in the method of manufacturing the semiconductor light-emitting device, for performing element isolation by RIE, it is possible to accurately perform the isolation. そして、RIEを行う際にNi層8をマスクとして用いており、Niに対するGaNのエッチングの選択比は50:1と高いため、シリコンドープのGaN層を良好にエッチングすることが可能である。 When performing the RIE uses a Ni layer 8 as a mask, selectivity of GaN etching to Ni is 50: 1 and for high, it is possible to satisfactorily etch the GaN layer of silicon-doped. したがって、この半導体発光素子の製造方法によれば、所望の位置を精度良く素子分離することが可能であり、素子の微細化が可能である。 Therefore, according to the manufacturing method of the semiconductor light-emitting device, it is possible to accurately isolation of the desired position, it is possible to miniaturization of the element. 【0042】また、この半導体発光素子の製造方法によれば、素子の分離後において、マスクとして使用したN Further, according to the manufacturing method of the semiconductor light-emitting device, after the separation of the elements, it was used as a mask N
i層をそのままp電極として用いるため、素子の分離工程を行うことにより、p電極が形成されることとなる。 For using i-layer as a p-electrode as it is, by performing the process of separating elements, so that the p-electrode is formed.
これにより、p電極形成工程が不要となるため、半導体発光素子の製造工程を簡略化することができ、その結果、製造時間を短縮、製造コストの低コスト化を図ることができる。 Thereby, the p-electrode forming step is not necessary, it is possible to simplify the manufacturing process of the semiconductor light-emitting device, as a result, reduce the manufacturing time, it is possible to reduce the cost of the manufacturing cost. 【0043】また、素子の分離に用いるマスク及びp電極として、上記においてはNi層を用いたが、マスク及びp電極としてはこれに限定されることは無く、GaN [0043] Also, as a mask, and the p-electrode to be used for separation of the elements, in the above using the Ni layer, it is not to a mask and a p-electrode is not limited to this, GaN
とのエッチングの選択比が高く、且つp電極として機能するものであればいずれも用いることができる。 High selection ratio of etching with, and can be used, so long as it functions as a p electrode. 【0044】なお、本発明は、上述の記載の限定されるものではなく、本発明の要旨を逸脱しない範囲において適宜変更可能である。 [0044] The present invention is not to be limited in the foregoing description, it can be appropriately modified without departing from the scope of the present invention. 【0045】 【発明の効果】本発明の半導体発光素子の製造方法は、 The manufacturing method of a semiconductor light-emitting device of the present invention exhibits,
基板上に結晶層、第1導電型層、活性層、及び第2導電型層を備える半導体発光素子の製造方法であって、第2 Crystal layer on a substrate, a first conductivity type layer, an active layer, and a method of manufacturing a semiconductor light emitting device including the second conductivity type layer, a second
導電型層上に金属層を形成し、当該金属層をマスクとしてエッチングにより素子毎に分離を行うものである。 The metal layer is formed on the conductive layer, and performs separation for each element by etching the metal layer as a mask. 【0046】以上のような本発明に係る半導体発光素子の製造方法によれば、金属層をマスクとしてエッチングにより素子の分離を行うため、精度良く確実に素子の分離を行うことが可能であり、素子の微細化が可能となる。 [0046] According to the manufacturing method of the semiconductor light emitting device according to the present invention as described above, since the separation of elements by etching the metal layer as a mask, it is possible to accurately perform the reliable separation of the elements, it is possible to miniaturization of the element.

【図面の簡単な説明】 【図1】本発明を適用した半導体発光素子の製造方法におけるマスク形成工程を示す製造工程断面図である。 Is a manufacturing step sectional view showing the mask forming step in the method of manufacturing the BRIEF DESCRIPTION OF THE DRAWINGS [Figure 1] a semiconductor light emitting device according to the present invention. 【図2】本発明を適用した半導体発光素子の製造方法における第1導電型層の形成工程を示す製造工程断面図である。 2 is a manufacturing process view showing the step of forming the first conductivity type layer in the method of manufacturing a semiconductor light emitting device according to the present invention. 【図3】本発明を適用した半導体発光素子の製造方法における活性層の形成工程を示す製造工程断面図である。 3 is a manufacturing process view showing the step of forming the active layer in the manufacturing method of the semiconductor light emitting element of the present invention. 【図4】本発明を適用した半導体発光素子の製造方法における第2導電型層の形成工程を示す製造工程断面図である。 4 is a manufacturing step sectional view showing the step of forming the second conductivity type layer in the method of manufacturing a semiconductor light emitting device according to the present invention. 【図5】本発明を適用した半導体発光素子の製造方法におけるNi層の形成工程を示す製造工程断面図である。 5 is a production process view showing the step of forming the Ni layer in the method of manufacturing a semiconductor light emitting device according to the present invention. 【図6】本発明を適用した半導体発光素子の製造方法における素子の分離工程を示す製造工程断面図である。 6 is a manufacturing step sectional view showing the separation process of the element in the manufacturing method of the semiconductor light emitting element of the present invention. 【図7】本発明を適用した半導体発光素子の製造方法における基板の除去工程を示す製造工程断面図である。 7 is a manufacturing step sectional view showing a step of removing the substrate in the method for manufacturing a semiconductor light emitting device according to the present invention. 【図8】本発明を適用した半導体発光素子の製造方法により作製した半導体発光素子の断面図である。 8 is a cross-sectional view of a semiconductor light-emitting device fabricated by the method of manufacturing a semiconductor light emitting device according to the present invention. 【符号の説明】 1 サファイア基板2 シリコンドープのGaN層3 マスク層4 窓領域5 シリコンドープのGaN層6 InGaN層(活性層) 7 マグネシウムドープのGaN層8 Ni層9 素子分離溝10 p電極11 n電極 [EXPLANATION OF SYMBOLS] 1 sapphire substrate 2 silicon-doped GaN layer 3 a mask layer 4 window region 5 silicon-doped GaN layer 6 InGaN layer (active layer) 7 Magnesium-doped GaN layer 8 Ni layer 9 isolation trench 10 p electrode 11 n electrode

───────────────────────────────────────────────────── フロントページの続き (72)発明者 大畑 豊治 東京都品川区北品川6丁目7番35号 ソニ ー株式会社内Fターム(参考) 5F041 AA41 CA40 CA46 CA74 CA99 ────────────────────────────────────────────────── ─── front page of the continuation (72) inventor Toyoharu Ohata Shinagawa-ku, Tokyo Kita 6-chome No. 7 No. 35 Sony over Co., Ltd. in the F-term (reference) 5F041 AA41 CA40 CA46 CA74 CA99

Claims (1)

  1. 【特許請求の範囲】 【請求項1】 基板上に結晶層、第1導電型層、活性層、及び第2導電型層を備える半導体発光素子の製造方法であって、上記第2導電型層上に金属層を形成し、当該金属層をマスクとしてエッチングにより素子毎に分離を行うことを特徴とする半導体発光素子の製造方法。 [Claimed is: 1. A crystalline layer on a substrate, a first conductivity type layer, the active layer, and method for manufacturing a semiconductor light emitting device including the second conductivity type layer, the second conductive layer a metal layer is formed thereon, a method of manufacturing a semiconductor light emitting device characterized by the separation of the metal layer in the element each by etching as a mask. 【請求項2】 上記結晶層を、上記基板上に開口部を有するマスク層もしくは結晶種層を形成し、該マスク層の開口部もしくは上記結晶種層から該基板の主面に対して傾斜した傾斜結晶面を有するように上記結晶層を選択的に形成し、当該結晶層に上記傾斜結晶面に平行な面内に延在する第1導電型層、活性層、及び第2導電型層を形成することを特徴とする請求項1記載の半導体発光素子の製造方法。 The method according to claim 2, wherein said crystal layer, forming a mask layer or crystalline seed layer with an opening on the substrate, is inclined to the principal plane of the substrate from the opening or the crystal seed layer of the mask layer the crystal layer so as to have an inclined crystal plane is selectively formed, a first conductivity type layer extending in a plane parallel to the inclined crystal plane in the crystal layer, the active layer, and a second conductivity type layer the method of manufacturing a semiconductor light emitting device according to claim 1, wherein the forming. 【請求項3】 上記基板の主面はC面であることを特徴とする請求項2記載の半導体発光素子の製造方法。 3. A method of manufacturing a semiconductor light emitting device according to claim 2, wherein the main surface of the substrate, which is a C-plane. 【請求項4】 分離した各半導体発光素子の裏面に一方の電極を形成することを特徴とする請求項2記載の半導体発光素子の製造方法。 4. A method of manufacturing a semiconductor light emitting device according to claim 2, characterized in that to form the one electrode on the back surface of the semiconductor light-emitting elements separated. 【請求項5】 上記金属層は、Ni層であることを特徴とする請求項1記載の半導体発光素子の製造方法。 Wherein said metal layer is a method of manufacturing a semiconductor light emitting device according to claim 1, characterized in that the Ni layer. 【請求項6】 上記素子の分離後において上記金属層を電極として用いることを特徴とする請求項1記載の半導体発光素子の製造方法。 6. A method of manufacturing a semiconductor light emitting device according to claim 1, characterized by using the metal layer as an electrode after the separation of the device.
JP2001211324A 2001-07-11 2001-07-11 Method of manufacturing semiconductor light emitting device Pending JP2003031844A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001211324A JP2003031844A (en) 2001-07-11 2001-07-11 Method of manufacturing semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001211324A JP2003031844A (en) 2001-07-11 2001-07-11 Method of manufacturing semiconductor light emitting device

Publications (1)

Publication Number Publication Date
JP2003031844A true JP2003031844A (en) 2003-01-31

Family

ID=19046658

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001211324A Pending JP2003031844A (en) 2001-07-11 2001-07-11 Method of manufacturing semiconductor light emitting device

Country Status (1)

Country Link
JP (1) JP2003031844A (en)

Cited By (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1815503A2 (en) * 2004-11-15 2007-08-08 Verticle, Inc. Method for fabricating and separating semiconductor devices
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
US8946865B2 (en) 2011-01-24 2015-02-03 Soraa, Inc. Gallium—nitride-on-handle substrate materials and devices and method of manufacture
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9076926B2 (en) 2011-08-22 2015-07-07 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US9105806B2 (en) 2009-03-09 2015-08-11 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US9269876B2 (en) 2012-03-06 2016-02-23 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142763A (en) * 1993-11-17 1995-06-02 Nichia Chem Ind Ltd Manufacture of gallium nitride based compound semiconductor chip
JPH10189498A (en) * 1996-11-11 1998-07-21 Sumitomo Chem Co Ltd Manufacture of iii-v compound semiconductor chip
JPH11312840A (en) * 1998-04-28 1999-11-09 Sharp Corp Semiconductor laser element and its manufacture
JP2000058981A (en) * 1998-08-13 2000-02-25 Nec Corp Gallium nitride based semiconductor light emitting element and fabrication thereof
JP2000196195A (en) * 1998-12-25 2000-07-14 Sanyo Electric Co Ltd Semiconductor light-emitting device and its manufacture
JP2000228537A (en) * 1999-02-05 2000-08-15 Agilent Technol Inc InXAlYGaZn LIGHT EMITTING ELEMENT AND ITS MANUFACTURE
JP2000323751A (en) * 1999-05-10 2000-11-24 Pioneer Electronic Corp Fabrication of group 3 nitride semiconductor element

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07142763A (en) * 1993-11-17 1995-06-02 Nichia Chem Ind Ltd Manufacture of gallium nitride based compound semiconductor chip
JPH10189498A (en) * 1996-11-11 1998-07-21 Sumitomo Chem Co Ltd Manufacture of iii-v compound semiconductor chip
JPH11312840A (en) * 1998-04-28 1999-11-09 Sharp Corp Semiconductor laser element and its manufacture
JP2000058981A (en) * 1998-08-13 2000-02-25 Nec Corp Gallium nitride based semiconductor light emitting element and fabrication thereof
JP2000196195A (en) * 1998-12-25 2000-07-14 Sanyo Electric Co Ltd Semiconductor light-emitting device and its manufacture
JP2000228537A (en) * 1999-02-05 2000-08-15 Agilent Technol Inc InXAlYGaZn LIGHT EMITTING ELEMENT AND ITS MANUFACTURE
JP2000323751A (en) * 1999-05-10 2000-11-24 Pioneer Electronic Corp Fabrication of group 3 nitride semiconductor element

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1815503A2 (en) * 2004-11-15 2007-08-08 Verticle, Inc. Method for fabricating and separating semiconductor devices
EP1815503A4 (en) * 2004-11-15 2012-08-01 Verticle Inc Method for fabricating and separating semiconductor devices
US9105806B2 (en) 2009-03-09 2015-08-11 Soraa, Inc. Polarization direction of optical devices using selected spatial configurations
US9583678B2 (en) 2009-09-18 2017-02-28 Soraa, Inc. High-performance LED fabrication
US8905588B2 (en) 2010-02-03 2014-12-09 Sorra, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US10147850B1 (en) 2010-02-03 2018-12-04 Soraa, Inc. System and method for providing color light sources in proximity to predetermined wavelength conversion structures
US9450143B2 (en) 2010-06-18 2016-09-20 Soraa, Inc. Gallium and nitrogen containing triangular or diamond-shaped configuration for optical devices
US8946865B2 (en) 2011-01-24 2015-02-03 Soraa, Inc. Gallium—nitride-on-handle substrate materials and devices and method of manufacture
US9076926B2 (en) 2011-08-22 2015-07-07 Soraa, Inc. Gallium and nitrogen containing trilateral configuration for optical devices
US8912025B2 (en) 2011-11-23 2014-12-16 Soraa, Inc. Method for manufacture of bright GaN LEDs using a selective removal process
US9269876B2 (en) 2012-03-06 2016-02-23 Soraa, Inc. Light emitting diodes with low refractive index material layers to reduce light guiding effects
US9978904B2 (en) 2012-10-16 2018-05-22 Soraa, Inc. Indium gallium nitride light emitting devices
US8994033B2 (en) 2013-07-09 2015-03-31 Soraa, Inc. Contacts for an n-type gallium and nitrogen substrate for optical devices
US9419189B1 (en) 2013-11-04 2016-08-16 Soraa, Inc. Small LED source with high brightness and high efficiency

Similar Documents

Publication Publication Date Title
US6294440B1 (en) Semiconductor substrate, light-emitting device, and method for producing the same
JP4462249B2 (en) A method of manufacturing a light emitting diode, an integrated light emitting diode manufacturing method and a nitride iii-v compound semiconductor method of growing
US7034328B2 (en) Vertical geometry InGaN LED
KR100447367B1 (en) Gallium nitride semiconductor light emitting element with active layer having multiplex quantum well structure and semiconductor laser light source device
US6680959B2 (en) Semiconductor light emitting device and semiconductor laser
KR100632760B1 (en) Semiconductor light-emitting device
US5777350A (en) Nitride semiconductor light-emitting device
US7030417B2 (en) Semiconductor light emitting device and fabrication method thereof
JP4307113B2 (en) The semiconductor light emitting device and a manufacturing method thereof
CN1274008C (en) Group III nitride compound semiconductor device and method for manufacturing the same
JP3909811B2 (en) Nitride semiconductor device and a manufacturing method thereof
US7829900B2 (en) Nitride-based semiconductor element and method of forming nitride-based semiconductor
JP4743214B2 (en) Semiconductor device and manufacturing method thereof
JP4432180B2 (en) The method of manufacturing Iii nitride compound semiconductor, iii nitride compound semiconductor device and iii nitride compound semiconductor
JP3852000B2 (en) The light-emitting element
CN1582520B (en) Method for fabricating semiconductor light emitting element
US7033436B2 (en) Crystal growth method for nitride semiconductor and formation method for semiconductor device
US7754504B2 (en) Light-emitting diode, method for making light-emitting diode, integrated light-emitting diode and method for making integrated light-emitting diode, method for growing a nitride-based III-V group compound semiconductor, light source cell unit, light-emitting diode
US7786493B2 (en) Light emitting diode, method for manufacturing light emitting diode, integrated light emitting diode, method for manufacturing integrated light emitting diode, light emitting diode backlight, light emitting diode illumination device, light emitting diode display, electronic apparatus, electronic device, and method for manufacturing electronic device
US20010030318A1 (en) Nitride semiconductor light-emitting device
JP4978009B2 (en) GaN-based semiconductor light-emitting device and manufacturing method thereof
US7312480B2 (en) Semiconductor device and method of fabricating the same
US6815726B2 (en) Semiconductor device and semiconductor substrate, and method of fabricating the same
KR20100023960A (en) Nitride semiconductor light emitting element and method for manufacturing nitride semiconductor
US6091083A (en) Gallium nitride type compound semiconductor light-emitting device having buffer layer with non-flat surface

Legal Events

Date Code Title Description
RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20050513

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20050527

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080606

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20101116

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101124

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110315