JP2003015271A - Mask data generating method, mask manufacturing method and method of manufacturing semiconductor device - Google Patents

Mask data generating method, mask manufacturing method and method of manufacturing semiconductor device

Info

Publication number
JP2003015271A
JP2003015271A JP2001200949A JP2001200949A JP2003015271A JP 2003015271 A JP2003015271 A JP 2003015271A JP 2001200949 A JP2001200949 A JP 2001200949A JP 2001200949 A JP2001200949 A JP 2001200949A JP 2003015271 A JP2003015271 A JP 2003015271A
Authority
JP
Japan
Prior art keywords
pattern
mask
correction
manufacturing
data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2001200949A
Other languages
Japanese (ja)
Inventor
Hiroshi Seki
浩 関
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Seiko Epson Corp
Original Assignee
Seiko Epson Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Seiko Epson Corp filed Critical Seiko Epson Corp
Priority to JP2001200949A priority Critical patent/JP2003015271A/en
Publication of JP2003015271A publication Critical patent/JP2003015271A/en
Withdrawn legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a mask data generating method for easily confirming whether an optical proximity effect correction pattern is automatically generated or not in the prescribed part of an arbitrary layer. SOLUTION: The method has a step (a) for setting a correction pattern generation area for automatically generating a correction pattern for correcting optical proximity effect to a pattern having the width of not more than a prescribed value, a step (b) for setting a correction pattern inhibition area for inhibiting the automatic generation of the correction pattern, a step (c) for inputting data on a correction confirming pattern having the width of not more than the prescribed value in the correction pattern generation area and the inhibition area, a step (d) for inputting data on the pattern for forming the layer of a semiconductor device and a step (e) for automatically generating the correction pattern.

Description

【発明の詳細な説明】Detailed Description of the Invention

【0001】[0001]

【発明の属する技術分野】本発明は、半導体装置の製造
において露光の際に用いるマスクのデータを作成する方
法に関し、特に、OPC(optical proxi
mity correction:光学近接効果補正)
パターンを発生させるマスクデータ作成方法に関する。
さらに、本発明は、そのようなマスクデータ作成方法に
よって作成されたマスクデータを用いるマスク製造方
法、及び、そのようなマスク製造方法によって製造され
たマスクを用いる半導体装置の製造方法に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a method of creating mask data used during exposure in the manufacture of semiconductor devices, and more particularly to an OPC (optical proxi).
(mity correction: optical proximity correction)
The present invention relates to a mask data creation method for generating a pattern.
Furthermore, the present invention relates to a mask manufacturing method that uses mask data created by such a mask data creating method, and a method of manufacturing a semiconductor device that uses a mask manufactured by such a mask manufacturing method.

【0002】[0002]

【従来の技術】近年、半導体装置に形成されるパターン
の微細化が進んでおり、特にSRAM等のメモリセルに
おいては、この傾向が顕著である。しかしながら、パタ
ーンの幅が0.18μm以下になると、光の波長との関
係によって生じる光学近接効果の影響が無視できなくな
る。この光学近接効果について、図4を参照しながら説
明する。
2. Description of the Related Art In recent years, miniaturization of patterns formed on semiconductor devices has progressed, and this tendency is particularly remarkable in memory cells such as SRAMs. However, if the pattern width is 0.18 μm or less, the influence of the optical proximity effect caused by the relationship with the wavelength of light cannot be ignored. This optical proximity effect will be described with reference to FIG.

【0003】図4の(a)に示すような微細パターンを
マスクに形成して、ウエハ上に塗布されたレジスト等を
露光すると、図4の(b)に示すように、細部の形状が
再現できず、パターン形状が変化してしまう。そこで、
レジスト等において図4の(a)に示すようなパターン
を得るために、図4の(c)に示すように、予め光学近
接効果を補正したパターンをマスクに形成することが行
われている。
When a fine pattern as shown in FIG. 4A is formed on a mask and a resist or the like applied on a wafer is exposed, a detailed shape is reproduced as shown in FIG. 4B. It cannot be done, and the pattern shape changes. Therefore,
In order to obtain a pattern as shown in FIG. 4A in a resist or the like, as shown in FIG. 4C, a pattern in which the optical proximity effect is corrected in advance is formed on a mask.

【0004】光学近接効果の影響は、近くに他のパター
ンが通っているか否かによっても異なるので、一般的に
は、配置配線プログラムにおいてOPCパターンを自動
発生させることが行われている。一方、SRAM等のメ
モリセルの場合には、パターンが非常に微細であること
から、さらに細かい補正(例えば0.005μm単位)
を行うために、OPCパターンをマニュアルで入力する
ことも行われている。その場合には、プログラムにおい
てOPCパターンを自動発生させると補正が2回行われ
ることになるので、プログラムにおいては補正を行わな
いように、OPCパターンの発生枠や禁止枠が設定でき
るようになっている。
Since the influence of the optical proximity effect varies depending on whether or not another pattern is passed nearby, generally, the OPC pattern is automatically generated in the placement and routing program. On the other hand, in the case of a memory cell such as SRAM, the pattern is extremely fine, and therefore finer correction (for example, 0.005 μm unit)
In order to perform the above, it is also performed to manually input the OPC pattern. In that case, if the OPC pattern is automatically generated in the program, the correction is performed twice. Therefore, the generation frame or the prohibition frame of the OPC pattern can be set so as not to perform the correction in the program. There is.

【0005】図5に、配置配線プログラムにおけるOP
Cパターンの発生枠と禁止枠の例を示す。OPCパター
ン発生枠1は、例えば第110層に形成され、OPCパ
ターンを自動発生させる領域を指定する。一方、OPC
パターン禁止枠2は、例えば第111層に形成され、O
PCパターンの自動発生を禁止する領域を指定する。こ
れにより、他のレイヤーにおいて、OPCパターン発生
枠1で指定された領域内であってOPCパターン禁止枠
2で指定された領域外の部分に、OPCパターンが発生
されることになる。
FIG. 5 shows an OP in the placement and routing program.
An example of the generation frame and the prohibition frame of the C pattern is shown. The OPC pattern generation frame 1 is formed in the 110th layer, for example, and specifies an area in which an OPC pattern is automatically generated. On the other hand, OPC
The pattern prohibition frame 2 is formed in the 111th layer, for example.
Designate an area where automatic generation of PC patterns is prohibited. As a result, in another layer, the OPC pattern is generated in the area specified by the OPC pattern generation frame 1 and outside the area specified by the OPC pattern prohibition frame 2.

【0006】[0006]

【発明が解決しようとする課題】しかしながら、あるレ
イヤーをディスプレイに表示させている場合に、その領
域がOPCパターンを自動発生するエリアであるか否か
を確認するためには、OPCパターン発生枠1が格納さ
れている第110層やOPCパターン禁止枠2が格納さ
れている第111層を参照しなければならなかった。さ
らに、OPCパターンが正しく発生されているか否かを
確認するためには、パターンの座標データを参照しなけ
ればならなかった。即ち、複数のレイヤー間で対応する
箇所を探したり、補正量を確認するためにパターン間の
スペースを測定したりしなければならず、確認のために
手間や時間がかかっていた。
However, when a certain layer is displayed on the display, in order to confirm whether or not the area is an area where the OPC pattern is automatically generated, the OPC pattern generation frame 1 It was necessary to refer to the 110th layer in which is stored and the 111th layer in which the OPC pattern prohibition frame 2 is stored. Further, in order to confirm whether or not the OPC pattern is correctly generated, it is necessary to refer to the coordinate data of the pattern. That is, it is necessary to search for a corresponding portion between a plurality of layers and to measure the space between the patterns in order to confirm the correction amount, which takes time and effort for confirmation.

【0007】そこで、上記の点に鑑み、本発明は、任意
のレイヤーの所定の領域において、OPCパターンが自
動発生されたか否かを視覚により簡単に確認できるマス
クデータ作成方法を提供することを目的とする。さら
に、本発明は、そのようなマスクデータ作成方法によっ
て作成されたマスクデータを用いるマスク製造方法、及
び、そのようなマスク製造方法によって製造されたマス
クを用いる半導体装置の製造方法を提供することを目的
とする。
In view of the above points, the present invention has an object of providing a mask data generating method capable of visually confirming whether or not an OPC pattern is automatically generated in a predetermined area of an arbitrary layer. And Furthermore, the present invention provides a mask manufacturing method using mask data created by such a mask data creating method, and a semiconductor device manufacturing method using a mask manufactured by such a mask manufacturing method. To aim.

【0008】[0008]

【課題を解決するための手段】以上の課題を解決するた
め、本発明に係るマスクデータ作成方法は、半導体装置
の製造において露光の際に用いるマスクのデータをコン
ピュータを用いて作成する方法であって、所定の値以下
の幅を有するパターンに対して、与えられた条件に基づ
いて光学近接効果を補正するための補正パターンを自動
発生させる補正パターン発生領域を設定するステップ
(a)と、補正パターンの自動発生を禁止する補正パタ
ーン禁止領域を設定するステップ(b)と、補正パター
ン発生領域内において所定の値以下の幅を有する第1の
補正確認パターンのデータと、補正パターン禁止領域内
において所定の値以下の幅を有する第2の補正確認パタ
ーンのデータとを入力するステップ(c)と、半導体装
置のレイヤーを形成するパターンのデータを入力するス
テップ(d)と、補正パターン発生領域内であって補正
パターン禁止領域外の部分において、所定の値以下の幅
を有するパターンに対して補正パターンを自動発生させ
るステップ(e)とを具備する。
In order to solve the above problems, a mask data creating method according to the present invention is a method for creating data of a mask used for exposure in manufacturing a semiconductor device by using a computer. And (a) setting a correction pattern generation area for automatically generating a correction pattern for correcting the optical proximity effect based on a given condition for a pattern having a width equal to or less than a predetermined value, and Step (b) of setting a correction pattern prohibition region for prohibiting automatic generation of a pattern, data of a first correction confirmation pattern having a width equal to or smaller than a predetermined value in the correction pattern generation region, and in the correction pattern prohibition region Step (c) of inputting data of a second correction confirmation pattern having a width equal to or smaller than a predetermined value, and forming a layer of a semiconductor device. (D) of inputting data of a pattern to be read, and a step of automatically generating a correction pattern for a pattern having a width equal to or smaller than a predetermined value in a portion within the correction pattern generation area and outside the correction pattern prohibition area ( e) and.

【0009】本発明に係るマスクデータ作成方法によれ
ば、任意のレイヤーの所定の領域において、補正確認パ
ターンを視覚的にチェックすることにより、OPCパタ
ーンが適切に自動発生されたか否かを簡単に確認するこ
とができる。
According to the mask data creating method of the present invention, it is possible to easily check whether or not the OPC pattern is automatically generated properly by visually checking the correction confirmation pattern in a predetermined area of an arbitrary layer. You can check.

【0010】ここで、ステップ(c)が、補正パターン
発生領域内において所定の値以下の幅を有し、パターン
間隔に粗の部分と密の部分とを有する第1の複数の補正
確認パターンのデータと、補正パターン禁止領域内にお
いて所定の値以下の幅を有し、パターン間隔に粗の部分
と密の部分とを有する第2の複数の補正確認パターンの
データとを入力することを含むようにしても良い。その
場合には、パターン間隔が粗の部分と密の部分とにおけ
る補正パターンの形状の違いについても判断することが
できる。
Here, step (c) has a width of a predetermined value or less in the correction pattern generation area, and a first plurality of correction confirmation patterns having a rough portion and a dense portion in the pattern interval. Inputting data and data of a second plurality of correction confirmation patterns having a width equal to or less than a predetermined value in the correction pattern prohibition region and having a rough portion and a dense portion in a pattern interval. Is also good. In that case, it is also possible to determine the difference in the shape of the correction pattern between the coarse pattern portion and the dense pattern portion.

【0011】また、本発明に係るマスク製造方法は、上
記のマスクデータ作成方法によって作成されたマスクデ
ータに基づいてマスクを製造するステップ(f)を具備
する。
Further, the mask manufacturing method according to the present invention comprises a step (f) of manufacturing a mask based on the mask data created by the above-described mask data creating method.

【0012】さらに、本発明に係る半導体装置の製造方
法は、所定の膜が形成された半導体ウエハ上にレジスト
を塗布するステップと、上記のマスク製造方法によって
製造されたマスクに形成されたパターンを半導体ウエハ
上に塗布されたレジストに露光するステップと、露光さ
れたレジストを現像するステップと、現像されたレジス
トを利用することにより半導体ウエハに形成された膜を
パターニングするステップとを具備する。
Further, a method of manufacturing a semiconductor device according to the present invention comprises a step of applying a resist on a semiconductor wafer having a predetermined film formed thereon, and a step of forming a pattern formed on a mask manufactured by the mask manufacturing method described above. The method comprises the steps of exposing a resist applied on a semiconductor wafer, developing the exposed resist, and patterning a film formed on the semiconductor wafer by using the developed resist.

【0013】[0013]

【発明の実施の形態】以下、図面に基づいて本発明の実
施の形態について説明する。図1に、本発明の一実施形
態に係るマスクデータ作成方法によって作成されたパタ
ーンの例を示す。図1においては、所定の値以下の幅を
有するパターンに対してプログラムによってOPCパタ
ーンを自動発生させるOPC発生エリアと、OPCパタ
ーンを自動発生させないOPC禁止エリアとが示されて
いる。これらのエリアの設定は、例えば、配置配線プロ
グラムにおいて用いられるパターンデータの第110層
に形成されたOPCパターン発生枠と、第111層に形
成されたOPCパターン禁止枠とによって行われるの
で、図1に示すパターンの画面だけを見ていても認識す
ることはできない。そこで、本発明においては、所定の
値以下の幅を有するOPC確認パターンを、OPC発生
エリアとOPC禁止エリアとの両方に形成することによ
り、OPCパターンの自動発生の有無を視覚によって確
認できるようにしている。
BEST MODE FOR CARRYING OUT THE INVENTION Embodiments of the present invention will be described below with reference to the drawings. FIG. 1 shows an example of a pattern created by a mask data creating method according to an embodiment of the present invention. In FIG. 1, an OPC generation area in which an OPC pattern is automatically generated by a program for a pattern having a width equal to or less than a predetermined value and an OPC prohibition area in which the OPC pattern is not automatically generated are shown. These areas are set, for example, by the OPC pattern generation frame formed in the 110th layer and the OPC pattern prohibition frame formed in the 111th layer of the pattern data used in the placement and routing program. It cannot be recognized by looking at only the screen of the pattern shown in. Therefore, in the present invention, by forming an OPC confirmation pattern having a width of a predetermined value or less in both the OPC occurrence area and the OPC prohibition area, it is possible to visually confirm whether or not the OPC pattern is automatically generated. ing.

【0014】図1に示すように、ベタパターン41とベ
タパターン51との間に、直線パターン31が形成され
ている。同様に、ベタパターン42とベタパターン52
との間に、直線パターン32が形成されている。直線パ
ターン31と32は、加工寸法を確認するために並列に
設けられた複数の直線状のパターンであり、粗の部分と
密の部分とを有している。
As shown in FIG. 1, a linear pattern 31 is formed between a solid pattern 41 and a solid pattern 51. Similarly, the solid pattern 42 and the solid pattern 52
A straight line pattern 32 is formed between and. The linear patterns 31 and 32 are a plurality of linear patterns provided in parallel to confirm the processing size, and have a rough portion and a dense portion.

【0015】OPC発生エリアにおいては、所定の値以
下の幅を有する第1のOPC確認パターン11と12が
形成されており、OPC禁止エリアにおいては、所定の
値以下の幅を有する第2のOPC確認パターン21と2
2が形成されている。プログラムによって発生すべきO
PCパターンの形状は、周囲のパターン密度によって変
化するので、第1及び第2のOPC確認パターンに粗の
部分と密の部分とを設け、周囲のパターン密度によるO
PCパターンの形状の違いを視覚によって確認できるよ
うにしている。
In the OPC generation area, first OPC confirmation patterns 11 and 12 having a width of a predetermined value or less are formed, and in the OPC prohibited area, a second OPC having a width of a predetermined value or less. Confirmation patterns 21 and 2
2 is formed. O that should be generated by the program
Since the shape of the PC pattern changes depending on the pattern density of the surroundings, a rough portion and a dense portion are provided in the first and second OPC confirmation patterns, and the O based on the surrounding pattern density is used.
The difference in the shape of the PC pattern can be visually confirmed.

【0016】図4の(c)に示すように、OPCパター
ンは、パターンの先端に特殊な形状を有している。従っ
て、OPCパターンの自動発生後に、第1のOPC確認
パターン11又は12の先端と第2のOPC確認パター
ン21又は22の先端とを比較することにより、OPC
発生エリアにおいて適切なOPCパターンが発生したこ
とを確認したり、OPC禁止エリアにおいてOPCパタ
ーンが発生していないことを確認することができる。
As shown in FIG. 4C, the OPC pattern has a special shape at the tip of the pattern. Therefore, by comparing the tip of the first OPC confirmation pattern 11 or 12 with the tip of the second OPC confirmation pattern 21 or 22 after the automatic generation of the OPC pattern, the OPC
It can be confirmed that an appropriate OPC pattern has been generated in the generation area, and that no OPC pattern has been generated in the OPC prohibited area.

【0017】図2は、本発明の一実施形態に係るマスク
データ作成方法を示すフローチャートである。まず、ス
テップS1において、OPC発生エリアを設定する。O
PC発生エリアの設定は、例えば、配置配線プログラム
において用いられるパターンデータの第110層に、O
PCパターン発生枠を入力することにより行う。一方、
ステップS2において、OPC禁止エリアを設定する。
OPC禁止エリアの設定は、例えば、配置配線プログラ
ムにおいて用いられるパターンデータの第111層に、
OPCパターン禁止枠を入力することにより行う。
FIG. 2 is a flowchart showing a mask data creating method according to an embodiment of the present invention. First, in step S1, an OPC occurrence area is set. O
The setting of the PC generation area can be performed by, for example, setting the O
This is done by inputting a PC pattern generation frame. on the other hand,
In step S2, the OPC prohibited area is set.
The setting of the OPC prohibited area is performed, for example, in the 111th layer of the pattern data used in the placement and routing program.
This is done by inputting the OPC pattern prohibition frame.

【0018】次に、ステップS3において、OPC発生
エリア内において所定の値以下の幅を有する第1のOP
C確認パターンのデータと、OPC禁止エリア内におい
て所定の値以下の幅を有する第2のOPC確認パターン
のデータとを入力する。さらに、ステップS4におい
て、半導体装置の任意のレイヤーを形成するパターンの
データを入力する。半導体装置のレイヤーとしては、例
えば、トランジスタのゲート電極のレイヤー、絶縁膜の
レイヤー、不純物拡散領域のレイヤー、配線層のレイヤ
ー等が該当する。
Next, in step S3, the first OP having a width equal to or smaller than a predetermined value in the OPC occurrence area.
The data of the C confirmation pattern and the data of the second OPC confirmation pattern having a width equal to or smaller than a predetermined value in the OPC prohibited area are input. Further, in step S4, data of a pattern forming an arbitrary layer of the semiconductor device is input. Examples of the layer of the semiconductor device include a gate electrode layer of a transistor, an insulating film layer, an impurity diffusion region layer, and a wiring layer layer.

【0019】次に、ステップS5において、配置配線プ
ログラムによるOPCパターンの自動発生を行う。OP
Cパターンは、OPCパターン発生枠の内側であって、
かつ、OPCパターン禁止枠の外側の部分において発生
する。第1のOPC確認パターンの先端と第2のOPC
確認パターンの先端とを比較することにより、OPC発
生エリアにおいて適切なOPCパターンが発生したこと
を確認したり、OPC禁止エリアにおいてOPCパター
ンが発生していないことを確認することができる。その
後、ステップS6において、OPC禁止エリアにおける
OPCパターンのマニュアル入力を行うことができる。
Next, in step S5, an OPC pattern is automatically generated by the placement and routing program. OP
The C pattern is inside the OPC pattern generation frame,
And, it occurs in a portion outside the OPC pattern prohibition frame. The tip of the first OPC confirmation pattern and the second OPC
By comparing with the leading end of the confirmation pattern, it can be confirmed that an appropriate OPC pattern has been generated in the OPC occurrence area, or that no OPC pattern has been generated in the OPC prohibition area. Then, in step S6, the OPC pattern in the OPC prohibited area can be manually input.

【0020】このようにしてマスクデータの作成が完了
すると、これに基づいて、半導体装置の製造において露
光の際に用いるマスクが製造される。本発明に係るマス
ク製造方法は、本発明に係るマスクデータ作成方法によ
って作成されたマスクデータに基づいてマスクを製造す
るステップを含んでいる。
When the creation of the mask data is completed in this way, the mask used for the exposure in the manufacture of the semiconductor device is manufactured based on this. The mask manufacturing method according to the present invention includes a step of manufacturing a mask based on the mask data created by the mask data creating method according to the present invention.

【0021】さらに、本発明に係るマスク製造方法によ
って製造されたマスクを用いて、半導体装置が製造され
る。図3は、本発明の一実施形態に係る半導体装置の製
造方法を示すフローチャートである。まず、ステップS
11において、半導体ウエハの所定の領域に素子分離膜
を形成する。次に、ステップS12において、素子分離
膜によって囲まれた半導体ウエハの領域上に、ゲート絶
縁膜となる絶縁膜を形成する。さらに、ステップS13
において、絶縁膜の上にゲート電極となる多結晶シリコ
ン膜を形成する。
Further, a semiconductor device is manufactured using the mask manufactured by the mask manufacturing method according to the present invention. FIG. 3 is a flowchart showing a method for manufacturing a semiconductor device according to an embodiment of the present invention. First, step S
In 11, a device isolation film is formed on a predetermined region of the semiconductor wafer. Next, in step S12, an insulating film serving as a gate insulating film is formed on the region of the semiconductor wafer surrounded by the element isolation film. Furthermore, step S13
In, a polycrystalline silicon film to be a gate electrode is formed on the insulating film.

【0022】その後、ステップS14において、絶縁膜
と多結晶シリコン膜が形成された半導体ウエハ上にレジ
ストを塗布する。次に、ステップS15において、本発
明に係るマスク製造方法によって製造されたマスクに形
成されたパターンを、半導体ウエハ上に塗布されたレジ
ストに露光する。さらに、ステップS16において、露
光されたレジストを現像する。ステップS17におい
て、現像されたレジストを利用して絶縁膜と多結晶シリ
コン膜のエッチングを行うことにより、ゲート絶縁膜と
ゲート電極をパターニングする。
Then, in step S14, a resist is applied on the semiconductor wafer on which the insulating film and the polycrystalline silicon film are formed. Next, in step S15, the resist formed on the semiconductor wafer is exposed with the pattern formed on the mask manufactured by the mask manufacturing method according to the present invention. Further, in step S16, the exposed resist is developed. In step S17, the gate insulating film and the gate electrode are patterned by etching the insulating film and the polycrystalline silicon film using the developed resist.

【0023】その後、ステップS18において、不要な
領域を絶縁膜等でマスクして半導体ウエハ内に不純物を
注入することにより、不純物拡散領域を形成する。次
に、ステップS19において、半導体ウエハ上に層間絶
縁膜を形成する。さらに、不要な領域をマスクして層間
絶縁膜をエッチングすることにより、層間絶縁膜の所定
の部分に開口を設ける。次に、ステップS20におい
て、配線をパターン形成する。多層配線を形成する場合
には、ステップS19とステップS20を必要な回数だ
け繰り返せば良い。
Then, in step S18, an impurity diffusion region is formed by implanting impurities into the semiconductor wafer while masking unnecessary regions with an insulating film or the like. Next, in step S19, an interlayer insulating film is formed on the semiconductor wafer. Further, the unnecessary area is masked and the interlayer insulating film is etched to form an opening in a predetermined portion of the interlayer insulating film. Next, in step S20, the wiring is patterned. When forming a multi-layer wiring, step S19 and step S20 may be repeated as many times as necessary.

【0024】ステップS18〜S20においても、ステ
ップS14〜S17におけるのと同様に、レジストを塗
布・露光・現像してからエッチング等が行われる。この
レジストの露光の工程においても、本発明に係るマスク
製造方法によって製造されたマスクが用いられる。
Also in steps S18 to S20, as in steps S14 to S17, etching and the like are performed after the resist is applied, exposed and developed. A mask manufactured by the mask manufacturing method according to the present invention is also used in the step of exposing the resist.

【0025】[0025]

【発明の効果】以上述べたように、本発明によれば、任
意のレイヤーの所定の領域において、補正確認パターン
を視覚的にチェックすることにより、OPCパターンが
適切に自動発生されたか否かを簡単に確認することがで
きる。
As described above, according to the present invention, by visually checking the correction confirmation pattern in a predetermined area of an arbitrary layer, it is possible to determine whether or not the OPC pattern is appropriately automatically generated. You can check easily.

【図面の簡単な説明】[Brief description of drawings]

【図1】本発明の一実施形態に係るマスクデータ作成方
法によって作成されたパターンの例を示す図である。
FIG. 1 is a diagram showing an example of a pattern created by a mask data creating method according to an embodiment of the present invention.

【図2】本発明の一実施形態に係るマスクデータ作成方
法を示すフローチャートである。
FIG. 2 is a flowchart showing a mask data creating method according to an embodiment of the present invention.

【図3】本発明の一実施形態に係る半導体装置の製造方
法を示すフローチャートである。
FIG. 3 is a flowchart showing a method for manufacturing a semiconductor device according to an embodiment of the present invention.

【図4】光学近接効果について説明するための図であ
る。
FIG. 4 is a diagram for explaining an optical proximity effect.

【図5】配置配線プログラムにおけるOPCパターンの
発生枠と禁止枠の例を示す図である。
FIG. 5 is a diagram showing an example of an OPC pattern generation frame and a prohibition frame in a placement and routing program.

【符号の説明】[Explanation of symbols]

1 OPCパターン発生枠 2 OPCパターン禁止枠 11、12 第1のOPC確認パターン 21、22 第2のOPC確認パターン 31、32 直線パターン 41、42、51、52 ベタパターン 1 OPC pattern generation frame 2 OPC pattern prohibition frame 11, 12 First OPC confirmation pattern 21, 22 Second OPC confirmation pattern 31, 32 straight line pattern 41, 42, 51, 52 solid pattern

Claims (4)

【特許請求の範囲】[Claims] 【請求項1】 半導体装置の製造において露光の際に用
いるマスクのデータをコンピュータを用いて作成する方
法であって、 所定の値以下の幅を有するパターンに対して、与えられ
た条件に基づいて光学近接効果を補正するための補正パ
ターンを自動発生させる補正パターン発生領域を設定す
るステップ(a)と、 前記補正パターンの自動発生を禁止する補正パターン禁
止領域を設定するステップ(b)と、 補正パターン発生領域内において前記所定の値以下の幅
を有する第1の補正確認パターンのデータと、補正パタ
ーン禁止領域内において前記所定の値以下の幅を有する
第2の補正確認パターンのデータとを入力するステップ
(c)と、 前記半導体装置のレイヤーを形成するパターンのデータ
を入力するステップ(d)と、 補正パターン発生領域内であって補正パターン禁止領域
外の部分において、前記所定の値以下の幅を有するパタ
ーンに対して補正パターンを自動発生させるステップ
(e)と、を具備するマスクデータ作成方法。
1. A method of creating data of a mask used at the time of exposure in manufacturing a semiconductor device by using a computer, based on a given condition for a pattern having a width of a predetermined value or less. A step (a) of setting a correction pattern generation area for automatically generating a correction pattern for correcting the optical proximity effect; a step (b) of setting a correction pattern prohibition area for prohibiting the automatic generation of the correction pattern; Input the data of the first correction confirmation pattern having the width of the predetermined value or less in the pattern generation area and the data of the second correction confirmation pattern having the width of the predetermined value or less in the correction pattern prohibition area. A step (c) of inputting data of a pattern forming a layer of the semiconductor device, and a correction pattern In the correction pattern prohibition region outside part a generation region, the mask data creation method having a, and step (e) to automatically generate a correction pattern for a pattern having a predetermined value or less width.
【請求項2】 ステップ(c)が、補正パターン発生領
域内において前記所定の値以下の幅を有し、パターン間
隔に粗の部分と密の部分とを有する第1の複数の補正確
認パターンのデータと、補正パターン禁止領域内におい
て前記所定の値以下の幅を有し、パターン間隔に粗の部
分と密の部分とを有する第2の複数の補正確認パターン
のデータとを入力することを含む、請求項1記載のマス
クデータ作成方法。
2. The step (c) comprises a first plurality of correction confirmation patterns having a width equal to or less than the predetermined value in the correction pattern generation area and having a rough portion and a dense portion in a pattern interval. Inputting data and data of a second plurality of correction confirmation patterns having a width equal to or less than the predetermined value in the correction pattern prohibited area and having a rough portion and a dense portion in a pattern interval. The mask data creating method according to claim 1.
【請求項3】 半導体装置の製造において露光の際に用
いるマスクの製造方法であって、請求項1又は2記載の
マスクデータ作成方法によって作成されたマスクデータ
に基づいて前記マスクを製造するステップ(f)を具備
するマスク製造方法。
3. A method of manufacturing a mask used for exposure in manufacturing a semiconductor device, wherein the step of manufacturing the mask based on the mask data created by the mask data creating method according to claim 1 or 2. A method for manufacturing a mask, which comprises f).
【請求項4】 半導体装置の製造方法であって、 所定の膜が形成された半導体ウエハ上にレジストを塗布
するステップと、 請求項3記載のマスク製造方法によって製造されたマス
クに形成されたパターンを、前記半導体ウエハ上に塗布
されたレジストに露光するステップと、 露光されたレジストを現像するステップと、 現像されたレジストを利用することにより、前記半導体
ウエハに形成された膜をパターニングするステップと、
を具備する半導体装置の製造方法。
4. A method of manufacturing a semiconductor device, comprising: applying a resist on a semiconductor wafer having a predetermined film formed thereon; and a pattern formed on a mask manufactured by the mask manufacturing method according to claim 3. Exposing the resist applied on the semiconductor wafer, developing the exposed resist, and patterning the film formed on the semiconductor wafer by using the developed resist. ,
A method for manufacturing a semiconductor device, comprising:
JP2001200949A 2001-07-02 2001-07-02 Mask data generating method, mask manufacturing method and method of manufacturing semiconductor device Withdrawn JP2003015271A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001200949A JP2003015271A (en) 2001-07-02 2001-07-02 Mask data generating method, mask manufacturing method and method of manufacturing semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001200949A JP2003015271A (en) 2001-07-02 2001-07-02 Mask data generating method, mask manufacturing method and method of manufacturing semiconductor device

Publications (1)

Publication Number Publication Date
JP2003015271A true JP2003015271A (en) 2003-01-15

Family

ID=19037987

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001200949A Withdrawn JP2003015271A (en) 2001-07-02 2001-07-02 Mask data generating method, mask manufacturing method and method of manufacturing semiconductor device

Country Status (1)

Country Link
JP (1) JP2003015271A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871408B2 (en) 2012-02-27 2014-10-28 Kabushiki Kaisha Toshiba Mask pattern creation method, recording medium, and semiconductor device manufacturing method
CN110989289A (en) * 2019-12-25 2020-04-10 中国科学院微电子研究所 Method for improving photoetching performance of layout, corrected layout and simulation method

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8871408B2 (en) 2012-02-27 2014-10-28 Kabushiki Kaisha Toshiba Mask pattern creation method, recording medium, and semiconductor device manufacturing method
CN110989289A (en) * 2019-12-25 2020-04-10 中国科学院微电子研究所 Method for improving photoetching performance of layout, corrected layout and simulation method
CN110989289B (en) * 2019-12-25 2024-01-23 中国科学院微电子研究所 Method for improving photoetching performance of layout, corrected layout and simulation method

Similar Documents

Publication Publication Date Title
US5847421A (en) Logic cell having efficient optical proximity effect correction
US7569309B2 (en) Gate critical dimension variation by use of ghost features
US8415089B1 (en) Single-mask double-patterning lithography
US7659040B2 (en) Exposure mask and method of manufacturing the same, and semiconductor device manufacturing method
US7737016B2 (en) Two-print two-etch method for enhancement of CD control using ghost poly
JP5233219B2 (en) Semiconductor device manufacturing method and photomask design method
US6782525B2 (en) Wafer process critical dimension, alignment, and registration analysis simulation tool
JP4874149B2 (en) Mask pattern correction method and semiconductor device manufacturing method
JP2005252025A (en) Method and device for forming pattern type photoresist layer
KR100871750B1 (en) Method for forming a mask
JP2003015271A (en) Mask data generating method, mask manufacturing method and method of manufacturing semiconductor device
KR100801745B1 (en) Photomask and the method for fabricating the same
US6638664B2 (en) Optical mask correction method
KR20100025822A (en) Method for decomposing mask layout and optical proximity correction using the same
US20080076047A1 (en) Method of forming image contour for predicting semiconductor device pattern
JP3474865B2 (en) Method for manufacturing semiconductor device
JP2004157475A (en) Method for designing pattern of integrated circuit, method for forming exposure mask, exposure mask, and method for manufacturing integrated circuit device
JPH1115139A (en) Formation of mask pattern and mask formed by the method
JP2002278041A (en) Verifying method for opc correcting process of photomask data
JP2887972B2 (en) Method for manufacturing semiconductor integrated circuit device
KR100889334B1 (en) Method of forming overlay vernier for semiconductor device
JP2007199234A (en) Method and device for designing photomask
KR20030018750A (en) Method of manufacturing semiconductor device using double exposure
JP2003177505A (en) Forming method for exposure pattern
JP4522040B2 (en) Manufacturing method of semiconductor device

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040614

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20060511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060523

A761 Written withdrawal of application

Free format text: JAPANESE INTERMEDIATE CODE: A761

Effective date: 20060605