JP2002524950A - 制御可能な電圧レベルでの容量性負荷の電力効率的パルス駆動 - Google Patents
制御可能な電圧レベルでの容量性負荷の電力効率的パルス駆動Info
- Publication number
- JP2002524950A JP2002524950A JP2000569373A JP2000569373A JP2002524950A JP 2002524950 A JP2002524950 A JP 2002524950A JP 2000569373 A JP2000569373 A JP 2000569373A JP 2000569373 A JP2000569373 A JP 2000569373A JP 2002524950 A JP2002524950 A JP 2002524950A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- capacitive
- signal
- liquid crystal
- line
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
- G09G3/3688—Details of drivers for data electrodes suitable for active matrices only
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/06—Details of flat display driving waveforms
- G09G2310/066—Waveforms comprising a gently increasing or decreasing portion, e.g. ramp
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
- G09G2330/02—Details of power systems and of start or stop of display operation
- G09G2330/021—Power management, e.g. power saving
- G09G2330/023—Power management, e.g. power saving using energy recovery or conservation
Abstract
Description
ており、また限られた状況において、防衛高度研究企画庁(DARPA)から与
えられた認可番号DA_AL01-95-K3528の条件によって規定されているような妥当な
条件のもとで特許所有者に対し第三者に本発明の特許使用権を与えるよう要求す
る権利を有する。
の駆動に関する。
のと思われる。液晶表示装置は、ディスプレイに縦横に配列された一組の液晶(
LC)素子を通過またはそのような液晶素子によって反射される光の量を制御す
ることによって動作する。液晶素子はそれぞれ、液晶材料を取り囲む一組のプレ
ートを備える。液晶素子を通過または液晶素子によって反射される光の量は、そ
の素子のプレートに送達される電圧によって制御される。
持するために、素子全体にかかる電圧は周期的に極性を常に反転させなければな
らない。その結果、素子を駆動し、また通過または反射される光の量を決定する
信号の大きさを駆動するために、交流信号が典型的に使用される。
有する。それぞれの液晶素子を駆動するために必要な回路数を減らすために、同
じ横列に位置するすべての液晶素子は典型的には一つの横線によって通じており
、一方同じ縦列に位置するすべての液晶素子は典型的には一つの縦線によって通
じている。それぞれの液晶素子はその位置で交差する縦横の線によってこのよう
にひとつづつ定義されている。それぞれの素子にかかる電圧は、素子と協調関係
にある縦横の線を通して素子に送達される電荷の量を制御することによって調整
される。
くごとくディスプレイのそれぞれの線を順次走査することによって描かれる。例
えば、第1の横線を起動させ、次に所望の信号を第1の縦線に送達することによ
って、第1の横列の第1の素子に対して所望の電圧を設定することができる。第
1の横線がまだ起動中に所望の信号が第2の縦線に送達され、これにより第1の
横列の第2の素子に対して所望の電圧を設定することができる。典型的にはこの
工程は、第1の横列のすべての素子がそれぞれの所望のレベルに設定されるまで
継続する。あるいは、ひとつの横列におけるすべての素子に対して所望の電圧を
同時に印加することも可能である。
液晶素子に荷電する。この工程を、ディスプレイのすべての液晶素子に対する電
圧が所望のレベルに設定されるまで継続する。その後、電圧の極性を反転させた
状態でこのサイクル全体を短期間繰り返すことによってそれぞれの液晶素子が必
要とするリフレッシュを行う。
めに、電子スイッチがしばしば使用される。これらの電子スイッチに対する制御
入力は典型的には、それぞれのスイッチが存在する横列に接続される。しかしな
がら、これらのスイッチはしばしば固有の静電容量も有する。
であるにもかかわらず、駆動されていない素子に関連するスイッチもまた典型的
には、駆動中のたった一つの素子に電圧を送達するのに使われている縦線に対し
てかなりの量の静電容量を加える。これは、たった一つの素子に対して電圧を送
達するのに使われている縦線に接続されている何百本もの液晶素子の横線が典型
的には存在するため、これらの起動していないスイッチによってかけられる静電
容量の効果があわさって、駆動中のたった一つの素子が示すよりも何百倍もの量
の静電容量がかかってしまうことがしばしばあるためである。
な固有の静電容量が存在することがしばしばある。
装置を使用中、大量の電力を損失することがある。それぞれの液晶素子にかかる
電圧は極性が反転するため、線にかかるもっと大きな静電容量に対する電圧もま
た常に変動させなければならない。これには典型的には非常に大量の電流が必要
となる。その結果、スイッチング装置の抵抗器および液晶表示装置を駆動するた
めに必要とされるその他の構成素子を電流が流れることによって大量の電力が損
失する。
きいため、それぞれの液晶素子を駆動するために実際に必要とされる電力の何百
倍もの電力がしばしば浪費される。
力消費を最低限にする必要のある用途においては特に問題である。すでに知られ
ているように、充電した一つのバッテリーがラップトップコンピュータを作動さ
せることのできる時間は非常に重要な仕様である。ラップトップコンピュータの
他の領域において必要とされる電力を低減する新技術を考慮すると、液晶表示装
置の線を駆動するのに浪費される電力の意味合いはより一層重要となる。これに
はディスプレイの背面照明を不要とする新技術やマイクロプロセッサ回路および
関連する記憶装置が消費する電力を低減する新技術などがある。
その他の問題点を解決することにある。
圧レベルで駆動するシステムおよび方法を提供することにある。
および方法を提供することにある。
静電容量に蓄積された回収することにある。
することにある。
やりかたで容量性負荷を制御可能な電圧レベルで駆動するシステムおよび方法を
採用することによって達成される。
する線に電圧を送達することによって荷電する。その後、荷電されている素子に
対する電圧は維持されたままの状態で、電力はその線に関連する他の静電容量か
ら回収される。この工程は、ディスプレイのその他すべての素子が駆動されるま
で繰り返される。
る横線によって制御される電子スイッチを介して、その素子に関連する縦線に接
続されている。
これには、傾斜波信号、階段波信号、半波正弦パルスなどさまざまな信号を利用
することができる。
する。ここでも同じく傾斜波信号、階段波信号、半波正弦パルスなどさまざまな
信号を利用することができる。
つの実施態様において、この回路は駆動線を電圧供給源に制御可能に接続させる
ための駆動線に接続された電圧接続システム、駆動線を貯蔵器に制御可能に接続
させるための駆動線に接続された回収接続システム、および第1の期間中に、電
圧接続システムが駆動線を電圧供給源に接続するようにし、また第2の期間中に
、回収接続システムが駆動線を貯蔵器に接続するようにする制御システムを備え
るという利点を有する。1つの実施態様において、ディスプレイは液晶表示装置
であり、液晶素子にかかる電圧は第2の期間中大きく変更されることはない。
行うための信号を生成する単一の供給元を構成する。電圧接続システムは、供給
元と駆動線との間に接続された第1の電子スイッチングシステムを備える。回収
システムは供給システムと駆動システムとの間に接続された第2の電子スイッチ
ングシステムを備える。制御システムは第1および第2の電子スイッチングシス
テムを制御する。断熱荷電および放電には、など傾斜波信号、階段波信号、半波
正弦パルスなどのさまざまな信号を利用することができる。
MOSFETに直列に接続されたトランスミッションゲートを備える。第2の電
子スイッチングシステムもまたもMOSFETを備えているという利点を有する
。
時間が過ぎた後始まる。別の実施態様において、第2の期間は供給元の電圧が駆
動線の電圧にほぼ等しくなったとき始まる。供給元および駆動線に比較回路を有
利に接続して、駆動線の電圧にほぼ等しくなったことを判断するようにしてもよ
い。
ネッセンス表示装置、または電界放射表示装置である。
信号などの直列ビデオ信号とともに動作するよう回路および工程を応用する。
、単一の容量性負荷または複数の容量性負荷を制御可能な電圧レベルに駆動しな
ければならない数多くのさまざまなまシステムにもまた用いることができる。
説明する好適な実施態様を添付の図面を参照しながら考慮することによってより
明確になるものと思われる。
された液晶素子1、3、5、7のような、縦横に配列された複数の液晶素子を備
える。
31のような液晶材料を有しており、この液晶材料はそれぞれ、プレート33、
35、プレート37、39、プレート41、43、およびプレート45、47の
ような1組のプレートではさまれている。それぞれの素子を通過する光の量は、
それぞれの液晶材料を取り囲むプレート全体にわたってかけられる電圧に直接関
連している。
薄膜トランジスタ(AMTFT)パネル型、および受動マトリックス、スーパー
ツイステッドネマチック(PMSTN)パネル型などさまざまな種類がある。さ
らに液晶表示装置のあるものは背面照明を備え、あるものは備えない。
上の背景技術の欄で説明したように、同じレベルの光透過率を維持するために、
それぞれの素子にかかる電圧は通常周期的に反転される。いくつかの実施態様に
おいては、素子の一方のプレートは接地のような一定の電圧に接続されており、
他方のプレートはプラスにもマイナスにも駆動される。他の実施態様において、
それぞれの素子の一方のプレートは、データ線の最大変動、およびフレームまた
は線のいずれかの周波数と同じ振幅を有する矩形波信号に接続される。この後者
の方法はデータ線で必要な変動の量を低減させるがフリッカの量も増加させてし
まう。さらに他の実施態様において、一方のプレートは最大駆動電圧の半分の電
圧に接続される。
る。しかしながら説明のために、図1は典型的なアクティブマトリックス型ディ
スプレイの一部を示しており、このディスプレイにおいては、それぞれの液晶素
子1、3、5、7の一方の接続が接地されている。
いる。したがって、液晶素子1の1つの接続はスイッチ49に接続されており、
液晶素子3の1つの接続はスイッチ51に接続されており、液晶素子5の1つの
接続はスイッチ53に接続されており、そして、液晶素子7の1つの接続はスイ
ッチ55に接続されている。
例えばスイッチ49の制御線57およびスイッチ51の制御線59は横線65に
接続されており、スイッチ53の制御線61およびスイッチ55の制御線63は
横線67に接続されている。同様に、それぞれのスイッチに対する入力は典型的
には縦線に接続されており、例えばスイッチ49に対する入力69およびスイッ
チ53に対する入力71は縦線73に接続されており、スイッチ51に対する入
力75およびスイッチ55に対する入力77は縦線79に接続されている。
ついてはドライバ81、横線67についてはドライバ83に送達することによっ
て順次起動することができる。特定の横線を起動させている最中に、その横線に
接続されたそれぞれの液晶素子全体に対してかけることが必要とされる電圧は、
典型的には、その液晶素子と協調して動作する縦線に送達される。この工程は横
線に存在するすべての液晶素子が所望の状態に駆動されるまで1つの縦線から次
の縦線へと順次、または1つの横線から横線に存在するすべての液晶素子へと同
時に継続される。縦線73に対するドライバ85および縦線79に対するドライ
バ87などのドライバは、典型的にはこの工程を容易にするために用いられる。
典型的には、一度に起動される横線はたった一本である。
通常、液晶素子の横線を数百本および縦線を数百本そなえており、これらの液晶
素子においては上記において説明した関連する線および構成要素が繰り返されて
調和するようになっている。
それぞれの横線および縦線によって典型的には駆動されなければならない他の大
きな静電容量が存在する。これには、駆動線および液晶表示装置の背面照明との
間の静電容量とともに、駆動線に取り付けられた他のスイッチそれぞれに固有の
、スイッチがオフの状態であっても発生する静電容量がある。この他の静電容量
の量は、典型的にはそれぞれの液晶素子に固有の静電容量の量の数百倍である。
これら他の静電容量は大きな電圧変動を介して一定に移動させなければならない
ため、これらのディスプレイを駆動するために使用されるスイッチングシステム
の抵抗、ならびにこれらの線を鼓動する単一または複数の供給源(やはり図示せ
ず)に固有の抵抗において、通常、大量の電力が浪費される。この電力浪費は特
に、頻繁に大きな電圧変動行っている縦線において大きなものとなる。
明の1つの実施態様を示すブロック図である。図3は、図2に示される本発明の
実施態様において採用される工程の系統図である。図2に示される実施態様の動
作を、図3に示すその工程の図および図1に示す従来の液晶表示装置を参照しな
がら説明する。
の横線を起動させるものである。
液晶素子の横線に対する制御機構として作用するものではあるが、本発明はまた
、受動ディスプレイのように、介在するスイッチを備えることなく横線が直接液
晶素子に接続されているディスプレイにも適用することができる。このような例
では、液晶素子の他方の接続はそれぞれに関連する縦線に直接接続される。分か
りやすくするために、本願において線を「起動する」という表現は両方の状況を
さすものであると同時に、液晶素子を駆動するために使用されるいかなる他の技
術もさすものである。
素子1に関連する縦線73に供給源が接続される。これは図3において、駆動線
へ供給源を接続するブロック101によって示される。次に必要な電圧がその横
線に存在する液晶素子に、その素子に関連する縦線を介して印加される。この工
程は、液晶素子へ電圧を送達するブロック102において示される。
以外にも、縦線に関連する静電容量が存在する。任意の一回につき特定の縦線に
かかる総静電容量は、コンデンサ105として図2に示されている。図2は、簡
略化してこの総静電容量105の1つの端子が接地されるものとして示している
が、現実的には、寄与する容量性構成要素それぞれが異なる電位に実際に接続さ
れていると理解するべきである。
は電圧接続システム109を起動させて、図1の線73のような、液晶素子に関
連した縦線に電圧供給源111を接続する。これにより、電圧供給源111が荷
電線にかけられる静電容量全体に接続され、この全体の静電容量が図2において
コンデンサ105として示されている。そして同じ横線に存在する他の液晶素子
は順次または同時に同じように駆動される。
を駆動するための回路は切断され液晶素子にかかる電圧は維持されて、その電圧
によって達成された光の伝導率のレベルを永続させる。
すように、電圧接続システム109に信号を送信して縦線から供給源111を切
断する。そして制御システム107は、貯蔵器を駆動線に接続するブロック11
3に示すように、回収切断システム115に縦線を貯蔵器117に接続させる。
その後、縦線に関連する静電容量(再びコンデンサ105として示される)に貯
蔵される電力は回収されて貯蔵器117に貯蔵される。これは図3の回収エネル
ギーブロック119に示される。最後に、駆動線から貯蔵器を切断するブロック
119に示すように貯蔵器を縦線から切断する。
いことである。これは、上記において説明したように、他の静電容量から電力を
回収している一方で、液晶素子のプレートへの回路がこのフェーズ中切断されて
いるためである。
らびにその後のフレーム中、すでに駆動している素子の光の透過率を、等しいが
極性の反転している電圧を印加することによって維持するかまたは異なる電圧値
の電圧を印加することによって変更する場合にも繰り返すことができる。
テム107によって制御される、トランジスタ(例えばFETまたはMOSFE
T)およびゲートなどの電子スイッチを備えている。そして制御システム107
は、公知の制御信号技術に従って必要な制御信号を生成する、トランジスタ(例
えばFETまたはMOSFET)のような電子回路を備えている。
つの実施態様を示す概略図である。
電容量は、コンデンサ133として図4にモデル化されている。上記において説
明したように、このとき総静電容量は、現在駆動されている線に接続されている
特定の液晶素子によってかけられる静電容量、ならびに、特定の線とバックプレ
ーンとの間のはるかに大きな静電容量、および同じ線に接続されている他の起動
していないスイッチに関連した静電容量を含む。図4は簡略化のためこの総静電
容量133の1つの端子がVpcに接続されていると図示しているが、現実的に
は、寄与する容量性構成要素それぞれが異なる電位に実際に接続されていると理
解するべきである。
トランスミッションゲート137もまた、制御入力139、反転制御入力141
、および他の端子143を有する。公知のように、トランスミッションゲートは
半導体装置であり、典型的には、P−チャンネル半導体装置に並列に接続された
N−チャンネル半導体装置を備えており、その制御信号入力において制御信号を
受信し、その反転制御信号入力において反転制御信号を受信した際、著しい電圧
降下を起こすことなくその2つの端子を電気的に接続するものである。
子145に接続されている。スイッチング装置147の他の端子149は、接続
151を介して電圧供給源VAに接続されている。スイッチング装置147もま
た制御入力端子153を有する。
子161を有する他のトランスミッションゲート155の端子163に接続され
ている。端子161もまた、接続151を介して同じ電圧供給源VAに接続され
ている。すぐあとで示すように、電圧供給源VAは同時に貯蔵器としても作用す
る。
。図4に示す回路の動作は、その回路が処理しまた生成する信号とともに図4お
よび図5をいっしょに考慮することによって最も良く理解できる。
って示すように値が0である。駆動工程が開始する前にトランスミッションゲー
ト155は、図5の直線線分203によって示されるように、その制御入力15
7をスイッチオフさせることによってオフとされる。図示されてはいないが、制
御入力157に送達される信号の反転は常に反転制御入力159に送達される。
これにより、端子161、163間の回路が開かれる。
は、駆動中の液晶素子に対してかけることが望まれている電圧に等しい信号(プ
ラス、スイッチング素子147における予想されるゲート−ソース間しきい電圧
降下VT)が、図5の直線線分205に示されるようにスイッチの制御入力端子
153に送達される。2つ目は、トランスミッションゲート137が、その制御
入力139に起動信号が送達され、その反転制御入力141に反転起動信号が送
達されることにより起動される。図5において起動信号は直線線分207によっ
て示されている。これにより、トランスミッションゲート137にその端子14
3をコンデンサ133によって表される静電容量に接続させる。
装置147へかけることが望ましとされるレベルの電圧は、スイッチング装置1
47のその端子145における出力よりも大きい。その結果、スイッチング装置
147は起動される。そして、接続151における電圧供給源VAは線131に
接続され、そして駆動される液晶素子のプレートに接続される。
立ち上がる。これによって、電荷が徐々に液晶素子に送達される。液晶素子にか
かる電圧が増加するにつれて、直線線分209に示すように、スイッチ147に
対するゲート−ソースしきい電圧VTよりも小さい、制御入力端子153におけ
るスイッチング装置147への電圧Vinに近づく。これにつれて、スイッチン
グ装置147の抵抗も、スイッチング装置147が停止するまで増加する。この
現象は、図5のポイント211付近で発生する。事実上、スイッチング装置14
7は電圧調整器として作用し、液晶素子にかかる電圧がその制御入力端子153
において、Vinに大きな負荷をかけることなく、スイッチング装置147にか
かるゲート−ソース降下VTよりも小さい所望の値に確実に荷電されるようにす
る。これにより、スイッチング装置137の無負荷値が維持される。
ることが理解されるであろう。電圧供給源VAはまた好ましくは、高速立ち上が
り矩形波信号の場合におこるように0の値から最大値まで急速に立ち上がること
はない。反対に、VAは図5の直線線分213が示す傾斜波信号のようにもっと
ゆっくりと立ち上がる。
減る。経時変化する供給電圧を使用しなければ、荷電を開始するときに電圧供給
源と容量性負荷にかかる電圧との間に大きな電圧差が生じる。そして、このよう
な場合、スイッチング装置のように抵抗を有する駆動システムの素子、および電
圧供給源VAの内部インピーダンスにおいて大きな電力損失が生じる。
は、電圧供給源およびスイッチング駆動システムの抵抗構成要素にかかる瞬時的
な電圧降下を減らすことによってこの損失電圧を減らす。好ましくは、供給電圧
は容量性負荷にかかる電圧よりもわずかに早く立ち上がる。これにより、電圧差
は常に最小限になる。経時変化する供給電圧をこのように利用することを、本発
明者は断熱荷電と呼ぶ。
することのできるさまざまな波形のうちの1つにすぎない。
号を生成する回路の概略図である。図6に示すように、複合性容量性負荷はコン
デンサ231として示されている。コンデンサに対する所望の最高電圧はVNで
ある。一連の下段の電圧工程はV1、V2などとして示されている。
閉じる。これにより、第1のレベルの電圧V1が印加される。次に、スイッチ2
33を開きスイッチ235を閉じる。これにより、次のレベルの電圧V2が印加
される。この工程は、最後の電圧レベルVNがスイッチ237を閉じることによ
って印加されるまで続けられる。適切な時期に容量性負荷231を放電させるた
めにスイッチ239もまた設けられている。
号を生成するために必要な電圧レベルを達成する回路の概略図である。図6の場
合と同様、荷電される複合型容量性負荷は、一連の段状スイッチ255、257
そして最後は257、ならびに放電スイッチ261に接続されているコンデンサ
251として示されている。しかしながらこの場合、所望の電圧VNに到達する
前にそれぞれの工程で必要とされる電圧は、コンデンサ262、263などの一
連のコンデンサによって供給される。適切な回路およびタイミングを採用するこ
とによって、これらのコンデンサは適切な段階レベルまで荷電され、その後、そ
れぞれの段階で必要とされる電圧供給源として機能する。
第5,473,526号より得ることができる。本願においては、この特許全体
を参考文献として採用する。
す。このような半波正弦パルスを生成するために有利に利用できる回路は、米国
特許第5,559,478号より得ることができる。本願においては、この特許
全体もまた参考文献として採用する。
流の大部分は、駆動中の液晶素子に関連する静電容量以外の大きな静電容量を荷
電するために必要とされる。その結果、大量の電力が浪費される。
のような大きな容量性負荷を駆動しなければならないことにともなう電力損失が
低減される。
るのにもまたともなって、電力の損失が発生する。図2および図3に示されまた
説明されるシステム、および図4および図5に示されまた説明されるこれらのシ
ステムの具体的な実施態様もまた、実質的にこのような問題を少なくする。
に達すると、トランスミッションゲート137が、その制御入力139から起動
信号を取り除くことによって、図5の直線線分281に示すように、オフとなる
(再び、補足信号が反転制御入力141に送達される)。これにより、電圧供給
源につながっている接続151から容量性負荷133が切断される。
る。これにより、液晶素子が駆動線から切断され、液晶素子にかけられている電
圧がそのままの完全な状態で維持される(したがって液晶素子の光透過率のレベ
ルもそのままの完全な状態で維持される)。しかしながら、駆動線に関連してい
る他の大きな静電容量に含まれている電力はそのまま残っている。
の点285に示すように、供給電圧が縦線の電圧にほぼ到達した時点で、立ち上
がりパルス287に示されるように、トランスミッションゲート155が、その
制御入力157へ制御信号を送達することによって閉じる(図示されてはいない
が、補足セグメントが反転制御入力159に送達される)。これにより、大きな
寄生電荷を含む線が、接続151を介して供給源VAに接続される。直線線分2
89に示すように電圧供給源VAは下がり続けるため、寄生静電容量に蓄積され
た電力はこの回収フェーズ中、接続151を介して電圧供給源VAに次第に戻る
。
線分291によって示すようにその制御入力157より起動信号が取り除かれ、
またその反転制御入力159に補足信号が送達されることによって開く。そして
、システムは駆動および回収工程全体を繰り返すことのできる状態となる。
ようにその最大振幅から急速に立ち下がることはない点に再び注目すべきである
。放電フェーズ中は、図5の直線線分289に示すような傾斜波信号のような経
時変化する供給電圧を使用するのが好ましい。駆動フェーズ同様、回収フェーズ
、すなわち断熱放電フェーズ中に経時変化する供給電圧を使用することによって
、電圧供給源のスイッチおよび内部インピーダンスのような駆動システムにおけ
る抵抗装置に対して高い電圧がかかることがなく、その結果、回収フェーズ中の
電力損失を少なくできる。断熱放電を使わなければ、蓄積された電力の多くが失
われる。
示される傾斜波信号以外にもさまざまな形状を取り得る。したがって、例えば、
図6および図7に示す回路、ならびに米国特許第5,473,526号に示す回
路によって有利に生成されるのと同じ階段形状を取り得る。さらにまた、図8に
示す半波正弦パルスのような半波正弦パルス形状をとってもよい。数多くの他の
波形もまた採用される。再び、電圧供給が経時変化する信号、好ましくは、典型
的な矩形波信号のように急速にたち下がらない信号を供給することが重要な特徴
である。
できるドライバの集まりを示すブロック図である。
。すでに述べたように、荷電および放電信号は両方とも好ましくは断熱荷電およ
び断熱放電を生じさせるような種類のものである。
307、309、311のようなそれぞれの線のドライバに送達される。それぞ
れのドライバの出力はそのドライバが駆動する線に接続されている。したがって
、ラインドライバ305の出力は線315に接続されており、ラインドライバ3
07の出力は線317に接続されており、ラインドライバ309の出力は線31
9に接続されており、ラインドライバ311の出力は線321に接続されている
。
れている電圧を表す信号に接続されている。したがって、ラインドライバ305
は入力325において所望の信号に接続され、ラインドライバ307は入力32
7においてその所望の信号に接続され、ラインドライバ309は入力329にお
いてその所望の信号に接続され、ラインドライバ311は入力331においてそ
の所望の信号に接続されている。
するためにたった一つの電力供給を使用できる。このような構成を達成するため
に、すべてのドライバはそれぞれの電圧を同時に送達するように構成されており
、これにより単一の起動されている横列におけるすべての液晶素子を同時に駆動
できる。
351、所望の電圧を表すデジタル信号を同等のアナログ信号に変換するための
デジタル−アナログ変換器353、および線にかけられている他の静電容量から
電力を、電力供給301に電力を戻すことによって回収するように出力段階を仕
向けるタイミングを制御するための回収制御器355を備える。
負荷は小さく、変換可能な時間は比較的長い(線間隔によって設定されている)
。したがって、設計者はかなり自由に適切な構造を選択することができる。有利
に使用することのできるサンプル−傾斜およびデジタル−アナログ変換器は、T.
Gielow, R. Holly and D. Lanzinger著「Monolithic Driver Chips for Matrix
Gray-Shaded TFEL Displays」(SID 81 ダイジェスト、1981年
24〜25頁)に記載されている。本願においては、この文献の全体を参考文献
として採用する。
素子にかかる電圧が、電子スイッチング装置147のしきい電圧に逆らうことな
く(not withstanding)正確なレベルで確実に駆動するよう補償を備えることが
重要である。これは、所望のデジタルレベルの信号を生成するハードウェアおよ
び/またはソフトウェアで行われる。さらに、デジタル−アナログ変換回路でも
行われる。このための単純な補償回路は、E. S. Schlig and J.L. Sanford著「N
ew Circuits for AMLCD Data Line Drivers」(International Display Researc
h Conference, Monterey, California, 1994年10月10〜13日、386〜389頁)に記
載されている。本願においては、この文献の全体を参考文献として採用する。
ミング方式を採用して、容量性負荷にかかる電圧に供給電圧ががほぼ等しくなる
と思われる瞬間にトランスミッションゲート155(図4)が閉じるようにする
。この開回路工程はさまざまな事象に合わせて必要なタイミングを調整すること
ができ、そのような事象としては例えば、図5に示す傾斜の場合、下向きの傾斜
が始まるとき361の開始点がある。この場合、回収制御器は下降傾斜の始まり
を検出し(またはこの情報を電圧供給源から得る)、そして所定時間後トランス
ミッションゲート155をオフさせる信号を発生する。当然のことながら、所定
の長さの時間は傾斜の勾配および線にかかる電圧のレベルに左右される。
、これらの電圧がほぼ等しくなったときにトランスミッションゲート155を起
動する。
る比較回路を示す概略図である。図10に示すように、電圧供給VAがスイッチ
401に送達される。電圧Vinはスイッチ401の制御入力403に送達でき
る。
ベルにし、ゲート407への補足入力のパルスを低レベルにすることによって回
路がリセットされる。これにより、回路の制御出力409が低レベルとなり、そ
してゲート410をオンする。この事前荷電パルス後、スイッチ411、413
を含む装置のすべてのスイッチがオフとされる。しかしながらスイッチ410は
オンである。
、スイッチ401がオンとなる。スイッチ410はすでにオンとなっているため
、スイッチ413のゲート421からの電荷は流出し始める。供給電圧、すなわ
ちスイッチ401のVddからスイッチ413のしきい電圧VTを引いた値より
もゲート421の電位が下がると、スイッチ413がオンとなり、制御出力40
9を引き上げる。制御出力409がVTに到達すると、スイッチ411がオンと
なり、さらにゲート421を下げる。その結果、正のフィードバックにより制御
出力409の遷移が迅速化する。
からVAを切り離すかさもなければVAを接地させる。その後、PCへの新しい
前電荷パルスを供給する次のサイクルが始まる前に、VAを高レベルにする。
なくVAがVin−VTより低い値に下がったときであることは明らかである。
換言すれば、比較器はVTのオフセット電圧を有する。図4に示す出力段階とと
もに使用すればオフセット電圧を有することは欠点ではない。制御出力403は
制御入力端子153に接続することができる。そして、必要に応じてVinがV A と等しくなったとき制御出力409は遷移する。
その元の値から変化してよい。これによりパイプラインが容易になる。しかしな
がら、図10に示す回路は回収フェーズ中、Vinの値を把握している必要があ
る。
た時点、すなわち図5の点211で比較器の入力における値Vinをサンプル化
する方法がある。
用することのできる回路を示す。図11に示すように、Vinは、まさに図4に
示すように、電子スイッチング装置147の入力に接続されている。しかしなが
ら図10に示されている場合とは異なり、スイッチ401への入力はトランスミ
ッションゲート501および貯蔵コンデンサ503に接続されている。ここで明
らかなように、図5に示す直線線分205の間のある時点のようにVinが所望
の状態にある時点において、トランスミッションゲート501は(その補足入力
505および507へ適切な制御信号を送ることによって)閉じている。そして
、図5の直線線分281の前の時点におけるようにVinの値が変わる前のある
時点において、トランスミッションゲート501は(やはりその補足入力505
および507へ適切な制御信号を送ることによって)開いている。これにより、
Vinの前の値が貯蔵コンデンサ503に貯蔵され、そして図10に示す比較回
路の制御入力403への入力を継続する。このような構成を採用することによっ
て、Vinの値はもはや必要とされなくなるまで保存される。
てくるシリアル画像信号のようなシリアル画像信号の形状のシリアルフォーマッ
トで受信される画像情報を表示するディスプレイにも適用することができる。
置の一部を示す図である。図12に示すように、シリアル画像信号Vinがライ
ン601を通してディスプレイに送達される。当該分野において公知であるよう
に、このような信号の電圧は時間の関数、より正確には、ブラウン管(CRT)
における走査光線の予想される位置の関数として変化する。このような情報を把
握するために、典型的な従来の液晶表示装置は、単一のビットを移行させライン
605を通して水平クロックパルスHCLOKによって駆動される水平シフトレ
ジスタ603を備える。これにより、水平シフトレジスタの2つの出力607、
609は順次オンおよびオフされる。そして、水平シフトレジスタの出力は、典
型的にはスイッチ611、613のようなスイッチを駆動するのに使用される。
そしてこれらのスイッチの出力は、縦線615、617のような、それらが取り
付けられている縦線のそれぞれを駆動する。
状態を制御するのに使用される。このような制御も同様に、ライン625を通し
て送達されるクロック信号VCLKに応答してレジスタを介して単一のビットを
移行させることによって行われる。そして、横線が起動することにより、ディス
プレイのそれぞれの液晶素子に関連したスイッチ、例えば液晶素子635に関連
したスイッチ631、液晶素子639に関連したスイッチ637、液晶素子64
3に関連したスイッチ641、および液晶素子647に関連したスイッチ645
を起動させる。
より、その横線に関連した液晶素子がそれぞれ関連する縦線から電圧を受け取れ
る状態になる。
これにより縦線615からライン601を通して縦線を水平画像信号Vinに接
続させる。その結果、この時点で第1の横線および縦線にある液晶素子635に
シリアル画像信号を送達する。次の期間中、水平シフトレジスタ603はライン
607を起動停止させ、これによりスイッチ611をオフし液晶素子635から
シリアル画像信号Vinを切断する。あるいは、水平シフトレジスタ603は次
のスイッチを介してシリアル画像信号Vinを次の縦線に接続する(いずれも図
12には図示されていない)。この工程は、最後の縦線617を制御する最後の
スイッチ613が最終的に起動され、この時点におけるシリアル画像信号Vin の電圧が第1の横線にある最後の液晶素子639に送達されるまで続く。
って起動され、これにより第1の横線621が起動停止され、そして次の横線(
図示せず)が起動される。シリアル画像信号Vinに関する電圧が次の横線にあ
るそれぞれの液晶素子に順次、同様に送達される。この工程は、最後の横線62
3が垂直シフトレジスタ619によって起動され、この最後の横線にある液晶素
子が、シリアル画像信号Vinによって設定されるときに指定される電圧に設定
されるまで継続する。
パラレル画像信号の表示工程とはいくぶん異なるが、この工程において浪費され
る電力は同じであり、本発明を適用することによって実質的に減少させることが
できる。
有利に使用することのできる回路の1つの実施態様を示す概略図である。図14
は、図13に示す回路の動作中、存在するさまざまな信号を示す図である。シリ
アル画像信号の表示に関連した本発明の動作は、図13および図14の説明によ
ってもっともよく理解できるであろう。
線705の縦線貯蔵スイッチ703のように、それぞれの縦線の縦線貯蔵スイッ
チの入力に送達される。
路は典型的にはディスプレイの他の縦線にも繰り返される。同様に、横線、液晶
素子、およびそれらの関連するスイッチはディスプレイの他の横線にも繰り返さ
れる。図12に示す水平シフトレジスタ603からの出力607のような、縦線
705に対応する水平シフトレジスタHSの出力は、線709を通してスイッチ
703の入力に接続される。
、起動中の特定の縦線に対応する水平シフトレジスタHSからの出力を一時的に
起動させることによって始まる。この信号は線709を通して送達され、スイッ
チ703を閉じさせ、そしてシリアル画像信号Vinの電圧が貯蔵コンデンサ7
11にかかるようにする。好ましい実施態様においては、この時点ではシリアル
画像信号Vinからの信号を液晶素子713に送達する目的でそれ以上なにか行
うことはない。そのかわりに、その他のすべてのスイッチ、およびそれらに関連
する、ディスプレイにある他の縦線に関連した貯蔵コンデンサ(図13に図示せ
ず)に関連して同様の工程が採用される。
ル画像信号Vinに存在する電圧は、例えばスイッチ703に関連したコンデン
サ711のような、縦線スイッチに関連したコンデンサに貯蔵される。縦線の掃
引が完了した後の、シリアル画像信号Vinのリトレース中において、貯蔵コン
デンサに貯蔵されていた電圧は以下に説明する工程に従って貯蔵コンデンサに関
連した液晶素子に転送される。
されたスイッチ717の入力715に送達される。まず最初に、コンデンサ71
1に電圧がかかることによりスイッチ717が閉じられる。その結果、図14の
直線721によって示すような立ち上がり電圧VAが、図14の直線723によ
って示すように縦線705に転送される。所望であれば、図14の直線線分72
7によって示すように、電圧供給源VAが立ち上がり始める際に縦線725を起
動させてもよい。あるいは、図14の直線線分729によって示すように、縦線
725の起動はもっと後まで遅らせてもよい。いずれの場合においても、図14
の直線731によって示すように、コンデンサ711における貯蔵電圧に電圧V A が近づくにつれてスイッチ717は遮断し始める。コンデンサ711にかかる
電圧となると(スイッチ717にかかるしきい電圧よりは小さい)、スイッチ7
17はオフとなり、縦線705そして液晶素子713に所望の電圧が残される。
くはVAに使用され、これにより断熱荷電を行う。傾斜波信号を説明してきたが
、当然のことながら断熱荷電に関連して上記において説明した半波制限パルスま
たは階段波信号など他のすべての種類の信号をかわりに使用することもできる。
れる。これにより、図14の直線線分733(またはかわりに直線線分735)
によって示すように、トランスミッションゲート732の動作によって縦線70
5から液晶素子713を切断する。
の点741によって示すように、電圧供給源VAが縦線705における電圧より
も低い値にまで下がると(スイッチ717におけるしきい値よりも小さい)、ス
イッチ717がオンとなり、線705に関連した他の静電容量に貯蔵されていた
電力を供給源VAに戻す。この工程は、図14の点743に示すように、縦線が
放電するまで継続する。それから、縦線705に残っていたいかなる電圧も、縦
線放電信号CDによって放電スイッチ745が起動することにより放電される。
これにより雑音の発生する可能性が低くなる。さもなければ縦線705がその時
点で浮動状態となって雑音が発生する。
素子713にかかった電圧は変わらなかった点に注目することが重要である。
は経時変化する信号である。このことにより、上記において説明したように断熱
放電を行う。再び、上記において説明した階段波信号または半波正弦パルスなど
、他のいかなる種類の経時変化する信号を代わりに使用してもよい。
が開いているときでもいくらかの電流を電圧供給源VAと貯蔵コンデンサ711
との間を流れさせてしまう。このような事態が起きると、貯蔵コンデンサ711
に貯蔵されている電圧のレベルが変化し、エラーを引き起こすおそれがある。こ
のようなエラーを最小限に食い止めるために、スイッチ717の接合の固有静電
容量に関連して、貯蔵コンデンサ711の値は大きくなければならない。あるい
は、またはそれに加えて、このようなエラーの大きさはVinにかかるオフセッ
ト量によって計算し補償することができる。このようなオフセット量は、例えば
、シリアル画像信号Vinを生成する画像ドライバカードの表および/または画
像ドライバカードとパーソナルコンピュータのマイクロプロセッサとの間のイン
ターフェースとして働くソフトウェアドライバを適切に調整することによって提
供することができる。
うなそれぞれの液晶素子の第2のプレートは接地されておらず、液晶素子にかけ
られると予測される最大電圧と接地との中間に存在する直流電圧に接続されてい
る。偶数フレーム中は、図1の他方のプレート33、37、41、45のような
液晶素子の他方のプレートはこの中間値と最大値との間で駆動される。奇数フレ
ーム中は、他方のプレートは0と中間値との間で駆動される。
する場合、0から最大値の半分の値の信号が必要とされる期間中は階段波信号の
段数の半分を利用するのがしばしば有利である。好ましい1つの実施態様におい
ては、奇数フレーム中、すなわち0から最大値の半分の間の信号が必要とされて
いる期間中は7段の階段波信号発生器を使用して階段波信号を生成し、偶数フレ
ーム中、すなわち半分から最大値の間の信号が必要とされている期間中は14段
の階段波信号発生器を使用して信号の供給を行う。当然のことながら、14段の
階段波信号発生器を使用する場合、典型的にはその7段目の段が終わるまでは徐
々に増加する電圧供給源をディスプレイに接続しない。これにより液晶素子に対
して途中で不必要な極性の反転が起こることがないようにする。
範囲を持つものであり、説明した以外の構成要素、特徴、方法、および工程をも
含むものである。例えば、本発明は、単に液晶表示装置だけではなくより広範囲
にわたる種類の容量性負荷(例えば容量性静電トランスデューサ、およびエレク
トロルミネセンスまたは電界放射に基づく表示装置)を制御可能な電圧レベルに
おいて駆動するために適用することができる。それぞれの液晶素子に対する電荷
は関連する縦線を通して送達されるものとして説明を行ってきたが、当然のこと
ながら、荷電はかわりに関連する横線を通して送達されてもよいことが理解され
る。つまり一言で言えば、本発明は以下の特許請求の範囲によってのみ限定され
る。
静電容量に接続された状態を示すブロック図
施態様を示す概略図
電圧レベルを達成するために1組のコンデンサを使用する回路の概略図
バの集まりを示すブロック図
回路を示す概略図
ことのできる回路の一部分を示す図
部分を示す図
使用することのできる回路の1つの実施態様を示す概略図
Claims (74)
- 【請求項1】 複数の液晶素子を備えるディスプレイによって消費される電
力を低減する方法であって、それぞれの液晶素子を通過する光はこの液晶素子に
関連する容量性素子によって調整され、それぞれの容量性素子はこの容量性素子
に関連する線を通して電流が送達されることによって選択的に荷電することがで
き、この線はまた容量性素子以外の、ディスプレイにおける1つ以上の静電負荷
を駆動させ、 a)容量性素子のうち第1の1つおよび少なくとも他の静電容量の少なくとも
一部を、この容量性素子のうち第1の1つに関連する線を通して電流を送達する
ことによって荷電する工程、および b)他の静電容量の一部から、容量性素子のうち第1の1つから電力を回収す
るタイミングと同時になることなく、電力を回収する工程、 を含むことを特徴とする方法。 - 【請求項2】 前記方法を、前期容量性素子の第1の1つ以外の容量性素子
に対して繰り返し、他の静電容量から電力を回収している間はいずれの容量性素
子からも電力を回収しないことを特徴とする請求項1記載の方法。 - 【請求項3】 それぞれの容量性素子は、電子スイッチを介してこのそれぞ
れの容量性素子に関連する線に接続されていることを特徴とする請求項1記載の
方法。 - 【請求項4】 断熱荷電を使用して容量性負荷を荷電することを特徴とする
請求項1記載の方法。 - 【請求項5】 断熱荷電は傾斜波信号を利用することを特徴とする請求項4
記載の方法。 - 【請求項6】 断熱荷電は階段波信号を利用することを特徴とする請求項4
記載の方法。 - 【請求項7】 断熱荷電は半波正弦パルスを利用することを特徴とする請求
項4記載の方法。 - 【請求項8】 断熱放電を使用して他の静電容量から電力を回収することを
特徴とする請求項1記載の方法。 - 【請求項9】 断熱放電は傾斜波信号を利用することを特徴とする請求項8
記載の方法 - 【請求項10】 断熱放電は階段状信号を利用することを特徴とする請求項
8記載の方法。 - 【請求項11】 断熱放電は半波正弦パルスを利用することを特徴とする請
求項8記載の方法。 - 【請求項12】 前記ディスプレイは液晶ディスプレイ、エレクトロルミネ
センスディスプレイ、または電界放出ディスプレイであることを特徴とする請求
項1記載の方法。 - 【請求項13】 複数の横線および縦線に配列された、複数の液晶素子を備
えるディスプレイによって消費される電力を低減する方法であって、それぞれの
液晶素子を通過する光はこの液晶素子に関連する容量性素子によって調整され、
それぞれの容量性素子はこの容量性素子に関連する線を通して電流が送達される
ことによって選択的に荷電することができ、この線はまた容量性素子以外の、デ
ィスプレイにおける1つ以上の静電負荷を駆動させ、 a)容量性素子のうち第1の1つおよび少なくとも他の静電容量の少なくとも
一部を、この容量性素子のうち第1の1つに関連する線を通して電流を送達する
ことによって荷電する工程、および b)他の静電容量の一部から、または容量性素子のうち第1の1つに関連した
液晶素子と同じ横列に存在する液晶素子に関連した容量性素子から、容量性素子
のうち第1の1つから電力を回収するタイミングと同時になることなく、電力を
回収する工程、 を含むことを特徴とする方法。 - 【請求項14】 前記方法を、前期容量性素子の第1の1つ以外の容量性素
子に対して繰り返し、他の静電容量から電力を回収している間はいずれの容量性
素子からも電力を回収しないことを特徴とする請求項13記載の方法。 - 【請求項15】 それぞれの容量性素子は、電子スイッチを介してこのそれ
ぞれの容量性素子に関連する線に接続されていることを特徴とする請求項13記
載の方法。 - 【請求項16】 断熱荷電を使用して容量性素子を荷電することを特徴とす
る請求項13記載の方法。 - 【請求項17】 断熱荷電は傾斜波信号を利用することを特徴とする請求項
16記載の方法。 - 【請求項18】 断熱荷電は階段波信号を利用することを特徴とする請求項
16記載の方法。 - 【請求項19】 断熱荷電は半波正弦パルスを利用することを特徴とする請
求項16記載の方法。 - 【請求項20】 断熱放電を使用して他の静電容量から電力を回収すること
を特徴とする請求項16記載の方法。 - 【請求項21】 断熱放電は傾斜波信号を利用することを特徴とする請求項
20記載の方法。 - 【請求項22】 断熱放電は階段状信号を利用することを特徴とする請求項
20記載の方法。 - 【請求項23】 断熱放電は半波正弦パルスを利用することを特徴とする請
求項20記載の方法。 - 【請求項24】 前記ディスプレイは液晶ディスプレイ、エレクトロルミネ
センスディスプレイ、または電界放出ディスプレイであることを特徴とする請求
項13記載の方法。 - 【請求項25】 複数の液晶素子を備えるディスプレイによって消費される
電力を低減する回路であって、それぞれの液晶素子を通過する光はこの液晶素子
に関連する容量性素子によって調整され、それぞれの容量性素子はこの容量性素
子に関連する線を通して電流が送達されることによって選択的に荷電することが
でき、この線はまた容量性素子以外の、ディスプレイにおける1つ以上の静電負
荷を駆動させ、 a)前記線に接続されて、この線を電圧供給源に制御可能に接続させる電圧接
続システム、 b)前記線に接続されて、この線を貯蔵器に制御可能に接続させる回収接続シ
ステム、および c)第1の期間中、電圧接続システムが線を電圧供給源に接続させるようにし
、第2の期間中、回収接続システムが線を貯蔵器に接続させるようにし、この線
に関連した容量性素子における電圧は第2の期間中大きく変化することはない制
御システム を備えることを特徴とする回路。 - 【請求項26】 a)前記供給源および貯蔵器は、断熱荷電および放電を容
易にする信号を生成する供給を構成し、 b)前記電圧接続システムはこの供給と前記線との間に接続された第1の電気
スイッチングシステムを備え、 c)前記回収接続システムはこの供給と前記線との間に接続された第2の電気
スイッチングシステムを備え、 d)前記制御システムはこの第1および第2の電気スイッチングシステムを制
御することを特徴とする請求項25記載の回路。 - 【請求項27】 前記信号は傾斜波信号を含むことを特徴とする請求項26
記載の回路。 - 【請求項28】 前記信号は階段波信号を含むことを特徴とする請求項26
記載の回路。 - 【請求項29】 前記信号は半波正弦パルスを含むことを特徴とする請求項
26記載の回路。 - 【請求項30】 前記第1の電気スイッチングシステムは、MOSFETに
直列に接続されたトランスミッションゲートを備えることを特徴とする請求項2
6記載の回路。 - 【請求項31】 前記第2の電気スイッチングシステムはMOSFETを備
えることを特徴とする請求項26記載の回路。 - 【請求項32】 前記第2の期間は、前記第1の期間が終了してから所定の
長さの時間がたった後始まることを特徴とする請求項26記載の回路。 - 【請求項33】 前記第2の期間は、信号の電圧が線の電圧にほぼ等しくな
ったときに始まることを特徴とする請求項26記載の回路。 - 【請求項34】 前記供給および前記線に接続され、前記供給の電圧が前記
線の電圧にほぼ等しくなったことを判断する比較回路をさらにそなえることを特
徴とする請求項33記載の回路。 - 【請求項35】 前記ディスプレイは液晶ディスプレイ、エレクトロルミネ
センスディスプレイ、または電界放出ディスプレイであることを特徴とする請求
項25記載の回路。 - 【請求項36】 制御可能な電圧に駆動されている容量性負荷の駆動中に消
費される電力を低減する回路であって、 a)容量性負荷に接続されており、容量性負荷を制御可能に電圧供給源に接続
させ、また断熱荷電を利用してこの容量性負荷を荷電する電圧接続システム、 b)容量性負荷に接続されており、容量性負荷の一部だけを貯蔵器に制御可能
に接続させ、また断熱放電を利用してこの負荷の一部だけを放電させる回収接続
システム、および c)第1の期間中、電圧接続システムが容量性負荷を電圧供給源に接続するよ
うにし、第2の期間中、回収接続システムが容量性負荷を貯蔵器に接続するよう
にさせる制御システム、 を備えることを特徴とする回路。 - 【請求項37】 前記断熱荷電および放電は傾斜波信号を利用することを特
徴とする請求項36記載の回路。 - 【請求項38】 前記断熱荷電および放電は階段波信号を利用することを特
徴とする請求項36記載の回路。 - 【請求項39】 前記断熱荷電および放電は半波正弦パルスを利用すること
を特徴とする請求項36記載の回路。 - 【請求項40】 容量性負荷を荷電および放電するための装置であって、 a)電圧供給源に接続された入力、出力、および、容量性負荷が荷電されるの
にほぼ等しい電圧に接続される制御を備える電圧調整器、 b)電圧調整器の出力に接続された入力、容量性負荷に接続された出力、およ
び第1の制御信号に接続された制御を備える第1のスイッチ、および c)容量性負荷に接続された入力、電圧供給源に接続された出力、および第2
の制御信号に接続された制御を備える第2のスイッチ、 を備えることを特徴とする装置。 - 【請求項41】 前記第1および第2の制御信号は同時に起動されることは
ないことを特徴とする請求項40記載の装置。 - 【請求項42】 容量性負荷にかかる電圧に接続された第1の入力と、電力
回収信号に接続された第2の入力と、制御信号を構成する出力とを有する比較器
を備える容量性負荷にかかる電圧に、電力回収信号の電圧がほぼ等しくなったと
き、装置の電力回収フェーズを起動させるために使用する制御信号を生成して容
量性負荷を駆動する装置。 - 【請求項43】 容量性負荷に送達されている最中の所望の電圧をサンプリ
ングし、後の処理のためにこの電圧を保存し、この保存された電圧を後の処理の
ために機器に送達する装置であって、 a)所望の電圧に接続された入力と、制御信号に接続された制御と、出力とを
備える第1のスイッチ、 b)前記第1のスイッチの出力に接続されたコンデンサ、および c)電圧供給源に接続された入力と、前記コンデンサに接続された制御と、前
記機器に接続された出力とを備える電圧調整器、 を備えることを特徴とする装置。 - 【請求項44】 複数の容量性素子のうちの1つと、線に関連しかつこの容
量性素子以外の1つ以上の他の静電容量発生構成要素を駆動する方法であって、 a)複数の容量性素子のそれぞれを前記線に電気的に接続する工程、 b)前記線を介して複数の容量性素子の1つに、その他の複数の容量性素子を
前記線に電気的に接続した状態で電荷を貯蔵する工程、および c)複数の容量性素子の1つに貯蔵された電荷を維持した状態で、他の静電容
量生成構成要素に貯蔵された電力を回収する工程、 を含むことを特徴とする方法。 - 【請求項45】 他の静電容量生成構成要素に貯蔵された電力を回収する前
に、複数の容量性素子の1つを線から電気的に分離する工程をさらに含むことを
特徴とする請求項44記載の方法。 - 【請求項46】 断熱荷電を利用して、静電容量生成構成要素の少なくとも
一部とともに複数の容量性素子の1つを荷電することを特徴とする請求項44記
載の方法。 - 【請求項47】 断熱荷電は傾斜波信号を利用することを特徴とする請求項
46記載の方法。 - 【請求項48】 断熱荷電は階段波信号を利用することを特徴とする請求項
46記載の方法。 - 【請求項49】 断熱荷電は半波正弦パルスを利用することを特徴とする請
求項46記載の方法。 - 【請求項50】 断熱放電を利用して、他の静電容量生成構成要素から電力
を回収することを特徴とする請求項44記載の方法。 - 【請求項51】 断熱放電は傾斜波信号を利用することを特徴とする請求項
50記載の方法。 - 【請求項52】 断熱放電は階段波信号を利用することを特徴とする請求項
50記載の方法。 - 【請求項53】 断熱放電は半波正弦パルスを利用することを特徴とする請
求項50記載の方法。 - 【請求項54】 前記容量性素子はディスプレイの画素を構成することを特
徴とする請求項44記載の方法。 - 【請求項55】 前記ディスプレイは、液晶ディスプレイ、エレクトロルミ
ネセンスディスプレイ、および電界放出ディスプレイのうちの1つであることを
特徴とする請求項44記載の方法。 - 【請求項56】 前記容量性素子は、容量性静電トランスデューサの少なく
とも一部を構成することを特徴とする請求項44記載の方法。 - 【請求項57】 制御可能な電圧レベルに駆動中の容量性負荷を駆動する際
に消費される電力を低減する方法であって、 a)この容量性負荷を制御可能に電圧供給源に接続させる工程、 b)断熱荷電を利用してこの容量性負荷を荷電する工程、 c)この容量性負荷の一部だけを制御可能に貯蔵器に接続させる工程、および d)断熱放電を利用してこの負荷の一部だけを放電する工程、 を含むことを特徴とする方法。 - 【請求項58】 縦横のマトリックス状に配列された複数の液晶素子を有す
るディスプレイによって消費される電力を低減する方法であって、それぞれの液
晶素子を通過する光はこの液晶素子に関連する容量性素子によって調整され、そ
れぞれの容量性素子はこの容量性素子に関連する線を通して電流が送達されるこ
とによって選択的に荷電することができ、この線はまた容量性素子以外の、ディ
スプレイにおける1つ以上の静電負荷を駆動させ、複数の液晶素子のそれぞれは
ほぼシリアル画像信号の電圧に駆動され、 a)それぞれの容量性素子に対する画像信号の電圧を貯蔵器に貯蔵する工程、 b)それぞれの容量性素子に対する貯蔵された電圧を、第1の調整器を介して
それぞれの容量性素子に印加する工程、および c)第2の調整器を使用して、他の静電容量から電力を回収する工程、 を含むことを特徴とする方法。 - 【請求項59】 貯蔵された電圧を印加するために断熱荷電を利用すること
を特徴とする請求項58記載の方法。 - 【請求項60】 電力を回収するために断熱放電を利用することを特徴とす
る請求項58記載の方法。 - 【請求項61】 第1および第2の電圧調整器は同じ機器を構成することを
特徴とする請求項58記載の方法。 - 【請求項62】 容量性負荷を制御可能な電圧レベルに荷電する装置であっ
て、 a)制御可能な電圧レベルを表す信号を受信する接続、 b)ある時点において制御可能な電圧よりも小さい電圧から別の時点において
制御可能な電圧レベルよりも大きい電圧へと変動する経時変化電圧を生成する、
経時変化電圧供給、 c)この経時変化電圧供給および容量性負荷に通じており、かつこの経時変化
電圧供給と、荷電されるよう容量性負荷との間の接続を開いたり閉じたりする電
子スイッチ、および d)この電子スイッチに接続されており、容量性負荷における電圧の大きさが
制御可能な電圧レベルの大きさよりも小さい時点ではこのスイッチを閉じさせ、
容量性負荷における電圧の大きさが制御可能な電圧レベルの大きさに近いか等し
い時点ではこのスイッチを開かせる制御装置、 を備えることを特徴とする装置。 - 【請求項63】 前記経時変化電圧供給は傾斜波信号を生成することを特徴
とする請求項62記載の装置。 - 【請求項64】 前記経時変化電圧供給は階段波信号を生成することを特徴
とする請求項62記載の装置。 - 【請求項65】 前記経時変化電圧供給は半波正弦パルスを生成することを
特徴とする請求項62記載の装置。 - 【請求項66】 前記制御回路は、制御可能な電圧レベルを表す信号を前記
電子スイッチに通じさせることを特徴とする請求項62記載の装置。 - 【請求項67】 前記制御可能な電圧レベルを表す信号は前記電子スイッチ
に接続されていることを特徴とする請求項66記載の装置。 - 【請求項68】 電圧レベルから容量性負荷を放電する装置であって、 a)ある時点においてこの電圧レベルよりも大きい電圧から他の時点において
この電圧レベルよりも小さい電圧へと変動する経時変化電圧を生成する経時変化
電圧供給、 b)この経時変化電圧供給および容量性負荷と通じており、この経時変化電圧
供給と、放電される容量性負荷との間の接続を開いたり閉じたりする電子スイッ
チ、および c)この電子スイッチに接続されており、経時変化電圧供給の大きさが容量性
負荷の電圧レベルの大きさに等しいかそれ以下である時点においてこのスイッチ
を閉じ、この容量性負荷が実質的に放電されたあとの時点においてこのスイッチ
を開く制御回路、 を備えることを特徴とする装置。 - 【請求項69】 前記経時変化電圧供給は傾斜波信号を生成することを特徴
とする請求項68記載の装置。 - 【請求項70】 前記経時変化電圧供給は階段波信号を生成することを特徴
とする請求項68記載の装置。 - 【請求項71】 前記経時変化電圧供給は半波正弦パルスを生成することを
特徴とする請求項68記載の装置。 - 【請求項72】 前記電圧レベルを表す信号は、前記電子スイッチに接続さ
れていることを特徴とする請求項68記載の装置。 - 【請求項73】 容量性負荷を制御可能な電圧レベルに荷電する方法であっ
て、 a)この制御可能な電圧レベルを表す信号を受信する工程、 b)ある時点においてこの制御可能な電圧レベルよりも小さい電圧から、他の
時点においてこの制御可能な電圧レベルよりも大きい電圧へと変動する経時変化
電圧を、経時変化電圧供給を使って生成する工程、 c)容量性負荷における電圧の大きさが制御可能な電圧レベルの大きさよりも
小さくなった時点において、経時変化電圧供給と容量性負荷との間の接続を電子
スイッチを使って閉じる工程、および d)容量性負荷における電圧の大きさが制御可能な電圧レベルの大きさに近い
か等しくなった時点において、経時変化電圧供給と容量性負荷との間の接続を電
子スイッチを使って開く工程、 を含むことを特徴とする方法。 - 【請求項74】 電圧レベルから容量性負荷を放電する方法であって、 a)ある時点においてこの電圧レベルよりも大きい電圧から他の時点において
この電圧レベルよりも小さい電圧へと変動する経時変化電圧を、経時変化電圧供
給を使って生成する工程、 b)経時変化電圧供給の大きさが、容量性負荷における制御可能な電圧レベル
の大きさに等しいか小さい時点において、経時変化電圧供給と容量性負荷との間
の接続をスイッチを使って閉じる工程、 を含むことを特徴とする方法。
Applications Claiming Priority (5)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US9912098P | 1998-09-03 | 1998-09-03 | |
US60/099,120 | 1998-09-03 | ||
US14366599P | 1999-07-14 | 1999-07-14 | |
US60/143,665 | 1999-07-14 | ||
PCT/US1999/020358 WO2000014708A2 (en) | 1998-09-03 | 1999-09-03 | Power-efficient, pulsed driving of liquid crystal display capacitive loads to controllable voltage levels |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002524950A true JP2002524950A (ja) | 2002-08-06 |
Family
ID=26795600
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2000569373A Pending JP2002524950A (ja) | 1998-09-03 | 1999-09-03 | 制御可能な電圧レベルでの容量性負荷の電力効率的パルス駆動 |
Country Status (5)
Country | Link |
---|---|
EP (1) | EP1114410A2 (ja) |
JP (1) | JP2002524950A (ja) |
KR (1) | KR100707042B1 (ja) |
AU (1) | AU5809999A (ja) |
WO (1) | WO2000014708A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005522157A (ja) * | 2002-04-04 | 2005-07-21 | ザ・リージェンツ・オブ・ジ・ユニバーシティ・オブ・ミシガン | エネルギー回復による低電力ドライバ |
Families Citing this family (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8323341B2 (en) | 2007-09-07 | 2012-12-04 | Intrinsic Therapeutics, Inc. | Impaction grafting for vertebral fusion |
JP4247519B2 (ja) | 1999-08-18 | 2009-04-02 | イントリンジック セラピューティックス インコーポレイテッド | 髄核オーグメンテーションおよび保定のための装置および方法 |
US7717961B2 (en) | 1999-08-18 | 2010-05-18 | Intrinsic Therapeutics, Inc. | Apparatus delivery in an intervertebral disc |
US7972337B2 (en) | 2005-12-28 | 2011-07-05 | Intrinsic Therapeutics, Inc. | Devices and methods for bone anchoring |
US6459243B1 (en) | 2001-12-14 | 2002-10-01 | Zinc Matrix Power, Inc. | Multiple plateau battery charging method and system to fully charge the first plateau |
KR102027579B1 (ko) | 2018-08-20 | 2019-10-01 | 문용봉 | 골프샷 리듬 템포 연습 시스템 |
KR102259688B1 (ko) | 2019-09-27 | 2021-06-02 | 김학선 | 스윙 연습 기기 |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000039870A (ja) * | 1998-07-23 | 2000-02-08 | Sony Corp | 液晶表示装置 |
Family Cites Families (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5266936A (en) * | 1989-05-09 | 1993-11-30 | Nec Corporation | Driving circuit for liquid crystal display |
US5170155A (en) * | 1990-10-19 | 1992-12-08 | Thomson S.A. | System for applying brightness signals to a display device and comparator therefore |
US5489918A (en) * | 1991-06-14 | 1996-02-06 | Rockwell International Corporation | Method and apparatus for dynamically and adjustably generating active matrix liquid crystal display gray level voltages |
US5627557A (en) * | 1992-08-20 | 1997-05-06 | Sharp Kabushiki Kaisha | Display apparatus |
US5352937A (en) * | 1992-11-16 | 1994-10-04 | Rca Thomson Licensing Corporation | Differential comparator circuit |
JP3275991B2 (ja) * | 1994-07-27 | 2002-04-22 | シャープ株式会社 | アクティブマトリクス型表示装置及びその駆動方法 |
US5528256A (en) * | 1994-08-16 | 1996-06-18 | Vivid Semiconductor, Inc. | Power-saving circuit and method for driving liquid crystal display |
FR2730843B1 (fr) * | 1995-02-17 | 1997-05-09 | Pixtech Sa | Dispositif d'adressage d'une electrode d'ecran plat de visualisation a micropointes |
US5594305A (en) * | 1995-06-07 | 1997-01-14 | Texas Instruments Incorporated | Power supply for use with switched anode field emission display including energy recovery apparatus |
JP3110980B2 (ja) * | 1995-07-18 | 2000-11-20 | インターナショナル・ビジネス・マシーンズ・コーポレ−ション | 液晶表示装置の駆動装置及び方法 |
KR100234720B1 (ko) * | 1997-04-07 | 1999-12-15 | 김영환 | Tft-lcd의 구동회로 |
-
1999
- 1999-09-03 KR KR1020017002796A patent/KR100707042B1/ko not_active IP Right Cessation
- 1999-09-03 AU AU58099/99A patent/AU5809999A/en not_active Abandoned
- 1999-09-03 JP JP2000569373A patent/JP2002524950A/ja active Pending
- 1999-09-03 EP EP99945512A patent/EP1114410A2/en not_active Ceased
- 1999-09-03 WO PCT/US1999/020358 patent/WO2000014708A2/en active IP Right Grant
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000039870A (ja) * | 1998-07-23 | 2000-02-08 | Sony Corp | 液晶表示装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005522157A (ja) * | 2002-04-04 | 2005-07-21 | ザ・リージェンツ・オブ・ジ・ユニバーシティ・オブ・ミシガン | エネルギー回復による低電力ドライバ |
Also Published As
Publication number | Publication date |
---|---|
WO2000014708A2 (en) | 2000-03-16 |
WO2000014708A3 (en) | 2001-01-11 |
AU5809999A (en) | 2000-03-27 |
WO2000014708A9 (en) | 2000-06-02 |
KR20010104617A (ko) | 2001-11-26 |
EP1114410A2 (en) | 2001-07-11 |
KR100707042B1 (ko) | 2007-04-13 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7663618B2 (en) | Power-efficient, pulsed driving of capacitive loads to controllable voltage levels | |
CN100356435C (zh) | 一种液晶显示装置及其驱动电路和驱动方法 | |
TWI344134B (en) | Liquid crystal display apparatus | |
US7643000B2 (en) | Output buffer and power switch for a liquid crystal display and method of driving thereof | |
US6271816B1 (en) | Power saving circuit and method for driving an active matrix display | |
US6940500B2 (en) | Image display device and display driving method | |
EP2017817A1 (en) | Liquid crystal display device and driving method thereof | |
KR100341068B1 (ko) | 디지탈-아날로그 변환기, 이를 이용한 액티브 매트릭스 액정 디스플레이 장치, 및 디지탈-아날로그 변환 방법 | |
CN109935217B (zh) | 有源矩阵型显示装置及其驱动方法 | |
TW200849211A (en) | Power control method and system for polarity inversion in LCD panels | |
US7079096B2 (en) | Image display device and display driving method | |
KR100637060B1 (ko) | 아날로그 버퍼 및 그 구동 방법과, 그를 이용한 액정 표시장치 및 그 구동 방법 | |
JP2002524950A (ja) | 制御可能な電圧レベルでの容量性負荷の電力効率的パルス駆動 | |
JP3741819B2 (ja) | 液晶表示装置 | |
EP0834763B1 (en) | Common electrode driving device in a liquid crystal display | |
JPS6360365B2 (ja) | ||
JP3318666B2 (ja) | 液晶表示装置 | |
US8487920B2 (en) | Voltage generators implementing boosting schemes for generating boosting voltages and related methods | |
JP2849034B2 (ja) | 表示駆動装置 | |
CN1320391C (zh) | 电源电路 | |
JP2002202761A (ja) | 液晶表示装置 | |
JPH08171366A (ja) | ソースドライバ回路 | |
JPH11271714A (ja) | アレイ基板、液晶表示装置及びその駆動方法 | |
JP2007279198A (ja) | 電気光学装置および電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060830 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20091208 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20091228 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100108 |
|
A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20100201 |
|
A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20100208 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100301 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100427 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20101005 |