JP2002519882A - 電力増幅器のための能動的な動作点調整装置 - Google Patents
電力増幅器のための能動的な動作点調整装置Info
- Publication number
- JP2002519882A JP2002519882A JP2000556444A JP2000556444A JP2002519882A JP 2002519882 A JP2002519882 A JP 2002519882A JP 2000556444 A JP2000556444 A JP 2000556444A JP 2000556444 A JP2000556444 A JP 2000556444A JP 2002519882 A JP2002519882 A JP 2002519882A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output stage
- stage transistor
- amplifier circuit
- compensation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/30—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters
- H03F1/306—Modifications of amplifiers to reduce influence of variations of temperature or supply voltage or other physical parameters in junction-FET amplifiers
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
(57)【要約】
本発明は、少なくとも１つの出力段トランジスタ（１２）、零入力電流ドリフト補償回路および場合によっては、出力段トランジスタを制御するコンポーネントを有する増幅器回路に関する。この場合、零入力電流ドリフト補償回路は、ゲート電極（２２）をもつ少なくとも１つの基準電流電界効果トランジスタ（２３）を有している。また、少なくとも１つのゲート電極（２２）は、出力段トランジスタにおける電極（５）の領域内に配置されている。基準電流電界効果トランジスタは、出力段トランジスタ（１２）と共通のチップ平面（６，８）に設けられている。さらに本発明は、上述の増幅器回路を移動無線装置において使用することにも関する。
Description
【０００１】 本発明は、少なくとも１つの出力段トランジスタ、零入力電流ドリフト補償回
路、および場合によっては出力段トランジスタを制御するコンポーネントを含む
増幅器回路に関する。
路、および場合によっては出力段トランジスタを制御するコンポーネントを含む
増幅器回路に関する。
【０００２】 高周波技術のための増幅器回路には通常、たとえばＧａＡｓ−ＭＥＳＦＥＴな
どの出力段トランジスタが含まれている。たとえば、移動電話出力段の動作点は
、典型的にはおおよそＩDS＝０．１×ＩDSSであるときドレイン・ソース電流ＩD S の下３分の１に位置する増幅特性曲線領域（ＡＢ級動作）に合わせて調整され
る。
どの出力段トランジスタが含まれている。たとえば、移動電話出力段の動作点は
、典型的にはおおよそＩDS＝０．１×ＩDSSであるときドレイン・ソース電流ＩD S の下３分の１に位置する増幅特性曲線領域（ＡＢ級動作）に合わせて調整され
る。
【０００３】 効率の高い適切な増幅器回路はチップｉ．ｄ．Ｒに複数のＭＥＳＦＥＴを有し
ており、それらは多数の長手方向ドーピング領域を有している。製造中、チップ
ごとないしはウェハごとに製造に起因する変動が（たとえばドーピング濃度の変
化などによって）発生する可能性があり、このことは増幅特性曲線を精確には再
現できないことに表れる。このため、個々のチップごとに零入力電流をあとから
調整する必要性が生じる。これはたとえば−４Ｖ〜−２．５Ｖの範囲内のいわゆ
るピンチオフ電圧Ｖp を、ＩDSがたとえばＩDS＝１０％ＩDSS ＋−１０％という
所定の範囲内に位置するよう調整することによって行われる。さらに別の難しさ
として挙げられるのは、零入力電流に対する限界値をたとえば−３０゜Ｃ〜８０
゜Ｃという温度範囲全体にわたって守らなければならないことである。したがっ
て、できあがった回路をあとから較正することで手間をかけて零入力電流を最適
化するのがふつうである。とはいえ、それ相応の較正はコストがかかるし煩雑で
ある。
ており、それらは多数の長手方向ドーピング領域を有している。製造中、チップ
ごとないしはウェハごとに製造に起因する変動が（たとえばドーピング濃度の変
化などによって）発生する可能性があり、このことは増幅特性曲線を精確には再
現できないことに表れる。このため、個々のチップごとに零入力電流をあとから
調整する必要性が生じる。これはたとえば−４Ｖ〜−２．５Ｖの範囲内のいわゆ
るピンチオフ電圧Ｖp を、ＩDSがたとえばＩDS＝１０％ＩDSS ＋−１０％という
所定の範囲内に位置するよう調整することによって行われる。さらに別の難しさ
として挙げられるのは、零入力電流に対する限界値をたとえば−３０゜Ｃ〜８０
゜Ｃという温度範囲全体にわたって守らなければならないことである。したがっ
て、できあがった回路をあとから較正することで手間をかけて零入力電流を最適
化するのがふつうである。とはいえ、それ相応の較正はコストがかかるし煩雑で
ある。
【０００４】 図３には従来技術において周知の回路が示されており、これによって零入力電
流が部分的に安定化される。この回路を内部で用いるコンポーネントは、Siemen
s AG 社のＣＧＹ−９６という名称で販売されている。この回路内には、電界効
果トランジスタ２５、抵抗３２およびＶneg ２９である定電流源が形成されてい
る。ドレイン端子２６は、抵抗を介して正の電圧源Ｖcon ２７と接続されている
。ゲート３０からも同様に、Ｖneg ２９への接続線が設けられている。この回路
は接続点３１を介して、増幅器回路における出力段電界効果トランジスタ３３の
ゲートと接続されている。図３の回路を形成するすべてのコンポーネントは、Ｍ
ＭＩＣ技術によって製造された１つのチップ上に配置されている。零入力電流を
コントロールする調整回路は、出力段トランジスタに対し５００μｍ以上離れた
間隔で別個の回路部分に配置されている。この装置の欠点は、顧客側で増幅器回
路を回路点２７（Ｖcon）において較正しなければならないことである。さらに
欠点を挙げると、ドレイン電流は電圧Ｖcon ２７に対し非線形の関係をもってい
る。
流が部分的に安定化される。この回路を内部で用いるコンポーネントは、Siemen
s AG 社のＣＧＹ−９６という名称で販売されている。この回路内には、電界効
果トランジスタ２５、抵抗３２およびＶneg ２９である定電流源が形成されてい
る。ドレイン端子２６は、抵抗を介して正の電圧源Ｖcon ２７と接続されている
。ゲート３０からも同様に、Ｖneg ２９への接続線が設けられている。この回路
は接続点３１を介して、増幅器回路における出力段電界効果トランジスタ３３の
ゲートと接続されている。図３の回路を形成するすべてのコンポーネントは、Ｍ
ＭＩＣ技術によって製造された１つのチップ上に配置されている。零入力電流を
コントロールする調整回路は、出力段トランジスタに対し５００μｍ以上離れた
間隔で別個の回路部分に配置されている。この装置の欠点は、顧客側で増幅器回
路を回路点２７（Ｖcon）において較正しなければならないことである。さらに
欠点を挙げると、ドレイン電流は電圧Ｖcon ２７に対し非線形の関係をもってい
る。
【０００５】 電力増幅器のための能動的な動作点調整については、文献（１）〜（４）から
も知られている。
も知られている。
【０００６】 本発明の課題は、上述の装置よりも改善された増幅器回路を提供することにあ
り、あとから較正する必要がなく、また、著しく拡大された温度範囲にわたり所
定の限界内にある零入力電流をもつように構成することである。
り、あとから較正する必要がなく、また、著しく拡大された温度範囲にわたり所
定の限界内にある零入力電流をもつように構成することである。
【０００７】 このための本発明によれば、少なくとも１つの出力段トランジスタ１２、零入
力電流ドリフト補償回路および場合によっては、出力段トランジスタを制御する
コンポーネントを有する増幅器回路において、零入力電流ドリフト補償回路は、
ゲート電極２２をもつ少なくとも１つの基準電流電界効果トランジスタ２３を有
しており、少なくとも１つのゲート電極２２は、出力段トランジスタにおける電
極５の領域内に配置されており、前記基準電流電界効果トランジスタは、出力段
トランジスタ１２と共通のチップ平面６，８に設けられていることを特徴として
いる。
力電流ドリフト補償回路および場合によっては、出力段トランジスタを制御する
コンポーネントを有する増幅器回路において、零入力電流ドリフト補償回路は、
ゲート電極２２をもつ少なくとも１つの基準電流電界効果トランジスタ２３を有
しており、少なくとも１つのゲート電極２２は、出力段トランジスタにおける電
極５の領域内に配置されており、前記基準電流電界効果トランジスタは、出力段
トランジスタ１２と共通のチップ平面６，８に設けられていることを特徴として
いる。
【０００８】 本発明による基準電流トランジスタは、零入力電流に作用する出力段トランジ
スタに対する電気的および物理的な外部の影響をできるかぎり良好に同じように
受けるように構成されている。その際、基準電流トランジスタが出力段トランジ
スタと同じ電位におかれているとよい。
スタに対する電気的および物理的な外部の影響をできるかぎり良好に同じように
受けるように構成されている。その際、基準電流トランジスタが出力段トランジ
スタと同じ電位におかれているとよい。
【０００９】 有利には本発明による増幅器回路は、−３０゜Ｃ〜８０゜Ｃの温度範囲内で１
０〜５００ｍＡの領域にある零入力電流をもつ。
０〜５００ｍＡの領域にある零入力電流をもつ。
【００１０】 ゲート電極２２は有利には、出力段トランジスタの最も近い電極５から１００
μｍよりも短い間隔をおいて配置されている。殊に有利には、ゲート電極２２は
５０μｍよりも短い間隔で配置されている。
μｍよりも短い間隔をおいて配置されている。殊に有利には、ゲート電極２２は
５０μｍよりも短い間隔で配置されている。
【００１１】 基準電流トランジスタ２３として、有利には出力段トランジスタ１２の構造と
十分に一致するトランジスタが使用される。たとえばこれらのトランジスタはと
もに、ＧａＡｓ−ＭＥＳＦＥＴ技術によって製造されたものである。殊に好適で
あるのは、回路の製造にあたり出力段トランジスタにおけるドーピング領域の一
部分を基準電流トランジスタのためにいっしょに使うことである。つまり、基準
電流トランジスタを形成するために、出力段トランジスタのために設けられてい
る１つまたは複数のドーピング領域が使用される。
十分に一致するトランジスタが使用される。たとえばこれらのトランジスタはと
もに、ＧａＡｓ−ＭＥＳＦＥＴ技術によって製造されたものである。殊に好適で
あるのは、回路の製造にあたり出力段トランジスタにおけるドーピング領域の一
部分を基準電流トランジスタのためにいっしょに使うことである。つまり、基準
電流トランジスタを形成するために、出力段トランジスタのために設けられてい
る１つまたは複数のドーピング領域が使用される。
【００１２】 有利には、出力段トランジスタの入力信号を調整するために、基準電流トラン
ジスタの電流が利用される。
ジスタの電流が利用される。
【００１３】 １つの有利な実施形態によれば零入力電流ドリフト補償回路は、出力段トラン
ジスタ１２が設けられているチップ６，８上には配置されていない。
ジスタ１２が設けられているチップ６，８上には配置されていない。
【００１４】 有利には、零入力電流補償回路は十分に一定の基準電圧１３および抵抗１４を
用いて、基準電流トランジスタの電流に比例する電圧２０を形成する。そしてこ
の電圧は、出力段トランジスタの入力信号の調整に使われる。
用いて、基準電流トランジスタの電流に比例する電圧２０を形成する。そしてこ
の電圧は、出力段トランジスタの入力信号の調整に使われる。
【００１５】 出力段トランジスタの入力信号を調整するために、零入力電流ドリフト補償回
路は有利には少なくとも１つのトランジスタ１９を有している。このトランジス
タは格別有利にはバイポーラトランジスタであり、たとえばバイポーラ技術によ
るＰＮＰトランジスタである。
路は有利には少なくとも１つのトランジスタ１９を有している。このトランジス
タは格別有利にはバイポーラトランジスタであり、たとえばバイポーラ技術によ
るＰＮＰトランジスタである。
【００１６】 さらに零入力電流ドリフト補償回路は好適には、この補償回路に生じる温度ド
リフトを付加的に補償する回路１７，１８も有している。
リフトを付加的に補償する回路１７，１８も有している。
【００１７】 さらに本発明は、たとえば移動電話機など移動無線装置における電力増幅器と
して本発明による増幅器回路を使用することにも関する。
して本発明による増幅器回路を使用することにも関する。
【００１８】 図１には、本発明による増幅器回路の高周波部分が示されている。有利にはＭ
ＭＩＣ技術によるチップであるチップ６上には、出力段トランジスタ５における
フィンガ状のドーピング領域が設けられている。出力段トランジスタは有利には
、たとえばＧａＡｓ−ＭＥＳＦＥＴなどのＨＦ−ＦＥＴである。
ＭＩＣ技術によるチップであるチップ６上には、出力段トランジスタ５における
フィンガ状のドーピング領域が設けられている。出力段トランジスタは有利には
、たとえばＧａＡｓ−ＭＥＳＦＥＴなどのＨＦ−ＦＥＴである。
【００１９】 さらにチップ６上には、Ｖneg １、ゲート２およびドレイン３のためのボンデ
ィングパッドが配置されている。 Ｖneg １は、抵抗を介してコンデンサおよび
基準電流トランジスタのゲート２２と接続されている。ボンディングパッド２は
、別の抵抗を介して基準電流トランジスタのゲート２２と接続されている。さら
に抵抗を介して、出力段トランジスタ５のゲートへの接続線が設けられている。
ボンディングパッド３は、基準電流トランジスタのドレインフィンガ４と接続さ
れている。回路点７には、別のゲートへの接続点が設けられている。基準電流ト
ランジスタは、カレントミラーとして個々の増幅器段と結線されている。
ィングパッドが配置されている。 Ｖneg １は、抵抗を介してコンデンサおよび
基準電流トランジスタのゲート２２と接続されている。ボンディングパッド２は
、別の抵抗を介して基準電流トランジスタのゲート２２と接続されている。さら
に抵抗を介して、出力段トランジスタ５のゲートへの接続線が設けられている。
ボンディングパッド３は、基準電流トランジスタのドレインフィンガ４と接続さ
れている。回路点７には、別のゲートへの接続点が設けられている。基準電流ト
ランジスタは、カレントミラーとして個々の増幅器段と結線されている。
【００２０】 図２による回路の場合、ライン２４によって領域８（チップ）と領域９（外部
回路領域）９の回路技術的分離が規定されている。回路点１０は図１における端
子のゲート２に対応し、回路点１１は図１における端子のドレイン３に対応する
。Ｖref １３には、有利には安定化されていてたとえば約＋３Ｖ付近にある電圧
が加えられる。変動は好適には＋−５％よりも少ない。回路点Ｖcon １５におけ
る電位は０〜２Ｖの範囲内にある。回路点Ｖneg １６には約−４Ｖの電圧が加わ
る。抵抗Ｒref １４は、トランジスタ１９のエミッタ２０および基準電流トラン
ジスタ２３（ドレイン）が接続されている。Ｒref １４には、たとえば＋１Ｖの
電圧が加わる。この場合、回路点２０における電圧は＋２Ｖになり、ベース２１
においては＋１．３Ｖになる。
回路領域）９の回路技術的分離が規定されている。回路点１０は図１における端
子のゲート２に対応し、回路点１１は図１における端子のドレイン３に対応する
。Ｖref １３には、有利には安定化されていてたとえば約＋３Ｖ付近にある電圧
が加えられる。変動は好適には＋−５％よりも少ない。回路点Ｖcon １５におけ
る電位は０〜２Ｖの範囲内にある。回路点Ｖneg １６には約−４Ｖの電圧が加わ
る。抵抗Ｒref １４は、トランジスタ１９のエミッタ２０および基準電流トラン
ジスタ２３（ドレイン）が接続されている。Ｒref １４には、たとえば＋１Ｖの
電圧が加わる。この場合、回路点２０における電圧は＋２Ｖになり、ベース２１
においては＋１．３Ｖになる。
【００２１】 調整用のコンポーネント１９としてたとえば、バイポーラ技術によるＰＮＰダ
ブルトランジスタを用いることができる。コンポーネント１７，１８を用いるこ
とにより、有利には調整用のコンポーネント１９の温度補償を行うことができる
。この場合、Ｖref １３は抵抗１７を介してダイオード１８と接続されている。
ダイオード１８から、ベース２１への接続線および抵抗を介してＶcon １５への
接続線が設けられている。
ブルトランジスタを用いることができる。コンポーネント１７，１８を用いるこ
とにより、有利には調整用のコンポーネント１９の温度補償を行うことができる
。この場合、Ｖref １３は抵抗１７を介してダイオード１８と接続されている。
ダイオード１８から、ベース２１への接続線および抵抗を介してＶcon １５への
接続線が設けられている。
【００２２】 本発明による補償回路によれば、広い温度範囲にわたり一定の零入力電流のコ
ントロールが可能となる。出力段トランジスタ領域における目下の物理的条件は
、基準電流トランジスタと出力段トランジスタを空間的および形状的に十分に一
致させることで、時間遅延なくきわめて精確に同じように現れる。この回路によ
れば、基準電流トランジスタが出力段トランジスタと同じ電位におかれる、とい
う利点が得られる。
ントロールが可能となる。出力段トランジスタ領域における目下の物理的条件は
、基準電流トランジスタと出力段トランジスタを空間的および形状的に十分に一
致させることで、時間遅延なくきわめて精確に同じように現れる。この回路によ
れば、基準電流トランジスタが出力段トランジスタと同じ電位におかれる、とい
う利点が得られる。
【００２３】 しかも本発明による増幅器回路が周知の増幅器回路に比べて有利であるのは、
熱的に活性的な出力段トランジスタに対する基準電流トランジスタの最適な熱結
合が得られることによる。これに加えて、ダイナミックな動作における利点も達
成される。
熱的に活性的な出力段トランジスタに対する基準電流トランジスタの最適な熱結
合が得られることによる。これに加えて、ダイナミックな動作における利点も達
成される。
【００２４】 本発明による増幅器回路によれば、機器固有の所定の限界値範囲内になるよう
零入力電流を調整するために、手間をかけて較正しなくてよい。このことで、ウ
ェハ製造における歩留まりが上昇する。
零入力電流を調整するために、手間をかけて較正しなくてよい。このことで、ウ
ェハ製造における歩留まりが上昇する。
【００２５】 本発明による増幅器回路の別の利点は、必要とされる負の補助電圧の絶対値が
低減されることである。
低減されることである。
【００２６】 さらにＩD とＶcon の直線的な関係により、電流調整をいっそう簡単に行うこ
とができる。
とができる。
【００２７】 かなり大きい許容範囲にあるオンチップ抵抗を使用すれば殊に、本発明による
増幅器回路によって利点が得られる。とはいえ、オンチップ抵抗は本発明による
増幅器回路において、調整量に対しは実質的にいかなる作用も及ぼさない。
増幅器回路によって利点が得られる。とはいえ、オンチップ抵抗は本発明による
増幅器回路において、調整量に対しは実質的にいかなる作用も及ぼさない。
【００２８】 これに加えて本発明による増幅器回路の製造中、製造に必要とされる時間の消
費を抑えることができる。それというのも、製造に必要とされる露光マスクの１
つの選択を省略できるからである。
費を抑えることができる。それというのも、製造に必要とされる露光マスクの１
つの選択を省略できるからである。
【図１】 チップ６，８上の本発明による回路の実例を示す図である。
【図２】 図１に示したチップ６，８上の回路部分と補償回路９を備えた本発明による回
路を示す図である。
路を示す図である。
【図３】 従来技術による定電流源に基づく零入力電流整合回路を示す図である。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J090 AA01 AA21 AA41 AA58 CA02 CA12 CA13 CA82 CN02 FA07 FA10 FN01 FN06 FN14 HA11 HA18 HA19 HA24 HA25 HA29 HA43 HN20 HN21 KA11 KA12 KA48 MA19 MA23 QA03 SA14 TA01 5J091 AA01 AA21 AA41 AA58 CA02 CA12 CA13 CA82 FA07 FA10 HA11 HA18 HA19 HA24 HA25 HA29 HA43 KA11 KA12 KA48 MA19 MA23 QA03 SA14 TA01
Claims (8)
- 【請求項１】 少なくとも１つの出力段トランジスタ（１２）、零入力電流
ドリフト補償回路および場合によっては、出力段トランジスタを制御するコンポ
ーネントを有する増幅器回路において、 零入力電流ドリフト補償回路は、ゲート電極（２２）をもつ少なくとも１つの
基準電流電界効果トランジスタ（２３）を有しており、 少なくとも１つのゲート電極（２２）は、出力段トランジスタにおける電極（
５）の領域内に配置されており、 前記基準電流電界効果トランジスタは、出力段トランジスタ（１２）と共通の
チップ平面（６，８）に設けられており、 前記ゲート電極（２２）は、出力段トランジスタの最も近い電極（５）から１
００μｍよりも短い間隔で配置されていることを特徴とする、 増幅器回路。 - 【請求項２】 基準電流トランジスタ（２３）の構造は出力段トランジスタ
（１２）の構造に対応する、請求項１記載の増幅器回路。 - 【請求項３】 出力段トランジスタの入力信号を調整するために基準電流ト
ランジスタの電流が使用される、請求項１または２記載の増幅器回路。 - 【請求項４】 前記零入力電流ドリフト補償回路は、出力段トランジスタ（
１２）の設けられているチップ（６，８）上には配置されていない、請求項１〜
３のいずれか１項記載の増幅器回路。 - 【請求項５】 前記零入力電流ドリフト補償回路は一定の基準電圧（１３）
と抵抗（１４）を用いて、基準電流トランジスタの電流に比例する電圧（２０）
を形成し、該電圧は出力段トランジスタの入力信号の調整に使用される、請求項
１〜４のいずれか１項記載の増幅器回路。 - 【請求項６】 前記零入力電流ドリフト補償回路は、出力段トランジスタの
入力信号を調整するためバイポーラ技術による少なくとも１つのトランジスタ（
１９）を有する、請求項１〜５のいずれか１項記載の増幅器回路。 - 【請求項７】 前記零入力電流ドリフト補償回路は、該補償回路に生じる温
度ドリフトも補償する付加的な回路（１７，１８）を有する、請求項１〜６のい
ずれか１項記載の増幅器回路。 - 【請求項８】 移動無線装置における請求項１による増幅器回路の使用。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| DE19827702.4 | 1998-06-22 | ||
| DE19827702A DE19827702C2 (de) | 1998-06-22 | 1998-06-22 | Verstärkerschaltung mit aktiver Arbeitspunkteinstellung |
| PCT/DE1999/001679 WO1999067879A1 (de) | 1998-06-22 | 1999-06-08 | Aktive arbeitspunkteeinstellung für leistungsverstärker |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002519882A true JP2002519882A (ja) | 2002-07-02 |
Family
ID=7871613
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000556444A Pending JP2002519882A (ja) | 1998-06-22 | 1999-06-08 | 電力増幅器のための能動的な動作点調整装置 |
Country Status (8)
| Country | Link |
|---|---|
| US (1) | US6255910B1 (ja) |
| EP (1) | EP1004165B1 (ja) |
| JP (1) | JP2002519882A (ja) |
| KR (1) | KR20010023199A (ja) |
| CA (1) | CA2302692A1 (ja) |
| DE (2) | DE19827702C2 (ja) |
| TW (1) | TW449961B (ja) |
| WO (1) | WO1999067879A1 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007004673A1 (ja) * | 2005-07-05 | 2007-01-11 | Japan Radio Co., Ltd. | Ｆｅｔバイアス回路 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE10002371A1 (de) * | 2000-01-20 | 2001-08-09 | Infineon Technologies Ag | Verstärkerschaltung |
| FR2834088B1 (fr) * | 2001-12-20 | 2004-03-19 | St Microelectronics Sa | Procede et dispositif de polarisation d'un transistor d'un etage amplificateur radiofrequence |
| US20050128003A1 (en) * | 2002-03-19 | 2005-06-16 | Infineon Technologies Ag | Transistor assembly |
| DE10212165A1 (de) * | 2002-03-19 | 2003-10-09 | Infineon Technologies Ag | Transistoranordnung |
| GB2406728B (en) * | 2003-10-01 | 2007-06-13 | Zarlink Semiconductor Ltd | An integrated circuit device |
| GB2408401B (en) * | 2003-11-24 | 2006-05-03 | Zarlink Semiconductor Ltd | A network |
| GB2408400B (en) * | 2003-11-24 | 2006-05-03 | Zarlink Semiconductor Ltd | A circuit arrangement |
| DE102004021155B3 (de) | 2004-04-29 | 2005-12-29 | Infineon Technologies Ag | Wanderwellenverstärker |
| US7768353B2 (en) | 2008-06-13 | 2010-08-03 | Samsung Electro-Mechanics Company, Ltd. | Systems and methods for switching mode power amplifier control |
| US8884700B2 (en) * | 2013-01-17 | 2014-11-11 | Raytheon Company | Integrated circuit chip temperature sensor |
| JP5997633B2 (ja) * | 2013-03-18 | 2016-09-28 | アズビル株式会社 | 電磁流量計 |
| CN106443123A (zh) * | 2016-08-29 | 2017-02-22 | 武汉邮电科学研究院 | 用于移动通信的功率放大器静态工作点测量方法及系统 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE2705583C2 (de) * | 1977-02-10 | 1982-04-08 | Siemens AG, 1000 Berlin und 8000 München | Transistorschaltung mit einem vor thermischer Zerstörung zu schützenden Transistor |
| US5216383A (en) * | 1991-05-21 | 1993-06-01 | U.S. Philips Corporation | Controllable amplifier circuit |
| DE4128713A1 (de) | 1991-08-29 | 1993-03-04 | Daimler Benz Ag | Verfahren und anordnung zur messung der traegerfrequenzablage in einem mehrkanaluebertragungssystem |
| KR100323775B1 (ko) * | 1993-01-08 | 2002-06-20 | 이데이 노부유끼 | 모놀리식마이크로웨이브반도체집적회로및화합물반도체로이루어지는전계효과형트랜지스터의바이어스안정화회로 |
| JPH0742577U (ja) * | 1993-12-28 | 1995-08-04 | ミツミ電機株式会社 | 増幅器 |
| JPH0846446A (ja) * | 1994-07-29 | 1996-02-16 | Oki Electric Ind Co Ltd | ゲートバイアス回路 |
| GB2307155B (en) | 1995-11-02 | 1999-09-15 | British Broadcasting Corp | Synchronisation of OFDM signals |
| JP3657079B2 (ja) * | 1997-03-19 | 2005-06-08 | 富士通株式会社 | エンハンスメント型トランジスタ回路のバイアス回路を有する集積回路装置 |
| US5952886A (en) * | 1998-01-20 | 1999-09-14 | Motorola, Inc. | MMIC power amplifier with diagonal circuitry |
| US6046642A (en) * | 1998-09-08 | 2000-04-04 | Motorola, Inc. | Amplifier with active bias compensation and method for adjusting quiescent current |
-
1998
- 1998-06-22 DE DE19827702A patent/DE19827702C2/de not_active Expired - Fee Related
-
1999
- 1999-06-08 KR KR1020007001827A patent/KR20010023199A/ko not_active Application Discontinuation
- 1999-06-08 DE DE59908714T patent/DE59908714D1/de not_active Expired - Fee Related
- 1999-06-08 CA CA002302692A patent/CA2302692A1/en not_active Abandoned
- 1999-06-08 WO PCT/DE1999/001679 patent/WO1999067879A1/de not_active Application Discontinuation
- 1999-06-08 EP EP99938146A patent/EP1004165B1/de not_active Expired - Lifetime
- 1999-06-08 JP JP2000556444A patent/JP2002519882A/ja active Pending
- 1999-06-16 TW TW088110080A patent/TW449961B/zh active
-
2000
- 2000-02-22 US US09/510,642 patent/US6255910B1/en not_active Expired - Fee Related
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007004673A1 (ja) * | 2005-07-05 | 2007-01-11 | Japan Radio Co., Ltd. | Ｆｅｔバイアス回路 |
| US7671684B2 (en) | 2005-07-05 | 2010-03-02 | Japan Radio Co., Ltd. | FET bias circuit |
| US7948321B2 (en) | 2005-07-05 | 2011-05-24 | Japan Radio Co., Ltd. | FET bias circuit |
Also Published As
| Publication number | Publication date |
|---|---|
| DE59908714D1 (de) | 2004-04-08 |
| EP1004165B1 (de) | 2004-03-03 |
| KR20010023199A (ko) | 2001-03-26 |
| CA2302692A1 (en) | 1999-12-22 |
| WO1999067879A1 (de) | 1999-12-29 |
| US6255910B1 (en) | 2001-07-03 |
| DE19827702C2 (de) | 2000-06-08 |
| TW449961B (en) | 2001-08-11 |
| DE19827702A1 (de) | 1999-12-30 |
| EP1004165A1 (de) | 2000-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4964875B2 (ja) | 電子装置 | |
| US7262665B1 (en) | Active bias circuit for low-noise amplifiers | |
| JP2002519882A (ja) | 電力増幅器のための能動的な動作点調整装置 | |
| EP0942524A2 (en) | Radio frequency amplifiers | |
| TWI264175B (en) | Radio frequency power amplifier adaptive bias control circuit | |
| JP2004062374A (ja) | ボルテージ・レギュレータ | |
| JPH09260957A (ja) | 半導体増幅回路 | |
| US7728671B2 (en) | Semiconductor power device with bias circuit | |
| US7245182B2 (en) | High frequency amplifier circuit | |
| KR100830812B1 (ko) | 고주파 증폭기 회로 | |
| US6486724B2 (en) | FET bias circuit | |
| US6288596B1 (en) | Gate biasing arrangement to temperature compensate a quiescent current of a power transistor | |
| CN116526985B (zh) | 一种温度补偿电路及射频功率放大器芯片 | |
| US5012134A (en) | DC bootstrapped unity gain buffer | |
| JP3075635B2 (ja) | 温度補償型増幅器 | |
| US10622980B1 (en) | Apparatus and methods for setting and clamping a node voltage | |
| JP2013211666A (ja) | 増幅器 | |
| EP1777812B1 (en) | Fet bias circuit | |
| TW201701585A (zh) | 偏壓電路 | |
| JP3917742B2 (ja) | 温度補償機能付き増幅器 | |
| US6535059B2 (en) | Amplifier circuit | |
| US6181202B1 (en) | Differential amplifier | |
| CN112087205B (zh) | 用于mmic hemt放大器的补偿器器件 | |
| US7102443B2 (en) | Temperature-stabilized amplifier circuit | |
| EP1347570A1 (en) | Temperature-stable bias circuit for an integrated circuit field-effect transistor |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20050622 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20051216 |
|
| A601 | Written request for extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A601 Effective date: 20060313 |
|
| A602 | Written permission of extension of time |
Free format text: JAPANESE INTERMEDIATE CODE: A602 Effective date: 20060320 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20060615 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20061006 |