JP2002366057A - Display device - Google Patents

Display device

Info

Publication number
JP2002366057A
JP2002366057A JP2001175614A JP2001175614A JP2002366057A JP 2002366057 A JP2002366057 A JP 2002366057A JP 2001175614 A JP2001175614 A JP 2001175614A JP 2001175614 A JP2001175614 A JP 2001175614A JP 2002366057 A JP2002366057 A JP 2002366057A
Authority
JP
Japan
Prior art keywords
pixel
display device
semiconductor layer
arranged
display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001175614A
Other languages
Japanese (ja)
Inventor
Yoshiaki Aoki
良朗 青木
Original Assignee
Toshiba Corp
株式会社東芝
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, 株式会社東芝 filed Critical Toshiba Corp
Priority to JP2001175614A priority Critical patent/JP2002366057A/en
Publication of JP2002366057A publication Critical patent/JP2002366057A/en
Application status is Pending legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To provide a display device of which the display quality can be improved by spatially dispersing periodical display irregularity.
SOLUTION: The display device having a display area composed of a plurality of pixels arranged in a matrix is equipped with at least one TFT(thin film transistor) 121 containing a polysilicon semiconductor layer 112 in each pixel to switch the pixel. The polysilicon semiconductor layer 112 of the TFT 121 has a source region S connected to a signal line X and has a drain region D connected to a pixel electrode 151. The display area is equipped with switching elements having the position of the source region S and the drain region D different from one another.
COPYRIGHT: (C)2003,JPO

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】この発明は、表示装置に係り、特に、画素毎に少なくとも1個のスイッチング素子を備えたアクティブマトリクス型表示装置に関する。 TECHNICAL FIELD The present invention relates to a display device, particularly to an active matrix type display device comprising at least one switching element for each pixel.

【0002】 [0002]

【従来の技術】近年、スイッチング素子としてポリシリコン半導体層を有する薄膜トランジスタすなわちTFT In recent years, thin film transistors namely TFT having a polysilicon semiconductor layer as a switching element
を画素毎に備えたアクティブマトリクス型表示装置が開発されている。 Active matrix display device has been developed which includes for each pixel. このポリシリコン半導体層は、まず、C The polysilicon semiconductor layer, first, C
VD法などによりアモルファスシリコン膜を成膜し、エキシマレーザビームを照射してアニーリングした後、所定形状の島状にパターニングすることによって形成される。 The amorphous silicon film is deposited by such VD method, after annealing by irradiating excimer laser beams, it is formed by patterning into an island shape in a predetermined shape. その後、必要に応じてポリシリコン半導体層に不純物を注入するなどにより、半導体層にソース領域及びドレイン領域が形成される。 Thereafter, such as by implanting an impurity into the polysilicon semiconductor layer optionally a source region and a drain region are formed in the semiconductor layer.

【0003】しかしながら、このようなTFTは、アレイ基板の製造工程に起因して周期的な特性ムラが発生するおそれがある。 However, such a TFT has periodic characteristics unevenness due to the manufacturing process of the array substrate may occur.

【0004】例えば、エキシマレーザアニーリングによって形成されたポリシリコン半導体層は、エキシマレーザビームのスキャン方向に依存してその膜の特性が周期的に変化する。 [0004] For example, poly-silicon semiconductor layer formed by the excimer laser annealing, the characteristics of the film changes periodically depending on the scanning direction of the excimer laser beam. このため、このようなポリシリコン半導体層でTFTを形成した場合には、特に、TFTのソース→ドレインの方向が「スキャン方向に垂直または平行に配置されているか」または「スキャン方向の進行方向に沿ってまたはその逆方向に沿って配置されているか」 Therefore, in the case of forming the TFT in such a polysilicon semiconductor layer, in particular, the direction of the source → drain of the TFT is "or is arranged perpendicular or parallel to the scan direction" or "the traveling direction of the scanning direction or they are arranged or along the opposite direction along "
に依存して、TFT特性が大きく影響を受ける。 Depending on the, TFT characteristics are greatly affected.

【0005】このため、特にアクティブマトリクス型表示装置に上述した構造のTFTを適用した場合に、エキシマレーザビームのスキャン方向に沿った周期的な表示ムラが発生するおそれがある。 [0005] Therefore, particularly in the case of applying the TFT of the structure above the active matrix display device, the periodic display unevenness along the scanning direction of the excimer laser beam may occur.

【0006】 [0006]

【発明が解決しようとする課題】上述したように、従来のポリシリコン半導体層を有するTFTを画素ごとに備えたアクティブマトリクス型表示装置では、製造工程が原因となって発生するTFT特性の周期的ムラが、画面表示の際の周期的な表示ムラとなって現れるおそれがある。 [SUMMARY OF THE INVENTION] As described above, an active matrix type display device having the each pixel TFT having a conventional polysilicon semiconductor layer, periodic in TFT characteristics manufacturing process occurs caused uneven, it may appear as periodic display unevenness when the screen display.

【0007】この発明は、上述した問題点に鑑みなされたものであって、その目的は、周期的な表示ムラを空間的に分散して表示品位を向上することが可能な表示装置を提供することにある。 [0007] This invention was made in view of the above problems, and its object is to provide a display device is possible to improve the display quality of the periodic display unevenness spatially dispersed It lies in the fact.

【0008】 [0008]

【課題を解決するための手段】上記課題を解決し目的を達成するために、請求項1は、マトリクス状に配置された複数の画素を備えた表示装置において、前記画素の各々は、薄膜トランジスタからなる複数のスイッチング素子を備え、前記スイッチング素子のソース領域及びドレイン領域の向きが異なることを特徴とする。 The above-mentioned problems SUMMARY OF THE INVENTION In order to achieve the solution to the purpose, claim 1 is a display device having a plurality of pixels arranged in a matrix, each of the pixels, a thin film transistor comprising a plurality of switching elements made, the orientation of the source and drain regions of the switching element are different from each other.

【0009】請求項2は、マトリクス状に配置された複数の画素と、前記画素の各列に対応して配置される信号線と、前記画素の各行に対応して配置される走査線と、 [0009] Claim 2 includes a plurality of pixels arranged in a matrix, a signal line arranged corresponding to each column of the pixels, and scanning lines arranged corresponding to each row of the pixels,
を備えた表示装置において、前記画素の各々は、島状の半導体層と、前記半導体層にゲート絶縁膜を介して配置され対応する走査線と接続するゲート電極と、からなる薄膜トランジスタを少なくとも1つ備え、前記薄膜トランジスタの前記半導体層は、所定濃度の不純物を含み、 In the display device having the each of the pixels, and the island-shaped semiconductor layer, a gate electrode connected to the scan lines are arranged over the gate insulating film corresponding to the semiconductor layer, at least one thin film transistor of wherein the semiconductor layer of the thin film transistor includes a predetermined concentration of impurities,
対応する前記信号線に接続するソース領域と、対応する前記表示素子に接続するドレイン領域と、を有し、前記薄膜トランジスタの前記ソース領域及び前記ドレイン領域の配置位置が所定数の画素毎に異なるように配置されたことを特徴とする。 A source region connected to a corresponding said signal line has a drain region connected to the display element corresponding, the arrangement position of the source region and the drain region of the thin film transistor is different for each pixel of a predetermined number characterized in that disposed.

【0010】請求項7は、マトリクス状に配置された複数の画素からなる表示エリアを備えた表示装置において、各画素毎に少なくとも1個配置されるとともに、画素をスイッチングするスイッチング素子を備え、前記スイッチング素子は、駆動源に接続された第1接続部と、 [0010] Claim 7 is the display device having a display area comprising a plurality of pixels arranged in a matrix, while being arranged at least one for each pixel, a switching element for switching the pixel, the switching element, a first connecting portion connected to a drive source,
画素に接続された第2接続部とを備え、前記表示エリアにおいて、前記第1接続部と前記第2接続部との配置位置が前記表示エリアの列方向において互いに異なるスイッチング素子を備えたことを特徴とする。 And a second connecting portion connected to the pixel in the display area, that position of the first connecting portion and the second connecting portion is provided with a different switching element in the column direction of the display area and features.

【0011】請求項16は、複数の信号線と、前記信号線に略直交して配置される複数の走査線と、これら交点付近に配置されるスイッチング素子と、前記スイッチング素子に接続される表示素子と、からなる画素をマトリクス状に備えた表示装置であって、前記スイッチング素子は、島状の半導体層と、前記半導体層にゲート絶縁膜を介して配置され対応する走査線と接続するゲート電極と、を備えた薄膜トランジスタにより構成され、前記薄膜トランジスタの前記半導体層は、所定濃度の不純物を含み、対応する前記信号線に接続するソース領域と、対応する前記表示素子に接続するドレイン領域と、を有し、前記スイッチング素子は、前記信号線方向において、前記ソース領域及び前記ドレイン領域の配置位置が所定数毎に異なるよう [0011] Display claim 16, which is connected to a plurality of signal lines, a plurality of scanning lines arranged substantially perpendicular to the signal line, a switching element arranged near these intersections, the switching element and element, a pixel composed of a display device provided in a matrix, wherein the switching element has a gate connected with the island-like semiconductor layers are disposed through a gate insulating film on the semiconductor layer and the corresponding scan line is composed of thin film transistor comprising an electrode, wherein the semiconductor layer of the thin film transistor includes a predetermined concentration of impurities, a source region connected to a corresponding said signal line, and a drain region connected to the display element corresponding, has, the switching element is in the signal line direction, so that the position of the source region and the drain region is different for every predetermined number 配置されたことを特徴とする。 Wherein the placed.

【0012】請求項19は、マトリクス状に配置された複数の画素からなる表示エリアを備えた表示装置において、前記画素の各々は、前記画素を選択する画素スイッチング素子と、前記画素スイッチング素子に接続される駆動素子と、前記駆動素子により駆動される表示素子と、を備え、前記駆動素子は、薄膜トランジスタにより構成され、前記表示エリアにおいて前記薄膜トランジスタのソース領域及びドレイン領域の向きが異なることを特徴とする。 [0012] Claim 19 is a display device including a display area comprising a plurality of pixels arranged in a matrix, each of said pixels includes a pixel switching element that selects the pixel, connected to the pixel switching element a drive element which is provided with a display element driven by the driving element, the driving element is constituted by a thin film transistor, and wherein the orientation of the source and drain regions of the thin film transistor is different in the display area to.

【0013】 [0013]

【発明の実施の形態】以下、この発明の表示装置の一実施の形態について図面を参照して説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, will be explained with reference to the accompanying drawings, an embodiment of a display device of the present invention.

【0014】(第1の実施の形態)まず、この発明の表示装置として、アクティブマトリクス型液晶表示装置の実施例について説明する。 [0014] (First Embodiment) First, a display device of the present invention will be described for the embodiment of an active matrix type liquid crystal display device.

【0015】(実施例1)アクティブマトリクス型液晶表示装置10は、図1に示すように、アレイ基板100 [0015] (Example 1) an active matrix type liquid crystal display device 10, as shown in FIG. 1, the array substrate 100
と、このアレイ基板100に対向配置された対向基板2 When counter substrate 2 arranged opposite to the array substrate 100
00と、アレイ基板100と対向基板200との間に配置された液晶組成物300とを備えている。 00, and a liquid crystal composition 300 disposed between the array substrate 100 and the counter substrate 200. このような液晶表示装置10において、画像を表示する表示エリア102は、アレイ基板100と対向基板200とを貼り合わせる外縁シール部材106によって囲まれた領域内にマトリクス配置された複数の画素から形成されている。 In such a liquid crystal display device 10, a display area 102 for displaying an image is formed from a plurality of pixels arranged in a matrix in a region surrounded by the outer sealing member 106 of bonding the array substrate 100 and the counter substrate 200 ing. 駆動回路などが配置される周辺エリア104は、外縁シール部材106の外側で、且つ表示エリアを除く領域に形成されている。 Surrounding area 104 like the drive circuit is disposed on the outside of the outer edge seal member 106, and is and formed in a region excluding the display area.

【0016】表示エリア102において、アレイ基板1 [0016] In the display area 102, the array substrate 1
00は、図1に示すように、マトリクス状に配置されたm×n個の画素電極151、これら画素電極151の行方向に沿って形成されたm本の走査線Y、これら画素電極151の列方向に沿って形成されたn本の信号線X、 00, as shown in FIG. 1, m × n pieces of pixel electrodes 151 arranged in a matrix, scanning lines of the m formed along the row direction of the pixel electrodes 151 Y, of the pixel electrode 151 n signal lines X are formed along the column direction,
m×n個の画素電極151に対応して走査線Yおよび信号線Xの交差位置近傍にスイッチング素子として配置されたm×n個の薄膜トランジスタすなわち画素TFT1 the m × n m × disposed as a switching element corresponding to the pixel electrode 151 near intersections of the scanning lines Y and signal lines X n pieces of thin-film transistors or pixel TFT1
21を有している。 It has a 21. この画素TFT121は、nチャネル型薄膜トランジスタによって構成されている。 The pixel TFT121 is constituted by n-channel thin film transistor. この薄膜トランジスタは、ポリシリコン薄膜を活性層とする例えばトップゲート型薄膜トランジスタである。 This thin film transistor is a top gate type thin film transistor for example for a polysilicon thin film as an active layer.

【0017】また、周辺エリア104において、アレイ基板100は、走査線Yを駆動する走査線駆動回路1 Further, in the peripheral area 104, the array substrate 100, the scanning line driving circuit for driving the scanning lines Y 1
8、信号線Xを駆動する信号線駆動回路19などを有している。 8, and a like signal line drive circuit 19 for driving the signal lines X. これら走査線駆動回路18や信号線駆動回路1 These scanning line driving circuit 18 and the signal line driver circuit 1
9は、nチャネル型薄膜トランジスタ及びPチャネル型薄膜トランジスタからなる相補型の回路によって構成されている。 9 is constituted by a complementary type circuit consisting of n-channel thin film transistor and a P-channel type thin film transistor. これらの薄膜トランジスタは、ポリシリコン薄膜を活性層とする例えばトップゲート型薄膜トランジスタであって、画素TFTと同一工程で絶縁基板11に形成される。 These thin film transistor is a top gate type thin film transistor for example for a polysilicon thin film as an active layer, is formed on the insulating substrate 11 in the pixel TFT and the same process.

【0018】図1に示すように、液晶容量CLは、画素電極151、対向電極204、及びこれらの電極間に挟持された液晶組成物300によって形成される。 As shown in FIG. 1, the liquid crystal capacitance CL, a pixel electrode 151 are formed by the counter electrode 204 liquid crystal composition 300 and is sandwiched between these electrodes. また、 Also,
補助容量Csは、液晶容量CLと電気的に並列に形成される。 Auxiliary capacitance Cs is formed in the liquid crystal capacitance CL and electrically in parallel. この補助容量Csは、絶縁層を介して対向配置された一対の電極、すなわち、画素電極151と同電位の補助容量電極61と、所定の電位に設定された補助容量線52とによって形成される。 The auxiliary capacitor Cs, a pair of electrodes are oppositely arranged with an insulating layer, i.e., it is formed by the auxiliary capacitance electrode 61 having the same potential as the pixel electrode 151, the auxiliary capacitance line 52 which is set to a predetermined potential . 補助容量電極61は、ポリシリコン薄膜によって形成され、画素電極151にコンタクトしている。 Auxiliary capacitance electrode 61 is formed by a polysilicon thin film, it is put in contact with the pixel electrode 151. また、補助容量線52は、ゲート電極63と一体の走査線Yと同一材料によって形成されている。 The auxiliary capacitance line 52 are formed by the scan line Y of the same material integral with the gate electrode 63.

【0019】図2に示すように、液晶表示装置は、アレイ基板100と対向基板200との間に液晶組成物30 As shown in FIG. 2, the liquid crystal display device, a liquid crystal composition between the array substrate 100 and the counter substrate 200 30
0を挟持した反射型の液晶表示装置を構成している。 Constitute a reflection type liquid crystal display device which sandwiches 0.

【0020】液晶表示装置のアレイ基板100は、表示エリア102において、ガラス基板などの透明な絶縁性基板11上に、複数の画素毎に配置された画素電極15 The array substrate 100 of the liquid crystal display device is a display area 102, on a transparent insulating substrate 11 such as a glass substrate, a pixel electrode 15 which is disposed for each of a plurality of pixels
1、画素電極151にそれぞれ対応して形成されたスイッチング素子すなわち画素TFT121、及び複数の画素電極151全体を覆うように形成された配向膜13A 1, an alignment film 13A formed so as to the pixel electrode 151 corresponding to the switching element or pixel is formed TFT 121, and covers a plurality of the entire pixel electrode 151
などを備えている。 And and the like.

【0021】より詳細には、アレイ基板100は、絶縁性基板11上にアンダーコーティング層60を備えている。 [0021] More specifically, the array substrate 100 includes an under coating layer 60 on the insulating substrate 11. このアンダーコーティング層60は、例えばシリコン窒化膜及びシリコン酸化膜を積層することによって形成されている。 The undercoating layer 60 is formed by laminating a silicon nitride film and a silicon oxide film.

【0022】画素TFT121は、アンダーコーティング層60上に配置されたポリシリコン膜によって形成された半導体層112を有している。 The pixel TFT121 includes a semiconductor layer 112 formed by the arranged polysilicon layer on the undercoating layer 60. この半導体層112 The semiconductor layer 112
は、チャネル領域112Cの両側にそれぞれ不純物をドープすることによって形成されたドレイン領域112D A drain region 112D formed by both sides of the channel region 112C is doped with impurities
及びソース領域112Sを有している。 And it has a source region 112S. この画素TFT The pixel TFT
121は、ゲート絶縁膜62を介して半導体層112のチャネル領域112Cに対向して配置された走査線Yと一体のゲート電極63とを備えている。 121, and a gate insulating film 62 gate electrode 63 integral with the scanning line Y, which is located opposite the channel region 112C of the semiconductor layer 112 through the.

【0023】画素TFT121のソース電極88は、信号線Xと一体に形成され、ゲート絶縁膜62及び層間絶縁膜76を貫通するコンタクトホール77を介して半導体層112のソース領域112Sに電気的に接続されている。 [0023] The source electrode 88 of the pixel TFT121 is formed integrally with the signal line X, electrically connected to the source region 112S of the semiconductor layer 112 through a contact hole 77 that penetrates the gate insulating film 62 and the interlayer insulating film 76 It is. 画素TFT121のドレイン電極89は、ゲート絶縁膜62及び層間絶縁膜76を貫通するコンタクトホール78を介して半導体層112のドレイン領域112 A drain electrode of the pixel TFT 121 89, the drain region 112 of the semiconductor layer 112 through a contact hole 78 that penetrates the gate insulating film 62 and the interlayer insulating film 76
Dに電気的に接続されている。 And it is electrically connected to D.

【0024】また、アレイ基板100は、液晶容量CL Further, the array substrate 100, liquid crystal capacitance CL
と電気的に並列な補助容量CSを形成するために半導体層112にゲート絶縁膜62を介して配置された画素電極151と同電位の補助容量電極61と、所定の電位に設定された補助容量線52とを備えている。 Electrically with the pixel electrode 151 disposed through a gate insulating film 62 on the semiconductor layer 112 to form a parallel auxiliary capacitor CS and the storage capacitor electrode 61 of the same potential, the auxiliary capacitor that is set to a predetermined potential and and a line 52.

【0025】補助容量線52は、走査線Yと同一平面の層に設けられているとともに、走査線Yに対して平行に形成されている。 The auxiliary capacitance line 52, as well is provided in the layer of the scanning lines Y and coplanar, are formed in parallel to the scanning lines Y. 補助容量線52の一部は、ゲート絶縁膜62を介して補助容量電極61に対向配置されている。 Part of the auxiliary capacitance line 52 is opposed to the storage capacitor electrode 61 via the gate insulating film 62.

【0026】補助容量電極61は、画素TFT121の半導体層112と同一平面の層に同一工程で設けられた、不純物ドープされたポリシリコン膜によって形成されている。 The auxiliary capacitance electrode 61 is provided in the same step in the layer of semiconductor layer 112 and the coplanar pixel TFT 121, it is formed by impurity-doped polysilicon film. 画素TFT121のドレイン電極89から延びた接続配線90は、ゲート絶縁膜62及び層間絶縁膜76を貫通するコンタクトホール91を介して補助容量電極61に電気的に接続されている。 Pixel connection wire 90 extending from the drain electrode 89 of the TFT121 is electrically connected to the auxiliary capacitance electrode 61 via a contact hole 91 that penetrates the gate insulating film 62 and the interlayer insulating film 76.

【0027】さらに、アレイ基板100は、絶縁膜24 Furthermore, the array substrate 100, an insulating film 24
上に配置された画素電極151を備えている。 And a pixel electrode 151 disposed thereon. この画素電極151は、アルミニウム等の光反射性材料で形成され、絶縁膜24を貫通するコンタクトホール81を介して接続配線90に電気的に接続されている。 The pixel electrode 151 is formed of a light reflective material such as aluminum, and is electrically connected to the connection wiring 90 via the contact hole 81 passing through the insulating film 24. これにより、画素TFT121のドレイン電極89は、接続配線90を介して補助容量電極61及び画素電極151に電気的に接続されている。 Thus, the drain electrode 89 of the pixel TFT121 is electrically connected to the auxiliary capacitance electrode 61 and the pixel electrode 151 via a connection wire 90.

【0028】信号線X、走査線Y、及び補助容量線52 The signal lines X, scan lines Y, and the auxiliary capacitance line 52
等の配線部は、アルミニウムや、モリブデン−タングステンなどの遮光性を有する低抵抗材料によって形成されている。 Wiring portions etc., aluminum or molybdenum - is formed by a low resistance material having a light shielding property, such as tungsten. この実施の形態では、走査線Y及び補助容量線52は、モリブデン−タングステンによって形成され、 In this embodiment, the scanning lines Y and auxiliary capacitance line 52, molybdenum - formed by tungsten,
信号線Xは、主にアルミニウムによって形成されている。 Signal line X is formed mainly of aluminum.

【0029】アレイ基板100の液晶組成物300との対向面には、液晶組成物300に含まれる液晶分子を所定方向に配向する配向膜13Aが配置されている。 [0029] surface facing the liquid crystal composition 300 of the array substrate 100, an alignment film 13A to orient the liquid crystal molecules contained in the liquid crystal composition 300 in a predetermined direction is disposed.

【0030】対向基板200は、ガラス基板などの透明な絶縁性基板21上に形成されたカラーフィルタ層2 The counter substrate 200, a color filter layer 2 formed on a transparent insulating substrate 21 such as a glass substrate
4、対向電極204、およびこの対向電極204を覆う配向膜13Bを有している。 4, has the counter electrode 204, and an alignment film 13B which covers the counter electrode 204.

【0031】カラーフィルタ層24は、赤(R)、緑(G)、青(B)にそれぞれ着色された着色樹脂層によって形成されている。 [0031] The color filter layer 24 includes red (R), is formed by green (G), and colored resin layers which are colored in blue (B). 対向電極204は、ITO(インジウム・ティン・オキサイド)等の光透過性導電部材によって形成され、アレイ基板100側の画素電極151 Counter electrode 204, ITO is formed of a light-transmissive electrically conductive material (indium tin oxide) or the like, of the array substrate 100 side pixel electrode 151
に対向して全面に配置される。 It is disposed on the entire surface opposite to the. 配向膜13Bは、液晶組成物300に含まれる液晶分子を所定方向に対して例えば90度の角度だけずれた方向に配向する。 Alignment film 13B are oriented liquid crystal molecules contained in the liquid crystal composition 300 is shifted by the direction angle of, for example, 90 degrees with respect to the predetermined direction. 対向基板2 A counter substrate 2
00の外表面には、偏光板PL2が設けられている。 On the outer surface of the 00, a polarizing plate PL2 is provided.

【0032】次に、上述した液晶表示装置の製造方法について説明する。 [0032] Next, a method for manufacturing a liquid crystal display device described above.

【0033】アレイ基板100の製造工程では、まず、 [0033] In the manufacturing process of the array substrate 100, first,
厚さ0.7mmのガラスなどの絶縁性基板11上に、C On the insulating substrate 11 such as glass having a thickness of 0.7 mm, C
VD法により、シリコン窒化膜及びシリコン酸化膜を続けて成膜し、2層構造のアンダーコーティング層60を形成する。 The VD method, deposited in succession a silicon nitride film and a silicon oxide film, to form an under coating layer 60 having a two-layer structure. 続いて、アンダーコーティング層60上に、 Then, on the under coating layer 60,
CVD法などにより、アモルファスシリコン膜を成膜する。 By a CVD method, forming an amorphous silicon film. そして、このアモルファスシリコン膜にエキシマレーザビームを照射し、アニーリングすることにより多結晶化する。 Then, the amorphous silicon film is irradiated with excimer laser beams, polycrystallized by annealing. その後に、多結晶化されたシリコン膜すなわちポリシリコン膜をフォトリソグラフィ工程によりパターニングして、TFT121の半導体層112を形成するとともに、補助容量電極61を形成する。 Thereafter, the polycrystalline silicon film i.e. polysilicon film is patterned by a photolithography process, thereby forming a semiconductor layer 112 of the TFT 121, forming an auxiliary capacitance electrode 61.

【0034】続いて、CVD法により、全面にシリコン酸化膜を成膜して、ゲート絶縁膜62を形成する。 [0034] Then, by CVD, and a silicon oxide film is formed on the entire surface of the gate insulating film 62. 続いて、スパッタリング法により、ゲート絶縁膜62上の全面にタンタル(Ta)、クロム(Cr)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、 Then, by sputtering, the entire surface of tantalum on the gate insulating film 62 (Ta), chromium (Cr), aluminum (Al), molybdenum (Mo), tungsten (W),
銅(Cu)などの単体、または、これらの積層膜、あるいは、これらの合金膜(この実施の形態では、Mo−W Alone such as copper (Cu), or a laminated film thereof or alloys of these membranes (in this embodiment, Mo-W
合金膜)を成膜し、フォトリソグラフィ工程により所定の形状にパターニングする。 An alloy film) is deposited and patterned by a photolithography process into a predetermined shape. これにより、走査線Y、補助容量線52、及び、走査線Yと一体のゲート電極63 Thus, the scanning lines Y, the auxiliary capacitance line 52, and the gate of the scanning lines Y and the integral electrode 63
などの各種配線を形成する。 To form various wiring, such as.

【0035】続いて、ゲート電極63をマスクとして、 [0035] Subsequently, the gate electrode 63 as a mask,
イオン注入法やイオンドーピング法により半導体膜11 The semiconductor film 11 by an ion implantation method or an ion doping method
2に不純物を注入する。 Impurities are implanted into the 2. これにより、TFT121のドレイン領域112D及びソース領域112Sを形成する。 This forms a drain region 112D and the source regions 112S of the TFT 121. そして、基板全体をアニールすることにより不純物を活性化する。 Then, to activate the impurity by annealing the entire substrate.

【0036】続いて、CVD法により、全面に酸化シリコン膜を成膜し、2層構造の層間絶縁膜76を形成する。 [0036] Then, by CVD, is deposited on the entire surface a silicon oxide film, an interlayer insulating film 76 having a two-layer structure.

【0037】続いて、フォトリソグラフィ工程により、 [0037] Subsequently, by a photolithography process,
ゲート絶縁膜62及び層間絶縁膜76を貫通してTFT TFT through a gate insulating film 62 and the interlayer insulating film 76
121のソース領域112Sに至るコンタクトホール7 Contact hole 7 reaching the 121 source regions 112S of
7及びドレイン領域112Dに至るコンタクトホール7 Contact hole 7 reaching the 7 and the drain region 112D
8と、補助容量電極61に至るコンタクトホール91 8, a contact hole 91 reaching the auxiliary capacitance electrode 61
と、を形成する。 And, to form.

【0038】続いて、スパッタリング法により、層間絶縁膜76上の全面に、Ta,Cr,Al,Mo,W,C [0038] Then, by sputtering, on the entire surface of the interlayer insulating film 76, Ta, Cr, Al, Mo, W, C
uなどの単体、または、これらの積層膜、あるいは、これらの合金膜(この実施の形態では、Mo−Alの積層膜)を成膜し、フォトリソグラフィ工程により所定の形状にパターニングする。 Alone, such as u, or these multilayer films or, (in this embodiment, a laminated film of Mo-Al) alloys film is formed and patterned by a photolithography process into a predetermined shape. これにより、信号線Xを形成するとともに、信号線Xと一体にTFT121のソース電極88を形成する。 Thus, to form the signal line X, together with the signal line X to form the source electrode 88 of the TFT 121. また、同時に、TFT121のドレイン電極89、及び、ドレイン電極89から延びた接続配線90を形成する。 At the same time, the drain electrode 89 of the TFT 121, and to form a connection wiring 90 extended from the drain electrode 89.

【0039】続いて、CVD法などにより、シリコン窒化膜及びシリコン酸化膜の少なくとも一方を成膜し、絶縁層24を形成する。 [0039] Subsequently, by a CVD method, it is formed at least one of a silicon nitride film and a silicon oxide film, an insulating layer 24. この絶縁層24の形成工程では、 The step of forming the insulating layer 24,
接続配線90と画素電極151とをコンタクトするスルーホール81も同時に形成する。 Through holes 81 to contact the connection wiring 90 and the pixel electrode 151 is simultaneously formed. また、この実施の形態のように、反射型の表示装置の場合には、絶縁層上に表面が凹凸状のアクリル樹脂を配置し、後の工程で形成される画素電極を凹凸状にしても良い。 Moreover, as in this embodiment, in the case of a reflective display device, the surface on the insulating layer is arranged an uneven acrylic resin, even if the pixel electrode to be formed in a later step in an uneven shape good. 続いて、スパッタリング法により、絶縁層24上にアルミニウムを成膜し、所定の画素パターンにパターニングすることにより、TFT121にコンタクトした画素電極151を形成する。 Then, by sputtering, the aluminum is deposited on the insulating layer 24, by patterning a predetermined pixel pattern to form a pixel electrode 151 in contact with the TFT 121.

【0040】続いて、基板全面に、ポリイミドなどの配向膜材料を500オングストロームの膜厚で塗布し、焼成した後、ラビング処理を行い、配向膜13Aを形成する。 [0040] Subsequently, the entire surface of the substrate, an alignment film material such as polyimide is applied in a thickness of 500 Å, after calcination, carried out a rubbing treatment to form an alignment film 13A.

【0041】これにより、アレイ基板100が製造される。 [0041] Thus, the array substrate 100 is manufactured.

【0042】一方、対向基板200の製造工程では、まず、厚さ0.7mmのガラスなどの光透過性絶縁基板2 On the other hand, in the manufacturing process of the counter substrate 200, firstly, such as glass having a thickness of 0.7mm light transmitting insulating substrate 2
1上に、スピンナーにより、赤色の顔料を分散させた紫外線硬化性アクリル樹脂レジストを基板全面に塗布する。 On 1, spinner by, applying the ultraviolet-curing acrylic resin resist dispersed red pigment on the entire surface of the substrate. そして、赤色画素に対応した部分に光が照射されるようなフォトマスクを介して露光する。 Then, exposed through a photomask so that the light in the portion corresponding to the red pixel is illuminated. そして、このレジスト膜を所定の現像液によって現像し、さらに水洗後、焼成する。 Then, by developing the resist film by a predetermined developer, after further washing with water, calcined. そして、赤色のカラーフィルタ層24 Then, the red color filter layer 24
(R)を形成する。 To form the (R).

【0043】続いて、同様の工程を繰り返すことにより、緑色のカラーフィルタ層24(G)、青色のカラーフィルタ層24(B)を形成する。 [0043] Subsequently, by repeating the same process, the green color filter layer 24 (G), to form a blue color filter layer 24 (B). これにより、約3μ As a result, about 3μ
mの膜厚を有するカラーフィルタ層24(R、G、B) The color filter layer 24 having a thickness of m (R, G, B)
が形成される。 There is formed.

【0044】続いて、スパッタリング法により、カラーフィルタ層24(R、G、B)上に、ITOを約100 [0044] Then, by a sputtering method, a color filter layer 24 (R, G, B) on, about the ITO 100
nmの厚さに成膜し、対向電極204を形成する。 It was deposited to a thickness of nm, to form a counter electrode 204. そして、対向電極204を覆って光透過性絶縁基板21の全面にポリイミドなどの配向膜材料を塗布し、焼成した後、配向処理を施すことにより、配向膜13Bを形成する。 Then, an alignment film material such as polyimide is coated on the entire surface of the light transmitting insulating substrate 21 to cover the counter electrode 204, after firing, by performing an alignment treatment to form an alignment film 13B.

【0045】これにより、対向基板200が製造される。 [0045] Thus, the counter substrate 200 is manufactured.

【0046】液晶表示装置の製造工程では、外縁シール部材106を液晶注入口を残して液晶収容空間を囲むようアレイ基板100の外縁に沿って塗布し、アレイ基板100の外縁と対向基板200の外縁とを接着する。 [0046] In the manufacturing process of the liquid crystal display device, the outer edge of the outer sealing member 106, leaving the liquid crystal injection port was applied along the outer edge of the array substrate 100 so as to surround the liquid crystal accommodating space, the outer edge and the counter substrate 200 of the array substrate 100 bonding the door. 外縁シール部材106は、例えば熱硬化型エポキシ系接着剤である。 Outer sealing member 106 is, for example, a thermosetting epoxy adhesive.

【0047】続いて、液晶組成物300を真空状態で液晶注入口から液晶収容空間に注入し、さらに液晶注入口を熱硬化型エポキシ系接着剤である注入口シール部材により封止する。 [0047] Then, the liquid crystal composition 300 is injected from the liquid crystal injection port on the liquid crystal accommodating space in a vacuum state, further liquid crystal inlet is sealed with inlet sealing members is a heat-curable epoxy adhesive. 液晶組成物300は、例えばカイラル材が添加されたネマティック液晶で構成される。 The liquid crystal composition 300 includes, for example, a nematic liquid crystal chiral material is added.

【0048】以上のような製造方法によって液晶表示装置が製造される。 The liquid crystal display device is manufactured [0048] by the above manufacturing method.

【0049】図3は、表示エリアの一部を示すアレイ基板の略平面図であり、図4は、図3の各画素TFTのソース領域とドレイン領域との位置を示す図である。 [0049] Figure 3 is a schematic plan view of an array substrate of a portion of the display area, FIG. 4 is a diagram showing the positions of the source region and the drain region of each pixel TFT of FIG.

【0050】ところで、この実施例1においては、反射型液晶表示装置において、図3に示すように、画素TF [0050] Incidentally, in this embodiment 1, the reflection type liquid crystal display device, as shown in FIG. 3, pixel TF
T121の半導体層112における駆動源(信号線駆動回路)に接続されたソース領域S(第1接続部)と画素(画素電極151)に接続されたドレイン領域D(第2 Driving source in the semiconductor layer 112 of the T121 (signal line drive circuit) connected to the source region S is connected to the (first connecting portion) and the pixel (pixel electrode 151) a drain region D (second
接続部)との配置位置が表示エリア102の画素毎に互いに異なるように設定されている。 Position of the connection portion) are set to be different from each other for each pixel in the display area 102.

【0051】すなわち、図3及び図4に示すように、T [0051] That is, as shown in FIG. 3 and FIG. 4, T
FT121の半導体層112は、走査線Yと略平行に行方向に沿って延びて形成されている。 The semiconductor layer 112 of FT121, the scanning line Y substantially is formed to extend parallel to the row direction. 画素P1においては、半導体層112の信号線Xに近い側にソース領域S In the pixel P1, the source region S on a side closer to the signal line X of the semiconductor layer 112
を形成し、信号線Xから離れる側にドレイン領域Dを形成している。 To form a to form a drain region D on the side away from the signal line X. この画素P1の行方向に隣接する画素P2 Pixel P2 adjacent to the row direction of the pixel P1
においては、半導体層112の信号線Xから離れる側にソース領域Sを形成し、信号線Xに近い側にドレイン領域Dを形成している。 In forms a source region S on the side away from the signal line X of the semiconductor layer 112, to form a drain region D on the side closer to the signal line X. この画素P2の行方向に隣接する画素P3においては、半導体層112の信号線Xに近い側にソース領域Sを形成し、信号線Xから離れる側にドレイン領域Dを形成している。 In the pixel P3 adjacent to each other in the row direction of the pixel P2 forms a source region S on a side closer to the signal line X of the semiconductor layer 112, to form a drain region D on the side away from the signal line X.

【0052】また、図5に示すように、画素P1の列方向に隣接する画素についても同様に、半導体層112の信号線Xから離れる側にソース領域Sを形成し、信号線Xに近い側にドレイン領域Dを形成してもよい。 [0052] Further, as shown in FIG. 5, the same applies to pixels adjacent in the column direction of the pixels P1, to form a source region S on the side away from the signal line X of the semiconductor layer 112, closer to the signal line X side it may be formed drain region D on.

【0053】このように、画素をスイッチングするスイッチング素子として、ポリシリコン膜によって形成された半導体層を含むTFTを備えた液晶表示装置では、表示エリアの互いに隣接する画素において、各画素に配置されたTFTは、ドレイン領域とソース領域との配置位置が互いに異なるよう、ここでは逆向きとなるように設定されている。 [0053] Thus, as a switching element for switching the pixel, the liquid crystal display device including a TFT including a semiconductor layer formed by the polysilicon film, in adjacent pixels in the display area, placed in each pixel TFT, like the location of the drain region and the source region are different from each other, here is set to be reversed. これにより、ポリシリコン半導体層を形成する際のエキシマレーザアニーリングに起因する周期的なTFTの特性ムラを分散させることが可能となる。 Thereby, it becomes possible to disperse the characteristic unevenness periodic TFT caused by excimer laser annealing for forming the polysilicon semiconductor layer.

【0054】すなわち、表示エリアにおいて、TFTのソース→ドレインの方向を画素毎に交互に切り換えることで、周期的な表示ムラが視認されることを防止でき、 [0054] That is, in the display area, by switching the direction of the source → drain of the TFT alternately every pixel, it is possible to prevent the periodic display unevenness is visually recognized,
表示品位を向上することが可能となる。 It is possible to improve the display quality.

【0055】また、上述した実施例1では、1画素毎にTFTのソース→ドレインの向きを変えたが、これに限定されず、所定数の画素毎に設定してもよく、例えば、 [0055] In Example 1 described above, but changes the direction of the source → drain of the TFT for each pixel, without being limited thereto, may be set for each predetermined number of pixels, for example,
R、G、Bの3画素を1セットとして、各セットごとにソース→ドレインの向きを変えても良い。 R, G, as a set of three pixels of B, may change the orientation of the source → drain for each set.

【0056】なお、上述した実施例1では、反射型液晶表示装置に適用した例について説明したが、上述した実施例1のパターンを透過型液晶表示装置に適用することも可能である。 [0056] In the first embodiment described above, description has been made of an example of applying a reflection type liquid crystal display device, it is also possible to apply the pattern of Example 1 described above to the transmission type liquid crystal display device. 実施例1のパターンを透過型表示装置に適用する場合には、最も開口率が大きな画素にダミーの遮光性配線を設け、すべての画素の開口率を揃えることが望ましい。 When applying the pattern of Example 1 on the transmissive display device, most aperture ratio dummy light-shielding wiring large pixel provided, it is desirable to align the aperture ratio of all the pixels.

【0057】また、上述した実施例1では、この発明を表示エリアの画素TFTに適用したが、駆動回路に適用することも可能である。 [0057] In Example 1 described above, although the present invention has been applied to the pixel TFT in the display area, it is also possible to apply to the drive circuit.

【0058】(実施例2)アクティブマトリクス型液晶表示装置10は、透過型液晶表示装置であり、図6に示すように、アレイ基板100と、このアレイ基板100 [0058] (Example 2) active matrix liquid crystal display device 10 is a transmissive liquid crystal display device, as shown in FIG. 6, an array substrate 100, the array substrate 100
に対向配置された対向基板200と、アレイ基板100 A counter substrate 200 disposed opposite to the array substrate 100
と対向基板200との間に配置された液晶組成物300 The liquid crystal composition disposed between the counter substrate 200 and 300
とを備えている。 It is equipped with a door.

【0059】液晶表示装置のアレイ基板100は、表示エリア102において、ガラス基板などの透明な絶縁性基板11上に、複数の画素毎に配置された画素電極15 [0059] The array substrate 100 of the liquid crystal display device is a display area 102, on a transparent insulating substrate 11 such as a glass substrate, a pixel electrode 15 which is disposed for each of a plurality of pixels
1、画素電極151にそれぞれ対応して形成されたスイッチング素子すなわち画素TFT121、画素毎に赤(R)、緑(G)、青(B)に着色されたカラーフィルタ層24、及び複数の画素電極151全体を覆うように形成された配向膜13Aなどを備えている。 1, the switching elements or pixels TFT121 formed corresponding to the pixel electrode 151, the red for each pixel (R), green (G), and the color filter layer 24 is colored in blue (B), and a plurality of pixel electrodes 151 and a like alignment film 13A formed so as to cover the entire.

【0060】より詳細には、アレイ基板100は、絶縁性基板11上にアンダーコーティング層60を備えている。 [0060] More specifically, the array substrate 100 includes an under coating layer 60 on the insulating substrate 11. このアンダーコーティング層60は、例えばシリコン窒化膜及びシリコン酸化膜を積層することによって形成されている。 The undercoating layer 60 is formed by laminating a silicon nitride film and a silicon oxide film.

【0061】画素TFT121は、アンダーコーティング層60上に配置されたポリシリコン膜によって形成された半導体層112を有している。 [0061] pixel TFT121 includes a semiconductor layer 112 formed by the arranged polysilicon layer on the undercoating layer 60. この半導体層112 The semiconductor layer 112
は、チャネル領域112Cの両側にそれぞれ不純物をドープすることによって形成されたドレイン領域112D A drain region 112D formed by both sides of the channel region 112C is doped with impurities
及びソース領域112Sを有している。 And it has a source region 112S. この画素TFT The pixel TFT
121は、ゲート絶縁膜62を介して半導体層112のチャネル層112Cに対向して配置された走査線Yと一体のゲート電極63とを備えている。 121, and a gate insulating film 62 a gate electrode 63 integral with the scanning line Y, which is disposed opposite to the channel layer 112C of the semiconductor layer 112 through.

【0062】画素TFT121のソース電極88は、信号線Xと一体に形成され、ゲート絶縁膜62及び層間絶縁膜76を貫通するコンタクトホール77を介して半導体層112のソース領域112Sに電気的に接続されている。 [0062] The source electrode 88 of the pixel TFT121 is formed integrally with the signal line X, electrically connected to the source region 112S of the semiconductor layer 112 through a contact hole 77 that penetrates the gate insulating film 62 and the interlayer insulating film 76 It is. 画素TFT121のドレイン電極89は、ゲート絶縁膜62及び層間絶縁膜76を貫通するコンタクトホール78を介して半導体層112のドレイン領域112 A drain electrode of the pixel TFT 121 89, the drain region 112 of the semiconductor layer 112 through a contact hole 78 that penetrates the gate insulating film 62 and the interlayer insulating film 76
Dに電気的に接続されている。 And it is electrically connected to D.

【0063】また、アレイ基板100は、液晶容量CL [0063] Also, the array substrate 100, liquid crystal capacitance CL
と電気的に並列な補助容量CSを形成するために半導体層112とはゲート絶縁膜62を介して配置され、画素電極151と同電位の補助容量電極61と、所定の電位に設定された補助容量線52とを備えている。 The semiconductor layer 112 to form an electrically parallel auxiliary capacitance CS is arranged through a gate insulating film 62, and the auxiliary capacitance electrode 61 having the same potential as the pixel electrode 151 was set to a predetermined potential auxiliary and and a capacitance line 52.

【0064】補助容量線52は、走査線Yと同一平面の層に設けられているとともに、走査線Yに対して平行に形成されている。 [0064] the auxiliary capacitance line 52, as well is provided in the layer of the scanning lines Y and coplanar, are formed in parallel to the scanning lines Y. 補助容量線52の一部は、ゲート絶縁膜62を介して補助容量電極61に対向配置されている。 Part of the auxiliary capacitance line 52 is opposed to the storage capacitor electrode 61 via the gate insulating film 62.

【0065】補助容量電極61は、画素TFT121の半導体層112と同一平面の層に設けられた、不純物ドープされたポリシリコン膜によって形成されている。 [0065] auxiliary capacitance electrode 61 is provided on the layer of semiconductor layer 112 and the coplanar pixel TFT 121, it is formed by impurity-doped polysilicon film. この補助容量電極61は、ゲート絶縁膜62及び層間絶縁膜76を貫通するコンタクトホール91を介して接続電極80に電気的に接続されている。 The auxiliary capacitance electrode 61 is electrically connected to the connection electrode 80 via the contact hole 91 that penetrates the gate insulating film 62 and the interlayer insulating film 76.

【0066】さらに、アレイ基板100は、画素TFT [0066] In addition, the array substrate 100 includes a pixel TFT
121などを覆うように画素毎に配置されたカラーフィルタ層24を備えている。 And a color filter layer 24 disposed for each pixel so as to cover the like 121. このカラーフィルタ層24 The color filter layer 24
は、赤(R)、緑(G)、青(B)にそれぞれ着色された着色樹脂層によって形成されている。 The red (R), is formed by green (G), and colored resin layers which are colored in blue (B).

【0067】またさらに、アレイ基板100は、カラーフィルタ層24上に配置された画素電極151を備えている。 [0067] Furthermore, the array substrate 100 includes a pixel electrode 151 disposed on the color filter layer 24. この画素電極151は、ITO等の透過性導電部材によって形成され、カラーフィルタ層24を貫通するコンタクトホール81を介して画素TFT121のドレイン電極89に電気的に接続されている。 The pixel electrode 151 is formed by a transparent conductive member such as ITO, and is electrically connected to the drain electrode 89 of the pixel TFT121 via the contact hole 81 that penetrates the color filter layer 24. また、画素電極151は、カラーフィルタ層24を貫通するコンタクトホール92を介して接続電極80に電気的に接続されている。 The pixel electrode 151 is electrically connected to the connection electrode 80 via the contact hole 92 that penetrates the color filter layer 24.

【0068】これにより、画素TFT121のドレイン電極89は、補助容量電極61及び画素電極151に電気的に接続されている。 [0068] Thus, the drain electrode 89 of the pixel TFT121 is electrically connected to the auxiliary capacitance electrode 61 and the pixel electrode 151.

【0069】信号線X、走査線Y、及び補助容量線52 [0069] signal lines X, scan lines Y, and the auxiliary capacitance line 52
等の配線部は、アルミニウムや、モリブデン−タングステンなどの遮光性を有する低抵抗材料によって形成されている。 Wiring portions etc., aluminum or molybdenum - is formed by a low resistance material having a light shielding property, such as tungsten. この実施の形態では、走査線Y及び補助容量線52は、モリブデン−タングステンによって形成され、 In this embodiment, the scanning lines Y and auxiliary capacitance line 52, molybdenum - formed by tungsten,
信号線Xは、主にアルミニウムによって形成されている。 Signal line X is formed mainly of aluminum.

【0070】アレイ基板100の液晶組成物300との対向面には、液晶組成物300に含まれる液晶分子を所定方向に配向する配向膜13Aが配置されている。 [0070] the surface facing the liquid crystal composition 300 of the array substrate 100, an alignment film 13A to orient the liquid crystal molecules contained in the liquid crystal composition 300 in a predetermined direction is disposed. また、アレイ基板100の外表面には、偏光板PL1が設けられている。 Further, on the outer surface of the array substrate 100, a polarizing plate PL1 is provided.

【0071】対向基板200は、ガラス基板などの透明な絶縁性基板21上に形成された対向電極204、及びこの対向電極204を覆う配向膜13Bを有している。 [0071] The counter substrate 200 has opposed electrode 204 is formed on a transparent insulating substrate 21 such as a glass substrate, and an alignment film 13B which covers the counter electrode 204.

【0072】対向電極204は、ITOなどの透過性導電部材によって形成され、アレイ基板110側の画素電極151全体に対向するよう配置される。 [0072] The counter electrode 204 is formed by a transparent conductive member such as ITO, are arranged to face the entire pixel electrode 151 of the array substrate 110 side. 配向膜13B The alignment film 13B
は、液晶組成物300に含まれる液晶分子を所定方向に対して例えば90度の角度だけずれた方向に配向する。 Orients the liquid crystal molecules contained in the liquid crystal composition 300 is shifted by the direction angle of, for example, 90 degrees with respect to the predetermined direction.
対向基板200の外表面には、偏光板PL2が設けられている。 On the outer surface of the counter substrate 200, a polarizing plate PL2 are provided.

【0073】次に、上述した液晶表示装置の製造方法について説明する。 [0073] Next, a method for manufacturing a liquid crystal display device described above.

【0074】アレイ基板100の製造工程では、まず、 [0074] In the manufacturing process of the array substrate 100, first,
厚さ0.7mmのガラスなどの光透過性絶縁基板11上に、CVD法により、シリコン窒化膜及びシリコン酸化膜を続けて成膜し、2層構造のアンダーコーティング層60を形成する。 On the light transmitting insulating substrate 11 such as glass having a thickness of 0.7 mm, by the CVD method, it is formed to continue the silicon nitride film and a silicon oxide film, to form an under coating layer 60 having a two-layer structure. 続いて、アンダーコーティング層60 Then, under-coating layer 60
上に、CVD法などにより、アモルファスシリコン膜を成膜する。 Above, by CVD, forming an amorphous silicon film. そして、このアモルファスシリコン膜にエキシマレーザビームを照射し、アニーリングすることにより多結晶化する。 Then, the amorphous silicon film is irradiated with excimer laser beams, polycrystallized by annealing. その後に、多結晶化されたシリコン膜すなわちポリシリコン膜をフォトリソグラフィ工程によりパターニングして、TFT121の半導体層112を形成するとともに、補助容量電極61を形成する。 Thereafter, the polycrystalline silicon film i.e. polysilicon film is patterned by a photolithography process, thereby forming a semiconductor layer 112 of the TFT 121, forming an auxiliary capacitance electrode 61.

【0075】続いて、CVD法により、全面にシリコン酸化膜を成膜して、ゲート絶縁膜62を形成する。 [0075] Then, by CVD, and a silicon oxide film is formed on the entire surface of the gate insulating film 62. 続いて、スパッタリング法により、ゲート絶縁膜62上の全面にタンタル(Ta)、クロム(Cr)、アルミニウム(Al)、モリブデン(Mo)、タングステン(W)、 Then, by sputtering, the entire surface of tantalum on the gate insulating film 62 (Ta), chromium (Cr), aluminum (Al), molybdenum (Mo), tungsten (W),
銅(Cu)などの単体、または、これらの積層膜、あるいは、これらの合金膜(この実施の形態では、Mo−W Alone such as copper (Cu), or a laminated film thereof or alloys of these membranes (in this embodiment, Mo-W
合金膜)を成膜し、フォトリソグラフィ工程により所定の形状にパターニングする。 An alloy film) is deposited and patterned by a photolithography process into a predetermined shape. これにより、走査線Y、補助容量線52、及び、走査線Yと一体のゲート電極63 Thus, the scanning lines Y, the auxiliary capacitance line 52, and the gate of the scanning lines Y and the integral electrode 63
などの各種配線を形成する。 To form various wiring, such as.

【0076】続いて、ゲート電極63をマスクとして、 [0076] Subsequently, the gate electrode 63 as a mask,
イオン注入法やイオンドーピング法により半導体膜11 The semiconductor film 11 by an ion implantation method or an ion doping method
2に不純物を注入する。 Impurities are implanted into the 2. これにより、TFT121のドレイン領域112D及びソース領域112Sを形成する。 This forms a drain region 112D and the source regions 112S of the TFT 121. そして、基板全体をアニールすることにより不純物を活性化する。 Then, to activate the impurity by annealing the entire substrate.

【0077】続いて、CVD法により、全面に酸化シリコン膜を成膜し、層間絶縁膜76を形成する。 [0077] Then, by CVD, is deposited on the entire surface a silicon oxide film, an interlayer insulating film 76.

【0078】続いて、フォトリソグラフィ工程により、 [0078] Subsequently, by a photolithography process,
ゲート絶縁膜62及び層間絶縁膜76を貫通してTFT TFT through a gate insulating film 62 and the interlayer insulating film 76
121のソース領域112Sに至るコンタクトホール7 Contact hole 7 reaching the 121 source regions 112S of
7及びドレイン領域112Dに至るコンタクトホール7 Contact hole 7 reaching the 7 and the drain region 112D
8と、補助容量電極61に至るコンタクトホール91 8, a contact hole 91 reaching the auxiliary capacitance electrode 61
と、を形成する。 And, to form.

【0079】続いて、スパッタリング法により、層間絶縁膜76上の全面に、Ta,Cr,Al,Mo,W,C [0079] Then, by sputtering, on the entire surface of the interlayer insulating film 76, Ta, Cr, Al, Mo, W, C
uなどの単体、または、これらの積層膜、あるいは、これらの合金膜(この実施の形態では、Mo−Alの積層膜)を成膜し、フォトリソグラフィ工程により所定の形状にパターニングする。 Alone, such as u, or these multilayer films or, (in this embodiment, a laminated film of Mo-Al) alloys film is formed and patterned by a photolithography process into a predetermined shape. これにより、信号線Xを形成するとともに、信号線Xと一体にTFT121のソース電極88を形成する。 Thus, to form the signal line X, together with the signal line X to form the source electrode 88 of the TFT 121. また、同時に、TFT121のドレイン電極89、及び、接続電極80を形成する。 At the same time, the drain electrode 89 of the TFT 121, and, to form the connection electrode 80.

【0080】続いて、CVD法により、窒化シリコン膜SiNxを成膜、パターニングし、パッシベーション膜63を形成する。 [0080] Then, by CVD, a silicon nitride film SiNx deposition, and patterned to form a passivation film 63.

【0081】続いて、スピンナーにより、赤色の顔料を分散させた紫外線硬化性アクリル樹脂レジストを基板全面に塗布する。 [0081] Subsequently, spinner by, applying the ultraviolet-curing acrylic resin resist dispersed red pigment on the entire surface of the substrate. そして、赤色画素に対応した部分に光が照射されるようなフォトマスクを介して露光する。 Then, exposed through a photomask so that the light in the portion corresponding to the red pixel is illuminated. そして、このレジスト膜を所定の現像液によって現像し、さらに水洗後、焼成する。 Then, by developing the resist film by a predetermined developer, after further washing with water, calcined. そして、赤色のカラーフィルタ層24(R)を形成する。 Then, a red color filter layer 24 (R).

【0082】続いて、同様の工程を繰り返すことにより、緑色のカラーフィルタ層24(G)、青色のカラーフィルタ層24(B)を形成する。 [0082] Subsequently, by repeating the same process, the green color filter layer 24 (G), to form a blue color filter layer 24 (B). これにより、約3μ As a result, about 3μ
mの膜厚を有するカラーフィルタ層24(R、G、B) The color filter layer 24 having a thickness of m (R, G, B)
が形成される。 There is formed.

【0083】このカラーフィルタ層24の形成工程では、画素TFT121のドレイン電極89と画素電極1 [0083] In the step of forming the color filter layer 24, the drain electrode 89 and the pixel electrodes 1 of the pixel TFT121
51とをコンタクトするスルーホール81、及び接続電極80と画素電極151とをコンタクトするスルーホール92も同時に形成する。 Through hole 92 which contacts the pixel electrode 151 through hole 81 and the connection electrodes 80, which contact and 51 is formed at the same time.

【0084】続いて、スパッタリング法により、カラーフィルタ層24上にITOを成膜し、所定の画素パターンにパターニングすることにより、TFT121にコンタクトした画素電極151を形成する。 [0084] Then, by a sputtering method, an ITO is deposited on the color filter layer 24, by patterning a predetermined pixel pattern to form a pixel electrode 151 in contact with the TFT 121.

【0085】続いて、基板全面に、ポリイミドなどの配向膜材料を500オングストロームの膜厚で塗布し、焼成した後、ラビング処理を行い、配向膜13Aを形成する。 [0085] Subsequently, the entire surface of the substrate, an alignment film material such as polyimide is applied in a thickness of 500 Å, after calcination, carried out a rubbing treatment to form an alignment film 13A.

【0086】これにより、アレイ基板100が製造される。 [0086] Thus, the array substrate 100 is manufactured.

【0087】一方、対向基板200の製造工程では、まず、厚さ0.7mmのガラス基板21上に、スパッタリング法により、ITOを約100nmの厚さに成膜し、 [0087] On the other hand, in the manufacturing process of the counter substrate 200, first, on a glass substrate 21 having a thickness of 0.7 mm, by sputtering, and formed to a thickness of about 100nm to ITO,
パターニングすることによって対向電極204を形成する。 Forming the counter electrode 204 by patterning. そして、対向電極204を覆って透明基板21の全面にポリイミドなどの配向膜材料を塗布し、焼成した後、配向処理を施すことにより、配向膜13Bを形成する。 Then, an alignment film material such as polyimide is coated on the entire surface of the transparent substrate 21 to cover the counter electrode 204, after firing, by performing an alignment treatment to form an alignment film 13B.

【0088】これにより、対向基板200が製造される。 [0088] Thus, the counter substrate 200 is manufactured.

【0089】液晶表示装置の製造工程では、外縁シール部材106を液晶注入口を残して液晶収容空間を囲むようアレイ基板100の外縁に沿って塗布し、アレイ基板100の外縁と対向基板200の外縁とを接着する。 [0089] In the manufacturing process of the liquid crystal display device, the outer edge of the outer sealing member 106, leaving the liquid crystal injection port was applied along the outer edge of the array substrate 100 so as to surround the liquid crystal accommodating space, the outer edge and the counter substrate 200 of the array substrate 100 bonding the door. 外縁シール部材106は、例えば熱硬化型エポキシ系接着剤である。 Outer sealing member 106 is, for example, a thermosetting epoxy adhesive.

【0090】続いて、液晶組成物300を真空状態で液晶注入口32から液晶収容空間に注入し、さらに液晶注入口32を熱硬化型エポキシ系接着剤である注入口シール部材33により封止する。 [0090] Then, the liquid crystal composition 300 is injected from the liquid crystal injection port 32 into the liquid crystal accommodating space in a vacuum state, further a liquid crystal injection port 32 is sealed with inlet sealing member 33 is a heat-curable epoxy adhesive . 液晶組成物300は、例えばカイラル材が添加されたネマティック液晶で構成される。 The liquid crystal composition 300 includes, for example, a nematic liquid crystal chiral material is added.

【0091】以上のような製造方法によって液晶表示パネルが製造される。 [0091] The above liquid crystal display panel by the production method as is manufactured.

【0092】ところで、この実施例2においては、透過型液晶表示装置において、図7に示すように、画素TF [0092] Incidentally, in this second embodiment, the transmission type liquid crystal display device, as shown in FIG. 7, a pixel TF
T121の半導体層112における駆動源(信号線駆動回路)に接続されたソース領域S(第1接続部)と画素(画素電極151)に接続されたドレイン領域D(第2 Driving source in the semiconductor layer 112 of the T121 (signal line drive circuit) connected to the source region S is connected to the (first connecting portion) and the pixel (pixel electrode 151) a drain region D (second
接続部)との配置位置が表示エリア102の画素毎に互いに異なるように設定されている。 Position of the connection portion) are set to be different from each other for each pixel in the display area 102.

【0093】すなわち、図7及び図8に示すように、T [0093] That is, as shown in FIGS. 7 and 8, T
FT121の半導体層112は、走査線Yと略垂直に列方向に沿って延びて形成されている。 The semiconductor layer 112 of FT121 is formed to extend along a column direction perpendicular scanning lines Y substantially. 画素P1においては、半導体層112の走査線Yに近い側にソース領域S In the pixel P1, the source region S on a side closer to the scanning line Y of the semiconductor layer 112
を形成し、走査線Yから離れる側にドレイン領域Dを形成している。 To form a to form a drain region D on the side away from the scanning line Y. この画素P1の行方向に隣接する画素P2 Pixel P2 adjacent to the row direction of the pixel P1
においては、半導体層112の走査線Yから離れる側にソース領域Sを形成し、走査線Yに近い側にドレイン領域Dを形成している。 In forms a source region S on the side away from the scanning line Y of the semiconductor layer 112, to form a drain region D on the side closer to the scanning line Y. この画素P2の行方向に隣接する画素P3においては、半導体層112の走査線Yに近い側にソース領域Sを形成し、走査線Yから離れる側にドレイン領域Dを形成している。 In the pixel P3 adjacent to each other in the row direction of the pixel P2 forms a source region S on a side closer to the scanning line Y of the semiconductor layer 112, to form a drain region D on the side away from the scanning line Y. また、画素P1の列方向に隣接する画素についても同様に、半導体層112の走査線Yから離れる側にソース領域Sを形成し、走査線Y Similarly, the pixels adjacent in the column direction of the pixels P1, to form a source region S on the side away from the scanning line Y of the semiconductor layer 112, the scanning line Y
に近い側にドレイン領域Dを形成してもよい。 Side may be formed drain region D close to the.

【0094】このように、画素をスイッチングするスイッチング素子として、ポリシリコン膜によって形成された半導体層を含むTFTを備えた液晶表示装置では、表示エリアの互いに隣接する画素において、各画素に配置されたTFTは、ドレイン領域とソース領域との配置位置が互いに異なるように設定されている。 [0094] Thus, as a switching element for switching the pixel, the liquid crystal display device including a TFT including a semiconductor layer formed by the polysilicon film, in adjacent pixels in the display area, placed in each pixel TFT, the arrangement positions of the drain region and the source region is set to be different from each other. これにより、 As a result,
ポリシリコン半導体層を形成する際のエキシマレーザアニーリングに起因する周期的なTFTの特性ムラを分散させることが可能となる。 The characteristic non-uniformity of the periodic TFT caused by excimer laser annealing for forming the polysilicon semiconductor layer can be dispersed.

【0095】すなわち、表示エリアにおいて、TFTのソース→ドレインの方向を画素毎に交互に切り換えることで、周期的な表示ムラが視認されることを防止でき、 [0095] That is, in the display area, by switching the direction of the source → drain of the TFT alternately every pixel, it is possible to prevent the periodic display unevenness is visually recognized,
表示品位を向上することが可能となる。 It is possible to improve the display quality.

【0096】また、このように、TFTの配置方法と、 [0096] In addition, in this way, the arrangement method of the TFT,
画素電極−TFT間及び画素電極−補助容量電極間のコンタクトを工夫することで、透過型の液晶表示装置に適用した場合でも、各画素の開口率を同一に保ったまま、 Pixel electrodes -TFT and between the pixel electrodes - by devising a contact between the storage capacitor electrode, even when applied to the transmission type liquid crystal display device, while maintaining the aperture ratio of each pixel in the same,
TFTのソース→ドレインの方向を切り換えることができる。 It is possible to switch the direction of the source → drain of the TFT.

【0097】また、上述した実施例2においては、1画素毎にソース→ドレインの方向を切り替えるものについて説明したが、これに限定されず、所定数の画素毎に設定してもよく、例えば、R、G、Bの3画素を1セットとして、各セットごとにソース→ドレインの向きを変えても良い。 [0097] Further, in the second embodiment described above, the description is made as to switch the direction of the source → drain for each pixel, without being limited thereto, may be set for each predetermined number of pixels, for example, R, G, as a set of three pixels of B, may change the orientation of the source → drain for each set.

【0098】さらに、上述した実施例2では、行方向にソース→ドレインの向きを変えたが、列方向の画素に対しても行うことができる。 [0098] Further, in the second embodiment described above, but changes the direction of the source → drain in the row direction can also be performed with respect to the column direction of the pixels.

【0099】なお、上述した実施例2では、透過型液晶表示装置に適用した例について説明したが、もちろん、 [0099] In the second embodiment described above, it has been described as being applied to a transmission type liquid crystal display device, of course,
上述した実施例2のパターンを反射型液晶表示装置に適用することも可能である。 It is also possible to apply the pattern of the second embodiment described above the reflective liquid crystal display device.

【0100】また、上述した実施例2では、この発明を表示エリアの画素TFTに適用する場合について説明したが、この発明を駆動回路に適用することも可能である。 [0100] In Example 2 described above, the case has been described where the present invention is applied to the pixel TFT in the display area, it is also possible to apply the present invention to the drive circuit.

【0101】(第2の実施の形態)次に、この発明の表示装置として、自己発光型表示装置、例えば有機EL [0102] (Second Embodiment) Next, a display device of the present invention, a self-luminous display device, such as an organic EL
(エレクトロルミネッセンス)表示装置の実施例について説明する。 It described examples of (electroluminescent) display device.

【0102】(実施例1)図9に示すように、有機EL [0102] (Example 1) As shown in FIG. 9, the organic EL
表示装置1は、有機EL素子をマトリクス状に配置したアレイ基板100と、アレイ基板100を密封する封止基板とを備えている。 Display device 1 includes an array substrate 100 which is disposed an organic EL element in a matrix, and a sealing substrate for sealing the array substrate 100. このアレイ基板100の画像を表示する表示エリア102には、赤、緑、青にそれぞれ発光する3種類の発光部すなわち有機EL素子40を備えて構成される。 The display area 102 for displaying an image of the array substrate 100, and includes red, green, three kinds of light emitting portion, that the organic EL element 40 emits light respectively blue.

【0103】有機EL素子40は、素子毎に独立島状に形成される第1電極と、第1電極に対向して配置され各素子に共通に形成される第2電極と、これら電極間に保持される発光層としての有機発光層と、によって構成される。 [0103] The organic EL element 40, a second electrode formed in common a first electrode formed independently islands for each element, each element being arranged to face the first electrode, between the electrodes an organic light emitting layer as a light-emitting layer held, constituted by.

【0104】このアレイ基板100は、表示エリア10 [0104] The array substrate 100 includes a display area 10
2において、2つの薄膜トランジスタすなわち画素TF In 2, two thin film transistors or pixel TF
T10及び駆動TFT20と、蓄積容量素子30と、有機EL素子40とを備えている。 And T10 and the driving TFT 20, the storage capacitor element 30, and an organic EL element 40. 有機EL素子40は、 The organic EL element 40,
スイッチング素子としての画素TFT10を介して選択され、有機EL素子40に対する励起電力は、駆動TF Is selected through the pixel TFT10 as a switching element, the excitation power to the organic EL element 40 is driven TF
T20により制御される。 It is controlled by the T20.

【0105】また、アレイ基板100は、有機EL素子40の行方向に沿って配置された複数の走査線Yと、有機EL素子40の列方向に沿って配置された複数の信号線Xと、有機EL素子40の第1電極側に電源を供給するための電源供給線PSLと、を備えている。 [0105] Also, the array substrate 100 includes a plurality of scanning lines Y arranged along the row direction of the organic EL element 40, a plurality of signal lines X arranged in the column direction of the organic EL element 40, It is provided on a first electrode side of the organic EL element 40 and the power supply line PSL for supplying power, a. さらに、 further,
アレイ基板100は、その周辺エリア104に、走査線Yに駆動信号を供給する走査線駆動回路107と、信号線Xに駆動信号を供給する信号線駆動回路108と、を備えている。 The array substrate 100 has on its surrounding area 104, and a scanning line driving circuit 107 supplies a driving signal to the scan line Y, the signal line driver circuit 108 supplies a drive signal to the signal line X, the.

【0106】走査線Yは、走査線駆動回路107に接続され、信号線Yは、信号線駆動回路108に接続されている。 [0106] scan line Y is connected to the scanning line driving circuit 107, the signal lines Y is connected to the signal line driver circuit 108. 画素TFT10は、走査線Yと信号線Xとの交差部近傍に配置されている。 Pixel TFT10 is disposed near intersections of the scanning lines Y and signal lines X. 駆動TFT20は、有機EL Drive TFT20 is, organic EL
素子40と直列に接続されている。 It is connected to the element 40 in series. また、蓄積容量素子30は、画素TFT10と直列に、且つ駆動TFT20 Also, the storage capacitor element 30, the pixel TFT10 series and driven TFT20
と並列に接続されており、蓄積容量素子30の両電極は、駆動TFT20のゲート電極及びソース電極にそれぞれ接続されている。 Parallel are connected to both electrodes of the storage capacitor element 30 is connected to the gate electrode and the source electrode of the driving TFT 20.

【0107】電源供給線PSLは、表示エリア102の周囲に配置された第1電極電源線110に接続されている。 [0107] power supply line PSL is connected to the first electrode power supply line 110 arranged in the periphery of the display area 102. 有機EL素子40の第2電極側端は、表示エリア1 The second electrode side edge of the organic EL element 40, the display area 1
02の周囲に配置されコモン電位すなわち接地電位を供給する第2電極電源線114に接続されている。 Disposed around the 02 is connected to the second electrode power supply line 114 for supplying a common potential or ground potential.

【0108】より詳細に説明すると、画素TFT10のゲート電極は、走査線Yに接続され、ソース電極は信号線Xに接続され、ドレイン電極は蓄積容量素子30の一端及び駆動TFT20のゲート電極に接続されている。 [0108] More specifically, the gate electrode of the pixel TFT10 is connected to the scanning line Y, a source electrode connected to the signal line X, the drain electrode is connected to a gate electrode of the one end and the drive TFT20 of the storage capacitor element 30 It is.
駆動TFT20のソース電極は、電源供給線PSLに接続され、ドレイン電極は、有機EL素子40の下部電極に接続されている。 The source electrode of the driving TFT20 is connected to the power supply line PSL, the drain electrode is connected to the lower electrode of the organic EL element 40. 蓄積容量素子30の他端は、電源供給線PSLに接続されている。 The other end of the storage capacitor element 30 is connected to a power supply line PSL.

【0109】画素TFT10は、対応走査線Yを介して選択されたときに対応信号線Xの駆動信号を蓄積容量素子30に書き込み、駆動TFT20の駆動を制御する。 [0109] pixel TFT10 writes the drive signal of the corresponding signal line X when it is selected via the corresponding scanning line Y to the storage capacitor element 30, and controls the driving of the driving TFT 20.
駆動信号に基づいて駆動TFT20のゲート電圧を調整し、電源供給線PSLから有機EL素子40に所望の駆動電流を供給する。 Adjust the gate voltage of the driving TFT20 based on the driving signal, and supplies a desired drive current to the organic EL element 40 from the power supply line PSL.

【0110】図10は、アレイ基板の駆動TFT20及び有機EL素子40の略断面図である。 [0110] Figure 10 is a schematic cross-sectional view of the drive of the array substrate TFT20 and the organic EL element 40.

【0111】この駆動TFT20は、ガラス基板などの絶縁性支持基板120上に配置されたポリシリコン半導体層20Pと、ゲート絶縁膜52を介して配置されたゲート電極20Gと、ゲート絶縁膜52及び層間絶縁膜5 [0111] The driving TFT20 includes a polysilicon semiconductor layer 20P disposed on an insulating support substrate 120 such as a glass substrate, a gate electrode 20G disposed through a gate insulating film 52, the gate insulating film 52 and the interlayer insulating film 5
4を貫通するコンタクトホール93を介してポリシリコン半導体層20Pのソース領域20PSにコンタクトしたソース電極20Sと、ゲート絶縁膜52及び層間絶縁膜54を貫通するコンタクトホール94を介してポリシリコン半導体層20Pのドレイン領域20PDにコンタクトしたドレイン電極20Dと、を備えている。 4 source electrode 20S that contacts the source region 20PS of the polysilicon semiconductor layer 20P via a contact hole 93 penetrating the polysilicon semiconductor layer 20P through the contact hole 94 that penetrates the gate insulating film 52 and the interlayer insulating film 54 and includes a drain electrode 20D that contacts to the drain region 20PD.

【0112】有機EL素子40は、層間絶縁膜54上に配置された絶縁膜56上に配置されている。 [0112] The organic EL element 40 is disposed on the insulating film 56 disposed on the interlayer insulating film 54. 1画素分の有機EL素子40は、格子状に配置された隔壁130によって区画されている。 The organic EL element 40 of one pixel is partitioned by a partition wall 130 arranged in a grid. この有機EL素子40は、下部に配置される第1電極60と、上部に配置される第2電極66との間に挟持された有機発光層64を備えて構成されている。 The organic EL element 40 includes a first electrode 60 disposed in a lower portion, provided with an organic light-emitting layer 64 interposed are formed between the second electrode 66 disposed thereon.

【0113】すなわち、第1電極60は、絶縁膜56上に配置され、絶縁膜56を貫通するコンタクトホール9 [0113] That is, the contact hole 9 first electrode 60, which is disposed on the insulating film 56, passing through the insulating film 56
5を介して駆動TFT20のドレイン電極20Dに接続されている。 5 through is connected to the drain electrode 20D of the driving TFT 20. この第1電極60は、ITO(Indiu The first electrode 60 is, ITO (Indiu
m Tin Oxide:インジウム・ティン・オキサイド)やIZO(インジウム・ジンク・オキサイド)などの透過性導電部材によって形成され、陽極を構成している。 m Tin Oxide: formed by transparent conductive member such as indium tin oxide) or IZO (indium zinc oxide), and constitutes an anode.

【0114】有機発光層64は、各色共通に形成されるホール輸送層、エレクトロン輸送層、及び各色毎に形成される発光層の3層積層で構成されても良く、機能的に複合された2層または単層で構成されても良い。 [0114] The organic light-emitting layer 64, the hole transport layer is formed on each color common electron transport layer, and may be composed of 3 layers with a light emitting layer is formed for each color, functionally compounded 2 it may be constituted by a layer or a single layer. 例えば、ホール輸送層は、陽極(第1電極)60上に配置され、芳香族アミン誘導体やポリチオフェン誘導体、ポリアニリン誘導体などの薄膜によって形成されている。 For example, the hole transport layer is disposed on the anode (first electrode) 60 on the aromatic amine derivative and a polythiophene derivative, it is formed by a thin film such as polyaniline derivatives. 発光層は、ホール輸送層上に配置され、赤、緑、または青に発光する有機化合物によって形成されている。 Emitting layer is disposed on the hole transport layer, red, it is formed by an organic compound that emits green or blue. この発光層は、例えば高分子系材料を採用する場合には、PP The light-emitting layer, for example in case of employing a polymeric material, PP
V(ポリパラフェニレンビニレン)やポリフルオレン誘導体またはその前駆体などを積層して構成されている。 V is constructed by (polyparaphenylene vinylene) or polyfluorene derivative or a precursor thereof and the like are laminated.

【0115】第2電極66は、有機発光層64上に各有機EL素子に共通に配置されている。 [0115] The second electrode 66 is disposed in common to each organic EL element on the organic light emitting layer 64. この第2電極66 The second electrode 66
は、例えばCa(カルシウム)、Al(アルミニウム)、Ba(バリウム)、Ag(銀)などの遮光性金属膜によって形成され、陰極を構成している。 Is, for example, Ca (calcium), Al (aluminum), Ba (barium), formed by a light-blocking metal film such as Ag (silver) constitutes a cathode.

【0116】このように構成された有機EL素子40では、第1電極62と第2電極66との間に挟持された有機発光層64に電子及びホールを注入し、これらを再結合させることにより励起子を生成し、この励起子の失活時に生じる所定波長の光放出により発光する。 [0116] In such configured organic EL element 40, the first electrode 62 by injecting electrons and holes into the organic light-emitting layer 64 sandwiched between the second electrode 66, by recombination of these generate excitons, emitting light by the light emission of a predetermined wavelength generated during deactivation of the excitons. このEL The EL
発光は、アレイ基板100の下面側すなわち第1電極6 Emission, the lower surface side, that is the first electrode of the array substrate 100 6
0側から出射される。 It emitted from 0 side.

【0117】ところで、この実施例1においては、有機EL表示装置において、図11に示すように、駆動TF [0117] Incidentally, in this embodiment 1, in the organic EL display device, as shown in FIG. 11, the drive TF
T20の半導体層20Pにおける駆動源(電源供給線) Driving source in the semiconductor layer 20P of T20 (power supply line)
に接続されたソース領域S(第1接続部)と画素(第1 Connected to a source region S (first connecting portion) and the pixel (the first
電極60)に接続されたドレイン領域D(第2接続部) Connected to the electrode 60) a drain region D (second connecting portion)
との配置位置が表示エリア102の画素毎に互いに異なるように設定されている。 Positions are set differently from each other for each pixel in the display area 102 with.

【0118】すなわち、図11及び図12に示すように、駆動TFT20の半導体層20Pは、走査線Yと略平行に行方向に沿って延びて形成されている。 [0118] That is, as shown in FIGS. 11 and 12, the semiconductor layer 20P of the driving TFT20 the scanning line Y substantially is formed to extend parallel to the row direction. 画素P1 Pixel P1
においては、半導体層20Pの信号線Xに近い側にソース領域Sを形成し、信号線Xから離れる側にドレイン領域Dを形成している。 In forms a source region S on a side closer to the signal line X of the semiconductor layer 20P, which forms a drain region D on the side away from the signal line X. この画素P1の行方向に隣接する画素P2においては、半導体層20Pの信号線Xから離れる側にソース領域Sを形成し、信号線Xに近い側にドレイン領域Dを形成している。 In the pixel P2 adjacent to each other in the row direction of the pixels P1, to form a source region S on the side away from the signal line X of the semiconductor layer 20P, which forms a drain region D on the side closer to the signal line X. この画素P2の行方向に隣接する画素P3においては、半導体層20Pの信号線Xに近い側にソース領域Sを形成し、信号線Xから離れる側にドレイン領域Dを形成している。 In the pixel P3 adjacent to each other in the row direction of the pixel P2 forms a source region S on a side closer to the signal line X of the semiconductor layer 20P, which forms a drain region D on the side away from the signal line X.

【0119】また、画素P1の列方向に隣接する画素についても同様に、半導体層20Pの信号線Xから離れる側にソース領域Sを形成し、信号線Xに近い側にドレイン領域Dを形成してもよい。 [0119] Similarly, the pixels adjacent in the column direction of the pixels P1, to form a source region S on the side away from the signal line X of the semiconductor layer 20P, the drain region D are formed on the side closer to the signal line X it may be.

【0120】このように、有機EL素子駆動用の定電流回路を構成するスイッチング素子として、ポリシリコン膜によって形成された半導体層を含むTFTを備えた有機EL表示装置では、表示エリアの互いに隣接する画素において、各画素に配置されたTFTは、ドレイン領域とソース領域との配置位置が互いに異なるように設定されている。 [0120] Thus, as a switching element constituting a constant current circuit for driving the organic EL element, an organic EL display device having a TFT including a semiconductor layer formed by the polysilicon film are adjacent to each other in the display area in the pixel, TFT arranged in each pixel, positions of the drain region and the source region is set to be different from each other. これにより、ポリシリコン半導体層を形成する際のエキシマレーザアニーリングに起因する周期的なTFTの特性ムラを分散させることが可能となる。 Thereby, it becomes possible to disperse the characteristic unevenness periodic TFT caused by excimer laser annealing for forming the polysilicon semiconductor layer.

【0121】すなわち、表示エリアにおいて、TFTのソース→ドレインの方向を画素毎に交互に切り換えることで、周期的な表示ムラが視認されることを防止でき、 [0121] That is, in the display area, by switching the direction of the source → drain of the TFT alternately every pixel, it is possible to prevent the periodic display unevenness is visually recognized,
表示品位を向上することが可能となる。 It is possible to improve the display quality.

【0122】また、上述した実施例1では、1画素毎にTFTのソース→ドレインの向きを変えたが、これに限定されず、所定数の画素毎に設定してもよく、例えば、 [0122] In Example 1 described above, but changes the direction of the source → drain of the TFT for each pixel, without being limited thereto, may be set for each predetermined number of pixels, for example,
R、G、Bの3画素を1セットとして、各セットごとにソース→ドレインの向きを変えても良い。 R, G, as a set of three pixels of B, may change the orientation of the source → drain for each set.

【0123】なお、上述した実施例1では、この発明を表示エリアの有機EL素子40の駆動用に配置したTF [0123] In the first embodiment described above, it was placed this invention to drive the organic EL element 40 of the display area TF
T20に適用したが、画素TFT10や駆動回路を構成する他のTFTに適用することも可能であり、これにより、さらに表示品位を向上することが可能となる。 Is applied to the T20, it is also possible to apply to other TFT constituting the pixel TFT10 and driving circuit, this makes it possible to further improve the display quality.

【0124】(実施例2)この実施例2に係る有機EL [0124] (Example 2) The organic EL according to the second embodiment
表示装置は、図13に示すように、有機EL素子駆動用のTFT20の特性をそろえるために、閾値ばらつきをキャンセルするために組み込まれた回路を備えている。 Display device, as shown in FIG. 13, in order to align the characteristics of TFT20 for driving the organic EL element, and a circuit incorporated in order to cancel the variation in the threshold value.
すなわち、この有機EL表示装置は、TFT10と蓄積容量素子30との間に閾値ばらつきキャンセル容量素子31を備え、さらに、制御配線32に接続された2つの閾値ばらつきキャンセル動作制御用のTFT33及び3 That is, the organic EL display device includes a threshold variation cancel capacitive element 31 between the storage capacitor element 30 and TFT 10, further, TFT 33 and 3 of the two thresholds variation cancel operation control that is connected to the control line 32
4を備えている。 It is equipped with a 4.

【0125】このような構成の有機EL表示装置においても、TFT10、20、33、及び34の半導体層にポリシリコン膜を適用した場合、移動度のばらつきについては完全にキャンセルできないという問題がある。 [0125] In organic EL display of such a configuration, TFT10,20,33, and when applying a polysilicon film on a semiconductor layer 34, it is impossible to completely cancel the dispersion in mobility.

【0126】そこで、この実施例2では、有機EL素子駆動用のTFT20のソース→ドレインの方向を各画素毎に交互に切り換えることで、エキシマレーザアニーリングに起因する周期的なTFTの特性ムラ(移動度、閾値を含む)を空間的に分散させることが可能となる。 [0126] Therefore, in this second embodiment, the direction of the source → drain of TFT20 for driving the organic EL device by alternately switching for each pixel, characteristics unevenness periodic TFT caused by excimer laser annealing (mobile every time, the including) the threshold it is possible to spatially dispersed.

【0127】すなわち、表示エリアにおいて、TFTのソース→ドレインの方向を画素毎に交互に切り換えることで、周期的な表示ムラが視認されることを防止でき、 [0127] That is, in the display area, by switching the direction of the source → drain of the TFT alternately every pixel, it is possible to prevent the periodic display unevenness is visually recognized,
表示品位を向上することが可能となる。 It is possible to improve the display quality.

【0128】また、他のTFTについても同様の対策を施すことにより、さらに表示品位を向上することが可能となる。 [0128] Further, by applying the same measures for the other TFT, it is possible to further improve the display quality.

【0129】この実施の形態において、蓄積容量素子3 [0129] In this embodiment, the storage capacitor element 3
0の両電極が駆動TFT20のゲート電極及びソース電極に接続される構成を用いて説明したが、これに限定されず、例えば、駆動TFT20のゲート電極と電源供給線PSLとは別に配置される電源線とに接続される構成でもよく、本発明の要旨を逸脱しない範囲で適宜採用できる。 Although both electrodes of the 0 has been described with a configuration that is connected to the gate electrode and the source electrode of the driving TFT 20, not limited to this, for example, disposed separately from the gate electrode and the power supply line PSL driving TFT 20 source may be configured to be connected to the line, it can be adopted as appropriate without departing from the scope of the present invention.

【0130】(第3の実施の形態)次に、上述した第1 [0130] (Third Embodiment) Next, a first as described above
の実施の形態に係る液晶表示装置及び第2の実施の形態に係る自己発光型表示装置に共通の変形例について説明する。 It will be described exemplary common variant in the liquid crystal display device and a self-luminous type display device according to a second embodiment according to the embodiment. なお、以下の変形例では、各画素において、TF In the following modification, in each pixel, TF
Tにおけるポリシリコン半導体層のソース→ドレインの方向のみが異なり、他の構成は上述した第1の実施の形態または第2の実施の形態と同一であり、説明を簡略化するために、ソース(S)、及びドレイン(D)の方向のみで説明する。 Differ only direction of the source → drain polysilicon semiconductor layer in T, other configurations are the same as in the first embodiment or the second embodiment described above, in order to simplify the description, the source ( S), and is described only in the direction of the drain (D).

【0131】(変形例1)図14に示すように、この変形例1では、互いに隣接する4つの画素P1乃至P4において、各画素内のTFTのソース→ドレインの方向を、行方向及び列方向でそれぞれ逆向きにして、各画素毎に4方向に切り換えて配置されている。 [0131] (Modification 1) As shown in FIG. 14, in the first modification, the four pixels P1 through P4 adjacent to each other, the direction of the source → drain of the TFT in each pixel, row and column directions in in the opposite direction, respectively, it is arranged to switch in four directions for each pixel.

【0132】すなわち、画素P1においては、行方向に沿って延びる半導体層の一端側にソース領域Sを形成し、他端側にドレイン領域Dを形成している。 [0132] That is, in the pixel P1, to form a source region S at one end of the semiconductor layer extending along the row direction to form a drain region D on the other end. この画素P1の行方向に隣接する画素P2においては、列方向に沿って延びる半導体層の一端側にソース領域Sを形成し、他端側にドレイン領域Dを形成している。 In the pixel P2 adjacent to each other in the row direction of the pixels P1, to form a source region S at one end of the semiconductor layer extending along the column direction to form a drain region D on the other end.

【0133】画素P1の列方向に隣接する画素P3においては、列方向に沿って延びる半導体層の他端側にソース領域Sを形成し、一端側にドレイン領域Dを形成している。 [0133] In pixel P3 adjacent to each other in the column direction of the pixel P1 forms a source region S to the other side of the semiconductor layer extending along the column direction to form a drain region D at one end. この画素P3の行方向に隣接する画素P4においては、行方向に沿って延びる半導体層の他端側にソース領域Sを形成し、一端側にドレイン領域Dを形成している。 In the pixel P4 adjacent to the row direction of the pixel P3, forming a source region S to the other side of the semiconductor layer extending along the row direction to form a drain region D at one end.

【0134】この変形例1では、すべての隣接する画素(周囲8方向)に、自画素と同じソース→ドレインの方向を持ったTFTが存在しないことが特徴である。 [0134] In the first modification, all of the adjacent pixels (around 8 direction), the TFT having the same direction of the source → drain the own pixel does not exist is characteristic.

【0135】このように、ポリシリコン半導体層を含むTFTを備えた表示装置では、表示エリアの互いに隣接する画素において、各画素に配置されたTFTは、ドレイン領域とソース領域との配置位置が互いに異なるように設定されている。 [0135] In this manner, a display device including a TFT including a polysilicon semiconductor layer, in adjacent pixels in the display area, TFT arranged in each pixel, positions of the drain and source regions to each other It is set to be different. これにより、ポリシリコン半導体層を形成する際のエキシマレーザアニーリングに起因する周期的なTFTの特性ムラを分散させることが可能となる。 Thereby, it becomes possible to disperse the characteristic unevenness periodic TFT caused by excimer laser annealing for forming the polysilicon semiconductor layer.

【0136】すなわち、表示エリアにおいて、TFTのソース→ドレインの方向を画素毎に交互に切り換えることで、周期的な表示ムラが視認されることを防止でき、 [0136] That is, in the display area, by switching the direction of the source → drain of the TFT alternately every pixel, it is possible to prevent the periodic display unevenness is visually recognized,
表示品位を向上することが可能となる。 It is possible to improve the display quality.

【0137】(変形例2)図15に示すように、この変形例2では、互いに行方向に沿って隣接する4つの画素P1乃至P4において、各画素内のTFTのソース→ドレインの方向を、行方向及び列方向でそれぞれ逆向きにして、各画素毎に4方向に切り換えて配置されている。 [0137] As shown in (Modification 2) FIG. 15, in the modification 2, in the four pixels P1 through P4 which are adjacent to each other along the row direction to each other, the direction of the source → drain of the TFT in each pixel, and each opposite a row and column directions, are arranged to switch in four directions for each pixel.

【0138】すなわち、画素P1においては、行方向に沿って延びる半導体層の一端側にソース領域Sを形成し、他端側にドレイン領域Dを形成している。 [0138] That is, in the pixel P1, to form a source region S at one end of the semiconductor layer extending along the row direction to form a drain region D on the other end. この画素P1の行方向に隣接する画素P2においては、列方向に沿って延びる半導体層の他端側にソース領域Sを形成し、一端側にドレイン領域Dを形成している。 In the pixel P2 adjacent to each other in the row direction of the pixels P1, to form a source region S to the other side of the semiconductor layer extending along the column direction to form a drain region D at one end.

【0139】画素P2の行方向に隣接する画素P3においては、行方向に沿って延びる半導体層の他端側にソース領域Sを形成し、一端側にドレイン領域Dを形成している。 [0139] In pixel P3 adjacent to each other in the row direction of the pixel P2 forms a source region S to the other side of the semiconductor layer extending along the row direction to form a drain region D at one end. この画素P3の行方向に隣接する画素P4においては、列方向に沿って延びる半導体層の一端側にソース領域Sを形成し、他端側にドレイン領域Dを形成している。 In the pixel P4 adjacent to the row direction of the pixel P3, forming a source region S at one end of the semiconductor layer extending along the column direction to form a drain region D on the other end.

【0140】この変形例2では、上下左右に隣接する画素(周囲4方向)に、自画素と同じソース→ドレインの方向を持ったTFTが存在しないことが特徴である。 [0140] In the second modification, the pixels adjacent vertically and horizontally (four directions around), the TFT having the same direction of the source → drain the own pixel does not exist it is characteristic. 上述した変形例1と比較して、行方向に隣接した4つの画素に注目すると、変形例1では、「→↑→↑」と2方向の変化であったのに対して、変形例2では、「→↓← Compared to Modification 1 described above, when attention is paid to the four adjacent pixels in the row direction, in the first modification, whereas was "→ ↑ → ↑" and 2 the direction of the change, in the modified example 2 , "→ ↓ ←
↑」と4方向に変化している。 ↑ "and 4 is changed to direction. このため、変形例1と比較した場合、より表示ムラを空間的に分散することが可能となる。 Therefore, when compared to modification 1, it is possible to spatially distribute more display unevenness.

【0141】(変形例3)図16に示すように、この変形例3では、互いに行方向に沿って隣接する4つの画素P1乃至P4において、各画素内のTFTのソース→ドレインの方向を、行方向及び列方向でそれぞれ逆向きにして、各画素毎に4方向に切り換えて配置されている。 [0141] As shown in (Modification 3) FIG. 16, in the third modification, the four pixels P1 through P4 which are adjacent to each other along the row direction to each other, the direction of the source → drain of the TFT in each pixel, and each opposite a row and column directions, are arranged to switch in four directions for each pixel.

【0142】すなわち、画素P1においては、行方向に沿って延びる半導体層の一端側にソース領域Sを形成し、他端側にドレイン領域Dを形成している。 [0142] That is, in the pixel P1, to form a source region S at one end of the semiconductor layer extending along the row direction to form a drain region D on the other end. この画素P1の行方向に隣接する画素P2においては、列方向に沿って延びる半導体層の他端側にソース領域Sを形成し、一端側にドレイン領域Dを形成している。 In the pixel P2 adjacent to each other in the row direction of the pixels P1, to form a source region S to the other side of the semiconductor layer extending along the column direction to form a drain region D at one end.

【0143】画素P2の行方向に隣接する画素P3においては、行方向に沿って延びる半導体層の他端側にソース領域Sを形成し、一端側にドレイン領域Dを形成している。 [0143] In pixel P3 adjacent to each other in the row direction of the pixel P2 forms a source region S to the other side of the semiconductor layer extending along the row direction to form a drain region D at one end. この画素P3の行方向に隣接する画素P4においては、列方向に沿って延びる半導体層の一端側にソース領域Sを形成し、他端側にドレイン領域Dを形成している。 In the pixel P4 adjacent to the row direction of the pixel P3, forming a source region S at one end of the semiconductor layer extending along the column direction to form a drain region D on the other end.

【0144】また、この変形例3では、互いに隣接する4つの画素P3乃至P6において、各画素内のTFTのソース→ドレインの方向を、行方向及び列方向でそれぞれ逆向きにして、各画素毎に4方向に切り換えて配置されている。 [0144] Further, in the third modification, the four pixels P3 to P6 which are adjacent to each other, the direction of the source → drain of the TFT in each pixel, respectively in the row and column directions in the opposite direction, each pixel It is arranged by switching the four directions.

【0145】すなわち、画素P3の列方向に隣接する画素P5においては、行方向に沿って延びる半導体層の一端側にソース領域Sを形成し、他端側にドレイン領域D [0145] That is, in the pixel P5 adjacent to the column direction of the pixel P3, forming a source region S at one end of the semiconductor layer extending in the row direction, the drain region D at the other end
を形成している。 To form a. この画素P5の行方向に隣接する画素P6においては、列方向に沿って延びる半導体層の一端側にソース領域Sを形成し、他端側にドレイン領域Dを形成している。 In the pixel P6 which are adjacent in the row direction of the pixel P5, to form a source region S at one end of the semiconductor layer extending along the column direction to form a drain region D on the other end.

【0146】この変形例3では、変形例1と同様に、すべての隣接する画素(周囲8方向)に、自画素と同じソース→ドレインの方向を持ったTFTが存在しないことが特徴である。 [0146] In the third modification, similarly to the first modification, all of the adjacent pixels (around 8 direction), the TFT having the same direction of the source → drain the own pixel does not exist is characteristic. また、この変形例3では、変形例2と同様に、行方向に隣接した4つの画素に注目すると、「→ Further, in the third modification, similarly to the modified example 2, focusing on the four adjacent pixels in the row direction, "→
↓←↑」と4方向に変化している。 ↓ ← ↑ "and 4 is changed to direction.

【0147】変形例2では、自画素の斜め方向の画素に同一のソース→ドレイン方向を有する画素が存在したが、この変形例3では、これも改善され、より表示ムラを空間的に分散することが可能となる。 [0147] In Modification 2, the pixels having the same source → drain direction in the diagonal direction of the pixel of the target pixel exists, in the third modification, which is also improved, to spatially distribute more uneven display it becomes possible.

【0148】(変形例4)図17に示すように、この変形例4では、同一機能を有する2個以上の複数のTFT [0148] As shown in (Modification 4) FIG. 17, in this modified example 4, two or more of the plurality of TFT having the same function
を同一画素内で並列に配置し、さらに、ソース→ドレインの方向を、同一画素内でそれぞれ逆方向に配置している。 Were disposed in parallel within the same pixel, further arranged direction of the source → drain, in opposite directions within the same pixel.

【0149】これにより、各画素内のTFTのソース→ [0149] Thus, the source of the TFT in each pixel →
ドレインの方向に依存したTFTの特性ムラを平均化することが可能となり、アクティブマトリクス型表示装置の周期的な表示ムラを改善することが可能となる。 The characteristic non-uniformity of the TFT depending on the direction of the drain becomes possible to average, it is possible to improve periodic display unevenness of an active matrix display device.

【0150】(変形例5)図18に示すように、この変形例5では、同一機能を有する2個以上の複数のTFT [0150] (Modification 5) As shown in FIG. 18, in the modified example 5, two or more of the plurality of TFT having the same function
を同一画素内で並列に配置し、さらに、ソース→ドレインの方向を、同一画素内でそれぞれ逆方向に配置している。 Were disposed in parallel within the same pixel, further arranged direction of the source → drain, in opposite directions within the same pixel. さらに、この変形例5では、互いに隣接する4つの画素P1乃至P4において、各画素内のTFTのソース→ドレインの方向を、行方向及び列方向でそれぞれ逆向きにして、画素毎に4方向に切り換えて配置されている。 Further, in the modified example 5, the four pixels P1 through P4 adjacent to each other, the direction of the source → drain of the TFT in each pixel, and each opposite a row and column directions, in four directions for each pixel It is arranged switching.

【0151】この変形例5について、より具体的に液晶表示装置を例にとって説明する。 [0151] This modification 5 will be described in more detail a liquid crystal display device as an example.

【0152】すなわち、図19に示すように、画素P1 [0152] That is, as shown in FIG. 19, the pixel P1
においては、行方向に沿って延びる一方の半導体層の一端側にソース領域Sを形成し、他端側にドレイン領域D In forms a source region S at one end of one of the semiconductor layer extending in the row direction, the drain region D at the other end
を形成している。 To form a. また、この画素P1においては、行方向に沿って延びる他方の半導体層の他端側にソース領域Sを形成し、一端側にドレイン領域Dを形成している。 Further, in the pixel P1 is to form a source region S to the other side of the other semiconductor layer extending along the row direction to form a drain region D at one end.

【0153】この画素P1の行方向に隣接する画素P2 [0153] The pixel P2, which are adjacent to each other in the row direction of the pixel P1
においては、列方向に沿って延びる一方の半導体層の一端側にソース領域Sを形成し、他端側にドレイン領域D In forms a source region S at one end of one of the semiconductor layer extending along the column direction, the drain region D at the other end
を形成している。 To form a. また、この画素P2においては、列方向に沿って延びる他方の半導体層の他端側にソース領域Sを形成し、一端側にドレイン領域Dを形成している。 Further, in the pixel P2 is to form a source region S to the other side of the other semiconductor layer extending along the column direction to form a drain region D at one end.

【0154】画素P1の列方向に隣接する画素P3においては、列方向に沿って延びる一方の半導体層の他端側にソース領域Sを形成し、一端側にドレイン領域Dを形成している。 [0154] In pixel P3 adjacent to each other in the column direction of the pixel P1 forms a source region S to the other end of one of the semiconductor layer extending along the column direction to form a drain region D at one end. また、この画素P3においては、列方向に沿って延びる他方の半導体層の一端側にソース領域Sを形成し、他端側にドレイン領域Dを形成している。 Further, in the pixel P3, forming a source region S on one end side of the other semiconductor layer extending along the column direction to form a drain region D on the other end.

【0155】この画素P3の行方向に隣接する画素P4 [0155] pixels adjacent in the row direction of the pixel P3 P4
においては、行方向に沿って延びる一方の半導体層の他端側にソース領域Sを形成し、一端側にドレイン領域D In forms a source region S to the other end of one of the semiconductor layer extending in the row direction, the drain on one end side area D
を形成している。 To form a. また、この画素P4においては、行方向に沿って延びる他方の半導体層の一端側にソース領域Sを形成し、他端側にドレイン領域Dを形成している。 Further, in the pixel P4, to form a source region S on one end side of the other semiconductor layer extending along the row direction to form a drain region D on the other end.

【0156】これにより、各画素内のTFTのソース→ [0156] Thus, the source of the TFT in each pixel →
ドレインの方向に依存したTFTの特性ムラを平均化することが可能となり、アクティブマトリクス型表示装置の周期的な表示ムラを改善することが可能となり、表示品位をさらに向上することが可能となる。 The characteristic non-uniformity of the TFT depending on the direction of the drain becomes possible to average, it is possible to improve periodic display unevenness of an active matrix display device, it is possible to further improve the display quality.

【0157】上述したように、この発明の表示装置によれば、マトリクス状に配置された複数の画素からなる表示エリアを備え、また、この表示エリアにおいて各画素毎に少なくとも1個配置されるスイッチング素子を備えている。 [0157] As described above, according to the display device of the present invention includes a display area comprising a plurality of pixels arranged in a matrix, also the switching to be at least one place for each pixel in the display area It has an element. このスイッチング素子は、駆動源に接続された第1接続部と画素に接続された第2接続部とを備えている。 The switching element, and a second connecting portion connected to the first connecting portion and the pixels connected to the drive source. そして、この表示装置は、表示エリアにおいて、第1接続部と第2接続部との配置位置が互いに異なるスイッチング素子を備えている。 Then, the display device is a display area, a first connecting portion disposed position of the second connecting portion is provided with a different switching element from each other.

【0158】すなわち、このスイッチング素子は、第1 [0158] That is, the switching element, the first
接続部及び第2接続部を含むポリシリコン半導体層を備え、表示エリアの互いに隣接する画素において、各画素に配置されたスイッチング素子の第1接続部と第2接続部との配置位置が互いに異なるように構成されている。 Includes a polysilicon semiconductor layer including a connecting portion and a second connecting portion, the adjacent pixels of the display area, the arrangement position of the first connecting portion and the second connecting portion of the switching element arranged in each pixel are different from each other It is configured to.

【0159】また、表示エリアの一画素において、同一画素内に配置された複数のスイッチング素子の第1接続部と第2接続部との配置位置が互いに異なるように構成されてもよい。 [0159] Further, in one pixel of the display area, the arrangement position of the first connecting portion and second connecting portions of the plurality of switching elements arranged in the same pixel may be configured differently from each other.

【0160】このような構成としたことにより、アレイ基板の製造工程が原因となって発生するTFT特性の周期的なムラに起因する周期的な表示ムラを空間的に分散することが可能となり、表示品位を向上することが可能となる。 [0160] By such a configuration, it is possible to distribute the periodic display unevenness due to periodical unevenness of the TFT characteristics manufacturing process of the array substrate occurs causing spatially, it is possible to improve the display quality.

【0161】 [0161]

【発明の効果】以上説明したように、この発明によれば、周期的な表示ムラを空間的に分散して表示品位を向上することが可能な表示装置を提供することができる。 As described in the foregoing, according to the present invention, the periodic display unevenness can be provided a display device capable of improving the spatially dispersed and display quality.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】図1は、この発明の第1の実施の形態に係るアクティブマトリクス型液晶表示装置の一実施の形態を示す斜視図である。 FIG. 1 is a perspective view showing an embodiment of an active matrix liquid crystal display device according to a first embodiment of the present invention.

【図2】図2は、この発明の第1の実施の形態に係るアクティブマトリクス型液晶表示装置の実施例1の構造を概略的に示す断面図である。 Figure 2 is a cross-sectional view showing the structure of the first embodiment of an active matrix type liquid crystal display device according to a first embodiment of the present invention. In FIG.

【図3】図3は、図2に示したアクティブマトリクス型液晶表示装置のアレイ基板の構造を概略的に示す平面図である。 Figure 3 is a plan view schematically showing the structure of an array substrate of an active matrix liquid crystal display device shown in FIG.

【図4】図4は、第1の実施の形態に係る実施例1を説明するための図である。 Figure 4 is a diagram for explaining an embodiment 1 according to the first embodiment.

【図5】図5は、第1の実施の形態に係る実施例1の他の例を説明するための図である。 Figure 5 is a diagram for explaining another example of Embodiment 1 according to the first embodiment.

【図6】図6は、この発明の第1の実施の形態に係るアクティブマトリクス型液晶表示装置の実施例2の構造を概略的に示す断面図である。 Figure 6 is a sectional view showing the structure of a second embodiment of an active matrix type liquid crystal display device according to a first embodiment of the present invention. In FIG.

【図7】図7は、図6に示したアクティブマトリクス型液晶表示装置のアレイ基板の構造を概略的に示す平面図である。 Figure 7 is a plan view schematically showing the structure of an array substrate of an active matrix liquid crystal display device shown in FIG.

【図8】図8は、第1の実施の形態に係る実施例2を説明するための図である。 Figure 8 is a diagram for explaining an embodiment 2 according to the first embodiment.

【図9】図9は、この発明の第2の実施の形態に係る自己発光型表示装置の一実施の形態を示す略平面図である。 Figure 9 is a schematic plan view showing an embodiment of a self-luminous display device according to a second embodiment of the present invention.

【図10】図10は、この発明の第2の実施の形態に係る自己発光型表示装置の実施例1の構造を概略的に示す断面図である。 Figure 10 is a structure of the first embodiment of the self-luminous display device according to a second embodiment of the present invention is a cross-sectional view schematically showing.

【図11】図11は、図10に示した自己発光型表示装置のアレイ基板の構造を概略的に示す平面図である。 Figure 11 is a plan view schematically showing the structure of an array substrate of a self-luminous display device shown in FIG. 10.

【図12】図12は、第2の実施の形態に係る実施例1 Figure 12 is the first embodiment according to the second embodiment
を説明するための図である。 It is a diagram for explaining the.

【図13】図13は、第2の実施の形態に係る実施例2 Figure 13 is the second embodiment according to the second embodiment
を説明するための図である。 It is a diagram for explaining the.

【図14】図14は、この発明の第3の実施の形態に係る変形例1の構成を概略的に示す図である。 Figure 14 is a diagram showing a third modification 1 of the embodiment of the configuration of the present invention. In FIG.

【図15】図15は、この発明の第3の実施の形態に係る変形例2の構成を概略的に示す図である。 Figure 15 is a diagram showing a third modification 2 according to the embodiment of the configuration of the present invention. In FIG.

【図16】図16は、この発明の第3の実施の形態に係る変形例3の構成を概略的に示す図である。 Figure 16 is a diagram showing a configuration of Modification 3 according to the third embodiment of the present invention. In FIG.

【図17】図17は、この発明の第3の実施の形態に係る変形例4の構成を概略的に示す図である。 Figure 17 is a diagram showing a configuration of Modification 4 according to the third embodiment of the present invention. In FIG.

【図18】図18は、この発明の第3の実施の形態に係る変形例5の構成を概略的に示す図である。 Figure 18 is a diagram showing a configuration of a fifth modification of the third embodiment of the present invention. In FIG.

【図19】図19は、図18に示した構成をアクティブマトリクス型液晶表示装置に適用した場合のアレイ基板の構造を概略的に示す平面図である。 Figure 19 is a plan view schematically showing the structure of an array substrate in the case of applying the configuration to an active matrix type liquid crystal display device shown in FIG. 18.

【符号の説明】 DESCRIPTION OF SYMBOLS

10…画素TFT 20…駆動TFT 40…有機EL素子 60…第1電極 64…有機発光層 66…第2電極 100…アレイ基板 102…表示エリア 112…ポリシリコン半導体層 121…TFT 151…画素電極 200…対向基板 204…対向電極 300…液晶組成物 10 ... pixel TFT 20 ... driving TFT 40: Organic EL device 60 ... first electrode 64: organic emission layer 66: Second electrode 100 ... the array substrate 102 ... display area 112 ... polysilicon semiconductor layer 121 ... TFT 151 ... pixel electrode 200 ... facing substrate 204 ... counter electrode 300 ... liquid crystal composition

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl. 7識別記号 FI テーマコート゛(参考) H01L 29/786 H01L 29/78 612Z H05B 33/14 627G Fターム(参考) 3K007 AB17 CA03 EB00 5C094 AA03 BA03 BA12 BA29 BA43 CA19 CA24 DA14 DA15 DB04 EA04 EA07 EB02 EB05 ED11 5F052 AA02 BB07 DA02 DB01 JA01 5F110 AA30 BB04 CC02 DD02 DD13 DD14 DD17 EE02 EE03 EE04 EE06 EE44 FF02 FF29 GG02 GG13 GG44 HJ12 HJ13 HJ23 HL02 HL03 HL04 HL06 HL23 HM04 HM11 HM17 NN03 NN23 NN72 NN77 PP01 PP03 PP29 ────────────────────────────────────────────────── ─── of the front page continued (51) Int.Cl. 7 identification mark FI theme Court Bu (reference) H01L 29/786 H01L 29/78 612Z H05B 33/14 627G F -term (reference) 3K007 AB17 CA03 EB00 5C094 AA03 BA03 BA12 BA29 BA43 CA19 CA24 DA14 DA15 DB04 EA04 EA07 EB02 EB05 ED11 5F052 AA02 BB07 DA02 DB01 JA01 5F110 AA30 BB04 CC02 DD02 DD13 DD14 DD17 EE02 EE03 EE04 EE06 EE44 FF02 FF29 GG02 GG13 GG44 HJ12 HJ13 HJ23 HL02 HL03 HL04 HL06 HL23 HM04 HM11 HM17 NN03 NN23 NN72 NN77 PP01 PP03 PP29

Claims (21)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】マトリクス状に配置された複数の画素を備えた表示装置において、 前記画素の各々は、薄膜トランジスタからなる複数のスイッチング素子を備え、 前記スイッチング素子のソース領域及びドレイン領域の向きが異なることを特徴とする表示装置。 1. A display device comprising a plurality of pixels arranged in a matrix, each of the pixels includes a plurality of switching elements consisting of thin film transistors, the direction of the source region and the drain region of the switching element is different display device characterized by.
  2. 【請求項2】マトリクス状に配置された複数の画素と、 A plurality of pixels wherein arranged in a matrix,
    前記画素の各列に対応して配置される信号線と、前記画素の各行に対応して配置される走査線と、を備えた表示装置において、 前記画素の各々は、島状の半導体層と、前記半導体層にゲート絶縁膜を介して配置され対応する走査線と接続するゲート電極と、からなる薄膜トランジスタを少なくとも1つ備え、 前記薄膜トランジスタの前記半導体層は、所定濃度の不純物を含み、対応する前記信号線に接続するソース領域と、対応する前記表示素子に接続するドレイン領域と、 Signal lines arranged corresponding to respective columns of the pixels, the display device and a scan line arranged corresponding to each row of the pixels, each of the pixels, and the island-shaped semiconductor layer the gate electrode in which the semiconductor layer is disposed over the gate insulating film to be connected to the corresponding scanning line, at least one comprising a thin film transistor of the semiconductor layer of the thin film transistor includes a predetermined concentration of impurities, the corresponding a source region connected to the signal line, and a drain region connected to the display element corresponding,
    を有し、 前記薄膜トランジスタの前記ソース領域及び前記ドレイン領域の配置位置が所定数の画素毎に異なるように配置されたことを特徴とする表示装置。 The a display position of the source region and the drain region of the thin film transistor is characterized in that it is arranged differently for each pixel of a predetermined number of devices.
  3. 【請求項3】前記薄膜トランジスタは、前記信号線方向において、前記ソース領域と前記ドレイン領域との配置位置が所定数の画素毎に異なるように配置されたことを特徴とする請求項2に記載の表示装置。 Wherein the thin film transistor, in the signal line direction, as claimed in claim 2, characterized in that the position of the source region and the drain region are arranged to be different for each pixel of a predetermined number display device.
  4. 【請求項4】前記薄膜トランジスタは、前記走査線方向において、前記ソース領域と前記ドレイン領域との配置位置が所定数の画素毎に異なるように配置されたことを特徴とする請求項2に記載の表示装置。 Wherein said thin film transistor, in the scanning direction, according to claim 2, characterized in that the position of the source region and the drain region are arranged to be different for each pixel of a predetermined number display device.
  5. 【請求項5】前記薄膜トランジスタは、隣接する前記画素ごとに、前記ソース領域と前記ドレイン領域との配置位置が異なるように配置されたことを特徴とする請求項2に記載の表示装置。 Wherein said thin film transistor, for each of the adjacent pixels, the display device according to claim 2, characterized in that the position of the source region and the drain region are arranged differently.
  6. 【請求項6】前記画素の各々は、複数の前記薄膜トランジスタを備え、 前記薄膜トランジスタは、格画素内において、前記ソース領域及び前記ドレイン領域の向きが異なることを特徴とする請求項2に記載の表示装置。 Wherein each of said pixels is provided with a plurality of the thin film transistor, the thin film transistor, in the rated pixel display according to claim 2, characterized in that the direction of the source region and the drain region is different apparatus.
  7. 【請求項7】マトリクス状に配置された複数の画素からなる表示エリアを備えた表示装置において、 各画素毎に少なくとも1個配置されるとともに、画素をスイッチングするスイッチング素子を備え、 前記スイッチング素子は、駆動源に接続された第1接続部と、画素に接続された第2接続部とを備え、 前記表示エリアにおいて、前記第1接続部と前記第2接続部との配置位置が前記表示エリアの列方向において互いに異なるスイッチング素子を備えたことを特徴とする表示装置。 7. A display device comprising a display area comprising a plurality of pixels arranged in a matrix, while being arranged at least one for each pixel, a switching element for switching the pixel, the switching element a first connecting portion connected to a drive source, and a second connecting portion connected to the pixel in the display area, the display area location of the said second connecting portion and first connecting portion display apparatus comprising the different switching elements in the column direction of.
  8. 【請求項8】前記表示エリアの互いに隣接する画素において、各画素に配置された前記スイッチング素子は、前記第1接続部と前記第2接続部との配置位置が互いに異なることを特徴とする請求項7に記載の表示装置。 8. adjacent pixels of the display area, the switching elements arranged in each pixel, wherein the position of the second connecting portion and the first connecting portion and wherein the mutually different the display device according to claim 7.
  9. 【請求項9】前記表示エリアの一画素において、同一画素内に配置された複数の前記スイッチング素子は、前記第1接続部と前記第2接続部との配置位置が互いに異なることを特徴とする請求項7に記載の表示装置。 9. In one pixel of the display area, a plurality of the switching elements arranged in the same pixel, characterized in that the position of the first connecting portion and the second connecting portion are different from each other the display device according to claim 7.
  10. 【請求項10】前記スイッチング素子は、前記第1接続部及び前記第2接続部を含むポリシリコン半導体層を有することを特徴とする請求項7に記載の表示装置。 Wherein said switching element, a display device according to claim 7, characterized in that it comprises a polysilicon semiconductor layer including the first connecting portion and the second connecting portion.
  11. 【請求項11】前記表示装置は、一対の基板間に液晶層を挟持した液晶表示装置であることを特徴とする請求項7に記載の表示装置。 Wherein said display device is a display device according to claim 7, characterized in that a liquid crystal display device having a liquid crystal layer sandwiched between a pair of substrates.
  12. 【請求項12】一方の前記基板は、走査線と、この走査線に略直交するように配置された信号線と、前記走査線と前記信号線との交差部に配置された前記スイッチング素子と、前記スイッチング素子に接続された画素電極と、を備え、 前記スイッチング素子は、前記信号線に接続された第1 12. While the substrate of the scanning lines, and signal lines arranged so as to be substantially perpendicular to the scanning lines, and the switching element which is disposed at the intersections of the signal lines and the scanning lines , and a pixel electrode connected to the switching element, the switching element has a first connected to the signal line
    接続部及び前記画素電極に接続された第2接続部を含むポリシリコン半導体層を有することを特徴とする請求項11に記載の表示装置。 The display device according to claim 11, characterized in that it comprises a polysilicon semiconductor layer comprising a second connecting portion connected to the connecting portion and the pixel electrode.
  13. 【請求項13】前記表示装置は、独立島状に形成される発光層を備えた画素がマトリクス状に配置される自己発光型表示装置であることを特徴とする請求項7に記載の表示装置。 Wherein said display device is a display device according to claim 7 in which the pixel having a light emitting layer formed independently island is characterized in that it is a self-luminous display device which is arranged in a matrix .
  14. 【請求項14】前記スイッチング素子は、前記信号線に接続された第1接続部及び前記画素電極に接続された第2接続部を含むポリシリコン半導体層を有することを特徴とする請求項11に記載の表示装置。 14. The switching device, in claim 11, characterized in that it comprises a polysilicon semiconductor layer comprising a second connecting portion connected to the first connecting portion and the pixel electrodes connected to the signal line the display device according.
  15. 【請求項15】基板上に配置された、走査線と、この走査線に略直交するように配置された信号線と、前記信号線に略直交するように配置された電源供給線と、前記電源供給線と前記信号線との交差部に配置された前記スイッチング素子と、前記表示素子毎に独立に形成され前記スイッチング素子に接続された第1電極と、複数の前記表示素子に共通に形成された第2電極と、を備え、 前記スイッチング素子は、前記電源供給線に接続された前記第1接続部及び前記第1電極に接続された第2接続部を含むポリシリコン半導体層を有することを特徴とする請求項13に記載の表示装置。 15. disposed on the substrate, and the scanning lines, and signal lines arranged so as to be substantially perpendicular to the scanning lines, and a power supply line arranged so as to be substantially perpendicular to the signal line, the and the switching element and the power supply line is disposed at the intersections of the signal lines, formed on the common and first electrodes, wherein are each display element is formed independently connected to the switching element, the plurality of the display element and a second electrode that is, the switching element may have a polysilicon semiconductor layer comprising a second connecting portion connected to the connected first connecting portion and the first electrode to the power supply line the display device according to claim 13, wherein.
  16. 【請求項16】複数の信号線と、前記信号線に略直交して配置される複数の走査線と、これら交点付近に配置されるスイッチング素子と、前記スイッチング素子に接続される表示素子と、からなる画素をマトリクス状に備えた表示装置であって、 前記スイッチング素子は、島状の半導体層と、前記半導体層にゲート絶縁膜を介して配置され対応する走査線と接続するゲート電極と、を備えた薄膜トランジスタにより構成され、 前記薄膜トランジスタの前記半導体層は、所定濃度の不純物を含み、対応する前記信号線に接続するソース領域と、対応する前記表示素子に接続するドレイン領域と、 16. A plurality of signal lines, a plurality of scanning lines arranged substantially perpendicular to the signal line, a switching element arranged near these intersections, a display element connected to the switching element, pixels consisting of a display device provided in a matrix, wherein the switching element includes a gate electrode connected with the island-like semiconductor layers are disposed through a gate insulating film on the semiconductor layer and the corresponding scan line, is constituted by a thin film transistor wherein the semiconductor layer of the thin film transistor includes a predetermined concentration of impurities, a source region connected to a corresponding said signal line, and a drain region connected to the display element corresponding,
    を有し、 前記スイッチング素子は、前記信号線方向において、前記ソース領域及び前記ドレイン領域の配置位置が所定数毎に異なるように配置されたことを特徴とする表示装置。 Has, the switching element is in the signal line direction, the display characterized in that the position of the source region and the drain region are arranged to be different for every predetermined number of devices.
  17. 【請求項17】前記半導体層は、ポリシリコン半導体層により構成されることを特徴とする請求項16に記載の表示装置。 17. The semiconductor layer A display device according to claim 16, characterized in that it is constituted by a polysilicon semiconductor layer.
  18. 【請求項18】前記スイッチング素子は、前記走査線方向において、前記ソース領域及び前記ドレイン領域の配置位置が所定数毎に異なるように配置されたことを特徴とする請求項16に記載の表示装置。 18. The switching device, in the scanning line direction, the display device according to claim 16, characterized in that the position of the source region and the drain region are arranged to be different for every predetermined number .
  19. 【請求項19】マトリクス状に配置された複数の画素からなる表示エリアを備えた表示装置において、 前記画素の各々は、前記画素を選択する画素スイッチング素子と、前記画素スイッチング素子に接続される駆動素子と、前記駆動素子により駆動される表示素子と、を備え、 前記駆動素子は、薄膜トランジスタにより構成され、前記表示エリアにおいて前記薄膜トランジスタのソース領域及びドレイン領域の向きが異なることを特徴とする表示装置。 19. A display device comprising a display area comprising a plurality of pixels arranged in a matrix drive, each of the pixels includes a pixel switching element that selects the pixel, which is connected to the pixel switching element comprising a device, and a display element driven by the driving element, the driving element is constituted by a thin film transistor, a display device comprising an orientation of the source and drain regions of the thin film transistor is different in the display area .
  20. 【請求項20】前記薄膜トランジスタの半導体層は、ポリシリコン半導体層により構成されることを特徴とする請求項19に記載の表示装置。 20. A semiconductor layer of the thin film transistor, a display device according to claim 19, characterized in that it is constituted by a polysilicon semiconductor layer.
  21. 【請求項21】前記表示素子は、自己発光型表示素子であることを特徴とする請求項19に記載の表示装置。 21. The display device includes a display device according to claim 19 which is a self-luminous display device.
JP2001175614A 2001-06-11 2001-06-11 Display device Pending JP2002366057A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001175614A JP2002366057A (en) 2001-06-11 2001-06-11 Display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001175614A JP2002366057A (en) 2001-06-11 2001-06-11 Display device

Publications (1)

Publication Number Publication Date
JP2002366057A true JP2002366057A (en) 2002-12-20

Family

ID=19016716

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001175614A Pending JP2002366057A (en) 2001-06-11 2001-06-11 Display device

Country Status (1)

Country Link
JP (1) JP2002366057A (en)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2004213027A (en) * 2003-01-08 2004-07-29 Samsung Electronics Co Ltd Polycrystalline silicon thin film transistor display panel and its manufacturing method
JP2005164741A (en) * 2003-11-28 2005-06-23 Toshiba Matsushita Display Technology Co Ltd Active matrix type display device and manufacturing method therefor
JP2006201765A (en) * 2005-01-07 2006-08-03 Samsung Electronics Co Ltd Thin-film transistor display panel
JP2008033073A (en) * 2006-07-31 2008-02-14 Sony Corp Display device and its manufacturing method
JP2008270540A (en) * 2007-04-20 2008-11-06 Sony Corp Manufacturing method of semiconductor device and display unit
US7595849B2 (en) 2002-12-27 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP2009258638A (en) * 2008-03-25 2009-11-05 Sony Corp Method of producing display, display, method of producing thin film transistor substrate, and thin film transistor substrate
JP2010097051A (en) * 2008-10-17 2010-04-30 Sony Corp Panel
JP2010151865A (en) * 2008-12-24 2010-07-08 Sony Corp Display device and method of manufacturing the same
JP2011085925A (en) * 2009-10-15 2011-04-28 Samsung Mobile Display Co Ltd Organic light-emitting display device and method of fabricating the same
JP2012073649A (en) * 2008-04-24 2012-04-12 Samsung Mobile Display Co Ltd Manufacturing method of organic light emitting display device
JP2014013404A (en) * 2004-09-16 2014-01-23 Semiconductor Energy Lab Co Ltd Display device and electronic apparatus
US8654045B2 (en) 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
JP2014067047A (en) * 2013-11-08 2014-04-17 Seiko Epson Corp Light emission device and electronic apparatus
US9066388B2 (en) 2005-11-30 2015-06-23 Seiko Epson Corporation Light-emitting device and electronic apparatus
US9070649B2 (en) 2005-11-30 2015-06-30 Seiko Epson Corporation Light-emitting device and electronic apparatus
JP2015166872A (en) * 2015-04-07 2015-09-24 セイコーエプソン株式会社 Light emission device and electronic apparatus
JP2016040596A (en) * 2014-08-12 2016-03-24 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited Organic electroluminescence display

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242224A (en) * 1989-03-16 1990-09-26 Fujitsu Ltd Matrix display device
JPH02244125A (en) * 1989-03-17 1990-09-28 Seiko Epson Corp Active matrix substrate
JPH0333724A (en) * 1989-06-30 1991-02-14 Hitachi Ltd Liquid crystal display device
JPH0876088A (en) * 1994-09-08 1996-03-22 Sharp Corp Image display device
JPH10135135A (en) * 1996-10-30 1998-05-22 Semiconductor Energy Lab Co Ltd Manufacturing semiconductor device
JPH1124606A (en) * 1997-07-02 1999-01-29 Seiko Epson Corp Display device
JP2000147562A (en) * 1991-10-16 2000-05-26 Semiconductor Energy Lab Co Ltd Electrooptical display device
JP2000172200A (en) * 1998-09-29 2000-06-23 Canon Inc Display element and color display element
JP2001035662A (en) * 1999-07-27 2001-02-09 Pioneer Electronic Corp Organic electroluminescence element display device and its manufacture
JP2001067018A (en) * 1999-06-21 2001-03-16 Semiconductor Energy Lab Co Ltd El display device, driving method therefor and electronic device
JP2001102595A (en) * 1999-09-30 2001-04-13 Sanyo Electric Co Ltd Thin film transistor and display
JP2001109405A (en) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd El display device

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02242224A (en) * 1989-03-16 1990-09-26 Fujitsu Ltd Matrix display device
JPH02244125A (en) * 1989-03-17 1990-09-28 Seiko Epson Corp Active matrix substrate
JPH0333724A (en) * 1989-06-30 1991-02-14 Hitachi Ltd Liquid crystal display device
JP2000147562A (en) * 1991-10-16 2000-05-26 Semiconductor Energy Lab Co Ltd Electrooptical display device
JPH0876088A (en) * 1994-09-08 1996-03-22 Sharp Corp Image display device
JPH10135135A (en) * 1996-10-30 1998-05-22 Semiconductor Energy Lab Co Ltd Manufacturing semiconductor device
JPH1124606A (en) * 1997-07-02 1999-01-29 Seiko Epson Corp Display device
JP2000172200A (en) * 1998-09-29 2000-06-23 Canon Inc Display element and color display element
JP2001067018A (en) * 1999-06-21 2001-03-16 Semiconductor Energy Lab Co Ltd El display device, driving method therefor and electronic device
JP2001035662A (en) * 1999-07-27 2001-02-09 Pioneer Electronic Corp Organic electroluminescence element display device and its manufacture
JP2001102595A (en) * 1999-09-30 2001-04-13 Sanyo Electric Co Ltd Thin film transistor and display
JP2001109405A (en) * 1999-10-01 2001-04-20 Sanyo Electric Co Ltd El display device

Cited By (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7595849B2 (en) 2002-12-27 2009-09-29 Semiconductor Energy Laboratory Co., Ltd. Display device and manufacturing method thereof
JP4636487B2 (en) * 2003-01-08 2011-02-23 サムスン エレクトロニクス カンパニー リミテッド A method of manufacturing a thin film transistor display panel
JP2004213027A (en) * 2003-01-08 2004-07-29 Samsung Electronics Co Ltd Polycrystalline silicon thin film transistor display panel and its manufacturing method
JP2005164741A (en) * 2003-11-28 2005-06-23 Toshiba Matsushita Display Technology Co Ltd Active matrix type display device and manufacturing method therefor
JP4686122B2 (en) * 2003-11-28 2011-05-18 東芝モバイルディスプレイ株式会社 The active matrix type display device and a manufacturing method thereof
JP2017083828A (en) * 2004-09-16 2017-05-18 株式会社半導体エネルギー研究所 Display device
US9577008B2 (en) 2004-09-16 2017-02-21 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of the same
JP2016066104A (en) * 2004-09-16 2016-04-28 株式会社半導体エネルギー研究所 Display device and electronic apparatus
JP2014013404A (en) * 2004-09-16 2014-01-23 Semiconductor Energy Lab Co Ltd Display device and electronic apparatus
JP2006201765A (en) * 2005-01-07 2006-08-03 Samsung Electronics Co Ltd Thin-film transistor display panel
US9917145B2 (en) 2005-11-30 2018-03-13 Seiko Epson Corporation Light-emitting device and electronic apparatus
US9379172B2 (en) 2005-11-30 2016-06-28 Seiko Epson Corporation Light-emitting device and electronic apparatus
US9070649B2 (en) 2005-11-30 2015-06-30 Seiko Epson Corporation Light-emitting device and electronic apparatus
US9066388B2 (en) 2005-11-30 2015-06-23 Seiko Epson Corporation Light-emitting device and electronic apparatus
JP2008033073A (en) * 2006-07-31 2008-02-14 Sony Corp Display device and its manufacturing method
US8810489B2 (en) 2006-07-31 2014-08-19 Sony Corporation Display and method for manufacturing display
US8654045B2 (en) 2006-07-31 2014-02-18 Sony Corporation Display and method for manufacturing display
US8994626B2 (en) 2006-07-31 2015-03-31 Sony Corporation Display and method for manufacturing display
JP2008270540A (en) * 2007-04-20 2008-11-06 Sony Corp Manufacturing method of semiconductor device and display unit
US8034672B2 (en) 2008-03-25 2011-10-11 Sony Corporation Method of producing display device, display device, method of producing thin-film transistor substrate, and thin-film transistor substrate
JP4538767B2 (en) * 2008-03-25 2010-09-08 ソニー株式会社 Manufacturing method and a display device for a display device, and manufacturing method and the thin film transistor substrate of the TFT substrate
JP2009258638A (en) * 2008-03-25 2009-11-05 Sony Corp Method of producing display, display, method of producing thin film transistor substrate, and thin film transistor substrate
JP2012073649A (en) * 2008-04-24 2012-04-12 Samsung Mobile Display Co Ltd Manufacturing method of organic light emitting display device
US9171892B2 (en) 2008-04-24 2015-10-27 Samsung Display Co., Ltd. Method of manufacturing an organic light emitting display device by patterning and formation of pixel and gate electrodes
JP2010097051A (en) * 2008-10-17 2010-04-30 Sony Corp Panel
JP2010151865A (en) * 2008-12-24 2010-07-08 Sony Corp Display device and method of manufacturing the same
JP2011085925A (en) * 2009-10-15 2011-04-28 Samsung Mobile Display Co Ltd Organic light-emitting display device and method of fabricating the same
JP2014067047A (en) * 2013-11-08 2014-04-17 Seiko Epson Corp Light emission device and electronic apparatus
JP2016040596A (en) * 2014-08-12 2016-03-24 上海和輝光電有限公司Everdisplay Optronics (Shanghai) Limited Organic electroluminescence display
JP2015166872A (en) * 2015-04-07 2015-09-24 セイコーエプソン株式会社 Light emission device and electronic apparatus

Similar Documents

Publication Publication Date Title
JP4071652B2 (en) Organic el light-emitting display device
KR100517142B1 (en) Active Matrix Organic EL Display Device and Method of Forming the Same
JP3999205B2 (en) Active matrix organic light emitting display device and a manufacturing method thereof
KR100548688B1 (en) Electric optical device and electronic apparatus
KR100493353B1 (en) Active matrix type display device
CN100414587C (en) Flat panel display
KR100635042B1 (en) Flat Panel Display Device with Face Plate and Fabrication Method thereof
JP3779972B2 (en) Dual panel type organic electroluminescent device and a manufacturing method thereof
US6501448B1 (en) Electroluminescence display device with improved driving transistor structure
US6476419B1 (en) Electroluminescence display device
JP4725577B2 (en) Method for manufacturing a display device
US20030155860A1 (en) Active matrix type organic electroluminescent display and method of manufacturing the same
US6951495B2 (en) Display apparatus having electroluminescence elements
US7622316B2 (en) Active matrix organic luminescence display device and manufacturing method for the same
US7042163B2 (en) Organic electroluminescence display and method of fabricating the same
US8071978B2 (en) Organic electroluminescent device comprising power supply line on same layer as gate line
KR101107252B1 (en) Thin film transistor substrate in electro-luminescence dispaly panel and method of fabricating the same
JP5030345B2 (en) Semiconductor device
CN100438119C (en) Dual panel-type organic electroluminescent device and method for fabricating the same
KR100668269B1 (en) Light-emitting device and electronic apparatus
US20040135501A1 (en) Organic electroluminescence panel
KR101961190B1 (en) Organic electro-luminescence device and method of fabricating the same
US20050127825A1 (en) Dual panel-type organic electroluminescent display device and method of fabricating the same
US20080118743A1 (en) Deposition mask, method of manufacturing the same, and method of manufacturing electroluminescent display device having the same
KR100564197B1 (en) Electroluminesence display device and manufacturing method thereof

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070514

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080610

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110428

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110622

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110719

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110824

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110913

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20120207