JP2002359849A - Filter processor - Google Patents

Filter processor

Info

Publication number
JP2002359849A
JP2002359849A JP2002024110A JP2002024110A JP2002359849A JP 2002359849 A JP2002359849 A JP 2002359849A JP 2002024110 A JP2002024110 A JP 2002024110A JP 2002024110 A JP2002024110 A JP 2002024110A JP 2002359849 A JP2002359849 A JP 2002359849A
Authority
JP
Japan
Prior art keywords
data
filtering
means
processing
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002024110A
Other languages
Japanese (ja)
Other versions
JP4217408B2 (en
Inventor
Tadayoshi Nakayama
忠義 中山
Original Assignee
Canon Inc
キヤノン株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority to JP2001-71092 priority Critical
Priority to JP2001071092 priority
Application filed by Canon Inc, キヤノン株式会社 filed Critical Canon Inc
Priority to JP2002024110A priority patent/JP4217408B2/en
Priority claimed from US10/092,573 external-priority patent/US6904177B2/en
Publication of JP2002359849A publication Critical patent/JP2002359849A/en
Publication of JP4217408B2 publication Critical patent/JP4217408B2/en
Application granted granted Critical
Application status is Expired - Fee Related legal-status Critical
Anticipated expiration legal-status Critical

Links

Abstract

PROBLEM TO BE SOLVED: To realize a two-dimensional wavelet transformation processor, using a smaller hardware configuration by more effectively utilizing hardware resources. SOLUTION: A filter processor has a vertical DWT processing part (901) for performing filter processing of image data and outputting two types of data obtained with the processing as one set of data, a turning unit (903) for rearranging data outputted from the vertical DWT processing part, so as to turn the data by two sets of the data at a time by 90 deg. and outputting the data, and a horizontal DWT processing part (905) for performing filter processing on the image data, rearranged by the turning unit and outputting two types of data obtained with the processing as one set of data.

Description

【発明の詳細な説明】 DETAILED DESCRIPTION OF THE INVENTION

【0001】 [0001]

【発明の属する技術分野】本発明はフィルタ処理装置に関し、更に詳しくは、画像データをウェーブレット変換したり、ウェーブレット変換係数を画像データに逆変換する等のフィルタ処理装置に関する。 The present invention relates to a filtration device BACKGROUND OF THE INVENTION, and more particularly, or wavelet converting the image data relates to filtering apparatus such that inversely transforms the wavelet transform coefficients to the image data.

【0002】 [0002]

【従来の技術】画像、特に多値画像は非常に多くの情報を含んでおり、その画像を蓄積・伝送する際にはデータ量が膨大であるという問題がある。 2. Description of the Related Art An image, especially a multi-valued image includes a large number of information and when storing and transmitting the image there is a problem that the amount of data is enormous. このため画像の蓄積・伝送に際しては、画像の持つ冗長性を除く、或いは画質の劣化が視覚的に認識し難い程度で、画像の内容を変更することによってデータ量を削減する高能率符号化が用いられる。 In the storage and transmission of this for the image, excluding redundancy possessed by the image, or to the extent that deterioration of image quality is hardly visually recognized, efficient coding to reduce the amount of data by changing the content of the image used.

【0003】例えば、静止画像の国際標準符号化方式としてISOとITU−Tにより勧告されたJPEGでは、画像データをブロック(8画素×8画素)ごとに離散コサイン変換(DCT)して、DCT係数に変換した後に、各係数を各々量子化し、さらにエントロピー符号化することにより画像データを圧縮している。 For example, the JPEG recommended by ISO and ITU-T as an international standard coding scheme for still images, discrete cosine transform image data for each block (8 pixels × 8 pixels) to (DCT), DCT coefficients and compressing the image data by after converting, the coefficients of each quantized, further entropy encoded. しかしこの方式では、ブロックごとにDCT、量子化を行なっているため、復号画像の各ブロックの境界で、所謂ブロック歪みが現れる場合がある。 However, in this method, since the performing DCT, quantization for each block, the boundary of each block of a decoded image, there is a case where a so-called block distortion appears.

【0004】一方、新しい静止画像の国際標準符号化方式としてJPEG2000が検討されているが、JPE [0004] On the other hand, JPEG2000 but has been studied as an international standard encoding scheme of the new still image, JPE
G2000では、量子化の前に行う変換処理として、ウェーブレット変換が提案されている。 In G2000, as a conversion process carried out before the quantization, wavelet transform is proposed. ウェーブレット変換は、現行JPEGのようにブロック単位で処理を行うのではなく、入力データを連続的に処理するので、復号画像の劣化を視覚的に分かりにくくできるといった特徴がある。 Wavelet transform, rather than performing processing in units of blocks as the current JPEG, since processing the input data continuously is characterized such deterioration of the decoded image can obscure visual.

【0005】JPEG2000で使われているウェーブレット変換では、リフティング機構と呼ばれる方法で処理をすることで、少ない演算量で効率良く変換処理を行うことができる。 [0005] In the wavelet transform are used in JPEG2000 is, by the processing in a manner known as lifting mechanism, it can be efficiently performed conversion with a small amount of calculation.

【0006】図12に順方向のリフティング機構、図1 [0006] the forward direction of the lifting mechanism in FIG. 12, Fig. 1
3に逆方向のリフティング機構におけるシグナルフローを表わす図を示す。 3 shows a diagram representing the signal flow in the opposite direction of the lifting mechanism. 図の中のα、β、γ、δはリフティング係数と呼ばれるものである。 α in FIG, β, γ, δ is called a lifting coefficients.

【0007】まず、図12に示すリフティング機構の動作について説明する。 [0007] First, the operation of the lifting mechanism shown in FIG. 12.

【0008】入力画素を、入力される順にX 0 、X 1 、X [0008] X 0 in the order in which the input pixel is inputted, X 1, X
2 、X 3 、X 4 、X 5 、… のように順に表わす。 2, X 3, X 4, X 5, ... represent the order as. 該入力画素は、分類ユニット201にて、偶数画素系列と奇数画素系列とに分類され、分類ユニット201の一方の出力端子(図12では上側)からは添字が偶数の画素X 0 Input pixels at the classification unit 201, the even be classified into pixel series and an odd pixel series, one output terminal index is even pixels X 0 from (12 upper in) the classification unit 201,
2 、X 4 、…(すなわちX 2n )が、もう一方の出力端子(図12では下側)からは添字が奇数の画素 X 1 X 2, X 4, ... (i.e., X 2n) is the subscript is an odd number from the other output terminal (12 in bottom) pixel X 1,
3 、X 5 、…(すなわちX X 3, X 5, ... (ie X 2n+1 )が出力される。 2n + 1) is output.

【0009】初段のリフティング 処理では、偶数画素系列に対しリフティング係数αを乗し、連続する2個の偶数画素の乗算結果を、該2画素の中央に位置する奇数画素系列中の画素に加算する。 [0009] In the first stage of the lifting process, to multiply the lifting coefficient α with respect to the even pixel series, adds the multiplication results of the two even-numbered successive pixels, the pixels in the odd-numbered pixel series located at the center of the 2 pixels .

【0010】これを一般化した式で表現すると、以下のようになる。 [0010] When this is expressed by the generalized formula is as follows.

【0011】 D 2n+1 = X 2n+1 + α・X 2n + α・X 2n+2 …(1) 2段目のリフティング処理では、新たに得られた奇数画素系列 D 1 、D 3 、D 5 、…に対しリフティング係数βを乗算し、連続する2個の奇数画素の乗算結果を、該2画素の中央に位置する偶数画素系列中の画素に加算する。 [0011] D 2n + 1 = X 2n + 1 + α · X 2n + α · X 2n + 2 ... (1) The lifting process of the second stage, the odd pixel newly obtained sequence D 1, D 3, D 5, ... to multiply the lifting factor beta, a multiplication result of the two odd consecutive pixels to pixel in the even-numbered pixel sequence located at the center of the two pixels.

【0012】これを一般化した式で表現すると、以下のようになる。 [0012] When this is expressed by the generalized formula is as follows.

【0013】 E 2n+2 = X 2n+2 + β・D 2n+1 + β・D 2n+3 …(2) 3段目のリフティング 処理では、リフティング係数γ [0013] In E 2n + 2 = X 2n + 2 + β · D 2n + 1 + β · D 2n + 3 ... (2) lifting process of the third stage, lifting coefficient γ
を用いて初段と同様に、また、4段目のリフティング処理では、リフティング係数δを用いて2段目と同様に処理する。 Similar to the first stage with, and in the lifting process of the fourth stage, treated in the same manner as the second stage with a lifting factor [delta]. 3段、4段目のリフティング処理内容を表わす式は、それぞれ下記のようになる。 3 stages, expression representing the lifting process contents of fourth row, respectively as follows.

【0014】 H 2n+1 = D 2n+1 + γ・E 2n + γ・E 2n+2 …(3) L 2n+2 = E 2n+2 + δ・H 2n+1 + δ・H 2n+3 …(4) また、図12中、Kはウェーブレット係数を正規化するものであるが、本発明の本質を説明するにあたって特に関係ないことであるので、ここでは説明を省略する。 [0014] H 2n + 1 = D 2n + 1 + γ · E 2n + γ · E 2n + 2 ... (3) L 2n + 2 = E 2n + 2 + δ · H 2n + 1 + δ · H 2n + 3 ... (4) in addition, in FIG. 12, K but is intended to normalize the wavelet coefficients, so that there is no particular relationship in describing the nature of the present invention, a description thereof will be omitted.

【0015】正規化処理を無視すれば、3段、4段目のリフティング処理によって得られる、H n 、L nは各々高域変換係数と低域変換係数に対応する。 [0015] Ignoring the normalization process, three stages, obtainable by the lifting process of the fourth stage, H n, L n are each corresponding to a high-frequency transform coefficients and low-frequency transform coefficients.

【0016】次に、図13に示す逆方向のリフティング機構のシグナルフローについて簡単に説明する。 Next, briefly described signal flow in the opposite direction of the lifting mechanism shown in FIG. 13. まず始めに、順方向のリフティング機構における正規化処理に対応して、逆の係数を掛けた後、4段のリフティング処理を行う。 First, in response to the normalization process in the forward direction of the lifting mechanism, after multiplication by the inverse of the coefficient, it performs lifting process of four stages. 各段の処理内容を以下にまとめて式で表わす。 The processing contents of each stage are summarized in the following represented by the formula.

【0017】 (1段目) E2 n+2 = L 2n+2 − δ・H 2n+1 − δ・H 2n+3 …(5) (2段目) D 2n+1 = H 2n+1 − γ・E 2n − γ・E 2n+2 …(6) (3段目) X2 n+2 = E 2n+2 − β・D 2n+1 − β・D 2n+3 …(7) (4段目) X2n+1 = D2n+1 − α・X2n − α・X2n+2 (8) 上記(5)(6)(7)(8)式は、各々(4)(3) [0017] (first stage) E2 n + 2 = L 2n + 2 - δ · H 2n + 1 - δ · H 2n + 3 ... (5) (2 -stage) D 2n + 1 = H 2n + 1 - γ · E 2n - γ · E 2n + 2 ... (6) (3 stage) X2 n + 2 = E 2n + 2 - β · D 2n + 1 - β · D 2n + 3 ... (7) (4 -stage eyes) X2n + 1 = D2n + 1 - α · X2n - α · X2n + 2 (8) (5) (6) (7) (8) are each (4) (3)
(2)(1)式を移項することにより得られるものである。 (2) (1) is obtained by transposing the equation.

【0018】図12及び図13に示すリフティング機構を別の視点から表現したものが、図14及び図15に示すリフティング格子構造である。 [0018] 12 and a representation of a lifting mechanism from another viewpoint shown in FIG. 13 is a lifting lattice structure shown in FIGS. 14 and 15. 同図において、□は入力データを、〇は格子点(あるいは格子点データ演算器)を表わし、〇から出ている矢印は格子点データの流れを示す。 In the figure, □ is the input data, 〇 represents the grid points (or lattice point data calculation unit), an arrow emanating from 〇 shows the flow of the lattice point data. これらの図はリフティング機構における基本処理(前記(1)〜(8)式の処理)並びに該処理によって得られる新たなデータを1つの格子点に対応させたものである。 These figures are made to correspond to the basic process ((1) to (8) of the process) and one grid point the new data obtained by the processing in the lifting mechanism.

【0019】図14に示す順方向のリフティング格子構造では、1つの格子点データは前記(1)〜(4)式のいずれかを用いて計算される。 [0019] In the forward lifting lattice structure shown in FIG. 14, one grid point data is calculated using any one of (1) to (4) below.

【0020】図15に示す逆方向のリフティング格子構造では、1つの格子点データは前記(5)〜(8)式のいずれかにより計算される。 [0020] In the reverse direction of lifting the grating structure shown in FIG. 15, one grid point data is calculated by either of the (5) - (8).

【0021】普通のフィルタは、データが1つ入力されるごとに1つの出力が計算されるが、図14のリフティング格子構造から解かるように、リフティング演算処理では、新たなデータが2つ用意されてはじめて、2つのデータ出力が可能になる。 The ordinary filter is one output every time data is inputted one is computed, to Tokaru so the lifting lattice structure of FIG. 14, in lifting operation process, two new data is ready Only the two data output is possible.

【0022】例えば、X 8までの入力データでは、出力データとして L 4 、H 5まで演算できるだけである。 [0022] For example, in the input data to X 8, it can only be calculated as the output data to L 4, H 5. 次に X 9だけが新たに用意されても、新たに演算できる格子点データは何も無い。 Then only X 9 is be newly prepared, there is no lattice point data can be newly calculated. しかし、 X 10が用意されることにより、新たに D 9 、E 8 、H 7 、L 6が演算可能になる。 However, by X 10 is prepared, new D 9, E 8, H 7 , L 6 is enabled operation. 更に、X 11 、X 12の2つの入力データが用意されて、はじめて出力データである H 9 、L 8が演算可能になる。 Furthermore, the two input data are available for X 11, X 12, H 9 , L 8 is the first output data is available operations.

【0023】このように、リフティング演算に基づくフィルタ処理では、新たな2つの入力データが用意されるごとに2つの出力(変換係数)が計算可能となる。 [0023] Thus, in the filtering process based on the lifting operation, the two outputs (transform coefficients) can be calculated each time two new input data is prepared. 図1 Figure 1
5に示す逆変換処理においても同様に、2つの変換係数が用意されるごとに2つの復元データが計算可能になることがわかる。 Similarly in the reverse conversion processing shown in 5, it can be seen that two restoring data every time two transform coefficients are provided is calculable.

【0024】また、垂直方向の逆変換処理に当てはめて見てみると、低域と高域の2種類の変換係数9ライン分を水平スキャン順序で入力することにより、2ライン分の復元データが水平スキャン順序で同時に計算され、出力される。 Further, looking at by applying the inverse transform processing in the vertical direction by entering the nine lines two transform coefficients of the low-frequency and high-frequency horizontal scan order, the two lines restores data is calculated simultaneously in horizontal scan order, it is output.

【0025】この点が、リフティング演算によるフィルタ処理(ウェーブレット変換)とそうでないフィルタ処理との大きな違いである。 [0025] This point is a big difference between the filtering otherwise the filtering by lifting operation (wavelet transform).

【0026】上記のように、水平方向(又は垂直方向) [0026] As described above, the horizontal (or vertical)
のウェーブレット変換処理を行うウェーブレット変換部からペアで出力される低域と高域の変換係数は、それぞれ垂直方向(又は水平方向)のウェーブレット変換処理を行う次のウェーブレット変換部にて処理され、該2回の変換処理により水平・垂直方向の2次元ウェーブレット変換処理が行なわれる。 The high and low ranges of the transform coefficients output in pairs from the wavelet transform unit which performs wavelet transformation processing is processed in the next wavelet transform unit which performs wavelet transformation processing in each vertical (or horizontal direction), the 2-dimensional wavelet transform processing in the horizontal and vertical directions is performed by two conversion process.

【0027】2次元ウェーブレット変換を行う処理部は、特開平10−283342に示されているように、 The processing unit that performs two-dimensional wavelet transform, as shown in JP-A-10-283342,
従来は図16のように構成されていた。 Conventionally it had been constructed as shown in FIG 16. 同図において、 In the figure,
501は水平方向の1次元DWT(Discrete Wavelet T 501 horizontal one-dimensional DWT (Discrete Wavelet T
ransform)処理部(以下、「水平DWT処理部」と呼ぶ。)、503及び505は垂直方向の1次元DWT処理部(以下、垂直DWT処理部」と呼ぶ。)、511及び513はバッファである。 Ransform) processing unit (hereinafter, referred to as "horizontal DWT processing unit".), 503 and 505 are one-dimensional DWT processing unit in the vertical direction (hereinafter, referred to as a vertical DWT processing unit ".), 511 and 513 are buffer .

【0028】水平DWT処理部501は、水平方向に走査されたラスタースキャンデータを受け取って処理し、 The horizontal DWT processing unit 501 receives and processes the raster scan data scanned in the horizontal direction,
処理毎に水平方向の低域と高域の2つの変換係数を出力する。 And it outputs the two conversion coefficients of the low-frequency and high-frequency of the horizontal direction for each treatment. バッファ511、513は、前記水平DWT処理部501から出力される低域と高域の変換係数を分けて、それぞれ1水平ライン分の変換係数を格納する。 Buffers 511 and 513, divides the high and low ranges of the transform coefficients output from the horizontal DWT processing unit 501, and stores the conversion coefficient of each one horizontal line.

【0029】一方、垂直DWT処理部503及び505 [0029] On the other hand, vertical DWT processor 503 and 505
では、垂直方向の1次元ウェーブレット変換処理をした直後、その内部バッファに、該変換処理に用いた複数ライン分の変換係数が格納されている。 So immediately after the one-dimensional wavelet transform processing in the vertical direction, in its internal buffer, transform coefficients for a plurality of lines used in the conversion process is stored. 変換処理が終了すると、この内2ライン分の変換係数は不要となり、新たな2ライン分の変換係数が水平DWT処理部501及びバッファ511及び513から入力されると、次の垂直ウェーブレット変換処理が可能になる。 When the conversion process is completed, the conversion coefficient of the inner two lines is not required, the conversion coefficient of a new two lines is input from the horizontal DWT processing unit 501 and a buffer 511 and 513, the next vertical wavelet transform process is possible to become. そして、垂直D Then, vertical D
WT処理部503及び505は、入力された新たなセットの変換係数を用いて演算処理を行い、垂直方向の低域と高域の2つの変換係数をそれぞれ出力する。 WT processor 503 and 505, performs arithmetic processing using the conversion factor of a new set of input, and outputs the two conversion coefficients of the low-frequency and high-frequency vertical respectively.

【0030】このように、水平と垂直の2種類のウェーブレット変換処理を施すことにより、垂直DWT処理部503からは、LL(垂直‐低域、水平‐低域)、HL [0030] Thus, by applying two types of wavelet transform processing in the horizontal and vertical, from the vertical DWT processing unit 503, LL (vertical - low frequency, horizontal - low frequency), HL
(垂直‐高域、水平‐低域)の2種類の変換係数が、垂直DWT処理部505からは、LH(垂直‐低域、水平‐高域)、HH(垂直‐高域、水平‐高域)の2種類の変換係数が出力される。 (Vertical - high range, horizontal - low frequency) two transform coefficients are, from the vertical DWT processing unit 505, LH (vertical - low frequency, horizontal - high range), HH (vertical - high range, horizontal - high two transform coefficients range) is output.

【0031】図16の構成では、水平DWT処理部50 [0031] In the configuration of FIG. 16, the horizontal DWT processing unit 50
1は、毎サイクル2つのデータを入力すれば100%の稼働率で動作させることが可能である。 1 can be operated at 100% uptime by entering the each cycle two data. それに対し、2 In contrast, 2
つ存在する垂直DWT処理部503及び505は、それぞれバッファ511と513に次の水平1ライン分の変換係数を蓄えている間、何も処理せずに休止しており、 One vertical DWT processing unit 503 and 505 are present, while in the buffer 511 respectively 513 stored transform coefficients of one line next horizontal, nothing has paused without processing,
さらに次の2ライン目の変換係数が水平DWT処理部5 Horizontal DWT processing unit 5 is further transform coefficients of the next second line
01から垂直DWT処理部503及び505に入力する時に、バッファ511及び513に蓄えた変換係数を読み出すことで、2ライン分の変換係数を用いて垂直ウェーブレット変換処理を行う。 When entering the vertical DWT processing unit 503 and 505 from 01, by reading the transform coefficients stored in the buffer 511 and 513, it performs the vertical wavelet transform process using a conversion factor of two lines.

【0032】従って、2つの垂直DWT処理部503及び505が動作する期間は、新たに垂直DWT処理部5 [0032] Thus, the period of two vertical DWT processing unit 503 and 505 to work, a new vertical DWT processing unit 5
03及び505に入力される2ライン変換係数の内、水平DWT処理部501が2ライン目の変換係数を処理、 Of two lines transform coefficients input to the 03 and 505, the horizontal DWT processing unit 501 processes the conversion coefficient of the second line,
出力している期間と同じである。 It is the same as the period during which the output. つまり、2つの垂直D That is, two vertical D
WT処理部は各々50%の稼働率で動作することになる。 WT processor will operate in each of 50% uptime.

【0033】 [0033]

【発明が解決しようとする課題】上述したように、従来の2次元ウェーブレット変換処理では、水平方向と垂直方向の変換処理の内、後段に配置される変換処理部は2 [SUMMARY OF THE INVENTION] As described above, in the conventional two-dimensional wavelet transform process, among the conversion processing in the horizontal direction and the vertical direction, the conversion processing unit being disposed downstream 2
つ必要である。 One is required. すなわち、同じ量の処理をするのに、前段では1つの変換処理部で済むが、後段では2つの変換処理部を用いるのでハードウェア資源を有効に活用することができず、回路規模が大きくなるという問題があった。 That is, to make the same amount of processing, but requires only one conversion processing unit in the preceding stage, can not be effectively utilized hardware resources, the circuit scale becomes large because using two conversion processing section in a subsequent stage there is a problem in that.

【0034】本発明は上記問題点を鑑みてなされたものであり、ハードウェア資源をより有効に活用し、より小さいハードウエア構成で2次元ウェーブレット変換処理装置を実現することを目的とする。 [0034] The present invention has been made in consideration of the above situation, by utilizing the hardware resources more effectively, and to realize the two-dimensional wavelet transformation processor with a smaller hardware configuration.

【0035】 [0035]

【課題を解決するための手段】上記目的を達成するために、本発明のフィルタ処理装置は、画像データをフィルタ処理し、処理により得られる2種類のデータを1組のデータとして出力する第1のフィルタ処理手段と、前記第1のフィルタ処理手段から出力されたデータを2組ずつ90度回転するように並び替えて出力するデータ回転手段と、前記データ回転手段により並び替えられた画像データをフィルタ処理し、処理により得られる2種類のデータを1組のデータとして出力する第2のフィルタ処理手段とを有する。 To achieve the above object, according to the Invention The filter apparatus of the present invention, first of outputting the image data to filter, two kinds of data obtained by the processing as a set of data of the filtering means, and a data rotation unit configured to output the rearranged so as to rotate the two sets by 90 degrees the data outputted from said first filtering means, the image data rearranged by the data rotation means filters, and a second filtering means for outputting the two kinds of data obtained by the processing as a set of data.

【0036】本発明の好適な一様態によれば、前記第1 According to a preferred aspect of the [0036] present invention, the first
及び第2のフィルタ処理手段は順方向のウェーブレット変換処理を行う。 And second filtering means performs wavelet transformation processing in the forward direction. その際の入力データは、高域変換係数と、低域変換係数の2種類のデータからなる1組のデータである。 Input Data at this time, the high-frequency transform coefficients, a set of data consisting of two types of data of low-frequency transform coefficients.

【0037】また、本発明の好適な別の一様態によれば、前記第1及び第2のフィルタ処理手段は逆方向のウェーブレット変換処理を行い、高域変換係数と低域変換係数からなる1組のデータを入力して処理する。 Further, according to a preferred another aspect of the present invention, the first and second filtering means performs wavelet transformation processing in the reverse direction, consisting of a high-frequency transform coefficients and low-frequency transform coefficients 1 process by entering a set of data.

【0038】更に、本発明の好適な一様態によれば、垂直方向に並ぶ2画素分ずつの画像データを1組として平行に入力する。 [0038] Further, according to one preferred aspect of the present invention, inputs in parallel the image data of two pixels minutes arranged in the vertical direction as one set.

【0039】また、本発明の好適な一様態によれば、前記第1のフィルタ処理手段は垂直方向のフィルタ処理を行い、前記第2のフィルタ処理手段は水平方向のフィルタ処理を行う。 Further, according to one preferred aspect of the present invention, the first filtering means performs a vertical filtering process, the second filtering means performs the horizontal filtering.

【0040】また、本発明の好適な別の一様態によれば、入力した画像データを2組ずつ90度回転するように並び替えて出力する、前記第1のフィルタ処理手段の前段に配置された入力データ回転手段を更に有し、前記第1のフィルタ処理手段は水平方向のフィルタ処理を行い、前記第2のフィルタ処理手段は垂直方向のフィルタ処理を行う。 Further, according to a preferred another aspect of the present invention, instead it outputs arrangement to rotate two sets 90 times the input image data, it is placed in front of the first filtering means further comprising an input data rotation means is, the first filtering means performs the horizontal filtering, the second filtering means performs a vertical filtering.

【0041】また、本発明の好適な一様態によれば、前記第1のフィルタ処理手段は、FIRフィルタである。 Further, according to one preferred aspect of the present invention, the first filtering means is a FIR filter.

【0042】更に、本発明の好適な一様態によれば、前記第1のフィルタ処理手段に画像データを2ライン単位で入力する入力手段であって、画像データを前記第1のフィルタ処理手段の処理に必要な画素分ずつライン交互に入力する入力手段を更に有する。 [0042] Further, according to one preferred aspect of the present invention, an input means for inputting image data in units of two lines to said first filtering means, the image data of said first filtering means further comprising an input means for inputting the line alternately pixel minutes required for processing.

【0043】また、上記目的を達成するために、本発明の別のフィルタ処理装置は、画像データをフィルタ処理し、処理により得られる2種類のデータを1組のデータとして出力する第1のフィルタ処理手段と、前記第1のフィルタ処理手段から出力されたデータを各種類毎に一時保持し、垂直方向に並ぶ2画素分ずつの同種類のデータを1組として、各種類のデータを1組ずつ交互に出力する記憶手段と、前記記憶手段から出力されたデータをフィルタ処理し、処理により得られる2種類のデータを1組のデータとして出力する第2のフィルタ処理手段とを有する。 [0043] In order to achieve the above object, another filtering apparatus of the present invention, a first filter for outputting the image data to filter, two kinds of data obtained by the processing as a set of data processing means, the data output from the first filtering means temporarily holds each type, the same type of data by two pixels at vertically adjacent as one set, each type of data set each having storage means for alternately outputting, and a second filtering means for outputting the filtered data output from the storage means, the two kinds of data obtained by the processing as a set of data.

【0044】また、本発明の好適な一様態によれば、前記第1及び第2のフィルタ処理手段は順方向のウェーブレット変換処理を行い、前記1組のデータに含まれる2 Further, according to one preferred aspect of the present invention, the first and second filtering means performs wavelet transformation processing in the forward direction, included in said set of data 2
つのデータは、高域変換係数と、低域変換係数である。 One of the data, a high-frequency transform coefficients, low-frequency transform coefficients.

【0045】また、本発明の好適な別の一様態によれば、前記第1及び第2のフィルタ処理手段は逆方向のウェーブレット変換処理を行い、前記1組のデータに含まれる2つのデータは、高域変換係数と、低域変換係数である。 Further, according to a preferred another aspect of the present invention, the first and second filtering means performs wavelet transformation processing in the reverse direction, the two data included in said set of data , a high-frequency transform coefficients, low-frequency transform coefficients.

【0046】また、本発明の好適な一様態によれば、前記第1のフィルタ処理手段は、FIRフィルタである。 [0046] According to one preferred aspect of the present invention, the first filtering means is a FIR filter.

【0047】また、本発明の好適な一様態によれば、前記第1のフィルタ処理手段は、水平方向のフィルタ処理を行い、前記第2のフィルタ処理手段は、垂直方向のフィルタ処理を行う。 [0047] According to one preferred aspect of the present invention, the first filter processing unit performs the horizontal filtering, the second filtering means performs a vertical filtering.

【0048】また、上記目的を達成するために、本発明のフィルタ処理装置は、第1のモードと第2のモードとを切り換えて画像データをフィルタ処理し、処理により得られる2種類のデータを1組のデータとして出力するフィルタ処理手段と、前記フィルタ処理手段から出力された2組のデータを90度回転するように並び替えて出力するデータ回転手段と、外部より入力する画像データと、前記データ回転手段により並び替えられた画像データとを切り換えて前記フィルタ処理手段に入力する第1 [0048] In order to achieve the above object, the filtering apparatus of the present invention, by switching between the first mode and the second mode the image data to filter, two kinds of data obtained by the processing and filtering means for outputting a set of data, and a data rotation unit configured to output the rearranged two sets of data output from said filtering means so as to rotate 90 degrees, the image data input from the outside, the the inputs by switching between image data rearranged by the data rotation means to the filter processing unit 1
の切り換え手段とを有し、前記第1の切り換え手段が外部より入力する画像データを選択したときには、前記フィルタ処理手段は第1のモードでフィルタ処理を行い、 Of and a switching means, wherein when the first switching means selects the image data input from the outside, said filtering means performs filtering in a first mode,
前記データ回転手段から入力する画像データを選択したときには、第2のモードでフィルタ処理を行う。 When selecting the image data input from the data rotation unit performs the filtering process in the second mode.

【0049】本発明の好適な一様態によれば、前記フィルタ処理手段から出力されるデータを、前記データ回転手段と、外部とへ切り換えて出力する第2の切り換え手段を更に有する。 According to a preferred aspect of the [0049] present invention, further comprising a data output from said filtering means, and said data rotating unit, a second switching means for outputting the switching to the outside.

【0050】また、本発明の好適な一様態によれば、前記第1のモードでは水平方向にフィルタ処理を行い、前記第2のモードでは垂直方向にフィルタ処理を行う。 [0050] According to one preferred aspect of the present invention, the to filter horizontally in the first mode, said second mode performs filter processing in the vertical direction.

【0051】 [0051]

【発明の実施の形態】以下、添付図面を参照して本発明の好適な実施の形態を詳細に説明する。 BEST MODE FOR CARRYING OUT THE INVENTION Hereinafter, with reference to the accompanying drawings illustrating a preferred embodiment of the invention in detail.

【0052】図1は、図14に示す各格子点における演算を行う格子点データ演算ユニットを示し、図2は、フィルタ処理のリフティング演算を行うための、図1に示す各格子点データ演算ユニットを多段接続した構成を示す。 [0052] Figure 1 shows the lattice point data calculation unit for performing an operation at each lattice point shown in FIG. 14, FIG. 2, for performing a lifting operation of the filter, each grid point data calculation unit shown in FIG. 1 the show a structure in which a multi-stage connection.

【0053】図1において、601及び603は2つのデータを入力する端子、607は演算した格子点データを出力する端子、621は端子603からの入力データを格納するバッファ、609はバッファ621の出力データを外部へ出力する端子、611はバッファ621の出力データと端子603からの入力データを加算する加算器、613は、加算機611の加算結果に係数C [0053] In FIG. 1, 601 and 603 terminals for inputting two data, the terminal for outputting the grid point data calculated 607, 621 buffer for storing input data from the terminal 603, 609 output from the buffer 621 terminals for outputting data to the outside, 611 an adder for adding the input data from the output data and the terminal 603 of the buffer 621, 613, coefficient addition result of the adder 611 C
(α, β, γ, δの内の1つ)を乗算する乗算器、61 (Alpha, beta, gamma, one of [delta]) multiplier for multiplying the 61
5は演算に用いる3つのデータの中央に位置する入力データに、乗算器613の乗算結果を加算する加算器である。 5 the input data located in the center of the three data used for the operation, an adder for adding the multiplication result of the multiplier 613.

【0054】まず、本発明の実施の形態における演算方式の概要を、図14、図1及び図2を参照しながら簡単に説明する。 [0054] First, an outline of the operation method in the embodiment of the present invention will be briefly described with reference to FIG. 14, FIGS. なお、以下の説明においては、図14の各格子点から出力されるデータも、格子点と同じ参照名で呼ぶ。 In the following description, the data output from each grid point in FIG. 14 also, referred to by the same reference names as grid points.

【0055】例えば、9個の入力データX 0 、X 1 [0055] For example, nine of the input data X 0, X 1,
2 、X 3 、X 4 、X 5 、X 6 、X 7 、X 8を処理する場合、 X 2, X 3, X 4 , X 5, X 6, when processing X 7, X 8,
10個の格子点データ(D 1 、D 3 、D 5 、D 7 、E 2 Ten grid point data (D 1, D 3, D 5, D 7, E 2,
4 、E 6 、H 3 、H 5 、L 4 )を演算することにより、低域変換係数L 4と高域変換係数H 5を出力することができる。 E 4, by E 6, H 3, H 5 , and calculates the L 4), it is possible to output a high-frequency transform coefficients H 5 and the low-frequency transform coefficient L 4.

【0056】次にX 9 、X 10の2つのデータが新たに入力データとして加わった場合、上記と同様に10個の格子点データを演算することにより、低域変換係数L 6と高域変換係数H 7を出力することもできるが、X 9 、X 10 [0056] Then X 9, when the two data X 10 is applied as a new input data, in the same manner as described above by calculating the 10 grid points data, the high-frequency conversion and the low-frequency transform coefficient L 6 can also output coefficients H 7, X 9, X 10
が入力される以前に演算した格子点データを利用すれば、新たに計算しなければならないのは、D 9 、E 8 、L By using the grid point data calculated previously but input, it should be newly calculated is, D 9, E 8, L
7 、L 6の4つだけで済む。 7, need only four L 6.

【0057】以前に演算した格子点データを利用にするには演算を終えた格子点データを記憶し、保持するための媒体が必要であり、それが図1におけるバッファ62 [0057] To previously available grid point data calculated stores grid point data having been subjected to the operation, it is necessary medium for holding the buffer 62 in which Figure 1
1である。 1.

【0058】図2における最上段の格子点データ演算ユニット701内のバッファのみは、以前に演算した格子点データでは無く、以前に入力したデータを保持するために用いられるが、その他の格子点データ演算ユニット内のバッファは以前演算した格子点データを保持するために用いる。 [0058] only the buffer in the uppermost grid point data calculation unit 701 in FIG. 2, rather than the grid point data calculated previously is used to hold the data previously entered, other lattice point data buffer in calculation unit used to hold the previously computed lattice point data. このバッファのサイズは最小1で上限は無い。 There is no upper limit with a minimum 1 size of this buffer.

【0059】X 0からX 8のデータを用いた処理がすでに終了し、低域変換係数L 6と高域変換係数H 7を出力するために、最上段の格子点データ演算ユニット701には、新たな入力データX 9 、X 10の2つのみが入力される。 [0059] terminates processing using the data from X 0 X 8 is already to output a low pass transform coefficient L 6 highband transform coefficients H 7, at the top of the grid point data calculation unit 701, only two new input data X 9, X 10 is input. 格子点データ演算ユニット701ではD 9を演算するが、入力データX 9及びX 10の他にこの演算に必要なデータX 8は、図1のバッファ621から出力される。 While computing the D 9 at the lattice point data calculation unit 701, the data X 8 required in addition to this operation of the input data X 9 and X 10 are output from the buffer 621 in FIG.
このX 8は、前回の処理でX 8が端子603から入力された時にバッファ621に格納されたものである。 The X 8 are those stored in the buffer 621 when X 8 is input from the terminal 603 in the previous process.

【0060】格子点データ演算ユニット701は、演算したD 9とバッファ621からの出力X 8をそれぞれ端子607と609からユニットの外部へ出力し、次の格子点データ演算ユニット702に送る。 [0060] lattice point data calculation unit 701, the calculated D 9 and the output X 8 from the buffer 621 and output from the terminal 607 respectively 609 units to the outside of, and sends to the next grid point data calculation unit 702.

【0061】格子点データ演算ユニット702は、入力されたD 9及びX 8を用いてE 8を演算するが、この演算に必要なもう一つのデータD 7は、ユニット702内のバッファ621から出力される。 [0061] lattice point data calculation unit 702 is to calculate the E 8 using D 9 and X 8 input, another data D 7 required for this operation is outputted from the buffer 621 in the unit 702 It is. このD 7も前回の処理で端子603から入力された時にバッファ621に格納しておいたものである。 The D 7 also those which have been stored in the buffer 621 when the input from the terminal 603 in the previous process. そして、演算したE 8とバッファ621からの出力D 7をそれぞれ端子607、609 Then, the calculated output D 7 from E 8 and a buffer 621 respectively terminals 607, 609
からユニットの外へ出力し、次の格子点データ演算ユニット703に送る。 Output to the outside of the unit from and sent to the next lattice point data calculation unit 703.

【0062】格子点データ演算ユニット703、704 [0062] lattice point data arithmetic units 703 and 704
も上記と同様の処理を行う。 Also performs the same processing as described above. その結果、演算ユニット7 As a result, the arithmetic unit 7
03からは高域変換係数H 7が、演算ユニット704からは低域変換係数L 6がそれぞれ出力される。 From 03 high-frequency transform coefficients H 7 is, from the arithmetic unit 704 down-conversion coefficient L 6 are output.

【0063】以降、演算ユニット701に新たなデータが2つ入力される毎に、演算ユニット703と704から高域と低域の変換係数が出力される。 [0063] Thereafter, new data to the arithmetic unit 701 every time it is two inputs, transform coefficients of the high range and low range are output from the arithmetic unit 703 and 704.

【0064】図1のバッファ621が、図17に示すように1画素分のデータを格納するレジスタ1701が1 [0064] Buffer 621 of Figure 1 is, register 1701 for storing data of one pixel as shown in FIG. 17 is 1
段だけで構成されている場合は、従来と同様の水平ウェーブレット変換処理を行うことが可能であり、図18に示すようにそれぞれ1画素分のデータを格納する2段のレジスタ1801、1802で構成されている場合は、 When configured only stage, it is possible to carry out similar to the conventional horizontal wavelet transform processing, configuration registers 1801 and 1802 in two stages for storing data for each one pixel as shown in FIG. 18 If it is,
後述するように2種類の信号を交互に処理することで2 2 by processing the alternating two types of signals as described below
種類の信号のウェーブレット変換処理を行うことが可能である。 It is possible to perform the wavelet transform process of the type of signal. 図18におけるデータの流れは、まず図の上方よりレジスタ1801へ入力され、次のタイミングでレジスタ1802へシフトされ、さらに次のタイミングで図の下方から出力されるとする。 Flow of data in FIG. 18 is first input from above in FIG into register 1801, and shifted to the register 1802 at the next timing is further output from the lower side of FIG at the next timing. さらに、図19に示すように画像1ライン分のデータを格納できるラインメモリ1901で構成されている場合は、垂直ウェーブレット変換処理を行うことができる。 Further, when configured with a line memory 1901 that can store data for one line of the image as shown in FIG. 19, it is possible to perform the vertical wavelet transform process.

【0065】(第1の実施形態)次に、本発明の第1の実施形態における、上記構成を有するウェーブレット変換処理部を用いた2次元のウェーブレット変換処理について説明する。 [0065] (First Embodiment) Next, in the first embodiment of the present invention, the 2-dimensional wavelet transform process will be described using wavelet transform processor having the above structure.

【0066】本発明の第1の実施形態では、2次元のウェーブレット変換処理を、方向の違う1次元の変換処理を2段階に分けて実施することで実現し、その際に、この2段の変換処理の間に2×2のデータ回転処理を行う。 [0066] In the first embodiment of the present invention, 2-dimensional wavelet transform process, realized by performing separately a one-dimensional conversion processing of different directions in two steps, in that case, the two-stage performing data rotating processing of the 2 × 2 during the conversion process.

【0067】図3に本第1の実施形態における2次元ウェーブレット変換処理装置の構成を示す。 [0067] showing the construction of a two-dimensional wavelet transformation processor in FIG. 3 two first embodiment. 同図において、901は垂直方向の1次元DWT処理部(以下、 In the figure, 901 is a one-dimensional DWT processing unit in the vertical direction (hereinafter,
「垂直DWT処理部」と呼ぶ。 It referred to as a "vertical DWT processing unit". )、903は2×2データの回転処理を行うデータ回転ユニット、905は水平方向の1次元DWT処理部(以下、「水平DWT処理部」と呼ぶ。)である。 ), The data rotating unit for rotating the processing of 2 × 2 data 903, 905 is a one-dimensional DWT processing unit in the horizontal direction (hereinafter, referred to as "horizontal DWT processing unit".). 垂直DWT処理部901及び水平DWT処理部905は、それぞれ図2に示すように、 Vertical DWT processing unit 901 and the horizontal DWT processing unit 905, respectively, as shown in Figure 2,
図1で示す演算ユニットを4段縦続接続した構成を有し、垂直DWT処理部901は4段の演算ユニットそれぞれにおけるバッファ621(図1)としてラインメモリ1901(図19)を、水平DWT処理部905は4 Has four stages cascaded configuration the arithmetic unit shown in Figure 1, a line memory 1901 as a buffer 621 (FIG. 1) is vertical DWT processing unit 901 in each arithmetic unit 4 stages (Fig. 19), the horizontal DWT processing unit 905 4
段の演算ユニットそれぞれにおけるバッファ621として2段のレジスタ1801、1802(図18)を持ち、それぞれ垂直方向と水平方向の1次元ウェーブレット変換処理を行う。 Has register 2 stages as the buffer 621 1801 and 1802 (FIG. 18) in each stage of the arithmetic unit performs the one-dimensional wavelet transform processing in the vertical direction and the horizontal direction.

【0068】不図示のメモリあるいはラインバッファから、2ライン分の画素データの各ラインの端から1画素ずつ、すなわち垂直方向に並ぶ2画素ずつの画素データが、順に垂直DWT処理部901に与えられる。 [0068] From the memory or line buffer (not shown), pixel by pixel from the end of each line of pixel data of two lines, that is, pixel data of two pixels arranged in the vertical direction, are sequentially supplied to the vertical DWT processing unit 901 .

【0069】垂直DWT処理部901は、新たに受け取る垂直2画素のデータと内部バッファ621、すなわち、ここではラインメモリ1901(図19)に格納された、1ライン前のタイミングにおいて入力された画素データとを用いて、垂直方向の低域変換係数L と高域変換係数H を1つずつ出力する。 [0069] vertical DWT processing unit 901, a vertical two-pixel data and the internal buffer 621 to receive the new, i.e., where stored in the line memory 1901 (FIG. 19), the pixel data inputted at the timing of one line before with bets, and it outputs the vertical low-frequency transform coefficient L v and high-frequency transform coefficients H v one. 1ライン分の画像データを格納するラインメモリ用いることで、1ライン前に入力された画素データと、新たに受け取る垂直2画素のデータとの、垂直に並ぶ3画素間における演算を行うことが可能となる。 By using a line memory for storing image data for one line, can be performed and the pixel data input before one line, the vertical two pixels of data received newly, the operation among three pixels arranged vertically to become.

【0070】上記した垂直DWT処理部901の処理について、詳細に説明する。 [0070] The processing in the vertical DWT processing unit 901 described above will be described in detail.

【0071】図20は垂直DWT処理部901を構成する4段の演算ユニットのうち、隣り合ういずれか2段の演算ユニット2000a、2000bを縦続接続した状態を表す図である。 [0071] Figure 20 is a diagram illustrating a state of, the arithmetic unit of any two stages adjacent 2000a, the 2000b cascaded four-stage arithmetic units constituting the vertical DWT processing unit 901. ここでは、図2における演算ユニット701、702を接続した状態である例として説明する。 Here it will be described as an example a state of connecting the arithmetic units 701 and 702 in FIG. 2. すなわち、2000a、2000bがそれぞれ演算ユニット701、702に相当する。 That, 2000a, 2000b correspond to the respective operation units 701 and 702. 演算ユニット20 Arithmetic unit 20
00a、2000bにおいて、乗算器2013a、20 00a, in 2000b, the multipliers 2013a, 20
13bの乗算係数Cはそれぞれα、βである。 13b multiplication coefficient C of α, respectively, is beta. また、演算ユニット2000aの2つの出力2007a、200 Also, two output 2007a of the arithmetic unit 2000a, 200
9aは、演算ユニット2000bの2つの入力2001 9a, the two inputs of the operational unit 2000b 2001
b、2003bに接続される。 b, it is connected to the 2003b. さらに、上述したように、バッファ621はそれぞれラインメモリ2021 Further, as described above, each buffer 621 is a line memory 2021
a、2021bにより構成される。 a, constituted by the 2021b. 図示していない残りの2段の演算ユニット703、704についても同様の構成である。 The same configuration for the remaining two stages of arithmetic units 703 and 704 (not shown).

【0072】図20におけるデータの流れを以下に説明する。 [0072] The flow of data in FIG. 20 will be described below. ここでは、画素データの添え字番号は該画素データの垂直位置を表わしている。 Here, subscript numbers of the pixel data represents a vertical position of the pixel data.

【0073】演算ユニット2000aの一方の入力端子2001aより、偶数ラインの画素データ1ライン分のうち、ある画素データX 2n-1を加算器2015aへ入力する。 [0073] than one input terminal 2001a of the arithmetic units 2000a, out of the pixel data one line of an even line, enter a certain pixel data X 2n-1 to the adder 2015a. 他方の入力端子2003aより、奇数ラインの画素データ1ライン分のうち、X 2n-1と垂直の関係にある画素データX 2nを加算器2011aへ入力すると同時に、ラインメモリ2021aへも入力する。 Than the other input terminal 2003a, out of the pixel data one line of the odd lines, and at the same time inputs the pixel data X 2n in relation X 2n-1 perpendicular to the adder 2011a, also input to the line memory 2021a.

【0074】ラインメモリ2021aでは、入力画素とちょうど垂直の関係にある画素データX 2n-2を出力端子2009a及び加算器2011aへ出力する。 [0074] In the line memory 2021a, and outputs the pixel data X 2n-2 in exactly perpendicular relationship between the input pixel to the output terminals 2009a and the adder 2011a. 該画素データX 2n-2はライン周期前に、ラインメモリ2021a Pixel data X 2n-2 before line period, a line memory 2021a
に入力されたデータである。 It has been a data input to. 加算器2011aでは、X In the adder 2011a, X
2nとX 2n-2を加算し、乗算器2013aへ出力する。 Adding 2n and X 2n-2, and outputs it to the multiplier 2013a. ここで、X 2n-2は、画像上の位置がX 2nの2ライン前のデータでX 2nと画素位置がちょうど垂直の関係にあり、それらを加算することになる。 Here, X 2n-2 is, X 2n pixel position in two lines before the data positions X 2n on the image located exactly in the vertical relationship, so that adding them. 乗算器2013aでは、それに係数C=αを乗算した結果α(X 2n +X 2n-2 )を加算器2015aへ出力する。 The multiplier 2013a, it outputs the result of multiplying the coefficient C = α α (X 2n + X 2n-2) to the adder 2015a. 加算器2015aでは、 In the adder 2015a,
乗算器2013aからの乗算結果と入力端子2001a Multiplication result from the multiplier 2013a and the input terminal 2001a
からの入力X 2n-1とを加算して、D 2n-1 =X 2n-1 +α By adding the input X 2n-1 from, D 2n-1 = X 2n -1 + α
(X 2n +X (X 2n + X 2n-2 )を得て、出力端子2007aへ出力される。 2n-2) was obtained, and is outputted to the output terminal 2007a.

【0075】以上の演算を画素データ1ライン分すべてについて求めることで、上述した(1)式に相当する奇数画素系列Dを求める演算が行なわれる。 [0075] The above operation by obtaining for all one line pixel data, calculation is performed to obtain the odd pixel series D which corresponds to the aforementioned equation (1).

【0076】演算ユニット2000bにおいては、上記で求められた奇数データ系列を入力として用い、上述の(2)式に相当する偶数データ系列Eを求めることができる。 [0076] In the arithmetic unit 2000b, using odd data sequence obtained above as the input, can be obtained even data sequence E, which corresponds to the above equation (2). 2000bにおける演算は、入力系列2003b Operation in the 2000b, the input series 2003b
がDである点と係数C=βである点を除き2000aと全く同様の演算を行っており、詳細な説明は省略する。 There are conducted in exactly the same operation as 2000a except a a a point and the coefficient C = beta D, detailed description thereof will be omitted.

【0077】このようにして、4段縦続接続された演算ユニットを用いて、垂直方向の低域変換係数及び高域変換係数を求めることができる。 [0077] In this manner, by using a 4-stage cascade-connected operational units, it is possible to obtain the low frequency transform coefficients and high-frequency transform coefficients in the vertical direction.

【0078】出力された2つの変換係数L 、H はデータ回転ユニット903に入力される。 [0078] The output of two transform coefficient L v, H v is input to the data rotation unit 903. 回転ユニット9 Rotation unit 9
03は、低域と高域の2つの変換係数をそれぞれ2個受け取ると、それを並び替えて低域変換係数2つと高域変換係数2つの順に出力する。 03, when the two transform coefficients of the low-frequency and high-frequency receiving two respective outputs it rearranged by the low-frequency transform coefficients two and highband transform coefficients two forward. この入出力の関係を図4に概念的に示す。 Conceptually shows the relationship between the input and output in Fig.

【0079】図4(a)は、2組のデータを、入力単位で区切って示したものであり、図4(b)は、2組のデータを、出力単位で区切って示したものである。 [0079] FIG. 4 (a), the two sets of data, which shows separated by the input unit, FIG. 4 (b), in which the two sets of data are shown separated by the output unit . (a) (A)
と(b)を比較すると、(a)を右へ90度回転したものが(b)になっていることが分かる。 Compared to the (b), it can be seen that become those obtained by rotating 90 degrees (a) to the right (b).

【0080】並び替えた低域変換係数2つと高域変換係数2つは、それぞれ水平方向に連続している変換係数であるため、これを水平DWT処理部905で処理すると水平方向のウェーブレット変換を行うことができる。 [0080] Two low frequency transform coefficients two and highband transform coefficients rearranged, because each is a conversion coefficient that is continuous in the horizontal direction, which upon treatment with the horizontal DWT processing unit 905 in the horizontal direction of the wavelet transform It can be carried out.

【0081】本第1の実施形態では、データ回転ユニットを設けてデータの並び替えを行い、並び替えをした低域と高域の2種類のデータを水平DWT処理部905において低域と高域を交互に多重化処理する。 [0081] In the first embodiment, it performs the rearrangement of the data provided the data rotation unit, high and low ranges two types of data of low-frequency and high-frequency where the rearrangement in the horizontal DWT section 905 superimposing processing alternately.

【0082】多重化処理は、水平DWT処理部905の各格子点データ演算ユニットのバッファ621(図1) [0082] multiplexing process, the buffer 621 for each grid point data calculation unit of the horizontal DWT processing unit 905 (FIG. 1)
がレジスタ2段1801、1802(図18)から成る場合、2種類の信号を交互に処理することにより低域と高域の2種類の信号を交互に水平ウェーブレット変換するものである。 If There consisting register two stages 1801 and 1802 (FIG. 18), alternately two kinds of signals of the low frequency and high frequency by processing the two signals alternately is for horizontal wavelet transform. この処理についてさらに詳細に説明する。 It will be described in more detail this process.

【0083】現在の処理サイクルで、仮に、各格子点データ演算ユニットのバッファ621である2段のレジスタ1801、1802の先頭1802に低域変換係数演算用のデータが格納され、後段1801に高域変換係数演算用のデータが格納されているものとする。 [0083] In the current processing cycle, if the data for the low-frequency transform coefficient calculation at the beginning 1802 of registers 1801 and 1802 of the 2-stage is a buffer 621 for each grid point data calculation unit is stored, the high band in the succeeding stage 1801 and that the data for the calculation transform coefficients are stored. この時、 At this time,
高域変換係数演算用のデータはその先のレジスタ180 Data of the high-frequency transform coefficients for calculation of the previous register 180
2に繋がっているのみで、どの演算ユニットも該データを参照していない。 Only it has led to 2, which arithmetic unit is also does not refer to the data. これは高域変換係数演算用データが存在していないのに等しく、すべての演算ユニットは低域変換係数を処理する状態になっている。 This is equivalent to not present high-frequency transform coefficient calculation data, all arithmetic units are ready for processing the low-frequency transform coefficients.

【0084】従ってこのサイクルでは、図4に示す変換係数の内、2つの低域変換係数L 及びL v2を入力して、低域変換係数と一緒に2段レジスタの先頭のレジスタ1802が出力するデータ(ここでは低域変換係数演算用のデータ)を処理し、該処理結果(LL、LH) [0084] Thus, in this cycle, among the transform coefficients shown in FIG. 4, enter the low frequency transform coefficients of the two L v 1 and L v2, the head of the register 1802 of the 2-stage register with the low-frequency transform coefficients data (here data for calculating low-frequency transform coefficients) output processes, the processing result (LL, LH)
を出力する。 To output. すると、次のサイクルで、後段のレジスタ1801に格納されている高域変換係数用のデータが上記2段のレジスタ1802の先頭に移動し、入力したL Then, in the next cycle, the data for high-frequency transformation coefficients stored in the subsequent stage of the register 1801 to move to the top of the register 1802 of the second stage above was inputted L
v2または前段の格子点データ演算ユニットから入力された、現在のサイクルで処理に用いたデータが該レジスタ1801の後段に取り込まれる。 v2 or inputted from the preceding grid point data calculation unit, data used for processing in the current cycle is taken to the subsequent the register 1801.

【0085】次のサイクルでは、2段のレジスタ180 [0085] In the next cycle, the two-stage register 180
1、1802に保存された低域変換係数と高域変換係数の順序が逆転し、すべての演算ユニットが高域変換係数を処理する状態になる。 The order of the low-frequency transform coefficients and high-frequency transform coefficients stored is reversed to 1,1802, all operations unit is ready to process the high-frequency transform coefficients. 従って、次のサイクルでは、回転ユニット903からは2つの高域変換係数H v1及びH v2が入力され、処理されて、該処理結果(HL、H Therefore, in the next cycle, high-frequency transform coefficients from the rotary unit 903 of the two H v1 and H v2 are input and processed, the processing result (HL, H
H)が出力される。 H) is output.

【0086】この水平DWT処理部905の処理について、詳細に説明する。 [0086] The processing of the horizontal DWT processing unit 905 will be described in detail.

【0087】図21は水平DWT処理部の905を構成する4段の演算ユニットのうち、隣り合ういずれか2段の演算ユニット2100a、2100bを縦続接続した状態を表す図である。 [0087] Figure 21 is a diagram illustrating a state of, the operation unit of any two stages adjacent 2100a, connected in cascade 2100b arithmetic units of four stages that make up the 905 horizontal DWT processing unit. ここでは、図2における演算ユニット701、702を接続した状態である例として説明する。 Here it will be described as an example a state of connecting the arithmetic units 701 and 702 in FIG. 2. すなわち、2100a、2100bがそれぞれ演算ユニット701、702に相当する。 That, 2100a, 2100 b correspond to the respective operation units 701 and 702. 演算ユニット2 Arithmetic unit 2
100a、2100bにおいて、乗算器2113a、2 100a, the 2100 b, a multiplier 2113a, 2
113bの乗算係数Cはそれぞれα、βである。 113b is the multiplication coefficient C of α, respectively, is beta. また、 Also,
演算ユニット2100aの2つの出力2107a、21 Two output 2107a of the arithmetic units 2100a, 21
09aは、演算ユニット2100bの2つの入力210 09a has two inputs of the operational unit 2100 b 210
1b、2103bに接続される。 1b, it is connected to the 2103b. さらに、上述したように、バッファ621はそれぞれ2段レジスタ2121a Further, as described above, the buffer 621 each 2-stage registers 2121a
と2123a、2121bと2123bにより構成される。 And 2123a, constituted by the 2121b and 2123b. 図示していない残りの2段の演算ユニット703、 The remaining two stages of arithmetic units 703, not shown,
704についても同様の構成である。 The same configuration applies to 704.

【0088】図21におけるデータの流れを以下に説明する。 [0088] The flow of data in FIG. 21 will be described below. ここでは、変換係数の添え字番号は該変換係数の水平位置を表わしている。 Here, subscript numbers of transform coefficients represents the horizontal position of the transform coefficients.

【0089】まず、上述から明らかなように、演算ユニット2100aの入力端子2101aには、回転ユニット903より出力された低域変換係数と高域変換係数とが交互に並んだ系列L 2m-3 、H 2m-3 、L 2m-1 、H 2m-1 [0089] First, as apparent from the above, the input terminal 2101a of the arithmetic unit 2100a, the low-frequency transform coefficient output from the rotation unit 903 and the high-frequency transform coefficients alternating series L 2m-3, H 2m-3, L 2m- 1, H 2m-1,
2m+1 、H 2m+1 、…が入力される。 L 2m + 1, H 2m + 1, ... is input. 同様に入力端子21 Similarly, the input terminal 21
03aには、L 2m-2 、H 2m-2 、L 2m 、H 2m 、L 2m+2 、H The 03a, L 2m-2, H 2m-2, L 2m, H 2m, L 2m + 2, H
2m+2 、…が入力される。 2m + 2, ... is input. 2つの入力タイミングは、L Two of the input timing is, L
2m-1とL 2mとが同時に入力されるとする。 And the 2m-1 and L 2m are simultaneously input.

【0090】入力端子2101aより低域変換係数L [0090] low-frequency conversion coefficient from the input terminal 2101a L
2m-1が加算器2115aへ入力され、同時に入力端子2 2m-1 are input to the adder 2115a, at the same time an input terminal 2
103aより低域変換係数L 2mが加算器2111aと2 Low pass from 103a transform coefficient L 2m adder 2111a and 2
121aに入力された場合について述べる。 Description will be given of a case where input to 121a.

【0091】L 2m-1L2mが入力されるとき、レジスタ2121aには1つ前のタイミングで入力端子2103 [0091] L when 2m-1, L2m is input, the input to the register 2121a in the previous timing terminal 2103
aより入力された高域変換係数H 2m-2が格納されている。 High-frequency transform coefficients H 2m-2 are stored input from a. また、そのときレジスタ2123aにはさらに1つ前のタイミングで入力端子2103aより入力された低域変換係数L 2m-2が格納されている。 Further, the low-frequency transform coefficient L 2m-2 are stored, which are further inputted from the input terminal 2103a in the previous timing in the time register 2123a.

【0092】従って、加算器2111aにおいて、入力端子2103aより入力されたL 2mは、レジスタ212 [0092] Thus, the adder 2111a, L 2m inputted from the input terminal 2103a, the register 212
3aに格納されていた低域変換係数L 2m-2と加算されて、乗算器2113aへ出力される。 3a has been stored in is added to the low-frequency transform coefficient L 2m-2, is outputted to the multiplier 2113a.

【0093】乗算器2113aでは、それに係数C=α [0093] In the multiplier 2113a, it coefficient C = α
を乗算した結果α(L 2m +L 2m-2 )を加算器2115a The result of multiplying the α (L 2m + L 2m- 2) adders 2115a
へ出力する。 To output to. 加算器2115aでは、乗算器2113a In the adder 2115a, a multiplier 2113a
からの乗算結果と入力端子2101aからの入力L 2m-1 Input L 2m-1 from the multiplication result and the input terminal 2101a from
とを加算して、低域変換系列からなるDL 2m-1 =L 2m-1 By adding the bets, DL 2m-1 = L 2m -1 made of a low-frequency-translated sequence
+α(L 2m +L 2m-2 )を得て、出力端子2107aへ出力される。 + Alpha to give (L 2m + L 2m-2 ), is output to the output terminal 2107a. 他方の出力端子2109aへは、レジスタ2 To the other output terminal 2109a, the register 2
123aの出力値L 2m -2が出力される。 Output value L 2m -2 of 123a is outputted.

【0094】次のタイミングにおいては、入力端子21 [0094] In the next timing, the input terminal 21
01a、2101bにはそれぞれ高域変換係数H 2m-1 01a, each high frequency to 2101b transform coefficients H 2m-1,
2mが入力される。 H 2m is input. 同時に、2段レジスタ2121a、 At the same time, two-stage register 2121a,
2123aは、それぞれ格納データがシフトされ、レジスタ2121aにはL 2m 、レジスタ2123aにはH 2123a are respectively stored data is shifted, the register 2121a L 2m, the register 2123a H
2m-2が格納される。 2m-2 are stored. 従って、このタイミングにおける加算器2115aの演算結果は、高域変換係数からなるD Accordingly, the calculation result of the adder 2115a in this timing, comprising a high-frequency transform coefficients D
2m-1 =H 2m-1 +α(H H 2m-1 = H 2m- 1 + α (H 2m +H 2m-2 )となり、出力端子2107aへ出力される。 2m + H 2m-2), and the output to the output terminal 2107a. 他方の出力端子2109aへは、H 2m-2が出力される。 To the other output terminal 2109a, H 2m-2 is output.

【0095】以上の演算を画素データ1ライン分すべてについて求めることで、上述した(1)式に相当する画素変換データ系列Dを、低域と高域について交互に求める演算が行なわれる。 [0095] By obtaining the one line pixel data calculation all over, the pixel conversion data series D which corresponds to the above-described (1), calculation for obtaining alternately for the low band and the high band is performed.

【0096】演算ユニット2100bにおいては、上記で求められた画素系列を入力として用い、画素系列EL [0096] In the arithmetic unit 2100 b, using as input the pixel series obtained above, pixel series EL
2m-1 =L 2m-1 +β(D 2m-2 +D 2m )もしくはEH 2m-1 2m-1 = L 2m-1 + β (D 2m-2 + D 2m) or EH 2m-1 =
2m -1 +β(D 2m-2 +D 2m )を、低域と高域について交互に求めることができる。 H 2m -1 + beta a (D 2m-2 + D 2m ), can be determined alternately for the low band and the high band. 2100bにおける演算は、 Operation in the 2100b is,
入力系列2103bがDである点と係数C=βである点を除き2100aと全く同様の演算を行っており、詳細な説明は省略する。 Input sequence 2103b has been exactly the same operation as 2100a except a a a point and the coefficient C = beta D, detailed description thereof will be omitted.

【0097】以上の処理を繰り返すことで、4段縦続接続された演算ユニットを用いて、低域と高域の2種類の信号を水平ウェーブレット変換処理して、変換係数L [0097] By repeating the above process, using a 4-stage cascade-connected operational unit, two kinds of signals of low and high band horizontally wavelet transform process transform coefficients L
L、LH、HL、HHをそれぞれ求めることができる。 L, LH, HL, HH and can be obtained, respectively.

【0098】上記の通り本第1の実施形態によれば、回転ユニットを設けることで、垂直方向と水平方向の1次元ウェーブレット変換処理部をそれぞれ1つづつ用いれば2次元のウェーブレット変換処理を行うことができるため、ハードウエア構成を縮小することができる。 [0098] According as the first embodiment described above, by providing the rotation unit performs two-dimensional wavelet transform process be used one each one-dimensional wavelet transform unit in the vertical direction and the horizontal direction it is possible, it is possible to reduce the hardware configuration.

【0099】(第2の実施形態)本第2の実施形態は、 [0099] (Second Embodiment) This second embodiment,
前記第1の実施形態の水平ウェーブレット変換処理と垂直ウェーブレット変換処理の順序を入れ替えたものである。 Those obtained by rearranging the order of the horizontal wavelet transform process and the vertical wavelet transform process of the first embodiment. 図5に示すように、垂直DWT処理部901を水平DWT処理部905の出力側に配置し、水平DWT処理部905の前に新たな回転ユニット1101を設ける。 As shown in FIG. 5, to place the vertical DWT processing unit 901 on the output side of the horizontal DWT processing unit 905, provide a new rotary unit 1101 before the horizontal DWT processing unit 905.

【0100】不図示のメモリあるいはラインバッファから入力する画素データの順序は、前記第1の実施形態と同じであるものとする。 [0100] The order of the pixel data input from the memory or line buffer (not shown) is assumed to be the same as the first embodiment. すなわち、2ラインの画素データが端から1画素ずつ、すなわち垂直方向に並ぶ2画素ずつの画素データが並列に回転ユニット1101に入力される。 In other words, two lines pixel data by one pixel from the edge, that is, pixel data of two pixels arranged in the vertical direction is input to the rotation unit 1101 in parallel.

【0101】回転ユニット1101は、2ラインの並列データをライン交互の2画素のデータに並び替えて出力する。 [0102] Rotation unit 1101, and outputs the rearranged parallel data of two lines to the data of two pixels of the line alternating. これはデータを90度回転する処理と同じである。 This is the same as the process of rotating the data by 90 degrees. 図6は、回転ユニット1101の入出力の関係を概念的に示す図である。 Figure 6 is a diagram conceptually illustrating the relationship between the input and output of the rotating unit 1101. 図6において、添字Uは2ラインの上側(upper line)、Lは下側(lower line)を示し、1及び2は、画素の順番を示す。 6, the subscript U is two lines of the upper (upper line), L represents a lower (lower line), 1 and 2 show the order of pixels. 図6(a)に示すように入力する画素データを右方向に90度回転することにより、同じ行の2画素分の画素データが、交互に出力される。 By rotating 90 degrees to the right pixel data to be input as shown in FIG. 6 (a), 2 pixels of the pixel data of the same row, are alternately output.

【0102】このようにライン毎に交互に出力される2 [0102] 2 that are alternately output in this way on a line-by-line basis
画素分の画素データは、水平DWT処理部905に入力され、それぞれの入力データに対応した水平ウェーブレット変換処理が行なわれる。 Pixel data of pixels are input to the horizontal DWT processing unit 905, the horizontal wavelet transform processing corresponding to respective input data. 2ラインのデータが交互に入力されることで、2種類の信号を交互にウェーブレット変換することになるので、第1の実施形態で説明したように、水平DWT処理部905内の各格子点データ演算ユニットのバッファ621(図6)はレジスタ2段で構成される。 By data of two lines are alternately input, since the two types of signals will be wavelet transform alternately, as described in the first embodiment, each grid point data in the horizontal DWT section 905 buffer 621 of the operation unit (FIG. 6) is composed of registers two stages.

【0103】水平ウェーブレット変換して出力される変換係数は、あるラインの低域・高域変換係数と次のラインの低域・高域変換係数であり、交互に出力される。 [0103] transform coefficient output by the horizontal wavelet transform is a low-frequency and high-frequency transform coefficients of the low-frequency and high-frequency transform coefficients and the next line of a line, are alternately output. これらは、さらに回転ユニット903に入力されて図4に示すように並び替えられる。 It is sorted as is further inputted to the rotation unit 903 shown in FIG.

【0104】この結果、2つのラインからの低域変換係数2個と、高域変換係数2個が交互に回転ユニット90 [0104] As a result, the two low-frequency transform coefficients from the two lines, the rotation unit to two high-frequency transform coefficients alternately 90
3から出力される。 Is output from the 3.

【0105】各々の2つの変換係数は垂直方向に並んでいるので、この2つの変換係数を垂直DWT処理部90 [0105] Since the two transform coefficients of each are aligned in the vertical direction, the two transform coefficients vertical DWT processing unit 90
1に入力すれば、入力された2つの変換係数と、内部バッファ621に保持されたデータとから、垂直方向のウェーブレット変換処理を行うことができる。 If the input to 1, the two transform coefficients input from the held data to the internal buffer 621 can perform wavelet transform processing in the vertical direction.

【0106】なお、垂直DWT処理部901の各格子点データ演算ユニットはバッファ621としてラインメモリを持っており、2ライン分の変換係数を保持している。 [0106] Each grid point data calculation unit of the vertical DWT processing unit 901 has a line memory as a buffer 621 holds the conversion coefficient corresponding to two lines. なお、低域変換係数用に1ライン分と高域変換係数用に1ライン分の計2ライン分の変換係数を保持するが、各変換係数の数は元のラインデータの数の半分になっているので、ラインメモリの容量としては1ライン分あればよい。 Although holding the transform coefficients of a total of two lines for one line in one line and a high-frequency transform coefficients for the low-frequency transform coefficients, the number of the transform coefficients becomes half the number of the original line data since it has, as the capacity of the line memory suffices one line. 該ラインメモリには、低域変換係数と高域変換係数とが1つおきに格納されており、低域変換係数と高域変換係数を交互に処理できるようになっている。 The said line memory is stored in the low frequency transform coefficients and a high-frequency transform coefficients every other, so that the low-frequency transform coefficients and high-frequency transform coefficients can be processed alternately.

【0107】上記の通り第2の実施形態によれば、第1 [0107] According to the second embodiment described above, the first
の実施形態と同様の効果を得ることができる。 It is possible to obtain the same effect as in the embodiment.

【0108】なお、不図示のメモリあるいはラインバッファからウェーブレット変換処理装置に入力される画素データの順序を、ライン交互に2画素のデータを入力するように変更すれば、最初の回転ユニット1101は不要となる。 [0108] Incidentally, the order of the pixel data input from the memory or line buffer (not shown) to the wavelet transform processor, changing to enter the data of two pixels in the line alternately, the first rotation unit 1101 required to become.

【0109】(第3の実施形態)第1及び第2の実施形態においては、水平DWT処理部905は図2に示す構成を前提としてきたが、一般的なFIRフィルタで用いられる構成であってもよい。 [0109] In the Third Embodiment The first and second embodiments, although the horizontal DWT processing unit 905 has been based on the configuration shown in FIG. 2, a configuration used in a general FIR filter it may be. この場合、低域変換係数と高域変換係数は別々の演算器で計算される。 In this case, low-frequency transform coefficients and high-frequency transform coefficients are computed in separate computing unit.

【0110】ここでは、ウェーブレット変換フィルタは直線位相、すなわち、ウェーブレット変換のフィルタ係数が対称であるものとする。 [0110] Here, the wavelet transform filter linear phase, i.e., it is assumed filter coefficients of the wavelet transform is symmetrical.

【0111】図7は、本第3の実施形態における2次元ウェーブレット変換処理装置の構成を示す。 [0111] Figure 7 shows the construction of a two-dimensional wavelet transformation processor in the third embodiment. 図7の構成の内、図9に構成を示すデータ入力部1401及び図8 Of the configuration of FIG. 7, the data input unit 1401 and 8 configured as shown in FIG. 9
に構成を示すフィルタ演算部1402以外は、前記第2 Except filter calculation unit 1402 configured as shown in, the second
の実施形態で図5を参照して説明した構成と同様である。 In embodiments it is similar to the reference described with configuration to FIG.

【0112】図8は、フィルタ演算部1402の構成を示す概略図である。 [0112] Figure 8 is a schematic diagram showing the configuration of a filter calculation unit 1402. 同図において、1201はフィルタ入力データ、1202はフィルタ乗算係数の等しい2つの入力データを加算する加算器、1203は係数乗算器、1204及び1205は乗算結果を合計する加算器である。 In the figure, 1201 is the filter input data, 1202 denotes an adder for adding two input data equal filter multiplier coefficient, 1203 the coefficient multipliers 1204 and 1205 are adders for summing the multiplication results.

【0113】次に、図8に示すフィルタ演算部1402 Next, filter operation unit 1402 shown in FIG. 8
を用いて水平ウェーブレット変換処理を行う場合のウェーブレット変換処理部全体の構成について説明する。 Will be described wavelet transform processor overall configuration for performing horizontal wavelet transform process used.

【0114】フィルタ演算部1402には、フィルタのタップ数と同数の画素データを入力する必要があるが、 [0114] in the filter calculation unit 1402, it is necessary to enter the number of taps and the same number of pixel data of the filter,
図1に示す構成と違い、変換処理部の内部にバッファを持たないので、バッファへのデータ書き込み、読み出しに気を使うことなく画素データを入力することができる。 Unlike the configuration shown in FIG. 1, since no buffer inside the conversion processing unit can input pixel data without the use of air to the data write, read into the buffer. すなわち、複数種類のデータの変換処理を交互に行う場合であっても、フィルタ演算部1402内部の状態を気にする必要が無い。 That is, even when performing the conversion processing of the data of a plurality of types of alternating, there is no need to worry about the state of the internal filter calculation unit 1402.

【0115】複数種類のデータの変換処理を交互に行うには、入力画素データ全てを同時に切り換える必要がある。 [0115] To do the conversion processing of a plurality of types of data are alternately, it is necessary to switch the entire input pixel data at the same time. 例えば、変換係数を得るためのフィルタのタップ数が9である場合、9つのデータを同時に切り換えなければならない。 For example, if the number of taps of the filter for obtaining the transformation coefficient is 9, it must be switched simultaneously nine data. これだけのデータをメモリから直接受け取るのは効率が悪いので、フィルタ演算部1402にデータを供給する部分についても、それに対応した新たなデータ入力部1401が必要となる。 Since this only inefficient receive data directly from the memory of the partial supplies the data to the filter calculation unit 1402 also becomes a new data input unit 1401 is required corresponding thereto.

【0116】CCDやスキャナなどから得られる画素データは、一般的にラスタースキャン順序で生成されるため、以下ではラスタースキャン順序で生成された画素データを受けとって処理するものとする。 [0116] pixel data obtained from the CCD or scanner, since generally produced in a raster scan order, the following shall be treated receives the pixel data generated by the raster scan order. 図9に示すデータ入力部1401は、ラスタースキャン順序で生成された画素データに対応するものである。 Data input unit shown in FIG. 9 1401, which corresponds to the pixel data generated by the raster scan order. 同図において、1 In the figure, 1
301は、ラスタースキャン順序の画素データを入力する端子、1303は、1ライン分の容量を有する第1のラインメモリ、1305は、1ラインの半分の容量を有する第2のラインメモリ、1307、1309は、9つのレジスタが繋がったシフトレジスタ、1311は、2 301 terminal for inputting the pixel data of the raster scan order, 1303, the first line memory having a capacity of one line, 1305, a second line memory having a half volume of 1 line, 1307,1309 shift register, which led nine registers, 1311, 2
系統の9つの画素データを切り換えるセレクタである。 A selector for switching the nine pixel data in the system.

【0117】以下、データ入力部1401の具体的な動作を説明する。 [0117] Hereinafter, specific operations of the data input unit 1401.

【0118】まず、図7に示すデータ入力部1401の端子1301から入力される1ライン目の入力画素データを第1のラインメモリ1303に格納する。 [0118] First, stores the input pixel data of the first line input from the terminal 1301 of the data input unit 1401 shown in FIG. 7 in the first line memory 1303. 本発明の重要な構成要素であるウェーブレット変換処理部の処理サイクル(周期)を基準にして考えると、1サイクルの間に2つの画素データが入力されると全体の処理バランスが最も良くなるので、ここではそのようなレートで画素データが入力されるものとする。 Considering with reference to the wavelet transform process of the processing cycle (period) is an important component of the present invention, since the processing overall balance of the two pixel data is input is best during one cycle, here, it is assumed that the pixel data are input in such a rate.

【0119】次に、2ライン目の入力画素データを第2 [0119] Next, the input pixel data of the second line the second
のラインメモリ1305に格納しながら、1サイクルに1画素ずつ第1のラインメモリ1303及び第2のラインメモリ1305からデータを読み出し、それぞれシフトレジスタ1307、1309へデータを送る。 While storing the line memory 1305, it reads data from one pixel per cycle the first line memory 1303 and the second line memory 1305, and sends the data to the shift register 1307,1309 respectively. 両方のラインメモリ1303及び1305から同時にデータの読み出しを開始するよりも、第2のラインメモリ130 Than starts reading data simultaneously from both the line memory 1303 and 1305, the second line memory 130
5からの読み出しを1サイクル遅らせると、後述する理由により都合が良いので、そのように読み出す。 When reading from the 5 1 cycle delayed, so convenient for the reason described below, so read.

【0120】第2のラインメモリ1305は、1サイクルで2つの画素データを格納し、1つの画素データを出力するので、2ライン目のすべての画素データを格納し終えた時点では、半分のデータしか残っていない。 [0120] The second line memory 1305 stores the two pixel data in one cycle, since outputs one pixel data, at the time you have finished storing all the pixel data of the second line, half of the data It does not remain only. そのため、第2のラインメモリ1305の容量は1ラインの半分のデータを記憶できればよい。 Therefore, the capacity of the second line memory 1305 may be able to store the half of the data of one line.

【0121】シフトレジスタ1307、1309に取り込まれた画素データは1サイクルごとに交互にセレクタ1311で切り換えられて、図8に示すフィルタ演算部1402で処理される。 [0121] pixel data taken into the shift register 1307,1309 are switched by the selector 1311 alternately for each cycle, it is processed by the filter calculation unit 1402 shown in FIG. シフトレジスタ1309の画素データの位相は、シフトレジスタ1307より1サイクル遅いが、セレクタ1311が2つのシフトレジスタ1 Phase of the pixel data in the shift register 1309 is 1 cycle later than the shift register 1307, a selector 1311 has two shift registers 1
307、1309を選択するタイミングにも1サイクルのずれがあるので、1サイクルの遅れは打ち消されて、 Since there is a one-cycle shift in the timing of selecting 307,1309, one cycle of delay is canceled,
セレクタ出力では同位相のデータとなる。 The same phase of the data in the selector output. このようにして出力された該2ライン分の同位相の9つのデータそれぞれを基にして、フィルタ演算部1402では低域と高域のウェーブレット変換係数が計算され、出力される。 In this way, the outputted the two lines in phase 9 respectively data based on wavelet transform coefficients of the low in the filter calculation unit 1402 pass high frequencies is calculated and output.

【0122】変換係数の出力タイミングは前記第2の実施形態と同じであるため、回転ユニット903で変換係数を並び替えて、次に垂直DWT処理部901にて変換処理すれば、前記第2の実施形態と同じタイミングで2 [0122] Since the output timing of the transform coefficients is the same as the second embodiment, rearranges the transform coefficients in the rotation unit 903, if the next conversion in the vertical DWT processing unit 901, the second 2 at the same timing as the embodiment
次元ウェーブレット変換された変換係数を得ることができる。 Can be obtained dimensions wavelet transformed transform coefficients.

【0123】(第4の実施形態)ここでは、第3の実施形態においてフィルタ演算部1402の入力側で使用していた2つのラインメモリをフィルタ演算部1402の出力側に移動した構成について示す。 [0123] (Fourth Embodiment) Here, illustrates for the case where a moving two lines memory used at the input side of the filter calculation unit 1402 in the third embodiment the output side of the filter calculation unit 1402. 但し、ラインメモリの総容量は、第3の実施形態と同じではあるが、各々1/2ラインの容量のラインメモリを3つに分けて持つ。 However, the total capacity of the line memory, albeit the same as that of the third embodiment has been respectively divided 1/2 line capacity of the line memory into three.

【0124】水平方向のウェーブレット変換処理とラスタースキャン順序の画素データとは元々相性が良く、画素データを直接、水平DWT処理部に入力して処理することが可能である。 [0124] good originally compatible to the horizontal wavelet transform processing and raster scan order of the pixel data, directly pixel data can be processed by entering the horizontal DWT processing unit. なお、水平DWT処理部は、図8の構成のフィルタ演算部であっても良いし、図2の構成の変換処理部であっても良い。 Incidentally, the horizontal DWT processing unit may be a filter operation unit of the arrangement of FIG. 8, it may be a conversion processing unit of the arrangement of FIG.

【0125】図10は、本第4の実施形態におけるウェーブレット変換処理装置の構成を示すブロック図である。 [0125] Figure 10 is a block diagram showing a configuration of a wavelet transformation processor in the fourth embodiment. 図10の構成では、ラスタースキャン順序の画素データを受け取り、水平DWT処理部1500にて、直ちに水平方向のウェーブレット変換処理を行う。 In the configuration of FIG. 10, it receives the pixel data of the raster scan order, in a horizontal DWT processor 1500 immediately performs the horizontal wavelet transform process. 画素データは第3の実施形態と同様、1サイクル当たり2画素入力されるものとする。 Pixel data as in the third embodiment, it is assumed to be 2 pixel input per cycle.

【0126】水平DWT処理部1500による2nライン目の処理結果である低域と高域の変換係数は、それぞれ1501、1503に格納される。 [0126] high and low ranges of the transform coefficients as the processing result of the 2n-th line with the horizontal DWT section 1500 is stored in each of 1501 and 1503. また、2n+1ライン目の処理結果の内、高域変換係数は1505に格納するが、低域変換係数はどこにも格納せずセレクタ15 Also, among the 2n + 1 th line processing results, although the high-frequency transform coefficients stored in 1505, the selector 15 does not store anywhere low-pass transform coefficient
11を経由して直ちに垂直DWT処理部901に送る。 Immediately via 11 it sends to the vertical DWT processing unit 901.
それに合わせて、1ライン前の低域変換係数をラインメモリ1501から読み出し、垂直に並ぶ2つの低域変換係数のもう一方の係数と一緒に垂直DWT処理部901 Accordingly, 1 reads the low-frequency transform coefficients of the previous line from the line memory 1501, vertical DWT processing unit 901 together with the other coefficients of the two low-frequency transform coefficients arranged vertically
に送る。 Send to.

【0127】これにより、垂直DWT処理部901は水平方向の低域変換係数を連続して変換処理することができる。 [0127] Thus, the vertical DWT processing unit 901 may convert successively processed low frequency transform coefficients in the horizontal direction. この間、2n+1ライン目の水平方向の高域変換係数はすべてラインメモリ1505に格納される。 During this time, high-frequency transform coefficients of the 2n + 1 th line in the horizontal direction is all stored in the line memory 1505.

【0128】2n+1ライン目の画素データ入力が終わると、2n及び2n+1ライン目の低域変換係数の処理も終わるので、次に、蓄えられた2ライン分の高域変換係数を2つのラインメモリ1503と1505から読み出し、セレクタ1511を経由して、垂直DWT処理部901に送り、変換処理を行う。 [0128] 2n + 1 when the pixels on Line data input is completed, the end also the processing of low-frequency transform coefficients of 2n and 2n + 1 th line, then a high-frequency transform coefficients of the two lines stored two line memories 1503 When reading from 1505 via the selector 1511 and sent to the vertical DWT processing unit 901 performs conversion processing.

【0129】低域変換係数の処理が2n+1ライン目の画素データの入力に同期して行なわれたように、高域変換係数の処理は、2n+2ライン目の画素データの入力に同期して行なわれる。 [0129] As the processing of low-frequency transform coefficients is performed in synchronization with the input of 2n + 1 line of pixel data, processing of the high frequency transform coefficients is performed in synchronization with the input of the 2n + 2 th line pixel data . 高域変換係数の処理中に入力される2n+2ライン目の画素データは、水平ウェーブレット変換処理され、処理結果は2nライン目の時と同じところに格納される。 2n + 2 line of pixel data to be input during the processing of the high frequency transform coefficients are horizontal wavelet transform processing, the processing result is stored in the same place as in the 2n-th line. 高域変換係数を格納するラインメモリ1503は、出力するデータと格納するデータの割合が同じなので、保持するデータ量は変化せず古いデータが新しいデータに更新されるように新しいデータに変わっていく。 A line memory 1503 for storing the high-frequency transform coefficients, so the proportion of data to be stored as output data is the same, the amount of data held by the old data does not change will change to the new data as being updated with new data .

【0130】以上のようにして、2次元ウェーブレット変換された変換係数を得ることができるが、変換係数の出力順序がこれまでとは異なり、2ライン分の画像データに対する低域・高域変換係数が各画素データを処理する毎にライン交互に出力されるのではなく、水平DWT [0130] As described above, it is possible to obtain a two-dimensional wavelet transform transform coefficients, unlike to the output order of the transform coefficients which low pass and high pass transform coefficients for the image data for two lines There instead of being output to the line alternately every processing each pixel data, the horizontal DWT
処理部1500からは1ライン分ずつ低域及び高域変換係数が出力される。 Line by line from the processor 1500 low and high band transform coefficient is output. このように、各ライン毎に出力される低域及び高域変換係数を一時的に保持するラインバッファを備えることで、垂直方向と水平方向の1次元ウェーブレット変換処理部をそれぞれ1つづつ用いれば2次元のウェーブレット変換処理を行うことができるため、 Thus, by providing the low-frequency and high-frequency transform coefficients temporarily held to the line buffer the output to each line, using one each one-dimensional wavelet transform unit in the vertical direction and the horizontal direction it is possible to perform two-dimensional wavelet transform process,
ハードウエア構成を縮小することができる。 It is possible to reduce the hardware configuration.

【0131】(第5の実施形態)上記第1乃至第4の実施形態は、変換処理1サイクル当たり2画素のデータ入力を前提としていたが、本第5の実施形態では変換処理1サイクル当たり1画素の割合でデータ入力する場合に適したウェーブレット変換処理装置の構成について説明する。 [0131] (Fifth Embodiment) In the first to fourth embodiments have been assumes data input of 2-pixel conversion processing per cycle, the fifth conversion per cycle in the embodiment of 1 description will be given of a configuration of the wavelet transformation processing apparatus suitable for the case of the data input at a ratio of the pixel.

【0132】単純に、変換処理1サイクル当たり1画素のデータ入力に減らしてしまうと、各変換処理部等が稼働率50%になるだけで、ハードウェア資源の有効利用にならない。 [0132] Simply, when thus reducing the data input per pixel conversion processing cycle, only the conversion processor, and the like is operating rate of 50%, it does not enable utilization of the hardware resources.

【0133】そこで、本第5の実施形態では、1つの変換処理部で垂直ウェーブレット変換処理と水平ウェーブレット変換処理の両方を行うことによって、変換処理部の稼働率を100%にし、ハードウェアの有効利用を図る。 [0133] Therefore, in this fifth embodiment, by making both vertical wavelet transform process and the horizontal wavelet transform process in a single conversion processing unit, and the operating rate of the conversion processing section 100% effective hardware promote use.

【0134】本第5の実施形態の構成を図11に示す。 [0134] The configuration of the fifth embodiment shown in FIG. 11.
同図において、1601は、2入力2系統のデータから一方の系統を選択出力するセレクタ、1603は、水平・垂直DWT処理部、1605は、2×2データの回転処理を行うデータ回転ユニット、である。 In the figure, 1601 is a selector for selectively outputting one of the lines from the data of the two-input two systems, 1603, horizontal and vertical DWT processing unit 1605, the data rotation unit performs rotation processing of 2 × 2 data in, is there.

【0135】前記第1の実施形態と同様、不図示のメモリあるいはラインバッファから、2ラインデータの各ラインの端から1画素ずつ、すなわち垂直2画素ずつを、 [0135] Similar to the first embodiment, a memory or line buffer (not shown), pixel by pixel from the end of each line of 2 line data, i.e., one by vertical two pixels,
セレクタ1601を経由して、DWT処理部1603に入力する。 Via the selector 1601 is input to DWT processing unit 1603.

【0136】これに対し、DWT処理部1603は、垂直変換モードで該入力データを処理する。 [0136] In contrast, DWT processing unit 1603 processes the input data in the vertical conversion mode.

【0137】但し、連続して入力するのは2サイクルで4つの画素データのみで、次の2サイクルはデータ入力を停止する。 [0137] However, only four pixel data in two cycles to continuously input, the next two cycles will stop data input. トータル4サイクルで4つの画素データを入力することになるので、前述したように、1サイクル当たり1画素のデータ入力割合となる。 It means to enter the four pixel data in total 4 cycles, as described above, the data input rate of one pixel per cycle.

【0138】変換処理部1603は、2サイクル期間に入力された4つの画素データを処理することによって、 [0138] conversion unit 1603, by processing the four pixel data input to the 2-cycle period,
垂直方向の低域変換係数と高域変換係数を2組出力する。 The low-frequency transform coefficients and high-frequency transform coefficients in the vertical direction to output two sets. この変換係数はスイッチ1606及び1607を経由して、前記第1の実施形態と同様、回転ユニット16 The transform coefficients via the switch 1606 and 1607, as in the first embodiment, the rotary unit 16
05にて並び替えられ、2個の低域変換係数と2個の高域変換係数が順次、セレクタ1601に入力される。 Sorted by 05, two low-frequency transform coefficient and two high-frequency transform coefficients are sequentially inputted to the selector 1601.

【0139】前記データ入力が停止する2サイクル期間は、回転ユニット1605にて並び替えられた変換係数がセレクタ1601で選択され、垂直・水平DWT処理部1603に送られる。 [0139] 2 cycle in which the data input is stopped, the transform coefficients rearranged by the rotation unit 1605 is selected by the selector 1601, and sent to the vertical and horizontal DWT section 1603. 垂直・水平変換処理部1603 Vertical and horizontal conversion processing unit 1603
は、今度は水平変換モードにて、2サイクル続けて入力される2個2組の変換係数を水平方向にウェーブレット変換処理し、スイッチ1606及び1607を経由して出力する。 In turn in the horizontal conversion mode, two two sets of transform coefficients received for two consecutive cycles wavelet transform process in a horizontal direction, and outputs via the switch 1606 and 1607.

【0140】なお、垂直・水平DWT処理部1603は基本的には図2に示す構成を有するが、各演算ユニット内のバッファは、垂直方向の変換に対応したラインメモリと水平方向の変換に対応した2段のレジスタを有し、 [0140] Although the vertical and horizontal DWT section 1603 has a configuration basically shown in FIG. 2, the buffer in each arithmetic unit corresponds to the conversion of the line memory and the horizontal direction corresponds to the conversion in the vertical direction has a two-stage register that,
それを変換モードに応じて切り換えて使用することで、 By using switched accordingly it conversion mode,
上述したような動作が可能になる。 Allowing operation as described above.

【0141】また、2ラインデータの水平2画素ずつを交互に入力し、該入力データを先に水平変換モードで処理し、回転ユニットで並び替えた変換係数を次に垂直変換モードで処理しても、同じ結果を得ることができる。 [0141] Also, type each horizontal two pixels of two lines data are alternately processed in a horizontal transform mode input data first, by processing the transform coefficients rearranged by the rotary unit then in vertical conversion mode also, it is possible to obtain the same result.

【0142】第1乃至第5の実施形態では、すべて順方向のウェーブレット変換処理についてのみ説明してきたが、逆方向のウェーブレット変換処理は乗算係数が異なるのと一部の加算演算が減算に変わるのみで、図2の構成並びに上位の構成は順方向も逆方向も同じであるため、本発明は逆方向のウェーブレット変換処理にも適用することができる。 [0142] In the first to fifth embodiments, all have been described only the wavelet transform process forward, wavelet transform processing in the reverse direction changes the subtraction is addition operation part and the multiplication factor is different from the only in the structure and the upper structure of Figure 2 is for the forward direction reverse direction are the same, the present invention can be applied to the wavelet transform process in reverse.

【0143】 [0143]

【発明の効果】上記の通り本発明によれば、ハードウェア資源をより有効に活用し、より小さいハードウエア構成で2次元ウェーブレット変換処理装置を実現することができる。 According to described above the present invention, by utilizing the hardware resources more effectively, it is possible to realize a two-dimensional wavelet transformation processor with a smaller hardware configuration.

【図面の簡単な説明】 BRIEF DESCRIPTION OF THE DRAWINGS

【図1】本発明の実施の形態における演算ユニットの構成を示す図である。 1 is a diagram showing a configuration of the arithmetic unit in the embodiment of the present invention.

【図2】図1の演算ユニットを多段接続した、フィルタ処理のためのリフティング演算を行うための構成を示すブロック図である。 The arithmetic unit of FIG. 1. FIG connected in multiple stages, a block diagram illustrating a configuration for performing the lifting operation for the filtering.

【図3】本発明の第1の実施形態における2次元ウェーブレット変換処理装置の構成を示すブロック図である。 3 is a block diagram showing the construction of a two-dimensional wavelet transform processing apparatus according to the first embodiment of the present invention.

【図4】図3の回転ユニットの動作を概念的に示す図である。 Is a diagram conceptually illustrating the operation of the rotation unit of FIG. 3. FIG.

【図5】本発明の第2の実施形態における2次元ウェーブレット変換処理装置の構成を示すブロック図である。 5 is a block diagram showing the construction of a two-dimensional wavelet transform processing apparatus according to a second embodiment of the present invention.

【図6】図5の回転ユニットの動作を概念的に示す図である。 6 is a diagram conceptually showing the operation of the rotary unit of FIG.

【図7】本発明の第3の実施形態における2次元ウェーブレット変換処理装置の構成を示すブロック図である。 7 is a third block diagram showing the construction of a two-dimensional wavelet transformation processor in the embodiment of the present invention.

【図8】図7に示すFIR型のフィルタ演算部の構成を示す図である。 8 is a diagram showing the configuration of a FIR type filter operation section shown in FIG.

【図9】図7に示すデータ入力部の構成を示す図である。 9 is a diagram showing a configuration of a data input unit shown in FIG.

【図10】本発明の第4の実施形態における2次元ウェーブレット変換処理装置の構成を示すブロック図である。 10 is a fourth block diagram showing the construction of a two-dimensional wavelet transformation processor in the embodiment of the present invention.

【図11】本発明の第5の実施形態における2次元ウェーブレット変換処理装置の構成を示すブロック図である。 11 is a block diagram showing the construction of a two-dimensional wavelet transformation processor according to the fifth embodiment of the present invention.

【図12】9×7フィルタ処理をリフティング演算で実現する時の従来の構成を示す図である。 The [12] 9 × 7 filtering is a diagram showing a conventional configuration when implemented in lifting operation.

【図13】9×7逆フィルタ処理をリフティング演算で実現する時の従来の構成を示す図である。 The 13 9 × 7 inverse filtering is a diagram showing a conventional configuration when implemented in lifting operation.

【図14】9×7フィルタ処理のリフティング演算を表現するリフティング格子構造を示す図である。 [14] 9 × 7 is a diagram showing a lifting lattice structure representing the lifting operation of the filter.

【図15】9×7逆フィルタ処理のリフティング演算を表現するリフティング格子構造を示す図である。 15 is a diagram showing a lifting lattice structure representing the lifting operation of the 9 × 7 inverse filtering process.

【図16】従来の2次元ウェーブレット変換処理装置の構成を示すブロック図である。 16 is a block diagram showing a configuration of a conventional two-dimensional wavelet transformation processor.

【図17】図1に示すバッファがレジスタ1段で構成されていることを示す図である。 17 is a diagram showing that the buffer shown in FIG. 1 is constituted by the register one stage.

【図18】図1に示すバッファがレジスタ2段で構成されていることを示す図である。 18 is a diagram showing that the buffer shown in FIG. 1 is constituted by the register 2 stages.

【図19】図1に示すバッファがラインメモリで構成されていることを示す図である。 19 is a diagram showing that the buffer shown in FIG. 1 is constituted by line memories.

【図20】図3に示す垂直DWT処理部を構成する演算ユニット4段のうち、隣り合ういずれか2段の演算ユニットを縦続接続した状態を表す図である。 [20] Among the arithmetic unit 4 stages constituting the vertical DWT processing unit shown in FIG. 3 is a diagram illustrating a state where the operation unit of any two stages adjacent cascaded.

【図21】図3に示す水平DWT処理部を構成する演算ユニット4段のうち、隣り合ういずれか2段の演算ユニットを縦続接続した状態を表す図である。 [21] Among the arithmetic unit 4 stages constituting the horizontal DWT processing unit shown in FIG. 3 is a diagram illustrating a state where the operation unit of any two stages adjacent cascaded.

【符号の説明】 DESCRIPTION OF SYMBOLS

503、505、901 垂直DWT処理部 501、905 水平DWT処理部 511、513 バッファ 611、615 加算器 613 乗算器、 621 バッファ 701〜704 格子点データ演算ユニット 903、1101、1605 2×2回転ユニット 1311、1511、1601 セレクタ 1303、1305、1501、1503,1505 503,505,901 vertical DWT processing unit 501,905 horizontal DWT processing unit 511, 513 a buffer 611 and 615 adders 613 multipliers, 621 a buffer 701 to 704 lattice point data calculation unit 903,1101,1605 2 × 2 rotation unit 1311 , 1511,1601 selector 1303,1305,1501,1503,1505
ラインメモリ 1401 データ入力部 1402 フィルタ演算部 1603 水平・垂直DWT処理部 Line memory 1401 data input unit 1402 filter calculation unit 1603 horizontal and vertical DWT processing unit

Claims (16)

    【特許請求の範囲】 [The claims]
  1. 【請求項1】 画像データをフィルタ処理し、処理により得られる2種類のデータを1組のデータとして出力する第1のフィルタ処理手段と、 前記第1のフィルタ処理手段から出力されたデータを2 1. A image data is filtered, and the first filtering means for outputting the two kinds of data obtained by the processing as a set of data, the data outputted from said first filtering means 2
    組ずつ90度回転するように並び替えて出力するデータ回転手段と、 前記データ回転手段により並び替えられた画像データをフィルタ処理し、処理により得られる2種類のデータを1組のデータとして出力する第2のフィルタ処理手段とを有することを特徴とするフィルタ処理装置。 A data rotation unit configured to output the rearranged so as to rotate the set by 90 degrees, the image data rearranged by the data rotation unit filters, outputs two kinds of data obtained by the processing as a set of data filtering apparatus, comprising a second filtering means.
  2. 【請求項2】 前記第1及び第2のフィルタ処理手段は順方向のウェーブレット変換処理を行い、前記1組のデータに含まれる2種類のデータは、高域変換係数と、低域変換係数であることを特徴とする請求項1に記載のフィルタ処理装置。 Wherein said first and second filtering means performs wavelet transformation processing in the forward direction, the two types of data included in said set of data, the high-frequency transform coefficients, the low range conversion factor filtering device according to claim 1, characterized in that.
  3. 【請求項3】 前記第1及び第2のフィルタ処理手段は逆方向のウェーブレット変換処理を行い、高域変換係数と低域変換係数からなる1組のデータを入力して処理することを特徴とする請求項1に記載のフィルタ処理装置。 Wherein the first and second filtering means performs wavelet transformation processing in the reverse direction, and comprising treating enter a set of data consisting of the high-frequency transform coefficients and the low frequency transform coefficients filtering device according to claim 1.
  4. 【請求項4】 垂直方向に並ぶ2画素分ずつの画像データを1組として平行に入力することを特徴とする請求項1または2に記載のフィルタ処理装置。 4. A filtering apparatus according to claim 1 or 2, characterized in that the input in parallel with image data of two pixels minutes arranged in the vertical direction as one set.
  5. 【請求項5】 前記第1のフィルタ処理手段は垂直方向のフィルタ処理を行い、前記第2のフィルタ処理手段は水平方向のフィルタ処理を行うことを特徴とする請求項4に記載のフィルタ処理装置。 Wherein said first filtering means performs a vertical filtering process, the second filtering means filtering apparatus according to claim 4, characterized in that the horizontal filtering .
  6. 【請求項6】 入力した画像データを2組ずつ90度回転するように並び替えて出力する、前記第1のフィルタ処理手段の前段に配置された入力データ回転手段を更に有し、 前記第1のフィルタ処理手段は水平方向のフィルタ処理を行い、前記第2のフィルタ処理手段は垂直方向のフィルタ処理を行うことを特徴とする請求項4に記載のフィルタ処理装置。 6. rearranges the image data input to rotate two pairs of 90 degree output, further comprising an input data rotation means disposed upstream of said first filtering means, said first filtering means performs the horizontal filtering, the second filtering means filtering apparatus according to claim 4, characterized in that the vertical filtering.
  7. 【請求項7】 前記第1のフィルタ処理手段は、FIR Wherein said first filtering means, FIR
    フィルタであることを特徴とする請求項1乃至3のいずれか1つに記載のフィルタ処理装置。 Filtering device according to any one of claims 1 to 3, characterized in that a filter.
  8. 【請求項8】 前記第1のフィルタ処理手段に画像データを2ライン単位で入力する入力手段であって、画像データを前記第1のフィルタ処理手段の処理に必要な画素分ずつライン交互に入力する入力手段を更に有することを特徴とする請求項7に記載のフィルタ処理装置。 8. A input means for inputting image data in units of two lines to said first filtering means, the input image data into the pixel minutes each line alternately required for processing of the first filtering means filtering device according to claim 7, characterized by further comprising input means for.
  9. 【請求項9】 画像データをフィルタ処理し、処理により得られる2種類のデータを1組のデータとして出力する第1のフィルタ処理手段と、 前記第1のフィルタ処理手段から出力されたデータを各種類毎に一時保持し、垂直方向に並ぶ2画素分ずつの同種類のデータを1組として、各種類のデータを1組ずつ交互に出力する記憶手段と、 前記記憶手段から出力されたデータをフィルタ処理し、 9. The image data is filtered, and the first filtering means for outputting the two kinds of data obtained by the processing as a set of data, the data output from the first filtering means each temporarily holds for each type, the same type of data by two pixels at vertically adjacent as one set, a memory means for outputting a respective type of data alternately one set, the data outputted from the memory means filters,
    処理により得られる2種類のデータを1組のデータとして出力する第2のフィルタ処理手段とを有することを特徴とするフィルタ処理装置。 Filtering apparatus, comprising a second filtering means for outputting the two kinds of data obtained by the processing as a set of data.
  10. 【請求項10】 前記第1及び第2のフィルタ処理手段は順方向のウェーブレット変換処理を行い、前記1組のデータに含まれる2つのデータは、高域変換係数と、低域変換係数であることを特徴とする請求項9に記載のフィルタ処理装置。 Wherein said first and second filtering means performs wavelet transformation processing in the forward direction, the two data included in said set of data, the high-frequency transform coefficients, is a low-frequency transform coefficient filtering device according to claim 9, characterized in that.
  11. 【請求項11】 前記第1及び第2のフィルタ処理手段は逆方向のウェーブレット変換処理を行い、前記1組のデータに含まれる2つのデータは、高域変換係数と、低域変換係数であることを特徴とする請求項9に記載のフィルタ処理装置。 Wherein said first and second filtering means performs wavelet transformation processing in the reverse direction, the two data included in said set of data, the high-frequency transform coefficients, is a low-frequency transform coefficient filtering device according to claim 9, characterized in that.
  12. 【請求項12】 前記第1のフィルタ処理手段は、FI Wherein said first filtering means, FI
    Rフィルタであることを特徴とする請求項9乃至11のいずれか1つに記載のフィルタ処理装置。 Filtering device according to any one of claims 9 to 11, characterized in that the R filter.
  13. 【請求項13】 前記第1のフィルタ処理手段は、水平方向のフィルタ処理を行い、前記第2のフィルタ処理手段は、垂直方向のフィルタ処理を行うことを特徴とする請求項9乃至12のいずれか1つに記載のフィルタ処理装置。 Wherein said first filtering means performs the horizontal filtering, the second filtering means can be of any claims 9 to 12, characterized in that the vertical filtering filtering apparatus according to one or.
  14. 【請求項14】 第1のモードと第2のモードとを切り換えて画像データをフィルタ処理し、処理により得られる2種類のデータを1組のデータとして出力するフィルタ処理手段と、 前記フィルタ処理手段から出力された2組のデータを9 14. The image data is filtered by switching between the first mode and the second mode, the filter processing means for outputting the two kinds of data obtained as a set of data by the processing, the filtering means the two sets of data output from the 9
    0度回転するように並び替えて出力するデータ回転手段と、 外部より入力する画像データと、前記データ回転手段により並び替えられた画像データとを切り換えて前記フィルタ処理手段に入力する第1の切り換え手段とを有し、 前記第1の切り換え手段が外部より入力する画像データを選択したときには、前記フィルタ処理手段は第1のモードでフィルタ処理を行い、前記データ回転手段から入力する画像データを選択したときには、第2のモードでフィルタ処理を行うことを特徴とするフィルタ処理装置。 A data rotation unit configured to output the rearranged so as to rotate 0 degrees, first switching the input image data input from the outside, to the filter processing unit by switching between the image data rearranged by the data rotation means and means, wherein when the first switching means selects the image data input from the outside, said filtering means performs filtering in a first mode, selecting an image data input from the data rotating unit when it is filtering apparatus characterized by performing filter processing in the second mode.
  15. 【請求項15】 前記フィルタ処理手段から出力されるデータを、前記データ回転手段と、外部とへ切り換えて出力する第2の切り換え手段を更に有することを特徴とする請求項14に記載のフィルタ処理装置。 15. The data output from the filter processing unit, the data rotation means, filtering of claim 14, further comprising a second switching means for outputting switching to an external apparatus.
  16. 【請求項16】 前記第1のモードでは水平方向にフィルタ処理を行い、前記第2のモードでは垂直方向にフィルタ処理を行うことを特徴とする請求項14又は15に記載のフィルタ処理装置。 16. performs the in the first mode filtering in the horizontal direction, filtration device of claim 14 or 15 wherein the second mode and performing a filtering process in the vertical direction.
JP2002024110A 2001-03-13 2002-01-31 Filter processing equipment Expired - Fee Related JP4217408B2 (en)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2001-71092 2001-03-13
JP2001071092 2001-03-13
JP2002024110A JP4217408B2 (en) 2001-03-13 2002-01-31 Filter processing equipment

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2002024110A JP4217408B2 (en) 2001-03-13 2002-01-31 Filter processing equipment
US10/092,573 US6904177B2 (en) 2001-03-13 2002-03-08 Filter processing apparatus

Publications (2)

Publication Number Publication Date
JP2002359849A true JP2002359849A (en) 2002-12-13
JP4217408B2 JP4217408B2 (en) 2009-02-04

Family

ID=26611180

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002024110A Expired - Fee Related JP4217408B2 (en) 2001-03-13 2002-01-31 Filter processing equipment

Country Status (1)

Country Link
JP (1) JP4217408B2 (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7602983B2 (en) 2004-03-16 2009-10-13 Fujifilm Corporation Wavelet transformation apparatus
US7650416B2 (en) 2003-08-12 2010-01-19 Riverbed Technology Content delivery for client-server protocols with user affinities using connection end-point proxies

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7650416B2 (en) 2003-08-12 2010-01-19 Riverbed Technology Content delivery for client-server protocols with user affinities using connection end-point proxies
US7602983B2 (en) 2004-03-16 2009-10-13 Fujifilm Corporation Wavelet transformation apparatus

Also Published As

Publication number Publication date
JP4217408B2 (en) 2009-02-04

Similar Documents

Publication Publication Date Title
JP4346114B2 (en) mpeg decoders for providing a plurality of standard output signal
US5666164A (en) Image signal converting apparatus
US5414780A (en) Method and apparatus for image data transformation
JP2531955B2 (en) One-dimensional cosine transform calculation apparatus and an image coding apparatus and decoding apparatus comprising the computing device
CN1174616C (en) Reversible wavelet change and embedded code-flow process
US4302775A (en) Digital video compression system and methods utilizing scene adaptive coding with rate buffer feedback
US20080123750A1 (en) Parallel deblocking filter for H.264 video codec
US6275263B1 (en) Multi-function USB video capture chip using bufferless data compression
US4394774A (en) Digital video compression system and methods utilizing scene adaptive coding with rate buffer feedback
EP2395756A2 (en) Signal-processing apparatus and electronic apparatus using same
JP4254017B2 (en) The image coding apparatus and method
JP4559622B2 (en) Compression of color image based on two-dimensional discrete wavelet transform resulting in image perceptually lossless
US5883823A (en) System and method of a fast inverse discrete cosine transform and video compression/decompression systems employing the same
US7215820B2 (en) Method and apparatus for compression using reversible wavelet transforms and an embedded codestream
JP2746749B2 (en) System and decoding method of the system and the coding method and decoding of encoding fields of an interlaced video sequence
EP0126148B1 (en) Image processing method using a block overlap transformation procedure
US5517245A (en) High efficiency encoding and/or decoding apparatus
US20030198394A1 (en) Wavelet encoding method and apparatus and wavelet decoding method and apparatus
EP1675406B1 (en) Method and system for fast implementation of subpixel interpolation
US5757973A (en) Compression of image data seperated into frequency component data in a two dimensional spatial frequency domain
CA2121197C (en) Inverse discrete cosine transform processor
US5126962A (en) Discrete cosine transform processing system
JP4267848B2 (en) Image encoding apparatus, image decoding apparatus, image coding method and an image decoding method
KR100254505B1 (en) Encoding apparatus
Westwater et al. Real-time video compression: techniques and algorithms

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050126

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20061205

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070717

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070918

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081002

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20081027

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20081110

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20111114

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20121114

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131114

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees