JP2002358052A - Liquid crystal display device - Google Patents

Liquid crystal display device

Info

Publication number
JP2002358052A
JP2002358052A JP2001164479A JP2001164479A JP2002358052A JP 2002358052 A JP2002358052 A JP 2002358052A JP 2001164479 A JP2001164479 A JP 2001164479A JP 2001164479 A JP2001164479 A JP 2001164479A JP 2002358052 A JP2002358052 A JP 2002358052A
Authority
JP
Japan
Prior art keywords
voltage
pixel
transistor
circuit
driving
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001164479A
Other languages
Japanese (ja)
Inventor
Hiroshi Tomitani
央 富谷
Kenji Harada
賢治 原田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2001164479A priority Critical patent/JP2002358052A/en
Publication of JP2002358052A publication Critical patent/JP2002358052A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a liquid crystal display device in which deviation in the voltages being held in pixels is reduced to thus obtain good display quality. SOLUTION: Changes in gate line driving voltages are reduced by changing the gate line driving voltage for turning off a pixel driving transistor from a voltage for turning on a gate to a voltage for turning off a first gate, and deviation 49 in image signal voltages to be held in pixels is made smaller compared with the deviation in a conventional case.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は薄膜トランジスタを
用いた液晶表示装置の駆動回路に関する。
The present invention relates to a driving circuit for a liquid crystal display using thin film transistors.

【0002】[0002]

【従来の技術】図3に従来の薄膜トランジスタを用いた
液晶表示装置の一例を示す。1は液晶表示装置の画素を
駆動する薄膜トランジスタでNチャンネルのトランジス
タである。2は画素の蓄積容量、3は液晶で容量性の負
荷になる。4は対向電極である。対向電極には一定の電
圧が印加されている。5は画素トランジスタ1のソース
端子に接続するソース線で、6は画素トランジスタ1の
ゲートに接続するゲート線で、7は蓄積容量2につなが
る蓄積容量線を示している。
2. Description of the Related Art FIG. 3 shows an example of a conventional liquid crystal display using thin film transistors. Reference numeral 1 denotes an N-channel transistor which drives a pixel of the liquid crystal display device. Reference numeral 2 denotes a storage capacity of a pixel, and reference numeral 3 denotes a liquid crystal, which is a capacitive load. 4 is a counter electrode. A constant voltage is applied to the counter electrode. Reference numeral 5 denotes a source line connected to the source terminal of the pixel transistor 1, reference numeral 6 denotes a gate line connected to the gate of the pixel transistor 1, and reference numeral 7 denotes a storage capacitor line connected to the storage capacitor 2.

【0003】8はゲート線を駆動するゲート線駆動回路
である。9はソース線5を駆動するソース線駆動回路で
ある。10はゲート線駆動回路8、ソース線駆動回路9
に入力される制御信号と画像データを示す。11はソー
ス線駆動回路9の出力信号をスイッチするトランジスタ
である。
[0005] Reference numeral 8 denotes a gate line driving circuit for driving a gate line. 9 is a source line drive circuit for driving the source line 5. 10 is a gate line drive circuit 8, a source line drive circuit 9
2 shows a control signal and image data input to the CPU. A transistor 11 switches an output signal of the source line driving circuit 9.

【0004】ゲート駆動回路はゲート電極を順に走査
し、同一のゲート電極上の画素トランジスタをオンさせ
る電圧をゲート線に印加し、ソース駆動回路は表示した
い画像データに応じた画像信号電圧をマルチプレックス
駆動を用いて、時系列的に順に出力し、スイッチ回路は
スイッチ回路を構成するトランジスタのゲートに入力さ
れるスイッチ回路の制御信号12を制御し、各スイッチ
回路を閉じることによってソース駆動回路が出力する画
像信号電圧に充電し、スイッチ回路を開くことによっ
て、ソース線の容量によって、画像信号電圧を保持す
る。この動作をマルチプレックス駆動させる各ソース線
について順におこなうことによって各ソース線をそれぞ
れ所望の画像信号電圧に充電する。また、画素トランジ
スタを介して蓄積容量と液晶を所望の画像信号電圧に充
電する。
The gate drive circuit sequentially scans the gate electrode, applies a voltage for turning on the pixel transistor on the same gate electrode to the gate line, and the source drive circuit multiplexes an image signal voltage corresponding to image data to be displayed. Using the drive, outputs are sequentially output in chronological order. The switch circuit controls the control signal 12 of the switch circuit input to the gate of the transistor constituting the switch circuit, and the source drive circuit outputs the signal by closing each switch circuit. The image signal voltage is charged according to the capacitance of the source line by charging the image signal voltage to be applied and opening the switch circuit. This operation is sequentially performed for each source line to be multiplex-driven, so that each source line is charged to a desired image signal voltage. Further, the storage capacitor and the liquid crystal are charged to a desired image signal voltage via the pixel transistor.

【0005】次に、ゲート電極に同一のゲート線上の画
素トランジスタをオフさせる電圧を引加し、画素トラン
ジスタはオフし、蓄積容量、液晶に印加された画像信号
電圧が保持される。
Next, a voltage for turning off the pixel transistor on the same gate line is applied to the gate electrode, the pixel transistor is turned off, and the storage capacitor and the image signal voltage applied to the liquid crystal are held.

【0006】次に、蓄積容量線の駆動電圧を先のゲート
線がオンしている期間に与えていた電圧から、変化させ
ることによって、この変化した駆動電圧の差電圧に応じ
たバイアス電圧が画素電圧に重畳されて印加される。こ
の蓄積容量線に対する駆動電圧の印加を各蓄積容量線に
対して、ゲート線の走査に合わせて、順に走査し、画面
全体の表示を行う。また、次の画面表示においては、先
の駆動電圧の変化する方向が逆方向になるように駆動電
圧を印加することによって、逆方向にバイアス電圧を印
加し、この時、印加する画像信号電圧の極性もあらかじ
め、先の画面表示時と逆極性の電圧を印加することで、
液晶にかかる電圧を交流化して駆動する。このとき、対
向電圧は液晶に直流電圧がかからないように、その電圧
を調整する。
Next, by changing the drive voltage of the storage capacitor line from the voltage applied during the period when the gate line is turned on, a bias voltage corresponding to the difference voltage of the changed drive voltage is obtained. The voltage is superimposed and applied. The application of the drive voltage to the storage capacitor lines is sequentially performed on each storage capacitor line in accordance with the scanning of the gate line, and the entire screen is displayed. Also, in the next screen display, the bias voltage is applied in the reverse direction by applying the drive voltage so that the direction in which the previous drive voltage changes is the opposite direction. By applying a voltage of the opposite polarity to that of the previous screen display in advance,
The voltage applied to the liquid crystal is converted to AC and driven. At this time, the counter voltage is adjusted so that no DC voltage is applied to the liquid crystal.

【0007】図4に従来の駆動回路のタイミング図を示
す。41はゲート線に印加される駆動波形を示し、ハイ
レベルの時に画素駆動用トランジスタがオンし、ローレ
ベルの時に画素駆動トランジスタがオフする。ゲート線
は順に走査され、各画面表示フレーム毎に順に走査が繰
り返される。ゲートの駆動波形のハイレベルはソースに
印加される画像信号電圧に画素トランジスタを用いて蓄
積容量、液晶が十分に充電されるように設定され、通常
一般的には10V程度の電圧を印加する。一方ゲートを
オフさせる電圧は各画素に保持されている電圧が変化し
ないように、各画素の保持電圧に対して画素トランジス
タがオフするように設定され、一般的には−5V程度の
電圧を印加する。
FIG. 4 is a timing chart of a conventional driving circuit. Reference numeral 41 denotes a drive waveform applied to the gate line. The pixel drive transistor is turned on when it is at a high level, and turned off when it is at a low level. The gate lines are sequentially scanned, and the scanning is sequentially repeated for each screen display frame. The high level of the driving waveform of the gate is set so that the storage capacitor and the liquid crystal are sufficiently charged by using a pixel transistor for the image signal voltage applied to the source, and a voltage of about 10 V is generally applied. On the other hand, the voltage for turning off the gate is set so that the pixel transistor is turned off with respect to the held voltage of each pixel so that the voltage held in each pixel does not change. In general, a voltage of about -5 V is applied. I do.

【0008】42は蓄積容量線に印加される駆動波形を
示す。蓄積容量線の駆動波形はゲート線をオンしたあと
変化し、各表示フレーム毎にその極性が変わるようにし
て駆動される。蓄積容量線に印加する駆動電圧のハイレ
ベル、ローレベルの値は一般的には10Vと0V程度の
値にし、画素に伝わるバイアス電圧として5V程度の電
圧が伝わるよう、液晶容量と蓄積容量の比をマスク設計
時に設定する。
Reference numeral 42 denotes a driving waveform applied to the storage capacitor line. The drive waveform of the storage capacitor line changes after the gate line is turned on, and is driven such that its polarity changes for each display frame. The values of the high level and the low level of the drive voltage applied to the storage capacitor line are generally set to about 10 V and about 0 V, and the ratio of the liquid crystal capacitor to the storage capacitor is set so that a voltage of about 5 V is transmitted as a bias voltage transmitted to the pixel. Is set when designing the mask.

【0009】45はスイッチ回路を開閉する制御信号
で、マルチプレックス駆動して出力されるソース駆動回
路の出力信号を順にソース線に保持する。この制御信号
のハイレベルは、ソースに印加される画像信号電圧にス
イッチ回路のトランジスタを用いてソース線の容量が十
分に充電されるように設定され、一方、ローレベルはス
イッチ回路がオフしても、各ソース線に保持されている
電圧が変化しないように、各ソース線の保持電圧に対し
てスイッチトランジスタがオフするように設定さる。一
般的にはスイッチ回路を開閉する制御信号のハイレベル
は、+10V、ローレベルは−5Vとゲート線駆動回路
と共通に設定する場合が多い。
Reference numeral 45 denotes a control signal for opening and closing the switch circuit. The control signal 45 holds the output signals of the source drive circuit output by multiplex driving in the source line in order. The high level of this control signal is set so that the capacitance of the source line is sufficiently charged using the transistor of the switch circuit to the image signal voltage applied to the source, while the low level is set when the switch circuit is turned off. Also, the switch transistor is set to be turned off with respect to the held voltage of each source line so that the voltage held in each source line does not change. In general, the high level of the control signal for opening and closing the switch circuit is set to +10 V and the low level is set to -5 V in many cases in common with the gate line driving circuit.

【0010】46はソース線駆動回路の出力信号で、画
像信号電圧がマルチプレックスされて出力されている様
子を示す。画像信号電圧の電圧レベルは一般的にハイレ
ベルが5V程度、ローレベルが0V程度の電圧である。
47は画素に印加される電圧波形を示す。画素に印加さ
れる電圧は、まず、ゲート線にオン電圧が印加されるこ
とによって画素駆動用トランジスタがオンし、ソース線
の電圧が印加される。
Reference numeral 46 denotes an output signal of the source line drive circuit, showing how the image signal voltage is multiplexed and output. The voltage level of the image signal voltage is generally a high level of about 5V and a low level of about 0V.
47 indicates a voltage waveform applied to the pixel. Regarding the voltage applied to the pixel, first, an on-voltage is applied to the gate line to turn on the pixel driving transistor, and the voltage of the source line is applied.

【0011】次に、スイッチ回路の制御信号をオンする
ことにより、マルチプレックスされたソース線駆動回路
の出力である画像信号電圧に各ソース線を充電し、スイ
ッチ回路の制御信号をオフさせることによって、画像信
号電圧を各ソース線に保持するとともに、画素駆動用ト
ランジスタを介して蓄積容量、液晶に各ソース線の画像
信号電圧を印加する。
Next, by turning on the control signal of the switch circuit, each source line is charged with the image signal voltage output from the multiplexed source line drive circuit, and the control signal of the switch circuit is turned off. The image signal voltage is held in each source line, and the image signal voltage of each source line is applied to the storage capacitor and the liquid crystal through the pixel driving transistor.

【0012】しかしながら、スイッチ回路をオフさせる
時に、スイッチ回路を構成するトランジスタのゲート容
量とソース線の容量の比によって、スイッチ回路を制御
する制御信号が重畳し、ソース線に保持される画像信号
電圧にずれ48を発生される。ソース線に保持される画
像信号電圧のずれ48はスイッチ回路を制御する制御信
号の振幅に比例する。
However, when the switch circuit is turned off, a control signal for controlling the switch circuit is superimposed on the basis of the ratio of the gate capacitance of the transistor constituting the switch circuit to the capacitance of the source line, and the image signal voltage held in the source line is held. Is generated. The deviation 48 of the image signal voltage held in the source line is proportional to the amplitude of the control signal for controlling the switch circuit.

【0013】次に、ゲート線にオフ電圧が印加されるこ
とにより、ソース線に保持された画像信号電圧は画素駆
動トランジスタがオフすることにより、蓄積容量、液晶
に保持される。
Next, when an off-voltage is applied to the gate line, the image signal voltage held in the source line is held in the storage capacitor and the liquid crystal when the pixel driving transistor is turned off.

【0014】しかしながら、画素トランジスタをオフさ
せる時に、画素駆動用トランジスタのゲート容量と蓄積
容量、液晶容量の比によって、ゲート駆動駆動電圧が重
畳し、画素に保持される画像信号電圧にずれ49を発生
させる。画素に保持される画像信号電圧のずれ49はゲ
ート線駆動電圧の振幅に比例する。
However, when the pixel transistor is turned off, the gate drive voltage is superimposed due to the ratio of the gate capacity of the pixel drive transistor to the storage capacity and the liquid crystal capacity, and a shift 49 occurs in the image signal voltage held in the pixel. Let it. The deviation 49 of the image signal voltage held in the pixel is proportional to the amplitude of the gate line driving voltage.

【0015】次に、ゲート線に画素トランジスタをオフ
させる電圧を印加した後、蓄積容量線駆動電圧を変化さ
せることにより、画素電圧はこの変化した駆動電圧の差
電圧に応じたバイアス電圧が画素電圧に重畳されて印加
されて、次のフレームまで保持される。通常の設計では
バイアス電圧として5V程度の電圧が伝わるよう、液晶
容量と蓄積容量の比をマスク設計時に設定する。液晶の
交流化のために次のフレームでは反対極性のバイアス電
圧が印加される。
Next, after a voltage for turning off the pixel transistor is applied to the gate line, the storage capacitor line drive voltage is changed, so that the pixel voltage becomes a bias voltage corresponding to the difference voltage of the changed drive voltage. , And is applied until the next frame. In a normal design, the ratio between the liquid crystal capacitance and the storage capacitance is set at the time of mask design so that a voltage of about 5 V is transmitted as a bias voltage. In the next frame, a bias voltage of the opposite polarity is applied for the alternating current of the liquid crystal.

【0016】以上から、画素の電圧はゲート線がオンし
てから、蓄積容量線の駆動波形が変化するまでの期間は
およそソース線駆動回路の出力信号である画像信号電圧
が印加される。その電圧は約0Vと約5Vの範囲にな
る。また、蓄積容量線の駆動波形が変化してから、次に
ゲート線がオンするまでの期間では画像信号電圧に蓄積
容量線駆動波形の変化した電圧に応じたバイアス電圧が
加えられた電圧で保持される。その電圧は約7.5Vと
約−2.5Vの範囲になる。
As described above, the image signal voltage, which is the output signal of the source line drive circuit, is applied to the pixel voltage during the period from when the gate line is turned on to when the drive waveform of the storage capacitor line changes. Its voltage ranges between about 0V and about 5V. In addition, during the period from when the drive waveform of the storage capacitor line changes to when the gate line turns on next, the image signal voltage is maintained at a voltage obtained by adding a bias voltage according to the changed voltage of the drive waveform of the storage capacitor line. Is done. The voltages are in the range of about 7.5V and about -2.5V.

【0017】[0017]

【発明が解決しようとする課題】しかしながら、従来構
成の液晶表示装置では、先に説明したように、ソース線
に保持される画像信号電圧のずれ48、あるいは、画素
に保持される画像信号電圧にずれ49を発生させ、通常
表示の場合にはあまり、問題にはならないが、ラインご
とに反転する表示パターンなど特定のパターン表示時に
フリッカーを発生させるなどの不具合を発生させてい
た。これは先の保持電圧のずれにより、液晶の交流化が
十分に行えていないことが原因であり、液晶表示装置ご
とにばらつくなど、液晶表示装置を製造する上で特性安
定化に課題があった。この対策として、対向電圧を調整
して液晶の交流化を正しくするなどの対応を液晶表示装
置ごとに個別に調整して行うと、液晶表示装置を製造す
る上で工数が増え、課題があった。
However, in the conventional liquid crystal display device, as described above, the deviation 48 of the image signal voltage held in the source line or the image signal voltage held in the pixel is reduced. This causes a shift 49, which does not cause much problem in the case of normal display, but causes a problem such as generation of flicker at the time of displaying a specific pattern such as a display pattern which is inverted for each line. This is due to the fact that the alternating of the liquid crystal has not been sufficiently performed due to the above-mentioned deviation of the holding voltage, and there has been a problem in stabilizing the characteristics in manufacturing the liquid crystal display device, such as variation in each liquid crystal display device. . As a countermeasure, if countermeasures such as adjusting the opposing voltage to correct the alternating current of the liquid crystal are individually adjusted for each liquid crystal display device, the number of steps in manufacturing the liquid crystal display device increases, and there is a problem. .

【0018】また、従来の液晶表示装置ではマルチプレ
ックス駆動を使う上においてソース線を充電する時間が
短くなり、ソース駆動回路の出力数を減らすため、マル
チプレックス数を多くするとソース線の充電能力が不足
し、表示画像のコントラスト低下などの不具合が発生す
るという課題があった。
In the conventional liquid crystal display device, the time for charging the source line is shortened when using the multiplex drive, and the number of multiplexes is increased to reduce the number of outputs of the source drive circuit. There is a problem that the shortage occurs and a problem such as a decrease in contrast of a displayed image occurs.

【0019】[0019]

【課題を解決するための手段】本発明の液晶表示装置こ
れまでに述べた課題に対して、フリッカ、コントラスト
低下の課題を低減する液晶表示装置を実現することを目
的とする。上記の目的を達成するために、本発明の液晶
表示装置において、表示画素と前記表示画素を駆動する
薄膜トランジスタにより形成された画素駆動用トランジ
スタと、前記画素駆動用トランジスタのソース端子に接
続するソース線に対して画像信号電圧を印加するソース
線駆動回路と、前記画素駆動用のトランジスタのゲート
端子に接続するゲート線を駆動するゲート線駆動回路
と、前記表示画素と前記画素駆動用トランジスタとの間
に形成された蓄積容量素子と、前記蓄積容量素子に接続
する蓄積容量線を駆動する蓄積容量線駆動回路を有し、
その駆動方法は、前記蓄積容量線に対して所定の補償電
圧を印加するものであって、前記補償電圧は、前記画素
駆動用トランジスタをオン状態にするオン電圧がゲート
線に印加されてから、前記画素トランジスタをオフ状態
にする所定のオフ電圧がゲート線に印加されるまで所定
の電圧を印加した後、前記所定の電圧と異なる電圧に切
り替ることにより、表示画素の電圧を画像信号電圧と補
償電圧を重畳して印加するアクティブマトリクス型液晶
表示装置あって、前記画素トランジスタをオフ状態にす
るゲート線に印加する所定のオフ電圧は第1、第2のオ
フ電圧からなり、前記第1のオフ電圧は前記画素トラン
ジスタをオフ状態にしてから、前記補償電圧が切り替わ
るまでの期間にゲート線に印加され、前記第2のオフ電
圧は前記補償電圧が切り替変わってから、次のゲート線
がオンするまでの期間にゲート線に印加され、前記第1
のオフ電圧は前記オン電圧と第2のオフ電圧の間の電圧
であって、前記第1のオフ電圧の印加する期間におい
て、第1のオフ電圧は画素駆動トランジスタをよりオフ
させるような電圧であることを特徴とする。
SUMMARY OF THE INVENTION It is an object of the present invention to provide a liquid crystal display device which reduces the problems of flickering and lowering the contrast in the liquid crystal display device of the present invention. In order to achieve the above object, in a liquid crystal display device of the present invention, in a liquid crystal display device, a pixel driving transistor formed by a display pixel, a thin film transistor driving the display pixel, and a source line connected to a source terminal of the pixel driving transistor A source line driving circuit for applying an image signal voltage to the pixel, a gate line driving circuit for driving a gate line connected to a gate terminal of the pixel driving transistor, and a circuit between the display pixel and the pixel driving transistor. And a storage capacitor line driving circuit for driving a storage capacitor line connected to the storage capacitor element,
The driving method is to apply a predetermined compensation voltage to the storage capacitor line, and the compensation voltage is applied after an ON voltage for turning on the pixel driving transistor is applied to a gate line. After applying a predetermined voltage until a predetermined off voltage for turning off the pixel transistor is applied to the gate line, by switching to a voltage different from the predetermined voltage, the voltage of the display pixel and the image signal voltage An active matrix type liquid crystal display device which superimposes and applies a compensation voltage, wherein a predetermined off-state voltage applied to a gate line for turning off the pixel transistor comprises first and second off-state voltages, The off voltage is applied to the gate line during a period from when the pixel transistor is turned off to when the compensation voltage is switched, and the second off voltage is the compensation voltage. After changing switches, is applied to the gate line in the period leading up to the next gate line is turned on, the first
Is the voltage between the on-voltage and the second off-voltage, and during the period in which the first off-voltage is applied, the first off-voltage is a voltage that further turns off the pixel driving transistor. There is a feature.

【0020】この構成によれば、画素駆動用トランジス
タをオフさせる時のゲート線駆動電圧をゲートをオンさ
せる電圧から、第1のゲートをオフさせる電圧に変化さ
せることによって、ゲート線駆動電圧の変化を小さく
し、画素に保持される画像信号電圧のずれ49を従来の
ものに比べて小さくすることができる。したがって、フ
リッカやそのばらすきをおさえた液晶表示装置を実現す
ることが可能となる。
According to this structure, the gate line driving voltage when the pixel driving transistor is turned off is changed from the voltage for turning on the gate to the voltage for turning off the first gate, thereby changing the gate line driving voltage. And the deviation 49 of the image signal voltage held in the pixel can be reduced as compared with the conventional one. Therefore, it is possible to realize a liquid crystal display device that suppresses flicker and its flicker.

【0021】また、前記ゲート線駆動回路、あるいは前
記蓄積容量線駆動回路は薄膜トランジスタを用いた集積
回路で形成され、画素駆動用トランジスタを形成する同
一のプロセスを用いて同一基板上に形成することを特徴
とする。この構成によれば、画素駆動用トランジスタを
製造する過程で同時にゲート線駆動回路を同一基板上に
作りこむことができるので、安価な液晶表示装置を実現
することが可能になる。
Further, the gate line driving circuit or the storage capacitor line driving circuit is formed by an integrated circuit using a thin film transistor, and is formed on the same substrate by using the same process for forming a pixel driving transistor. Features. According to this configuration, the gate line driving circuit can be formed on the same substrate at the same time as the process of manufacturing the pixel driving transistor, so that an inexpensive liquid crystal display device can be realized.

【0022】また、表示画素と前記表示画素を駆動する
薄膜トランジスタにより形成された画素駆動用トランジ
スタと、前記画素駆動用トランジスタのソース端子に接
続するソース線に対して画像信号電圧を印加するソース
線駆動回路と、前記画素駆動用のトランジスタのゲート
端子に接続するゲート線を駆動するゲート線駆動回路
と、前記表示画素と前記画素駆動用トランジスタとの間
に形成された蓄積容量素子と、前記蓄積容量素子に接続
する蓄積容量線を駆動する蓄積容量線駆動回路を有し、
その駆動方法は、前記蓄積容量線に対して所定の補償電
圧を印加するものであって、前記補償電圧は、前記画素
駆動用トランジスタをオン状態にするオン電圧がゲート
線に印加されてから、前記画素トランジスタをオフ状態
にする所定のオフ電圧がゲート線に印加されるまで所定
の電圧を印加した後、前記所定の電圧と異なる電圧に切
り替ることにより、表示画素の電圧を画像信号電圧と補
償電圧を重畳して印加し、前記画像信号電圧は前記ソー
ス線駆動回路によりマルチプレックスして与えられ、前
記ソース線駆動回路とソース線間にトランジスタからな
るスイッチ回路を設けて、スイッチ回路をオンさせてソ
ース線を前記画像信号電圧に充電し、スイッチ回路をオ
フさせて、前記画像信号電圧をソース線に保持するアク
ティブマトリクス型液晶表示装置あって、前記トランジ
スタからなるスイッチ回路をオフさせる電圧を画像信号
電圧の上限電圧以上の電圧、あるいは下限以下の電圧に
することを特徴とする。
Also, a pixel driving transistor formed by a display pixel and a thin film transistor for driving the display pixel, and a source line drive for applying an image signal voltage to a source line connected to a source terminal of the pixel driving transistor A circuit, a gate line driving circuit driving a gate line connected to a gate terminal of the pixel driving transistor, a storage capacitor element formed between the display pixel and the pixel driving transistor, and a storage capacitor A storage capacitor line driving circuit for driving a storage capacitor line connected to the element,
The driving method is to apply a predetermined compensation voltage to the storage capacitor line, and the compensation voltage is applied after an ON voltage for turning on the pixel driving transistor is applied to a gate line. After applying a predetermined voltage until a predetermined off voltage for turning off the pixel transistor is applied to the gate line, by switching to a voltage different from the predetermined voltage, the voltage of the display pixel and the image signal voltage A compensating voltage is superimposed and applied, and the image signal voltage is multiplexed and provided by the source line driving circuit. A switching circuit including a transistor is provided between the source line driving circuit and the source line, and the switching circuit is turned on. An active matrix that charges a source line to the image signal voltage, turns off a switch circuit, and holds the image signal voltage on the source line There the liquid crystal display device, characterized in that said upper limit voltage or more of the image signal voltage a voltage for turning off the switching circuit composed of transistors or below the lower limit voltage.

【0023】この構成によれば、スイッチ回路を構成す
るトランジスタをオフさせる時の電圧を前記設定にして
スイッチ回路をオンさせる電圧から、オフさせる電圧に
変化する電圧を最低限にして、スイッチを制御する信号
電圧の変化を小さくし、ソース線に保持される画像信号
電圧のずれ48を従来のものに比べて小さくすることが
できる。したがって、フリッカやそのばらすきをおさえ
た液晶表示装置を実現することが可能となる。
According to this structure, the voltage at which the transistor constituting the switch circuit is turned off is set as described above, and the voltage that changes from the voltage for turning on the switch circuit to the voltage for turning off is minimized to control the switch. Therefore, the change 48 in the image signal voltage held in the source line can be reduced as compared with the conventional one. Therefore, it is possible to realize a liquid crystal display device that suppresses flicker and its flicker.

【0024】また、前記スイッチ回路は薄膜トランジス
タを用いた集積回路で形成され、画素駆動用トランジス
タを形成する同一のプロセスを用いて同一基板上に形成
することを特徴とする。
Further, the switch circuit is formed by an integrated circuit using a thin film transistor, and is formed on the same substrate by using the same process for forming a pixel driving transistor.

【0025】この構成によれば、画素駆動用トランジス
タを製造する過程で同時にスイッチ回路を同一基板上に
作りこむことができるので、安価な液晶表示装置を実現
することが可能になる。
According to this configuration, the switch circuit can be simultaneously formed on the same substrate in the process of manufacturing the pixel driving transistor, so that an inexpensive liquid crystal display device can be realized.

【0026】また、表示画素と前記表示画素を駆動する
薄膜トランジスタにより形成された画素駆動用トランジ
スタと、前記画素駆動用トランジスタのソース端子に接
続するソース線に対して画像信号電圧を印加するソース
線駆動回路と、前記画素駆動用のトランジスタのゲート
端子に接続するゲート線を駆動するゲート線駆動回路
と、前記表示画素と前記画素駆動用トランジスタとの間
に形成された蓄積容量素子と、前記蓄積容量素子に接続
する蓄積容量線を駆動する蓄積容量線駆動回路を有し、
その駆動方法は、前記蓄積容量線に対して所定の補償電
圧を印加するものであって、前記補償電圧は、前記画素
駆動用トランジスタをオン状態にするオン電圧がゲート
線に印加されてから、前記画素トランジスタをオフ状態
にする所定のオフ電圧がゲート線に印加されるまで所定
の電圧を印加した後、前記所定の電圧と異なる電圧に切
り替ることにより、表示画素の電圧を画像信号電圧と補
償電圧を重畳して印加し、前記画像信号電圧は前記ソー
ス線駆動回路によりマルチプレックスして与えられ、前
記ソース線駆動回路とソース線間にトランジスタからな
るスイッチ回路を設けて、スイッチ回路をオンさせてソ
ース線を前記画像信号電圧に充電し、スイッチ回路をオ
フさせて、前記画像信号電圧をソース線に保持するアク
ティブマトリクス型液晶表示装置あって、前記ソース線
と所定の駆動電圧間にトランジスタからなるプリチャー
ジ回路を設けて、前記ソース線駆動回路が前記ソース線
を充電する時間を減らすことを目的として、前記スイッ
チ回路によってソース線駆動回路が画像信号電圧をソー
ス線に充電する前に、前記プリチャージ回路により、ソ
ース線を所定の電圧に充電することを特徴とする。
Also, a pixel driving transistor formed by a display pixel and a thin film transistor for driving the display pixel, and a source line drive for applying an image signal voltage to a source line connected to a source terminal of the pixel driving transistor A circuit, a gate line driving circuit driving a gate line connected to a gate terminal of the pixel driving transistor, a storage capacitor element formed between the display pixel and the pixel driving transistor, and a storage capacitor A storage capacitor line driving circuit for driving a storage capacitor line connected to the element,
The driving method is to apply a predetermined compensation voltage to the storage capacitor line, and the compensation voltage is applied after an ON voltage for turning on the pixel driving transistor is applied to a gate line. After applying a predetermined voltage until a predetermined off voltage for turning off the pixel transistor is applied to the gate line, by switching to a voltage different from the predetermined voltage, the voltage of the display pixel and the image signal voltage A compensating voltage is superimposed and applied, and the image signal voltage is multiplexed and provided by the source line driving circuit. A switching circuit including a transistor is provided between the source line driving circuit and the source line, and the switching circuit is turned on. An active matrix that charges a source line to the image signal voltage, turns off a switch circuit, and holds the image signal voltage on the source line In the liquid crystal display device, a precharge circuit including a transistor is provided between the source line and a predetermined drive voltage, and the switch circuit is provided for the purpose of reducing a time required for the source line drive circuit to charge the source line. Before the source line drive circuit charges the image signal voltage to the source line, the precharge circuit charges the source line to a predetermined voltage.

【0027】この構成によれば、プリチャージ回路によ
って、ソース線の電位をあらかじめ所定の電位に充電す
るため、ソース線駆動回路がソース線を充電する時間を
減らすことができ、マルチプレックスう数を増した時に
生じるコントラスト低下をすることなく液晶表示装置を
実現することが可能となる。
According to this structure, the potential of the source line is charged to a predetermined potential by the precharge circuit in advance, so that the time required for the source line driving circuit to charge the source line can be reduced, and the number of multiplex signals can be reduced. It is possible to realize a liquid crystal display device without lowering the contrast that occurs when the number increases.

【0028】また、前記プリチャージ回路の所定の駆動
電圧は画像信号電圧のおよそ半分の電圧であることを特
徴とする。この構成によれば、ソース線駆動回路がソー
ス線を充電する時間をおおむね最小にすることができ
る。
Further, the predetermined drive voltage of the precharge circuit is approximately half the voltage of the image signal voltage. According to this configuration, the time required for the source line drive circuit to charge the source line can be substantially minimized.

【0029】また、前記プリチャージ回路は薄膜トラン
ジスタを用いた集積回路で形成され、画素駆動用トラン
ジスタを形成する同一のプロセスを用いて同一基板上に
形成することを特徴とする。
Further, the precharge circuit is formed of an integrated circuit using thin film transistors, and is formed on the same substrate by using the same process for forming a pixel driving transistor.

【0030】この構成によれば、画素駆動用トランジス
タを製造する過程で同時にプリチャージ回路を同一基板
上に作りこむことができるので、安価な液晶表示装置を
実現することが可能になる。
According to this configuration, a precharge circuit can be simultaneously formed on the same substrate in the process of manufacturing the pixel driving transistor, so that an inexpensive liquid crystal display device can be realized.

【0031】[0031]

【発明の実施の形態】以下、本発明の各実施の形態を説
明する。
Embodiments of the present invention will be described below.

【0032】(実施の形態1)図1、図2を用いて本発
明の実施の形態1について説明する。本発明(実施の形
態1)における液晶表示装置の構成をを図1に示す。以
下、図1について説明する。従来の駆動回路を示す、図
3と同じものには同一の符号を付し、説明を省略する。
図1において、本発明の(実施の形態1)における液晶
表示装置の構成で従来例と異なるところは薄膜トランジ
スタからなるスイッチ回路13とは別に各ソース線に対
しては薄膜トランジスタからなるプリチャージ回路11
を設けている。14は各ソース線に対して設けられたプ
リチャージ回路であるトランジスタを共通に制御する制
御信号と共通に入力するプリチャージ電圧の入力端子で
ある。
(First Embodiment) A first embodiment of the present invention will be described with reference to FIGS. FIG. 1 shows a structure of a liquid crystal display device according to the present invention (Embodiment 1). Hereinafter, FIG. 1 will be described. The same components as those in FIG. 3 showing the conventional driving circuit are denoted by the same reference numerals, and description thereof will be omitted.
In FIG. 1, the configuration of the liquid crystal display device according to the first embodiment of the present invention is different from the conventional example in that a precharge circuit 11 composed of a thin film transistor is provided for each source line separately from a switch circuit 13 composed of a thin film transistor.
Is provided. Reference numeral 14 denotes an input terminal of a precharge voltage commonly input to a control signal for commonly controlling a transistor which is a precharge circuit provided for each source line.

【0033】図2に本発明(実施の形態1)の液晶表示
装置のタイミング図を示し、その動作について説明す
る。以下、図2について説明する。従来の液晶表示装置
のタイミング図を示す、図2と同じものには同一の符号
を付し、説明を省略する。
FIG. 2 is a timing chart of the liquid crystal display device according to the present invention (Embodiment 1), and its operation will be described. Hereinafter, FIG. 2 will be described. 2 which shows a timing chart of a conventional liquid crystal display device and which is the same as that in FIG.

【0034】図2において、本発明の(実施の形態1)
における液晶表示装置のタイミング図で従来例と異なる
ところは、第1にゲート線駆動波形である。21は本発
明の(実施の形態1)におけるゲート線に印加される駆
動波形で、ゲート線が従来例同様に順に走査される。も
っとも高い電圧を出力した時に画素駆動用トランジスタ
がオンして、ソースに印加される画像信号電圧に画素ト
ランジスタを用いて蓄積容量、液晶が十分に充電される
ように設定され、従来例同様に10V程度の電圧を印加
する。画素およびソース線の電圧はおよそ、画像信号電
圧と同じ電圧になる。ソース線駆動回路の出力信号は従
来例と同様にハイレベルが5V程度、ローレベルが0V
程度の電圧で、画像信号電圧をマルチプレックスして出
力している。
Referring to FIG. 2, (Embodiment 1) of the present invention
The difference between the timing chart of the liquid crystal display device and the conventional example in the first example is the gate line driving waveform. Reference numeral 21 denotes a drive waveform applied to the gate line according to the first embodiment of the present invention, and the gate line is sequentially scanned as in the conventional example. The pixel driving transistor is turned on when the highest voltage is output, and the storage capacitor and the liquid crystal are set to be sufficiently charged using the pixel transistor for the image signal voltage applied to the source. Voltage of the order of magnitude. The voltages of the pixel and the source line are approximately the same as the image signal voltage. The output signal of the source line driving circuit has a high level of about 5 V and a low level of 0 V as in the conventional example.
The image signal voltage is multiplexed and output at about the same voltage.

【0035】次に画素トランジスタをオフさせる第1の
オフ電圧をゲート線に印加する。このときの電圧は、画
素および、ソース線の電圧がおよそ0Vから5Vの範囲
にあるので、画素トランジスタをオフさせるように、お
よそ0Vの電圧に設定した。画素トランジスタはNチャ
ンネルの薄膜トランジスタでエンハンスメント型で、そ
のしきい値電圧は2V程度であるので、前述した0Vを
ゲートに印加することにより、画素トランジスタを十分
にオフすることができる。
Next, a first off voltage for turning off the pixel transistor is applied to the gate line. The voltage at this time was set to about 0 V so that the pixel transistor was turned off because the voltage of the pixel and the source line were in the range of about 0 V to 5 V. Since the pixel transistor is an N-channel thin film transistor of an enhancement type and has a threshold voltage of about 2 V, the pixel transistor can be sufficiently turned off by applying the aforementioned 0 V to the gate.

【0036】42は従来例同様に蓄積容量線に印加され
る駆動波形を示す。蓄積容量線の駆動波形はゲート線を
オンしたあと変化し、各表示フレーム毎にその極性が変
わるようにして駆動される。蓄積容量線に印加する駆動
電圧のハイレベル、ローレベルの値は従来例同様に10
Vと0V程度の値にして、画素に伝わるバイアス電圧と
して5V程度の電圧が伝わるよう、液晶容量と蓄積容量
の比をマスク設計時に設定した。
Reference numeral 42 denotes a drive waveform applied to the storage capacitor line as in the conventional example. The drive waveform of the storage capacitor line changes after the gate line is turned on, and is driven such that its polarity changes for each display frame. The high-level and low-level values of the drive voltage applied to the storage capacitor line are 10
The ratio between the liquid crystal capacitance and the storage capacitance was set at the time of mask design so that V was set to a value of about 0 V and a voltage of about 5 V was transmitted as a bias voltage transmitted to the pixel.

【0037】24はスイッチ回路を開閉する制御信号
で、従来例同様にマルチプレックス駆動して出力される
ソース駆動回路の出力信号を順にソース線に保持する。
この制御信号のハイレベルは、従来例同様にソースに印
加される画像信号電圧にスイッチ回路のトランジスタを
用いてソース線の容量が十分に充電されるように設定さ
れ、+10Vとした。
Reference numeral 24 denotes a control signal for opening / closing the switch circuit. The output signal of the source drive circuit, which is output by multiplex driving in the same manner as in the prior art, is sequentially held in the source line.
The high level of the control signal is set to +10 V so that the capacity of the source line is sufficiently charged using the transistor of the switch circuit to the image signal voltage applied to the source as in the conventional example.

【0038】しかしながら、ローレベルはスイッチ回路
がオフしても、各ソース線に保持されている電圧、ある
いは画素に保持されている電圧が変化しないようにすれ
ば十分なため、ゲート線がオンしたタイミングではソー
ス線、あるいは画素の電圧はほぼ画像信号電圧と同等の
0Vから5Vの範囲にあることに着目し、およそ0Vの
電圧に設定した。スイッチを構成する薄膜トランジスタ
は画素と同一プロセスで形成されるNチャンネルの薄膜
トランジスタでエンハンスメント型で、そのしきい値電
圧は画素トランジスタと同等の2V程度であるので、前
述した0Vをゲートに印加することにより、スイッチ回
路を十分にオフすることができる。
However, the low level is sufficient if the voltage held in each source line or the voltage held in the pixel does not change even if the switch circuit is turned off, so that the gate line is turned on. At the timing, the voltage of the source line or the pixel is set to a voltage of about 0 V, paying attention to the fact that the voltage of the pixel is substantially in the range of 0 V to 5 V which is substantially equal to the image signal voltage. The thin-film transistor constituting the switch is an N-channel thin-film transistor formed in the same process as the pixel and is an enhancement type, and its threshold voltage is about 2 V, which is equivalent to that of the pixel transistor. , The switch circuit can be sufficiently turned off.

【0039】25はプリチャージ回路を制御する制御信
号で、スイッチ回路と同様の制御信号レベルで制御する
ようにした。また、プリチャージ回路の入力電圧には画
像信号電圧の半分の電圧を準備して供給するようにし
た。なお、このプリチャージ回路の入力電圧には対向電
圧を供給する同じ電源を用いても機能する。
Reference numeral 25 denotes a control signal for controlling the precharge circuit, which is controlled at the same control signal level as that of the switch circuit. Also, a half voltage of the image signal voltage is prepared and supplied as the input voltage of the precharge circuit. The input voltage of the precharge circuit functions even when the same power supply that supplies a counter voltage is used.

【0040】25は画素に印加される電圧波形を示す。
画素に印加される電圧は、まず、ゲート線にオン電圧が
印加されることによって画素駆動用トランジスタがオン
し、ソース線の電圧が印加される。次に、プリチャージ
回路の制御信号がオンすることにより、各ソース線の電
位はプリチャージ回路の入力電圧に充電される。次に、
スイッチ回路の制御信号をオンすることにより、マルチ
プレックスされたソース線駆動回路の出力である画像信
号電圧に各ソース線を充電し、スイッチ回路の制御信号
をオフさせることによって、画像信号電圧を各ソース線
に保持するとともに、画素駆動用トランジスタを介して
蓄積容量、液晶に各ソース線の画像信号電圧を印加す
る。
Reference numeral 25 denotes a voltage waveform applied to the pixel.
Regarding the voltage applied to the pixel, first, an on-voltage is applied to the gate line to turn on the pixel driving transistor, and the voltage of the source line is applied. Next, when the control signal of the precharge circuit is turned on, the potential of each source line is charged to the input voltage of the precharge circuit. next,
By turning on the control signal of the switch circuit, each source line is charged to the image signal voltage which is the output of the multiplexed source line drive circuit, and by turning off the control signal of the switch circuit, each image signal voltage is changed. The image signal voltage of each source line is applied to the storage capacitor and the liquid crystal via the pixel driving transistor while being held at the source line.

【0041】プリチャージ回路を用いることによって、
ソース線の電圧をいったん、画像信号電圧の半分の電圧
に充電し、再度、スイッチ回路を閉じて、ソース線駆動
回路によって、所定の画像信号電圧まで充電することに
よって、プリチャージ回路を用いない場合に比べて、短
い時間で所定の画像信号まで充電することが可能になっ
た。
By using a precharge circuit,
When the source line voltage is once charged to half the image signal voltage, the switch circuit is closed again, and the source line driving circuit is charged to a predetermined image signal voltage, so that the precharge circuit is not used. It is possible to charge up to a predetermined image signal in a shorter time than in the case of.

【0042】スイッチ回路、プリチャージ信号の制御信
号のスイッチをオフさせるレベルをおよそ0Vにするこ
とによって、従来例の制御信号のオンレベルとオフレベ
ルの電圧差15Vを、本発明の(実施の形態1)の発明
では制御信号のオンレベルとオフレベルの電圧差を10
Vに小さくすることができ、スイッチ回路をオフさせる
時に、スイッチ回路を構成するトランジスタのゲート容
量とソース線の容量の比によって、スイッチ回路を制御
する制御信号が重畳し、ソース線に保持される画像信号
電圧にずれ48の発生をスイッチ回路を制御する制御信
号の振幅に比例して2/3に小さくすることができた。
By setting the level at which the control circuit of the switch circuit and the precharge signal are turned off to about 0 V, the voltage difference of 15 V between the on level and the off level of the control signal of the conventional example can be reduced according to the present invention. In the invention of 1), the voltage difference between the ON level and the OFF level of the control signal is 10
V, and when the switch circuit is turned off, a control signal for controlling the switch circuit is superimposed by the ratio of the gate capacitance of the transistor forming the switch circuit to the capacitance of the source line, and is held in the source line. The occurrence of the deviation 48 in the image signal voltage can be reduced to 2/3 in proportion to the amplitude of the control signal for controlling the switch circuit.

【0043】スイッチを制御する制御信号のオフレベル
は今回は0Vに設定したが、ソース線に保持される画像
信号電圧のずれを小さくするために、スイッチを構成す
るトランジスタのしきい値電圧程度に設定してもよい
し、スイッチトランジスタをよりオフにするためにさら
に数V程度の負電圧にしてもよい。なお、本発明の(実
施の形態1)ではオフレベルの値を小さくして、ソース
線に保持された画像信号のずれを小さく抑えたが、スイ
ッチ回路をオフさせるときに、その制御信号の波形を鈍
らせたり、階段的に切換えたりして、スイッチ回路を構
成するトランジスタのゲート電圧を再充電させながら、
オフさせることで、本発明の(実施の形態1)と合わせ
て、さらにソース線に保持される画像信号電圧のずれを
小さく抑えることはいうまでもない。
The off level of the control signal for controlling the switch is set to 0 V this time. However, in order to reduce the deviation of the image signal voltage held in the source line, the off level is set to about the threshold voltage of the transistor constituting the switch. The voltage may be set, or a negative voltage of about several volts may be used to turn off the switch transistor. In the first embodiment of the present invention, the off-level value is reduced to suppress the deviation of the image signal held in the source line. However, when the switch circuit is turned off, the waveform of the control signal is turned off. While recharging the gate voltage of the transistors that make up the switch circuit,
By turning off, it goes without saying that the deviation of the image signal voltage held in the source line is further reduced in combination with the first embodiment of the present invention.

【0044】次に、ゲート線に第1のオフ電圧が印加さ
れることにより、ソース線に保持された画像信号電圧は
画素駆動トランジスタがオフすることにより、蓄積容
量、液晶に保持される。
Next, when the first off-voltage is applied to the gate line, the image signal voltage held in the source line is held in the storage capacitor and the liquid crystal when the pixel driving transistor is turned off.

【0045】先に説明したように、画素および、ソース
線の電圧がおよそ0Vから5Vの範囲にあるので、第1
のオフ電圧として0Vをゲートに印加することにより、
画素トランジスタを十分にオフすることができる。画素
トランジスタをオフさせる第1のオフ電圧をゲート線に
印加することで、従来例のゲート線の駆動電圧のオンレ
ベルとオフレベルの電圧差15Vを、本発明の(実施の
形態1)の発明ではゲート線の駆動電圧のオンレベルと
オフレベルの電圧差を10Vに小さくすることができ、
画素トランジスタをオフさせる時に、画素トランジスタ
のゲート容量と蓄積容量、液晶の容量の比によって、画
素トランジスタに印加されるゲート線駆動電圧が重畳
し、画素に保持される画像信号電圧にずれ49の発生を
画素トランジスタを制御するゲート線駆動電圧の振幅に
比例して2/3に小さくすることができた。
As described above, since the voltages of the pixel and the source line are in the range of about 0 V to 5 V, the first
By applying 0 V to the gate as an off voltage of
The pixel transistor can be sufficiently turned off. By applying a first off-voltage for turning off the pixel transistor to the gate line, a voltage difference of 15 V between the on-level and the off-level of the drive voltage of the gate line in the conventional example can be reduced by the invention of the first embodiment of the present invention. In the above, the voltage difference between the ON level and the OFF level of the drive voltage of the gate line can be reduced to 10 V,
When the pixel transistor is turned off, the gate line driving voltage applied to the pixel transistor is superimposed due to the ratio of the gate capacitance of the pixel transistor to the storage capacitance and the capacitance of the liquid crystal, and a shift 49 occurs in the image signal voltage held in the pixel. Can be reduced to 2/3 in proportion to the amplitude of the gate line drive voltage for controlling the pixel transistor.

【0046】画素トランジスタをオフさせる第1のオフ
電圧を今回は0Vに設定したが、画素に保持される画像
信号電圧のずれを小さくするために、スイッチを構成す
るトランジスタのしきい値電圧程度に設定してもよい
し、スイッチトランジスタをよりオフにするためにさら
に数V程度の負電圧にしてもよい。
Although the first off voltage for turning off the pixel transistor was set to 0 V this time, in order to reduce the deviation of the image signal voltage held in the pixel, the first off voltage was set to about the threshold voltage of the transistor constituting the switch. The voltage may be set, or a negative voltage of about several volts may be used to turn off the switch transistor.

【0047】なお、本発明の(実施の形態1)ではゲー
ト線を第1のゲート線をオフさせる電圧を設けて、画素
に保持された画像信号のずれを小さく抑えたが、画素ト
ランジスタをオフさせるときに、その制御信号であるゲ
ート線の駆動電圧の波形を鈍らせたり、階段的に切換え
たりして、画素トランジスタのゲート電圧を再充電させ
ながら、オフさせることで、本発明の(実施の形態1)
と合わせて、さらに画素に保持される画像信号電圧のず
れを小さく抑えることはいうまでもない。
In the first embodiment of the present invention, a voltage for turning off the first gate line of the gate line is provided to suppress the deviation of the image signal held in the pixel, but the pixel transistor is turned off. In this case, the waveform of the drive voltage of the gate line, which is the control signal, is blunted or switched stepwise so that the gate voltage of the pixel transistor is turned off while being recharged. Form 1)
In addition, it goes without saying that the deviation of the image signal voltage held in the pixel is further reduced.

【0048】次に、ゲート線に画素トランジスタをオフ
させる第1のオフ電圧を印加した後、ゲート線に印加す
る電圧を第2のオフ電圧に切換える。第2のオフ電圧は
画素に保持される電圧に対して画素トランジスタがオフ
になるように設定しなければならない。画素に保持され
る電圧が約7.5V〜約−2.5Vのため、従来例のオ
フ電圧と同様に−5Vとした。
Next, after a first off voltage for turning off the pixel transistor is applied to the gate line, the voltage applied to the gate line is switched to the second off voltage. The second off-state voltage must be set so that the pixel transistor is turned off with respect to the voltage held in the pixel. Since the voltage held in the pixel is about 7.5 V to about -2.5 V, the voltage is set to -5 V similarly to the off-state voltage of the conventional example.

【0049】次に、蓄積容量線駆動電圧を変化させるこ
とにより、画素電圧はこの変化した駆動電圧の差電圧に
応じたバイアス電圧が画素電圧に重畳されて印加され
て、次のフレームまで保持される。従来設計同様にバイ
アス電圧として5V程度の電圧が伝わるよう、液晶容量
と蓄積容量の比をマスク設計時に設定した。
Next, by changing the storage capacitor line driving voltage, the pixel voltage is applied with a bias voltage corresponding to the difference voltage of the changed driving voltage superimposed on the pixel voltage and held until the next frame. You. As in the conventional design, the ratio between the liquid crystal capacitance and the storage capacitance was set at the time of mask design so that a voltage of about 5 V was transmitted as a bias voltage.

【0050】液晶の交流化のために次のフレームでは蓄
積容量線の駆動波形を反転させ、反対極性のバイアス電
圧が印加されるようにした。以上から、画素の電圧はゲ
ート線がオンしてから、蓄積容量線の駆動波形が変化す
るまでの期間はおよそソース線駆動回路の出力信号であ
る画像信号電圧が印加される。その電圧は約0Vと約5
Vの範囲になる。このとき、ゲート線には第1のオフ電
圧である0Vが印加するようにして、画素に保持される
電圧のずれが小さくなるようにした。
In the next frame, the driving waveform of the storage capacitor line is inverted so that a bias voltage of the opposite polarity is applied in order to make the liquid crystal AC. As described above, the image signal voltage, which is the output signal of the source line driving circuit, is applied to the pixel voltage during the period from when the gate line is turned on to when the driving waveform of the storage capacitor line changes. Its voltage is about 0V and about 5
V range. At this time, the first off-state voltage of 0 V was applied to the gate line so that the deviation of the voltage held in the pixel was reduced.

【0051】また、蓄積容量線の駆動波形が変化してか
ら、次にゲート線がオンするまでの期間では画像信号電
圧に蓄積容量線駆動波形の変化した電圧に応じたバイア
ス電圧が加えられた電圧で保持される。その電圧は約
7.5Vと約−2.5Vの範囲になる。このとき、ゲー
ト線には第2のオフ電圧である−5Vが印加するように
して画素トランジスタをオフにして画素に保持された電
圧がリークしないようにした。
In the period from when the drive waveform of the storage capacitor line changes to when the gate line turns on next, a bias voltage corresponding to the changed voltage of the storage capacitor line drive waveform is applied to the image signal voltage. It is held at voltage. The voltages are in the range of about 7.5V and about -2.5V. At this time, the second off voltage of −5 V was applied to the gate line to turn off the pixel transistor so that the voltage held in the pixel did not leak.

【0052】本発明の(実施の形態1)ではこれまで述
べたように、ゲート線駆動回路、蓄積容量線駆動回路、
スイッチ回路、プリチャージ回路は薄膜トランジスタを
用いた集積回路で形成され、画素駆動用トランジスタを
形成する同一のプロセスを用いて同一基板上に一括形成
した。
In the first embodiment of the present invention, as described above, the gate line driving circuit, the storage capacitor line driving circuit,
The switch circuit and the precharge circuit are formed by an integrated circuit using thin film transistors, and are collectively formed over the same substrate by using the same process for forming a pixel driving transistor.

【0053】(実施の形態2)本発明の(実施の形態
1)で説明した液晶表示装置を同様な構成で、画素トラ
ンジスタと駆動回路で使用するトランジスタをPチャン
ネルトランジスタで構成したが、(実施の形態1)同様
の効果が得られた。
(Embodiment 2) The liquid crystal display device described in (Embodiment 1) of the present invention has the same configuration, and the pixel transistors and the transistors used in the driving circuit are P channel transistors. Mode 1) The same effect was obtained.

【0054】[0054]

【発明の効果】以上のように、本発明の液晶表示装置を
用いることによって、ソース線に保持される画像信号電
圧のずれ48、画素に保持される画像信号電圧にずれ4
9を低減し、フリッカとそのばらつきを改善し、良好な
表示品質を得る液晶表示装置を実現することができる。
また、マルチプレックス数を多くした場合のソース線の
充電能力が不足をプリチャージ回路を用いることで改善
し、表示画像のコントラスト低下をなくした良好な表示
品質を得る液晶表示装置を実現することができる。
As described above, by using the liquid crystal display device of the present invention, the shift 48 in the image signal voltage held in the source line and the shift 4 in the image signal voltage held in the pixel.
9 can be reduced, flicker and its variation can be improved, and a liquid crystal display device that achieves good display quality can be realized.
In addition, the insufficiency of the source line charging capability when the number of multiplexes is increased can be improved by using a precharge circuit, and a liquid crystal display device that achieves good display quality without a decrease in contrast of a displayed image can be realized. it can.

【図面の簡単な説明】[Brief description of the drawings]

【図1】本発明の実施の形態における駆動回路の構成図FIG. 1 is a configuration diagram of a drive circuit according to an embodiment of the present invention.

【図2】本発明の実施の形態における駆動回路の動作を
しめすタイミング図
FIG. 2 is a timing chart showing an operation of a driving circuit according to an embodiment of the present invention.

【図3】従来の液晶表示装置の構成図FIG. 3 is a configuration diagram of a conventional liquid crystal display device.

【図4】従来の液晶表示装置における駆動回路の動作を
しめすタイミング図
FIG. 4 is a timing chart showing the operation of a drive circuit in a conventional liquid crystal display device.

【符号の説明】[Explanation of symbols]

1 画素駆動用トランジスタ 2 蓄積容量 3 液晶 4 対向電極 5 ソース線 6 ゲート線 7 蓄積容量線 8 ゲート駆動回路 9 ソース駆動回路 10 制御信号と画像データ 11 薄膜トランジスタによるスイッチ回路 12 スイッチ回路を制御する信号 13 薄膜トランジスタによるプリチャージ回路 14 プリチャージ回路を制御する信号とプリチャージ
回路に入力される駆動電圧 21 本発明の液晶表示装置のゲート線駆動波形 24 本発明の液晶表示装置のスイッチ回路を制御する
信号波形 25 本発明の液晶表示装置の画素電圧波形 41 従来の液晶表示装置のゲート線駆動波形 42 従来の液晶表示装置の蓄積容量線駆動波形 45 従来の液晶表示装置のスイッチ回路を制御する信
号波形 46 ソース駆動回路の出力でマルチプレックス駆動さ
れた画像信号電圧波形 47 従来の液晶表示装置の画素電圧波形
REFERENCE SIGNS LIST 1 pixel drive transistor 2 storage capacitor 3 liquid crystal 4 counter electrode 5 source line 6 gate line 7 storage capacitor line 8 gate drive circuit 9 source drive circuit 10 control signal and image data 11 thin film transistor switch circuit 12 signal for controlling switch circuit 13 Precharge circuit by thin film transistor 14 Signal for controlling precharge circuit and drive voltage input to precharge circuit 21 Gate line drive waveform of liquid crystal display device of the present invention 24 Signal waveform for controlling switch circuit of liquid crystal display device of the present invention 24 25 Pixel voltage waveform of liquid crystal display device of the present invention 41 Gate line drive waveform of conventional liquid crystal display device 42 Storage capacitor line drive waveform of conventional liquid crystal display device 45 Signal waveform for controlling switch circuit of conventional liquid crystal display device 46 Source Multiplex drive with output of drive circuit The image signal voltage waveform 47 pixel voltage waveform of a conventional liquid crystal display device

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 FI テーマコート゛(参考) G09G 3/20 622 G09G 3/20 622C 622D 624 624B 642 642A Fターム(参考) 2H093 NA32 NC09 NC58 NC59 NC67 ND07 ND10 ND33 5C006 AC27 AF46 AF50 BB16 BC03 BC06 BC12 BC20 EB05 FA22 FA23 5C080 AA10 BB05 DD05 DD06 EE28 FF11 JJ02 JJ04 ──────────────────────────────────────────────────の Continued on the front page (51) Int.Cl. 7 Identification symbol FI Theme coat ゛ (Reference) G09G 3/20 622 G09G 3/20 622C 622D 624 624B 642 642A F-term (Reference) 2H093 NA32 NC09 NC58 NC59 NC67 ND07 ND10 ND33 5C006 AC27 AF46 AF50 BB16 BC03 BC06 BC12 BC20 EB05 FA22 FA23 5C080 AA10 BB05 DD05 DD06 EE28 FF11 JJ02 JJ04

Claims (7)

【特許請求の範囲】[Claims] 【請求項1】 表示画素と前記表示画素を駆動する薄膜
トランジスタにより形成された画素駆動用トランジスタ
と、前記画素駆動用トランジスタのソース端子に接続す
るソース線に対して画像信号電圧を印加するソース線駆
動回路と、前記画素駆動用のトランジスタのゲート端子
に接続するゲート線を駆動するゲート線駆動回路と、前
記表示画素と前記画素駆動用トランジスタとの間に形成
された蓄積容量素子と、前記蓄積容量素子に接続する蓄
積容量線を駆動する蓄積容量線駆動回路を有し、その駆
動方法は、前記蓄積容量線に対して所定の補償電圧を印
加するものであって、前記補償電圧は、前記画素駆動用
トランジスタをオン状態にするオン電圧がゲート線に印
加されてから、前記画素トランジスタをオフ状態にする
所定のオフ電圧がゲート線に印加されるまで所定の電圧
を印加した後、前記所定の電圧と異なる電圧に切り替る
ことにより、表示画素の電圧を画像信号電圧と補償電圧
を重畳して印加するアクティブマトリクス型液晶表示装
置あって、前記画素トランジスタをオフ状態にするゲー
ト線に印加する所定のオフ電圧は第1、第2のオフ電圧
からなり、前記第1のオフ電圧は前記画素トランジスタ
をオフ状態にしてから、前記補償電圧が切り替わるまで
の期間にゲート線に印加され、前記第2のオフ電圧は前
記補償電圧が切り替変わってから、次のゲート線がオン
するまでの期間にゲート線に印加され、前記第1のオフ
電圧は前記オン電圧と第2のオフ電圧の間の電圧であっ
て、前記第1のオフ電圧の印加する期間において、第1
のオフ電圧は画素駆動トランジスタをよりオフさせるよ
うな電圧であることを特徴とする液晶表示装置。
1. A pixel driving transistor formed by a display pixel and a thin film transistor driving the display pixel, and a source line driving for applying an image signal voltage to a source line connected to a source terminal of the pixel driving transistor. A circuit, a gate line driving circuit driving a gate line connected to a gate terminal of the pixel driving transistor, a storage capacitor element formed between the display pixel and the pixel driving transistor, and a storage capacitor A storage capacitor line driving circuit for driving a storage capacitor line connected to an element, wherein the driving method applies a predetermined compensation voltage to the storage capacitor line, and the compensation voltage After an on-voltage for turning on the driving transistor is applied to the gate line, a predetermined off-voltage for turning off the pixel transistor is applied to the gate line. An active matrix type liquid crystal that applies a predetermined voltage until it is applied to the gate line and then switches the voltage of the display pixel to a voltage different from the predetermined voltage by superimposing the image signal voltage and the compensation voltage. In the display device, the predetermined off-state voltage applied to a gate line for turning off the pixel transistor includes first and second off-state voltages, and the first off-state voltage is obtained after the pixel transistor is turned off. The second off-voltage is applied to the gate line during a period until the next gate line is turned on after the compensation voltage is switched, and the second off-voltage is applied to the gate line during the period until the compensation voltage is switched. The first off-voltage is a voltage between the on-voltage and the second off-voltage, and the first off-voltage is the first off-voltage during the period in which the first off-voltage is applied.
Wherein the off-voltage is a voltage that further turns off the pixel driving transistor.
【請求項2】 前記ゲート線駆動回路、あるいは前記蓄
積容量線駆動回路は薄膜トランジスタを用いた集積回路
で形成され、画素駆動用トランジスタを形成する同一の
プロセスを用いて同一基板上に形成することを特徴とす
る特許請求項1記載の液晶表示装置。
2. The method according to claim 1, wherein the gate line driving circuit or the storage capacitor line driving circuit is formed by an integrated circuit using a thin film transistor, and is formed on the same substrate by using the same process for forming a pixel driving transistor. 2. The liquid crystal display device according to claim 1, wherein:
【請求項3】 表示画素と前記表示画素を駆動する薄膜
トランジスタにより形成された画素駆動用トランジスタ
と、前記画素駆動用トランジスタのソース端子に接続す
るソース線に対して画像信号電圧を印加するソース線駆
動回路と、前記画素駆動用のトランジスタのゲート端子
に接続するゲート線を駆動するゲート線駆動回路と、前
記表示画素と前記画素駆動用トランジスタとの間に形成
された蓄積容量素子と、前記蓄積容量素子に接続する蓄
積容量線を駆動する蓄積容量線駆動回路を有し、その駆
動方法は、前記蓄積容量線に対して所定の補償電圧を印
加するものであって、前記補償電圧は、前記画素駆動用
トランジスタをオン状態にするオン電圧がゲート線に印
加されてから、前記画素トランジスタをオフ状態にする
所定のオフ電圧がゲート線に印加されるまで所定の電圧
を印加した後、前記所定の電圧と異なる電圧に切り替る
ことにより、表示画素の電圧を画像信号電圧と補償電圧
を重畳して印加し、前記画像信号電圧は前記ソース線駆
動回路によりマルチプレックスして与えられ、前記ソー
ス線駆動回路とソース線間にトランジスタからなるスイ
ッチ回路を設けて、スイッチ回路をオンさせてソース線
を前記画像信号電圧に充電し、スイッチ回路をオフさせ
て、前記画像信号電圧をソース線に保持するアクティブ
マトリクス型液晶表示装置あって、前記トランジスタか
らなるスイッチ回路をオフさせる電圧を画像信号電圧の
上限電圧以上の電圧、あるいは下限以下の電圧にするこ
とを特徴とする液晶表示装置。
3. A pixel driving transistor formed by a display pixel, a thin film transistor driving the display pixel, and a source line driving circuit for applying an image signal voltage to a source line connected to a source terminal of the pixel driving transistor. A circuit, a gate line driving circuit driving a gate line connected to a gate terminal of the pixel driving transistor, a storage capacitor element formed between the display pixel and the pixel driving transistor, and a storage capacitor A storage capacitor line driving circuit that drives a storage capacitor line connected to an element, wherein the driving method applies a predetermined compensation voltage to the storage capacitor line, and the compensation voltage is After an on-voltage for turning on the driving transistor is applied to the gate line, a predetermined off-voltage for turning off the pixel transistor is applied to the gate line. After a predetermined voltage is applied until the voltage is applied to the gate line, the voltage is switched to a voltage different from the predetermined voltage, so that the voltage of the display pixel is applied by superimposing an image signal voltage and a compensation voltage, and the image signal is applied. The voltage is multiplexed by the source line drive circuit, and a switch circuit including a transistor is provided between the source line drive circuit and the source line. The switch circuit is turned on to charge the source line to the image signal voltage. An active matrix type liquid crystal display device in which a switch circuit is turned off and the image signal voltage is held in a source line, wherein a voltage for turning off a switch circuit including the transistor is set to a voltage higher than or equal to an upper limit voltage of the image signal voltage, or a lower limit. A liquid crystal display device having the following voltages.
【請求項4】 前記スイッチ回路は薄膜トランジスタを
用いた集積回路で形成され、画素駆動用トランジスタを
形成する同一のプロセスを用いて同一基板上に形成する
ことを特徴とする特許請求項3記載の液晶表示装置。
4. The liquid crystal according to claim 3, wherein said switch circuit is formed by an integrated circuit using a thin film transistor, and is formed on the same substrate by using the same process for forming a pixel driving transistor. Display device.
【請求項5】 表示画素と前記表示画素を駆動する薄膜
トランジスタにより形成された画素駆動用トランジスタ
と、前記画素駆動用トランジスタのソース端子に接続す
るソース線に対して画像信号電圧を印加するソース線駆
動回路と、前記画素駆動用のトランジスタのゲート端子
に接続するゲート線を駆動するゲート線駆動回路と、前
記表示画素と前記画素駆動用トランジスタとの間に形成
された蓄積容量素子と、前記蓄積容量素子に接続する蓄
積容量線を駆動する蓄積容量線駆動回路を有し、その駆
動方法は、前記蓄積容量線に対して所定の補償電圧を印
加するものであって、前記補償電圧は、前記画素駆動用
トランジスタをオン状態にするオン電圧がゲート線に印
加されてから、前記画素トランジスタをオフ状態にする
所定のオフ電圧がゲート線に印加されるまで所定の電圧
を印加した後、前記所定の電圧と異なる電圧に切り替る
ことにより、表示画素の電圧を画像信号電圧と補償電圧
を重畳して印加し、前記画像信号電圧は前記ソース線駆
動回路によりマルチプレックスして与えられ、前記ソー
ス線駆動回路とソース線間にトランジスタからなるスイ
ッチ回路を設けて、スイッチ回路をオンさせてソース線
を前記画像信号電圧に充電し、スイッチ回路をオフさせ
て、前記画像信号電圧をソース線に保持するアクティブ
マトリクス型液晶表示装置あって、前記ソース線と所定
の駆動電圧間にトランジスタからなるプリチャージ回路
を設けて、前記ソース線駆動回路が前記ソース線を充電
する時間を減らすことを目的として、前記スイッチ回路
によってソース線駆動回路が画像信号電圧をソース線に
充電する前に、前記プリチャージ回路により、ソース線
を所定の電圧に充電することを特徴とする液晶表示装
置。
5. A pixel driving transistor formed by a display pixel, a thin film transistor for driving the display pixel, and a source line driving circuit for applying an image signal voltage to a source line connected to a source terminal of the pixel driving transistor. A circuit, a gate line driving circuit driving a gate line connected to a gate terminal of the pixel driving transistor, a storage capacitor element formed between the display pixel and the pixel driving transistor, and a storage capacitor A storage capacitor line driving circuit for driving a storage capacitor line connected to an element, wherein the driving method applies a predetermined compensation voltage to the storage capacitor line, and the compensation voltage After an on-voltage for turning on the driving transistor is applied to the gate line, a predetermined off-voltage for turning off the pixel transistor is applied to the gate line. After a predetermined voltage is applied until the voltage is applied to the gate line, the voltage is switched to a voltage different from the predetermined voltage, so that the voltage of the display pixel is applied by superimposing an image signal voltage and a compensation voltage, and the image signal is applied. The voltage is multiplexed by the source line drive circuit, and a switch circuit including a transistor is provided between the source line drive circuit and the source line. The switch circuit is turned on to charge the source line to the image signal voltage. An active matrix type liquid crystal display device which turns off a switch circuit and holds the image signal voltage on a source line, wherein a precharge circuit comprising a transistor is provided between the source line and a predetermined drive voltage; The switch circuit allows the source line drive circuit to reduce the time required for the drive circuit to charge the source line. The liquid crystal display device before charging the pressure source line, by the precharge circuit, characterized by charging the source line to a predetermined voltage.
【請求項6】 前記プリチャージ回路の所定の駆動電圧
は画像信号電圧のおよそ半分の電圧であることを特徴と
する特許請求項5記載の液晶表示装置。
6. The liquid crystal display device according to claim 5, wherein the predetermined drive voltage of the precharge circuit is approximately half the voltage of the image signal voltage.
【請求項7】 前記プリチャージ回路は薄膜トランジス
タを用いた集積回路で形成され、画素駆動用トランジス
タを形成する同一のプロセスを用いて同一基板上に形成
することを特徴とする特許請求項5記載の液晶表示装
置。
7. The precharge circuit according to claim 5, wherein the precharge circuit is formed of an integrated circuit using a thin film transistor, and is formed on the same substrate by using the same process for forming a pixel driving transistor. Liquid crystal display.
JP2001164479A 2001-05-31 2001-05-31 Liquid crystal display device Pending JP2002358052A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001164479A JP2002358052A (en) 2001-05-31 2001-05-31 Liquid crystal display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001164479A JP2002358052A (en) 2001-05-31 2001-05-31 Liquid crystal display device

Publications (1)

Publication Number Publication Date
JP2002358052A true JP2002358052A (en) 2002-12-13

Family

ID=19007295

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001164479A Pending JP2002358052A (en) 2001-05-31 2001-05-31 Liquid crystal display device

Country Status (1)

Country Link
JP (1) JP2002358052A (en)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006084933A (en) * 2004-09-17 2006-03-30 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device
KR101007684B1 (en) 2003-12-11 2011-01-13 엘지디스플레이 주식회사 Liquid crystal display and driving method thereof
TWI427381B (en) * 2008-12-12 2014-02-21 Innolux Corp Active matrix display device and method for driving the same
WO2014203564A1 (en) * 2013-06-20 2014-12-24 シャープ株式会社 Multi-display system, driver device, and method for powering multi-panel display device
WO2016163299A1 (en) * 2015-04-07 2016-10-13 シャープ株式会社 Active matrix display device and method for driving same

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03168617A (en) * 1989-11-28 1991-07-22 Matsushita Electric Ind Co Ltd Method for driving display device
JPH063647A (en) * 1992-06-18 1994-01-14 Sony Corp Drive method for active matrix type liquid crystal display device
JPH0756531A (en) * 1993-08-09 1995-03-03 Seiko Epson Corp Active matrix type liquid crystal display device
JP2001282205A (en) * 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd Active matrix type liquid crystal display device and method for driving the same

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03168617A (en) * 1989-11-28 1991-07-22 Matsushita Electric Ind Co Ltd Method for driving display device
JPH063647A (en) * 1992-06-18 1994-01-14 Sony Corp Drive method for active matrix type liquid crystal display device
JPH0756531A (en) * 1993-08-09 1995-03-03 Seiko Epson Corp Active matrix type liquid crystal display device
JP2001282205A (en) * 2000-03-31 2001-10-12 Matsushita Electric Ind Co Ltd Active matrix type liquid crystal display device and method for driving the same

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101007684B1 (en) 2003-12-11 2011-01-13 엘지디스플레이 주식회사 Liquid crystal display and driving method thereof
JP2006084933A (en) * 2004-09-17 2006-03-30 Toshiba Matsushita Display Technology Co Ltd Liquid crystal display device
TWI427381B (en) * 2008-12-12 2014-02-21 Innolux Corp Active matrix display device and method for driving the same
WO2014203564A1 (en) * 2013-06-20 2014-12-24 シャープ株式会社 Multi-display system, driver device, and method for powering multi-panel display device
WO2016163299A1 (en) * 2015-04-07 2016-10-13 シャープ株式会社 Active matrix display device and method for driving same
JPWO2016163299A1 (en) * 2015-04-07 2018-01-25 シャープ株式会社 Active matrix display device and driving method thereof
US10163392B2 (en) 2015-04-07 2018-12-25 Sharp Kabushiki Kaisha Active matrix display device and method for driving same

Similar Documents

Publication Publication Date Title
KR100704786B1 (en) Display panel drive circuit, display device, and electronic equipment
US7209132B2 (en) Liquid crystal display device, method of controlling the same, and mobile terminal
JP4271414B2 (en) Image display device and display driving method
US6911964B2 (en) Frame buffer pixel circuit for liquid crystal display
US5686932A (en) Compensative driving method type liquid crystal display device
JP5221878B2 (en) Active matrix display device
JP4510530B2 (en) Liquid crystal display device and driving method thereof
WO2012115051A1 (en) Driver device, driving method, and display device
JPH1130974A (en) Semiconductor for driving control for liquid crystal display device and liquid crystal display device
KR20020059220A (en) Liquid crystal display and driving control method therefore
KR100495934B1 (en) Display driving apparatus and driving control method
JP2003173174A (en) Image display device and display driving device
US20040051688A1 (en) Display drive method, display element, and display
JP2003029726A (en) Liquid crystal display device and its driving method
US20150049274A1 (en) Display apparatus and method of driving thereof
JP2002041003A (en) Liquid-crystal display device and method for driving liquid-crystal
US6864872B2 (en) Driving method of bias compensation for TFT-LCD
WO2012147701A1 (en) Display device
JP2002358052A (en) Liquid crystal display device
KR20050106125A (en) Active matrix displays and drive control methods
JP4759906B2 (en) Liquid crystal display device, control method thereof, and portable terminal
JP2001272959A (en) Liquid crystal display device
CN108154854B (en) Panel display device and data reverse compensation method thereof
JP4801848B2 (en) Liquid crystal display
WO2007052421A1 (en) Display device, data signal drive line drive circuit, and display device drive method

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20061109

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070627

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100721

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20101221