JP2002343669A - Laminated ceramic electronic component - Google Patents

Laminated ceramic electronic component

Info

Publication number
JP2002343669A
JP2002343669A JP2001149949A JP2001149949A JP2002343669A JP 2002343669 A JP2002343669 A JP 2002343669A JP 2001149949 A JP2001149949 A JP 2001149949A JP 2001149949 A JP2001149949 A JP 2001149949A JP 2002343669 A JP2002343669 A JP 2002343669A
Authority
JP
Japan
Prior art keywords
internal electrode
dielectric layer
average particle
dielectric
particle size
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001149949A
Other languages
Japanese (ja)
Inventor
Takako Hibi
貴子 日比
Yukie Nakano
幸恵 中野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2001149949A priority Critical patent/JP2002343669A/en
Publication of JP2002343669A publication Critical patent/JP2002343669A/en
Pending legal-status Critical Current

Links

Abstract

PROBLEM TO BE SOLVED: To provide a high reliability laminated ceramic electronic component, such as a laminated ceramic capacitor that can improve acquisition capacitance per unit volume, and can have large capacity, even if it is miniaturized. SOLUTION: In this laminated ceramic electronic component (1) having dielectric and internal electrode layers 2 and 3, the internal electrode layer 3 includes a conductive material particle 3a that ranges in parallel with the dielectric layer 2 for arranging, the conductive material particle 3a has first average- particle diameter (R1), in parallel with the dielectric layer 2 and second average- particle diameter (R2) vertical to the dielectric layer 2, and ratio (R1/R2) of the first average-particle diameter (R1) to the second one (R2) is at least 2.

Description

【発明の詳細な説明】DETAILED DESCRIPTION OF THE INVENTION

【0001】[0001]

【発明の属する技術分野】本発明は、単位体積当たりの
取得静電容量の低下が改善された積層セラミックコンデ
ンサなどの積層セラミック電子部品に関する。
BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a multilayer ceramic electronic component such as a multilayer ceramic capacitor in which a reduction in an obtained capacitance per unit volume is improved.

【0002】[0002]

【従来の技術】積層セラミック電子部品の一例としての
積層セラミックコンデンサの取得静電容量は、式
(1):「C=ε・ε×n×(S/d)」の関
係にある。ただし、式(1)において、C:静電容量
(F)、ε:真空の誘電率、ε:誘電体材料の比
誘電率、n:層数、S:有効面積、d:誘電体厚み、で
ある。
2. Description of the Related Art The obtained electrostatic capacitance of a multilayer ceramic capacitor as an example of a multilayer ceramic electronic component has a relationship of the following equation (1): "C = [epsilon] 0. [ epsilon] r * nx * (S / d)". Here, in the formula (1), C: capacitance (F), ε 0 : permittivity of vacuum, ε r : relative permittivity of a dielectric material, n: number of layers, S: effective area, d: dielectric Thickness.

【0003】このため、コンデンサの取得静電容量を増
加させるためには、誘電体厚みdを薄くする、誘電体材
料の比誘電率εを増加させる、有効面積Sを増加さ
せる、誘電体層数nを増加させる、のいずれかの方法が
考えられる。しかし、小型で大容量を得るために、有効
面積を増加させるには限界があることから、一般に比誘
電率を増加させる、あるいは誘電体厚みを薄層化するな
どの手法がとられている。誘電体厚みの薄層化は、厚み
ばらつき等の問題から、その限界は10μmとも5μm
ともいわれてきたが、最近では、製造技術の開発により
その限界を超えた薄層品も開発されるようになってき
た。
[0003] Therefore, in order to increase the acquired electrostatic capacitance of the capacitor, decreasing the dielectric thickness d, to increase the specific dielectric constant epsilon r of the dielectric material increases the effective area S, the dielectric layer Any method of increasing the number n is conceivable. However, there is a limit in increasing the effective area in order to obtain a large capacity with a small size. Therefore, a method of increasing the relative dielectric constant or reducing the thickness of the dielectric is generally employed. Thinning of the dielectric thickness is limited to 5 μm for both 10 μm due to problems such as thickness variation.
Although it has been said that, recently, the development of manufacturing technology has led to the development of thin-layer products that have exceeded their limits.

【0004】一方、積層セラミックコンデンサの内部電
極は、焼成により誘電体材料と一体化されるため、この
誘電体材料と反応しないような材料を選択する必要があ
った。従来は、PtやPdなどの貴金属が用いられてき
たが、これらの貴金属は高価であるため、積層セラミッ
クコンデンサのコスト高の原因となっていた。しかし、
近年、安価な卑金属(Niなど)を内部電極として使用
することが可能となり、大幅なコストダウンが実現し
た。
On the other hand, since the internal electrodes of the multilayer ceramic capacitor are integrated with the dielectric material by firing, it is necessary to select a material that does not react with the dielectric material. Conventionally, noble metals such as Pt and Pd have been used, but since these noble metals are expensive, they have caused the cost of the multilayer ceramic capacitor to be high. But,
In recent years, it has become possible to use an inexpensive base metal (such as Ni) as the internal electrode, thereby achieving a significant cost reduction.

【0005】[0005]

【発明が解決しようとする課題】しかしながら、Niな
どの卑金属を主成分とする内部電極は、誘電体材料の焼
結の進行とともに太くなり、途切れていく傾向がある。
このため、積層セラミックコンデンサの厚み方向が内部
電極の太りとともに膨張してしまう現象や、内部電極が
途切れることにより、コンデンサの取得静電容量が低下
するといった問題が生じた。
However, the internal electrode mainly composed of a base metal such as Ni tends to become thicker and cut off as the sintering of the dielectric material progresses.
For this reason, there have arisen a problem that the thickness direction of the multilayer ceramic capacitor expands as the thickness of the internal electrode expands, and a problem that the acquired electrostatic capacity of the capacitor is reduced due to interruption of the internal electrode.

【0006】なお、特開2000−269066号公報
では、積層セラミックコンデンサの内部電極を構成する
導電材粒子が、一対の誘電体層間で1個ずつ連なって形
成されている積層セラミックコンデンサが開示されてい
る。この公報では、このような構成を採用することによ
り、焼成時における内部電極と誘電体層とのストレスを
緩和し、コンデンサ素体内部のクラックやデラミネーシ
ョンの発生を防止できる旨が述べられている。しかしな
がら、この公報には、導電材粒子の平均粒径がコンデン
サのどのような特性に影響を与えるかについてまでは言
及されておらず、これが今後の課題であった。
Japanese Patent Application Laid-Open No. 2000-269066 discloses a multilayer ceramic capacitor in which conductive material particles constituting the internal electrodes of the multilayer ceramic capacitor are formed one by one between a pair of dielectric layers. I have. In this publication, it is described that by employing such a configuration, stress between the internal electrode and the dielectric layer at the time of firing can be reduced, and the occurrence of cracks and delamination inside the capacitor body can be prevented. . However, this publication does not refer to what kind of characteristics of the capacitor the average particle size of the conductive material particles affects, and this is a future subject.

【0007】本発明の目的は、単位体積当たりの取得静
電容量を向上でき、小型化しても大容量を有し、信頼性
の高い積層セラミックコンデンサなどの積層セラミック
電子部品を提供することである。
An object of the present invention is to provide a multilayer ceramic electronic component, such as a multilayer ceramic capacitor, which can improve the obtained capacitance per unit volume, has a large capacity even when downsized, and has high reliability. .

【0008】[0008]

【課題を解決するための手段】上記目的を達成するため
に、本発明に係る積層セラミック電子部品は、誘電体層
と内部電極層とを有する積層セラミック電子部品であっ
て、前記内部電極層が、前記誘電体層と平行な方向に連
なって配置された導電材粒子を含み、前記導電材粒子
が、前記誘電体層と平行な方向の第1平均粒径(R1)
と、前記誘電体層と垂直な方向の第2平均粒径(R2)
とを有し、前記第1平均粒径(R1)と前記第2平均粒
径(R2)との比(R1/R2)が2以上であることを
特徴とする。
In order to achieve the above object, a multilayer ceramic electronic component according to the present invention is a multilayer ceramic electronic component having a dielectric layer and an internal electrode layer, wherein the internal electrode layer is A conductive material particle arranged in a direction parallel to the dielectric layer, wherein the conductive material particle has a first average particle size (R1) in a direction parallel to the dielectric layer.
And a second average particle size (R2) in a direction perpendicular to the dielectric layer.
And a ratio (R1 / R2) of the first average particle size (R1) to the second average particle size (R2) is 2 or more.

【0009】好ましくは、第1平均粒径(R1)が内部
電極層3の厚みよりも大きい。
Preferably, the first average particle size (R1) is larger than the thickness of the internal electrode layer 3.

【0010】好ましくは、前記第2平均粒径(R2)が
2μm以下である。
[0010] Preferably, the second average particle size (R2) is 2 µm or less.

【0011】好ましくは、前記導電材粒子がNiまたは
Ni合金で構成してある。
Preferably, the conductive material particles are made of Ni or a Ni alloy.

【0012】好ましくは、前記誘電体層がBaTiO
を含む主成分を有する。
Preferably, the dielectric layer is made of BaTiO.
3 as a main component.

【0013】好ましくは、前記誘電体層が(Ba,C
a)(Ti,Zr)Oを含む主成分を有する。
Preferably, the dielectric layer is made of (Ba, C
having a main component containing a) (Ti, Zr) O 3.

【0014】本発明において、第1平均粒子径(R1)
は以下のように定義される。すなわち、積層セラミック
電子部品を、内部電極に垂直で、かつ両外部端子電極を
通る断面で切断し、この切断面において、誘電体層間の
中央部分に、誘電体層と略平行な直線を引き、この線と
交差する導電材粒子の数をn(nは10以上)、線の長
さをL1としたときL1/nを第1平均粒径(R1)と
する。また、第2平均粒子径(R2)は、内部電極層の
厚み方向に対する各導電材粒子の最大長さL2の平均値
である。
In the present invention, the first average particle diameter (R1)
Is defined as follows: That is, the multilayer ceramic electronic component is cut in a cross section perpendicular to the internal electrodes and passing through both external terminal electrodes, and in this cut surface, a straight line substantially parallel to the dielectric layer is drawn in a central portion between the dielectric layers, When the number of conductive material particles intersecting this line is n (n is 10 or more), and the length of the line is L1, L1 / n is the first average particle size (R1). The second average particle diameter (R2) is an average value of the maximum length L2 of each conductive material particle in the thickness direction of the internal electrode layer.

【0015】[0015]

【作用】本発明者らは、誘電体層と、たとえばNiなど
の卑金属で構成される導電材粒子を含む内部電極層と
を、各々単独で焼成した場合と同時に焼成した場合とで
は、異なる挙動を示すことを確認した。その原因として
は、誘電体層と内部電極層とを同時に焼成した場合に、
誘電体/導電材粒子の界面反応などの相互作用が関係し
ていると推測される。このような現象を踏まえ、誘電体
層と内部電極層とを同時に焼成した後の導電材粒子を特
定の粒径比に制御することにより、内部電極層の途切れ
が抑制され、これにより取得静電容量の低下を改善でき
るなど、品質のよいコンデンサなどの積層セラミック電
子部品が得られることを見出した。
The inventors of the present invention have different behaviors when the dielectric layer and the internal electrode layer containing the conductive material particles made of a base metal such as Ni are fired independently and simultaneously. Was confirmed. As a cause, when the dielectric layer and the internal electrode layer are fired simultaneously,
It is presumed that an interaction such as an interface reaction between the dielectric / conductive material particles is involved. Based on such a phenomenon, by controlling the conductive material particles after firing the dielectric layer and the internal electrode layer at the same time to a specific particle size ratio, the interruption of the internal electrode layer is suppressed, thereby obtaining the obtained electrostatic capacity. It has been found that a multilayer ceramic electronic component such as a high-quality capacitor can be obtained, for example, by improving the capacity.

【0016】すなわち、本発明によれば、導電材粒子を
特定の粒径比に制御し、内部電極の途切れを抑制するこ
とによって、単位体積当たりの取得静電容量が増加し、
小型化しても大容量を有し、かつ、界面の平滑性も向上
するため、信頼性の高い積層セラミックコンデンサなど
の積層セラミック電子部品を実現することができる。
That is, according to the present invention, the obtained electrostatic capacity per unit volume is increased by controlling the conductive material particles to a specific particle size ratio and suppressing interruption of the internal electrode,
Even if the size is reduced, the multilayer ceramic electronic component such as a multilayer ceramic capacitor with high reliability can be realized because it has a large capacity and the smoothness of the interface is improved.

【0017】内部電極層に含まれる導電材粒子を特定の
粒径比に制御するには、焼成前の卑金属(たとえばN
i)粉末の特性、ペースト化したときの内部電極層ペー
スト組成、このペーストの印刷条件、焼成条件、誘電体
の組成などの様々な条件を最適化し、これらを綿密に制
御することで実現することができる。従って、本発明に
係る積層セラミック電子部品の製造方法は特に限定され
ず、これらの各種諸条件を最適化することにより、焼成
後の導電材粒子の状態を制御すればよい。
In order to control the conductive material particles contained in the internal electrode layer to a specific particle size ratio, a base metal (for example, N
i) Optimizing various conditions such as the characteristics of powder, the paste composition of the internal electrode layer when it is made into paste, the printing conditions of this paste, the firing conditions, and the composition of the dielectric, and realizing it by carefully controlling these. Can be. Therefore, the method for manufacturing the multilayer ceramic electronic component according to the present invention is not particularly limited, and the state of the conductive material particles after firing may be controlled by optimizing these various conditions.

【0018】積層セラミック電子部品としては、特に限
定されないが、積層セラミックコンデンサ、圧電素子、
チップインダクタ、チップバリスタ、チップサーミス
タ、チップ抵抗、その他の表面実装(SMD)チップ型
電子部品などが例示される。
The multilayer ceramic electronic component is not particularly limited, but may be a multilayer ceramic capacitor, a piezoelectric element,
Examples include chip inductors, chip varistors, chip thermistors, chip resistors, and other surface mount (SMD) chip-type electronic components.

【0019】[0019]

【発明の実施の形態】以下、本発明を、図面に示す実施
形態に基づき説明する。図1は本発明の一実施形態に係
る積層セラミックコンデンサの概略断面図、図2は図1
に示す内部電極層の要部拡大断面図、
DESCRIPTION OF THE PREFERRED EMBODIMENTS The present invention will be described below based on embodiments shown in the drawings. FIG. 1 is a schematic sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention, and FIG.
Main part enlarged sectional view of the internal electrode layer shown in FIG.

【0020】図3(A)〜(C)は実施例1のコンデン
ササンプルの断面および被覆面を示す顕微鏡写真、図4
は実施例1のコンデンササンプルの断面研磨面の顕微鏡
写真、図5(A)〜(C)は比較例1のコンデンササン
プルの断面および被覆面を示す顕微鏡写真、図6は比較
例1のコンデンササンプルの断面研磨面の顕微鏡写真で
ある。
FIGS. 3A to 3C are photomicrographs showing a cross section and a coated surface of the capacitor sample of Example 1, and FIG.
5A to 5C are micrographs showing a cross section and a coated surface of the capacitor sample of Comparative Example 1, and FIG. 6 is a micrograph of the capacitor sample of Comparative Example 1. 3 is a micrograph of a polished surface of a cross section of FIG.

【0021】図1に示すように、本発明の一実施形態に
係る積層セラミックコンデンサ1は、誘電体層2と内部
電極層3とが交互に積層されたコンデンサ素子本体10
を有する。コンデンサ素子本体10の両端部には、素子
本体10の内部で交互に配置された内部電極層3と各々
導通する一対の外部電極4が形成してある。コンデンサ
素子本体10の形状に特に制限はないが、通常、直方体
状とされる。また、その寸法にも特に制限はなく、用途
に応じて適当な寸法とすればよいが、通常、縦(0.6
〜5.7mm)×横(0.3〜5.0mm)×厚さ
(0.3〜5.0mm)程度である。
As shown in FIG. 1, a multilayer ceramic capacitor 1 according to one embodiment of the present invention has a capacitor element body 10 in which dielectric layers 2 and internal electrode layers 3 are alternately stacked.
Having. At both ends of the capacitor element body 10, a pair of external electrodes 4 are formed which are electrically connected to the internal electrode layers 3 alternately arranged inside the element body 10. The shape of the capacitor element body 10 is not particularly limited, but is generally a rectangular parallelepiped. The size is not particularly limited, and may be an appropriate size depending on the application.
55.7 mm) × width (0.3 to 5.0 mm) × thickness (0.3 to 5.0 mm).

【0022】内部電極層3は、各端面がコンデンサ素子
本体10の対向する2端部の表面に交互に露出するよう
に積層してある。一対の外部電極4は、コンデンサ素子
本体10の両端部に形成され、交互に配置された内部電
極層3の露出端面に接続されて、コンデンサ回路を構成
する。
The internal electrode layers 3 are laminated so that each end face is alternately exposed on the surfaces of two opposing ends of the capacitor element body 10. The pair of external electrodes 4 are formed at both ends of the capacitor element body 10 and connected to the exposed end faces of the alternately arranged internal electrode layers 3 to form a capacitor circuit.

【0023】誘電体層2の組成は、本発明では特に限定
されないが、たとえば以下の誘電体磁器組成物で構成さ
れる。本実施形態の誘電体磁器組成物は、たとえばチタ
ン酸カルシウム、チタン酸ストロンチウムおよび/また
はチタン酸バリウムなどを含む主成分を有し、耐還元性
を有することが好ましい。前記主成分は、たとえば組成
式{(Ba(1−x− y) Ca Sr)O}
(Ti(1−z) Zr で示され
る誘電体酸化物を含むことが好ましい。この場合の、
A,B,x,y,zは、いずれも任意の範囲であり、た
とえば0.9<A/B<1.05、0≦x≦1、0≦y
≦1、0≦z≦1である。
Although the composition of the dielectric layer 2 is not particularly limited in the present invention, it is composed of, for example, the following dielectric ceramic composition. The dielectric ceramic composition of the present embodiment preferably has a main component containing, for example, calcium titanate, strontium titanate, and / or barium titanate, and preferably has reduction resistance. The main component, for example a composition formula {(Ba (1-x- y ) Ca x Sr y) O}
Preferably includes a dielectric oxide represented by A (Ti (1-z) Zr z) B O 2. In this case,
A, B, x, y, and z are all in an arbitrary range, for example, 0.9 <A / B <1.05, 0 ≦ x ≦ 1, 0 ≦ y
≦ 1, 0 ≦ z ≦ 1.

【0024】本実施形態の誘電体磁器組成物には、前記
主成分の他に、Sr、Y、Gd、Tb、Dy、V、M
o、Zn、Cd、Ti、Sn、W、Ba、Ca、Mn、
Mg、Cr、SiおよびPの酸化物から選ばれる1種類
以上を含む副成分が含有してあってもよい。
The dielectric porcelain composition of the present embodiment contains Sr, Y, Gd, Tb, Dy, V, M
o, Zn, Cd, Ti, Sn, W, Ba, Ca, Mn,
Subcomponents containing at least one selected from oxides of Mg, Cr, Si and P may be contained.

【0025】なお、誘電体層2の積層数や厚み等の諸条
件は、目的や用途に応じ適宜決定すればよい。たとえ
ば、各誘電体層2の厚みは、通常30μm以下、好まし
くは10μm以下、より好ましくは5μm以下、さらに
好ましくは3μm以下であり、その下限は好ましくは
0.2μm程度である。また、各誘電体層2の積層数
は、好ましくは50層以上、より好ましくは100層以
上、さらに好ましくは300層以上である。
The conditions such as the number of layers and the thickness of the dielectric layer 2 may be appropriately determined according to the purpose and application. For example, the thickness of each dielectric layer 2 is usually 30 μm or less, preferably 10 μm or less, more preferably 5 μm or less, and still more preferably 3 μm or less, and the lower limit is preferably about 0.2 μm. The number of stacked dielectric layers 2 is preferably 50 or more, more preferably 100 or more, and still more preferably 300 or more.

【0026】図1〜2に示すように、内部電極層3は導
電材粒子3aを含有する。導電材粒子3aは、誘電体層
2と平行な方向に1個ずつ連なって配置して構成してあ
る。
As shown in FIGS. 1 and 2, the internal electrode layer 3 contains conductive material particles 3a. The conductive material particles 3 a are arranged by being arranged one by one in a direction parallel to the dielectric layer 2.

【0027】導電材粒子3aの材質は、本発明では特に
限定されないが、誘電体層2の構成材料が耐還元性を有
するため、卑金属を用いることができる。導電材粒子3
aとして用いる卑金属としては、特に限定されないが、
本発明ではNiまたはNi合金が好ましい。導電材粒子
3aとしてNiを用いる場合には、誘電体層2が還元さ
れないように、低酸素分圧(還元雰囲気)で焼成すると
いう方法が採用される。一方、誘電体層2は還元されな
いようにその組成比をストイキオ組成からずらす等の手
法が採用されてもよい。Ni合金としては、Mn,C
r,CoおよびAlから選択される1種以上の元素とN
iとの合金が好ましく、合金中のNi含有量は95重量
%以上であることが好ましい。NiまたはNi合金中に
は、P,Fe,Mg等の各種微量成分が0.1重量%程
度以下含まれていてもよい。内部電極層3の厚さdは用
途等に応じて適宜決定すればよいが、通常0.5〜5μ
m、好ましくは0.5〜2.5μm程度である。
The material of the conductive material particles 3a is not particularly limited in the present invention, but a base metal can be used because the constituent material of the dielectric layer 2 has reduction resistance. Conductive material particles 3
The base metal used as a is not particularly limited,
In the present invention, Ni or a Ni alloy is preferable. When Ni is used as the conductive material particles 3a, a method of firing at a low oxygen partial pressure (reducing atmosphere) is adopted so that the dielectric layer 2 is not reduced. On the other hand, a method of shifting the composition ratio of the dielectric layer 2 from the stoichiometric composition so as not to be reduced may be adopted. As the Ni alloy, Mn, C
at least one element selected from r, Co and Al and N
An alloy with i is preferable, and the Ni content in the alloy is preferably 95% by weight or more. Ni or Ni alloy may contain various trace components such as P, Fe, and Mg in an amount of about 0.1% by weight or less. The thickness d of the internal electrode layer 3 may be appropriately determined according to the application or the like, but is usually 0.5 to 5 μm.
m, preferably about 0.5 to 2.5 μm.

【0028】本実施形態では、内部電極層3に含まれる
導電材粒子3aは、誘電体層2と平行な方向の第1平均
粒径(R1)と、誘電体層2と垂直な方向の第2平均粒
径(R2)とを有する。第1平均粒径(R1)は、内部
電極層3の厚みdよりも大きいことが好ましく、たとえ
ば2.5μm以上、好ましくは3μm以上である。第2
平均粒径(R2)は、特に限定されないが、2μm以下
が好ましく、より好ましくは1.6μm以下であり、下
限は0.5μm程度である。これ以上薄いと、途切れの
増加による容量の低下が著しくなる。
In the present embodiment, the conductive material particles 3a contained in the internal electrode layer 3 have a first average particle size (R1) in a direction parallel to the dielectric layer 2 and a first average particle size (R1) in a direction perpendicular to the dielectric layer 2. 2 average particle size (R2). The first average particle size (R1) is preferably larger than the thickness d of the internal electrode layer 3, and is, for example, 2.5 μm or more, preferably 3 μm or more. Second
The average particle size (R2) is not particularly limited, but is preferably 2 μm or less, more preferably 1.6 μm or less, and the lower limit is about 0.5 μm. If it is thinner than this, the capacity will be significantly reduced due to an increase in breaks.

【0029】しかも本発明では、上述した第1平均粒径
(R1)と第2平均粒径(R2)との比(R1/R2)
が2以上である。なお、第1平均粒径と第2平均粒径と
の比(R1/R2)が大きいほど取得静電容量は大きく
なる。しかし、第1平均粒径と第2平均粒径との比(R
1/R2)が小さい場合、焼成の際に内部電極層3が途
切れやすく、粒子が球状化する傾向があり、取得静電容
量が低下したり、ショート不良が増加する。
Further, in the present invention, the ratio (R1 / R2) of the first average particle size (R1) and the second average particle size (R2) described above is used.
Is 2 or more. The larger the ratio (R1 / R2) between the first average particle diameter and the second average particle diameter, the larger the acquired capacitance. However, the ratio of the first average particle size to the second average particle size (R
When (1 / R2) is small, the internal electrode layer 3 tends to be interrupted at the time of firing, and the particles tend to be spheroidized, resulting in a decrease in the obtained capacitance and an increase in short-circuit failure.

【0030】なお、第1平均粒子径(R1)は以下のよ
うに定義される。すなわち、図2に示す切断面において
誘電体層2間の中央部分に、誘電体層と略平行な直線H
を引き、この線と交差する導電材粒子3aの数をn(n
は10以上)、線の長さをL1としたときL1/nを第
1平均粒径(R1)とする。また、第2平均粒子径(R
2)は、内部電極層3の厚さd方向に対する各導電材粒
子3aの最大長さL2の平均値である。本実施形態で
は、第2平均粒子径(R2)は内部電極層3の厚さdに
等しい。
The first average particle diameter (R1) is defined as follows. That is, a straight line H substantially parallel to the dielectric layer is provided at a central portion between the dielectric layers 2 on the cut surface shown in FIG.
And the number of conductive material particles 3a intersecting this line is represented by n (n
Is 10 or more), and L1 / n is the first average particle size (R1) when the length of the line is L1. Further, the second average particle diameter (R
2) is an average value of the maximum length L2 of each conductive material particle 3a in the thickness d direction of the internal electrode layer 3. In the present embodiment, the second average particle diameter (R2) is equal to the thickness d of the internal electrode layer 3.

【0031】本実施形態では、導電材粒子3aには、走
査型電子顕微鏡(SEM)で観察した場合において、多
数のステップが存在していることも好ましい。ステップ
が存在することによる影響は必ずしも明らかではない
が、これにより取得静電容量の向上に何らかの影響を与
えているものと考えられる。
In the present embodiment, it is also preferable that the conductive material particles 3a have a number of steps when observed with a scanning electron microscope (SEM). The effect of the presence of the step is not necessarily clear, but it is considered that this has some effect on the improvement of the acquired capacitance.

【0032】次に、本発明の一実施形態に係る積層セラ
ミックコンデンサの製造方法について説明する。本実施
形態では、ペーストを用いた通常の印刷法やシート法に
よりグリーンチップを作製し、これを焼成した後、外部
電極を印刷または転写して焼成することにより製造され
る。以下、製造方法について具体的に説明する。
Next, a method for manufacturing a multilayer ceramic capacitor according to an embodiment of the present invention will be described. In the present embodiment, the green chip is manufactured by manufacturing a green chip by a normal printing method or a sheet method using a paste, firing the green chip, printing or transferring an external electrode, and firing. Hereinafter, the manufacturing method will be specifically described.

【0033】誘電体層ペーストは、誘電体原料と有機ビ
ヒクルとを混練した有機系の塗料であってもよく、水系
の塗料であってもよい。
The dielectric layer paste may be an organic paint obtained by kneading a dielectric material and an organic vehicle, or may be an aqueous paint.

【0034】誘電体原料には、前述した誘電体磁器組成
物の組成に応じ、主成分を構成する原料と、副成分を構
成する原料と、必要に応じて焼結助剤を構成する原料と
が用いられる。主成分を構成する原料としては、Ti,
Ba,Sr,Ca,Zrの酸化物および/または焼成に
より酸化物になる化合物が用いられる。副成分を構成す
る原料としては、Sr,Y,Gd,Tb,Dy,V,M
o,Zn,Cd,Ti,Ca,Sn,W,Mn,Siお
よびPの酸化物および/または焼成により酸化物になる
化合物から選ばれる1種類以上、好ましくは3種類以上
の単一酸化物または複合酸化物が用いられる。
According to the composition of the above-mentioned dielectric ceramic composition, the dielectric raw material includes a raw material constituting a main component, a raw material constituting a subcomponent, and a raw material constituting a sintering aid as required. Is used. The raw materials constituting the main component include Ti,
Ba, Sr, Ca, and Zr oxides and / or compounds that become oxides by firing are used. Raw materials constituting the sub-components include Sr, Y, Gd, Tb, Dy, V, M
one or more, preferably three or more, single oxides selected from oxides of o, Zn, Cd, Ti, Ca, Sn, W, Mn, Si and P and / or compounds that become oxides upon firing; A composite oxide is used.

【0035】これらの原料粉末は、通常、平均粒子径
0.005〜5μm、好ましくは0.005〜1μm程
度のものが用いられる。このような原料粉末から誘電体
材料を得るには例えば下記のようにすればよい。
These raw material powders usually have an average particle diameter of 0.005 to 5 μm, preferably about 0.005 to 1 μm. To obtain a dielectric material from such a raw material powder, for example, the following method may be used.

【0036】まず、出発原料を所定の量比に配合し、例
えば、ボールミル等により湿式混合する。次いで、乾燥
させ、主成分を構成する上記式の誘電体材料を得る。
First, the starting materials are blended in a predetermined ratio, and are wet-mixed by, for example, a ball mill or the like. Next, it is dried to obtain a dielectric material of the above formula constituting the main component.

【0037】誘電体層ペーストを調整する際に用いられ
る結合剤、可塑剤、分散剤、溶剤等の添加剤は種々のも
のであってよい。このペーストを焼成する際に、誘電体
材料がペースト全体に対して占める割合は50〜80重
量%程度とし、その他、結合剤は2〜5重量%、可塑剤
は0.01〜5重量%、分散剤は0.01〜5重量%、
溶剤は20〜50重量%程度とする。そして、前記誘電
体材料とこれら溶剤などとを混合し、ペースト(スラリ
ー)とする。
Various additives such as a binder, a plasticizer, a dispersant, and a solvent may be used when preparing the dielectric layer paste. When the paste is fired, the ratio of the dielectric material to the entire paste is about 50 to 80% by weight, the binder is 2 to 5% by weight, the plasticizer is 0.01 to 5% by weight, The dispersant is 0.01 to 5% by weight,
The solvent is about 20 to 50% by weight. Then, the dielectric material and these solvents are mixed to form a paste (slurry).

【0038】なお、誘電体層ペーストを水系の塗料とす
る場合には、水溶性のバインダや分散剤などを水に溶解
させた水系ビヒクルと、誘電体原料とを混練すればよ
い。水系ビヒクルに用いる水溶性バインダは特に限定さ
れず、例えば、ポリビニルアルコール、セルロース、水
溶性アクリル樹脂などを用いればよい。
When the dielectric layer paste is to be a water-based paint, an aqueous vehicle in which a water-soluble binder or dispersant is dissolved in water may be kneaded with a dielectric material. The water-soluble binder used for the aqueous vehicle is not particularly limited, and for example, polyvinyl alcohol, cellulose, a water-soluble acrylic resin, or the like may be used.

【0039】内部電極層ペーストは、各種導電性金属や
合金からなる導電体材料(導電材粒子)、あるいは焼成
後に上記した導電体材料となる各種酸化物、有機金属化
合物、レジネート等と、有機ビヒクルとを混練して調製
する。
The internal electrode layer paste is made of a conductive material (conductive material particles) made of various conductive metals or alloys, or various oxides, organometallic compounds, resinates, etc. which become the above-mentioned conductive material after firing, and an organic vehicle. And kneaded.

【0040】内部電極用のペーストを製造する際に用い
る導電材粒子としては、NiまたはNi合金を用いるこ
とが好ましい。このような導電材粒子の形状は特に制限
はなく、球状、リン片状等、あるいはこれらが混合した
ものであってもよい。また、導電材粒子の平均粒子径
は、好ましくは0.1〜2μm、より好ましくは0.2
〜0.8μm程度のものを用いればよい。
It is preferable to use Ni or a Ni alloy as the conductive material particles used when producing the paste for the internal electrode. The shape of such conductive material particles is not particularly limited, and may be spherical, scaly, or the like, or a mixture thereof. The average particle diameter of the conductive material particles is preferably 0.1 to 2 μm, more preferably 0.2 μm.
What is about 0.8 μm may be used.

【0041】有機ビヒクルは、バインダーおよび溶剤を
含有するものである。バインダーとしては、例えばエチ
ルセルロース、アクリル樹脂、ブチラール樹脂等公知の
ものはいずれも使用可能である。バインダー含有量は1
〜5重量%程度とする。溶剤としては、例えばテルピネ
オール、ブチルカルビトール、ケロシン等公知のものは
いずれも使用可能である。溶剤含有量は、ペースト全体
に対して、20〜55重量%程度とする。
The organic vehicle contains a binder and a solvent. As the binder, any known binder such as ethyl cellulose, acrylic resin and butyral resin can be used. Binder content is 1
About 5% by weight. As the solvent, any of known solvents such as terpineol, butyl carbitol, and kerosene can be used. The solvent content is about 20 to 55% by weight based on the entire paste.

【0042】このようにして得られた内部電極層ペース
トと誘電体層ペーストとは、印刷法、転写法、グリーン
シート法等により、それぞれ交互に積層される。印刷法
を用いる場合、誘電体層ペーストおよび内部電極層ペー
ストを、PET等の基板上に積層印刷し、所定形状に切
断した後、基板から剥離して積層体とする。また、シー
ト法を用いる場合、誘電体層ペーストを用いてグリーン
シート(焼結前誘電体層)を形成し、この上に内部電極
層ペーストから成る内部電極パターン(焼結前内部電極
層)を印刷する。
The internal electrode layer paste and the dielectric layer paste thus obtained are alternately laminated by a printing method, a transfer method, a green sheet method, or the like. When a printing method is used, the dielectric layer paste and the internal electrode layer paste are laminated and printed on a substrate such as PET, cut into a predetermined shape, and then separated from the substrate to form a laminate. When the sheet method is used, a green sheet (dielectric layer before sintering) is formed using a dielectric layer paste, and an internal electrode pattern (pre-sintering internal electrode layer) made of the internal electrode layer paste is formed thereon. Print.

【0043】内部電極パターンが印刷されたグリーンシ
ートは、積層方向に多数積層されて積層体とされ、その
積層方向上下端には、内部電極パターンが印刷されてい
ない複数のグリーンシートも積層される。
A large number of green sheets on which the internal electrode patterns are printed are laminated in the laminating direction to form a laminate, and a plurality of green sheets on which the internal electrode patterns are not printed are also laminated at the upper and lower ends in the laminating direction. .

【0044】次に、このようにして得られた積層体を、
所定の積層体サイズに切断し、グリーンチップとした
後、脱バインダ処理および焼成を行う。そして、誘電体
層2を再酸化させるため、熱処理を行う。
Next, the laminate thus obtained is
After cutting into a predetermined size of the laminate to form a green chip, binder removal processing and firing are performed. Then, heat treatment is performed to re-oxidize the dielectric layer 2.

【0045】脱バインダ処理は、通常の条件で行えばよ
いが、内部電極層の導電材粒子にNiやNi合金等の卑
金属を用いる場合、特に下記の条件で行うことが好まし
い。
The binder removal treatment may be performed under ordinary conditions. When a base metal such as Ni or a Ni alloy is used for the conductive material particles of the internal electrode layer, it is particularly preferable to perform the treatment under the following conditions.

【0046】 昇温速度:5〜300℃/時間、特に10〜50℃/時
間、 保持温度:200〜400℃、特に250〜350℃、 保持時間:0.5〜20時間、特に1〜10時間、 雰囲気 :加湿したNとHとの混合ガス、また
は空気中焼成条件は、下記の条件が好ましい。 昇温速度:50〜500℃/時間、特に200〜300
℃/時間、 保持温度:1100〜1400℃、特に1150〜13
50℃、 保持時間:0.5〜8時間、特に1〜3時間、 冷却速度:50〜500℃/時間、特に200〜300
℃/時間、 雰囲気ガス:加湿したNとHとの混合ガス等。
Heating rate: 5 to 300 ° C./hour, especially 10 to 50 ° C./hour, Holding temperature: 200 to 400 ° C., especially 250 to 350 ° C., Holding time: 0.5 to 20 hours, especially 1 to 10 Time and atmosphere: The following conditions are preferable for the humidified mixed gas of N 2 and H 2 or the firing conditions in air. Heating rate: 50 to 500 ° C / hour, especially 200 to 300
° C / hour, holding temperature: 1100-1400 ° C, especially 1150-13
50 ° C., holding time: 0.5 to 8 hours, especially 1 to 3 hours, cooling rate: 50 to 500 ° C./hour, especially 200 to 300
° C / hour, atmosphere gas: humidified mixed gas of N 2 and H 2 , etc.

【0047】ただし、焼成時の空気雰囲気中の酸素分圧
は、10−2Pa以下、特に10 〜10−8 Pa
にて行うことが好ましい。前記範囲を超えると、内部電
極層が酸化する傾向にあり、また、酸素分圧があまり低
すぎると、内部電極層の電極材料が異常焼結を起こし、
途切れてしまう傾向にある。
[0047] However, the oxygen partial pressure in an air atmosphere at firing is, 10 -2 Pa or less, in particular 10 - 2 ~10 -8 Pa
It is preferred to carry out at. If it exceeds the range, the internal electrode layer tends to oxidize, and if the oxygen partial pressure is too low, the electrode material of the internal electrode layer causes abnormal sintering,
They tend to break.

【0048】このような焼成を行った後の熱処理は、保
持温度または最高温度を、好ましくは1000℃以上、
さらに好ましくは1000〜1100℃として行うこと
が好ましい。熱処理時の保持温度または最高温度が、前
記範囲未満では誘電体材料の酸化が不十分なために絶縁
抵抗寿命が短くなる傾向にあり、前記範囲をこえると内
部電極のNiが酸化し、容量が低下するだけでなく、誘
電体素地と反応してしまい、寿命も短くなる傾向にあ
る。熱処理の際の酸素分圧は、焼成時の還元雰囲気より
も高い酸素分圧であり、好ましくは10−3Pa〜1P
a、より好ましくは10−2Pa〜1Paである。前記
範囲未満では、誘電体層2の再酸化が困難であり、前記
範囲をこえると内部電極層3が酸化する傾向にある。そ
して、そのほかの熱処理条件は下記の条件が好ましい。
In the heat treatment after the firing, the holding temperature or the maximum temperature is preferably set to 1000 ° C. or more.
More preferably, it is preferable to carry out at 1000-1100 ° C. If the holding temperature or the maximum temperature during the heat treatment is less than the above range, the insulation resistance life tends to be short due to insufficient oxidation of the dielectric material, and if the holding temperature or the maximum temperature exceeds the above range, Ni of the internal electrode is oxidized and the capacity is reduced. Not only does it decrease, but it also reacts with the dielectric substrate, which tends to shorten its life. The oxygen partial pressure during the heat treatment is an oxygen partial pressure higher than the reducing atmosphere during the firing, and is preferably 10 −3 Pa to 1 P.
a, more preferably 10 −2 Pa to 1 Pa. Below this range, reoxidation of the dielectric layer 2 is difficult, and beyond this range, the internal electrode layer 3 tends to oxidize. The other heat treatment conditions are preferably as follows.

【0049】 保持時間:0〜6時間、特に2〜5時間、 冷却速度:50〜500℃/時間、特に100〜300
℃/時間、 雰囲気用ガス:加湿したNガス等。
Holding time: 0 to 6 hours, especially 2 to 5 hours, Cooling rate: 50 to 500 ° C./hour, especially 100 to 300
° C / hour, atmosphere gas: humidified N 2 gas, etc.

【0050】なお、Nガスや混合ガス等を加湿する
には、例えばウェッター等を使用すればよい。この場
合、水温は0〜75℃程度が好ましい。また脱バインダ
処理、焼成および熱処理は、それぞれを連続して行って
も、独立に行ってもよい。これらを連続して行なう場
合、脱バインダ処理後、冷却せずに雰囲気を変更し、続
いて焼成の際の保持温度まで昇温して焼成を行ない、次
いで冷却し、熱処理の保持温度に達したときに雰囲気を
変更して熱処理を行なうことが好ましい。また、熱処理
に際しては、Nガス雰囲気下で保持温度まで昇温し
た後、雰囲気を変更してもよく、熱処理の全過程を加湿
したNガス雰囲気としてもよい。
In order to humidify the N 2 gas or the mixed gas, for example, a wetter may be used. In this case, the water temperature is preferably about 0 to 75 ° C. Further, the binder removal treatment, the sintering, and the heat treatment may be performed continuously or independently. When these are continuously performed, after removing the binder, the atmosphere is changed without cooling, and then the temperature is raised to the holding temperature at the time of firing, firing is performed, and then the temperature is lowered to the holding temperature of the heat treatment. It is preferable to perform the heat treatment while changing the atmosphere. In the heat treatment, the temperature may be raised to a holding temperature in an N 2 gas atmosphere, and then the atmosphere may be changed, or the entire heat treatment may be performed in a humidified N 2 gas atmosphere.

【0051】このようにして得られた焼結体(素子本体
10)には、例えばバレル研磨、サンドプラスト等にて
端面研磨を施し、外部電極用ペーストを焼きつけて外部
電極4を形成する。外部電極用ペーストの焼成条件は、
例えば、加湿したNとH との混合ガス中で60
0〜800℃にて10分間〜1時間程度とすることが好
ましい。そして、必要に応じ、外部電極4上にめっき等
を行うことによりパッド層を形成する。なお、外部電極
用ペーストは、上記した内部電極層ペーストと同様にし
て調製すればよい。このようにして製造された本発明の
積層セラミックコンデンサは、ハンダ付等によりプリン
ト基板上などに実装され、各種電子機器等に使用され
る。
The sintered body (element body) thus obtained
10) For example, by barrel polishing, sand plasting, etc.
After polishing the end surface, baking the paste for external electrodes
The electrode 4 is formed. The firing conditions for the external electrode paste are as follows:
For example, humidified N2And H 260 in a mixed gas with
It is preferable to set the temperature at 0 to 800 ° C. for about 10 minutes to 1 hour.
Good. Then, if necessary, plating or the like on the external electrode 4
Is performed to form a pad layer. In addition, external electrode
Paste is the same as the internal electrode layer paste described above.
It may be prepared by preparing. Thus, the present invention
Multilayer ceramic capacitors are printed by soldering, etc.
Mounted on a printed circuit board and used in various electronic devices, etc.
You.

【0052】本実施形態において、内部電極層3に含ま
れる導電材粒子3aを特定の粒径比に制御するには、焼
成前の卑金属(たとえばNi)粉末の特性、ペースト化
したときの内部電極層ペースト組成、このペーストの印
刷条件、焼成条件、誘電体の組成などの様々な条件を最
適化し、これらを綿密に制御することで、上述した構造
の積層セラミックコンデンサ1で実現することができ
る。こうして得られたコンデンサ1は、内部電極層3を
途切れが抑制されており、これにより取得静電容量の低
下が改善されている。
In the present embodiment, in order to control the conductive material particles 3a contained in the internal electrode layer 3 to a specific particle size ratio, the characteristics of the base metal (eg, Ni) powder before firing, the internal electrode By optimizing various conditions such as the composition of the layer paste, the printing conditions of this paste, the firing conditions, and the composition of the dielectric, and by carefully controlling these conditions, the multilayer ceramic capacitor 1 having the above-described structure can be realized. In the capacitor 1 thus obtained, the interruption of the internal electrode layer 3 is suppressed, whereby the decrease in the acquired capacitance is improved.

【0053】以上、本発明の実施形態について説明して
きたが、本発明はこうした実施形態に何等限定されるも
のではなく、本発明の要旨を逸脱しない範囲内において
種々なる態様で実施し得ることは勿論である。
Although the embodiments of the present invention have been described above, the present invention is not limited to these embodiments at all, and can be implemented in various modes without departing from the gist of the present invention. Of course.

【0054】たとえば、上述した実施形態では、本発明
に係る積層セラミック電子部品として積層セラミックコ
ンデンサを例示したが、本発明ではこれに限定されず、
誘電体層と内部電極層とが交互に積層してある素子本体
を有するものであれば何でも良い。
For example, in the above-described embodiment, a multilayer ceramic capacitor is exemplified as the multilayer ceramic electronic component according to the present invention. However, the present invention is not limited to this.
Any material may be used as long as it has an element body in which dielectric layers and internal electrode layers are alternately stacked.

【0055】[0055]

【実施例】本発明の実施の形態をより具体化した実施例
を挙げ、本発明をさらに詳細に説明する。但し、本発明
は、これらの実施例のみに限定されるものではない。
EXAMPLES The present invention will be described in further detail with reference to examples which embody the embodiments of the present invention. However, the present invention is not limited to only these examples.

【0056】実施例1 下記の手順で、2個の積層セラミックコンデンサのサン
プルを作製した。まず、BaTiOの一部をCa、
Zrで置換した、主成分原料としての母材原料(母材組
成:(Ba0.95,Ca0.05)(Ti0.8
0.2 、平均粒径:0.7μm)と、副成分
原料としてY、MnCO、SiO
を用いた。そして、主成分原料100モルに対して、Y
:0.3モル、MnCO:0.2モル、
SiO:0.16モルを秤量し、これらをボールミ
ルで約16時間湿式混合した後、乾燥することによって
誘電体原料を得た。得られた誘電体原料100重量部
と、アクリル系樹脂5.0重量部と、フタル酸ベンジル
ブチル2.5重量部と、ミネラルスピリット6.5重量
部と、アセトン4重量部と、トリクロロエタン20.5
重量部と、塩化メチレン41.5重量部とを、ボールミ
ルで混合してペースト化し、誘電体層ペーストを得た。
[0056]Example 1 Follow the procedure below to connect two multilayer ceramic capacitors.
A pull was made. First, BaTiO3Part of Ca,
Base material as main component material (base material group) substituted with Zr
Naru: (Ba0.95, Ca0.05) (Ti0.8Z
r0.2 )O3, Average particle size: 0.7 μm) and sub-components
Y as raw material2O3, MnCO3, SiO2When
Was used. Then, for 100 mol of the main component material, Y
2O3: 0.3 mol, MnCO3: 0.2 mol,
SiO2: Weigh 0.16 moles and weigh these
For about 16 hours, and then dry
A dielectric material was obtained. 100 parts by weight of the obtained dielectric material
5.0 parts by weight of an acrylic resin, and benzyl phthalate
2.5 parts by weight of butyl and 6.5 parts by weight of mineral spirit
Parts, 4 parts by weight of acetone and 20.5 parts of trichloroethane.
Parts by weight and 41.5 parts by weight of methylene chloride
To form a paste, thereby obtaining a dielectric layer paste.

【0057】平均粒径0.4μmのNi粒子100重量
部と、有機ビヒクル(エチルセルロース8重量部をテル
ピネオール92重量部に溶解したもの)50重量部と、
テルピネオール35重量部とをポット混合により混練し
てペースト化し、内部電極層ペーストを得た。
100 parts by weight of Ni particles having an average particle diameter of 0.4 μm, 50 parts by weight of an organic vehicle (8 parts by weight of ethyl cellulose dissolved in 92 parts by weight of terpineol),
35 parts by weight of terpineol was kneaded by pot mixing to form a paste, and an internal electrode layer paste was obtained.

【0058】前記誘電体層ペーストを用いてPETフィ
ルム上に、厚さ5μmのグリーンシートを形成し、この
上に前記内部電極層ペーストを所定パターンで印刷し乾
燥させた。印刷・乾燥後の内部電極層ペーストの厚みは
2μmであった。その後、前記グリーンシートをPET
フィルムから剥離した。これらの内部電極が印刷された
グリーンシートを複数枚積層し、加圧接着して積層体を
得た。なお、誘電体層2の積層数は100層であった。
A green sheet having a thickness of 5 μm was formed on a PET film by using the dielectric layer paste, and the internal electrode layer paste was printed thereon in a predetermined pattern and dried. The thickness of the internal electrode layer paste after printing and drying was 2 μm. Then, the green sheet is PET
Peeled from the film. A plurality of green sheets on which these internal electrodes were printed were laminated and bonded by pressure to obtain a laminate. Note that the number of stacked dielectric layers 2 was 100.

【0059】次いで、得られた積層体を所定サイズに切
断した後、脱バインダ処理、焼成および熱処理を連続し
て行い、積層セラミック焼成体を2個得た。
Next, after cutting the obtained laminate into a predetermined size, binder removal processing, firing and heat treatment were successively performed to obtain two laminated ceramic fired bodies.

【0060】脱バインダ処理は、次の条件で行った。 昇温速度:15℃/時間、 保持温度:280℃、 保持時間:8時間、 雰囲気:空気中。The binder removal treatment was performed under the following conditions. Heating rate: 15 ° C / hour, Holding temperature: 280 ° C, Holding time: 8 hours, Atmosphere: In air.

【0061】焼成は、次の条件で行った。The firing was performed under the following conditions.

【0062】昇温速度:200℃/時間、 保持温度:1245℃、 保持時間:2時間、 雰囲気:加湿したNとHの混合ガス、 酸素分圧:10−8Pa。Temperature rising rate: 200 ° C./hour, holding temperature: 1245 ° C., holding time: 2 hours, atmosphere: humidified mixed gas of N 2 and H 2 , oxygen partial pressure: 10 −8 Pa.

【0063】熱処理は、次の条件で行った。The heat treatment was performed under the following conditions.

【0064】保持温度:1000℃、 保持時間:3時間、 冷却速度:300℃/時間、 雰囲気:加湿したNガス、 酸素分圧:10−1Pa。Holding temperature: 1000 ° C., holding time: 3 hours, cooling rate: 300 ° C./hour, atmosphere: humidified N 2 gas, oxygen partial pressure: 10 −1 Pa.

【0065】なお、それぞれの雰囲気用ガスの加湿に
は、水温を0〜75℃としたウェッターを用いた。
For humidification of each atmosphere gas, a wetter having a water temperature of 0 to 75 ° C. was used.

【0066】次いで、平均粒径0.5μmのCu粒子1
00重量部と、有機ビヒクル(アクリル系樹脂8重量部
をテルピネオール92重量部に溶解したもの)35重量
部およびテルピネオール7重量部とを混練してペースト
化し、外部電極用ペーストを得た。
Next, Cu particles 1 having an average particle size of 0.5 μm
00 parts by weight, 35 parts by weight of an organic vehicle (8 parts by weight of an acrylic resin dissolved in 92 parts by weight of terpineol) and 7 parts by weight of terpineol were kneaded into a paste to obtain a paste for an external electrode.

【0067】そして、残りの積層セラミック焼成体の端
面をサンドブラストにて研磨した後、前記外部電極用ペ
ーストを端面に転写し、加湿したN+H雰囲気
中において、800℃にて10分間焼成(端子焼き付け
処理)して外部電極4を形成し、図1に示す積層セラミ
ックコンデンサ1のサンプルを得た。得られたコンデン
ササンプルのサイズは、3.2mm×1.6mm×2.
0mmであり、誘電体層2の厚みは3μm、内部電極層
3の厚みは1.6μm、誘電体層数は100層であっ
た。
After polishing the end face of the remaining multilayer ceramic fired body by sandblasting, the external electrode paste was transferred to the end face and fired at 800 ° C. for 10 minutes in a humidified N 2 + H 2 atmosphere ( Terminal baking treatment) was performed to form the external electrode 4, and a sample of the multilayer ceramic capacitor 1 shown in FIG. 1 was obtained. The size of the obtained capacitor sample is 3.2 mm × 1.6 mm × 2.
The thickness of the dielectric layer 2 was 3 μm, the thickness of the internal electrode layer 3 was 1.6 μm, and the number of the dielectric layers was 100.

【0068】得られた積層コンデンサのサンプルについ
て、内部電極層を構成する導電材粒子の平均粒径の観察
を以下のように行った。
With respect to the obtained sample of the multilayer capacitor, the average particle size of the conductive material particles constituting the internal electrode layer was observed as follows.

【0069】コンデンササンプルを、内部電極に垂直
で、且つ両端子電極を通る断面で切断し、その切断面を
顕微鏡(SEM)で観察した。結果を図3(A)〜図3
(C)に示す。
The capacitor sample was cut in a section perpendicular to the internal electrodes and passing through both terminal electrodes, and the cut surface was observed with a microscope (SEM). The results are shown in FIGS.
It is shown in (C).

【0070】また、前記切断面を研磨し、サーマルエッ
チングしてその研磨面を顕微鏡(SEM)で観察した。
その結果を図4に示す。図4に示す研磨面において、誘
電体層間の中央部分に、誘電体層と平行に直線H(図2
参照)を引き、この線Hと交差する導電材粒子の数を
n、線の長さをL1としたときL1/nを、誘電体層に
水平な方向の第1平均粒子径(R1)とした。内部電極
層の厚さを、導電材粒子の前記誘電体層と垂直な方向の
第2平均粒径(R2)とした。
The cut surface was polished and thermally etched, and the polished surface was observed with a microscope (SEM).
The result is shown in FIG. On the polished surface shown in FIG. 4, a straight line H (FIG.
), The number of conductive particles intersecting the line H is n, and the length of the line is L1, where L1 / n is the first average particle diameter (R1) in the direction horizontal to the dielectric layer. did. The thickness of the internal electrode layer was defined as a second average particle size (R2) of the conductive material particles in a direction perpendicular to the dielectric layer.

【0071】その結果、導電材粒子の第1平均粒径(R
1)は5.4μm、第1平均粒径(R1)と第2平均粒
径(R2)との比(R1/R2)は3.4、単位体積当
たりの静電容量(C)は12.4μFであった。結果を
表1に示す。
As a result, the first average particle diameter (R
1) is 5.4 μm, the ratio (R1 / R2) of the first average particle size (R1) to the second average particle size (R2) is 3.4, and the capacitance per unit volume (C) is 12. It was 4 μF. Table 1 shows the results.

【0072】なお、静電容量は、得られたコンデンササ
ンプルに対し、基準温度25℃でデジタルLCRメータ
(YHP社製4274A)を用いて、周波数1kHzお
よび入力信号レベル(測定電圧)1Vrmsの条件下で
測定した。
The capacitance was measured using a digital LCR meter (4274A manufactured by YHP) at a reference temperature of 25 ° C. and a frequency of 1 kHz and an input signal level (measurement voltage) of 1 Vrms. Was measured.

【0073】また、図4を見ると、内部電極層3に含ま
れる導電材粒子3aには、多数のステップが観察され
た。
Referring to FIG. 4, a number of steps were observed in the conductive material particles 3a contained in the internal electrode layer 3.

【0074】比較例1 PETフィルム上に形成されたグリーンシート上に、内
部電極層ペーストを所定パターンで形成し、印刷条件を
変えてこの所定パターンの内部電極層ペーストの厚みを
1.5μmとした以外は、実施例1と同様にして、2個
の積層セラミックコンデンサのサンプルを作製し、同様
の評価を行った。
Comparative Example 1 An internal electrode layer paste was formed in a predetermined pattern on a green sheet formed on a PET film, and the printing conditions were changed so that the thickness of the internal electrode layer paste in the predetermined pattern was 1.5 μm. Except for the above, two samples of the multilayer ceramic capacitor were prepared in the same manner as in Example 1, and the same evaluation was performed.

【0075】得られた積層コンデンサのサンプルを、実
施例1と同様に、内部電極に垂直で、且つ両端子電極を
通る断面で切断し、その切断面の顕微鏡(SEM)で観
察した。結果を図5(A)〜図5(C)に示す。また、
その切断面を研磨し、サーマルエッチングしてその研磨
面を顕微鏡(SEM)で観察した。結果を図6に示す。
The obtained multilayer capacitor sample was cut in a cross section perpendicular to the internal electrodes and passing through both terminal electrodes in the same manner as in Example 1, and the cut surface was observed with a microscope (SEM). The results are shown in FIGS. 5 (A) to 5 (C). Also,
The cut surface was polished and thermally etched, and the polished surface was observed with a microscope (SEM). FIG. 6 shows the results.

【0076】その結果、導電材粒子の第1平均粒径(R
1)は2.7μm、第1平均粒径(R1)と第2平均粒
径(R2)との比(R1/R2)は1.5、単位体積当
たりの静電容量(C)は11.6μFであった。結果を
表1に示す。
As a result, the first average particle diameter (R
1) is 2.7 μm, the ratio (R1 / R2) of the first average particle size (R1) to the second average particle size (R2) is 1.5, and the capacitance per unit volume (C) is 11. It was 6 μF. Table 1 shows the results.

【0077】実施例2〜3、比較例2〜3 実施例1のコンデンササンプルの作製方法をもとに、焼
成条件あるいはNi粉末の粒径を変えて、導電材粒子の
前記誘電体層2と垂直な方向Yの第2平均粒径R2と、
第1平均粒径と第2平均粒径との比(R1/R2)と
が、表1に示す値となるようにコンデンササンプルを作
製した。得られたコンデンササンプルの静電容量を、実
施例1と同様にして測定した。結果を併せて表1に示
す。
Examples 2 to 3 and Comparative Examples 2 to 3 Based on the method of manufacturing the capacitor sample of Example 1, the firing conditions and the particle size of the Ni powder were changed to change the dielectric layer 2 of the conductive material particles. A second average particle size R2 in the vertical direction Y;
A capacitor sample was manufactured so that the ratio (R1 / R2) of the first average particle size to the second average particle size became a value shown in Table 1. The capacitance of the obtained capacitor sample was measured in the same manner as in Example 1. The results are shown in Table 1.

【0078】[0078]

【表1】 [Table 1]

【0079】表1により、実施例1〜3と比較例1〜3
とを比較して分かるように、導電材粒子の第1平均粒径
と第2平均粒径との比(R1/R2)が2以上である場
合に、単位体積当たりの取得静電容量を向上でき、小型
化しても大容量を有し、信頼性の高い積層セラミックコ
ンデンサを実現することができることが確認できた。
According to Table 1, Examples 1 to 3 and Comparative Examples 1 to 3
As can be seen from the comparison, when the ratio (R1 / R2) of the first average particle size to the second average particle size of the conductive material particles is 2 or more, the obtained capacitance per unit volume is improved. It was confirmed that a multilayer ceramic capacitor having a large capacity and a high reliability can be realized even if it is miniaturized.

【0080】[0080]

【発明の効果】以上説明してきたように、本発明によれ
ば、単位体積当たりの取得静電容量を向上でき、小型化
しても大容量を有し、信頼性の高い積層セラミックコン
デンサなどの積層セラミック電子部品を提供することが
できる。
As described above, according to the present invention, the obtained capacitance per unit volume can be improved, and even if the size is reduced, a large capacity and a highly reliable multilayer ceramic capacitor or the like can be obtained. A ceramic electronic component can be provided.

【図面の簡単な説明】[Brief description of the drawings]

【図1】 図1は本発明の一実施形態に係る積層セラミ
ックコンデンサの概略断面図である。
FIG. 1 is a schematic sectional view of a multilayer ceramic capacitor according to an embodiment of the present invention.

【図2】 図2は図1に示す内部電極層の要部拡大断面
図である。
FIG. 2 is an enlarged sectional view of a main part of the internal electrode layer shown in FIG.

【図3】 図3(A)〜図3(C)は実施例1のコンデ
ンササンプルの断面および被覆面を示す顕微鏡写真であ
る。
FIGS. 3A to 3C are micrographs showing a cross section and a coated surface of the capacitor sample of Example 1. FIG.

【図4】 図4は実施例1のコンデンササンプルの断面
研磨面の顕微鏡写真である。
FIG. 4 is a micrograph of a cross-section polished surface of the capacitor sample of Example 1.

【図5】 図5(A)〜図5(C)は比較例1のコンデ
ンササンプルの断面および被覆面を示す顕微鏡写真であ
る。
5 (A) to 5 (C) are photomicrographs showing a cross section and a coated surface of a capacitor sample of Comparative Example 1. FIG.

【図6】 図6は比較例1のコンデンササンプルの断面
研磨面の顕微鏡写真である。
FIG. 6 is a photomicrograph of a polished cross section of the capacitor sample of Comparative Example 1.

【符号の説明】 1… 積層セラミックコンデンサ 2… 誘電体層 3… 内部電極層 3a… 導電材粒子 4… 外部電極 10… 素子本体[Description of Signs] 1 ... Multilayer ceramic capacitor 2 ... Dielectric layer 3 ... Internal electrode layer 3a ... Conductive material particles 4 ... External electrode 10 ... Element body

───────────────────────────────────────────────────── フロントページの続き Fターム(参考) 5E001 AB03 AC09 AD00 AE00 AE02 AE03 5E082 AB03 BC39 EE23 FG01 FG26 PP09  ──────────────────────────────────────────────────続 き Continued on the front page F term (reference) 5E001 AB03 AC09 AD00 AE00 AE02 AE03 5E082 AB03 BC39 EE23 FG01 FG26 PP09

Claims (6)

【特許請求の範囲】[Claims] 【請求項1】 誘電体層と内部電極層とを有する積層セ
ラミック電子部品であって、 前記内部電極層が、前記誘電体層と平行な方向に連なっ
て配置された導電材粒子を含み、 前記導電材粒子が、前記誘電体層と平行な方向の第1平
均粒径(R1)と、前記誘電体層と垂直な方向の第2平
均粒径(R2)とを有し、 前記第1平均粒径(R1)と前記第2平均粒径(R2)
との比(R1/R2)が2以上である積層セラミック電
子部品。
1. A multilayer ceramic electronic component having a dielectric layer and an internal electrode layer, wherein the internal electrode layer includes conductive material particles arranged in a direction parallel to the dielectric layer. A conductive material particle having a first average particle size (R1) in a direction parallel to the dielectric layer and a second average particle size (R2) in a direction perpendicular to the dielectric layer; Particle size (R1) and the second average particle size (R2)
And the ratio (R1 / R2) is 2 or more.
【請求項2】 第1平均粒径(R1)が内部電極層3の
厚みよりも大きい請求項1に記載の積層セラミック電子
部品。
2. The multilayer ceramic electronic component according to claim 1, wherein the first average particle size (R1) is larger than the thickness of the internal electrode layer 3.
【請求項3】 前記第2平均粒径(R2)が2μm以下
である請求項1または2に記載の積層セラミック電子部
品。
3. The multilayer ceramic electronic component according to claim 1, wherein the second average particle size (R2) is 2 μm or less.
【請求項4】 前記導電材粒子がNiまたはNi合金で
構成してある請求項1〜3のいずれかに記載の積層セラ
ミック電子部品。
4. The multilayer ceramic electronic component according to claim 1, wherein said conductive material particles are made of Ni or a Ni alloy.
【請求項5】 前記誘電体層がBaTiOを含む主
成分を有する請求項1〜4のいずれかに記載の積層セラ
ミック電子部品。
5. The multilayer ceramic electronic component according to claim 1, wherein said dielectric layer has a main component containing BaTiO 3 .
【請求項6】 前記誘電体層が(Ba,Ca)(Ti,
Zr)Oを含む主成分を有する請求項1〜4のいず
れかに記載の積層セラミック電子部品。
6. The method according to claim 1, wherein the dielectric layer is (Ba, Ca) (Ti,
The multilayer ceramic electronic component according to claim 1 having a main component containing Zr) O 3.
JP2001149949A 2001-05-18 2001-05-18 Laminated ceramic electronic component Pending JP2002343669A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2001149949A JP2002343669A (en) 2001-05-18 2001-05-18 Laminated ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001149949A JP2002343669A (en) 2001-05-18 2001-05-18 Laminated ceramic electronic component

Publications (1)

Publication Number Publication Date
JP2002343669A true JP2002343669A (en) 2002-11-29

Family

ID=18995053

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001149949A Pending JP2002343669A (en) 2001-05-18 2001-05-18 Laminated ceramic electronic component

Country Status (1)

Country Link
JP (1) JP2002343669A (en)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010059467A (en) * 2008-09-03 2010-03-18 Sumitomo Metal Mining Co Ltd Nickel powder and method for producing the same
US8102639B2 (en) * 2007-07-26 2012-01-24 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and manufacturing method thereof
CN103377826A (en) * 2012-04-26 2013-10-30 三星电机株式会社 Multilayer ceramic electronic component and method of manufacturing the same
JP2013232627A (en) * 2012-03-30 2013-11-14 Taiyo Yuden Co Ltd Multilayer ceramic capacitor and method for manufacturing the same
KR20180113163A (en) 2017-04-05 2018-10-15 다이요 유덴 가부시키가이샤 Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US10847315B2 (en) 2017-04-05 2020-11-24 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor having internal electrode layers with particular distribution of crystal grains and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8102639B2 (en) * 2007-07-26 2012-01-24 Taiyo Yuden Co., Ltd. Multi-layer ceramic capacitor and manufacturing method thereof
JP2010059467A (en) * 2008-09-03 2010-03-18 Sumitomo Metal Mining Co Ltd Nickel powder and method for producing the same
JP2013232627A (en) * 2012-03-30 2013-11-14 Taiyo Yuden Co Ltd Multilayer ceramic capacitor and method for manufacturing the same
CN103377826A (en) * 2012-04-26 2013-10-30 三星电机株式会社 Multilayer ceramic electronic component and method of manufacturing the same
US8941973B2 (en) 2012-04-26 2015-01-27 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and method of manufacturing the same
KR20180113163A (en) 2017-04-05 2018-10-15 다이요 유덴 가부시키가이샤 Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US10741329B2 (en) 2017-04-05 2020-08-11 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor and manufacturing method of multilayer ceramic capacitor
US10847315B2 (en) 2017-04-05 2020-11-24 Taiyo Yuden Co., Ltd. Multilayer ceramic capacitor having internal electrode layers with particular distribution of crystal grains and manufacturing method thereof

Similar Documents

Publication Publication Date Title
EP1528578B1 (en) Multilayer ceramic capacitor
KR100683545B1 (en) Dielectric ceramic composition and method of production and electronic device of the same
JP4821357B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
KR101358488B1 (en) Dielectric ceramic composition and electronic device
JP2005145791A (en) Electronic components, dielectric porcelain composition, and method for manufacturing the same
WO2005117041A1 (en) Electronic part, layered ceramic capacitor, and manufacturing method thereof
JP2008247656A (en) Method for producing dielectric porcelain composition and method for manufacturing electronic component
JP4682426B2 (en) Electronic component and manufacturing method thereof
JP4863005B2 (en) Dielectric porcelain composition and electronic component
JP3924286B2 (en) Manufacturing method of multilayer ceramic electronic component
KR20070015444A (en) Electronic component, multilayer ceramic capacitor, and method for fabricating same
KR100651019B1 (en) dielectric ceramic compositions and electronic devices
JP2004319435A (en) Conductive particle, conductive paste, electronic part, laminated ceramic capacitor and manufacturing method of the same
JP4661203B2 (en) Ceramic electronic component and manufacturing method thereof
JP5133080B2 (en) Dielectric ceramics and multilayer ceramic capacitors
JP2008162862A (en) Dielectric porcelain composition and electronic component
JP2008227093A (en) Manufacturing method of multilayer electronic component
JP2007258476A (en) Laminated electronic component and manufacturing method thereof
JP2007234330A (en) Conductor paste and electronic part
JP2002305124A (en) Monolithic ceramic capacitor and method of manufacturing the same
JP2002343669A (en) Laminated ceramic electronic component
JP4547945B2 (en) Electronic component, dielectric ceramic composition and method for producing the same
JP3520075B2 (en) Manufacturing method of multilayer ceramic electronic component
JP2008174434A (en) Dielectric porcelain composition and electronic component
JP2975459B2 (en) Multilayer ceramic chip capacitors

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20050808

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20050816

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20051213

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20060406

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20060406