JP2002311071A - 応答遅れ計測装置 - Google Patents
応答遅れ計測装置Info
- Publication number
- JP2002311071A JP2002311071A JP2001121156A JP2001121156A JP2002311071A JP 2002311071 A JP2002311071 A JP 2002311071A JP 2001121156 A JP2001121156 A JP 2001121156A JP 2001121156 A JP2001121156 A JP 2001121156A JP 2002311071 A JP2002311071 A JP 2002311071A
- Authority
- JP
- Japan
- Prior art keywords
- response delay
- detection
- converter
- switching device
- delay time
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
(57)【要約】
【課題】 IGBT等のスイッチングディバイスでは、
入力信号に対する出力応答遅延時間にバラツキがある。
このためスイッチングディバイスからの出力信号を用い
る制御において、使用するデバイスによらず制御安定性
を広く確保することが困難であった。 【解決手段】 本発明は、A/D変換装置14とタイマ
装置15を用いて、駆動ドライバ11より出力される入
力信号に対する出力応答遅延時間をリアルタイムに計測
することで出力応答遅延時間のバラツキによる制御安定
性への影響をなくし、実際の出力タイミングを正確に把
握することで駆動システム13の制御安定性の向上を実
現している。
入力信号に対する出力応答遅延時間にバラツキがある。
このためスイッチングディバイスからの出力信号を用い
る制御において、使用するデバイスによらず制御安定性
を広く確保することが困難であった。 【解決手段】 本発明は、A/D変換装置14とタイマ
装置15を用いて、駆動ドライバ11より出力される入
力信号に対する出力応答遅延時間をリアルタイムに計測
することで出力応答遅延時間のバラツキによる制御安定
性への影響をなくし、実際の出力タイミングを正確に把
握することで駆動システム13の制御安定性の向上を実
現している。
Description
【0001】
【発明の属する技術分野】本発明は、スイッチングディ
バイスを用いた制御装置に関するものである。
バイスを用いた制御装置に関するものである。
【0002】
【従来の技術】従来この種の技術としては、特開平7−
15248号公報に記載されているものがある。以下図
面を用いて説明する。
15248号公報に記載されているものがある。以下図
面を用いて説明する。
【0003】図14(B)に示すように141、142補
正設定器、143、144は加算器によりスイッチング
動作の遅れ時間に対応して補正する補正部145を構成
している。通常IGBTやFET等のスイッチングディ
バイスでは図中(A)に示されるように入力信号に対して
出力信号が遅れる。このため入力パルス幅Tinに比べ出
力パルス幅Toutは立上り時間Tonあるいは立下り時間Tof
fの影響で狭くなる。これを補正するため、メーカで測
定されたスイッチングディバイスの立上り(導通)時、あ
るいは立下り(遮断)時における遅れ時間に対応した補正
値を補正値設定器にストアしておき、これを加算した入
力駆動信号を用いることでスイッチングディバイスの応
答遅れによる影響を補正している。
正設定器、143、144は加算器によりスイッチング
動作の遅れ時間に対応して補正する補正部145を構成
している。通常IGBTやFET等のスイッチングディ
バイスでは図中(A)に示されるように入力信号に対して
出力信号が遅れる。このため入力パルス幅Tinに比べ出
力パルス幅Toutは立上り時間Tonあるいは立下り時間Tof
fの影響で狭くなる。これを補正するため、メーカで測
定されたスイッチングディバイスの立上り(導通)時、あ
るいは立下り(遮断)時における遅れ時間に対応した補正
値を補正値設定器にストアしておき、これを加算した入
力駆動信号を用いることでスイッチングディバイスの応
答遅れによる影響を補正している。
【0004】
【発明が解決しようとする課題】従来例で述べられてい
るように、入力駆動信号に対するスイッチングディバイ
スの出力応答遅れを補正するための補正値にメーカから
提出されたデータあるいはスイッチングディバイスの使
用者によって事前に測定されたデータを用いる場合、た
とえ同種のディバイスを使用した場合であっても個々の
ディバイス間には応答遅れ時間の差がある。このため補
正値に固定値を用いていたのではすべてのスイッチング
デバイスに対してバラツキに対応した適切な補正制御を
行うことが出来ないという課題を有していた。
るように、入力駆動信号に対するスイッチングディバイ
スの出力応答遅れを補正するための補正値にメーカから
提出されたデータあるいはスイッチングディバイスの使
用者によって事前に測定されたデータを用いる場合、た
とえ同種のディバイスを使用した場合であっても個々の
ディバイス間には応答遅れ時間の差がある。このため補
正値に固定値を用いていたのではすべてのスイッチング
デバイスに対してバラツキに対応した適切な補正制御を
行うことが出来ないという課題を有していた。
【0005】本発明は、同種のディバイス間において個
体差により生じる応答遅れバラツキ、あるいは異種のデ
ィバイス間に生じる応答遅れバラツキに対応した応答遅
れ補正を行うことを目的とするものである。
体差により生じる応答遅れバラツキ、あるいは異種のデ
ィバイス間に生じる応答遅れバラツキに対応した応答遅
れ補正を行うことを目的とするものである。
【0006】
【課題を解決するための手段】本発明は、ある一定周期
毎にサンプリング可能なA/D変換装置とタイマ装置とス
イッチングディバイスとを具備した制御システムにおい
て、駆動信号入力以前に出力信号検出用A/D変換装置の
サンプリングを開始、駆動信号入力時に応答遅延時間計
測用タイマ装置のカウントを開始し、A/D変換装置によ
りディバイスの出力信号を検出時、前記応答遅延時間計
測用タイマ装置のカウントを終了することで駆動入力信
号に対するスイッチングディバイスの応答遅延時間をリ
アルタイムに自動計測出来るようにしたものである。
毎にサンプリング可能なA/D変換装置とタイマ装置とス
イッチングディバイスとを具備した制御システムにおい
て、駆動信号入力以前に出力信号検出用A/D変換装置の
サンプリングを開始、駆動信号入力時に応答遅延時間計
測用タイマ装置のカウントを開始し、A/D変換装置によ
りディバイスの出力信号を検出時、前記応答遅延時間計
測用タイマ装置のカウントを終了することで駆動入力信
号に対するスイッチングディバイスの応答遅延時間をリ
アルタイムに自動計測出来るようにしたものである。
【0007】
【発明の実施の形態】本発明は、ある一定周期毎にサン
プリング可能なA/D変換装置とタイマ装置とスイッチン
グディバイスとを具備した制御システムにおいて、前記
スイッチングディバイスの駆動信号入力以前に出力信号
検出用A/D変換装置のサンプリングを開始し、駆動信号
入力時に応答遅延時間計測用タイマ装置のカウントを開
始する。更に、A/D変換装置にてディバイスの出力信号
を検出時、前記応答遅延時間計測用タイマ装置のカウン
トを終了して駆動入力信号に対するスイッチングディバ
イスの応答遅延時間をリアルタイムに自動計測する。
プリング可能なA/D変換装置とタイマ装置とスイッチン
グディバイスとを具備した制御システムにおいて、前記
スイッチングディバイスの駆動信号入力以前に出力信号
検出用A/D変換装置のサンプリングを開始し、駆動信号
入力時に応答遅延時間計測用タイマ装置のカウントを開
始する。更に、A/D変換装置にてディバイスの出力信号
を検出時、前記応答遅延時間計測用タイマ装置のカウン
トを終了して駆動入力信号に対するスイッチングディバ
イスの応答遅延時間をリアルタイムに自動計測する。
【0008】
【実施例】本発明に関する実施例について図1〜図14
を参照しながら説明する。図1は本発明の応答遅れ補正
制御実施例の基本構成図、図2は応答遅れ補正制御の基
本フローチャート、図3は入力信号に対するサンプリン
グ開始ポイントの変化を示したもの、図4はA/Dサンプ
リング方法を示した説明図、図5は応答遅延時間を更新
するタイミングを示したフローチャート、図6はスレッ
ショルド電圧値の自動設定を示したフローチャート、図
7はA/D変換装置のサンプリングにおいてノイズ除去制
御を示したフローチャート、図8はスレッショルド電圧
値を更新するタイミングを示したフローチャート、図9
は検出精度改善を示した説明図、図10は応答遅れ時間
検出においてノイズ除去制御を示したフローチャート、
図11はリンキング期間の回避制御を示したフローチャ
ート、図12は自動計測によるリンキング期間の回避制
御を示したフローチャート、図13は処理時間による遅
延を考慮した補正を示した基本構成図、図14は従来の
応答遅れ補正制御を示した基本構成図である。
を参照しながら説明する。図1は本発明の応答遅れ補正
制御実施例の基本構成図、図2は応答遅れ補正制御の基
本フローチャート、図3は入力信号に対するサンプリン
グ開始ポイントの変化を示したもの、図4はA/Dサンプ
リング方法を示した説明図、図5は応答遅延時間を更新
するタイミングを示したフローチャート、図6はスレッ
ショルド電圧値の自動設定を示したフローチャート、図
7はA/D変換装置のサンプリングにおいてノイズ除去制
御を示したフローチャート、図8はスレッショルド電圧
値を更新するタイミングを示したフローチャート、図9
は検出精度改善を示した説明図、図10は応答遅れ時間
検出においてノイズ除去制御を示したフローチャート、
図11はリンキング期間の回避制御を示したフローチャ
ート、図12は自動計測によるリンキング期間の回避制
御を示したフローチャート、図13は処理時間による遅
延を考慮した補正を示した基本構成図、図14は従来の
応答遅れ補正制御を示した基本構成図である。
【0009】まず、図1において11は駆動ドライブ、
12はスイッチングディバイス、13は駆動システム、
14はA/D変換装置、15はタイマ装置である。スイッ
チングディバイス12は駆動ドライブ11からの駆動信
号により駆動し、出力する信号で駆動システム13を駆
動している。前記スイッチングディバイス12駆動には
応答遅れがあり、これを補正するため駆動ドライブから
の入力信号に伴いカウントを開始するタイマ装置15
と、スイッチングディバイス12からの出力信号を検出
し、タイマ装置14のカウントを停止させるためのA/D
変換装置14を備えている。
12はスイッチングディバイス、13は駆動システム、
14はA/D変換装置、15はタイマ装置である。スイッ
チングディバイス12は駆動ドライブ11からの駆動信
号により駆動し、出力する信号で駆動システム13を駆
動している。前記スイッチングディバイス12駆動には
応答遅れがあり、これを補正するため駆動ドライブから
の入力信号に伴いカウントを開始するタイマ装置15
と、スイッチングディバイス12からの出力信号を検出
し、タイマ装置14のカウントを停止させるためのA/D
変換装置14を備えている。
【0010】上記実施例の動作について、図2を用いて
説明する。図2はスイッチングディバイスの応答遅れ時
間をリアルタイムに計測することを示したフローチャー
トである。まずステップA1においてスイッチングディ
バイス12に駆動信号が入力される以前にA/D変換装置
14によるスイッチングディバイス12の出力信号検出
を開始する。次に駆動信号が入力されたかを判断するス
テップA2において「Yes」と判断するとステップA
3にて応答遅延時間計測用タイマ装置15のカウントを
開始させる。「No」とステップA2の判断分岐に戻
り、駆動信号が入力されたかどうかの判断を繰り返す。
ステップA3にてタイマ装置15起動後、スイッチング
ディバイス12からの出力信号の有無を判断するステッ
プA4において「Yes」と判断するとステップA5に
おいてタイマ装置15のカウントを停止する。「No」
と判断するとステップA4の判断分岐に戻り、出力信号
の有無の判断を繰り返す。タイマ装置15を停止後、A/
D変換装置14を停止させ応答遅れ補正制御を終了す
る。上記手法により使用するディバイスの応答遅れ時間
をリアルタイムに計測することが出来る。
説明する。図2はスイッチングディバイスの応答遅れ時
間をリアルタイムに計測することを示したフローチャー
トである。まずステップA1においてスイッチングディ
バイス12に駆動信号が入力される以前にA/D変換装置
14によるスイッチングディバイス12の出力信号検出
を開始する。次に駆動信号が入力されたかを判断するス
テップA2において「Yes」と判断するとステップA
3にて応答遅延時間計測用タイマ装置15のカウントを
開始させる。「No」とステップA2の判断分岐に戻
り、駆動信号が入力されたかどうかの判断を繰り返す。
ステップA3にてタイマ装置15起動後、スイッチング
ディバイス12からの出力信号の有無を判断するステッ
プA4において「Yes」と判断するとステップA5に
おいてタイマ装置15のカウントを停止する。「No」
と判断するとステップA4の判断分岐に戻り、出力信号
の有無の判断を繰り返す。タイマ装置15を停止後、A/
D変換装置14を停止させ応答遅れ補正制御を終了す
る。上記手法により使用するディバイスの応答遅れ時間
をリアルタイムに計測することが出来る。
【0011】次に上記手法を用いて、精度よく補正を行
う(遅延時間を検出する)手法について説明する。応答遅
れ時間を精度よく検出するためには、分解能の高いタイ
マ装置15およびサンプリング周期の短いA/D変換装置
14を用いることが必要となる。ここではA/D変換装置
14のサンプリング周期を短くする手法について説明す
る。
う(遅延時間を検出する)手法について説明する。応答遅
れ時間を精度よく検出するためには、分解能の高いタイ
マ装置15およびサンプリング周期の短いA/D変換装置
14を用いることが必要となる。ここではA/D変換装置
14のサンプリング周期を短くする手法について説明す
る。
【0012】図3に示すように、サンプリング周期TAD
のA/D変換装置14を用いて、それより短い周期でサン
プリングを行うためにはサンプリング開始ポイントを1
サンプリング周期(TAD)内で前後にずらして複数回検出
する必要がある。図4を用いてその詳細について説明す
る。
のA/D変換装置14を用いて、それより短い周期でサン
プリングを行うためにはサンプリング開始ポイントを1
サンプリング周期(TAD)内で前後にずらして複数回検出
する必要がある。図4を用いてその詳細について説明す
る。
【0013】図4でサンプリング周期TADのA/D変換装置
14を用いて4倍のサンプリング精度を実現させる手法
について説明する。図4(a)は4つのA/D変換装置14を
用い、サンプリング開始ポイントをサンプリング周期の
1/4毎ずらして各々を1回駆動させることによりサンプ
リング周期の4倍の精度での検出を可能にしている。た
だし、この手法を用いる場合、多くのA/D変換装置14
を用意することができなければ実現することはできな
い。
14を用いて4倍のサンプリング精度を実現させる手法
について説明する。図4(a)は4つのA/D変換装置14を
用い、サンプリング開始ポイントをサンプリング周期の
1/4毎ずらして各々を1回駆動させることによりサンプ
リング周期の4倍の精度での検出を可能にしている。た
だし、この手法を用いる場合、多くのA/D変換装置14
を用意することができなければ実現することはできな
い。
【0014】これに対し、A/D変換装置14を多く準備
できない場合には、図4(b)に示すように1つのA/D変換
装置14を用いサンプリング開始ポイントをサンプリン
グ周期の1/4毎ずらして4回検出を行うことにより、上
記4つのA/D変換装置14を用いた場合と同等のサンプ
リング精度を実現させることが出来る。ただし、この手
法ではA/D変換装置14の使用個数を1/4に削減できるが
応答遅れ時間の検出に4倍の時間を要する。
できない場合には、図4(b)に示すように1つのA/D変換
装置14を用いサンプリング開始ポイントをサンプリン
グ周期の1/4毎ずらして4回検出を行うことにより、上
記4つのA/D変換装置14を用いた場合と同等のサンプ
リング精度を実現させることが出来る。ただし、この手
法ではA/D変換装置14の使用個数を1/4に削減できるが
応答遅れ時間の検出に4倍の時間を要する。
【0015】上記2つの課題に配慮した手法を次に説明
する。図4(c)に示すように2つのA/D変換装置14を用
い、サンプリング開始ポイントをサンプリング周期の1/
4毎ずらして各々を1回駆動させた後、2回目のサンプ
リング開始を初回のサンプリング開始ポイントから1/2
周期ずらして同様に行うことにより、少ない個数のA/D
変換装置14を用い、短い検出時間にて上記サンプリン
グ手法と同等のサンプリング精度を実現させることが出
来る。このように使用可能なA/D変換装置の個数と検出
時間について、応答補正を行う状況に応じてA/Dサンプ
リングの方法を最も効果的なものに変化させることがで
きる。
する。図4(c)に示すように2つのA/D変換装置14を用
い、サンプリング開始ポイントをサンプリング周期の1/
4毎ずらして各々を1回駆動させた後、2回目のサンプ
リング開始を初回のサンプリング開始ポイントから1/2
周期ずらして同様に行うことにより、少ない個数のA/D
変換装置14を用い、短い検出時間にて上記サンプリン
グ手法と同等のサンプリング精度を実現させることが出
来る。このように使用可能なA/D変換装置の個数と検出
時間について、応答補正を行う状況に応じてA/Dサンプ
リングの方法を最も効果的なものに変化させることがで
きる。
【0016】次に応答遅れ時間の更新タイミングについ
て説明する。図5は駆動システムにおける応答遅延時間
更新タイミングを示したフローチャートである。まず、
ステップB1にてシステムを停止させ初期状態に設定
し、ステップB2において応答遅れ補正制御を行う。こ
こで得た補正値を用いてステップB3でシステムの駆動
を開始する。駆動後、印加電圧および電流の変化の有無
を判断するステップB4において「Yes」と判断する
と、ステップB5にて再び応答遅れ補正制御を行い応答
遅延時間を更新する。「No」と判断した場合、応答遅
れ補正制御を行わずステップB6に移行する。次に一定
時間経過したかどうかを判断するステップB6において
「Yes」と判断した場合、ステップB7にて再び応答
遅れ補正制御を行い応答遅延時間を更新する。「No」
と判断した場合、応答遅れ補正制御を行わずステップB
8に移行する。システムに対する停止命令があるかどう
かを判断するステップB8において「Yes」と判断し
た場合はステップB9にてシステムを停止させシステム
駆動を終了させる。「No」と判断した場合は、ステッ
プB4の判断分岐に戻り、応答遅延時間の更新を行うか
どうかの判断分岐を繰り返す。上記手法により、駆動中
においてもスイッチングディバイス12の応答遅延時間
が変化する要因が発生する度に応答遅延時間を適時更新
していくことで常に最適なスイッチング動作を確保する
ことが出来る。
て説明する。図5は駆動システムにおける応答遅延時間
更新タイミングを示したフローチャートである。まず、
ステップB1にてシステムを停止させ初期状態に設定
し、ステップB2において応答遅れ補正制御を行う。こ
こで得た補正値を用いてステップB3でシステムの駆動
を開始する。駆動後、印加電圧および電流の変化の有無
を判断するステップB4において「Yes」と判断する
と、ステップB5にて再び応答遅れ補正制御を行い応答
遅延時間を更新する。「No」と判断した場合、応答遅
れ補正制御を行わずステップB6に移行する。次に一定
時間経過したかどうかを判断するステップB6において
「Yes」と判断した場合、ステップB7にて再び応答
遅れ補正制御を行い応答遅延時間を更新する。「No」
と判断した場合、応答遅れ補正制御を行わずステップB
8に移行する。システムに対する停止命令があるかどう
かを判断するステップB8において「Yes」と判断し
た場合はステップB9にてシステムを停止させシステム
駆動を終了させる。「No」と判断した場合は、ステッ
プB4の判断分岐に戻り、応答遅延時間の更新を行うか
どうかの判断分岐を繰り返す。上記手法により、駆動中
においてもスイッチングディバイス12の応答遅延時間
が変化する要因が発生する度に応答遅延時間を適時更新
していくことで常に最適なスイッチング動作を確保する
ことが出来る。
【0017】次に出力信号の検出時に用いるスレッショ
ルド電圧値の設定方法について図6〜8を用いて説明す
る。図6はスレッショルド電圧値の自動設定手順を簡単
に示したフローチャートである。まず、スレッショルド
電圧設定時はステップC1において補正対象となるスイ
ッチングディバイス12の駆動を全停止させ、ステップ
C2においてディバイスに印加されている電圧値VSWをA
/D変換装置14によりサンプリングする。そしてステッ
プC3において予め設定された出力信号検出のためのし
きい値係数からスレッショルド電圧値Vthを算出設定す
る。
ルド電圧値の設定方法について図6〜8を用いて説明す
る。図6はスレッショルド電圧値の自動設定手順を簡単
に示したフローチャートである。まず、スレッショルド
電圧設定時はステップC1において補正対象となるスイ
ッチングディバイス12の駆動を全停止させ、ステップ
C2においてディバイスに印加されている電圧値VSWをA
/D変換装置14によりサンプリングする。そしてステッ
プC3において予め設定された出力信号検出のためのし
きい値係数からスレッショルド電圧値Vthを算出設定す
る。
【0018】ここで、ステップC2におけるA/D変換装
置14を用いたディバイス印加電圧V SWの検出制度を向
上させる手段について図7を用いて説明する。A/D変換
装置14を用いたサンプリングにおいて検出制度を向上
させるにはノイズ等による誤検出値を除去する必要があ
る。図7はA/Dサンプリングにおけるノイズ除去制御を
示したフローチャートである。まず、ステップD1にお
いてA/Dサンプリングを行い、ステップD2において総A
/Dサンプリング回数を表わすADcntのカウントアップを
行う。ステップD3では検出されたサンプリング値より
積算値VSUMを算出し、ステップD4では最大検出値から
順に任意に設定されたm1個分の検出値を用いて積算値
VMAXを算出する。ステップD5では最小検出値から順に
任意に設定されたm2個分の検出値を用いて積算値VMIN
を算出する。
置14を用いたディバイス印加電圧V SWの検出制度を向
上させる手段について図7を用いて説明する。A/D変換
装置14を用いたサンプリングにおいて検出制度を向上
させるにはノイズ等による誤検出値を除去する必要があ
る。図7はA/Dサンプリングにおけるノイズ除去制御を
示したフローチャートである。まず、ステップD1にお
いてA/Dサンプリングを行い、ステップD2において総A
/Dサンプリング回数を表わすADcntのカウントアップを
行う。ステップD3では検出されたサンプリング値より
積算値VSUMを算出し、ステップD4では最大検出値から
順に任意に設定されたm1個分の検出値を用いて積算値
VMAXを算出する。ステップD5では最小検出値から順に
任意に設定されたm2個分の検出値を用いて積算値VMIN
を算出する。
【0019】次に総サンプリング回数ADcntが設定総サ
ンプリング回数nに達したかどうかを判断するステップ
D6において「Yes」と判断した場合は、ステップD
7においてサンプリングされた積算値VSUMから最大・最
小検出値の積算値VMAX、VMINをそれぞれ除去することで
ノイズによる影響を抑制したスレッショルド電圧値Vth
を算出しノイズ除去制御を終了する。「No」と判断し
た場合はステップD1に移行し、上記手順ステップD1
〜ステップD6を繰り返す。図8はこのスレッショルド
電圧値Vthの更新タイミングを示したフローチャートで
ある。フローに示すようにまず、ステップE1において
スレッショルド電圧値Vthを更新し、ステップE2にお
いて応答遅れ補正制御を行う。このように応答遅れ補正
制御の直前にスレッショルド電圧値Vthを更新すること
でスイッチングディバイスの駆動状態の変化によらず常
に最適な応答遅れ補正制御を行うことが出来る。
ンプリング回数nに達したかどうかを判断するステップ
D6において「Yes」と判断した場合は、ステップD
7においてサンプリングされた積算値VSUMから最大・最
小検出値の積算値VMAX、VMINをそれぞれ除去することで
ノイズによる影響を抑制したスレッショルド電圧値Vth
を算出しノイズ除去制御を終了する。「No」と判断し
た場合はステップD1に移行し、上記手順ステップD1
〜ステップD6を繰り返す。図8はこのスレッショルド
電圧値Vthの更新タイミングを示したフローチャートで
ある。フローに示すようにまず、ステップE1において
スレッショルド電圧値Vthを更新し、ステップE2にお
いて応答遅れ補正制御を行う。このように応答遅れ補正
制御の直前にスレッショルド電圧値Vthを更新すること
でスイッチングディバイスの駆動状態の変化によらず常
に最適な応答遅れ補正制御を行うことが出来る。
【0020】次にサンプリング周期TADのA/D変換装置1
4を用いて出力信号とスレッショルド電圧値Vthとの交
点検出を行った場合における最大誤差範囲の改善方法に
ついて図9を用いて説明する。図9(a)は改善前、図9
(b)、(c)は改善後の検出方法を示す。図9(a)のようにA
/Dサンプリングによる検出ポイントを出力ポイントとす
る場合、図9(a-1)に示すように真値の直前で検出を行
うようなサンプリングタイミングでは、次の検出ポイン
トが真値からサンプリング周期TADだけずれたポイント
となってしまうため真値からの誤差は最大のΔtdmax≒T
ADとなる。
4を用いて出力信号とスレッショルド電圧値Vthとの交
点検出を行った場合における最大誤差範囲の改善方法に
ついて図9を用いて説明する。図9(a)は改善前、図9
(b)、(c)は改善後の検出方法を示す。図9(a)のようにA
/Dサンプリングによる検出ポイントを出力ポイントとす
る場合、図9(a-1)に示すように真値の直前で検出を行
うようなサンプリングタイミングでは、次の検出ポイン
トが真値からサンプリング周期TADだけずれたポイント
となってしまうため真値からの誤差は最大のΔtdmax≒T
ADとなる。
【0021】そして図9(a-2)に示すように真値とサン
プリングによる検出ポイントがちょうど重なったときに
検出誤差は最小のΔtdmin≒0となる。これに対し、図
9(b)のように複数回(2回以上)のサンプリングが可能で
常に検出ポイントの中点を出力ポイントとする場合、図
9(b-1)に示すように真値の直前で検出を行うようなサ
ンプリングタイミングでは、次の検出ポイントが真値か
らサンプリング周期TA Dだけずれたポイントとなってし
まうが、その中点を出力ポイントとするため真値からの
誤差はΔtdmax≒TAD /2となる。また、図9(b-2)に示す
ように真値の直後で検出を行うようなサンプリングタイ
ミングでは、出力ポイントは真値より半周期TAD /2ずれ
たポイントとなり、検出ポイントと真値との誤差範囲よ
り大きくなってしまうが、最大誤差範囲としては検出ポ
イントをそのまま出力ポイントとするときの半分のΔtd
max= TAD /2となる。
プリングによる検出ポイントがちょうど重なったときに
検出誤差は最小のΔtdmin≒0となる。これに対し、図
9(b)のように複数回(2回以上)のサンプリングが可能で
常に検出ポイントの中点を出力ポイントとする場合、図
9(b-1)に示すように真値の直前で検出を行うようなサ
ンプリングタイミングでは、次の検出ポイントが真値か
らサンプリング周期TA Dだけずれたポイントとなってし
まうが、その中点を出力ポイントとするため真値からの
誤差はΔtdmax≒TAD /2となる。また、図9(b-2)に示す
ように真値の直後で検出を行うようなサンプリングタイ
ミングでは、出力ポイントは真値より半周期TAD /2ずれ
たポイントとなり、検出ポイントと真値との誤差範囲よ
り大きくなってしまうが、最大誤差範囲としては検出ポ
イントをそのまま出力ポイントとするときの半分のΔtd
max= TAD /2となる。
【0022】そして、図9(b-3)に示すように検出ポイ
ントの中点と真値がちょうど重なったときに検出誤差は
最小のΔtdmin≒0となる。更に、図9(c)に示すように
複数回(2回以上)のサンプリングが可能でサンプリング
周期TADが非常に短い場合、検出ポイントと前回の検出
ポイント間を直線近似にて表わすことができ、この近似
直線とスレッショルド電圧値Vthとの交点を出力ポイン
トとすると真値からの誤差は常にゼロとすることができ
る。(Δtdmin=Δtdmax≒0) 次にタイマ装置15を用いた応答遅れ時間の検出精度を
向上させる手段について図10を用いて説明する。タイ
マ装置15を用いた応答遅れ時間の計測において、その
検出精度を向上させるにはノイズ等による誤検出値を除
去する必要がある。図10はタイマ装置15を用いた応
答遅れ時間検出におけるノイズ除去制御を示したフロー
チャートである。まず、ステップF1においてタイマ装
置15を用いた応答遅れ時間検出を行い、ステップF2
においてタイマ装置15による総検出回数を表わすTDcn
tのカウントアップを行う。ステップF3では検出値の
積算値TSUMを算出し、ステップF4では最大検出値から
順に任意に設定されたm1個分の検出値を用いて積算値
TMAXを算出する。ステップF5では最小検出値から順に
任意に設定されたm2個分の検出値を用いて積算値TMIN
を算出する。
ントの中点と真値がちょうど重なったときに検出誤差は
最小のΔtdmin≒0となる。更に、図9(c)に示すように
複数回(2回以上)のサンプリングが可能でサンプリング
周期TADが非常に短い場合、検出ポイントと前回の検出
ポイント間を直線近似にて表わすことができ、この近似
直線とスレッショルド電圧値Vthとの交点を出力ポイン
トとすると真値からの誤差は常にゼロとすることができ
る。(Δtdmin=Δtdmax≒0) 次にタイマ装置15を用いた応答遅れ時間の検出精度を
向上させる手段について図10を用いて説明する。タイ
マ装置15を用いた応答遅れ時間の計測において、その
検出精度を向上させるにはノイズ等による誤検出値を除
去する必要がある。図10はタイマ装置15を用いた応
答遅れ時間検出におけるノイズ除去制御を示したフロー
チャートである。まず、ステップF1においてタイマ装
置15を用いた応答遅れ時間検出を行い、ステップF2
においてタイマ装置15による総検出回数を表わすTDcn
tのカウントアップを行う。ステップF3では検出値の
積算値TSUMを算出し、ステップF4では最大検出値から
順に任意に設定されたm1個分の検出値を用いて積算値
TMAXを算出する。ステップF5では最小検出値から順に
任意に設定されたm2個分の検出値を用いて積算値TMIN
を算出する。
【0023】次にタイマ装置15による総検出回数TDcn
tが設定された応答遅れ検出回数nに達したかどうかを
判断するステップF6において「Yes」と判断した場
合は、ステップF7において検出された積算値TSUMから
最大・最小検出値の積算値VM AX、VMINをそれぞれ除去す
ることでノイズによる影響を抑制した応答遅れ時間を算
出しノイズ除去制御を終了する。「No」と判断した場
合はステップF1に移行し、上記手順ステップF1〜ス
テップF6を繰り返す。
tが設定された応答遅れ検出回数nに達したかどうかを
判断するステップF6において「Yes」と判断した場
合は、ステップF7において検出された積算値TSUMから
最大・最小検出値の積算値VM AX、VMINをそれぞれ除去す
ることでノイズによる影響を抑制した応答遅れ時間を算
出しノイズ除去制御を終了する。「No」と判断した場
合はステップF1に移行し、上記手順ステップF1〜ス
テップF6を繰り返す。
【0024】次に制御安定性を向上させるためにディバ
イスの出力信号に生じるリンキングの影響を抑制する方
法について説明する。図11はリンキング期間の回避制
御を行うためのフローチャートである。図に示されるよ
うに駆動信号入力直後の出力信号はリンキングのため不
安定である。このため、この期間を制御上用いないよう
にすることで制御安定性を向上させることが出来る。ま
ず、出力信号がスレッショルド電圧値Vthに達したかど
うかを判断するステップG1において「Yes」と判断
した場合は、ステップG2においてリンキングによる出
力信号影響期間Trgだけ待機する。待機後、ステップG
3においてスレッショルド電圧値Vth検出信号を出力す
ることでスイッチングディバイスからの出力信号を制御
上で用いることを許可し、リンキング回避制御を終了す
る。「No」と判断した場合は、ステップG1の判断分
岐に戻り、出力信号がスレッショルド電圧値Vthに達し
たかの判断を繰り返す。
イスの出力信号に生じるリンキングの影響を抑制する方
法について説明する。図11はリンキング期間の回避制
御を行うためのフローチャートである。図に示されるよ
うに駆動信号入力直後の出力信号はリンキングのため不
安定である。このため、この期間を制御上用いないよう
にすることで制御安定性を向上させることが出来る。ま
ず、出力信号がスレッショルド電圧値Vthに達したかど
うかを判断するステップG1において「Yes」と判断
した場合は、ステップG2においてリンキングによる出
力信号影響期間Trgだけ待機する。待機後、ステップG
3においてスレッショルド電圧値Vth検出信号を出力す
ることでスイッチングディバイスからの出力信号を制御
上で用いることを許可し、リンキング回避制御を終了す
る。「No」と判断した場合は、ステップG1の判断分
岐に戻り、出力信号がスレッショルド電圧値Vthに達し
たかの判断を繰り返す。
【0025】このような制御を行うことで出力信号が不
安定となるリンキング期間の影響を抑制し制御安定性を
向上させることができる。更に、この回避するリンキン
グ期間Trgの自動設定方法について説明する。図12は
自動計測によるリンキング期間の回避制御を示したフロ
ーチャートである。
安定となるリンキング期間の影響を抑制し制御安定性を
向上させることができる。更に、この回避するリンキン
グ期間Trgの自動設定方法について説明する。図12は
自動計測によるリンキング期間の回避制御を示したフロ
ーチャートである。
【0026】まず、出力信号がスレッショルド電圧値Vt
hに達したかどうかを判断するステップH1において
「Yes」と判断した場合は、ステップH2に移行し、
出力信号が不安定となるリンキング期間を設定するため
のフリーランニングタイマ1を起動させる。「No」と
判断した場合は、ステップH1の判断分岐に戻り、出力
信号がスレッショルド電圧値Vthに達したかどうかの判
断を繰り返す。フリーランニングタイマ1の起動後、ス
テップH3に移行し、出力信号が安定時における出力値
Voに達したかどうかを判断する。「Yes」と判断した
場合は、ステップH4に移行しリンキング周期を検出す
るタイマ2を起動させる。「No」と判断した場合は、
ステップH3の判断分岐に戻り、出力信号が安定時にお
ける出力値Voに達したかどうかの判断を繰り返す。タイ
マ2起動後、ステップH5に移行しサンプリング値をク
リアする。次にステップH6に移行し再び出力信号が安
定時における出力値Voに達したかどうかを判断する。
「Yes」と判断した場合は、ステップH7に移行しリ
ンキング周期を検出するためのタイマ2をストップさせ
る。「No」と判断した場合は、ステップH6の判断分
岐に戻り、出力信号が安定時における出力値Voに達した
かどうかの判断を繰り返す。タイマ2停止後、ステップ
H8に移行しタイマ2による検出値Tc2を用いて出力信
号が不安定となるリンキング期間Trg(=N*Tcyc:Tc2=T
cyc)を設定する。
hに達したかどうかを判断するステップH1において
「Yes」と判断した場合は、ステップH2に移行し、
出力信号が不安定となるリンキング期間を設定するため
のフリーランニングタイマ1を起動させる。「No」と
判断した場合は、ステップH1の判断分岐に戻り、出力
信号がスレッショルド電圧値Vthに達したかどうかの判
断を繰り返す。フリーランニングタイマ1の起動後、ス
テップH3に移行し、出力信号が安定時における出力値
Voに達したかどうかを判断する。「Yes」と判断した
場合は、ステップH4に移行しリンキング周期を検出す
るタイマ2を起動させる。「No」と判断した場合は、
ステップH3の判断分岐に戻り、出力信号が安定時にお
ける出力値Voに達したかどうかの判断を繰り返す。タイ
マ2起動後、ステップH5に移行しサンプリング値をク
リアする。次にステップH6に移行し再び出力信号が安
定時における出力値Voに達したかどうかを判断する。
「Yes」と判断した場合は、ステップH7に移行しリ
ンキング周期を検出するためのタイマ2をストップさせ
る。「No」と判断した場合は、ステップH6の判断分
岐に戻り、出力信号が安定時における出力値Voに達した
かどうかの判断を繰り返す。タイマ2停止後、ステップ
H8に移行しタイマ2による検出値Tc2を用いて出力信
号が不安定となるリンキング期間Trg(=N*Tcyc:Tc2=T
cyc)を設定する。
【0027】リンキングによる出力不安定期間Trg設定
後、この出力不安定期間内であるかどうかを判断するス
テップH9において「Yes」と判断した場合は、ステ
ップH10に移行しフリーランニングタイマ1を停止・
カウントクリア(Tc1=0)する。「No」と判断した場合
は、ステップH9の判断分岐に戻り、リンキングによる
出力不安定期間であるかどうかの判断を繰り返す。タイ
マ1停止後、ステップH11に移行しスレッショルド電
圧値Vth検出信号を出力することでスイッチングディバ
イスからの出力信号を制御上で用いることを許可し、リ
ンキング回避制御を終了する。上記手法により、リンキ
ングにより出力が不安定となる期間Trgを自動計測によ
りリアルタイムに検出することができ、不安定な出力信
号を制御に取り込むことにより生じる制御安定性の乱れ
を抑制できる。
後、この出力不安定期間内であるかどうかを判断するス
テップH9において「Yes」と判断した場合は、ステ
ップH10に移行しフリーランニングタイマ1を停止・
カウントクリア(Tc1=0)する。「No」と判断した場合
は、ステップH9の判断分岐に戻り、リンキングによる
出力不安定期間であるかどうかの判断を繰り返す。タイ
マ1停止後、ステップH11に移行しスレッショルド電
圧値Vth検出信号を出力することでスイッチングディバ
イスからの出力信号を制御上で用いることを許可し、リ
ンキング回避制御を終了する。上記手法により、リンキ
ングにより出力が不安定となる期間Trgを自動計測によ
りリアルタイムに検出することができ、不安定な出力信
号を制御に取り込むことにより生じる制御安定性の乱れ
を抑制できる。
【0028】次にA/D変換装置14とタイマ装置15を
用いた応答遅れ時間の検出精度を向上させる手段につい
て図13を用いて説明する。前記A/D変換装置とタイマ
装置を用いて微小な応答遅れ時間を精度良く検出するた
めには、遅れ時間検出時における処理時間等も考慮に入
れた遅れ時間検出が必要となる。図13は遅れ時間検出
時における処理時間を考慮に入れた応答遅れ補正を示し
たフローチャートである。
用いた応答遅れ時間の検出精度を向上させる手段につい
て図13を用いて説明する。前記A/D変換装置とタイマ
装置を用いて微小な応答遅れ時間を精度良く検出するた
めには、遅れ時間検出時における処理時間等も考慮に入
れた遅れ時間検出が必要となる。図13は遅れ時間検出
時における処理時間を考慮に入れた応答遅れ補正を示し
たフローチャートである。
【0029】まず、ステップI1において出力信号検出
のためのA/D変換装置を起動させ、次に入力信号の有無
を判断するステップI2において「Yes」と判断した
場合は、ステップI3に移行し、応答遅延時間を検出す
るためのタイマ装置のカウントを開始するためのソフト
処理を開始する。「No」と判断した場合は、ステップ
I2の判断分岐に戻り、入力信号の有無の判断を繰り返
す。前記ソフト処理開始後、ステップI4において実際
にタイマ装置のカウントを開始する。次に出力信号の有
無を判断するステップI5において「Yes」と判断し
た場合は、ステップI6に移行し、応答遅延時間を検出
するためのタイマ装置のカウントを停止させるためのソ
フト処理を開始する。
のためのA/D変換装置を起動させ、次に入力信号の有無
を判断するステップI2において「Yes」と判断した
場合は、ステップI3に移行し、応答遅延時間を検出す
るためのタイマ装置のカウントを開始するためのソフト
処理を開始する。「No」と判断した場合は、ステップ
I2の判断分岐に戻り、入力信号の有無の判断を繰り返
す。前記ソフト処理開始後、ステップI4において実際
にタイマ装置のカウントを開始する。次に出力信号の有
無を判断するステップI5において「Yes」と判断し
た場合は、ステップI6に移行し、応答遅延時間を検出
するためのタイマ装置のカウントを停止させるためのソ
フト処理を開始する。
【0030】前記ソフト処理開始後、ステップI7にお
いて実際にタイマ装置のカウントを停止、ステップI8
においてA/D変換装置を停止させる。そしてステップI
9において応答遅延時間検出時の処理時間である駆動信
号が入力されてから実際にタイマ装置がカウント開始す
るまでの期間Tstatr(ステップI3〜ステップI4)およ
びA/D変換装置により出力信号を検出してから実際にタ
イマ装置のカウントを停止するまでの期間Tstop(ステッ
プI6〜ステップI7)を考慮した応答遅延時間の算出
を行い応答遅れ補正制御を終了する。ソフト処理時間を
考慮した上記手法により、微小な応答遅延時間の検出を
精度良く行うことができる。
いて実際にタイマ装置のカウントを停止、ステップI8
においてA/D変換装置を停止させる。そしてステップI
9において応答遅延時間検出時の処理時間である駆動信
号が入力されてから実際にタイマ装置がカウント開始す
るまでの期間Tstatr(ステップI3〜ステップI4)およ
びA/D変換装置により出力信号を検出してから実際にタ
イマ装置のカウントを停止するまでの期間Tstop(ステッ
プI6〜ステップI7)を考慮した応答遅延時間の算出
を行い応答遅れ補正制御を終了する。ソフト処理時間を
考慮した上記手法により、微小な応答遅延時間の検出を
精度良く行うことができる。
【0031】以上のような手法を用いることにより、あ
る一定周期毎にサンプリング可能なA/D変換装置とタイ
マ装置とスイッチングディバイスを具備した制御システ
ムにおいて、駆動信号入力以前に出力信号検出用A/D変
換装置のサンプリングを開始、駆動信号入力時に応答遅
延時間計測用タイマのカウントを開始し、A/D変換装置
によりディバイスの出力信号を検出時、前記応答遅延時
間計測用タイマのカウントを終了することで駆動入力信
号に対するスイッチングディバイスの応答遅延時間を精
度良くリアルタイムに自動計測することができる。
る一定周期毎にサンプリング可能なA/D変換装置とタイ
マ装置とスイッチングディバイスを具備した制御システ
ムにおいて、駆動信号入力以前に出力信号検出用A/D変
換装置のサンプリングを開始、駆動信号入力時に応答遅
延時間計測用タイマのカウントを開始し、A/D変換装置
によりディバイスの出力信号を検出時、前記応答遅延時
間計測用タイマのカウントを終了することで駆動入力信
号に対するスイッチングディバイスの応答遅延時間を精
度良くリアルタイムに自動計測することができる。
【0032】
【発明の効果】本発明は,以上説明したような形態で実
施され,以下に記載するような効果を奏する.請求項1
記載の応答遅れ計測装置によれば、スイッチングディバ
イスを駆動するための信号入力以前に出力信号検出用A/
D変換装置を起動しておき、駆動信号入力時に応答遅れ
時間を計測するためのタイマ装置のカウントを開始さ
せ、前記A/D変換装置によりディバイスからの出力信号
検出した場合にタイマ装置のカウントを停止させること
によりリアルタイムに応答遅れ時間を計測することこと
ができ、従来とは異なり、応答遅れ時間にバラツキがあ
るスイッチングディバイスを用いた場合においても、個
々の応答遅れ時間を検出できるためディバイスに要求さ
れる仕様基準の応答バラツキの許容範囲を拡大すること
ができディバイス選定作業の簡素化、低コスト化につな
がる。
施され,以下に記載するような効果を奏する.請求項1
記載の応答遅れ計測装置によれば、スイッチングディバ
イスを駆動するための信号入力以前に出力信号検出用A/
D変換装置を起動しておき、駆動信号入力時に応答遅れ
時間を計測するためのタイマ装置のカウントを開始さ
せ、前記A/D変換装置によりディバイスからの出力信号
検出した場合にタイマ装置のカウントを停止させること
によりリアルタイムに応答遅れ時間を計測することこと
ができ、従来とは異なり、応答遅れ時間にバラツキがあ
るスイッチングディバイスを用いた場合においても、個
々の応答遅れ時間を検出できるためディバイスに要求さ
れる仕様基準の応答バラツキの許容範囲を拡大すること
ができディバイス選定作業の簡素化、低コスト化につな
がる。
【0033】請求項2記載の応答遅れ計測装置によれ
ば、スイッチングディバイス駆動直前、あるいは前記A/
D変換装置によりスイッチングディバイスに印加される
電圧の検出を行い所定以上の電圧変化を検出した場合、
あるいはディバイス駆動後一定期間経過毎に応答遅延時
間をリアルタイムに計測しその検出値を順次更新するこ
とにより、スイッチングディバイスの駆動状況に応じた
応答遅れ時間を正確に把握することができる。
ば、スイッチングディバイス駆動直前、あるいは前記A/
D変換装置によりスイッチングディバイスに印加される
電圧の検出を行い所定以上の電圧変化を検出した場合、
あるいはディバイス駆動後一定期間経過毎に応答遅延時
間をリアルタイムに計測しその検出値を順次更新するこ
とにより、スイッチングディバイスの駆動状況に応じた
応答遅れ時間を正確に把握することができる。
【0034】請求項3記載の応答遅れ計測装置によれ
ば、スイッチングディバイスからの出力信号検出におい
て、複数個のA/D変換装置を用い、最初に1つの前記A/D
変換装置を起動させてから、前記A/D変換装置の1サンプ
リング周期内でサンプリング周期を使用しているA/D変
換装置の総個数分で等分割、あるいは、ランダムに分割
した時間経過毎に変換開始タイミングをずらして各々の
A/D変換装置を順々に起動させA/Dサンプリングを行うこ
とにより、1つのA/D変換装置を用いた検出に比べ、同じ
検出時間でより精度の高い出力信号検出、すなわち応答
遅れ時間の計測を行うことができる。
ば、スイッチングディバイスからの出力信号検出におい
て、複数個のA/D変換装置を用い、最初に1つの前記A/D
変換装置を起動させてから、前記A/D変換装置の1サンプ
リング周期内でサンプリング周期を使用しているA/D変
換装置の総個数分で等分割、あるいは、ランダムに分割
した時間経過毎に変換開始タイミングをずらして各々の
A/D変換装置を順々に起動させA/Dサンプリングを行うこ
とにより、1つのA/D変換装置を用いた検出に比べ、同じ
検出時間でより精度の高い出力信号検出、すなわち応答
遅れ時間の計測を行うことができる。
【0035】請求項4記載の応答遅れ計測装置によれ
ば、スイッチングディバイスからの出力信号検出におい
て、最初のA/Dサンプリング開始ポイントから1サンプリ
ング周期内でサンプリング周期を総検出回数で等分割し
た時間毎、あるいは、ランダムに分割した時間毎に前記
A/D変換装置の変換開始ポイントを順々にずらし、サン
プリング周期の分割回数検出を行うことで、上記複数の
A/D変換装置を用いて出力信号を検出した場合と同等の
検出精度を1つのA/D変換装置を用いて実現することが
できるため、正確な応答遅れ時間の計測を行うことがで
きる。
ば、スイッチングディバイスからの出力信号検出におい
て、最初のA/Dサンプリング開始ポイントから1サンプリ
ング周期内でサンプリング周期を総検出回数で等分割し
た時間毎、あるいは、ランダムに分割した時間毎に前記
A/D変換装置の変換開始ポイントを順々にずらし、サン
プリング周期の分割回数検出を行うことで、上記複数の
A/D変換装置を用いて出力信号を検出した場合と同等の
検出精度を1つのA/D変換装置を用いて実現することが
できるため、正確な応答遅れ時間の計測を行うことがで
きる。
【0036】請求項5記載の応答遅れ計測装置によれ
ば、スイッチングディバイスからの出力信号検出におい
て、1サンプリング周期内で1つのA/D変換装置当り複数
回のA/Dサンプリングを行い、この検出回数でサンプリ
ング周期を分割した期間において、前記A/D変換装置を
複数個用い、前記分割されたサンプリング周期をA/D変
換装置の総個数分で等分割した時間毎、あるいは、ラン
ダムに分割した時間毎に変換開始タイミングをずらして
各々のA/D変換装置を順々に起動し、スイッチングディ
バイスからの出力信号を検出することで、より少ない個
数のA/D変換装置を用い、より少ない検出時間で精度良
く出力信号検出を行うことができるため、正確な応答遅
れ時間の計測を行うことができる。
ば、スイッチングディバイスからの出力信号検出におい
て、1サンプリング周期内で1つのA/D変換装置当り複数
回のA/Dサンプリングを行い、この検出回数でサンプリ
ング周期を分割した期間において、前記A/D変換装置を
複数個用い、前記分割されたサンプリング周期をA/D変
換装置の総個数分で等分割した時間毎、あるいは、ラン
ダムに分割した時間毎に変換開始タイミングをずらして
各々のA/D変換装置を順々に起動し、スイッチングディ
バイスからの出力信号を検出することで、より少ない個
数のA/D変換装置を用い、より少ない検出時間で精度良
く出力信号検出を行うことができるため、正確な応答遅
れ時間の計測を行うことができる。
【0037】請求項6記載の応答遅れ計測装置によれ
ば、スイッチングディバイスの出力信号検出において、
オフ時にスイッチングディバイスに印加される電圧値を
A/D変換装置により検出し、スイッチングディバイスの
出力信号検出を判定する上で必要となるスレッショルド
電圧値の設定を前記検出値にあらかじめ定められた係数
を乗じて算出することにより、ディバイス印加電圧に対
し適切なスレッショルド電圧値を設定でき正確な出力信
号検出、すなわち、正確な応答遅れ時間の計測を行うこ
とができる。
ば、スイッチングディバイスの出力信号検出において、
オフ時にスイッチングディバイスに印加される電圧値を
A/D変換装置により検出し、スイッチングディバイスの
出力信号検出を判定する上で必要となるスレッショルド
電圧値の設定を前記検出値にあらかじめ定められた係数
を乗じて算出することにより、ディバイス印加電圧に対
し適切なスレッショルド電圧値を設定でき正確な出力信
号検出、すなわち、正確な応答遅れ時間の計測を行うこ
とができる。
【0038】請求項7記載の応答遅れ計測装置によれ
ば、スイッチングディバイスの出力信号検出において、
A/D変換装置を用いたスイッチングディバイスに印加さ
れる電圧値の検出回数をスレッショルド電圧算出時に除
去するデータ数より多く設定し、その積算された検出値
から最大・最小検出値より順に複数個の検出値を除去し
た残りの検出値の平均値をスレッショルド電圧値として
設定することにより、ノイズ等の影響を抑制でき正確な
出力信号検出、すなわち、正確な応答遅れ時間の計測を
行うことができる。
ば、スイッチングディバイスの出力信号検出において、
A/D変換装置を用いたスイッチングディバイスに印加さ
れる電圧値の検出回数をスレッショルド電圧算出時に除
去するデータ数より多く設定し、その積算された検出値
から最大・最小検出値より順に複数個の検出値を除去し
た残りの検出値の平均値をスレッショルド電圧値として
設定することにより、ノイズ等の影響を抑制でき正確な
出力信号検出、すなわち、正確な応答遅れ時間の計測を
行うことができる。
【0039】請求項8記載の応答遅れ計測装置によれ
ば、スイッチングディバイスの出力信号検出において、
A/D変換装置を用いてスイッチングディバイスに印加さ
れる電圧値を4回検出し、その検出値から最大・最小検
出値を除去した残り2つの検出値の平均値をスレッショ
ルド電圧に設定するノイズ除去制御を備えることによ
り、少ない検出回数でノイズの影響を抑制した正確な出
力信号検出、すなわち、応答遅れ時間の計測を行うこと
ができる。
ば、スイッチングディバイスの出力信号検出において、
A/D変換装置を用いてスイッチングディバイスに印加さ
れる電圧値を4回検出し、その検出値から最大・最小検
出値を除去した残り2つの検出値の平均値をスレッショ
ルド電圧に設定するノイズ除去制御を備えることによ
り、少ない検出回数でノイズの影響を抑制した正確な出
力信号検出、すなわち、応答遅れ時間の計測を行うこと
ができる。
【0040】請求項9記載の応答遅れ計測装置によれ
ば、スイッチングディバイスの出力信号検出において、
応答遅れ時間計測の前にスイッチングディバイスの出力
を判断するスレッショルド電圧を再設定することによ
り、ディバイスの状態変化に対し、常に適切なスレッシ
ョルド電圧値を設定でき正確な出力信号検出、すなわ
ち、応答遅れ時間の計測を行うことができる。
ば、スイッチングディバイスの出力信号検出において、
応答遅れ時間計測の前にスイッチングディバイスの出力
を判断するスレッショルド電圧を再設定することによ
り、ディバイスの状態変化に対し、常に適切なスレッシ
ョルド電圧値を設定でき正確な出力信号検出、すなわ
ち、応答遅れ時間の計測を行うことができる。
【0041】請求項10記載の応答遅れ計測装置によれ
ば、スイッチングディバイスの出力信号検出において、
A/D変換装置による最初の検出で出力信号を検出した場
合は、検出したポイントをそのまま出力信号が出力され
ているポイントとし、複数回(2回以上)の検出後に出力
信号を検出した場合は、現検出ポイントと前回の検出ポ
イントの中点を出力信号が出力されているポイントとす
ることにより、実際の出力ポイントとの誤差範囲を従来
に比べ半分に縮めることで精度の良い出力信号検出、す
なわち、応答遅れ時間の計測を行うことができる。
ば、スイッチングディバイスの出力信号検出において、
A/D変換装置による最初の検出で出力信号を検出した場
合は、検出したポイントをそのまま出力信号が出力され
ているポイントとし、複数回(2回以上)の検出後に出力
信号を検出した場合は、現検出ポイントと前回の検出ポ
イントの中点を出力信号が出力されているポイントとす
ることにより、実際の出力ポイントとの誤差範囲を従来
に比べ半分に縮めることで精度の良い出力信号検出、す
なわち、応答遅れ時間の計測を行うことができる。
【0042】請求項11記載の応答遅れ計測装置によれ
ば、スイッチングディバイスの出力信号検出において、
A/D変換装置により複数回(2回以上)の検出後にスイッチ
ングディバイスからの出力信号を検出した場合、現検出
ポイントと前回の検出ポイント間の出力信号を直線近似
にて表わし、この近似直線とスレッショルド電圧値との
交点を出力信号が出力されるポイントとすることによ
り、実際の出力ポイントとの誤差範囲をほぼゼロとする
ことができ、精度の良い出力信号検出、すなわち、応答
遅れ時間の計測を行うことができる。
ば、スイッチングディバイスの出力信号検出において、
A/D変換装置により複数回(2回以上)の検出後にスイッチ
ングディバイスからの出力信号を検出した場合、現検出
ポイントと前回の検出ポイント間の出力信号を直線近似
にて表わし、この近似直線とスレッショルド電圧値との
交点を出力信号が出力されるポイントとすることによ
り、実際の出力ポイントとの誤差範囲をほぼゼロとする
ことができ、精度の良い出力信号検出、すなわち、応答
遅れ時間の計測を行うことができる。
【0043】請求項12記載の応答遅れ計測装置によれ
ば、スイッチングディバイスの応答遅れ時間計測におい
て、タイマ装置を用いたスイッチングディバイスの出力
応答遅延時間の検出回数を応答遅延時間算出時に除去す
るデータ数より多く設定し、その積算された検出値から
最大・最小値より順に複数個の検出値を除去した残りの
検出値の平均値を出力応答遅延時間とするノイズ除去制
御を備えることにより、ノイズ等から受ける影響を抑制
した正確な遅延時間検出を行うことができる。
ば、スイッチングディバイスの応答遅れ時間計測におい
て、タイマ装置を用いたスイッチングディバイスの出力
応答遅延時間の検出回数を応答遅延時間算出時に除去す
るデータ数より多く設定し、その積算された検出値から
最大・最小値より順に複数個の検出値を除去した残りの
検出値の平均値を出力応答遅延時間とするノイズ除去制
御を備えることにより、ノイズ等から受ける影響を抑制
した正確な遅延時間検出を行うことができる。
【0044】請求項13記載の応答遅れ計測装置によれ
ば、スイッチングディバイスの応答遅れ時間検出におい
て、タイマ装置を用いてスイッチングディバイスの応答
遅延時間を4回検出し、その検出値から最大・最小検出
値を除去した残り2つの検出値の平均値を応答遅延時間
とするノイズ除去制御を備えることにより、少ない検出
回数でノイズの影響を抑制した正確な応答遅延時間の検
出を行うことができる。
ば、スイッチングディバイスの応答遅れ時間検出におい
て、タイマ装置を用いてスイッチングディバイスの応答
遅延時間を4回検出し、その検出値から最大・最小検出
値を除去した残り2つの検出値の平均値を応答遅延時間
とするノイズ除去制御を備えることにより、少ない検出
回数でノイズの影響を抑制した正確な応答遅延時間の検
出を行うことができる。
【0045】請求項14記載の応答遅れ計測装置によれ
ば、スイッチングディバイスの出力信号検出において、
A/D変換装置による出力信号検出後、所定時間後に検出
を完了したことを示す信号を送出することにより、リン
キング期間を含めた応答遅延時間を計測することができ
る。
ば、スイッチングディバイスの出力信号検出において、
A/D変換装置による出力信号検出後、所定時間後に検出
を完了したことを示す信号を送出することにより、リン
キング期間を含めた応答遅延時間を計測することができ
る。
【0046】請求項15記載の応答遅れ計測装置によれ
ば、スイッチングディバイスの出力信号検出において、
駆動信号入力以前に出力信号検出用A/D変換装置のサン
プリングを開始し、安定時における出力値を検出した場
合にタイマ装置を起動させ、A/D変換値をクリアしてA/D
変換を再開させる。再び安定時における出力値を検出し
た場合にタイマ装置のカウントを停止させることによ
り、駆動入力信号に対してスイッチングディバイスの出
力側に発生するリンキング期間をリアルタイムに計測す
ることにより、リンキング期間を含めた応答遅れ時間を
正確に計測することができる。
ば、スイッチングディバイスの出力信号検出において、
駆動信号入力以前に出力信号検出用A/D変換装置のサン
プリングを開始し、安定時における出力値を検出した場
合にタイマ装置を起動させ、A/D変換値をクリアしてA/D
変換を再開させる。再び安定時における出力値を検出し
た場合にタイマ装置のカウントを停止させることによ
り、駆動入力信号に対してスイッチングディバイスの出
力側に発生するリンキング期間をリアルタイムに計測す
ることにより、リンキング期間を含めた応答遅れ時間を
正確に計測することができる。
【0047】請求項16記載の応答遅れ計測装置によれ
ば、スイッチングディバイスに対する駆動信号が入力さ
れてから実際に応答遅延時間計測用タイマがスタートさ
れるまでの遅延時間、および出力信号検出用A/D変換装
置により出力信号が検出されてから実際に応答遅延時間
計測用タイマがストップされるまでの処理時間を考慮す
ることにより、微小な応答遅延時間を正確に検出するこ
とができる。
ば、スイッチングディバイスに対する駆動信号が入力さ
れてから実際に応答遅延時間計測用タイマがスタートさ
れるまでの遅延時間、および出力信号検出用A/D変換装
置により出力信号が検出されてから実際に応答遅延時間
計測用タイマがストップされるまでの処理時間を考慮す
ることにより、微小な応答遅延時間を正確に検出するこ
とができる。
【図1】本発明の1実施例における応答遅れ補正制御の
基本構成図
基本構成図
【図2】応答遅れ補正制御の基本フローチャート
【図3】入力信号に対するサンプリング開始ポイントの
タイミング変化図
タイミング変化図
【図4】A/Dサンプリング方法を示した説明図
【図5】応答遅延時間を更新するタイミングを示すフロ
ーチャート
ーチャート
【図6】スレッショルド電圧値の自動設定を示すフロー
チャート
チャート
【図7】A/Dサンプリングにおけるノイズ除去制御を示
すフローチャート
すフローチャート
【図8】スレッショルド電圧値を更新するタイミングを
示すフローチャート
示すフローチャート
【図9】検出精度改善を示す説明図
【図10】応答遅れ時間検出におけるノイズ除去制御を
示すフローチャート
示すフローチャート
【図11】リンキング期間の回避制御を示すフローチャ
ート
ート
【図12】自動計測によるリンキング期間の回避制御を
示すフローチャート
示すフローチャート
【図13】処理時間による遅延を考慮した応答遅れ補正
を示す基本構成図
を示す基本構成図
【図14】従来の応答遅れ補正制御を示す基本構成図
11 駆動ドライバー 12 スイッチングディバイス 13 駆動システム 14 A/D変換装置 15 タイマ装置 141、142 補正値設定器 143、144 加算器 145 補正部
Claims (16)
- 【請求項1】 ある一定周期毎にサンプリング可能なA/
D変換装置とタイマ装置とスイッチングディバイスとを
具備した制御システムにおいて、前記スイッチングディ
バイス駆動信号入力以前に出力信号検出用A/D変換装置
のサンプリングを開始、前記スイッチングディバイス駆
動信号入力時に応答遅延時間計測用タイマ装置のカウン
トを開始し、A/D変換装置によりディバイスの出力信号
を検出時、前記応答遅延時間計測用タイマ装置のカウン
トを終了することでスイッチングディバイス駆動入力信
号に対する出力信号の応答遅延時間をリアルタイムに自
動計測することを特徴とした応答遅れ計測装置。 - 【請求項2】 スイッチングディバイス駆動直前、ある
いは前記A/D変換装置によりスイッチングディバイスに
印加される電圧検出を行い所定以上の電圧変化を検出し
た場合、あるいは駆動後一定期間毎に応答遅延時間をリ
アルタイムに計測し、その検出値を順次更新することを
特徴とした請求項1記載の応答遅れ計測装置。 - 【請求項3】 前記A/D変換装置を複数個用い、最初に
1つのA/D変換装置を起動させてから、前記A/D変換装置
の1サンプリング周期内でサンプリング周期をA/D変換装
置の総個数分で等分割した時間毎、あるいは、ランダム
分割した時間毎に変換開始タイミングをずらして各々の
A/D変換装置を順々に起動させA/Dサンプリングを行うこ
とを特徴とした請求項1記載の応答遅れ計測装置。 - 【請求項4】 最初のA/Dサンプリング開始ポイントか
ら1サンプリング周期内でサンプリング周期を総検出回
数で等分割した時間毎、あるいは、ランダム分割した時
間毎に前記A/D変換装置の変換開始ポイントを順々にず
らし、サンプリング周期の分割回数分検出を行うことを
特徴とした請求項1記載の応答遅れ計測装置。 - 【請求項5】 1サンプリング周期内で1つのA/D変換装
置当り複数回のA/Dサンプリングを行い、この検出回数
でサンプリング周期を分割した期間において、前記A/D
変換装置を複数個用い、前記分割期間をA/D変換装置の
総個数分で等分割した時間毎、あるいは、ランダム分割
した時間毎に変換開始タイミングをずらして各々のA/D
変換装置を順々に起動し、遅延時間を検出することを特
徴とした請求項1記載の応答遅れ計測装置。 - 【請求項6】 前記A/D変換装置とタイマ装置とスイッ
チングディバイスとを具備した制御システムにおいて、
前記A/D変換装置を用いて、オフ時にスイッチングディ
バイスに印加される電圧値を検出し、その値に応じてス
イッチングディバイスからの出力信号を検出するため
に、ディバイス印加電圧値にあらかじめ定められた係数
を乗じて算出したスレッショルド電圧値を設定すること
を特徴とした請求項1記載の応答遅れ計測装置。 - 【請求項7】 前記A/D変換装置とタイマ装置とスイッ
チングディバイスを具備した制御システムにおいて、A/
D変換装置を用いたスイッチングディバイスに印加され
る電圧値の検出回数をスレッショルド電圧算出時に除去
するデータ数より多い回数検出し、その積算された検出
値から最大・最小検出値より順に複数個の検出値を除去
した残りの検出値の平均値を設定するスレッショルド電
圧値の算出に用いるノイズ除去制御を備えたことを特徴
とした請求項1記載の応答遅れ計測装置。 - 【請求項8】 前記ノイズ除去制御において、スイッチ
ングディバイスに印加される電圧値を4回検出し、その
検出値から最大・最小検出値を除去した残り2つの検出
値の平均値を設定するスレッショルド電圧値の算出に用
いるノイズ除去制御を備えたことを特徴とした請求項1
記載の応答遅れ計測装置。 - 【請求項9】 前記スレッショルド電圧値の設定のタイ
ミングについて、応答遅れ時間の計測直前にスレッショ
ルド電圧値の設定を行うことを特徴とした請求項1記載
の応答遅れ計測装置。 - 【請求項10】 前記A/D変換装置による出力信号の検
出において、初回のA/Dサンプリングにて出力信号を検
出した場合は、検出ポイントを出力ポイントとし、複数
回のサンプリング後に出力信号を検出した場合、現検出
ポイントと前回の検出ポイントの中点を出力ポイントと
したことを特徴とした請求項1記載の応答遅れ計測装
置。 - 【請求項11】 前記A/D変換装置による出力信号の検
出において、複数回のサンプリング後に出力信号を検出
した場合、現検出ポイントと前回の検出ポイント間の出
力信号を直線近似式にて表わし、この近似直線とスレッ
ショルド電圧値との交点を出力ポイントとすることを特
徴とする請求項1記載の応答遅れ計測装置。 - 【請求項12】 前記A/D変換装置とタイマ装置とスイ
ッチングディバイスを具備した制御システムにおけるス
イッチングディバイスの出力応答遅延時間の検出におい
て、その検出回数を応答遅延時間算出時に除去するデー
タ数より多く設定し、その検出値を積算する。積算され
た検出値から最大・最小検出値より順に複数個の検出値
を除去した残りの検出値の平均値を出力応答遅延時間と
するノイズ除去制御を備えたことを特徴とした請求項1
記載の応答遅れ計測装置。 - 【請求項13】 前記ノイズ除去制御において、スイッ
チングディバイスの出力応答遅延時間を4回検出し、そ
の検出値から最大・最小検出値を除去した残り2つの検
出値の平均値を出力応答遅延時間とするノイズ除去制御
を備えたことを特徴とした請求項1記載の応答遅れ計測
装置。 - 【請求項14】 前記A/D変換装置を用いた出力信号の
検出において、前記A/D変換装置からの出力信号検出
後、所定時間後に検出を完了したことを示す信号を送出
することを特徴とした請求項1記載の応答遅れ計測装
置。 - 【請求項15】 前記リンキングによる影響を考慮した
制御システムにおいて、駆動信号入力以前に出力信号検
出用A/D変換装置のサンプリングを開始し、安定時にお
ける出力値を検出した場合にタイマ装置を起動させ、A/
D変換値をクリアしてA/D変換を再開させる。再び安定時
における出力値を検出した場合にタイマ装置のカウント
を停止させることにより、駆動入力信号に対してスイッ
チングディバイスの出力側に発生するリンキング期間を
リアルタイムに計測することを特徴とした請求項1記載
の応答遅れ計測装置。 - 【請求項16】 前記A/D変換装置とタイマ装置とスイ
ッチングディバイスを具備した制御システムにおいて、
スイッチングディバイスに対する駆動信号が入力されて
から実際に応答遅延時間計測用タイマがスタートされる
までの遅延時間、および出力信号検出用A/D変換装置に
より出力信号が検出されてから実際に応答遅延時間計測
用タイマがストップされるまでの処理遅延時間を考慮し
て応答遅延時間を算出することを特徴とした請求項1記
載の応答遅れ計測装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001121156A JP2002311071A (ja) | 2001-04-19 | 2001-04-19 | 応答遅れ計測装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2001121156A JP2002311071A (ja) | 2001-04-19 | 2001-04-19 | 応答遅れ計測装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2002311071A true JP2002311071A (ja) | 2002-10-23 |
Family
ID=18971087
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001121156A Pending JP2002311071A (ja) | 2001-04-19 | 2001-04-19 | 応答遅れ計測装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2002311071A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015100198A (ja) * | 2013-11-19 | 2015-05-28 | トヨタ自動車株式会社 | 電力変換装置及び電力補正方法 |
-
2001
- 2001-04-19 JP JP2001121156A patent/JP2002311071A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2015100198A (ja) * | 2013-11-19 | 2015-05-28 | トヨタ自動車株式会社 | 電力変換装置及び電力補正方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7015716B2 (en) | Method for detecting a power load of a power supply module according to duty cycle detection, and related device | |
JP5952836B2 (ja) | 温度検出装置、および、温度検出装置を備える集積回路 | |
US20040177102A1 (en) | Method and apparatus for correction of A/D converted output data | |
CN108535507B (zh) | 用于增量式编码器测速的计算机存储介质 | |
US20180188282A1 (en) | Method and device for measuring speed of permanent magnet synchronous motor | |
US9568889B1 (en) | Time to digital converter with high resolution | |
CN108445735A (zh) | 一种采用延迟链结构的层次式tdc的校正方法 | |
JP2002311071A (ja) | 応答遅れ計測装置 | |
JPH06347569A (ja) | 周波数逓倍回路及びパルス時間間隔測定装置 | |
CN208272954U (zh) | 一种电压到时间的转换电路 | |
JP2008286561A (ja) | ノイズ除去回路とそのノイズ除去方法 | |
JPH0534474A (ja) | 計測タイマ装置 | |
JP5575458B2 (ja) | 電気特性測定装置および電気特性測定方法 | |
JP6110819B2 (ja) | モータ速度検出装置 | |
KR100942128B1 (ko) | 고속카운터를 이용한 단위시간당 회전수 산출 방법 | |
JP2002311040A (ja) | 速度検出装置 | |
RU2258297C2 (ru) | Электропривод постоянного тока | |
CN114848198B (zh) | 冲牙器波浪式输出水流的控制方法及装置 | |
US11824536B2 (en) | Automatic protection against runt pulses | |
US11621702B2 (en) | Automatic protection against runt pulses | |
US6072338A (en) | Method of and device for determining pulse width | |
JP2001358590A (ja) | アナログ・ディジタル変換器 | |
JP2006217155A (ja) | コンパレータ、信号処理装置および方法 | |
JP7230511B2 (ja) | 制御装置におけるソフトウェア実行負荷率測定方法 | |
JP2569071Y2 (ja) | 周波数電圧変換装置 |